JP2023532434A - レイトレーシングのための早期カリング - Google Patents

レイトレーシングのための早期カリング Download PDF

Info

Publication number
JP2023532434A
JP2023532434A JP2022578611A JP2022578611A JP2023532434A JP 2023532434 A JP2023532434 A JP 2023532434A JP 2022578611 A JP2022578611 A JP 2022578611A JP 2022578611 A JP2022578611 A JP 2022578611A JP 2023532434 A JP2023532434 A JP 2023532434A
Authority
JP
Japan
Prior art keywords
ray
leaf node
culling
intersecting
intersection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022578611A
Other languages
English (en)
Inventor
ジョナソン サレハ スカイラー
エス． バンダーレー サーガル
エフ． ゴッドラット ファタネー
レイモンド ヴェラ ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2023532434A publication Critical patent/JP2023532434A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/06—Ray-tracing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/10—Geometric effects
    • G06T15/40—Hidden part removal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/21—Collision detection, intersection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Image Generation (AREA)

Abstract

レイトレーシング動作を行うための技術が提供される。本技術は、境界ボリューム階層の非葉ノードについての子孫共有タイプメタデータを読み取ることと、光線の光線交差試験について１つ以上のカリングタイプを識別することと、１つ以上のカリングタイプが、子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含むかどうかに基づいて、非葉ノードを交差していないものとして扱うかどうかを判定することと、を含む。【選択図】図７

Description

（関連出願の相互参照）
本願は、２０２０年６月２６日に出願された「ＥＡＲＬＹ ＣＵＬＬＩＮＧ ＦＯＲ ＲＡＹ ＴＲＡＣＩＮＧ」と題する米国仮出願第６３／０４４，６８６号、及び、２０２０年８月３１日に出願された「ＥＡＲＬＹ ＣＵＬＬＩＮＧ ＦＯＲ ＲＡＹ ＴＲＡＣＩＮＧ」と題する米国特許出願第１７／００８，４６２号の利益を主張するものであり、これらの出願の全体は、参照により本明細書に組み込まれる。
レイトレーシングは、シミュレートされた光線がオブジェクト交差を試験するために投射され、ピクセルが光線投射の結果に基づいて着色される、一種のグラフィックスレンダリング技術である。レイトレーシングは、ラスタライズベースの技術よりも計算コストが高くなるが、より物理的に正確な結果を生み出す。レイトレーシング動作の改善は、絶えず行われている。
添付の図面と共に例として与えられる以下の記載から、より詳細な理解が可能になる。
本開示の１つ以上の特徴を実装可能な例示的なデバイスのブロック図である。 一例による、図１の加速処理デバイスでの処理タスクの実行に関する追加の詳細を示すデバイスのブロック図である。 一例による、レイトレーシング技術を使用してグラフィックをレンダリングするためのレイトレーシングパイプラインを示す図である。 一例による、境界ボリューム階層（bounding volume hierarchy）を示す図である。 一例による、加速構造横断ステージ（acceleration structure traversal stage）のブロック図である。 一例による、境界ボリューム階層ノードの早期カリングを可能にするために非葉ノード（non-leaf nodes）内にタイプメタデータを含む境界ボリューム階層のブロック図である。 非葉ノード内にタイプメタデータを含む例示的な境界ボリューム階層を示す図である。 一例による、レイトレーシング動作を行うための方法のフロー図である。
レイトレーシング動作を行うための技術が提供される。本技術は、境界ボリューム階層の非葉ノードのための子孫共有タイプメタデータ（descendant-shared type metadata）を読み取り、光線についての光線交差試験のための１つ以上のカリングタイプを識別し、１つ以上のカリングタイプが子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含むかどうかに基づいて、非葉ノードを交差していないものとして扱うかどうかを判定することを含む。
図１は、本開示の１つ以上の特徴を実装可能な例示的なデバイス１００のブロック図である。デバイス１００は、例えば、コンピュータ、ゲームデバイス、ハンドヘルドデバイス、セットトップボックス、テレビ、携帯電話、又は、タブレットコンピュータを含む。デバイス１００は、プロセッサ１０２と、メモリ１０４と、記憶装置１０６と、１つ以上の入力デバイス１０８と、１つ以上の出力デバイス１１０と、を含む。また、デバイス１００は、オプションで、入力ドライバ１１２及び出力ドライバ１１４を含む。デバイス１００は、図１に示されていない追加の構成要素を含むことを理解されたい。
様々な代替例では、プロセッサ１０２は、中央処理ユニット（central processing unit、ＣＰＵ）、グラフィック処理ユニット（graphics processing unit、ＧＰＵ）、同じダイ上に位置するＣＰＵ及びＧＰＵ、又は、１つ以上のプロセッサコアを含み、各プロセッサコアは、ＣＰＵ又はＧＰＵであってもよい。様々な代替例では、メモリ１０４は、プロセッサ１０２と同じダイ上に位置してもよいし、プロセッサ１０２とは別に位置してもよい。メモリ１０４は、揮発性又は不揮発性メモリ（例えば、ランダムアクセスメモリ（random access memory、ＲＡＭ）、ダイナミックＲＡＭ、キャッシュ）を含む。
記憶装置１０６は、固定又はリムーバブル記憶装置（例えば、ハードディスクドライブ、ソリッドステートドライブ、光ディスク、フラッシュドライブ）を含む。入力デバイス１０８は、キーボード、キーパッド、タッチスクリーン、タッチパッド、検出器、マイクロフォン、加速度計、ジャイロスコープ、生体認証スキャナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。出力デバイス１１０は、表示デバイス１１８、スピーカ、プリンタ、触覚フィードバックデバイス、１つ以上の光、アンテナ、又は、ネットワーク接続（例えば、無線ＩＥＥＥ８０２信号の送信及び／又は受信のための無線ローカルエリアネットワークカード）を含むが、これらに限定されない。
入力ドライバ１１２は、プロセッサ１０２及び入力デバイス１０８と通信し、プロセッサ１０２が入力デバイス１０８から入力を受信することを可能にする。出力ドライバ１１４は、プロセッサ１０２及び出力デバイス１１０と通信し、プロセッサ１０２が出力デバイス１１０に出力を送信することを可能にする。入力ドライバ１１２及び出力ドライバ１１４は、オプションの構成要素であること、並びに、デバイス１００は、入力ドライバ１１２及び出力ドライバ１１４が存在しない場合に同じ態様で操作され得ることに留意されたい。出力ドライバ１１４は、表示デバイス１１８に連結された加速処理デバイス（accelerated processing device、「ＡＰＤ」）１１６を含む。ＡＰＤ１１６は、プロセッサ１０２から計算コマンド及びグラフィックスレンダリングコマンドを受け入れて、それらの計算及びグラフィックスレンダリングコマンドを処理し、表示のために表示デバイス１１８にピクセル出力を提供するように構成されている。以下で更に詳細に説明するように、ＡＰＤ１１６は、単一命令複数データ（「single-instruction-multiple-data、ＳＩＭＤ」）パラダイムに従って計算を行うように構成された１つ以上の並列処理ユニットを含む。したがって、本明細書では、様々な機能が、ＡＰＤ１１６によって又はＡＰＤ１１６と併せて行われるものとして説明されているが、様々な代替例では、ＡＰＤ１１６によって行われるものとして説明する機能は、ホストプロセッサ（例えば、プロセッサ１０２）によって駆動されず、表示デバイス１１８に（グラフィック）出力を提供するように構成された同様の能力を有する他のコンピューティングデバイスによって、追加的又は代替的に行われる。例えば、ＳＩＭＤパラダイムに従って処理タスクを行う任意の処理システムが、本明細書で説明する機能を行うように構成可能であることが企図される。代替的に、ＳＩＭＤパラダイムに従って処理タスクを行わないコンピューティングシステムが、本明細書で説明する機能を行うことが企図される。
図２は、ＡＰＤ１１６上の処理タスクの実行に関する追加の詳細を示す、デバイス１００のブロック図である。プロセッサ１０２は、システムメモリ１０４内で、プロセッサ１０２による実行のための１つ以上の制御論理モジュールを維持する。制御論理モジュールは、オペレーティングシステム１２０と、ドライバ１２２と、アプリケーション１２６と、を含む。これらの制御論理モジュールは、プロセッサ１０２及びＡＰＤ１１６の操作の様々な特徴を制御する。例えば、オペレーティングシステム１２０は、ハードウェアと直接通信し、プロセッサ１０２上で実行される他のソフトウェアのためのハードウェアへのインターフェースを提供する。ドライバ１２２は、例えば、プロセッサ１０２上で実行されるソフトウェア（例えば、アプリケーション１２６）にアプリケーションプログラミングインターフェース（application programming interface、「ＡＰＩ」）を提供して、ＡＰＤ１１６の様々な機能にアクセスすることによって、ＡＰＤ１１６の操作を制御する。いくつかの実施形態では、ドライバ１２２は、ＡＰＤ１１６の処理構成要素（以下で更に詳細に説明するＳＩＭＤユニット１３８等）によって実行するためのプログラムをコンパイルするジャストインタイムコンパイラを含む。他の実施形態では、プログラムをコンパイルするためにジャストインタイムコンパイラが使用されず、通常のアプリケーションコンパイラが、ＡＰＤ１１６上で実行するためにシェーダプログラムをコンパイルする。
ＡＰＤ１１６は、並列処理及び／又は非順序処理に適しているグラフィック動作及び非グラフィック動作等の選択された機能のためのコマンド及びプログラムを実行する。ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ピクセル動作、幾何学計算及び表示デバイス１１８への画像のレンダリング等のグラフィックスパイプライン動作を実行するために使用される。また、ＡＰＤ１１６は、プロセッサ１０２から受信したコマンドに基づいて、ビデオ、物理シミュレーション、計算流体力学又は他のタスクに関連する動作等のように、グラフィック動作に直接関連しない計算処理動作を実行する。
ＡＰＤ１１６は、プロセッサ１０２の要求で、ＳＩＭＤパラダイムに従って並列の態様で操作を行う１つ以上のＳＩＭＤユニット１３８を含む計算ユニット１３２を含む。ＳＩＭＤパラダイムは、複数の処理要素が単一のプログラム制御フローユニット及びプログラムカウンタを共有し、したがって同じプログラムを実行するが、そのプログラムを異なるデータで実行することができるものである。一例では、各ＳＩＭＤユニット１３８は、１６個のレーンを含み、各レーンは、ＳＩＭＤユニット１３８内の他のレーンと同時に同じ命令を実行するが、その命令を異なるデータで実行する。レーンは、全てのレーンが所定の命令を実行する必要がない場合、予測でオフに切り替えることができる。また、予測は、分岐制御フローを有するプログラムを実行するために使用することができる。より具体的には、制御フローが個々のレーンによって行われる計算に基づいている条件付き分岐又は他の命令を有するプログラムについては、現在実行されていない制御フローパスに対応するレーンの予測及び異なる制御フローパスのシリアル実行が、任意の制御フローを可能にする。実施形態では、計算ユニット１３２の各々は、ローカルＬ１キャッシュを有することができる。実施形態では、複数の計算ユニット１３２がＬ２キャッシュを共有する。
計算ユニット１３２内の実行の基本的単位は、ワークアイテムである。各ワークアイテムは、特定のレーンにおいて並列で実行されるプログラムの単一のインスタンス化を表す。ワークアイテムは、単一のＳＩＭＤユニット１３８上の「ウェーブフロント（wavefront）」として同時に実行することができる。１つ以上のウェーブフロントが「ワークグループ」に含まれ、これは、同じプログラムを実行するように指定されたワークアイテムの集合体を含む。ワークグループは、ワークグループを構成するウェーブフロントのそれぞれを実行することによって実行される。代替例では、ウェーブフロントは、単一のＳＩＭＤユニット１３８上で連続して、又は、異なるＳＩＭＤユニット１３８上で部分的に若しくは完全に並列に実行される。ウェーブフロントは、単一のＳＩＭＤユニット１３８上で同時に実行することができるワークアイテムの最大集合体と考えることができる。したがって、プロセッサ１０２から受信したコマンドが、特定のプログラムを単一のＳＩＭＤユニット１３８上で同時に実行させることができない程度にプログラムが並列化されることを示す場合、そのプログラムは、２つ以上のＳＩＭＤユニット１３８上に並列化されるか、又は、同じＳＩＭＤユニット１３８上で直列化される（又は必要に応じて並列化及び直列化の両方が行われる）ウェーブフロントに分けられる。スケジューラ１３６は、異なる計算ユニット１３２及びＳＩＭＤユニット１３８上の様々なウェーブフロントのスケジューリングに関連する操作を行うように構成されている。
計算ユニット１３２によって与えられる並列処理は、ピクセル値計算、頂点変換及び他のグラフィック動作等のグラフィック関連動作に好適である。したがって、場合によっては、プロセッサ１０２からのグラフィック処理コマンドを受け入れるグラフィックスパイプライン１３４は、並列で実行するために計算タスクを計算ユニット１３２に提供する。
また、計算ユニット１３２は、グラフィックに関連しない又はグラフィックスパイプライン１３４の「通常の」動作の一部（例えば、グラフィックスパイプライン１３４の動作に対して行われる処理を補足するために行われるカスタム動作）として行われない計算タスクを行うために使用される。プロセッサ１０２上で実行されるアプリケーション１２６又は他のソフトウェアは、そのような計算タスクを定義するプログラムを、実行のためにＡＰＤ１１６に送信する。
計算ユニット１３２は、レイトレーシングを実装し、これは、シミュレート光線とシーン内のオブジェクトとの間の交差を試験することによって３Ｄシーンをレンダリングする技術である。レイトレーシングに関与するワークの多くは、以下で更に詳細に説明するように、計算ユニット１３２内のＳＩＭＤユニット１３８上で実行されるプログラム可能なシェーダプログラムによって行われる。
図３は、一例による、レイトレーシング技術を使用してグラフィックをレンダリングするためのレイトレーシングパイプライン３００を示す図である。レイトレーシングパイプライン３００は、レイトレーシングを利用してシーンをレンダリングすることに関与する動作及びエンティティの概要を提供する。いくつかの実施形態では、光線生成シェーダ（ray generation shader）３０２、任意のヒットシェーダ（any hit shader）３０６、最も近いヒットシェーダ（closest hit shader）３１０及びミスシェーダ（miss shader）３１２は、ＳＩＭＤユニット１３８内で実行されるシェーダプログラムによって機能が果たされるレイトレーシングパイプラインステージを表すシェーダ実装ステージである。各特定のシェーダ実装ステージでの特定のシェーダプログラムの何れも、アプリケーション提供コードによって（すなわち、アプリケーションコンパイラによって事前にコンパイルされ、及び／又は、ドライバ１２２によってコンパイルされた、アプリケーション開発者によって提供されるコードによって）定義される。他の実施形態では、光線生成シェーダ３０２、任意のヒットシェーダ３０６、最も近いヒットシェーダ３１０及びミスシェーダ３１２の何れも、任意のタイプのプロセッサ上で実行され、本明細書で説明する動作を行うソフトウェア、本明細書で説明する動作を行う回路、又は、ハードウェア回路とプロセッサ上で実行されるソフトウェアとの組み合わせとして実装される。加速構造横断ステージ（acceleration structure traversal stage）３０４は、光線交差試験を行って、光線が三角形にヒットするかどうかを判定する。
レイトレーシングパイプライン３００は、レイトレーシング動作が流れる経路を意味する。レイトレーシングを使用してシーンをレンダリングするために、プロセッサ１０２上で実行されるプログラム等のレンダリングオーケストレータ（rendering orchestrator）は、「シーン」としての幾何形状の集合体を指定する。シーン内の様々なオブジェクトは、多くの場合三角形であるが、任意の幾何形状であり得る幾何学的プリミティブ（geometry primitives）の集合体として表される。本明細書で使用される場合、「三角形」という用語は、シーンを構成するこれらの幾何学的プリミティブを指す。レンダリングオーケストレータは、カメラ位置及び画像を指定すること、及び、光線がカメラから画像を通して追跡されることを要求することによって、シーンをレンダリングする。レイトレーシングパイプライン３００は、本明細書で説明する様々な動作を行って、光線の色を判定する。色は、多くの場合、光線が交差する三角形から導出される。本明細書の他の箇所で説明するように、三角形にヒットしない光線は、ミスシェーダ３１２を呼び出す。ミスシェーダ３１２の１つの可能な動作は、「スカイボックス（skybox）」からの色で光線を着色することであり、スカイボックスは、幾何形状が存在しない周囲シーンを表すものとして指定される画像である（例えば、幾何形状のないシーンは、スカイボックスのみをレンダリングする）。画像内のピクセルの色は、光線と画像位置との間の交差点に基づいて判定される。いくつかの例では、十分な数の光線がトレースされ、画像のピクセルが色を指定された後、画像が画面上に表示されるか又は何らかの他の態様で使用される。
レイトレーシングパイプライン３００のシェーダステージがソフトウェアに実装されるいくつかの実施形態では、様々なプログラム可能なシェーダステージ（光線生成シェーダ３０２、任意のヒットシェーダ３０６、最も近いヒットシェーダ３１０、ミスシェーダ３１２）は、ＳＩＭＤユニット１３８上で実行されるシェーダプログラムとして実装される。加速構造横断ステージ３０４は、ソフトウェアとして（例えば、ＳＩＭＤユニット１３８上で実行されるシェーダプログラムとして）、ハードウェアとして、又は、ハードウェアとソフトウェアとの組み合わせとして実装される。ヒット又はミスユニット３０８は、何れかの他のユニットの一部として等のように、任意の技術的に実現可能な態様で実装されるか、ハードウェア加速された構造として実装されるか、又は、ＳＩＭＤユニット１３８上で実行されるシェーダプログラムとして実装される。レイトレーシングパイプライン３００は、様々な実施形態では、部分的若しくは完全にソフトウェアで、又は、部分的若しくは完全にハードウェアで編成され、プロセッサ１０２、スケジューラ１３６によって、それらの組み合わせによって、又は、部分的に若しくは完全に任意の他のハードウェア及び／若しくはソフトウェアユニットによって編成されてもよい。例では、レイトレーシングパイプライン３００を通る横断は、自律的若しくはプロセッサ１０２の制御下の何れかでスケジューラ１３６によって部分的若しくは完全に行われるか、又は、ＳＩＭＤユニット１３８のうち１つ以上で実行されるシェーダプログラム（境界ボリューム階層横断シェーダプログラム（bounding volume hierarchy traversal shader program）等）によって部分的若しくは完全に行われる。いくつかの例では、ボックス及び三角形（加速構造横断ステージ３０４の内側の）に対して光線を試験することは、ハードウェア加速されている（固定機能ハードウェアユニットがそれらの試験のステップを行うことを意味する）。他の例では、そのような試験は、１つ以上のＳＩＭＤユニット１３８上で実行されるシェーダプログラム等のソフトウェアによって行われる。本明細書では、「レイトレーシングパイプラインが［あるアクションを］する」という表現が使用される場合、これは、レイトレーシングパイプライン３００を実装するハードウェア及び／又はソフトウェアがそのアクションをすることを意味する。図３のＳＩＭＤユニット１３８上で実行されるものとして説明されているが、他の実施形態では、ＳＩＭＤ能力を有するか又は有しない他のハードウェア（例えば、プロセッサ１０２）が、代替的に、説明するレイトレーシングパイプライン３００のシェーダプログラムを実行することを理解されたい。
レイトレーシングパイプライン３００は、以下の態様で動作する。光線生成シェーダ３０２が行われる。光線生成シェーダ３０２は、三角形に対して試験する光線のデータを設定し、三角形と交差するために光線を試験する加速構造横断ステージ３０４を要求する。
加速構造横断ステージ３０４は、シーンボリューム及びシーン内のオブジェクト（三角形等）を記述するデータ構造である加速構造を横断し、シーン内の三角形に対して光線を試験する。様々な例では、加速構造は、境界ボリューム階層である。いくつかの実施形態では、加速構造横断ステージ３０４の一部であるヒット又はミスユニット３０８は、加速構造横断ステージ３０４の結果（重心座標及び可能性のあるヒット時間等の生データを含み得る）が実際にヒットを示すかどうかを判定する。ヒットした三角形に対して、レイトレーシングパイプライン３００は、任意のヒットシェーダ３０６の実行をトリガする。複数の三角形が、単一の光線によってヒットされ得ることに留意されたい。加速構造横断ステージは、光線起点に最も近いものから光線起点から最も遠いものへの順序で加速構造を横断することが保証されていない。ヒット又はミスユニット３０８は、光線がヒットする光線の起点に最も近い三角形に対して最も近いヒットシェーダ３１０の実行をトリガするか、又は、三角形がヒットしなかった場合、ミスシェーダをトリガする。
任意のヒットシェーダ３０６が光線交差試験ユニット３０４からのヒットを「拒否」することが可能であり、したがって、ヒット又はミスユニット３０８は、光線交差試験ユニット３０４によってヒットが見つからないか又は受け入れられない場合、ミスシェーダ３１２の実行をトリガすることに留意されたい。任意のヒットシェーダ３０６がヒットを「拒否」し得る例示的な状況は、光線交差試験ユニット３０４がヒットしたと報告する三角形の少なくとも一部が完全に透明である場合である。光線交差試験ユニット３０４は、幾何形状のみを試験し、透明性を試験しないため、少なくともいくらかの透明性を有する三角形へのヒットのために、呼び出される任意のヒットシェーダ３０６は、報告されたヒットが実際には、三角形の透明部分に「ヒットした」ために、ヒットではないと判定することがある。最も近いヒットシェーダ３１０の典型的な使用は、素材のテクスチャに基づいて素材を着色することである。ミスシェーダ３１２の典型的な使用は、スカイボックスによって設定された色でピクセルを着色することである。最も近いヒットシェーダ３１０及びミスシェーダ３１２は、ピクセルを着色するため及び／又は他の動作を行うために多種多様な技術を実装し得ることを理解されたい。これらのシェーダが、シェーダプログラムを実行するプログラム可能なシェーダステージとして実装される場合、同じアプリケーションに使用される異なるシェーダプログラムは、異なる方法でピクセルを着色することができる。
光線生成シェーダ３０２が光線を生成する典型的な方法は、後方レイトレーシング（backwards ray tracing）と呼ばれる技術を用いるものである。後方レイトレーシングでは、光線生成シェーダ３０２は、カメラの点に起点を有する光線を生成する。光線が画面に対応するように定義された平面を交差する点は、光線がその色を判定するために使用される画面上のピクセルを定義する。光線がオブジェクトにヒットする場合、そのピクセルは、最も近いヒットシェーダ３１０に基づいて着色される。光線がオブジェクトにヒットしない場合、ピクセルは、ミスシェーダ３１２に基づいて着色される。複数の光線がピクセルごとに投射されてもよく、ピクセルの最終の色は、ピクセルの光線の各々について判定された色のいくつかの組み合わせによって判定される。本明細書の他の場所で説明するように、個々の光線が複数のサンプルを生成することが可能であり、各サンプルは、光線が三角形をヒットするか又は三角形をヒットしないかを示す。一例では、光線は、４つのサンプルで投射される。２つのそのようなサンプルは三角形をヒットし、２つはヒットしない。したがって、三角形の色は、ピクセルの最終的な色に部分的にだけ（例えば、５０％）寄与し、色の他の部分は、他のサンプルによってヒットされた三角形に基づいて判定されるか、又は、三角形がヒットされない場合、ミスシェーダによって判定される。いくつかの例では、シーンをレンダリングすることは、画像の複数のピクセルの各々に対して少なくとも１つの光線を投射して、各ピクセルについて色を得ることを伴う。いくつかの例では、マルチサンプルレンダリングターゲットについてピクセルごとに複数の色を得るために、複数の光線がピクセルごとに投射される。いくつかのそのような例では、いくらか後の時間に、マルチサンプルレンダリングターゲットは、色混合（color blending）を通して圧縮されて、表示又は更なる処理のための単一サンプル画像を得る。ピクセルごとに複数の光線を投射することによってピクセルごとに複数のサンプルを得ることが可能であるが、本明細書では、１つの光線のみを投射することによってピクセルごとに複数のサンプルが得られるように、光線ごとに複数のサンプルを得るための技術が提供されている。ピクセルごとに追加のサンプルを得るために、そのようなタスクを複数回行うことが可能である。より具体的には、ピクセルごとに複数の光線を投射し、ピクセルごとに得られるサンプルの総数が、光線ごとのサンプル数にピクセルごとの光線の数を掛けたものになるように、光線ごとに複数のサンプルを得ることが可能である。
任意のヒットシェーダ３０６、最も近いヒットシェーダ３１０及びミスシェーダ３１２のうち何れかが、光線試験点でレイトレーシングパイプライン３００に入る独自の光線を引き起こすことが可能である。これらの光線は、任意の目的に使用することができる。１つの一般的な使用は、環境照明又は反射を実装することである。一例では、最も近いヒットシェーダ３１０が呼び出された場合、最も近いヒットシェーダ３１０は、様々な方向に光線を引き起こす。引き起こされた光線によってヒットされた各オブジェクト又は光について、最も近いヒットシェーダ３１０は、最も近いヒットシェーダ３１０に対応するピクセルに照明強度及び色を追加する。レイトレーシングパイプライン３００の様々な構成要素を使用してシーンをレンダリングすることができる方法のいくつかの例が説明されているが、多種多様な技術のうち何れかが代替的に使用され得ることを理解されたい。
上述したように、光線がオブジェクトをヒットするかどうかの判定は、本明細書では「光線交差試験」と呼ばれる。光線交差試験は、起点から光線を発射し、光線が三角形にヒットするかどうかを判定し、そうである場合、三角形ヒットの起点からの距離がどれだけかを判定することを伴う。効率を高めるために、レイトレーシング試験は、境界ボリューム階層と呼ばれる空間の表現を使用する。この境界ボリューム階層は、上述した「加速構造」である。境界ボリューム階層では、各非葉ノードは、そのノードの全ての子供の幾何形状を境界付ける、軸整列境界ボックス（axis aligned bounding box）を表す。一例では、ベースノード（base node）は、光線交差試験が行われている領域全体の最大範囲を表す。この例では、ベースノードは、各々が、領域全体をサブ分割する相互に排他的な軸整列境界ボックスを表す２つの子供を有する。それらの２つの子供の各々は、それらの親の空間をサブ分割する軸整列境界ボックスを表す２つの子ノードを有する等である。葉ノードは、光線試験を行うことができる三角形を表す。
境界ボリューム階層データ構造は、そのようなデータ構造が使用されておらず、したがってシーン内の全ての三角形を光線に対して試験する必要があるシナリオと比較して、光線‐三角形交差の数（これは、複雑であり、かつ、そのため、処理リソースの点で高価である）が低減されることを可能にする。具体的には、光線が特定の境界ボックスと交差せず、その境界ボックスが多数の三角形を境界付ける場合、そのボックス内の全ての三角形を試験から排除することができる。こうして、光線交差試験は、軸整列境界ボックスに対する光線の一連の試験として行われ、三角形に対する試験が続く。
図４は、一例による、境界ボリューム階層を示す図である。簡単にするために、階層は、２Ｄで示されている。しかしながら、３Ｄへの拡張が単純であり、本明細書で説明する試験は、概して三次元で行われることを理解されたい。
境界ボリューム階層の空間表現４０２が図４の左側に示されており、境界ボリューム階層の木表現４０４が図４の右側に示されている。空間表現４０２及び木表現４０４の両方において、非葉ノードは、文字「Ｎ」で表され、葉ノードは、文字「Ｏ」で表されている。光線交差試験は、木４０４を通って横断することによって行われ、試験された各非葉ノードについて、その非葉ノードに対するボックス試験が失敗した場合、そのノードの下の枝を排除する。排除されない葉ノードに対しては、光線‐三角形交差試験が行われ、光線がその葉ノードで三角形と交差するかどうかを判定する。排除されない非葉ノードに対して、光線交差試験は、そのようなノードの子が考慮から排除されるかどうかを判定するために、そのような排除されないノードと光線を交差させる。排除された葉ノード又は非葉ノードに対して、光線交差試験は、そのようなノードとの光線の交差試験を行わない。要するに、光線についての交差試験を行うために、レイトレーシングパイプライン３００は、１つ以上の開始非葉ノードから開始し、光線との交差についてそれらの非葉ノードのうち１つ以上を試験する。レイトレーシングパイプライン３００は、境界ボリューム階層のエッジをたどり、光線に対して非葉ノードを試験して、それらのノードの子を排除するか又は排除しないかの何れかを行う。レイトレーシングパイプライン３００が遭遇する葉ノードに対して、レイトレーシングパイプライン３００は、そのような葉ノードに関連付けられた幾何形状と光線が交差するかどうかを判定するために、そのようなノードに対して光線を試験する。
一例では、光線は、Ｏ５と交差するが、他の三角形とは交差しない。試験は、Ｎ１に対して試験し、その試験が成功したことを判定する。試験は、Ｎ２対して試験し、試験が失敗したことを判定する（Ｏ５がＮ１内にないため）。この試験は、Ｎ２の全てのサブノードを排除し、Ｎ３に対して試験を行い、その試験が成功することに留意されたい。この試験は、Ｎ６及びＮ７を試験し、Ｎ６は成功するが、Ｎ７は失敗することに留意されたい。この試験は、Ｏ５及びＯ６を試験し、Ｏ５は成功するが、Ｏ６は失敗することに留意されたい。８つの三角形試験を試験する代わりに、２つの三角形試験（Ｏ５及びＯ６）並びに５つのボックス試験（Ｎ１、Ｎ２、Ｎ３、Ｎ６、Ｎ７）が行われる。
本明細書で説明するように、非葉ノードは、それらの非葉ノードの子の幾何形状を境界付ける境界ボックスに関連付けられる。葉ノードは、光線が試験されるシーンの幾何形状に関連付けられる。様々な幾何形状タイプが存在し得る。葉ノードのいくつかの例示的な幾何形状タイプは、三角形及び手続き型幾何形状であるが、これは網羅的なリストではない。手続き型幾何形状は、光線との交差がデータとしてではなく手続き的に定義される幾何形状である。より具体的には、手続き型幾何形状は、葉ノードに関連付けられ、光線がそのような葉ノードの幾何形状にヒットするかどうかを判定するために光線が試験される幾何形状を表す。境界ボリューム階層を横断するプロセスにおいて、レイトレーシングパイプライン３００が、関連付けられた手続き型幾何形状を有する葉ノードに遭遇したことに応じて、レイトレーシングパイプライン３００は、シェーダプログラムにおいて（又は他の手段を介して）指定されたもの等の手続きの実行をトリガして、光線がその手続き型幾何形状と交差するかどうかを判定する。したがって、手続きとの交差についての試験は、手続き的に定義される。
図５は、一例による、加速構造横断ステージ５００のブロック図である。いくつかの実施形態では、図３の加速構造横断ステージ３０４は、図５の加速構造横断ステージ５００である。
加速構造横断ステージ５００は、横断ユニット５０２及び交差ユニット５０４を含む。横断ユニット５０２は、シーン内の幾何形状との交差について光線を試験する要求を受け入れる。横断ユニット５０２は、加速構造５０６のノードを横断し、加速構造５０６からノードデータを要求して、ノードデータを得て、交差試験が交差ユニット５０４に行われることを要求する。交差ユニット５０４は、横断ユニット５０２に対して要求された交差試験を行い、交差試験の結果を横断ユニット５０２に返す。
一例では、横断ユニット５０２は、加速構造５０６によって表されるシーンの幾何形状との交差について試験するために光線を受け取る。横断ユニット５０２は、加速構造５０６から第１の非葉ノード（一例では、図４の境界ボリューム階層４０４のＮ２）を読み取り、そのノードの幾何形状に対して交差ユニット５０４が光線を試験することを要求する。交差ユニット５０４は、その試験を行い、試験結果を横断ユニットに返す。結果は、光線がボックスと交差しないことを示し、したがって、非葉ノードの子を考慮から排除する。続いて、横断ユニット５０２は、加速構造５０６から別の非葉ノード（一例では、Ｎ３）を読み取り、そのノードの幾何形状に対して交差ユニット５０４が光線を試験することを要求する。交差ユニット５０４は、その試験を行い、試験結果を横断ユニット５０２に返す。試験結果は、光線がそのノードに関連付けられたボックスと交差することを示し、したがって、横断ユニット５０２は、その非葉ノード（この例では、ノードＮ６及びＮ７）の子を試験することを続ける。
様々な実施形態では、横断ユニット５０２及び交差ユニット５０４は、プログラマブルプロセッサ上で実行されるソフトウェア、ハードワイヤード回路又はそれらの組み合わせとして実装される。例示的な一実施形態では、横断ユニット５０２は、１つ以上の計算ユニット１３２上で実行されるシェーダプログラム（横断シェーダプログラム）である。交差ユニット５０４は、光線‐三角形及び光線‐ボックス交差試験等の交差試験を行うように構成された専用ハードウェア回路である。横断シェーダプログラムは、交差ユニット５０４が光線について交差試験を行うことを要求するための少なくとも１つの命令を含む命令セットアーキテクチャの命令を実行する。いくつかの実施形態では、手続き型幾何形状の場合、横断シェーダプログラムは、手続き型幾何形状に対して光線を試験するための命令のセットの実行をトリガする。他の実施形態では、横断ユニット５０２は、本明細書で説明する動作を行うハードワイヤード回路ユニットである。
いくつかの状況では、アプリケーション等のカリング要求エンティティ、又は、本明細書で説明するシェーダプログラム若しくはハードウェアユニットの何れかが、あるタイプの幾何形状がシーンからカリングされることを要求する。カリングとは、幾何形状がシーン内に存在しても、幾何形状がレンダリングされないことを意味する。境界ボリューム階層に関して、カリングされる幾何形状は、葉ノードによって指定される（又は葉ノードに関連付けられる）幾何形状である。境界ボリューム階層の横断及び境界ボリューム階層のノードに対する光線の試験を含む、光線についての光線交差試験中に、横断ユニット５０２は、光線と交差していないものとしてカリングされる幾何形状を考慮する。
様々な状況において、１つを超えるカリングエンティティが、特定の幾何形状タイプがカリングされることを要求する。これらの状況では、レイトレーシングパイプライン３００は、要求されたタイプの全ての幾何形状をカリングする。いくつかの実施形態では、カリングされ得る幾何形状のタイプは、不透明幾何形状、非不透明幾何形状、三角形、又は、手続き型幾何形状を含む。
光線交差試験中に、特定の葉ノード幾何形状を、その幾何形状が、カリング要求エンティティがカリングされることを要求したタイプであることに注目し、それに応じて、その幾何形状に対する光線の交差試験を行うことなく、光線がその幾何形状と交差しないことを判定することによって、カリングすることが可能である。より具体的には、レイトレーシングパイプライン３００は、カリングされた幾何形状がレンダリングされるべきでないことを判定する。同様に、光線が幾何形状と交差しない場合、その幾何形状がレンダリングされない。したがって、幾何形状がカリングされるという判定は、幾何形状が光線と交差していないという判定と同じ効果を有する。
加えて、ある状況では、非葉ノードの全ての子孫が、１つ以上のカリング要求エンティティがカリングされることを要求したタイプを有するという判定に基づいて、非葉ノードをカリングすることが可能である。一例では、ボックスノードの子の全てが不透明であり、カリング要求エンティティが、不透明幾何形状がカリングされることを要求した場合がる。そのような状況では、実際の交差試験を行うことなく、又は、そのような交差試験が、光線が非葉ノードと交差すると判定した場合であっても、非葉ノードを非交差として扱うことによって、そのような非葉ノードをカリングすることが可能である。
図６Ａは、一例による、境界ボリューム階層ノードの早期カリングを可能にするために非葉ノード内にタイプメタデータを含む境界ボリューム階層６００のブロック図である。境界ボリューム階層６００は、非葉ノード６０２及び葉ノード６０６を含む。非葉ノード６０２は、子タイプメタデータ６０４を含み、葉ノード６０６は、葉ノードタイプデータ６０８に関連付けられる。
葉ノードタイプデータ６０８は、関連付けられた葉ノード６０６のタイプを示す。本明細書の他の箇所で説明するように、いくつかの実施形態では、タイプは、葉ノードが何れの幾何形状であるか（例えば、三角形又は手続き型）、及び、葉ノードが不透明であるか非不透明であるか等の態様を含む。任意の他の葉ノードタイプが可能である。一例では、葉ノードは、任意のアプリケーション定義マスキング情報を含む。一例では、そのようなマスキング情報は、前景及び背景オブジェクト等のレンダリングにおける異なるレイヤを定義する。そのような一例では、ノードは背景又は前景の何れかであり、タイプは背景又は前景の何れかを含む。他の同様のアプリケーション定義型情報を使用することもできる。
非葉ノード６０２に関連付けられた子タイプメタデータ６０４は、非葉ノード６０２の各葉ノード子孫が特定の葉ノードタイプを有するかどうかを示す。より具体的には、所定の非葉ノード６０２の子タイプメタデータ６０４は、１つ以上の葉ノードタイプについて、その所定の非葉ノード６０２の各葉ノード子孫がその葉ノードタイプを有するかどうかを示す。第１のノードは、第１のノードが第２のノードの子である状況、又は、第１のノードが第２のノードの子孫の子である状況の何れかにおいて、第２のノードの子孫である。
図５及び図６Ａを一緒に参照すると、動作において、加速構造横断ステージ５００は、以下の態様で交差について光線を試験する要求に応じて、境界ボリューム階層（限定されないが、境界ボリューム階層６００等）を横断する。横断ユニット５０２は、何れの１つ以上の葉ノードタイプがカリングされるべきかを示す情報を得る。一例では、そのような情報は、三角形をカリングするかどうか、手続き型幾何形状をカリングするかどうか、不透明幾何形状をカリングするかどうか、又は、非不透明幾何形状をカリングするかどうかを含む。
１つ以上の葉ノードタイプの何れがカリングされるべきか、及び、交差について試験されるべき光線に関する情報を受信したことに応じて、横断ユニット５０２は、境界ボリューム階層を横断する。横断ユニット５０２は、何れの葉ノードタイプがカリングされるべきかに関する情報を交差ユニット５０４に提供する。横断ユニット５０２は、検討中の特定のノード（最上位ノード等）から開始して、境界ボリューム階層を横断する。考慮中の任意の特定のノードについて、横断ユニット５０２は、光線又はそのノードとの交差を試験する要求を交差ユニット５０４に送信し、交差ユニット５０４は、試験を行い、結果を横断ユニット５０２に返す。非葉ノード６０２について、交差ユニット５０４からの結果が、光線が非葉ノード６０２と交差しないことを示す場合、横断ユニット５０２は、その非葉ノード６０２の何れの子も考慮しない（ここで、「考慮する」は、光線との交差に対する試験を意味する）。交差ユニット５０４が、光線が非葉ノード６０２と交差することを示す場合、横断ユニット５０２は、その非葉ノード６０２の子を考慮することが許可される（及び特定の状況においてそうする）。交差ユニット５０４が、境界ボリューム階層の横断を早期に終了する等の他の理由でそのような子を考慮しないことが可能であることに留意されたい。葉ノード６０６の場合、交差試験の結果は、ピクセルの色を判定することによって又はピクセルに対する照明寄与を判定することによって等のように、任意の技術的に実現可能な様態でレンダリング目的のために利用される。
カリングが発生する少なくとも１つのタイプに一致するメタデータ６０４を有する非葉ノード６０２の場合、交差ユニット５０４は、例え幾何学的に光線が実際にその非葉ノード６０２と交差するとしても、光線がその非葉ノード６０２と交差しないという結果を返す。より具体的には、メタデータ６０４が、非葉ノード６０２の全ての葉ノード子孫があるタイプを有し、その特定のタイプの葉ノードに対してカリングが発生することを示す場合、交差ユニット５０４は、その非葉ノード６０２の交差が発生しないことを横断ユニット５０２に示す。この動作は、非葉ノード６０２の全ての子孫がカリングされる場合、その非葉ノード６０２の何れの子孫も考慮する理由がないために発生する。
交差ユニット５０４が、何れの葉ノードタイプをカリングすべきかに関する情報を受信し、その情報に基づいて交差試験結果を横断ユニット５０２に報告することが上述されているが、他の実施形態では、横断ユニット５０２は、そのような情報を交差ユニット５０４に提供しない。そのような実施形態では、横断ユニット５０２は、非葉ノード６０２のためのメタデータ６０４を調べて、非葉ノード６０２が光線と交差していないものとして扱われるべきかどうかを判定する。いくつかの実施形態では、横断ユニット５０２及び交差ユニット５０４は、同じエンティティである。
境界ボリューム階層６００の横断についての特定の順序が説明されていないことに留意されたい。これは、任意の技術的に実現可能な順序で境界ボリューム階層６００を横断することが可能であるためである。加速構造は、非葉ノード６０２に対する試験を介して、境界ボリューム階層の特定のノードを排除することを単にサポートする。
図６Ｂは、非葉ノード６０２内にタイプメタデータ６０４を含む例示的な境界ボリューム階層６５０を示す図である。図示したメタデータ及びタイプデータは、例示のみを目的としたものであり、限定的であると解釈されるべきではない。非葉ノード６０２のための「（なし）」のメタデータは、利用可能な三角形タイプのうち、非葉ノード６０２の全ての子孫葉ノード６０６の間で共有される三角形タイプがないことを示す。
この例では、８つの葉ノード６０６、すなわち６０６（１１）～６０６（１８）がある。葉ノード６０６（１１）は、三角形かつ不透明のタイプデータ６０８（１１）を有する。葉ノード６０６（１２）は、三角形かつ非不透明のタイプデータ６０８（１２）を有する。葉ノード６０６（１３）は、三角形かつ不透明のタイプデータ６０８（１３）を有する。葉ノード６０６（１４）は、手続き型かつ非不透明のタイプデータ６０８（１４）を有する。葉ノード６０６（１５）は、三角形かつ不透明のタイプデータ６０８（１５）を有する。葉ノード６０６（１６）は、三角形かつ不透明のタイプデータ６０８（１６）を有する。葉ノード６０６（１７）は、手続き型かつ不透明のタイプデータ６０８（１７）を有する。葉ノード６０６（１８）は、手続き型かつ不透明のタイプデータ６０８（１８）を有する。
非葉ノード６０２（１３）は、非葉ノード６０２（１３）の各子孫が「三角形」タイプを共有することを示すメタデータ６０４（１３）を含む。これらの子孫は「不透明」又は「非不透明」タイプを共有しないので、その情報はメタデータ６０４（１３）に含まれない。非葉ノード６０２（１４）は、非葉ノード６０２（１４）の全ての子孫の間でタイプデータが共有されないことを示すメタデータ６０４（１４）を含む。非葉ノード６０２（１５）は、非葉ノード６０２（１５）の各葉ノード子孫が「三角形」及び「不透明」タイプデータ６０８を有することを示すメタデータ６０４（１５）を含む。非葉ノード６０２（１６）は、非葉ノード６０２（１６）の各葉ノード子孫が「手続き型」及び「不透明」タイプデータを有することを示すメタデータ６０４（１６）を含む。非葉ノード６０２（１１）は、非葉ノード６０２（１１）の全ての葉ノード子孫の間で共有される葉ノードタイプがないことを示すメタデータ６０４（１１）を含む。非葉ノード６０２（１２）は、非葉ノード６０２（１２）の全ての葉ノード子孫が「不透明」の葉ノードタイプを有することを示すメタデータ６０４（１２）を含む。
一例では、動作において、加速構造横断ステージ５００は、三角形をカリングすることである。そのような例では、加速構造横断ステージ５００は、非葉ノード６０２（１３）又は非葉ノード６０２（１５）の子孫の何れに対しても光線交差試験を行わない。別の例では、加速構造横断ステージ５００は、不透明幾何形状をカリングすることである。そのような例では、加速構造横断ステージ５００は、非葉ノード６０２（１２）の子孫の何れに対しても光線交差試験を行わない。更に別の例では、加速構造横断ステージ５００は、不透明な幾何形状及び三角形をカリングすることである。そのような例では、加速構造横断ステージ５００は、非葉ノード６０２（１２）又は非葉ノード６０２（１３）の子孫の何れに対しても光線交差試験を行わない。
図７は、一例による、レイトレーシング動作を行うための方法７００のフロー図である。図１～図６Ｂのシステムに関して説明するが、当業者であれば、任意の技術的に実現可能な順序で方法７００のステップを行うように構成された任意のシステムが本開示の範囲内にあることを理解するであろう。
方法７００は、特定の非葉ノード６０２を考慮するためのステップを説明し、境界ボリューム階層の横断中に使用される。したがって、方法７００は、加速構造横断ステージ５００が境界ボリューム階層の単一の非葉ノード６０２を考慮しているところから始まる。
ステップ７０２において、加速構造横断ステージ５００は、非葉ノード６０２のための子孫共有タイプメタデータ６０４を読み取る。様々な例において、このメタデータ６０４は、境界ボリューム階層のための他の情報と同じデータ構造で記憶されるか、又は、「側波帯（side-band）」情報として別に記憶される。メタデータは、任意の特定の葉ノードタイプが非葉ノード６０２の全ての葉ノード子孫の間で共有されるかどうかを示し、共有される場合、何れの葉ノードタイプが共有されるかを示す。
ステップ７０４で、加速構造横断ステージ５００は、光線交差試験のための１つ以上のカリングタイプを判定する。より具体的には、加速構造横断ステージ５００は、例えば、アプリケーション、シェーダプログラム又はハードウェアユニットから、何れのタイプの葉ノードをカリングすべきかについての情報を得る。いくつかの例では、この情報は、加速構造横断ステージ５００が境界ボリューム階層の横断を開始する前に得られる。
ステップ７０６で、加速構造横断ステージ５００は、１つ以上のカリングタイプが子孫共有タイプメタデータの少なくとも１つのタイプを含むかどうかに基づいて、非葉ノードを交差していないものとして扱うかどうかを判定する。メタデータ６０４がカリングされるべき少なくとも１つのタイプを含む場合、加速構造横断ステージ５００は、非葉ノード６０２の何れの子も横断されるべきでないと判定する。いくつかの実施形態では、加速構造横断ステージ５００は、光線の幾何形状が非葉ノード６０２に関連付けられた幾何形状と実際に交差する場合であっても、非葉ノード６０２を光線と交差していないものとして扱う。メタデータ６０４がカリングされるタイプを含まない場合、加速構造横断ステージ５００は、通常の光線‐ボックス交差試験を行い、加速構造横断を通常として進める（例えば、交差試験が、光線が非葉ノード６０２と交差すると判定した場合、非葉ノード６０２の子ノードを考慮し、又は、交差試験が、光線が非葉ノード６０２と交差しないと判定した場合、それらの子ノードを考慮から除外する）。
図示したユニットの各々は、本明細書で説明する動作を行うように構成されたハードウェア回路、本明細書で説明する動作を行うように構成されたソフトウェア、又は、本明細書で説明するステップを行うように構成されたソフトウェア及びハードウェアの組み合わせを表す。例えば、加速構造横断ステージ３０４は、完全にハードウェアで、完全に処理ユニット（計算ユニット１３２等）上で実行されるソフトウェアで、又は、それらの組み合わせとして実装される。いくつかの例では、加速構造横断ステージ３０４は、部分的にハードウェアとして実装され、部分的にソフトウェアとして実装される。いくつかの例では、境界ボリューム階層を横断する加速構造横断ステージ３０４の一部は、プロセッサ上で実行されるソフトウェアであり、光線‐ボックス交差試験及び光線‐三角形交差試験を実行する加速構造横断ステージ３０４の一部は、ハードウェアで実装される。加えて、レイトレーシングパイプライン３００のステージの何れも、様々な実施形態において、ハードウェア回路、プロセッサ上で実行されるソフトウェア、又は、それらの組み合わせとして実装される。加えて、図１又は図２のユニットの何れも、様々な実施形態において、ハードウェア回路、プロセッサ上で実行されるソフトウェア、又は、それらの組み合わせとして実装される。レイトレーシングパイプライン３００の特定のステージが「呼び出される」と言われる場合、この呼び出しは、ステージがハードウェア回路として実装されている場合にはハードウェアの機能を行うこと、又は、ステージがプロセッサ上で実行されるシェーダプログラムとして実装されている場合にはシェーダプログラム（又は他のソフトウェア）を実行することを伴う。
本明細書の開示に基づいて、多くの変形が可能であることを理解されたい。特徴及び要素が特定の組み合わせで上述されているが、各特徴又は要素は、他の特徴及び要素を用いずに単独で、又は、他の特徴及び要素を用いて若しくは用いずに様々な組み合わせで使用することができる。
提供される方法は、汎用コンピュータ、プロセッサ、又はプロセッサコアにおいて実装することができる。好適なプロセッサとしては、例として、汎用プロセッサ、専用プロセッサ、従来型プロセッサ、デジタル信号プロセッサ（digital signal processor、ＤＳＰ）、複数のマイクロプロセッサ、ＤＳＰコアと関連する１つ以上のマイクロプロセッサ、コントローラ、マイクロコントローラ、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）回路、任意の他のタイプの集積回路（integrated circuit、ＩＣ）、及び／又は、状態機械が挙げられる。そのようなプロセッサは、処理されたハードウェア記述言語（hardware description language、ＨＤＬ）命令及びネットリスト等の他の中間データ（そのような命令は、コンピュータ可読媒体に記憶させることが可能である）の結果を使用して製造プロセスを構成することによって製造することができる。そのような処理の結果はマスクワークであってもよく、このマスクワークをその後の半導体製造プロセスにおいて使用して、実施形態の態様を実施するプロセッサを製造する。
本明細書に提供される方法又はフロー図は、汎用コンピュータ又はプロセッサによる実行のために非一時的なコンピュータ可読記憶媒体に組み込まれるコンピュータプログラム、ソフトウェア又はファームウェアにおいて実装することができる。非一時的なコンピュータ可読記憶媒体の例としては、読み取り専用メモリ（read only memory、ＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、レジスタ、キャッシュメモリ、半導体メモリデバイス、磁気媒体（例えば、内蔵ハードディスク及びリムーバブルディスク）、磁気光学媒体、並びに、光学媒体（例えば、ＣＤ－ＲＯＭディスク及びデジタル多用途ディスク（digital versatile disk、ＤＶＤ））が挙げられる。

Claims (20)

  1. レイトレーシング動作を行うための方法であって、
    境界ボリューム階層の非葉ノードについての子孫共有タイプメタデータを読み取ることと、
    光線の光線交差試験について１つ以上のカリングタイプを識別することと、
    前記１つ以上のカリングタイプが、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含むかどうかに基づいて、前記非葉ノードを交差していないものとして扱うかどうかを判定することと、を含む、
    方法。
  2. 前記１つ以上のカリングタイプは、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含み、
    前記非葉ノードを交差していないものとして扱うかどうかを判定することは、前記非葉ノードを交差していないものとして扱うと判定することを含む、
    請求項１の方法。
  3. 前記１つ以上のカリングタイプは、前記子孫共有タイプメタデータによって指定されたタイプを含まず、
    前記非葉ノードを交差していないものとして扱うかどうかを判定することは、前記非葉ノードを交差していないものとして扱うと判定しないことを含む、
    請求項１の方法。
  4. 前記１つ以上のカリングタイプは、三角形、手続き型幾何形状、不透明幾何形状及び非不透明幾何形状のうち１つ以上を含む、
    請求項１の方法。
  5. 前記非葉ノードを交差していないものとして扱うことは、前記非葉ノードが前記光線と交差していないという指標を生成することを含む、
    請求項１の方法。
  6. 前記非葉ノードに対する交差について前記光線を試験することを横断ユニットが要求したことに応じて、前記指標を前記横断ユニットに送信することを更に含む、
    請求項５の方法。
  7. 前記横断ユニットは、前記光線交差試験の一部として、前記非葉ノードに対する交差について前記光線を試験することを要求する横断シェーダプログラムを実行するように構成されている、
    請求項６の方法。
  8. 前記境界ボリューム階層の横断中に、前記境界ボリューム階層の複数のノードに対して前記読み取ることと、前記識別することと、前記判定することと、を行うことを更に含む、
    請求項１の方法。
  9. 前記光線が前記非葉ノードと交差しないと判定された非葉ノードに対する前記光線の交差試験について、前記非葉ノードの子を考慮するのを見送ることを更に含む、
    請求項８の方法。
  10. システムであって、
    加速構造横断ステージと、
    メモリと、を備え、
    前記加速構造横断ステージは、
    境界ボリューム階層の非葉ノードについての子孫共有タイプメタデータを読み取ることと、
    光線の光線交差試験について１つ以上のカリングタイプを識別することと、
    前記１つ以上のカリングタイプが、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含むかどうかに基づいて、前記非葉ノードを交差していないものとして扱うかどうかを判定することと、
    を行うように構成されており、
    前記メモリは、
    前記境界ボリューム階層の少なくとも一部を記憶するように構成されている、
    システム。
  11. 前記１つ以上のカリングタイプは、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含み、
    前記非葉ノードを交差していないものとして扱うかどうかを判定することは、前記非葉ノードを交差していないものとして扱うと判定することを含む、
    請求項１０のシステム。
  12. 前記１つ以上のカリングタイプは、前記子孫共有タイプメタデータによって指定されたタイプを含まず、
    前記非葉ノードを交差していないものとして扱うかどうかを判定することは、前記非葉ノードを交差していないものとして扱うと判定しないことを含む、
    請求項１０のシステム。
  13. 前記１つ以上のカリングタイプは、三角形、手続き型幾何形状、不透明幾何形状及び非不透明幾何形状のうち１つ以上を含む、
    請求項１０のシステム。
  14. 前記非葉ノードを交差していないものとして扱うことは、前記非葉ノードが前記光線と交差していないという指標を生成することを含む、
    請求項１０のシステム。
  15. 前記加速構造横断ステージは、
    前記非葉ノードに対する交差について前記光線を試験することを横断ユニットが要求したことに応じて、前記指標を前記横断ユニットに送信するように更に構成されている、
    請求項１４のシステム。
  16. 前記横断ユニットは、前記光線交差試験の一部として、前記非葉ノードに対する交差について前記光線を試験することを要求する横断シェーダプログラムを実行するように構成されている、
    請求項１５のシステム。
  17. 前記加速構造横断ステージは、
    前記境界ボリューム階層の横断中に、前記境界ボリューム階層の複数のノードに対して前記読み取ることと、前記識別することと、前記判定することと、を行うように更に構成されている、
    請求項１０のシステム。
  18. 前記加速構造横断ステージは、
    前記光線が前記非葉ノードと交差しないと判定された非葉ノードに対する前記光線の交差試験について、前記非葉ノードの子を考慮するのを見送るように更に構成されている、
    請求項１７のシステム。
  19. 命令を記憶するコンピュータ可読記憶媒体であって、
    前記命令は、プロセッサによって実行されると、
    境界ボリューム階層の非葉ノードについての子孫共有タイプメタデータを読み取ることと、
    光線の光線交差試験について１つ以上のカリングタイプを識別することと、
    前記１つ以上のカリングタイプが、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含むかどうかに基づいて、前記非葉ノードを交差していないものとして扱うかどうかを判定することと、
    を前記プロセッサに行わせる、
    コンピュータ可読記憶媒体。
  20. 前記１つ以上のカリングタイプは、前記子孫共有タイプメタデータによって指定された少なくとも１つのタイプを含み、
    前記非葉ノードを交差していないものとして扱うかどうかを判定することは、前記非葉ノードを交差していないものとして扱うと判定することを含む、
    請求項１９のコンピュータ可読記憶媒体。
JP2022578611A 2020-06-26 2021-06-07 レイトレーシングのための早期カリング Pending JP2023532434A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063044686P 2020-06-26 2020-06-26
US63/044,686 2020-06-26
US17/008,462 2020-08-31
US17/008,462 US11238640B2 (en) 2020-06-26 2020-08-31 Early culling for ray tracing
PCT/US2021/036262 WO2021262427A1 (en) 2020-06-26 2021-06-07 Early culling for ray tracing

Publications (1)

Publication Number Publication Date
JP2023532434A true JP2023532434A (ja) 2023-07-28

Family

ID=79031215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022578611A Pending JP2023532434A (ja) 2020-06-26 2021-06-07 レイトレーシングのための早期カリング

Country Status (6)

Country Link
US (1) US11238640B2 (ja)
EP (1) EP4172951A1 (ja)
JP (1) JP2023532434A (ja)
KR (1) KR20230027083A (ja)
CN (1) CN115769265A (ja)
WO (1) WO2021262427A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380042B2 (en) * 2020-06-26 2022-07-05 Imagination Technologies Limited Intersection testing in ray tracing systems using hierarchical acceleration structures with implicitly represented nodes
US11704859B2 (en) * 2020-08-20 2023-07-18 Sony Interactive Entertainment LLC System and method for accelerated ray tracing
US11494969B2 (en) 2020-08-20 2022-11-08 Sony Interactive Entertainment LLC System and method for accelerated ray tracing with asynchronous operation and ray transformation
GB2599124A (en) * 2020-09-24 2022-03-30 Imagination Tech Ltd Memory allocation for recursive processing in a ray tracing system
CN114331800B (zh) 2020-09-30 2024-06-21 想象技术有限公司 用于光线跟踪的相交测试
GB2602523B (en) * 2021-06-23 2023-03-01 Imagination Tech Ltd Intersection testing in a ray tracing system
GB2613359B (en) * 2021-11-30 2023-11-22 Imagination Tech Ltd Method of generating a hierarchical acceleration structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080024489A1 (en) * 2006-07-28 2008-01-31 Robert Allen Shearer Cache Utilization Optimized Ray Traversal Algorithm with Minimized Memory Bandwidth Requirements
US7969434B2 (en) 2006-09-19 2011-06-28 Caustic Graphics, Inc. Method, apparatus, and computer readable medium for accelerating intersection testing in ray-tracing rendering
US7884819B2 (en) 2006-09-27 2011-02-08 International Business Machines Corporation Pixel color accumulation in a ray tracing image processing system
US9269182B2 (en) * 2008-09-05 2016-02-23 Nvidia Corporation System and method for identifying entry points of a hierarchical structure
US8619078B2 (en) 2010-05-21 2013-12-31 International Business Machines Corporation Parallelized ray tracing
US8957896B2 (en) * 2012-06-11 2015-02-17 Disney Enterprises, Inc. Streaming hierarchy traversal renderer
US10235338B2 (en) * 2014-09-04 2019-03-19 Nvidia Corporation Short stack traversal of tree data structures
US11341110B2 (en) 2016-03-21 2022-05-24 Imagination Technologies Limited Hierarchy merging
US10692270B2 (en) * 2017-08-18 2020-06-23 Microsoft Technology Licensing, Llc Non-divergent parallel traversal of a bounding volume hierarchy
US10957095B2 (en) * 2018-08-06 2021-03-23 Intel Corporation Programmable ray tracing with hardware acceleration on a graphics processor
US10740952B2 (en) * 2018-08-10 2020-08-11 Nvidia Corporation Method for handling of out-of-order opaque and alpha ray/primitive intersections

Also Published As

Publication number Publication date
KR20230027083A (ko) 2023-02-27
WO2021262427A1 (en) 2021-12-30
CN115769265A (zh) 2023-03-07
EP4172951A1 (en) 2023-05-03
US11238640B2 (en) 2022-02-01
US20210407175A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
JP2023532434A (ja) レイトレーシングのための早期カリング
US11488343B2 (en) Mechanism for supporting discard functionality in a ray tracing context
US11321903B2 (en) Bounding volume hierarchy compression
US11393156B2 (en) Partially resident bounding volume hierarchy
JP2022510804A (ja) 倍精度を用いない隙間のないレイと三角形との交差
KR20220154706A (ko) 광선 추적 다중 샘플 앤티-에일리어싱
US20240087223A1 (en) Overlay trees for ray tracing
US20220198739A1 (en) Parallelization for raytracing
US11521308B2 (en) Ambient occlusion using bounding volume hierarchy bounding box tests
US11954788B2 (en) Variable width bounding volume hierarchy nodes
US20230097562A1 (en) Acceleration structures with delta instances
US20220189096A1 (en) Opacity texture-driven triangle splitting
US11908065B2 (en) Stack-based ray traversal with dynamic multiple-node iterations
US11450058B2 (en) Early termination of bounding volume hierarchy traversal
US20240212259A1 (en) Traversing multiple regions of a bounding volume hierarchy in parallel
US20240221283A1 (en) Emulating oriented bounding boxes in bounding volume hierarchies
US11854138B2 (en) Techniques for introducing oriented bounding boxes into bounding volume hierarchy
US20240203034A1 (en) Box splitting for bounding volume hierarchies
US20240112392A1 (en) Dynamic node traversal order for ray tracing
US20240203033A1 (en) Intersectable instance nodes for ray tracing acceleration structure nodes
US20240144580A1 (en) Split-based trees for ray tracing
US20230351667A1 (en) Method and apparatus for performing high speed parallel locally order clustering for a bounding volume hierarchy
US20240104844A1 (en) Multi-resolution geometric representation using bounding volume hierarchy for ray tracing
JP2022539951A (ja) 減少した分岐をソートする計算ユニット

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240604