JP2023545371A - ３ｄディスプレイ - Google Patents

Abstract

画像を観察者に第１の視点で表示するためのディスプレイであって、画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、ディスプレイの動作中に画像のサンプルを表示し、サブピクセルの各グループは、実質的に水平に位置付けられた第１の数の第１のサブピクセルと、実質的に垂直に位置付けられた第２の数の第２のサブピクセルとを有する複数の画素と、複数の画素回路を含む電気回路であって、各画素回路は各画像画素のサブピクセルのグループを駆動するように構成される電気回路と、各画素回路の各サブピクセル及び輝度値のセットをアドレス指定するためにアドレス信号を出力するための制御システムであって、輝度値のセットは各画素回路の輝度値を含み、電気回路はある数の電極線によって制御システムに接続され、電極線の数は第１のサブピクセル及び第２のサブピクセルの数の合計よりも小さい制御システムと、を備える。【選択図】図２ａ

Description

本発明はライトフィールドディスプレイを対象とし、ライトフィールドディスプレイは、オブジェクトまたはシーンの立体的再現を１人以上の観察者に送り得る合成ライトフィールドを生成でき、それと同時に、ルックアラウンド機能、すなわち、観察者がディスプレイの周囲を移動するときの自然光場と同様の方法で経験した視野角及び遠近感の変化を提供し、したがって、シーンまたはオブジェクトが実際にそこにあったかのように見える。通常、ライトフィールドディスプレイは水平に向けられているため、観察者は、そのディスプレイが多くの向きに位置付けできるが、ルックアラウンド機能の利点を十分に活用できる。

ライトフィールドディスプレイは、指向性画素（ホーゲルと呼ばれることもある）の基本原理に依存している。指向性画素は、異なる強度及び色の光線を異なる角度で放射することが可能である。これは、通常、マイクロレンズと、非常に小さなサブピクセルのアレイとを含む。レンズは、個々のサブピクセルの光を対応する発光方向に集束させる。ライトフィールドディスプレイは、通常、オーバーレイされたマイクロレンズアレイを伴う非常に高解像度のディスプレイとして構築される。

従来のライトフィールドディスプレイは、観察眼球がいずれかの角度の方向に位置付けられるかどうかに関係なく、各画素から複数の角度で光を放射する。実際には、通常、放射光線のごく一部だけを眼球が受ける。そのような観察されていない光線はメリットがないが、これは、サブピクセル回路及び画像レンダリングハードウェアの膨大な複雑度を説明している。

ライトフィールドディスプレイは、別個のシステムが観察者の頭部の位置を追跡し、観察者の眼球に向かって放射されるビューだけをレンダリングするモード、すなわち、観察されないビューがレンダリングされない、またはディスプレイに伝送されないモードで動作し得る。そのような構成は、オートマルチスコピックディスプレイと呼ばれている。これは、静止画または動画をディスプレイに提供している画像生成手段を単純化し得るが、必ずしもディスプレイ自体の複雑度を減らすわけではない。その理由として、眼球が潜在的に位置できる任意の方向に、必要な強度及び潜在的な色の光線を放射する能力をさらに提供する必要があるためである。

ヘッド追跡を備えたオートステレオスコピックディスプレイでは、制限された視認ゾーンに位置する単一の観察者に対して高解像度を維持しながら、複雑度がかなり低くなり得る。これはいくつかの用途では便利である可能性があるが、例えば、社交イベント、グループプレゼンテーション、及び専門家が一緒に働く等、いくつかの状況での使用は除外される。

ライトフィールドディスプレイの高い角度分解能、すなわち、別々の「ビュー」（画素からの本質的に均質な放射照度の立体角間隔）の数は、ビューあたりの視点の差を減らし得、ひいては、観察者の瞳孔がビューから隣接するビューに移動するときに突然の変化をそらすため望ましい。さらに、観察者の瞳孔がビュー間の境界に位置するとき、オブジェクトの知覚されるぼやけを減らし得るため、両方のビューからの光が瞳孔に入り得る。さらに角度分解能が高いと、立体感を観察できる距離及び／またはディスプレイの視野が増加する。

角度分解能は極端な複雑度を犠牲にするという問題があり、そして、複雑度は角度分解能の２乗に比例する。５メートルの距離から観察することが可能である必要があり、画素の視野が９０度である必要があるディスプレイを検討されたい。観察者の最小目距離が５５ｍｍであると想定すると、片目が異なるビューを見ることができるのを確実にするために、ディスプレイの角度分解能を２×ｔａｎ－１（（５５ｍｍ／２）／５０００ｍｍ度）＝０．６３度にする必要がある。完全な光学系の場合、水平方向に最低１４３ビュー、垂直方向に１４３ビューが必要であり、理論上の最小数は１４３２＝２０，４４９ビューで、１画素あたり２０，４４９個のサブピクセルに相当する。そして、これはモノクロディスプレイの場合であり、１画素あたりの原色のそれぞれのサブピクセルを伴うカラーディスプレイは、その数の３倍、すなわち、１画素あたり６１，３４７個のサブピクセルが必要であろう。フルＨＤディスプレイの場合、これは１９２０×１０８０×６１，３４７＝１，２７０億個以上のサブピクセルに相当する。比較のために、現在市販されている最高解像度のディスプレイである８Ｋディスプレイは、１０００分の１よりも少ない約１億個のサブピクセルを有する。

非常に高い解像度を達成するための１つのアプローチは、複数の高解像度マイクロディスプレイをタイル状にすることである。各マイクロディスプレイは高帯域幅コネクタが必要なので、実際にはマイクロディスプレイは短い距離で位置する必要があり、結果として、マイクロディスプレイ間のギャップが暗くなる。マイクロディスプレイの上部に位置する光構造、例えばリレー光学構造は、暗いギャップの視認性をある程度低下させ得るが、実際には、そのようなディスプレイは完全にシームレスではなく、リレー光学系は複雑であり、ディスプレイの薄いフォームファクターを使用できなくなる。

代替的に、サブピクセルは赤外光を使用して選択され得ると同時に、画素の全てのサブピクセルは画素色値を制御するために同じ電気信号を受信する。例えば、サブピクセルが赤外光に敏感であり得るため、赤外光によって照光されたときにだけサブピクセルが可能になるように、赤外光は、視線追跡システムに接続された制御システムによって制御された光学照明システムによってサブピクセル上に集束され得る。そのような構成は、ＯＬＥＤ層を含む有機積層体に赤外線アップコンバージョン層を含み得る。そのような構成は、電気回路の複雑度を大幅に減らし得るが、赤外光を各サブピクセルに集束させることが可能である赤外線照明及び集束システムが含めることでコストがかかり、光学的許容誤差及び回折現象は、小さなサブピクセルをアドレス指定できる方法を制限し得ることで、結果として生じる解像度を制限する。

既存の技術の上記に説明された欠点は、現在利用可能な最高のライトフィールドディスプレイ及びオートマルチスコピックディスプレイでさえ、ディスプレイを観察しながら移動するときの別々のビュー間の突然の変化、及び／またはビュー境界の観察位置のぼやけた境界等の気を散らすアーティファクトをさらに示しながら、解像度、見える距離、視野、色再現、見えるゾーン、及び／または観察者の数について大幅に妥協する必要があることを意味する。それにもかかわらず、自然な奥行き知覚及びルックアラウンド機能は、特定の使用ケースにとって非常に重要なファクターであるため、これらの品質制限にもかかわらず、特定の用途向けのライトフィールドディスプレイ及びオートマルチスコピックディスプレイの市場が実際に存在する。ただし、市場で広く受け入れられるには、性能パラメータを大幅に改善する必要がある。

本開示に従ったディスプレイは、特定の角度／方向または狭い範囲の角度で画像を表示する能力を有し、これにより、例えば、観察者の右目ではなく観察者の左目によって画像が視認可能になる。このように、ディスプレイは、画像が観察者の左目に視認可能になるような角度で第１のタイムスロットまたはタイムウィンドウの画像を表示し、画像が観察者の右目に視認可能になるような角度で第２のタイムスロット内の画像を表示し得る。２つの画像は、観察者が３次元画像を知覚するようなものであり得る。そのようなディスプレイは、観察者が眼鏡を使用する必要がないような自己立体視能力を有する。そのようなディスプレイは、例えば、観察者に向かって斜めに部屋を照光するだけによって、エネルギー節約のためにも使用できる。そのようなディスプレイは、また、ディスプレイの観察者に個々の情報を表示するために訴えることもできる。

観察者の位置に応じて異なる角度で光を放射するために、各画像画素は、ある数のサブピクセルに分割され、サブピクセルの光は画素平面の前のレンズによって異なる角度／方向に向けられる。各画像画素について、観察者の視点から観察者によって可視であることを意味する画像画素内の位置を有するサブピクセルを選択して、光を放射する。このように、１つのサブピクセルからの光線は、サブピクセルからレンズまでトレースされ、光線は屈折し、レンズから観察者まで続く。第１のサブピクセルの位置と比較してその画像画素内で異なる位置を有する別のサブピクセルからの光線は、サブピクセルからレンズまでトレースされ、光線は屈折され、レンズから観察者まで続く。

ディスプレイの画素は、ディスプレイのセグメントを形成する画素のグループにグループ化され得る。セグメントの画素は、本質的に同じ角度で光を放射し得る。したがって、セグメントの全ての画素のサブピクセル選択は同一であり得る。これは、複数のサブピクセル選択信号とは対照的に、単一の共通のサブピクセル選択信号を、各サブピクセルに１つずつ、セグメント全体に提供できるため、複雑度がさらに減る利点をもたらす。セグメントのサイズは、放射光線のビーム転換を知って選択され得るため、ディスプレイの所望のアイボックス内の任意の第１の点について、セグメントの本質的に全ての画素から本質的に同一の角度で放射されたビームは、この第１の点を照光するように向けることができ、同時に、第１の点からさらに遠くにある典型的な眼間距離に位置する第２の点を照光できない。

サブピクセルサイズ及び屈折レンズは、例えば、ビームが０．５度のビーム転換を有するように選択され得る。セグメントサイズは、例えば６×６ｍｍであり得る。セグメントの画素数は、例えば、８×８画素のグリッドに配置された６４画素であり得る。各画素は、赤色、緑色、青色のサブピクセルを有し得る。色サブピクセルのそれぞれは、ある数の指向性サブピクセル、例えば水平に１００個、垂直に１２個のグリッドに配置された１２００個の指向性サブピクセルを含み得る。

ディスプレイは、画素のサイズ及び数及び配置が同一であり得るそのような複数のセグメントで構成され得る。セグメントは、例えば、正方形または長方形であり得る。

そのようなセグメントがないということは、データ処理及びデータ転送がより多く必要になるであろうことを意味するであろう。

第１のセグメント内の全ての画像画素は第１の角度で光を放射し、第２のセグメント内の全ての画像画素は、第１の角度とは異なる第２の角度で光を放射する。

したがって、各セグメントは、ディスプレイの全ての画像画素における各サブピクセルの光度に関する情報を有する画像をレンダリングする必要がある代わりに、そのセグメントの画像画素のそれぞれで同じサブピクセルをアドレス指定するためのデータ信号を受信する。

これにより、データ処理及びデータ伝送の要求値、ならびに表示回路に必要なトランジスタの量が減る。すなわち、セグメント化されていないディスプレイの各サブピクセルに２つのトランジスタがある場合、セグメントの他の全ての画像画素を収集することによってトランジスタの数を半分にできる。

上記の目的及び利点は、本発明の説明から明らかであろう多くの他の目的及び利点と一緒に、本発明の第１の態様に従って、以下によって得られる。

画像を観察者に第１の視点で表示するためのディスプレイであって、該ディスプレイは、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、該ディスプレイの意図された動作中に該画像のサンプルを表示する、複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の該サブピクセルのグループを駆動するように構成される、電気回路と、を備え、
該電気回路は、該サブピクセルのグループの各々のサブピクセルをアドレス指定するための複数の制御回路を備え、
各制御回路は、メモリコンポーネント、アドレス信号入力、及び選択入力を有し、
該制御回路は、該制御回路が該選択入力によって選択されたとき、該アドレス信号が該メモリコンポーネントに入力されるように構成される。

本発明の第２の態様に従って、上記の目的及び利点は、以下によって得られる。

画像を観察者に第１の視点で表示するためのディスプレイであって、該ディスプレイは、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、該ディスプレイの意図された動作中に該画像のサンプルを表示する、複数の画素であって、
サブピクセルの各グループは、サブピクセルの行等の実質的に水平に位置付けられた第１の数のサブピクセルと、サブピクセルの列等の実質的に垂直に位置付けられた第２の数のサブピクセルとを有する、複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の該サブピクセルのグループを駆動するように構成される、電気回路と、
－各画素回路の各々のサブピクセル及び輝度値のセットをアドレス指定するためにアドレス信号を出力するための制御システムであって、該輝度値のセットは各画素回路の輝度値を含み、
該電気回路は、ある数の電極線によって該制御システムに接続され、
該電極線の数は、該第１のサブピクセルの数及び該第２のサブピクセルの数の合計よりも小さい、制御システムと、を備える。

本発明の第３の態様に従って、上記の目的及び利点は、以下によって得られる。

画像を観察者に第１の視点で表示するためのディスプレイであって、該ディスプレイは、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、該ディスプレイの意図された動作中に該画像のサンプルを表示する、複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の該複数のサブピクセルを駆動するように構成される、電気回路と、を備え、
該複数の画素回路は、
－第１のサブピクセルを含む第１のサブピクセルのグループを駆動するための第１の画素ドライバーを有する第１の画素回路と、
－第２のサブピクセルを含む第２のサブピクセルのグループを駆動するための第２の画素ドライバーを伴う第２の画素回路と、を含み、
－該第１のサブピクセルは、該第１のサブピクセルを駆動するための該第１のサブ画素ドライバーに第１のスイッチを介して接続され、その結果、該第１のサブピクセルは第１の輝度を有する光を出力し、
－該第２のサブピクセルは、該第２のサブピクセルを駆動するための該第２のサブ画素ドライバーに第２のスイッチを介して接続され、その結果、該第２のサブピクセルは第２の輝度を有する光を出力し、
－該第１のスイッチは該第１のスイッチを切り替えるための第１の入力を有し、該第２のスイッチは該第２のスイッチを切り替えるための第２の入力を有し、
該電気回路は、出力において該制御回路によって出力された制御信号によって、該第１のスイッチと該第２のスイッチとを切り替えるための制御回路を備え、
該出力は該第１の入力及び該第２の入力に接続される。

ここで、本発明は、添付の図面を参照して例により下記にさらに詳細に説明される。しかしながら、本発明は、下記に描かれるものとは異なる形態で具体化され得、本明細書に記載されるいかなる例に限定されると解釈するべきではない。むしろ、本開示が完璧及び完全であり、本発明の範囲を当業者に完全に伝えるように、いずれかの例が提供される。同様の参照符号は、全体を通して同様の要素を指す。したがって、同様の要素は、各図の説明に関して詳細に説明されない。

表示システムの概略図を示す。 ９個の画像画素、すなわち、９画素で構成される画像を表示するように構成されたディスプレイのセグメントから出力された光線トレーシングを示す。 図２ａの光線トレーシング図のクローズアップを示し、すなわち、第１のタイムスロット中に画像画素の１つを構成する光を出力する単一要素にズームインしたものが示される。 図２ａの光線トレーシング図のクローズアップを示し、すなわち、第２のタイムスロット中に画像画素の１つを構成する光を出力する単一要素にズームインしたものが示される。 ８１個の画像画素を表示する、すなわち、８１個の画像要素／画像画素で構成されたラスターグラフィック／ビット画像である画像を表示するように構成されたディスプレイから出力された光の光線トレーシングを示す。 図３に関連して説明される８１画素ディスプレイの正面図／概略図を示す。 図４ａに示されるディスプレイよりも少ないピクセル及びより少ないサブピクセルを有するディスプレイの正面図／概略図を示す。 ９個の画像画素で構成された画像を表示するための電気回路を示す。 高レベルの電気回路を示す。 中間レベルの電気回路を示す。 図５ａに対応し、各画素に４個のサブピクセルを伴う４個の画像画素で構成された画像を表示する図である。 各アドレス制御回路への増幅器６０の追加を示す。 また、増幅器が各アドレス制御回路に追加されることを示す。 電気回路を示す。 表示セグメント用の電気回路の構成の別の例を示す。 表示セグメント用の電気回路の構成のまた別の例を示す。 電気回路を示す。 サブピクセルが細長い、それぞれ９画素を伴う９個の表示セグメントに配置された８１画素を含むディスプレイの構成の例を示す。 カラーディスプレイ用のカラーフィルター／マスクを示す。 個々の画素のズームである。 ３つの画像画素の透視ビューを示す。

図１は表示システムの概略図を示す。

ディスプレイ１は、第１の観察者（第１の目２と第２の目３－左目及び右目）によって観察され、第１の視点からディスプレイ１を視認する。

ディスプレイ１は、画像を観察者に表示するように構成される。

追跡システム４（視線追跡システム等）は、第１の目２の位置を決定し得る。

また、追跡システム４は、第１の目２の位置及び平均眼間距離の関数として目の位置を測定すること、または推論することのいずれかによって、第２の目３の位置を決定し得る。

一般に、追跡システム４は、ディスプレイ１の前にいる任意の数の観察者を追跡し得る。

ディスプレイ１が第１の観察者によって観察され得る画像を表示すること、すなわち、第１の観察者に向かう方向に光を出力することを制御するためのコントローラー５に位置が入力され得る。

第１の視点以外の他の視点では、ディスプレイ１は暗く見えるように構成され得、すなわち、表示される画像は観察者だけに向けられる（または観察者の第１の目２だけに向けられる）。

第１の画像は左目に表示され得、第２の画像は右目に表示され得る（例えば、２つの異なるタイムスロットにおいて表示される）。２つの画像の遠近感がわずかにずれているとき、３Ｄ効果は観察者によって知覚され得る。ディスプレイ１は、少なくとも２つのタイムスロットを有する時分割多重演算で動作し得る。

ディスプレイ１は、ヘッドギアを必要としないように、オートステレオスコピック（すなわち、マルチビューオートステレオスコピック３Ｄディスプレイ）であり得る。

また、ディスプレイ１は両目に同じ画像を表示し得、節電を達成し得るが、３Ｄ効果はない。したがって、ディスプレイ１は２Ｄ画像も表示することが可能であり得る。

コントローラー５は画像生成器６を制御するように構成され得、画像生成器６は、画像（画像データ）をディスプレイドライバー回路７に出力するように構成され得、ディスプレイドライバー回路７は、画像を表示するために、ディスプレイ１を駆動するように構成され得る。

第１のタイムスロットでは、コントローラー５は、第１の目２を対象とした第１の画像、例えば第１の目２の位置に対応する透視ビューを出力するように画像生成器６に指示し得、第２のタイムスロットでは、コントローラー５は、第２の目３を対象とした第２の画像、例えば第２の目３の位置に対応する透視ビューを出力するように画像生成器６に指示し得る。

画像生成器６は、３Ｄオブジェクトまたは３Ｄシーンの表現の透視ビューを計算することが可能である画像レンダリングシステムを備え得る。したがって、第１の目２及び第２の目３を有する観察者は、動き回って、物体またはシーンを異なる視点から観察することが可能であり得る。

代替的にまたは追加的に、画像生成器６は再生システムを備え得、再生システムは、第１のタイムスロットでは、立体画像の第１の透視図画像を出力することと、第２のタイムスロットでは、立体画像の第２の透視図画像を出力することと、が可能であり得る。立体画像は、薄膜または透過における画像シーケンスにおける画像であり得る。

時分割多重演算の周波数は、人間の視覚系が本質的に多重化に気づくことが不可能であるように選択され得、例えば、多重化は毎秒６０以上のフルデューティサイクル、例えば毎秒７２デューティサイクルを含み得、したがって、第１の目２は、第１の画像が本質的に安定しており、フリッカーがないと知覚し得、第２の目３は、第２の画像を本質的に安定しており、フリッカーがないと知覚し得る。したがって、第１の目２及び第２の目３を有する観察者は、本質的にフリッカーのない立体画像を知覚し得る。

マルチビューアのオートステレオスコピックモードでは、視線追跡システムは、３つ以上の目の位置を検出することが可能であり得、コントローラー５は、複数の方向に光を放射するようにディスプレイ１を指示することが可能であり得、したがって、ディスプレイ１に表示された画像がタイムスロットにおける２つ以上の目によって視認可能であり得る。したがって、例えば、観察者のセットに属する左目のセットは第１の画像を見ることがあり得、観察者のセットに属する右目のセットは第２の画像を見ることがあり得る。したがって、一連の観察者は立体画像を同時に知覚し得る。

開示される本発明の利点は、ディスプレイ１が、対応する画像の表示と同期した異なる方向への発光の間で高速に切り替えることが可能であり得ることである。したがって、高い多重周波数を有することが可能であり得、デューティサイクルで３つ以上のタイムスロットを可能にすると同時に、知覚されるフリッカーを回避することが可能になる。

したがって、先行技術のシステムとは対照的に、オートマルチスコピックモードでは、２人以上の観察者が観察者の位置に依存する個々の透視ビューを知覚することが可能であり得る。例えば、ディスプレイ１は、各デューティサイクルが１０のタイムスロットを含む毎秒６０回のデューティサイクルで動作することが可能であり得、したがって、個々の透視ビューを１０個の目に可能にし、したがって、例えば、個々の立体透視画像を５人の観察者に同時に送ることが可能であり得、概して、先行技術は１つの立体視に限定される。

この高速動作及び複数の観察者の利点は、サブピクセルスイッチング制御用のデータを記憶するアクティブマトリクスディスプレイバックプレーンのメモリコンポーネントを含むアクティブマトリクスディスプレイ構成を使用して達成され、サブピクセルスイッチング／選択／アドレス制御用の多重化データは、バックプレーンの伝送ラインによって伝送され、画素色値の逆多重化と同期してバックプレーンの回路によって逆多重化され、これにより、下記に教示されるものに従って、アクティブマトリクスバックプレーンの電気回路に必要な帯域幅が大幅に減るため、非常に高速な応答表示構成が可能になり、画素色に関する画素の更新と放射光の方向との間の良好な同期がさらに可能になる。

図２ａは、９個の画像画素、すなわち、９画素で構成される画像を表示するように構成されたディスプレイのセグメントから出力された光線トレーシングを示す。

セグメントは、眼間距離よりも小さくなり得るサイズを有し、特にセグメントの水平幅は典型的な眼間距離よりも小さくなり得る。そうでなければ、左目に表示された画像は右目によって観察され得る、またはその逆も同様である。セグメントは、例えば６×６ｍｍであり得る。

ディスプレイは、マイクロレンズアレイ８等の前方光学装置、すなわち、画像画素の１つを構成する光を出力するように構成された各素子の前にレンズを有する。

画像画素の１つを構成する光を出力する素子は、ＯＬＥＤ素子またはＬＣＤ素子であり得る。それは、画素と呼ばれ得るが、個々にアドレス指定可能ないくつかの画素（または「サブピクセル」、個々にアドレス指定可能なピクセルのそれぞれは以下で参照される）で構成される、すなわち、１つの画像画素を構成する光は、サブピクセルのグループにおけるサブピクセルの１つによって出力される。サブピクセルのグループにおける個々にアドレス指定可能なサブピクセルの１つは、光を出力するためにアドレス指定／選択される。

したがって、ディスプレイのセグメントは、９個のサブピクセルのグループを有するように構成され、各グループは例えば１００個のサブピクセルを有する。サブピクセルは、サブピクセルグリッド／サブピクセルマトリクスとして分散／レイアウトされ得る。

ディスプレイは複数のセグメントで構成され得、各セグメントは複数のサブピクセルのグループ（各グループはピクセルを構成する）を有し、各グループ（ピクセル）は複数のサブピクセルを有し得る。

前方光学装置は少なくとも１つの光学素子を有し、少なくとも１つの光学素子は、光パワー、及び光を出力する実質的に平面または層における第１の焦点、ならびに前方光学装置と、前方光学装置の前にあり、前方光学装置から無限に離れた点との間に第２の焦点を伴う。それは、観察者に面する側に（光出力層の前に、つまり、光出力層と観察者の間に）位置し得る。

図２ｂは、図２ａの光線トレーシング図のクローズアップを示し、すなわち、第１のタイムスロット中に画像画素の１つを構成する光を出力する単一要素にズームインしたものが示される。

マイクロレンズアレイ８に含まれる第１の前方マイクロレンズ８Ａは、観察者とサブピクセル４６のセット／グループとの間に位置し得る。

サブピクセル４６のセット／グループの第１のサブピクセルは、光を出力し得、第１のサブピクセルからの光は、第１の発光角度／方向に、マイクロレンズ８Ａによって屈折され得るため、第１の画素は、観察者の第１の目２に本質的に向かう発光方向を有する。

１００個のサブピクセルが示されるのは、光が１００個の異なる視点に向かって出力され得ることを意味し、すなわち、観察者が観察している１００個の視点のうちのどれかに依存して、その特定のサブピクセルは、光を出力するためにアドレス指定され得ることを意味する。

図２ｃは、図２ａの光線トレーシング図のクローズアップを示し、すなわち、第２のタイムスロット中に画像画素の１つを構成する光を出力する単一要素にズームインしたものが示される。

サブピクセル４６のセット／グループの第２のサブピクセルは光を出力するためにアドレス指定され得、その光は第１の前方マイクロレンズ８Ａによって屈折され得る。

第２のサブピクセルは、画像画素の１つを構成する光を出力する要素によって画定されたエリア内の第１のサブピクセルとは異なる位置を有するため、光は第２の発光角度／方向に屈折するため、第１の「画素」は本質的に第２の視点、例えば観察者の第２の目３に向かう発光方向を有する。

図３は、８１個の画像画素を表示する、すなわち、８１個の画像要素／画像画素で構成されたラスターグラフィック／ビット画像である画像を表示する画像画素を表示するように構成されたディスプレイから出力された光の光線トレーシングを示す。

ディスプレイは、各セグメントに９個のサブピクセルのグループを伴う９個のセグメントを有することが示される。各グループ（またはピクセル）は１００個のサブピクセルを有する。合計で、８１００個のサブピクセルがある。ディスプレイは、ドットマトリクスディスプレイであり得る。

実用的な実施態様では、ディスプレイは、例えば、６４画素のセグメントに配置された約２００万画素等、さらに多くの画素を有し得るが、図面を明確にするために、この構成を８１画素で説明する。

図４ａは、図３に関連して説明される８１画素ディスプレイの正面図／概略図を示す。

各サブピクセルはグレーの四角形で示され、サブピクセルの各グループから光を出力する各々のサブピクセルは白い四角形で示される。

各画素（サブピクセルのグループ）の前にある各レンズは黒い円として示される。

第１のセグメント１のサブピクセルの９個のグループは、縞模様の輪郭を伴う正方形で示される、すなわち、第１のセグメントは左上隅のセグメントである。

サブピクセルの各グループは、長方形エリアを構成するものとして示され、隣接するサブピクセルのグループまでの距離を有するものとして示される。

セグメントのサブピクセルのグループから光を出力するサブピクセルは、グループ内で同じ相対位置を有するように配置される／位置付けられる。

サブピクセルのグループにおける複数／ある数のサブピクセルは、複数の視点が実質的に水平に分布するように、すなわち、視点の水平解像度になるように位置付けられ得る。そのような複数のサブピクセルは、サブピクセルの行、すなわち、実質的に水平に配置され／位置付けられたサブピクセルであり得る。サブピクセルのグループは、サブピクセルの列よりも多くのサブピクセルの行を有し得る（列は垂直に配置され／位置付けられたサブピクセルである）。

サブピクセルのグループのサブピクセルは２次元空間に配置され／位置付けられ得、すなわち、サブピクセルのグループ内のサブピクセルの位置は、１対の座標（第１の座標Ｘ及び第２の座標Ｙ）によって特徴付けられ得る。

デカルト座標系が使用され得る。すなわち、Ｘ座標では、サブピクセルのグループ内で水平にサブピクセルの位置が指定され（本発明の説明図では１～１０）、Ｙ座標では、サブピクセルのグループ内で垂直にサブピクセルの位置が指定される（本発明の説明図では１～１０）。原点は左上隅（１行目、１列目）であり得、すなわち、サブピクセル（１，１）は左上のサブピクセルであり、サブピクセル（１０，１０）は右下のサブピクセル（最後の行、最後の列）である。

セグメント（すなわち、セグメント内）の場合、サブピクセルを出力する全ての光（例えば、各グループに１つ）は、サブピクセルの全てのグループ内で同じ相対位置を有し、すなわち、第１のサブピクセルのグループ（サブピクセルの上、左のグループ）において光を出力するサブピクセルは、第１のサブピクセルのグループの右側に、サブピクセルのグループの光を出力するサブピクセルと同じ座標の対を有し得る。

または別の言い方をすれば、セグメント内のサブピクセルの各グループはエリアを占める（サブピクセルのグループにおけるサブピクセルは、エリア全体に物理的分布をもたらす）。光を出力するサブピクセルは、各エリア内で実質的に同じ位置を有し得、すなわち、第１のサブピクセルのグループ（上側、左グループ）において光を出力するサブピクセルは、第１のサブピクセルのグループのエリア内に第１の位置を有する。第１のサブピクセルのグループの右側に、サブピクセルのグループ（上側、左から２番目のグループ）に光を出力するサブピクセルは、その第２のサブピクセルのグループのエリア内に第２の位置を有する。第１の位置から第２の位置に移動するために、第１の位置の（線形）並進が行われる。

このように、サブピクセルのアドレス指定は、個々の画素がアクティブマトリクス駆動方式でアドレス指定されるのと同じ方法でサブピクセルがアドレス指定される従来技術よりもかなり単純である。

より簡単なアドレス指定について、トランジスタの数が減り得る、及び／またはデータラインの数が減り得ることを意味する。例えば、個々の画素値を各サブピクセルに伝送する必要はなく、セグメントごとに１対だけの座標を決定する。

２つ以上のサブピクセルがサブピクセルのグループから光を出力し得、例えば、測定／検出された視点に関連するサブピクセルを決定し得、また、そのサブピクセルの周囲のサブピクセルも光を出力するためにアドレス指定し得る。サブピクセルのグループには、何にも使用されていないサブピクセルがあり得る。

ディスプレイは、輝度またはグレースケール値／信号を伝送するためのデータラインのセット（ある数のデータライン）を有し得る。サブピクセルの各グループは、輝度値を受信することがある（次に、１つ以上のサブピクセルは、受信された輝度値に対応する輝度で、すなわち、電流または電圧によって表される輝度で光を出力する）。

図４ａのセグメントでは、データラインは列ライン（Ｂ０－０～Ｂ２－２）として配置された電極線を構成する。

ディスプレイは、輝度値をサブピクセルの各グループにスキャンするための、ある数のスキャンラインを有し得、すなわち、ディスプレイは、好ましくは、スキャンされた輝度値がサブピクセルの各グループについて保持／記憶されるようなアクティブマトリクスディスプレイであり、各サブピクセルは、その輝度値が記憶されている限り、スキャンされた輝度値に対応する光を出力する。

図４ａのセグメントでは、スキャンラインは行ライン（Ｓｃａｎ０～Ｓｃａｎ８）として配置された電極線を構成する。

説明を明確にするために、ディスプレイは、グレースケールディスプレイ用のこの基本的なアクティブマトリクス構成を有すると説明されているが、本発明の範囲は、ディスプレイが、カラー画像及び色回路、ならびに他の手段を表示することを可能にするＲＧＢカラーマスク等の当技術分野で周知の修正及び追加を含むと考えるべきである。他の手段は、時間の経過による輝度変化に対する強調、キャリブレーション、及び補正であり、そして、例えば、限定ではないが、プリチャージライン、リセットライン、ルックアップテーブルを含む製造公差による、ディスプレイ表面の異なる部分における強調、キャリブレーション、及び補正のためのものである。

行ドライバー（図示せず）（ゲートドライバーとも呼ばれることもある）が含まれ得、スキャン／行ラインに接続され得る。

行ドライバーは、１回に１本のスキャンラインがアクティブであるスキャン動作において、スキャンライン０から始まり、スキャンライン８で終わるアクティブ行制御信号を連続して出力することによってディスプレイをスキャンし得る。このスキャン動作は、ディスプレイがアクティブな間に繰り返され得る。

列ドライバー（図示せず）（ソースドライバーとも呼ばれることもある）が含まれ得、データ／行ラインに接続され得る。

列ドライバーは、行ドライバーと同期した列ライン上のアナログ輝度値であり得る列制御信号を出力し、スキャン動作中に新しい画像で表示を更新し得る。

ディスプレイの画素（サブピクセルの各グループの画素回路）は、サンプルホールド回路（ストレージ回路）を備え得、対応する行制御信号がアクティブであるとき、列制御信号のサンプルホールド動作を行い得る。

セグメント（画素のグループ）は、各セグメントの１本、２本、または例えば１５本のアドレスライン等のアドレス信号を伝送するための、ある数のアドレスラインを有し得る。サブピクセルのグループにおけるサブピクセルの（最大）数は、アドレスラインの数の累乗に対するスキャンラインの数であり得、すなわち、１本のアドレスライン及び９本のスキャンラインは、（最大）９個のサブピクセルがサブピクセルのグループにおけるアドレスであり得ることを意味する。２本のアドレスライン及び４本のスキャンラインは、１６サブピクセルがアドレス指定され得ることを意味する。

６本のアドレスライン（Ｘ０、Ｙ０、Ｘ１、Ｙ１、Ｘ２、及びＹ２）は図４ａに示される。セグメント１には、Ｘ０及びＹ０の２つのアドレスラインがある。

アドレスラインは、サブピクセルをアドレス指定するためのアドレス制御信号を伝送し得る。例えばＸ０及びＹ０は、表示セグメント１における第１のセグメント（画素グループ）に対してサブピクセルアドレス制御信号を伝送し得る。

サブピクセルアドレス制御信号は、サブピクセル４６のセットにおける第１のサブピクセルの第１の前方マイクロレンズ８Ａに対する位置を規定し得、したがって、第１の画素の第１の発光角度が規定される。

この利点は、方向データ（放射角度データ／サブピクセルアドレッシングデータ）を多重化データとして伝送し、例えば、画素値制御に使用されるアクティブマトリクス回路と同様の回路を使用してディスプレイに記憶できることである。

表示セグメント１における他の画素（サブピクセルのグループ）は、それらが第１のサブピクセルと本質的に同一にアドレス指定されるサブピクセルを有するように構成され得、ひいては、それらは本質的に同一の放射角度（視点に向かう方向）で光を放射し得る。したがって、表示セグメント１における本質的に全ての前方マイクロレンズ８Ａは、Ｘ０及びＹ０によって規定された同じ発光角度で光を放射し得る。サブピクセルの発光エリアは、０よりも大きいエリアを有し得、すなわち、完全な数学的点ではない。したがって、マイクロレンズ８Ａから放射された光ビームは、０よりも大きいビーム発散をもたらし得、すなわち、光ビームは完全にコリメートされない。したがって、表示セグメント１における本質的に全ての前方マイクロレンズ８Ａから放射された光は、放射角度がセグメント１における本質的に全ての前方マイクロレンズ８Ａで同じである場合でも、眼球に到達し得る。ただし、ビーム発散が小さすぎないように、セグメントサイズが大きすぎないように、そして、ディスプレイから眼球までの距離が小さすぎないように、ビーム発散、セグメントサイズ、及び眼球距離の範囲が（周知の幾何学的代数を使用して）計算されていることが条件である。例えば、ビーム発散は約０．５度であり得、セグメントサイズは約６×６ｍｍであり得、眼球までの距離は０．３～３メートルであり得る。したがって、マイクロレンズ８Ａが異なる位置に位置し、全てが同じ角度で光を放射しても、眼球はセグメントの全てのマイクロレンズ８Ａを照光されたとおりに観察できる。

言い換えると、アドレス制御信号Ｘ０及びＹ０は表示セグメント１に対する共通の発光角度を制御し得、列制御信号Ｂ０－０～Ｂ０－２は表示セグメント１の画素毎の輝度レベルを制御し得る。ディスプレイの他の表示セグメントは、異なる角度で光を放射し得、その結果、例えば、ディスプレイは、ディスプレイの右上隅から第１の目２に向かう第１の放射角度と、ディスプレイの左下隅から第１の目２に向かう第２の発光角度とを有し得、第１の角度及び第２の角度は異なる。

アドレス電極線は、列ドライバーの出力に接続され得る。アドレス電極線に接続された列ドライバーの出力は、バイナリ信号として動作し得、例えば、それは本質的に常に高電圧レベルまたは低電圧レベルのいずれかになるように動作させるアナログ出力であり得る。

列ドライバーは、デジタル－アナログコンバータを備え得、アドレス電極線に接続された出力に対応するデジタル－アナログコンバータへのデジタル入力値は、本質的に常に高いデジタル値または低いデジタル値になるように選択され得る。デジタル値は、例えば、列制御信号のデジタルピクセル輝度値も記憶し得るビデオフレームバッファに記憶され得る。

言い換えると、表示セグメントの発光角度を規定するサブピクセルアドレス制御信号は、画素値と同じビデオフレームバッファに含まれ得る。この構成の利点として、既存の標準アクティブマトリクス外部回路（行ドライバー、列ドライバー、タイミングコントローラー、ビデオフレームバッファ、及びビデオ入力インターフェース）は、方向データ（放射角度データ／サブピクセルアドレッシングデータ）をディスプレイに伝送するために使用できることがある。

例えば、セグメントが１００×１００の画素で、それぞれに２つのアドレス電極線がある場合、標準のアクティブマトリクス外部コンポーネントは、サブピクセルアドレスデータに使用される１００列ラインのうち２つだけが使用でき、表示セグメントごとに１００×１００＝１０，０００の異なる発光角度の角度分解能をサポートしながら、水平解像度の９８％及び垂直解像度の１００％を維持できる。

要約すると、動作は次のようにも説明され得る。行ドライバーが行電極線のＳｃａｎ０～Ｓｃａｎ２をスキャンしているとき、表示セグメント１は完全に更新され、制御信号をアドレス指定する６個のバイナリサブピクセルアドレス（Ｘのアドレス指定用に３個、Ｙのアドレス指定用に３個）と、９画素の輝度値とを記憶する。

９画素の輝度値は、従来の画素ドライバーを介して、各々の画素の照光されたサブピクセルの輝度を制御し、６個のバイナリサブピクセルアドレス制御信号値は、例えば、サブピクセルが照光される（光を出力する）スイッチングトランジスタを介して制御する。

６個のバイナリサブピクセルアドレス指定制御信号値は、どのサブピクセル列位置がアクティブであるかを制御する３個のＸの位置値と、どのサブピクセル位置の行がアクティブであるかを制御する３個のＹの位置値と、に分割され得る。列位置及び行位置の両方がアクティブな位置のサブピクセルが照光される。

表示セグメント１が更新されている更新間隔では、すなわち、行電極線のＳｃａｎ０～Ｓｃａｎ２のいずれかがアクティブである間隔では、表示セグメント１は、更新されたサブピクセルアドレス制御信号値及び更新されていないサブピクセルアドレス制御信号値の望ましくない組み合わせを保持し得る。したがって、更新間隔では、表示セグメント１が望ましくない方向に発光し得る。ディスプレイに表示されたフレームの持続時間に比べて更新間隔が短く、望ましくない方向に放射される光が観察者の目に到達するリスクは非常に小さいと想定され得る。したがって、更新間隔は、目が気付くには短すぎる暗い間隔として知覚されると想定され得る。例えば、セグメントの高さが６ｍｍであり、アクティブなディスプレイ表面の高さが８００ｍｍである場合、セグメントの高さはディスプレイの高さの０．７５％になり、セグメントの更新時間は本質的に表示の更新時間の０．７５％になる。さらに、セグメントは更新中に異なる方向に光を放射するため、所望の眼球とは別の眼球がセグメントからの光を受けるビデオフレームの可能性が低い最悪の状況では、これは非常に短い間隔だけで行われ、更新サイクルの１％を大幅に下回るため、ビデオフレーム中にセグメントの画素値の１％を大幅に下回る望ましくないクロストークが最大に生成される。言い換えると、更新間隔中の潜在的な望ましくない放射方向については何も行わず、望ましくない顕著な影響が少ない小さなリスクを受け入れることが決められ得る。

代替的に、更新間隔中にサブピクセルをスイッチオフにすることが可能である追加回路が含まれ得る。追加回路は、例えば、Ｓｃａｎ０が非アクティブ状態からアクティブ状態になったときに全ての画素ドライバー回路への共通電圧供給をスイッチオフにし、Ｓｃａｎ２がアクティブ状態から非アクティブ状態になったときに共通電圧電源を再びスイッチオンになり得る。そのような回路の設計は、周知の回路設計技術を使用して行うことができ、例えばＳＲフリップフロップを含み得る。

表示セグメント１の画素は、例えば、行制御信号によって制御されたサンプルホールド動作によって、列制御信号を記憶することと同様の方式でアドレス制御信号を記憶し得る。代替的に、電子工学の技術分野で知られている他の記憶手段には、例えばデータラッチまたは他のフリップフロップ回路が含まれ得る。代替的に、行制御信号によって記憶機能を制御するために、電子工学の技術分野で既知の他の手段が含まれ得、例えば、クロック信号が含まれ得、アドレス制御信号はシリアルデータであり得る。

表示セグメント１におけるサブピクセルのサイズは、前方マイクロレンズからの光が発散形状を有するビーム、例えば円錐において放射されるように計算及び選択され得、錐体は発散をもたらし得るため、第１の目２は本質的に全ての錐体の内側に位置し、第２の目３は本質的に全ての錐体の外側に位置し、したがって、第１の目２は、表示セグメント１における本質的に全ての前方マイクロレンズから放射された光を見ることがあり得、第２の目３は、表示セグメント１における本質的に任意の前方マイクロレンズから放射された光を見ない場合がある。そのようなサブピクセルのサイズの計算及び選択は、オートステレオスコピックディスプレイの技術分野で周知されており、表示セグメント１のサイズ、第１の目２と第２の目３との間の眼間距離、及び表示セグメント１から観察者までの距離を入力として取り得る。

追加的に、サブピクセルのクラスターは、本質的により大きなサブピクセルを形成するために一緒に照光され得、したがって、結果として、観察者が表示セグメント１に近づくのに適応し得る放射光円錐のより大きな発散をもたらし得る。ここでも、そのようなクラスターのサイズの計算は、オートステレオスコピックディスプレイの技術分野で周知されている。電極線は、例えばそのようなサブピクセルのクラスターをアドレス指定できるように、２つ以上のサブピクセルをアドレス指定するためのアドレスデータを伝送し得る。

図４ｂは、図４ａに示されるディスプレイよりも少ないピクセル及びより少ないサブピクセルを有するディスプレイの正面図／概略図を示す。

具体的には、図４ｂに示されるディスプレイは９個のセグメントを有し、各セグメントは４画素を有し、各画素に４個のサブピクセルがある。

各サブピクセルはグレーの四角形で示され、サブピクセルの各グループから光を出力する各々のサブピクセルは白い四角形で示される。

各画素（サブピクセルのグループ）の前にある各レンズは黒い円として示される。

第１のセグメント１のサブピクセルの４個のグループは、縞模様の輪郭を伴う正方形で示される、すなわち、第１のセグメントは左上隅のセグメントである。

セグメントのサブピクセルのグループから光を出力するサブピクセルは、グループ内で同じ相対位置を有するように配置される／位置付けられる。

図４ｂのセグメントでは、データラインは列ライン（Ｂ０－０～Ｂ２－１）として配置された電極線を構成する。

図４ｂのセグメントでは、スキャンラインは行ライン（スキャン０～スキャン５）として配置された電極線を構成する。

６本のアドレスライン（Ｘ０、Ｙ０、Ｘ１、Ｙ１、Ｘ２、及びＹ２）は図４ｂに示される。

図５ａ～図５ｇは、画像を表示するための電気回路を示す。

発光用のコンポーネントはＯＬＥＤであり得る。

回路は４画素または９画素のいずれかを有し、各画素は、ある数の「サブピクセル」を有し得る。図には、各画素に４個または９個のサブピクセルが示される。図５ａ～図５ｇの回路の背後にある概念に関して、１つのアドレス制御回路が放射光の方向を制御するために全ての画素においてサブピクセルをアドレス指定するように構成されるセグメントを構成する回路のことである。回路の異なるコンポーネントは、そのアドレス指定に使用され得る。

回路は薄膜技術で実装され得る。

図５ａは、９個の画像画素で構成された画像を表示するための電気回路を示す。９個の画像画素は、３×３のマトリクスに配置される。

電気回路は８１個のアドレス指定可能なピクセルを駆動する。アドレス指定可能画素のそれぞれは、本開示のためのものであり、サブピクセルと呼ばれる。サブピクセルは９個のグループに配置される。すなわち、９個のグループには、各グループに９個のサブピクセルがある。

各画像画素は、サブピクセルのグループにおける９個のサブピクセルのうちの１つによって表示され、すなわち、表示される各画像画素について、９個のサブピクセルのうちの１つは、８１個のサブピクセルのうち合計９個が光を出力するように、光を出力するためにアドレス指定される。

アドレス指定されるサブピクセルは、観察者の視点、すなわち、観察者がディスプレイを視認している場所によって決まる。

追跡システムは、その視点から視認可能になるサブピクセルが光を出力するためにアドレス指定されるように、観察者の位置を検出する。９個のサブピクセルの場合、９個の視点がある。視点以外の別の場所からディスプレイを観察するとき、ディスプレイが暗く見える。

回路は、サブピクセルのグループごとに１つの画素回路があるように構成される。画素回路は、サブピクセルに電流を投入して、光を出力するように構成される。各画素回路は、電流を出力するための画素ドライバー３１を備え得る。

サブピクセルのグループにおける各サブピクセルは、第１のコンポーネント及び第２のコンポーネントを介して画素ドライバーに接続されるが、サブピクセルへの信号を制御するコンポーネントは、図５ａ～図５ｇの他の一部に示されるように、別の方法で配置され得る。

図５ａにある合計について、画素ドライバー信号をサブピクセルにアドレス指定／切り替えするための画素回路に１２個のコンポーネントが示される。各コンポーネントは、画素ドライバーによって出力された信号またはそこから派生した信号（例えば、増幅された信号）によって構成された第１の入力と、コンポーネントをアドレス指定／制御するための第２の入力とを有する。出力は、画素ドライバーによって出力された信号またはそれから派生した信号によって構成される。以下では、コンポーネントをスイッチまたはトランジスタとして言及しているが、また、論理回路／論理ゲートとして配置されたトランジスタのグループとしても埋め込まれ得る。

一般に、画素回路は、画素ドライバーを構成するコンポーネントをカウントしないとき、コンポーネントよりも多くのサブピクセルを有し得る。

図５ａでは、９個のサブピクセル及び１２個のコンポーネントがある。一般に、コンポーネントの数は、ｒ＊（１＋ｃ）またはｃ＊（１＋ｒ）の積を超えてはいけない。ここで、ｒは行数、ｃは列数である。代替的に、行が１つだけある場合、コンポーネントの数は列の数以下になる。

電気回路は、また、ある数のアドレス制御回路を備える。合計で６個のアドレス制御回路（４２ａ、４２ｂ、４２ｃ、４３ａ、４３ｂ、４３ｃ）がある。６個のアドレス制御回路は、各画素回路の１２個のスイッチに対して６個の制御信号を出力する。すなわち、同じ６個の制御信号は各画素回路に伝送される。これにより、電気回路のトランジスタの数が減り、それにより、制御信号をサブピクセルに伝送するのに必要なデータラインの数が減る。すなわち、各サブピクセルがそれ自体のデータラインを有する必要がある場合、８１本のデータラインがある必要であろう。

図５ａの電気回路は、３本のスキャンライン（Ｓｃａｎ＿０、Ｓｃａｎ＿１、Ｓｃａｎ＿２）、３本の輝度データライン（Ｂ＿０、Ｂ＿１、Ｂ２）、及び２本のアドレスデータライン（Ｘ、Ｙ）として配置された８本のデータラインを有する。

したがって、スキャンラインＳｃａｎ＿０が高いとき、輝度値ラインＢ＿０、Ｂ＿１、及びＢ＿２によって伝送された輝度値は、Ｓｃａｎ＿０、ならびにＢ＿０、Ｂ＿１、及びＢ＿２に接続された３つの画素ドライバーに読み込まれ得る。さらに、アドレスデータラインＸ，Ｙによって伝送された制御信号は、Ｓｃａｎ＿０、ならびにＸ及びＹに接続された２つのアドレス制御回路に読み込まれ得る。

具体的には、第１のアドレス制御回路４２ａ（サブピクセルアドレスデータサンプルホールド回路）は、行制御信号Ｓｃａｎ０がアクティブであるときにアドレス電極線Ｙ０上のハイまたはローの出力をサンプリングし、同様に、１フレームの継続時間にわたって、その出力を保持する（その制御回路が記憶する）。

第１のサブピクセル４６ａは、第１のスイッチ４７ａを介して画素ドライバー３１に接続される。スイッチ／コンポーネントは、図５ａに示される電気回路の一部である。

第１のスイッチ４７ａは、第１のスイッチ４７ａを切り替えるための第１の入力を有する。第１の入力は、第２のアドレス制御回路４３ａに接続される。図５ａの縞線は信号経路を示す。

第２のサブピクセル４６ｂは、第２のスイッチ４７ｂ（またはトランジスタもしくは論理回路）を介して、第２の画素ドライバー３１ｂに接続される。第２のスイッチ４７ｂは、第２のスイッチ４７ｂを切り替えるための第２の入力を有する。第２の入力は、第２のアドレス制御回路４３ａに接続される。点線は信号経路を示しており、接点４９において、第１のアドレス制御回路４２ａからの線が３つに分割される。

第１の列の全てのサブピクセルは、スイッチを介して第１の画素ドライバーに接続され、これらのスイッチの全ては、それらのスイッチ入力が第１のアドレス制御回路４２ａに接続される。一般に、セグメントのサブピクセルの各グループにおける第１の列の全てのサブピクセルは、スイッチを介して各々の画素ドライバーに接続され、そして、これらのスイッチの全ては、それらのスイッチ入力が第１のアドレス制御回路４２ａに接続される。すなわち、２７個のスイッチは第１のアドレス制御回路４２ａの出力に接続される。第１のアドレス制御信号は、（「画像」画素ごとに）サブピクセルの列を選択するためのものである。

第１のアドレス制御回路４２ａは、サブピクセルの行を選択するためのものである。すなわち、サブピクセルのグループの第１行の全てのサブピクセルは、第３のスイッチ４８を介して画素ドライバー３１に接続される。

サブピクセルが２次元以上の次元に配置され／位置付けられるサブピクセルのグループでは、そのサブピクセルの全てが２つのスイッチを介して画素ドライバーに接続される。

図から確認できるように、他の画素の対応する位置にあるサブピクセルは、サブピクセルアドレスサンプルホールド回路４２Ａ及びサブピクセルアドレスサンプルホールド回路４３Ａへのスイッチを介して、それらの各々の画素ドライブに同様に接続されるため、異なる画素の同一の位置にあるサブピクセルは発光し、放射光の輝度は、各画素に対応する画素ドライバーに保存された画素値によって制御される。他の位置のサブピクセルは、他のサブピクセルアドレスサンプルホールド回路及び各々の画素ドライバーと同様に接続される。

言い換えると、サブピクセルアドレスのサンプルホールド回路にクロックで書き込まれて保存された値は、どのサブピクセル位置が光を放射するかを制御し、ひいては、セグメントからの放射光の角度を制御し、画素ドライバーに保存された値により、各画素からの放射光の輝度が制御される。

したがって、サブピクセルアドレスデータサンプルホールド回路４２Ａの出力と、サブピクセルアドレッシングデータサンプルホールド回路４３Ａの出力との両方がハイであるとき、スイッチングトランジスタ４８及びスイッチングトランジスタ４７ａの両方が通電しており、画素ドライバー３１から有機発光ダイオードを介して電流を流すことができる。

ここで、第１の画素におけるサブピクセル４６の第１のセット／グループを見ると、Ｘ位置及びＹ位置とも呼ぶことができる列及び行に配置されることと、サンプルホールド回路／レジスタ４３Ａ、４３Ｂ、及び４３Ｃに記憶されたアドレス制御信号が、どのＸ位置にアクティブ信号を生じさせるかを制御することと、サンプルホールド回路４２Ａ、４２Ｂ、及び４２Ｃに記憶されたアドレス制御信号が、どのＹ位置にアクティブ信号を生じさせるかを制御することと、アクティブなＸ位置及びアクティブなＹ位置の両方に位置するサブピクセルだけが照光されることと、を確認できる。

Ｘビットの場合に４３Ａ、４３Ｂ、及び４３Ｃに記憶された値、Ｙビットの場合に４２Ａ、４２Ｂ、及び４２Ｃに記憶された値を呼び出すことができ、ここで、高電圧は「１」値と見なされ、低電圧は「０」値と見なされる。したがって、例えば、Ｘビットが０，１，０であり、Ｙビットが０，１，０である場合、各画素の中央のサブピクセルだけが「オン」になり、すなわち、光を放射する。輝度は個々の画素ドライバーによって決まる。同様に、Ｘビットが１，０，０であり、Ｙビットが１，０，０である場合、左上のサブピクセルがオンになる。

また、２つ以上のサブピクセル位置、例えばサブピクセルのクラスターをスイッチオンに切り替えることができるのも確認できる。例えば、Ｘビットが１，１，０であり、Ｙビットが１，１，０である場合、左上の４つのサブピクセルを含むクラスターは、４つの画素（左上、中央上、中央左、及び中央の真ん中）でオンになる。図から確認できるように、２つ以上のサブピクセルがオンになる場合、画素ドライバーの電流は２つ以上の有機発光ダイオードを流れている。

言い換えると、９個のサブピクセルのグループは、２次元座標系に配置される。すなわち、サブピクセルは、２つの制御信号（アドレス座標の対）によってアドレス指定され得る。したがって、第１の制御信号は第１の次元のサブピクセルアドレスに使用され、第２の制御信号は第２の次元のサブピクセルアドレスに使用される。

６個のアドレス回路は、アドレス回路のうち３つが第１の次元のサブピクセルアドレス用であり、他の３つのアドレス回路が第２の次元のサブピクセルアドレス用であるように構成される。

画素回路の１２個のスイッチはあるグループに配置される。スイッチのうち３つは、第１の次元のサブピクセルアドレス用である。これら３つのスイッチは、各々、第１の次元の３つのアドレス回路に接続される。残りの９個のスイッチは第２の次元のサブピクセルアドレス用である。

これらの９個のスイッチは、各グループにおいて３つのスイッチのグループに配置される。すなわち、
－第１のグループの３つのスイッチは、第２の次元でアドレス指定するために、Ｓｃａｎ０／Ｙ０アドレス制御回路４２ａに接続され、
－第２のグループの３つのスイッチは、Ｓｃａｎ１／Ｙ０アドレス制御回路に接続され、
－第３のグループの３つのスイッチは、Ｓｃａｎ２／Ｙ０アドレス制御回路に接続される。

これは各画素回路の場合であり、以下に例示される。

電気回路は、第１のスイッチ４７ａの対（第１のＸスイッチ及び第１のＹスイッチ）を介して第１の画素ドライバーに接続された第１のサブピクセルを含む第１の画素回路と、第２のスイッチ４７ｂの対（第２のＸスイッチ及び第２のＹスイッチ）を介して第２の画素ドライバー３１ｂに接続された第２のサブピクセルを含む第２の画素回路と、を有する。第１の画素回路は第１の画像画素に対して光を出力するためのものであり、第２の画素回路は第２の画像画素に対して光を出力するためのものである。

第１のサブピクセルは、第２のサブピクセルが第２の画素回路のサブピクセルのグループで有するアドレスと同じアドレスを第１の画素回路のサブピクセルのグループで有する。そして、その第１のサブピクセルは、第２のサブピクセルと同じアドレス座標対によってアドレス指定され得る。すなわち、第１のＸスイッチ（第１の画素回路の左上のサブピクセルの直前のスイッチ／トランジスタ等。第１の画素回路は左上の画素回路である。画素回路には９個のＸスイッチがある）は、第１の次元に対するアドレス回路のグループのＳｃａｎ０／Ｘ０アドレス制御回路に接続される。

第２のＸスイッチ（第２の画素回路の左上のスイッチ。第２の画素回路は第１の画素回路のすぐ下にある）は、同じアドレス制御回路に接続される。したがって、第１のＸスイッチ及び第２のＸスイッチは、同じアドレス回路に並列に接続される（それらのスイッチは、アドレス制御回路に接続される制御入力／端子である）。トランジスタの場合、制御入力／端子は、通常、トランジスタ技術に応じてゲートまたはベースと示される。

同様に、第１のＹスイッチは第２の次元のアドレス回路のグループの第１のアドレス回路に接続され、第２のＹスイッチは、その同じアドレス回路に接続される。したがって、第１のＹスイッチ及び第２のＹスイッチは、同じアドレス回路に並列に接続される（それらのスイッチは、アドレス制御回路に接続される制御入力／端子である）。

スイッチはトランジスタとして実装され得る。また、２つのトランジスタを使用してスイッチも構成し得る。

電気回路の上記の配置は、例えば、サブピクセルのグループ内のトランジスタの数を最小化するために最適化された実施形態である。しかしながら、より多くのトランジスタが使用され得、例えば、各サブピクセルに対して２つのトランジスタが使用され得、９個のサブピクセルのグループに対して合計１８個のトランジスタが与えられる（サブピクセルのグループに対するドライバー回路で使用されるトランジスタを含まない）。

サブピクセルの各グループは、光を出力するためにアドレス指定され／スイッチオンにされたどのサブピクセルも、そのサブピクセルのドライバー回路によって制御された輝度の光を出力することを保証するためのドライバー回路を有する。どのサブピクセルが光を出力しても、アドレス指定されていた別のサブピクセルの場合と同じ輝度になる。サブピクセルの目的は、画像が意図した視点に向かう方向に表示されるように制御することである。

画素ドライバー３１は、サンプルホールド回路と、サンプルホールド回路の出力値によって制御された電流源とを備え得る。

画素ドライバー３１は、行制御信号Ｓｃａｎ０がアクティブであるとき、アナログ列制御信号Ｂ０－０をサンプリングし、本質的にビデオフレームが表示される限り、それを保持する。

電流の強さは、画素ドライバー３１によって制御される。したがって、第１のサブピクセルは、画素ドライバー３１に記憶された輝度値によって制御された輝度の光を放射する。

サブピクセルは、薄膜で製造され、近い位置に位置し、ひいては非常に同様の特性がある有機発光ダイオードであり得るため、電流は、本質的に、「オン」であるサブピクセル間で均等に分割される。１つの構成では、画素ドライバーに記憶された画素値は、オンであるサブピクセルの数に対して補償され得るため、例えば４個のサブピクセルがオンであり、電流は、１つのサブピクセルだけがオンであり、同じ意図された輝度を有する画素の電流よりも４倍強いと計算される。

別の構成では、オンである表示セグメント１におけるサブピクセルの数は一定数に保たれ得る。

上述のように、サブピクセルクラスターのサイズは、他のファクターの中でも特に、観察者までの距離に基づいて計算され得るため、観察者の第１の目２はセグメントの全ての画素からの光を見ることにより、ひいては、観察者の第２の目３はセグメントのどの画素からの光も見えない。

サブピクセルの数を一定に保つために、「非注意」位置にあるサブピクセルは、クラスターに必要なサブピクセルの数に応じて、オンまたはオフになり得る。「非注意」位置は、任意の観察者のどの目にも向いていない発光方向に対応するサブピクセル位置として計算され得る。

図５ａのスイッチングトランジスタ４７ａ、４８は、汎用ＦＥＴトランジスタとして示される。実際には、それらは薄膜トランジスタであり得、ｎ型またはｐ型等のトランジスタ特性及び構成、ならびに電圧レベルを含む他の特性は、実際には、トランジスタが双方向スイッチとして動作するように設計され得る。そのような薄膜回路設計は、アクティブマトリクスディスプレイ、薄膜サンプルホールド回路、例えば薄膜ゲートドライバーオンアレイ回路の技術分野で周知されている。

電気回路は、セグメントがかなり多くの画像画素用であり得、各画像画素に対してかなり多くのサブピクセルがあり得るという点でスケーラブルである。

図５ｂは高レベルの電気回路を示す。

電気回路は、４個の画像画素で構成された画像を表示するためものである。４個の画像画素は、２×２のマトリクスに配置される。

図５ｂの回路の原理は、図５ａの回路と同じであるが、ディスクリートコンポーネントは論理ゲート５０またはブロック３１のいずれかにセットされている。画素ドライバー３１はブロック３１として示され、論理ゲート５０（はＡｎｄゲートであり得る）、スイッチ５２はサブピクセルを駆動するために信号を制御する。

各論理ゲートの出力によって、関連付けられたスイッチをオンとオフに切り替える。スイッチがオンになるとき、関連付けられたサブピクセルは、画素ドライバーからの信号によって駆動される。

各論理ゲートは２つの入力を有し、２つの入力は、第１のアドレス制御回路４２ａからの出力と、第２のアドレス制御回路４３ａからの出力とに対応するものである。

論理ゲート５０への両方の入力がハイになるとき、スイッチ５２がオンになる。

図５ａの回路に関して、「行」の制御／アドレス指定のためのアドレス制御回路があり、列の制御／アドレス指定のためのアドレス制御回路がある。２×２のサブピクセルがあるので、２行×２列のサブピクセルがある。１つのアドレス制御回路は、２つ以上の画素を制御／アドレス指定する、すなわち、画像画素のセグメントでは、単一のアドレス回路によって制御される各画像画素に対して１つのサブピクセルがある。

図５ｃは中間レベルの電気回路を示す。

電気回路は、４個の画像画素で構成された画像を表示するためのものである。４個の画像画素は、２×２のマトリクスに配置される。

図５ｃの回路の原理は、図５ａ及び図５ｂの回路と同じであるが、ドライバーはブロックとして示され、コントロールはスイッチとして示される。画素ドライバー３１は、ブロック３１として示される。

各サブピクセルに関連付けられた１つのスイッチがあり、すなわち、第１のスイッチ５４は、第１のサブピクセル４６ａに、またはその前にある。これらのスイッチのそれぞれは列スイッチと呼ばれ得る。その理由として、各サブピクセルの各スイッチへの制御入力は、列のアドレス指定、すなわち、Ｘ方向または水平方向（ディスプレイがその意図された位置に配置されるときの方向）のアドレス指定を制御するためのアドレス制御回路の出力に接続されるためである。

行スイッチと呼ばれ得る第２のスイッチ４７ｂのセットを使用して、列スイッチを制御する。すなわち、列スイッチへの制御入力は、行（行スイッチ）のアドレス指定を制御するためのアドレス制御回路の出力に接続される。行スイッチがオンになるとき、画素ドライバー信号は、アドレス指定された行スイッチから出力され、列スイッチに送られる。

図５ｄは図５ａに対応し、各画素に４個のサブピクセルを伴う４個の画像画素で構成された画像を表示する図である。

図５ｅは各アドレス制御回路への増幅器６０の追加を示す。すなわち、アドレス制御回路の出力が増幅されることを示す。

増幅器６０は、２つのトランジスタ、すなわち、プッシュプル増幅器として示される。

各アドレス制御回路への出力が多くのスイッチに向けられる／ルーティングされ得るため、各アドレス制御回路（出力）では、容量性負荷及び抵抗負荷が見られる。増幅器６０はその補償を提供し得る。すなわち、アドレス制御回路の出力が通過する必要がある多くのワイヤにより負荷が非常に高くなるため、増幅器６０のないアドレス制御回路はスイッチを駆動することが不可能になり得る。

図５ｆは、また、増幅器が各アドレス制御回路に追加されることを示す。

図５ｆでは、増幅器６０の帰路は、ＯＬＥＤ等のダイオード６２を介してシグナルグラウンドに向かう。

図５ｇは電気回路を示す。

電気回路は、９個の画像画素で構成された画像を表示するためのものである。９個の画像画素は、３×３のマトリクスに配置される。

回路は、前述の図に関連して説明された回路のタイプに対応し、図５ｇは、ダミーまたはヌルピクセル（第１のダミーピクセル５５等）の追加を示すためのものである。画素は、電気回路を通る発光または電流の安定性またはバランスを制御するために配置される。

例えば、２つ以上のサブピクセルが各画素に対してオン／発光していることが望まれ得るが、サブピクセルが１つだけ観察者に見える。

したがって、ダミーサブピクセルが配置され、ダミーサブピクセルが、サブピクセルのグリッドの内側のサブピクセルによって規定された位置のいずれからも視認できない光を放射するような位置を有し得る。

図５ｇでは、複数のダミーサブピクセルが示され、具体的には各画素につき３つのダミーサブピクセル、複数のダミーアドレス制御回路、具体的には３つのダミーアドレス制御回路が示される。

一般に、回路は複数のサブピクセルを有し得、観察者に向かう方向に光を放射するようにアドレス指定され得るサブピクセルは、サブピクセルの総数よりも少ない数を構成する。

各画素回路のための画素ドライバーは、また、ダミーサブピクセル（複数可）を駆動する。すなわち、各ダミーサブピクセルは、ダミーサブピクセルへの画素ドライバー信号のアドレス指定／切り替えのための第１コンポーネント５８等のコンポーネントを介して画素ドライバーに、サブピクセルがアドレス指定／切り替えられる方法と同じ方法で接続され得る。一般に、コンポーネントは、スイッチまたはトランジスタまたは論理回路であり得る。

コンポーネント／論理回路は、第１のダミーアドレス制御回路５６等のダミーアドレス制御回路から制御入力を受信し得る。ダミーアドレス制御回路は、ダミーサブピクセルをアドレス指定するときにそれが光を放射するように、ダミーサブピクセルをアドレス指定するためのものである。

３つのダミーアドレス制御回路は図５ｇに示される。

オンになり得るサブピクセルの数は、観察者がディスプレイを観察している距離によって決まり得る。

観察者がディスプレイの近くにいる場合、観察者が移動するとき、観察者がさらに同じ画像を見るように、画素の２つ以上のサブピクセルをオンにする必要があり得る。

観察者がディスプレイから遠く離れている場合、単一のサブピクセルだけがオンになるだけで十分であり得る。その理由として、観察者が移動する場合でも、ディスプレイが観察者の新しい位置に更新することが不可能になるほど速く移動する可能性が低いからである。

ディスプレイに近い位置について、サブピクセルが１つだけオンになっているため、観察者が画像から移動する場合、すなわち、画像が向いていない位置に移動する場合、ディスプレイが十分に速く更新されない可能性がある。

そのように変化する数のサブピクセル（負荷）がオンとオフに切り替わるため、ダミーサブピクセルは、各画像フレームに対して同じ数のサブピクセルがオンになり得るように、時間の経過とともにより均一な負荷を提供し得る。

図６ａは、表示セグメント用の電気回路の構成の別の例を示す。

この例では、表示セグメント１は、それぞれ４個のサブピクセルを有する１６画素を有し、２×２グリッドに配置され、アドレス電極線ＸＹ０は１つだけである。回路の動作は図５ａの回路と同様であるが、ここでは、サンプルホールド回路４２Ａ及び４２ＢはサブピクセルのＸ位置アドレス指定のために使用され、サンプルホールド回路４２Ｃ及び４２ＤはサブピクセルのＹ位置アドレス指定のために使用され、全てのサンプルホールド回路４２Ａ～Ｄはアドレス電極線ＸＹ０の１つだけに接続される。

図６ｂは、表示セグメント用の電気回路の構成のさらに別の例を示す。

この例では、表示セグメント１は１６画素を有し、４つのサブピクセルはそれぞれが１行に配置される。サンプルホールド回路４２Ａ～Ｄは、全てＸ位置アドレス指定に使用される。この構成では、サブピクセルは細長くなり得る、及び／または前方マイクロレンズアレイ８は円柱レンズを含み得る。

図７は電気回路を示す。

電気回路は、カラー画像を表示するために、４個の画像画素で構成された画像を表示するためのものである。

一般に、色を表示するための２つの技術がある。

１つの方法として、１つの赤画像画素、１つの緑画像、及び１つの青画像画素を隣り合わせに提供することがある。これは、図７に示される。

別の方法として、画素と観察者との間にカラーマスクをセットすることである。これにより、第１の画像画素が赤色光を放射するような赤色のカラーフィルターを有し、第２の画像画素が緑色光を放射するような緑色のカラーフィルターを有し、第３の画像画素が青色光を放射するような青色のカラーフィルターを有するようになる。第１の画像画素、第２の画像画素、及び第３の画像画素は隣り合っている。

図８は、サブピクセルが細長い、それぞれ９画素を伴う９個の表示セグメントに配置された８１画素を含むディスプレイの構成の例を示す。

この構成では、サブピクセルは、隣接する画素のサブピクセルが同じ画素のサブピクセル間の距離と同じ距離を有するように配置される。

マイクロレンズ８Ａがより長い焦点距離を有し得、隣接画素のサブピクセルからの放射光を伝送及び屈折させ得るため、非常に短い焦点距離を必要としないで、大きな角度を提供する利点があるが、これにより、高品質で製造することが困難になり得る。

図９ａは、カラーディスプレイ用のカラーフィルター／マスクを示す。

カラーマスクは３色のパターンがあり、青色光を透過させるための青色フィルターの第１の行、緑色光を透過させるための緑色フィルターの第２の行（第１の行の下）、青色光を透過させるための第３の行（第２の行の下）を有する。

最初の３行は、画像画素の第１のラインを覆う。

最初の３行のパターンは、カラーマスクの下で繰り返される。垂直方向の色のパターン／シーケンスは、例えば、順に、青、緑、赤のように異なり得る。

したがって、カラーマスクの（３つの）異なる色は、垂直に順序付けられる、すなわち、垂直方向に連続した順序になる。

各々のフィルターは、ディスプレイがオフのときに必ずしも色を有し得るとは限らないが、ディスプレイがオンになるときにディスプレイを観察すると、各々のフィルターからの光は、各々のフィルターが色を有すると知覚され得ることを意味する。

ディスプレイは、上記に説明したような指向性ディスプレイ、すなわち、観察者に向けて光を向けるためのアドレス指定可能なサブピクセルを有するディスプレイであり得る。具体的には、観察者が３Ｄ画像を知覚するように、観察者の左目及び右目に光を向ける（３Ｄ画像が知覚される場合、両目は同じ画像を見ない場合がある。左目は左目用の画像を見るためのものであり、右目は右目用の画像を見るためのものである）。

ディスプレイは白色光を放射する光伝送機を使用する。各光伝送機は、バックライトを変調するＯＬＥＤまたはＬＣＤ等のＬＥＤであり得る。

各画素は、色を生成するために３つの部分に分割され得、すなわち、第１のサブピクセルのグループ（ピクセル内）は第１の色用であり得、第２のサブピクセルのグループ（ピクセル内）は第２の色用であり得、第３のサブピクセルのグループ（ピクセル内）は第３の色用であり得る。

色は、カラーマスクによって生成され得る。

カラーマスクはディスプレイの画素の前にセットされ、画素と観察者の間にセットされる。

画素の第１の部分の前に、入射光スペクトルの第１の色（赤等）を透過し、入射スペクトルの他の部分をフィルタリング（反射または吸収）するための第１のカラーフィルターがあり得る。

画素の第２の部分の前に、入射光スペクトルの第２の色（緑等）を透過するための第２のカラーフィルターがあり得る。

画素の第３の部分の前に、入射光スペクトルの第３の色（青等）を透過するための第３のカラーフィルターがあり得る。

図９ｂは個々の画素のズームである。

第１のカラーフィルターは、画素の上部の全体に配置される、またはそれを覆う（赤色で示される）。第１のカラーフィルターの背後に配置されたサブピクセルのグループは、第１の「ＲＧＢサブピクセル」を構成する。

第２のカラーフィルターは、画素の中央部分の上に配置される、またはそれを覆う。第３のカラーフィルターは、画素の下部の上に配置される、またはそれを覆う。第２のカラーフィルターの背後に配置されたサブピクセルのグループは、第２の「ＲＧＢサブピクセル」を構成する。

第２のカラーフィルターは、第１のカラーフィルターと第３のカラーフィルターとの間にある。第３のカラーフィルターの背後に配置されたサブピクセルのグループは、第３の「ＲＧＢサブピクセル」を構成する。

ＲＧＢサブピクセルごとに、単一のサブピクセルがあることが分かる（他のサブピクセルよりも明るいものとして示される）。

各ＲＧＢサブピクセルは水平方向の伸長部を有する。すなわち、より高い水平解像度を有するために垂直方向よりも水平方向により多くのサブピクセルがある。観察者の目は通常の観察状況で水平に配置される。

各カラーフィルターは、水平方向に幅と、垂直方向に高さとを伴う細長い形状を有する。幅が高さよりも大きい場合、例えば、幅が、高さよりも２５％を超える割合で大きく、４０％、５０％、７５％、１００％等の割合で大きい。

図９ｃは、３つの画像画素の透視ビューを示す。

３つの画像画素のそれぞれは、３つのＲＧＢサブピクセルと、各ＲＧＢサブピクセルの前にカラーフィルターとを有する。

各ＲＧＢサブピクセルの前に、細長い光学レンズとして示される光学装置が配置される。光学レンズは水平方向に細長い、すなわち、高さ（ディスプレイの意図された動作位置に対して垂直に測定される高さ、すなわち、壁にぶら下がっているディスプレイ、またはスタンドの上に立っているディスプレイに対して垂直に測定される高さ）よりも大きい幅（水平に測定された幅）を有する。

したがって、ＲＧＢサブピクセルの前の光学装置の形状は、ＲＧＢサブピクセルの前のカラーフィルターの形状に従う。

ここで、独立して特許性があると考えられ得る本発明の態様を構成する一連の項目に続き、したがって、以下のセットは、今後、可能になる請求項のセットの基礎を形成する。

１．画像を観察者に第１の視点で表示するためのディスプレイであって、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示し、
前記複数の画素は前記平面に配置される、前記複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記サブピクセルのグループを駆動するように構成される、前記電気回路と、
－前方光学装置であって、前記前方光学装置は少なくとも１つの光学素子を有し、前記少なくとも１つの光学素子は、光パワー、及び実質的に前記平面における第１の焦点、ならびに前記前方光学装置と、前記前方光学装置の前にあり、前記前方光学装置から無限に離れた点との間に第２の焦点を伴う、前記前方光学装置と、を備える、前記ディスプレイ。

２．画像を観察者に第１の視点で表示するためのディスプレイであって、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示する、前記複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記複数のサブピクセルを駆動するように構成される、前記電気回路と、を含み、
前記複数の画素回路は、
－第１のサブピクセルを含む第１のサブピクセルのグループを駆動するための第１の画素ドライバーを有する第１の画素回路と、
－第２のサブピクセルを含む第２のサブピクセルのグループを駆動するための第２の画素ドライバーを伴う第２の画素回路と、を含み、
－前記第１のサブピクセルは、前記第１のサブピクセルを駆動するための前記第１のサブ画素ドライバーに第１のスイッチを介して接続され、その結果、前記第１のサブピクセルは第１の輝度を有する光を出力し、
－前記第２のサブピクセルは、前記第２のサブピクセルを駆動するための前記第２のサブ画素ドライバーに第２のスイッチを介して接続され、その結果、前記第２のサブピクセルは第２の輝度を有する光を出力し、
－前記第１のスイッチは前記第１のスイッチを切り替えるための第１の入力を有し、前記第２のスイッチは前記第２のスイッチを切り替えるための第２の入力を有し、
前記電気回路は、出力において前記制御回路によって出力された制御信号によって、前記第１のスイッチと前記第２のスイッチとを切り替えるための制御回路を備え、
前記出力は前記第１の入力及び前記第２の入力に接続される、前記ディスプレイ。

３．画像を観察者に第１の視点で表示するためのディスプレイであって、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示し、
サブピクセルの各グループは、サブピクセルの行等の実質的に水平に位置付けられた第１の数のサブピクセルと、サブピクセルの列等の実質的に垂直に位置付けられた第２の数のサブピクセルとを有する、前記複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記サブピクセルのグループを駆動するように構成される、前記電気回路と、
－各画素回路の各々のサブピクセル及び輝度値のセットをアドレス指定するためにアドレス信号を出力するための制御システムであって、前記輝度値のセットは各画素回路の輝度値を含み、
前記電気回路は、ある数の電極線によって前記制御システムに接続され、
前記電極線の数は、前記第１の数のサブピクセル及び前記第２の数のサブピクセルの合計よりも小さい、前記制御システムと、
を備える、前記ディスプレイ。

４．画像を観察者に第１の視点で表示するためのディスプレイであって、
－画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示する、前記複数の画素と、
－複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記サブピクセルのグループを駆動するように構成される、前記電気回路と、を備え、
前記電気回路は、前記サブピクセルのグループの各々のサブピクセルをアドレス指定するための複数の制御回路を備え、
各制御回路は、メモリコンポーネント、アドレス信号入力、及び選択入力を有し、
前記制御回路は、前記制御回路が前記選択入力によって選択されたとき、前記アドレス信号が前記メモリコンポーネントに入力されるように構成される、前記ディスプレイ。

５．サブピクセルの各グループは、サブピクセルの行等の実質的に水平に位置付けられた第１の数のサブピクセルと、サブピクセルの列等の実質的に垂直に位置付けられた第２の数のサブピクセルとを有する、先行項目のいずれかに記載のディスプレイ。

６．制御回路の数は、前記第１のサブピクセルの数及び前記第２のサブピクセルの数の合計に等しい、先行項目のいずれかに記載のディスプレイ。

７．カラー画像を表示するためのディスプレイであって、
－画像画素を構成する複数の画素であって、各画像画素は、第１のＲＧＢサブピクセル、第２のＲＧＢサブピクセル、及び第３のＲＧＢサブピクセルを含む、前記複数の画素と、
－前記複数の画像画素の前に配置されたカラーマスクと、を含み、
前記カラーフィルターのパターンを構成する前記カラーマスクは、
前記第１のＲＧＢサブピクセルの前に配置された第１のカラーフィルター、
前記第２のＲＧＢサブピクセルの前に配置された第２のカラーフィルター、
前記第３のＲＧＢサブピクセルの前に配置された第３のカラーフィルターを含み、
前記第１のカラーフィルターは、前記入射光スペクトルの第１の色を透過するように構成され、
前記第２のカラーフィルターは、前記入射光スペクトルの第２の色を透過するように構成され、
前記第３のカラーフィルターは、前記入射光スペクトルの第３の色を透過するように構成され、
前記カラーマスクの各カラーフィルターは、水平方向の幅及び垂直方向の高さを伴う細長い形状を有し、前記幅は、垂直面における回折と比較して、水平面における回折を減らすために前記高さよりも大きい、前記ディスプレイ。

８．各画像画素は、前記第１のＲＧＢサブピクセルを構成する第１のサブピクセルのグループと、前記第２のＲＧＢサブピクセルを構成する第２のサブピクセルのグループと、前記第３のＲＧＢサブピクセルを構成する第３のサブピクセルのグループと、を含む、先行項目のいずれかに記載のディスプレイ。

９．前記幅が前記高さよりも大きいことにより、前記ディスプレイは、前記各々の色に関するサブピクセルの垂直解像度よりも高い水平解像度を有する、先行項目のいずれかに記載のディスプレイ。

１０．前記複数の画像画素は第１の画像画素を含み、前記第１の画像画素は、第１のサブピクセルを含む第１のサブピクセルのグループを含む、先行項目のいずれかに記載のディスプレイ。

１１．前記第１のサブピクセルのグループは第２のサブピクセルを含む、先行項目のいずれかに記載のディスプレイ。

１２．前記第１のサブピクセルは、前記観察者の視点に対する第１の方向または第１の角度を規定し、
前記第２のサブピクセルは、前記観察者の視点に対する第２の方向または第２の角度を規定し、
前記第１の角度または前記第１の方向は、前記第２の角度または前記第２の方向と５％異なる等、０％を超え１０％未満の割合で異なる、先行項目のいずれかに記載のディスプレイ。

１３．複数の画像画素は前記第２の画像画素を含み、前記第２の画像画素は、第３のサブピクセルを含む第２のサブピクセルのグループを含む、先行項目のいずれかに記載のディスプレイ。

１４．前記第１のサブピクセル及び前記第３のサブピクセルは、好ましくは、前記第１のサブピクセル及び前記第２のサブピクセルから放射または伝搬される光が前記観察者の視点から視認可能になるように、共通のまたは同じアドレス制御信号によってアドレス指定される、先行項目のいずれかに記載のディスプレイ。

１５．前記第３のサブピクセルは、前記観察者の視点に対する第３の方向または第２の角度を規定する、先行項目のいずれかに記載のディスプレイ。

１６．前記第１の角度または前記第１の方向は、前記第３の角度もしくは前記第３の方向と実質的に同じである、または前記第３の角度もしくは前記第３の方向と５％異なる等、１０％未満の割合で異なる、先行項目のいずれかに記載のディスプレイ。

１７．前記ディスプレイは、前記複数の画素から放射または伝搬される光の光度及び角度または方向を制御するための制御システムを備え、その結果、前記複数の画素から放射または伝搬される前記光は前記観察者の視点から視認可能になる、先行項目のいずれかに記載のディスプレイ。

１８．前記ディスプレイはアクティブマトリクスディスプレイである、先行項目のいずれかに記載のディスプレイ。

１９．各サブピクセルは、光を出力するための光出力素子を構成する、先行項目のいずれかに記載のディスプレイ。

２０．前記電気回路は、前記第１の入力に接続された第１のラインと、前記第２の入力に接続された第２のラインとを含む、先行項目のいずれかに記載のディスプレイ。

２１．前記第１のライン及び前記第２のラインは、前記電気回路のノードを構成する、先行項目のいずれかに記載のディスプレイ。

２２．前記電気回路は接点を含み、前記第１のラインは前記接点で前記第２のラインに接続される、先行項目のいずれかに記載のディスプレイ。

２３．前記電極線は、
前記輝度値を伝送するための、ある数のデータラインと、
前記アドレス信号を伝送するための、ある数のアドレスラインと、
前記輝度値または前記アドレス信号をスキャンするための、ある数のスキャンラインと、を含む、先行項目のいずれかに記載のディスプレイ。

２４．前記ある数のスキャンラインは前記輝度値を逆多重化する、先行項目のいずれかに記載のディスプレイ。

２５．前記電気回路はアクティブマトリクスバックプレーンである、先行項目のいずれかに記載のディスプレイ。

２６．前記データラインの数は１よりも大きい、先行項目のいずれかに記載のディスプレイ。

２７．各々の画像画素の各サブピクセルが視点に向かう方向を規定することにより、前記第１のサブピクセルが光を出力するとき、前記画像は前記第１の視点から視認可能であり、前記ディスプレイは前記第１の視点以外の視点から暗い画面として知覚される、先行項目のいずれかに記載のディスプレイ。

％ＬＣＤバックライト機能
２８．観察者に対する画像の方向制御用のディスプレイであって、前記観察者は前記ディスプレイの前にいる観察者の視点から前記ディスプレイを観察し、前記ディスプレイは、
－前記画像を生成するための後方電極層と前方電極層との間に挟まれた液晶の層と、
－バックライト画素を構成する第１の画素を含む複数の画素であって、
前記複数の画素は前記層の背後に配置され、
各画素は複数のサブピクセルを有する画素エリアを画定し、
前記第１の画素は第１のサブピクセルを含む第１の複数のサブピクセルを有し、
各サブピクセル画素は、前記ディスプレイから視点までの方向を規定し、
または、前記ディスプレイに対する法線と、視点との間の角度を規定する、前記複数の画素と、
－前方光学装置であって、前記前方光学装置は少なくとも１つの光学素子を有し、前記少なくとも１つの光学素子は、光パワー、及び実質的に前記層における第１の焦点、ならびに前記前方光学装置と、前記前方光学装置の前にあり、前記前方光学装置から無限に離れた点との間に第２の焦点を伴う、前記前方光学装置と、
－前記複数の画素からの前記放射光の光度及び角度または方向を制御するための制御システムであって、
前記複数の画素は、各画素が光を放射する各々の画素に対して実質的に同じ光度を有する光を放射するように制御され、その結果、各々の第１の画素によって放射された光度は、各々の第２の画素によって放射された光度に比べて２０％を超える割合で異ならない、前記制御システムと、
を含む、前記ディスプレイ。

２９．前記複数の画素は、前記ディスプレイのセグメントエリアを覆う第１のセグメントに配置される、先行項目のいずれかに記載のディスプレイ。

３０．前記制御システムは、
前記複数の画素の前記光度は、前記第１のセグメントの画素ごとに個々に制御されるように制御され、
前記複数の画素の前記放射光の前記角度は、前記複数の画素が実質的に同じ角度で光を放射するように集合的に制御され、その結果、前記複数の画素から放射または伝搬される前記光は、前記観察者の視点から視認可能になる、先行項目のいずれかに記載のディスプレイ。

３１．前記ディスプレイは、前記複数の画素を含む電気回路を備える、先行項目のいずれかに記載のディスプレイ。

３２．前記電気回路は第１の薄膜に実装されている、項目３１に記載のディスプレイ。

３３．前記制御システムは、
入力輝度値のセットを前記電気回路に出力することであって、前記セグメントにおける前記複数の画素は、前記入力輝度値のセットの値に対応する輝度を有する光を放射する、前記出力することと、
アドレス指定される前記複数の画素の各画素の前記サブピクセルを規定するアドレス制御信号を出力することであって、前記セグメントにおける前記複数の画素は、前記複数の画素が前記観察者の視点から視認可能であるように、ある角度で光を放射する、前記出力することと、
を行うように構成される、先行項目のいずれかに記載のディスプレイ。

３４．前記第１の複数のサブピクセルは、少なくとも１行及び２列以上等の行及び列を有するグリッドに配置される、先行項目のいずれかに記載のディスプレイ。

３５．前記第１のサブピクセルのグループの各々のサブピクセルをアドレス指定するためにアドレス制御信号を前記電気回路に伝送するためのアドレスラインを含む、先行項目のいずれかに記載のディスプレイ。

３６．前記アドレスラインがアクティブマトリクス列ドライバーの出力に接続される、項目３５に記載のディスプレイ。

３７．前記ディスプレイは電極線を構成する、項目３５または３６に記載のディスプレイ。

３８．前記アドレスラインは、前記第１の薄膜、または前記第１の薄膜とは異なる第２の薄膜に実装される、項目３５～３７のいずれかに記載のディスプレイ。

３９．前記アドレス制御信号は、行制御信号及び列制御信号を含む、項目３５～３８のいずれかに記載のディスプレイ。

４０．前記第１の複数のサブピクセルの各々のサブピクセルをアドレス指定するために、サブピクセル行制御信号を前記第１の画素に伝送するための第１のサブピクセルアドレスラインを含む、先行項目のいずれかに記載のディスプレイ。

４１．前記第１のサブピクセルアドレスラインは電極線を構成する、項目４０に記載のディスプレイ。

４２．前記第１のサブピクセルアドレスラインは、前記第１の薄膜、または前記第１の薄膜とは異なる第２の薄膜に実装される、項目４０または４１に記載のディスプレイ。

４３．前記第１の複数のサブピクセルの各々のサブピクセルをアドレス指定するために、サブピクセル列制御信号を前記第１の画素に伝送するための第２のサブピクセルアドレスラインを含む、先行項目のいずれかに記載のディスプレイ。

４４．前記第２のサブピクセルアドレスラインは電極線を構成する、項目４３に記載のディスプレイ。

４５．前記第２のサブピクセルアドレスラインは、前記第１の薄膜、または前記第１の薄膜とは異なる第２の薄膜に実装される、項目４３または４４に記載のディスプレイ。

４６．光度値を前記第１のサブピクセルに伝送するためのデータラインを含む、先行項目のいずれかに記載のディスプレイ。

４７．前記データラインは電極線を構成する、項目４６に記載のディスプレイ。

４８．前記データラインは、前記第１の薄膜、または前記第１の薄膜とは異なる第２の薄膜に実装される、項目４６または４７に記載のディスプレイ。

４９．前記画像を描画する、または前記画像を更新するためのスキャンラインを含む、先行項目のいずれかに記載のディスプレイ。

５０．前記スキャンラインは電極線を構成する、項目４９に記載のディスプレイ。

５１．前記スキャンラインは、前記第１の薄膜、または前記第１の薄膜とは異なる第２の薄膜に実装される、項目４９または５０に記載のディスプレイ。

５２．各サブピクセルは、ＬＥＤもしくはＯＬＥＤ等のエレクトロルミネセント素子、または液晶セル等の光変調器を構成する、先行項目のいずれかに記載のディスプレイ。

５３．前記第１のサブピクセルは、画素ドライバーを介して前記データラインに接続される、項目４６～４８のいずれかに記載のディスプレイ。

５４．前記画素ドライバーは、サンプルホールド回路等のメモリコンポーネントまたは回路を備える、項目５３に記載のディスプレイ。

５５．前記スキャンラインは、前記画素ドライバーを制御するためにスキャンデータを伝送する、項目４９～５１のいずれかに記載のディスプレイ。

５６．前記第１のサブピクセルは、トランジスタ等の少なくとも第１の行スイッチを介して前記画素ドライバーに接続される、項目５３または５４に記載のディスプレイ。

５７．前記第２のサブピクセルは、少なくとも前記第１の行スイッチを介して前記画素ドライバーに接続される、項目５６に記載のディスプレイ。

５８．前記アドレスラインまたは前記第１のサブピクセルアドレスラインは、前記行スイッチを切り替えるために前記サブピクセル行制御信号を伝送する、項目３５～４２のいずれかに記載のディスプレイ。

５９．前記第１のサブピクセルは、トランジスタ等の少なくとも第１の列スイッチを介して前記画素ドライバーに接続される、項目４６～４８に記載のディスプレイ。

６０．前記第２のサブピクセルは、トランジスタ等の少なくとも第２の列スイッチを介して前記画素ドライバーに接続される、項目５９に記載のディスプレイ。

６１．前記アドレスラインまたは前記第２のサブピクセルアドレスラインは、前記列スイッチを切り替えるために前記サブピクセル列制御信号を伝送する、項目３５～３９または４３～４５のいずれかに記載のディスプレイ。

６２．前記アドレスラインは、前記アドレス制御信号を、前記第１のサブピクセル及び前記第２のサブピクセルに伝送し、その結果、前記第１のサブピクセルは光を放射し、前記第２のサブピクセルは光を放射する、項目３５～３９のいずれかに記載のディスプレイ。

６３．前記アドレスラインが前記複数の画素の各画素に接続されることにより、前記第１のサブピクセルのグループ及び前記第２のサブピクセルのグループは、前記アドレス制御信号によって切り替えられ、その結果、前記第１のサブピクセル及び前記第３のサブピクセルは、前記アドレス制御信号によってスイッチオンにされたとき、前記観察者の視点から視認可能な光を放射する、項目３５～３９のいずれかに記載のディスプレイ。

６４．前記アドレスラインは、好ましくは、前記第１の行スイッチと前記第２の行スイッチとを実質的に同時に切り替えるために、メモリコンポーネントまたは回路を介して前記第１の行スイッチ及び前記第２の行スイッチに接続される、項目３５～３９のいずれかに記載のディスプレイ。

６５．前記第１の行スイッチ及び前記第２の行スイッチは、前記メモリコンポーネントまたは回路の出力に接続され、前記アドレスラインは、前記メモリコンポーネントまたは回路の入力に接続される、先行項目のいずれかに記載のディスプレイ。

６６．前記アドレスラインは、好ましくは、前記第１の列スイッチと前記第２の列スイッチとを実質的に同時に切り替えるために、メモリコンポーネントまたは回路を介して前記第１の列スイッチ及び前記第２の列スイッチに接続される、先行項目のいずれかに記載のディスプレイ。

６７．前記第１の列スイッチ及び前記第２の列スイッチは、前記メモリコンポーネントまたは回路の出力に接続され、前記アドレスラインは、前記メモリコンポーネントまたは回路の入力に接続される、先行項目のいずれかに記載のディスプレイ。

６８．各サブピクセルは、電流に対する入力と、前記電流に対する出力とを有する、先行項目のいずれかに記載のディスプレイ。

６９．前記第１のサブピクセル及び第２のサブピクセルは並列に接続されている、先行項目のいずれかに記載のディスプレイ。

７０．－サブピクセルの行における各サブピクセルの前記出力は、メモリコンポーネントもしくは回路に接続され、及び
サブピクセルの列における各サブピクセルの前記入力は、第２のメモリコンポーネントもしくは回路に接続される、または
－サブピクセルの列における各サブピクセルの前記出力は、メモリコンポーネントもしくは回路に接続され、及び
サブピクセルの行における各サブピクセルの前記入力は、第２のメモリコンポーネントもしくは回路に接続される、または
－サブピクセルの列における各サブピクセルの前記入力は、メモリコンポーネントもしくは回路に接続され、及び
サブピクセルの行における各サブピクセルの前記出力は、第２のメモリコンポーネントもしくは回路に接続される、または
－サブピクセルの行における各サブピクセルの前記入力は、メモリコンポーネントもしくは回路に接続され、及び
－サブピクセルの列における各サブピクセルの前記出力は、第２のメモリコンポーネントもしくは回路に接続される、項目６８に記載のディスプレイ。

７１．前記メモリコンポーネントまたは回路は、サンプルホールド回路、データラッチまたはフリップフロップである、先行項目のいずれかに記載のディスプレイ。

７２．前記制御システムは、２つ以上のサブピクセルが、一方の画像フレームから別の画像フレームに、前記第１の画素から均一な光度の各画像フレームに対して光を放射するためにアドレス指定されるように構成される、先行項目のいずれかに記載のディスプレイ。

７３．一方の画像フレームから別の画像フレームに光を放射するためにアドレス指定される前記第１のサブピクセルのグループのサブピクセルの数が２５％を超えて異ならないため、各々のサブピクセルを通る電流は、一方の画像フレームから別の画像フレームへ２５％を超えてずれていない、先行項目のいずれかに記載のディスプレイ。

７４．一方の画像フレームから別の画像フレームに光を放射するためにアドレス指定される前記第１のサブピクセルのグループのサブピクセル数は一定である、先行項目のいずれかに記載のディスプレイ。

７５．前記第１のサブピクセルのグループはダミーサブピクセルを含む、先行項目のいずれかに記載のディスプレイ。

７６．前記ダミーサブピクセルは、前記第１のサブピクセルと一緒に光を放射するためにアドレス指定され、前記ダミーサブピクセルは、前記第３のサブピクセルによって放射された前記光が前記観察者の視点から視認できないように、前記第１の画素内に位置付けられる、項目７５に記載のディスプレイ。

７７．前記第２のサブピクセルは、前記第１のサブピクセルと一緒にスイッチオンにされ、前記第２のサブピクセルは、前記第２のサブピクセルによって放射された前記光が前記観察者の視点から視認可能であるように、前記第１のサブピクセルに近接して位置付けられる、項目７５～７６に記載のディスプレイ。

７８．アドレス制御信号によって各画素を制御することによって一括して制御される前記複数の画素の前記放射光の前記角度が、前記複数の画素の前記放射光の前記角度を規定することにより、前記第１の画素は前記アドレス制御信号を受信し、前記第２の画素は前記アドレス制御信号を受信する、先行項目のいずれかに記載のディスプレイ。

７９．前記第１のサブピクセルからの前記放射光の角度及び前記第２のサブピクセルからの前記放射光の角度は、１度以下または０．５度以下等、互いに２５％を超えてずれていない、先行項目のいずれかに記載のディスプレイ。

８０．前記第１のサブピクセルは前記第１の画素のエリア内の第１の位置に配置され、前記第３のサブピクセルは前記第２の画素のエリア内の第２の位置に配置され、
前記第２の位置では、実質的に前記第１の位置の並進がもたらされることにより、
前記第１のサブピクセル及び前記第２のサブピクセルによって放射された前記光は前記視点から可視であること、または
前記第１のサブピクセルは、前記第３のサブピクセルが前記第２の画素の前記画素エリア内にある位置と、前記第１のサブピクセルの前記画素エリア内で実質的に同じ位置があり、その結果、前記第１のサブピクセル及び前記第３のサブピクセルによって放射された前記光は、前記視点から視認可能になる、先行項目のいずれかに記載のディスプレイ。

８１．各々の画素によって放射された前記光の角度は、サブピクセルを光学的または電子的にアドレス指定することによって、前記制御システムによって制御される、先行項目のいずれかに記載のディスプレイ。

８２．前記ディスプレイは、前記観察者が前記視点から前記ディスプレイを観察するとき、
前記制御システムが、前記アドレス制御信号を、前記第１のサブピクセル及び前記第２のサブピクセルに送信することにより、前記第１のサブピクセル及び前記第２のサブピクセルが光を前記視点の前記角度で放射するように構成される、先行項目のいずれかに記載のディスプレイ。

８３．前記セグメントエリアは、１０ｃｍよりも小さく０．５ｃｍよりも大きい幅を有する、先行項目のいずれかに記載のディスプレイ。

８４．前記第１のセグメントは、１０または２０または５０ピクセル等の３つ以上の画素を有する、先行項目のいずれかに記載のディスプレイ。

８５．前記第１のセグメントは５００００未満の画素を有する、先行項目のいずれかに記載のディスプレイ。

８６．観察者に対する画像の方向制御用のディスプレイであって、前記観察者は前記ディスプレイの前にいる観察者の視点から前記ディスプレイを観察し、前記ディスプレイは、
－画像画素を構成する第１の画素を含む複数の画素であって、
前記複数の画素は前記平面に配置され、
各画素は複数のサブピクセルを有する画素エリアを画定し、
前記第１の画素は第１のサブピクセルを含む第１の複数のサブピクセルを有し、
各サブピクセル画素は、前記ディスプレイから視点までの方向を規定し、
または、前記ディスプレイに対する法線と、視点との間の角度を規定する、前記複数の画素と、
各サブピクセルは、光学的にアドレス指定可能であり、
エレクトロルミネセント層及び感光層の薄膜積層体を含み、
前記エレクトロルミネセント層及び前記感光層が光変換器を構成することにより、各々のサブピクセルに入射した光は、前記感光層を通り、また前記エレクトロルミネセント層を通る第１の電流の発生をもたらし、その結果、前記エレクトロルミネセント層は、前記薄膜積層体の全体に電圧が印加されたとき、前記画素内の前記各々のサブピクセルの位置から光を放射する、前記複数の画素と、
－前方光学装置であって、前記前方光学装置は少なくとも１つの光学素子を有し、前記少なくとも１つの光学素子は、光パワー、及び実質的に前記平面における第１の焦点、ならびに前記前方光学装置と、前記前方光学装置の前にあり、前記前方光学装置から無限に離れた点との間に第２の焦点を伴う、前記前方光学装置と、
－前記複数の画素からの前記放射光の光度及び角度または方向を制御するための制御システムであって、前記複数の画素によって放射された前記光が前記観察者の視点から視認可能になる、前記制御システムと、
を備える、前記ディスプレイ。

８７．各々のアドレッシング画素から前記セグメントに光を放射し、前記セグメントの前記サブピクセルを光学的にアドレス指定するために、複数のアドレッシング画素を有するアドレッシング光素子を含み、
各アドレッシング画素は、前記セグメントから視点に向かう方向を規定する、先行項目のいずれかに記載のディスプレイ。

８８．前記アドレッシング光素子と前記光変換器との間の光学装置であって、光パワーを伴う少なくとも１つの光学素子を有する、前記光学装置を備え、
前記光学装置が、前記各々のアドレッシング画素から前記セグメントの前記サブピクセルに前記光を向けるように適応することにより、前記セグメントの前記サブピクセルは、前記視点から視認可能な光を放射する、先行項目のいずれかに記載のディスプレイ。

８９．前記複数のアドレッシング画素からの前記光は、前記薄膜積層体と前記観察者の第１の目との間の光路を規定する第１のパターンにおいて第１の強度で照光されるように変調され、前記薄膜積層体が前記第１のパターンの外側のエリアにおいて第２の強度で照光されるように変調され、前記第２の強度は前記第１の強度よりも低い、先行項目のいずれかに記載のディスプレイ。

９０．複数の発光体または前記アドレッシング画素からの前記光は、前記薄膜積層体と前記観察者の第１の目との間の前記光路を規定する第１のパターンにおける第１の時間間隔で照光されるように変調され、
前記薄膜積層体は、前記薄膜積層体と第２の観察者の第２の目との間の光路を規定する第２パターンにおける第２の時間間隔で照光され、
その結果、前記第１の時間間隔で、前記第１の観察者の前記第１の目に対して前記第１の画像が放射され、前記第２の時間間隔で、前記第２の観察者の前記第２の目に対して前記第２の画像が放射される、先行項目のいずれかに記載のディスプレイ。

９１．前記エレクトロルミネセント層を流れる電流を生成するための電気回路を備え、前記エレクトロルミネセント層を流れる前記電流の電流密度は、前記電流密度の平均振幅に対して最大２０％で変化する振幅を有する、先行項目のいずれかに記載のディスプレイ。

９２．前記光変換器は、前記観察者に向かう前側と、前記前側と反対側にある裏側とを有する、先行項目のいずれかに記載のディスプレイ。

９３．前記エレクトロルミネセント層は有機発光ダイオードまたは有機発光体を構成する、先行項目のいずれかに記載のディスプレイ。

９４．前記光学装置及び前記アドレッシング光素子は、前記視点に対して前記光変換器の背後に配置される、先行項目のいずれかに記載のディスプレイ。

９５．前記光学装置及び前記アドレッシング光素子は、前記視点に対して前記光変換器の前に配置される、先行項目のいずれかに記載のディスプレイ。

９６．各々の第１のアドレッシング画素は前記第１のセグメントから前記視点に向かう第１の方向を規定し、各々の第２のアドレッシング画素は前記第１のセグメントから第２の視点に向かう第２の方向を規定し、前記第１の方向は前記第２の方向と異なる、先行項目のいずれかに記載のディスプレイ。

９７．第２の複数の画素は、前記視点から視認可能な光を放射するために、前記ディスプレイのエリアを覆う第２のセグメントに配置される、先行項目のいずれかに記載のディスプレイ。

９８．前記第２のセグメントは前記第１のセグメントの隣に配置される、先行項目のいずれかに記載のディスプレイ。

９９．前記第２のセグメントは、前記視点から前記第１のセグメントまでの視野角とは異なる、前記視点から前記第２のセグメントまでの視野角を有する、先行項目のいずれかに記載のディスプレイ。

１００．各々のアドレッシング画素から前記第２のセグメントに光を放射し、前記第２のセグメントの前記サブピクセルを光学的にアドレス指定するために、第２の複数のアドレッシング画素を有する第２のアドレッシング光素子を含む、先行項目のいずれかに記載のディスプレイ。

１０１．前記光学装置は複数の光学素子を含む、先行項目のいずれかに記載のディスプレイ。

１０２．前記光学素子の数は前記画素の数に対応する、先行項目のいずれかに記載のディスプレイ。

１０３．各々の光学素子は、前記アドレッシング光素子の中心軸に対する前記光学素子の軸外位置を補償するように適応する、先行項目のいずれかに記載のディスプレイ。

１０４．各々の光学素子は、プリズム特性がある及び／または前記アドレッシング光素子の平面に対して傾斜する、先行項目のいずれかに記載のディスプレイ。

１０５．各々の光学素子と前記アドレッシング光素子との間の光路に位置する補償光学装置を含み、前記補償光学素子は、前記アドレッシング光素子の中心軸に対して前記光学装置の軸外位置を補償するように適応する、先行項目のいずれかに記載のディスプレイ。

１０６．前記補償光学装置は、前記光学装置及び前記アドレッシング光素子から成る２つ以上の光学素子間の前記光路に位置する、先行項目のいずれかに記載のディスプレイ。

１０７．前記補償光学装置はコリメートレンズである、先行項目のいずれかに記載のディスプレイ。

１０８．前記アドレッシング光素子と前記光学コンバータとの間に第２の光学装置を含み、前記第２の光学装置は光パワーを有し、前記第２の光学装置が、前記第２の複数のアドレッシング画素のうちの各々のアドレッシング画素から、前記第２のセグメントの前記サブピクセルに前記光を向けるように適応することにより、前記セグメントの前記サブピクセルは、前記視点から視認可能な光を放射する、先行項目のいずれかに記載のディスプレイ。

１０９．複数のアドレッシング画素を有するアドレッシング光素子の層を含む、先行項目のいずれかに記載のディスプレイ。

１１０．各々の光学素子は収束レンズまたは回折光学素子である、先行項目のいずれかに記載のディスプレイ。

１１１．前記アドレッシング画素は、前記観察者の目の周囲エリア上に投影され、前記光学装置に向かって反射される、先行項目のいずれかに記載のディスプレイ。

１１２．前記視点から視認可能な光を放射するために複数の画素を含む、先行項目のいずれかに記載のディスプレイ。

１１３．前記画像を構成する前記複数のセグメントの前記画素に電圧が印加されるように、前記複数のセグメントの前記画素をアドレス指定する第２のコントローラーを備える、先行項目のいずれかに記載のディスプレイ。

１１４．前記第２のコントローラーが前記第１のコントローラーと同期されることにより、前記画素がアドレス指定される間に、前記アドレッシング光要素はアドレス指定される、先行項目のいずれかに記載のディスプレイ。

１１５．少なくとも、第１の薄膜の第１のセット、第２の薄膜のセット、及び第３の薄膜のセットの積層体を含み、
前記第１の薄膜のセットは、前記複数の画素を含むエレクトロルミネセント層を画定し、
前記第２の薄膜のセットは前記感光層を画定し、
前記エレクトロルミネセント層及び前記感光層が前記光変換器を構成することにより、各々のサブピクセルに入射した光は、前記感光層を通り、また前記エレクトロルミネセント層を通る第１の電流の発生をもたらし、その結果、前記エレクトロルミネセント層は、前記薄膜積層体の全体に電圧が印加されたとき、前記画素内の前記各々のサブピクセルの位置から光を放射し、
前記第３の薄膜のセットは、各々のアドレッシング画素から光を放射し、各々の画素の前記サブピクセルを光学的にアドレス指定するための各画素のアドレッシングアレイを含むアドレッシング光層を画定し、
－前記制御システムが、各アドレッシングアレイの各々のアドレッシング画素をアドレス指定するように構成されることにより、前記各々のアドレッシング画素からの前記光は、前記画像が前記視点から視認可能になるように、各々の画素の各々のサブピクセルに向けられる、先行項目のいずれかに記載のディスプレイ。

１１６．観察者に対する画像の方向制御用のディスプレイであって、前記観察者は前記ディスプレイの前にいる観察者の視点から前記ディスプレイを観察し、前記ディスプレイは、
－画像画素を構成する第１の画素を含む複数の画素であって、
前記複数の画素は前記平面に配置され、
各画素は複数のサブピクセルを有する画素エリアを画定し、
前記第１の画素は第１のサブピクセルを含む第１の複数のサブピクセルを有し、
各サブピクセル画素は、前記ディスプレイから視点までの方向を規定し、
または、前記ディスプレイに対する法線と、視点との間の角度を規定する、前記複数の画素と、
－前方光学装置であって、前記前方光学装置は少なくとも１つの光学素子を有し、前記少なくとも１つの光学素子は、光パワー、及び実質的に前記平面における第１の焦点、ならびに前記前方光学装置と、前記前方光学装置の前にあり、前記前方光学装置から無限に離れた点との間に第２の焦点を伴う、前記前方光学装置と、
－少なくとも、第１の薄膜の第１のセット、第２の薄膜のセット、及び第３の薄膜のセットの積層体であって、
前記第１の薄膜のセットは、画像画素を構成する第１の画素を含む複数の画素を有するエレクトロルミネセント層を画定し、
各画素は複数のサブピクセルを有する画素エリアを画定し、
前記第１の画素は第１のサブピクセルを含む第１の複数のサブピクセルを有し、
各サブピクセルは光学的にアドレス指定可能であり、
前記第２の薄膜のセットは前記感光層を画定し、
前記エレクトロルミネセント層及び前記感光層が光変換器を構成することにより、各々のサブピクセルに入射した光は、前記感光層を通り、また前記エレクトロルミネセント層を通る第１の電流の発生をもたらし、その結果、前記エレクトロルミネセント層は、前記薄膜積層体の全体に電圧が印加されたとき、前記画素内の前記各々のサブピクセルの位置から光を放射し、
前記第３の薄膜のセットは、各々のアドレッシング画素から光を放射し、各々の画素の各々のサブピクセルを光学的にアドレス指定するための各画素のアドレッシングアレイを含むアドレッシング光層を画定し、その結果、前記各々のサブピクセルが光を放射し、
各アドレッシング画素は、各々の画素から視点に向かう角度を規定する、前記積層体と、
－各アドレッシングアレイの各々のアドレッシング画素をアドレス指定するためのコントローラーであって、前記各々のアドレッシング画素からの前記光は、前記画像が前記視点から視認可能になるように、各々の画素の各々のサブピクセルに向けられる、前記コントローラーと、を含む、前記ディスプレイ。

１１７．観察者に対する画像の方向制御用のディスプレイであって、前記ディスプレイは、
－複数の画素を含み、各画素は複数のサブピクセルを有する画素エリアを画定し、
各サブピクセルは、光学的にアドレス指定可能であり、
－エレクトロルミネセント層及び感光層の薄膜積層体を含み、
前記エレクトロルミネセント層及び前記感光層が光変換器を構成することにより、各々のサブピクセルに入射した光は、前記感光層を通り、また前記エレクトロルミネセント層を通る電流の発生をもたらし、その結果、前記薄膜積層体の全体に電圧が印加されたとき、前記画像画素内の前記各々のサブピクセルの位置から光を放射し、
前記ディスプレイは、
－前方光学装置であって、前記前方光学装置は少なくとも１つの光学素子を有し、前記少なくとも１つの光学素子は、光パワー、及び実質的に前記平面における第１の焦点、ならびに前記前方光学装置と、前記前方光学装置の前にあり、前記前方光学装置から無限に離れた点との間に第２の焦点を伴う、前記前方光学装置と、
－複数のアドレッシングアレイを有するアドレッシング光素子であって、各アドレッシングアレイは、前記光変換器に光を放射するための複数のアドレッシング画素を有し、
前記複数のアドレッシングアレイは、各画像画素が前記アドレッシングアレイによってアドレス指定されるように構成され、
各々の画像画素に対する各々のアドレッシングアレイにおける各アドレッシング画素は、前記各々の画像画素から視点に向かう方向を規定する、前記アドレッシング光素子と、
－各アドレッシングアレイの各々のアドレッシング画素をアドレス指定するためのコントローラーであって、前記各々のアドレッシング画素からの前記光は、前記画像が前記視点から視認可能になるように、各画像画素の各々のサブピクセルに向けられる、前記コントローラーと、を含む、前記ディスプレイ。

１１８．前記コントローラーは、前記ディスプレイからリモートにある、先行項目のいずれかに記載のディスプレイ。

１１９．前記コントローラーが前記アドレッシング画素からの前記光が変調されるように適応することにより、前記光変換器は、前記画像を３Ｄで表示するために、前記セグメントと前記観察者の左目との間の光路を規定する第１のパターンにおける第１の時間間隔で、また、前記セグメントと前記観察者の右目との間の光路を規定する第２のパターンにおける第２の時間間隔で照光されるように変調する、先行項目のいずれかに記載のディスプレイ。

１２０．前記光変換器は、前記観察者に向かう前側と、前記前側と反対側にある裏側とを有する、先行項目のいずれかに記載のディスプレイ。

１２１．前記アドレッシング光素子は、前記視点に対して前記光変換器の背後に配置される、先行項目のいずれかに記載のディスプレイ。

１２２．前記アドレッシング光素子は、前記視点に対して前記光変換器の前に配置される、先行項目のいずれかに記載のディスプレイ。

１２３．前記第２の焦点は実質的に無限遠に位置する、先行項目のいずれかに記載のディスプレイ。

１２４．前記前方光学装置は、前記視点に対して前記光変換器の前に配置される、先行項目のいずれかに記載のディスプレイ。

１２５．前記第１の焦点は、前記光変換器に対して＋／－１００マイクロメートル（ｕｍ）等、＋／－２ｃｍの距離内の平面にある、先行項目のいずれかに記載のディスプレイ。

１２６．前記観察者の位置を追跡または検出するための追跡システムを備える、先行項目のいずれかに記載のディスプレイ。

１２７．前記追跡システムは、前記観察者の目の位置を追跡または検出するための視線追跡システムを構成する、先行項目のいずれかに記載のディスプレイ。

１２８．前記追跡システムは、可視カメラもしくは赤外線カメラ、または構造化照明もしくは非構造化照明で前記観察者を照光することが可能である照明システム、またはライダー、及び／またはパッシブ赤外線検出器を含む、先行項目のいずれかに記載のディスプレイ。

１２９．前記コントローラーは、前記観察者の前記位置の関数として各々のアドレッシング画素をアドレス指定するように適応する、先行項目のいずれかに記載のディスプレイ。

１３０．前記薄膜積層体は、前記薄膜積層体の全体に前記電圧を印加するために、前記薄膜積層体の各側に１つずつある１対の端子を含む、先行項目のいずれかに記載のディスプレイ。

１３１．各々の端末は画像画素のエリアに対応するエリアを有する、先行項目のいずれかに記載のディスプレイ。

１３２．観察者に対する画像の方向制御用のアクティブマトリクスディスプレイであって、前記観察者は前記ディスプレイの前にいる観察者の視点から前記ディスプレイを観察し、前記ディスプレイは、
－画像画素を構成する第１の画素を含む複数の画素であって、前記複数の画素は前記平面に配置され、各画素は第１のサブピクセルを含む第１の複数のサブピクセルを有する画素エリアを画定し、各サブピクセル画素は、前記ディスプレイから視点までの方向、または前記ディスプレイに対する法線と、視点との間の角度を規定する、前記複数の画素と、
－前方光学装置であって、前記前方光学装置は複数の光学素子を含み、少なくとも１つの光学素子は、光パワー、及び実質的に前記平面における第１の焦点、ならびに前記前方光学素子と、前記前方光学素子の前にあり、前記前方光学素子から無限に離れた点との間に第２の焦点を含む、前記前方光学装置と、
－前記複数の画素からの前記放射光の光度及び角度または方向を制御するための制御システムであって、前記複数の画素によって放射された前記光が前記観察者の視点から視認可能になる、前記制御システムと、
－前記複数の画素から成り、複数のスキャンライン（行ライン）及び複数のデータライン（列ライン）を入力として受信することが可能である薄膜回路であって、前記薄膜回路は、前記複数のデータラインにおける第１のデータライン（複数可）のセットで、グレースケール信号（複数可）のセットを受信することと、前記複数のデータラインにおける第２のデータライン（複数可）のセットで、サブピクセルアドレッシング信号を受信することと、が可能であり、前記薄膜回路は、前記受信されたサブピクセルアドレッシング信号に従って複数の位置にある複数のサブピクセルを照光することと、受信されたグレースケール信号のセットで対応するグレースケール信号に従った光度でサブピクセルを照光することと、が可能である、前記薄膜回路と、
を備える、前記アクティブマトリクスディスプレイ。

１３３．前記受信されたアドレス指定信号は、サブピクセル行（複数可）またはサブピクセル列（複数可）を示すためのワンホット符号化またはマルチホット符号化されたバイナリ信号を含む、先行項目のいずれかに記載のディスプレイ。

１３４．前記バイナリ信号は、第１の電圧閾値を下回るアナログ電圧、または第２の電圧閾値を上回るアナログ電圧のいずれかによって符号化される、先行項目のいずれかに記載のディスプレイ。

１３５．前記第１の電圧閾値は最大電圧の２０％であり、前記第２の電圧閾値は最大電圧の８０％である、先行項目のいずれかに記載のディスプレイ。

１３６．前記複数のデータライン（列ライン）は、アクティブマトリクス列ドライバー（ソースドライバー／データドライバー）に接続される、先行項目のいずれかに記載のディスプレイ。

１３７．前記ピクチャを表示し、前記ピクチャを観察者に表示しながら消費電力を減らすためのモノスコピックディスプレイであって、
グリッドに配置された複数の画像画素を含み、各画像画素は、前記エリアの一部から光を放射するためのエリアを画定し、
各画像画素は、
エレクトロルミネセント層及び感光／ダイオード層の薄膜積層体を含み、前記エレクトロルミネセント層及び前記感光／ダイオード層は光変換器を構成し、
前記モノスコピックディスプレイは、
前記薄膜積層体を照光するために、第１のアドレッシング画素及び第２のアドレッシング画素を含む複数のアドレッシング画素と、
前記第１のアドレッシング画素及び前記第２のアドレッシング画素から光を放射するために、前記第１のアドレッシング画素及び前記第２のアドレッシング画素をアドレス指定するためのコントローラーと、を含み、
前記第１のアドレッシング画素は、各々の画像画素から前記観察者に向かう第１の方向を規定し、
前記第２のアドレッシング画素は各々の画像画素から第２の方向を規定し、前記第１の方向は前記第２の方向と異なり、
前記第１のアドレッシング画素からの前記光は、前記第２のアドレッシング画素からの前記光よりも高い強度を有する、前記モノスコピックディスプレイ。

Claims (15)

1. 画像を観察者に第１の視点で表示するためのディスプレイであって、
   －画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示し、
   前記サブピクセルの各グループは、前記サブピクセルの行等の実質的に水平に位置付けられた第１のサブピクセルと、前記サブピクセルの列等の実質的に垂直に位置付けられた第２のサブピクセルとを有する、前記複数の画素と、
   －複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記サブピクセルのグループを駆動するように構成される、前記電気回路と、
   －各画素回路の各前記サブピクセル及び輝度値のセットをアドレス指定するためにアドレス信号を出力するための制御システムであって、前記輝度値のセットは各画素回路の前記輝度値を含み、
   前記電気回路は、ある数の電極線によって前記制御システムに接続され、
   前記電極線の数は、前記第１のサブピクセルの数及び前記第２のサブピクセルの数の合計よりも小さい、前記制御システムと、
   を備える、ディスプレイ。
2. 画像を観察者に第１の視点で表示するためのディスプレイであって、
   －画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示する、前記複数の画素と、
   －複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の複数のサブピクセルを駆動するように構成される、前記電気回路と、を含み、
   前記複数の画素回路は、
   －第１のサブピクセルを含む前記第１のサブピクセルのグループを駆動するための第１の画素ドライバーを有する第１の画素回路と、
   －第２のサブピクセルを含む前記第２のサブピクセルのグループを駆動するための第２の画素ドライバーを伴う第２の画素回路と、を含み、
   －前記第１のサブピクセルは、前記第１のサブピクセルを駆動するための第１のサブ画素ドライバーに第１のスイッチを介して接続され、その結果、前記第１のサブピクセルは第１の輝度を有する光を出力し、
   －前記第２のサブピクセルは、前記第２のサブピクセルを駆動するための第２のサブ画素ドライバーに第２のスイッチを介して接続され、その結果、前記第２のサブピクセルは第２の輝度を有する光を出力し、
   －前記第１のスイッチは前記第１のスイッチを切り替えるための第１の入力を有し、前記第２のスイッチは前記第２のスイッチを切り替えるための第２の入力を有し、
   前記電気回路は、出力において制御回路によって出力された制御信号によって、前記第１のスイッチと前記第２のスイッチとを切り替えるための制御回路を備え、
   前記出力は前記第１の入力及び前記第２の入力に接続される、ディスプレイ。
3. 画像を観察者に第１の視点で表示するためのディスプレイであって、
   －画像画素を構成する複数の画素であって、各画像画素はサブピクセルのグループを含み、前記ディスプレイの意図された動作中に前記画像のサンプルを表示する、前記複数の画素と、
   －複数の画素回路を含む電気回路であって、各画素回路は、各画像画素の前記サブピクセルのグループを駆動するように構成される、前記電気回路と、を備え、
   前記電気回路は、前記サブピクセルのグループの各々の前記サブピクセルをアドレス指定するための複数の制御回路を備え、
   各前記制御回路は、メモリコンポーネント、アドレス信号の入力、及び選択入力を有し、
   前記制御回路は、前記制御回路が前記選択入力によって選択されたとき、前記アドレス信号が前記メモリコンポーネントに入力されるように構成される、ディスプレイ。
4. 前記サブピクセルの各グループは、前記サブピクセルの行等の実質的に水平に位置付けられた第１の数の第１のサブピクセルと、前記サブピクセルの列等の実質的に垂直に位置付けられた第２の数の第２のサブピクセルとを有する、請求項１から請求項３のいずれか一項に記載のディスプレイ。
5. 制御回路の数は、第１のサブピクセルの数及び第２のサブピクセルの数の合計に等しい、請求項１から請求項４のいずれか一項に記載のディスプレイ。
6. 複数の画像画素は第１の画像画素を含み、前記第１の画像画素は、第１のサブピクセルを含む第１のサブピクセルのグループを含む、請求項１から請求項５のいずれか一項に記載のディスプレイ。
7. 第１のサブピクセルのグループは第２のサブピクセルを含む、請求項１から請求項６のいずれか一項に記載のディスプレイ。
8. 第１のサブピクセルは、前記観察者の視点に対する第１の方向または第１の角度を規定し、
   第２のサブピクセルは、前記観察者の視点に対する第２の方向または第２の角度を規定し、
   前記第１の角度または前記第１の方向は、前記第２の角度または前記第２の方向と５％異なる等、０％を超え１０％未満の割合で異なる、請求項１から請求項７のいずれか一項に記載のディスプレイ。
9. 前記複数の画像画素は第２の画像画素を含み、前記第２の画像画素は、第３のサブピクセルを含む第２のサブピクセルのグループを含む、請求項１から請求項８のいずれか一項に記載のディスプレイ。
10. 第１のサブピクセル及び第３のサブピクセルは、好ましくは、前記第１のサブピクセル及び第２のサブピクセルから放射または伝搬される光が前記観察者の視点から視認可能になるように、共通のまたは同じアドレス制御信号によってアドレス指定される、請求項１から請求項９のいずれか一項に記載のディスプレイ。
11. 第３のサブピクセルは、前記観察者の視点に対する第３の方向または第２の角度を規定する、請求項１から請求項１０のいずれか一項に記載のディスプレイ。
12. 第１の角度または第１の方向は、第３の角度もしくは第３の方向と実質的に同じである、または前記第３の角度もしくは前記第３の方向と５％異なる等、１０％未満の割合で異なる、請求項１から請求項１１のいずれか一項に記載のディスプレイ。
13. 前記ディスプレイは、前記複数の画素から放射または伝搬される光の光度及び角度または方向を制御するための制御システムを備え、その結果、前記複数の画素から放射または伝搬される前記光は前記観察者の視点から視認可能になる、請求項１から請求項１２のいずれか一項に記載のディスプレイ。
14. 電極線は、
    輝度値を伝送するための、ある数のデータラインと、
    アドレス信号を伝送するための、ある数のアドレスラインと、
    前記輝度値または前記アドレス信号をスキャンするための、ある数のスキャンラインと、を含む、請求項１から請求項１３のいずれか一項に記載のディスプレイ。
15. ある数のスキャンラインは輝度値を逆多重化する、請求項１から請求項１４のいずれか一項に記載のディスプレイ。
    

Images