JP2023544870A - Mlagリンク障害時切換え方法および装置 - Google Patents
Mlagリンク障害時切換え方法および装置 Download PDFInfo
- Publication number
- JP2023544870A JP2023544870A JP2023521837A JP2023521837A JP2023544870A JP 2023544870 A JP2023544870 A JP 2023544870A JP 2023521837 A JP2023521837 A JP 2023521837A JP 2023521837 A JP2023521837 A JP 2023521837A JP 2023544870 A JP2023544870 A JP 2023544870A
- Authority
- JP
- Japan
- Prior art keywords
- mlag
- switch
- link
- forwarding database
- member interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 59
- 238000012546 transfer Methods 0.000 claims description 40
- 238000013507 mapping Methods 0.000 claims description 38
- 230000002776 aggregation Effects 0.000 claims description 14
- 238000004220 aggregation Methods 0.000 claims description 14
- 230000004044 response Effects 0.000 description 36
- 230000015654 memory Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 16
- 238000004891 communication Methods 0.000 description 12
- 230000006855 networking Effects 0.000 description 12
- 238000012545 processing Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
- H04L45/245—Link aggregation, e.g. trunking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/44—Distributed routing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
1.サーバ1は、宛先IPアドレス2.1.1.1(サーバ2)がサーバ1と同じVLAN内にないと決定する。したがって、サーバ1は、ゲートウェイ1.1.1.1に対応するMACアドレスを要求するARP要求を送信する。
2.サーバ1からARP要求を受信した後で、スイッチ1のチップは、要求されたIPアドレスがスイッチ1のレイヤ3インタフェースIPアドレスであることを判断し、したがって、スイッチ1は、スイッチ1のMACアドレス(MAC-S)を含むARP応答を送信する。さらに、スイッチ1はポート1を介してARP要求パケットを受信するので、スイッチ1は、例えばポート1の識別子(port1)を用いて第2の転送データベースを探索して、図9に示されるエントリ801を用いて対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、およびスイッチ1は、図7にエントリ701として示されるように、ARP要求パケット中のソースMACアドレス、ソースIPアドレス、およびポート1が属するVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(1.1.1.2<=>MAC1<=>100<=>m-interface1)を、第3の転送データベースのL3FDBに記憶する。さらに、スイッチ1は、図6にエントリ603として示されるように、ARP要求パケット中のソースMACアドレスおよびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(MAC1<=>100<=>m-interface1)を、L2FDBにさらに記憶する。この例では、ARP要求のソースMACアドレスおよびソースIPアドレスは、サーバ1のそれらである。MLAGネットワーキングモードが図3に示されるスイッチ接続であるときには、ソースMACアドレスは、スイッチ3のMACアドレスでもまたあり得る。
3.スイッチ1からAPR応答を受信した後で、サーバ1は、パケット(パケットA)をアセンブルし、およびこのパケットをスイッチ1に送信する。このパケットにおいて、宛先MACアドレスは、MAC-Sであり、ソースMACアドレスは、MAC1であり、ソースIPアドレスは、1.1.1.2であり、および宛先IPアドレスは、2.1.1.2である。
4.パケットAを受信した後で、スイッチ1のチップは、パケットAの宛先MACアドレスおよびVIDに従ってL2FDBを探索し、スイッチ1のレイヤ3インタフェースのMACアドレスと一致するエントリを発見し(例えば、図6に示されるエントリ601。エントリ601は、スイッチ1がVLAN100を構成するときに自動的に追加される。レイヤ3転送フラグは図6では明らかでないので、エントリ601のレイヤ3転送フラグが設定される。および設定された情報は、パケットの宛先アドレスがエントリと一致するときにレイヤ3転送が実行される必要があることを示すために使用される)、次いで引き続き第3の転送データベースのL3FDBを探索する。
5.スイッチ1のチップは、パケットの宛先アドレス(2.1.1.2)に従ってL3FDBを探索する。エントリは作成されていないので、スイッチ1のチップは、L3FDBの探索に失敗し、およびパケットをソフトウェアによる処理のためにスイッチ1のCPUに送信する。
6.スイッチ1のCPUは、パケットの宛先IPアドレス(2.1.1.2)にしたがってスイッチ1のソフトウェアルーティングテーブルを探索し、およびVLAN200のインタフェースIPアドレスが一致することを判断する。したがって、CPUは、引き続きスイッチ1のソフトウェアAPRテーブルを探索するが、探索はやはり失敗する。次いで、スイッチ1は、ARP要求をVLAN200中の全てのポートに送信して、2.1.1.2に対応するMACアドレスを要求する。
7.スイッチ1からARPパケットを受信した後で、サーバ2は、要求されたIPアドレスがそれ自体のIPアドレスであると判断する。したがって、サーバ2は、サーバ2のMACアドレス(MAC2)を含むARP応答を送信する。さらに、サーバ2は、スイッチ1のIPアドレスとMACアドレスの間の対応(2.1.1.2<=>MAC-S)を、サーバ2のARPテーブルに記録する。
8.サーバ2のARP応答を受信した後で、スイッチ1は、パケットを受信するためにスイッチ1によって使用されたポート(ポート2)に基づいて第2の転送データベースを探索し、および図9のエントリ903に従って対応するMLAGメンバインタフェース識別子「m-interface2」を見つける。スイッチ1は、図7にエントリ702として示されるように、ARP応答パケット中のソースMACアドレス、ソースIPアドレス、およびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(2.1.1.2<=>MAC1<=>200<=>m-interface2)を、第3の転送データベースL3FDBに記録する。さらに、スイッチ1は、例えば図6に示されるエントリ604のように、ARP応答パケット中のソースMACアドレスおよびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(MAC2<=>200<=>m-interface2)を、L2FDBに記憶する。宛先IPアドレス2.1.1.2に対応する宛先MACアドレス(MAC2)を確認した後で、スイッチ1は、パケットBをサーバ2に送信する。パケットBとパケットAの相違点は、パケットAの宛先MACアドレスがMAC2であり、およびパケットAのソースMACアドレスがMAC-Sであることである。
9.パケットBを受信した後で、サーバ2は、応答パケットをサーバ1に送信する。応答パケットの転送プロセスは、上記のステップと同様である。唯一の相違点は、スイッチ1のL3FDBが既にサーバ1の関係するエントリについての情報を含むので、応答パケットはスイッチ1のCPUによって再度処理される必要がないことである。その代わりに、スイッチ1のチップは、L3FDB中のMLAGメンバインタフェース識別子「m-interface1」(図7のエントリ701)および図8に示される第1の転送データベース中のエントリ801に従って、MLAGリンクが「プライマリ」(正常)状態であり、およびスイッチ1はMLAGリンクを介してパケットを転送する必要がないと決定する。したがって、スイッチ1のチップは、第2の転送データベースを探索し、および図9に示されるエントリ901に従ってポート1を介してサーバ1にパケットを送信する。
1.サーバ1およびサーバ3は、同じVLAN(VLAN100)に属する。サーバ1のARPテーブルは、最初にサーバ3のMACアドレス情報を含まないので、サーバ1は、サーバ3のMACアドレスを要求するARP要求をブロードキャストし、ここで、ARP要求の宛先IPアドレスは、1.1.1.3となる。
2.サーバ1のARP要求を受信した後で、スイッチ1のチップは、ARP要求のイングレスポート(ポート1)に従って第2の転送データベース中で対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、およびスイッチ1は、図6にエントリ603として示されるように、ARP要求中のソースMACアドレスおよびポート1が属するVLAN識別子(VLAN100)、ならびにMLAGメンバインタフェース識別子の間の対応(100<=>MAC1<=>m-interface1)を、L2FDBに記録する。スイッチ1は、パケットの宛先MACアドレスをブロードキャストアドレスとして識別し、およびパケットをVLAN100内でブロードキャストする。
3.ブロードキャストパケットを受信した後で、サーバ3は、サーバ1の情報(ソースMACアドレスおよびソースIPアドレス)を更新して、サーバ3のARPテーブルに入れる。ブロードキャストパケットの宛先IPアドレスはサーバ3のIPアドレスであるので、サーバ3は、サーバ3のMACアドレス(MAC2)を含むARP応答をサーバ1に送信する。
4.ARP応答を受信した後で、スイッチ1のチップは、スイッチ1のARP応答パケットのイングレスポート(ポート7)に従って、対応するMLAGメンバインタフェース識別子がないか第2の転送データベースを探索する。サーバ3はスイッチ1のみに接続されており、およびスイッチ2には接続されていないので、ポート7に対応するMLAGメンバインタフェース識別子は、第2の転送データベースで発見されることは不可能である。したがって、スイッチ1のチップは、図6にエントリ602として示されるように、ARP応答パケット中のソースMACアドレス(ここではサーバ3のMACアドレスMAC3)およびポート7に対応するVLAN識別子(VLAN100)ならびに物理ポート(ポート7)の間の対応(MAC3<=>VLAN100<=>port7)をスイッチ1のL2FDBに追加する。さらに、スイッチ1のチップは、ARP要求パケットの宛先MACアドレス(MAC1)およびVID(VLAN100)に従ってL2FDBを探索し、および図6に示されるエントリ603を用いて対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、第1の転送データベース(図8に示されるエントリ801)および第2の転送データベース(図9に示されるエントリ901)を探索し、および「m-interface1」に対応する物理ポートが「ポート1」であって、MLAGリンクの現在のステータスが「プライマリ」であると決定する。最終的にスイッチ1は、ARP応答をポート2を介してサーバ1に送信する。
5.ARP応答を受信した後で、サーバ1は、サーバ3のMACアドレスをサーバ1のARPテーブルに追加する。次いで、サーバ1は、宛先MACアドレスがMAC3であるパケットCをサーバ3に送信することができる。
6.パケットCを受信した後で、スイッチ1のチップは、パケットC中の宛先MACアドレスおよびVIDに従って、L2FDB中のエントリ(図6に示されるエントリ602)に対応するポート識別子「port7」を見つける。「port7」は物理ポートを示すので、スイッチ3は、第1の転送データベースおよび第2の転送データベースを探索し続ける必要はなく、およびポート7を介してパケットCをサーバ3に直接送信する。
7.パケットCを受信した後で、サーバ3は、パケットCの応答パケットを送信する。
8.パケットCの応答パケットを受信した後は、プロセスはステップ4と同様である。すなわち、スイッチ1が、第3の転送データベース(L2FDB)、第1の転送データベース、および第2の転送データベースを探索して、最終的に物理エグレスポート1を見つけ、およびポート1を介してパケットをサーバ1に送信する。
1.サーバ1は、宛先IPアドレス2.1.1.1(サーバ2)がサーバ1と同じVLAN内にないと決定する。したがって、サーバ1は、ゲートウェイ1.1.1.1に対応するMACアドレスを要求するARP要求を送信する。
2.サーバ1からARP要求を受信した後で、スイッチ1のチップは、要求されたIPアドレスがスイッチ1のレイヤ3インタフェースIPアドレスであることを判断し、したがって、スイッチ1は、スイッチ1のMACアドレス(MAC-S)を含むARP応答を送信する。さらに、スイッチ1はポート1を介してARP要求パケットを受信するので、スイッチ1は、例えばポート1の識別子(port1)を用いて第2の転送データベースを探索して、図9に示されるエントリ901を用いて対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、およびスイッチ1は、図7にエントリ701として示されるように、ARP要求パケット中のソースMACアドレス、ソースIPアドレス、およびポート1が属するVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(1.1.1.2<=>MAC1<=>100<=>m-interface1)を、第3の転送データベースのL3FDBに記憶する。さらに、スイッチ1は、図6にエントリ603として示されるように、ARP要求パケット中のソースMACアドレスおよびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(MAC1<=>100<=>m-interface1)を、L2FDBにさらに記憶する。この例では、ARP要求のソースMACアドレスおよびソースIPアドレスは、サーバ1のそれらである。MLAGネットワーキングモードが図3に示されるスイッチ接続であるときには、ソースMACアドレスは、スイッチ3のMACアドレスでもまたあり得る。
3.スイッチ1からARP応答を受信した後で、サーバ1は、パケット(パケットA)をアセンブルし、およびこのパケットをスイッチ1に送信する。このパケットにおいて、宛先MACアドレスは、MAC-Sであり、ソースMACアドレスは、MAC1であり、ソースIPアドレスは、1.1.1.2であり、および宛先IPアドレスは、2.1.1.2である。
4.パケットAを受信した後で、スイッチ1のチップは、パケットAの宛先MACアドレスおよびVIDに従ってL2FDBを探索し、スイッチ1のレイヤ3インタフェースのMACアドレスと一致するエントリを発見し(例えば、図6に示されるエントリ601。エントリ601は、スイッチ1がVLAN100を構成するときに自動的に追加される。レイヤ3転送フラグは図6では明らかでないので、エントリ601のレイヤ3転送フラグが設定される。および設定された情報は、パケットの宛先アドレスがエントリと一致するときにレイヤ3転送が実行される必要があることを示すために使用される)、次いで引き続き第3の転送データベースのL3FDBを探索する。
5.スイッチ1のチップは、パケットの宛先アドレス(2.1.1.2)に従ってL3FDBを探索する。エントリは作成されていないので、スイッチ1のチップは、L3FDBの探索に失敗し、およびパケットをソフトウェアによる処理のためにスイッチ1のCPUに送信する。
6.スイッチ1のCPUは、パケットの宛先IPアドレス(2.1.1.2)にしたがってスイッチ1のソフトウェアルーティングテーブルを探索し、およびVLAN200のインタフェースIPアドレスが一致することを判断する。したがって、CPUは、引き続きスイッチ1のソフトウェアARPテーブルを探索するが、探索はやはり失敗する。次いで、スイッチ1は、ARP要求をVLAN200中の全てのポートに送信して、2.1.1.2に対応するMACアドレスを要求する。
7.スイッチ1からARPパケットを受信した後で、サーバ2は、要求されたIPアドレスがそれ自体のIPアドレスであると判断する。したがって、サーバ2は、サーバ2のMACアドレス(MAC2)を含むARP応答を送信する。さらに、サーバ2は、スイッチ1のIPアドレスとMACアドレスの間の対応(2.1.1.2<=>MAC-S)を、サーバ2のARPテーブルに記録する。
8.サーバ2のARP応答を受信した後で、スイッチ1は、パケットを受信するためにスイッチ1によって使用されたポート(ポート2)に基づいて第2の転送データベースを探索し、および図9のエントリ903に従って対応するMLAGメンバインタフェース識別子「m-interface2」を見つける。スイッチ1は、図7にエントリ702として示されるように、ARP応答パケット中のソースMACアドレス、ソースIPアドレス、およびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(2.1.1.2<=>MAC1<=>200<=>m-interface2)を、第3の転送データベースL3FDBに記録する。さらに、スイッチ1は、例えば図6に示されるエントリ604のように、ARP応答パケット中のソースMACアドレスおよびVLAN識別子、ならびにMLAGメンバインタフェースの間の対応(MAC2<=>200<=>m-interface2)を、L2FDBに記憶する。宛先IPアドレス2.1.1.2に対応する宛先MACアドレス(MAC2)を確認した後で、スイッチ1は、パケットBをサーバ2に送信する。パケットBとパケットAの相違点は、パケットAの宛先MACアドレスがMAC2であり、およびパケットAのソースMACアドレスがMAC-Sであることである。
9.パケットBを受信した後で、サーバ2は、応答パケットをサーバ1に送信する。応答パケットの転送プロセスは、上記のステップと同様である。唯一の相違点は、スイッチ1のL3FDBが既にサーバ1の関係するエントリについての情報を含むので、応答パケットはスイッチ1のCPUによって再度処理される必要がないことである。その代わりに、スイッチ1のチップは、L3FDB中のMLAGメンバインタフェース識別子「m-interface1」(図7のエントリ701)および図8に示される第1の転送データベース中のエントリ801に従って、MLAGリンクが「プライマリ」(正常)状態であり、およびスイッチ1はMLAGリンクを介してパケットを転送する必要がないと決定する。したがって、スイッチ1のチップは、第2の転送データベースを探索し、および図9に示されるエントリ901に従ってポート1を介してサーバ1にパケットを送信する。
1.サーバ1およびサーバ3は、同じVLAN(VLAN100)に属する。サーバ1のARPテーブルは、最初にサーバ3のMACアドレス情報を含まないので、サーバ1は、サーバ3のMACアドレスを要求するARP要求をブロードキャストし、ここで、ARP要求の宛先IPアドレスは、1.1.1.3となる。
2.サーバ1のARP要求を受信した後で、スイッチ1のチップは、ARP要求のイングレスポート(ポート1)に従って第2の転送データベース中で対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、およびスイッチ1は、図6にエントリ603として示されるように、ARP要求パケット中のソースMACアドレスおよびポート1が属するVLAN識別子(VLAN100)、ならびにMLAGメンバインタフェース識別子の間の対応(100<=>MAC1<=>m-interface1)を、L2FDBに記録する。スイッチ1は、パケットの宛先MACアドレスをブロードキャストアドレスとして識別し、およびパケットをVLAN100内でブロードキャストする。
3.ブロードキャストパケットを受信した後で、サーバ3は、サーバ1の情報(ソースMACアドレスおよびソースIPアドレス)を更新して、サーバ3のARPテーブルに入れる。ブロードキャストパケットの宛先IPアドレスはサーバ3のIPアドレスであるので、サーバ3は、サーバ3のMACアドレス(MAC2)を含むARP応答をサーバ1に送信する。
4.ARP応答を受信した後で、スイッチ1のチップは、スイッチ1のARP応答パケットのイングレスポート(ポート7)に従って、対応するMLAGメンバインタフェース識別子がないか第2の転送データベースを探索する。サーバ3はスイッチ1のみに接続されており、およびスイッチ2には接続されていないので、ポート7に対応するMLAGメンバインタフェース識別子は、第2の転送データベースで発見されることは不可能である。したがって、スイッチ1のチップは、図6にエントリ602として示されるように、ARP応答パケット中のソースMACアドレス(ここではサーバ3のMACアドレスMAC3)およびポート7に対応するVLAN識別子(VLAN100)ならびに物理ポート(ポート7)の間の対応(MAC3<=>VLAN100<=>port7)をスイッチ1のL2FDBに追加する。さらに、スイッチ1のチップは、ARP要求パケットの宛先MACアドレス(MAC1)およびVID(VLAN100)に従ってL2FDBを探索し、および図6に示されるエントリ603を用いて対応するMLAGメンバインタフェース識別子「m-interface1」を見つけ、第1の転送データベース(図8に示されるエントリ801)および第2の転送データベース(図9に示されるエントリ901)を探索し、および「m-interface1」に対応する物理ポートが「ポート1」であって、MLAGリンクの現在のステータスが「プライマリ」であると決定する。最終的にスイッチ1は、ARP応答をポート2を介してサーバ1に送信する。
5.ARP応答を受信した後で、サーバ1は、サーバ3のMACアドレスをサーバ1のARPテーブルに追加する。次いで、サーバ1は、宛先MACアドレスがMAC3であるパケットCをサーバ3に送信することができる。
6.パケットCを受信した後で、スイッチ1のチップは、パケットC中の宛先MACアドレスおよびVIDに従って、L2FDB中のエントリ(図6に示されるエントリ602)に対応するポート識別子「port7」を見つける。「port7」は物理ポートを示すので、スイッチ3は、第1の転送データベースおよび第2の転送データベースを探索し続ける必要はなく、およびポート7を介してパケットCをサーバ3に直接送信する。
7.パケットCを受信した後で、サーバ3は、パケットCの応答パケットを送信する。
8.パケットCの応答パケットを受信した後は、プロセスはステップ4と同様である。すなわち、スイッチ1が、第3の転送データベース(L2FDB)、第1の転送データベース、および第2の転送データベースを探索して、最終的に物理エグレスポート1を見つけ、およびポート1を介してパケットをサーバ1に送信する。
Claims (14)
- チップを備えるネットワークデバイスであって、
前記チップは、転送データベースを生成し、および受信されるパケットを前記転送データベースに基づいて転送するように構成され、
前記転送データベースは、第1の転送データベース、第2の転送データベース、および第3の転送データベースを備える、
ネットワークデバイス。 - 前記第1の転送データベースは、少なくとも1つのマルチシャーシリンクアグリゲーショングループMLAGメンバインタフェースから少なくとも1つのアクティブ/待機切換えフラグへのマッピングを記憶するために使用され、
前記第2の転送データベースは、少なくとも1つの物理ポートから前記少なくとも1つのMLAGメンバインタフェースへのマッピングを記憶するために使用され、および、
前記第3の転送データベースは、媒体アクセス制御MACアドレスから第1のMLAGメンバインタフェースへのマッピングを記憶するために使用され、前記第1のMLAGメンバインタフェースは、前記少なくとも1つのMLAGメンバインタフェース中にある請求項1に記載のネットワークデバイス。 - 前記チップは、
前記パケットのソースMACアドレスから前記第3の転送データベース中の第2のMLAGメンバインタフェースへのマッピングを記憶するようにさらに構成され、前記第2のMLAGメンバインタフェースは、前記第2の転送データベースに基づいて第1の物理ポートに対応するMLAGメンバインタフェースであり、および前記第1の物理ポートは、前記パケットを受信する物理ポートである請求項2に記載のネットワークデバイス。 - 前記チップは、MLAGリンクが故障しているときに、前記第1の転送データベース中の第3のMLAGメンバインタフェースに対応するアクティブ/待機切換えフラグの値をバックアップフラグに更新するように構成され、前記バックアップフラグは、前記第3のMLAGメンバインタフェースを指すパケットをピアリンクを介して送信するように前記チップに命令するために使用され、前記第3のMLAGメンバインタフェースは、前記第2の転送データベースに基づいて第2の物理ポートに対応するMLAGメンバインタフェースであり、および前記第2の物理ポートは、前記MLAGリンクの物理ポートである請求項2または3に記載のネットワークデバイス。
- 前記MLAGリンクが回復されたときに、前記チップは、前記第3のMLAGメンバインタフェースに対応する前記アクティブ/待機切換えフラグの前記値をプライマリフラグに更新し、前記プライマリフラグは、前記第2の転送データベースに基づいて前記パケットを転送するように前記チップに命令するために使用される請求項4に記載のネットワークデバイス。
- 前記チップは、
前記第3の転送データベースに基づいて、前記パケットの宛先MACアドレスに対応するMLAGメンバインタフェースが前記第1のMLAGメンバインタフェースであると決定し、および、
前記第1の転送データベース中の前記第1のMLAGメンバインタフェースに対応するアクティブ/待機切換えフラグの値が前記プライマリフラグであるときに、第3の物理ポートを介して前記パケットを転送するように構成され、前記第3の物理ポートは、前記第2の転送データベース中の前記第1のMLAGメンバインタフェースに対応する物理ポートである請求項2乃至5のいずれか一項に記載のネットワークデバイス。 - 前記チップは、
前記第1のMLAGメンバインタフェースに対応する前記アクティブ/待機切換えフラグの前記値が前記バックアップフラグであるときに、前記ピアリンクを介して前記パケットを転送するようにさらに構成される請求項6に記載のネットワークデバイス。 - 前記ネットワークデバイスと別のネットワークデバイスとは、MLAGシステムを形成し、および、
前記ネットワークデバイスは、前記第3の転送データベースを前記別のネットワークデバイスに同期させるように構成される請求項1乃至7のいずれか一項に記載のネットワークデバイス。 - MLAGリンク切換え方法であって、
ネットワークデバイスのMLAGリンクが故障しているときに、第1の転送データベース中の第1のMLAGメンバインタフェースに対応するアクティブ/待機切換えフラグの値をバックアップフラグに更新するステップであって、前記バックアップフラグは、前記第1のMLAGメンバインタフェースを指すパケットをピアリンクを介して送信するように前記ネットワークデバイスに命令するために使用され、前記第1のMLAGメンバインタフェースは、第2の転送データベースに従って第1の物理ポートに対応するMLAGメンバインタフェースであり、および前記第1の物理ポートは、前記MLAGリンクの物理ポートである、ステップを備え、および前記ネットワークデバイスは、前記第1の転送データベースおよび前記第2の転送データベースを備え、前記第1の転送データベースは、少なくとも1つのマルチシャーシリンクアグリゲーショングループMLAGメンバインタフェースから少なくとも1つのアクティブ/待機切換えフラグへのマッピングを記憶するために使用され、および前記第2の転送データベースは、少なくとも1つの物理ポートから前記少なくとも1つのMLAGメンバインタフェースへのマッピングを記憶するために使用される、
MLAGリンク切換え方法。 - 前記MLAGリンクが回復されたときに、前記第1のMLAGメンバインタフェースに対応する前記アクティブ/待機切換えフラグの前記値をプライマリフラグに更新するステップ、前記プライマリフラグは、前記第2の転送データベースに基づいて前記パケットを転送するように前記ネットワークデバイスに命令するために使用される請求項9に記載の方法。
- 前記ネットワークデバイスは、第3の転送データベースをさらに備え、および前記方法は、
前記パケットのソースMACアドレスから第2のMLAGメンバインタフェースへのマッピングを前記第3の転送データベースに記憶するステップをさらに備え、前記第2のMLAGメンバインタフェースは、前記第2の転送データベースに基づいて第2の物理ポートに対応するMLAGメンバインタフェースであり、および前記第2の物理ポートは、前記パケットを受信する物理ポートである請求項9または10に記載の方法。 - 前記第3の転送データベースに基づいて、前記パケットの宛先MACアドレスに対応するMLAGメンバインタフェースが前記第1のMLAGメンバインタフェースであると決定するステップであって、前記第3の転送データベースは、前記宛先MACアドレスから前記第1のMLAGメンバインタフェースへのマッピングをさらに備えるステップと、
前記第1の転送データベース中の前記第1のMLAGメンバインタフェースに対応する前記アクティブ/待機切換えフラグの前記値が前記プライマリフラグであるときに、前記第1の物理ポートを用いて前記パケットを転送するステップと
をさらに備える請求項11に記載の方法。 - 前記第1のMLAGメンバインタフェースに対応する前記アクティブ/待機切換えフラグの前記値が前記バックアップフラグであるときに、前記ピアリンクを介して前記パケットを転送するステップをさらに備える請求項12に記載の方法。
- 前記第3の転送データベースを別のネットワークデバイスに同期させるステップをさらに備え、前記別のネットワークデバイスと前記ネットワークデバイスとは、MLAGシステムを形成する請求項11乃至13のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011086369.0 | 2020-10-12 | ||
CN202011086369.0A CN114338512A (zh) | 2020-10-12 | 2020-10-12 | Mlag链路故障切换方法和装置 |
PCT/CN2021/105665 WO2022077972A1 (zh) | 2020-10-12 | 2021-07-12 | Mlag链路故障切换方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023544870A true JP2023544870A (ja) | 2023-10-25 |
Family
ID=81032113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023521837A Pending JP2023544870A (ja) | 2020-10-12 | 2021-07-12 | Mlagリンク障害時切換え方法および装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230246949A1 (ja) |
EP (1) | EP4207646A4 (ja) |
JP (1) | JP2023544870A (ja) |
CN (1) | CN114338512A (ja) |
WO (1) | WO2022077972A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117376243A (zh) * | 2022-06-29 | 2024-01-09 | 中兴通讯股份有限公司 | 网元切换方法、装置、跨设备链路聚合组及存储介质 |
CN115225468B (zh) * | 2022-07-26 | 2024-06-14 | 苏州盛科通信股份有限公司 | 流量快速切换方法、系统及计算机可读存储介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8787149B1 (en) * | 2012-02-01 | 2014-07-22 | Juniper Networks, Inc. | MAC address synchronization for multi-homing with multichassis link aggregation |
US20140204760A1 (en) * | 2013-01-22 | 2014-07-24 | Brocade Communications Systems, Inc. | Optimizing traffic flows via mac synchronization when using server virtualization with dynamic routing |
US9769088B2 (en) * | 2014-07-31 | 2017-09-19 | Arista Networks, Inc. | Method and system for VTEP redundancy in a multichassis link aggregation domain |
CN106656789B (zh) * | 2016-12-30 | 2020-04-14 | 盛科网络(苏州)有限公司 | Mlag广播和组播的芯片实现方法 |
CN108390821B (zh) * | 2018-02-27 | 2020-11-27 | 盛科网络(苏州)有限公司 | 一种openflow交换机实现双活的方法及系统 |
CN109088819A (zh) * | 2018-07-25 | 2018-12-25 | 新华三技术有限公司合肥分公司 | 一种报文转发方法、交换机及计算机可读存储介质 |
-
2020
- 2020-10-12 CN CN202011086369.0A patent/CN114338512A/zh active Pending
-
2021
- 2021-07-12 WO PCT/CN2021/105665 patent/WO2022077972A1/zh active Application Filing
- 2021-07-12 EP EP21879020.2A patent/EP4207646A4/en active Pending
- 2021-07-12 JP JP2023521837A patent/JP2023544870A/ja active Pending
-
2023
- 2023-04-11 US US18/298,958 patent/US20230246949A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4207646A1 (en) | 2023-07-05 |
WO2022077972A1 (zh) | 2022-04-21 |
US20230246949A1 (en) | 2023-08-03 |
CN114338512A (zh) | 2022-04-12 |
EP4207646A4 (en) | 2024-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10333836B2 (en) | Convergence for EVPN multi-homed networks | |
US9923812B2 (en) | Triple-tier anycast addressing | |
US6751191B1 (en) | Load sharing and redundancy scheme | |
US7885180B2 (en) | Address resolution request mirroring | |
US9154419B2 (en) | Traffic forwarding in a layer 2 edge network | |
US20230246949A1 (en) | Mlag link failure switching method and apparatus | |
US20050111352A1 (en) | Method and system for monitoring a network containing routers using a backup routing protocol | |
US9716687B2 (en) | Distributed gateways for overlay networks | |
US10382329B1 (en) | Source MAC access controls in a virtual redundant router protocol environment | |
WO1999033214A1 (en) | Router pooling in a network flowswitch | |
US8493959B2 (en) | Multiple media access control (MAC) addresses | |
WO2017054770A1 (zh) | 集群通信 | |
WO2018171529A1 (zh) | 一种实现双控制平面的方法、装置、计算机存储介质 | |
WO2019201209A1 (zh) | 报文转发 | |
US20180278577A1 (en) | High availability bridging between layer 2 networks | |
US20080144634A1 (en) | Selective passive address resolution learning | |
US11178045B2 (en) | System and method for efficient route update in an EVPN network | |
CN113381929B (zh) | 一种路由处理方法、网关设备及计算机存储介质 | |
CN112511419B (zh) | 一种分布式转发系统 | |
WO2022017225A1 (zh) | 报文发送方法、设备及系统 | |
WO2024082462A1 (zh) | 一种业务转发方法、装置和电子设备 | |
CN116708353A (zh) | 一种主备切换方法以及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230501 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230501 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20240502 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240821 |