JP2023539613A - Functionally safe switch quantity output module and diagnostic processing method - Google Patents
Functionally safe switch quantity output module and diagnostic processing method Download PDFInfo
- Publication number
- JP2023539613A JP2023539613A JP2023513528A JP2023513528A JP2023539613A JP 2023539613 A JP2023539613 A JP 2023539613A JP 2023513528 A JP2023513528 A JP 2023513528A JP 2023513528 A JP2023513528 A JP 2023513528A JP 2023539613 A JP2023539613 A JP 2023539613A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switch
- circuit
- drive circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- 238000004891 communication Methods 0.000 claims abstract description 47
- 238000001514 detection method Methods 0.000 claims abstract description 16
- 238000003745 diagnosis Methods 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000013524 data verification Methods 0.000 claims description 8
- 238000002405 diagnostic procedure Methods 0.000 claims description 8
- 238000012795 verification Methods 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 claims 1
- 238000013461 design Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003993 interaction Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 102100039435 C-X-C motif chemokine 17 Human genes 0.000 description 2
- 101000889048 Homo sapiens C-X-C motif chemokine 17 Proteins 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
- G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24065—Real time diagnostics
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Safety Devices In Control Systems (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
機能が安全なスイッチ量出力モジュールであって、ＣＰＵユニットと、それぞれＣＰＵユニットに結合された第１／第２出力ユニットとを含み、第１／第２出力ユニットは、順次結合されたロジック回路、駆動回路、チェックバック回路及び出力スイッチと、駆動回路に結合された電源電圧検出回路とを含み、上記の機能が安全なスイッチ量出力モジュールに基づく診断処理方法であって、出力スイッチ故障の診断、通信の診断、ＣＰＵユニットの内部故障の診断、電源故障の診断、及び線路故障の診断の結果に基づいて出力スイッチの出力を制御することができる。A functionally safe switch quantity output module, comprising a CPU unit and first/second output units respectively coupled to the CPU unit, the first/second output units sequentially coupled to logic circuits, 1. A diagnostic processing method based on a switch quantity output module, which includes a drive circuit, a checkback circuit, an output switch, and a power supply voltage detection circuit coupled to the drive circuit, and the above functions are safe, the method includes: diagnosing an output switch failure; The output of the output switch can be controlled based on the results of communication diagnosis, CPU unit internal failure diagnosis, power supply failure diagnosis, and line failure diagnosis.
Description
関連出願の相互参照
本出願は、２０２０年１２月２９日にて出願された、出願番号が２０２０１１５８７８２２．６であって、発明の名称が「機能が安全なスイッチ量出力モジュール及び診断処理方法」である中国特許出願に基づく優先権を主張し、その全内容が本出願に援用される。
Cross-reference to related applications This application was filed on December 29, 2020, with application number 202011587822.6, and the title of the invention is "Functionally safe switch amount output module and diagnostic processing method". Claims priority based on a certain Chinese patent application, the entire contents of which are incorporated into this application.
本出願は、工業自動制御の技術的分野に関し、特に機能が安全なスイッチ量出力モジュール及び診断処理方法に関する。 TECHNICAL FIELD The present application relates to the technical field of industrial automatic control, and particularly to a functionally safe switch quantity output module and a diagnostic processing method.
工業現場のスイッチ量出力制御システムは、ＤＣＳ、ＳＩＳ等の工業制御システムで最も主要な１つの入力アセンブリである。関連技術における、機能安全に関連する大部分のスイッチ量出力モジュールについて２ＯＯ３アーキテクチャが採用され、このアーキテクチャは大量なハードウェアで構築して実現する必要があり、このアーキテクチャに応じて設計された製品は一般的にコストが高くて体積が大きく、実際の適用において取付空間及びコストに要求がある場合、２ＯＯ３アーキテクチャの製品に制限性がある。 An industrial switching output control system is one of the most important input assemblies in industrial control systems such as DCS and SIS. In related technology, the 2OO3 architecture is adopted for most switching output modules related to functional safety, and this architecture needs to be built and realized with a large amount of hardware, and products designed according to this architecture are Generally, the cost is high and the volume is large, and the products of 2OO3 architecture have limitations when the installation space and cost are required in practical applications.
技術が日々成熟していくに伴い、ＳＩＳの製品設計は、より小さい体積、及びより低いコストの方に向かっており、より多くの設計は、１ＯＯ２Ｄ、１ＯＯ２、または１ＯＯ１Ｄ等のアーキテクチャを採用し始める。 As technology matures day by day, SIS product designs are moving towards smaller volumes and lower costs, and more designs start adopting architectures such as 1OO2D, 1OO2, or 1OO1D. .
１ＯＯ２Ｄのアーキテクチャの採用は、図１に示すようにする。該設計において、２チャネル、２ＣＰＵを採用してそれぞれ出力を制御し、それぞれチャネルの診断データを読み取るが、該方案における２つのチャネルは、必要な情報インタラクションが欠如し、仮にそのうちの１つのチャネルが、故障が発生して出力回路を遮断できなければ、故障が現れないチャネルのＣＰＵユニットは、診断情報を取得して遮断のフェイルセーフを実行することができず、相対的に独立してインタラクションが欠如する両チャネルの設計には、一定の潜在的なリスクが存在する。 The 1OO2D architecture is adopted as shown in FIG. In this design, two channels and two CPUs are adopted to respectively control the output and read the diagnostic data of each channel, but the two channels in this scheme lack the necessary information interaction, and even if one of them , If a fault occurs and the output circuit cannot be shut off, the CPU unit of the channel where the fault does not appear will not be able to obtain diagnostic information and perform a fail-safe shutoff, and will not be able to interact relatively independently. There are certain potential risks in the design of missing both channels.
１ＯＯ１Ｄアーキテクチャを採用する設計は、図２に示すようである。該設計は、１つのＣＰＵユニットが１つの出力ユニットを制御することに加えて、１つの診断ユニットを追加し、診断ユニット及び出力ユニットはそれぞれ１つのスイッチを制御し、２つのスイッチは直列に接続されており、診断ユニットは、出力ユニットを診断するとともに情報をＣＰＵへ発信することができ、故障が発生した時にそれが制御するスイッチのフェイルセーフを遮断することもできるが、診断ユニット自体に故障が発生してＣＰＵへ確実な診断情報を提供できない場合、モジュール全体に潜在的な安全リスクが存在する。 A design employing the 1OO1D architecture is as shown in FIG. The design adds one diagnostic unit in addition to one CPU unit controlling one output unit, the diagnostic unit and the output unit each control one switch, and the two switches are connected in series. The diagnostic unit can diagnose the output unit and send information to the CPU, and can also shut off the failsafe of the switch it controls when a failure occurs, but the diagnostic unit itself can If this occurs and reliable diagnostic information cannot be provided to the CPU, there is a potential safety risk to the entire module.
本出願は、スイッチ量出力モジュールの２出力チャネルにインタラクションの設計が欠如すること、及び診断ユニット自体に故障が発生してＣＰＵへ確実な診断情報を提供できないことを解決することを目的とし、２つの出力回路の間にインタラクション診断の措置を増やすとともに、ＣＰＵと出力回路との間の通信を遮断することで出力を遮断することを増やし、モジュールの安全性能を向上させ、モジュールのフェイルセーフを確保し、機能が安全であることを満たすと同時に開発コストを低減して製品の体積を小さくする。 The purpose of this application is to solve the problem of the lack of interaction design in the two output channels of the switch amount output module and the inability to provide reliable diagnostic information to the CPU due to failure of the diagnostic unit itself. Increase the interaction diagnostic measures between the two output circuits, and increase the output cutoff by cutting off the communication between the CPU and the output circuit, improve the safety performance of the module, and ensure the failsafe of the module. The goal is to reduce development costs and reduce product volume while ensuring functional safety.
本出願の第１つの態様は機能が安全なスイッチ量出力モジュールを提供し、ＣＰＵユニットと、それぞれＣＰＵユニットに結合された第１出力ユニット及び第２出力ユニットとを含み、前記ＣＰＵユニットは、第１出力ユニットまたは第２出力ユニットへ通信データを送信するとともに、受信された第１出力ユニットまたは第２出力ユニットからフィードバックされた診断データに基づいて故障情報を出力することにより、第１出力ユニットまたは第２出力ユニットのフェイルセーフを制御し、前記第１出力ユニットまたは第２出力ユニットは少なくとも、順次結合されたロジック回路、駆動回路、チェックバック回路及び出力スイッチと、駆動回路に結合された電源電圧検出回路とを含み、第１出力ユニットの出力スイッチＳＷ１と第２出力ユニットの出力スイッチＳＷ２とは直列に接続されており、前記ロジック回路の入力端は、ＣＰＵユニットから送信された通信データを入力するとともに駆動回路に出力し、もう１つの出力ユニットの電源電圧検出回路から出力された故障信号を受信し、ＣＰＵユニットと駆動回路との間の通信のオンオフを制御し、
前記駆動回路は、ＣＰＵユニットから送信された通信データを受信し検証するとともに検証に合格した後に通信データ情報に応じて出力スイッチのオフまたはオンを制御し、チェックバック回路の出力状態及び出力スイッチの線路診断情報を収集し、前記チェックバック回路は、スイッチの出力状態を検出してそれを駆動回路に送信し、前記電源電圧検出回路は、駆動回路の電源電圧を検出するとともに、検出電圧に基づいて制御信号をもう１つの出力ユニットのロジック回路に送信する。
A first aspect of the present application provides a functionally safe switch quantity output module, which includes a CPU unit, and a first output unit and a second output unit, each coupled to the CPU unit, wherein the CPU unit is connected to a second output unit. By transmitting communication data to the first output unit or the second output unit and outputting failure information based on the received diagnostic data fed back from the first output unit or the second output unit, the first output unit or the second output unit controlling the fail-safe of a second output unit, the first output unit or the second output unit comprising at least a logic circuit, a drive circuit, a checkback circuit and an output switch coupled in sequence, and a power supply voltage coupled to the drive circuit; The output switch SW1 of the first output unit and the output switch SW2 of the second output unit are connected in series, and the input terminal of the logic circuit receives communication data transmitted from the CPU unit. At the same time, it outputs to the drive circuit, receives a failure signal output from the power supply voltage detection circuit of the other output unit, and controls on/off of communication between the CPU unit and the drive circuit,
The drive circuit receives and verifies the communication data transmitted from the CPU unit, and after passing the verification, controls off or on of the output switch according to the communication data information, and controls the output state of the checkback circuit and the output switch. The checkback circuit detects the output state of the switch and sends it to the drive circuit, and the power supply voltage detection circuit detects the power supply voltage of the drive circuit and detects the power supply voltage based on the detected voltage. and sends a control signal to the logic circuit of another output unit.
さらに、前記出力ユニットはさらに、駆動回路に結合されたモニタ回路を含み、前記モニタ回路は、駆動回路からデータ検証後に出力された信号を受信するとともに、制御信号を出力して駆動回路が開通または遮断の信号を出力するように制御することにより、出力スイッチのオフまたはオンを制御する。 Furthermore, the output unit further includes a monitor circuit coupled to the drive circuit, and the monitor circuit receives a signal output from the drive circuit after data verification, and outputs a control signal to determine whether the drive circuit is open or not. Turning the output switch off or on is controlled by outputting a cutoff signal.
さらに、前記駆動回路のデータ検証に失敗した場合、パルス信号をモニタ回路に出力しないことにより、モニタ回路が低レベル信号を駆動回路に出力するように制御し、前記駆動回路のデータ検証に成功した後、パルス信号をモニタ回路に送信することにより、モニタ回路の出力状態をそのまま保つように制御する。 Furthermore, if the data verification of the drive circuit fails, the monitor circuit is controlled to output a low level signal to the drive circuit by not outputting the pulse signal to the monitor circuit, and the data verification of the drive circuit is successful. Thereafter, by transmitting a pulse signal to the monitor circuit, the output state of the monitor circuit is controlled to be maintained as it is.
さらに、前記モニタ回路は、単安定フリップフロップ回路を含むが、これに限定されない。 Further, the monitor circuit includes, but is not limited to, a monostable flip-flop circuit.
さらに、前記ロジック回路は少なくともロジックゲートチップとロジックデバイスとを含み、前記ロジックゲートチップの入力端は、ＣＰＵユニットから送信された通信データを入力し、ロジックゲートチップで変換された後の通信データを駆動回路に出力し、前記ロジックデバイスは、もう１つの出力ユニットの駆動回路の電源故障信号を受信することにより、この出力ユニットのロジックゲートチップのオンオフを制御する。 Furthermore, the logic circuit includes at least a logic gate chip and a logic device, and an input terminal of the logic gate chip receives communication data transmitted from the CPU unit and receives communication data after being converted by the logic gate chip. The logic device receives a power failure signal of the drive circuit of another output unit to control on/off of the logic gate chip of this output unit.
さらに、前記ＣＰＵユニットはさらに、ＣＰＵユニットの内部故障の信号をロジックデバイスに発信することにより、ロジックゲートチップによりＣＰＵユニットと駆動回路との間の通信をオフするように制御する。 Furthermore, the CPU unit further controls the logic gate chip to turn off communication between the CPU unit and the driving circuit by transmitting a signal of an internal failure of the CPU unit to the logic device.
さらに、前記出力スイッチＳＷ１及び出力スイッチＳＷ２は、負荷電流検出機能を有するスイッチである。 Furthermore, the output switch SW1 and the output switch SW2 are switches having a load current detection function.
さらに、前記駆動回路は、ロジックチップＣＰＬＤを含むが、これに限定されない。 Furthermore, the driving circuit includes, but is not limited to, a logic chip CPLD.
本出願の第２つの態様は、機能が安全なスイッチ量出力モジュールに基づく診断処理方法を提供し、少なくとも出力スイッチ故障に基づいて診断処理を行うステップを含み、具体的には、
Ｓ１、プリセット状態に応じて出力スイッチＳＷ１及び出力スイッチＳＷ２の出力状態を周期的に制御するステップと、
Ｓ２、チェックバック回路が検出した出力状態をリードバックするステップと、
Ｓ３、１つの周期内にリードバックされた実際のチェックバック結果とプリセットされたチェックバック結果とを比較し、比較結果に基づいて、出力スイッチＳＷ１及び出力スイッチＳＷ２の出力を遮断するか否かを判断するステップと、を含む。
A second aspect of the present application provides a diagnostic processing method based on a functionally safe switch quantity output module, comprising at least the step of performing a diagnostic processing based on an output switch failure, and specifically:
S1, periodically controlling the output states of the output switch SW1 and the output switch SW2 according to the preset state;
S2: reading back the output state detected by the checkback circuit;
S3: Compare the actual checkback result read back within one cycle with the preset checkback result, and decide whether to cut off the outputs of the output switch SW1 and the output switch SW2 based on the comparison result. and determining.
さらに、前記ステップＳ３は具体的には、
Ｓ３１、ＣＰＵユニットの実際のチェックバック結果とプリセットされたチェックバック結果とが同じである場合、ステップＳ１～Ｓ３を繰り返してスイッチの出力状態を診断するステップと、
Ｓ３２、ＣＰＵユニットの実際のチェックバック結果とプリセットされたチェックバック結果とが一致しない場合、ＣＰＵユニットは、２つの駆動回路が同時に出力スイッチＳＷ１及び出力スイッチＳＷ２の出力を遮断するように制御するステップと、を含む。
Furthermore, the step S3 specifically includes:
S31, if the actual checkback result of the CPU unit and the preset checkback result are the same, repeating steps S1 to S3 to diagnose the output state of the switch;
S32: If the actual checkback result of the CPU unit does not match the preset checkback result, the CPU unit controls the two drive circuits to simultaneously cut off the outputs of the output switch SW1 and the output switch SW2. and, including.
さらに、診断処理方法はさらに、通信故障に基づく診断処理を含み、具体的には、ＣＰＵユニットと駆動回路との間の通信データの検証に基づいて、検査に合格した後の通信データ情報に基づいて出力スイッチの出力を制御するステップを含む。 Furthermore, the diagnostic processing method further includes a diagnostic process based on communication failure, specifically, based on the communication data information after passing the inspection, based on the verification of communication data between the CPU unit and the drive circuit. and controlling the output of the output switch.
さらに、診断処理方法はさらに、ＣＰＵユニットの内部故障に基づく診断処理を含み、具体的には、ＣＰＵユニットの内部のソフトウェアまたはハードウェアの故障に基づいて故障信号をロジック回路に発信することにより、通信のオンオフを制御するステップを含む。 Furthermore, the diagnostic processing method further includes a diagnostic process based on an internal failure of the CPU unit, specifically, by transmitting a failure signal to a logic circuit based on a failure of software or hardware inside the CPU unit. It includes a step of controlling on/off of communication.
さらに、診断処理方法はさらに、電源故障に基づく診断処理を含み、具体的には、検出された電源故障に基づいて、もう１つの出力ユニットの駆動回路とＣＰＵユニットとの間が通信をオフにするように制御することにより、出力スイッチの出力を制御するステップを含む。 Furthermore, the diagnostic processing method further includes a diagnostic process based on a power failure, specifically, turning off communication between the drive circuit of the other output unit and the CPU unit based on the detected power failure. The method includes the step of controlling the output of the output switch by controlling the output switch to
さらに、診断処理方法はさらに、線路故障に基づく診断処理を含み、具体的には、ＣＰＵユニットがリードバックした、出力スイッチによって検出された負荷電流とプリセットしきい値とを比較し、比較結果に応じて出力スイッチの出力を制御するステップを含む。 Furthermore, the diagnostic processing method further includes a diagnostic process based on the line fault, specifically, comparing the load current read back by the CPU unit and detected by the output switch with a preset threshold value, and determining the result of the comparison. controlling the output of the output switch accordingly.
本出願の有益な技術的効果は次のとおりである。
１、主制御ＣＰＵユニット、及び１ＯＯ２アーキテクチャを構成する２つの出力回路は、本出願の１ＯＯ１Ｄの全体アーキテクチャを構成する。機能が安全であることを満たすことを保証するとともにより小さい体積、より低いコストを実現することができ、狭い空間や過酷な環境での適用を満たす。
２、２つの出力回路の間にインタラクション診断の措置を増やすことにより、１つのチャネルに故障が発生して出力スイッチを遮断できない場合、もう１つが出力スイッチを遮断できることを確保し、製品の安全性能をさらにアップする。
３、ＣＰＵユニットと出力ユニットとの間の通信を遮断することにより、モニタ回路が出力を遮断するというフェイルセーフの仕組みを増やし、ＣＰＵが直接に出力を制御できない際に依然として出力を遮断できることを確保する。
４、モジュールにおける複数の部材が失効したことへの診断処理を有し、方法が簡単で実現しやすく、機能が安全であることを満たす。
The beneficial technical effects of this application are as follows.
1, the main control CPU unit, and the two output circuits that make up the 1OO2 architecture make up the overall architecture of the 1OO1D of the present application. Smaller volume, lower cost can be achieved while ensuring the functionality is safe, satisfying applications in narrow spaces and harsh environments.
2. By increasing the interaction diagnostic measures between the two output circuits, it ensures that when one channel has a fault and cannot shut off the output switch, the other can shut off the output switch, improving the safety performance of the product. Further upload.
3. By cutting off communication between the CPU unit and the output unit, we increase the fail-safe mechanism in which the monitor circuit cuts off the output, ensuring that the output can still be cut off even when the CPU cannot directly control the output. do.
4. It has a diagnostic process for the failure of a plurality of members in a module, and satisfies the requirements that the method is simple and easy to implement, and the function is safe.
ここで説明する図面は、本出願の理解を深めるよう意図されており、本出願の一部を構成する。本出願の例示的実施例およびその説明は、本出願を解釈するよう意図されており、本出願の不適切な限定となるものではない。 The drawings described herein are intended to enhance the understanding of this application and constitute a part of this application. The illustrative examples of this application and their descriptions are intended to be construed and not to unduly limit this application.
本出願をさらに理解するために、以下、実施例を結合して本出願の好ましい実施案を記載するが、これらの記載は、本出願の特徴及び利点をさらに説明するためであり、本出願の特許請求の範囲への制限ではない。 In order to further understand the present application, the preferred embodiments of the present application are described below in combination with examples, which descriptions are for the purpose of further explaining the features and advantages of the present application, and are intended to further explain the features and advantages of the present application. It is not a limitation on the scope of the claims.
本出願を記載する前に、まず、固有名詞を解釈する。
１ＯＯ２アーキテクチャ：１ＯＯ２アーキテクチャは２つの並列されたチャネルを含み、いずれも安全機能を実行可能である。安全機能の実行に影響を与えない前提で、１つのチャネルに失効が発生することを許容でき、２つのチャネルにともに危険な失効が発生する場合のみ、安全機能の失効を引き起こすことになる。そのアーキテクチャの概略は図３に示すようである。
Before describing this application, we first interpret proper nouns.
1OO2 Architecture: The 1OO2 architecture includes two parallel channels, both capable of performing safety functions. It is possible to allow a failure to occur in one channel on the premise that it does not affect the execution of the safety function, and only when dangerous failures occur in both channels will the failure of the safety function occur. An outline of its architecture is shown in FIG.
上記解釈に基づいて、以下、本出願の技術案を詳しく記載する。 Based on the above interpretation, the technical solution of the present application will be described in detail below.
図４に示すように、本実施例に記載の機能安全スイッチ量出力モジュールは、ＣＰＵユニットと、それぞれにＣＰＵユニットに結合された第１出力ユニット及び第２出力ユニットとを含む。ＣＰＵユニットは、第１出力ユニットまたは第２出力ユニットへ通信データを送信するとともに、受信された第１出力ユニットまたは第２出力ユニットからフィードバックされた診断データに基づいて故障情報を出力することにより、第１出力ユニットまたは第２出力ユニットのフェイルセーフを制御する。第１出力ユニットまたは第２出力ユニットは少なくとも、順次結合されたロジック回路、駆動回路、チェックバック回路及び出力スイッチと、駆動回路に結合された電源電圧検出回路とを含み、第１出力ユニットの出力スイッチＳＷ１と第２出力ユニットの出力スイッチＳＷ２とは直列に接続されている。ロジック回路の入力端は、ＣＰＵユニットから送信された通信データを入力するとともに駆動回路に出力し、もう１つの出力ユニットの電源電圧検出回路から出力された故障信号を受信し、ＣＰＵユニットと駆動回路との間の通信のオンオフを制御する。駆動回路は、ＣＰＵユニットから送信された通信データを受信し検証するとともに、検証に合格した後に通信データ情報に応じて出力スイッチのオフまたはオンを制御し、チェックバック回路の出力状態及び出力スイッチの線路診断情報を収集する。チェックバック回路は、スイッチの出力状態を検出してそれを駆動回路に送信し、電源電圧検出回路は、駆動回路の電源電圧を検出するとともに、検出電圧に基づいて制御信号をもう１つの出力ユニットのロジック回路に送信する。 As shown in FIG. 4, the functional safety switch amount output module according to this embodiment includes a CPU unit, and a first output unit and a second output unit each coupled to the CPU unit. The CPU unit transmits communication data to the first output unit or the second output unit, and outputs failure information based on the received diagnostic data fed back from the first output unit or the second output unit. Controls failsafe of the first output unit or the second output unit. The first output unit or the second output unit includes at least a logic circuit, a drive circuit, a checkback circuit, and an output switch coupled in sequence, and a power supply voltage detection circuit coupled to the drive circuit, and the output of the first output unit The switch SW1 and the output switch SW2 of the second output unit are connected in series. The input terminal of the logic circuit inputs communication data sent from the CPU unit and outputs it to the drive circuit, receives a failure signal output from the power supply voltage detection circuit of the other output unit, and connects the CPU unit and drive circuit. Controls on/off of communication between. The drive circuit receives and verifies the communication data transmitted from the CPU unit, and after passing the verification, controls the output switch to turn off or on according to the communication data information, and controls the output state of the checkback circuit and the output switch. Collect track diagnostic information. The checkback circuit detects the output state of the switch and sends it to the drive circuit, and the power supply voltage detection circuit detects the power supply voltage of the drive circuit and sends a control signal to another output unit based on the detected voltage. to the logic circuit.
本出願の実施例のスイッチ量出力モジュールにおいて、図４における第１出力ユニットを例として、第１出力ユニットは、駆動回路１、チェックバック回路１、モニタ回路１、電源電圧検出回路１、及び出力スイッチＳＷ１を含み、出力スイッチＳＷ１の一端は＋２４Ｖに結合され、他端は第２出力ユニットの出力スイッチＳＷ２の一端と直列に接続されており、出力スイッチＳＷ２の他端は、スイッチ量を出力して負荷に結合される。 In the switch amount output module of the embodiment of the present application, taking the first output unit in FIG. 4 as an example, the first output unit includes a drive circuit 1, a checkback circuit 1, a monitor circuit 1, a power supply voltage detection circuit 1, and an output It includes a switch SW1, one end of the output switch SW1 is coupled to +24V, the other end is connected in series with one end of the output switch SW2 of the second output unit, and the other end of the output switch SW2 outputs the switch amount. connected to the load.
本出願の実施例において、選択可能な実施形態として、システムの安全状態について、出力状態がｏｆｆであるべきであり、出力スイッチＳＷ１及び／またはＳＷ２のオフが必要であると考えられる。ＣＰＵユニットは、スイッチ量情報を含む制御データを駆動回路１へ送信する。駆動回路１は、受信された制御データを通信検証し、検証に合格すれば、ＣＰＵユニットから送信された制御データに応じて、出力スイッチＳＷ１がオフ状態であるか、それともオン状態であるかを制御する。駆動回路１はさらに、チェックバック回路１により出力スイッチＳＷ１の出力状態を収集し、出力スイッチＳＷ１からフィードバックされた線路状態を直接に読み取る。出力スイッチＳＷ１自体は線路故障診断機能を備えており、失効が発生した場合、故障情報を駆動回路にフィードバックすることができる。ＣＰＵユニットは駆動回路１からチェックバックデータを統合的に読み取るとともに、第１出力ユニット及び第２出力ユニットのチェックバックデータに応じて統合的に分析できる。 In the example of the present application, as a possible embodiment, it is considered that for the safe state of the system, the output state should be off, requiring the off of the output switches SW1 and/or SW2. The CPU unit transmits control data including switch amount information to the drive circuit 1. The drive circuit 1 performs communication verification of the received control data, and if the verification is passed, determines whether the output switch SW1 is in the OFF state or the ON state according to the control data transmitted from the CPU unit. Control. The drive circuit 1 further collects the output state of the output switch SW1 through the checkback circuit 1, and directly reads the line state fed back from the output switch SW1. The output switch SW1 itself has a line fault diagnosis function and can feed back fault information to the drive circuit in the event of a failure. The CPU unit can integrally read the checkback data from the drive circuit 1 and can integrally analyze the checkback data according to the checkback data of the first output unit and the second output unit.
駆動回路１の電源ＶＣＣ１に過電圧、不足電圧等の故障が発生すれば、電源電圧検出回路１はＶＣＣ１＿Ｃｈｅｃｋ故障信号を第２出力ユニットのロジックデバイス２に送信し、ロジックデバイス２は第２出力ユニットのＶＣＣ１＿Ｃｈｅｃｋ故障信号を受信するとともに、ロジックゲートチップＩＣ２が駆動回路２とＣＰＵユニットとの間の通信をオフにするように制御し、よって、駆動回路２はモニタ回路２へパルス信号を送信することがなく、１．６ｓのタイムアウトの後、モニタ回路２は駆動回路２へローレベル信号を出力することにより、対応する出力スイッチＳＷ２を駆動回路２に遮断させ、モジュールをフェイルセーフにさせる。 If a failure such as overvoltage or undervoltage occurs in the power supply VCC1 of the drive circuit 1, the power supply voltage detection circuit 1 sends a VCC1_Check failure signal to the logic device 2 of the second output unit, and the logic device 2 Upon receiving the VCC1_Check fault signal, the logic gate chip IC2 controls the communication between the drive circuit 2 and the CPU unit to be turned off, so that the drive circuit 2 can send a pulse signal to the monitor circuit 2. After a timeout of 1.6 seconds, the monitor circuit 2 outputs a low level signal to the drive circuit 2, thereby causing the drive circuit 2 to cut off the corresponding output switch SW2, thereby making the module fail-safe.
本出願の実施例において、選択可能な実施案として、駆動回路は一般的に、ＣＰＬＤ等のロジックチップを採用してプログラミングし、データ検証、及び制御信号を出力スイッチに出力する機能を実現する。モニタ回路は一般的に、単安定フリップフロップ回路を採用し、トリガーパルス時間は１．６ｓである。 In embodiments of the present application, as an optional implementation, the drive circuitry typically employs logic chips such as CPLDs to perform programming, data verification, and output control signals to the output switches. The monitor circuit generally employs a monostable flip-flop circuit, and the trigger pulse time is 1.6 seconds.
本出願はさらに、上記の機能安全スイッチ量出力モジュールに基づく診断処理方法を提出し、本実施例の概略フローチャートは図５に示すように、少なくとも出力スイッチ故障に基づいて診断処理を行うステップを含み、具体的には、
Ｓ１、プリセット状態に応じて出力スイッチＳＷ１及び出力スイッチＳＷ２の出力状態を周期的に制御するステップと、
Ｓ２、チェックバック回路が検出した出力状態をリードバックするステップと、
Ｓ３、１つの周期内にリードバックされた実際のチェックバック結果とプリセットされたチェックバック結果とを比較し、比較結果に基づいて、出力スイッチＳＷ１及び出力スイッチＳＷ２の出力を遮断するか否かを判断するステップと、を含む。
The present application further submits a diagnostic processing method based on the above-mentioned functional safety switch amount output module, and the schematic flowchart of this embodiment includes at least the step of performing diagnostic processing based on the output switch failure, as shown in FIG. ,in particular,
S1, periodically controlling the output states of the output switch SW1 and the output switch SW2 according to the preset state;
S2: reading back the output state detected by the checkback circuit;
S3: Compare the actual checkback result read back within one cycle with the preset checkback result, and decide whether to cut off the outputs of the output switch SW1 and the output switch SW2 based on the comparison result. and determining.
以下、図３の本実施例に示す複数の故障診断処理方法に基づいてそれぞれ説明し、これにより、当業者が本出願の技術案をよりよく理解することができる。 Hereinafter, a plurality of fault diagnosis processing methods shown in the embodiment of FIG. 3 will be explained respectively, so that those skilled in the art can better understand the technical solution of the present application.
出力スイッチ故障診断処理：いくつかの実施例において、出力スイッチに開放、短絡等の失効モードが存在する。出力スイッチ故障診断処理は主に出力スイッチＳＷ１及び出力スイッチＳＷ２の可能性がある開放、短絡等の失効モードを対象とする。 Output Switch Fault Diagnosis Processing: In some embodiments, output switches have failure modes such as open and short. The output switch failure diagnosis process mainly targets failure modes such as open and short circuits that may occur in the output switch SW1 and the output switch SW2.
ＣＰＵユニットは周期的に、下表のプリセット状態に応じて、１～４計４種の状態で循環し、出力スイッチＳＷ１及び出力スイッチＳＷ２の状態を順番に制御する。 The CPU unit periodically cycles through four states, 1 to 4, in accordance with the preset states shown in the table below, and sequentially controls the states of the output switch SW1 and the output switch SW2.
１つの周期を例として、ＣＰＵユニットの１つの周期での４つの実際のチェックバック結果と４つの予想結果とを比較し、実際のチェックバック結果と予想結果とが一致しなければ、出力スイッチＳＷ１または出力スイッチＳＷ２が故障したと考えられ、この場合、ＣＰＵユニットは、駆動回路１及び駆動回路２が同時に出力スイッチＳＷ１及び出力スイッチＳＷ２の出力を遮断するように制御し、フェイルセーフにする。負荷の誤動作を避けるために、診断のパルス幅は負荷の応答時間よりも小さくすべきであり、典型値は２ｍｓである。 Taking one cycle as an example, compare four actual checkback results and four expected results in one cycle of the CPU unit, and if the actual checkback results and expected results do not match, output switch SW1 Alternatively, it is considered that the output switch SW2 has failed, and in this case, the CPU unit controls the drive circuit 1 and the drive circuit 2 to simultaneously cut off the outputs of the output switch SW1 and the output switch SW2, thereby achieving a failsafe. To avoid load malfunctions, the diagnostic pulse width should be smaller than the load response time, with a typical value of 2ms.
通信故障診断処理：いくつかの実施例において、ＣＰＵユニットと駆動回路との間に通信故障が存在する。図４におけるＣＰＵユニットと駆動回路１との間で通信データの診断の具体的なステップを説明し、ＣＰＵユニットは、制御情報を含む通信情報を駆動回路１に送信し、駆動回路１は通信情報を受信して内部の通信データの検証を開始する。データ検証に合格する場合、駆動回路１はモニタ回路１へ１つのパルス信号を送信し、モニタ回路１の出力状態をそのまま維持することにより、モニタ回路１の出力は、駆動回路１の出力スイッチＳＷ１への出力状態に影響を与えない。 Communication failure diagnosis process: In some embodiments, a communication failure exists between the CPU unit and the drive circuit. The concrete steps of diagnosing the communication data between the CPU unit and the drive circuit 1 in FIG. 4 will be explained. The CPU unit transmits communication information including control information to the drive circuit 1, and the drive circuit 1 and starts verifying internal communication data. If the data verification passes, the drive circuit 1 sends one pulse signal to the monitor circuit 1, and by maintaining the output state of the monitor circuit 1 as it is, the output of the monitor circuit 1 is transferred to the output switch SW1 of the drive circuit 1. does not affect the output state.
ＣＰＵと駆動回路１との間の通信に故障が現れる場合、駆動回路１内部の通信データは検証に合格できず、駆動回路１はモニタ回路１へパルス信号を送信することがなく、モニタ回路１は１．６ｓのタイムアウトの後、出力状態が反転し、駆動回路１へローレベル信号を出力し、対応する出力スイッチＳＷ１がＯＦＦを出力するように強制し、モジュールをフェイルセーフにさせる。 If a failure appears in the communication between the CPU and the drive circuit 1, the communication data inside the drive circuit 1 cannot pass the verification, and the drive circuit 1 does not send a pulse signal to the monitor circuit 1. After a timeout of 1.6s, the output state is reversed and outputs a low level signal to the drive circuit 1, forcing the corresponding output switch SW1 to output OFF, making the module fail-safe.
ＣＰＵユニットの内部故障診断処理：ＣＰＵの内部のソフトウェア、ハードウェアは故障が現れる可能性があり、いくつかの実施例において、ＣＰＵユニットの内部に故障が発生した後、往々にしてシステムの安全状態を保証する１つの外部の独立回路が必要である。ＣＰＵユニットの内部に故障が発生した後、故障指示信号ＥＲＲＯＲをロジックデバイス１に発信し、ロジックデバイス１は故障指示信号ＥＲＲＯＲを受信してＩＣ１が動作を停止するように制御し、これにより、ＣＰＵユニットと駆動回路１との間の通信を切断する。 CPU unit internal fault diagnosis processing: A fault may appear in the software and hardware inside the CPU, and in some embodiments, after a fault occurs inside the CPU unit, the safety state of the system is often changed. One external, independent circuit is required to ensure that After a failure occurs inside the CPU unit, a failure indication signal ERROR is sent to the logic device 1, and the logic device 1 receives the failure indication signal ERROR and controls the IC1 to stop operating. The communication between the unit and the drive circuit 1 is cut off.
また、駆動回路１がＣＰＵユニットから送信される通信データを受信できないので、モニタ回路１へパルス信号を送信することができず、最終的に、モニタ回路１はタイムアウトで駆動回路１へローレベル信号を発信することにより、駆動回路は出力スイッチＳＷ１がＯＦＦを出力するように制御し、モジュールを安全な信号へ導く。 Furthermore, since the drive circuit 1 cannot receive the communication data sent from the CPU unit, the pulse signal cannot be sent to the monitor circuit 1, and eventually the monitor circuit 1 times out and sends a low level signal to the drive circuit 1. By transmitting , the drive circuit controls the output switch SW1 to output OFF, leading the module to a safe signal.
電源故障診断処理：いくつかの実施例において、駆動回路の電源は過電圧、不足電圧等の故障が発生する可能性がある。システムの安全状態を保証するために、図４に示す第１出力ユニットを例とし、駆動回路１の電源ＶＣＣ１に過電圧、または不足電圧等の故障が現れる場合、電源電圧検出回路１により故障が検出され、この場合の駆動回路１が既に給電異常の状態にあり、必ず出力を遮断できることを保証できないので、電源電圧検出回路１はロジックデバイス２へ信号を送信してＩＣ２をオフにすることにより、ＣＰＵユニットと駆動回路２との間の通信をオフにし、正常に動作する駆動回路２を利用して出力スイッチＳＷ２を遮断することにより、フェイルセーフを出力する。同じ理由により、駆動回路２の電源に故障が現れる場合、正常に動作する駆動回路１により出力スイッチＳＷ１を遮断することでモジュールをフェイルセーフにさせることができる。 Power supply failure diagnosis process: In some embodiments, the power supply of the drive circuit may experience failures such as overvoltage or undervoltage. In order to guarantee the safe state of the system, taking the first output unit shown in FIG. 4 as an example, if a failure such as overvoltage or undervoltage appears in the power supply VCC1 of the drive circuit 1, the failure is detected by the power supply voltage detection circuit 1. In this case, the drive circuit 1 is already in a power supply abnormal state and it cannot be guaranteed that the output can be cut off, so the power supply voltage detection circuit 1 sends a signal to the logic device 2 to turn off the IC 2. A fail-safe signal is output by turning off the communication between the CPU unit and the drive circuit 2 and using the normally operating drive circuit 2 to cut off the output switch SW2. For the same reason, if a failure occurs in the power supply of the drive circuit 2, the normally operating drive circuit 1 can shut off the output switch SW1, thereby making the module fail-safe.
線路故障診断処理：いくつかの実施例において、出力スイッチＳＷ１及び出力スイッチＳＷ２は負荷電流検出機能を備えている。負荷電流がプリセットしきい値の要求を満たせず、即ち、線路に故障が発生して短絡する時にプリセットのしきい値よりも大きく、または、線路に開放が発生する時にプリセットのしきい値よりも小さい場合、出力スイッチＳＷ１のチップの指示ピンの信号が逆転し、ＣＰＵユニットは、出力スイッチＳＷ１が指示する線路故障情報及び出力状態情報を駆動回路１を介して一緒にリードバックすることができる。 Line Fault Diagnosis Processing: In some embodiments, output switch SW1 and output switch SW2 are equipped with load current detection functionality. If the load current does not meet the requirements of the preset threshold, that is, it is greater than the preset threshold when a fault occurs in the line and a short circuit occurs, or it is greater than the preset threshold when an open line occurs in the line. If it is smaller, the signal on the indication pin of the chip of the output switch SW1 is reversed, and the CPU unit can read back the line fault information and the output status information indicated by the output switch SW1 together through the drive circuit 1.
以上の実施例に対する説明は、本出願の方法及びその核心思想への理解に寄与する。なお、当業者にとって、本出願の原理から逸脱しない前提で、本出願に対して若干の改良と修飾を行ってもよく、これら改良と修飾はいずれも本出願の請求項の保護範囲に該当する。 The above description of the embodiments will contribute to the understanding of the method of the present application and its core idea. It should be noted that those skilled in the art may make slight improvements and modifications to this application without departing from the principles of this application, and all of these improvements and modifications fall within the protection scope of the claims of this application. .
Claims (15)
ＣＰＵユニットと、それぞれ前記ＣＰＵユニットに結合された第１出力ユニット及び第２出力ユニットとを含み、
前記ＣＰＵユニットは、前記第１出力ユニットまたは前記第２出力ユニットへ通信データを送信するとともに、受信された前記第１出力ユニットまたは第２出力ユニットからフィードバックされた診断データに基づいて故障情報を出力することにより、前記第１出力ユニットまたは第２出力ユニットのフェイルセーフを制御し、
前記第１出力ユニットまたは第２出力ユニットは、少なくとも、順次結合されたロジック回路、駆動回路、チェックバック回路及び出力スイッチと、前記駆動回路に結合された電源電圧検出回路とを含み、前記第１出力ユニットの出力スイッチＳＷ１と前記第２出力ユニットの出力スイッチＳＷ２とは直列に接続されており、
前記ロジック回路の入力端は、前記ＣＰＵユニットから送信された通信データを入力するとともに前記駆動回路に出力し、もう１つの出力ユニットの電源電圧検出回路から出力された故障信号を受信し、前記ＣＰＵユニットと前記駆動回路との間の通信のオンオフを制御し、
前記駆動回路は、前記ＣＰＵユニットから送信された通信データを受信し検証するとともに検証に合格した後に前記通信データ情報に応じて前記出力スイッチのオフまたはオンを制御し、前記チェックバック回路の出力状態及び前記出力スイッチの線路診断情報を収集し、
前記チェックバック回路は、スイッチの出力状態を検出してそれを前記駆動回路に送信し、
前記電源電圧検出回路は、前記駆動回路の電源電圧を検出するとともに、検出電圧に基づいて制御信号をもう１つの出力ユニットのロジック回路に送信する、
ことを特徴とするスイッチ量出力モジュール。 A functionally safe switch quantity output module,
a CPU unit; a first output unit and a second output unit each coupled to the CPU unit;
The CPU unit transmits communication data to the first output unit or the second output unit, and outputs failure information based on received diagnostic data fed back from the first output unit or the second output unit. controlling the failsafe of the first output unit or the second output unit by
The first output unit or the second output unit includes at least a logic circuit, a drive circuit, a checkback circuit, and an output switch coupled in sequence, and a power supply voltage detection circuit coupled to the drive circuit, The output switch SW1 of the output unit and the output switch SW2 of the second output unit are connected in series,
An input terminal of the logic circuit inputs communication data transmitted from the CPU unit and outputs it to the drive circuit, receives a failure signal output from a power supply voltage detection circuit of another output unit, and receives communication data transmitted from the CPU unit. controlling on/off of communication between the unit and the drive circuit;
The drive circuit receives and verifies the communication data transmitted from the CPU unit, and after passing the verification, controls off or on of the output switch according to the communication data information, and controls the output state of the checkback circuit. and collecting line diagnosis information of the output switch,
the checkback circuit detects the output state of the switch and sends it to the drive circuit;
The power supply voltage detection circuit detects the power supply voltage of the drive circuit, and transmits a control signal to a logic circuit of another output unit based on the detected voltage.
A switch amount output module characterized by:
ことを特徴とする請求項１に記載のスイッチ量出力モジュール。 The output unit further includes a monitor circuit coupled to the drive circuit, the monitor circuit receiving a signal output from the drive circuit after data verification, and outputting a control signal to cause the drive circuit to open. or controlling off or on of the output switch by controlling to output a cutoff signal;
The switch amount output module according to claim 1, characterized in that:
ことを特徴とする請求項２に記載のスイッチ量出力モジュール。 If the data verification of the drive circuit fails, the monitor circuit is controlled to output a low level signal to the drive circuit by not outputting a pulse signal to the monitor circuit, and the data verification of the drive circuit is successful. After that, controlling the output state of the monitor circuit to be maintained as it is by transmitting a pulse signal to the monitor circuit,
The switch amount output module according to claim 2, characterized in that:
ことを特徴とする請求項２に記載のスイッチ量出力モジュール。 The monitor circuit includes a monostable flip-flop circuit.
The switch amount output module according to claim 2, characterized in that:
前記ロジックデバイスは、もう１つの出力ユニットの駆動回路の電源故障信号を受信することにより、この出力ユニットのロジックゲートチップのオンオフを制御する、
ことを特徴とする請求項１に記載のスイッチ量出力モジュール。 The logic circuit includes at least a logic gate chip and a logic device, and an input terminal of the logic gate chip receives communication data transmitted from the CPU unit, and receives the communication data after being converted by the logic gate chip. is output to the drive circuit,
The logic device controls on/off of the logic gate chip of the other output unit by receiving a power failure signal of the drive circuit of the other output unit.
The switch amount output module according to claim 1, characterized in that:
ことを特徴とする請求項５に記載のスイッチ量出力モジュール。 The CPU unit further controls the logic gate chip to turn off communication between the CPU unit and the drive circuit by transmitting a signal of an internal failure of the CPU unit to the logic device.
6. The switch amount output module according to claim 5.
ことを特徴とする請求項１に記載のスイッチ量出力モジュール。 The output switch SW1 and the output switch SW2 are switches having a load current detection function,
The switch amount output module according to claim 1, characterized in that:
ことを特徴とする請求項１～７のいずれか１項に記載のスイッチ量出力モジュール。 The drive circuit includes a logic chip CPLD.
The switch amount output module according to any one of claims 1 to 7.
Ｓ１、プリセット状態に応じて前記出力スイッチＳＷ１及び前記出力スイッチＳＷ２の出力状態を周期的に制御するステップと、
Ｓ２、前記チェックバック回路が検出した出力状態をリードバックするステップと、
Ｓ３、１つの周期内にリードバックされた実際のチェックバック結果とプリセットされたチェックバック結果とを比較し、比較結果に基づいて、前記出力スイッチＳＷ１及び前記出力スイッチＳＷ２の出力を遮断するか否かを判断するステップと、を含む、
ことを特徴とする診断処理方法。 A diagnostic processing method based on the switch amount output module according to any one of claims 1 to 8, comprising at least a step of performing diagnostic processing based on an output switch failure,
S1, periodically controlling the output states of the output switch SW1 and the output switch SW2 according to a preset state;
S2: reading back the output state detected by the checkback circuit;
S3: Compare the actual checkback result read back within one cycle with the preset checkback result, and decide whether to cut off the outputs of the output switch SW1 and the output switch SW2 based on the comparison result. a step of determining whether the
A diagnostic processing method characterized by:
Ｓ３１、前記ＣＰＵユニットの実際のチェックバック結果とプリセットされたチェックバック結果とが同じである場合、ステップＳ１～Ｓ３を繰り返してスイッチの出力状態を診断するステップと、Ｓ３２、ＣＰＵユニットの実際のチェックバック結果とプリセットされたチェックバック結果とが一致しない場合、前記ＣＰＵユニットは、２つの駆動回路が同時に前記出力スイッチＳＷ１及び前記出力スイッチＳＷ２の出力を遮断するように制御するステップと、を含む、
ことを特徴とする請求項９に記載の診断処理方法。 The step S3 is
S31: If the actual checkback result of the CPU unit is the same as the preset checkback result, repeating steps S1 to S3 to diagnose the output state of the switch; and S32: actually checking the CPU unit. If the back result and the preset check back result do not match, the CPU unit controls two drive circuits to simultaneously cut off the outputs of the output switch SW1 and the output switch SW2.
The diagnostic processing method according to claim 9, characterized in that:
ことを特徴とする請求項９に記載の診断処理方法。 The diagnostic processing method further includes a diagnostic process based on a communication failure, and based on verification of communication data between the CPU unit and the drive circuit, the output switch is determined based on the communication data information after passing the test. controlling the output of the
The diagnostic processing method according to claim 9, characterized in that:
ことを特徴とする請求項９に記載の診断処理方法。 The diagnostic processing method further includes a diagnostic process based on an internal failure of the CPU unit, and turns communication on and off by transmitting a failure signal to the logic circuit based on a failure of software or hardware inside the CPU unit. including the step of controlling the
The diagnostic processing method according to claim 9, characterized in that:
ことを特徴とする請求項９に記載の診断処理方法。 The diagnostic processing method further includes diagnostic processing based on a power failure, and controls to turn off communication between a drive circuit of another output unit and the CPU unit based on the detected power failure. The method further comprises the step of cutting off the output of the output switch for fail-safe purposes.
The diagnostic processing method according to claim 9, characterized in that:
ことを特徴とする請求項９に記載の診断処理方法。 The diagnostic processing method further includes a diagnostic process based on a line fault, in which the load current read back by the CPU unit and detected by the output switch is compared with a preset threshold value, and the output is adjusted according to the comparison result. controlling the output of the switch;
The diagnostic processing method according to claim 9, characterized in that:
ことを特徴とする請求項９～１４のいずれか１項に記載の診断処理方法。 the time of the one cycle is less than the response time of the load;
The diagnostic processing method according to any one of claims 9 to 14, characterized in that:
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011587822.6A CN112631256B (en) | 2020-12-29 | 2020-12-29 | Switching value output module with safe function and diagnosis processing method |
| CN202011587822.6 | 2020-12-29 | ||
| PCT/CN2021/120686 WO2022142528A1 (en) | 2020-12-29 | 2021-09-26 | Functionally safe switching value output module and diagnostic processing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023539613A true JP2023539613A (en) | 2023-09-15 |
Family
ID=75285773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023513528A Pending JP2023539613A (en) | 2020-12-29 | 2021-09-26 | Functionally safe switch quantity output module and diagnostic processing method |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2023539613A (en) |
| CN (1) | CN112631256B (en) |
| WO (1) | WO2022142528A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112631256B (en) * | 2020-12-29 | 2022-03-18 | 浙江中控技术股份有限公司 | Switching value output module with safe function and diagnosis processing method |
| CN113156297A (en) * | 2021-04-22 | 2021-07-23 | 广西柳工机械股份有限公司 | Fault diagnosis method, device and chip for switching value output circuit |
| CN113541672B (en) * | 2021-07-02 | 2024-04-23 | 浙江中控技术股份有限公司 | Risk degradation device and risk degradation method |
| CN113805518B (en) * | 2021-11-19 | 2022-03-08 | 华智生物技术有限公司 | Fault protection system and method for digital agriculture execution terminal |
| CN114545829B (en) * | 2022-02-28 | 2024-03-29 | 徐州徐工挖掘机械有限公司 | Signal output device, signal output control method, and construction machine |
| WO2024094140A1 (en) * | 2022-11-04 | 2024-05-10 | 中国石油化工股份有限公司 | Remote measurement and control terminal, and safety control system |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4868826A (en) * | 1987-08-31 | 1989-09-19 | Triplex | Fault-tolerant output circuits |
| JP4314027B2 (en) * | 2002-12-27 | 2009-08-12 | Ｉｄｅｃ株式会社 | Teaching pendant enable device |
| US7800875B2 (en) * | 2007-07-16 | 2010-09-21 | Honeywell Int Inc | Multi-level electronic protection system providing safe fault recovery for multiple digital control outputs |
| CN102375426B (en) * | 2010-08-09 | 2013-06-05 | 深圳市合信自动化技术有限公司 | Controlling apparatus of digital quantity output of PLC and controlling method thereof |
| CN103941718B (en) * | 2014-02-13 | 2017-07-11 | 浙江网新中控信息技术有限公司 | A kind of two take two failure safe export structure detecting systems |
| CN104270126A (en) * | 2014-09-10 | 2015-01-07 | 国家电网公司 | On-off output circuit, control method and monitoring method |
| HUE049330T2 (en) * | 2015-03-23 | 2020-09-28 | Siemens Ag | Burner assembly with a safety device |
| CN105137966B (en) * | 2015-10-20 | 2018-09-18 | 浙江中控技术股份有限公司 | A kind of output switch parameter channel detection methods and structure |
| CN106130537B (en) * | 2016-06-20 | 2019-09-03 | 北京安控科技股份有限公司 | A kind of 1OO2D functional safety digital quantity output circuit |
| CN106354121B (en) * | 2016-10-19 | 2019-03-12 | 交控科技股份有限公司 | A kind of safety control circuit, multi-channel control circuit and control method |
| CN110376932B (en) * | 2018-04-13 | 2021-05-07 | 沈阳中科博微科技股份有限公司 | Functional safety switching value output module with high diagnosis coverage rate |
| CN110647102B (en) * | 2019-10-21 | 2021-11-02 | 河南思维轨道交通技术研究院有限公司 | Intelligent safe output module |
| CN111781891B (en) * | 2020-06-10 | 2021-07-16 | 杭州凯尔达机器人科技股份有限公司 | Robot safety logic control system |
| CN112631256B (en) * | 2020-12-29 | 2022-03-18 | 浙江中控技术股份有限公司 | Switching value output module with safe function and diagnosis processing method |
-
2020
- 2020-12-29 CN CN202011587822.6A patent/CN112631256B/en active Active
-
2021
- 2021-09-26 JP JP2023513528A patent/JP2023539613A/en active Pending
- 2021-09-26 WO PCT/CN2021/120686 patent/WO2022142528A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022142528A1 (en) | 2022-07-07 |
| CN112631256B (en) | 2022-03-18 |
| CN112631256A (en) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2023539613A (en) | Functionally safe switch quantity output module and diagnostic processing method | |
| CN101634959B (en) | Dual redundant fault-tolerant system based on embedded type CPU, | |
| KR101079900B1 (en) | Static transfer switch device, power supply apparatus using the switch device and switching method thereof | |
| CN110794805B (en) | Robot safety circuit and control method thereof | |
| CN110095977B (en) | Redundancy device, master-slave module judging method, topology system and communication decision method | |
| CN105259863A (en) | PLC warm backup redundancy method and system | |
| CN114123731A (en) | Multi-parallel IPM fault protection device, system and method | |
| CN106814604B (en) | Triple-redundancy passive independent current mutual-detection power-off restarting system and method | |
| CN100476642C (en) | Diagnosis of parallel-connected redundant signal output channels | |
| CN111186464A (en) | Full electronic computer interlocking system based on switching button | |
| CN110376931B (en) | Functional safety current output module with high diagnosis coverage rate | |
| CN110888390A (en) | Digital quantity output redundancy circuit and PLC control system | |
| WO2012049572A1 (en) | Reliable signaling of fault conditions in battery systems with series-connected cells | |
| CN203643785U (en) | Switching value input module of gas turbine control system | |
| CN114545829B (en) | Signal output device, signal output control method, and construction machine | |
| CN108958228B (en) | Repeater with state diagnosis and feedback and fault diagnosis method thereof | |
| KR101782261B1 (en) | Digital output system | |
| CN112379615B (en) | Circuit and method for detecting chip fault of open-loop bus transceiver | |
| CN112506172B (en) | Multi-CPLD real-time monitoring device | |
| CN215376129U (en) | Electronic equipment and control circuit applied to same | |
| CN117171082B (en) | Low-power consumption chip and electronic equipment | |
| CN220455472U (en) | Switch detection device and robot | |
| US10887074B1 (en) | Full duplex communication using edge timing in a signal | |
| CN115159280A (en) | Three-channel elevator brake safety control circuit | |
| WO2023070558A1 (en) | Power management system, micro-controller unit, battery management system, and battery |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240408 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240507 |