JP2023529551A - 量子コンピューティング応用のための層状ハイブリッド量子アーキテクチャ - Google Patents

Abstract

量子システムは、複数の量子ビットを備える量子ビット・アレイを含む。バス共振器は、量子ビット・アレイ中の少なくとも１対の量子ビットの間に結合されている。量子ビットの少なくとも１つの量子ビット対の間にスイッチが結合されている。

Description

本開示は一般に超伝導デバイスに関し、より詳細には量子アレイにおける制御ロジックの統合に関する。

超伝導量子コンピュータは、量子コンピュータを超伝導電子回路で実現するものである。量子コンピューティングは、量子現象を情報処理および通信に応用することを研究する。量子コンピューティングの様々なモデルが存在し、最もよく知られているモデルは、量子ビットと量子ゲートの概念とを含む。量子ビットは２つの可能な状態をもつビットを一般化したものであるが、両方の状態の量子的重ね合わせ状態になることができる。量子ゲートは論理ゲートを一般化したものであるが、量子ゲートは、初期状態が与えられた１つまたは複数の量子ビットがゲートを量子ビットに適用した後に経験する変換を記述する。

今日、複数の量子ビットを含む量子プロセッサをスケーリングするための課題は、量子ビット間の相互作用を制御することである。マイクロ波のクロストークなどの超伝導量子ビット間の結合は、それらの中心周波数を離調することによって緩和され得る。量子ビット間結合定数を変える代わりに、量子ビットのエネルギーを非縮退化することによって実効的な結合は低減され得る。しかしながら、超伝導量子ビットがより大規模なシステムにスケーリングされるにつれて、量子ビットの遷移周波数のスペクトルの密度がますます高くなり、残留結合を抑制することがより困難になる。さらに、量子ビットの中心周波数を再編成することは困難であるばかりでなく、状態リークにもつながり得る。

例示的な実施形態によれば、量子システムは、複数の量子ビットを備える量子ビット・アレイを含む。バス共振器は、量子ビット・アレイ中の少なくとも１対の量子ビットの間に結合されている。スイッチは、量子ビット・アレイの少なくとも１つの量子ビット対の間に結合されている。

一実施形態では、スイッチはジョセフソン接合（ＪＪ）を有する結合共振器と一体化されている。

一実施形態では、スイッチはゲートを含み、ゲートは電子系に結合され、電子系はゲート上の電圧によって調整可能である。

一実施形態では、電子系は、ゲート上の電圧に基づいてインダクタンスを変化させるように構成されている。

一実施形態では、ゲートは、（ｉ）第１の臨界電流をもつ低インダクタンス状態と（ｉｉ）第２の臨界電流をもつ高インダクタンス状態との間でスイッチを調整するように構成され、第２の臨界電流は、第１の臨界電流よりも低い。

一実施形態では、スイッチは、超伝導電流をサポートする第１の状態と、高抵抗で超伝導電流なしをサポートする第２の状態とを有する。

一実施形態では、ゲート上の電圧は、ＪＪのインダクタンスを変化させるように作用する。

一実施形態では、スイッチは電子系によって分離された２つ以上の超伝導体を含む。

一実施形態では、電子系はグラフェンを含む。

一実施形態では、スイッチは、電圧制御型超伝導電流スイッチである。

一実施形態では、量子ビット・アレイの少なくとも１つの量子ビットについて、スイッチは、その少なくとも１つの量子ビットと量子ビット・アレイの読出し共振器との間に結合される。

一実施形態では、量子ビット対と量子ビットと読出し共振器との間のスイッチの組み合わせは、各量子ビットが個別に制御され、量子ビット周波数に依存しないように、アレイ中の個々の量子ビットを多重化するように構成される。

一実施形態では、量子ビット・アレイは、第１層における複数の量子ビット・アレイの一部である。第１層の複数の量子ビット・アレイは、それぞれ１つまたは複数のスイッチによって分離されている。

一実施形態では、複数の層のうちの少なくとも２つの層の間で量子ビット・アレイの非対称性がある。

一実施形態では、量子システムは複数の層を含み、各層は、隣接する層から１つまたは複数のスイッチによって分離された少なくとも１つの量子ビット・アレイを有する。

一実施形態では、量子ビット・アレイ中の２つ以上の量子ビットは、実質的に同様の量子ビット周波数を有する。

一実施形態では、複数の層は、バンプ・ボンディングによって互いに積層される。

一実施形態では、量子ビット・アレイの少なくとも１つの量子ビットは、少なくとも１つのスイッチによって遮断される。

一実施形態によれば、量子システムを制御する方法は、複数の量子ビットを有する量子ビット・アレイを提供することを含む。バス共振器は、量子ビット・アレイ中の各対量子ビットの間に結合される。（ｉ）ジョセフソン接合（ＪＪ）スイッチによって、量子ビット・アレイの少なくとも１つの量子ビット対が分離されるか、または（ｉｉ）第２のＪＪスイッチによって、量子ビット・アレイの少なくとも１つの量子ビットが読出し共振器から分離されるか、のうち少なくとも１つ。

一実施形態では、ＪＪスイッチのゲートに電圧を印加することによって、ＪＪスイッチのゲートの電子系のインダクタンスが変化させられる。

一実施形態では、２つ以上の超伝導体が、ＪＪスイッチの電子系によって分離されている。

一実施形態では、各量子ビットが個別に制御され、量子ビット周波数に依存しないように、個々の量子ビットは、アレイ中のＪＪスイッチおよび第２のＪＪスイッチを含む複数のスイッチによって多重化されている。

一実施形態では、量子ビット・アレイは複数の層に積層されている。複数の層の各量子ビットは、複数のスイッチによって個別に制御され、量子ビット周波数に依存しない。

一実施形態によれば、量子ビット・システムは、複数の量子ビットを備える量子ビット・アレイを含む。バス共振器は、量子ビット・アレイ中の各対の隣接する量子ビットの間に結合されている。（ｉ）スイッチが、量子ビット・アレイの各量子ビット対の間に結合されているか、または（ｉｉ）量子ビット・アレイの少なくとも１つの量子ビットについて、スイッチが、少なくとも１つの量子ビットと量子ビット・アレイの読出し共振器との間に結合されているか、のうちの少なくとも１つ。

一実施形態では、スイッチはジョセフソン接合（ＪＪ）を有する結合共振器と一体化されている。各スイッチはゲートを含み、ゲートは電子系に結合され、電子系はゲート上の電圧によって調整可能である。電子系は、ゲート上の電圧に基づいてＪＪのインダクタンスを変化させるように構成されている。

一実施形態では、量子ビット対と量子ビットと読出し共振器との間のスイッチの組み合わせは、各量子ビットが個別に制御され、量子ビット周波数に依存しないように、アレイ中の個々の量子ビットを多重化するように構成される。

これらおよび他の特徴は、添付の図面と関連して読まれるべきであり、それらの例示的な実施形態の以下の詳細な説明から明らかになるであろう。

図面は、例示的な実施形態のものである。図面は、すべての実施形態を説明していない。他の実施形態は、追加または代替に使用し得る。明白または不要であり得る詳細は、スペースの節約またはより効率的な説明のために省略され得る。いくつかの実施形態は、追加の構成要素もしくはステップを用いて、または説明されるすべての構成要素もしくはステップを用いずに、あるいはその両方で実施され得る。異なる図面に同じ数字が表示されている場合は、同一または類似の構成要素またはステップを指している。

量子ビット・アレイのアーキテクチャの一例を示す図である。 例示的な実施形態と一致する、量子ビットと対応する読出し共振器との間にアイソレーションを有する量子ビット・アレイの例示的なアーキテクチャを示す図である。 例示的な実施形態と一致する、異なる種類の構成要素間のアイソレーションを有する量子ビット・アレイの例示的なアーキテクチャを示す図である。 例示的な実施形態と一致する、３次元多重化アーキテクチャの例を示す図である。 異層間の対称性がない３次元多重化アーキテクチャを示す図である。 例示的な実施形態と一致する、図２から図６のスイッチを実装するために使用され得る例示的なスイッチを示す図である。 例示的な実施形態と一致する、２つの量子ビット間の遮断または量子ビットと読出し共振器との間の遮断あるいはその両方を提供するために使用され得るスイッチの上面図である。 例示的な実施形態と一致する、ジョセフソン接合スイッチとして使用され得る半導体構造の側断面図である。 例示的な実施形態と一致する、ＪＪスイッチとして使用される量子井戸ヘテロ構造の側断面図である。 例示的な実施形態と一致する、バリアの上にエピタキシャル超伝導体構造を有するジョセフソン接合スイッチの側断面図である。 例示的な実施形態と一致する、超伝導体構造が半導体基板の上に直接構築されるジョセフソン接合スイッチの側断面図である。 ２つの超伝導体構造の間に絶縁基板上に堆積させられたグラフェン層を有するジョセフソン接合スイッチの側断面図を提供する図である。

概観
以下の詳細な説明では、関連する教示の完全な理解を提供するために、多数の具体的な詳細を例として述べる。しかしながら、本教示は、そのような詳細がなくても実施され得ることは明らかであろう。他の例では、本教示の様態を不必要に不明瞭にすることを避けるために、よく知られた方法、手順、構成要素、または回路、あるいはその組み合わせは、詳細な説明をせずに、比較的大まかに説明している。

本開示は一般に超伝導デバイスに関し、より具体的には、量子アレイ中ならびに量子アレイ間の制御ロジックの統合に関する。量子ビットに関連する電磁エネルギーは、いわゆるジョセフソン接合（ＪＪ）にならびに量子ビットを形成するために使用される容量性要素および誘導性要素に蓄積され得る。一例では、量子ビットの状態を読み出すために、マイクロ波信号が、本明細書では量子ビット周波数と呼ばれることもあるキャビティ周波数で、量子ビットに結合するマイクロ波読出しキャビティに印加される。送信された（または反射された）マイクロ波信号は、ノイズを遮断または低減して信号対ノイズ比を向上させるために使用される複数の熱的アイソレーション・ステージおよび低ノイズ・アンプを通過する。リターン／出力されたマイクロ波信号の振幅または位相あるいはその両方は、量子ビットが脱位相（dephase）して基底状態になったか、それとも励起状態になったかなど、量子ビットの状態に関する情報を伝える。量子ビットの状態に関する量子情報を伝えるマイクロ波信号は通常弱い（たとえば、数マイクロ波光子のオーダー）。この微弱な信号を測定するために、出力チェーンの信号対ノイズ比を改善するために量子力学により規定される最小量のノイズを付加するとともに、量子信号をブーストするために、ジョセフソン増幅器や進行波パラメトリック増幅器（ＴＷＰＡ：travelling-wave parametric amplifier）など、低ノイズの量子制限された増幅器（ＱＬＡ：quantum-limited amplifier）が、量子システムの出力でプリアンプ（すなわち増幅第１段）として使用され得る。ジョセフソン増幅器に加え、ジョセフソン・サーキュレータ、ジョセフソン・アイソレータ、およびジョセフソン・ミクサなどのジョセフソン増幅器またはジョセフソン・ミクサを用いた特定のジョセフソンマイクロ波コンポーネントは、スケーラブルな量子プロセッサにおいて使用され得る。

より多くの量子ビットを搭載する能力は、量子コンピュータの可能性を現実のものとするために重要である。量子コンピュータの計算能力と信頼性を向上させるためには、主に２つの面からの改善が必要である。第一に、量子ビット数そのものである。量子プロセッサにおける量子ビットが多ければ多いほど、操作され得る状態や保存され得る状態が原理的に多くなる。第二に、低いエラー・レートであり、それは、量子ビットの状態を正確に操作し、単に信頼性の低いデータではなく、一貫した結果を提供する一連の操作の実行に関連する。したがって、量子コンピュータの耐故障性を改善するためには、多数の物理量子ビットを使用して論理量子ビットが格納されるべきである。このように、局所情報を非局在化することで、量子コンピュータは局所誤りの影響を受けにくくなり、古典的コンピュータのパリティ・チェックに類似した、量子ビットの固有基底（eigenbasis）で測定する性能が向上し、耐障害性がより高い量子ビットに進化することが可能となる。

量子誤り訂正符号により、原理的に信頼性の高い大規模量子コンピューティングが可能になる。表面符号（surface code）などの符号は、量子ビットの２次元配列で実装され得、それらの量子ビットの各々は隣接する量子ビットとしか相互作用しないという制約があるため、現在、好まれている。この制約は、各論理量子ビットは物理量子ビットのパッチに符号化されることを意味し、誤り訂正能力が高まるにつれてパッチの直径は大きくならざるを得ない。この場合、各論理量子ビットに対して、数百、または数千もの物理量子ビットが使用されることがある。一実施形態では、提案するアーキテクチャがこの制約を緩和し、物理的に離れた少数の量子ビットが相互作用することを可能にする。このような、相互作用が小さい定数次数のグラフで記述される系では、より効率的な量子誤り訂正符号のファミリを実装することが可能である。たとえば、量子伸長器符号（quantum expander code）は、多くの論理量子ビットを高率符号の同じ符号ブロックに符号化することができ、その結果、オーバーヘッドは小さい定数に漸近的に近づくことができる。

次に、量子ビット・アレイのアーキテクチャの一例を示す図１を参照する。たとえば、量子ビット・アレイ１００は、図１に円で表される量子ビットを本明細書では格子（lattice）と呼ばれることもある平面２次元（２Ｄ）グリッド上に配置する、表面符号アーキテクチャに基づき得る。限定としてではなく例として、量子ビット・アレイは３×３として配置された９個の量子ビットの格子であるが、他のサイズおよび構成が本明細書の教示によってサポートされることが理解されよう。量子ビット１０２（１）から１０２（９）の各々は、図１に実線で表されるコプレーナ導波路（ＣＰＷ：coplanar waveguide）共振器（本明細書ではバス共振器と呼ぶことがある）を使用して通信を行う。量子ビットの各対（たとえば１１６）は、容量結合を介して結合される。これらのバス共振器は、たとえば、量子ビット対１１６など２つ以上の量子ビットをエンタングルするために使用され得る。

量子ビットの状態は、図１に破線で表される、本明細書で読出し共振器と呼ぶこともある共振型読出し線を使用して測定される。一実施形態では、読出し共振器はＣＰＷである。これらの読出し共振器は、対応する量子ビットの状態を決定するために使用される。

前述したように、各量子ビットのシグナル・インテグリティを維持するためには、格子中の１０２（１）から１０２（９）の各量子ビットが異なる量子ビット周波数を有することが有益であろう。たとえば、量子ビット１０２（１）は５ＧＨｚの量子ビット周波数を有し得、量子ビット１０２（２）は５．５ＧＨｚの量子ビット周波数を有し得、量子ビット１０２（３）は５．７ＧＨｚの量子ビット周波数を有し得る、などである。このようにして、各個々の量子ビットのエンタングルされていない状態が容易に実現され、量子ビット１１６などの量子ビット間の周波数衝突が回避され得る。異なる量子ビット周波数を有しなければ、２つの量子ビット（たとえば、量子ビット対１１６）間のマイクロ波クロストークが周波数衝突を受け、量子コンピュータの性能を低下させ得る。しかしながら、今日の製造プロセスでは、量子ビット・アレイ１００における１０２（１）から１０２（９）の各個々の量子ビットの量子ビット周波数の十分な制御を達成できないことがある。

したがって、本明細書の教示は、実質的に同様の量子ビット周波数を有する量子ビット・アレイ中の量子ビットを調整することが可能であるとともに、量子ビット間のアイソレーションを提供し、以て量子ビット周波数を制御する際の半導体プロセス能力に対する感度を低減する。アレイ中の量子ビットは互いに減結合（decouple）されるため、周波数の衝突を避けるとともに、マイクロ波のクロストークを大幅に低減し得る。本明細書の教示により、アレイ中の量子ビットは、実質的に同様の量子ビット周波数をもつにもかかわらず、エンタングルされないでいることができる。さらに、量子ビットのコヒーレンス時間が改善される。

例示的ハイブリッド量子アーキテクチャ
図２は、例示的な実施形態と一致する、量子ビットと対応する読出し共振器との間にアイソレーションを有する量子ビット・アレイの例示的なアーキテクチャ２００である。アーキテクチャ２００は、図１のアーキテクチャに関して説明したものと同様の特徴を有し、したがって、簡潔さのためにここでは繰り返さない。例としてのみであり、限定のためではないが、図２の２０２（１）から２０２（９）の量子ビット・アレイは、９個の相互接続された量子ビットを備える格子である。量子ビットの各々は、実線で表されるバス共振器によって結合されている。図１とは対照的に、図２のアーキテクチャ２００は、本明細書において破線で表される読出し共振器と呼ばれることもある読出し線と、対応する量子ビット（たとえば、２０２（１）から２０２（９））との間に位置するスイッチ（たとえば、２０８（１）から２０８（８））を含む。

たとえば、量子ビット２０２（１）にアクセスするために、スイッチ２０８（１）は適切な信号（たとえば、事前決定された電圧）によって起動させられ得るが、残りのスイッチ２０８（２）から２０８（８）は起動させられない。このように、単一の読出し線がアレイ中のすべての量子ビットにそれぞれのスイッチを介してアクセスするために使用され得、それによって、たとえ量子ビット・アレイ中の１つまたは複数の量子ビットにおいて周波数が実質的に同様であっても、マイクロ波クロストークが緩和される。一実施形態では、中心の量子ビット２０２（５）用の読出し共振器（図示せず）が存在し、これは、たとえば、バンプ・ボンディング技術でアクセスされ得る。したがって、中心の量子ビット２０２（５）読出し共振器などのいくつかの読出し共振器は、実質的に別の層上に存在し得る。

ここで、例示的な実施形態と一致する、異なる種類の構成要素間のアイソレーションを有する量子ビット・アレイの例示的なアーキテクチャ３００である図３を参照する。アーキテクチャ３００は、図１および図２の文脈で説明したものと同様の特徴を有し、したがって、簡潔さのためにここでは繰り返さない。アーキテクチャ３００は、図３において中空の四角３０２（１）から３０２（１２）として表される、対の量子ビットの間のスイッチを含む。たとえば、量子ビット２０２（１）と２０２（２）は、スイッチ３０２（１）によって分離される。アーキテクチャ３００は、読出し共振器と量子ビットとの間にＪＪスイッチ（すなわち、中空でない黒四角）を使って描かれているが、様々な実施形態において、ＪＪスイッチ３０２（１）から３０２（１２）は、読出し共振器と量子ビット２０２（１）から２０２（９）との間にＪＪスイッチがないアーキテクチャにもあり得る。いくつかの実施形態では、量子ビット間のスイッチ（３０２（１）から３０２（１２））または量子ビット（すなわち、図３において中空でない黒四角として表される）あるいはその両方と読出し共振器との間のスイッチは、ジョセフソン接合（ＪＪ）である。アーキテクチャ３００のスイッチの組み合わせは、対応する量子ビット２０２（１）から２０２（９）の多重化を提供する。たとえば、Ｉ／Ｏ（input/output）ラインは分割され、多くのＩ／Ｏラインに割り振られて、以てツリー構造を生成することができる。このスイッチは、様々なラインへのアクセスを開閉し、量子ビットの制御の有効か無効かを切り替えることができる。したがって、たとえ量子ビットが実質的に同様の周波数を有していても、多重化により、隣接する量子ビットからの干渉なしに、スイッチの組み合わせが特定の量子ビットを励起するために使用され得る。

本明細書の教示は、２次元の構成に限定されない。実際、本明細書で述べた量子アーキテクチャは、多層アーキテクチャにも適用可能である。この点に関して、図４は、例示的な実施形態と一致する、例示的な３次元（３Ｄ）多重化アーキテクチャ４００を示す。図４の例では、層の各アレイだけでなく、層間にも対称性がある。たとえば、各層は、図４の層１における４０１（１）から４０１（３）のような複数の量子ビット・アレイを備え得る。各量子ビット・アレイは、読出し共振器間または量子ビット間あるいはその両方に（たとえば、ＪＪ）スイッチを含み得る。これらの量子ビット・アレイ４０１（１）から４０１（３）の各々は、互いに等間隔で一列に配置される。図４の層２および層３には、実質的に同様に対称的な層が互いに積層されている。いくつかの実施形態では、各量子ビット・アレイに別々のパッチが存在し得、またはすべての量子ビット・アレイは完全多重化のためのスイッチによって連結され得る（図示せず）。本明細書の教示により、量子ビットの少なくともいくつかが実質的に同様の量子ビット周波数を有する場合であっても、各量子ビットを量子ビット間と同様に外部ノイズから保護しながら多重化読出しを行う、対称的な３Ｄ量子ビット・アレイが実現され得る。

様々な実施形態において、層内または層間に対称性がある必要はないことに留意されたい。この点に関して、図５は、異なる層間の対称性がない３Ｄ多重化アーキテクチャ５００を示す。たとえば、図５の層１と層２との間で示されるように、各層は、独自の配置または異なる数の量子ビット・アレイあるいはその両方を有し得る。層１は２つの量子ビット・アレイ５０１（１）および５０１（２）を有し、層２は３つの量子ビット・アレイ５０２（１）、５０２（２）、および５０２（３）を有する。さらに、図５の層３の量子ビット・アレイ５０３（１）から５０３（３）によって示されるように、共通の層上の量子ビット・アレイ間に対称性さえある必要はない。さらに、各量子ビット・アレイ５０１（１）から５０３（３）は共通の格子（たとえば、３×３）を有するものとして示されているが、格子は層間または層内でさえも異なり得る。したがって、本明細書の教示は、層間だけでなく各層内でも非対称な多層量子ビット・アーキテクチャをサポートする。一実施形態では、複数層の量子ビット・アレイは、バンプ・ボンディングの方法で積層される。

アーキテクチャ２００から５００は、１つまたは複数の量子ビットの量子ビット周波数が実質的に同様である場合でも、増加したコヒーレンス時間（たとえば、量子状態の存続）を提供する。さらに、本書で説明した戦略的な位置に配置されたスイッチによる多重化アーキテクチャによって、不要な遷移周波数をもつ量子ビットを遮断し、以てそこから発生するクロストークを回避することができる。一例では、誤動作している、または単に望ましくない量子ビットは、本明細書で説明するスイッチの組み合わせによって遮断され得る。

例示的スイッチ
図６は、例示的な実施形態と一致する、図２から図５のスイッチを実現するために使用され得る例示的なスイッチを示す。たとえば、図２において、スイッチ６００は、スイッチ２０８（１）から２０８（８）を実現するために使用され得る。別の例によれば、図３において、スイッチ６００は、スイッチ３０２（１）から３０２（１２）を実現するために使用され得る。図６のスイッチ６００は、結合共振器と一体化されたゲート電圧制御型スイッチの形態である。スイッチ６００は、２つの超伝導体構造６０８および６１０に重なるゲート６０６を含む。ゲート６０６に適切な電圧が印加されると、ゲート調整可能電子系６０４は、２つの超伝導体構造６０８と６１０との間に経路を生成する。一実施形態では、スイッチ６００はジョセフソン接合（ＪＪ）であり、ゲート調整可能電子系６０４によって提供される弱いリンクによって結合される２つ以上の超伝導体（たとえば、６０８および６１０）を含む。様々な構成において、ゲート調整可能電子系６０４の弱いリンクは、非超伝導金属の短い一部分（Ｓ－Ｎ－Ｓ）、または接触点における超伝導を弱める物理的狭窄部（Ｓ－ｓ－Ｓ）を有することができる。一実施形態では、スイッチ６００は、調整可能なジョセフソン・インダクタンスを有し、以て調整可能なＪＪを提供する。

次に、例示的な実施形態と一致する、スイッチ７００の上面図を追加の詳細とともに示す図７を参照する。図７の例では、スイッチ７００は、２つの超伝導体構造７１２および７１４に重なるゲート７１０を含む。スイッチ７００は、グラウンド・プレーン７０２に実質的に囲まれたＪＪであり得る。構造７０４は、コプレーナ導波路バスの一部の上面図を示す。コプレーナ導波路は、グラウンド・プレーンと中心導体とを備える。図７に示す導波路の部分は、ＪＪスイッチを含む。図７の例では、点線７０４で概略を示したゲート調整可能電子系は「Ｔ」字形を成し、その目的は、電子系の一部をグラウンドへの接続として使用するためである。様々な実施形態において、グラウンド・プレーンのノッチは、厳密には必要ではなく、他の形状を使用され得る。このノッチは、グラウンドとの接点を形成する電子系の部分を示すものである。各超伝導構造７１２および７１４は、対応する量子ビットにつながる。

したがって、ゲート部７１０のゲート調整可能な電子系７０４の一部分（たとえば、半導体、グラフェンなど）が、超伝導共振器回路を要所で遮断してスイッチを形成する。様々な実施形態では、その要所は、量子ビット対間、または量子ビットと読出し共振器との間、あるいはその両方を含み得る。たとえば、ある電圧が印加された（たとえば、金属）ゲート７１０は、臨界電流が高い（≒１～１０μＡ）低インダクタンス状態と臨界電流が低い（≒１０ｎＡ）高インダクタンス状態との間で切り替わるようにＪＪスイッチを調整する。

本明細書で説明するスイッチは、調整可能な強いＺＺ結合を通じて高速なスイッチング時間を実現する。限定ではなく例として、約１ＫΩのスイッチの抵抗と１ｐＦの容量とを用いれば、１ｎｓのスイッチング時間が達成され得る。

一実施形態において、ここで説明するスイッチは、電圧制御型超伝導電流スイッチである。これに対し、磁束制御スイッチは電流に依存している。電流の使用は、量子ビット・チップのクロストークの増加、クライオスタットへの熱負荷の増加につながることがあり、または磁束を生じさせるために必要とされる構造（線材コイルなど）に関するオーバーヘッドの大幅な増加を要求することがあり、あるいはその両方が起こり得る。電圧制御型超伝導電流スイッチを使用することによって、磁束ベースの手法に関連するこれらの問題が回避され得る。

スイッチの主要な位置およびスイッチの上面図に関する前述の説明とともに、例示的スイッチの断面の大まかな議論を提供することは有用であり得る。そのために、図８から図１２は、本明細書で説明するＪＪスイッチを実装するために使用され得る様々な例示的なスイッチの異なる側断面図を提供する。より詳細には、図８は、例示的な実施形態と一致する、ＪＪスイッチとして使用され得る半導体構造の側断面図である。半導体構造体８００は、絶縁基板８０２を含む。絶縁基板８０２上に堆積させられた２つの超伝導体を分離する半導体８２０がある。一実施形態では、本明細書で電子系と呼ばれることもある半導体８２０は、インジウムヒ素（ＩｎＡｓ）である。

図９は、例示的な実施形態と一致する、ＪＪスイッチとして使用される量子井戸ヘテロ構造の側断面図である。一実施形態では、半導体構造９００は、ＩｎＡｓで構築される量子井戸９２０と、ＩｎＧａＡｓで構築されるバリア９１０、９３０とを含む。バリア９１０は、量子井戸９２０上に堆積させられた２つの超伝導体構造を分離する。量子井戸９２０を使用することで、高い移動度が実現され得、以て超伝導体要素間で多くの電子を輸送することが可能になる。他の実施形態では、他の半導体が使用され得る。たとえば、半導体構造は、シリコンゲルマニウム（ＳｉＧｅ）を含むバリア９１０および９３０で挟まれる、ゲルマニウム（Ｇｅ）の層９２０から構築され得る。

図１０は、例示的な実施形態と一致する、バリア１０１０の上にエピタキシャル超伝導体構造１０４０を有するＪＪスイッチの側面断面図である。第１のバリア層１０３０がある。バリア層１０１０の上に量子井戸１０２０が構築されている。絶縁体１０５０によって分離された２つのエピタキシャル超伝導体セグメント１０４０がある。

一実施形態では、半導体構造１０００の量子井戸１０２０はＩｎＡｓで構築され、バリア１０３０、１０３０はＩｎＧａＡｓで構築されている。量子井戸９２０の上に堆積させられた２つの超伝導体構造を分離するバリア９１０がある。たとえば、半導体量子井戸層１０２０はゲルマニウム（Ｇｅ）で構築され得、バリア１０１０、１０３０はシリコンゲルマニウム（ＳｉＧｅ）を含む。

次に、例示的な実施形態と一致する、超伝導体構造１１１０が半導体基板１１３０の上に直接構築されたＪＪスイッチ１１００の側断面図である図１１を参照する。たとえば、このようなＪＪスイッチ１１００は、スイッチを製造する際の半導体プロセスの簡略化およびコスト低減のために実施され得る。一実施形態では、ＪＪスイッチの性能をさらに向上させるために、グラフェン層が使用され得る。この点に関して、図１２は、絶縁基板１２３０上に堆積させられた、２つの超伝導体構造１２２０の間にグラフェン層１２１０を有するＪＪスイッチの側断面図を提供する。

結論
本教示の様々な実施形態の説明は、説明のために提示されたが、開示された実施形態を網羅的であること、または限定することを意図するものではない。説明した実施形態の範囲および要旨から逸脱することなく、多くの改変および変形が当業者には明らかになろう。本明細書で使用する用語は、実施形態の原理、市場で見出される技術の実用化または技術改善、あるいは当業者が本明細書に開示された実施形態を理解するためにするために最もよく説明するために選択されたものである。

以上、最良の状態または他の例あるいはその両方と考えられるものを説明したが、そこに様々な改変が行われ得ること、ならびに本明細書に開示した主題は様々な形態および例で実施され得ること、ならびに本教示は多数の用途に適用され得、その一部のみが本明細書に記載されていることが理解されよう。以下の特許請求の範囲により、本教示の真の範囲内に入るあらゆるすべての応用、改変および変形を主張することが意図されている。

本明細書で説明した構成要素、ステップ、特徴、目的、利益および利点は、単に例示に過ぎない。それらのいずれも、それらに関連する議論も、保護の範囲を限定することを意図していない。本明細書では様々な利点について述べてきたが、すべての実施形態が必ずしもすべての利点を含むわけではないことは理解されよう。特に断りのない限り、本明細書に記載されているすべての寸法、数値、評価、位置、大きさ、その他の仕様は、後述の特許請求の範囲を含め、概算値であり、厳密ではない。これらは、それらが関連する機能およびそれらが関連する技術分野における慣例と整合する合理的な範囲を有することが意図されている。

多数の他の実施形態も企図されている。これらは、構成要素、ステップ、特徴、目的、利益、および利点が、より少ない、追加的な、または異なるあるいはその組み合わせの実施形態を含む。これらはまた、構成要素またはステップあるいはその両方の、配置または順序あるいはその両方が異なる実施形態を含む。

以上、例示的な実施形態に関連して説明したが、「例示的」という用語は、最良でも最適でもなく、単に例として意味されることは理解されたい。すぐ上に記載されている場合を除き、記載または図示されているものは、特許請求の範囲に記載されているか否かにかかわらず、構成要素、ステップ、特徴、目的、利益、利点、または同等物を公衆に献呈させることを意図したものではなく、また解釈されるべきものでもない。

本明細書で使用する用語や表現は、本明細書に別段の定めがある場合を除き、対応するそれぞれの調査および研究領域に関して、当該用語や表現に付与される通常の意味を有するものと理解されよう。第１、第２などの関係用語は、ある実体または行為を別の実体または行為から区別するためにのみ使用され、そのような実体間または行為間の実際のそのような関係または順序を必ずしも要求または暗示するものではない。用語「ｃｏｍｐｒｉｓｅ（備える、含む、有する）」、「ｃｏｍｐｒｉｓｉｎｇ（備える、含む、有する）」、またはその他の変形は、要素のリストを有するプロセス、方法、物品、または機器がそれらの要素のみを含むのではなく、明示的にリストされていない他の要素または当該プロセス、方法、物品、または機器に固有の要素を含み得るように、非排他的包含を対象とすることを意図している。「ａ」または「ａｎ」で始まる要素は、さらなる制約なしに、その要素を含むプロセス、方法、物品、または機器における追加の同一要素の存在を排除するものではない。

本開示の要約は、読者が技術開示の本質を迅速に把握することが可能となるために提供される。特許請求の範囲の解釈や意味の限定に使用されないという理解で提出されている。加えて、前述の詳細な説明において、開示を円滑にする目的で、様々な実施形態において様々な特徴がグループ化されていることが見られ得る。この開示方法は、主張された実施形態が各請求項に明示的に記載されている以上の特徴を有するという意図を反映したものと解釈されるべきではない。むしろ、以下の請求項が表すように、発明の主題は、単一の開示された実施形態のすべての特徴よりも少ない特徴に存在する。したがって、以下の請求項は、各請求項が個別に請求される対象としてそれ自体で成立するものであり、詳細な説明に組み込まれるものである。

Claims (25)

1. 量子システムであって、
   複数の量子ビットを含む量子ビット・アレイと、
   前記量子ビット・アレイ中の少なくとも１対の量子ビットの間に結合されるバス共振器と、
   前記少なくとも１対の量子ビットの間に結合されるスイッチと
   を備える、量子システム。
2. 前記スイッチがジョセフソン接合（ＪＪ）を有する結合共振器を備え、
   前記スイッチが前記バス共振器と一体化されている、請求項１に記載の量子システム。
3. 前記スイッチは電子系に結合されたゲートを備え、前記電子系が前記ゲート上の電圧によって調整可能である、請求項１ないし２のいずれか一項に記載の量子システム。
4. 前記電子系が、前記ゲート上の電圧に基づいてインダクタンスを変化させるように構成されている、請求項３に記載の量子システム。
5. 前記ゲートが、（ｉ）第１の臨界電流をもつ低インダクタンス状態と、（ｉｉ）第２の臨界電流をもつ高インダクタンス状態との間で前記スイッチを調整するように構成され、前記第２の臨界電流が前記第１の臨界電流よりも低い、請求項３ないし４のいずれか一項に記載の量子システム。
6. 前記スイッチが、超伝導電流をサポートする第１の状態を有し、
   第１のスイッチが、高抵抗で超伝導電流なしをサポートする第２の状態を有する、請求項１ないし５のいずれか一項に記載の量子システム。
7. 前記ゲート上の前記電圧が、前記ＪＪのインダクタンスを変化させるように作用する、請求項３ないし６のいずれか一項に記載の量子システム。
8. 前記スイッチが、前記電子系によって分離された２つ以上の超伝導体を備える、請求項３ないし７のいずれか一項に記載の量子システム。
9. 前記電子系がグラフェンを含む、請求項３ないし８のいずれか一項に記載の量子システム。
10. 前記スイッチが電圧制御型超伝導電流スイッチである、請求項１ないし９のいずれか一項に記載の量子システム。
11. 前記量子ビット・アレイの少なくとも１つの量子ビットについて、前記少なくとも１つの量子ビットと前記量子ビット・アレイの読出し共振器との間に結合されたスイッチをさらに備える、請求項１ないし１０のいずれか一項に記載の量子システム。
12. 量子ビット対と量子ビットと読出し共振器との間の前記スイッチの組み合わせが、各量子ビットが個別に制御され量子ビット周波数に依存しないように前記アレイ中の個々の量子ビットを多重化するように構成されている、請求項１１に記載の量子システム。
13. 前記量子ビット・アレイが、第１の層における複数の量子ビット・アレイの一部であり、
    前記第１の層の前記複数の量子ビット・アレイは、１つまたは複数のスイッチによってそれぞれ分離されている、請求項１ないし１２のいずれか一項に記載の量子システム。
14. 前記複数の層のうちの少なくとも２つの層の間で前記量子ビット・アレイに非対称性がある、請求項１ないし１３のいずれか一項に記載の量子システム。
15. 前記量子システムが複数の層を備え、各層が、隣接する層から１つまたは複数のスイッチによって分離された少なくとも１つの量子ビット・アレイを備える、請求項１ないし１４のいずれか一項に記載の量子システム。
16. 前記量子ビット・アレイ中の２つ以上の量子ビットが、実質的に同様の量子ビット周波数を有する、請求項１ないし１５のいずれか１つに記載の量子システム。
17. 前記複数の層が、バンプ・ボンディングによって互いに積層される、請求項１ないし１６のいずれか一項に記載の量子システム。
18. 量子システムを制御する方法であって、前記方法が、
    複数の量子ビットを有する量子ビット・アレイを提供することと、
    前記量子ビット・アレイの各対の量子ビットの間にバス共振器を結合することと、
    ジョセフソン接合（ＪＪ）スイッチによって、前記量子ビット・アレイの少なくとも１つの量子ビット対を分離すること、または
    第２のＪＪスイッチによって、前記量子ビット・アレイの少なくとも１つの量子ビットを読出し共振器から分離すること
    のうちの少なくとも１つと
    を含む、方法。
19. 前記ゲートに電圧を印加することによって、前記ＪＪスイッチのゲートの電子系のインダクタンスを変化させることをさらに含む、請求項１８に記載の方法。
20. 前記ＪＪスイッチの前記電子系によって２つ以上の超伝導体を分離することをさらに含む、請求項１８ないし１９のいずれか一項に記載の方法。
21. 各量子ビットが個別に制御され量子ビット周波数に依存しないように、前記アレイ中の前記ＪＪスイッチと前記第２のＪＪスイッチとを含む複数のスイッチによって個々の量子ビットを多重化することをさらに含む、請求項１８ないし２０のいずれか一項に記載の方法。
22. 複数の層上に複数の量子ビット・アレイを積み重ねることと、
    前記複数の層の各量子ビットを複数のスイッチによって、個別に、量子ビット周波数に依存せずに制御することと
    をさらに含む、請求項１８ないし２１のいずれか一項に記載の方法。
23. 量子システムであって、
    複数の量子ビットを備える量子ビット・アレイと、
    前記量子ビット・アレイ中の隣接する量子ビットの各対の間に結合されるバス共振器と、
    前記量子ビット・アレイの各量子ビット対の間に結合されるスイッチ、または
    前記量子ビット・アレイの少なくとも１つの量子ビットについて、前記少なくとも１つの量子ビットと前記量子ビット・アレイの読出し共振器との間のスイッチ
    のうちの少なくとも１つと
    を備える、量子システム。
24. 前記スイッチが、ジョセフソン接合（ＪＪ）を有する結合共振器と一体化され、
    各スイッチは電子系に結合されたゲートを備え、前記電子系が前記ゲート上の電圧によって調整可能であり、
    前記電子系が、前記ゲート上の電圧に基づいて前記ＪＪのインダクタンスを変化させるように構成されている、請求項２３に記載の量子システム。
25. 量子ビット対と量子ビットと読出し共振器との間のスイッチの組み合わせが、各量子ビットが個別に制御され量子ビット周波数に依存しないように前記アレイ中の個々の量子ビットを多重化するように構成される、請求項２３ないし２４のいずれか一項に記載の量子システム。

Images