JP2023522219A - ハードウェア支援ダイナミックランダムアクセスメモリ（ｄｒａｍ）行マージ - Google Patents

ハードウェア支援ダイナミックランダムアクセスメモリ（ｄｒａｍ）行マージ Download PDF

Info

Publication number
JP2023522219A
JP2023522219A JP2022563046A JP2022563046A JP2023522219A JP 2023522219 A JP2023522219 A JP 2023522219A JP 2022563046 A JP2022563046 A JP 2022563046A JP 2022563046 A JP2022563046 A JP 2022563046A JP 2023522219 A JP2023522219 A JP 2023522219A
Authority
JP
Japan
Prior art keywords
row
rows
reserved
memory controller
mapping table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022563046A
Other languages
English (en)
Other versions
JPWO2021211859A5 (ja
Inventor
ビー． コトゥラ ジャガディッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2023522219A publication Critical patent/JP2023522219A/ja
Publication of JPWO2021211859A5 publication Critical patent/JPWO2021211859A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292—User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージは、メモリコントローラが、ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を含む。【選択図】図１

Description

データの完全性を確保するために、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行をリフレッシュする必要がある。ダイナミックランダムアクセスメモリのリフレッシュは、メモリモジュールによって使用される電力のかなりの部分を占める。いくつかの環境では、ダイナミックランダムアクセスメモリの複数の行（rows）は、同一の値を記憶する。
いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的なシステムのブロック図である。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。 いくつかの実施形態による、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法のフローチャートである。
いくつかの実施形態では、ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージ（merging）は、特に、メモリコントローラが、ＤＲＡＭモジュール内で、同一のデータを記憶する複数の行を識別することを含む。ハードウェア支援ＤＲＡＭ行マージは、マッピングテーブルに、複数の行のうち１つ以上の行を別の行にマッピングすることと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を更に含む。
いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含む。そのような実施形態では、リフレッシュから１つ以上の行を除外することは、メモリコントローラが、ビットマップをＤＲＡＭモジュールに提供することを含む。いくつかの実施形態では、別の行は、複数の行のうち何れか行を含む。他の実施形態では、別の行は、ＤＲＡＭモジュールの１つ以上の予約行に含まれる予約行を含む。いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、単一行が予約行にマッピングされていると判定することを更に含む。そのような判定に応じて、メモリコントローラは、単一行に、予約行に記憶されたデータを記憶し、単一行の予約行へのマッピングを除去するようにマッピングテーブルを更新する。いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、予約行にマッピングされた行の数を示すカウンタを維持することを更に含む。そのような実施形態では、単一行が予約行にマッピングされていると判定することは、カウンタに基づいている。いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む。いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、１つ以上の行のうち何れかの行についての読み取り要求を受信することを更に含む。読み取り要求を受信したことに応じて、メモリコントローラは、マッピングテーブルに基づいて、その行が別の行にマッピングされていると判定し、別の行に記憶されたデータを提供する。いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージは、１つ以上の行のうち特定の行についての書き込み要求を受信することを更に含む。書き込み要求に応じて、メモリコントローラは、１つ以上の行のうち特定の行に、予約行に記憶されたデータを記憶する。次いで、メモリコントローラは、書き込み要求を実行し、特定の行の予約行へのマッピングを除去するようにマッピングテーブルを更新する。
いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージのためのメモリコントローラは、特に、メモリコントローラが、ＤＲＡＭモジュール内で、同一のデータを記憶する複数の行を識別することを含む工程を実行する。工程は、マッピングテーブルに、複数の行のうち１つ以上の行を別の行にマッピングすることと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を更に含む。
いくつかの実施形態では、工程は、１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含む。そのような実施形態では、リフレッシュから１つ以上の行を除外することは、メモリコントローラが、ビットマップをＤＲＡＭモジュールに提供することを含む。いくつかの実施形態では、別の行は、複数の行のうち何れかの行を含む。他の実施形態では、別の行は、ＤＲＡＭモジュールの１つ以上の予約行に含まれる予約行を含む。いくつかの実施形態では、工程は、単一行が予約行にマッピングされていると判定することを更に含む。そのような判定に応じて、メモリコントローラは、単一行に、予約行に記憶されたデータを記憶し、単一行の予約行へのマッピングを除去するようにマッピングテーブルを更新する。いくつかの実施形態では、工程は、予約行にマッピングされた行の数を示すカウンタを維持することを更に含む。そのような実施形態では、単一行が予約行にマッピングされていると判定することは、カウンタに基づいている。いくつかの実施形態では、工程は、マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む。いくつかの実施形態では、工程は、１つ以上の行のうち何れかの行についての読み取り要求を受信することを更に含む。読み取り要求を受信したことに応じて、メモリコントローラは、マッピングテーブルに基づいて、その行が別の行にマッピングされていると判定し、別の行に記憶されたデータを提供する。いくつかの実施形態では、工程は、１つ以上の行のうち特定の行についての書き込み要求を受信することを更に含む。書き込み要求に応じて、メモリコントローラは、１つ以上の行のうち特定の行に、予約行に記憶されたデータを記憶する。次いで、メモリコントローラは、書き込み要求を実行し、特定の行の予約行へのマッピングを除去するようにマッピングテーブルを更新する。
いくつかの実施形態では、ハードウェア支援ＤＲＡＭ行マージのための装置は、メモリコントローラを含み、メモリコントローラは、特に、メモリコントローラが、ＤＲＡＭモジュール内で、同一のデータを記憶する複数の行を識別することを含む工程を実行する。工程は、マッピングテーブルに、複数の行のうち１つ以上の行を別の行にマッピングすることと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を更に含む。
いくつかの実施形態では、工程は、１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含む。そのような実施形態では、リフレッシュから１つ以上の行を除外することは、メモリコントローラが、ビットマップをＤＲＡＭモジュールに提供することを含む。
図１は、非限定的な例示的なシステム１００のブロック図である。例示的なシステム１００は、中央処理ユニット（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）等を含む様々なデバイスに実装することができる。システム１００は、メモリコントローラ１０２及び１つ以上のダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュール１０６を含む。ＤＲＡＭモジュール１０４の各々は、データを記憶するための複数の行１０６を含む。メモリコントローラ１０２は、ＤＲＡＭモジュール１０４に発行される読み取り及び書き込み要求を処理する。例えば、メモリコントローラ１０２は、読み取り要求及び書き込み要求のキューを維持し、キューに入れられた要求を、要求が向けられている特定のＤＲＡＭモジュール１０４に発行する。
行１０６は、データを記憶するための揮発性メモリである。行１０６は、揮発性であるため、記憶されたデータの完全性を維持するために行１０６を定期的にリフレッシュする必要がある。これらのリフレッシュは、ＤＲＡＭモジュール１０４によって利用される電力のかなりの部分を占める。多くの環境では、同じＤＲＡＭモジュール１０４内の複数の行１０６は、同一のデータを記憶する。すなわち、１つの行１０６の各値は、１つ以上の他の行１０６内の各値と同一である。例えば、複数の仮想マシンが同じハードウェア上で実行され、仮想マシンが同一のソフトウェア又はオペレーティングシステムを実行している環境では、各仮想マシンについてのＤＲＡＭの割り当てられた部分に記憶されたデータは、少なくとも部分的に同一であろう。
ＤＲＡＭの行にわたる同一のデータに対処するための既存の解決策は、同一の行からデータを重複除去するハイパーバイザ又は他のエージェントによって管理されるソフトウェアモジュールを含む。しかしながら、ＤＲＡＭコンテンツの重複除去に関与するボトルネックを低減するために、これらのモジュールは、典型的には、システム内の利用可能な合計メモリが閾値を下回る場合にのみ実行される。更に、これらの解決策はソフトウェアベースであるため、ＤＲＡＭに記憶されたデータを重複除去するために、計算オーバーヘッド及びリソースが必要とされる。
かなりの計算オーバーヘッドを必要とし、合計システムメモリが閾値を下回った場合にのみ実行されるソフトウェアベースの解決策を利用する代わりに、システム１００は、ＤＲＡＭモジュール１０４内に同一のデータを記憶する行１０６をマージするためのハードウェアベースのアプローチを使用する。メモリコントローラ１０２は、ＤＲＡＭモジュール１０４内で、同一のデータを記憶する複数の行を識別する。例えば、複数の行の各々は、ＤＲＡＭモジュール１０４の行１０６を含むことができる。別の例として、複数の行は、予約行１０８と同一のデータを共有する１つ以上の行１０６を含むことができる。予約行１０８は、同一のデータを記憶するものとして識別された行１０６からデータを記憶するために予約されたＤＲＡＭモジュール１０４内のメモリの行である。言い換えれば、行１０６は、他のプロセス又はエージェントからの読み取り及び書き込み動作を提供するために使用されるが、予約行１０８は、同一のデータを記憶するものとして識別された行１０６からデータを記憶するためにのみ使用される。
いくつかの実施形態では、同一のデータを記憶する複数の行を識別することは、所定の間隔で、又は、別のイベントに応じて実行される。例えば、メモリコントローラ１０２は、行１０６内で、イベントの発生に応じて、同一のデータを記憶する２つ以上の行１０６を識別する。別の例として、メモリコントローラ１０２は、行１０６内で、イベントの発生に応じて、予約行１０８と同一のデータを記憶する１つ以上の行１０６を識別する。いくつかの実施形態では、複数の行を識別することは、行１０６に発行された読み取り要求又は書き込み要求に応じて実行される。例えば、メモリコントローラ１０２は、行１０６から読み取られた又は行１０６に書き込まれたデータと、別の行１０６又は予約行１０８のデータと、を比較する。いくつかの実施形態では、これには、以下により詳細に説明するように、行１０６から読み取られた又は行１０６に書き込まれたデータのチェックサム１１０又はハッシュと、１つ以上の記憶されたチェックサム１１０と、を比較することが含まれる。
次いで、メモリコントローラ１０２は、複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブル１１２に記憶する。マッピングテーブル１１２の各エントリは、ＤＲＡＭモジュール１０４内で行１０６を別の行にマッピングし、別の行は、それがマッピングされる行１０６に最後に記憶されたデータと同一のデータを記憶する。マッピングテーブル１１２は、ＤＲＡＭモジュール１０４に記憶されるものとして示されているが、いくつかの実施形態では、マッピングテーブル１１２は、その代わりにメモリコントローラ１０２に記憶されることが理解されよう。
いくつかの実施形態では、１つ以上の行を別の行にマッピングするデータを記憶することは、複数の識別された行１０６のうち１つ以上の行１０６を、複数の識別された行１０６のうち別の行１０６にマッピングするデータを記憶することを含む。例えば、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃ，１６０Ｄがそれぞれ同一のデータを記憶すると識別したと仮定する。そのような例では、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃを行１０６Ｄにマッピングするエントリをマッピングテーブル１１２に記憶する。この例では、行１０６Ｄは、残りの行がそれにマッピングされる場合に「代表行（representative row）」と見なされる。更に、この例では、行１０６Ｄは、代表行として任意に選択され、他の行１０６も可能な代表行であることが理解されよう。
別の例として、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄがそれぞれ同一のデータを記憶すると識別したと仮定する。次いで、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄに記憶されたものに等しいデータを予約行１０８に記憶し、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄを予約行１０８にマッピングするエントリをマッピングテーブル１１２に記憶する。更なる例では、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃが、予約行１０８に既に記憶されたデータに等しいデータを記憶すると識別すると仮定する。次いで、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃを予約行１０８にマッピングするエントリをマッピングテーブル１１２に記憶する。
次いで、メモリコントローラ１０２は、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６（例えば、マッピングテーブル１１２内の別の行にマッピングされた行１０６）を除外する。例えば、メモリコントローラ１０２は、次のリフレッシュ動作中にリフレッシュされる又はされない行１０６についての指標をＤＲＡＭモジュール１０４に提供する。いくつかの実施形態では、メモリコントローラ１０２は、リフレッシュビットマップ１１４を維持する。各行１０６は、リフレッシュビットマップ１１４内のビットに対応する。行１０６が別の行に（例えば、代表行又は予約行１０８に）マッピングされる場合、マッピングされた行１０６に対応するビットは、マッピングされた行１０６が次のリフレッシュ中にスキップされることを示すように設定される（例えば、「１」に設定される）。例えば、特定の行１０６をマッピングするためにマッピングテーブル１１２のエントリが生成されると、特定の行１０６に対応するリフレッシュビットマップ１１４内のビットは、特定の行１０６が次のリフレッシュから除外されることを示すように設定される。したがって、いくつかの実施形態では、リフレッシュから１つ以上の行１０６を除外することは、リフレッシュビットマップ１１４をＤＲＡＭモジュール１０４に提供することを含む。次いで、ＤＲＡＭモジュール１０４は、リフレッシュビットマップ１１４に基づいてリフレッシュ動作を実行する。
上記のアプローチによれば、別の行（例えば、代表行又は予約行１０８）と同一のデータを記憶する１つ以上の行１０６は、リフレッシュ動作から除外され、これらの行１０６をリフレッシュする場合と比較してエネルギーが節約される。そのような行１０６は、以下、「マージ行１０６」と呼ばれる。これらのマージ行１０６に関する読み取り動作は、マッピングテーブル１１２にアクセスして、マッピングされた行１０６がマッピングされる位置（例えば、マッピングのターゲット）を判定し、次いで、マッピングのターゲットから対応するデータをロードすることによって行われる。
上述したように、マージ行１０６は、（行１０６に含まれる）代表行又は予約行１０８にマッピングされる。代表行は、依然として書き込み要求のターゲットであり得るため、代表行へのマッピングは、書き込まれた場合に重大なオーバーヘッドのリスクを呈する。例えば、代表行に書き込む場合、代表行に記憶されたデータを別の行にコピーする必要があり、代表行にマッピングする任意のマッピングテーブル１１２のエントリは、この別の行へのマッピングに更新されるべきである。したがって、予約行１０８は、マージ行１０６のデータを記憶するためにのみ書き込まれるので、好ましい実施形態では、マージされる行１０６は、予約行１０８にマッピングされる。
いくつかの実施形態では、メモリコントローラ１０２は、予約行１０８毎に、予約行１０８にマッピングされたマージ行１０６の数を示す対応するカウンタ１１６を維持する。例えば、マージ行１０６を予約行１０８にマッピングするマッピングテーブル１１２のエントリが生成されると、メモリコントローラ１０２は、予約行１０８に対応するカウンタ１１６をインクリメントする。（例えば、マージ行１０６に関する書き込みに応じて）マージ行１０６が予約行１０８にマッピングされることを停止すると、予約行１０８に対応するカウンタ１１６がデクリメントされる。いくつかの実施形態では、カウンタ１１６は、各予約行１０８のチェックサム１１０と同じデータ構造で維持される。例えば、データ構造内の各エントリは、予約行１０８に対応する。データ構造内の各エントリは、対応する予約行１０８について、予約行１０８（ある場合）に記憶されたデータのチェックサム１１０と、予約行１０８にマッピングされたマージ行１０６の数を示すカウンタ１１６と、を示す。
したがって、いくつかの実施形態では、メモリコントローラ１０２は、単一行１０６が予約行１０８にマッピングされたときを判定する。例えば、メモリコントローラ１０２は、予約行１０８に対応するカウンタ１１６が「１」に設定されたときを判定する。別の例として、メモリコントローラ１０２は、予約行１０８にマッピングするマッピングテーブル１１２のエントリにアクセスし、単一マッピングテーブル１１２が予約行１０８にマッピングされていると判定する。
単一行１０６が予約行１０８にマッピングされていると判定したことに応じて、メモリコントローラ１０２は、予約行１０８に記憶されたデータを単一行１０６に記憶する。例えば、メモリコントローラ１０２は、予約行１０８に記憶されたデータを予約行１０６にマッピングされた単一行１０６にコピー又は複製させるコマンドをＤＲＡＭモジュール１０４に発行する。これにより、単一行１０６に以前に記憶されたデータがリフレッシュの欠如に起因して劣化した場合に、単一行１０６が正しいデータを記憶することが保証される。次いで、メモリコントローラ１０２は、単一行１０６の予約行１０８へのマッピングを除去するようにマッピングテーブル１１２を更新する。いくつかの実施形態では、メモリコントローラ１０２は、予約行１０８に対応するカウンタをゼロにデクリメントする。いくつかの実施形態では、これは、予約行１０８が、割り当てられておらず、マージ目的で他の行１０６をマッピングするために他のデータの記憶に利用可能であることを示す。いくつかの実施形態では、メモリコントローラ１０２は、現時点で任意の予約行１０８にマッピングされていない単一行１０６を、次のリフレッシュに含むべきであることを示すようにリフレッシュビットマップ１１４を更新する。
上記のように、いくつかの実施形態では、メモリコントローラ１０２は、各予約行１０８に記憶されたデータのチェックサム１１０を維持する。チェックサム１１０は、行１０６から読み取られた又は行１０６に書き込まれたデータが予約行１０８と一致するかどうかを判定することを容易にする。例えば、行１０６への書き込み要求に応じて、メモリコントローラ１０２は、書き込まれるデータが予約行１０８と一致すると判定する。書き込み要求を実行する代わりに、メモリコントローラ１０２は、予約行１０８への書き込み要求によってターゲット化される行１０６をマッピングするマッピングテーブル１１２のエントリを生成する。いくつかの実施形態では、メモリコントローラ１０２は、書き込み要求によってターゲット化される行１０６、ここではマージ行１０６が、ＤＲＡＭモジュール１０４のリフレッシュから除外されることを示すようにリフレッシュビットマップ１１４を更新する。別の例として、行１０６の読み取り要求に応じて、メモリコントローラ１０２は、チェックサム１１０に基づいて、読み取りデータが予約行１０８に記憶されたデータと一致すると判定する。次いで、メモリコントローラ１０２は、読み取り行１０６を予約行１０８にマッピングするマッピングテーブル１１２のエントリを生成し、ＤＲＡＭモジュール１０４のリフレッシュから読み取り行１０６を除外するようにリフレッシュビットマップ１１４を更新する。
いくつかの実施形態では、メモリコントローラ１０２は、マッピングテーブル１１２内で最後に又は最も頻繁に使用されたマッピングを記憶するマッピングテーブルキャッシュ１１８を維持する。例えば、メモリコントローラ１０２は、マッピングテーブル１１２にアクセスして、読み取り又は書き込み要求によってターゲット化された行１０６が別の行（例えば、代表行又は予約行１０８）にマッピングされているかどうかを判定する。メモリコントローラ１０２がマッピングテーブル１１２内の一致を見出す場合、メモリコントローラ１０２は、マッチングマッピングテーブル１１２のエントリを含むようにマッピングテーブルキャッシュ１１８を更新する。したがって、読み取り又は書き込み要求は、マッピングテーブル１１２にアクセスする前にマッピングテーブルキャッシュ１１８内のエントリと最初に比較され、特定の行１０６がマージされて別の行にマッピングされているかどうかを判定するために必要なＤＲＡＭモジュール１０４へのアクセス数を減少させる。
ＤＲＡＭモジュール１０４内の列１０６に関する読み取り要求に応じて、メモリコントローラ１０２は、行１０６がマージされ、別の行（例えば、代表行又は予約行１０８）にマッピングされているかどうかを判定する。例えば、メモリコントローラ１０２は、マッピングテーブルキャッシュ１１８にアクセスして、行１０６をマッピングするエントリが存在するかどうかを判定する。エントリが見出せない場合、又は、マッピングテーブルキャッシュ１１８が実装されていない場合、メモリコントローラ１０２は、マッピングテーブル１１２にアクセスして、行１０６をマッピングするエントリが存在するかどうかを判定する。エントリがマッピングテーブルキャッシュ１１８又はマッピングテーブル１１２内に存在する場合、アクセスされたエントリに示されるマッピングによってターゲット化された行及び記憶されたデータが取得される。次いで、このデータは、読み取り要求に応じて返される。いくつかの実施形態では、マッピングテーブル１１２の識別されたエントリは、マッピングテーブルキャッシュ１１８に追加される。
ＤＲＡＭモジュール１０４内の行１０６に関する書き込み要求に応じて、メモリコントローラ１０２は、行１０６がマージされ、予約行１０８にマッピングされているかどうかを判定する。例えば、メモリコントローラ１０２は、マッピングテーブルキャッシュ１１８にアクセスして、行１０６を予約行１０８にマッピングするエントリが存在するかどうかを判定する。エントリが見出せない場合、又は、マッピングテーブルキャッシュ１１８が実装されていない場合、メモリコントローラ１０２は、マッピングテーブル１１２にアクセスして、行１０６を予約行１０８にマッピングするエントリが存在するかどうかを判定する。
エントリがマッピングテーブルキャッシュ１１８又はマッピングテーブル１１２に存在する場合、予約行１０８にアクセスされ、予約行１０８の内容が、書き込み要求によってターゲット化される行１０６にコピーされる。次いで、書き込み要求が行１０６に適用される。行１０６を予約行１０８にマッピングするマッピングテーブル１１２のエントリ（及び存在する場合、マッピングテーブルキャッシュ１１８のエントリ）が除去される。いくつかの実施形態では、予約行１０８に対応するカウンタ１１６がデクリメントされる。
更なる説明のために、図２は、ＤＲＡＭモジュール１０４内で、（例えば、メモリコントローラ１０２が）同一のデータを記憶する複数の行を識別すること２０２を含む、ハードウェア支援ＤＲＡＭ行マージのための例示的な方法を示すフローチャートを示す。例えば、複数の行の各々は、ＤＲＡＭモジュール１０４の行１０６を含む。別の例として、複数の行は、１つ以上の行１０６及び予約行１０８を含み、１つ以上の行１０６は、予約行１０８と同一のデータを共有する。例えば、いくつかの実施形態では、予約行１０８は、他の行１０６を事前にマージし、予約行にマッピングすることによってデータを記憶する。
いくつかの実施形態では、同一のデータを記憶する複数の行を識別すること２０２は、所定の間隔で、又は、別のイベントに応じて実行される。例えば、メモリコントローラ１０２は、行１０６内で、イベントの発生に応じて、同一のデータを記憶する２つ以上の行１０６を識別する。別の例として、メモリコントローラ１０２は、行１０６内で、予約行１０８と同一のデータを記憶する１つ以上の行１０６を識別する。いくつかの実施形態では、複数の行を識別することは、行１０６に発行された読み取り要求又は書き込み要求に応じて実行される。例えば、メモリコントローラ１０２は、行１０６から読み取られた又は行１０６に書き込まれたデータと、別の行１０６又は予約行１０８のデータと、を比較する。
また、図２の方法はまた、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４を含む。マッピングテーブル１１２の各エントリは、ＤＲＡＭモジュール１０４内で行１０６を別の行にマッピングし、別の行は、それがマッピングされる行１０６に最後に記憶されたデータと同一のデータを記憶する。いくつかの実施形態では、別の行は、ＤＲＡＭモジュール１０４の行１０６（例えば、読み取り及び書き込み要求によってターゲット化することができる行１０６）を含む。他の実施形態では、行１０６がマッピングされる他の行は、データを記憶し、行１０６にマッピングされるために予約される予約行１０８を含む。マッピングテーブル１１２は、ＤＲＡＭモジュール１０４に記憶されるものとして示されているが、いくつかの実施形態では、マッピングテーブル１１２は、その代わりにメモリコントローラ１０２に記憶されることが理解されよう。
いくつかの実施形態では、１つ以上の行１０６を別の行にマッピングするデータを記憶すること２０４は、複数の識別された行１０６のうち１つ以上の行１０６を、複数の識別された行１０６のうち別の行１０６にマッピングするデータを記憶することを含む。例えば、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄがそれぞれ同一のデータを記憶すると識別したと仮定する。そのような例では、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃを行１０６Ｄにマッピングするエントリをマッピングテーブル１１２に記憶する。この例では、行１０６Ｄは、残りの行１０６がそれにマッピングされる場合に「代表行」と見なされる。更に、この例では、行１０６Ｄは、代表行として任意に選択され、他の行１０６は可能な代表行であり、代表行は様々な基準に従って選択可能であることが理解されよう。
別の例として、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄがそれぞれ同一のデータを記憶すると識別したと仮定する。次いで、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄに記憶されたものに等しいデータを予約行１０８に記憶し、行１０６Ａ，１０６Ｂ，１０６Ｃ，１０６Ｄを予約行１０８にマッピングするエントリをマッピングテーブル１１２に記憶する。更なる例では、メモリコントローラ１０２が、行１０６Ａ，１０６Ｂ，１０６Ｃが、予約行１０８に既に記憶されたデータに等しいデータを記憶すると識別すると仮定する。次いで、メモリコントローラ１０２は、行１０６Ａ，１０６Ｂ，１０６Ｃを予約行１０８にマッピングするエントリをマッピングテーブル１１２に記憶する。
図２の方法は、（例えば、メモリコントローラ１０２が）１つ以上の行１０６（例えば、マッピングテーブル１１２内の別の行にマッピングされた行１０６）をＤＲＡＭモジュール１０４のリフレッシュから除外すること２０６を更に含む。マッピングテーブル１１２内にエントリを有し、リフレッシュから除外される行１０６は、「マージ行」１０６と見なされる。いくつかの実施形態では、リフレッシュから１つ以上の行１０６を除外すること２０６は、次のリフレッシュ動作中にリフレッシュされる又はされない行１０６の指標をＤＲＡＭモジュール１０４に提供することを含む。次いで、ＤＲＡＭモジュール１０４は、受信した指標に従ってリフレッシュを実行する。
更なる説明のために、図３は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図３の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、を含むという点で図２と同様である。
図３は、１つ以上の行１０６がリフレッシュから除外されることを示すようにビットマップ（例えば、リフレッシュビットマップ１１４）を更新すること３０２を含むという点で図２と異なる。例えば、いくつかの実施形態では、メモリコントローラ１０２は、リフレッシュビットマップ１１４を維持する。各行１０６は、リフレッシュビットマップ１１４内のビットに対応する。行１０６が別の行（例えば、代表行又は予約行１０８に）にマッピングされる場合、マッピングされた行１０６に対応するビット（例えば、マッピングテーブル１１２エントリを有する行１０６）は、マッピングされた行１０６が次のリフレッシュ中にスキップされることを示すように設定される（例えば、「１」に設定される）。例えば、特定の行１０６をマッピングするためにマッピングテーブル１１２のエントリが生成されると、特定の行１０６に対応するリフレッシュビットマップ１１４内のビットは、特定の行１０６が次のリフレッシュから除外されることを示すように設定される。
図３の方法は、１つ以上の行１０６をリフレッシュから除外すること２０６を除いて、ビットマップ（例えば、リフレッシュビットマップ１１４）をＤＲＡＭモジュール１０４に提供すること３０４を含むという点で、図２とは更に異なる。次いで、ＤＲＡＭモジュール１０４は、受信されたビットマップに基づいてリフレッシュ動作を実行する。
更なる説明のために、図４は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図４の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、を含むという点で図２と同様である。
１つ以上の行１０６がマッピングされる他の行は、予約行１０８であると仮定する。図４の方法は、単一行１０６が予約行１０８にマッピングされていると判定すること４０２を含むという点で図２と異なる。複数の行１０６が予約行１０８にマッピングされた後、これらの行１０６を除く全ての行の予約行１０８へのマッピングが停止されたと仮定する。例えば、単一行１０６以外のマッピングされた行１０６をターゲットとする書き込み動作が実行されている。この結果、書き込み動作によってターゲット化された行１０６は、マッピングされた予約行１０８とは異なる値を記憶し、予約行１０８にマッピングされないことを必要とする。
いくつかの実施形態では、単一行１０６が予約行１０８にマッピングされていると判定すること４０２は、予約行１０８にマッピングされた行１０６の数を示すカウンタ１１６が「１」に設定されていると判定することを含む。別の例として、単一行１０６が予約行１０８にマッピングされていると判定すること４０２は、予約行１０８にマッピングするマッピングテーブル１１２のエントリにアクセスして、単一のマッピングテーブル１１２が予約行１０８にマッピングされていると判定することを含む。
図４の方法は、予約行１０８に記憶されているデータを単一行１０６に記憶すること４０４を更に含む。例えば、メモリコントローラ１０２は、予約行１０８に記憶されたデータを予約行１０６にマッピングされた単一行１０６にコピー又は複製させるコマンドをＤＲＡＭモジュール１０４に発行する。これにより、単一行１０６に以前に記憶されたデータがリフレッシュの欠如に起因して劣化した場合に、単一行１０６が正しいデータを記憶することが保証される。
図４の方法は、単一行１０６の予約行１０８へのマッピングを除去するようにマッピングテーブル１１２を更新すること４０６を更に含む。いくつかの実施形態では、メモリコントローラ１０２は、予約行１０８に対応するカウンタ１１６をゼロまでデクリメントする。いくつかの実施形態では、これは、予約行１０８が、割り当てられておらず、マージ目的で他の行１０６をマッピングするために他のデータの記憶に利用可能であることを示す。いくつかの実施形態では、メモリコントローラ１０２は、現時点で任意の予約行１０８にマッピングされていない単一行１０６を、次のリフレッシュに含むことを示すようにリフレッシュビットマップ１１４を更新する。
更なる説明のために、図５は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図５の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、単一行１０６が予約行１０８にマッピングされていることを判定すること４０２と、予約行１０８に記憶されたデータを単一行１０６に記憶すること４０４と、単一行１０６の予約行１０８へのマッピングを除去するようにマッピングテーブル１１２を更新すること４０６と、を含むという点で図４と同様である。
図５の方法は、予約行１０８にマッピングされた行１０６の数を示すカウンタ１１６を維持すること５０２を含むという点で、図４とは異なる。例えば、メモリコントローラ１０２は、予約行１０８毎に、予約行１０８にマッピングされたマージ行１０６の数を示す対応するカウンタ１１６を維持する。例えば、マージ行１０６を予約行１０８にマッピングするマッピングテーブル１１２のエントリが生成されると、メモリコントローラ１０２は、予約行１０８に対応するカウンタ１１６をインクリメントする。（例えば、マージ行１０６に関する書き込みに応じて）マージ行１０６が予約行１０８にマッピングされることを停止すると、予約行１０８に対応するカウンタ１１６がデクリメントされる。いくつかの実施形態では、カウンタ１１６は、各予約行１０８のチェックサム１１０と同じデータ構造で維持される。例えば、データ構造内の各エントリは、予約行１０８に対応する。データ構造内の各エントリは、対応する予約行１０８について、予約行１０８（ある場合）に記憶されたデータのチェックサム１１０と、予約行１０８にマッピングされたマージ行１０６の数を示すカウンタ１１６と、を示す。
図５の方法は、単一行１０６が予約行１０８にマッピングされていると判定すること４０２が、カウンタ１１６に基づいて、単一行１０６が予約行１０８にマッピングされていると判定すること５０４を含むという点で、図４とは更に異なる。例えば、メモリコントローラ１０２は、予約行１０８のカウンタ１１６にアクセスし、カウンタ１１６が「１」に設定されていると判定する。
更なる説明のために、図６は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図６の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、を含むという点で図２と同様である。
図６は、マッピングテーブル１１２の一部を記憶するマッピングテーブルキャッシュ１１８を（例えば、メモリコントローラ１０２によって）維持すること６０２を含むという点で、図２とは異なる。マッピングテーブルキャッシュ１１８は、最後に又は最も頻繁に使用されたマッピングをマッピングテーブル１１２に記憶する。例えば、メモリコントローラ１０２は、マッピングテーブル１１２にアクセスして、読み取り又は書き込み要求によってターゲット化された行１０６が別の行（例えば、代表行又は予約行１０８）にマッピングされているかどうかを判定する。メモリコントローラ１０２がマッピングテーブル１１２内の一致を見出す場合、メモリコントローラ１０２は、マッチングマッピングテーブル１１２のエントリを含むようにマッピングテーブルキャッシュ１１８を更新する。したがって、読み取り又は書き込み要求は、マッピングテーブル１１２にアクセスする前にマッピングテーブルキャッシュ１１８内のエントリと最初に比較され、特定の行１０６がマージされて別の行にマッピングされているかどうかを判定するために必要なＤＲＡＭモジュール１０４へのアクセス数を減少させる。
更なる説明のために、図７は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図７の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、を含むという点で、図２と同様である。
図７は、（例えば、メモリコントローラ１０２が）１つ以上の行１０６内の行１０６（例えば、別の行に以前にマッピングされ、リフレッシュから除外されたマージ行１０６）の読み取り要求を受信すること７０２を含むという点で、図２とは異なる。例えば、行１０６Ａ，１０６Ｂ，１０６Ｃが同一のデータを記憶していると識別され、予約行１０８にマッピングされた２０２と仮定する。更に、読み取り要求が、行１０６Ａに記憶されたデータに対するものであると仮定する。行１０６Ａに記憶されたデータがリフレッシュから除外されると、行１０６Ａに記憶されたデータは、完全性の喪失を受けやすい。
図７の方法は、マッピングテーブル１１２に基づいて、行１０６が他の行にマッピングされていると判定すること７０４を更に含む。上記の例を続けると、メモリコントローラ１０２は、マッピングテーブル１１２に基づいて、行１０６Ａがその対応する予約行１０８にマッピングされていると判定する。例えば、いくつかの実施形態では、メモリコントローラ１０２は、ＤＲＡＭモジュール１０４からマッピングテーブル１１２にアクセスし、行１０６Ａについてマッピングテーブル１１２内のエントリを識別する。エントリは、対応する予約行１０８を示す。他の実施形態では、メモリコントローラ１０２は、最初にマッピングテーブルキャッシュ１１８にアクセスして、行１０６Ａのエントリが記憶されているかどうかを判定する。エントリが記憶されている場合、メモリコントローラは、マッピングテーブルキャッシュ１１８内のエントリに基づいて、対応する予約行１０８を識別する。行１０８Ａにエントリが見出せない場合、メモリコントローラ１０２は、上述したように、ＤＲＡＭモジュール１０４からマッピングテーブル１１２にアクセスする。
図７の方法は、読み取り要求に応じて、他の行（例えば、マッピングテーブル１１２内で識別され、マージ行１０６がマッピングされる行）に記憶されたデータを提供すること７０６を更に含む。例えば、メモリコントローラ１０２は、マッピングテーブル１１２内で識別された行から読み取り、読み取り要求に対する応答として要求されたデータを提供する。したがって、マージ行１０６をターゲットとする読み取り要求は、それに応じて、マッピングテーブル１１２内で識別された行に記憶されたデータを、マージ行１０６のマッピングのターゲットとして受信する。
更なる説明のために、図８は、本開示の実施形態による、ハードウェア支援ＤＲＡＭ行マージのための方法を示している。図８の方法は、同一のデータを記憶する複数の行を識別すること２０２と、複数の行のうち１つ以上の行１０６を別の行にマッピングするデータをマッピングテーブル１１２に記憶すること２０４と、ＤＲＡＭモジュール１０４のリフレッシュから１つ以上の行１０６を除外すること２０６と、を含むという点で、図２と同様である。
１つ以上の行１０６が予約行１０８にマッピングされると仮定する。図８は、１つ以上の行１０６のうち何れかの行１０６（例えば、予約行１０８にマッピングされ、リフレッシュから除外されたマージ行１０６）の書き込み要求を受信すること８０２を含むという点で、図２とは異なる。例えば、行１０６Ａ，１０６Ｂ，１０６Ｃが同一のデータを記憶していると識別され、予約行１０８にマッピングされた２０２と仮定する。更に、読み取り要求が、行１０６Ａに記憶されたデータに対するものであると仮定する。行１０６Ａに記憶されたデータがリフレッシュから除外されると、行１０６Ａに記憶されたデータは、完全性の喪失を受けやすい。
また、図８の方法は、予約行１０８に記憶されたデータを、１つ以上の行１０６のうち何れかの行１０６に記憶すること８０４を含む。上記の例を続けると、メモリコントローラ１０２は、マッピングテーブル１１２に基づいて、行１０６Ａがその対応する予約行１０８にマッピングされていると判定する。例えば、いくつかの実施形態では、メモリコントローラ１０２は、ＤＲＡＭモジュール１０４からマッピングテーブル１１２にアクセスし、行１０６Ａについてマッピングテーブル１１２内のエントリを識別する。エントリは、対応する予約行１０８を示す。他の実施形態では、メモリコントローラ１０２は、最初にマッピングテーブルキャッシュ１１８にアクセスして、行１０６Ａのエントリが記憶されているかどうかを判定する。エントリが記憶されている場合、メモリコントローラは、マッピングテーブルキャッシュ１１８内のエントリに基づいて、対応する予約行１０８を識別する。行１０８Ａにエントリが見出せない場合、メモリコントローラ１０２は、上述したように、ＤＲＡＭモジュール１０４からマッピングテーブル１１２にアクセスする。次いで、メモリコントローラ１０２は、識別された予約行１０８に記憶されたデータをロードし、このデータを行Ａに記憶する。
また、図８の方法は、書き込み要求を実行すること８０６を含む。例えば、メモリコントローラ１０２は、適用するために書き込み要求をＤＲＡＭモジュール１０４に対して発行する。したがって、書き込み要求の任意の動作が、対応する予約行１０８のデータを記憶している、書き込み要求に示される行１０６に適用される。
また、図８の方法は、行１０６の予約行１０８へのマッピングを除去するようにマッピングテーブル１１２を更新すること８０８を含む。行１０６は書き込まれているため、予約行１０８と同一のデータをもはや記憶しない。したがって、行１０６の予約行１０８へのマッピングは、マッピングテーブル１１２から除去される。マッピングテーブルキャッシュ１１８が実装される場合、行１０６の予約行１０８へのマッピングは、マッピングテーブルキャッシュ１１８からも除去される。
上述した説明を考慮して、読者は、ハードウェア支援ＤＲＡＭ行マージが以下の利点を含むことを認識するであろう。
・同一のデータを有するリフレッシュ選択された行のリフレッシュを抑制することで、ＤＲＡＭリフレッシュを実行するために必要なエネルギーを低減することによって、コンピューティングシステムの製造が改善される。
・ＤＲＡＭのデータ重複除去のためのソフトウェアベースの解決策と比較して、必要な計算オーバーヘッドが低減されることによって、コンピューティングシステムの性能が改善される。
本開示の利点及び特徴は、以下の記述によって更に説明され得る。
１．ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのための方法であって、メモリコントローラが、ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を含む、方法。
２．１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含み、リフレッシュから１つ以上の行を除外することは、メモリコントローラが、ビットマップをダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールに提供することを含む、記述１に記載の方法。
３．別の行が、複数の行のうち何れかの行を含む、記述１～２の何れかに記載の方法。
４．別の行が、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールの１つ以上の予約行に含まれる予約行を含む、記述１～３の何れかに記載の方法。
５．単一行が予約行にマッピングされていると判定することと、予約行に記憶されたデータを単一行に記憶することと、単一行の予約行へのマッピングを除去するようにマッピングテーブルを更新することと、を更に含む、記述１～４の何れかに記載の方法。
６．予約行にマッピングされた行の数を示すカウンタを維持することを更に含み、単一行が予約行にマッピングされていると判定することは、カウンタに基づいている、記述１～５の何れかに記載の方法。
７．マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む、記述１～６の何れかに記載の方法。
８．１つ以上の行のうち何れかの行についての読み取り要求を受信することと、マッピングテーブルに基づいて、行が他の行にマッピングされていると判定することと、読み取り要求に応じて、別の行に記憶されたデータを提供することと、を更に含む、記述１～７の何れかに記載の方法。
９．１つ以上の行のうち特定の行についての書き込み要求を受信することと、予約行に記憶されたデータを、１つ以上の行のうち特定の行に記憶することと、特定の行の予約行へのマッピングを除去するようにマッピングテーブルを更新することと、を更に含む、記述１～８の何れかに記載の方法。
１０．ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのためのメモリコントローラであって、ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を含む工程を実行するように構成されている、メモリコントローラ。
１１．工程が、１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含み、リフレッシュから１つ以上の行を除外することは、メモリコントローラがビットマップをＤＲＡＭモジュールに提供することを含む、記述１０に記載のメモリコントローラ。
１２．別の行が、複数の行のうち何れかの行を含む、記述１０～１１の何れかに記載のメモリコントローラ。
１３．別の行が、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールの１つ以上の予約行に含まれる予約行を含む、記述１０～１２の何れかに記載のメモリコントローラ。
１４．工程が、単一行が予約行にマッピングされていると判定することと、予約行に記憶されたデータを単一行に記憶することと、単一行の予約行へのマッピングを除去するようにマッピングテーブルを更新することと、を含む、記述１０～１３の何れかに記載のメモリコントローラ。
１５．工程が、予約行にマッピングされた行の数を示すカウンタを維持することを更に含み、単一行が予約行にマッピングされていると判定することは、カウンタに基づいている、記述１０～１４の何れかに記載のメモリコントローラ。
１６．工程が、マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む、記述１０～１５の何れかに記載のメモリコントローラ。
１７．工程が、１つ以上の行のうち何れかの行についての読み取り要求を受信することと、マッピングテーブルに基づいて、行が別の行にマッピングされていると判定することと、読み取り要求に応じて、別の行に記憶されたデータを提供することと、を更に含む、記述１０～１６の何れかに記載のコントローラ。
１８．工程が、１つ以上の行のうち特定の行についての書き込み要求を受信することと、予約行に記憶されたデータを、１つ以上の行のうち特定の行に記憶することと、特定の行の予約行へのマッピングを除去するようにマッピングテーブルを更新することと、を更に含む、記述１０～１７の何れかに記載のコントローラ。
１９．ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのための装置であって、メモリコントローラであって、ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、ＤＲＡＭモジュールのリフレッシュから１つ以上の行を除外することと、を含む工程を実行するように構成されている、メモリコントローラを備える、装置。
２０．工程が、１つ以上の行がリフレッシュから除外されることを示すようにビットマップを更新することを更に含み、リフレッシュから１つ以上の行を除外することは、メモリコントローラがビットマップをＤＲＡＭモジュールに提供することを含む、記述１９に記載の装置。
図中のフローチャート及びブロック図は、本開示の様々な実施形態によるシステム、方法及びコンピュータプログラム製品の可能な実装形態のアーキテクチャ、機能及び動作を示している。これに関して、フローチャート又はブロック図の各ブロックは、特定の論理機能を実装するための１つ以上の実行可能命令を含む、命令のモジュール、セグメント又は部分を表すことができる。いくつかの代替的な実装形態では、ブロックに記載されている機能は、図に記載された順序から外れて発生する可能性がある。例えば、連続して示される２つのブロックは、実際には、実質的に同時に実行されてもよいし、ブロックは、関与する機能に応じて、逆の順序で実行されてもよい。ブロック図及び／又はフローチャートの各ブロック、並びに、ブロック図及び／又はフローチャートにおけるブロックの組み合わせは、特定の機能若しくは行為を実行する、又は、専用ハードウェアとコンピュータ命令との組み合わせを行う、専用ハードウェアベースのシステムによって実施することができることにも留意されたい。
本開示の様々な実施形態において修正及び変更を行い得ることが上記の記載から理解されるであろう。本明細書における記載は、例示のみを目的としており、限定的な意味で解釈されるべきではない。本開示の範囲は、以下の特許請求の範囲の文言によってのみ限定される。

Claims (20)

  1. ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのための方法であって、
    メモリコントローラが、ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、
    前記複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、
    前記ＤＲＡＭモジュールのリフレッシュから前記１つ以上の行を除外することと、を含む、
    方法。
  2. 前記１つ以上の行が前記リフレッシュから除外されることを示すようにビットマップを更新することを更に含み、
    前記リフレッシュから前記１つ以上の行を除外することは、前記メモリコントローラが、前記ビットマップを前記ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールに提供することを含む、
    請求項１の方法。
  3. 前記別の行は、前記複数の行のうち何れかの行を含む、
    請求項１の方法。
  4. 前記別の行は、前記ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールの１つ以上の予約行に含まれる予約行を含む、
    請求項１の方法。
  5. 単一行が前記予約行にマッピングされていると判定することと、
    前記予約行に記憶されたデータを前記単一行に記憶することと、
    前記単一行の前記予約行へのマッピングを除去するように前記マッピングテーブルを更新することと、を更に含む、
    請求項４の方法。
  6. 前記予約行にマッピングされた行の数を示すカウンタを維持することを更に含み、前記単一行が前記予約行にマッピングされていると判定することは、前記カウンタに基づいている、
    請求項５の方法。
  7. 前記マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む、
    請求項１の方法。
  8. 前記１つ以上の行のうち何れかの行についての読み取り要求を受信することと、
    前記マッピングテーブルに基づいて、前記何れかの行が別の行にマッピングされていると判定することと、
    前記読み取り要求に応じて、前記別の行に記憶されたデータを提供することと、を更に含む、
    請求項１の方法。
  9. 前記１つ以上の行のうち特定の行についての書き込み要求を受信することと、
    前記予約行に記憶されたデータを、前記１つ以上の行のうち前記特定の行に記憶することと、
    前記書き込み要求を実行することと、
    前記特定の行の前記予約行へのマッピングを除去するように前記マッピングテーブルを更新することと、を更に含む、
    請求項４の方法。
  10. ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのためのメモリコントローラであって、
    ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、
    前記複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、
    前記ＤＲＡＭモジュールのリフレッシュから前記１つ以上の行を除外することと、を含む工程を実行するように構成されている、
    メモリコントローラ。
  11. 前記工程は、前記１つ以上の行が前記リフレッシュから除外されることを示すようにビットマップを更新することを更に含み、
    前記リフレッシュから前記１つ以上の行を除外することは、前記メモリコントローラが、前記ビットマップを前記ＤＲＡＭモジュールに提供することを含む、
    請求項１０のメモリコントローラ。
  12. 前記別の行は、前記複数の行のうち何れかの行を含む、
    請求項１０のメモリコントローラ。
  13. 前記別の行は、前記ダイナミックランダムアクセスメモリ（ＤＲＡＭ）モジュールの１つ以上の予約行に含まれる予約行を含む、
    請求項１０のメモリコントローラ。
  14. 前記工程は、
    単一行が前記予約行にマッピングされていると判定することと、
    前記予約行に記憶されたデータを前記単一行に記憶することと、
    前記単一行の前記予約行へのマッピングを除去するように前記マッピングテーブルを更新することと、を含む、
    請求項１３のメモリコントローラ。
  15. 前記工程は、
    前記予約行にマッピングされた行の数を示すカウンタを維持することを更に含み、前記単一行が前記予約行にマッピングされていると判定することは、前記カウンタに基づいている、
    請求項１４のメモリコントローラ。
  16. 前記工程は、前記マッピングテーブルの一部を記憶するマッピングテーブルキャッシュを維持することを更に含む、
    請求項１０のメモリコントローラ。
  17. 前記工程は、
    前記１つ以上の行のうち何れかの行についての読み取り要求を受信することと、
    前記マッピングテーブルに基づいて、前記何れかの行が前記別の行にマッピングされていると判定することと、
    前記読み取り要求に応じて、前記別の行に記憶されたデータを提供することと、を更に含む、
    請求項１０のメモリコントローラ。
  18. 前記工程は、
    前記１つ以上の行のうち特定の行についての書き込み要求を受信することと、
    前記予約行に記憶されたデータを、前記１つ以上の行のうち前記特定の行に記憶することと、
    前記書き込み要求を実行することと、
    前記行の前記予約行へのマッピングを除去するように前記マッピングテーブルを更新することと、を更に含む、
    請求項１３のメモリコントローラ。
  19. ハードウェア支援ダイナミックランダムアクセスメモリ（ＤＲＡＭ）行マージのための装置であって、
    メモリコントローラを備え、
    前記メモリコントローラは、
    ＤＲＡＭモジュール内で、同一データを記憶する複数の行を識別することと、
    前記複数の行のうち１つ以上の行を別の行にマッピングするデータをマッピングテーブルに記憶することと、
    前記ＤＲＡＭモジュールのリフレッシュから前記１つ以上の行を除外することと、
    を含む工程を実行するように構成されている、
    装置。
  20. 前記工程は、
    前記１つ以上の行が前記リフレッシュから除外されるようにビットマップを更新することを更に含み、
    前記リフレッシュから前記１つ以上の行を除外することは、前記メモリコントローラが、前記ビットマップを前記ＤＲＡＭモジュールに提供することを含む、
    請求項１９の装置。
JP2022563046A 2020-04-17 2021-04-15 ハードウェア支援ダイナミックランダムアクセスメモリ（ｄｒａｍ）行マージ Pending JP2023522219A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063011397P 2020-04-17 2020-04-17
US63/011,397 2020-04-17
US17/025,157 2020-09-18
US17/025,157 US11721384B2 (en) 2020-04-17 2020-09-18 Hardware-assisted dynamic random access memory (DRAM) row merging
PCT/US2021/027505 WO2021211859A1 (en) 2020-04-17 2021-04-15 Hardware-assisted dynamic random access memory (dram) row merging

Publications (2)

Publication Number Publication Date
JP2023522219A true JP2023522219A (ja) 2023-05-29
JPWO2021211859A5 JPWO2021211859A5 (ja) 2024-04-22

Family

ID=78081938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022563046A Pending JP2023522219A (ja) 2020-04-17 2021-04-15 ハードウェア支援ダイナミックランダムアクセスメモリ（ｄｒａｍ）行マージ

Country Status (6)

Country Link
US (1) US11721384B2 (ja)
EP (1) EP4136534A1 (ja)
JP (1) JP2023522219A (ja)
KR (1) KR20220167381A (ja)
CN (1) CN115485669A (ja)
WO (1) WO2021211859A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5329629A (en) 1989-07-03 1994-07-12 Tandem Computers Incorporated Apparatus and method for reading, writing, and refreshing memory with direct virtual or physical access
US20060236036A1 (en) * 2005-04-13 2006-10-19 Gschwind Michael K Method and apparatus for predictive scheduling of memory accesses based on reference locality
WO2011031903A2 (en) * 2009-09-09 2011-03-17 Fusion-Io, Inc. Apparatus, system, and method for allocating storage
WO2013062874A1 (en) * 2011-10-24 2013-05-02 Rambus Inc. Dram retention test method for dynamic error correction
WO2016176807A1 (zh) 2015-05-04 2016-11-10 华为技术有限公司 一种dram刷新方法、装置和系统
KR102321793B1 (ko) * 2015-08-12 2021-11-08 삼성전자주식회사 플렉시블 리프레쉬 스킵 영역을 운영하는 반도체 메모리 장치
US10198369B2 (en) * 2017-03-24 2019-02-05 Advanced Micro Devices, Inc. Dynamic memory remapping to reduce row-buffer conflicts
KR102434343B1 (ko) 2018-04-23 2022-08-22 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10878880B2 (en) 2018-09-20 2020-12-29 Qualcomm Incorporated Selective volatile memory refresh via memory-side data valid indication

Also Published As

Publication number Publication date
WO2021211859A1 (en) 2021-10-21
KR20220167381A (ko) 2022-12-20
EP4136534A1 (en) 2023-02-22
US11721384B2 (en) 2023-08-08
US20210327494A1 (en) 2021-10-21
CN115485669A (zh) 2022-12-16

Similar Documents

Publication Publication Date Title
US10983955B2 (en) Data unit cloning in memory-based file systems
US10198369B2 (en) Dynamic memory remapping to reduce row-buffer conflicts
US10762593B2 (en) Unified memory systems and methods
US9747221B2 (en) Dynamic pinning of virtual pages shared between different type processors of a heterogeneous computing platform
US8453015B2 (en) Memory allocation for crash dump
US20170147224A1 (en) Memory and processor affinity in a deduplicated environment
US8793528B2 (en) Dynamic hypervisor relocation
US10877757B2 (en) Binding constants at runtime for improved resource utilization
US9710397B2 (en) Data migration for composite non-volatile storage device
US10067709B2 (en) Page migration acceleration using a two-level bloom filter on high bandwidth memory systems
KR20090079012A (ko) 가상 머신의 상태를 저장, 복원하는 방법 및 장치
EP3451197B1 (en) System and method for creating selective snapshots of a database
US9836223B2 (en) Changing storage volume ownership using cache memory
US20230195633A1 (en) Memory management device
US10082978B2 (en) Distributed shared log storage system having an adapter for heterogenous big data workloads
US10901914B2 (en) Method for writing multiple copies into storage device, and storage device
JP2023522219A (ja) ハードウェア支援ダイナミックランダムアクセスメモリ（ｄｒａｍ）行マージ
CN109814979B (zh) 数据加载方法、装置、计算机设备以及可读存储介质
US10102116B2 (en) Multi-level page data structure
CN111522827A (zh) 一种数据更新方法、装置和电子设备
US9690886B1 (en) System and method for a simulation of a block storage system on an object storage system
US10684900B2 (en) Enhanced message control banks
US9152346B2 (en) Storage and retrieval of high importance pages in an active memory sharing environment
US20170075582A1 (en) Translating access requests for a multi-level page data structure
US20210286781A1 (en) Segmented index for data deduplication

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240411

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240411