JP2023518720A - スケーラブル量子コンピューティングのためのシステム及び方法 - Google Patents

スケーラブル量子コンピューティングのためのシステム及び方法 Download PDF

Info

Publication number
JP2023518720A
JP2023518720A JP2022554857A JP2022554857A JP2023518720A JP 2023518720 A JP2023518720 A JP 2023518720A JP 2022554857 A JP2022554857 A JP 2022554857A JP 2022554857 A JP2022554857 A JP 2022554857A JP 2023518720 A JP2023518720 A JP 2023518720A
Authority
JP
Japan
Prior art keywords
superconducting
communicatively coupled
josephson
circuit
qubit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022554857A
Other languages
English (en)
Other versions
JPWO2021195368A5 (ja
Inventor
ハリス，リチャード，ジー．
Original Assignee
ディー－ウェイブ システムズ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ディー－ウェイブ システムズ インコーポレイテッド filed Critical ディー－ウェイブ システムズ インコーポレイテッド
Publication of JP2023518720A publication Critical patent/JP2023518720A/ja
Publication of JPWO2021195368A5 publication Critical patent/JPWO2021195368A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/60—Quantum algorithms, e.g. based on quantum optimisation, quantum Fourier or Hadamard transforms

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

超伝導回路は、４量子ビット偶数パリティスタビライザにより連通可能に結合された４つの超伝導量子ビットを含む。４量子ビット偶数パリティスタビライザは超伝導スタビライザループ及び４つのインダクタンスを含み、各インダクタンスは、４つの超伝導量子ビットのそれぞれの１つの超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合される。４量子ビット偶数パリティスタビライザはまた、超伝導ループへ連通可能に結合されたパリティ執行超伝導量子ビットを含む。量子プロセッサは、４量子ビット偶数パリティスタビライザにより連通可能に結合された４つのジョセフソンパラメトリック増幅器を含む。ジョセフソンパラメトリック増幅器は、複合化複合ジョセフソン接合により連通可能に結合された対の超伝導マイクロ波共振器を含む。４量子ビット偶数パリティスタビライザは、超伝導ループ、４つのジョセフソンパラメトリック増幅器のそれぞれの１つのジョセフソンパラメトリック増幅器のインダクタンスへ誘導的に連通可能に結合された４つのインダクタンス、及び超伝導ループへ連通可能に結合されたパリティ執行ジョセフソンパラメトリック増幅器を含む。

Description

分野
本開示は、一般的にはスケーラブル量子コンピューティングのためのシステム及び方法に関し、特に、デバイス間の制御及び連通可能結合を提供するための回路に関する。
背景
超伝導プロセッサ
コンピュータプロセッサは、アナログプロセッサ例えば超伝導量子プロセッサなどの量子プロセッサの形式を取り得る。超伝導量子プロセッサは多数の量子ビット（例えば、２以上の超伝導量子ビット）及び関連する局所バイアスデバイスを含み得る。本システム、方法及び装置に関連し使用され得る例示的量子プロセッサのさらなる詳細と実施形態は米国特許第７，５３３，０６８号、米国特許８，１９５，５９６号、米国特許第８，１９０，５４８号及びＰＣＴ特許出願ＵＳ／２００９／０３７９８４号に記載されている。
超伝導プロセッサは、量子コンピューティングを目的としないプロセッサであって例えば古典的コンピュータプロセッサの動作を律則する原理により動作するプロセッサであり得る。
コンピューティングシステムは通常、量子プロセッサ及び／又は古典的プロセッサを含み得る。コンピューティングシステムは、量子プロセッサ及び古典的プロセッサを含むハイブリッドシステムであり得る。いくつかの実装形態では、量子プロセッサ及び古典的プロセッサの少なくとも１つは超伝導プロセッサである。
超伝導量子ビット
超伝導量子プロセッサは超伝導量子ビットを含み得る。超伝導量子ビットは超伝導材料（例えばアルミニウム及び／又はニオブ）で超伝導集積回路内に形成され得る。
超伝導量子ビットは、情報を量子ビットで符号化するために使用される物理的性質により分類され得る。例えば、超伝導量子ビットは電荷量子ビット、磁束量子ビット及び位相量子ビットへ分類され得る。電荷量子ビットは、情報を量子ビットの帯電状態で格納し操作し得る。磁束量子ビットは、情報を量子ビットの一部を通る磁束に関係する変数で格納し操作し得る。位相量子ビットは、情報を、量子ビットの２つの領域間の超伝導位相の差に関係する変数で格納し操作し得る。ハイブリッドデバイスは電荷、磁束及び位相自由度のうちの２つ以上を使用し得る。
超伝導量子ビットは通常、少なくとも１つのジョセフソン接合を含む。ジョセフソン接合は、そうでなければ連続的である超伝導電流経路内の小さな遮断部であり、通常は、２つの超伝導電極間に挟まれた薄い絶縁障壁により実現される。ジョセフソン接合は３層即ち「トライレイヤ：trilayer」構造として形成され得る。超伝導量子ビットは例えば米国特許第７，８７６，２４８号、米国特許第８，０３５，５４０号及び米国特許第８，０９８，１７９号にさらに説明されている。
超伝導磁束量子ビットのいくつかの実装形態は、少なくとも１つのジョセフソン接合により遮断される超伝導ループ（本出願では量子ビットループとも呼ばれる）を含む。いくつかの実装形態は、互いに直列及び／又は並列に接続された複数の超伝導ループを含む。いくつかの実装形態は、互いに直列又は並列に接続された複数のジョセフソン接合を含む。
互いに並列に接続された一対のジョセフソン接合は複合ジョセフソン接合（ＣＪＪ：compound Josephson junction）と呼ばれる。ＣＪＪの振る舞いは互いに並列に接続された複数の抵抗器の振る舞いが単一実効抵抗としてモデル化され得るやり方と同様な単一実効ジョセフソン接合としてモデル化され得るということが理解される。
構成ジョセフソン接合のうちの少なくとも１つ自体が複合ジョセフソン接合である複合ジョセフソン接合は本出願では複合化複合ジョセフソン接合（ＣＣＪＪ：compound-compound Josephson junction）と呼ばれる。
量子プロセッサのハミルトン的説明
本システム及びデバイスのいくつかの実装態様によると、量子プロセッサは断熱量子計算及び／又は量子アニーリングを行うように設計され得る。一般的ハミルトン問題は、対角単一量子ビット項に比例した第１の成分と対角多量子ビット項に比例した第２の成分とを含み、そして例えば次のように表現され得る：
Figure 2023518720000002
 ここで、Ｎは量子ビットの数を表し、σｉ ｚはｉ番目の量子ビットのパウリｚ行列であり、ｈｉは量子ビットの無次元局所場であり、Ｊｉｊは量子ビット間の結合であり、εはＨＰの固有エネルギースケールである。
項σｉ ｚは対角単一量子ビット項の一例であり、そして項σｉ ｚσｊ ｚは対角２量子ビット項の一例である。ハミルトニアンは例えば超伝導量子ビットの実装により物理的に実現され得る。
関連技術及びそれに関連する制限の前述の例は、例示的でありしたがって排他的でないように意図されている。関連技術の他の制限は、本明細書を読みそして添付図面を研究すると当業者に明らかになる。
概要
超伝導回路は、ジョセフソンパラメトリック増幅器を含むものとして要約され得、ジョセフソンパラメトリック増幅器は、一対の超伝導共振器；一対の超伝導共振器間に超伝導的電気的に連通可能に結合された複合化複合ジョセフソン接合；及び複合化複合ジョセフソン接合へ連通可能に結合された第１の制御回路を含む。
いくつかの実装形態では、第１の制御回路は複合化複合ジョセフソン接合へ誘導的に連通可能に結合される。
いくつかの実装形態では、第１の制御回路は、ジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ連通可能に結合されたアナログＤＣ電流バイアス；ジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ連通可能に結合されたディジタル／アナログ変換器（ＤＡＣ）；及び第１のチューニング可能相互インダクタンスへ連通可能に結合された第１のマイクロ波ドライブを含み、第１のチューニング可能相互インダクタンスはジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ連通可能に結合される。いくつかの実装形態では、第１の制御回路の第１のチューニング可能相互インダクタンスは、ジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ誘導的に連通可能に結合される。いくつかの実装形態では、第１の制御回路のアナログＤＣ電流バイアス及びＤＡＣはジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ誘導的に連通可能に結合される。いくつかの実装形態では、第１のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含む。
いくつかの実装形態では、第１の制御回路は、第１の角周波数において共振ドライブを介しそして第２の角周波数においてパラメトリックドライブを介し実効ハミルトニアンのＸ項及びＺ項の強さを制御するように動作可能であり、第２の角周波数は第１の角周波数の２倍と時間依存デチューニング周波数との差に等しい。
いくつかの実装形態では、超伝導回路は、第２のチューニング可能相互インダクタンスへ連通可能に結合された第２のマイクロ波ドライブを含む第２の制御回路をさらに含み、第２のチューニング可能相互インダクタンスはジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ連通可能に結合される。いくつかの実装形態では、第２の制御回路は複合化複合ジョセフソン接合へ誘導的に連通可能に結合される。いくつかの実装形態では、第２の制御回路の第２のチューニング可能相互インダクタンスはジョセフソンパラメトリック増幅器の複合化複合ジョセフソン接合へ誘導的に連通可能に結合される。いくつかの実装形態では、第２のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含む。
いくつかの実装形態では、一対の超伝導共振器の各共振器は超伝導マイクロ波共振器である。いくつかの実装形態では、超伝導マイクロ波共振器は同軸伝送線路共振器である。いくつかの実装形態では、超伝導マイクロ波共振器は、互いに直列に電気的に連通可能に結合された複数のＬＣ回路を含むラダー回路である。
ハイブリッドコンピューティングシステムの操作方法は、ディジタルプロセッサ、少なくとも１つのジョセフソンパラメトリック増幅器を含む超伝導回路、共振ドライブ、及びパラメトリックドライブを含むことと要約され得る。本方法は、共振ドライブの第１の角周波数をディジタルプロセッサにより設定すること；パラメトリックドライブの第２の角周波数をディジタルプロセッサにより設定することであって、第２の角周波数は第１の角周波数の２倍とデチューニング周波数との差に等しい、設定すること；及びデチューニング周波数を変更することにより超伝導回路の実効ハミルトニアンのＸ項及びＺ項の強さをディジタルプロセッサにより制御することを含む。
超伝導回路は、第１、第２、第３、及び第４の超伝導量子ビットを含むものと要約され得、第１、第２、第３、及び第４の量子ビットは４量子ビット偶数パリティスタビライザにより連通可能に結合される。いくつかの実装形態では、４量子ビット偶数パリティスタビライザは、第１の臨界温度以下で超伝導性である材料を含む超伝導スタビライザループ；超伝導スタビライザループの第１のインダクタンスであって、第１の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第１のインダクタンス；超伝導スタビライザループの第２のインダクタンスであって、第２の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第２のインダクタンス；超伝導スタビライザループの第３のインダクタンスであって、第３の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第３のインダクタンス；超伝導スタビライザループの第４のインダクタンスであって第４の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第４のインダクタンス；及びパリティ執行（parity-enforcing）超伝導量子ビットを含み、パリティ執行量子ビットは超伝導ループへ連通可能に結合される。
いくつかの実装形態では、第１、第２、第３、第４、及びパリティ執行超伝導量子ビットのそれぞれは超伝導磁束量子ビットである。いくつかの実装形態では、第１、第２、第３、及び第４の超伝導磁束量子ビットのそれぞれはそれぞれの複合化複合ジョセフソン接合を含む。いくつかの実装形態では、第１、第２、第３、及び第４の超伝導磁束量子ビットのそれぞれはそれぞれの超伝導量子ビットループを含み、それぞれの超伝導量子ビットループは第２の臨界温度以下で超伝導性である材料を含み；各超伝導量子ビットループはそれぞれの交差部を含む。いくつかの実装形態では、パリティ執行超伝導磁束量子ビットは完全電気化学的ＣＪＪ結合デバイスにより超伝導ループへ連通可能に結合される。
量子プロセッサは第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器を含むものと要約され得、第１、第２、第３、及び第４のパラメトリック増幅器は４量子ビット偶数パリティスタビライザにより互いに連通可能に結合される。いくつかの実装形態では、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれはそれぞれの対の超伝導マイクロ波共振器を含み、それぞれの対の超伝導マイクロ波共振器の各超伝導マイクロ波共振器は複合化複合ジョセフソン接合により互いに連通可能に結合される。いくつかの実装形態では、４量子ビット偶数パリティスタビライザは、臨界温度以下で超伝導性である材料を含む超伝導ループ；交差部を含む超伝導ループ；超伝導ループの第１、第２、第３、及び第４のインダクタンスであって、それぞれが、それぞれのジョセフソンパラメトリック増幅器のインダクタンスへ誘導的に連通可能に結合される第１、第２、第３、及び第４のインダクタンス；及びパリティ執行ジョセフソンパラメトリック増幅器を含み、パリティ執行ジョセフソンパラメトリック増幅器は超伝導ループへ連通可能に結合される。いくつかの実装形態では、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれは、それぞれの複合化複合ジョセフソン接合、及び第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ連通可能に結合されたそれぞれの第１の制御回路を含む。各それぞれの第１の制御回路は、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合され得る。各それぞれの第１の制御回路は、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ連通可能に結合されたアナログＤＣ電流バイアス、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ連通可能に結合されたディジタル／アナログ変換器（ＤＡＣ）、及び第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ連通可能に結合されたそれぞれの第１のチューニング可能相互インダクタンスへ連通可能に結合されたそれぞれの第１のマイクロ波ドライブを含み得る。それぞれの第１の制御回路の各第１の制御回路のそれぞれの第１のチューニング可能相互インダクタンスは、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合され得る。アナログＤＣ電流バイアスのそれぞれ及びそれぞれの第１の制御回路のＤＡＣのそれぞれは、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合され得る。それぞれの第１のチューニング可能相互インダクタンスのそれぞれは複合ジョセフソン接合により遮断される超伝導ループを含み得る。各それぞれの第１の制御回路は、第１の角周波数において共振ドライブを介しそして第２の角周波数においてパラメトリックドライブを介し実効ハミルトニアンのＸ項及びＺ項の強さを制御するように動作可能であり得、第２の角周波数は第１の角周波数の２倍と時間依存デチューニング周波数との差に等しい。第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれはさらに、それぞれの第２の制御回路を含み得、各それぞれの第２の制御回路はそれぞれの第２のチューニング可能相互インダクタンスへ連通可能に結合されたそれぞれの第２のマイクロ波ドライブを含み、各それぞれの第２のチューニング可能相互インダクタンスは、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ連通可能に結合される。各それぞれの第２の制御回路は、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合され得る。それぞれの第２の制御回路の各それぞれの第２のチューニング可能相互インダクタンスは、第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合され得る。各それぞれの第２のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含み得る。第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの対の超伝導共振器の各共振器は超伝導マイクロ波共振器であり得る。第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの対の超伝導共振器内の超伝導マイクロ波共振器のそれぞれは同軸伝送線路共振器であり得る。第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれの対の超伝導共振器内の各超伝導マイクロ波共振器は、互いに直列に電気的に連通可能に結合された複数のＬＣ回路を含むラダー回路であり得る。
図面のいくつかの図の簡単な説明
添付図面では、同一参照符号は同様の素子又は行為を識別する。添付図面内の素子の寸法及び相対位置は必ずしも原寸に比例して描かれていない。例えば、様々な素子の形状及び角度は必ずしも原寸に比例して描かれていなく、これらの素子のいくつかは図面読み易さを改善するために任意に拡大され位置決めされ得る。さらに、描かれる素子の特定形状は、特定素子の実際の形状に関するいかなる情報も伝えるように必ずしも意図されていなく、添付図面における認識の容易さのためにもっぱら選択され得る。
４量子ビット偶数パリティスタビライザの例示的実装形態の概略図である。 ４量子ビット偶数パリティスタビライザの別の例示的実装形態の概略図である。 図１Ｂの４量子ビットスタビライザを含む回路の例示的実装形態の概略図である。 ジョセフソンパラメトリック増幅器（ＪＰＡ：Josephson parametric amplifier）の例示的実装形態の概略図である。 量子アニーリングプラットホームを構築するために使用され得るビルディングブロックの例示的実装形態の概略図である。 量子アニーリングプラットホームを構築するために使用され得るビルディングブロックの別の例示的実装形態の概略図である。 スケーラブル制御バイアスを有するスケーラブルＪＰＡを含む回路の例示的実装形態の概略図である。
詳細な説明
以下の説明では、いくつかの特定詳細が、様々な開示実装形態の完全な理解を提供するために説明される。しかし、当業者は、実装形態がこれらの特定詳細のうちの１つ又は複数の特定詳細無しに、又は他の方法、部品、材料等により実現され得るということを認識することになる。他の事例では、コンピュータシステム、サーバコンピュータ、及び／又は通信ネットワークに関連する周知の構造は、実装形態の説明を不必要に曖昧にしないように図示又は説明されなかった。
文脈が必要としない限り、以下の本明細書と特許請求の範囲とを通じて、用語「含む：comprising」は、「含む：including」と同義であり、包括的又は開放的である（すなわち、追加、非列挙素子又は方法行為を排除しない）。
本明細書全体にわたる「一実装形態」又は「実装形態」への参照は、当該実装形態に関連して説明される特定の機能、構造、又は特徴が少なくとも１つの実装形態に含まれることを意味する。したがって、本明細書全体にわたる様々な場所における語句「一実装形態では」又は「実装形態では」の出現は、必ずしもすべてが同じ実装形態を指すとは限らない。さらに、特定の特徴、構造又は特性は、１つ又は複数の実装形態では任意の好適なやり方で組み合わせられ得る。
本明細書と添付特許請求の範囲とにおいて使用されるように、単数形式の冠詞及び不定冠詞は、文脈が明らかに規定しない限り、複数の参照物を含む。用語「又は」は文脈が別途明確に規定しない限り「及び／又は」を含む意味で概して採用されるということにも留意すべきである。
本明細書に提供される開示の標題及び要約書は便宜のためだけのものであって、実装形態の範囲又は意味を解釈するものではない。
スケーラブル結合
多量子ビット相互作用は２局所相互作用を含み得る。多量子ビット相互作用はまたｋ局所相互作用を含み得る。ここでｋ＞２。
量子アニーリングに好適な１つのアーキテクチャは、例えばLechner W. et al., A QUANTUM ANNEALING ARCHITECTURE WITH ALL-TO-ALL CONNECTIVITY FROM LOCAL INTERACTIONS, Sci. Adv. 2015;1:e1500838（本出願ではＬＨＺアーキテクチャ及びＬＨＺ方式と様々に呼ばれる）において説明されている。４局所結合デバイス（例えば４つの論理量子ビット間の連通可能結合を提供する非線形結合デバイス）の直接的実装は挑戦的であり得る。例えば、４局所結合デバイスを使用することにより量子ビット相互作用をチューニングする行為は困難であるということが判り得、そして実現可能な相互作用エネルギーの大きさは実際には、望む大きさより弱くなり得る。
４量子ビット偶数パリティスタビライザを実装するための１つの手法は１つ又は複数の補助量子ビットを使用することである。離散化された２局所結合及び１局所バイアスの空間にわたる探索は、縮退基底状態である８つの可能な偶数パリティ論理量子ビット状態を生じる構成を明らかにし得る。
図１Ａは４量子ビット偶数パリティスタビライザ１００ａの例示的実装形態の概略図である。スタビライザ１００ａは４量子ビット偶数パリティスタビライザの６量子ビット実装形態の例示的構成である。
スタビライザ１００ａは４つの論理量子ビット１０２、１０４、１０６、１０８を含む。いくつかの実装形態では、論理量子ビット（例えば論理量子ビット１０２、１０４、１０６、１０８のうちの１つ）は、２つ以上の物理的量子ビットと、物理的量子ビット間の少なくとも１つの連通可能結合デバイスとを含む。
スタビライザ１００ａは２つの補助量子ビット１１０、１１２を含む。補助量子ビット１１０、１１２は偶数パリティを執行することに寄与し得る。
スタビライザ１００ａは、＋１又は－１のいずれかである２局所相互作用を使用することにより実装され得る。８重縮退基底状態と第１の励起状態との間のエネルギー間隔は例えば値２を取り得る。
図１Ａでは、量子ビット間の強磁性結合は実線により指示され、量子ビット間の反強磁性結合は点線により指示される。
スタビライザ１００ａは、論理量子ビット１０２、１０４間の強磁性（ＦＭ：ferromagnetic）結合１１４、論理量子ビット１０４、１０６間の反強磁性（ＡＦＭ：anti-ferromagnetic）結合１１６、論理量子ビット１０６、１０８間の反強磁性（ＡＦＭ）結合１１８、及び論理量子ビット１０８、１０２間のＦＭ結合１２０を含む。スタビライザ１００ａは、補助量子ビット１１２と論理量子ビット１０２との間のＦＭ結合１２２、及び補助量子ビット１１２と論理量子ビット１０４、１０６、１０８のそれぞれとの間のＡＦＭ結合１２４、１２６、１２８を含む。スタビライザ１００ａは、補助量子ビット１１０と論理量子ビット１０２との間のＦＭ結合１３０、及び補助量子ビット１１０と論理量子ビット１０４、１０６、１０８のそれぞれとの間のＡＦＭ結合１３２、１３４、１３６を含む。スタビライザ１００ａはまた、補助量子ビット１１０、１１２間のＦＭ結合１３８を含む。スタビライザ１００ａはまた、論理量子ビット１０２、１０６間のＦＭ結合１４０を含む。
図１Ｂは４量子ビット偶数パリティスタビライザ１００ｂの別の例示的実装形態の概略図である。スタビライザ１００ｂは４つの論理量子ビット１４２、１４４、１４６、１４８を含む。スタビライザ１００ｂは図１Ａのスタビライザ１００ａのより単純な実装形態である。スタビライザ１００ｂにおいて、図１Ａの補助量子ビット１１０、１１２は単一補助量子ビット１５０により置換される。
図１Ｂでは、量子ビット間の強磁性結合は実線により指示され、量子ビット間の反強磁性結合は点線により指示される。
スタビライザ１００ｂは、論理量子ビット１４２、１４４間の強磁性（ＦＭ）結合１５２、論理量子ビット１４４、１４６間及び１４６、１４８間の反強磁性（ＡＦＭ）結合１５４及び１５６それぞれ、及び論理量子ビット１４８、１４２間のＦＭ結合１５８を含む。スタビライザ１００ｂは、論理量子ビット１４４、１４８間のＡＦＭ結合１６０及び論理量子ビット１４２、１４６間のＦＭ結合１６２を含む。
スタビライザ１００ｂは、補助量子ビット１５０と論理量子ビット１４２との間のＦＭ結合１６４、及び補助量子ビット１５０と論理量子ビット１４４、１４６、１４８それぞれとの間のＡＦＭ結合１６６、１６８、１７０を含む。
図１Ｂに示す例示的実装形態では、補助量子ビット１５０と論理量子ビット１４２、１４４、１４６、１４８のそれぞれとの間の結合１６４、１６６、１６８、１７０の強さはそれぞれ、図１Ａの補助量子ビット１１０、１１２のそれぞれと論理量子ビットの１０２、１０４、１０６、１０８との間の結合の２倍の強さ、そして論理量子ビット１４２、１４４、１４６、１４８のそれぞれの対間の結合１５２、１５４、１５６、１５８、１６０、１６２の各結合の２倍の強さである。
結合の強さは結合を表す線の太さにより図１Ｂに示される。例えば、結合１６４を表す線は結合１５２を表す線の太さの２倍である。
図１Ｂのスタビライザ１００ｂの相互作用ハミルトニアンは以下のように表現され得る：
Figure 2023518720000003
 ここで、ξ（１）＝－１、そうでなければξ（ｉ）＝＋１。
量子ビット及び４量子ビットスタビライザを有する回路
ＬＨＺアーキテクチャの欠点は、アーキテクチャの実用的実装形態が論理量子ビット間の高い接続性を必要し得るということである。例えば、４量子ビットスタビライザ（例えば図１Ｂのスタビライザ１００ｂ）を有する論理量子ビットの２次元正方格子では、各論理量子ビットは、論理量子ビット当たり合計１２個の結合のために、４つの最近隣量子ビット、４つの次の最近隣量子ビット、及び４つの補助量子ビットへ連通可能に結合され得る。
論理量子ビット間の必要接続性を低減するいくつかのやり方がある。図１Ｂを参照すると、論理量子ビット１４２、１４４、１４６、１４８間の結合及び補助量子ビット１５０と論理量子ビット１４２、１４４、１４６、１４８との間の結合は大きさが対称であり得る。そうであれば、論理量子ビット１４２、１４４、１４６、１４８と補助量子ビット１５０とは、対結合を実現するために単一線形結合デバイスにより連通可能に結合され得る。
図２は図１Ｂの４量子ビットスタビライザ１００ｂを含む回路２００の例示的実装形態の概略図である。回路２００では、４つの論理量子ビット２０２、２０４、２０６、２０８と補助量子ビット２１０とが、対結合を実現するために単一線形結合デバイス２１２により連通可能に結合される。
論理量子ビット２０２、２０４、２０６、２０８のそれぞれは超伝導ループ２１４、２１６、２１８、２２０をそれぞれ含む。超伝導ループ２１４、２１６、２１８、２２０のそれぞれは、臨界温度以下で超伝導性である材料を含む。
超伝導ループ２１４、２１６、２１８、２２０のそれぞれは交差部２２２、２２４、２２６、２２８をそれぞれ含む。回路２００の交差状配置では、交差部２２２、２２４、２２６、２２８は、論理量子ビット２０２との相互作用の符号を論理量子ビット２０４、２０６、２０８と補助量子ビット２１０との間の相互作用の符号に対して変更し得る。
超伝導ループの一部の１８０°面外回転によりトポロジー的に形成された超伝導ループは、本出願では交差部付き超伝導ループと呼ばれる。交差部の一方の側の超伝導ループを通る電流はループ周囲を時計回り方向に流れ、交差部の他方の側の超伝導ループを通る電流はループ周囲を反時計回り方向に流れる。互いに交差する超伝導ループの２つのセグメントは交差部において互いに電気化学的に絶縁される。
システムのハミルトン相互作用は以下のように表現され得る：
Figure 2023518720000004
 結合デバイスが感受性Ｘ１ ｃを有する線形性であると仮定すると、結合デバイスの永久電流演算子は以下のように表現され得る：
Figure 2023518720000005
 ここで、
Figure 2023518720000006
 はｉ番目量子ビットの永久電流演算子である。これらの式を組み合わせることにより、ハミルトン相互作用
Figure 2023518720000007
 は以下のように表現され得る：
Figure 2023518720000008
 以下の値を選択することで所望結果を達成し得る：
－Ｍｃ１＝Ｍｃ２＝Ｍｃ３＝Ｍｃ４≡Ｍｃｑ＞０
及び
Ｍｃｐ│Ｉｐ ｐ│＝２Ｍｃｑ│Ｉｑ ｐ│
図２を再び参照すると、超伝導ループ２１４、２１６、２１８、２２０のそれぞれは、複合化複合ジョセフソン接合（ＣＣＪＪ）２３０、２３２、２３４、２３６によりそれぞれ遮断される。
図２の例示的実装形態では、補助量子ビット２１０（本出願ではパリティ執行量子ビットとも呼ばれる）は完全電気化学的ＣＪＪ結合デバイスにより結合デバイス２１２へ連通可能に結合される。他の実装形態では、補助量子ビット２１０は異なる種類の量子ビットである。他の実装形態では、補助量子ビット２１０は、結合デバイス２１２との異なる形式の連通可能結合を有する。
プローブ量子ビットの説明に関しては例えば米国特許第１０，０６８，１８０号を参照。電気化学的ＣＪＪ結合デバイスの説明に関しては例えば国際ＰＣＴ公開番号国際公開第２０１９１２６３９６Ａ１号を参照。
回路２００は、論理量子ビット当たり４つの（４）結合だけによりＬＨＺアーキテクチャを生成するためにタイル化され得る。
４ビットパリティ執行器を使用する回路（図２の回路２００など）は、従来の４局所相互作用を使用する回路を上回る利点を有し得る。例えば、４ビットパリティ執行器は、従来の４局所相互作用より強い実効４局所相互作用を有するように構成された一組の２局所相互作用を使用することにより実装され得る。
ジョセフソンパラメトリック増幅器
例えば回路のリアクタンスを正弦波的に変更することにより高周波入力信号を増幅するデバイスであるパラメトリック増幅器が通常、当該技術分野において使用される。縮退パラメトリック増幅器は、過剰雑音を導入することなく信号の同相成分及び直角成分の１つを増幅し得る（少なくとも原理的に）位相感知増幅器である。パラメトリック増幅器はジョセフソン接合の非線形インダクタンスに基づき得る。パラメトリック増幅器のアプリケーションは、超伝導回路を使用する量子情報処理の分野における量子限定（quantum-limited）増幅を含み得る。
ジョセフソンパラメトリック増幅器は、ＤＣ ＳＱＵＩＤ（超伝導量子干渉デバイス：Superconducting Quantum Interference Device）により終端される超伝導伝送線路共振器を含み得る。
一手法では、ポンプ（本出願ではドライブとも呼ばれる）が、ジョセフソン接合を通る電流を直接変調するために使用される。別の手法（例えばT. Yamamoto et al., FLUX-DRIVEN JOSEPHSON PARAMETRIC AMPLIFIER, arXiv: 0808.1386v参照）では、ポンプは、ＤＣ ＳＱＵＩＤを通る磁束を変調するために使用される。超伝導伝送線路共振器の共振周波数はＤＣ ＳＱＵＩＤへも印可されるＤＣ磁束により制御され得る。ポンプ及び入力信号は様々なポートへ印可され、そしてポンプ周波数は共振周波数の２倍であるので、ポンプから出力信号を分離することは非常に簡単であり得る。
図３はジョセフソンパラメトリック増幅器３００の例示的実装形態の概略図である。ＪＰＡ３００はＤＣ ＳＱＵＩＤ ３０４により終端される超伝導伝送線路共振器３０２を含む。ポンプ３０６はＤＣ ＳＱＵＩＤ ３０４を通る電流を変調するために使用される。
入力信号３０８が超伝導伝送線路共振器３０２のポート３１０へ印可され得る。出力信号３１２が超伝導伝送線路共振器３０２のポート３１０において提供され得る。超伝導伝送線路共振器３０２はインダクタンス３１４ａ、３１４ｂ、３１４ｃ及び容量３１６ａ、３１６ｂ、３１６ｃを含み、各対のインダクタンス及び容量（例えばインダクタンス３１４ａ及び容量３１６ａで形成された対）がＬＣ回路を形成する。超伝導伝送線路共振器３０２は直列の追加ＬＣ回路（図３に示さず）を含み得る。
ＤＣ ＳＱＵＩＤ ３０４は複合ジョセフソン接合（ＣＪＪ）３１８（点線を使用することにより図３に示される）を含む。ＣＪＪ３１８はジョセフソン接合３２０ａ、３２０ｂを含む。ジョセフソン接合３２０ａ、３２０ｂのそれぞれはそれぞれの固有容量を有し得る（図３に示すように、但し明瞭性のために図３では言及されない）。
超伝導伝送線路共振器３０２はさらに結合容量３２２を含む。
ＪＰＡを使用する量子アニーリングプラットホーム
Ｉｓｉｎｇ問題は２光子駆動Ｋｅｒｒ非線形共振器（本出願ではＫＮＲとも呼ばれる）のネットワーク内でコード化され得る。単一Ｉｓｉｎｇスピンは、駆動周波数で回転するフレーム内に２光子駆動ＫＮＲの２倍縮退固有空間を構成し得る反対位相を有する２つのコヒーレント状態へマッピングされ得る。
量子アニーラの１つの回路量子電気力学（ＱＥＤ：quantum electrodynamics）実装形態では、ＫＮＲは、磁束ポンピング型ＳＱＵＩＤ（超伝導量子干渉デバイス）により終端される超伝導マイクロ波共振器として実現される。磁束ポンピング型ＳＱＵＩＤの非線形インダクタンスはＫｅｒｒ非線形性を誘起し得、そして２光子ドライブは、超伝導マイクロ波共振器の共振周波数の２倍周波数において磁束ポンピング型ＳＱＵＩＤを磁束ポンピングすることにより生成され得る。
ジョセフソンパラメトリック増幅器（ＪＰＡ）は磁束ポンピング型ＳＱＵＩＤにより終端される超伝導マイクロ波共振器として同様に実現され得るので、この文脈では、ＫＮＲはＪＰＡと等価であると考えられ得る。一実装形態では、ＪＰＡのＳＱＵＩＤループは、チューニング可能振幅及び周波数を有する磁束ポンプにより駆動される。
いくつかの回路実装形態では、ＫＮＲのネットワークは、対線形結合を使用することにより構築され得るが、単一サイトドライブだけを依然として必要とする。
当該のいくつかの最適化問題は多数のＩｓｉｎｇスピン間の制御可能長距離相互作用を使用することにより表され得るがハードウエア実装形態で実現するためには挑戦的課題であり得る。長距離相互作用は、本出願では問題グラフの非隣接ノード間の相互作用を指す。１つの手法は、局所相互作用だけによりＩｓｉｎｇ問題をグラフ上へマッピングし得る方式（本出願ではＬＨＺ方式と呼ばれる）を使用することである。ＬＨＺ方式の説明に関しては、例えばLechner W. et al., A QUANTUM ANNEALING ARCHITECTURE WITH ALL-TO-ALL CONNECTIVITY FROM LOCAL INTERACTIONS, Sci. Adv. 2015;1:e1500838を参照。
ＬＨＺ方式は、例えば物理的スピンを２光子駆動ＫＮＲの固有基底（eigenbasis）内に埋め込むことにより実施され得る（固有基底は固有ベクトルからなるベクトル空間の基底である）。上述のように、ＫＮＲは磁束ポンピング型ＳＱＵＩＤにより終端される超伝導マイクロ波共振器として実現され得る。
S. Puri et al., QUANTUM ANNEALING WITH ALL-TO-ALL CONNECTED NONLINEAR OSCILLATORS, Nature Communications (2017)は、ジョセフソン接合（ＪＪ）により結合される４つのＪＰＡを含む例示的物理的実現を説明する。ＪＪの非線形性は４つのＪＰＡ間の４体結合（four-body coupling）を誘起し得る。
量子アニーリングプラットホームは、例えば単一ジョセフソン接合（ＪＪ）を介し相互作用する４つのＪＰＡのグループから構築され得る。グループ内の各ＪＰＡは、グループ内の他の３つのＪＰＡに対し異なる共振周波数を有し得る。４つのＪＰＡ及び結合ＪＪの各グループは本出願ではビルディングブロックと呼ばれる。
図４は量子アニーリングプラットホームを構築するために使用され得るビルディングブロック４００の例示的実装形態の概略図である。ビルディングブロック４００はＪＪ４１０により連通可能に結合された４つのＪＰＡ４０２、４０４、４０６、４０８を含む。
ＪＰＡ４０２は複合ジョセフソン接合（ＣＪＪ）４２０により連通可能に結合された２つの結合容量４１２、４１４及び２つの共振器４１６、４１８を含む。ＪＰＡ４０４はＣＪＪ４３０により連通可能に結合された２つの結合容量４２２、４２４及び２つの共振器４２６、４２８を含む。ＪＰＡ４０６はＣＪＪ４４０により連通可能に結合された２つの結合容量４３２、４３４及び２つの共振器４３６、４３８を含む。ＪＰＡ４０８はＣＪＪ４５０により連通可能に結合された２つの結合容量４４２、４４４及び２つの共振器４４６、４４８を含む。
ＪＰＡ及び４つの量子ビットスタビライザを有する回路
図２の回路２００は超伝導磁束量子ビットを使用するＬＨＺアーキテクチャの実装形態を示すが、ＪＰＡは超伝導磁束量子ビットの代わりに使用され得る。
図５は量子アニーリングプラットホームを構築するために使用され得るビルディングブロック５００の別の例示的実装形態の概略図である。ビルディングブロック５００は４つのＪＰＡ５０２、５０４、５０６、５０８を含み、補助ＪＰＡ５１０は対結合を実現するために単一線形結合デバイス５１２により連通可能に結合される。結合デバイス５１２は超伝導ループ５１４を含む。超伝導ループ５１４は臨界温度以下で超伝導である材料を含む。超伝導ループ５１４は交差部５１６を含む。
ＪＰＡ５０２は複合化複合ジョセフソン接合（ＣＣＪＪ）５２２により連通可能に結合された２つの共振器５１８、５２０を含む。ＪＰＡ５０４はＣＣＪＪ５２８により連通可能に結合された２つの共振器５２４、５２６を含む。ＪＰＡ５０６はＣＣＪＪ５３４により連通可能に結合された２つの共振器５３０、５３２を含む。ＪＰＡ５０８はＣＣＪＪ５４０により連通可能に結合された２つの共振器５３６、５３８を含む。
結合デバイス５１２は、それぞれが４つのＪＰＡのそれぞれの１つへ誘導的に連通可能に結合される４つの誘導性インターフェース５４２、５４４、５４６、５４８を含む。誘導性インターフェース５４２、５４４、５４６、５４８は図５の例示的実装形態では変圧器として示される。各変圧器は一対のインダクタンス（すなわち超伝導ループ５１４を遮断する１つのインダクタンス、及びＪＰＡの共振器のうちの１つの共振器（例えばＪＰＡ５０２の共振器５２０）とＪＰＡのＣＣＪＪのうちの１つのＣＣＪＪ（例えばＪＰＡ５０２のＣＣＪＪ５２２）との間で電気的に連通可能に結合された別のインダクタンス）を含む。ＪＰＡ内のＪＰＡの概して中央近くである位置（それぞれの電流プロファイルが最強である又は少なくともより強い）に結合デバイス５１２と各ＪＰＡとの間の誘導結合を有することが有益であり得る。
別の実施形態では、誘導性インターフェース５４２、５４４、５４６、５４８は、超伝導ループ５１４を遮断する１つのインダクタンスと共振器のうちの１つの共振器（例えばＪＰＡ５０２の共振器５２０）の同軸伝送線路の内部導体の別のインダクタンスとを含む。
補助ＪＰＡ５１０は複合化複合ジョセフソン接合（ＣＣＪＪ）５５４により連通可能に結合された２つの共振器５５０、５５２を含む。図５の例示的実装形態では、補助ＪＰＡ５１０（本出願ではパリティ執行ＪＰＡとも呼ばれる）は誘導性インターフェース５５６により結合デバイス５１２へ連通可能に結合される。他の実装形態では、補助ＪＰＡ５１０は、結合デバイス５１２と連通可能に結合する異なる形式を有する。
スケーラブルＪＰＡ制御
大規模量子アニーリングプラットホームを実現するために、本出願に説明されるようなスケーラブル制御バイアスを有するスケーラブルＪＰＡを実装することが有益であり得る。本出願において説明されるシステム及び方法はまた、有利には、複合ジョセフソン接合（ＣＪＪ）又は複合化複合ジョセフソン接合（ＣＣＪＪ）（互いに平行に配置された一対のＣＪＪを含む）によりＪＰＡを結合する単一ジョセフソン接合（例えば図４のＪＪ４１０）を置換することを含み得る。
ＣＣＪＪは、製作時の変動の存在に対しより頑強であり得、そして必要に応じ構成ＣＪＪ間に接合非対称性を導入するようにチューニングされ得る。ＣＣＪＪの各ＣＪＪは、例えばアナログＤＣ電流バイアスとＤＡＣ（ディジタルアナログ変換器）により供給されるバイアスとの組み合わせによりバイアスされ得る。
ＪＰＡの超伝導マイクロ波共振器の共振周波数はアナログＤＣ電流バイアスとＤＡＣにより供給されるバイアスとの組み合わせを使用することによりチューニングされ得る。
本出願において説明されるシステム及び方法はａ）実効ハミルトニアンのＸ及びＺ項の強さを制御するように動作可能な回路、及びｂ）例えば較正中のＪＰＡの分光測定を容易にするように動作可能な回路を含む。
本出願において説明されるシステム及び方法はＪＰＡのスケーラブル結合を含む。
図６はスケーラブル制御バイアスを有するスケーラブルＪＰＡを含む回路６００の例示的実装形態の概略図である。回路６００は結合容量６０２、６０４を含む。回路６００内の容量６０２、６０４を結合する場所はまた、どこで他のデバイス及び／又は回路が回路６００へ連通可能に結合され得るかを指示する。
回路６００はＪＰＡ６０６を含む。ＪＰＡ６０６は共振器６０８、６１０及び複合化複合ジョセフソン接合（ＣＣＪＪ）６１２を含む。共振器６０８、６１０は両方ともＣＣＪＪ６１２へ連通可能に結合される。共振器６０８、６１０のそれぞれは、互いに直列に電気的に連通可能に結合された２つ以上のそれぞれのＬＣ回路（例えばＬＣ回路６１４、図６では明瞭性のためにただ１つが言及される）を含む。ＬＣ回路６１４は、インダクタンス６１６と、アース端子６２０へ電気的に連通可能に結合されたコンデンサ６１８とを含む。
回路６００は制御回路６２２（本出願ではＣＮＴＬ－ＸＺ６２２とも呼ばれる）を含む。ＣＮＴＬ－ＸＺ６２２は、角周波数ωｐ＝２ωｒ－δ０（ｔ）及びωｒそれぞれにおいてパラメトリックドライブ及び共振ドライブを介し実効ハミルトニアンのＸ項及びＺ項の強さを制御するために使用され得る。関数δ０（ｔ）は本出願ではデチューニング関数と呼ばれ、そして時間の関数であり得る。デチューニング関数は、共振器を「共振外れ」にし得る。例えば、共振器はアニーリング中に共振状態に持ってこられ得る。デチューニング関数はアニーリングスケジュールを定義し得る。デチューニング関数は単調関数であっても非単調関数であってもよい。
図２のＪＰＡ２０２のＣＪＪ２２０は有利には図６の回路６００内のＣＣＪＪ６１２により置換される。ＣＣＪＪ６１２は、ａ）構成ジョセフソン接合の製作時の変動を補償するように、そしてｂ）回路６００の動作及び／又は較正のために必要に応じ接合非対称性を意図的に導入するように使用され得る。
ＣＣＪＪ６１２は、第１の対の誘導性インターフェース６２６、６２８によるアナログＤＣ電流バイアス６２４と第２の対の誘導性インターフェース６３２、６３４によるディジタル／アナログ変換器（ＤＡＣ）６３０との組み合わせによりチューニングされ得る。
マイクロ波ドライブ６３６はチューニング可能相互インダクタンス６３８を介しＣＣＪＪ６１２へ連通可能に結合される。チューニング可能相互インダクタンス６３８はＣＪＪ６４２により遮断される超伝導ループ６４０を含む。チューニング可能相互インダクタンス６３８は、マイクロ波ドライブ６３６への誘導性インターフェース６４４とＣＣＪＪ６１２への第３の対の誘導性インターフェース６４６、６４８とを有する。
いくつかの実装形態では、第１の対の誘導性インターフェース６２６、６２８、第２の対の誘導性インターフェース６３２、６３４及び第３の対の誘導性インターフェース６４６、６４８の各対はそれぞれの単一誘導性インターフェース（本出願では変圧器とも呼ばれる）により置換され得る。単一誘導性インターフェースよりむしろ一対の誘導性インターフェースを有する利点は、一対の誘導性インターフェースがＣＣＪＪ６１２に対し鏡面対称であり得るということである。
いくつかの実装形態では、第１の対の誘導性インターフェース６２６、６２８、第２の対の誘導性インターフェース６３２、６３４及び第３の対の誘導性インターフェース６４６、６４８の少なくとも一対はＣＣＪＪ６１２に対して鏡面対称である。一対の誘導性インターフェースにおける誘導性インターフェースの鏡面対称は、不平衡位相及び／又は意図せぬバイアスの大きさを削除又は少なくとも低減し得る。
チューニング可能相互インダクタンス６３８の機能は、マイクロ波ドライブ６３６と標的デバイスとの間の結合強度のデバイス毎調整を容易にすることである。デバイス毎調整は有利には、製作及び／又はインピーダンス不整合時の変動を補償するために使用され得る。チューニング可能相互インダクタンス６３８は、ＣＪＪ６４２へ適用されるアナログ電流バイアスとＤＡＣ（図６に示さず）により供給されるバイアスとの組み合わせを有し得る。
回路６００は制御回路６５０（本出願ではＣＮＴＬ－Ｘとも呼ばれる）を含む。ＣＮＴＬ－Ｘは、インターフェース６５８を介しＣＣＪＪ６１２へ誘導結合されるチューニング可能相互インダクタンス６５６へインターフェース６５４を介し誘導結合されたマイクロ波ドライブ６５２を含む。チューニング可能相互インダクタンス６５６はＣＪＪ６６０を含む。チューニング可能相互インダクタンス６５６は、ＣＪＪ６６０へ適用されるアナログ電流バイアスとＤＡＣ（図６に示さず）により供給されるバイアスとの組み合わせを有し得る。
上述の方法、処理、又は技術は１つ又は複数の非一時的プロセッサ可読媒体上に格納される一連のプロセッサ読み取り可能命令により実施される可能性がある。上述の方法、処理、又は技術方法のいくつかの例は、その動作をプログラム又はそうでなければ制御する断熱量子コンピュータ又は量子アニーラ又はシステムなどの特殊デバイス（例えば少なくとも１つのディジタルプロセッサを含むコンピュータ）により部分的に行われる。上述の方法、処理、又は技術は様々な行為を含み得るが、当業者は、代替例ではいくつかの行為が省略され得る及び／又は追加行為が加えられ得るということを認識することになる。当業者は、行為の示された順序は、例示的目的のためだけに示されており、代替例においては変わり得るということを認識することになる。上述の方法、処理、又は技術の例示的行為又は操作のいくつかは反復的に行われる。上述の方法、処理、又は技術のいくつかは各反復中に、複数の反復後に、又はすべての反復の終わりに行われ得る。
要約書に記載のものを含む示された実装形態の上記説明は、網羅的であるように意図されていない、又は実装形態を開示された精密な形式に限定するように意図されていない。特定実装形態及び例は例示目的のために本明細書では説明されるが、当業者により認識されるように本開示の精神と範囲から逸脱することなく様々な同等の修正がなされ得る。様々な実装形態の本明細書において提供される教示は、上に一般的に説明された量子計算の例示的方法に必ずしも適用されるのではなく、量子計算の他のシステム、方法に適用され得る。
上述の様々な実装形態は別の実装形態を提供するために組み合わせられ得る。本明細書において参照された及び／又はアプリケーションデータシート内に列挙された共通して移譲された限定しないが２０２０年３月２７日申請の米国特許出願公開第６３／００１，０１４号を含む米国特許出願公開、米国特許出願、外国特許、及び外国特許出願のすべてはその全体を参照により本明細書に援用する。
これら及び他の変更は上記詳細説明に照らし上記実装形態に対しなされ得る。一般的に、以下の特許請求の範囲では、使用される用語は特許請求の範囲を本明細書と特許請求の範囲に開示された特定の実装形態に限定するものと解釈すべきではなく、このような特許請求の範囲の権利を付与される等価物の全範囲と共にすべての可能な実装形態を含むように解釈されるべきである。したがって、本特許請求の範囲は本開示により制限されない。

Claims (38)

  1. ジョセフソンパラメトリック増幅器を含む超伝導回路であって：前記ジョセフソンパラメトリック増幅器は：
    一対の超伝導共振器；
    前記一対の超伝導共振器間で超伝導的電気的に連通可能に結合された複合化複合ジョセフソン接合；及び
    前記複合化複合ジョセフソン接合へ連通可能に結合された第１の制御回路を含む、超伝導回路。
  2. 前記第１の制御回路は前記複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項１に記載の超伝導回路。
  3. 前記第１の制御回路は：
    前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ連通可能に結合されたアナログＤＣ電流バイアス；
    前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ連通可能に結合されたディジタル／アナログ変換器（ＤＡＣ）；及び
    第１のチューニング可能相互インダクタンスへ連通可能に結合された第１のマイクロ波ドライブを含み、
    前記第１のチューニング可能相互インダクタンスは前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ連通可能に結合される、請求項１に記載の超伝導回路。
  4. 前記第１の制御回路の前記第１のチューニング可能相互インダクタンスは前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項３に記載の超伝導回路。
  5. 前記第１の制御回路の前記アナログＤＣ電流バイアス及び前記ＤＡＣは前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項３に記載の超伝導回路。
  6. 前記第１のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含む、請求項３に記載の超伝導回路。
  7. 前記第１の制御回路は、第１の角周波数において共振ドライブを介し及び第２の角周波数においてパラメトリックドライブを介し実効ハミルトニアンのＸ項及びＺ項の強さを制御するように動作可能であり、前記第２の角周波数は前記第１の角周波数の２倍と時間依存デチューニング周波数との差に等しい、請求項３に記載の超伝導回路。
  8. 前記超伝導回路は第２の制御回路をさらに含み、前記第２の制御回路は第２のチューニング可能相互インダクタンスへ連通可能に結合された第２のマイクロ波ドライブを含み、前記第２のチューニング可能相互インダクタンスは前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ連通可能に結合される、請求項３に記載の超伝導回路。
  9. 前記第２の制御回路は前記複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項８に記載の超伝導回路。
  10. 前記第２の制御回路の前記第２のチューニング可能相互インダクタンスは前記ジョセフソンパラメトリック増幅器の前記複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項８に記載の超伝導回路。
  11. 前記第２のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含む、請求項８に記載の超伝導回路。
  12. 前記一対の超伝導共振器の各共振器は超伝導マイクロ波共振器である、請求項１に記載の超伝導回路。
  13. 前記超伝導マイクロ波共振器は同軸伝送線路共振器である、請求項１２に記載の超伝導回路。
  14. 前記超伝導マイクロ波共振器は、互いに直列に電気的に連通可能に結合された複数のＬＣ回路を含むラダー回路である、請求項１２に記載の超伝導回路。
  15. ディジタルプロセッサと超伝導回路とを含むハイブリッドコンピューティングシステムであって、前記超伝導回路は少なくとも１つのジョセフソンパラメトリック増幅器、共振ドライブ及びパラメトリックドライブを含む、ハイブリッドコンピューティングシステムの操作方法であって、
    前記共振ドライブの第１の角周波数を前記ディジタルプロセッサにより設定すること；
    前記パラメトリックドライブの第２の角周波数を前記ディジタルプロセッサにより設定することであって、前記第２の角周波数は前記第１の角周波数の２倍とデチューニング周波数との差に等しい、設定すること；及び
    前記デチューニング周波数を変更することにより前記超伝導回路の実効ハミルトニアンのＸ項及びＺ項の強さを前記ディジタルプロセッサにより制御することを含む方法。
  16. 第１、第２、第３、及び第４の超伝導量子ビットを含む超伝導回路であって、前記第１、第２、第３、及び第４の量子ビットは４量子ビット偶数パリティスタビライザにより連通可能に結合される、超伝導回路。
  17. 前記４量子ビット偶数パリティスタビライザは、
    第１の臨界温度以下で超伝導性である材料を含む超伝導スタビライザループ；
    前記超伝導スタビライザループの第１のインダクタンスであって、前記第１の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第１のインダクタンス；
    前記超伝導スタビライザループの第２のインダクタンスであって、前記第２の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第２のインダクタンス；
    前記超伝導スタビライザループの第３のインダクタンスであって、前記第３の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第３のインダクタンス；
    前記超伝導スタビライザループの第４のインダクタンスであって、前記第４の超伝導量子ビットのインダクタンスへ誘導的に連通可能に結合された第４のインダクタンス；及び
    前記超伝導ループへ連通可能に結合されたパリティ執行超伝導量子ビットを含む、請求項１６に記載の超伝導回路。
  18. 前記第１、第２、第３、第４、及びパリティ執行超伝導量子ビットのそれぞれは超伝導磁束量子ビットである、請求項１７に記載の超伝導回路。
  19. 前記第１、第２、第３、及び第４の超伝導磁束量子ビットのそれぞれはそれぞれの複合化複合ジョセフソン接合を含む、請求項１８に記載の超伝導回路。
  20. 前記第１、第２、第３、及び第４の超伝導磁束量子ビットのそれぞれはそれぞれの超伝導量子ビットループを含み、前記それぞれの超伝導量子ビットループは第２の臨界温度以下で超伝導性である材料を含み；各超伝導量子ビットループはそれぞれの交差部を含む、請求項１８に記載の超伝導回路。
  21. 前記パリティ執行超伝導磁束量子ビットは完全電気化学的ＣＪＪ結合デバイスにより前記超伝導ループへ連通可能に結合される、請求項１８に記載の超伝導回路。
  22. 第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器を含む量子プロセッサであって、前記第１、第２、第３、及び第４のパラメトリック増幅器は４量子ビット偶数パリティスタビライザにより互いに連通可能に結合される、量子プロセッサ。
  23. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれはそれぞれの対の超伝導マイクロ波共振器を含み、前記それぞれの対の超伝導マイクロ波共振器の各超伝導マイクロ波共振器は複合化複合ジョセフソン接合により互いに連通可能に結合される、請求項２２に記載の量子プロセッサ。
  24. 前記４量子ビット偶数パリティスタビライザは、
    臨界温度以下で超伝導性である材料を含む超伝導ループであって、交差部を含む超伝導ループ；
    前記超伝導ループの第１、第２、第３、及び第４のインダクタンスであって、それぞれが、それぞれのジョセフソンパラメトリック増幅器のインダクタンスへ誘導的に連通可能に結合される第１、第２、第３、及び第４のインダクタンス；及び
    パリティ執行ジョセフソンパラメトリック増幅器を含み、
    前記パリティ執行ジョセフソンパラメトリック増幅器は前記超伝導ループへ連通可能に結合される、請求項２２に記載の量子プロセッサ。
  25. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれは、
    それぞれの複合化複合ジョセフソン接合；及び
    前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ連通可能に結合されたそれぞれの第１の制御回路を含む、請求項２３に記載の量子プロセッサ。
  26. 各それぞれの第１の制御回路は、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項２５に記載の量子プロセッサ。
  27. 各それぞれの第１の制御回路は：
    前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ連通可能に結合されたアナログＤＣ電流バイアス；
    前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ連通可能に結合されたディジタル／アナログ変換器（ＤＡＣ）；及び
    それぞれの第１のチューニング可能相互インダクタンスへ連通可能に結合されたそれぞれの第１のマイクロ波ドライブを含み、
    前記それぞれの第１のチューニング可能相互インダクタンスは、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ連通可能に結合される、請求項２５に記載の量子プロセッサ。
  28. 前記それぞれの第１の制御回路の各第１の制御回路の前記それぞれの第１のチューニング可能相互インダクタンスは、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項２７に記載の量子プロセッサ。
  29. 前記アナログＤＣ電流バイアスのそれぞれ及び前記それぞれの第１の制御回路の前記ＤＡＣのそれぞれは、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項２７に記載の量子プロセッサ。
  30. 前記それぞれの第１のチューニング可能相互インダクタンスのそれぞれは複合ジョセフソン接合により遮断される超伝導ループを含む、請求項２７に記載の量子プロセッサ。
  31. 各それぞれの第１の制御回路は、第１の角周波数において共振ドライブを介し及び第２の角周波数においてパラメトリックドライブを介し実効ハミルトニアンのＸ項及びＺ項の強さを制御するように動作可能であり、前記第２の角周波数は前記第１の角周波数の２倍と時間依存デチューニング周波数との差に等しい、請求項２７に記載の量子プロセッサ。
  32. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器のそれぞれはさらに、それぞれの第２の制御回路を含み、
    各それぞれの第２の制御回路はそれぞれの第２のチューニング可能相互インダクタンスへ連通可能に結合されたそれぞれの第２のマイクロ波ドライブを含み、
    各それぞれの第２のチューニング可能相互インダクタンスは、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ連通可能に結合される、請求項２７に記載の量子プロセッサ。
  33. 各それぞれの第２の制御回路は、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項３２に記載の量子プロセッサ。
  34. 前記それぞれの第２の制御回路の各それぞれの第２チューニング可能相互インダクタンスは、前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの複合化複合ジョセフソン接合へ誘導的に連通可能に結合される、請求項３２に記載の量子プロセッサ。
  35. 各それぞれの第２のチューニング可能相互インダクタンスは複合ジョセフソン接合により遮断される超伝導ループを含む、請求項３２に記載の量子プロセッサ。
  36. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの対の超伝導共振器の各共振器は超伝導マイクロ波共振器である、請求項２３に記載の量子プロセッサ。
  37. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの対の前記超伝導マイクロ波共振器のそれぞれは同軸伝送線路共振器である、請求項３６に記載の量子プロセッサ。
  38. 前記第１、第２、第３、及び第４のジョセフソンパラメトリック増幅器の前記それぞれの対の各超伝導マイクロ波共振器は、互いに直列に電気的に連通可能に結合された複数のＬＣ回路を含むラダー回路である、請求項３６に記載の量子プロセッサ。
JP2022554857A 2020-03-27 2021-03-25 スケーラブル量子コンピューティングのためのシステム及び方法 Pending JP2023518720A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063001014P 2020-03-27 2020-03-27
US63/001,014 2020-03-27
PCT/US2021/024134 WO2021195368A1 (en) 2020-03-27 2021-03-25 Systems and methods for scalable quantum computing

Publications (2)

Publication Number Publication Date
JP2023518720A true JP2023518720A (ja) 2023-05-08
JPWO2021195368A5 JPWO2021195368A5 (ja) 2024-04-01

Family

ID=77892323

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022554857A Pending JP2023518720A (ja) 2020-03-27 2021-03-25 スケーラブル量子コンピューティングのためのシステム及び方法

Country Status (4)

Country Link
US (1) US20230106489A1 (ja)
EP (1) EP4128081A4 (ja)
JP (1) JP2023518720A (ja)
WO (1) WO2021195368A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12015397B2 (en) 2022-08-18 2024-06-18 International Business Machines Corporation High connectivity parametric gate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8242799B2 (en) * 2010-11-16 2012-08-14 Northrop Grumman Systems Corporation System and method for phase error reduction in quantum systems
WO2016138378A1 (en) * 2015-02-27 2016-09-01 Yale University Techiniques of oscillator control for quantum information processing and related systems and methods
JP6945553B2 (ja) * 2016-05-03 2021-10-06 ディー−ウェイブ システムズ インコーポレイテッド 超伝導回路及びスケーラブルな計算において使用される超伝導デバイスのためのシステム及び方法
CA2968830C (en) * 2017-05-29 2024-04-02 Socpra Sciences Et Genie S.E.C. Quantum processor, and method of quantum processing
US10320331B1 (en) * 2018-07-30 2019-06-11 International Business Machines Corporation Applications of a superconducting device that mixes surface acoustic waves and microwave signals

Also Published As

Publication number Publication date
EP4128081A1 (en) 2023-02-08
US20230106489A1 (en) 2023-04-06
EP4128081A4 (en) 2024-04-24
WO2021195368A1 (en) 2021-09-30

Similar Documents

Publication Publication Date Title
US10353844B2 (en) Tunable bus-mediated coupling between remote qubits
AU2019289070B2 (en) Reconfigurable quantum routing
US9059674B2 (en) Multi-tunable superconducting circuits
US20230043001A1 (en) Tunable qubit coupler
CN111788588A (zh) 量子处理器中耦合量子位的系统和方法
CN113206364B (zh) 一种量子信号环形器和量子芯片
Grajcar et al. Possible implementation of adiabatic quantum algorithm with superconducting flux qubits
EP2324444A2 (en) Systems, methods, and apparatus for calibrating, controlling, and operating a quantum processor
WO2008029815A1 (fr) Procédé de couplage variable de bits quantiques, circuit de calcul quantique utilisant le procédé et coupleur variable
Obada et al. Efficient protocol of N-bit discrete quantum Fourier transform via transmon qubits coupled to a resonator
Yang Preparation of n-qubit Greenberger-Horne-Zeilinger entangled states in cavity QED: An approach with tolerance to nonidentical qubit-cavity coupling constants
CN113487034B (zh) 超导量子比特的读取装置
JP2023518720A (ja) スケーラブル量子コンピューティングのためのシステム及び方法
Douce et al. Coupling a single nitrogen-vacancy center to a superconducting flux qubit in the far-off-resonance regime
Virtanen et al. Nonreciprocal Josephson linear response
WO2023126497A1 (en) Non-linear superconducting quantum circuit
WO2020180442A1 (en) Tunable current-mirror qubit system
JP2023076272A (ja) 超伝導量子回路装置と超伝導量子回路の制御方法
EP4372629A1 (en) Measurement methods for a resonant cat-qubit circuit
Weibel et al. Microwave Superconducting Metamaterial for Analog Quantum Simulation
EP4372628A1 (en) Device for a resonant cat-qubit circuit and quantum measurement method
RU2795679C1 (ru) Устройство для реализации двухкубитного вентиля CZ между сверхпроводниковыми кубитами на основе высокой кинетической индуктивности
Debnath et al. Quantum Microwave Engineering: A New Application Area of Quantum Computing
Sun Tunable Coupler in Superconducting Circuits and Impedance Engineering for Josephson Parametric Amplifier
WO2022249427A1 (ja) 電荷センサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240319