JP2023514484A - マルチテナント環境における暗号コンピューティング - Google Patents

マルチテナント環境における暗号コンピューティング Download PDF

Info

Publication number
JP2023514484A
JP2023514484A JP2022540601A JP2022540601A JP2023514484A JP 2023514484 A JP2023514484 A JP 2023514484A JP 2022540601 A JP2022540601 A JP 2022540601A JP 2022540601 A JP2022540601 A JP 2022540601A JP 2023514484 A JP2023514484 A JP 2023514484A
Authority
JP
Japan
Prior art keywords
key
code
data
memory
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022540601A
Other languages
English (en)
Inventor
エム． ダーハム、デイビッド
ディー． レメイ、マイケル
スルタナ、サルミン
エス． グレワル、カランヴィル
イー． コウナヴィス、マイケル
デウチュ、セルゲジュ
ジェームズ ウェイラー、アンドリュー
バサク、アビーシェク
バウム、ダン
ゴッシュ、サントシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2023514484A publication Critical patent/JP2023514484A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466—Key-lock mechanism
    • G06F12/1475—Key-lock mechanism in a virtual system, e.g. with translation means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/54—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by adding security routines or objects to programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/34—Encoding or coding, e.g. Huffman coding or error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Advance Control (AREA)

Abstract

プロセッサ、システム、機械可読媒体、および方法である。プロセッサは、第１の回路であって、第１のコードキーを使用して第１のコードイメージを暗号化することと、暗号化された第１のコードイメージを、プロセッサ上で動作するオペレーティングシステムによって第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、第１のコードキーに対応する代替キーをオペレーティングシステムに送信することであって、第１のコードキーは、オペレーティングシステムから隠蔽されている、ことと、を行う、第１の回路と、制御回路を有する命令キャッシュと、命令キャッシュに結合された第２の回路であって、第２の回路は、オペレーティングシステムから代替キーを受信することと、第１のコードイメージを実行して第１のプロセスをインスタンス化するためのオペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、代替キーから第１のコードキーを生成することと、第１のコードキーを用いて命令キャッシュの制御回路をプログラムして、第１のコードキーを使用して第１のコードイメージが解読されることを可能にすることと、を行う、第２の回路と、を備える。

Description

関連出願の相互参照
本出願は、２０２０年１２月７日に出願された「Ｃｒｙｐｔｏｇｒａｐｈｉｃ Ｃｏｍｐｕｔｉｎｇ ｉｎｃｌｕｄｉｎｇ Ｍｅｔａｄａｔａ Ｓｔｏｒｅｄ Ｏｕｔｓｉｄｅ ｏｆ ａｎ Ａｄｄｒｅｓｓ Ｐｏｉｎｔｅｒ」と題する米国仮特許出願第６３／１２２，４４４号、および２０２０年２月１３日に出願された「Ｓｅｃｕｒｉｔｙ Ｃｈｅｃｋ Ｓｙｓｔｅｍｓ Ａｎｄ Ｍｅｔｈｏｄｓ Ｆｏｒ Ｍｅｍｏｒｙ Ａｌｌｏｃａｔｉｏｎｓ」と題する米国仮特許出願第６２／９７６，３１９号の利益および優先権を主張し、それらの開示全体が参照により本明細書に組み込まれる。
本開示は、概してコンピュータシステムの分野に関し、より詳細には、メモリ動作における暗号コンピューティングに関する。
コンピュータシステム内のメモリをソフトウェアのバグおよびセキュリティの脆弱性から保護することは、重大な懸念事項である。バッファオーバーフローは、プログラムがバッファにデータを書き込み、隣接するメモリ位置が上書きされるようにバッファの境界を上書きするときに発生し、メモリの安全性に影響を及ぼす可能性がある。同様に、バッファの最後を過ぎて別のページに読み込むと、アクセス違反またはアクセス障害がトリガされる可能性がある。別のメモリ安全性違反は、ダングリングポインタと称されるものである。ダングリングポインタは、有効な宛先に解決されない参照のことである。これは、割り当て解除された（または解放された）メモリへの既存のポインタの値を修正することなくメモリが割り当て解除されたときに発生する可能性がある。システムが解放されたメモリを再割り当てし、ダングリングポインタが再割り当てされたメモリにアクセスするために使用される場合、システム障害を含む予測不可能な挙動が発生する可能性がある。
現在のコンピューティング技術（例えば、プロセス／カーネル分離のためのページテーブル、仮想マシンマネージャ、マネージドランタイムなど）は、データ保護を提供するためにアーキテクチャおよびメタデータを使用している。例えば、以前のソリューションでは、プロセッサは、ルックアップテーブルを使用して、所有権、メモリサイズ、位置、タイプ、バージョンなどのデータに関するポリシーまたはデータを符号化している。メタデータを動的に記憶し、ロードするには、追加のストレージ（メモリオーバーヘッド）が必要であり、特に、細かい粒度のメタデータ（サービスとしての機能（ＦａａＳ）のワークロードまたはオブジェクトごとの境界情報など）、特にマルチテナント環境では、性能に影響を及ぼす。
本開示ならびにその特徴および利点のより完全な理解を提供するために、同様の参照番号が同様の部分を表す添付の図面と併せて以下の説明が参照される。
少なくとも１つの実施形態による例示的な暗号コンピューティング環境を示すブロック図である。
少なくとも１つの実施形態による例示的なプロセッサを示すブロック図である。
特定の実施形態による例示的なインオーダパイプラインおよび例示的なレジスタリネーミング、アウトオブオーダ発行／実行パイプラインの両方を示すブロック図である。
特定の実施形態による、プロセッサに含まれるインオーダアーキテクチャコアの例示的な実施形態と、例示的なレジスタリネーミング、アウトオブオーダ発行／実行アーキテクチャコアとの両方を示すブロック図である。
少なくとも１つの実施形態による例示的なコンピュータアーキテクチャのブロック図である。
本開示の実施形態による、ソース命令セット内のバイナリ命令をターゲット命令セット内のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。
本開示の少なくとも１つの実施形態による、セキュアメモリアクセス論理を用いて構成された例示的なコンピューティングデバイスの簡略ブロック図である。
本開示の少なくとも１つの実施形態による、図６のセキュアメモリアクセス論理の適用を示す簡略化された環境図である。
少なくとも１つの実施形態による、コンピューティングデバイス内のハードウェア、ソフトウェアユニット、およびデータフローの可能な例示的な詳細の簡略ブロック図である。
少なくとも１つの実施形態による、種々の暗号コンピューティング動作のための例示的な命令および論理を実装するための可能なシステムの簡略ブロック図である。
一部の実施形態によるクラウドネットワークの概略図である。
例示的なマルチテナントソフトウェアアーキテクチャを示す簡略ブロック図である。
一実施形態による例示的なマルチテナント初期化プロセスを示す簡略ブロック図である。
一実施形態による例示的なマルチテナントランタイムプロセスを示す簡略ブロック図である。
一実施形態による、共有ライブラリを用いた別の例示的なマルチテナントランタイムプロセスを示す簡略ブロック図である。
一実施形態による、暗号コンピューティングベースのコンテナセキュリティのための例示的なマルチテナントシステムアーキテクチャのブロック図である。
一実施形態による例示的な初期化プロセスのフロー図である。 一実施形態による例示的な初期化プロセスのフロー図である。
一実施形態による例示的なブートストラッププロセスのフロー図である。
一実施形態による共有ライブラリを使用する例示的なコンテナプロセスのフロー図である。 一実施形態による共有ライブラリを使用する例示的なコンテナプロセスのフロー図である。 一実施形態による共有ライブラリを使用する例示的なコンテナプロセスのフロー図である。
一実施形態による、共有ライブラリを呼び出すプロセスのためのデータおよびコードのための可能なメモリレイアウトのブロック図である。
一実施形態による、共有ライブラリを呼び出すプロセスのためのデータおよびコードのための別の可能なメモリレイアウトのブロック図である。
一実施形態による、共有ライブラリを呼び出すプロセスのためのデータおよびコードのためのさらに別の可能なメモリレイアウトのブロック図である。
一実施形態による、呼び出しコンテナのための共有ライブラリコードイメージをロードすることに関連付けられた例示的なプロセスのフロー図である。
図１５のマルチテナントシステムアーキテクチャのマルチテナントプラットフォームの追加の可能な詳細のブロック図である。
一実施形態による、ユーザ割り込み中に使用され得る情報の選択された部分のブロック図である。
一実施形態によるコンテナプロセス間のプロセス間通信のフロー図を示す。
一実施形態による、例示的な非同期イベント／割り込み処理のフロー図である。
一実施形態による別の例示的な非同期イベント／割り込み処理のフロー図である。
一実施形態による例示的なコンテナ移行プロセスのフロー図である。 一実施形態による例示的なコンテナ移行プロセスのフロー図である。
特定の実施形態による仮想アドレス暗号化技術の簡略ブロック図を示す。
特定の実施形態による、例示的な符号化ポインタを示す。
特定の実施形態による、犠牲者および敵対者のための例示的なメモリ割り当てを示す図である。
特定の実施形態による例示的な拡散技術の簡略ブロック図を示す。
特定の実施形態による別の例示的な拡散技術の簡略ブロック図を示す。
特定の実施形態によるプロセッサおよびメモリアーキテクチャの簡略ブロック図を示す。
特定の実施形態による、メモリ階層内のＤＣＵと他のキャッシュユニットとの間で実行される拡散技術の簡略ブロック図を示す。
特定の実施形態による、サブキャッシュライン粒度でデータを修正および拡散するための例示的な技術の図を示す。
特定の実施形態による、キャッシュ階層内でマージの実行を可能にするための例示的な技術３７００を示す。
特定の実施形態によるキャッシュウェイの例示的な構成を示す。
特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。 特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。 特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。 特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。 特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。 特定の実施形態による、メモリから／へのプロセッサのコアによる例示的な読み出し／書き込みを示す。
一実施形態によるメモリ割り当てセキュリティチェックシステムの概略図である。
一実施形態による例示的な符号化ポインタアーキテクチャの概略図である。
異なる範囲のスロットサイズに対する図９のメタデータの一実施形態の拡大図である。
一部の実施形態による、図４１の線形メモリレイアウトとは別個のテーブルに記憶されたメタデータの図である。
一実施形態による、メタデータが同じページに記憶される同じサイズの割り当てを記憶するページの図である。
一実施形態による方法のフロー図である。
一実施形態による、ポインタの暗号化アドレスを解読することなく、暗号符号化されたポインタを使用して、メモリコンテンツにアクセスするためのフローオプションを示すフロー図である。
一実施形態による、ポインタの暗号化アドレスを解読することなく、暗号符号化されたポインタを使用して、メモリコンテンツにアクセスするフローを示すフロー図である。
一部の実施形態による、セキュリティメタデータミスの場合のキャッシュライン内のメモリコンテンツに関するコアによる読み出し要求のためのキャッシュコヒーレンシフローのフローチャートであり、アクセスを試みているコアのローカルキャッシュ内にアクセスされるメモリコンテンツの単一コピーが存在する。
一部の実施形態による、セキュリティメタデータミスの場合のキャッシュライン内のメモリコンテンツに対するコアによる読み出し要求のためのキャッシュコヒーレンシフローのフローチャートであり、種々のコアにおいて状態Ｓでアクセスされるメモリコンテンツの複数のコピーが存在する。
一部の実施形態による、キャッシュライン内のメモリコンテンツに対するコアによる読み出し要求のためのキャッシュコヒーレンシフローのフローチャートであり、アクセスを試みるコアのローカルキャッシュ内にアクセスされるメモリコンテンツの単一コピーが存在し、単一のコアは、メモリコンテンツに対して状態ＥまたはＭにある。
一部の実施形態による、アクセスを試みているコアのローカルキャッシュ内にアクセスされるメモリコンテンツの複数のコピーが存在する場合、スヌーピングコアがメモリコンテンツに関して共有（Ｓ）にある場合（分岐Ｂ）、またはメモリコンテンツのコピーが存在しない場合（分岐Ａ）の、読み出し要求のためのキャッシュコヒーレンシフローのフローチャートである。
一部の実施形態による、書き込み要求のためのキャッシュコヒーレンシフローのフローチャートである。
以下の開示は、暗号コンピューティングの実装形態のための種々の可能な実施形態または例を提供する。暗号コンピューティングは、コンピューティング業界における重要なトレンドであり、コンピューティング自体の基盤が根本的に暗号化されるようになっている。暗号コンピューティングは、システムセキュリティの根本的な見直しを意味し、産業界に大きな影響を与える大きな変革である。
本明細書で使用される場合、用語「上部」、「底部」、「最下部」、および「最上部」は、１または複数の要素に関連して使用されるとき、絶対的な物理的構成ではなく相対的な物理的構成を伝えることが意図される。したがって、デバイス内の「最上部の要素」または「上部の要素」として説明される要素は、代わりに、デバイスが反転されるとき、デバイス内の「最下部の要素」または「底部の要素」を形成してもよい。同様に、デバイス内の「最下部の要素」または「底部の要素」として説明される要素は、代わりに、デバイスが反転されると、デバイス内の「最上部の要素」または「上部の要素」を形成してもよい。
本明細書で使用される場合、「論理的に関連付けられた」という用語は、複数のオブジェクト、システム、または要素に関して使用されるとき、１つのオブジェクト、システム、または要素へのアクセスが、アクセスされたオブジェクト、システム、または要素との「論理的な関連付け」を有する残りのオブジェクト、システム、または要素を公開するように、オブジェクト、システム、または要素間の関係の存在を伝えることを意図している。例示的な「論理的な関連付け」は、第１のデータベース内の要素へのアクセスが、１または複数の追加のデータベースの１または複数の要素からの情報および／またはデータを提供し得るリレーショナルデータベース間に存在し、それぞれがアクセスされた要素と識別された関係を有している。別の例では、「Ａ」が「Ｂ」と論理的に関連付けられている場合、「Ａ」にアクセスすることは、「Ｂ」からの情報および／またはデータを公開または別様で引き出すことになり、逆もまた同様である。
本明細書で使用される場合、用語「第１」、「第２」、および他の類似の序数は、複数の類似または同一の対象を区別することを意図しており、対象の特定のまたは絶対的な順序を示すことを意図していない。したがって、「第１のオブジェクト」および「第２のオブジェクト」は、第２のオブジェクトが空間または時間において第１のオブジェクトの前または前に現れる順序を含む任意の順序で現れてもよい。かかる構成は、本開示の範囲内に含まれるものと見なされるべきである。
以下の説明では、特定の構成要素が英数字の項目指定子を使用して指定されることに留意されたい。例えば、第１の要素は４７０Ａと指定されてもよく、第２の要素は４７０Ｂと指定されてもよい。説明を容易にし、簡潔にするために、両方の要素に共通の特徴を説明するとき、英数字の指定子は省略される。したがって、かかる一般的な（すなわち、英数字でない）指定子が使用されるとき、説明される特徴は、共通の数字指定子を共有する全ての要素に適用可能であると理解されたい。例えば、「要素４７０」に関して説明される特徴は、全ての要素４７０Ａ～４７０ｎに適用される。一方、「要素４７０Ａ」に関して説明される特徴は、４７０Ａと指定される要素に特に適用され、４７０Ｂ～４７０ｎと指定される要素には適用されない。
本出願および特許請求の範囲で使用される場合、「および／または」という用語によって結合される項目のリストは、列挙された項目の任意の組み合わせを意味することができる。例えば、「Ａ、Ｂ、および／またはＣ」という句は、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、またはＡ、ＢおよびＣを意味することができる。本出願および特許請求の範囲において使用される場合、「のうちの少なくとも１つ」という用語によって結合される項目のリストは、列挙された用語の任意の組み合わせを意味することができる。例えば、語句「Ａ、Ｂ、またはＣのうちの少なくとも１つ」は、Ａ、Ｂ、Ｃ、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、またはＡ、Ｂ、およびＣを意味することができる。
本明細書の任意の実施形態で使用されるように、用語「システム」または「モジュール」は、例えば、前述の動作のうちのいずれかを行うように構成される、ソフトウェア、ファームウェア、および／または回路を指し得る。ソフトウェアは、非一時的コンピュータ可読記憶媒体上に記録されたソフトウェアパッケージ、コード、命令、命令セット、および／またはデータとして具現化され得る。ファームウェアは、メモリデバイスにハードコードされた（例えば、不揮発性の）コード、命令または命令セットおよび／またはデータとして具現化され得る。本明細書の任意の実施形態で使用される回路は、例えば、単独でまたは任意の組み合わせで、ハードワイヤード回路、１または複数の個々の命令処理コアを含むコンピュータプロセッサなどのプログラマブル回路、状態機械回路、および／またはプログラマブル回路によって実行される命令を記憶するファームウェア、または例えば、超並列、アナログもしくは量子コンピューティング、ニューラルネットプロセッサなどのアクセラレータのハードウェア実施形態、および上記の非シリコン実装形態を含む将来のコンピューティングパラダイムを含んでもよい。回路は、より大きなシステム、例えば、集積回路（ＩＣ）、システムオンチップ（ＳｏＣ）、デスクトップコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、サーバ、スマートフォンなどの一部を形成する回路として、集合的にまたは個別に具現化されてもよい。
本明細書で説明する動作のいずれも、１または複数のプロセッサによって実行されたときに方法を実行する命令を個別にまたは組み合わせて記憶した１または複数の媒体（例えば、非一時的記憶媒体）を含むシステムにおいて実装することができる。ここで、プロセッサは、例えば、サーバＣＰＵ、モバイルデバイスＣＰＵ、および／または他のプログラマブル回路を含み得る。また、本明細書で説明される動作は、２つ以上の異なる物理的位置における処理構造など、複数の物理的デバイスにわたって分散され得ることが意図される。記憶媒体は、任意の種類の有形媒体、例えば、ハードディスク、フロッピーディスク、光ディスク、コンパクトディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、コンパクトディスクリライタブル（ＣＤ－ＲＷ）、および光磁気ディスクを含む任意の種類のディスク、読み出し専用メモリ（ＲＯＭ）などの半導体デバイス、ダイナミックおよびスタティックＲＡＭなどのランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ、ソリッドステートディスク（ＳＳＤ）、エンベデッドマルチメディアカード（ｅＭＭＣ）、セキュアデジタル入力／出力（ＳＤＩＯ）カード、磁気もしくは光カード、または電子命令を記憶するのに適した任意の種類の媒体を含んでもよい。他の実施形態は、プログラマブル制御デバイスによって実行されるソフトウェアとして実装されてもよい。
本明細書で使用される場合、「メタデータ」は、一部の例を挙げると、タグ値またはバージョン番号（タグメタデータ）、有効範囲メタデータ、コンテキスト情報（例えば、メモリ割り当てサイズ（例えば、間接アドレスによって参照される割り当てメモリのバイト数）、データまたはコードのタイプ（例えば、プログラミング言語によって定義されるデータまたはコードのクラス）、許可（例えば、間接アドレスの読み出し、書き込み、および実行許可）、データまたはコードの位置（例えば、データまたはコードのサイズと組み合わされたアドレス）、データまたはコードの所有権、特権レベル（例えば、ユーザまたは監督者）、または暗号コンテキスト識別子（または暗号コンテキストＩＤ）（例えば、間接アドレスごとにランダム化されたまたは決定論的に一意の値）のうちの少なくとも１または複数を指す。本明細書で使用されるメタデータは、キー識別子（キーＩＤ）、トウィーク（ｔｗｅａｋ）、カウンタ、メモリアクセス制御（ＭＡＣ）、または誤り訂正符号（ＥＣＣ）を指すこともある。
本明細書で使用される場合、「割り当て」は、データまたはコードなどのオブジェクトが記憶されるメモリのアドレス指定可能な部分を指す。
本明細書で使用される場合、「境界情報」は、基準点に基づいて割り当ての開始および終了を決定するための情報を指す。基準点は、例えば、スロット、ブロック、ページ、またはメモリの任意の他の単位のいずれかの中間点、開始、終了を含み得る。
本明細書で使用される場合、「スロット」は、キャッシュライン内のメモリの単位を指す。
本明細書で使用される場合、「コンパートメント」とは、他のテナントから暗号隔離されたテナントを意味する。本明細書で使用される場合、「暗号隔離された」という用語は、異なるキーおよび／またはトウィークで暗号化されているメモリの異なるエリア（異なるコンパートメントまたはテナント）から生じる隔離を意味することが意図される。隔離されたメモリコンパートメント／テナントは、仮想マシン（ＶＭ）、アプリケーション、関数、またはスレッドのデータ構造および／またはコードから構成され得る。マルチテナント環境では、ページテーブルまたは拡張ページテーブルではなく、暗号化を使用してテナント間の隔離を実施することができる。
本明細書で使用される場合、「トウィーク」または「トウィーク関数」は、非暗号化データを物理メモリアドレスとバインドすることによって、ブロック暗号へのトウィークとして物理メモリアドレス（例えば、スクランブルされた、スクランブルされていないなど）の使用を可能にする関数を指す。トウィーク関数は、例えば、ＸＴＳ（ｘｏｒ－暗号化－ｘｏｒ／ＸＥＸベースの暗号文盗用によるトウィークコードブックモード）アルゴリズム、Ｌｉｓｋｏｖ、Ｒｉｖｅｓｔ、およびＷａｇｎｅｒ（ＬＲＷ）アルゴリズムなど、またはそれらの組み合わせを含んでもよい。トウィーク関数は、例えば、元の物理メモリアドレスを拡散し、非暗号化データでアドレスをＸＯＲし、非暗号化データをアドレスにバインドするために、キーを用いて暗号器を通して結果を実行してもよい。一例では、攻撃が暗号文データを異なるメモリ位置にスワップすることを含む場合、解読器は、異なるメモリ位置に対応するメモリアドレスを用いて暗号文データを解読し、対応する非暗号化データ（例えば、平文データ）に複数のビットのランダム分布を含ませることができる。
Ａ．暗号コンピューティング
以下の図１～１０は、本明細書で説明される暗号コンピューティング実施形態の文脈で使用され得る一部の例示的なコンピューティングデバイス、コンピューティング環境、ハードウェア、ソフトウェア、ネットワーク、またはフローを提供する。
図１は、少なくとも１つの実施形態による例示的な暗号コンピューティング環境１００を示すブロック図である。図示の例では、暗号アドレス化指定層１１０は、例示的な計算ベクトル中央処理装置（ＣＰＵ）１０２、グラフィック処理ユニット（ＧＰＵ）１０４、人工知能（ＡＩ）１０６、およびフィールドプログラマブルゲートアレイ（ＦＰＧＡ）１０８にわたって延在する。例えば、ＣＰＵ１０２およびＧＰＵ１０４は、メモリ１１２に記憶されたデータのための同じ仮想アドレス変換を共有してもよく、暗号アドレスは、この共有仮想メモリ上に構築してもよい。それらは、所与の実行フローに対して同じプロセスキーを共有し、同じトウィークを計算して、同じ暗号アルゴリズムに従って、暗号符号化されたアドレスを解読し、かかる符号化されたアドレスによって参照されるデータを解読することができる。
組み合わせて、本明細書に記載の能力は、暗号コンピューティングを可能にし得る。メモリ１１２は、キャッシュの第１のレベルからキャッシュの最後のレベルまで、かつシステムメモリへと、メモリ階層の全てのレベルにおいて暗号化され得る。暗号アドレス符号化をデータ暗号化にバインドすることにより、非常に細かい粒度のオブジェクト境界およびアクセス制御が可能になり、細かい粒度のセキュアコンテナを個々の機能およびサービスとしての機能のオブジェクトまで可能にすることができる。また、コールスタック上の戻りアドレスを（それらの位置に応じて）暗号符号化することで、シャドウスタックメタデータを必要とせずに制御フロー完全性を可能にすることができる。したがって、データアクセス制御ポリシーおよび制御フローのいずれも、単に暗号アドレス化指定およびそれぞれの暗号データバインディングに依存して、暗号的に実行することができる。
図２～４は、本明細書に開示される実施形態に従って使用され得る例示的なコンピュータアーキテクチャのブロック図である。概して、プロセッサおよびコンピューティングシステムのための当技術分野で知られている任意のコンピュータアーキテクチャ設計を使用することができる。一例では、ラップトップ、デスクトップ、ハンドヘルドＰＣ、携帯情報端末、タブレット、エンジニアリングワークステーション、サーバ、ネットワークデバイス、サーバ、アプライアンス、ネットワークハブ、ルータ、スイッチ、組込みプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、グラフィックスデバイス、ビデオゲームデバイス、セットトップボックス、マイクロコントローラ、スマートフォン、モバイルデバイス、ウェアラブル電子デバイス、ポータブルメディアプレーヤ、ハンドヘルドデバイス、および種々の他の電子デバイスのための当技術分野で知られているシステム設計および構成も、本明細書で説明するコンピューティングシステムの実施形態に適している。概して、本明細書に開示される実施形態に適したコンピュータアーキテクチャは、図２～４に示される構成を含み得るが、これらに限定されない。
図２は、一実施形態によるプロセッサの例示的な図である。プロセッサ２００は、本明細書で示され説明される実装形態（例えば、プロセッサ１０２）に関連して使用され得るハードウェアデバイスの種類の一例である。プロセッサ２００は、マイクロプロセッサ、組込みプロセッサ、デジタル信号プロセッサ（ＤＳＰ）、ネットワークプロセッサ、マルチコアプロセッサ、シングルコアプロセッサ、またはコードを実行する他のデバイスなど、任意の種類のプロセッサであり得る。図２には１つのプロセッサ２００のみが示されているが、処理要素は、代替的に、図２に示される複数のプロセッサ２００を含んでもよい。プロセッサ２００は、シングルスレッドコアであってもよく、または、少なくとも１つの実施形態では、プロセッサ２００は、コアごとに２つ以上のハードウェアスレッドコンテキスト（または「論理プロセッサ」）を含み得るという点でマルチスレッドであってもよい。
図２はまた、一実施形態によるプロセッサ２００に結合されたメモリ２０２を示している。メモリ２０２は、当業者に既知であるかまたは別様で利用可能であるような（メモリ階層の種々の層を含む）多種多様なメモリのいずれかであり得る。かかるメモリ要素は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）の論理ブロック、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、および電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）を含み得るが、これらに限定されない。
プロセッサ２００は、本明細書に詳述されるアルゴリズム、プロセス、または動作に関連付けられた任意の種類の命令を実行することができる。概して、プロセッサ２００は、要素または物品（例えば、データ）を１つの状態または物から別の状態または物に変換することができる。
コード２０４は、プロセッサ２００によって実行される１または複数の命令であってもよく、メモリ２０２に記憶されてもよく、またはソフトウェア、ハードウェア、ファームウェア、もしくはそれらの任意の好適な組み合わせに、または任意の他の内部もしくは外部の構成要素、デバイス、要素、もしくはオブジェクトに、必要に応じて、特定の必要性に基づいて記憶されてもよい。一例では、プロセッサ２００は、コード２０４によって示される命令のプログラムシーケンスに従うことができる。各命令は、フロントエンド論理２０６に入り、１または複数のデコーダ２０８によって処理される。デコーダは、その出力として、所定のフォーマットの固定幅マイクロ動作などのマイクロ動作を生成することができ、または元のコード命令を反映する他の命令、マイクロ命令、もしくは制御信号を生成することができる。フロントエンド論理２０６はまた、レジスタリネーミング論理２１０およびスケジューリング論理２１２を含み、これらは概して、リソースを割り当て、実行のために命令に対応する動作をキューに入れる。
プロセッサ２００はまた、実行ユニット２１６ａ、２１６ｂ、２１６ｎなどのセットを有する実行論理２１４を含み得る。一部の実施形態は、特定の機能または機能のセットに専用の複数の実行ユニットを含み得る。他の実施形態は、１つのみの実行ユニット、または特定の機能を実行することができる１つの実行ユニットを含み得る。実行論理２１４は、コード命令によって指定された動作を実行する。
コード命令によって指定された動作の実行の完了後、バックエンド論理２１８は、コード２０４の命令をリタイアすることができる。一実施形態では、プロセッサ２００は、アウトオブオーダ実行を可能にするが、命令のインオーダリタイアメントを必要とする。リタイアメント論理２２０は、種々の既知の形態（例えば、リオーダバッファなど）を取り得る。このようにして、プロセッサ２００は、コード２０４の実行中に、少なくとも、デコーダによって生成される出力、レジスタリネーミング論理２１０によって利用されるハードウェアレジスタおよびテーブル、ならびに実行論理２１４によって修正される任意のレジスタ（図示せず）に関して変換される。
図２には示されていないが、処理要素は、プロセッサ２００を有するチップ上に他の要素を含み得る。例えば、処理要素は、プロセッサ２００とともにメモリ制御論理を含んでもよい。処理要素は、Ｉ／Ｏ制御論理を含んでもよく、かつ／またはメモリ制御論理と統合されたＩ／Ｏ制御論理を含んでもよい。処理要素はまた、１または複数のキャッシュを含んでもよい。一部の実施形態では、不揮発性メモリ（フラッシュメモリまたはヒューズなど）も、プロセッサ２００とともにチップ上に含まれ得る。
図３Ａは、本開示の１または複数の実施形態による、例示的なインオーダパイプラインおよび例示的なレジスタリネーミング、アウトオブオーダ発行／実行パイプラインの両方を示すブロック図である。図３Ｂは、本開示の１または複数の実施形態による、プロセッサに含まれるインオーダアーキテクチャコアの例示的な実施形態と、例示的なレジスタリネーミング、アウトオブオーダ発行／実行アーキテクチャコアとの両方を示すブロック図である。図３Ａ～図３Ｂの実線のボックスは、インオーダパイプラインおよびインオーダコアを示し、破線のボックスの所望による追加は、レジスタリネーミング、アウトオブオーダ発行／実行パイプラインおよびコアを示している。インオーダ態様がアウトオブオーダ態様のサブセットであると仮定して、アウトオブオーダ態様について説明する。
図３Ａにおいて、プロセッサパイプライン３００は、フェッチステージ３０２、長さ復号ステージ３０４、復号ステージ３０６、割り当てステージ３０８、リネーミングステージ３１０、スケジュール（ディスパッチまたは発行としても知られる）ステージ３１２、レジスタ読み出し／メモリ読み出しステージ３１４、実行ステージ３１６、書き戻し／メモリ書き込みステージ３１８、例外処理ステージ３２２、およびコミットステージ３２４を含む。
図３Ｂは、実行エンジンユニット３５０に結合されたフロントエンドユニット３３０を含むプロセッサコア３９０を示し、両方ともメモリユニット３７０に結合されている。プロセッサコア３９０およびメモリユニット３７０は、本明細書で図示および説明される実装形態（例えば、プロセッサ１０２、メモリ１２０）に関連して使用され得るタイプのハードウェアの例である。コア３９０は、縮小命令セットコンピューティング（ＲＩＳＣ）コア、複合命令セットコンピューティング（ＣＩＳＣ）コア、超長命令語（ＶＬＩＷ）コア、またはハイブリッドもしくは代替コアタイプであり得る。さらに別のオプションとして、コア３９０は、例えば、ネットワークまたは通信コア、圧縮エンジン、コプロセッサコア、汎用コンピューティンググラフィックス処理ユニット（ＧＰＧＰＵ）コア、グラフィックスコアなどの専用コアであってもよい。加えて、プロセッサコア３９０およびその構成要素は、論理プロセッサおよびそれらのそれぞれの構成要素を実装するために使用され得る例示的なアーキテクチャを表す。
フロントエンドユニット３３０は、命令キャッシュユニット３３４に結合された分岐予測ユニット３３２を含み、命令キャッシュユニットは、命令トランスレーションルックアサイドバッファ（ＴＬＢ）ユニット３３６に結合され、これは命令フェッチユニット３３８に結合され、これは復号ユニット３４０に結合される。復号ユニット３４０（またはデコーダ）は、命令を復号し、出力として、元の命令から復号されるか、別様で元の命令を反映するか、または元の命令から導出される、１または複数のマイクロ動作、マイクロコードエントリポイント、マイクロ命令、他の命令、または他の制御信号を生成し得る。復号ユニット３４０は、種々の異なるメカニズムを使用して実装することができる。好適なメカニズムの例は、ルックアップテーブル、ハードウェア実装形態、プログラマブル論理アレイ（ＰＬＡ）、マイクロコード読み出し専用メモリ（ＲＯＭ）などを含むが、これらに限定されない。一実施形態では、コア３９０は、マイクロコードＲＯＭ、または特定のマクロ命令のためのマイクロコードを（例えば、復号ユニット３４０または別様でフロントエンドユニット３３０内に）記憶する他の媒体を含む。復号ユニット３４０は、実行エンジンユニット３５０内のリネーム／アロケータユニット３５２に結合される。
実行エンジンユニット３５０は、リタイアメントユニット３５４および１または複数のスケジューラユニット（複数可）３５６のセットに結合されたリネーム／アロケータユニット３５２を含む。スケジューラユニット（複数可）３５６は、予約ステーション、中央命令ウィンドウなどを含む任意の数の異なるスケジューラを表す。スケジューラユニット（複数可）３５６は、物理レジスタファイル（複数可）ユニット（複数可）３５８に結合される。物理レジスタファイル（複数可）ユニット３５８の各々は、１または複数の物理レジスタファイルを表し、そのうちの異なるものは、スカラ整数、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点、ステータス（例えば、実行すべき次の命令のアドレスである命令ポインタ）などの１または複数の異なるデータタイプを記憶する。一実施形態では、物理レジスタファイル（複数可）ユニット３５８は、ベクトルレジスタユニット、書き込みマスクレジスタユニット、およびスカラレジスタユニットを含む。これらのレジスタユニットは、アーキテクチャベクトルレジスタ、ベクトルマスクレジスタ、および汎用レジスタ（ＧＰＲ）を提供することができる。本明細書で説明する少なくとも一部の実施形態では、レジスタファイル（複数可）ユニット３５８は、本明細書で図示および説明される実装形態（例えば、レジスタ１１２）に関連して使用され得るタイプのハードウェアの例である。レジスタリネーミングおよびアウトオブオーダ実行が実装され得る種々の方法（例えば、リオーダバッファ（複数可）およびリタイアメントレジスタファイル（複数可）を使用して、フューチャファイル（複数可）、ヒストリバッファ（複数可）、およびリタイアメントレジスタファイル（複数可）を使用して、レジスタマップおよびレジスタのプールを使用してなど）を示すために、物理レジスタファイル（複数可）ユニット（複数可）３５８はリタイアメントユニット３５４によって重複される。リタイアメントユニット３５４および物理レジスタファイル（複数可）ユニット（複数可）３５８は、実行クラスタ（複数可）３６０に結合される。実行クラスタ（複数可）３６０は、１または複数の実行ユニット３６２のセットと、１または複数のメモリアクセスユニット３６４のセットとを含む。実行ユニット３６２は、種々の演算（例えば、シフト、加算、減算、乗算）を、種々のタイプのデータ（例えば、スカラ浮動小数点、パックド整数、パックド浮動小数点、ベクトル整数、ベクトル浮動小数点）に対して実行することができる。一部の実施形態は、特定の機能または機能のセットに専用の複数の実行ユニットを含み得るが、他の実施形態は、１つの実行ユニットのみ、または全てが全ての機能を実行する複数の実行ユニットを含み得る。実行ユニット３６２はまた、メインメモリ（例えば、メモリユニット３７０）およびページミスハンドラ（ＰＭＨ）にアクセスするためにコアによって使用されるアドレスを計算するためのアドレス生成ユニット（例えば、８２２）を含み得る。
スケジューラユニット（複数可）３５６、物理レジスタファイル（複数可）ユニット（複数可）３５８、および実行クラスタ（複数可）３６０は、複数である可能性があるものとして示されている。なぜなら、一部の実施形態が一部のタイプのデータ／動作のために別個のパイプライン（例えば、スカラ整数パイプライン、スカラ浮動小数点／パックド整数／パックド浮動小数点／ベクトル整数／ベクトル浮動小数点パイプライン、および／またはメモリアクセスパイプラインであって、それぞれが自身のスケジューラユニット、物理レジスタファイル（複数可）ユニット、および／または実行クラスタを有するものである。別個のメモリアクセスパイプラインの場合、このパイプラインの実行クラスタのみがメモリアクセスユニット（複数可）３６４を有する特定の実施形態が実装される）を作成するからである。別個のパイプラインが使用される場合、これらのパイプラインのうちの１または複数がアウトオブオーダ発行／実行であり、残りがインオーダであり得ることも理解されたい。
メモリアクセスユニット３６４のセットは、メモリユニット３７０に結合され、メモリユニット３７０は、データＴＬＢユニット３７２を含み、データＴＬＢユニット３７２は、レベル２（Ｌ２）キャッシュユニット３７６に結合されたデータキャッシュユニット３７４に結合されている。例示的な一実施形態では、メモリアクセスユニット（複数可）３６４は、ロードユニット、ストアアドレスユニット、およびストアデータユニットを含むことができ、その各々は、メモリユニット３７０内のデータＴＬＢユニット３７２に結合される。命令キャッシュユニット３３４は、メモリユニット３７０内のレベル２（Ｌ２）キャッシュユニット３７６にさらに結合される。Ｌ２キャッシュユニット３７６は、１または複数の他のレベルのキャッシュに結合され、最終的にはメインメモリに結合される。加えて、データＴＬＢユニット３７２内に一致が見つからない場合にページテーブル内のアドレスマッピングをルックアップするために、ページミスハンドラ（例えば、ページミスハンドラ８２６）もコア３９０内に含まれ得る。
例として、例示的なレジスタリネーミング、アウトオブオーダ発行／実行コアアーキテクチャは、パイプライン３００を以下のように実装することができる。すなわち、１）命令フェッチユニット３３８がフェッチステージ３０２および長さ復号ステージ３０４を実行し、２）復号ユニット３４０が復号ステージ３０６を実行し、３）リネーム／アロケータユニット３５２が割り当てステージ３０８およびリネーミングステージ３１０を実行し、４）スケジューラユニット（複数可）３５６がスケジュールステージ３１２を実行し、５）物理レジスタファイル（複数可）ユニット（複数可）３５８およびメモリユニット３７０がレジスタ読み出し／メモリ読み出しステージ３１４を実行し、実行クラスタ（複数可）３６０が実行ステージ３１６を実行し、６）メモリユニット３７０および物理レジスタファイル（複数可）ユニット（複数可）３５８が書き戻し／メモリ書き込みステージ３１８を実行し、７）種々のユニットが例外処理ステージ３２２に関与し得、ならびに８）リタイアメントユニット３５４および物理レジスタファイル（複数可）ユニット（複数可）３５８がコミットステージ３２４を実行する。
コア３９０は、本明細書で説明される命令（複数可）を含む、１または複数の命令セット（例えば、ｘ８６命令セット（より新しいバージョンで追加された一部の拡張を有する）、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｉｅｓのＭＩＰＳ命令セット、カリフォルニア州サニーベールのＡＲＭホールディングスのＡＲＭ命令セット（ＮＥＯＮなどの所望による追加の拡張を有する））をサポートすることができる。一実施形態では、コア３９０は、パックドデータ命令セット拡張（例えば、ＡＶＸ１、ＡＶＸ２）をサポートする論理を含み、それによって、多くのマルチメディアアプリケーションによって使用される動作がパックドデータを使用して実行されることを可能にする。
コアは、マルチスレッディング（動作またはスレッドの２つ以上の並列セットを実行する）をサポートすることができ、タイムスライスマルチスレッディング、同時マルチスレッディング（単一の物理コアが、物理コアが同時にマルチスレッディングされるスレッドの各々のための論理コアを提供する）、またはそれらの組み合わせ（例えば、Ｉｎｔｅｌ（登録商標）ハイパースレッディング技術などにおけるタイムスライスフェッチおよび復号、ならびにその後の同時マルチスレッディング）を含む種々の方法でサポートし得ることを理解されたい。したがって、少なくとも一部の実施形態では、マルチスレッドエンクレーブをサポートすることができる。
レジスタリネーミングはアウトオブオーダ実行の文脈において説明されるが、レジスタリネーミングはインオーダアーキテクチャにおいて使用され得ることを理解されたい。プロセッサの図示された実施形態は、別個の命令キャッシュユニット３３４およびデータキャッシュユニット３７４ならびに共有Ｌ２キャッシュユニット３７６を含むが、代替的な実施形態は、例えば、レベル１（Ｌ１）内部キャッシュ、または複数レベルの内部キャッシュなど、命令およびデータの両方のための単一の内部キャッシュを有してもよい。一部の実施形態では、システムは、内部キャッシュと、コアおよび／またはプロセッサの外部にある外部キャッシュとの組み合わせを含み得る。代替的に、キャッシュの全ては、コアおよび／またはプロセッサの外部にあり得る。
図４は、一実施形態によるポイントツーポイント（ＰｔＰ）構成で構成されたコンピューティングシステム４００を示している。特に、図４は、プロセッサ、メモリ、および入力／出力デバイスが、複数のポイントツーポイントインタフェースによって相互接続されるシステムを示している。概して、本明細書で説明されるコンピューティングシステムまたはコンピューティングデバイス（例えば、コンピューティングデバイス１００）のうちの１または複数は、コンピューティングシステム４００と同一または類似の方法で構成することができる。
プロセッサ４７０および４８０は、シングルコアプロセッサ４７４ａおよび４８４ａまたはマルチコアプロセッサ４７４ａ～４７４ｂおよび４８４ａ～４８４ｂとして実装することができる。プロセッサ４７０および４８０はそれぞれ、それらのそれぞれの１または複数のコアによって使用されるキャッシュ４７１および４８１を含み得る。共有キャッシュ（図示せず）は、いずれかのプロセッサ内または両方のプロセッサの外部に含まれてもよいが、Ｐ－Ｐ相互接続を介してプロセッサに接続されて、その結果、プロセッサが低パワーモードに置かれた場合、いずれかまたは両方のプロセッサのローカルキャッシュ情報が共有キャッシュに記憶されてもよい。本明細書で説明される１または複数の実施形態は、コンピューティングシステム４００などのコンピューティングシステムにおいて実装され得ることに留意されたい。さらに、プロセッサ４７０および４８０は、本明細書で示され説明される実装形態（例えば、プロセッサ１０２）に関連して使用され得るタイプのハードウェアの例である。
プロセッサ４７０および４８０はまた、それぞれのプロセッサにローカルに取り付けられたメインメモリの部分であり得るメモリ要素４３２および４３４と通信するために、統合メモリコントローラ論理（ＩＭＣ）４７２および４８２をそれぞれ含み得る。代替的な実施形態では、メモリコントローラ論理４７２および４８２は、プロセッサ４７０および４８０とは別個のディスクリート論理であってもよい。メモリ要素４３２および／または４３４は、本明細書で概説される動作および機能を達成する際にプロセッサ４７０および４８０によって使用される種々のデータを記憶することができる。
プロセッサ４７０および４８０は、他の図に関連して説明したような任意の種類のプロセッサであり得る。プロセッサ４７０および４８０は、ポイントツーポイントインタフェース回路４７８および４８８をそれぞれ使用して、ポイントツーポイント（ＰｔＰ）インタフェース４５０を介してデータを交換することができる。プロセッサ４７０および４８０はそれぞれ、ポイントツーポイントインタフェース回路４７６、４８６、４９４、および４９８を使用して、個々のポイントツーポイントインタフェース４５２および４５４を介して入力／出力（Ｉ／Ｏ）サブシステム４９０とデータを交換することができる。Ｉ／Ｏサブシステム４９０はまた、ＰｔＰインタフェース回路であり得るインタフェース回路４９２を使用して、高性能グラフィックスインタフェース４３９を介して高性能グラフィックス回路４３８とデータを交換することができる。一実施形態では、高性能グラフィックス回路４３８は、例えば、高スループットＭＩＣプロセッサ、ネットワークまたは通信プロセッサ、圧縮エンジン、グラフィックスプロセッサ、ＧＰＧＰＵ、埋め込みプロセッサなどの専用プロセッサである。Ｉ／Ｏサブシステム４９０はまた、人間のユーザが見ることができるデータを表示するためのディスプレイ４３３と通信することができる。代替的な実施形態では、図４に示すＰｔＰリンクのいずれかまたは全てを、ＰｔＰリンクではなくマルチドロップバスとして実装することができる。
Ｉ／Ｏサブシステム４９０は、インタフェース回路４９６を介してバス４１０と通信することができる。バス４１０は、バスブリッジ４１８、Ｉ／Ｏデバイス４１４、および１または複数の他のプロセッサ４１５など、それを介して通信する１または複数のデバイスを有することができる。バス４２０を介して、バスブリッジ４１８は、ユーザインタフェース４２２（キーボード、マウス、タッチスクリーン、もしくは他の入力デバイスなど）、通信デバイス４２６（モデム、ネットワークインタフェースデバイス、またはコンピュータネットワーク４６０を通して通信し得る他のタイプの通信デバイスなど）、オーディオＩ／Ｏデバイス４２４、および／またはデータ記憶デバイス４２８などの他のデバイスと通信することができる。データ記憶デバイス４２８は、プロセッサ４７０および／または４８０によって実行され得るコードおよびデータ４３０を記憶することができる。代替的な実施形態では、バスアーキテクチャの任意の部分は、１または複数のＰｔＰリンクを用いて実装することができる。
コード４３０などのプログラムコードを入力命令に適用して、本明細書で説明する機能を実行し、出力情報を生成することができる。出力情報は、既知の方法で１または複数の出力デバイスに適用することができる。本出願の目的のために、処理システムは、コンピューティングシステム４００の一部であってもよく、例えば、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、またはマイクロプロセッサなどのプロセッサを有する任意のシステムを含む。
プログラムコード（例えば、４３０）は、処理システムと通信するために、高水準手続き型プログラミング言語またはオブジェクト指向プログラミング言語で実装することができる。プログラムコードは、必要に応じて、アセンブリ言語または機械語で実装されてもよい。実際に、本明細書で説明されるメカニズムは、範囲において、任意の特定のプログラミング言語に限定されない。いずれの場合も、言語は、コンパイラ型言語またはインタープリタ型言語であってよい。
少なくとも１つの実施形態の１または複数の態様は、プロセッサ内の種々の論理を表す機械可読媒体上に記憶された代表的な命令によって実装されてもよく、この命令は、機械によって読み出されると、機械に、本明細書で説明する技術のうちの１または複数を実行するための論理を作成させる。「ＩＰコア」として知られるかかる表現は、有形の機械可読媒体上に記憶され、種々の顧客または製造施設に供給されて、論理またはプロセッサを実際に作製する製作機械にロードされ得る。
かかる機械可読記憶媒体は、ハードディスク、フロッピーディスクを含む任意の他のタイプのディスク、光ディスク、コンパクトディスク読み出し専用メモリ（ＣＤ－ＲＯＭ）、コンパクトディスクリライタブル（ＣＤ－ＲＷ）、および光磁気ディスク、読み出し専用メモリ（ＲＯＭ）などの半導体デバイス、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）などのランダムアクセスメモリ（ＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、消去可能プログラマブル読み出し専用メモリ（ＥＰＲＯＭ）、フラッシュメモリ、電気的消去可能プログラマブル読み出し専用メモリ（ＥＥＰＲＯＭ）、相変化メモリ（ＰＣＭ）、磁気もしくは光カード、または電子命令を記憶するのに適した任意の他のタイプの媒体などの記憶媒体を含む、機械またはデバイスによって製造または形成される物品の非一時的な有形の構成を含み得るが、これらに限定されない。
したがって、本開示の実施形態には、本明細書で説明される構造、回路、装置、プロセッサ、および／またはシステム特徴を定義するハードウェア記述言語（ＨＤＬ）などの命令を含むか、または設計データを含む、非一時的有形機械可読媒体も含まれる。かかる実施形態は、プログラム製品と称されることもある。
図４に示されるコンピューティングシステムは、本明細書で説明される種々の実施形態を実装するために利用され得るコンピューティングシステムの一実施形態の概略図である。図４に示されるシステムの種々の構成要素は、システムオンチップ（ＳｏＣ）アーキテクチャにおいて、または本明細書で提供される例および実装形態の機能および特徴を達成することが可能な任意の他の好適な構成において組み合わされ得ることが理解されよう。
一部の場合では、命令コンバータを使用して、命令をソース命令セットからターゲット命令セットに変換することができる。例えば、命令コンバータは、命令を、コアによって処理されるべき１または複数の他の命令に変換（例えば、静的バイナリ変換、動的コンパイルを含む動的バイナリ変換を使用して）、モーフィング、エミュレート、または別様で変換することができる。命令コンバータは、ソフトウェア、ハードウェア、ファームウェア、またはそれらの組み合わせで実装されてもよい。命令コンバータは、プロセッサ上にあってもよいし、プロセッサ外にあってもよいし、一部がプロセッサ上にあり一部がプロセッサ外にあってもよい。
図５は、本開示の実施形態による、ソース命令セット内のバイナリ命令をターゲット命令セット内のバイナリ命令に変換するためのソフトウェア命令コンバータの使用を対比するブロック図である。図示された実施形態では、命令コンバータはソフトウェア命令コンバータであるが、代替的に、命令コンバータは、ソフトウェア、ファームウェア、ハードウェア、またはそれらの種々の組み合わせで実装されてもよい。図５は、少なくとも１つのｘ８６命令セットコアを有するプロセッサ５１６によってネイティブに実行され得るｘ８６バイナリコード５０６を生成するために、ｘ８６コンパイラ５０４を使用してコンパイルされ得る高水準言語５０２のプログラムを示している。少なくとも１つのｘ８６命令セットコアを有するプロセッサ５１６は、少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌプロセッサと実質的に同じ結果を達成するために、（１）Ｉｎｔｅｌ ｘ８６命令セットコアの命令セットのかなりの部分、または（２）少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌプロセッサ上で実行することを対象とするアプリケーションまたは他のソフトウェアのオブジェクトコードバージョンを、互換的に実行または別様で処理することによって、少なくとも１つのｘ８６命令セットコアを有するＩｎｔｅｌプロセッサと実質的に同じ機能を実行し得る任意のプロセッサを表す。ｘ８６コンパイラ５０４は、追加のリンケージ処理の有無にかかわらず、少なくとも１つのｘ８６命令セットコアを有するプロセッサ５１６上で実行され得るｘ８６バイナリコード５０６（例えば、オブジェクトコード）を生成するように動作可能なコンパイラを表す。同様に、図５は、少なくとも１つのｘ８６命令セットコアを有さないプロセッサ５１４（例えば、カリフォルニア州サニーベールのＭＩＰＳ ＴｅｃｈｎｏｌｏｇｉｅｓのＭＩＰＳ命令セットを実行するコア付きプロセッサ、および／またはカリフォルニア州サニーベールのＡＲＭホールディングスのＡＲＭ命令セットを実行するコア付きプロセッサ）によってネイティブに実行され得る代替命令セットバイナリコード５１０を生成するために、代替命令セットコンパイラ５０８を使用して高水準言語５０２のプログラムがコンパイルされ得ることを示している。命令コンバータ５１２は、ｘ８６バイナリコード５０６を、ｘ８６命令セットコアを有さないプロセッサ５１４によってネイティブに実行され得るコードに変換するために使用される。この変換されたコードは、代替命令セットバイナリコード５１０と同じである可能性は低い。その理由は、これを可能にする命令コンバータを作成することが困難だからである。しかしながら、変換されたコードは、一般的な動作を達成し、代替命令セットからの命令で構成される。したがって、命令コンバータ５１２は、エミュレーション、シミュレーション、または任意の他のプロセスを通して、ｘ８６命令セットプロセッサまたはコアを有しないプロセッサまたは他の電子デバイスがｘ８６バイナリコード５０６を実行することを可能にする、ソフトウェア、ファームウェア、ハードウェア、またはそれらの組み合わせを表す。
Ｂ．暗号アドレス化指定
一部の実施形態によれば、線形アドレスは、メモリ内のオブジェクト（またはオブジェクト内の何らか）のベースアドレスである。ベースアドレスのスライスまたはセグメントは、暗号化されてポインタに埋め込まれ得る複数のビットを含む。ベースアドレススライスは、秘密アドレスキーと、コンテキスト情報（例えば、メモリ割り当てサイズ、オブジェクトのタイプ、許可など）および／またはポインタ内に符号化されたメタデータを含むトウィークとに基づいて暗号化（および解読）することができる。ベースアドレススライスを正しく解読して線形アドレスを生成するために、ポインタにアクセスするときに同じコンテキスト情報（および符号化されたメタデータ）を供給することができる。データ暗号化およびポインタのバインディングは、ポインタベースのトウィークおよび秘密データキーを使用してメモリ位置でデータ（またはコード）を暗号化することによって達成することができる。データを暗号化（および解読）するためのポインタベースのトウィークは、符号化ポインタおよび潜在的に追加のコンテキスト情報から導出することができる。特に、データのためのポインタベースのトウィークは、ベースアドレスの解読されたスライス、および一部の場合では符号化ポインタ内のメタデータに少なくとも部分的に基づいて作成することができる。少なくとも一部の実施形態では、ポインタとは別個に記憶されたコンテキスト情報もまた、トウィークに含まれ得る。
１または複数の実施形態では、ポインタに埋め込まれるベースアドレスのスライスを暗号化および解読するための異なるトウィークの変形形態が可能である。例えば、種々のタイプのメタデータ、暗号コンテキスト識別子、平文ベースアドレスの部分、またはそれらの任意の好適な組み合わせなどの異なるおよび／または付加的コンテキスト情報が、ポインタ内のメモリアドレスのスライスを暗号化／解読するために使用されるトウィーク内で使用されてもよい。同様に、符号化されたポインタによって参照されるデータを暗号化および解読するためのトウィークの変形形態も可能である。他の実施形態では、符号化ポインタの追加の部分がポインタベースのトウィークで使用されてもよく、または符号化ポインタ全体がポインタベースのトウィークとして使用されてもよい。さらに、少なくとも一部の実施形態では、メタデータ、暗号コンテキスト識別子、平文アドレスのスライス、またはそれらの任意の好適な組み合わせなどの異なるおよび／または追加のコンテキスト情報もまた、符号化ポインタによって参照されるデータを暗号化／解読するために使用されるトウィークにおいて使用されてもよい。
データおよびコードは、間接アドレス（本明細書では「ポインタ」とも称される）によって参照され得ることが理解されるが、説明を簡単にするために、本明細書の説明は、ポインタによって参照され、ポインタに暗号的にバインドされた（コードではなく）データのみに言及し得ることに留意されたい。しかしながら、概して、かかるデータのメモリアクセスおよび暗号化／解読に関する説明は、コードにも適用可能であることが意図されていることを理解されたい。さらに、本明細書における「オブジェクト」という用語の使用は、ポインタによって参照されるメモリ内の値もしくは情報、または値もしくは情報のグループを意味することを意図している。例えば、オブジェクトは、ヒープ割り当て、ローカル変数またはグローバル変数、関数、コードなどであり得る。
暗号コンピューティングにおけるベースアドレス暗号化の複数の実施形態を例示する目的で、データ保護およびメモリ安全性に関連する動作および活動を最初に理解することが重要である。したがって、以下の基礎的な情報は、本開示を適切に説明し得るための基礎として見なされ得る。
暗号コンピューティングは、前述の問題の多く（およびそれ以上）を軽減または解決することができる。暗号コンピューティングは、基本的に新しい細かい粒度の保護モデルを用いて、プロセス分離、ユーザ空間、およびカーネルのレガシーモードを冗長にすることができる。暗号コンピューティングでは、保護は暗号化であり、プロセッサおよびアクセラレータも同様に秘密キーおよび暗号を利用して、さらに細かい粒度でアクセス制御および分離を提供する。さらに、現在のシステムにおける仮想マシンおよびプロセスの分離の代わりに、暗号コンピューティングを用いて、個々の機能が境界となり、暗号化されたポインタを介してオブジェクトを共有することができ、暗号化されたポインタおよびキーは、個々のデータオブジェクトへの制御されたアクセスを提供する。
本明細書で開示される暗号コンピューティングの実施形態は、暗号アドレス化指定層の概念を活用することができ、プロセッサは、コンテキスト情報（例えば、暗黙的メタデータおよび明示的メタデータ、暗号コンテキスト識別子、ポインタ内で符号化されたメタデータなど）に基づいて、ソフトウェア割り当てメモリベースアドレス（線形／仮想アドレス空間、「ポインタ」と称されることもある）を解読する。本明細書で使用される場合、「トウィーク」は、特に、通常の平文または暗号文の入力およびキー（例えば、秘密キー６１６（１））に加えて、ブロック暗号への追加の入力を指し得る。トウィークには、値を表す１または複数のビットが含まれる。１または複数の実施形態では、トウィークは、ブロック暗号のための初期化ベクトル（ＩＶ）の全部または一部を構成することができる。ベースアドレススライスの解読が実行されるとき、トウィークを作成するために使用される情報（例えば、コンテキスト情報）が、メモリアロケータ（例えば、ソフトウェア割り当て方法）によるメモリアドレスの元の割り当てに対応する場合、プロセッサは、ベースアドレススライスを正しく解読し、完全な平文ベースアドレスを生成することができる。別様で、ランダムアドレス結果が障害を引き起こし、プロセッサによって捕捉される可能性がある。
暗号符号化されたポインタから生成された完全な平文ベースアドレスは、それが参照するデータ（暗号符号化されたポインタによって参照されるデータ）を暗号化／解読するために使用されるデータ暗号化暗号へのトウィークの少なくとも一部としてプロセッサによって使用され、暗号アドレス化指定層とデータ／コード暗号化との間の暗号バインディングを作成することができる。他の実施形態では、暗号アドレス（またはアドレススライス）は、データ暗号化暗号のためのトウィークの少なくとも一部として使用され得る。メモリアドレスを暗号化／解読するためにブロック暗号への入力として使用されるトウィークは、本明細書では「アドレストウィーク」とも称されることに留意されたい。同様に、データを暗号化／解読するためにブロック暗号への入力として使用されるトウィークは、本明細書では「データトウィーク」とも称される。
メタデータをアドレスおよびそれらの参照データに暗号符号化することによって、暗号コンピューティングは、ポリシーおよびコンテキスト情報／メタデータを提供するための余分な別個のメモリ／ストレージの必要性を低減または排除することができる。これは、メタデータのみの削減により、コンピューティング業界において（例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）費用において）最大数十億ドルを節約することができる。顧客は、暗号コンピューティングに関して望むセキュリティ、安全性、およびエラーのない機能を得ながら、これらのメモリコストの節約を得ることができる。安全な推測を可能にすることによって、暗号コンピューティングの基本的な暗号分離ポリシーは、プロセッサが自由に推測し、向上した性能を提供することを可能にし得る。
データセキュリティが基本的に暗号メモリアドレス指定にリンクされる暗号コンピューティングでは、データへの処理および細かい粒度の暗号アクセス制御が重要である。暗号コンピューティングは、全ての計算ベクトルをＣＰＵからＧＰＵに、アクセラレータからＦＰＧＡなどに変換する。暗号コンピューティングでは、保護は暗号化であり得、プロセッサおよびアクセラレータも同様に秘密キーおよび暗号を利用して、さらに細かい粒度でアクセス制御および分離を提供する。さらに、仮想マシンおよびプロセスの分離の代わりに、個々の機能が境界となり得、ポインタが暗号化されている間にアドレス空間が共有され、キーが個々のデータオブジェクトへの制御されたアクセスを与える。したがって、暗号動作に絡んで、システムのあらゆるレベルでバッファオーバーフロー、タイプ混同、および時間的（例えば、ユースアフターフリー（ｕｓｅ－ａｆｔｅｒ－ｆｒｅｅ）な脆弱性を防止しながら、データオブジェクトへの粒度の細かいアクセス制御を提供することができる。暗号コードは、メモリおよびタイプの安全性を提供するために、ネイティブに、安全に実行することができ、かつインタープリタまたは管理されたランタイムを必要としない。メモリは、隔離されたドメインおよびコンテナから、データが暗号アクセス制御メカニズムに基づいてアクセス可能であるグローバルに共有されたメモリモデルに移動することができ、分散許可、ページング、および関連する制御構造を拡大縮小することは困難である。ファイルであっても、メモリ（例えば、不揮発性デュアルインラインメモリモジュール（ＮＶＤＩＭＭ）のような不揮発性メモリモジュール）に直接安全に記憶することができ、個別に暗号化され、暗号的にサイズ設定され、ソフトウェアエラーから破損されない。これは、機能的安全性、信頼性、およびマルチテナントに影響を及ぼす可能性があり、処理性能を改善するためのより多くの推測を潜在的に可能にする。
暗号はより速く、より軽くなり続けている。例えば、高度暗号化標準（ＡＥＳ）は、１２８ビットブロック暗号を使用して、数十年にわたってデータ暗号化の主流であった。一方、メモリアドレス指定は、今日では通常６４ビットである。本明細書の実施形態は、６４個のコンピュータのための６４ビットメモリアドレス指定を参照して図示および説明され得るが、開示される実施形態は、そのように限定されることを意図するものではなく、３２ビット、１２８ビット、またはポインタのための任意の他の利用可能なビットサイズに適応するように容易に適合され得る。同様に、本明細書の実施形態は、種々のサイズのブロック暗号（例えば、Ｓｉｍｏｎ、Ｓｐｅｃｋ、トウィーク可能Ｋ暗号、ＰＲＩＮＣＥ、または任意の他のブロック暗号を使用して、６４ビット、４８ビット、３２ビット、１６ビットなど）に対応するようにさらに適合され得る。
近年、ポインタ暗号化に適した軽量暗号が登場している。例えば、ＰＲＩＮＣＥ暗号は、１０ｎｍプロセスにおいてわずか７９９μｍ２の面積しか必要としない３クロックで実装することができ、シリコン面積の１０分の１でＡＥＳのレイテンシの半分を提供する。暗号コンピューティングは、これらの新しい暗号、ならびに他の暗号を利用して、新規のコンピュータアーキテクチャ概念を導入し得るものであり、これには、（ｉ）暗号アドレス化指定、すなわち、参照されたデータに関するコンテキスト情報（例えば、ポインタおよび／または外部メタデータに埋め込まれたメタデータ）、アドレス自体のスライス、またはそれらの任意の好適な組み合わせをトウィークとして使用する、プロセッサにおけるデータポインタの暗号化、ならびに（ｉｉ）暗号符号化されたポインタまたはその部分、暗号符号化されていないポインタまたはその部分（複数可）、参照されたデータに関連付けられたコンテキスト情報、またはそれらの任意の好適な組み合わせをデータ暗号化のためのトウィークとして使用する、コアにおけるデータ自体の暗号化が含まれるが、これらに限定されない。メタデータ（例えば、カウンタモード（ＣＴＲ）およびＸＯＲ－暗号化－ＸＯＲ（ＸＥＸ）ベースの暗号文盗用によるトウィークコードブックモード（ＸＴＳ））を含めるために、トウィーク可能な種々の暗号化モードを使用することができる。データ機密性を提供する暗号化に加えて、その暗黙的な完全性により、プロセッサが、正しいキーストリームおよびトウィークを使用してデータが適切に解読されているかどうかを判定することができる。一部のブロック暗号暗号化モードでは、ブロック暗号により、キーストリームが作成され、次いで、キーストリームにより、入力ブロックと組み合わせて（例えば、ＸＯＲ演算を使用して）、暗号化または解読されたブロックが生成される。一部のブロック暗号では、キーストリームは、次の入力ブロックの暗号化または解読を実行するために次のブロック暗号に供給される。
「メタデータウォール」とは、アクセス制御、オブジェクトタイプ／サイズ、およびバージョンなどのメモリ動作に関するメタデータを追加的にフェッチする問題を指し得る。今日のコンピュータアーキテクチャは、メモリアクセスが許可されるかどうかを判定するために、プロセッサがメタデータまたはデータに関するデータをルックアップすることを必要とする。メタデータのための追加のメモリアクセスは、性能に影響を与える可能性があり、メタデータのための追加のストレージが必要とされ、メタデータ自体は、セキュリティを提供するために保護される必要がある。ハードウェアがバッファオーバーフローを検出するために使用する境界テーブルの形態でメタデータを追加する一部の現在のソリューションは、一部のワークロードに対して４００％のメモリオーバーヘッドを伴う最大４倍の性能への影響を有することが示されている。同様に、シャドウスタックメタデータは、制御フロー実施技術を可能にし、メモリタグ付けは、バージョニングのためにメタデータを使用し、能力では、データタイプを検証するためにメタデータを追加する。メモリタグ付けは、タイプ混同を軽減すること、および初期化されていない使用変数から保護することには適していない。加えて、メモリタグ付けのオーバーヘッドは、誤り訂正符号ビットを使用して低減され得るが、それにもかかわらず、追加のデバイスを必要とする可能性があり、これはコストを増加させる可能性がある。能力マシンはまた、ファットポインタを使用して、セキュリティメタデータをポインタとインラインで埋め込むことができ、ポインタサイズを２倍にすることにより、大きなメモリオーバーヘッド（例えば、ポインタヘビーアプリケーションにおいて２５％）を課す。
対照的に、暗号コンピューティングの一部の実施形態は、暗号アドレス化指定およびデータ、暗号アドレス化指定およびコード、またはそれらの組み合わせに対するトウィークとして体系化されたコンテキスト情報（例えば、ポインタで符号化されたメタデータ、外部メタデータ）を提供して、かかるメタデータを含めることによって引き起こされる潜在的な性能およびメモリオーバーヘッドを排除することができる。特に、暗号コンピューティングにおけるベースアドレス暗号化は、メモリ安全性の脆弱性の主要なカテゴリを軽減すると同時に、コンパイラが静的に計算されたコンテキスト情報をプログラムコードに埋め込むことを可能にして、メタデータを動的にロードすることからの時間およびメモリオーバーヘッドを低減する。かかるオーバーヘッドは、動的メタデータのみに依存する過去の手法では相当大きいものであった。結果として得られる暗号化ベースアドレススライスは、秘密キーを超える追加の保護を必要とせず、データと同じメモリの再利用を可能にし得る。機能安全規格は、ますます重要になってきており、例えば、データ破損、アウトオブバウンドアクセス、制御フロー違反、およびアクセス許可違反などの脆弱性に対処するためにメモリ安全機構を使用することが必要となる。本明細書でさらに説明または示されるように、暗号化ベースアドレスを使用する暗号コンピューティングは、メモリの代わりに計算を使用して、同じ統一されたメカニズムで無数のかかるメモリ安全性の脆弱性を解決することができる。
図６を参照すると、図６は、本開示の少なくとも１つの実施形態による、セキュアメモリアクセス論理を用いて構成された例示的なコンピューティングデバイス６００の簡略ブロック図である。図示の例では、コンピューティングデバイス６００は、セキュアメモリアクセス論理６５０のセットおよび複数のレジスタ６１２を有するプロセッサ６０２を含む。セキュアメモリアクセス論理６５０は、間接アドレス６１４についてのメタデータを利用し、このメタデータは、間接アドレス６１４の未使用ビット（例えば、６４ビットアドレスの非標準ビット、またはアドレス範囲内の対応する上位ビットがメタデータを記憶するために使用され得るように例えばオペレーティングシステムによって確保されたアドレス範囲）に符号化されて、間接アドレス６１４によって指し示されるメモリ位置をセキュアにし、かつ／またはアクセス制御を提供する。例えば、セキュアメモリアクセス論理６５０によって提供されるメタデータ符号化および復号により、間接アドレス６１４が操作されてバッファオーバーフローを引き起こすことを防止することができ、かつ／またはプログラムコードが、アクセスする許可を有していないメモリにアクセスすることを防止することができる。セキュアメモリアクセス論理６５０のアドレス符号化論理６５２は、メモリが（例えば、オペレーティングシステムによってヒープに）割り当てられ、複数の異なる方法のいずれかでプログラムを実行するために提供されるときに呼び出され、これには、ｍａｌｌｏｃ、ａｌｌｏｃ、もしくはｎｅｗなどの関数を使用すること、またはローダを介して暗黙的に、もしくはコンパイラによってメモリを静的に割り当てることなどが含まれる。その結果、割り当てメモリを指す間接アドレス６１４は、アドレスメタデータで符号化される。
アドレスメタデータは、タグ値またはバージョン番号を含み得る。タグ値は、メモリ割り当てのために生成されたランダム化ビットを含み得る。ランダム化されたビットは、メモリ割り当てに対して一意となるように生成され得る。バージョン番号は、参照される割り当てメモリの現在の所有権を時間内に決定するシーケンシャル番号など、決定論的に異なる値とすることができる。シーケンシャル番号は、間接アドレスが新たに割り当てられたメモリに対して作成されるたびに、所定の量だけインクリメントされ得る。タグ／バージョンは、間接アドレスに符号化されたベースアドレススライスを暗号化および解読するためのトウィークの一部として使用することができる。タグ／バージョンは、ベースアドレスが参照するデータまたはコードを暗号化および解読するためのトウィークの一部として使用することもできる。
アドレスメタデータはまた、有効範囲メタデータを含み得る。有効範囲メタデータは、実行プログラムが有効範囲内で間接アドレス６１４の値を操作することを可能にするが、メモリが有効範囲を超えて間接アドレス６１４を使用してアクセスされる場合、間接アドレス６１４を破損する可能性がある。代替的または追加的に、有効範囲メタデータは、有効コード範囲、例えば、プログラムコードがアクセスすることを許可されるメモリの範囲を識別するために使用され得る（例えば、符号化された範囲情報は、レジスタ上に明示的な範囲を設定するために使用され得る）。アドレスメタデータ内に符号化され得る他の情報は、間接アドレス６１４に対するアクセス（または許可）制限（例えば、間接アドレス６１４が、参照されたメモリを書き込む、実行する、または読み出すために使用され得るかどうか）を含む。
本明細書でさらに説明される少なくとも一部の他の実施形態では、他のメタデータ（またはコンテキスト情報）は、メモリ割り当てサイズ（例えば、間接アドレスによって参照される割り当てメモリのバイト数）、データまたはコードのタイプ（例えば、プログラミング言語によって定義されるデータまたはコードのクラス）、および／または許可（例えば、間接アドレスの読み出し、書き込み、および実行許可）、データまたはコードの位置（例えば、データまたはコードのサイズと組み合わされたアドレス）、ポインタ自体が記憶されるメモリ位置、データまたはコードの所有権、特権レベル（例えば、ユーザまたは監督者）、暗号コンテキスト識別子（または暗号コンテキストＩＤ）（例えば、各間接アドレスについてランダム化されたまたは決定論的に一意の値）などの間接アドレス６１４の未使用ビットに符号化され得る。他の実施形態では、かかるコンテキスト情報は、間接アドレスにおいて符号化されなくてもよいが、代わりに、コードストリームに埋め込まれるときに静的にアクセスされてもよく、またはメモリ内のテーブルルックアップを介して動的にアクセスされてもよい。一部の実施形態では、アドレスメタデータは、敵対者に対してタグを予測不可能にするために、間接アドレスに関連付けられたランダム化されたビットのタグを含み得る。敵対者は、ポインタによって参照されるメモリにアクセスすることができるようにタグ値を推測しようと試みる可能性があり、タグ値をランダム化すると、タグ値を生成するための決定論的手法と比較して、敵対者が値をうまく推測する可能性を低くすることができる。一部の実施形態では、ポインタは、バージョン番号を含み得、バージョン番号は、ランダム化されたタグ値の代わりに、またはそれに加えて、参照された割り当てデータの現在の所有権を時間内に決定する。例えばバージョン番号を生成するためのアルゴリズムが予測可能であるために、敵対者がメモリ領域の現在のタグ値またはバージョン番号を推測することができる場合であっても、敵対者は、後にポインタのその部分を解読するために使用されるキーにアクセスできないために、ポインタの対応する暗号化部分を正しく生成することができない場合がある。
アドレス復号論理６６２は、ＭＯＶなどのプロセッサ命令を利用するメモリ読み出しおよび書き込み動作において、符号化されたメタデータを検証する。ここで、汎用レジスタは、メモリから値を読み出す（例えば、ロード）またはメモリに値を書き込む（例えば、ストア）ためのメモリアドレスとして使用され、メモリの「使用」を伴う他の動作（例えば、メモリオペランドを有する算術命令、例えば、ＡＤＤ、および制御転送命令、例えば、ＣＡＬＬ／ＪＭＰなど）においても同様である。これらはメモリオペランドと見なされ、プロセッサ命令がその動作を実行するためにアクセスするメモリ内の位置を指定することができる。データメモリオペランドは、操作されるデータのメモリ内の位置を指定することができ、制御転送メモリオペランドは、制御転送のための宛先アドレスが記憶されるメモリ内の位置を指定することができる。アドレス復号論理６６２はまた、間接アドレスによって参照されるデータまたはコードをロードするための新しい命令、および間接アドレスによって参照されるデータまたはコードを記憶するための別の新しい命令について、符号化されたメタデータを検証するために呼び出され得る。これらの命令は、間接アドレスに埋め込まれたベースアドレススライスを解読するためのトウィークの一部として使用され得るコンテキスト情報とともに、パラメータとして間接アドレス（またはポインタ）を提供することができる。
例示的なセキュアメモリアクセス論理６５０は、プロセッサ命令の一部として（例えば、プロセッサ命令セットアーキテクチャの一部として）、またはマイクロコード（例えば、読み出し専用メモリに記憶され、プロセッサ６０２によって直接実行される命令）として具現化される。他の実施形態では、セキュアメモリアクセス論理６５０の部分は、ハードウェア、ファームウェア、ソフトウェア、またはそれらの組み合わせとして（例えば、コンピューティングデバイス６００の特権システム構成要素６４２によって実行されるプログラミングコードとして）具現化されてもよい。例えば、セキュアメモリアクセス論理６５０は、本明細書に開示されるような符号化されたアドレスを利用して命令論理をエミュレートする命令セットエミュレータ（例えば、ＰＩＮツールなどのバイナリインストルメンテーションツール）としてソフトウェアで具現化されてもよい。
セキュアメモリアクセス論理６５０は、例えば、コンピューティングデバイス６００によるプログラム（ユーザ空間ソフトウェアアプリケーションなど）の実行中に、間接アドレス「インライン」にセキュリティを提供するために、コンピューティングデバイス６００によって実行可能である。本明細書で使用される場合、「間接アドレス」および「ポインタ」という用語はそれぞれ、特に、他のデータまたは命令が記憶されるメモリ位置のベースアドレスなどのアドレス（例えば、仮想アドレスまたは線形アドレス）を指し得る。一例では、データまたはコードが記憶されるメモリ位置の符号化メモリアドレスを記憶するレジスタは、ポインタとして機能し得る。したがって、間接アドレス６１４は、例えば、データポインタ（データの位置を指す）、コードポインタ（実行可能コードの位置を指す）、命令ポインタ、またはスタックポインタとして具現化され得る。したがって、間接アドレスは、「ポインタ」、「アドレスポインタ」、または「ポインタアドレス」など、他の用語で称されることがある。本明細書で使用される場合、「メタデータ」は、特に、有効データ範囲、有効コード範囲、ポインタアクセス許可、平文アドレススライスのサイズ（例えば、ビットの累乗として符号化される）、メモリ割り当てサイズ、データまたはコードのタイプ、データまたはコードの位置、データまたはコードの所有権、間接アドレスのバージョン、ランダム化されたビットのタグ、バージョン、ソフトウェアの特権レベル、暗号コンテキスト識別子など、間接アドレス６１４についてのまたはそれに関係する情報を指し得る。
本明細書で使用される場合、「メモリアクセス命令」は、特に、「ＭＯＶ」もしくは「ＬＯＡＤ」命令、またはデータを１つの記憶位置、例えばメモリにおいて読み出し、コピーさせ、もしくは別様でアクセスさせ、別の記憶位置、例えばレジスタに移動させる任意の他の命令（「メモリ」は、メインメモリもしくはキャッシュ、例えばランダムアクセスメモリの形態を指すことがあり、「レジスタ」は、プロセッサレジスタ、例えばハードウェアを指し得る）、またはメモリにアクセスするもしくはメモリを操作する任意の命令を指し得る。また、本明細書で使用されるように、「メモリストア命令」は、特に、「ＭＯＶ」もしくは「ＳＴＯＲＥ」命令、またはデータが１つの記憶位置、例えば、レジスタにおいて読み出され、コピーされ、もしくは別様でアクセスされ、別の記憶位置、例えば、メモリに移動されるようにする任意の他の命令、またはメモリにアクセスもしくは操作する任意の命令を指し得る。本明細書の１または複数の実施形態では、暗号化ベースアドレススライスで符号化ポインタを使用してデータまたはコードをロードするための新しい命令（例えば、「ＬｄＥＰ」命令）、および暗号化ベースアドレススライスで符号化ポインタを使用してデータまたはコードを記憶するための新しい命令（例えば、「ＳｔＥＰ」命令）が、本明細書でさらに説明される。
しかしながら、本明細書で開示される間接アドレス符号化／復号技術は、ＭＯＶまたはロード／ストア命令に限定されない。例えば、コール命令およびジャンプ命令などの制御転送命令は、ＭＯＶ命令に関して本明細書で説明したのと同様の方法で符号化された間接アドレスを処理するように適合させることができ、コードは有効アドレス範囲内で実行される。同様に、命令ポインタ（例えば、レジスタ）は、制御転送命令（例えば、ＪＭＰ／ＣＡＬＬ）によって指定された符号化アドレスを所与として範囲境界とすることができ、結果として、符号化アドレスが命令ポインタに使用され、したがって、有効なプログラム実行を有効なアドレス範囲（効果的には、プログラムカウンタは、符号化範囲の終わりに達するまで正しくインクリメントすることができる）内に制限する。さらに、一部のアーキテクチャでは、任意の数のプロセッサ命令が、間接アドレスの形態のメモリオペランドを有してもよい（例えば、ＡＤＤ、ＳＵＢ、ＭＵＬ、ＡＮＤ、ＯＲ、ＸＯＲなどの算術演算は、間接アドレスの形態のソース／宛先メモリ参照を有してもよく、かつ／またはソース／宛先レジスタオペランドを有してもよい）。しかしながら、他のアーキテクチャでは、メモリオペランドのフォーマットは異なってもよい。例えば、レジスタは、有効アドレスを生成するために何らかの方法で（例えば加算によって）組み合わされてもよい。さらに、レジスタ値のうちの１つ（例えば、インデックス）を乗算するスケーリング係数、および／または直接加算される命令に埋め込まれた一定の変位値など、他のパラメータが所望により含まれ得る。さらに、例示的な実施形態は「命令」に言及しているが、かかる命令は、例えば、プロセッサ命令、オペレーティングシステムルーチン、または他の形態のコンピュータプログラムコードとして具現化され得ることに留意されたい。
例示的なセキュアメモリアクセス論理６５０は、アドレス符号化論理６５２（メタデータ符号化論理６５６およびアドレス暗号化論理６５８を含む）と、アドレス復号論理６６２（アドレス解読論理６６４およびアドレス形成論理６６６を含む）とを含む。セキュアメモリアクセス論理６５０はまた、暗号化ポインタ命令論理６７２（「ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ」命令）と、特殊化ポインタ命令論理６７４（「ＳｐｅｃｉａｌｉｚｅＰｔｒ」命令）と、暗号化ポインタからのロード命令論理６７６（「ＬｄＥＰ」命令）と、暗号化ポインタへの記憶命令論理６７８（「ＳｔＥＰ」命令）と、レガシーメモリアクセス命令論理（例えば、ＭＯＶ命令）とを含む。アドレス符号化論理６５２およびアドレス復号論理６６２は、プロセッサ命令（例えば、６７２、６７４、６７６、６７８）において、または別個の命令もしくは一連の命令として、またはオペレーティングシステムカーネルもしくは仮想マシンモニタなどの特権システム構成要素によって実行される高レベルコードとして、または命令セットエミュレータとして具現化され得る。以下でより詳細に説明するように、アドレス符号化論理６５２およびアドレス復号論理６６２はそれぞれ、メモリ割り当て／アクセスレベルで間接アドレス６１４を保護するために、メタデータ（例えば、有効範囲、許可メタデータ、メモリ割り当てサイズ、タイプ、位置、所有権、バージョン、タグ値、特権レベル（例えば、ユーザまたは監督者）、暗号コンテキストＩＤなどのうちの１または複数）および秘密キー（例えば、秘密キー６１６（１））を使用して間接アドレス６１４に対して動作する。また、以下でより詳細に説明されるように、データ暗号化論理（図７に示される）およびデータ解読論理（図７に示される）は、データ／コード暗号化を間接アドレスにバインドすることによって、間接アドレス６１４によって参照されるメモリ位置におけるデータまたはコードをセキュアにするために、間接アドレスの少なくとも一部および秘密キー（例えば、秘密キー６１６（２））を使用して、データまたはコード（間接アドレス６１４によって参照される）に対して動作し得る。
例示的な間接アドレス６１４は、レジスタ６１２（例えば、プロセッサ６０２の汎用レジスタ）として具現化される。例示的な秘密キー６１６（１）～６１６（Ｎ）は、特権システム構成要素６４２のキー作成モジュール６４８によって生成され、レジスタ６１２（例えば、専用レジスタまたは機械固有レジスタ（ＭＳＲ））のうちの１つ、またはプロセッサ６０２によって読み出し可能な別のメモリ位置に記憶され得る。一部の実施形態では、秘密キー６１６（１）～６１６（Ｎ）は、プロセッサによってのみ読み出し可能な位置に記憶され得る。他の実施形態では、間接アドレス、データ、およびコードをセキュアにするために使用される秘密キー６１６（１）～６１６（Ｎ）は、ファームウェア、データ記憶デバイス６２６もしくは別のデータ記憶デバイスのセキュア部分、または本明細書で説明する機能を実行するのに適した別の形態のメモリなど、別のメモリ位置に記憶することができる。一部の実施形態では、秘密キー６１６（１）～６１６（Ｎ）は、セキュアな通信チャネルを介して送信され、実行者（オペレーティングシステムまたは仮想マシンモニタなど、例えば、以下で説明する特権システム構成要素６４２）によって復元され得る。仮想マシンが１つのマシンから別のマシンに移行される仮想化環境において、かつ／または、間接アドレスおよび参照されるデータおよび／またはコードが秘密キーを使用して保護された後にコンピューティングデバイス６００上で実行される仮想マシン、プロセス、またはプログラムがスリープ／休止モードを開始し、その後再開する場合において、秘密キーを回復および復元する必要がある。これらの場合、秘密キーは、スリープ／休止モードの前に、（セキュアな）通信チャネルを介して記憶または送信され、その後、実行者（オペレーティングシステムまたは仮想マシンモニタなど、例えば、特権システム構成要素６４２）によって取り出され／復元され得る。
本明細書で説明される実施形態は、任意の数の秘密キーが特定のプログラムに使用されることを可能にすることに留意されたい。一例では、同じ秘密キーが、プログラム内で使用される全ての間接アドレスに使用されてもよい。別の例では、異なるメモリ割り当てに関連付けられた各間接アドレスに対して、または異なるメモリ割り当てに関連付けられたメモリアドレスの各事前定義されたグループに対して、異なる秘密キーが使用されてもよい。さらに別の実施形態では、アドレス暗号化／解読に使用される同じ秘密キーを、そのアドレスにバインドされたデータを暗号化するために使用することもできる。他の実施形態では、１つの秘密キーがアドレス暗号化／解読に使用されてもよく、異なる秘密キーがそのアドレスにバインドされたデータの暗号化／解読に使用されてもよい。説明を容易にするために、本明細書でさらに説明される実施形態は、メモリアドレスの暗号化および解読動作における秘密キーの使用を指す「秘密アドレスキー」または「アドレスキー」を指し、データを暗号化および解読する動作における秘密キーの使用を指す「秘密データキー」または「データキー」を指す。同様に、本明細書で使用される「秘密コードキー」または「コードキー」への言及は、コードを暗号化および解読するための動作における秘密キーの使用を指すことが意図される。
メモリ割り当て動作（例えば、「ｍａｌｌｏｃ」）において（またはその間）、メモリ割り当て論理６４６は、バッファのためにメモリの範囲を割り当て、間接アドレス６１４およびメタデータ（例えば、範囲、許可メタデータ、メモリ割り当てサイズ、タイプ、位置、所有権、バージョン、タグ、特権レベル、暗号コンテキストＩＤなどのうちの１または複数）を返す。例えば、メモリ割り当て論理６４６は、間接アドレス６１４内の（例えば、未使用／非標準ビット内の）ランダム化されたビットまたはバージョン番号を有するタグを符号化するか、またはメタデータを１または複数の別個のパラメータとして命令に供給することができ、パラメータ（複数可）は、範囲、コード許可情報、メモリ割り当てサイズ、タイプ、位置、所有権、バージョン、タグ、特権レベル（例えば、ユーザまたは監督者）、暗号コンテキストＩＤ、またはそれらの何らかの好適な組み合わせを指定する。例示的に、メモリ割り当て論理６４６は、特権システム構成要素６４２のメモリマネージャモジュール６４４において具現化される。メモリ割り当て論理６４６は、アドレス符号化論理６５２を開始する。アドレス符号化論理６５２は、メタデータ符号化論理６５６を含み、これは、タグなどのメタデータを用いて、または他の符号化の変形形態（例えば、範囲、許可メタデータ、メモリ割り当てサイズ、タイプ、位置、所有権、バージョン、タグ値、特権レベル、暗号コンテキストＩＤ、それらの何らかの好適な組み合わせなど）における他のメタデータを用いて間接アドレス６１４を符号化する。アドレス符号化論理６５２は、間接アドレス６１４の未使用部分（例えば、６４ビットアドレスの非標準ビット）にメタデータを記憶し得る。一部のメタデータまたはメタデータの組み合わせに対して、間接アドレス６１４は、メタデータまたはメタデータの組み合わせのサイズを収容するために、より大きなアドレス空間（例えば、６２８ビットアドレス、２５６ビットアドレス）において符号化されてもよい。
一実施形態では、アドレス符号化論理６５２は、間接アドレス６１４において暗号化および符号化されるベースアドレスの部分（またはスライス）を選択する。他の実施形態では、暗号化されるベースアドレスのスライスは、事前に知られていてもよい（例えば、下位３２ビットなど）。アドレス暗号化論理６５８は、以下でさらに説明するように、秘密アドレスキー６１６（１）およびアドレストウィークを使用して、ベースアドレスの選択されたスライスを暗号化する。
メモリアクセス動作（例えば、読み出し、書き込み、または実行動作）時に、アドレス復号論理６６２は、以前に符号化された間接アドレス６１４を復号する。これを行うために、アドレス解読論理６６４は、以下でさらに説明するように、秘密キー６１６（１）およびアドレストウィークを使用して、間接アドレス６１４内に符号化ベースアドレスの暗号化スライスを解読する。暗号化対象のスライスの一部として含まれないベースアドレスの上位アドレスビット（ＵＡＢ）は、テーブル（例えば、ポインタコンテキストテーブル６２１）またはレジスタ（例えば、オブジェクトコンテキスト６１８）に外部から記憶されてもよい。一部の平文オフセットビット（例えば、２５）は、間接アドレス６１４の下位ビットに符号化される。少なくとも１つの実施形態では、それらはゼロに初期化され得る。
間接アドレス６１４は、間接アドレス６１４の元の値（例えば、真の元の線形メモリアドレス）を復元するために、適切な演算（例えば、アドレス復号論理６６２）に基づいて、その元の（例えば、標準の）形式に戻される。少なくとも１つの可能な実施形態においてこれを行うために、アドレス復号論理６６２は、間接アドレス６１４の未使用ビットに符号化されたアドレスメタデータ（例えば、タグ）を排除する（例えば、未使用ビットを元の形式に戻す）ことができる。暗号化スライスは、解読され、上位アドレスビットと連結され得る。結果は、オフセットに基づいて調整することができる。間接アドレス６１４が正常に復号された場合、メモリアクセス動作は正常に完了する。しかしながら、符号化された間接アドレス６１４が、その値が範囲メタデータによって示される有効範囲外になる（例えば、バッファをオーバーフローさせる）ように（例えば、ソフトウェアによって、不注意に、または攻撃者によって）操作された場合、間接アドレス６１４は、アドレス解読論理６６４によって実行される解読プロセスの結果として破損する。破損した間接アドレスは、障害（例えば、アドレスがページング構造／ページテーブルから存在するようにマッピングされない場合、一般的な保護障害またはページ障害）を引き起こす。障害が生成されることにつながり得る１つの条件は、疎なアドレス空間である。このシナリオでは、破損したアドレスが、マッピングされていないページに到着して、ページ障害を生成する可能性がある。このようにして、セキュアメモリアクセス論理６５０は、コンピューティングデバイス６００が、バッファオーバーフロー攻撃および同様のエクスプロイトに対する間接アドレスセキュリティを提供することを可能にする。本明細書に開示される間接アドレスセキュリティ技術の実施形態はまた、ソフトウェアデバッギング目的のために、またはソフトウェアが許可を有しないメモリの領域にソフトウェアがアクセスすることを防止するためのアクセス制御メカニズムとして使用され得る。加えて、他のバッファオーバーフロー軽減技術と比較して、開示される間接アドレスセキュリティ技術の実施形態は、バイナリ修正なしに、またはレガシーコードを再コンパイルする必要なしに動作することができる。一部のシナリオでは、本明細書で開示される間接アドレス命令は、いかなる追加のメモリ読み出し／書き込みもなしに、またはいかなる追加の命令もなしに動作することができる。さらに、開示された技術の実施形態は、メモリを読み出してポインタ値を上書きすることができる敵対者、ならびに任意のポインタ値を作成／選択することができる敵対者に応答する。さらに、開示された技術の実施形態は、非常に小さいメモリ範囲から非常に大きいメモリ範囲までスケーリングすることができ、または異なる符号化ポインタを使用することによって他のメモリ範囲内でメモリ範囲をカスケードすることができる。またさらに、開示される技術の実施形態は、（例えば、範囲符号化ポインタをインラインでプログラム的に作成する能力に起因して）動的メモリ割り当てに有効である。加えて、開示される技術の実施形態は、データへのコードブロック（コード位置）アクセス制御を提供するように拡張され得る。さらに、開示される技術の実施形態は、ｘ８６命令セットの６４ビットバージョン、ならびにＡＲＭ、ＭＩＰＳ、ＰｏｗｅｒＰＣ、およびアドレスを含むメタデータのためのアドレス範囲を予約することによって、より広い（例えば、６４ビットより大きい）アドレスビットアーキテクチャおよびより小さい（例えば、３２ビット）アーキテクチャを含む他のプロセッサアーキテクチャと互換性がある。
暗号コンピューティングは、データおよびコードに適用されてもよく、少なくとも一部の実施形態では、異なるキーが、データおよびコードの暗号化／解読のために使用されてもよい。データおよびコードに対する異なるキーの使用に対応するための１つの可能なアプローチは、別個のキャッシュを実装することである。したがって、暗号化された命令のための１または複数のキャッシュおよび暗号化データのための１または複数のキャッシュは、暗号コンピューティングにおいてコードおよびデータのために別個のキーが使用された場合に提供され得る。例えば、「コードキー」は、命令キャッシュに記憶され、特定のプロセスに関連付けられたコードを暗号化および解読するようにプログラムすることができ、「データキー」は、データキャッシュに記憶され、特定のプロセスに関連付けられたデータを暗号化および解読するようにプログラムすることができる。異なるプロセスに関連するコードおよびデータに対して、異なるコードキーおよびデータキーをプログラムすることができる。
図６の例では、プロセッサ６０２は、命令キャッシュ６８２（図３Ｂの命令キャッシュ３３４、図４のキャッシュ４７１もしくは４８１またはメモリ４３２もしくは４３４と同様であり得る）と、データキャッシュ６８４（図３Ｂのデータキャッシュユニット３７４、図４のキャッシュ４７１もしくは４８１またはメモリ４３２もしくは４３４と同様であり得る）とを含む。少なくとも１つの実施形態では、命令キャッシュ６８２およびデータキャッシュ６８４は、Ｌ１キャッシュであり得る。命令キャッシュ６８２は、暗号化されたコードを記憶し、プロセスごとに制御回路にプログラムされたコードキーを用いて暗号化されたコードの解読を可能にする制御回路を含み得る。データキャッシュ６８４は、暗号化データを記憶し、プロセスごとに制御回路にプログラムされたデータキーを用いて暗号化データの解読を可能にする制御回路を含み得る。命令キャッシュおよびデータキャッシュの制御回路（図４のＩＭＣ４７２、４８２と同様であり得る）は、メモリコントローラ回路（例えば、４７２、４８２）と組み合わされてもよく、または（全体的にもしくは部分的に）別個であってもよい。
１または複数の実施形態では、暗号コンピューティングにおいてキーを保護するためのセキュリティエンジン６９２およびキー管理ハードウェア６９４が、コンピューティングデバイス６００内に構成され得る。セキュリティエンジン６９２およびキー管理ハードウェア６９４は、論理的に別個のエンティティであってもよく、または１つの論理的および物理的エンティティとして組み合わされてもよい。このエンティティは、コード（もしくはデータキー）を解読することができる暗号化キー、またはコードキー（もしくはデータキー）を導出することができる一意のキー識別子の形態で、コードキーおよびデータキーを提供するように構成される。セキュリティエンジン６９２およびキー管理ハードウェア６９４は、回路、ファームウェア、ソフトウェア、またはそれらの任意の好適な組み合わせとして具現化され得る。少なくとも一部の実施形態では、セキュリティエンジン６９２および／またはキー管理ハードウェア６９４は、プロセッサ６０２の一部を形成することができる。少なくとも一部の実施形態では、セキュリティエンジン６９２および／またはキー管理ハードウェア６９４は、特権状態で実行されるトラステッドファームウェア構成要素として具現化され得る。
一部の実施形態では、キーを記憶するために補助ハードウェア（ＨＷ）メモリ６９６も提供され得る。一部の例では、補助ＨＷメモリ６９６は、新しいキャッシュまたはコンテンツアドレス指定可能メモリ（ＣＡＭ）として実装され得る。１または複数の実装形態では、補助ＨＷメモリ６９６は、少なくともキーが命令キャッシュ６８２およびデータキャッシュ６８４のキャッシュ回路に現在プログラムされていない場合、暗号化されたコードキーおよびデータキーまたは導出コードキーおよびデータキーを記憶するために使用され得る。
開示される技術の一部の実施形態は、以下で説明されるように、レガシーコード互換性をサポートするためにアドレス復号論理の態様を利用する。本明細書で使用される場合、「レガシーコード」は、以前の、または現在陳腐化している、またはもはやサポートされていないコンピュータアーキテクチャ上で動作するように設計されたコンピュータコードのバージョンを指し得る。例えば、レガシーコードは、元々は３２ビットプロセッサ用に開発されたが、現在は６４ビットプロセッサ上で実行されているソフトウェアを含んでもよい。レガシーコードはまた、本明細書で説明されるような間接アドレスを符号化および暗号化するための専用命令を使用することなく、またはそれらを使用するように適合されることなく設計されたコンピュータコードのバージョンを指す。
ここで図６をより詳細に参照すると、コンピューティングデバイス６００は、本明細書で説明される機能を実行するための任意の種類の電子デバイスとして具現化され得る。例えば、コンピューティングデバイス６００は、限定はしないが、スマートフォン、タブレットコンピュータ、ウェアラブルコンピューティングデバイス、ラップトップコンピュータ、ノートブックコンピュータ、モバイルコンピューティングデバイス、セルラー電話、ハンドセット、メッセージングデバイス、車両テレマティクスデバイス、サーバコンピュータ、ワークステーション、分散コンピューティングシステム、マルチプロセッサシステム、コンシューマ電子デバイス、および／または本明細書で説明する機能を実行するように構成された任意の他のコンピューティングデバイスとして具現化され得る。図６に示すように、例示的なコンピューティングデバイス６００は、セキュアメモリアクセス論理６５０とともに具現化された少なくとも１つのプロセッサ６０２を含む。
コンピューティングデバイス６００はまた、メモリ６２０、入力／出力サブシステム６２４、データ記憶デバイス６２６、表示デバイス６２８、ユーザインタフェース（ＵＩ）サブシステム６３０、通信サブシステム６３２、少なくとも１つのユーザ空間アプリケーション６３４、および特権システム構成要素６４２（例示的に、メモリマネージャモジュール６４４およびキー作成モジュール６４８を含む）を含む。コンピューティングデバイス６００は、他の実施形態では、モバイルコンピュータおよび／または固定コンピュータ（例えば、種々のセンサおよび入力／出力デバイス）において概して見られるものなどの他のまたは追加の構成要素を含み得る。加えて、一部の実施形態では、例示的な構成要素のうちの１または複数は、別の構成要素に組み込まれてもよく、または別様で別の構成要素の部分を形成してもよい。コンピューティングデバイス６００の構成要素の各々は、ソフトウェア、ファームウェア、ハードウェア、またはソフトウェアとハードウェアの組み合わせとして具現化され得る。
プロセッサ６０２は、本明細書で説明する機能を実行することが可能な任意の種類のプロセッサとして具現化され得る。例えば、プロセッサ６０２は、マルチコアプロセッサ、他のマルチＣＰＵプロセッサもしくは処理／制御回路、または複数の多様な処理ユニットもしくは回路（例えば、ＣＰＵおよびＧＰＵなど）として具現化されてもよい。プロセッサ６０２は、汎用レジスタ（ＧＰＲ）、専用レジスタ（ＳＰＲ）、および／またはモデル固有レジスタ（ＭＳＲ）を含む複数のレジスタ６１２を有する。間接アドレス６１４および秘密キー６１６（１）～６１６（Ｎ）は、レジスタ６１２に記憶され得る。オブジェクトコンテキスト６１８はまた、レジスタに記憶されてもよい。オブジェクトコンテキスト６１８は、最上位ビットまたは「上位アドレスビット」（例えば、５７ビット間接アドレス中の上位２２ビット）のスライスを含み得、それは、オブジェクトのための間接アドレス（例えば、６１４）中で符号化されない。本明細書でさらに説明されるように、このシナリオでは、間接アドレスは、静的にアドレス指定可能なメモリ領域（例えば、クイックアクセスメモリ６２２）に記憶されたデータを参照することができる。データが静的にアドレス指定可能なメモリ領域に記憶される一部のシナリオでは、例えば、動的にアクセス可能なテーブルから上位アドレスビットまたは他のコンテキスト情報を動的に取得することなく、間接アドレスからデータの線形アドレスを生成することができる。代わりに、上位アドレスビットをレジスタから取得することができ、他のコンテキスト情報はプログラムコード内で静的に提供することができる。したがって、静的にアドレス指定可能なメモリ領域に記憶されたデータは、コンテキスト情報の動的ルックアップが必要とされる他のメモリに記憶されたデータよりも迅速にアクセスすることができる。しかしながら、データが静的にアドレス指定可能な領域に記憶されている場合であっても、他のコンテキスト情報が動的に取り出される場合もある。これは、静的にアドレス指定可能な領域に特定のオブジェクトを記憶することが望ましいが、コンパイラがそれらのオブジェクトのコンテキスト情報を静的に供給することができない場合に起こり得る。
プロセッサキー６１７（本明細書では「ハードウェアキー」とも称される）は、種々の暗号化、解読、および／またはハッシュ演算のために使用されてもよく、プロセッサ６０２のハードウェア内のセキュアキーとして構成されてもよい。プロセッサキー６１７は、例えば、ヒューズに記憶されてもよく、読み出し専用メモリに記憶されてもよく、またはランダム化されたビットの一貫したセットを生成する物理的に複製不可能な関数によって生成されてもよい。概して、プロセッサキー６１７は、ハードウェアで構成され、プロセッサ６０２には知られているが、特権ソフトウェア（例えば、オペレーティングシステム、仮想マシンマネージャ（ＶＭＭ）、ファームウェア）または非特権ソフトウェアには知られていないか、または別様で利用可能ではない。
コンピューティングデバイス６００のメモリ６２０は、本明細書で説明される機能を実行し得る任意の種類の揮発性もしくは不揮発性メモリまたはデータストレージとして具現化され得る。動作中、メモリ６２０は、コンピューティングデバイス６００の動作中に使用される種々のデータおよびソフトウェア、ならびにオペレーティングシステム、アプリケーション、プログラム、ライブラリ、およびドライバを記憶することができる。１または複数の実施形態では、メモリ６２０は、複数のテーブルエントリを含み得るポインタコンテキストテーブル６２１を含む。ポインタコンテキストテーブル６２１の位置は、例えば、モデル固有レジスタ（ＭＳＲ）などのレジスタによって定義される物理的にアドレス指定可能なテーブルベースとして示すことができる。各テーブルエントリは、メモリ内のオブジェクトへの暗号符号化されたポインタに関連するコンテキスト情報を含み得る。一実施形態では、コンテキスト情報は、サイズメタデータ（例えば、オブジェクトのメモリ割り当てサイズを示す値）、タイプメタデータ（例えば、オブジェクトのタイプまたはクラス）、および許可メタデータ（例えば、オブジェクトへのポインタの許可）を含み得る。１または複数のテーブルエントリはまた、暗号符号化されたポインタに関連付けられた上位アドレスビット（ＵＡＢ）を含み得る。１または複数の他のテーブルエントリは、例えば、上位アドレスビットがレジスタ（例えば、６１８）に記憶されている場合、暗号符号化されたポインタに関連付けられた上位アドレスビットのゼロを符号化することができる。少なくとも１つの実施形態では、ポインタコンテキストテーブル６２１は、オブジェクトへの暗号符号化されたポインタの暗号化スライスによってインデックス付けされ得る。各テーブルエントリは、それぞれの暗号符号化されたポインタの暗号化スライスによってインデックス付けされ得る。しかしながら、他の実施形態では、インデックス、他のポインタ、ハッシュテーブル、またはテーブルエントリとそれらのそれぞれのポインタとの間の関係、接続、リンク、もしくは関連付けを表す任意の他の技術を含むが、必ずしもこれらに限定されない、任意の好適な技術が、テーブルエントリをそれらのそれぞれのポインタにインデックス付けまたは別様でマッピングするために使用されてもよい。また、他のインデックスを用いてもよい。例えば、十分に一意である暗号符号化されたポインタの任意の部分を使用して、ポインタコンテキストテーブルにインデックス付けを行ってもよい。例えば、ポインタコンテキストテーブル６２１は、ベースアドレスの暗号化スライス、ベースアドレスにタグ部分を加えた暗号化スライス、暗号符号化されたポインタ全体など、暗号符号化されたポインタの少なくとも一部分によってインデックス付けされ得るが、ポインタがソフトウェアによって修正されない限り、暗号符号化されたポインタ全体がインデックスとして好適であり得ることに留意されたい。例えば、ソフトウェアがオブジェクト内のフィールドを指すようにポインタ内のオフセットを更新すると、ポインタは変化する。この場合、ポインタ全体によってテーブルにインデックスを付けることは、テーブルエントリが見つからない可能性がある。テーブルは、本明細書でさらに説明するように、新しい命令セットアーキテクチャ（ＩＳＡ）を使用してユーザ空間から管理することができる。しかしながら、テーブル内の衝突が起こり得るので、オペレーティングシステムは、本明細書でさらに説明するように、かかる発生を処理する責任を負う。
メモリ６２０の一部の領域は、クイックアクセスメモリ６２２として定義され得る。クイックアクセスメモリ６２２は、レジスタ（例えば、６１２）が領域の上位アドレスビットを指定することができるメモリの領域を表す。例えば、４ＧＢのメモリ領域は、４ＧＢのデータ（またはコード）を記憶し得るクイックアクセスメモリとして指定されてもよく、メモリアクセスは、適切なコンテキスト情報（例えば、メモリ割り当てサイズ、タイプ、許可）を供給し、メモリ内のテーブル（例えば、ポインタコンテキストテーブル６２１）ではなくレジスタ（例えば、オブジェクトコンテキスト６１８）から上位アドレスビットをプルする命令によって実行することができる。クイックアクセスメモリ領域は、図示のように４ＧＢであり得るが、特定の必要性および実装形態に従って、任意の他の好適なメモリサイズをクイックアクセスメモリとして指定することができる。例えば、オブジェクトが８バイト境界に整列されている場合、クイックアクセスメモリ領域は３２ＧＢであってもよい。
メモリ６２０は、例えば、Ｉ／Ｏサブシステム６２４を介して、プロセッサ６０２に通信可能に結合される。Ｉ／Ｏサブシステム６２４は、プロセッサ６０２、メモリ６２０、およびコンピューティングデバイス６００の他の構成要素との入力／出力動作を容易にする回路および／または構成要素として具現化され得る。例えば、Ｉ／Ｏサブシステム６２４は、メモリコントローラハブ、入力／出力制御ハブ、ファームウェアデバイス、通信リンク（すなわち、ポイントツーポイントリンク、バスリンク、ワイヤ、ケーブル、ライトガイド、プリント回路基板トレースなど）、および／または入力／出力動作を容易にするための他の構成要素およびサブシステムとして具現化されてもよく、または別様でこれらを含んでもよい。一部の実施形態では、Ｉ／Ｏサブシステム６２４は、システムオンチップ（ＳｏＣ）の部分を形成してもよく、プロセッサ６０２、メモリ６２０、および／またはコンピューティングデバイス６００の他の構成要素とともに、単一の集積回路チップ上に組み込まれてもよい。
データ記憶デバイス６２６は、例えば、メモリデバイスおよび回路、メモリカード、ハードディスクドライブ、ソリッドステートドライブ、フラッシュメモリもしくは他の読み出し専用メモリ、読み出し専用メモリとランダムアクセスメモリとの組み合わせであるメモリデバイス、または他のデータ記憶デバイスなどの、データの短期ストレージまたは長期ストレージのために構成された任意の種類の物理デバイスまたは複数のデバイスとして具現化されてもよい。
表示デバイス６２８は、液晶ディスプレイ（ＬＣＤ）、発光ダイオード（ＬＥＤ）、プラズマディスプレイ、陰極線管（ＣＲＴ）、または他のタイプの表示デバイスなど、デジタル情報を表示することが可能な任意の種類のディスプレイとして具現化することができる。一部の実施形態では、表示デバイス６２８は、コンピューティングデバイス６００とのユーザ対話を可能にするために、タッチスクリーンまたは他のヒューマンコンピュータインタフェースデバイスに結合され得る。表示デバイス６２８は、ユーザインタフェース（ＵＩ）サブシステム６３０の一部であり得る。ユーザインタフェースサブシステム６３０は、コンピューティングデバイス６００とのユーザ対話を容易にするために、物理的もしくは仮想制御ボタンもしくはキー、マイクロフォン、スピーカ、単方向もしくは双方向スチルカメラおよび／もしくはビデオカメラ、ならびに／または他のものを含む、複数の追加のデバイスを含み得る。ユーザインタフェースサブシステム６３０はまた、コンピューティングデバイス６００を伴う種々の他の形態の人間の対話を検出し、キャプチャし、処理するように構成され得る、モーションセンサ、近接センサ、および視線追跡デバイスなどのデバイスを含み得る。
コンピューティングデバイス６００は、コンピューティングデバイス６００と他の電子デバイスとの間の通信を可能にし得る任意の通信回路、デバイス、またはそれらの集合として具現化され得る通信サブシステム６３２をさらに含む。通信サブシステム６３２は、任意の１または複数の通信技術（例えば、無線または有線通信）および関連付けられたプロトコル（例えば、イーサネット（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｗｉ－Ｆｉ（登録商標）、ＷｉＭＡＸ（登録商標）、３Ｇ／ＬＴＥなど）を使用して、かかる通信を達成するように構成され得る。通信サブシステム６３２は、無線ネットワークアダプタを含むネットワークアダプタとして具現化され得る。
例示的なコンピューティングデバイス６００はまた、ユーザ空間アプリケーション６３４および特権システム構成要素６４２などの複数のコンピュータプログラム構成要素を含む。ユーザ空間アプリケーション６３４は、例えば、表示デバイス６２８またはＵＩサブシステム６３０を介して、エンドユーザと直接的または間接的に対話する、任意のコンピュータアプリケーション（例えば、ソフトウェア、ファームウェア、ハードウェア、またはそれらの組み合わせ）として具現化されてもよい。ユーザ空間アプリケーション６３４の一部の例は、ワードプロセッシングプログラム、ドキュメントビューア／リーダ、ウェブブラウザ、電子メールプログラム、メッセージングサービス、コンピュータゲーム、カメラおよびビデオアプリケーションなどを含む。特に、特権システム構成要素６４２は、ユーザ空間アプリケーション６３４とコンピューティングデバイス６００のハードウェア構成要素との間の通信を容易にする。特権システム構成要素６４２の部分は、Ｍｉｃｒｏｓｏｆｔ ＣｏｒｐｏｒａｔｉｏｎによるＷＩＮＤＯＷＳ（登録商標）、Ｇｏｏｇｌｅ，Ｉｎｃ．によるＡＮＤＲＯＩＤ（登録商標）、および／またはその他のバージョンなど、本明細書で説明される機能を実行することが可能な任意のオペレーティングシステムとして具現化され得る。代替的または追加的に、特権システム構成要素６４２の部分は、本明細書で説明される機能を実行し得る任意の種類の仮想マシンモニタ（例えば、タイプＩまたはタイプＩＩハイパーバイザ）として具現化され得る。
例示的な特権システム構成要素６４２は、メモリマネージャモジュール６４４およびキー作成モジュール６４８など、複数のコンピュータプログラム構成要素を含む。特権システム構成要素６４２の構成要素の各々は、ソフトウェア、ファームウェア、ハードウェア、またはソフトウェアとハードウェアの組み合わせとして具現化され得る。例えば、特権システム構成要素６４２の構成要素は、オペレーティングシステムカーネル、仮想マシンモニタ、またはハイパーバイザのモジュールとして具現化されてよい。メモリマネージャモジュール６４４は、コンピューティングデバイス６００上で実行される種々のプロセスにメモリ６２０の部分を割り当てる（例えば、仮想メモリアドレスの範囲として）。メモリマネージャモジュール６４４は、例えば、ローダ、メモリマネージャサービス、またはヒープ管理サービスとして具現化される。キー作成モジュール６４８は、秘密キー６１６（１）～６１６（Ｎ）（例えば、秘密アドレスキー、秘密データキー、秘密コードキー）を作成し、それらをプロセッサ６０２が読み出しアクセスを有する１または複数のレジスタ（例えば、専用レジスタ）に書き込む。秘密キーを作成するために、キー作成モジュール６４８は、例えば、乱数発生器、または本明細書で説明する機能を実行し得る秘密キーを生成することが可能な別のアルゴリズムを実行することができる。
本明細書で開示される実施形態のキーを生成または取得するために、無数の手法を使用することができることに留意されたい。例えば、キー作成モジュール６４８がコンピューティングデバイス６００の一部として示されているが、１または複数の秘密キーは、キーをコンピューティングデバイス６００に安全に通信するために任意の好適な認証プロセスを使用して任意の好適な外部ソースから取得することができ、これには、これらのプロセスの一部としてキーを生成することが含まれ得る。さらに、特権システム構成要素６４２は、トラステッド実行環境（ＴＥＥ）、仮想マシン、プロセッサ６０２、コプロセッサ（図示せず）、またはコンピューティングデバイス６００内の、もしくはコンピューティングデバイス６００にセキュアに接続された任意の他の好適なハードウェア、ファームウェア、もしくはソフトウェアの一部であり得る。さらに、キーは「秘密」であってもよく、これは、その値が隠されているか、アクセス不可能であるか、難読化されているか、または別様で不正な行為者（例えば、ソフトウェア、ファームウェア、機械、無関係なハードウェア構成要素、および人間）から保護されていることを意味するように意図されている。
図７は、本開示の少なくとも１つの実施形態による、図６のセキュアメモリアクセス論理の適用を示す簡略化された環境図である。一部の実施形態では、コンピューティングデバイス６００は、動作中に環境７００（例えば、ネイティブおよび／または仮想ランタイムまたは「実行」環境）を確立することができる。例示的な環境７００に示される種々のモジュールは、ハードウェア、ファームウェア、ソフトウェア、またはそれらの組み合わせとして具現化され得る。環境７００において、ユーザ空間アプリケーション６３４（または、例えばユーザ空間アプリケーション６３４をロードする際の特権システム構成要素６４２）は、コンピューティングデバイス６００の動作中に、随時、メモリ割り当て７０２を発行することができる。メモリ割り当て７０２は、プロセッサ６０２に渡される前に、必要に応じて、特権システム構成要素６４２のメモリ割り当て論理６４６によって変換（例えば、コンパイルまたは解釈）され得る。
プロセッサ６０２において、アドレス符号化論理６５２は、メモリ割り当て７０２に応答して（例えば、従来の「ｍａｌｌｏｃ」命令／関数呼び出しの代わりに）実行される。１または複数の実施形態では、メモリマネージャモジュール６４４（またはメモリアロケータ）は、暗号化ポインタ命令（ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ）を実行するヒープアロケータまたはスタックアロケータを含むことができ、これは、オブジェクトが割り当てられる領域の境界に対するオブジェクトのサイズに関する追加のチェック、および一部のシナリオにおいてコンテキスト情報を記憶するためのテーブル管理ととともに、アドレス符号化論理６５２を実行する。加えて、特殊化ポインタ命令（ＳｐｅｃｉａｌｉｚｅＰｔｒ）は、オブジェクトが別のポインタによって割り当てられたメモリ内に含まれていること、および特殊化ポインタに与えられた許可が他のポインタに与えられた許可よりも大きくないことを保証するための追加のチェックとともに、アドレス符号化論理６５２を実行することもできる。
従来のｍａｌｌｏｃ命令が単にメモリを割り当て、（セキュアでない）ポインタを返すのに対して、アドレス符号化論理６５２は、ランダム化されたビットのタグなどのメタデータ７０５を含む間接アドレス７０４を符号化し、または他の符号化では、他のメタデータ（例えば、範囲許可情報、メモリ割り当てサイズ、タイプ、位置、所有権、バージョン、特権レベル、暗号コンテキストＩＤもしくはキー、またはそれらの任意の組み合わせなど）が含まれてもよく、符号化された間接アドレス７０６を返す。メタデータは、平文フォーマットで間接アドレスまたはポインタ（例えば、標準６４ビットレジスタ、またはより多くのメタデータに適合する６２８ビットもしくは７５６ビットなどの拡大レジスタ）に埋め込まれてもよく、ポインタ暗号化／解読命令およびデータアクセス命令に提供される別のオペランド内に埋め込まれてもよく、メモリ内もしくは制御レジスタ内のテーブルに記憶されてもよく、またはそれらの任意の組み合わせを介して提供されてもよい。例えば、タグ値はポインタに埋め込まれてもよく、暗号コンテキストＩＤは制御レジスタに記憶されてもよい。
同様に、ユーザ空間アプリケーション６３４または特権システム構成要素６４２は、随時、メモリストア７１１を発行することができ、これは、レジスタ６１２（または他の記憶ユニット）から読み出し、間接アドレス６１４を使用してメモリ６２０またはキャッシュに書き込むプロセッサ命令（例えば、ＳＴＯＲＥ、ＭＯＶ命令）としてプロセッサ６０２によって処理することができる。一例としてＳＴＯＲＥ命令を使用すると、メモリストア命令論理６７０は、符号化された間接アドレス７０６を復号するためにアドレス復号論理６６２を正常に実行した後にのみデータを記憶し、また、間接アドレス７０４によって指し示されるメモリ位置に記憶されるデータを暗号化するために、データトウィークおよび秘密データキー６１６（２）に基づいてデータ暗号化論理６７９を正常に実行した後にもデータを記憶する。アドレス復号論理６６２の実行の成功は、アドレス解読論理６６４の実行の成功に基づいており、アドレストウィークおよび秘密アドレスキー６１６（１）を使用して、符号化された間接アドレス７０６の暗号化アドレススライスを解読する。
同様に、ユーザ空間アプリケーション６３４または特権システム構成要素６４２は、随時、メモリロード７２０を発行することができ、これは、間接アドレス６１４（例えば、ＬｄＥＰまたはＭＯＶ命令）を使用してメモリ６２０から読み出し、レジスタ６１２に書き込むプロセッサ命令としてプロセッサ１０２によって処理することができる。暗号化ポインタからのロード（ＬｄＥＰ）命令を一例として使用すると、暗号化ポインタからのロード命令論理６７６は、符号化された間接アドレス７０６を復号するためにアドレス復号論理６６２を正常に実行した後にのみメモリアクセスを実行する。アドレス復号論理６６２の実行の成功は、アドレス解読論理６６４の実行の成功に基づいており、アドレストウィークおよび秘密アドレスキー６１６（１）を使用して、符号化された間接アドレス７０６の暗号化アドレススライスを解読する。間接アドレス７０４が返され、間接アドレス７０４によって指し示されるメモリ位置からデータをロードするためにメモリ６２０がアクセスされると、ロードされたデータは、データトウィークおよび秘密データキー６１６（２）に基づいてデータ解読論理６７７を実行することによって解読することができる。データ解読論理６７７の実行の成功は、データを解読するためのデータトウィークを作成するために使用される間接アドレスの部分、およびデータトウィークを作成するために使用される追加メタデータ（もしあれば）が、間接アドレスによって指し示されるメモリ位置の元の割り当てに対応するかどうかに依存する。
アドレス復号論理６６２は、図７において、暗号化ポインタへの記憶命令論理６７８および暗号化ポインタからのロード命令論理６７６とは別個のモジュールとして示されているが、アドレス復号論理６６２は、命令論理６７８および／または６７６に組み込むことができ、または別個の命令セットとして具現化され得ることを理解されたい。さらに、アドレス復号論理６６２は、ＬｄＥＰ、ＳｔＥＰ、およびＭＯＶ命令（例えば、メモリオペランド、呼び出し、ＪＭＰなどを有する算術命令）の代わりに、またはそれに加えて、他のタイプの命令に組み込まれるか、またはそれによって参照され得ることを理解されたい。例えば、ｃａｌｌおよびＪＭＰなどの制御転送命令は、実行するコードの符号化ポインタアドレスをプロセッサのプログラムカウンタレジスタ（例えば、命令ポインタ）（例えば、ＲＩＰであり、ＲＩＰは６４ビットコードの命令ポインタレジスタである）にロードすることができる。次いで、命令ポインタレジスタは、プロセッサによって照会することができ、その結果、現在のプログラムカウンタアドレスは、符号化された形式（現在のプログラムカウンタ位置へのオフセット）になる。
アドレス復号論理６６２が、符号化された間接アドレス７０６の復号に成功した場合（これは、アドレス解読論理６６４が符号化された間接アドレス内の暗号化アドレススライスの解読に成功したことを含む）、元の間接アドレス７０４が特権システム構成要素６４２に返され、メモリアクセスが完了するか、またはプログラム実行が新しいプログラムカウンタ位置で始まる（制御フローが変更された場合）。符号化された間接アドレス７０６が正常に復号されない場合、障害が発生する。メモリストア７１１の成功した完了または失敗に基づいて、適切な検証または障害信号７１３がユーザ空間アプリケーション６３４に返される。同様に、メモリロード７２０の成功した完了または失敗に基づいて、適切な検証または障害信号７２２がユーザ空間アプリケーション６３４に返される。
暗号化ベースアドレス（ＥＢＡ）フォーマットの暗号符号化されたポインタ
図８は、暗号化ベースアドレス（ＥＢＡ）フォーマットに暗号符号化されたポインタを使用するメモリ割り当ておよびアクセスに関連するソフトウェアユニット、ハードウェア、およびデータフローの追加の詳細を示す簡略化されたフロー図８００である。ＥＢＡフォーマットを有するポインタは、ベースアドレスの暗号化スライスと、ベースアドレスに記憶されたデータに関連付けられたメタデータの少なくとも１つの項目とを用いて符号化される。１または複数の実施形態では、コンピューティングデバイス６００などのコンピューティングデバイスは、ソフトウェアユニット８１０、ハードウェア８２０、およびデータフロー８３０を含む。ソフトウェアユニット８１０は、メモリアロケータ８１２、メモリアロケータ呼び出し関数８１４、およびメモリアクセス関数８１６を含む。ハードウェア８２０は、ポインタ暗号および符号化ユニット８２２、データキャッシュユニット８２４、およびデータ暗号ユニット８２６を含む。データフロー８３０は、生ポインタ８３１、非型付きコンテキスト８３２、暗号化された非型付きポインタ８３３、型付きコンテキスト８３４、暗号化された型付きポインタ８３５、暗号化データ８３７、および解読データ８３８を含む。
暗号化ポインタ（ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ）命令８０２は、メモリアロケータ８１２によって呼び出すことができる。例えば、メモリアロケータ呼び出し関数８１４は、オブジェクト（例えば、ｍａｌｌｏｃ命令）のメモリを要求することによってメモリアロケータ８１２を呼び出してもよく、メモリアロケータ８１２は、ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ命令８０２を呼び出すヒープアロケータまたはスタックアロケータを含んでもよい。ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ命令８０２は、ポインタ暗号および符号化ユニット８２２に、非型付きコンテキスト８３２を使用して生ポインタ８３１のスライスを暗号化させる。生ポインタ８３１は、ＥｎｃｒｙｐｔＢａｓｅＡｄｄｒ命令８０２のレジスタオペランドとして渡され、オブジェクトが記憶される割り当てメモリのための平文ベースアドレスを表す。暗号化されるベースアドレスのスライスは、アドレス内の所定のビット（例えば、ビット３～３４）を含む。ベースアドレス中の上位ビットは、外部に（例えば、メモリ中のテーブルまたはレジスタ中に）記憶され得る。非型付きコンテキスト８３２はまた、レジスタオペランドとして渡され、例えば、オブジェクトに対するメモリ割り当てサイズおよび許可メタデータなどのコンテキスト情報を含んでもよい。非型付きコンテキスト８３２は、オブジェクトに対する型メタデータを含まない。非型付きコンテキスト８３２は、生ポインタ８３１のスライス（例えば、平文ベースアドレス）を暗号化するための暗号化アルゴリズム（例えば、ブロック暗号）へのトウィーク入力として使用され得る。ポインタ暗号および符号化ユニット８２２はまた、ベースアドレススライスのためのトウィークの一部として使用され得る、ランダム化されたビットのタグを生成することができる。少なくとも１つの実施形態では、ポインタ暗号および符号化ユニット８２２は、タグ、暗号化ベースアドレススライス、およびポインタ８３３内のオフセットを連結することによって、暗号化された非型付きポインタ８３３を生成する。オフセットは、ゼロに初期化され得る。
メモリアロケータ呼び出し関数８１４は、暗号化された非型付きポインタ８３３などの以前に符号化されたポインタに基づいて、特殊化ポインタ命令８０４（ＳｐｅｃｉａｌｉｚｅＰｔｒ）を呼び出すことができる。少なくとも１つの実施形態では、暗号化された非型付きポインタ８３３、非型付きコンテキスト８３２、および型付きコンテキスト８３４は、ＳｐｅｃｉａｌｉｚｅＰｔｒ命令８０４のレジスタオペランドとして渡され得る。ＳｐｅｃｉａｌｉｚｅＰｔｒ命令８０４は、ポインタ暗号および符号化ユニット８２２に、元のコンテキスト（例えば、非型付きコンテキスト８３２）を使用して、暗号化された非型付きポインタ８３３の暗号化ベースアドレススライスを解読させる。ベースアドレスの上位アドレスビットは、取り出され、解読されたベースアドレススライスと連結され得る。解読されたベースアドレススライスが元のベースアドレスのビット３～３４を表す場合（すなわち、アドレスが８バイト整列されているためにそれを表す場合）、「０」に初期化された３ビットが解読されたベースアドレススライスの末尾に連結されて元のベースアドレスが取得される。暗号化された非型付きポインタ８３３のオフセットを元のベースアドレスに加算して、特殊化ポインタが生成される割り当てメモリ内のサブ領域（または割り当てメモリの同じ領域）に対する特殊化ベースアドレスを取得することができる。例えば、オフセットが変化した場合、特殊アドレスは、割り当てメモリ内の位置を指す。オフセットが変化していない場合、特殊アドレスは元のベースアドレスと同じ位置を指す。これは、例えば、同じオブジェクトへの制限されたアクセスが所望される場合、特殊アドレスに対する許可を減らすことができるため、望ましい場合がある。特殊アドレスが計算されると、新しいコンテキスト（例えば、型付きコンテキスト８３４）は、特殊アドレスのスライスを暗号化するために、暗号化アルゴリズム（例えば、ブロック暗号）へのトウィーク入力として使用され得る。少なくとも１つの実施形態では、型付きコンテキスト８３４は、メモリ割り当てサイズ、許可、およびオブジェクトのタイプを含む。型付きコンテキスト８３４におけるメモリ割り当てサイズは、非型付きコンテキスト８３２におけるメモリ割り当てサイズと同じであるか、またはそれよりも小さくてもよい。型付きコンテキスト８３４内の許可メタデータは、非型付きコンテキスト８３２内の許可メタデータと同じであるか、またはそれよりも小さくてもよい。ポインタ暗号および符号化ユニット８２２はまた、特殊アドレススライスのためのトウィークの一部として使用され得る、ランダム化されたビットのタグを生成し得る。メモリの同じ領域にアクセスするために使用されるポインタのタグは、正しいデータ解読を保証するために一致する必要がある。他の実施形態では、暗号化された非型付きポインタ８３３において符号化されたタグが代わりに使用され得る。少なくとも１つの実施形態では、ポインタ暗号および符号化ユニット８２２は、タグ（新たに生成されたタグまたはポインタ８３５内で符号化された元のタグのいずれか）、暗号化された特殊アドレススライス、およびポインタ８３３内のオフセットを連結することによって、暗号化された型付きポインタ８３５を生成する。オフセットは、ゼロに初期化され得る。
ポインタが、ベースアドレススライスまたは特殊アドレススライス、メタデータ（例えば、タグ）、およびオフセットを用いて暗号符号化された後、暗号符号化されたポインタは、ポインタによって参照されるメモリ位置に記憶されたオブジェクトにアクセスするために使用され得る。したがって、暗号化された非型付きポインタ８３３および暗号化された型付きポインタ８３５の両方を使用して、それぞれの許可に基づいてそれぞれの位置でメモリにアクセスすることができる。説明のために、図８は、暗号化された型付きポインタ８３５などの特殊化ポインタがメモリにアクセスするためにどのように使用され得るかをさらに示している。例えば、メモリアクセス関数８１６は、暗号化された型付きポインタ８３５などの以前に符号化されたポインタに基づいて、暗号化ポインタからのロード命令８０６（ＬｄＥＰ）を呼び出すことができる。少なくとも１つの実施形態では、暗号化された型付きポインタ８３５および型付きコンテキスト８３４は、ＬｄＥＰ命令８０６のレジスタオペランドとして渡され得る。ＬｄＥＰ命令８０６は、ポインタ暗号および符号化ユニット８２２に、型付きコンテキスト８３４をトウィークとして使用して、暗号化された型付きポインタ８３５の暗号化された特殊アドレススライスを解読させ、生ポインタ８３６を生成させる。（ベースアドレスの上位アドレスビットと同じである）特殊アドレスの上位アドレスビットは、取り出され、解読された特殊アドレススライスと連結され得る。解読された特殊アドレススライスが元の特殊アドレスのビット３～３４を表す場合（すなわち、特殊アドレスが８バイト整列されているためにそれを表す場合）、「０」に初期化された３ビットが解読された特殊アドレススライスの末尾に連結されて元の特殊アドレスが取得される。暗号化された型付きポインタ８３５のオフセットは、アクセスされるメモリ内の位置である生ポインタ８３６を取得するために、元の特殊アドレスに加算され得る。オフセットが存在しない場合、生ポインタ８３６は元の特殊アドレスを表す。
生ポインタ８３６が生成されると、ＬｄＥＰ命令８０６は、境界および許可などのアクセス制御チェックを実行する。アクセス制御チェックが成功した場合、所望のメモリ位置からのオブジェクト（またはデータ）が宛先オペランドにロードされ、解読される。生ポインタ８３６は、データキャッシュユニット８２４などのメモリからレジスタにデータをロードするために使用される。少なくとも１つの実施形態では、アクセスされているデータは、暗号化された型付きポインタ８３５をデータにバインドするトウィークを使用して暗号化される。例えば、データを暗号化するために使用されるトウィークは、生ポインタ８３６と、暗号化された型付きポインタ８３５に符号化されたタグとを含んでもよい。１または複数の実施形態では、例えば、暗号コンテキスト識別子（または暗号コンテキストＩＤ）（例えば、ポインタに割り振られた６４ビットランダムまたは決定論的に一意の値）および／または他の可変長メタデータ（例えば、範囲、位置、所有権、バージョン、特権レベルなど）を含む追加のコンテキストも、トウィークにおいて使用され得る。ＬｄＥＰ命令８０６は、データ暗号ユニット８２６に、同じトウィークを使用して暗号化データ８３７を解読させて、解読データ８３８を生成させる。アドレスメタデータは、敵対者に対してタグを予測不可能にするために、間接アドレスに関連付けられたランダム化されたビットのタグを含み得る。敵対者は、ポインタによって参照されるメモリにアクセスすることができるようにタグ値を推測しようと試みる可能性があり、タグ値をランダム化すると、タグ値を生成するための決定論的手法と比較して、敵対者が値をうまく推測する可能性を低くすることができる。一部の実施形態では、間接アドレスは、バージョン番号（または他の決定論的な値）を含み得、バージョン番号は、ランダム化されたタグ値の代わりに、またはそれに加えて、参照された割り当てデータの現在の所有権を時間内に決定する。例えばバージョン番号を生成するためのアルゴリズムが予測可能であるために、敵対者がメモリ領域の現在のタグ値またはバージョン番号を推測することができる場合であっても、敵対者は、後にポインタのその部分を解読するために使用されるキーにアクセスできないために、ポインタの対応する暗号化部分を正しく生成することができない場合がある。
本開示の一部の実施形態は、種々の暗号コンピューティング動作のための命令および処理論理を含む。図９は、本開示の実施形態による、種々の暗号コンピューティング動作のための命令および論理のためのシステム９００のブロック図である。
暗号コンピューティング（ＣＣ）中央処理装置（ＣＰＵ）は、コードを暗号化／解読し、メモリキャッシュとの間で転送されるデータを暗号化／解読し、ポインタを符号化／復号し、コードおよびデータの完全性を認証するための複数の暗号化エンジンを有し得る。これらのエンジンは、ユーザアプリケーションおよび一部の場合ではオペレーティングシステム（ＯＳ）などのトラステッドコンピューティングベース（ＴＣＢ）の外部への公開を防止するためにセキュアに記憶される必要がある暗号キーおよび／またはトウィークを必要とする場合がある。例えば、暗号キーおよび／またはトウィークは、内部ハードウェアレジスタに記憶されてもよい。１または複数の実施形態では、これらのキーは、テナント間のデータ漏洩を回避するために、同じハードウェア上で実行される各アプリケーションテナント（例えば、アプリケーション）に対して一意であるべきである。ハードウェアは、どのテナントが実行されているかに基づいて正しいキーでプログラムされる。各並列ハードウェアユニット（例えば、コア）は、それ自体のキーレジスタのセットを有することができる。
システム９００は、１または複数のコアを有するプロセッサ、ＳｏＣ、集積回路、または他のメカニズムを含み得る。例えば、システム９００は、コア９０４を有するプロセッサ９０１を含んでもよい。図９ではコア９０４が一例として示され説明されているが、プロセッサ９０１内の複数のコアを含む任意の好適なメカニズムが使用されてもよい。コア９０４は、暗号コンピューティング動作を実行するための任意の好適なメカニズムを含むことができ、これには、１２８ビットポインタキー、データキー、およびコードキーをプログラムすること、プロセス間でキーを切り替えること、ルーティング可能なポインタを作成すること、ポインタを圧縮／解凍すること、オブジェクトのポインタ所有権を転送すること、ならびに１つのアドレスから異なるアドレスにデータをメモリ移動／反転することを伴うものが含まれる。一実施形態では、かかるメカニズムは、ハードウェアで実装され得る。コア９０４は、図１～８で説明された要素によって完全にまたは部分的に実装され得る。
コア９０４上で実行される命令は、命令ストリーム９０２内に含まれ得る。命令ストリーム９０２は、例えば、コンパイラ、ジャストインタイムインタープリタ、または他の好適なメカニズム（システム９００に含まれる場合も含まれない場合もある）によって生成されてもよく、または命令ストリーム９０２をもたらすコードのドラフタによって指定されてもよい。例えば、コンパイラは、アプリケーションコードを取得し、命令ストリーム９０２の形態で実行可能コードを生成してもよい。命令は、命令ストリーム９０２からコア９０４によって受信され得る。命令ストリーム９０２は、任意の好適な方法でコア９０４にロードされ得る。例えば、コア９０４によって実行される命令は、ストレージから、他のマシンから、またはメインメモリ９３０などの他のメモリからロードされてもよい。命令は、ＲＡＭなどの常駐メモリに到着し、そこで利用可能であってもよく、命令は、コア９０４によって実行されるようにストレージからフェッチされる。命令は、例えば、プリフェッチャまたはフェッチユニット（命令フェッチユニット９０８など）によって常駐メモリからフェッチされ得る。
一実施形態では、命令ストリーム９０２は、それぞれの命令定義に基づく特定のフォーマット９３２を有する命令セットアーキテクチャ（ＩＳＡ）からの命令を含み得る。概して、ネイティブ命令は、ＣＰＵによって直接実行され、オペコードおよび１つ～３つのオペランドを含む。例示的な命令フォーマット９３２は、第１のオペコード－Ａおよび１つのオペランドを有する第１の命令フォーマットと、第２のオペコード－Ｂおよび２つのオペランドを有する第２の命令フォーマットと、第３のオペコード－Ｃおよび３つのオペランドを有する第３の命令とを含み得る。オペコードは、どの動作が実行されるかをＣＰＵに知らせる情報を含む。オペランドは、実行される動作においてどのデータが処理されるべきかをＣＰＵに知らせる。オペランドの種類には、即値、レジスタ、およびメモリが含まれ得る。即値オペランドは、命令によって使用される定数値である。レジスタオペランドは、アクセスされるレジスタの名前／識別子であり得る。レジスタは、アクセスされるデータ、またはアクセスされるデータが記憶されているメモリ位置へのポインタを含み得る。メモリオペランドは、データを含むメモリ内の位置への参照、またはアクセスされるデータが記憶されるメモリ位置へのポインタであり得る。
本明細書で開示される１または複数の実施形態は、暗号コンピューティング動作を実行する命令を含む。例えば、命令ストリーム９０２は、セキュアなライブラリ呼び出しを可能にし、複数のプロセスによってセキュアに共有され得るメモリ内のライブラリコードの単一インスタンスに戻るための「ＫＣＡＬＬ」命令および「ＫＲＥＴ」命令を含み得る。ライブラリコードのための暗号化プロセスキー（またはコードキー）は、実行のためにライブラリコード内の命令を解読するために使用されるように、呼び出しプログラムから命令キャッシュ（例えば、３３４、４７１、４８１、６８２）にオペランドとして渡され得る。実装され得る他の命令は、暗号化されたコードイメージの実行を要求するための「ＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅ」命令、コードキーが有効であることを検証するための「ＶｅｒｉｆｙＨａｓｈ」命令、および割り込みをプロセスからプロセッサに直接送信するための「ＳｅｎｄＵＩＰＩ」命令を含むが、必ずしもそれらに限定されない。これらの命令の各々に関して実行される種々のオペランドおよび特定の演算は、本明細書でさらに定義され、説明される。
コア９０４は、フロントエンド９０６を含み得、フロントエンド９０６は、命令フェッチパイプラインステージ（命令フェッチユニット９０８など）および復号パイプラインステージ（復号ユニット９１０など）を含み得る。フロントエンド９０６は、復号ユニット９１０を用いて命令ストリーム９０２から命令を受信してそれを復号し得る。復号された命令は、パイプラインの割り当てステージ（アロケータ９１４など）によって実行のためにディスパッチされ、割り当てられ、スケジュールされ、実行のために実行ユニット９１６に割り当てられ得る。
実行ユニット９１６は、暗号コンピューティング命令拡張が実行されることを可能にするために任意の好適な方法で、暗号コンピューティングエンジンおよび／またはマイクロコード９１７を用いて構成され得る。１つの非限定的な例では、コア９０４は、暗号コンピューティングプリミティブ（例えば、暗号符号化されたポインタの符号化／復号、暗号符号化されたポインタの暗号化／解読など）のための一部の専用実行ユニットを含み得るが、一部の実行ユニットは、全体的な暗号コンピューティング命令フローを達成するためのマイクロコードを含む。
コア９０４によって実行される１または複数の特定の暗号コンピューティング命令は、コア９０４による実行のために定義されたライブラリに含まれ得る。別の実施形態では、特定の暗号コンピューティング命令が、コア９０４の特定の部分によってターゲットにされ得る。例えば、コア９０４は、暗黙的に、または復号（例えば、復号ユニット９１０を介して）および前述の命令のうちの１つの実行もしくは試行された実行を通して、これらの拡張暗号コンピューティング動作のうちの１つが実行されるべきであることを認識してもよい。一部の実装形態およびシナリオでは、拡張暗号コンピューティング命令（または命令の特定の動作（複数可））は、命令（または命令の特定の動作（複数可））の実行のために実行ユニット９１６のうちの特定の１つに向けられてもよい。例えば、命令（または命令の特定の動作）は、特定の暗号プリミティブを実行する専用実行ユニットに向けられてもよい。
暗号コンピューティング命令を実行する実行ユニット９１６は、任意の好適な方法で実装することができる。一実施形態では、実行ユニット９１６は、１または複数の暗号コンピューティング動作を実行するのに必要な情報を記憶するために、レジスタ、補助プロセッサメモリ９２６、および他のメモリ要素を含んでもよく、またはそれらに通信可能に結合されてもよい。一実施形態では、実行ユニット９１６は、暗号コンピューティング動作を実行する回路を含み得る。
概して、暗号コンピューティング命令の実行中、典型的にはメモリに記憶されるデータへの、または追加の命令（メインメモリ９３０に常駐するデータまたは命令を含む）へのアクセスは、メモリサブシステム９２０を通して行われ得る。さらに、実行の結果をメモリサブシステム９２０に記憶し、その後、メインメモリ９３０または他の何らかのより長いストレージメモリに移動することができる。メモリサブシステム９２０は、例えば、メモリ、ＲＡＭ、またはキャッシュ階層を含んでもよく、キャッシュ階層は、１または複数のレベル１（Ｌ１）キャッシュまたはレベル２（Ｌ２）キャッシュなどのキャッシュ９２４を含んでもよく、そのうちの一部は、複数のコア９０４またはプロセッサ９０１によって共有されてもよい。
暗号コンピューティング命令の実行はまた、暗号符号化されたポインタと、例えば、秘密キー、トウィーク、コンテキスト情報、および／または認証を必要とする情報のための認証情報などの暗号コンピューティング機能に関連する他の情報とを含み得る。暗号符号化されたポインタは、通常、レジスタ９２２に記憶される。レジスタ９２２は、コア９０４に含まれてもよく、暗号コンピューティングに関連する他の情報を記憶するために使用されてもよい。１または複数の実施形態では、コアごとの専用レジスタ９２３が、暗号動作のための秘密キーおよび／またはトウィークを記憶するためにプロビジョニングされ得る。プロセッサ９０１はまた、暗号コンピューティングに関連する情報の記憶専用であり得る、コンテンツアドレス指定可能メモリ（ＣＡＭ）などの補助プロセッサメモリ９２６を含み得る。例えば、専用の補助プロセッサメモリ９２６は、ソフトウェアによってアクセス可能でない専用キャッシュであってもよい。したがって、キー、トウィーク、コンテキスト情報、認証情報、および／または一部の場合では暗号符号化されたポインタなどの情報は、専用の補助プロセッサメモリ９２６に記憶され得る。他の実施形態では、暗号符号化されたポインタ、データ、および／またはコード（および潜在的に暗号コンピューティングに関連する他の情報）をセキュアにするために使用されるキーは、ファームウェアなどの別のメモリ位置、メインメモリ９３０もしくは別の記憶デバイスのセキュアな部分、または本明細書で説明される機能を実行するのに適した任意の他の形態のセキュアメモリに記憶され得る。
実行ユニット９１６による実行後、命令は、リタイアメントユニット９１８内の書き戻しステージまたはリタイアメントステージによってリタイアすることができる。かかる実行パイプライン化の種々の部分は、１または複数のコアによって実行され得る。
図１０は、説明のために、エッジコンピューティング環境の間で展開された分散コンピューティングの層のさらなる抽象化された概要を提供する。より一般的なレベルでは、エッジコンピューティングシステムは、クライアントおよび分散コンピューティングデバイスからの協調を提供する、エッジクラウド内で動作する任意の数の展開を包含するように説明され得る。
図１０は、ネットワークの層全体に分散され、１または複数のクライアント計算ノード１００２、１または複数のエッジゲートウェイノード１０１２、１または複数のエッジアグリゲーションノード１０２２、１または複数のコアデータセンタ１０３２、およびグローバルネットワーククラウド１０４２の間に分散された、マルチステークホルダエンティティにエッジサービスおよびアプリケーションを提供するためのエッジコンピューティングシステムを概して示している。エッジコンピューティングシステムの実装形態は、電気通信サービスプロバイダ（「ｔｅｌｃｏ」または「ＴＳＰ」）、モノのインターネットサービスプロバイダ、クラウドサービスプロバイダ（ＣＳＰ）、企業エンティティ、または任意の他の数のエンティティにおいて、またはそれらの代わりに提供され得る。
エッジコンピューティングシステムの各ノードまたはデバイスは、層１０１０、１０２０、１０３０、１０４０、１０５０に対応する特定の層に位置する。例えば、クライアント計算ノード１００２はそれぞれエンドポイント層１０１０に位置し、エッジゲートウェイノード１０１２の各々は、エッジコンピューティングシステムのエッジデバイス層１０２０（ローカルレベル）に位置する。加えて、エッジアグリゲーションノード１０２２（および／または、フォグネットワーキング構成１０２６とともに、またはフォグネットワーキング構成１０２６の中で配置または動作される場合、フォグデバイス１０２４）の各々は、ネットワークアクセス層１０３０（中間レベル）に位置する。フォグコンピューティング（または「フォギング」）は、概して、典型的には協調分散ネットワークまたはマルチノードネットワークにおける、企業のネットワークのエッジへのクラウドコンピューティングの拡張を指す。一部の形態のフォグコンピューティングは、クラウドコンピューティング位置の代わりに、エンドデバイスとクラウドコンピューティングデータセンタとの間の計算、記憶、およびネットワーキングサービスの展開を提供する。フォグコンピューティングのかかる形態は、本明細書で説明されるようなエッジコンピューティングと一致する動作を提供し、本明細書で説明されるエッジコンピューティング態様の多くは、フォグネットワーク、フォギング、およびフォグ構成に適用可能である。さらに、本明細書で説明するエッジコンピューティングシステムの態様は、フォグとして構成されてもよく、またはフォグの態様は、エッジコンピューティングアーキテクチャに統合されてもよい。
コアデータセンタ１０３２は、コアネットワーク層１０４０（例えば、地域的または地理的な中心レベル）に位置し、グローバルネットワーククラウド１０４２は、クラウドデータセンタ層１０５０（例えば、全国的またはグローバル層）に位置する。図１０の文脈における「コア」の使用は、複数のエッジノードまたは構成要素によってアクセス可能である、ネットワーク内のより深い集中ネットワーク位置のための用語として提供されるが、「コア」は、必ずしも、ネットワークの「中心」または最も深い位置を指定するものではない。したがって、コアデータセンタ１０３２は、エッジクラウド内に、エッジクラウドに、またはエッジクラウドの近くに位置し得る。
例示的な数のクライアント計算ノード１００２、エッジゲートウェイノード１０１２、エッジアグリゲーションノード１０２２、コアデータセンタ１０３２、グローバルネットワーククラウド１０４２が図１０に示されているが、エッジコンピューティングシステムは、各層においてより多くのまたはより少ないデバイスまたはシステムを含み得ることを理解されたい。加えて、図１０に示されるように、各層１０１０、１０２０、１０３０、１０４０、１０５０の構成要素の数は、概して、各下位レベルにおいて（すなわち、エンドポイントに近づくにつれて）増加する。したがって、１つのエッジゲートウェイノード１０１２は、複数のクライアント計算ノード１００２にサービスを提供することができ、１つのエッジアグリゲーションノード１０２２は、複数のエッジゲートウェイノード１０１２にサービスを提供することができる。
本明細書で提供される例と一致して、各クライアント計算ノード１００２は、データのプロデューサまたはコンシューマとして通信することが可能な任意の種類のエンドポイント構成要素、デバイス、アプライアンス、または「物」として具現化することができる。さらに、エッジコンピューティングシステム１０００で使用される「ノード」または「デバイス」というラベルは、かかるノードまたはデバイスがクライアントまたはエージェント／ミニオン／フォロワの役割で動作することを必ずしも意味しておらず、むしろ、エッジコンピューティングシステム１０００内のノードまたはデバイスのいずれも、エッジクラウドを容易にするまたは使用するための個別のまたは接続されたハードウェアまたはソフトウェア構成を含む個々のエンティティ、ノード、またはサブシステムを指す。
したがって、エッジクラウドは、それぞれ層１０２０、１０３０のエッジゲートウェイノード１０１２およびエッジアグリゲーションノード１０２２によって動作されるネットワーク構成要素および機能的特徴から形成される。エッジクラウドは、クライアント計算ノード１００２として図１０に示される無線アクセスネットワーク（ＲＡＮ）対応エンドポイントデバイス（例えば、モバイルコンピューティングデバイス、ＩｏＴデバイス、スマートデバイスなど）に近接して位置するエッジコンピューティングおよび／またはストレージリソースを提供する任意の種類のネットワークとして具現化され得る。換言すれば、エッジクラウドは、エンドポイントデバイスと、キャリアネットワーク（例えば、グローバル移動体通信システム（ＧＳＭ（登録商標））ネットワーク、ロングタームエボリューション（ＬＴＥ）ネットワーク、５Ｇネットワークなど）を含むサービスプロバイダコアネットワークへの入口ポイントとして機能する従来のモバイルネットワークアクセスポイントとを接続する一方で、記憶能力および／または計算能力も提供する「エッジ」として想定され得る。他のタイプおよび形態のネットワークアクセス（例えば、Ｗｉ－Ｆｉ、長距離ワイヤレスネットワーク）も、かかる３ＧＰＰ（登録商標）キャリアネットワークの代わりに、またはそれと組み合わせて利用され得る。
一部の例では、エッジクラウドは、特定の機能を実行するためにリソースおよびサービスを分散させるシステムレベルの水平アーキテクチャおよび分散アーキテクチャとして具現化され得るフォグネットワーキング構成１０２６（例えば、詳細には示されていないフォグデバイス１０２４のネットワーク）内への、またはそれにわたる入口ポイントの部分を形成するか、または別様で提供することができる。例えば、フォグデバイス１０２４の協調分散ネットワークは、ＩｏＴシステム構成の文脈において、コンピューティング、記憶、制御、またはネットワーキング態様を実行してもよい。他のネットワーク化され、集約され、分散された機能が、クラウドデータセンタ層１０５０とクライアントエンドポイント（例えば、クライアント計算ノード１００２）との間のエッジクラウドに存在してもよい。これらのうちの一部は、複数の利害関係者のために編成される仮想エッジおよび仮想サービスの使用を含む、ネットワーク機能またはサービス仮想化の文脈において、以下のセクションで説明される。
エッジゲートウェイノード１０１２およびエッジアグリゲーションノード１０２２は、協働して、種々のエッジサービスおよびセキュリティをクライアント計算ノード１００２に提供する。さらに、各クライアント計算ノード１００２は固定式または移動式であり得るので、各エッジゲートウェイノード１０１２は、対応するクライアント計算ノード１００２が領域の周りを移動する際に、現在提供されているエッジサービスおよびセキュリティを伝搬するために他のエッジゲートウェイデバイスと協働することができる。そうするために、エッジゲートウェイノード１０１２および／またはエッジアグリゲーションノード１０２２の各々は、複数のサービスプロバイダおよび複数のコンシューマからの（またはそれらのためにホストされた）サービスが単一または複数の計算デバイスにわたってサポートおよび協調され得る、複数のテナンシおよび複数のステークホルダ構成をサポートすることができる。
ノード１００２、１０１２、１０２２、または１０３２のいずれかは、例えば、図４のシステム４００に対して示されるものと同様のアーキテクチャを含んでもよく、または図４のプロセッサ４７０または４８０のいずれかと同様のプロセッサを含んでもよい。
図１１は、コンテナＡ １１２０ＡおよびコンテナＢ １１２０Ｂをサポートする単一のアドレス空間１１１０を含む例示的なマルチテナントソフトウェアアーキテクチャ１１００を示す簡略ブロック図である。隔離は、暗号符号化されたポインタを使用してコンテナ間で実施される。アドレス空間１１１０は、コンテナ１１２０Ａとコンテナ１１２０Ｂとの間のエミュレートされたプロセス間通信１１３２を容易にするトラステッドコンテナランタイム１１３０を含み得る。説明を簡単かつ容易にするために、図１１には２つのコンテナのみが示されている。しかしながら、本明細書で説明する概念は、多くのコンテナを有するスケーリングされた実装形態に適用され得ることに留意されたい。
符号化ポインタは、例えば、線形アドレスの暗号化された部分を含まないが、区別するための他のコンテキスト情報を含む、暗号符号化されたポインタおよび潜在的に他の符号化ポインタに関連する、本明細書で以前に示され、説明された概念を使用して、マルチテナントソフトウェアアーキテクチャ（例えば、１１００）において暗号隔離をインスタンス化するように実装することができる。第１に、コンテナは、生ポインタを入力としてポインタを生成することが許可されない。なぜなら、生ポインタは、コンテナが不正メモリにアクセスすることを可能にする可能性があるからである。通常、マルチテナント環境では、コンテナは、他のコンテナによって、またはトラステッドランタイムによって信頼されていない。各コンテナがアドレス空間のいずれかの部分にアクセスできる場合、悪意のあるコンテナが別のコンテナのデータまたはコードにアクセスし、別のコンテナのデータまたはコードを破損する可能性がある。したがって、単一アドレス空間の任意の部分への暗号化ポインタを生成する能力は制限される。加えて、コンテナは、コンテナがアクセスすることを許可されている既存のポインタによって既に供給されている許可を最大で提供するポインタを生成するための特別な命令を実行することを許可され得る。例えば、コンテナは、メモリ内の同じオブジェクト位置に対してより大きなサイズのポインタが与えられた場合に、より小さなサイズの符号化ポインタを生成するためのプロセッサ命令を使用して、既に割り振られたオブジェクトのサブセットであるオブジェクトのサイズを縮小することができる。
各コンテナは、その監督者（例えば、オペレーティングシステムまたはトラステッドランタイム）によってそのコンテナへの入力として提供されるポインタによってカバーされるメモリ領域のみに制限され得る。
１または複数の実施形態では、トラステッドランタイム１１３０は、コンテナによって信頼されるソフトウェアを含む。このソフトウェアは特権を与えられてもよいが、必ずしも特権を与えられる必要はない。トラステッドソフトウェアとともに、トラステッドランタイム１１３０は、実行されると、コンテナコードをメモリにロードすること、コンテナをスケジュールすること、ならびに各コンテナがアクセスを許可されたメモリに正確にアクセスすることを各コンテナに認可するようにプロセッサメモリアクセス制御機能を構成することを担当するファームウェア、セキュアソフトウェアモードおよび／またはハードウェアを任意の好適な組み合わせを含むこともできる。それはまた、コンテナに対するプライベートまたは共有メモリの領域の割り当てまたは割り当て解除、コンテナ間のメッセージの送信、コンテナの終了、および第１のコンテナへのアクセスを認可された１または複数の他のコンテナへの第１のコンテナの暗号キーの提供などのサービスを提供することができる。
マルチテナント環境では、トラステッドランタイム１１３０は、各コンテナをそれ自体の認可されたメモリ領域に制限する。トラステッドランタイム１１３０は、特定のコンテナがアクセスを認可されているが、他のコンテナはアクセスを認可されていない１または複数の「プライベート」メモリ領域を参照する１または複数のポインタを生成することができる。認可されたメモリ領域へのポインタは、適切な命令を使用して、生ポインタを用いてトラステッドランタイム１１３０によって生成することができる。さらに、トラステッドランタイムは、ロードされているときにコンテナコードを暗号化し、コンテナコードへのポインタを生成する。トラステッドランタイム１１３０によって生成されたポインタは、コンテナコードが開始されるときに、または実行中に、例えば、メッセージが別のコンテナから受信されるときに、コンテナコードに提供され得る。１つの例示的な説明では、トラステッドランタイム１１３０がコンテナＡ １１２０Ａを開始するとき、トラステッドランタイム１１３０は、コンテナＡ １１２０Ａがアクセスすることを認可されている特定のメモリ領域をカバーする暗号符号化されたポインタを生成し、次いで、その実行中に使用されるコンテナＡ １１２０Ａに暗号的ポインタを提供する。認可されたメモリ領域は、それ自体のポインタを含み得るメモリ領域内のサブ領域を含み得ることに留意されたい。加えて、トラステッドランタイム１１３０は、単一アドレス空間内の全てのコンテナがアクセスすることを許可されるか、または単一アドレス空間内のコンテナのサブセットがアクセスすることを許可される１または複数の「共有」メモリ領域を参照する１または複数のポインタを生成することもできる。
通常、秘密暗号キーは、一部の暗号符号化されたポインタ（例えば、拡張ベースアドレス（ＥＢＡ）ポインタ）のベースアドレススライス、または他の暗号符号化されたフォーマットを使用するポインタ内の他のアドレススライスを暗号化し、ポインタによって参照されるデータまたはコードを暗号化するために使用される。マルチテナント環境では、キーはコンテナ（本明細書では「テナント」とも称される）間で切り替えられてもよく、その結果、各コンテナは、そのポインタのための暗号化ベースアドレススライス（および他の暗号符号化フォーマットを使用するポインタ内のアドレススライス）を生成するために、かつポインタによって参照されるデータまたはコードを暗号化するために、他のコンテナとは異なるキーを使用する。切り替えキーにより、トランスレーションルックアサイドバッファ（ＴＬＢ）追い出し、キャッシュ追い出し、または従来のページテーブル切り替えにおけるように追加のオーバーヘッドを課す他のアクションを必要とすることなく、隔離を強化することができる。実施形態はまた、コンテナ１１２２間でメモリアクセスを切り替えることを可能にし、１つのコンテナは、別のコンテナが第２のコンテナのコードおよびデータにアクセスし得るように制御を転送する。第１のコンテナ（例えば、コンテナＡ １１２０Ａ）は、アクセスされているコンテナのデータおよびコードに正常にアクセスするために、アクセスされているコンテナ（例えば、コンテナＢ １１２０Ｂ）のキーを使用のためにアクティブ化させることができる。
１１００などのマルチテナントソフトウェアアーキテクチャをホストするために、種々の計算ストラテジが使用される。多くの場合、仮想システムは、別個の仮想マシンで実行されるコンテナコードを用いて実装され得る。これはコンテナコードの隔離を提供するが、仮想化されたマルチテナント環境に付随する大きな性能オーバーヘッドが存在する。同じホストオペレーティングシステム上でコンテナコードを実行することは、システム性能の利点を提供することができるが、コンテナコードの隔離およびセキュリティが依然として必要である。
暗号コンピューティングは、プロセスの構成要素を互いから保護し、コンテナコードを他のコンテナコードから隔離しながら、コンテナコードが同じホストオペレーティングシステム上で動作することを可能にし得る。しかしながら、トラステッドコンピューティングベースの一部であり得る特定の特権エンティティは、暗号符号化されたポインタに関連付けられた暗号化および解読において使用される秘密キー、ならびにそれらのポインタによって参照される対応するデータおよびコードへのアクセスを取得することができる。例えば、通常、オペレーティングシステムは、いつどのプロセスを切り替えるかを決定するために、マルチテナント環境で変更するプロセスを完全に制御する。プロセスを切り替えるために、ＭＯＶ ｃｒ３などの命令を使用して、特定のアーキテクチャに応じてページテーブル、ページディレクトリのベースへのポインタ、または適切なページマップレベル（例えば、４または５）で制御レジスタ３を満たすことによって、ページテーブルを切り替えることができる。プロセス変更が発生すると、秘密キーは、トラステッドランタイム（例えば、１１１０）および／またはワークロードの動作に参加する他の特権エンティティ（例えば、グラフィック処理ユニット（ＧＰＵ））に公開され得る。しかしながら、かかる特権エンティティは、攻撃に対して脆弱であり得、そのため、秘密キーがそれらのエンティティに公開された場合に、暗号コンピューティング保護を潜在的に損なう。秘密キーが、例えば、悪用された、または別様で欠陥のあるオペレーティングシステムに公開された場合、オペレーティングシステムは、特定のプロセスのコードまたはデータを操作するワークロードを潜在的に改竄する可能性がある。同様に、クラウドサービスプロバイダ、管理者、または機器への物理的アクセスを有する個人などのサードパーティプロバイダは、特権ソフトウェアを危険にさらすか、または外部ストレージもしくはメモリを改竄する可能性がある。そのため、マルチテナント環境のための暗号コンピューティングにおいて使用されるキーのためのセーフガードが必要である。
信頼できるオペレーティングシステム（または他の特権ソフトウェア）に依存する場合、アプリケーションおよびライブラリの署名検証において他の問題が生じる可能性がある。１つの一般的なシナリオでは、サーバ内のファイルシステムは、何らかのネットワーク（例えば、インターネット、ローカルネットワークなど）を介して、署名されたパッケージを受信して、そのサーバ上でホストされるアプリケーションおよび／またはライブラリをインストールおよび／または更新することができる。オペレーティングシステムは、ダウンロードされたパッケージ上の署名を検証するために、オペレーティングシステムアップデータを用いて構成することができる。しかし、ダウンロードされたアプリケーションおよびライブラリのバイナリイメージは、サーバ上でインストール／更新されると署名されない可能性がある。アプリケーションおよびライブラリは、名前に従ってルックアップされ得るが、名前は、特定のバイナリイメージに対して一意でない場合があり、偽造される可能性がある。例えば、あるバージョンのｇｌｉｂｃの多くの異なるコンパイルされた変形形態が、異なるベンダによって配布される可能性がある。したがって、選択されたバージョンが実際に予想されるソフトウェアの最新バージョンであるという何らかの検証メカニズムなしに適切なバージョンを選択するようにオペレーティングシステムを信頼することは、期限切れのバイナリまたは修正されたバイナリの実行、および結果として生じるデータ破損または妥協のリスクを冒すことになる。オペレーティングシステム、仮想マシンマネージャなどの特権ソフトウェアをシステムのトラステッドコンピューティングベースから排除することにより、かかる特権ソフトウェアが正しくないライブラリにアクセスすること、および／またはプロセスに関連付けられたコードもしくはデータを操作することを防止することができる。
本明細書に開示されるように、暗号サブプロセスオブジェクト粒度マルチテナントシステムにより、これらの問題を解決することができる。本明細書の実施形態は、コンテナアプリケーションのためのメモリ内データおよびコードの機密性および完全性を保護するために、セキュリティエンジン（例えば、６９２）を備えた暗号コンピューティングを提供する。埋め込みセキュリティ（例えば、６９２）エンジンおよびキー管理ハードウェア（例えば、６９４）は、コンテナごとのデータおよびコードキーを生成および管理することができ、特定のコンテナプロセスのコードキーおよびデータキーは一意である。１または複数の実施形態では、セキュリティエンジンおよびキー管理ハードウェアは、オペレーティングシステム（例えば、ゲストオペレーティングシステム、ホストオペレーティングシステム）または他の特権ソフトウェア（例えば、仮想マシンマネージャ、他の特権ファームウェアおよびソフトウェア）により見ることなくコンテナごとのデータおよびコードキーを生成するように協調する。その結果、特権ソフトウェアは、暗号符号化されたポインタの部分ならびにポインタによって参照されるデータおよびコードを暗号化／解読するための暗号コンピューティング計算において使用される非暗号化キーへの直接アクセスを防止することによって、トラステッドコンピューティングベースから排除される。加えて、セキュリティエンジンおよびキー管理ハードウェアは、これらの符号化ポインタおよびキーに基づいて、コンテナアプリケーションコードランタイム機密性、完全性、および証明を提供する。
図１２を参照すると、図１２は、一実施形態によるマルチテナント初期化プロセス１２００を示す簡略ブロック図である。マルチテナント初期化プロセス１２００は、ブートプロセス中にコンテナごとにそれぞれのプロセスキーを確立することを含む。プロセスキーは、コードキーおよびデータキーを含むことができ、コードキーは、各コンテナコードイメージ、ならびにそのコンテナコードイメージおよび対応するプロセスに関連付けられたデータごとに一意である。ライブラリコード１２１４に対して別個のライブラリキーを生成することができる。マルチテナントブートプロセス１２１０は、オペレーティングシステムのような特権ソフトウェアが実行される前に、コンピュータがブートまたは電源オンされたときに起動手順を実行するために使用されるシステム管理モード（ＳＭＭ）および／または基本入力／出力システム（ＢＩＯＳ）プログラムまたは他のファームウェアを含み得る。一例では、セキュリティエンジン（例えば、６９２）または他の好適なセキュアモード（例えば、Ｉｎｔｅｌ（登録商標）トラストドメイン拡張のセキュアアービトレーションモード（ＳＥＡＭ）など）またはセキュリティプロセッサ（例えば、Ｉｎｔｅｌ（登録商標）統合セキュリティ管理エンジン（ＣＳＭＥ）など）を使用して、プロセスキーを生成し、コンテナコード１２１６および関連データの暗号化にプロセスキーを使用し、プロセッサ／ハードウェアキーを使用して、マルチテナント環境で実行され得るコンテナコード１２１６およびライブラリコード１２１４に関連するプロセスキーを暗号化することができる。１または複数の例において、セキュリティエンジンは、トラステッドコードが独立して（例えば、オペレーティングシステムの干渉なしに）実行され得る安全な場所として構成され、署名キーはハードウェアによって保護される。オペレーティングシステムがブートすると、コンテナコード１２１６およびライブラリコード１２１４のためにメモリを割り当てることができる。コンテナコード１２１６は、テナントコード、顧客コード、コンシューマコード、またはコードが特権ソフトウェアを含む他のコードによる操作からセキュアであるマルチテナント環境で実行されるコードを表す任意の他の好適な用語と称されることもある。
一例では、プロセスキーは、特定のコードイメージに割り振ることができ、メモリ内のコードイメージを暗号化（および解読）するために使用され得るコードキーを含む。コードイメージは、任意の種類のコード（例えば、アプリケーション、プログラム、ライブラリ、または実行可能もしくは実行のためにコンパイル可能な他のコード）を含み得る。一部のシナリオでは、コードイメージは、コードのみを含むことができ、他のシナリオでは、コードイメージは、例えば、グローバル変数および／または定数などのコードおよびデータを含み得る。しかしながら、本明細書で使用されるように、「コードキー」は、概して、コンテナプロセスのアプリケーションまたはプログラムを暗号化および解読するために使用されるキーを指し、一方、「ライブラリキー」は、概して、ライブラリイメージを暗号化および解読するために使用されるキーを指す。プロセスキーはまた、特定のコードイメージに関連付けられたデータ（例えば、コンテナによって使用され、他のコンテナと共有されないデータ、またはコンテナによって生成されるデータ）に割り振られ得るデータキーを含み得る。複数のコンテナプロセスによって共有されるデータは、共有データキーによって暗号化され得る。コードキーおよびライブラリキーを使用して、コンテナコード１２１６およびライブラリコード１２１４をそれぞれ、それらの線形（または論理）アドレスをそれらの暗号化に対するトウィークとして使用して暗号化することができる。加えて、メモリ内のコンテナコード１２１６のハッシュおよびライブラリコード１２１４のハッシュを生成することができ、各ハッシュをそれぞれのコードキーで暗号化することができる。一部の例では、ハッシュはセキュリティエンジンによって署名され得る。コードイメージに割り振られたコードキーで暗号化イメージハッシュは、どの暗号化コードキーが、メモリ内で暗号化されたどのコードイメージに対応するかを示すことができ、したがって、特定のキーが有効である（すなわち、メモリ内のコードイメージを暗号化するために使用された）ことを保証する。概して、ハッシュは、入力値を変換し、固定長の出力値を異なるサイズで返すアルゴリズムである。ハッシュアルゴリズムは、キー（例えば、ＭＡＣまたはメッセージ認証コード）を使用してもしなくてもよい。本明細書で説明する実施形態では、任意の好適なハッシュアルゴリズムを使用することができる。使用され得るハッシュアルゴリズムの例には、セキュアハッシュアルゴリズム（例えば、ＳＨＡ１、ＳＨＡ２、ＳＨＡ３）またはメッセージダイジェスト５（ＭＤ５）が含まれるが、必ずしもそれらに限定されない。
実行されるコードが事前に知られている一部のシナリオでは、オペレーティングシステム（または他の特権ソフトウェア）が実行される前に、プロセスキー１２１２を確立して暗号化することができ、コンテナコードおよびライブラリコードを測定して暗号化することができ、これらは、将来の時点で実行するためにオペレーティングシステムによって後でロードすることができる。
オペレーティングシステムロードプロセス１２２０の一例では、オペレーティングシステムは、コンテナコード１２１６およびライブラリコード１２１４の暗号化イメージ、ならびに暗号化プロセスキーを受信することができる。オペレーティングシステムは、コンテナコード１２１６の暗号化されたコードイメージを第１のプロセス１２２６のためのメモリにロードし、ライブラリコード１２１４の暗号化されたコードイメージを第２のプロセス１２２２および第３のプロセス１２２４のためのメモリにロードすることができる。これにより、ページテーブルをセットアップすることによって線形－物理マッピングが作成される。認証プロセスを使用して、そのコード（例えば、１２１６）がロードされていることをテナントに証明することができる。他の実施形態は、セキュリティイメージによって暗号化されたコードイメージに注入された秘密キーを使用して、テナントの秘密の知識、および秘密を使用してのみ生成され得るメッセージを検証する能力（例えば、秘密値を使用してＭＡＣを生成することによって）を考慮して、予期されるコードが実行されていることをテナントに証明することができる。
オペレーティングシステム切り替えプロセス１２３０の一例では、オペレーティングシステムは、第１のプロセス１２２６から別のプロセスに切り替えることができる。これは、例えば、ＭＯＶ ｃｒ３命令によって達成することができる。少なくとも１つの実施形態では、マルチテナントブートプロセス１２１０において確立され、コンテナコード１２１６およびライブラリコード１２１４の暗号化されたコードイメージを生成するために使用された暗号化プロセスキーを介してプロセスキーを設定するために、新しい命令を提供することができる。プロセスキーは、ハードウェアには知られているがオペレーティングシステムには知られていない秘密で暗号化されているので、新しい命令により、オペレーティングシステムは、プロセスキーを見ることなくプロセスキーを設定することが可能となる。他の実施形態は、導出キーを同様に使用することができ、ここで、プロセスキーは導出キーである。オペレーティングシステムは依然としてプラットフォームを制御することができるが、コードイメージが別のエンティティ（例えば、セキュリティエンジン６９２）によって暗号化されているためにプロセス内で実行されているコードを見ることができない場合、信頼チェーンを作成することができる。
コードイメージの暗号化は、線形（または論理）アドレスマッピング（例えば、物理アドレスではなく）に基づいて実行されるため、線形アドレスへのバインディングは、オペレーティングシステムが物理ページを追跡すること、またはページングのための任意の追加のハードウェアサポートを提供することを必要としない。したがって、オペレーティングシステムは、ページング動作の全てを依然として制御することができる（例えば、物理メモリをディスクまたは他の形態のストレージにページングして戻す、物理メモリをメインメモリにページングするなど）。
図１３は、一実施形態によるマルチテナントランタイムプロセス１３００を示す簡略ブロック図である。マルチテナントランタイムプロセス１３００は、ランタイム中にコードイメージのためのそれぞれのプロセスキーを確立することを含み、プロセスキーは、各コードイメージおよび対応するプロセスに対して一意である。マルチテナントランタイムプロセス１３１０中に、オペレーティングシステムは、セキュリティエンジン（例えば、ＳＥＡＭ、セキュアモード、セキュリティエンジン、セキュアモードなど）を呼び出して、新しいプロセスキー１３１２を、プロセッサハードウェアおよびセキュリティエンジンのみに知られているキーで暗号化することによってロックすることができる。新しいプロセスキー１３１２は、第１のコンテナコード１３１６のための第１のキーと、他のコンテナコード１３１４のための他のキーとを含み得る。加えて、コード暗号化キーは、各コンテナのデータ暗号化キーと異なり得る。一例では、新しいプロセスキー１３１２は、プロセッサ（例えば、６０２）およびセキュリティエンジンのみが利用可能なプロセッサまたはハードウェアキーを使用して暗号化することができる。したがって、暗号化キーは、オペレーティングシステムによって直接解読することはできないが、その代わりに、例えばセキュリティエンジンによって、または新しいプロセッサ命令によって呼び出されたときに、プロセッサハードウェアによって解読することができる。
セキュリティエンジンは、第１のコンテナコード１３１６および他のコンテナコード１３１４の平文をロードすることができる。少なくとも１つの実施形態では、コンテナコード（本明細書では「コードイメージ」とも称される）の各インスタンスは、コードイメージの証明を可能にするように固定することができる。例えば、秘密キーをコードイメージに注入して、この方法を受けたことを証明することができる。加えて、暗黙的な完全性は、コードイメージ内に無操作（「ＮＯＰ」）命令を周期的に挿入してコードセクションが実行中に修正されていないことを検証することと、解読されたイメージ、またはＭＡＣ、別個のＭＡＣテーブル、または他の完全性メカニズムにＮＯＰが依然として存在することを検証することと、によって実装できる。第１のコンテナコード１３１６および他のコンテナコード１３１４のフィックスアップされたコードイメージは、それらのそれぞれのプロセスキーおよびそれぞれの重複しない線形アドレス（すなわち、位置）またはリベース可能な論理アドレスを暗号化におけるトウィークとして使用して（例えば、ＸＴＳなどのトウィーク可能暗号モードを使用して）暗号化することができる。少なくとも一部の実施形態では、実行許可を示すメタデータをトウィークとして使用することもできる。加えて、各コードイメージは、プロセスキー１３１２のうちのそのそれぞれのプロセスキーを用いてハッシュされ、プロセスキーを用いて署名または暗号化され、オペレーティングシステムに返され得る。
オペレーティングシステムロードプロセス１３２０の一例では、オペレーティングシステムは、第１のコンテナコード１３１６および他のコンテナコード１３１４の暗号化されたコードイメージ、ならびに暗号化プロセスキーをセキュリティエンジンから受信することができる。オペレーティングシステムは、第１のコンテナコード１３１６の暗号化されたコードイメージを第１のプロセス１３２６としてメモリにロードすることができ（またはセキュリティエンジンは、暗号化されたコードイメージをメモリに既にロードしてもよい）、他のコンテナコード１３１４の暗号化されたコードイメージを第２のプロセス１３２２および第３のプロセス１３２４としてメモリにロードすることができる。ＯＳは、ページテーブルをセットアップすることによって線形－物理マッピングを作成する。プロセスは、プロセスキー（例えば、それぞれのライブラリイメージに対応するライブラリキー）を使用して、実行可能コードを拡張し（例えば、ライブラリをロードし）、初期状態を設定することができる。テナントのコード（例えば、１３１４、１２１６）がロードされていることをテナントに証明するために、認証プロセスを使用することができる。コードイメージまたは他の秘密に注入された証明キーを使用して、リモートパーティを証明することができる。
オペレーティングシステム切り替えプロセス１３３０の一例では、オペレーティングシステムは、第１のプロセス１３２６から第２のプロセス１３２２などの別のプロセスに切り替えることができる。これは、例えば、ＭＯＶ ｃｒ３命令によって達成することができる。少なくとも１つの実施形態では、オペレーティングシステムは、汎用レジスタ（ＧＰＲ）、制御レジスタ、またはＭＳＲであり得るプロセスキーレジスタへの新しい暗号化キー設定命令を介して、第２のプロセス１３２２のためのプロセスキー（例えば、コードキーおよびデータキー）を設定することができる。このキーは、プロセッサキーを使用して暗号化することができる。プロセッサは、暗号化プロセスキーを解読して、第２のプロセス１３２２のコードキーおよびデータキーを取得することができる。コードキーおよびデータキーは、メモリからロードして実行する際に、第２のプロセス１３２２のコードおよびデータをそれぞれ解読するために使用することができる。プロセス１３２２は、既知のコード経路からプロセス制御エントリを常に提供するために、ユーザ割り込みエントリポイントを使用して入ることができる。
図１４は、一実施形態によるマルチテナントランタイムプロセス１４００を示す簡略ブロック図である。マルチテナントランタイムプロセス１４００は、共有ライブラリ呼び出しサブプロセスを示しており、コンテナコードおよび共有ライブラリのためのそれぞれのプロセスキーを使用することを含む。マルチテナントランタイムプロセス１４１０において、オペレーティングシステムは、セキュリティエンジン（例えば、ＳＥＡＭ、セキュアモード、セキュリティエンジン、セキュアモードなど）を呼び出して、暗号化によって新しいプロセスキー１４１２をロックすることができる。新しいプロセスキー１４１２は、コンテナコード１４１６のための第１のコードキーと、共有ライブラリ１４１４のための他のコードキー（本明細書ではライブラリキーとも称される）とを含み得る。一例では、新しいプロセスキー１４１２は、プロセッサ（例えば、６０２）およびセキュリティエンジンのみが利用可能なプロセッサキーを使用して暗号化することができる。したがって、暗号化キーは、オペレーティングシステムによって直接解読することはできないが、その代わりに、例えばセキュリティエンジンによって呼び出されたときにプロセッサによって解読することができる。
セキュリティエンジンは、コンテナコード１４１６および共有ライブラリ１４１４の平文をロードすることができる。マルチテナントランタイムプロセス１４１０の一実施形態では、セキュリティエンジン（例えば、６９２）は、複数のプロセス間で共有される異なる線形領域において、重複しない共有ライブラリを作成することができる。各コードイメージ（例えば、コンテナコードおよび各共有ライブラリコード）は、コードイメージの証明を可能にするために固定され得る。例えば、秘密キーをコードイメージに注入することができる。加えて、コードセクションが実行中に修正されていないことを検証するために、コードイメージに無操作（「ＮＯＰ」）命令を周期的に挿入することによって、暗黙的な完全性を実装することができ、またはイメージのＭＡＣテーブルを構築することができる。コンテナコード１４１６のフィックスアップされたコードイメージおよび共有ライブラリ１４１４のフィックスアップされたイメージは、暗号化におけるトウィークとして、それらのそれぞれのプロセスキーおよびそれぞれの重複しない線形アドレス（すなわち、位置）または論理アドレスを使用して暗号化することができる。少なくとも一部の実施形態では、実行許可を示すメタデータをトウィークとして使用することもできる。加えて、各コードイメージは、そのそれぞれのプロセスキー１４１２を用いてハッシュされ得、各ハッシュは、プロセスキーを用いて署名または暗号化され、オペレーティングシステムに返され得る。
オペレーティングシステムロードプロセス１４２０の一例において、オペレーティングシステムは、それぞれがそれぞれのプロセスキーで暗号化されたコンテナコード１４１６および共有ライブラリ１４１４の暗号化コードイメージを受信することができる。オペレーティングシステムはまた、セキュリティエンジンから、各共有ライブラリイメージの線形アドレスまたは論理アドレスおよび暗号化プロセスキーを受信することができ、初期状態を設定することができる。暗号化ライブラリイメージは、それらの重複しない線形またはリベース可能な論理アドレス範囲でメモリにロードされ得る。オペレーティングシステムは、第１のプロセス１４２６として、コンテナコード１４１６の暗号化されたコードイメージをメモリにロードすることもできる。次いで、ＯＳは、プロセスの線形アドレス空間内に適切な共有ライブラリ物理メモリ位置を含むようにページテーブルを設定することによって、線形－物理マッピングを作成することができる。
この例では、第１のプロセス１４２６は、共有ライブラリのうちの１つであるライブラリコード１４３２を第２のプロセス１４２４と共有している。例えば、ライブラリコード１４３２は、コンテナコード１４１６および一部の他の信頼されていないエンティティによって必要とされるライブラリであり得るが、物理メモリ内のそのライブラリの複数のコピーは望ましくない（例えば、ｇｌｉｂｃ）。このシナリオでは、共有ライブラリコード１４３２を一意のプロセスキー（例えば、ライブラリキー）で暗号化し、共有ライブラリコード１４３２をラインごとに（ブロックごとに）そのそれぞれの線形アドレスに（暗号化に対するトウィークとして）暗号的にバインディングすることにより、ライブラリコードを暗号化し、複数のプロセスによって共有することが可能になる。このシナリオでは、ライブラリコードは、ライブラリコードにアクセスするコンテナコード（または別のプロセスのコード）とは異なるプロセスキーに関連付けられ、ライブラリコードを解読するためのキースイッチを必要とする。
ライブラリ呼び出しおよび戻り命令１４３０などの新しい命令は、コンテナコード１４１６が起動されると、コンテナコード１４１６によって実行することができる。これらの命令はまた、ライブラリコード１４３２のための暗号化ライブラリキーを使用し得る。一例では、コンテナコード１４１６は、ＯＳを介してライブラリコード１４３２をロードし、ライブラリに関する署名されたメッセージ認証コード（ＭＡＣ）または暗号化されたハッシュおよび暗号化キーを取得し、ＭＡＣまたは暗号化されたハッシュおよび暗号化キーがライブラリコード１４３２に対応することを検証することができる。コンテナコード１４１６は、次いで、ライブラリの暗号化キーを使用して、ライブラリ呼び出し（例えば、ＫＣＡＬＬ）命令を実行することができる。したがって、ライブラリの暗号化キーは、プロセッサ（例えば、３９０、４７０、４８０、６０２）の命令キャッシュ（例えば、３３４、４７１、４８２、６８２）のためのライブラリ呼び出し命令上の命令キャッシュキーとして設定される。プロセッサは、暗号化キーを解読し、解読されたキーを使用して命令キャッシュ内の命令の解読を開始することができる。ライブラリコード１４３２が実行を終了すると、ライブラリ戻り命令（例えば、ＫＲＥＴ）は、命令キャッシュのための命令キャッシュキーを、呼び出し元の（例えば、コンテナコード１４１６）コードキーにリセットすることができる。しかし、ライブラリコードは呼び出し元のデータキー（プロセスキー）を使用することができるので、データはプロセスに関連付けられた異なるキーを使用することができる。すなわち、ライブラリコードは、第１のプロセス１４２６によって呼び出されたときにコンテナコード１４３６に関連付けられたデータキーを使用する。しかしながら、ライブラリコードが第２のプロセス１４２４によって呼び出されると、異なるデータキーがデータキャッシュにプログラムされ、ライブラリコードはその新しいデータキーを使用する。ライブラリが任意の書き込み可能なデータセクション（例えば、グローバル変数などの修正され得るデータセクション）を有する場合、これらの書き込み可能なデータセクションは、ライブラリを呼び出しているプロセスのためにプロセスメモリにコピーされ得る。したがって、修正可能なライブラリデータは、適切な（プロセスごとの）データキーを使用して暗号化および解読することができる。
異なるテナントコードまたは異なる顧客コードを有する他のプロセスが、同じ種類の呼び出し（例えば、ＫＣＡＬＬおよびＫＲＥＴ）を使用して、同じ暗号化キーを有する同じライブラリコード１４３２を実行している可能性があることに留意されたい。したがって、暗号化され、物理メモリに記憶されたライブラリを、必ずしも互いに信頼しないプロセス、および信頼できない可能性があるオペレーティングシステムにわたって共有することができる。この技術は、異なる構成要素間の安全なコールおよび戻りフローシーケンスを可能にし、ライブラリコードの１つのコピーのみがメモリにおいて必要とされる。全てのプロセスは、同じ線形アドレスまたは論理アドレスにマッピングされた同じ物理メモリを共有することができる。
図１５を参照すると、一実施形態による、暗号コンピューティングベースのコンテナセキュリティのための例示的なマルチテナントシステム１５００のブロック図が示されている。マルチテナントシステム１５００は、検証済みプラットフォーム（例えば、１５４０）上で暗号化されたコードイメージを有するコンテナを起動し、メモリ内のコードおよびデータを保護し、コンテナプロセス（例えば、第１のコンテナプロセス１５４０Ａおよび第２のコンテナプロセス１５５０）間の非同期イベントおよび通信を安全に処理するように構成される。例示的なマルチテナントシステム１５００は、イメージレジストリ１５６０およびマルチテナントプラットフォーム１５１０を含み得る。一例では、イメージレジストリ１５６０は、クラウドサービスプロバイダによって維持することができ、コードイメージ１５６２などのコンテナ用のコードイメージが、コンテナプロセスを起動するためにマルチテナントプラットフォーム１５１０などのマルチテナントコンピューティングプラットフォームによって公開され、取り出されることを可能にするように構成される。一例では、ソフトウェア開発者またはユーザは、署名され、一部の場合では暗号化されたコードであり得るコードイメージ１５６２を公開することができる。コードイメージ１５６２を公開するソフトウェア開発者またはユーザは、コードイメージ１５６２を起動するための要求をマルチテナントプラットフォーム１５１０（またはその関連付けられたサービスプロバイダ）に発行し得るテナント１５７０などのテナントに関連付けることができる。テナント１５７０は、イメージレジストリ１５６０およびマルチテナントプラットフォーム１５１０への通信のために構成され、マルチテナントプラットフォーム１５１０上で起動されるコンテナコード（例えば、第１のコンテナプロセス１５４０）を要求するために使用され得るコンピューティングデバイスまたはシステムを表す。１または複数の他のテナントはまた、マルチテナントプラットフォーム１５１０上で起動されるコンテナコード（例えば、第２のコンテナプロセス１５５０）を要求するために、マルチテナントプラットフォーム１５１０への通信のために構成され得る。一部のシナリオでは、テナント所有者は、マルチテナントプラットフォームにコンテナを起動するように要求するために、ユーザインタフェースを介してコマンドを与えてもよく、他のシナリオでは、テナント１５７０は、マルチテナントプラットフォーム１５１０上でコンテナコードを起動するために自動化されてもよい。
マルチテナントプラットフォーム１５１０は、暗号コンピューティングベースのコンテナセキュリティを用いて複数のコンテナを実行するように構成されたコンピューティングプラットフォームとして実装され得る、１または複数の実施形態による１つの例示的なマルチテナントアーキテクチャを表す。一例では、プラットフォームは、それがトラステッドプラットフォームであることを検証するために、そのハードウェアの証明をテナントに提供する。プラットフォームはまた、例えば、そのハードウェア、ブート、オペレーティングシステムを証明することができる。任意の好適な証明インフラストラクチャを利用して、プラットフォーム証明（例えば、Ｉｎｔｅｌ ＰＴＴにおけるＴＰＭ２、ＳＧＸ／ＴＤＸ、セキュリティエンジンなど）を提供することができる。マルチテナントプラットフォーム１５１０は、（必ずしもこれらに限定されないが）本明細書に記載の種々のアーキテクチャ（例えば、１０２、１０４、１０６、１０８、２００、３９０、４７０、４８０）に従って実装され得る（例えば、中央処理装置（ＣＰＵ）、グラフィック処理ユニット（ＧＰＵ）など）プロセッサ１５２０を含み得る。
セキュリティエンジン１５３０およびキー管理ハードウェア１５３２は、マルチテナントプラットフォーム１５１０において、特定のコンテナに関連付けられたコードおよびデータを暗号化および解読するために使用され得るコンテナごとのプロセスキーを生成および記憶するように構成され得る。プロセスキーは、コンテナコードイメージを実行することによってインスタンス化されるプロセスのためのコードキーと、プロセスに関連付けられたデータのためのデータキーとを含み得る。セキュリティエンジン１５３０およびキー管理ハードウェア１５３２は、（図１５に示されるように）論理的に別個のエンティティであってもよく、または１つの論理的および物理的エンティティとして組み合わせられてもよく、任意の好適なセキュアモード（例えば、Ｉｎｔｅｌ（登録商標）トラストドメイン拡張、ＥＳＥなどのセキュアアービトレーションモード（ＳＥＡＭ））またはセキュリティプロセッサ（例えば、Ｉｎｔｅｌ（登録商標）統合セキュリティ管理エンジン（ＣＳＭＥ）など）を使用して、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の好適な組み合わせで実装されてもよい。
一実施形態では、セキュリティエンジン１５３０は、マルチテナントプラットフォーム１５１０のトラステッドファームウェア構成要素である。一部の実施形態では、トラステッドファームウェアを実行する別個の組込みプロセッサとして構成されてもよい。セキュリティエンジン１５３０は、Ｉｎｔｅｌ（登録商標）Ｖｉｒｔｕａｌ Ｍａｃｈｉｎｅ ｅＸｔｅｎｓｉｏｎｓ（ＶＭＸ）ルート、リングレベル－１、または別の仮想化ルートモードと同様の特権状態で実行することができる。一部の実施形態では、セキュリティエンジンは完全にハードウェア回路であってもよい。セキュリティエンジンは、オペレーティングシステム（例えば、１５２２）などの他のドメインへの定義されたインタフェースを確立することができる。セキュリティエンジンは、ハードウェアによって（例えば、プロセッサ１５２０によって）測定することができるファームウェアライブラリとして具現化され得る。セキュリティエンジン１５３０は、コードイメージおよびライブラリイメージを測定および暗号化することができ、暗号化プロセスキーを生成することもできるトラステッドコンピューティングベース（ＴＣＢ）の一部である。セキュリティエンジン１５３０およびプロセッサ１５２０は、統合されてもよく、または論理的および／もしくは物理的に分離されてもよいが、プロセッサ１５２０がアクセスすることができるプロセッサ／ハードウェアキーを使用して、プロセスキーに関連付けられた暗号化および解読を実行するように協調するように構成されてもよい。
プロセッサ１５２０はまた、命令キャッシュ（ｉＣａｃｈｅ）１５８０（図３Ｂの命令キャッシュ３３４、図４のキャッシュ４７１、４８１もしくはメモリ４３２、４３４、または図６の命令キャッシュ６８２と同様であり得る）およびデータキャッシュ（ｄＣａｃｈｅ）１５８６（図３Ｂのデータキャッシュユニット３７４、図４のキャッシュ４７１、４８１もしくはメモリ４３２、４３４、または図６のデータキャッシュ６８４と同様であり得る）を含み得る。命令キャッシュ１５８０は、暗号化されたコードを記憶し、各プロセスのために制御回路にプログラムされた異なるコードキーを用いて暗号化されたコードの解読を可能にするために、制御回路１５８２に結合されるか、またはそれを含み得る。データキャッシュ６８４はまた、暗号化データを記憶し、各プロセスのために制御回路内にプログラムされた異なるデータキーを用いて暗号化データの解読を可能にするために、制御回路１５８８に結合されるか、またはそれを含み得る。制御回路１５８２および１５８８は、組み合わせられてもよく、または別個であってもよく、ＩＭＣ４７２、４８２と同様であってもよい。一部の実施形態は、個々のキャッシュラインのために使用されるコードキーおよびデータキーを区別するために、タグまたは他のコンテキスト識別子を伴う共有コードおよびデータキャッシュを使用することができる。
ｉＣａｃｈｅ１５８０は、その論理（例えば、制御回路１５８２）においてコードキーをプログラムするように構成することができ、暗号化されたコードイメージからの命令の各キャッシュラインが、実行中にメモリからｉＣａｃｈｅ１５８０にロードされると、キャッシュラインは、プログラムされたコードキーと、命令の線形アドレスの少なくとも一部および潜在的に他のメタデータを含み得るトウィークとを使用して解読することができる。同様に、ｄＣａｃｈｅ１５８６は、その論理（例えば、制御回路１５８８）においてデータキーをプログラムするように構成されることができ、暗号化データがｄＣａｃｈｅ１５８６にロードされると、暗号化データは、プログラムされたデータキーと、データの線形アドレスの少なくとも一部および潜在的に他のメタデータを含み得るトウィークとを使用して解読することができる。これらのキャッシュは、プロセススイッチ、プロセスキースイッチ上でプロセッサによってフラッシュされてもよく、あるいは別様で、異なるプロセスに属するキャッシュラインを区別し、それらの関連するプロセスと排他的に使用されるタグ付けメカニズムを使用してもよい。
マルチテナントプラットフォーム１５１０で実行されるホストオペレーティングシステム１５２２は、セキュリティエンジン１５３０およびキー管理ハードウェア１５３２と協調して、コンテナランタイム１５２４を介して複数のコンテナの実行を管理するように構成することができる。ホストオペレーティングシステム１５２２は、非仮想化環境におけるホストオペレーティングシステムであってもよい。他の実施形態では、マルチテナントプラットフォーム１５１０は、仮想化環境として実装されてもよく、ホストオペレーティングシステム１５２２は、１または複数の仮想マシンのためのゲストオペレーティングシステムであってもよい。このシナリオでは、仮想マシンマネージャはまた、ハードウェア（例えば、プロセッサ１５２０）上に実装されてもよい。
図１５の例では、マルチテナントプラットフォーム１５１０は、第１のコンテナプロセス１５４０および第２のコンテナプロセス１５５０を含む２つのワークロードをホストしている。第１のコンテナプロセス１５４０は、アプリケーション１５４２と、ライブラリＡ １５４４、ライブラリＢ １５４６、およびライブラリＣ １５４８を含む３つのライブラリファイルとを含む。第２のコンテナプロセス１５５０は、アプリケーション１５５２およびライブラリＡ １５４４を含む。ライブラリＡ １５４４は、共有ライブラリであり、ライブラリの１つのコピーのみがメモリに記憶され得るが、各コンテナ内のアプリケーション１５４２および１５５２の両方とも、本明細書で開示されるような暗号コンピューティングベースのコンテナセキュリティを使用して、共有ライブラリＡ １５４４をセキュアに呼び出すことができる。
暗号コンピューティングベースのコンテナセキュリティの例示的な一般的なフローが、マルチテナントシステム１５００について図１５に示されている。この例示的な一般的なフローでは、１５０１において、テナント（またはユーザ）１５７０は、コードイメージ１５６２などのコードイメージをイメージレジストリ１５６０上に公開することができる。コードイメージ１５６２は、ノード上でコンテナプロセスとして起動および実行するためのコードであってもよい。イメージレジストリ１５６０において公開されるコードは、暗号化および署名されてもよく、部分的に暗号化および署名されてもよく、または暗号化（１または複数の入力を含む）および署名されてもよい。他の実施形態では、署名は使用されなくてもよい。１または複数の実施形態では、コードイメージ１５６２は暗号化され、署名されてもよい。他の実施形態では、コードは、平文であり、署名されてもよい。少なくとも１つの実施形態では、公開されたコードに適用される署名は、指定されたバージョンを有するアプリケーション（またはライブラリ）の特定の変形形態であるデジタル署名された証明書であってもよい。証明書に含まれ得るメタデータフィールドは、公開されたコードの供給者の識別子（例えば、一意の完全修飾ドメイン名）、アプリケーションまたはライブラリ名、アプリケーションまたはライブラリのバージョン、公開されたコードに関連付けられたバイナリコードおよび定数データのハッシュ、公開されたコードに関連付けられた書き込み可能データの初期値のハッシュのうちの少なくとも１つを含み得る。
コードイメージが公開されると、１５０２において、要求／コマンドがクラウドサービスプロバイダに送信されて、コンテナを起動し、例えば、コードイメージ１５６２を実行することができる。プロバイダは、ワークロードを、プロバイダのトラステッドプラットフォームであり得るマルチテナントプラットフォーム１５１０などのワーカーノードに割り振ることができる。１５０２において、セキュリティエンジン１５３０は、前述したように、それが信頼できることをテナント１５７０に証明することができる。テナント１５７０がプラットフォーム１５１０の証明によって満たされると、１５０３において、セキュリティエンジン１５３０は、イメージレジストリ１５６０からコードイメージ１５６２をプルまたは受信し、コードイメージを測定し、コードイメージが暗号化されている場合はそれを解読し、次いでプロセスごとのコードキーを用いてそれを暗号化することができる。イメージが、イメージレジストリ１５６０から引き出されたときにテナントキーで既に暗号化されている場合、セキュリティエンジン１５３０は、セキュアキー交換を実行して、テナント１５７０からキーを取得し、コードイメージを解読し、次いで、コードキーでそれを再暗号化することができる。一部の実装形態では、テナント提供キーは、コードイメージの再暗号化のために使用され得る。
コードイメージ１５６２を暗号化する前に、プロセッサ１５２０は、セキュリティエンジン１５３０を使用して、テナント１５７０による後続のイメージ証明のために、イメージ証明キーをコードイメージ１５６２または他の秘密（複数可）に注入して、例えば、暗号的に安全なコードイメージからインスタンス化されたコンテナプロセス（例えば、第１のコンテナプロセス１５４０）への安全なチャネルを確立することができる。さらに、セキュリティエンジン１５３０は、あるブロック粒度でコードイメージ内に無操作（「ＮＯＰ」または「ｎｏ－ｏｐ」）命令を周期的に挿入することができ、プロセッサは、解読時にそれらの存在を検証する。これらのｎｏ－ｏｐは、実際には実行されないコード内の低エントロピー命令として機能することができるが、コードイメージが実行時に解読されると、プロセッサ１５２０は、ｎｏ－ｏｐが何らかのブロック境界に存在するかどうかを検出し、ＮＯＰが解読時に存在する場合にコードが修正されていないことを（例えば、暗黙的な完全性によって）保証することができる。コードが何らかの方法で修正された場合（例えば、物理的な敵対者または意図的でない修正）、ｎｏ－ｏｐは、ガベージに解読されるため正しく解読されない。これは、コードの改竄として推測することができ、適切なアクション（例えば、例外の発生）を取ることができる。他の実施形態は、ＭＡＣをイメージに注入するか、またはプロセッサによって使用されるＭＡＣテーブルをセットアップして、解読時にイメージの完全性を検証することができる。セキュリティエンジン１５３０はまた、イメージのハッシュを生成することができ、これは、イメージ証明キーとともにテナントに送信される。
１５０４において、セキュリティエンジン１５３０は、コードイメージに基づいてインスタンス化される第１のコンテナプロセス１５４０のために（コードおよびデータのための）プロセスキーが確立されることを要求する。キー管理ハードウェア１５３２は、コンテナごとにプロセスキー（データおよびコード）を生成するように構成することができ、１５０５において、プロセスキーをセキュリティエンジン１５３０に提供することができる。キー管理ハードウェア１５３２は、図１５においてセキュリティエンジン１５３０とは別個のエンティティとして示されているが、一部の実装形態では、キー管理ハードウェア１５３２およびセキュリティエンジン１５３０は、１つの論理的エンティティおよび物理的エンティティとして組み合わせることができる。コンテナプロセスのためのプロセスキーは、コンテナプロセスに対応するコードイメージバイナリを暗号化および解読するためのコードキーと、コンテナプロセスに関連付けられたインメモリおよび静止データ用に別個のデータキーとを含み得る。
本明細書でさらに説明される拡散に関する一実施形態では、セキュリティエンジン１５３０は、トウィーク可能ブロック暗号を使用して、拡散のための暗号キャッシュ（例えば、Ｌ１データキャッシュ、Ｌ１命令キャッシュ、Ｌ２キャッシュ、またはＬ３キャッシュなど）のためのテナント（またはコンテナ）キーを生成することができる。セキュリティエンジン１５３０は、キーをプロセッサ／ハードウェアキーおよびハッシュなどの完全性表示でラップして、キーの任意の修正または改竄が検出され得ることを保証することができる。拡散のための暗号キャッシュ用のこれらのテナントキーは、オペレーティングシステムに送信され得るか、または命令セットアーキテクチャからの別個の命令を使用してプロセッサに直接プログラムされ得る。
１または複数の実施形態では、プロセスキーは対称であってもよく、コード（またはデータ）を暗号化し、次いで同じキーを使用して解読することができる。限定はしないが、ブロック暗号および一部の場合では他のタイプの暗号化など、本明細書で前述した種々の例を含む、任意の好適なタイプの対称アルゴリズムを実装することができる。他の例では、非対称キーペアが使用されてもよい。この例では、命令キャッシュおよびデータキャッシュは、データおよびコードの解読、ならびにそれがもはや必要とされなくなった後のデータおよびコードの後続の暗号化を可能にするために、プロセスの暗号化キーおよび解読キーの両方を設定することができる。代替的に、必要に応じてキーペアの正しいキーを取り出すために追加の通信が実装されてもよい。Ｒｉｖｅｓｔ－Ｓｈａｍｉｒ－Ａｄｌｅｍａｎ（ＲＳＡ）またはＤｉｆｆｉｅ－Ｈｅｌｌｍａｎを含むがこれらに限定されない任意の好適なタイプの非対称アルゴリズムを実装することができる。
プロセスキーを生成するための任意の好適な技術が実装され得る。一例では、テナント１５７０は、それ自体のプロセスキー（複数可）を提供し、ラップされたキーとしてマルチテナントプラットフォーム１５１０に送信することができる。このシナリオでは、セキュリティエンジン１５３０およびテナント１５７０は、解読キーを共有するために通信して、セキュリティエンジン１５３０がラップされたテナントキー（複数可）を解読することを可能にし得る。これは、次いで、プロセスキーとして使用され、必要に応じて再暗号化され得る。
別の例では、プロセスキーは、ルート（またはマスタ）キーから導出され、オペレーティングシステムに渡される前にラップ（すなわち、暗号化）され得る。このキーラップメカニズムでは、各キー（例えば、コードキーおよびデータキー）は、プロセッサ１５２０（およびセキュリティエンジン１５３０）がアクセスすることができるが、ソフトウェア構成要素がアクセスすることができないハードウェアから記憶および／または生成されるキーを使用して暗号化され得る。このハードウェア（またはプロセッサ）キーは、オペレーティングシステム１５２２または仮想化環境内の仮想マシンマネージャなどの特権ソフトウェアを含むソフトウェアから隠されたままである。例として、ハードウェアキーは、ヒューズに記憶されるか、ＲＯＭに記憶されるか、またはランダム化されたビットの一貫したセットを生成する物理的に複製不可能な関数によって生成されてもよい。データキーおよびコードキーは、ハードウェアキーで別々にラップされてもよい。キーラップメカニズムは、テナント供給プロセスキーにも同様に使用され得る。
別の例では、プロセスキーは導出キーを使用することができる。この例では、（コードキーおよびデータキーではなく）一意のキー識別子が、コードおよびデータのコンテナプロセスごとに生成され得る。キー識別子は、一意である何らかの数、例えば、新しいものが割り振られるたびに増加する単原子カウンタ値であり得る。一意のキー識別子からコードキー（またはデータキー）を取得するために、一意のキー識別子は、何らかの定数値（例えば、ソルト）とともに、ハードウェアキー（例えば、プロセッサキー）を用いて暗号化され得る。秘密キーを用いて一意の識別子をハッシュ（例えば、ＳＨＡ３）して、導出キーとして使用され得る値を生成するなど、他のキー導出方法も使用され得る。したがって、特権ソフトウェアは、コンテナプロセスのための実際のコードキーまたはデータキーを導出することができないので、一意のキー識別子を特権ソフトウェアに渡すことができる。実施形態は、異なるハードウェアプラットフォームにわたる仮想マシンの移行を可能にするために、仮想マシンごとに移行可能なハードウェアキーを提供することができ、移行されたイメージのためのキーの正しい導出を可能にする。
一意のキー識別子（コードキーまたはデータキーを導出するための）および暗号化コードキーまたはデータキーは、本質的に、それが表す実際のコードキーまたはデータキーを隠蔽する「代替キー」であることに留意されたい。したがって、実際のコードキーまたはデータキーは特権（または他の）ソフトウェアによって確認可能ではないので、代替キーは、オペレーティングシステムなどの特権（または他の）ソフトウェアと共有され得る。代替キーからコードキー（またはデータキー）の実際の値を取得するために、適切な暗号化関数は、ハードウェアキー（例えば、プロセッサキー）を使用して、代替キーによって表される実際のコードキー（またはデータキー）を取得または生成することができる。しかしながら、使用される暗号化関数のタイプは、代替キーが一意のキー識別子であるか暗号化キーであるかによって異なる。代替キーが一意のキー識別子である場合、適用される暗号化関数は暗号化アルゴリズムであり得るが、代替キーが暗号化キーである場合、適用される暗号化関数は解読アルゴリズムであり得る。例えば、代替キーが暗号化キーである場合、プロセッサは、ハードウェアキーを使用して暗号化キーを解読して、コードまたはデータの暗号化／解読に使用され得るコードキーまたはデータキーを取得または生成することができる。代替キーが一意のキー識別子である場合、プロセッサは、ハードウェアキーを使用して一意のキー識別子（および所望により何らかの定数値）を暗号化して、コードまたはデータの暗号化／解読に使用され得るコードキーまたはデータキーを取得または生成することができる。本明細書で説明される実施形態（例えば、図１１～２８Ｂ）の全ては、キー（例えば、コードキー、データキー、ライブラリキー、割り込みキー、移行キー）がキー管理ハードウェアによって生成され、次いで、第１および／または第２のコンテナプロセスに渡される前に、ハードウェアキーで暗号化される実施形態を参照して説明されることに留意されたい。しかしながら、他の実施形態では、キー（例えば、コードキー、データキー、ライブラリキー、割り込みキー、移行キー）は、本明細書で先に説明したように導出することができる。この他の実施形態では、一意のキー識別子が生成され、実際の共有代替キーは、ハードウェアキーを使用して、一部の場合では何らかの定数データとともに一意のキー識別子を暗号化することによって導出することができる。したがって、暗号化キーとして具現化された代替キーではなく、一意のキー識別子として具現化された代替キーが、説明されている特定の機能に応じて適切なコンテナプロセス（複数可）に渡される。
ラップされたキーおよび一意のキー識別子は、本明細書で開示される１または複数の実施形態において使用され得る２つの可能な技術である。概して、コードの実行を管理することを可能にするのに十分な情報をオペレーティングシステムに与えながら、コードおよびデータをそれぞれ暗号化／解読するための暗号コードキーおよびデータキーの実際の値をオペレーティングシステム１５２２から隠蔽することを可能にする任意の技術を使用することができる。特に、ハードウェアアクセスがいつどのプロセスに提供されるべきかを判定する役割である。本明細書で使用されるように、ラップされたプロセスキー技術（例えば、暗号化コードキーおよび暗号化データキー）を使用するとき、または一意のプロセスキー識別子技術（例えば、一意のコードキー識別子および一意のデータキー識別子）を使用するとき、オペレーティングシステムに渡される情報はまた、本明細書では、本質的に、プロセスのコードおよびデータを暗号化および解読するために必要とされる実際のコードキーおよびデータキーの代替である、「代替コードキー」および「代替データキー」と称され得る。
セキュリティエンジン１５３０は、コードキーと、コードイメージに割り当てられた線形アドレスの少なくとも一部とをトウィークとして使用して、取り出されたコードイメージ１５６２を暗号化することができる。セキュリティエンジン１５３０は、コードキーを使用してイメージハッシュを暗号化することもできる。通常のコードキーおよびデータキー（すなわち、導出キーではない）の場合、セキュリティエンジン１５３０は、ハードウェアキーを使用してコードキーおよび／またはデータキーを暗号化することができる。ハードウェアキーは、プロセッサ１５２０にアクセス可能であってもよいが、ソフトウェアにはアクセス可能でなくてもよい。セキュリティエンジン１５３０は、暗号化イメージハッシュ、暗号化コードキー、および暗号化データキーをホストオペレーティングシステム１５２２に送信することができる。加えて、セキュリティエンジン１５３０は、拡散のために暗号キャッシュ用のテナントキーを生成し、これらのキーをＣＰＵキー（およびそれらが改竄されないことを保証するための完全性）でラップし、ホストオペレーティングシステム１５２２に送信するか、または別個のＩＳＡ命令（複数可）を使用してこれらをプロセッサ１５２０に直接プログラムすることができる。
導出キーを使用する実装形態では、一意のコードキー識別子は、何らかの定数値とともに、導出コードキーを生成するためにハードウェアキーで暗号化され得ることに留意されたい。セキュリティエンジン１５３０は、導出コードキーと、コードイメージに割り当てられた線形アドレスの少なくとも一部とをトウィークとして使用して、コードイメージ１５６２を暗号化することができる。セキュリティエンジン１５３０は、導出コードキーを使用してイメージハッシュを暗号化することもできる。セキュリティエンジン１５３０は、導出コードキーを暗号化しなくてもよいが、代わりに、暗号化イメージハッシュ、一意のコードキー識別子、および一意のデータキー識別子をホストオペレーティングシステム１５２２に送信する。
オペレーティングシステム１５２２は、コードイメージの実行をスケジューリングする際にその通常の機能を実行することができる。オペレーティングシステム１５２２は、暗号化コードキーをどのように解読するか（または一意のコードキー識別子からコードキーを導出するか）を知らないため、オペレーティングシステムがコードイメージを解読し、潜在的にコードを操作することが防止される。１または複数の実施形態では、オペレーティングシステム１５２２が、暗号化されたコードイメージを実行することによって第１のコンテナプロセス１５４０をインスタンス化する準備ができると、オペレーティングシステムは、新しい命令を実行して、暗号化プロセスキー（または一意のプロセスキー識別子）を命令キャッシュ（ｉＣａｃｈｅ）１５８０に渡すことができる。ｉＣａｃｈｅ１５８０は、暗号化コードキー（または一意のコードキー識別子）が暗号化されたコードイメージにバインドされていることを検証することができる。
検証が成功した場合、暗号化されたコードイメージは、ｉＣａｃｈｅ１５８０によって解読され、実行され得る。通常のコードキーおよびデータキーが使用される場合、暗号化されたコードイメージが解読されて実行される前に、プロセッサは、命令キャッシュ１５８０およびデータキャッシュ１５８６をフラッシュし、命令キャッシュおよびデータキャッシュのためのコードキーおよびデータキーをそれぞれセットアップし、キャッシュ内の制御回路１５８２および１５８８を適切なキーでプログラムし、コードキーおよびデータキーをレジスタにロードし、次いで、例えば、第１のコンテナプロセス１５４０としてインスタンス化されたコードイメージを実行することができることに留意されたい。導出プロセスキーを使用する実装形態では、一意のコードキー識別子が各キャッシュライン上のタグとして挿入され得るので、暗号キャッシュは、キャッシュラインがどのコンテナプロセスに属するかを知ることになるので、命令キャッシュおよびデータキャッシュはフラッシュされる必要がない場合がある。加えて、キャッシュ内の暗号化回路は、何らかのコードまたはデータを暗号化または解読する準備ができているときに、コードキー（またはデータキー）をオンザフライで導出する。両方の実装形態において、第１のコンテナプロセス１５４０は、コードイメージを見て潜在的にコードを操作することができる特権ソフトウェアまたは他のソフトウェアなしでインスタンス化することができる。
実行中、コンテナがコンテキストスイッチアウトされると、コードキーおよびデータキーを含むレジスタおよび他の状態は、何らかの完全性情報とともにプロセッサキーを使用してラップされ、メモリに保存され、ＸＳＡＶＥ／ＸＲＥＳＴＯＲＥ命令などの既存のコンテキストスイッチ命令を含むがこれらに限定されない任意の好適なコンテキストスイッチ方法が使用され得る。代替的に、この情報は、オペレーティングシステムおよび仮想マシンマネージャなどの信頼できないソフトウェアにアクセス可能でない予約メモリに記憶されてもよい。
また、一部のシナリオでは、１５０７において、プロセス間通信が、第１のコンテナプロセス１５４０と第２のコンテナプロセス１５５０との間で確立され得る。加えて、第１のコンテナプロセス１５４０に関連付けられたデータが取り出され、かつ／または記憶ユニット１５１２に記憶され得る。
図１６Ａ～１６Ｂを参照すると、図１６Ａ～１６Ｂは、一実施形態によるマルチテナントシステム（例えば、１５００）におけるコンテナコードのプロセスキーを確立するための初期化プロセスに関連付けられた動作の例示的なフロー図の１６００Ａ～１６００Ｂを示している。フロー図の１６００Ａ～１６００Ｂの１または複数の動作は、マルチテナントシステム１５００などのマルチテナントシステムのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、テナント１５７０などのテナント、セキュリティエンジン１５３０などのセキュリティエンジン、ｉＣａｃｈｅ１５８０などの命令キャッシュを含むプロセッサ１５２０などのプロセッサ、ホストオペレーティングシステム１５２２などのオペレーティングシステム、および／または第１もしくは第２のコンテナプロセス１５４０もしくは１５５０などのコンテナプロセスによって実行することができる。マルチテナントシステム１５００の特定のエンティティを参照して特定の動作および通信が図の１６００Ａ～１６００Ｂに示されているが、これは例示の目的で行われており、特定の実装形態および必要性に基づいてマルチテナントシステム１５００の種々の他の構成が可能であり、一部の実施形態および実装形態では、命令および／または動作が組み合わされてもよく、分離されてもよく、または異なるエンティティによって実行されてもよいことを理解されたい。
１６０２において、テナントは、マルチテナントプラットフォーム１５１０などのリモートマシンのためのコードイメージを選択および／または準備することができる。テナント公開キーは、リモートマシンに送信され、リモートマシンのオペレーティングシステムに渡されて、テナント公開キーに関連付けられた特定のコンテナが実行されることを要求することができる。加えて、１６０４で、テナントは、実行されるコンテナのコードイメージ、テナント公開キー、およびタイムスタンプを記憶することができる。
１６０６において、オペレーティングシステムは、実行されるコードイメージのためにメモリを割り当てる。１６０８において、オペレーティングシステムは、コードイメージに割り当てられたメモリ位置をセキュリティエンジンに通知することができる。加えて、オペレーティングシステムは、テナントによる実行のためにどのコードイメージが選択され要求されたかをセキュリティエンジンに通信することができる。
１６１０において、セキュリティエンジン１５３０は、実行される選択済みのコードイメージを取得することができる。例えば、セキュリティエンジンは、１６０４において、イメージレジストリまたはテナントからコードイメージを取得してもよい。セキュリティエンジンは、コードイメージをロードしてフィックスアップすることができる。少なくとも１つの実施形態では、セキュリティイメージは、例えば、コードイメージを開始するテナントによる後続のイメージ証明のために、証明キーをコードイメージに注入することができる。一例では、証明キーは、マルチテナントプラットフォーム１５１０において生成されてもよい。例えば、証明キーは、セキュリティエンジン１５３０、キー管理ハードウェア１５３２、またはマルチテナントプラットフォーム１５１０の任意の他の好適な構成要素によって生成され、セキュリティエンジン１５３０に提供されてもよい。加えて、ｎｏ－ｏｐ命令は、あるブロック粒度でコードイメージに挿入することができ、その結果、ランタイムプロセッサ１５２０は、既知のブロック境界にｎｏ－ｏｐが存在する場合にコードイメージが修正されていないという暗黙的な完全性によって保証することができる。コードイメージが修正されている場合、ｎｏ－ｏｐ命令は、ｉＣａｃｈｅ１５８０内のガベージに解読される。
１６１２において、フィックスアップされたコードイメージについてイメージハッシュを生成することができる。一例では、セキュアハッシュアルゴリズム（例えば、ＳＨＡ－３、ＳＨＡ－２など）またはメッセージダイジェスト（例えば、ＭＤ４、ＭＤ５）を含むが、必ずしもこれらに限定されない、任意の好適な一方向ハッシュ関数が、イメージハッシュを生成するために使用されてもよい。
また、１６１２において、メッセージ認証コード（ＭＡＣ）が、証明キーを使用してコードイメージのために生成され得る。ＭＡＣはまた、任意の好適な一方向ハッシュ関数（例えば、ＳＨＡ１－３、ＭＤ４－５など）を使用して生成され得る。一例では、証明キーおよびタイムスタンプを使用して、更新されたイメージ上にＭＡＣを生成する。証明キーは、テナント公開キーで暗号化され、セキュリティエンジンの秘密キー（例えば、プロセッサキーまたはセキュリティエンジンの他の秘密キー）を使用して、暗号化された証明キーに対してデジタル署名が生成される。１６１４において、ＭＡＣ、暗号化された証明キー、およびセキュリティエンジンによる署名がテナント１５７０に送信される。このスキームは、証明キーおよびイメージＭＡＣをテナントに送信し、それがセキュリティエンジンにバインドされることを保証するために使用される。
１６１６において、セキュリティエンジン１５３０および／またはキー管理ハードウェア１５３２は、コードイメージに関連付けられたコードおよびデータのためのプロセスキーを生成することができる。プロセスキーは、コードイメージを暗号化および解読するためのコードキーと、コードイメージに関連付けられたデータを暗号化および解読するためのデータキーとを含み得る。１６１６において、セキュリティエンジン１５３０は、コードキーと、コードイメージに割り当てられたメモリの線形アドレスの少なくとも一部を含み得るトウィーク（例えば、各キャッシュラインの線形アドレスが、キャッシュラインごとにコードを暗号化するために使用され得る）と、一部の場合では追加のメタデータとを用いて、フィックスアップされたコードイメージを暗号化することができる。一例では、実行許可メタデータは、トウィークに含まれてもよく、または追加のトウィークとして提供されてもよい。これは、実行されるコードイメージが有効に実行可能である（例えば、単なるデータではなく実行可能コードである）ことを保証するのに有用であり得る。ページテーブルは通常、どのコードが実行可能であるかをマークするので、実行許可トウィークを使用することにより、ページテーブルが悪意を持ってまたは不注意に使用されて、有効に実行可能でない何らかのイメージを実行しようと試みることができないことが保証される。セキュリティエンジン１５３０は、コードキーを使用してイメージハッシュを暗号化し、暗号化イメージハッシュを生成することもできる。これは、平文コードイメージを表すイメージハッシュを、メモリ内のそのコードイメージを暗号化するために使用されたキー（すなわち、コードキー）にバインドすることができる。イメージハッシュは、イメージを含む後続の各キャッシュラインがセキュリティイメージ（例えば、セキュリティエンジンは、平文イメージの次のラインをメモリから読み出し／ロードし、実行中のセキュアハッシュをそのラインで更新し、次いで、そのアドレスでトウィークされたキャッシュラインを暗号化し、それをメモリに書き戻し／記憶し、イメージサイズまでラインごとに繰り返す）によって連続的に暗号化されるので、キャッシュラインごとに計算することができる。
コードイメージがコードキーおよび適切なトウィークで暗号化されると、暗号化イメージは、１６２０に示されるように、プロセス１５４０として実行されるように割り当てられたメモリにロードされる。加えて、プロセスの実行を可能にするために、暗号化イメージハッシュ、証明キー、およびコードイメージへのエントリポイントもメモリにロードされる。しかしながら、記憶された暗号化コードイメージが実行される前に、制御がオペレーティングシステムに戻されて、記憶された暗号化コードイメージを実行するためのハードウェアリソースのタイミングおよび割り当てを管理する。
図１６Ｂを参照すると、１６１８において、セキュリティエンジン１５３０は、プロセッサキーを使用して、メモリに記憶されたコードイメージを暗号化するために使用され、非暗号化コードイメージのイメージハッシュを暗号化するためにも使用されたコードキーを暗号化することができる。記憶された暗号化コードイメージの実行を開始するために制御がオペレーティングシステムに戻されるときに、暗号化キーおよび暗号化イメージハッシュの両方をオペレーティングシステム１５２２に提供することができる。１６２２において、オペレーティングシステムは、暗号化キーおよび暗号化イメージハッシュ（および一部の場合では暗号化されていないイメージハッシュ）を記憶することができる。
オペレーティングシステム１５２２がコンテナプロセス１５４０を開始する準備ができている場合、１６２４において、オペレーティングシステムは、セキュリティエンジン１５３０から受信した暗号化イメージハッシュを検証するために、暗号化イメージハッシュが修正されたかどうかを検証する命令ＶｅｒｉｆｙＨａｓｈを実行することができる。ＶｅｒｉｆｙＨａｓｈ命令は、検証のために、暗号化キー、イメージハッシュ、および暗号化イメージハッシュをプロセッサ１５２０に渡すことができる。１６２６において、プロセッサ１５２０は、暗号化コードキーをプロセッサキーで解読し、暗号化イメージハッシュをコードキーで解読することができる。１６２８において、オペレーティングシステムからオペランドとして受信されたイメージハッシュと、解読されたイメージハッシュとを比較することができる。それらが一致しない場合、１６３０において、エラーがオペレーティングシステム１５２２に返され得る。代替的に、セキュアプロセスまたはコンテナプロセス１５４０は、ＶｅｒｉｆｙＨａｓｈ命令を呼び出して、実行したい別のプロセスまたはライブラリイメージの内容を検証することができる。
１６２８において検証が成功した場合、オペレーティングシステム１５２２（または代替的にコンテナプロセス１５４０）は、１６３２において、ＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅなどの別の命令を発行することができる。暗号化キーはプロセッサ１５２０に返され得る。代替的に、１６２８において検証が成功した場合、プロセッサ１５２０は、１６２６において生成された解読キーを保存またはキャッシュして、オペレーティングシステムが１６３２においてコードイメージを実行するようにプロセッサ１５２０に命令した後に再び解読する必要性を回避することができる。
命令が発行されると、制御は１６３１でプロセッサ１５２０に渡される。１６３４において、解読されたコードキーが１６２６において保存されなかった場合、１６３２において命令で渡された暗号化キーは、プロセッサキーを用いて解読することができる。１６３４において、プロセッサ１５２０は、任意の現在記憶されている命令の命令キャッシュ１５８０をフラッシュし、かつ／または任意の現在記憶されているデータのデータキャッシュをフラッシュすることができる。命令キャッシュ１５８０の論理（例えば、制御回路１５８２）は、コードキーを使用して、暗号化イメージを解読し、プロセッサパイプラインにおいて実行され得る解読されたコード（または命令）を取得するように設定またはプログラムされ得る。加えて、データキャッシュ１５８６はまた、フラッシュされてもよく、その論理（例えば、制御回路１５８８）はまた、暗号化イメージ（例えば、１５４０）を実行することによってインスタンス化されるプロセスに関連付けられたデータキーを使用するように設定されてもよい。１６３６において、命令キャッシュ１５８０は、１６２０においてメモリに保存されたエントリポイントにおいて暗号化イメージの解読を開始し、プロセス１５４０をインスタンス化する。代替的に、コードイメージのエントリポイントは、暗号化キーで暗号化され、イメージへの複数のエントリポイントの選択を可能にするＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅ命令の一部として渡されてもよい（事実上、アドレス命令へのセキュアジャンプＪＭＰになる）。
図１７は、テナント（例えば、１５７０）がコンテナプロセスにアクセスするためにノード（例えば、マルチテナントプラットフォーム１５１０）とのセキュアチャネルを確立できるブートストラッププロセスの例示的なフロー図１７００を示している。コンピュータネットワーク上で通信セキュリティを提供するように設計された任意の好適な暗号プロトコルを使用して、実装形態の特定のニーズに応じてテナント１５７０とプラットフォームとの間にセキュアチャネルを確立することができる。一例では、インターネットプロトコルスイートの一部であるトランスポート層セキュリティ（ＴＬＳ）を使用することができる。非対称（例えば、公開／秘密）キーペアに基づく認証情報を含む、任意のセキュアな技術を使用して、ＴＬＳチャネルを確立することができる。
１７０２において、テナント１５７０は、マルチテナントプラットフォーム１５１０上の第１のコンテナプロセス１５４０と通信し、コードイメージまたは既知のコードイメージを識別するメッセージ（例えば、名前、バージョン、および／またはテナントがアクセスしたいコンテナプロセスに対応する特定のコードイメージを識別する任意の他の情報）を送信することができる。証明キーは、１６１２で説明したようにセキュリティエンジン１５３０によって生成され、１６２０でセキュリティエンジンによってイメージがロードされたときに注入されてもよい。証明キーはまた、マルチテナントプラットフォームに送信されてもよい。第１のコンテナプロセス１５４０は、ＴＬＳチャネルを介してテナント１５７０からメッセージまたはコードイメージを受信することができる。１７０４において、暗号化されたコードイメージ、証明キー（コードイメージが暗号化される前にコードイメージに注入された）、およびイメージエントリポイントが取得される。１７０６において、暗号化されたコードイメージに注入された証明キーがテナント１５７０からのメッセージ（またはコードイメージ）を解読する場合、１７０８において、プラットフォーム１５１０とテナント１５７０との間にセキュアセッションを確立することができる。証明プロセス１５３６は、証明キーをテナント１５７０に送信することができる。受信した証明キーが、テナント１５７０によって以前に記憶された証明キーと一致する場合（例えば、１６１４を参照）、１７１２において、テナント１５７０と、１７１４においてコードイメージを実行しているコンテナプロセスとの間にセキュアセッションが確立される。プロセスが１７１４で実行されると、コードおよびデータが線形アドレスならびにコードキーおよびデータキーにそれぞれ暗号的にバインドされるので、コードイメージを安全に実行することができる。
別の実施形態では、証明キーは、セキュリティエンジン１５３０によって署名された公開キー証明書とすることができ、秘密キーは暗号化イメージに対して秘密のままである。セキュリティエンジンのデジタル署名を使用して、セキュアプロセスイメージの公開キーを用いてＴＬＳセッションを確立することができる。証明書はまた、動的リンカーおよびアプリケーションバイナリのハッシュを含んでもよい。
図１８Ａ～１８Ｃは、一実施形態による、コンテナプロセスによって使用される共有ライブラリの初期化および共有ライブラリを呼び出すコンテナプロセスの例示的なフロー図１８００Ａ～１８００Ｃを示している。フロー図１８００Ａ～１８００Ｃの１または複数の動作は、マルチテナントプラットフォーム１５１０などのマルチテナントプラットフォームのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、セキュリティエンジン（例えば、１５３０）、ｉＣａｃｈｅ（例えば、１５８０）などの命令キャッシュを含むプロセッサ（例えば、１５２０）、オペレーティングシステム（例えば、１５２２）、コンテナプロセス（例えば、１５４０）、およびライブラリプロセス（例えば、１５４４）によって実行され得る。マルチテナントプラットフォーム１５１０の特定のエンティティを参照して特定の動作および通信が図１８Ａ～１８Ｃに示されているが、これは例示の目的で行われており、マルチテナントプラットフォーム１５１０の種々の他の構成が可能であり、命令および／または動作は、一部の実施形態および実装形態において、異なるエンティティによって組み合わされ、分離され、または実行され得ることを理解されたい。
概して、この例示的なフローでは、第１のコンテナプロセス１５４０は、共有ライブラリ１５４４を呼び出す。セキュリティエンジン１５３０が、複数のプロセスによって共有される異なる線形領域において重複しない共有ライブラリを作成することができるように、コードが線形アドレスにバインドされる暗号コンピューティングの線形バインディングを活用することができる。代替的に、論理アドレスを使用して、指定されたベースアドレスに対して暗号化／解読されるリベース可能なイメージを作成し、イメージを線形メモリ内で再配置可能にすることができる。したがって、共有ライブラリイメージの書き込み不能コードおよび書き込み不能データは、複数のコンテナプロセス（例えば、第２のコンテナプロセス１５４５）が呼び出すために１回だけロードすることができる。各コンテナプロセスは、同じライブラリキーを使用して、特定の共有ライブラリのコードを解読する。さらに、特定のライブラリコードイメージを暗号化するために使用されたライブラリキーは、その特定のライブラリを呼び出すコンテナプロセスのコードを暗号化および解読するために使用されるコードキー（「コンテナコードキー」またはプロセスキーとも称される）とは異なる。例えば、共有ライブラリを呼び出す特定のコンテナコードイメージを暗号化および解読するために使用されるコンテナコードキーは、その特定のライブラリコードイメージを暗号化および解読するために使用されるライブラリキーとは異なる。しかしながら、コンテナプロセスに関連付けられたデータを暗号化および解読するために使用されるプロセスキー（「データキー」）は、ライブラリコードがコンテナプロセスによって呼び出されたときにこのデータキーが変更されない（かつＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅ命令を介して変更される）ので、呼び出されたライブラリコードによってデータキャッシュ（例えば、１５８６）を介して暗黙的に使用される。
次に、フロー図１８００Ａ～１８００Ｃについて説明する。フローは、第１のコンテナプロセス１５４０などのコンテナプロセスによって呼び出され得る複数のライブラリに適用され得ることに留意されたい。しかしながら、簡単にするために、フロー図１８００Ａ～１８００Ｃは、通常、単一のライブラリを参照して説明される。加えて、簡略化のために、コンテナアプリケーションまたはコードイメージの初期化は、本明細書で前述したので、説明しない。アプリケーション（またはコンテナ）コードイメージの初期化は、ライブラリイメージの初期化と同時に行われ得ることに留意されたい。
１８０２において、メモリにロードされる必要がある新しいコードイメージおよびライブラリイメージごとに、オペレーティングシステム１５２２はメモリを割り当てる。新しいコードイメージの実行時にインスタンス化される１または複数のコンテナプロセスによって呼び出され得るライブラリイメージが、セキュリティエンジン１５３０に提供される。ライブラリイメージは、ライブラリコードおよび一部の定数データを含み得る。１８０４において、セキュリティエンジン１５３０は、ライブラリイメージのハッシュを生成することができる。一例では、必ずしも限定されないが、セキュアハッシュアルゴリズム（例えば、ＳＨＡ－３、ＳＨＡ－２など）またはメッセージダイジェスト（例えば、ＭＤ４、ＭＤ５）を含む、任意の好適な一方向ハッシュ関数が、ライブラリイメージハッシュを生成するために使用されてもよく、イメージがラインごとに読み出されるにつれてハッシュ値を蓄積する。
一部の実施形態では、セキュリティエンジンは、ライブラリイメージの発行者（例えば、開発者、会社など）からのデジタル署名を検証することによって、使用されているライブラリが正しいイメージであることを保証することができる。これは、パッチ更新が共有ライブラリに対して行われ、更新の発行者によって署名されるシナリオにおいて特に有用であり得る。この実施形態では、ライブラリイメージのデジタル署名もセキュリティエンジン１５３０に提供することができる。１８０４において、オペレーティングシステム１５２２から受信されたデジタル署名が、受信されたライブラリイメージに対するセキュリティエンジン１５３０による信頼できる発行者のデジタル署名と一致するかどうかについての判定が行われる。署名が一致しない場合、エラーが返され得る。
１８０６において、または１８０４と同時に、セキュリティエンジン１５３０および／またはキー管理ハードウェア１５３２は、ライブラリイメージに関連付けられたコードおよび定数データを暗号化および解読するためのライブラリキーを生成することができる。１８０６において、セキュリティエンジン１５３０は、ライブラリキーと、ライブラリイメージに割り当てられたメモリの線形アドレスの少なくとも一部を含み得るトウィーク（例えば、各キャッシュラインの線形アドレスが、キャッシュラインごとにコードを暗号化するために使用され得る）と、一部の場合では追加のメタデータとを用いて、ライブラリイメージ（例えば、ライブラリコードおよび、もしあれば、何らかの定数データ）を暗号化することができる。代替的に、リベース可能な論理アドレスが使用されてもよい。ライブラリイメージがライブラリキーおよび適切なトウィークで暗号化されると、暗号化ライブラリイメージは、コンテナプロセス１５４０などのコンテナプロセスによって呼び出されたときに実行されるように割り当てられたメモリにロードされる。
１８０８において、セキュリティエンジン１５３０は、ライブラリキーを使用してライブラリイメージハッシュを暗号化し、暗号化ライブラリイメージハッシュを生成することができる。これは、ライブラリイメージを表すライブラリイメージハッシュを、メモリ内のそのライブラリイメージを暗号化するために使用されたキー（すなわち、ライブラリキー）にバインドすることができる。加えて、セキュリティエンジン１５３０は、プロセッサキーを使用して、メモリに記憶されたライブラリイメージを暗号化するために使用され、非暗号化ライブラリイメージのライブラリイメージハッシュを暗号化するためにも使用されたライブラリキーを暗号化することができる。暗号化ライブラリキーと暗号化ライブラリイメージハッシュの両方は、制御がオペレーティングシステムに戻されて、共有ライブラリコードイメージを呼び出し、ページテーブルマッピングを使用してライブラリの物理ページをコンテナコードプロセスの線形アドレス空間にロードするコンテナコードイメージの実行を管理するときに、オペレーティングシステム１５２２に提供することができる。１または複数の実施形態では、暗号化ライブラリキーおよびライブラリイメージハッシュは、暗号化ライブラリキーおよびライブラリイメージハッシュを一緒に暗号化することによって生成され得るキーハンドルとして提供され得る。
１８１０において、オペレーティングシステム１５２２は、暗号化ライブラリキーおよび暗号化ライブラリイメージハッシュ（および一部の場合では暗号化されていないライブラリイメージハッシュ）を記憶することができる。１８１４に示されるように、セキュリティエンジンによって署名され得るライブラリ名および暗号化ライブラリキーは、ライブラリを呼び出すコンテナプロセス（例えば、１５４０）に提供される（または記憶される）。
ライブラリイメージおよびライブラリキーの暗号化を実行することに加えて、セキュリティエンジン１５３０は、図１６Ａ～１６Ｂの１６１０～１６１８を参照して説明したように、コンテナコードイメージも準備することに留意されたい。しかしながら、共有ライブラリを呼び出すコンテナプロセスが既にインスタンス化されている場合、セキュリティエンジン１５３０は、ライブラリイメージおよびライブラリキーの暗号化およびハッシュ化を実行する必要はない。すなわち、コンテナプロセスが、他のコンテナによって既にロードされている共有ライブラリから関数を呼び出すとき、ライブラリは既にセットアップされている。このシナリオでは、コードキーが既に生成されており、ライブラリがプロセスによって最初に必要とされたときにライブラリイメージが既に暗号化されてロードされている。したがって、現在のコンテナプロセスはライブラリを使用するだけである。セキュリティエンジン１５３０は、暗号化ライブラリキーおよび暗号化ライブラリイメージをオペレーティングシステム１８１０に依然として送信することができる。
暗号化ライブラリキーがオペレーティングシステム１５２２によって記憶されると、オペレーティングシステム１５２２は、１８１２において、第１のコンテナプロセス１５４０などのセキュアコンテナプロセスを起動するためにＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅなどの別の命令を発行することができる。実行される暗号化コンテナイメージの暗号化コードキーは、ＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅ命令においてプロセッサ１５２０に渡されてもよい。図１８Ａには示されていないが、検証は、図１６Ｂの１６２４～１６３０に示されるように、コンテナプロセス１５４０を起動する前に実行されてもよい。
命令が発行されると、制御は１８２０でプロセッサ１５２０に渡される。１８２２において、暗号化コンテナコードキーは、プロセッサキーを用いて解読することができる。また、プロセッサ１５２０は、任意の現在記憶されている命令の命令キャッシュ１５８０をフラッシュすることができる。命令キャッシュ１５８０の論理（例えば、制御回路１５８２）は、コンテナコードキーを使用して、暗号化コンテナコードイメージを解読し、プロセッサパイプラインにおいて実行され得る解読されたコンテナコード（または命令）を取得するように設定またはプログラムされ得る。加えて、データキャッシュ１５８６はまた、フラッシュされてもよく、その論理（例えば、制御回路１５８８）はまた、暗号化コンテナコードイメージを実行することによってインスタンス化されるプロセスに関連付けられたデータキーを使用するように設定されてもよい。１８２４において、命令キャッシュ１５８０は、そのエントリポイントにおいて暗号化コンテナコードイメージの解読を開始し、第１のコンテナプロセス１５４０をインスタンス化する。
１８３０において、ライブラリの書き込み可能領域は、ライブラリを呼び出し得るコンテナプロセスのアドレス空間にコピーされる。ライブラリおよびアプリケーションは、特定のデータセクション（例えば、変数）と、一部の場合では、ライブラリまたはアプリケーションの実行全体を通して更新され得るそれらのバイナリ内の他のセクションとを含み得る。したがって、これらの書き込み可能なセクションは、異なるコンテナプロセスによって共有されないが、その代わりに、ライブラリまたはアプリケーションを呼び出し得る各コンテナプロセスのアドレス空間に書き込まれる。したがって、１８３０において、第１のコンテナプロセス１５４０は、ライブラリコードイメージ（例えば、バイナリ）の書き込み可能データセクション（および、もしあれば、書き込み可能である他のセクション）を、第１のコンテナプロセス１５４０、およびライブラリを呼び出す任意の他のコンテナプロセスのアドレス空間にコピーすることができる。書き込み可能なデータセクションがコピーされると、プロセスごとのメモリにわたってハッシュを計算することができる。
１８３２において、ライブラリイメージを検証することができる。キーハンドルからのライブラリイメージハッシュは、１８３０において計算された対応する書き込み可能データハッシュとともに読み出され得る。キーハンドルが暗号化されている場合、ライブラリイメージハッシュを読み出すことができるように、キーハンドルを解読することができる。ルックアップは、トラステッドライブラリハッシュリストにおいて実行され得る。ライブラリイメージハッシュまたは書き込み可能データハッシュが見つからない場合、ライブラリコードイメージは実行されず、エラーを返すか、またはプログラムをクラッシュさせることができる。ＶｅｒｉｆｙＨａｓｈ命令１６２４は、ライブラリキーがライブラリイメージのハッシュを暗号化するために使用された場合に、予期されるイメージハッシュが暗号化ライブラリキーに対応することを検証するために使用され得る。
代替的に、ライブラリイメージまたはアプリケーションの発行者のデジタル署名を検証に使用することができる。ライブラリイメージ（またはアプリケーション）のデジタル署名が書き込み可能データセクションの初期値のハッシュと一致する場合、ライブラリイメージ（またはアプリケーション）が検証される。そうでない場合、エラーを返すことができる。
１８３２における検証が成功した場合、１８３４において、プロセス１５４０は、どのライブラリコードイメージがロードされるべきかを識別することができ、識別されたライブラリコードイメージのための仮想テーブル（ｖｔａｂｌｅ）に検証された暗号化ライブラリキーをコピーすることができ、これは、識別されたライブラリコードイメージが信頼できることを示す。
図１８Ｃを参照すると、１８４０において、共有ライブラリは、メモリアドレス（例えば、暗号化ライブラリイメージのメモリ位置の線形アドレスおよび／またはライブラリがロードされる場所の論理ベースアドレス）および暗号化ライブラリキーを渡す新しい命令（例えば、ＫＣａｌｌ）を使用して呼び出すことができる。命令が発行されると、制御は１８４２でプロセッサ１５２０に渡される。１８４４において、１８４０における命令において渡された暗号化ライブラリキーは、プロセッサキーを用いて解読することができる。加えて、戻りアドレスおよび呼び出し元の暗号化コードキーのアドレス（例えば、第１のコンテナプロセス１５４０のための暗号化コードキーのアドレス、または暗号化コードキー自体がコールスタック上に記憶され得る）が、スタックメモリ上にプッシュされ得る。また、共有ライブラリのコードキーをレジスタに記憶することができ、命令ポインタは、ロードされたライブラリコードイメージの供給されたメモリアドレスにジャンプすることができる。
１８４４において、プロセッサ１５２０は、任意の現在記憶されている命令の命令キャッシュ１５８０をフラッシュすることができるが、コンテナプロセスおよび共有ライブラリからの両方のコードは、アドレスによって区別されるので、命令キャッシュ内に共存することができる。命令キャッシュ１５８０の論理（例えば、制御回路１５８２）は、ライブラリキーを使用して、暗号化ライブラリイメージを解読し、プロセッサパイプラインにおいて実行され得る解読されたライブラリコード（または命令）を取得するように設定またはプログラムされ得る。ライブラリコードは、データキーが生成されたプロセスによって呼び出されたときにアクセスおよび／または操作するデータを暗号化および解読するために同じデータキーを使用するので、データキャッシュ１５８６のためにプログラムされたデータのプロセスキーは変更されない。
１８４６において、命令キャッシュ１５８０は、暗号化ライブラリイメージの解読を開始する。命令キャッシュ１５８０は、ライブラリコードイメージ内のコードを解読するために、その論理にプログラムされたライブラリキーを使用する。データキャッシュ１５８６は、その実行中にライブラリコードによってアクセスおよび／または操作されるデータを解読および暗号化するために、プロセスのためのデータキーを使用する。
共有ライブラリが実行を終了すると、制御は、新しい命令（例えば、ＫＲｅｔ）を使用して、呼び出し元（例えば、第１のコンテナプロセス１５４０）に戻され得る。１８５０において、戻りアドレスおよび呼び出し元の暗号化キーがスタックから取得される。命令キャッシュ１５８０の論理（例えば、制御回路１５８２）は、プロセスのコードキーを使用するように設定またはプログラムすることができ、これは、プロセッサキーを使用して呼び出し元の暗号化キーを解読することによって取得することができる。データキャッシュ１５８６のために既にプログラムされているプロセスのデータキーは変更されず、データは、プロセスが実行されている間、同じデータキーを使用して解読および暗号化を続けることができる。
図１９、２０および２１は、それぞれ、同じ共有ライブラリを呼び出す２つの同時プロセスに関連するデータおよびコードのための種々の可能なメモリレイアウトを示すブロック図である。図１９は、２つのコンテナプロセスＡおよびＢが共有ライブラリＸを呼び出し、ライブラリコードのみが２つのプロセスＡおよびＢの間で共有されるシナリオにおけるデータおよびコードのための可能なメモリレイアウト１９００のブロック図である。２つのコンテナプロセスのために割り当てられたメモリは、プロセスＡのための第１の線形空間１９１０と、プロセスＢのための第２の線形空間１９２０とを含む。ライブラリＸ１９３０は、両方のプロセスによって呼び出されるが、ライブラリＸのコードのみが共有される（例えば、ライブラリＸに属するデータは共有されなくてもよい）。ライブラリＸに関連付けられたコードは、暗号化されたコード１９３２として物理レベルで記憶され、ライブラリＸについて生成された（または導出された）ライブラリコードキーを使用して暗号化および解読される。
図１９の例では、プロセスＡの暗号化データ１９１２は、プロセスＢと共有されず、．ｒｏｄａｔａ１９１４、．ｄａｔａ１９１５、．ｂｓｓ１９１６、ヒープ１９１７、およびスタック１９１８によって示されるように、プロセスＡ線形空間１９１０にのみマッピングされ得る。プロセスＢの暗号化データ１９２２は、プロセスＡと共有されず、．ｒｏｄａｔａ１９２４、．ｄａｔａ１９２５、．ｂｓｓ１９２６、ヒープ１９２７、およびスタック１９２８によって示されるように、プロセスＢ線形空間１９２０にのみマッピングされ得る。しかしながら、この例では、ライブラリＸの暗号化されたコード１９３２の同じコピーが、．ｔｅｘｔ（ｃｏｄｅ）１９３３Ａおよび１９３３Ｂによって示されるように、プロセスＡおよびプロセスＢによって共有され得る。
全てのデータアクセスは、データがそれぞれ記憶され、取り出される場合に、データを暗号化および解読するために現在のプロセスごとのデータキーを使用する。例えば、物理レベルでは、プロセスＡに関連付けられたデータは、暗号化データ１９１２として記憶され、プロセスＡのために生成された（または導出された）データキーを使用して暗号化される。プロセスＢに関連付けられたデータは、暗号化データ１９２２として記憶され、プロセスＢのために生成された（または導出された）データキーを使用して暗号化される。この例では、「．ｒｏｄａｔａ」と示される定数データは、プログラムバイナリからの値でそれぞれ初期化される読み出し専用グローバル割り当てを含み、「．ｂｓｓ」と示される非初期化データは、プログラムが開始するときにゼロにされたグローバル割り当てを含む。また、各プロセスは、図１９に示されるもの以外のコードおよびデータも含むことに留意されたい。
図２０は、２つのコンテナプロセスＣおよびＤが共有ライブラリＹを呼び出すシナリオにおけるデータおよびコードのための可能なメモリレイアウト２０００のブロック図である。ライブラリコードおよびグローバル変数は、２つのプロセスＣとＤとの間で共有される。２つのコンテナプロセスに割り当てられたメモリは、プロセスＣのための第１の線形空間２０１０と、プロセスＤのための第２の線形空間２０２０とを含む。ライブラリＹ２０３０は、両方のプロセスによって呼び出され、ライブラリＹに関連付けられたコードおよびグローバル変数の両方が共有される。ライブラリＹに関連するコードおよびグローバル変数は、暗号化されたコードおよびデータ２０３２として物理レベルで記憶され、ライブラリＹに対して生成された（または導出された）ライブラリコード／データキーを使用して暗号化および解読される。
図２０の例では、プロセスＣの暗号化データ２０１２は、プロセスＤと共有されず、．ｄａｔａ２０１５、．ｂｓｓ２０１６、ヒープ２０１７、およびスタック２０１８によって示されるように、プロセスＣ線形空間２０１０にのみマッピングされ得る。プロセスＤの暗号化データ２０２２は、プロセスＣと共有されず、．ｄａｔａ２０２５、．ｂｓｓ２０２６、ヒープ２０２７、およびスタック２０２８によって示されるように、プロセスＤ線形空間２０２０にのみマッピングされ得る。しかしながら、この例では、ライブラリＹのコードおよびデータ（すなわち、グローバル変数）の両方が、プロセスＣおよびプロセスＤによって共有される。ライブラリＹの暗号化コード２０３２の同じコピーは、．ｔｅｘｔ（ｃｏｄｅ）２０３３Ａおよび２０３３Ｂによって示されるように、プロセスＣおよびプロセスＤによって共有されてもよく、グローバル変数の同じコピーは、．ｒｏｄａｔａ２０３４Ａおよび２０３４Ｂによって示されるように、プロセスＣおよびプロセスＤによって共有されてもよい。
この例では、．ｒｏｄａｔａグローバル割り当てへのデータアクセス（例えば、ページテーブル内の読み出し専用許可を有するＲＩＰ（命令ポインタレジスタ）相対アクセスを使用するもの）は、ライブラリ固有コード／ｒｏｄａｔａキーを自動的に使用する。ライブラリ特有のコード／ｒｏｄａｔａキーがデータアクセスのためにいつ使用されるべきかをプロセッサに示す代替の方法は、．ｒｏｄａｔａセクションの範囲をプロセッサに、例えばライブラリのためのキーハンドルに記憶された範囲指定から初期化されるレジスタに示すことである。ＲＩＰ関連アクセスが常に実行されることをコンパイラが保証できないように、ポインタが一定のグローバル変数に対して生成される場合、コンパイラは、正しい機能をサポートするために、例えば、．ｄａｔａにポインタを移動させることができる。ページ許可は、オペレーティングシステムの制御下にあり、この場合、誤ったキーが使用される可能性があるが、ページ許可は、依然として、この手法を使用してデータにアクセスおよび／またはデータを操作することができない。
他のデータアクセスは、データがそれぞれ記憶され、取り出される場合に、データを暗号化および解読するために現在のプロセスごとのデータキーを使用する。例えば、物理レベルでは、プロセスＣに関連付けられたデータは、暗号化データ２０１２として記憶され、プロセスＣのために生成された（または導出された）データキーを使用して暗号化される。プロセスＤに関連付けられたデータは、暗号化データ２０２２として記憶され、プロセスＤのために生成された（または導出された）データキーを使用して暗号化される。
図２１は、２つのコンテナプロセスＥおよびＦが共有ライブラリＺを呼び出すシナリオのための可能なメモリレイアウト２１００のブロック図である。ライブラリコードおよびグローバル変数は、２つのプロセスＥおよびＦの間で共有される。したがって、ライブラリＺの暗号化されたコードブロック２１３２の同じコピーは、．ｔｅｘｔ（ｃｏｄｅ）２１３３Ａおよび２１３３Ｂによって示されるように、プロセスＥおよびプロセスＦによって共有されてもよく、グローバル変数の同じコピーは、．ｒｏｄａｔａ２１３４Ａおよび２１３４Ｂによって示されるように、プロセスＥおよびプロセスＦによって共有されてもよい。２つのコンテナプロセスに割り当てられたメモリは、プロセスＥのための第１の線形空間２１１０と、プロセスＦのための第２の線形空間２１２０とを含む。ライブラリＺ２１３０は、両方のプロセスによって呼び出され、ライブラリＺに関連付けられたコードおよびグローバル変数の両方が共有される。
しかしながら、このシナリオでは、位置に依存しない暗号バインディングがライブラリコンテンツに使用される。したがって、ライブラリＺに関連付けられたコードおよびグローバル変数は、コードおよびデータの各ブロックの暗号化が絶対線形アドレスではなくライブラリの先頭からの線形オフセットにバインドされる物理レベルで記憶される。プロセスＥがライブラリＺを呼び出すと、プロセスＥにおけるライブラリＺのベースアドレス２１１２が新しいレジスタ（例えば、ＫＬｉｎＢａｓｅレジスタ）に記憶される。同様に、プロセスＦがライブラリＺを呼び出すと、プロセスＦにおけるライブラリＺのベースアドレス２１２２が新しいレジスタ（例えば、ＫＬｉｎＢａｓｅレジスタ）に記憶される。本明細書で前述した新しい命令（例えば、ＫＣａｌｌおよびＫＲｅｔ）を使用して、新しいレジスタ（例えば、ＫＬｉｎＢａｓｅレジスタ）を更新することができる。
図２２は、一実施形態による、呼び出しコンテナプロセスのための共有ライブラリコードイメージをロードすることに関連付けられた例示的なプロセスを示す例示的なフロー図２２００である。フロー図２２００に対応する１または複数の動作は、マルチテナントシステム１５００などのマルチテナントシステムのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、マルチテナントプラットフォーム１５１０内のセキュリティエンジン１５３０のセキュアローダ１５２３などのセキュアローダによって実行され得る。一例では、フロー図２２００の動作は、コンテナプロセスがマルチテナントシステム内の共有ライブラリを呼び出すことを試みるときに実行されてもよい。
２２０２において、セキュアローダは、共有ライブラリをロードするための要求をコンテナプロセス（例えば、１５４０）から受信することができる。ライブラリロード要求は、ライブラリイメージハッシュ（例えば、１８０４）などの信頼できる暗号識別情報を含み得る。２２０４において、セキュアローダは、メモリに記憶され得る暗号化ライブラリコードイメージをファイルシステムから取り出す。２２０６において、取り出されたコンテンツ（例えば、暗号化ライブラリコードイメージ）がライブラリ要求内の暗号識別情報（例えば、ライブラリイメージハッシュ）と一致するかどうかについての判定が行われる。一例では、暗号化ライブラリキーは、プロセッサキーによって解読され、解読されたライブラリキーは、取り出された暗号化ライブラリコードイメージを解読するために使用される。ライブラリの暗号識別情報は、ライブラリバイナリのデジタル署名証明書に基づいて検証することができる。バイナリの作成者は、供給者（例えば、一意の完全修飾ドメイン名）、ライブラリ名、バージョン、バイナリコードおよび定数（すなわち、読み出し専用）データのハッシュ、書き込み可能データの初期値のハッシュなどのメタデータに対して計算されたデジタル署名証明書を提供することができる。セキュリティエンジンは、ライブラリに関連付けられたデジタル署名を検証することができる。
取り出されたコンテンツがライブラリ要求内の暗号識別情報と一致しない場合、２２０８で適切なエラーコードを返すことができ、ライブラリイメージをロードすることはできない。取り出されたコンテンツがライブラリ要求内の暗号識別情報と一致しない場合、２２１０において、セキュアローダは、ライブラリコードページを他のプロセスと共有されるものとしてマッピングすることができる。複数のデータキーがサポートされる場合、定数データ（例えば、ｒｏｄａｔａ）である。加えて、セキュアローダは、プロセス固有のデータキーを使用して他のライブラリページを作成する。
図２３を参照すると、一実施形態によるマルチテナントプラットフォーム１５１０の追加の可能な詳細とともにブロック図が示されている。マルチテナントプラットフォーム１５１０は、セキュアユーザ割り込み機能を含む。マルチテナントプラットフォーム１５１０は、アプリケーション１５４２を実行している第１のコンテナプロセス１５４０と、アプリケーション１５５２を実行している第２のコンテナプロセス１５５０とを示している。簡単にするために、ライブラリは図示されず、暗号キャッシュ１５８０および１５８６は示されていない。しかしながら、ユーザ割り込みモジュール２３２０は、セキュリティエンジン１５３０の一部として示されている。加えて、第１のコンテナプロセス１５４０は、被呼び出しプロセス（または受信者）として示されており、第２のコンテナプロセス１５５０は、呼び出しプロセス（または送信者）として示されている。したがって、被呼び出しプロセスとして、第１のコンテナプロセス１５４０は、ユーザ割り込み（ＵＩ）ハンドラ２３４２および一意のプロセス識別子２３４４を含む。第２のコンテナプロセス１５５０は、呼び出しプロセスとして、ユーザ割り込み（ＵＩ）ハンドラ２３５２と、ユーザ割り込みターゲットテーブル（ＵＩＴＴ）２３５４とを含む。少なくとも一部の実施形態では、第１のコンテナプロセス１５４０および第２のコンテナプロセス１５５０のコードイメージは、本明細書でさらに説明されるように、非同期割り込みを処理するためのセキュアハンドラ２３４０および２３５０をそれぞれ含み得る。
コンテナ間の安全な通信を保証するために、ユーザ割り込み機能の一実施形態は、割り込みをユーザ空間に直接配信することを可能にする。これは、２つのプロセス（例えば、第１のコンテナプロセス１５４０と第２のコンテナプロセス１５５０）間の直接通信を可能にする。それはまた、必要とせずにデバイスとプロセスとの間の直接通信を可能にする。これらの直接通信は、ホストオペレーティングシステム１５２２などのオペレーティングシステムによる介入を必要としない。オペレーティングシステムは、ユーザ割り込みをセットアップするための何らかの初期サポートを提供することができる。少なくとも１つの実施形態では、ユーザ割り込み機能は、セキュリティエンジン１５３０の一部として構成され得るユーザ割り込みモジュール２３２０を使用して初期化され得る。
マルチテナントプラットフォーム１５１０におけるユーザ割り込みの例示的な一般的なフローが図２３に示されている。この例示的な一般的フローでは、プロセスごとのコードキーおよびデータキー（および、もしあれば、ライブラリキー）は、本明細書で前述したように既に確立されている。第１のコンテナが起動されると、２３０１Ａにおいて、通信のために第１のコンテナプロセス１５４０とセキュリティエンジン１５３０との間にセキュアユーザ割り込みチャネルが確立される。同様に、２３０１Ｂにおいて、第２のコンテナが起動されると、通信のために第２のコンテナプロセス１５４０とセキュリティエンジン１５３０との間にセキュアユーザ割り込みチャネルが確立される。第１のコンテナプロセス１５４０が第２のコンテナプロセス１５５０とのプロセス間通信を開始すると、２３０２で、第１のコンテナプロセスは、プロセス間通信（ＩＰＣ）割り込み登録要求をサブミットして、自身を割り込み受信者として登録する。登録の一部として、割り込み受信者（例えば、１５４０）は、ＵＩハンドラコードの線形アドレスをレジスタ（例えば、ＭＳＲ）に記憶することによって、ユーザスレッドごとの割り込みハンドラ２３４２をプログラムする。割り込みハンドラ２３４２は、割り込みが送信者によってトリガされるときはいつでも割り込みを処理する。
２３０３において、ＩＰＣ割り込み登録要求を受信すると、セキュアプロセッサは、通信コンテナプロセス（例えば、１５４０および１５５０）間で使用される共有割り込みキーを生成するようにキー管理ハードウェア１５３２に要求する。キー管理ハードウェア１５３２は、割り込みキー（または割り込みキーのためのキーハンドル）をセキュリティエンジン１５３０に送信する。セキュリティエンジンは、ハードウェアキーを用いて割り込みキーを暗号化して、暗号化割り込みキーを生成する。
２３０４において、セキュリティエンジン１５３０は、暗号化された割り込みキーをＩＰＣ割り込み受信者（例えば、第１のコンテナプロセス１５４０）と共有する。セキュリティエンジン１５３０は、割り込み受信者（例えば、第１のコンテナプロセス１５４０）のためのメモリ内の一意のプロセス割り込み記述子（ＵＰＩＤ）を割り当て、初期化する。例えば、暗号化された割り込みキーは、ＵＰＩＤ内の、ユーザ割り込み通知処理中に現在予約および／または無視されているビット位置に記憶されてもよい。セキュリティエンジン１５３０はまた、モデル固有レジスタ（ＭＳＲ）などのユーザ割り込み関連レジスタをポピュレートしてもよい。一例では、ＩＡ３２＿ＵＩＮＴＲ＿ＨＡＮＤＬＥＲ、ＩＡ３２＿ＵＩＮＴＲ＿ＳＴＡＣＫＡＤＪＵＳＴ、およびＩＡ３２＿ＵＩＮＴＲ＿ＭＩＳＣなどのＭＳＲがポピュレートされてもよい。
Figure 2023514484000002
２３０５において、割り込み送信者（例えば、第２のコンテナプロセス１５５０）は、割り込み登録を通知される。２３０６において、割り込み送信者（例えば、第２のコンテナプロセス１５５０）は、ＩＰＣ割り込みのために自身をセキュリティエンジン１５３０に登録する。割り込み送信者を登録するために、セキュリティエンジン１５３０は、送信者のスレッドごとのターゲットテーブル（ＵＩＴＴ）２３５４内に割り込みに関する新しいエントリを追加する。ＵＩＴＴエントリは、受信者のＵＰＩＤの線形アドレスと、送信されるＩＰＣ割り込みのユーザベクトルとを含む。加えて、暗号化された割り込みキーは、ＵＩＴＴエントリに記憶されてもよい。セキュリティエンジンは、２３０１Ｂにおいて、共有割り込みキー（または潜在的にハードウェアキー）を用いてＵＩＴＴエントリを暗号化し、ＵＩＴＴエントリインデックス、第２のプロセスが開始し得る割り込みを第２のプロセスが開始する他の割り込みから区別する割り込み番号などの割り込み識別子、受信者プロセス（例えば、第１のコンテナプロセス１５４０）に関する情報などを、初期設定された通信チャネルを介して送信者に返す。例示的な一実装形態では、ＵＩＴＴテーブル内のＵＩＴＴエントリは、以下と同じまたは同様のフォーマットおよび情報を有することができる。
Figure 2023514484000003
２３０７において、送信者は、ＳＥＮＤＵＩＰＩ（ＵＩＴＴ＿ＩＮＤＥＸ）などの割り込み命令を使用することによって、ＩＰＣ割り込み要求を生成することができる。プロセッサ１５２０は、ＵＩＴＴエントリが有効であることを検証することができ、次いで、ＵＩＴＴエントリ内に記憶された受信者の線形アドレスに基づいて受信者のＵＰＩＤを特定することができる。次に、プロセッサ１５２０は、受信者のＵＩハンドラを呼び出すことができ、受信者および送信者は、プロセス間通信を開始することができる。共有割り込みキーは、プロセス間通信が確立されている間、受信者と送信者との間の通信に使用することができる。例えば、共有割り込みキーは、プロセス間で共有されるメッセージまたは他のデータを暗号化および解読するために使用されてもよい。
図２４は、ユーザ割り込み中に使用される情報の選択された部分を示すブロック図である。割り込み送信者がプロセッサ２４２０内のセキュリティエンジンに登録すると、プロセッサは、送信者ユーザ割り込みターゲットテーブル（ＵＩＴＴ）２４１０にエントリ２４３０を追加して、割り込み送信者によって必要とされる情報を提供し、割り込みを正常に発行し、特定のコンテナプロセスとのプロセス間通信を確立することができる。プロセスは、ＵＩＴＴアドレス２４０２を使用して、ＵＩＴＴエントリ２４３０を適切なメモリ位置に記憶することができる。他の情報に加えて、ＵＩＴＴエントリ２４３０は、割り込み受信者のユーザプロセス割り込み記述子（ＵＰＩＤ）２４３６の線形アドレス、ハードウェアキーによって暗号化された共有割り込みキー２４３４（または共有割り込みキー用のキーハンドル）、およびユーザベクトル２４３２を含み得る。ユーザベクトル２４３２は、送信者を識別することができ、送信者の割り込みハンドラ２３５２のメモリ位置を含み得る。受信者のＵＰＩＤ２４３６は、割り込み後要求（ＰＩＲ）２４４０に記憶することができる。
図２５は、一実施形態によるマルチテナント環境におけるコンテナプロセス間のプロセス間通信に関連付けられた例示的な動作のフロー図２５００を示している。フロー図２５００の１または複数の動作は、マルチテナントプラットフォーム１５１０などのマルチテナントプラットフォームのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、セキュリティエンジン（例えば、１５３０）、ｉＣａｃｈｅ（例えば、１５８０）などの命令キャッシュを含むプロセッサ（例えば、１５２０）、第１のコンテナプロセス（例えば、１５４０）、および第２のコンテナプロセス（例えば、１５５０）によって実行することができる。マルチテナントプラットフォーム１５１０の特定のエンティティを参照して特定の動作および通信が図２５に示されているが、これは例示の目的で行われており、マルチテナントプラットフォーム１５１０の種々の他の構成が可能であり、命令および／または動作は、一部の実施形態および実装形態において、異なるエンティティによって組み合わされ、分離され、または実行され得ることを理解されたい。
２５０２に示すように、第１のコンテナプロセス１５４０は、マルチテナントプラットフォーム１５１０上で実行されている。また、２５０４に示すように、第２のコンテナプロセス１５５０は、マルチテナントプラットフォーム１５１０上で実行されている。コンテナプロセス１５４０および１５５０は、本明細書で前述したように、暗号コンピューティングを使用して、プロセスごとのキーで構成され得る。
２５０６において、第１のコンテナプロセス１５４０は、第２のコンテナプロセス１５５０からのプロセス間通信（ＩＰＣ）割り込みのための割り込み受信者としてプロセッサ１５２０に登録する。この登録は、第１のコンテナプロセス１５４０が登録要求をセキュリティエンジンに送信する際に、セキュリティエンジン１５３０を介して処理される。２５０８において、セキュリティエンジンは、第１のコンテナプロセス１５４０のためのメモリ内のプロセスごとの一意のプロセス割り込み記述子（ＵＰＩＤ）（例えば、２３４４）を割り当て、初期化する。加えて、セキュリティエンジン１５３０はまた、第１のコンテナプロセス１５４０のために、ユーザ割り込み関連レジスタ（例えば、ＭＳＲ）およびプロセスごとユーザ割り込みハンドラ（例えば、２３４２）をプログラムすることができる。
２５１０において、セキュリティエンジン１５３０は、例えば、キー管理ハードウェア（例えば、１５３２）を介して、第１のコンテナプロセスおよび第２のコンテナプロセス１５４０および１５５０のための共有割り込みキーを生成することができる。セキュリティエンジン１５３０は、ハードウェアキー（例えば、プロセッサキー）を用いて割り込みキーを暗号化することができる。２５１２において、暗号化された共有割り込みキーは、第１のコンテナプロセス１５４０に渡され得る。
２５００の図は、共有割り込みキーがキー管理ハードウェアによって生成され、次いで、第１のコンテナプロセスおよび第２のコンテナプロセスに渡される前にハードウェアキーで暗号化される一実施形態を説明することに留意されたい。他の実施形態では、本明細書で前述したように、割り込みキーを導出することができる。この他の実施形態では、一意のキー識別子が生成され、実際の共有割り込みキーは、ハードウェアキーを使用して、一部の場合では何らかの定数データとともに一意のキー識別子を暗号化することによって導出することができる。したがって、暗号化された割り込みキーではなく、一意のキー識別子が、第１のコンテナプロセスおよび第２のコンテナプロセス１５４０および１５５０に渡される。
２５１４において、セキュリティエンジンは、第２のコンテナプロセス１５５０のＵＩＴＴのエントリを作成することができる。エントリは、第１のコンテナプロセスのＵＰＩＤの線形アドレスおよび暗号化された共有割り込みキー（または暗号化された共有割り込みキーのためのキーハンドル）を含み得る。エントリは、特定の割り込みを識別する番号であり得る割り込み番号も含み得る。一実施形態では、暗号化された共有割り込みキーは、エントリの先頭またはその付近に記憶することができ、エントリの残りは、（暗号化される前に）共有割り込みキーで暗号化することができる。別の実施形態では、エントリ全体をハードウェアキーで暗号化することができる。セキュリティエンジン１５３０は、第２のコンテナプロセス１５５０のためのＵＩＴＴテーブルにＵＩＴＴエントリを記憶することができる。
２５１６において、セキュリティエンジン１５３０は、第２のコンテナプロセス１５５０に割り込み登録を通知する。第２のコンテナプロセスは、自身をＩＰＣ割り込みの割り込み送信者として登録することができる。２５１８において、セキュリティエンジンは、ＵＩＴＴエントリインデックス、割り込み番号、および第１のコンテナプロセス１５４０に関する情報を、以前に確立されたセキュアな通信チャネルを介して第２のコンテナプロセス１５５０に返すことができる。
２５２０において、第２のコンテナプロセス１５５０は、命令を介して、第１のコンテナプロセス１５４０のためにプロセッサによって割り込みが呼び出されることを要求することができる。命令は、プロセッサ１５２０が、どの割り込みを呼び出すべきか、どのエンティティが割り込み受信者であるか、およびどのコードが呼び出されるべきか（例えば、ＵＩハンドラ２３４２）を決定するためにＵＩＴＴエントリを見つけることができるように、ＵＩＴＴインデックスをパラメータとして含み得る。例えば、命令はＳＥＮＤＵＩＰＩ（ＵＩＴＴ＿ＩＮＤＥＸ）であってもよい。命令に応答して、２５２２において、プロセッサ１５２０は、ＵＩＴＴインデックスパラメータを使用して、送信者のＵＩＴＴ（例えば、２３５４）内のＵＩＴＴエントリを見つけることができる。プロセッサは、受信者のＵＰＩＤの線形アドレスをＵＩＴＴエントリから引き出し、線形アドレスを使用して受信者のＵＰＩＤを読み出すことができる。ＵＰＩＤ内の情報は、どの割り込みを呼び出すか、どのプロセスが割り込みを受信しているか、およびどのコードを実行するかを示す。２５２４において、第１のコンテナプロセス１５４０は、それ自体のＵＩハンドラ（例えば、２３４２）を呼び出して、割り込みを処理する。したがって、割り込みは、特権ソフトウェア（例えば、オペレーティングシステム割り込みハンドラ）を必要とせずに安全に達成される。代わりに、受信者コンテナプロセスは、それ自体のＵＩハンドラを実行する。さらに、第１のコンテナプロセスおよび第２のコンテナプロセスがデータを共有する場合、データは、第１のコンテナプロセスおよび第２のコンテナプロセス以外のソフトウェアから隠蔽された共有割り込みキーを使用して暗号化および解読することができる。ハードウェアキーによって暗号化された（または、割り込みキーを導出するためにハードウェアキーによる暗号化を必要とする一意のキー識別子である）共有割り込みキーの使用は、ホストオペレーティングシステム１５２２などの特権ソフトウェアが共有データにアクセスしたり、またはアクセスされた場合に共有データを理解したりすることを防止する。
図２６は、一実施形態によるマルチテナント環境における非同期イベント／割り込み処理に関連する動作の例示的なフロー図２６００を示している。ハードウェアデバイス２６０１およびマルチテナントプラットフォーム（例えば、１５１０）の種々のエンティティは、コードおよびデータを特権ソフトウェアに公開することなく、第１のコンテナプロセス１５４０がハードウェアデバイス２６０１からのイベント／割り込みを処理することを可能にするために通信し、動作を実行することができる。フロー図２６００の１または複数の動作は、マルチテナントプラットフォーム１５１０などのマルチテナントプラットフォームのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、ハードウェアデバイス（例えば、２６０１）、セキュリティエンジン（例えば、１５３０）、ｉＣａｃｈｅ（例えば、１５８０）などの命令キャッシュを含むプロセッサ（例えば、１５２０）、およびコンテナプロセス（例えば、１５４０）によって実行することができる。マルチテナントプラットフォーム１５１０の特定のエンティティを参照して特定の動作および通信が図２６に示されているが、これは例示の目的で行われており、マルチテナントプラットフォーム１５１０の種々の他の構成が可能であり、命令および／または動作は、一部の実施形態および実装形態において、異なるエンティティによって組み合わされ、分離され、または実行され得ることを理解されたい。
概して、非同期割り込みは、ハードウェアデバイスによって生成され、プロセッサによって検出される電気信号に対応するイベントであり得、プロセッサによって実行される命令のシーケンスは、それに応答して変更され得る。コンテナが実行されているとき、コンテキストスイッチ、コンテナのためのデバイス入力／出力（Ｉ／Ｏ）などを引き起こし得るタイマ割り込みを含む非同期イベントが発生し得る。ユーザ割り込みプロセスは、マルチテナント環境において、特権ソフトウェアを含む他のソフトウェアからデータおよびコードを保護するように構成され得る。用途には、汎用タイマおよびデバイスＩ／Ｏ割り込み（デバイスがユーザ割り込みを生成し得ると仮定する）、またはＩ／Ｏスタック（例えば、ユーザ空間ネットワーキングおよびトランスポート）のためのイベント駆動型ディスパッチが含まれ得るが、必ずしもそれらに限定されない。
２６０２に示すように、第１のコンテナプロセス１５４０は、マルチテナントプラットフォーム１５１０上で実行されている。第１のコンテナプロセス１５４０は、本明細書で前述したように、暗号コンピューティングを使用してプロセスごとのキーで構成され得る。
２６０４において、第１のコンテナプロセス１５４０は、ハードウェアデバイス２６０１からのデバイス割り込みに対する割り込み受信者としてプロセッサ１５２０に登録する。この登録は、第１のコンテナプロセス１５４０が登録要求をセキュリティエンジンに送信する際に、セキュリティエンジン１５３０を介して処理される。２６０６において、セキュリティエンジンは、第１のコンテナプロセス１５４０のためのメモリ内のプロセスごとの一意のプロセス割り込み記述子（ＵＰＩＤ）（例えば、２３４４）を割り当て、初期化する。加えて、セキュリティエンジン１５３０はまた、第１のコンテナプロセス１５４０のために、ユーザ割り込み関連レジスタ（例えば、ＭＳＲ）およびプロセスごとユーザ割り込みハンドラ（例えば、２３４２）をプログラムすることができる。
２６０８において、セキュリティエンジン１５３０は、例えば、キー管理ハードウェア（例えば、１５３２）を介して、第１のコンテナプロセス１５４０およびハードウェアデバイス２６０１のためのプロセス－デバイス共有割り込みキーを生成することができる。セキュリティエンジン１５３０は、ハードウェアキー（例えば、プロセッサキー）を用いてプロセス－デバイス共有割り込みキーを暗号化することができる。２６１０において、暗号化されたプロセス－デバイス共有割り込みキーは、第１のコンテナプロセス１５４０に渡され得る。
２６００の図は、プロセス－デバイス共有割り込みキーがキー管理ハードウェアによって生成され、次いで第１のコンテナプロセスに渡される前にハードウェアキーで暗号化される一実施形態を説明しているが、他の実施形態では、本明細書で前述したように、割り込みキーを導出することができる。この他の実施形態では、一意のキー識別子が生成され、実際のプロセス－デバイス共有割り込みキーは、ハードウェアキーを使用して、一部の場合では何らかの定数データとともに一意のキー識別子を暗号化することによって導出することができる。したがって、暗号化されたプロセス－デバイス共有割り込みキーではなく、一意のキー識別子が、第１のコンテナプロセス１５４０およびハードウェアデバイス２６０１に渡される。
２６１２において、セキュリティエンジンは、ハードウェアデバイス２６０１のＵＩＴＴのエントリを作成することができる。エントリは、第１のコンテナプロセスのＵＰＩＤの線形アドレスおよび暗号化されたプロセス－デバイス共有割り込みキー（または暗号化されたプロセス－デバイス共有割り込みキーのためのキーハンドル）を含み得る。エントリは、特定の割り込みを識別する番号であり得る割り込み番号も含み得る。一実施形態では、暗号化された共有割り込みキーは、エントリの先頭またはその付近に記憶することができ、エントリの残りは、（暗号化される前に）共有割り込みキーで暗号化することができる。別の実施形態では、エントリ全体をハードウェアキーで暗号化することができる。セキュリティエンジン１５３０は、ＵＩＴＴエントリをハードウェアデバイス２６０１のＵＩＴＴテーブルに記憶することができる。
２６１４において、セキュリティエンジン１５３０は、ハードウェアデバイス２６０１に割り込み登録を通知する。ハードウェアデバイス２６０１は、デバイス割り込みの割り込み送信者として自身を登録することができる。２６１６において、セキュリティエンジンは、ＵＩＴＴエントリインデックス、割り込み番号、および第１のコンテナプロセス１５４０に関する情報をハードウェアデバイス２６０１に返すことができる。
２６１８で、ハードウェアデバイス２６０１は、命令を介して、第１のコンテナプロセス１５４０のためにプロセッサによって割り込みが呼び出されることを要求することができる。命令は、プロセッサ１５２０が、どの割り込みを呼び出すべきか、どのエンティティが割り込み受信者であるか、およびどのコードが呼び出されるべきか（例えば、ＵＩハンドラ２３４２）を決定するためにＵＩＴＴエントリを見つけることができるように、ＵＩＴＴインデックスをパラメータとして含み得る。例えば、命令はＳＥＮＤＵＩＰＩ（ＵＩＴＴ＿ＩＮＤＥＸ）であってもよい。命令に応答して、２６２０において、プロセッサ１５２０は、ＵＩＴＴインデックスパラメータを使用して、送信者のＵＩＴＴ（例えば、ハードウェアデバイスのＵＩＴＴ）内のＵＩＴＴエントリを見つけることができる。プロセッサは、受信者のＵＰＩＤの線形アドレスをＵＩＴＴエントリから引き出し、線形アドレスを使用して受信者のＵＰＩＤを読み出すことができる。ＵＰＩＤ内の情報は、どの割り込みを呼び出すか、どのプロセスが割り込みを受信しているか、およびどのコードを実行するかを示す。２６２２において、第１のコンテナプロセス１５４０は、それ自体のＵＩハンドラ（例えば、２３４２）を呼び出して、割り込みを処理する。したがって、割り込みは、オペレーティングシステムの割り込みハンドラなどの特権ソフトウェアを関与させることなく安全に達成される。代わりに、受信者コンテナプロセスは、それ自体のＵＩハンドラを実行する。さらに、第１のコンテナプロセスおよび第２のコンテナプロセスがデータを共有する場合、データは、第１のコンテナプロセスおよび第２のコンテナプロセス以外のソフトウェアから隠蔽された共有割り込みキーを使用して暗号化および解読することができる。ハードウェアキーによって暗号化された（または、割り込みキーを導出するためにハードウェアキーによる暗号化を必要とする一意のキー識別子である）共有割り込みキーの使用は、ホストオペレーティングシステム１５２２などの特権ソフトウェアが共有データにアクセスしたり、またはアクセスされた場合に共有データを理解したりすることを防止する。
図２７は、代替的な実施形態によるマルチテナント環境における例示的な非同期イベント／割り込み処理に関連する動作のフロー図２７００を示している。フロー図２７００の１または複数の動作は、マルチテナントプラットフォーム１５１０などのマルチテナントプラットフォームのハードウェア、ファームウェア、および／またはソフトウェアによって実行され得る。この例では、１または複数の動作は、ｉＣａｃｈｅ（例えば、１５８０）などの命令キャッシュ、オペレーティングシステム（例えば、１４２２）、および第１のコンテナプロセス（例えば、１５４０）を含むプロセッサ（例えば、１５２０）によって実行することができる。マルチテナントプラットフォーム１５１０の特定のエンティティを参照して特定の動作および通信が図２７に示されているが、これは例示の目的で行われており、マルチテナントプラットフォーム１５１０の種々の他の構成が可能であり、命令および／または動作は、一部の実施形態および実装形態において、異なるエンティティによって組み合わされ、分離され、または実行され得ることを理解されたい。
２７０２に示すように、第１のコンテナプロセス１５４０は、マルチテナントプラットフォーム１５１０上で実行されている。第１のコンテナプロセス１５４０は、本明細書で前述したように、暗号コンピューティングを使用してプロセスごとのキーで構成され得る。
２７０４において、非同期イベント／割り込みは、本明細書で前述したように、プロセッサ１５２０によって受信され得る。一実施形態では、２７０６において非同期イベントを検出したことに応答して、プロセッサ１５２０は、例えば、第１のコンテナプロセス１５４０によって使用されている汎用レジスタ（ＧＰＲ）、および第１のコンテナプロセスによって影響を受けやすいかまたは必要とされる任意の他のレジスタまたはデータを含む状態を保存することができる。この実施形態では、状態は、第１のコンテナプロセスのためのデータキーを使用して、データキャッシュ（例えば、１５８６）を介して暗号化され、暗号化形式でスタックに保存され得る。
別の実施形態では、非同期イベントを検出したことに応答して、制御は第１のコンテナプロセス１５４０に移り、２７０８において、セキュアハンドラ（例えば、２３４０）は、現在実行中のプロセスのエントリポイントで実行することができる。このセキュアハンドラは、第１のコンテナプロセス１５４０に関連付けられたコンテナコードイメージ内に提供され得る。少なくとも１つの実施形態では、このセキュアハンドラは、ユーザレベル割り込みとして呼び出すことができる。２７１０において、セキュアハンドラは、第１のコンテナプロセス１５４０によって使用されるなど、コンテナコードイメージに関連付けられた任意の状態、および第１のコンテナプロセスによって影響を受けやすいかまたは必要とされる任意の他のレジスタまたはデータを保存することができる。１つのシナリオでは、第１のコンテナプロセス１５４０は、非セキュア命令を使用して、状態情報を暗号化し、それをメモリに（例えば、スタックに）保存することができる。別の実施形態では、非セキュア保存命令は、メモリに記憶される前にデータを暗号化するように強化することができる。このシナリオでは、セキュアハンドラは、保存される状態を識別し、データが記憶される前にデータを暗号化する修正された命令を使用して状態情報を保存することができる。これらの実施形態では、実行プロセスの状態は、オペレーティングシステム１５２２ではなく、プロセス自体によって保存される。代替的な実施形態では、セキュアハンドラは、プロセッサが状態情報を暗号化し、それをスタックに保存するために、プロセッサ１５２０に状態情報を提供することができる。
セキュアハンドラが状態情報を保存した後（または、非同期イベントが検出されてから所定の時間が経過した後）、２７１２において、プロセッサ１５２０は、セキュアハンドラが正常に実行を終了したかどうかを判定することができる。そうでない場合、２７１４において、プロセッサは、状態をクリアする（例えば、ＧＰＲをクリアする）ことができ、２７１６において、エラーをオペレーティングシステム１５２２に返すことができる。
セキュアハンドラが正常に実行された場合、２７１８において、プロセッサ１５２０は、第１のコンテナプロセス１５４０の任意の秘密（例えば、キャッシュなど）をフラッシュすることができる。一例では、プロセッサ１５２０は、任意の現在記憶されている命令の命令キャッシュ１５８０をクリアすることができる。導出キーが使用され、各キャッシュラインがタグ（例えば、一意のキー識別子）を有する場合、暗号キャッシュをフラッシュすることは、単にキャッシュタグを切り替え、修正し、または別様で不明瞭にすることによって達成することができる。第１のコンテナプロセス１５４０に関連付けられたコードキーを用いてプログラムされる命令キャッシュ１５８０の論理（例えば、制御回路１５８２）は、オペレーティングシステム１５２２が第１のコンテナプロセス１５４０のコンテナイメージからコードを解読することができないように、クリアされてもよい。加えて、データキャッシュ１５８６もフラッシュされてもよく、第１のコンテナプロセスに関連付けられたデータキーを用いてプログラムされるその論理（例えば、制御回路１５８８）もクリアされてもよい。
暗号キャッシュがフラッシュされるか、または別様でクリアされると、プロセッサ１５２０は、オペレーティングシステム１５２２に制御を戻して、第１のコンテナプロセス１５４０の秘密をオペレーティングシステムに公開することなく非同期イベントを処理することができる。したがって、オペレーティングシステムは、トラステッドコンピューティングベースの外部に保持される。
非同期イベントを処理した後、オペレーティングシステムは、第１のコンテナプロセス１５４０のセキュアコードイメージに制御を戻すことができる。２７２２において、第１のコンテナプロセス１５４０のセキュアな実行を再開する命令は、オペレーティングシステムによって実行され得る。例えば、ＥｎｔｅｒＳｅｃｕｒｅＩｍａｇｅなどの命令が実行されてもよく、暗号化コードキーがパラメータとしてプロセッサ１５２０に渡されてもよい。２７２４において、プロセッサ１５２０は、本明細書で前述したように、セキュアコードイメージが実行を再開するためにハードウェアを準備することができる。例えば、実行を再開することは、第１のコンテナプロセスのための適切なコードキーおよびデータキーを用いて暗号キャッシュを再プログラムすることを含んでもよい。
図２８Ａ～２８Ｂは、一実施形態によるマルチテナント環境におけるコンテナ移行プロセスに関連する動作の例示的なフロー図２８００Ａ～２８００Ｂを示している。少なくとも１つの実施形態では、動作の１または複数のセットは、フロー図２８００Ａ～２８００Ｂのアクティビティに対応する。図２８Ａは、コンテナコードイメージが移行されるソースノード２７００Ａ上の例示的な動作ならびに制御およびデータフローを示している。図２８Ｂは、コンテナコードイメージが移行されるターゲットノード２８２０Ｂ上で発生し得る例示的な動作ならびに制御およびデータフローを示している。ソースノード２８２０Ａおよびターゲットノード２８２０Ｂは、本明細書に図示および説明されるもの（例えば、１５１０、１１００）などのマルチテナントプラットフォームアーキテクチャを表す。この例では、ソースノード２８２０Ａは、セキュリティエンジン２８３０Ａ、プロセッサ２８４０Ａ（命令キャッシュおよびデータキャッシュを含む）、オペレーティングシステム２８５０Ａ、およびコンテナプロセス２８６０Ａを含み得る。ターゲットノード２８２０Ｂは、セキュリティエンジン２８３０Ｂ、プロセッサ２８４０Ｂ（命令キャッシュおよびデータキャッシュを含む）、オペレーティングシステム２８５０Ｂ、およびコンテナプロセス２８６０Ｂを含み得る。プロセッサ２８４０Ａおよび２８４０Ｂは、本明細書で説明される他のプロセッサ（例えば、１５２０、６０２）と同一または類似の方法で構成されてもよく、セキュリティエンジン２８３０Ａおよび２８３０Ｂは、本明細書で説明される他のセキュリティエンジン（例えば、１５３０）と同一または類似の方法で構成されてもよい。オペレーティングシステム２８５０Ａおよび２８５０Ｂは、本明細書に開示される他のオペレーティングシステム（例えば、１５２２）と同一または類似の方法で構成されてもよく、概して、マルチテナントプラットフォームにおいて動作するように構成されてもよい。コンテナプロセス２８６０Ａは、ターゲットノード２８２０Ｂに移行されるコンテナコードイメージの実行からソースノード２８２０Ａ上でインスタンス化された例示的なプロセスである。コンテナプロセス２８６０Ｂは、ソースノード上のコンテナコードイメージがターゲットノードに移行された後にターゲットノード２８２０Ｂ上でインスタンス化された例示的なプロセスである。ソースノード２８２０Ａおよびターゲットノード２８２０Ｂの特定のエンティティを参照して、特定の動作および通信が図２８Ａおよび２８Ｂに示されているが、これは例示の目的で行われており、ノードの種々の他の構成が可能であり、命令および／または動作は、一部の実施形態および実装形態において、異なるエンティティによって組み合わされ、分離され、または実行され得ることを理解されたい。
１または複数の実施形態では、セキュリティエンジン２８３０Ａおよび２８３０Ｂは、本明細書でさらに説明されるように、セキュアな移行動作を実行するように構成することができる。他の実施形態では、セキュアな移行エージェントは、ソースノードおよびターゲットノードにおいて、それらの対応するセキュリティエンジン２８３０Ａおよび２８３０Ｂとは別個のエンティティとして構成され得る。例えば、セキュアな移行エージェントは、プロセッサ２８４０Ａの一部として構成されてもよいが、セキュリティエンジン２８３０Ａとは別個であり、セキュアな移行エージェントは、プロセッサ２８４０Ｂの一部として構成されてもよいが、セキュリティエンジン２８３０Ｂとは別個である。
この例では、データキーおよびコードキーを含むプロセスキーは、コンテナプロセス２８６０Ａのために生成されている（または、そのために生成された一意のキー識別子から導出することができる）。プロセスキーは、例えば、図１６Ａ～１６Ｂを参照して、本明細書で前述されるように生成されてもよい。コードキーは、コンテナプロセス２８６０Ｂに対応するコードイメージのコードを暗号化および解読するために使用される。データキーは、コンテナプロセス２８６０Ａに関連付けられたデータを暗号化および解読するために使用される。
コンテナ移行プロセスは、図２８Ａ～２８Ｂに示されるように、３つの主要な動作を含む。第１に、ソースノード２８２０Ａは、実行中のプロセス（例えば、コンテナプロセス２８６０Ａ）の状態を保存し、これは、実行中のプロセスのためのプロセスキー（コードキー）で暗号化される。第２に、ソースノード２８２０Ａおよびターゲットノード２８２０Ｂは、セキュアなＴＬＳセッションを確立するときに、互いを認証し、移行キーを交換する。第３に、コンテナ状態は、確立されたＴＬＳ接続を介してターゲットノード２８２０Ｂに転送される。ターゲットノード２８２０Ｂは、図１６Ａ～１６Ｂを参照して説明したような初期化プロセスを実行して、例えば、コンテナの実行状態をロードおよび復元し、ターゲットノード上での実行を再開する。
図２８Ａを参照すると、２８０２で示されるように、コンテナプロセス２８６０Ａがソースノード２８２０Ａ上で実行されている。２８０４において、オペレーティングシステム２８５０Ａは、移行要求を受信する。２８０６において、オペレーティングシステムは、コンテナプロセス２８６０Ａの実行を一時停止する。一例では、新しい命令がオペレーティングシステムによって実行されて、コンテナプロセス２８６０Ａに対応するコードイメージをソースノード２８２０Ａからターゲットノード２８２０Ｂに移行するようにプロセッサ２８４０Ａに命令することができる。命令の一例は、ＩｎｉｔＭｉｇｒａｔｉｏｎ（［ＩＮ］ＥｎｃｒｙｐｔｅｄＫｅｙ）である。コンテナプロセス２８６０Ａのための暗号化コードキーは、命令内のパラメータとして渡され得る。
２８０８において、プロセッサ２８４０Ａは、オペレーティングシステムからパラメータとして渡された暗号化コードキーを、ハードウェアキー（例えば、プロセッサキー）を用いて解読する。加えて、プロセッサ２８４０Ａは、レジスタおよび一部の場合では他のメモリを含む実行状態のスナップショットを取ることもできる。概して、コンテナプロセス２８６０Ａが実行されている間に変更された可能性がある任意の動的メモリは、スナップショット内にキャプチャされ得る。プロセッサ２８４０Ａは、解読されたコードキーを使用してスナップショットを暗号化し、次いで、暗号化されたスナップショットを保存することができる。
図２８Ａの２８１０および図２８Ｂの２８１１に示されるように、ソースノード２８２０Ａおよびターゲットノード２８２０Ｂ上のセキュリティエンジン（または別個の移行エージェント）は、それらの公開キー証明書を使用して互いを認証し、ＴＬＳセッションを確立することができる。ソースノードおよびターゲットノードは、ＴＬＳセッションが通信のために確立されるときに、移行キー（Ｋｍ）を交換することができる。
２８１２において、ソースセキュリティエンジン２８３０Ａは、コンテナ情報をターゲットノード２８２０Ｂに送信する。一例では、コンテナ情報（Ｃｉ）は、証明キー、初期コンテナコードイメージ、実行状態、ならびにコードキーおよびデータキーを含み得る。初期コンテナコードイメージは、ソースノード２８２０Ａにロードされた元のコンテナコードイメージであり得る。コンテナ情報（Ｃｉ）は、移行キー（Ｋｍ）を用いて暗号化することができる。加えて、ＳＨＡ３ハッシュは、完全性検証のために使用されるコンテナ情報（Ｃｉ）に対して計算され得る。
コンテナ情報を受信すると、２８１５において、ターゲットノード２８２０Ｂのセキュリティエンジン２８３０Ｂは、移行キー（Ｋｍ）を使用してコンテナ情報を解読し、コンテナ情報にわたって生成されたハッシュを使用して移行されたコンテナの完全性を検証する。ターゲットホスト上でコンテナの実行を再開するために、ターゲットホストは、図１６Ａ～１６Ｂを参照して本明細書で前述したように初期化手順に従うことができる。例えば、２８１７において、オペレーティングシステム２８５０Ｂは、コンテナコードイメージのためにメモリを割り当てる。２８１９において、コンテナコードイメージは、（必要に応じて）固定され、コードキーを使用して暗号化され、線形アドレスの少なくとも一部をトウィークとして使用して割り当てられたメモリにロードされ得る。２８１４において、ソースノード２８２０Ａのオペレーティングシステム２８５０Ａは、ソースコンテナプロセス２８６０Ａに関連付けられたプロセスメモリおよび状態をクリアすることができる。
上述したように、少なくとも１つの実施形態では、ソースノード２８２０Ａは、コードキーを使用して暗号化コンテナコードイメージおよび実行状態をターゲットノード２８２０Ｂに送信する。代替的に、ソースセキュリティエンジン（またはソース移行エージェント）は、ソースコードキーおよびデータキーを送信することなく、解読されたコンテナコードイメージおよび実行状態を送信してもよい。この実装形態では、ターゲットノード２８２０Ｂは、コンテナコードイメージのためのコードキーおよびデータキーの新しいセットを生成することができる。これは、ラップされたキーの代わりに、キー導出関数が、オンデマンドでコードおよびデータ暗号化キーを生成するために使用されるときに望ましい場合がある。キーを導出するためのマスタシークレットはプラットフォームに結び付けられ得るので、このシークレットはソースノードとターゲットノードとの間で共有されなくてもよい。
少なくとも一部のシナリオでは、暗号コンピューティングポインタ符号化方式は、フラットアドレス空間を仮定することができる。しかしながら、アプリケーションは、非ゼロセグメントベースでスレッドローカルストレージを参照するために、特定のオペレーティングシステムに応じて、ＦＳ相対アクセスおよびＧＳ相対アクセスを使用する。したがって、スレッドローカルストレージを暗号化するために暗号コンピューティングポインタ符号化方式を使用することは、スレッドローカル割り当ておよび非スレッドローカル割り当てのための暗号化されたポインタ表現の間、ならびに異なるセグメントベースアドレスを使用する異なるスレッドにわたるスレッドローカル割り当ての間の衝突を潜在的にもたらす可能性がある。かかる衝突を回避するために、セグメントベースアドレスをポインタ暗号化トウィークに組み込むことができる。例えば、セグメントベースアドレスは、パディングされた固定アドレスビットに追加され得、ブロック暗号は、十分に大きいトウィーク入力をサポートするために修正される必要があり得る。
Ｃ．暗号コンピューティングにおけるカウンタモード脆弱性への対処
カウンタモード暗号化は、データが所与のポインタ位置に対して変化しないと仮定して、データを保護する完全な前方秘匿性を提供する。例えば、一部の暗号コンピューティング（ＣＣ）の実施形態では、平文データは、メモリ階層に記憶される暗号文を取得するために、カウンタ動作モードでキーストリームとＸＯＲされてもよく、敵対者は、暗号文のみから平文または平文に関する情報を取得することができない。しかし、プログラム実行中に、各ポインタのデータが初期値から更新されることがある。敵対者は、犠牲者データにおける変化（例えば、ビットフリップ）を観察することによって犠牲者を利用し得る可能性がある。例えば、平文がキーストリームとのＸＯＲ演算を受けて暗号文「Ａ」を取得し、平文の修正されたバージョンが同じキーストリームとのＸＯＲ演算を受けて暗号文「Ａ＊」を取得する場合、敵対者は、（例えば、キーストリームを「キャンセル」するために２つをＸＯＲ演算することによって）ＡとＡ＊との間の差を観察して、潜在的に基礎となる平文についての情報を取得することができる。
この脆弱性に対処する１つの方法は、例えば、電子コードブック（ＥＣＢ）、ｘｏｒ－暗号化－ｘｏｒ（ＸＥＸ）、ＸＥＸベースの暗号文盗用によるトウィークコードブックモード（ＸＴＳ）などの完全データ拡散暗号化モードを使用することである。本明細書で説明する手法は、拡散を伴う暗号コンピューティング（ＣＣ）と称されることがある。このようにして、本開示の実施形態は、上述したものまたは本明細書で説明する他のものなどのカウンタモード脆弱性を軽減することができる。例えば、同じアドレス上のクロス割り当てリプレイは、拡散を伴うＣＣによって軽減される。加えて、拡散を伴うＣＣは、割り当て粒度において符号化ポインタから来る認証されたセキュリティコンテキストをサポートすることができる。さらに、拡散を伴うＣＣは、割り当ての粒度であるキードメインよりも細かい粒度で保護することができる。
図２９は、特定の実施形態による仮想アドレス暗号化技術３８０の簡略ブロック図を示している。図示の例では、仮想アドレス３９０は、メモリ内のデータオブジェクト間の暗号隔離を提供するために暗号符号化される。これにより、実施形態は、攻撃者の仮想アドレスが犠牲者の仮想アドレスとごくわずかな確率で衝突する可能性があるという暗号化保証を提供することができる。図示の例では、仮想アドレス３９０は、複数のゼロビット３９１、上位アドレスビット３９２、下位アドレスビット３９３、およびオフセット３９４を含む。上位アドレスビット３９２は、非標準ビット％１１５と組み合わされ、平文入力としてカウンタモード暗号２９３０に提供され、仮想アドレス３９０の下位アドレスビット３９３およびサイズフィールド２９２０は、トウィーク入力として暗号２９３０に提供される。暗号２９３０は、例えば、米国特許出願公開第２０２０／０１４５５１８７号に開示されるようなＰＲＩＮＣＥ暗号、Ｓｉｍｏｎ暗号、またはＫ暗号などの３２ビットのトウィーク可能ブロック暗号であってもよい。サイズフィールド２９２０は、メモリ割り当てサイズを示し得る。例えば、サイズフィールド２９２０は、２の累乗（Ｐｏ２）ビットメモリ割り当てのための指数を示すことができ、ここで、割り当てられるビットの数は、サイズフィールドによって示される数の２の累乗に等しい（すなわち、割り当てられるビット＝２ｓｉｚｅ）。暗号２９３０によって生成された暗号文は、図示のように、仮想アドレス３９０の下位アドレスビット３９３およびサイズフィールド２９２０と組み合わされて、暗号化アドレス２９４０を構築する。
図３０は、特定の実施形態による例示的な符号化ポインタ３０００を示している。例示的な符号化ポインタ３０００は、図２９の暗号化アドレス２９４０と同様に符号化することができる。図示の例では、符号化ポインタ３０００は、スロット境界を調整するための調整ビット３００１（例えば、調整ビット３００１が１に等しいとき、符号化ポインタアドレスは、サイズフィールド２９２０またはパワーサイズフィールド３００２によって示されるように、２の累乗のバウンディングボックスのサイズの半分だけ増加または減少されるはずである）と、図２９のサイズフィールド２９２０に関して上述したようなメモリ割り当てのサイズを示すパワーサイズフィールド３００２と、バージョンフィールド３００３、カナリアフィールド３００４、および暗号化アドレスビット３００５を含む３２個の暗号化ビットと、固定アドレスビット３００６（例えば、図２９に示されるように、仮想アドレスの下位アドレスビットであってもよい）と、オフセット３００７（例えば、図２９に示されるように、仮想アドレスのオフセットであってもよい）とを含む。一部の実施形態では、各メモリ割り当ては、サイズが２の累乗である一意のバウンディングボックスに関連付けられることを理解されたい。これは、割り当てを含むバイナリプレフィックスによって記述される最小のメモリ領域である。割り当てごとに一意であるこのバウンディングボックスは、ポインタ符号化に存在する暗号秘密を生成するために使用される。
図２９に関して上記で説明したように、固定アドレスビット３００６およびパワーサイズ（ＰＳ）ビット３００２は、５７から２６までのビットを暗号化するためのトウィークとして使用することができる。同じサイズの隣接割り当てを得るために、敵対者のポインタは、ターゲット犠牲者の割り当てと異なる固定アドレスビット３００６内の少数の下位ビットのみを有する。かかる隣接ポインタによって犠牲者の割り当てにアクセスするために、敵対者は、（１）固定アドレスビットを変更して対応する犠牲者のビットと一致させること、および（２）暗号化された３２ビットを操作して、解読された３２ビット（ビット５７～２６）が犠牲者のポインタ内の対応するビットと一致するようにすることの２つのことを行う必要がある。これを行うために、敵対者は、ポインタ暗号化アルゴリズムを破る必要がある。
図３１は、特定の実施形態による、犠牲者および敵対者のための例示的なメモリ割り当てを示している。一部の例では、各メモリ割り当ては、２ｎバイトのバウンディングボックス（ここで、ｎ＝１、２、...）を与えられ得る。暗号コンピューティング（ＣＣ）環境では、各データオブジェクトはカウンタモードで暗号化されてもよく、カウンタ値は、対応する割り当ての暗号化された仮想アドレスによってトウィークされる。例えば、犠牲者のポインタへのｘバイト（２ｋ－１＜ｘ＜２ｋ）割り当て３１１５は、図３１に示されるように、２ｋバイトのバウンディングボックス３１１０によって境界付けられてもよい。犠牲者は、犠牲者固有のＣＣキーストリームを生成することができ、バウンディングボックス３１１０内の任意の場所で読み出し／書き込み動作を実行することができる。しかしながら、そのポインタＡに対する敵対者のｙバイト（２ｋ＜ｙ＜２ｋ＋１）割り当て３１２５は、２ｋ＋１バイトのバウンディングボックス３１２０によって境界付けられてもよく、これは、図示のように犠牲者のバウンディングボックス３１１０と重複する。敵対者は、敵対者固有のキーストリームを生成し、図示のように犠牲者のバウンディングボックス３１１０に重なるバウンディングボックス３１２０全体において読み出し／書き込み動作を実行することができる。したがって、敵対者は、犠牲者のバウンディングボックス３１１０内で読み出し／書き込み動作を実行し得る。結果として、敵対者は、以下の読み出しシーケンスを通じて犠牲者割り当てのデータ３１１５にアクセスすることができる。
Ｒｅａｄ１＜－Ｄａｔａ１ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝ＸＯＲ｛Ａｄｖｅｒｓａｒｙ Ｋｅｙｓｔｒｅａｍ｝
Ｒｅａｄ２＜－Ｄａｔａ２ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝ＸＯＲ｛Ａｄｖｅｒｓａｒｙ Ｋｅｙｓｔｒｅａｍ｝
ここで、Ｄａｔａ１およびＤａｔａ２は、犠牲者のバウンディングボックス３１１０内のデータを指す。次いで、敵対者は、各読み出しをＸＯＲすることができ（すなわち、Ｒｅａｄ１ ＸＯＲ Ｒｅａｄ２）、これは、Ｒｅａｄ１およびＲｅａｄ２の各々における犠牲者キーストリームおよび敵対者キーストリームを相殺し、敵対者がＤａｔａ１ ＸＯＲ Ｄａｔａ２を取得することを可能にする。この取得された値は、犠牲者の実行に関する意味のある情報を搬送することができ、したがって、敵対者による利用のための潜在的な手段を提供することができる。
以下の説明では、犠牲者よりも多くの特権を有さないリング３敵対者、ランダムに一様に分散された秘密（例えば、キー）を抽出することを目的とするプロセス内敵対者、犠牲者のデータに関する任意の情報を抽出することを目的とするプロセス内敵対者、任意のデータを抽出するプロセス間敵対者、物理的敵対者（例えば、コールドブートまたはインターポーザを介して）、および結託敵対者（例えば、ソフトウェアプロセス間＋物理的）を含む、複数のタイプの敵対者が考慮される。全てがリング３の敵対者であり、これは、それらが犠牲者よりも多くの特権を有していないことを意味する。第１に、プロセス内敵対者は、ランダムで均一に分散された秘密（例えば、キー）を抽出することを目的とし得る。第２に、プロセス内敵対者は、任意のデータを抽出することを目的とし得る。第３に、プロセス間の敵対者は、異なるプロセスのデータを抽出することを目的とし得る。最後に、敵対者は、ＶＭＭまたはインターポーザと結託する可能性がある（すなわち、ソフトウェアインタープロセスおよび物理的敵対者の両方であり得る）。
ランダムデータをターゲットとするプロセス間敵対者は決して成功し得ないことが分かる。これは、ランダムに一様に分散されたデータは、定義上、漏洩できないためである。例えば、敵対者が｛Ｒａｎｄｏｍ Ｄａｔａ１｝ＸＯＲ｛Ｒａｎｄｏｍ Ｄａｔａ２｝の形式の量を抽出する場合、敵対者は、｛Ｒａｎｄｏｍ Ｄａｔａ１｝のビットまたは｛Ｒａｎｄｏｍ Ｄａｔａ２｝のビットを決定することができない。重複するバウンディングボックス以外の任意の割り当てを利用するプロセス内敵対者は、犠牲者のデータにアクセスするための正しい仮想アドレスを暗号的に生成することができないことも分かるであろう。しかしながら、プロセス内敵対者が重なり合うバウンディングボックス内の任意のデータをターゲットとする場合、上述の問題が存在する可能性がある。
以下の説明は、中間レベルキャッシュ（ＭＬＣ）、最終レベルキャッシュ（ＬＬＣ）、またはＤＲＡＭメモリのより近く（例えば、ＰＲＩＮＣＥ暗号化が使用される場合）において実行され得る追加の暗号化ステージ（「拡散」と称されることがある）に基づくソリューションを提供する。一部の実施形態では、拡散は、ポインタ符号化のサイズフィールド（例えば、図２９のサイズフィールド２９２０または図３０のパワーサイズフィールド３００２）によってトウィークされ得る。サイズフィールドが異なる場合、敵対的なアウトオブバウンドアクセスが常に二重拡散されるので、本明細書で提供されるソリューションは効果的である。データがＬＬＣまたはＤＲＡＭメモリに存在する場合、データは書き込み時に拡散され、読み出し時に再び拡散される。データがＬ１データキャッシュ（データキャッシュユニット（ＤＣＵ）と称されることもある）上に存在するとき、敵対者は、異なるサイズフィールドを用いて犠牲者にアクセスする。物理アドレス（ＰＡ）が異なるので、アクセスはＤＣＵミスとして扱われ得る。したがって、書き込みの前にメモリからの読み出しが行われ、データは二重に拡散される。
図３２は、一部の実施形態による例示的な拡散技術の簡略ブロック図３２００を示している。特に、図示の例は、異なるキー（キー２）を用いてカウンタモード暗号化データに対して実行される追加の暗号化ステージ（「拡散」によっても示される）を含む。図示の技術は、図３３に示されるような重複するバウンディングボックスを伴うプロセス間敵対者に対して犠牲者のデータ更新（例えば、ビットフリップ）を観察することから保護することができる。図示の技術は、読み出し動作および書き込み動作の両方に使用され、二重拡散法を提供することができる。
図示の例では、入力データ３２０５（暗号化動作では平文、解読動作では暗号文であり得る）は、データ３２０５とキーストリーム／トウィーク３２１５とのＸＯＲ演算３２２０を実行することによって、カウンタ動作モードを介して暗号化／解読される。使用されるカウンタモードは、一部の例では、完全２４ラウンドＧｉｍｌｉ置換を伴う暗号化／解読の前方秘密保護カウンタモードであり得る。キーストリーム／トウィーク３２１５は、暗号アドレス３２０１（例えば、図２９の暗号化アドレス２９４０または図３０のポインタ３０００）およびキー１ ３２０２を入力として使用する暗号化および切り捨て関数３２１０から生成される。一部の実装形態では、暗号化および切り捨て関数３２１０は、暗号ポインタおよびキーを、キーストリームとも称される擬似ランダムビット列に変換するＧｉｍｌｉ置換を使用する。次に、カウンタモードは、暗号化されるべきデータの長さと同じ数の連続ビットをこのキーストリームから選択し、キーストリームの選択されたビットをデータの選択されたビットとＸＯＲして暗号文を生成する。
一部の実施形態では、キー１ ３２０２の値は、暗号アドレス３２０１のフィールドに基づき得る。例えば、暗号アドレス３２０１のメタデータ（例えば、サイズフィールド）は、以下で説明されるように、キーテーブルからキー１ ３２０２を選択するためのキーセレクタとして使用されてもよい。他の実施形態では、拡散ステージが３２３０で実行される前に、暗号化／解読の他の手段がデータ３２０５に対して実行されてもよい。暗号化／解読ステージは、プロセッサコアの回路によって、例えば、プロセッサコアのロードおよびストアバッファデータ経路において実行されてもよい。
次に、拡散３２３０が、キー２ ３２０３をトウィークとして使用するブロック暗号暗号化モードを介してカウンタモードの出力３２２５に対して実行される。拡散３２３０は、その入力（例えば、図示の例における３２２５および３２０３）のビットを完全に混合する任意の関数を実装し得る。一部の例として、拡散３２３０は、例えば、米国特許出願公開第２０２０／０１４５５１８７号に開示されているＰＲＩＮＣＥ暗号、Ｋ暗号、または別の軽量ブロック暗号などの軽量（例えば、ラウンド縮小された）ブロック暗号によって実行され得る。一部の実施形態では、キー２ ３２０３の値は、図２９のサイズフィールド２９２０または図３０のパワーサイズフィールド３００２などの符号化ポインタのサイズ／パワーフィールドに基づいてもよく、またはそれを含んでもよい。キー２ ３２０３の値はまた、他の値に基づき得る。次いで、拡散の出力３２３５は、例えば、暗号化／書き込み動作時にメモリに（例えば、図３３の割り当て３３１５に）記憶されてもよく、または例えば、解読／読み出し動作における計算または他の動作において使用されてもよい。拡散ステージは、プロセッサ内の任意の好適な位置にある拡散エンジンの回路によって実行され得る。拡散エンジンは、図３４に示され、拡散エンジン３４５０に関して以下でさらに説明されるようなオプションのうちの１つに位置していてもよい。
図３２に示されるような拡散技術を実装することによって、データは、実行される読み出し動作および書き込み動作を介して二重に拡散することができる。したがって、図３３に示されるような重複するバウンディングボックスを通して犠牲者のデータを抽出するための敵対的なアウトオブバウンドアクセスは、上記で説明されるように有意な情報が漏れることができないので、失敗する可能性がある。これは、以下のアウトオブバウンドアクセスシナリオにおいて示される。図３３に示され、上記で説明されたものと同じ例示的な重複バウンディングボックスシナリオを使用するが、拡散技術が読み出し／書き込みに対しても実行される場合、敵対者は、以下の読み出しを実行する。
Ｒｅａｄ１＜－Ｄｉｆｆ２（Ｄｉｆｆ１（Ｄａｔａ１ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝））ＸＯＲ｛Ａｄｖｅｒｓａｒｙ Ｋｅｙｓｔｒｅａｍ｝
Ｒｅａｄ２＜－Ｄｉｆｆ２（Ｄｉｆｆ１（Ｄａｔａ２ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝））ＸＯＲ｛Ａｄｖｅｒｓａｒｙ Ｋｅｙｓｔｒｅａｍ｝
ここで、Ｄｉｆｆ１はメモリへのデータの書き込みに対して実行される拡散を指し、Ｄｉｆｆ２はメモリからの読み出しに対して実行される拡散を指す。したがって、Ｒｅａｄ１ ＸＯＲ Ｒｅａｄ ２は、（Ｄｉｆｆ２（Ｄｉｆｆ１（Ｄａｔａ１ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝）））ＸＯＲ（Ｄｉｆｆ２（Ｄｉｆｆ１（Ｄａｔａ２ ＸＯＲ｛Ｖｉｃｔｉｍ Ｋｅｙｓｔｒｅａｍ｝）））を返し、このことから、攻撃者は、犠牲者のデータに関するいかなる情報も観察することができない。これは、犠牲者のデータがＬＬＣまたはＤＲＡＭメモリに存在するとき、データが書き込み時に拡散され（犠牲者のサイズフィールドによってトウィークされ）、敵対者による読み出し中に再び拡散される（敵対者の重複バウンディングボックスサイズによってトウィークされる）ためである。犠牲者のデータが犠牲者読み出しを介してもたらされたＤＣＵ上に存在する場合、敵対者のアクセスは異なるサイズのフィールドを有する。したがって、物理アドレス（ＰＡ）が異なり、アクセスはＤＣＵミスとして扱われる。
図３３は、一部の実施形態による別の例示的な拡散技術の簡略ブロック図３３００を示している。特に、図示の例は、図３２に示され、上述されたものと同じ拡散技術を含む（すなわち、データ３３０５は、図３２のデータ３２０５と同様に実装されてもよく、暗号化および切り捨て関数３３１０は、図３２の暗号化および切り捨て関数３２１０と同様に実装されてもよく、ＸＯＲ３３２０は、図３２のＸＯＲ３２２０と同様に実装されてもよく、拡散３３３０は、図３２の拡散３２３０と同様に実装されてもよい）が、拡散３３３０の出力に対して実行される追加のＸＯＲ３３４０を有する。このようにして、示された技術は、暗号化のＸＥＸモードを使用することができる。最後のＸＯＲ３３４０は、拡散３３３５の出力とトウィーク値３３０４との間で実行され、これは、特定のデータの所有者に関するコンテキスト情報、例えば、カウンタモードの暗号化のために生成されたキーストリーム、暗号化された仮想アドレス、および最後のＸＯＲ演算をトウィークする符号化ポインタの少なくともサイズフィールドに基づき得る。データ出力３３４５は、図３２のデータ３２３５に関して上述したのと同じ方法で利用することができる。
特定の実施形態は、第１のカウンタモード暗号化ステージ（例えば、図３２の３２１０および３２２０、または図３３の３３１０および３３２０）は、コアとＤＣＵ／Ｌ１キャッシュユニットとの間で実行することができる。例えば、コアは、ＤＣＵ／Ｌ１キャッシュに記憶する前にキーストリームとＸＯＲすることによってデータを暗号化してもよく、データを使用する前にデータをキーストリームとＸＯＲすることによってＤＣＵ／Ｌ１キャッシュに記憶されたデータを解読してもよい。追加の拡散（例えば、図３２の拡散３２３０または図３３の拡散３３３０およびＸＯＲ３３４０）は、メモリ階層内の任意の好適な位置で実行されてもよい。以下の説明では、拡散が起こり得る種々の位置について考察する。
図３４は、特定の実施形態によるプロセッサおよびメモリアーキテクチャ３４００の簡略ブロック図を示している。例示的なアーキテクチャ３４００は、２つのプロセッサコア３４１０とメモリ階層とを含み、メモリ階層は、各コア３４１０のためのそれぞれのレベル１（Ｌ１）キャッシュ３４１１、３４１２（データキャッシュユニット（ＤＣＵ）と称されることもある）と、共有レベル２（Ｌ２）キャッシュ３４２０（ミッドレベルキャッシュ（ＭＬＣ）と称されることもある）と、共有レベル３（Ｌ３）キャッシュ３４３０（ラストレベルキャッシュ（ＬＬＣ）と称されることもある）と、メインメモリ３４４０とを含む。各コア３４１０は、それぞれのレベル１データキャッシュ（Ｌ１Ｄ）３４１１と、レベル１命令キャッシュ（Ｌ１Ｉ）３４１２とを有する。拡散エンジン３４５０は、例えば、以下の考慮事項に基づいて、オプション１、２、３、および４によって示される位置のうちの１つに配置することができる。拡散エンジン３４５０は、例えば、図３２の拡散３２３０または図３３の拡散３３３０およびＸＯＲ３３４０に関して上述したように、暗号化データに対して拡散を実行することができる。
追加の拡散によって導入されるであろう利用可能なレイテンシ（すなわち、性能オーバーヘッド）に応じて、拡散は、図３２に示されるオプションのうちの１つにおいて実行され得る。コアに近いほど、必要とされるハードウェアおよび／またはプロトコルの変更が少なくてもよいが、拡散を実行するためのシリアルなレイテンシのために追加の性能オーバーヘッドを導入する可能性もある。実行される暗号ＲＴＬ合成に基づいて、拡散レイテンシは、約４ＧＨｚのクロック周波数を目標とする場合、３サイクル～６サイクルまで変化し得る。一部の場合では、拡散は、コア３４１０とＤＣＵ３４１１、３４１２との間のロード／ストアパイプラインにおいて実行されてもよく（図３２においてオプション１として示される）、性能オーバーヘッドが大きくなり得る各読み出し／書き込み動作に拡散レイテンシ全体を追加してもよい。この場合、ＸＯＲ－ｗｉｔｈ－ｋｅｙｓｔｒｅａｍ暗号化モードは、完全拡散をサポートする暗号化モード（例えば、ＸＴＳモードにおけるＡＥＳ）と置き換えられてもよい。この手法の一部の利点としては、キャッシュハードウェアに対する影響がないこと、高度なセキュリティ機能（例えば、結託する敵対者に対する保護）をサポートすること、および実装が困難ではないことが挙げられる。しかしながら、この手法の１つの欠点は、一部の潜在的なシリアル化されたレイテンシのコストを伴うことである。
対照的に、Ｌ３キャッシュ３４３０（図３２のオプション３として示される）またはメモリコントローラを介したメモリ３４４０（図３４のオプション４として示される）からのロード／その中への記憶の前に拡散を実行することは、ページングの複雑さを伴う。Ｌ２キャッシュ３４２０からのロード／Ｌ２キャッシュ３４２０への記憶の前に拡散を実行すること（図３４においてオプション２として示される）は、コア内で実行されている拡散を維持する一方で、比較的小さいサイズ（例えば、管理すべきキャッシュラインのより少ない数）も維持するため、他のオプションよりも比較的少ない性能オーバーヘッドを有することが期待され得る。このオプション２の１つの利点は、データ経路待ち時間に直接的な影響がないことであり、一方、この手法の１つの欠点は、キャッシュハードウェアを考慮するときにある程度の複雑さがあることである。
以下では、（ｉ）レガシーバイナリ互換性、（ｉｉ）キャッシュコヒーレンシのためのＭＥＳＩプロトコルに対する変更がほとんどないか、または大幅な変更がないこと、（ｉｉｉ）キャッシュに記憶されるメタデータの量が可能な限り少ないこと、および（ｉｖ）例えば、メタデータなどによるキャッシュ容量の拡張を回避することなど、キャッシュＨＷに対する「実行可能な」変更の必要性によって導かれる例示的な実施形態について説明する。
図３５は、特定の実施形態による、ＤＣＵ３５２０とメモリ階層内の他のキャッシュユニットとの間で実行される拡散技術の簡略ブロック図を示している。図示の例では、ロードおよびストアバッファデータ経路３５１０はＤＣＵ３５２０に接続され、ＤＣＵ３５２０は拡散エンジン３５３０に接続される。拡散エンジン３５３０は、Ｌ２／ＬＣおよびＬ３／ＬＬＣキャッシュユニット（例えば、それぞれ図３４のＬ２／ＭＬＣ３４２０およびＬ３／ＬＬＣ３４３０）などの階層内の他のキャッシュユニットに接続する。
拡散エンジン３５３０は、それぞれ図３２、３３に関して上述した拡散ステージ３２３０、３３３０を実行するように構成されたハードウェア、ファームウェア、またはその両方を含み得る。すなわち、拡散エンジンは、暗号化論理３５４５を介してデータ３５４０を暗号化／解読することができ、暗号化／解読は、データ３５４０の物理アドレス（ＰＡ）３５７０内に存在するかまたはそれに付加されたメタデータ３５６０によってトウィークされる。例えば、特定の実施形態では、図３５に示されるように、メタデータ３５６０は、ＰＡ３５７０内に存在する、またはそれに付加されるサイズフィールド（例えば、図２９のサイズフィールド２９２０または図３０のパワーサイズフィールド３００２）を含んでもよく、サイズフィールドは、キーストアまたはテーブルから適切なキー／トウィーク値３５５０を選択するためのキーセレクタとして使用されてもよい。他の実施形態は、以下でさらに説明するように、キーまたはトウィークを明示的に記憶する必要性を完全に回避することができる。例えば、他の実施形態は、ＰＡ３５７０のメタデータ３５６０を使用してオンザフライキーを計算することができ、かかる計算は、拡散エンジン３５３０の暗号化論理３５４５を使用することができる。
本明細書の実施形態によって提供されるセキュリティは、アドレス内のサイズフィールド（例えば、２９２０の図のサイズフィールド２９２０または図３０のパワーサイズフィールド３００２）を使用することから生じ得る。小さなオブジェクト割り当ての場合であっても、誤ったサイズフィールドで読み出された場合、コンテンツは二重拡散される。拡散自体は、電子コードブック（ＥＣＢ）モードであっても、任意のモードで行うことができる。一部の実施形態では、拡散は、ＰＲＩＮＣＥなどの軽量ブロック暗号によって使用される典型的なブロック長である８バイト（すなわち、６４ビット）の粒度で実行される。例えば、メモリから２バイトを読み出したい場合、最初に、読み出したい量を含む８バイト整列「グラニュール」の拡散を逆にする必要がある。
図３６は、一部の実施形態による、サブキャッシュライン粒度でデータを修正および拡散するための例示的な技術３６００の図を示している。通常、書き戻しにより、図３６の左側に示すように、キャッシュラインの全てのバイトが更新され、キャッシュライン３６０２は、コア３６２０からメモリ３６１０への書き戻し中にその全体が置換される。しかしながら、複数のコアが同じキャッシュラインの異なるエンティティを変更することを許可された場合、部分的なキャッシュライン書き戻しが必要になる場合がある。例えば、図３６の右側に図示した例では、メタデータ３６０６は、キャッシュライン３６０４のどの部分がメモリ３６１０への書き戻し時に修正されるべきかを示している。この技術は、「マージ」と称されることがある。メタデータ３６０６は、メタデータによって示されるキャッシュラインの特定の部分（「グラニュール」によっても示される）のみを修正する以前の書き込み動作から生成され得る。キャッシュライン３６０２、３６０４は、コードキャッシュラインまたはデータキャッシュラインであり得ることが理解されるであろう。
１つの手法は、メモリコントローラレベルで常にデータをマージすることである。この場合、読み出しは常に部分的な書き戻しに先行する。しかしながら、このアプローチは性能を犠牲にする。さらに、マージメタデータは、配線を介してメモリコントローラに伝搬する必要がある。かかるアプローチは実行不可能ではない。拡散メタデータはＰＡから取り除かれ、マージメタデータによって置き換えられる。別のファミリの実施形態では、マージは、拡散が実行されるキャッシュユニットにおいて（例えば、ＤＣＵにおいて）行われ得る。これにより、メモリコントローラレベルでの全ての複雑さが回避される。かかる手法は、同じ物理的位置への変更を記述する全てのキャッシュラインが同じコアに対してローカルであるという仮定に基づいて機能する。また、このソリューションは、ＣＰＵのキャッシュコヒーレンシプロトコル（例えば、ＭＥＳＩプロトコル）に対する実質的な変更を回避するので有用である。第３のより単純なオプションは、もちろん、異なるサイズのフィールドを有するアクセスをＤＣＵミスアクセスとして扱うことである。
図３７は、特定の実施形態による、マージがキャッシュ階層内で実行されることを可能にするための例示的な技術３７００を示している。特に、図３７は、マージメタデータがキャッシュ内で使用され得る方法を示している。本質的に、かかるメタデータは、どのように拡散し、どのようにマージするかについての命令として機能することができる。図３７には、キャッシュラインデータ３７０３、ＬＲＵカウンタ３７０２、およびタグビット３７０１を含むセットアソシアティブキャッシュが示されている。キャッシュラインデータ３７０３からのどのグラニュールが修正されたか（例えば、「関連性がある」）を示すビットベクトル３７１０も（例えば、キャッシュユニットの各セットの状態で）存在する。ビットベクトル３７１０は、キャッシュラインデータ３７０３中にあるバイトと同じ数のビットを含み得る。例えば、図３７に示す例ではキャッシュラインが８個のグラニュールを含むので、ビットベクトル３７１０は長さ８である。
図３８は、特定の実施形態によるキャッシュウェイの例示的な構成を示している。特に、図３８は、同じ物理アドレス３８０２を示すが異なるサイズフィールド３８０１を示すタグを有する複数のキャッシュラインが同じセットのウェイに配置される、キャッシュユニットの単一のセット３８００を示している。これは、キャッシュハードウェアによって実施されるデータ配置ポリシーであり得る。したがって、キャッシュは、異なるサイズのフィールドを有するにもかかわらず、同じセット上の同じ物理アドレスに関連付けられたエントリを常に配置することができる。
以下では、同じ物理的位置の異なるキャッシュラインを含むセットを指すために「複合キャッシュライン」という用語を使用する。複合キャッシュラインの全てのキャッシュラインは、キャッシュコヒーレンシプロトコルを機能させる方法に関して単一のキャッシュラインとして扱われるべきである。これは、ラストレベルキャッシュ（ＬＬＣ）にサイズフィールドが存在しないためである。したがって、複合キャッシュラインの全てのキャッシュラインが同時に修正され、同時に無効状態に遷移し、同時に排他的になり、または同時に追い出される。このようにして、１つのコアのみが、複合キャッシュラインの最新のコピーを毎回有し、ＬＬＣは、キャッシュラインが複合キャッシュラインであるという事実さえ認識しない。複合キャッシュラインのキャッシュラインが追い出されようとしているとき、各キャッシュラインのグラニュールビットベクトルが読み出される。これらのビットベクトルは、どのサイズフィールドを使用してどのグラニュールが拡散されるように選択されるべきかを示す。次いで、拡散されたグラニュールは、メモリ階層の他のレベルに伝搬される単一のキャッシュラインにマージされる。修正されていないグラニュールは、複合キャッシュラインから任意のサイズのフィールドを使用して拡散することができる。これは、この場合の拡散演算が、読み出し時にこれらのグラニュールに対して実行される対応する解読を正しく反転させるためである。一例が、図３９Ａ～３９Ｆに関して以下に示されている。
セットアソシアティブキャッシュの各セットにグラニュールビットベクトルを明示的に記憶することは高価であり得る。しかしながら、このコストを克服する方法がある。例えば、セットを複合キャッシュラインに変える必要性が決定されると、単一のウェイが切り出され、マージメタデータを記憶するために使用され得る。ＬＲＵカウンタ上の不可能な値を利用して、これがその状況であることを示すことができる。もちろん、複合キャッシュラインを完全に回避する最も単純なソリューションも存在し、サイズフィールドのみを一度に修正することができ、コアにキャッシュすることができる。異なるサイズのフィールドを有するアクセスは、ＤＣＵミスとして扱われる。これは、より頻繁な追い出しに由来する性能コストの影響を受ける。
図３９Ａ～３９Ｆは、特定の実施形態による、プロセッサのコア３９２０によるメモリ３９１０からの／への例示的な読み出し／書き込みを示している。図示の例では、メモリ３９１０（コアの外側のメモリ階層内の任意の位置のメモリ、例えば、Ｌ１、Ｌ２、もしくはＬ３キャッシュ、またはメインメモリであり得る）は、各々が異なるサイズフィールド（Ｓ１、Ｓ２、Ｓ３）を有する３つのグラニュール３９１１、３９１２、３９１３を含むキャッシュライン３９１５を記憶する。図３９Ａでは、いずれのコア３９２０も、キャッシュライン３９１５をロードするために読み出しを実行していない。メモリ３９１０内の３つのグラニュール３９１１、３９１２、３９１３の各々は、上述したように完全に拡散される（例えば、図３２および３３に関して説明したように暗号化および拡散される）。
図３９Ｂを参照すると、キャッシュライン３９１５は、本明細書に説明される拡散の実施形態（例えば、図３２および３３に関して説明されるもの）に従って、Ｓ２サイズフィールドを使用して、コア３９２０Ａ上で実行される第１の関数によってアクセス／読み出される。その結果、コア３９２０Ａは、グラニュール３９１２を正しく拡散させるが、グラニュール３９１１、３９１３は異なるサイズの場を有するので、それらを拡散させない。結果は、コア３９２０Ａ内のキャッシュライン３９１５'に示されている（ハッチングされたグラニュールは、不適切な拡散を示す）。キャッシュライン３９１５'のグラニュール３９１２はもはや拡散されないが、暗号化されたままであることが理解されよう。
図３９Ｃを参照すると、キャッシュライン３９１５は、本明細書で説明される拡散の実施形態（例えば、図３２および３３に関して説明されるもの）に従って、Ｓ３サイズフィールドを使用してコア３９２０Ａを実行する第２の関数によってアクセス／読み出される。その結果、コア３９２０Ａは、グラニュール３９１３を正しく拡散させるが、グラニュール３９１１、３９１２は異なるサイズの場を有するので、それらを拡散させない。結果は、コア３９２０Ａ内のキャッシュライン３９１５''に示されている（ハッチングされたグラニュールは、不適切な拡散を示す）。キャッシュライン３９１５''のグラニュール３９１３はもはや拡散されないが、暗号化されたままであることが理解されよう。
図３９Ｄを参照すると、適切に拡散されたグラニュールは、コア３９２０Ａによって解読され、それらにアクセスするそれぞれの関数によって修正され、次いで、コア３９２０ＡのＤＣＵに記憶される前に再暗号化される。修正されたグラニュールは、グラニュール３９１２'および３９１３'によって示される。
図３９Ｅを参照すると、修正されたグラニュール３９１２'および３９１３'がメモリ３９１０に書き戻される。修正されたグラニュールのみがメモリ３９１０内のキャッシュライン３９１５に書き戻されるように、修正されたグラニュールを書き戻すことができる。一例として、それらは、上述したようなメタデータ（例えば、サイズフィールド）を使用して選択的に書き戻されてもよい。
図３９Ｆを参照すると、キャッシュライン３９１５は、本明細書に説明される拡散の実施形態（例えば、図３２および３３に関して説明されるもの）に従って、Ｓ１サイズフィールドを使用して、コア３９２０Ｂを実行する関数によってアクセス／読み出される。その結果、コア３９２０Ｂは、グラニュール３９１１を正しく拡散させるが、グラニュール３９１２、３９１３は異なるサイズの場を有するので、それらを拡散させない。結果は、コア３９２０Ｂ内のキャッシュライン３９１５'''に示されている（ハッチングされたグラニュールは、不適切な拡散を示す）。キャッシュライン３９１５'''のグラニュール３９１１はもはや拡散されないが、暗号化されたままであることが理解されよう。
ユースアフターフリー（Ｕｓｅ Ａｆｔｅｒ Ｆｒｅｅ）
一部の例では、プロセス内敵対者は、犠牲者が使用して解放されたのと全く同じ割り当てを得ることができる。かかる敵対者がこのシナリオを利用することを防止するために、図３０の符号化ポインタ３０００内のバージョンフィールド３００３が使用され得る。特に、ＣＣシーム層は、最初の４ビットバージョン番号で始まる全ての割り当てを追跡し、全てのＵＡＦ割り当てにおいてそれを増加させることができる。バージョンフィールドにおけるこの小さな変更により、ポインタ３０００の暗号化された３２ビットフィールドは、その前の暗号化された値とは完全に異なる乱数に変換される。ここで、このポインタを使用して、敵対者は、（その位置にいくらかの残余データを残している可能性がある）犠牲者によって以前に使用された同じ割り当てにアクセスすることができる。しかしながら、新しいポインタの暗号化された部分が完全に異なるので、敵対者の読み出しは、犠牲者の暗号化された残余データとＸＯＲされる完全に異なるキーストリームを生成し、それにより、敵対者は、その非暗号化値に関するいかなる手がかりも得ることができない。
プロセス間敵対者
一部の場合では、プロセス間敵対者も、図３１に示すものと同じポインタおよび対応する割り当てを取得できる可能性がある。したがって、プロセス間敵対者は、犠牲者の割り当てにおけるデータ変更（ビットフリップ）を観察することができる。プロセス内敵対者を軽減するための上述した同様の拡散メカニズムは、潜在的に、プロセス間敵対者も軽減することができる。例えば、一部の実施形態では、プロセス間敵対者から保護するために、拡散は、サイズフィールドおよびプロセスＩＤの両方によってトウィークされてもよく、プロセスＩＤは、暗号隔離されたテナントを識別し、ＣＰＵ、特権ソフトウェア（ＶＭＭまたはＯＳ）、または両方によって設定されてもよい。
物理的敵対者
ＣＣにおける暗号化のカウンタモードは、前方秘匿性およびライトワンス秘匿性を提供するために、概してコールドブートおよびインターポーザに対する保護を提供する。ただし、インターポーザは、同じ位置上のデータ更新のハミング距離およびビットフリップを観測することができる。図３２および３３に関して説明した拡散の実施形態は、ビットフリップを観察するために物理インターポーザを保護することもできる。
物理、ＶＭＭ、ＯＳ敵対者の結託
このタイプの敵対者は、ＶＭＭを結託することによって、またはインターポーザを結託することによって支援されるソフトウェアまたはハードウェアのバイパス読み出しおよび書き込みを実行することができる。このタイプの結託する敵対者は、図３２に関して説明される拡散メカニズムを用いても、犠牲者の潜在的なビットフリップを明らかにすることができる。例えば、物理的攻撃またはＣＣバイパス読み出し／書き込み能力のいずれかによって、敵対者が何らかの犠牲者の暗号文を読み出し、この暗号文を自身の割り当てに書き込むことができると仮定する。その後、敵対者は、ＶＭＭ／ＯＳを結託することによってＣＣモードに切り替え、自身の割り当てから暗号文を読み出す。ここで、敵対者のサイズフィールドが犠牲者のサイズフィールドと同じである場合（例えば、１／３２以上の確率を有する場合）、後続の読み出し動作は拡散を逆転させる。そして、敵対者は以下を取得する。
｛Ｋｅｙ ｓｔｒｅａｍ ｏｆ ａｄｖ．｝ＸＯＲ｛Ｋｅｙ ｓｔｒｅａｍ ｏｆ ｖｉｃｔｉｍ｝ＸＯＲ｛ｄａｔａ ｏｆ ｖｉｃｔｉｍ｝。
２回繰り返すと、｛Ｄａｔａ１ ｏｆ ｖｉｃｔｉｍ｝ＸＯＲ｛Ｄａｔａ２ ｏｆ ｖｉｃｔｉｍ｝が返され、データ１とデータ２との間のハミング距離（ビットフリップ）が明らかになる。暗号化の観点から、カウンタモード暗号化＋拡散は、標準的なＸＯＲ暗号化ＸＯＲ（ＸＥＸ）モードではなくＸＯＲ＋暗号化（ＸＥ）のように機能するため、この脆弱性が存在する。しかしながら、この潜在的な脆弱性は、図３３に関して上述したように、拡散によって軽減され得る。
マルチテナントの考慮事項
拡散エンジン実装形態はまた、各々が異なるキーに関連付けられた複数のテナントの存在を考慮に入れることができる。キャッシュ階層内でデータを暗号化および解読する場合、テナントキーごとに効率的にアクセスする必要がある。
第１のオプションでは、拡散エンジン（例えば、３４４０）によってサポートされる明示的なキーストアが存在する。キーをキーストアにロードするためのデータ経路も存在する。拡散エンジンは、キーストアにアクセスし、読み出しまたは書き込み動作に関連付けられた物理アドレス内に存在するメタデータビットに基づいて最も適切なキーを選択する。一実施形態では、これらのメタデータビットはテナントのＩＤを示す。かかるＩＤは、「ＰＡＳＳＩＤ」と称されることもある。この実施形態の変形形態では、テナントＩＤは物理アドレスから取得されず、代わりに別個のデータ経路を介して拡散エンジンに通信される。
第２のオプションは、上記の第１のオプションと比較して、拡散エンジン内にキーを記憶または生成する必要性を排除することができる。このオプションによれば、キーは、読み出しまたは書き込み動作ごとに拡散エンジン（例えば、３４５０）に通信され得る。
第３のオプションは、オンザフライでキーを生成することができる。例えば、物理アドレスの一部であるか、または専用配線を介して通信されるテナントＩＤ（例えば、ＰＡＳＳＩＤ）は、ＰＲＩＮＣＥまたはＳｉｍｏｎ暗号化エンジンなどの軽量のオンザフライキー生成メカニズムへのシードとして使用され得る。
これらのマルチテナント実施形態のいずれにおいても、キャッシュ階層のユニットからのエントリは、新しい「選択的無効化」メッセージに含まれるテナントＩＤの値に基づいてフラッシュされ得る。これは、追い出されるキャッシュラインに関連付けられた全ての必要な書き戻しを１つずつ実行する新規のシーケンサ論理、ならびに選択的無効化メッセージをキャッシュの全てのエントリにブロードキャストするための適切な配線を伴うことができる。
ポインタのパワーフィールド／サイズフィールドは、拡散をトウィークするために使用され得るメタデータの単なる一例であることに留意されたい（例えば、バージョン番号のように、キャッシュラインごとに複数存在する可能性がある）。本開示の他の態様では、導出キーは、プロセスキーＩＤおよび／もしくは共有ライブラリキーＩＤ、ならびに／または種々のデータキーＩＤを処理するために使用され得る。これらの項目は、キャッシュラインごとに１つだけであることが予想されるが、これらの項目のいずれかまたは全ては、対応するキーを導出し、次いでそれを用いてデータを暗号化／解読するために、タグとしてキャッシュを介して暗号化回路に渡される導出キー識別子とすることができる。
Ｄ．線形インラインメタデータ（ＬＩＭ）、アウトオブバンドテーブルに記憶されたメタデータ、およびページ内メタデータ
一部の実施形態によれば、上述の暗号符号化されたポインタおよび／または暗号アドレス化指定は、ＬＩＭ、アウトオブバンドテーブルに記憶されたメタデータ、およびページ内メタデータを含むこのセクションで説明する実施形態とともに使用されてもよいが、実施形態はそのように限定されず、メタデータの一部または全部がメモリに記憶されていてもよい。
メモリタグ付け技術は、バッファオーバーラン、オーバーフロー、およびフリーエクスプロイト後の使用を防止するように設計されたメモリ安全メカニズムを提供する。現在の技術は、メモリ空間内の全てのデータブロックに対して反復メモリタグを使用している。例えば、１６バイトのメモリブロックを使用するシステムでは、１バイトのタグが各メモリブロックに関連付けられる。したがって、１６ＧＢのメモリ割り当ては、単にタグデータを記憶するために追加の１ＧＢを必要とする場合があり、タグメタデータを取り出すための複数の冗長メモリアクセスにより、数ギガバイトの無駄なメモリおよび性能への影響が生じる。
このセクションでは、「メタデータ」は、一部の例を挙げると、タグ値またはバージョン番号（タグメタデータ）、有効範囲メタデータ、コンテキスト情報（例えば、メモリ割り当てサイズ（例えば、間接アドレスによって参照される割り当てメモリのバイト数）、データまたはコードのタイプ（例えば、プログラミング言語によって定義されるデータまたはコードのクラス）、許可（例えば、間接アドレスの読み出し、書き込み、および実行許可）、データまたはコードの位置（例えば、データまたはコードのサイズと組み合わされたアドレス）、データまたはコードの所有権、特権レベル（例えば、ユーザまたは監督者）、または暗号コンテキスト識別子（または暗号コンテキストＩＤ）（例えば、間接アドレスごとにランダム化されたまたは決定論的に一意の値）のうちの少なくとも１または複数を指す。本明細書で使用されるメタデータは、キー識別子（キーＩＤ）、トウィーク（ｔｗｅａｋ）、カウンタ、メモリアクセス制御（ＭＡＣ）、または誤り訂正符号（ＥＣＣ）を指すこともある。本明細書で使用されるメタデータは、オブジェクトのコンパートメントＩＤおよび／または境界情報を指すこともある。
このセクションでは、「割り当て」は、データまたはコードなどのオブジェクトが記憶されるメモリのアドレス指定可能な部分を指す。
このセクションでは、「境界情報」は、基準点に基づいて割り当ての開始および終了を決定するための情報を指す。基準点は、例えば、スロット、ブロック、ページ、またはメモリの任意の他の単位のいずれかの中間点、開始、終了を含み得る。
このセクションでは、「スロット」は、キャッシュライン内のメモリの単位を指す。
このセクションでは、「コンパートメント」によって本明細書で意味するものは、そのコンパートメント識別子（ＩＤ）によって他のテナントから区別可能なテナントである。例えば、テナントは、一実施形態によれば、別のテナントから暗号隔離されてもよいが、暗号隔離されたテナントは単に例を提供し、「コンパートメント」の定義に関して限定することを意図しない。本明細書で使用される場合、「暗号隔離」という用語は、異なるキーおよび／またはトウィークで暗号化されているメモリの異なるエリア（異なるコンパートメントまたはテナント）から生じる隔離を意味することが意図される。隔離されたメモリコンパートメント／テナントは、仮想マシン（ＶＭ）、アプリケーション、関数、またはスレッドのデータ構造および／またはコードから構成され得る。マルチテナント環境では、ページテーブルまたは拡張ページテーブルではなく、暗号化を使用してテナント間の隔離を実施することができ、コンパートメントは、メモリ浪費および不要なデータコピーを低減するために、オブジェクト粒度の共有をサポートするメモリ割り当ての文脈において定義することができる。ほとんどの既存のソリューションはページ粒度であり、その粒度はプログラミング言語の粒度と一致しない。一部のソリューションは、ページよりも小さい固定粒度を使用するが、かかるソリューションは、依然として、オブジェクト粒度共有との不一致を提示する。オブジェクト粒度のメタデータを効率的に記憶し、位置特定するための代替的な手法が必要とされる。コンパートメントは、マルチテナント環境において使用され、各テナントは、それ自体のプライベートオブジェクト（単数または複数）へのアクセスを有し、少なくとも一部のテナントは、他のテナントによるそれらのプライベートオブジェクトへのアクセスを委任する能力を有し得る。
本明細書で使用される場合、「トウィーク」は、特に、通常の平文または暗号文の入力およびキー（例えば、秘密キー１１６（１））に加えて、ブロック暗号への追加の入力を指し得る。トウィークには、値を表す１または複数のビットが含まれる。
メモリ割り当てセキュリティチェックシステムが本明細書で提供される。一部の実施形態によるシステムは、メモリ割り当てセキュリティチェックシステムであって、メモリコントローラ回路と、メモリコントローラ回路に結合され、メモリ回路に結合されたプロセッサ回路と、を備え、プロセッサ回路は、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことと、メモリコントローラ回路による第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することと、を行う、メモリ割り当てセキュリティチェックシステムを含み得る。
非一時的または一時的な記憶デバイスまたは記憶媒体が提供される。記憶媒体は、プロセッサ回路によって実行されると、プロセッサ回路に、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことと、第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することと、を含む動作を実行させる機械可読命令を含む。
メモリ割り当てセキュリティチェック方法は、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことと、第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することと、を含む。
オブジェクトメタデータの一部としてコンパートメントＩＤを提供する一部の実施形態は、インラインで記憶されるか、または別個のメタデータテーブル内に記憶されるかにかかわらず、例えば、ブラウザおよびデータセンタ内のサービスとしての機能（ＦａａＳ）ワークロードの文脈において、特に有用なソリューションを提供する。
本明細書で説明する一部のシステムおよび方法は、スロットの中間点におけるメモリ割り当てに関連付けられたメタデータを記憶する命令を含むシステム、方法、およびコンピュータ可読媒体を提供する。一実施形態によれば、スロットはまた、境界情報またはコンパートメントＩＤのうちの少なくとも１つとともに、メモリ割り当て（メタデータが関係する割り当てを含む所与のキャッシュライン内のインライン）を含み得る。さらなる実施形態によると、割り当ては、全体的または部分的であってもよく、すなわち、少なくとも部分的に、その関連メタデータとは異なるキャッシュラインであってもよい。
１６Ｇバイトの例を使用すると、従来のタグメタデータを使用することは、割り当て内に含まれる各１６Ｂｙｔｅブロックについて４ビットタグメタデータを繰り返し記憶するために０．５Ｇバイトの追加のメモリ空間を必要とする。本明細書で開示される一部のシステムおよび方法は、このメモリ要件を、キャッシュスロットなどのスロット内の中間点メモリアドレス（または中間点）に位置し、メモリ割り当て、例えばその同じスロット内のメモリ割り当てに対応する（例えば、割り当て内に含まれる１６バイトスロット内の１バイトのメタデータに対応する）１または複数のバイトに有利に低減する。かかるメカニズムは、例えば、タグメタデータを記憶するのに必要なメモリを１０億分の１に減少させることができる。
次いで、メタデータは、１または複数のコア４７４／４８４などのシステムプロセッサ回路によってソフトウェア（すなわち、プログラム）から隠されてよく、スロット内のメモリ割り当ての範囲にわたって論理アドレスまたはインデックスをインクリメントするときに連続メモリを提供し、プロセッサはメタデータをスキップし、それに応じて線形／仮想アドレスを調整する。
メモリ割り当てバウンディングボックスの中間点（オブジェクトが割り当て内に記憶される所与のスロットサイズに対応する）は、一実施形態によれば、２つのポインタ符号化の最良適合累乗、またはバウンディングボックスの中間点がメタデータを搬送するために指定され得る任意の他の符号化を使用して、メモリコントローラ回路（図４の統合メモリコントローラ論理（ＩＭＣ）４７２など）によって決定され得る。メタデータは、メモリ割り当てごとに１回だけ符号化され、割り当てのバウンディングボックスの中間点に位置してもよく、メモリ回路が符号化ポインタを使用してソフトウェアに対して連続割り当てとして見えるように、プロセッサ回路によって隠されてもよい。本明細書で開示される一部のシステムおよび方法は、ポインタ符号化を使用して、メモリ割り当てのバウンディングボックスの中間点を決定する。メモリ割り当て全体に関連付けられたメタデータは、決定された中間点位置について記憶され、関連する割り当てとともにプロセッサにアクセス可能であるようにポインタによってアクセスされてもよい。メモリアロケータライブラリのＣ＋＋Ｎｅｗ演算子またはＣｍａｌｌｏｃ関数（または同様のもの）は、メタデータサイズを考慮に入れ、それに応じてメモリ割り当てを調整（増加）して、メタデータサイズおよび割り当ての真のサイズなどの任意の追加のメタデータを収容することができる。メタデータはスロットの中間点に（予測可能な参照位置に）記憶されるので、プロセッサ回路は、ポインタを介してメモリ回路にアクセスするとき、ポインタ符号化に基づいて、メタデータを確実にスキップし、中間点を過ぎたメモリアクセス線形／仮想アドレスにメタデータのサイズを追加することによって、タグメタデータの存在を隠すことができる。一方、プロセッサは、ポインタ符号化に基づく割り当てとともにメタデータの位置をインラインで直接決定することができる。
本明細書で開示する一部のシステムおよび方法は、割り当てサイズの２の累乗の符号化が、常にメモリ割り当てとともに位置する最良適合バウンディングボックス（またはスロット）中間点値を与え得るという認識から利益を得る。有利には、複数のメモリスロットは、より大きいメモリスロットの２の累乗のサイズ内で重複し得るが、より小さいメモリスロットの各々は、異なる中間点アドレスを有し、より小さいメモリスロットの中間点値の各々は、より大きいメモリスロットの中間点値とは異なる。
ポインタは、２の累乗のスロットサイズを識別するための複数のビット（例えば、６４ビットポインタに対して６ビット）と、一実施形態では、ユースアフターフリー（ＵＡＦ）を防止するためのバージョニングのためのタグ値とを含み得る。実際の割り当てられたメモリ境界（例えば、オフセットおよびアレイサイズ、またはバウンディングボックス中間点の左への実際の割り当てサイズ（下限またはＬＢ）および右への割り当てサイズ（上限またはＵＢ））も、中間点メタデータの一部として符号化され、プロセッサ回路によってチェックされて、所与のメモリアクセスが現在のメモリ割り当ての境界アドレス内でのみ実行されることを保証することができる。これらの境界は、メモリ使用を最適化するためにポインタのサイズフィールド値によって識別される２の累乗（Ｐｏ２）のバウンディングボックスサイズ（スロットサイズのＰｏ２インクリメントが使用される場合）に従ってサイズ決定することができ、より小さいバウンディングボックスは、割り当ての真の境界を符号化するためにより少ないバイトを必要とするのに対して、より大きい割り当ては、より大きい割り当ての真の境界を符号化するために追加のバイトを必要とする。
メタデータ４０５０内の任意のタグデータは、ポインタ４０８０によって参照されている記憶位置（割り当てのスロット）に関連付けられてもよい。
有益には、本明細書で開示される一部のシステムおよび方法は、性能最適化を提供しながら、メタデータを記憶するためのメモリオーバーヘッドを低減する。プロセッサ回路が割り当てを含む各メモリブロック（１６Ｂ）ごとに１つのタグを記憶することができる最新技術のメモリタグ付け技術とは異なり、本明細書で開示するシステムおよび方法の一部は、割り当てごとに境界およびコンパートメントＩＤのうちの少なくとも１つを含むものなどのメタデータを代わりにキャッシュすることができるプロセッサを提供し、キャッシュなどのメモリ位置内のスロットなどの所定の参照位置からメタデータをフェッチすることによって、キャッシングをはるかに効率的にし、メモリルックアップを低減し、参照位置は、例えば割り当てのバウンディングボックスの中間点に対応する。メモリ割り当て（オブジェクト）は、オブジェクトと同じメモリ位置（キャッシュ、キャッシュライン、またはスロット）にメタデータを有することができ、別個のメタデータタグテーブル（別名、データ破損検出ＤＣＤ）からの余分なメモリルックアップが必要とすることを完全に回避する。
メモリを割り当てるとき、一実施形態によれば、ｍａｌｌｏｃ（）／ｎｅｗは、単にバウンディングボックスの中間点におけるメタデータを考慮し、割り当てサイズを（例えば、バウンディングボックスのサイズおよび関連付けられたメタデータサイズに応じて１バイト、または２バイト、またはそれ以上）増加させ、メモリ割り当てのバウンディングボックスの中間点にメタデータを設定することができる。次いで、論理（ｍａｌｌｏｃなど）は、サイズフィールド内のバウンディングボックスのサイズとともに同じメタデータを有するポインタを返すことができる。プロセッサが、この符号化ポインタフォーマットでメモリ（キャッシュなど）にアクセスしているとき、プロセッサ回路は、割り当てのバウンディングボックスの中間点からメタデータ値を調べ、ポインタメタデータ値と比較し、一致があればメモリアクセスを可能にし、一致が無ければ障害または例外をトリガする。ｍａｌｌｏｃ ｆｒｅｅ（）は、次いで、メタデータの少なくとも一部など、メモリメタデータをリセットするために使用され得る。同様に、プロセッサは、メタデータ内の境界情報を使用して、メモリアクセスが正しい割り当て境界内にあること、例えば、バウンディングボックス中間点（ＬＢ）の左からＸ１バイト（または最小割り当てサイズの他の単位）内にあり、バウンディングボックス中間点（ＵＢ）の右からＸ２バイト（または最小割り当てサイズの他の単位）内にあることを検証することができる。ここで、タグ、Ｘ１、およびＸ２は、中間点メタデータの別個のフィールドである。
図４０は、プロセッサ回路（例えば、図４のコア４７４または４８４と同様）およびメモリコントローラ回路４０２０（図４のＩＭＣ４７２または４８２と同様）とともにメモリ割り当てに対するセキュリティチェックを可能にする例示的なメモリ回路／キャッシュ回路４７１（図４のキャッシュ４７１または４８１またはメモリ４３２または４３４と同様）の概略図である。実施形態はそのように限定されないが、図４０の示される実施形態では、メモリ回路／キャッシュ回路４７１は、本明細書に説明される少なくとも１つの実施形態による、それぞれの中間点アドレス４０４２が、スロット４０４０内のそれぞれのメモリ割り当て４０５４に関連付けられるそれぞれの一意のメタデータ４０５０を含む、１または複数の２の累乗（すなわち、２０～２ｎ）スロット４０４０に配分されてもよい。
一部の実施形態では、プロセッサ回路（図４のコア４７４／４８４など）にメモリ動作を実行させる命令は、メモリコントローラ回路（図４のＩＭＣ４７２／４８２など）に、メモリ動作のためのアドレス４０８２を表すデータと、メモリアドレス４０８２に対応するそれぞれのメモリ割り当て４０４０に関連付けられたメタデータ４０８４とを少なくとも含むポインタ４０８０を使用して、メモリ回路／キャッシュ回路４７１にアクセスさせる。メタデータ４０８４は、それぞれのメモリ割り当て４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と比較される。ポインタメタデータ４０８４がメモリ割り当て４０４０内の記憶されたメタデータ４０５０と一致する場合、指定されたメモリアドレス４０８２における動作が許可される。ポインタメタデータ４０８４がメモリ割り当て４０４０内の記憶されたメタデータ４０５０と一致しない場合、例外がプロセッサ４７０に返される。
メタデータの比較がこのセクションで説明されるとき、比較とは、限定的に見られることを意味するものではなく、ポインタ内のメタデータ（タグデータ、コンパートメントＩＤなど）の全部または一部と、アクセス制御が実装されるオブジェクトに関連付けられたメタデータとの比較を包含することを意味することに留意されたい。
図４０のメモリ回路／キャッシュ回路４７１の実施形態では、各オブジェクト４０５４は、所与のスロットに完全に割り振られ（すなわち、スロットごとに１つのオブジェクトおよびオブジェクトごとに１つのスロット）、このようにして、中間点におけるメタデータ４０５０が、それが属するオブジェクトに容易に関連付けられ得ることを保証する。しかしながら、実施形態はそのように限定されず、それらの範囲内に、メタデータが関係するオブジェクトのいずれも、一部、または全部も含まないキャッシュラインにおけるメタデータ、コンパートメントＩＤ、および境界情報の暫定を含む。オブジェクト４０５４は、図４０において、図の下部に一度示されており、それぞれのスロット４０４０自体の中の両矢印によって対応して表されている。オブジェクト４０５４が割り当て自体よりも大きいスロット内にあっても、割り当ては、一実施形態によれば、より大きいスロット内に配置するためにパディングを必要としない場合がある。一部の実施形態によれば、オブジェクトは、利用可能なスロットおよびオブジェクトのセットが与えられると、オブジェクトに最も密接に適合するスロットに割り当てられ得る。図４０に示す実施形態では、例えば、３２Ｂオブジェクト４０５４は３２Ｂスロット４０４０に割り当てられ、５６Ｂオブジェクトは１２８Ｂスロット４０４０に割り当てられ、４８Ｂオブジェクトは２５６Ｂスロットに割り当てられ、２４Ｂオブジェクトは３２Ｂスロットに割り当てられ、９６Ｂオブジェクトは１２８Ｂスロットに割り当てられる。図４０に示す例では、４８Ｂオブジェクトは２つのスロット内で位置合わせ境界を横切っているので、より大きい１２８Ｂスロットに割り振られる。図４０の図示の例は、オブジェクトが連続して（密に詰め込まれて）スロットに跨るように示しているが、明らかに、実施形態はそのように限定されず、スロットの中間点アドレスがオブジェクトによって横切られる限り、それぞれの専用メモリスロットへのオブジェクトの割り当て方式をそれらの範囲内に含んでおり、一部のスロットは、特に、例えば、ダングリングポインタが関与するＵＡＦシナリオにおいて、空であってもよい。一部の実施形態によれば、オブジェクトサイズは、スロットに割り振られたときに中間点を横切る（すなわち、少なくとも部分的にカバーする）ために、最小スロットの幅の半分以上であってもよい。
各オブジェクトが専用スロットに一意に割り振られ、スロット中間点を横切る上記の割り当て方式に基づいて、プロセッサがメタデータを決定するために別個のテーブルまたはメモリ位置に行く必要なく、それを迅速に見つけることを可能にするために、メタデータ４０５０は、スロットの中間点アドレスに位置し得る。現在の手法では、メタデータを各割り当ての前に、典型的には２の累乗でない方式で配置し、各ポインタ内に、割り当ての開始からのポインタアドレスの距離を指定する場合がある。しかしながら、ポインタは限られた数のビットを有し、後者の距離を指定する必要性がある場合、ポインタが収容できる距離よりも距離が大きい場合、すなわち、割り当てがポインタ内のビットが収容できる割り当てよりも大きい場合に、ポインタの範囲を超過する可能性がある。一実施形態による使用される２の累乗（Ｐｏ２）アプローチは、各オブジェクトのＰｏ２スロットへの一意のマッピングを可能にし、スロットは、その中の各オブジェクトを一意に符号化および暗号化する可能性を提供するために使用される。一部の実施形態によれば、メタデータ４０５０も暗号化され得る。
上述したような割り当ての開始からの距離／オフセットが長すぎるという問題を克服するために、代わりに、一部の実施形態は、ポインタのサイズフィールドにおいて、アドレス指定されるオブジェクトが収まるポインタのサイズフィールドにおけるサイズ指数としてスロットのＰｏ２サイズなどのスロットのサイズを指定するだけである。サイズは、参照されているスロットを決定するためにプロセッサによって参照される特定のアドレスビットを決定する。特定のスロットを識別すると、プロセッサは、境界情報またはコンパートメントＩＤのうちの少なくとも１つ、および一部の場合ではタグデータなどの他のメタデータを含むメタデータを読み出すために、識別されたスロットの中間点アドレスに直接進むことができる。しかしながら、実施形態は、スロットのためのＰｏ２方式に限定されず、連続的に増加するサイズのスロットの利用可能性が２以外の整数の累乗に基づき得る、または任意の他の方式に基づき得る方式を含んでもよい。
オブジェクトが常に中間点を横切ることが知られているメタデータ４０５０の一部として記憶された境界情報は、ＬＢおよびＵＢの基準点として中間点を有するＬＢおよびＵＢとして表現されてもよく、スロットのサイズにかかわらず、特に、バッファオーバーフローの検出を可能にするために使用され得る。有利には、示された実施形態における境界情報は、スロット内のオブジェクトとともに記憶されるので（実施形態はそのように限定されないが）、オブジェクト自体と実質的に同時に、プロセッサに利用可能にすることができ、このようにしてメモリ動作を従来技術のメモリ動作よりも効率的にする。一部の実施形態によれば、境界情報は、スロットおよび／または割り当て自体が大きい場合、特に、ポインタ内のビット数が割り当ての開始からのポインタ値の距離をサポートするのに十分でない可能性がある場合に、ポインタ内の多数のビットを占有する必要なしに、既知の中間点参照に基づいて割り当ての位置の決定を可能にする。図４０に例として示されるＰｏ２方式は、ポインタ値から参照されるオブジェクトの先頭までの距離情報の提供によって提供される線形スケーリングの代わりに、ポインタのサイズ指数フィールドに値が追加されるたびに、参照されるスロットサイズが２倍にされるコンパクト符号化方式を提供する。したがって、Ｐｏ２方式では、限られたサイズのフィールドを使用して、従来技術の方式よりもはるかに大きいスロットサイズおよびオブジェクトを指定することができる。
メモリコントローラ回路４７２／４８２は、プロセッサ回路４７０とは別個のボックスとして図４０に示されているが、一部の実施形態では、プロセッサ回路４７０／４８０は、メモリコントローラ回路４７２／４８２の全部または一部を含み得る。
メモリアクセス動作を引き起こす命令の実行に応答して、プロセッサ回路４７０は、動作に関与するメモリアドレス４０８２を表すデータと、メモリアドレス４０８２に対応するメモリ割り当て４０４０に関連付けられたメタデータ４０８４を表すデータとを少なくとも含む符号化ポインタ４０８０を生成する。符号化ポインタ４０８０は、図４１に関して以下で詳細に説明するように、メモリ割り当て４０４０のサイズを表すデータおよびポインタ算術などの追加の情報を含み得る。
一部の実施形態では、コア４７４／４８４は、メモリ割り当て４０４０の中間点アドレス４０４２に記憶されたメタデータ４０８４とともに、符号化ポインタ４０８０によって搬送されるメタデータ４０５０を含み得る。コア４７４／４８４は、メモリ位置に記憶されたメタデータ４０５０を使用して、境界チェックおよび／またはコンパートメントＩＤチェックをさらに実行することができる。符号化ポインタ４０８０によって搬送されるメタデータ４０８４が、スロット４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と一致する場合、さらに、アドレス４０８２を境界情報と比較する境界検査、および／またはメタデータ４０４３／４０５０に記憶されたコンパートメントＩＤと現在のコンパートメントＩＤレジスタの内容とを比較するコンパートメントＩＤ検査が一致を示す場合、コア４７４／４８４は、要求された動作を完了する。符号化ポインタ４０８０によって搬送されるメタデータ４０８４が、スロット４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と一致しない場合、ならびに／またはアドレスに対する境界検査および／もしくはコンパートメントＩＤ検査が一致を返さない場合、コアは、例外をプロセッサ回路４７０に返す。
メモリ回路／キャッシュ回路４７１は、情報および／またはデータを記憶することが可能な任意の数および／または組み合わせの電気構成要素、半導体デバイス、光記憶デバイス、量子記憶デバイス、分子記憶デバイス、原子記憶デバイス、および／または論理要素を含み得る。メモリ回路／キャッシュ回路４７１の全部または一部は、ＲＡＭ、ＤＲＡＭ、ＳＲＡＭ、または同様のものなどの一時メモリ回路を含み得る。メモリ回路／キャッシュ回路４７１の全部または一部は、光記憶媒体、磁気記憶媒体、ＮＡＮＤメモリなどの非一時的メモリ回路を含み得る。メモリ回路／キャッシュ回路４７１は、任意の記憶容量を有する１または複数の記憶デバイスを含み得る。例えば、メモリ回路／キャッシュ回路４７１は、約５１２キロバイト以上、１メガバイト（ＭＢ）以上、１００ＭＢ以上、１ギガバイト（ＧＢ）以上、１００ＧＢ以上、１テラバイト（ＴＢ）以上、または約１００ＴＢ以上の記憶容量を有する１または複数の記憶デバイスを含んでもよい。
図４０の示された実施形態では、ＩＭＣ４７２／４８２は、メモリ回路／キャッシュ回路４７１をスロット４０４０の２の累乗の任意の数に配分する。一部の実施形態では、ＩＭＣ４７２／４８２は、メモリ回路／キャッシュ回路４７１を単一のメモリスロット４０４０（すなわち、システムメモリ全体がカバーされることになるｍの値に対して、２の累乗＝２ｍ）に配分することができる。他の実施形態では、ＩＭＣ４７２／４８２は、メモリ回路／キャッシュ回路４７１を２つのメモリスロット４０４０（すなわち、２の累乗＝２ｍ－１）に配分することができる。他の実施形態では、ＩＭＣ４７２／４８２は、メモリ回路／キャッシュ回路４７１を４つのメモリスロット４０４０（すなわち、２の累乗＝２ｍ－２）に配分することができる。他の実施形態では、ＩＭＣ４７２／４８２は、メモリ回路／キャッシュ回路４７１を「ｎ」個のメモリ割り当て４０４０（すなわち、メモリ空間を「ｎ」個のスロットに分割することになる値ｋに対して２の累乗＝２ｋ）に配分することができる。重要なことに、メモリスロット４０４０の各々における中間点アドレス４０４２は、他のメモリスロットにおける中間点アドレスと整列せず、それによって、それぞれのメモリスロット４０４０に固有のメタデータ４０５０の記憶が許可されることに留意されたい。一部の実施形態では、メタデータ４０５０は、任意の数のビットを含み得る。例えば、メタデータ４０５０は、２ビット以上、４ビット以上、６ビット以上、８ビット以上、１６ビット以上、または３２ビット以上を含んでもよい。
符号化ポインタ４０８０は、メモリ動作（フェッチ、ストアなど）を実行するためのメモリアドレス４０８２を含む。メモリアドレス４０８２は、任意の数のビットを含み得る。例えば、メモリアドレス４０８２は、８ビット以上、１６ビット以上、３２ビット以上、４８ビット以上、または６４ビット以上、１２８ビット以上、２５６ビット以上、５１２ビット以上、現在の動作モードに対する線形アドレス幅の２乗まで、例えば、アドレス指定されるスロットサイズに関するユーザ線形アドレス幅ビットを含んでもよい。実施形態では、符号化ポインタ４０８０によって搬送されるメタデータ４０８４は、任意の数のビットを含み得る。例えば、メタデータ４０８４は、４ビット以上、８ビット以上、１６ビット以上、または３２ビット以上を含んでもよい。実施形態では、符号化ポインタ４０８０によって搬送されるアドレスおよび／またはタグデータの全部または一部を暗号化することができる。実施形態では、メタデータ４０５０Ａ～４０５０ｎは、キャッシュライン（例えば、３２バイトブロック、６４バイトブロック、または１２８バイトブロック、２５６バイトブロック以上、５１２バイトブロック、または２バイトの累乗に等しいブロックサイズ）としてプロセッサキャッシュ回路４０１２にロードされ得る。かかる実施形態では、プロセッサキャッシュ回路４７１／４８１に記憶されたデータに対してメモリ動作を実行する際に、ＩＭＣ４７２／４８２、または例えばプロセッサ回路４７０内の他の論理は、メタデータ４０８４と、アドレス４０８２および現在のコンパートメントＩＤレジスタの内容などの他の関連情報とを、要求されたメモリアドレスを含むキャッシュライン上に記憶されたメタデータ４０５０と比較する。
割り当て４０４０の中間点アドレス４０４２（すなわち、メタデータ４０５０内のタグデータを含む「隠された」アドレス）の前のメモリアドレスで行われるメモリ動作の場合、メモリ割り当て４０４０に関連付けられたメタデータ４０８４によるメタデータ４０５０の検証が成功すると、ポインタ４０８０は、単に、示されたメモリアドレス４０８２で動作を実行することができる。割り当て４０４０の中間点アドレス４０４２の後のメモリアドレスにおいて行われるメモリ動作の場合、符号化ポインタ４０８０は、メモリ割り当て４０４０に記憶されたメタデータ４０５０のサイズに基づいてオフセットされ得る。したがって、メタデータ４０５０の存在は、符号化ポインタ４０８０を使用してメタデータへのアクセスを有するソフトウェアから、プロセッサ回路によって「隠される」。
図４１は、例示的な符号化ポインタアーキテクチャ４１００の概略図であり、符号化ポインタ４０８０は、マルチビットメモリ割り当てサイズフィールド４１１０、マルチビットオプショナルメタデータフィールド４１２０（タグデータフィールドなど）、マルチビットアドレスフィールド４１３０、およびマルチビットポインタ算術フィールド４１４０を含む。図４１に示すように、符号化ポインタ４０８０は、例えば、６４ビットポインタ、または１２８ビットポインタ、または１２８ビットより大きいポインタなど、任意のサイズのポインタを含み得る。符号化ポインタは、一実施形態では、ｘ８６アーキテクチャポインタを含み得る。符号化ポインタ４０８０は、より大きい（例えば、１２８ビット）、またはより小さい（例えば、１６ビット、３２ビット）数のビットを含み得る。実施形態では、アドレスフィールド４１３０において使用されるビット数は、サイズフィールド４１１０において表現されるように、それぞれのメモリ割り当て４０４０のサイズに基づき得る。例えば、概して、より大きなメモリ割り当て（２０）は、より小さなメモリ割り当て（２１～２ｎ）よりも少ない数のアドレスビットを必要とし得る。アドレスフィールド４１３０は、任意の数のビットを含み得るが、図４０の示される実施形態では、サイズ数は、実際には、Ｐｏ２スロットサイズに対応しないことに留意されたい。例えば、アドレスフィールド４１３０は、８ビット以上、１６ビット以上、３２ビット以上、４８ビット以上、６４ビット以上、１２８ビット以上を有するメモリアドレスを収容してもよい。
引き続き図４１を参照すると、サイズフィールド４１１０は、アドレスフィールド４１３０内の情報と組み合わせて、プロセッサが所与のスロットの中間点を見つけることを可能にする。アドレスフィールド４１３０内の特定のアドレスビットは、サイズフィールド内に示されるサイズによって決定される。サイズフィールドがサイズ指数情報を含むＰｏ２方式では、サイズ指数が大きくなるにつれて（スロットが大きいほど）、特定のスロットを識別するのに必要なアドレスビットが（スロットが大きいほど、識別するスロットが少なくなるため）少なくなる。かかる場合、ポインタ算術フィールド２４０内のポインタの末尾のビットのより多くを使用して、所与のスロット内を範囲指定することができる。後者は、アドレスフィールドの縮小をもたらす。
前述したように、メタデータフィールド４１２０およびその中のタグデータの使用は所望によりある。ポインタ内のタグデータは、スロットにアクセスするために使用されているポインタバージョンが実際にそのスロットにアクセスする権利を有するポインタであることを依然として保証しながら、ポインタの複数のバージョンが同じスロットを指して使用されることを可能にする。タグデータの使用は、例えば、ＵＡＦ攻撃を軽減するのに有用であり得る。ダングリングポインタが含まれるが、タグデータが使用される場合、ポインタの各バージョンでタグを変更すると、ダングリングポインタによってアクセスしようとする割り当てとの不一致が生じ、エラーが生じ、したがって新しい割り当てがダングリングポインタによる不正アクセスから保護される。
ポインタ内のタグデータは、例えば、完全性チェックが使用される場合など、オブジェクトにアクセスするためのポインタの権利を保証するために他のメカニズムが使用される場合、回避され得る。例えば、完全性チェックは、データなどのオブジェクトの少なくとも一部分の完全性を、それが解読および／または解凍された後にチェックする際に使用するための尺度を提供してもよい。より具体的には、オブジェクトが圧縮および／または暗号化されてスロットに記憶される前に、まず、完全性値を含む尺度をオブジェクトの少なくとも一部に関連付けることができる。例えば、完全性値は、完全性チェック値（ＩＣＶ）（例えば、ハッシュ）、メッセージ認証コード（ＭＡＣ）（例えば、同じメッセージ、秘密キー、および初期化ベクトルが使用されるときに生成される同じＭＡＣ）、メッセージ完全性コード（ＭＩＣ）（例えば、同じアルゴリズムが使用される場合に生成される同じＭＩＣ）、署名（例えば、キーペアの秘密キーを使用して生成される）、ハッシュメッセージ認証コード／ＨＭＡＣ（例えば、ＳＨＡ３ＨＭＡＣ）など、またはそれらの組み合わせを含み得る。所与のスロット内のオブジェクトの後続の解読および／または圧縮解除の後、再現されたオブジェクトについて同じタイプの測定を行い、元のオブジェクトについて最初に行ったタイプの測定と比較して、記憶されている元のオブジェクトが、ストレージ内に記憶されてから何らかの形で変更されたかどうかを判定することができる。
別の実施形態によれば、アクセスされたときに、データに対応するメモリ位置が解放されるか割り当てられるかを示す値が、データの一部として記憶されてもよい。後者のメカニズムは、メタデータ４０５０内のタグ情報との比較を必要とするタグデータなど、ポインタ内の追加情報を必要としない。
実施形態では、サイズデータフィールド４１１０は、任意の数のビットを含み得る。例えば、サイズデータは、２ビット以上、４ビット以上、６ビット以上、または８ビット以上を含んでもよい。サイズデータフィールド４１１０は、メモリ割り当て４０４０のサイズの表示を提供する。メタデータフィールド４１２０は、存在する場合（タグフィールドは実施形態によれば所望によりあることに留意されたい）、任意の数のビットを含み得る。例えば、サイズデータフィールド４１１０は、４ビット以上、６ビット以上、８ビット以上、１６ビット以上、または３２ビット以上を含んでもよい。符号化ポインタ４０６０は、許容ポインタ算術フィールド４１４０も含む。許容ポインタ算術フィールド４１４０は、任意の数のビットを含み得る。例えば、ポインタ算術フィールド４１４０は、４ビット以上、６ビット以上、８ビット以上、１６ビット以上、または３２ビット以上を含んでもよい。
図４１に示されるように、メモリ動作を含む命令の実行時に、一実施形態によれば、プロセッサ回路４７０および／またはＩＭＣ４７２／４８２は、４１５０において、メタデータフィールド４１２０に含まれるメタデータ４０８４、アドレス４１３０、および／または現在のコンパートメントＩＤレジスタの内容を、メモリ割り当て４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と比較する。メタデータフィールド４１２０に含まれるメタデータ４０８４がメモリ割り当て４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と一致し、他のメタデータチェックも成功した場合、プロセッサ回路４７０および／またはＩＭＣ４７２／４８２は、動作２７０において、メモリ回路／キャッシュ回路４７１において要求されたメモリ動作を完了する。一部の実施形態によれば、メタデータ４０５０は、境界情報およびメタデータに関連付けられたオブジェクトにアクセスする許可を有するテナントに対応するコンパートメントＩＤのうちの少なくとも１つを含み得る。メタデータフィールド４１２０に含まれるメタデータ４０８４が、メモリ割り当て４０４０の中間点アドレス４０４２に記憶されたメタデータ４０５０と一致しない場合、ＩＭＣ４７２／４８２は、エラー、障害、または例外４１６０をプロセッサ回路４７０に報告する。一部の実施形態では、割り当て境界メタデータは、メタデータ４０５０に含まれ得る。かかる実施形態では、ＩＭＣ４７２／４８２は、メモリアクセスが指定された範囲内にあるかどうかをチェックすることもできる。境界情報は、メモリ割り当ての座標、例えば、オフセットおよびアレイサイズ、またはバウンディングボックス中間点の左への実際の割り当てサイズおよび右への割り当てサイズを含み得る。
ここで図４２を参照すると、この図は、異なる範囲のスロットサイズに対するメタデータ４０５０の一実施形態の拡大図を提供している。図示の例では、３２～６４バイトのスロットサイズは、中間点４０４２の一方の側に隣接してタグデータ、ＬＢおよびＵＢを含み、コンパートメントＩＤが使用されない場合には１バイトがＬＩＭに割り当てられ、コンパートメントＩＤが使用される場合には２バイトがＬＩＭに割り当てられる。この場合のＬＩＭは、４ビットのタグデータと、ＬＢおよびＵＢに対してそれぞれ２ビットと、一部の場合ではコンパートメントＩＤに対して４ビットとを含む。図示の例では、１２８～２５６バイトのスロットサイズは、中間点４０４２の両側およびそれに隣接するタグデータ、ＬＢおよびＵＢを含み、コンパートメントＩＤが使用されない場合、２バイトがＬＩＭに割り当てられ、コンパートメントＩＤが使用される場合、４バイトがＬＩＭに割り当てられる。この場合の２バイトのＬＩＭは、中間点を跨ぐ８ビットのタグデータと、ＬＢおよびＵＢの各４ビットと、コンパートメントＩＤの合計１６ビットとを含む。図示の例では、５１２Ｂを超えるスロットサイズは、中間点４０４２の両側およびそれに隣接するタグデータ、ＬＢおよびＵＢを含み、１０バイトがＬＩＭに割り当てられ（８ビットのタグデータが中間点に跨り、コンパートメントＩＤが使用されないＬＢおよびＵＢについてそれぞれ６０ビット、コンパートメントＩＤが使用されるＬＢおよびＵＢについてそれぞれ５２ビット、コンパートメントＩＤが使用される中間点の各側で１バイトである）、コンパートメントＩＤについて合計１６ビットが割り当てられる。メタデータは、通常のメモリアクセス、またはメタデータが更新されるスロットおよびメタデータの値を指定する入力オペランドを受け入れる特定の命令を使用して設定することができる。コンパートメントは、異なるコンパートメントのためのメタデータを更新することを許可されるべきではないため、プロセッサは、記憶されたメタデータのいずれかの更新を許可する前に、記憶されたメタデータ内のコンパートメントＩＤの以前の値が現在のコンパートメントＩＤレジスタの値と一致することを最初にチェックすべきである。特権ソフトウェアまたは非特権ソフトウェアの信頼できる部分は、コンパートメントＩＤの以前の値のチェックをオーバーライドすることが許可され得る。
図４０～４２のＬＩＭメタデータの実施形態では、一態様によれば、メタデータは、したがって、図４２の記憶フォーマットで示唆されるように、メタデータの少なくとも一部（図示される場合では、タグメタデータおよびコンパートメントＩＤメタデータなど）がスロット中間点の周りで複製されるように記憶することができる。メタデータのためのこの複製されたフォーマットは、（中間点がキャッシュラインまたはページ境界と一致する場合を参照して）ポインタがキャッシュラインまたはページ境界の一方の側にアクセスすることを可能にし、キャッシュラインまたはページ境界の他方の側にアクセスする必要なしにメタデータに対して１または複数のチェックを実行する。したがって、複製により、プロセッサが、特に、より大きい割り当ての場合、複数のキャッシュラインまたはページ内のメタデータをルックアップする必要性を回避することができる。メタデータは、存在する場合にはタグデータを含むが、いずれにしても境界情報またはコンパートメントＩＤのうちの少なくとも１つを含み、一実施形態によれば、暗号化されてもよい。一実施形態では、メタデータ４０５０の一部のみ、例えば、存在する場合はタグデータのみ、または境界情報のみ、またはメタデータの他の部分のみが暗号化されてもよい。
境界情報は、完全性チェック（完全性値が上述のように使用される場合）または他のアクセス制御メカニズムがスロット内の割り当ての実際の範囲に基づいて実行されることを可能にする。プロセッサに提供される境界情報により、プロセッサは、スロット内の所与の位置を指定するポインタ内のオフセットが、アクセス制御が実行されるスロットに割り振られたオブジェクトの境界内にあることを保証することができる。
境界情報は、少なくとも、他の割り当てが複数のスロットをカバーする同じメモリ範囲に重複している可能性があるので、有用である。スロットに対応する境界ポインタは、境界情報において指定されたメモリの特定の範囲のみを使用することが許可される。境界情報は、完全性チェックなどのアクセス制御メカニズムの概念にも関連する。完全性値が計算されているとき、境界情報は、完全性値が計算されているメモリ内のオブジェクトの範囲をプロセッサが決定することを可能にする。
一実施形態によれば、図４２に示すように、割り当てごとに保持される境界情報の１つのコピーが存在する。現在のメカニズムは、境界情報をポインタにパックするが、一部の実施形態は、境界情報を割り当てとともにメモリスロットに入れる。境界情報をメタデータの一部として割り当てとともにメモリスロットに記憶することにより、ポインタを拡張したり、境界情報がポインタ自体に記憶される場合に境界情報を複数コピーしたりする必要がなくなるので有利である。後者では、不利なことに、拡張されたポインタをもたらし、ポインタを記憶するために必要なメモリの量を増加させ、処理オーバーヘッドを増加させ、レジスタ状態を拡張する必要性が増加する。ポインタは、オブジェクトおよび関連付けられたメタデータを見つけることに関するオフセットのみを含む必要があるが、メタデータ自体を含む必要はなく、メタデータを含むポインタは、通常、能力と称されることに留意されたい。境界情報は、一実施形態によれば、スロットに記憶されるときに暗号変換を経る（暗号化される）ことができる。
引き続き図４２を参照すると、一実施形態によれば、コンパートメント識別情報（コンパートメントＩＤ）情報は、暗号隔離されたコンパートメントにわたるゼロコピーデータ共有をサポートするために、メタデータの一部として追加され得る。
したがって、図４２の実施形態では、隔離は、例えば、仮想マシン間の隔離、アプリケーション間の隔離、機能間の隔離、スレッド間の隔離、またはデータ構造（例えば、数バイト構造）間の隔離など、任意のレベルの粒度でサポートすることができる。コンパートメントＩＤは、各テナントがそれ自体のプライベートオブジェクトへのアクセスを有し、少なくとも一部のテナントが他のテナントによるプライベートオブジェクトへのアクセスを委任する能力を有するマルチテナント環境において有用である。プロセッサは、メタデータ４０５０内でアクセスされたコンパートメントＩＤを、コア４７４ｂ／４８４ｂ内に位置するものなどの専用レジスタ内の現在のコンパートメントＩＤ値と比較することができ、または汎用レジスタを介して比較することができるが、一部の実施形態によれば、専用レジスタが好ましい場合がある。専用レジスタは、ユーザモードなどからより容易にアクセス可能な汎用レジスタとは対照的に、オペレーティングシステム（ＯＳ）によって変更可能であることに加えて、所望によりプロセス／プログラム自体によって変更可能なモデル固有レジスタ（ＭＳＲ）に類似していてもよい。ＭＳＲは通常、ＯＳまたはＶＭＭなどの特権ソフトウェアからのみアクセス可能であるが、一部の実施形態は、非特権ソフトウェアによってアクセス可能なコンパートメントＩＤを記憶するためのＭＳＲタイプの専用レジスタ（複数可）を有することを企図している。一部の実施形態によれば、専用レジスタは、１または複数の専用レジスタを含み得る。ポインタによってアクセスされたコンパートメントＩＤが、専用レジスタ内の現在のコンパートメントＩＤ値に対してチェックされると、一致した場合、テナントはポインタを使用して、所与のコンパートメントＩＤを含むメタデータに関連付けられたオブジェクトにアクセスできる。一致しない場合、テナントは、メタデータに関連付けられたオブジェクトにアクセスすることができない。コンパートメントＩＤは、メモリスロット内のオブジェクトにアクセスするときに、それらのテナント間でオブジェクトの共有を可能にするために、種々のテナント間で共有され得る。コンパートメントＩＤを使用することで、マルチテナントの使用が可能となり、コアは、オブジェクトがテナント間で交換されるように、相互に信頼できないテナントによる同じオブジェクトへのアクセスを可能にすることができる。
一部の実施形態では、サイズフィールド４１１０に割り当てられたポインタビットについて競合が生じた場合、例えば、６ビットをサイズ指数に割り当てることができない場合、プロセッサは、最初に利用可能なサイズビットを使用し、その後、残りのビットについて異なる値を試みることによってスロットサイズについて残りのビットの値を推測し、推測された値がメタデータ４０５０中の値と一致するかどうかを判定することによって、失われたサイズビットの値を推測するように構成することができる。一致した場合、メタデータに対応するオブジェクトへのアクセスが許可される。オブジェクトへのポインタアクセスを得るためにサイズビットのうちの一部を推測することを伴うメカニズムでは、攻撃者がオブジェクトを偽造する可能性がある確率を増加させることで、セキュリティが低下する。
ここで図４３を参照すると、一実施形態によれば、オブジェクトに対応するメタデータは、図４２に示される線形メモリレイアウト（スロット）とは別のテーブルに記憶され得る。図４３の示されたメタデータテーブル４３００では、各オブジェクトのメタデータは、メモリスロット内のオブジェクトとインラインではなく、専用メタデータテーブル内に記憶され、テーブルフォーマット４３０２は、記憶されたメタデータが関係するオブジェクトの関連する粒度に基づく粒度４３０４に対応する。図４３の実施形態で表される粒度４３０４は、１６バイト、３２バイト、６４バイト、１２８バイト、２５６バイト、５１２バイト、１キロバイト、２キロバイト、および４キロバイトを含む２の累乗の粒度を含むが、実施形態はそのように限定されず、粒度変化の任意の特定の順序に関係なく粒度の異なるセットの提供をその範囲内に含む。図４３の実施形態では、メタデータはキャッシュメモリスロット内のオブジェクトとインラインで記憶されないが、ポインタ自体がメタデータを搬送する代わりに、ポインタを依然として使用してメタデータを記憶する位置を参照することができ、このようにして、上述した図４２の有利な実施形態と同様に、ポインタとともにメタデータをコピーする必要性を回避する。
前述のように、現在、ポインタが、８バイト粒度の境界を含む１６バイト粒度のメタデータテーブル内のメタデータ（境界情報またはコンパートメントＩＤを含まない）にアクセスする場所を識別することを可能にするために、一部のメカニズムが提供されている。しかしながら、既存のメカニズムは、固定サイズのメタデータテーブル内に１６バイトのグラニュールごとにメタデータを記憶することを必要としており、各グラニュールに関係するメタデータをルックアップするときに性能およびメモリ使用のオーバーヘッドにつながる。既存の手法は、パディングオブジェクトをページ粒度（例えば、４Ｋ）までパディングすることを必要とし、その結果、パディングに起因して大量のメモリが無駄になるか、または小さいデータグラニュールのためにメモリを複製し（例えば、データの１６Ｂごとに複製）、その結果、複製されたメタデータに起因して大量のメモリが無駄になっている。これは、コンパートメントＩＤ（例えば、１６ビットのメタデータ）を含むようにメタデータを拡張するときに特に深刻となる。
図４３に示す実施形態では、固定サイズのグラニュールを提供するメタデータテーブルは、それぞれのメモリスロットサイズ／グラニュールに従って対応するテーブルフォーマットでメタデータを記憶するように構成された複数のメタデータテーブルを代わりに提供することによって有利に回避され、メタデータテーブルのフォーマットの基礎として使用される各スロットサイズは、メタデータに対応する割り当てが記憶されるメモリスロットサイズに対応する。
引き続き図４３を参照すると、図４２のＬＩＭオプションと図４３のメタデータテーブルオプションとの間の共通性は、メタデータテーブルオプションは、各スロットサイズまたは粒度に対応するビット数が粒度とともに増加または減少し得ることである。一部の実施形態によれば、メタデータの記憶フォーマットは、図４２において例として示されるようなインラインメタデータのうちの一部の記憶フォーマットについての実施形態とは対照的に、メモリ内の中間点位置についての情報の複製を必ずしも含まなくてもよい。
一部の実施形態によれば、ポインタは、メタデータテーブルにおいてメタデータがアクセスされる所与のオブジェクトについての粒度を、例えば、そのサイズフィールド４１１０に同じものを提供することによって、またはその線形アドレス空間４１３０に範囲情報を提供することによって示すことができ、所与の範囲内の全てのオブジェクトは、所与の粒度に対応することが知られている（図４１）。この範囲は、モデル固有レジスタ（ＭＳＲ）などのレジスタに記憶されてもよい。かかる場合、プロセッサは、ポインタアドレス情報を使用して、ＭＳＲに記憶された対応する範囲を見つけて決定し、次いで、決定された範囲に基づいて、例えばテーブルを参照することによって、その範囲に対応するサイズ指数を決定することができる。サイズ指数（スロットサイズ）が決定されると、対応するメタデータテーブルが、決定されたスロットサイズとのその相関に基づいてメタデータのために選択され得る。
図１２の実施形態においてメタデータテーブルが選択される方法にかかわらず、サイズフィールド内のビットによって、またはポインタの線形アドレスフィールド内で識別される範囲によって、図４３の実施形態は、キャッシュライン内のオブジェクトを読み出すときに、プロセッサがそれらのオブジェクトに関するインラインメタデータをスキップする必要性を有利に回避するため、オブジェクトにアクセスするために使用されるアドレスは、それに応じて調整される必要がなく、それにより、プロセッサ動作を簡略化する。メタデータがキャッシュスロット内のオブジェクトとインラインで記憶される場合、プロセッサはメタデータに基づいてアクセス権をチェックする責任があるエンティティであるため、プロセッサは、プログラムがメタデータに直接アクセスすることを提示するために、プログラムがキャッシュライン内のオブジェクトにアクセスするための線形アドレスを生成するときにメタデータのサイズを追加することができる。図４３の実施形態は、プロセッサがインラインまたは選択されたメタデータテーブルのうちの少なくとも１つのメタデータにアクセスするように構成され得るという点で、図４２の実施形態とともに使用され得ることに留意されたい。選択可能なメタデータが図４３の例に示されるように使用される場合、プロセッサは、メタデータがインラインで記憶される１つの動作の代わりに、オブジェクトインラインにアクセスすることと、選択されたメタデータテーブル内のメタデータにアクセスすることとの２つの動作を経る必要がある。一部の実施形態によれば、プロセッサは、両方のモダリティを同時に使用して機能し、一部のオブジェクトのメタデータインラインにアクセスする一方で、他のオブジェクトの選択されたメタデータテーブル内のメタデータにアクセスするように構成されてもよい。ポインタフォーマット自体は、メタデータを記憶するためにインラインメタデータフォーマットまたはメタデータテーブルフォーマットのいずれかを使用するときに同じであってもよいが、ポインタ内に符号化された情報は、それぞれについて異なってもよい。スロットサイズおよびオブジェクトサイズが、オブジェクトがページ境界をオーバーランし得るようなものであり得る場合、性能の低下を回避するために、インラインメタデータオプションと対照的に、メタデータテーブルオプションを使用することが有利であり得る。後者のシナリオにおける懸念は、メタデータを挿入することによって、別様でページに収まるはずのオブジェクトが、もはやページに収まらなくなる可能性があることである。
図４３の実施形態は、インラインメタデータテーブルと同様にメモリ内のメタデータをレイアウトし、またはメモリの連続範囲内の各スロットサイズについてメタデータをグループ化するレイアウトを使用することができる。インラインメタデータテーブルを使用して記憶され得る任意の種類のメタデータ、例えば、タグ、境界、コンパートメントＩＤ、キーＩＤ、トウィーク、カウンタ、ＭＡＣ、ＥＣＣなどが、代替として、図４３の実施形態に記憶され得る。
図４０～４２のインラインメタデータオプションは、メタデータテーブルの場合のような２つの別個のメモリ動作ではなく、単一のメモリ動作において、メタデータが関係するオブジェクトとともに、プロセッサによって有利にアクセスされてもよく、このようにして、より良好な性能をもたらす。加えて、インラインメタデータ手法は、オブジェクトおよび対応するメタデータをプロセッサに実質的に同時に利用可能にし、それにより、（オブジェクトにアクセスする前にオブジェクトに対してアクセス制御を実行するために必要な情報の全てを有していないことによって）特にプロセッサが投機攻撃を受ける可能性がある場合、オブジェクトおよびメタデータが異なる時間にプロセッサに到着することから生じる可能性があるセキュリティ問題を軽減する。図４０～４２の実施形態に関連してインライン記憶について上述した任意のメタデータは、図４３の実施形態に関連して説明したようなメタデータテーブルフォーマットで記憶することができる。加えて、実施形態によるメタデータテーブルは、任意のサイズのメタデータをサポートすることができる。
一部の実施形態によれば、インラインメタデータに関連する実施形態が使用されるか、またはメタデータテーブルに関連する実施形態が使用されるかにかかわらず、隠しインラインメタデータがオブジェクトに使用されてもよく、オブジェクトに関連するメタデータは全てのキャッシュラインで繰り返される。隠しインラインメタデータは、オブジェクトが単一のキャッシュラインによって収容されるには大きすぎる（例えば、複数のページに及ぶ）場合に特に有用であり得る。かかる場合、プロセッサは、例として、タグチェックまたは完全性チェックを通してなど、ローカルメタデータを使用して、オブジェクトに対してアクセス制御を実行することができ、ローカルアクセス制御が一致をもたらさない場合、プロセッサは、次いで、中間点にアクセスし、オブジェクトの境界を見つけることができる。上記の２ステップ動作は、非常に大きいオブジェクト（例えば、メモリの１ページを超えるオブジェクト）がキャッシュライン上に記憶される稀な場合に起こり得る。
ここで図４４を参照すると、参照されているオブジェクトへのポインタにメタデータを記憶することなくメタデータにアクセスするための代替的な実施形態が示されている。図４４の実施形態では、メモリアロケータは、同じサイズの割り当て４４０２を対応するページにパックし、代わりに、アクセスされる各ページ４４００について、ページの最初に均一割り当てサイズ４４０４を示し、所望により、境界情報、コンパートメントＩＤ４４０６のうちの少なくとも１つを含むメタデータ４４０６をページの最初に良好な局所性で緊密にパックすることによって、割り当てに関係する境界を記憶するオーバーヘッドを回避することができる。図４４の実施形態は、オブジェクトを搬送するキャッシュラインにおいて直接インラインではないものの、メタデータを関連するオブジェクトにより近い状態に保持することによって、図４０～４２の線形インラインメタデータと図４３のメタデータテーブルとの間のハイブリッドを提供する。図４４の実施形態では、全てのメタデータは、それが属するオブジェクトと同じページ上にある。図４４の実施形態は、メタデータがオブジェクトを記憶するページとは異なるページ上にある可能性が高く、対応するメタデータに対してオブジェクトのアドレス変換をルックアップするために複数のページブロックが必要とされる可能性があり、複数のトランスレーションルックアサイドバッファ（ＴＬＢ）を必要とする可能性がある別個のテーブルにメタデータを有することに関連するオーバーヘッドを回避する。図４４の実施形態は、オブジェクトおよびそのメタデータを位置特定するために単一のＴＬＢエントリが必要とされ得るメカニズムを有利に提供するが、これら２つは、最終的には異なるキャッシュライン上に記憶され得る。図４４のフォーマットを達成するために、メモリアロケータは、ページのサイズを取得し、それからメタデータのサイズを減算し、得られた値を、そのページ内に収まり得る均一なサイズの割り当ての数で除算することができる。図４４の実施形態によれば、ページ内の割り当ては均一なサイズを有するので、境界情報はメタデータにおいて必要とされず、サイズ情報はメタデータおよび対応する割り当てにアクセスするためのポインタにおいて必要とされない。しかしながら、インラインメタデータテーブルを使用して記憶され得る任意の種類のメタデータ、例えば、タグ、境界、コンパートメントＩＤ、キーＩＤ、トウィーク、カウンタ、ＭＡＣ、ＥＣＣなどが、図４４の実施形態において代替的に記憶され得る。図４４の実施形態の利点は、メモリページの始めに均一な割り当てサイズを代わりに示すことによって、さらに、タグが使用される場合、ページの始めにタグの緊密なパッキングを可能にすることによって、境界を記憶するオーバーヘッドを回避することである。
図４５は、一実施形態によるプロセス４５００のフロー図である。動作４５０２において、プロセス４５００は、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、を含む。動作４５０４において、プロセス４５００は、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことを含む。動作４５０６において、プロセス４５００は、第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することを含む。
Ｅ．暗号キャッシュを使用した暗号コンピューティングレイテンシ低減
このセクションにおける実施形態は、暗号アドレス化指定のための最適化を提供する。
このセクションで言及されるように、「キャッシュ」は、当業者によって理解されるようなキャッシュメモリ、またはメモリ階層内の任意の迅速にアクセス可能なメモリ要素を指し得る。
本明細書で言及されるように、コンテンツアドレス指定可能メモリ（ＣＡＭ）回路は、暗号化された線形アドレス－線形アドレスのペアを記憶する文脈で言及されるが、実施形態は、ペアを記憶するためのＣＡＭ回路の提供に限定されない。したがって、相関情報のルックアップテーブルを記憶するように適合された任意のメモリ回路は、実施形態の範囲内である。
本明細書で言及されるように、トランスレーションルックアサイドバッファ（ＴＬＢ）は、メモリ位置にアクセスするのにかかる時間を短縮するために使用されるメモリレジスタまたはキャッシュである。これは通常、チップのメモリ管理ユニット（ＭＭＵ）の一部である。ＴＬＢは、線形アドレスから物理アドレスへの最近の変換を記憶し、アドレス変換キャッシュと称することができる。ＴＬＢの例は、図３Ｂのメモリユニット３７０において、データＴＬＢユニット３７２の形態で与えられる。
全ての算術演算および論理演算のためのオペランドは、レジスタに含まれ得る。メインメモリ内のデータを操作するために、データは最初にレジスタにコピーされる。ロード動作は、例えばデータがキャッシュにコピーされる前に、データをメインメモリからレジスタまたはロードバッファにコピーする。ストアオペレーションは、データをレジスタまたはストアバッファからメインメモリに、例えばキャッシュからコピーする。ロードバッファおよびストアバッファは、このセクションでは上記の文脈で言及されている。
図４６および４７は、それぞれ、第１および第２の実施形態によるフローの図を提供する。図４６および４７は、連続的な動作に関してフローを示しているが、実施形態は、それらの範囲内に、実行可能な範囲で互いに並列な動作の実行を含む。
一部の実施形態は、近い将来に同様のポインタの解読を回避するために、暗号文－平文ペアの形態などで、以前に解読されたポインタを記憶するために、専用キャッシュなどの専用内容アドレス指定可能メモリ回路（ＣＡＭ回路）を提供する。一部の実施形態は、暗号コンピューティング環境におけるアクセス待ち時間を有利に低減する。一部の実施形態は、以前に解読されたポインタを記憶するために専用ハードウェアの形態でマイクロアーキテクチャ機能を提供し、この専用ハードウェアは、図４のプロセッサ４７０／４８０のキャッシュ４７１／４８１などのプロセッサキャッシュ、および／または図６のプロセッサ６０２の命令キャッシュ６８２およびデータキャッシュ６８４などの命令キャッシュおよびデータキャッシュとは異なる。図３Ｂのメモリアクセスユニット３６４などのメモリアクセスユニット内のアドレス生成ユニットは、最近復号されたポインタに対してＣＡＭ（またはルックアップテーブル）を実装して、近い将来における同じ符号化ポインタへのアクセスレイテンシを短縮することができ、すなわち、プロセッサのキャッシュ内でアクセスされるデータに対して動作する将来の命令に対してＣＡＭを実装することができる。このセクションで説明されるような改善は、例えば、図１の暗号アドレス化指定層１１０および図３Ｂのメモリアクセスユニット３６４において実装され得る。
本明細書の一部の実施形態によるＣＡＭ回路は、例えば、図６の補助ハードウェア（ＨＷ）メモリ６９６と同様に実装されてもよい。本明細書では「専用」ＣＡＭ回路に言及しているものの、このセクションの実施形態は、ポインタアドレスに対応する暗号文－平文ペアを記憶することができるが、加えて、キーまたはトウィークなどの他のデータを記憶するために使用され得る、プロセッサキャッシュとは別個のＣＡＭ回路も包含し得る。
実施形態は、例えば、「暗号アドレス化指定」および「暗号化ベースアドレス（ＥＢＡ）フォーマットの暗号符号化されたポインタ」と題されたセクションおよび図８のフロー図の文脈で上述されたものなどの、暗号符号化されたポインタの使用に関する。一部の実施形態は、プロセッサ４７０／４８０のキャッシュ４７１／４８１内のメモリコンテンツにアクセスする状況において、図３Ｂのコア３９０、または図４のコンピューティングシステム４００のコア４７４／４８４のいずれかなどのハードウェアによって実装され得る。図８のソフトウェアユニット８１０およびハードウェア８２０のうちの一部は、一部の実施形態を実装するために使用され得る。
実施形態は、クライアントまたはサーバのＣＰＵまたはプロセッサにおいて使用され得る。暗号キャッシュは、ＣＰＵ／プロセッサ内に、具体的にはコアの一部として実装され、内部信号はプロセッサの外部からアクセス可能ではない。しかしながら、データ読み出しレイテンシに対する暗号キャッシュの影響を間接的に測定することができる。
一部の実施形態では、非暗号化の（生の）線形アドレス（ＬＡ）への符号化線形アドレス（ｅＬＡ）の解読は、コアがそのキャッシュ内のデータにアクセスする前にバイパスされてもよく、加えて、コアは、解読の前、解読なし、または解読と同時に、データに対する動作（すなわち、データに対する命令の実行）を開始することが可能であってもよい。コアは、（ｅＬＡに対応する暗号文と、ＬＡに対応する平文とを有する）ポインタｅＬＡのＬＡへの以前の解読に対応する暗号文－平文ペアがＣＡＭ回路内に存在するかどうかを判定することによって、暗号符号化されたポインタからのｅＬＡからＬＡへの解読を待たずに、キャッシュデータへの容易なアクセスを取得することが可能であり得る。以前の解読は、キャッシュへの以前のアクセス要求からのｅＬＡがコアによってＬＡに解読され、ＣＡＭ回路に記憶されたときに生じた可能性がある。
一部の実施形態によれば、コアは、暗号符号化されたポインタアドレスがＬＡに復号されるたびに、または以下でさらに説明するように、現在のポインタのサイズフィールドなどのポインタパラメータに基づいて選択的に、ＣＡＭ回路内に以前に記憶され、現在のｅＬＡ（すなわち、現在のポインタからのｅＬＡ）に対応するｅＬＡ－ＬＡペアを探すことができる。
ＣＡＭ回路内に、ペアのｅＬＡ（以下、ｅＬＡＣＡＭ）が現在のｅＬＡと一致するｅＬＡ－ＬＡペアが存在する場合、コアは、ｅＬＡ－ＬＡペア（以下、ＬＡＣＡＭ）からのＬＡが使用されるべき正しいＬＡであると仮定し、ＬＡＣＡＭの変換から物理アドレス（ＰＡ）を取得することができ、変換は、例えばＴＬＢによって実行され、コアによって取得され、このようにして取得されたＰＡに対応するメモリ位置でプロセッサデータキャッシュ内のデータにアクセスすることができる。上記の動作は、ｅＬＡからＬＡへの解読およびＬＡからＰＡへの変換の通常のパイプラインの代わりに、またはそれと同時に行われ得る。
本明細書で使用される場合、ｅＬＡＣＡＭと現在のｅＬＡとの間の「一致」は、ｅＬＡＣＡＭと現在のｅＬＡと、または同じもしくは類似のもの、例えば互いに比較してわずかに異なるオフセットを有するが、それぞれの暗号化部分が同じであることを意味することができる。
このセクションにおける実施形態の利点は、データアクセスレイテンシを最適化することによる暗号メモリアドレス指定における性能改善である。ｅＬＡからＬＡへの解読は、典型的には、複数のサイクルを要し得るので、キャッシュデータ上で命令を迅速に実行することができるようにするためにそれをバイパスすることは、メモリアクセスのレイテンシを低減することに関して著しい利点をもたらすことができる。複数のサイクルは、ｅＬＡの一致およびその中に記憶される対応するｅＬＡ－ＬＡペアを探すために、ＣＡＭ回路内で暗号キャッシュテーブルルックアップを行う単一動作によって置換されてもよい。
このセクションにおける一部の実施形態によれば、ＣＡＭ回路は、コアがＣＡＭ回路に記憶することによってｅＬＡ－ＬＡペアがポピュレートされてもよく、ポインタから対応するＬＡを取得するためにｅＬＡを解読した後、解読の結果得られたｅＬＡ－ＬＡペアをポピュレートすることができる。コアは、解読ごとに、またはポインタサイズなどのポインタパラメータに基づいて選択的に、ｅＬＡ－ＬＡペアを記憶することができる。
ＣＡＭ回路の記憶位置は、ＣＡＭ回路の空間制約に基づいて、かつ時間の関数として上書きすることができる。１または複数のｅＬＡ－ＬＡペアがＣＡＭ回路に記憶されると、コアは、前述したように、ｅＬＡＣＡＭが現在のｅＬＡと一致するかどうかを判定するためにＣＡＭ回路に最初にアクセスすることによって、次の暗号符号化されたポインタを復号するときにこれを利用することができる。
ＣＡＭ回路は、プロセッサまたはＣＰＵのセキュリティ境界内に存在することになるので、セキュリティ違反の可能性を低減して非暗号化アドレスをそこに記憶することができる。この意味で、非暗号化ＬＡのＣＡＭ回路ストレージは、非暗号化ＰＡのＴＬＢのストレージに類似している。したがって、一部の実施形態によれば、ＣＡＭ回路は、データキャッシュおよび命令キャッシュなどのコアおよびキャッシュと同じ物理チップ上に配置することができる。一部の実施形態によれば、セキュリティ境界は、ＣＡＭ回路、コア、およびキャッシュが同じセキュリティ境界内に存在する限り、特に、チップ上の他の回路が暗号文メッセージを介してキャッシュに通信可能に接続されない限り、物理チップの範囲より小さくてもよい。
一部の実施形態によれば、上述したように、コアは、全ての解読されたｅＬＡ－ＬＡペアをＣＡＭ回路に記憶することができる。一部の他の実施形態によれば、コアは、例えばポインタパラメータに基づいて、ＣＡＭ回路に記憶するためのｅＬＡ－ＬＡペアを選択することができる。全ての解読されたｅＬＡ－ＬＡが記憶されている場合、一部のｅＬＡ－ＬＡペアのみがＣＡＭ回路に記憶されるシナリオと比較して、新しいエントリを収容するために、ＣＡＭ回路の既存のエントリのより多くのオーバーライドが存在する。
記憶すべきｅＬＡ－ＬＡペアの選択がある場合、コアは、ＣＡＭ回路に移行されるｅＬＡ－ＬＡペアを選択するためのアルゴリズムを実装することができる。アルゴリズムは、例えば、閾値より大きいポインタ内の非暗号化サイズフィールドに関連付けられたｅＬＡ－ＬＡペアを選択してもよい。より大きいｅＬＡサイズは、メモリ内のポインタによって指し示されるより大きいデータオブジェクトと相関し、したがって、ポインタが再使用されるより大きい確率と相関するので、典型的には、同じｅＬＡを有する将来のアクセス要求のより大きい確率と相関する。概して、アルゴリズムは、将来の命令による将来のアクセス要求の確率に基づいて、ｅＬＡ－ＬＡペアを予測的に選択することができる。
一部の実施形態によれば、ＣＡＭ回路は、スタックアクセスおよびヒープアクセスの両方のためのｅＬＡ－ＬＡペアを記憶することができる。代替の実施形態によれば、スタックアクセスおよびヒープアクセスのためにそれぞれ別個のＣＡＭ回路が存在してもよい。
このセクションにおける実施形態の特徴は、ｅＬＡおよびその解読されたＬＡがＣＡＭ回路に記憶されるだけでなく、それらの相関も同様に記憶されること（したがって、「ペア」が記憶されるという言及）であり、このようにして、ＣＡＭ回路は、ルックアップテーブルの機能を有する。一部の実施形態によれば、解読プロセスは、ＣＡＭ回路におけるｅＬＡ－ＬＡペアの記憶と同時に起こり得る。ｅＬＡ－ＬＡペアの記憶は、例えば、所与の数のポインタ／命令に対して記憶され、その後上書きされ得るという点で、一時的であってもよい。
したがって、ポインタを検出した後、コアは、ＣＡＭ回路にアクセスして、検出されたポインタ内のｅＬＡと、前のポインタの文脈においてポインタ内に記憶されたｅＬＡＣＡＭとの間の相関を決定することができる。したがって、一部の実施形態によれば、ＣＡＭ回路内のｅＬＡ－ＬＡペアの記憶は、その生成および記憶をもたらした命令よりも長く存続する。このようにして、次の命令は、アクセス待ち時間を低減するために同じことを利用することができる。
ここで図４６を参照すると、一部の実施形態によるフローオプションのフロー図が示されている。最初に、破線で示された図４６の経路（１）～（６）は、示された実施形態の変形形態による所望による経路であり、後でさらに詳細に説明されることに留意されたい。加えて、図４６のフロー、判定、およびアクションは全て、それぞれに関してこのセクションで説明されるオプションおよび変形形態に従うものであり、このセクションの可能な実施形態に関して限定するものとして解釈されることを意図していない。
一実施形態によれば、動作４６０２において、コアは、暗号符号化されたポインタを検出することができる。動作４６０４において、コアは、ポインタに関連付けられたｅＬＡを決定し得る。その後、４６０６において、コアは、前のポインタからの少なくとも１つのｅＬＡ－ＬＡペアを記憶するＣＡＭ回路にアクセスすることができる。動作４６０８において、コアは、ペア（ｅＬＡＣＡＭ）内のｅＬＡがポインタに関連付けられたｅＬＡと一致するｅＬＡ－ＬＡペアがＣＡＭ回路内に存在するかどうかを判定することができる。
一致した場合、コアは、動作４６１０において、ｅＬＡＣＡＭと相関するペア内のＬＡ（ＬＡＣＡＭ）を決定し、４６１２において、ＬＡＣＡＭに関連付けられたＰＡ（ＰＡＣＡＭ）を取得することができる。コアは、例えば、コアによって維持されるキャッシュに関連付けられたＴＬＢからＰＡＣＡＭを取得することができる。動作４６１４において、コアは、ＰＡＣＡＭに対応するメモリ位置におけるデータにアクセスし、データに対して動作する、すなわち、データに対して命令を実行することができる。動作４６１６において、コアは、命令の実行の完了後に、４６１４においてアクセスされたデータをメインメモリにリタイアさせるか、または別様でコアの実行パイプラインから破棄させてもよい。
一致しない場合、コアは、動作４６１８において、ポインタからのｅＬＡを解読し、動作４６１８と同時に、またはその後に、解読から生じるｅＬＡ－ＬＡペアをＣＡＭ回路に記憶することができる。コアは、動作４６２２において、解読から取得されたＬＡに関連付けられたＰＡを取得することができる。コアは、例えば、コアによって維持されるキャッシュに関連付けられたＴＬＢからＰＡを取得してもよい。動作４６２４において、コアは、ＰＡに対応するメモリ位置におけるデータにアクセスし、データに対して動作する、すなわち、データに対して命令を実行することができる。動作４６１６において、コアは、命令の実行の完了後に、４６２４においてアクセスされたデータをメインメモリにリタイアさせるか、または別様でコアの実行パイプラインから破棄させてもよい。
図４６の所望による実施形態によれば、ＣＡＭ回路にアクセスする動作４６０６、およびポインタｅＬＡとｅＬＡＣＡＭとの間に一致が存在するかどうかを判定する動作４６０８は、ポインタｅＬＡを解読してＬＡを取得する動作４６１８（対応するｅＬＡ－ＬＡペアをＣＡＭ回路に記憶する動作４６２０とともに）、またはＬＡから変換されたＰＡを取得する動作４６２２のうちの１または複数と同時に起こり得る。この所望による実施形態は、破線で示される図４６の追加のフロー経路（１）～（６）を含む。
この所望による実施形態によれば、ｅＬＡ－ｅＬＡＣＡＭの一致が存在するかどうかを判定するためにコアがＣＡＭ回路にアクセスしているとき、コアは、フロー経路（１）を使用して、４６１８においてポインタｅＬＡを解読してＬＡを取得し、４６２０において、このようにして取得されたｅＬＡ－ＬＡペアをＣＡＭ回路に記憶することもできる。コアはまた、４６２２において、解読から取得されたＬＡからＰＡを取得し得る。コアは、動作４６１８、解読動作、および／または動作４６２２、ＰＡを取得する動作中の任意の時間に、それぞれフロー経路（２）および（３）を経由して、４６０８において、ｅＬＡ－ｅＬＡＣＡＭの一致が存在するかどうかを判定してもよい。
フロー経路（１）および（２）／（３）に基づいて一致が存在しない場合、コアは、それぞれ経路（５）／（６）において継続し、４６２２においてＬＡからＰＡを取得し、ＰＡのメモリ位置におけるデータにアクセスし、４６２４においてデータ上で動作し、次いで、命令の実行の終了時に４６１６においてデータをリタイアするか、またはコアパイプラインからデータを排除することができる。
一致が存在する場合、フロー経路（１）および（２）／（３）に基づいて、コアは、経路（４）に進み、動作４６３０において、動作４６１８および／または４６２２に関連する任意のデータを解読パイプラインから排除し、上記でさらに詳細に説明したように、動作４６１０～４６１６に進むことができる。
このセクションの別の実施形態によれば、ＣＡＭ回路の使用の代わりにおよび／またはそれに加えて、ｅＬＡからＬＡへの解読および／またはＬＡからＰＡへの変換は、キャッシュデータがコアに返される前に別の方法でバイパスされてもよい。ＣＡＭ回路に依存しないこの第２の実施形態によれば、コアは、ＰＡを使用せずに、ポインタｅＬＡまたは関連するＬＡを直接使用して、キャッシュ内のメモリコンテンツにアクセスすることができる。この第２の実施形態は、ＴＬＢによるＴＬＢルックアップ動作、およびＰＡを取得するための関連する動作を節約することができる。この実施形態によれば、コアは、ＰＡを待たずにロードバッファデータ経路およびストアバッファデータ経路への直接アクセスを開始することができ、ｅＬＡが、ＬＡとは対照的にキャッシュに直接アクセスするために使用される場合、コアは、返されたデータに対する命令の実行を開始する前に、上述のようにｅＬＡからＬＡへの解読を待つことをさらにバイパスすることができる。
この第２の実施形態によれば、キャッシュは、ｅＬＡまたはＬＡによって直接線形にアドレス指定可能であってもよく、すなわち、キャッシュは、ｅＬＡおよび／またはＬＡアドレス指定可能である（ｅＬＡ／ＬＡ直接ルックアップのために設計される）ように構成されてもよい。コアは、解読および／またはＬＡからＰＡへの変換の直前に、キャッシュからデータを取得することができる。
第２の実施形態の以下の説明は、キャッシュのｅＬＡアドレス指定を参照するが、実施形態は、その範囲内に、ｅＬＡからＬＡへの解読、およびキャッシュを直接アドレス指定するためのＬＡの使用を包含する。
この第２の実施形態によれば、キャッシュ自体を使用して、コアがｅＬＡを直接使用してキャッシュデータにアクセスするのと並行して、ＰＡへのｅＬＡの変換を取得することができる。このようにして、キャッシュは、コアが返されたデータに対して命令の実行を開始するために、データをコアに即座に戻すことができ、一方で、並行して、コアは、通常のｅＬＡ－ＬＡ解読動作および通常の動作を並行して行う。
かかるシナリオでは、正しいまたは意図されたデータ（意図されたＰＡを取得するためのｅＬＡからＬＡへの解読および後続のＬＡからＰＡへの変換から生じたであろうＰＡに対応するデータ）を取得する確率は、比較的高く（例えば、９５％～９９％）、したがって、コアは、ｅＬＡに基づいて返されたデータが意図されたデータであると推測することができ、このようにして、メモリアクセスレイテンシは、ｅＬＡアドレス指定可能キャッシュによって大幅に低減することができる。しかしながら、特定の例では、衝突が存在する場合があり、すなわち、キャッシュにアクセスするためにｅＬＡを使用してコアによってアクセスされるデータが、意図されたデータではない場合があり、したがって、意図されたＰＡに対応しない場合があるシナリオがあり得る。したがって、一部の実施形態は、ｅＬＡを直接使用してキャッシュにアクセスするだけでなく、アクセスされたデータが意図されたデータであるかどうかを検証するメカニズムを提供する。一部の実施形態はまた、キャッシュラインへのアクセスを進める前に、アクセスされているキャッシュラインに関連付けられたｅＬＡのアドレス空間識別子（ＡＳＩＤ）が、アクセスを要求する命令のＡＳＩＤと一致することを検証してもよい。
第２の実施形態は、キャッシュが共有リソースであると仮定すると、１つのｅＬＡの異なるＰＡへの複数のマッピングが存在し得るという前提に部分的に基づく。複数のＰＡは、異なるプロセスを同じｅＬＡにマッピングし得るプロセスにわたって使用されてもよく、それは、次いで、ｅＬＡアドレス指定可能キャッシュ内の衝突をもたらし得る。キャッシュ内のｅＬＡデータルックアップは、所与の命令に対して返されたデータをもたらし得るが、返されたデータは、現在検出されたポインタに対応する命令に対応せず、別の命令に完全に対応する可能性があり、したがって、誤ったデータである場合がある。それでも、多くの時間、アプリケーションが現在使用しているｅＬＡは、意図されたデータをキャッシュから直接もたらす可能性が非常に高く、したがって本明細書で言及される最適化の利点をもたらす可能性が非常に高い。
この第２の実施形態による検証メカニズムは、コアがｅＬＡを直接使用してキャッシュにアクセスし、返されたデータに対して動作するのと並行して、コアがさらにｅＬＡをＬＡに解読し、ＬＡの変換からＰＡを取得し（例えばＴＬＢによって）、このように取得されたＰＡを返されたデータに対応するＰＡと比較して、ｅＬＡルックアップから返されたデータが意図されたデータに対応することを保証することを含み得る。
ＬＡの変換から取得されたＰＡ、および返されたデータに対応するＰＡのルックアップが不一致をもたらした場合、コアは、返されたデータが意図されたデータであるという推測を停止し、返されたデータをその実行パイプラインから破棄することができる。
ＴＬＢプロセスからのＰＡの戻り、ならびに並列ｅＬＡベースのキャッシュアクセスは、コアが、操作されているデータが意図されたデータであることを確認することを可能にし、コアがより高い命令に進み、データを確認することを可能にし得る。
不一致の場合、コアは、「パイプラインヌーク（ｐｉｐｅｌｉｎｅ ｎｕｋｅ）」を実行して、そのレジスタの全て、および返されたデータに関連するそのパイプライン内の全ての変更を、そのデータが返されなかったかのように戻すことができる。したがって、ｅＬＡアドレス指定可能キャッシュは、返されたデータのＰＡが意図されたデータのＰＡに対応するかどうかに関する検証が行われるまで、コアメモリアクセス動作が推測ベースで進行する可能性を提供する。この第２の実施形態によれば、返されたデータがメインメモリに戻される前に検証動作が行われる限り、パイプラインヌーク動作を実行することができる。返されたデータがプロセッサパイプライン内にある限り、コアは常に、検証動作から生じる不一致に応答して、データに対する動作を巻き戻しまたは逆転することができる。
パイプラインヌークの後、返されたデータが意図されたデータではないとコアが判定し、パイプラインヌークによって、返されたデータが決して返されなかったかのようにその古いレジスタを復元すると、キャッシュが誤ったデータを返したので（キャッシュミス）、コアは、意図されたデータにアクセスするためにメインメモリにアクセス要求を発行することができる。
実施形態の１つの特徴は、ｅＬＡが、キャッシュによって返され、ｅＬＡによって参照されるデータを解読するために搬送される必要があり得るため、コアが、そのレジスタにｅＬＡの値を記憶し得ることであり、ここで、ｅＬＡは、データに暗号的にバインドされていた。コアは、メインメモリまたは階層内のより高いレベルのキャッシュから入ってくるデータを適切に解読して拡散するために、ｅＬＡの内容または値を知る必要がある。
ここで図４７を参照すると、一部の実施形態によるフローオプションのフロー図が示されている。図４７のフロー、判定、およびアクションは全て、それぞれに関してこのセクションで説明されるオプションおよび変形形態に従うものであり、このセクションの可能な実施形態に関して限定するものとして解釈されることを意図していない。
一実施形態によれば、動作４７０２において、コアは、暗号符号化されたポインタを検出することができる。動作４７０４において、コアは、ポインタに関連付けられたｅＬＡを決定し得る。その後、４７０６において、コアは、ｅＬＡに対応するメモリ位置におけるデータにアクセスすることができ（このようにして、「返されたデータ」を取得することができ）、返されたデータに対して動作することができる。動作４７０８において、コアは、返されたデータが意図されたデータに対応するかどうかを判定することができる（検証動作）。検証動作は、ポインタｅＬＡに対応するＬＡの変換から取得されたＰＡと、返されたデータに対応するＰＡとの間の比較を伴い得る。
一致した場合、動作４７１２において、コアは、命令の実行の完了後に、４７０６においてアクセスされた返されたデータをメインメモリにリタイアさせるか、または別様でコアの実行パイプラインから破棄させ得る。
不一致の場合、コアは、動作４７１０において、パイプライン（複数可）をヌーク（ｎｕｋｅ）することができ、すなわち、コアは、「パイプラインヌーク」を実行して、そのレジスタの全て、および返されたデータに関連するそのパイプライン内の全ての変更を、そのデータが返されなかったかのように戻し、命令の実行を停止することができる。その後、動作４７３０において、コアは、メモリから意図されたデータを取得するためにメインメモリにアクセス要求を発行することができる。
動作４７０６および４７０８と同時に、コアは、動作４７１４において、ポインタからｅＬＡを解読することができる。コアは、動作４７１８において、解読から取得されたＬＡに関連付けられたＰＡを取得することができる。コアは、例えば、コアによって維持されるキャッシュに関連付けられたＴＬＢからＰＡを取得してもよい。コアは、上述したように、動作４７１８から動作４７０８および４７１０または４７１２のフローに移動することができる。
代替的な実施形態によれば、コアは、ポインタｅＬＡに対応するキャッシュにデータがない場合にのみ、動作４７１４および４７１８を実行することができ、その場合、フローは、４７０８における検証動作なしに、動作４７０６から動作４７１２に直接移動する。かかる場合、少数のケースでは、コアは、検証なしに誤ったデータに対して動作することになる。
一部の実施形態によると、以下に説明されるように最適化が提供され得る。
１つのオプションでは、コアは、有効な暗号符号化されたポインタフォーマットに一致するキャッシュから読み出されたデータを推測的に復号することができる。データが正常に復号された場合、コアは、変換をそのキャッシュに記憶させることができる。上記の１つの特徴によれば、レジスタは、現在の値が、キャッシュ内で利用可能な有効な変換を有する有効なＣＣポインタであるかどうかを示す「有効な暗号コンピューティング（ＣＣ）ポインタ」ビットを含み得る。次いで、コアは、許容された範囲内でポインタ算術上の「有効ＣＣポインタ」ビットを伝搬することができる。関連する特徴によれば、レジスタは、レジスタ値が有効なＣＣポインタを示す場合、変換キャッシュエントリを直接指すためのインデックスを含み得る。メモリアクセス時に、コアは、（レジスタからの関連するオフセットと組み合わされた）暗号キャッシュからの復号されたバージョンを有利に使用することができる。
Ｆ．ポリシーおよびセキュリティメタデータ認識キャッシュコヒーレンシ
キャッシュとしても知られているメモリデータユニットには注釈が付けられる。メモリが階層的に編成され、例えばＬ１キャッシュなどのキャッシュがメモリ階層のうちのアクセスが最も速い部分を表すアーキテクチャでは、技術的問題が生じる。一部の現在のコンピューティングアーキテクチャは、別個のコンピューティングコアおよび種々の関連付けられたキャッシュを含み、同じキャッシュが別個のコアによってアクセス可能であり得る。メモリ階層は、部分にアクセスすることが徐々に大きくなり、またはより困難になり、メインメモリで終わることを含み得る。メモリ階層アーキテクチャは、少なくともスケーラビリティおよび使用のために有用である。
本明細書で対処される技術的問題は、コアに関連付けられた専用キャッシュ内で発生する変更が既知になり、他のコアにシームレスに伝播することを保証する方法である。コアは、メモリコンテンツ（すなわち、データ）を変更している可能性があり、別のコアは、別のキャッシュライン内のメモリコンテンツの別のバージョンを変更している可能性がある。最後に、１つのコアが他のコアによって行われた変更を無効化する場合、キャッシュライン間に一貫性またはコヒーレンシがなく、それらの種々のキャッシュ間に記憶されたメモリコンテンツに関して競合が生じる。後者は、１つのキャッシュ内の一部のデータ／メモリコンテンツ変更が他のキャッシュにシームレスに伝搬しない場合に起こり得る。
実施形態の目的は、同じデータまたはメモリコンテンツに対して独立して行われた変更間の一貫性およびコヒーレンシを保証することである。
現在のキャッシュコヒーレンシプロトコルが存在しており、その目的は、キャッシュ内のデータに対して行われた全ての変更が、コアが種々のキャッシュ内の変更を認識するように行われることを保証することであり、それにより、１つのコアが同じデータに関して別のコアによって行われた変更をオーバーライドするかどうかに関する選択が可能である。最もよく知られているかかるプロトコルの１つは、ＭＥＳＩであり、これは、修正（Ｍ）、排他的（Ｅ）、共有（Ｓ）、および無効（Ｉ）を表す。ＭＥＳＩの現行バージョンでは、修正、排他的、共有、および無効は以下の意味を有する。
１）修正（Ｍ）は、現在のキャッシュ内にのみ存在し、ダーティである、すなわち、メインメモリ内の値から修正されているキャッシュラインデータを指す。キャッシュは、（もはや有効でない）メインメモリ状態の任意の他の読み出しが許可される前に、将来のある時点でダーティデータをメインメモリに書き戻すように要求される。
２）排他的（Ｅ）は、現在の専用キャッシュ内にのみ存在し、クリーンである、すなわち、メインメモリに一致するキャッシュラインを指す。読み出し要求に応答していつでも共有状態に変更されてもよく、代替的に、書き込まれるときに修正状態に変更されてもよい。
３）共有（Ｓ）は、他のキャッシュに記憶することができ、クリーンである、すなわち、メインメモリに一致するキャッシュラインを指す（共有状態では、誰もメモリコンテンツの修正を開始しておらず、修正が１つのコアによって行われる場合、他の全てのコアに通知され、それらの内容をダーティとして無効化することができる）。ラインはいつでも破棄され得る（無効状態に変更され得る）。
４）無効（Ｉ）は、無効、すなわち未使用のキャッシュラインを示す。
ＭＥＳＩの背後にある１つの考えは、キャッシュラインの強制が４つの状態、すなわち、排他的、修正、共有および無効だけであることを可能にすることである。ＭＥＳＩによれば、通信はスヌーピングを含むことができ、ハードウェア実装形態に関して、コアはスヌーピングエージェントを有することができ、スヌーピングエージェントは、１つのオプションでは、他のコアによる読み出し要求または書き込み要求を傍受し、アクセスされているキャッシュを維持しているコアが修正されたメモリコンテンツを他のコアが読み出しを試みているかどうかを判定し、修正されたメモリコンテンツがメインメモリに伝搬して戻ることを保証し、読み出し要求を停止するための応答を送信させることができる。キャッシュメモリコンテンツを修正したコアは、修正されたコンテンツをメインメモリに書き戻すことができ、他のコアは、最新のコンテンツにアクセスするために別の読み出し要求を再び発行する。
このセクションで使用される「書き戻し」は、コアなどのコンピューティング要素がメインメモリ内のメモリコンテンツのみを更新する手順を指し、更新動作では、メインメモリ内に存在するメモリコンテンツが、書き戻しを実行するコアのローカルコピーのメモリコンテンツによって置き換えられる。書き戻しプロセスの一部として、所望により、セキュリティメタデータが追加の暗号化と結び付けられている場合、コアによって書き戻しされているメモリコンテンツは、メインメモリに逆拡散される可能性があり、これは、書き戻しされるときに暗号化され得ることを意味する。セキュリティメタデータは、例えば、キーセレクタまたはトウィークとして使用されてもよい。特定のキーのためのセレクタは、コンテンツのさらなる処理（拡散を通してなど）のために使用されてもよく、セレクタは、キャッシュラインに関連付けられた物理アドレス内の数ビットの形態で使用されて、キャッシュ内のあるコンテンツ（あるバイトなど）を拡散する方法を伝えることができる。
実施形態によって対処される問題は、キャッシュコヒーレンシのコンテキストにおけるキャッシュライン内のセキュリティメタデータの使用に関する。キャッシュラインは、セキュリティメタデータでアノテートされ得る。セキュリティメタデータは、４～５ビットなどの数ビットであってよい。セキュリティメタデータサイズを暗号コンピューティングのフレームワーク全体と結び付けるために、セキュリティメタデータのビット数は、拡散が実装される関連キャッシュライン内のメモリ割り当てのサイズフィールドと相関してもよい。あるビットベクトルを介したセットビットは、どのグラニュールが拡散の一部として変更されるべきかをさらに示すことができる。
キャッシュラインがセキュリティメタデータで注釈付けされる場合、キャッシュコヒーレンシは特別な問題を引き起こす。例えば、コアが読み出しまたは書き込みを開始する場合、コンテンツに正常にアクセスできるようにするために、アドレス指定されるメモリコンテンツのアドレスだけでなく、キャッシュライン内のコンテンツに関連付けられたセキュリティメタデータも考慮する必要がある。一部の実施形態は、アクセス要求（すなわち、読み出し要求または書き込み要求）がメモリコンテンツに対するものであるが、読み出し要求が、アクセスしようとするキャッシュラインが注釈付けされるセキュリティメタデータとは異なるセキュリティメタデータ（暗号色、または上記のようなキーセレクタ、またはトウィーク値としても知られる）を含む状況に対処する。
このセクションにおける一部の実施形態は、キャッシュライン内のメモリコンテンツに注釈を付けるために使用されるセキュリティメタデータと一致しないセキュリティメタデータを使用しながら、メモリコンテンツに対するアクセス要求（例えば、読み出し要求または書き込み要求）に関して取られ得る異なる手法に関するものであり、この状況は、本明細書では「競合」または「不一致」と称され、キャッシュラインがアクセスされるキャッシュを維持するコアによって検出され得る。本明細書で使用される「競合」または「不一致」は、「違反」とは区別されるべきであり、「違反」とは、例えばバギーソフトウェアから、または誤ったセキュリティメタデータを有するデータにアクセスしようとするプリフェッチャによる試みからではなく、悪意のある攻撃から生じる「競合」または「不一致」を指す。
実施形態は、所与のデバイスに対してローカルであるコアによる、かつ／またはセキュリティメタデータを使用してリモートであるコアによる読み出しおよび書き込みアクセスのコンテキストにおけるキャッシュコヒーレンシを包含する。リモートアクセスは、リモートデバイス、すなわち、ローカルコアおよびそのローカルキャッシュを収容するデバイスとは別個のデバイス、例えば、図１０に示すようなクラウドネットワークを介してローカルコアおよびそのローカルキャッシュを収容するデバイスに通信可能に接続されたデバイスによるアクセスを指す。
より単純な実施形態は、アクセスされることが求められるキャッシュ（以下、「アクセスされるキャッシュ」）を維持するコアが、セキュリティメタデータを、キャッシュにアクセスしようと試みるコア（以下、「アクセスコア」）からのアクセス要求に関連付けられた物理アドレスの一部として扱い、何もしないこと、すなわち、アクセスされることが求められるメモリコンテンツの物理アドレスと一致しない物理アドレスを含むものと同様の読み出し／書き込み要求を扱うことができる。
代替的に、積極的な手法に関連する一実施形態は、コアが、競合の検出に応答して、例えば読み出し動作または書き込み動作の後に、メインメモリへの更新を引き起こし、アクセスされるキャッシュ内でアクセスされることが求められているメモリコンテンツを無効化することを含み得る。
別の実施形態による代替手法は、コアのスヌーピングエージェントの使用を含み得る。スヌーピングエージェントは、スヌーピングエージェントを有するコアのアクセスされるキャッシュ内の所与のメモリコンテンツに関連付けられたセキュリティメタデータとは異なるセキュリティメタデータを使用してアクセスを試みる別のコアを検出することができ、次いで、メインプログラムの実行に割り込み、競合を処理する例外ハンドラを用いて例外を呼び出すことができる。かかる状況では、競合は完全性違反として扱われ得る。一部のオプションによれば、コアは例外を発生させることができ、かつ／または例外ハンドラは、呼び出された例外の数に応じて異なる形で競合を処理することができる。例として、コアは、検出された競合の数が所与の閾値以上である場合に例外ハンドラを呼び出してもよい。
一部の実施形態によれば、キャッシュライン全体とは対照的に、キャッシュラインのグラニュールのセットは、互いに対して異なるセキュリティメタデータで注釈を付けされてもよい。例えば、コアは、８バイトのセット、または所与の数のビットのセット、またはアクセスされるキャッシュ内のキャッシュラインの所与の数のビット第１のセキュリティメタデータで注釈付けし、別の所与のビット数を第２のセキュリティメタデータで注釈付けしてもよい。
一実施形態によれば、別のコアが、第２のセキュリティメタデータでアノテートされたキャッシュラインのグラニュールの異なるセットにアクセスしようと試みる場合、キャッシュラインを維持するコアは、他のコアが、アクセスされるキャッシュの同じキャッシュライン内でアクセスしようとするメモリコンテンツに対して異なるセキュリティメタデータで動作し、他のコアによるキャッシュラインのアクセスに反応せず、他のコアが別のキャッシュラインからメモリコンテンツにアクセスしているかのように動作する、すなわち、他のコアがそれ自体のセキュリティポリシーで異なるキャッシュラインへのアクセスであるかのように、他のコアによるキャッシュラインのグラニュールの異なるセットへのアクセスを許可することができると判定することができる。アクセスされるキャッシュを維持するコアは、例えば、他のコアによって使用される異なるセキュリティメタデータに関するコアへの通信によって、アクセスされるキャッシュのキャッシュライン内のデータにアクセスするために、他のコアが異なるセキュリティメタデータで動作すると判定することができる。後者の通信は、ＭＥＳＩプロトコルの更新または改訂に対応してもよい。かかる例では、コアは、第１のセキュリティメタデータ（第１のセキュリティポリシー）を使用して、アクセスされるキャッシュのキャッシュライン内のそれ自体のグラニュール（複数可）においてそれ自体のアクセスを実行し、別のコアが、第１のセキュリティメタデータとは異なる第２のセキュリティメタデータ（第２のセキュリティポリシー）を使用して、同じキャッシュライン内の１または複数の他のグラニュール（複数可）にアクセスしようと試みていると判定するように構成される。
キャッシュラインの個々のグラニュールにそれぞれのメタデータで注釈を付けるように適合されたコアは、異なるセキュリティメタデータを有し、異なるセキュリティドメインに対応するグラニュールが異なるコアによってアクセスされている間に、同じキャッシュラインへの変更が同時にかつ独立して行われることを可能にする。後者の機能は、異なるコア間で多大な性能上の利点を提供する。
本セクション内の実施形態の文脈において本明細書で説明される閾値ポリシーの目的は、無害なアクセスを検出することである。攻撃者はより高い頻度で所与の時間内にメモリの特定の領域に対する正しいセキュリティメタデータを推測しようとするので、脅威またはマルウェア／攻撃の場合に発生する不一致の数は、通常、不一致につながる無害なアクセスと比較して高い。後者は、メモリアクセスに関連付けられたウィンドウの概念、およびその時間ウィンドウ内で試行されたメモリアクセスの数に関する。ヒューリスティックスは、バグの多いソフトウェアによって引き起こされる違反と、永続的であり得る攻撃者によって引き起こされる違反との間の区別を可能にする。閾値に対する違反の時間的な数を超えた場合、より耐性のあるポリシーに従って、コアは、アクセスに割り込み、例外を引き起こすことができる。
アクセス要求が、メモリコンテンツのコピーを無効化する積極的ポリシーを使用して、攻撃者から、またはバグのあるソフトウェアを実装するコアからのものである場合、競合の判定は、ソフトウェア内に何らかのバグがあることを示す可能性がある。かかる場合、アクセスを試みるコアは、そのローカルコピーを無効化し、メインメモリに対して再度読み出すための読み出し要求を再発行し、正しいセキュリティメタデータを有する正しいコピーを取得する。メインメモリからの後続の読み出し要求が再び競合をもたらす場合、コード内に永続的なバグが存在する可能性があり、その場合、アクセスの数が所与の（事前設定された、所定の）閾値を超え、例外をもたらす可能性があり、このプロセスはコード内のバグを捕らえるのに役立ち得る。
より耐性のあるポリシーは、別のコアが異なるセキュリティメタデータを有するメモリコンテンツにアクセスしている可能性がある場合であっても、メモリコンテンツのローカルコピーを用いて作業を継続することである。耐性のあるポリシーのこのバージョンでは、バグとは対照的に、ソフトウェア／コードにバグが存在しないと仮定して、所与の閾値に対して競合を追跡することができる。コアは、別のコアが、異なるセキュリティメタデータを有するメモリコンテンツへのアクセスを試み、それ自体の競合を解決することを可能にしながら、そのローカルセキュリティメタデータを含むそのローカルコピー内のメモリコンテンツを用いて作業し続けることができる。後者のアプローチは、そのローカルコピーおよび使用されるコード（セキュリティメタデータ）に関して、コアにおける信頼性を示唆する。
使用される種々のポリシーは、例えばビットベクトルの形態で、例えばコアごとに１つずつ、専用レジスタ、モデル固有レジスタ（ＭＳＲ）などのポリシーレジスタに記憶され、種々のコアによってアクセスされて、それらのポリシーを設定し、それに応じて構成されてもよい。代替的に、ポリシーは、ブート時にコアにおいて実装されてもよい。
積極的ポリシーは、上述したように、コアがセキュリティメタデータの異なる値を用いて読み出しまたは書き込みを試みる（競合の検出）たびに、コアがアクセスを試みていたメモリコンテンツを直ちにバックオフし、本質的に無効化することができることを意味する。耐性のあるポリシーによれば、コアは、それが正しいコード／正しいセキュリティメタデータを有し、別のコアが異なるセキュリティメタデータを有する同じメモリコンテンツを読み出そうと試みる場合、それはガベージを読み出し、それ自体のコヒーレンシ競合を処理すると考える。これは、異なるセキュリティメタデータを有する同じメモリコンテンツの複数のコピーが異なるキャッシュに存在することを意味する。
一部の実施形態によれば、積極的ポリシーでは、排他的、修正、および共有の概念は、上記のように、現在のＭＥＳＩプロトコルと同じ意味を有するが、耐性のあるポリシーでは、排他的、修正、および共有の概念は、下記のように異なる意味を有する。
１）排他的
ａ）ＭＥＳＩの現在のバージョンによれば、ローカルコピーとして１つのコアのみがあり、このコアは修正されていない。
ｂ）本セクションの一部の実施形態によれば、
ｉ）積極的ポリシーが保持される場合、排他的とは、１つのコアのみがコピーを有し、このコアが修正されていないことを意味する。
ｉｉ）より耐性のあるポリシーが保持される場合、排他的とは、１つのコアのみが同じセキュリティメタデータでアノテートされたコピーを有し、このコピーが修正されていないことを意味する。
２）（メインメモリ内の値に基づいた）修正
ａ）ＭＥＳＩの現在のバージョンによれば、ローカルコピーとして１つのコアのみが修正されている。
ｂ）本セクションの一部の実施形態によれば、
ｉ）積極的ポリシーが保持される場合、修正とは、１つのコアのみがコピーを有し、このコアが修正されていることを意味する。
ｉｉ）より耐性のあるポリシーが保持される場合、修正とは、１つのコアのみが同じセキュリティメタデータで注釈付けされたコピーを有し、このコピーが修正されていることを意味する。しかしながら、異なるメタデータで注釈付けされた他のコピーが存在してもよい。
３）共有
ａ）ＭＥＳＩの現在のバージョンによれば、２つ以上のコアがローカルコピーを有し、このコピーは各コアにおいて同じである。
ｂ）本セクションの一部の実施形態によれば、
ｉ）積極的ポリシーが保持される場合、共有とは、複数のコアが、同じセキュリティメタデータでアノテートされた同じコピーを有し、他のセキュリティメタデータでアノテートされた他のコピーがローカルコアキャッシュに存在しないことを意味する。
ｉｉ）より耐性のあるポリシーが保持される場合、共有とは、複数のコアが同じセキュリティメタデータでアノテートされた同じコピーを有するが、他のセキュリティメタデータでアノテートされた他のコピーがローカルコアキャッシュ内に存在することを意味する。
符号化に戻ると、ポリシーは、ビットベクトル符号化の形態であってもよく、ビットベクトル符号化は、各コアのＭＳＲなどのレジスタに記憶されてもよい。ビットベクトルの第１の実施形態によれば、
１）第１のビットは、セキュリティメタデータ認識コヒーレンシがキャッシュラインのグラニュールに対して動作するか、またはキャッシュライン全体に対して動作するかを示し得る。例えば、グラニュールが複雑すぎて実装できない場合があり、または特定のスキューがグラニュールをオフに切り替えた場合があり、その場合、第１のビットは０に設定されることになる。セキュリティメタデータがグラニュールに対して動作することを示すように設定される場合、ポリシービットベクトルは、どのグラニュールがアクセスされるかを示す別のビットベクトルを伴うことができる。
２）第２のビットは、キャッシュラインの同じグラニュールにアクセスするときにセキュリティメタデータ不一致が検出された場合に、無効化するか否かを指示することができる。第２のビットは、ポリシーが積極的であるか耐性であるかを判定する。セキュリティメタデータおよび対応するグラニュールに関連付けられた読み出し要求は、ブロードキャストすることができ、コアは、セキュリティメタデータが共有されるか修正されるかにかかわらず、そのスヌーピングエージェントを介して、アクセスが異なるセキュリティメタデータを有する同じグラニュールに対するものであると判定することができる。したがって、第２のビットは、コアが、かかる場合に、ローカルセキュリティメタデータでアノテートされたそのローカルコピーを無効化し、メモリコンテンツを書き戻す（例えば、ビットが１に設定される）か、または代替として、それは、読み出しのためにメモリコンテンツを書き戻すことができるが、このコピーを無効化せずに保持し、それを排他的に保持する（例えば、ビットが０に設定される）かどうかを判定する。
３）第３のビットは、キャッシュラインの異なるグラニュールにアクセスするときにセキュリティメタデータ不一致が検出された場合に、無効化するか否かを指示することができる。第３のビットは、第１のビットが１に設定される場合にのみ１に設定され得るが、第２のビットは、１または０に設定され得る。
４）第４のビットは、各キャッシュコヒーレンシエージェントが過去の不一致の状態情報を維持するかどうかを示すことができる。
５）第５のビットは、不一致の場合に例外ハンドラを呼び出すかどうかを指示することができる。したがって、ビット４は、競合または不一致の検出に対するソフトウェアソリューションを提供することができる。ビット４が１に設定されている場合、例えば、競合が検出されるたびに、例外ハンドラを呼び出すことができ、この例外ハンドラは、このようにして、不一致に関してさらなるステップを行わせることができる。
６）第６ビットは、例外ハンドラを呼び出すためのポリシーを示すことができる。これは、不一致が検出されたとき、またはある特定の値を有する１または複数のカウンタを含むキャッシュコヒーレンシエージェントによって維持される状態が検出されたときに直ちに行われ得る。
例えば、上記の例示的な実施形態におけるビット４、５、および６におけるビットベクトルは、コアキャッシュコヒーレンシエージェントが、例外ハンドラを呼び出してメインソフトウェアの動作に割り込むことによってメインソフトウェアの実行に影響を及ぼす可能性を設定してもよい。
ビットベクトルの例が上記の説明で提供されているが、実施形態はそのように限定されず、上記のまたは本明細書で説明されるポリシーのいずれかを示すための任意の数のビットのビットベクトルの提供をその範囲内に含む。
一実施形態によれば、（競合検出の閾値が時間ウィンドウ内に到達したかどうかを判定する）カウンタは、ポリシーレジスタ（ＭＳＲなど）の一部であってもよい。
本明細書で説明されるキャッシュコヒーレンシプロトコルおよびポリシーに関連して説明されるものなど、このセクションにおける実施形態は、図１０のコンピューティングノードのいずれかに関連付けられるものなど、分散メモリシステムに非常によく適している。
実施形態は、複数のコアおよびキャッシュ（コアは、ＣＰＵ、ＧＰＵ、ｘＰＵ、または任意の他のコアであり得る）を含む図４のコンピューティングシステム４００などの、ＳｏＣなどの単一システム内のコア間で展開することができる。実施形態はさらに、メモリが図１０のノード１００２、１０１２、１０２２、および１０３２などの異なるエッジコンピューティングノード間で分散される、分散メモリシステムにおいて展開することができる。分散メモリ展開の場合、ポリシーレジスタは、コントローラノードに存在してもよく、図１０のネットワークなどのエッジコンピューティングネットワーク内の１または複数のノードの１または複数のコア（この場合、図４のコア４７４／４８４などのコンピューティングコア）のためのキャッシュコヒーレンシポリシーを記憶してもよい。コントローラノードは、本明細書で説明されるものなど、そのポリシーレジスタに記憶されたキャッシュコヒーレンシポリシーを、エッジコンピューティングネットワーク内の他のノードのコンピューティングコアに送信するように適合させることができる。コントローラノードは、それに結合されたノードのコンピューティングコアごとに競合の履歴を追跡し、各コンピューティングコアに関連付けられた競合の履歴に基づいてメモリを割り当てる方法かに関する決定を行うためのカウンタをさらに含み得る。代替的に、またはコントローラノードと併せて、図１０のエッジコンピューティングネットワークに関連付けられたものなどの分散メモリシステムでは、そのノードの各コンピューティングコアのための各別個のノード内にポリシーレジスタが存在し得る。
一部の実施形態によれば、キャッシュコヒーレンシポリシーは、競合の検出時のコアの挙動を規定することができる。これらのポリシーの例は、以下で、および図４８～５２の文脈で対処される。図４８～５２では、ＥヒットおよびＥミスは、それぞれ、コアのローカルキャッシュのメモリコンテンツの物理アドレスに対する、読み出し要求または書き込み要求のいずれかにおける物理アドレスの一致を指す。図４８～５２は、アクセスが読み出しアクセスであるか書き込みアクセスであるか、ローカルキャッシュ上にＥヒットを有するかＥミスを有するか、さらにローカルキャッシュ内のデータに関してセキュリティメタデータが一致するか不一致であるか（すなわち、ローカルキャッシュ内のメモリコンテンツのセキュリティメタデータとアクセス動作に関連付けられたセキュリティメタデータとの間に不一致があるか）に基づくフローを提示する。
図４８は、Ｅヒットおよびセキュリティメタデータミスの場合であって、アクセスを試みるコアのローカルキャッシュ内にアクセスされるメモリコンテンツの単一コピーがある場合の読み出し要求に関する。コアが読み出しを試みている場合、その後、読み出されるべきコンテンツがそのコアのローカルキャッシュ内にある（Ｅヒット）という判定が行われ、読み出し要求に関連付けられたセキュリティメタデータがヒットであるかミスであるかに関するさらなる判定が行われる。セキュリティメタデータミスの場合（図４８）、コアは、４８０２において、メインメモリ読み出し要求を発行することができる。
その後、共有（Ｓ）状態のメモリコンテンツの複数のコピーが複数のコアに存在する場合、フローは、図４９に示されるフローに移動する。
コアのローカルキャッシュにおけるメモリコンテンツの単一コピー（以下、「コピー」）の場合、フローは、そのコピーが排他的（Ｅ）状態または修正（Ｍ）状態のいずれであるかに関する判定に進む。コピーが状態Ｅである場合、ローカルコアは、４８２２においてそのコピーを無効化し、状態を無効（Ｉ）に設定し、４８２４においてメインメモリ値をそのキャッシュに記憶し、４８２６において新しいストアの状態をＥに設定する。コピーが修正された状態のものである場合、メインメモリアクセスは、４８１０でローカルコアにおいて中断され、ローカルコアは、４８１２で修正されたバージョンをメインメモリに書き戻し、４８１４でコピーの状態をＥからＩに設定し、４８１６でメインメモリアクセスを再発行し、４８１８でコンテンツのメインメモリ値をそのローカルキャッシュに記憶し（この場合、セキュリティメタデータが正しくない場合、メインメモリからのメモリエントリは間違ったキーで解読され、メモリコンテンツはランダムに見える）、最後にその状態をＥに設定する。
引き続き図４８を参照すると、一部の実施形態によれば、動作４８２２または４８１０で開始する分岐の各々において、読み出し要求を発行するローカルコアは、示されたものとは異なるポリシー（したがって、それらの動作に対応するブロックを囲む破線）を実装することができる。図４８に示すように、読み出し要求を発行するコアは、動作４８２２または４８１０で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）ローカルコピーを無効化し、例えば異なるセキュリティメタデータ値を有するキャッシュライン内の同じグラニュールにアクセスしている場合、図４８のフローに従って進み、
２）（図示せず）異なるセキュリティメタデータ値を有する異なるグラニュールにアクセスする場合、不一致を無視し、かつ／または、
３）（図示せず）現在検出された不一致の数が閾値を超えるかどうかを判定するためにチェックし、閾値を超える場合、例えば、異なるセキュリティメタデータ（ＳＭ）を有するキャッシュライン内の同じグラニュールにアクセスするとき、例外を発生させ、例外ハンドラを呼び出してソフトウェアに割り込む。
このセクションにおける実施形態の文脈において不一致を無視することは、自身のメモリコンテンツを無効化しないことを意味する。無視することは、一部のオプションにおいて、特定の時間ウィンドウ内の不一致を追跡するためにカウンタを使用すること、および例えば、不一致に基づいてさらなるアクションを取るために例外ハンドラを呼び出すことを含み得る。カウンタを保持するこの後者のオプションは、キャッシュライン内の同じグラニュールがコアによってアクセスされることが求められるが、スヌーピングコア（複数可）のセキュリティメタデータとは異なるセキュリティメタデータを有する場合に適用することができ、この場合、例えば、カウンタ数が所定の閾値を超えると違反が発生する可能性がある。
このセクションの実施形態による無視または無効化の各場合において、問題のコアは、そのローカルキャッシュ内のメモリコンテンツをメインメモリに書き戻すことができる。
一部の実施形態では、このセクションにおいてメモリコンテンツの状態を変更することに続いて、メモリコンテンツの新しい状態を示す信号を他のコアに送信することができる。
図４９は、Ｅヒットおよびセキュリティメタデータミスの場合であって、種々のコアにおいて状態Ｓでアクセスされるメモリコンテンツの複数のコピーが存在する場合の読み出し要求に関する。図４９は、コアによるメインメモリ読み出し要求の発行後の図４８のフローの分岐の続きであり、それに基づいて、種々のコアにおいて、状態Ｓまたは共有（同じセキュリティメタデータを有する同じコピー）において読み出されることが求められるメモリコンテンツの複数のコピーが存在するという判定である。この場合、スヌーピングコアまたはスヌーピングコアのキャッシュコヒーレンシエージェントが、メモリコンテンツおよび関連するセキュリティメタデータに関して読み出し要求が発行されたことを判定することを可能にするために、キャッシュコヒーレンシプロトコルを使用して、直接またはメインメモリなどの仲介物を介してコアに読み出し要求をブロードキャストすることができる。
図４９では、全てのスヌーピングコアおよびローカルコアは、４９０２において、メモリコンテンツの状態をＳからＩに設定することができ、ローカルコアは、４９０４において、メモリコンテンツのメインメモリ値をそのローカルキャッシュに記憶することができ、その後、４９０６において、その状態をＥに設定することができる。
引き続き図４９を参照すると、一部の実施形態によれば、動作４９０４において、スヌーピングコアは、示されたものとは異なるポリシー（したがって、動作４９０２および４９０４に対応するブロックを囲む破線）を実装することができる。したがって、図４９に示すように、スヌーピングコアは、動作４９０２で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）例えば、ローカルコアが異なるセキュリティメタデータ値を有するキャッシュライン内の同じグラニュールにアクセスしている場合、ローカルコピーを無効化（Ｑ２０２）し、
２）ローカルコアが同じグラニュールにアクセスしているが、ポリシーがそのように指示する場合、不一致を無視し、
３）同じキャッシュライン内の異なるグラニュールにアクセスする場合、不一致を無視し、ならびに／あるいは、
４）現在検出されている不一致の数が閾値を超えているかどうかを判定するためにチェックし、閾値を超えている場合、例えば、上記の（１）、（２）、または（３）が成立する場合、例外を発生させ、例外ハンドラを呼び出してソフトウェアに割り込む。
図５０は、Ｅミスを伴う読み出し要求（読み出し要求の一部として使用される物理アドレスが、読み出されることが求められるメモリコンテンツにつながらない）の場合の一実施形態に関し、アクセスを試みるコアのローカルキャッシュ内にアクセスされるメモリコンテンツの単一コピーが存在し、単一のコアがメモリコンテンツに関して状態ＥまたはＭにある。メモリコンテンツのコピーが存在しない場合、およびメモリコンテンツの複数のコピーが存在する場合は、図５１のＡおよびＢで対処され、その説明は後述する。
コアが読み出しを試みている場合、その後、読み出されるコンテンツがそのコアのローカルキャッシュ内にない（Ｅミス）という判定が行われる。Ｅミスの場合、コアは、５００２において、読み出し要求をブロードキャストし、他のコアのスヌーピングエージェントが読み出し要求の存在を知ることを可能にするために、メインメモリ読み出し要求を発行することができる。その後、いずれかのコアにゼロコピーが存在する場合、または共有（Ｓ）状態のメモリコンテンツの複数のコピーが複数のコアに存在する場合、フローは図５１に示されるフローに移動する。
コアのローカルキャッシュにおけるメモリコンテンツの単一コピーの場合、フローは、そのコピーが排他的（Ｅ）状態または修正（Ｍ）のいずれであるかに関する判定に進む。コピーが状態Ｅのものである場合、スヌーピングコア（複数可）と読み出しを試みるローカルコアとの間にセキュリティメタデータの不一致または競合が存在するかどうかに関する判定が行われる。
不一致がない場合、ローカルコアは、５０１０において、そのメインメモリアクセスを中断し、スヌーピングコアは、５０１２において、メモリコンテンツのそのコピーをバス上に置き（または別様でそれをローカルコアと共有し）、スヌーピングおよびローカルコアは、５０１４において、その状態をＳに設定する。
不一致の場合、積極的な実施形態によれば、スヌーピングコアは、その状態をＥからＩに設定し、５０１６においてそのコピーを無効化する（この場合、メインメモリへの書き戻しは必要とされない）。５０１８でローカルコアは、５０１８でメインメモリコピーをそのキャッシュに記憶し、５０２０で新しいストアの状態をＥに設定する。
コピーが状態Ｍのものである場合、メインメモリアクセスは、５０２２でローカルコアにおいて中断され得る。次いで、スヌーピングコア（複数可）と読み出しを試みるローカルコアとの間にセキュリティメタデータの不一致または競合が存在するかどうかについての判定が行われる。
不一致がない場合、スヌーピングコアは、５０２４において、メモリコンテンツのそのコピーをバス上に置き（または別様でそれをローカルコアと共有し）、スヌーピングおよびローカルコアは、５０２６において、その状態をＳに設定する。
不一致の場合、５０２８において、そのセキュリティメタデータを含むメモリコンテンツの修正バージョンがメインメモリにコピーバックされ、５０３２において、スヌーピングコアがそのコピー状態をＩに設定し、５０３６において、ローカルコアがそのメインメモリアクセスを再発行し、５０３０において、メモリコンテンツのメインメモリ値およびその関連メタデータをそのキャッシュに記憶し、５０３４において、その状態をＥに設定する。
引き続き図５０を参照すると、一部の実施形態によれば、動作５０１６または５０２８で開始する分岐の各々において、スヌーピングコアは、示されたものとは異なるポリシー（したがって、それらの動作に対応するブロックを囲む破線）を実装することができる。
図５０に示すように、スヌーピングコアは、動作５０１６で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）異なるセキュリティメタデータ値を用いて、キャッシュライン（Ｑ３１６）内の最初の読み出し要求を発行するコアと同じグラニュールにアクセスする場合、そのローカルコピーを無効化し、この場合、ポリシー２）は、以下のポリシー４）とともに使用され得、
２）同じグラニュールにアクセスするが、ポリシーがそのように指示する場合（この場合、５０１８および５０２０は起こらない可能性があり、ローカルコアは、スヌーピングコアのメモリコンテンツをそのローカルキャッシュに記憶し、その状態をＳに設定することができる）、不一致を無視し、この場合、ポリシー１）は、以下のポリシー４）とともに使用され得、
３）異なるセキュリティメタデータ値を有する異なるグラニュールにアクセスする場合（この場合、５０１８および５０２０は起こらない可能性があり、ローカルコアは、スヌーピングコアのメモリコンテンツをそのローカルキャッシュに記憶し、その状態をＳに設定することができる）、不一致を無視し、ならびに／あるいは、
４）現在検出された不一致の数が閾値を超えるかどうかを判定するためにチェックし、上記の１）または２）が成立する場合に例外を発生させる（この場合、５０１８および５０２０は発生しない可能性があり、例外ハンドラが次のステップを判定することができる）。
ポリシー２）および３）の場合、スヌーピングコアは、ローカルコアに応答しない場合がある。上記のポリシー２）の場合、ローカルコアがスヌーピングコアと同じグラニュールにアクセスしようとしている場合、スヌーピングコアは不一致を無視することができる。ポリシー２）、３）および４）のいずれにおいても、スヌーピングコアは、そのローカルコピーに対して作業を継続することができ、一方、状態Ｉのために、ローカルコアは、スヌーピングコアキャッシュをゼロコピーを有するものとして認識し、メインメモリ（Ｑ３１８）自体から読み出そうとするメモリコンテンツを取得しようと試みることができる。この後者の動作は、ローカルコアがメインメモリからガベージを読み出すことになる可能性があり、メタデータの不一致を伴ってそれを読み出している場合、この競合は、オペレーティングシステム（ＯＳ）または別のハンドラによって対処され得るさらなる例外を引き起こす可能性がある。ポリシー３）の場合、スヌーピングコアは、バス上にコピーを置くことによってローカルコアに応答することができる。
図５０に示すように、スヌーピングコアは、動作５０２８で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）そのコピーをメインメモリに書き戻し、次いで、ローカルコアによる読み出しアクセスが、異なるセキュリティメタデータ値を有するキャッシュライン内の同じグラニュールに対するものである場合、そのローカルコピーを無効化し、
２）そのコピーをメインメモリに書き戻し、次いで、ローカルコアによる読み出しアクセスが同じグラニュールに対するものであるが、ポリシーがそのように指示する場合、不一致を無視し、
３）ローカルコアによる読み出しアクセスが異なるセキュリティメタデータ値を有する異なるグラニュールに対するものである場合、そのコピーをメインメモリに書き戻しせず、不一致を無視し、ならびに／あるいは、
４）現在検出されている不一致の数が閾値を超えているかどうかを判定するためにチェックし、上記の１）または２）が成立する場合に例外を発生させる。
上記のポリシー２）～４）では、スヌーピングコアは、異なるセキュリティメタデータがローカルコアによって使用されて同じセキュリティメタデータを読み出そうとしていることを知って、状態Ｍでアクセスされることが求められるそのメモリコンテンツを保持し続けることができる。
ポリシー２）は、同じグラニュールにアクセスするが、ローカルコアのセキュリティメタデータとは異なるセキュリティメタデータを有するコアのグループに適用することができる。この場合、それらは、スヌーピングコアのセキュリティメタデータが有効なものであるという仮定の下で、不一致を無視することができる。
図５１は、Ｅミスを伴う読み出し要求（読み出し要求の一部として使用される物理アドレスが、読み出されることが求められるメモリコンテンツにつながらない）の場合の一実施形態に関し、アクセスを試みるコアのローカルキャッシュ内にアクセスされるメモリコンテンツの複数のコピーが存在し、スヌーピングコアがメモリコンテンツに関して状態Ｓにあり（分岐Ｂ）、またはメモリコンテンツのコピーは存在しない（分岐Ａ）。図５１は、図５０の続きであり、その中のＡおよびＢへのオフページ参照で示される。
ローカルコアが読み出しを試みている場合、その後、読み出されるコンテンツがそのコアのローカルキャッシュ内にない（Ｅミス）という判定が行われる。Ｅミスの場合、コアは、５００２において、読み出し要求をブロードキャストし、他のコアのスヌーピングエージェントが読み出し要求の存在を知ることを可能にするために、メインメモリ読み出し要求を発行することができる。その後、いずれかのコアにゼロコピーが存在する場合、フローは分岐Ａに移動し、共有（Ｓ）状態のメモリコンテンツの複数のコピーが複数のコアに存在し、フローは分岐Ｂに移動する。
スヌーピングコアのどこにもメモリコンテンツのコピーがない場合、分岐Ａにおいて、フローは、５１０４においてメインメモリコピーをそのキャッシュに記憶し、５１０６において新しいストアの状態をＥに設定するローカルコアに移動する。
状態Ｓでスヌーピングコアにおけるメモリコンテンツの複数のコピーの場合、フローの分岐Ｂに進み、スヌーピングコアとローカルコアとの間にセキュリティメタデータの不一致があるかどうかを判定する。これは、複数のスヌーピングコアがコピーを所有し、コピーが同じセキュリティメタデータ、したがって状態Ｓに関連付けられている場合である。
不一致がない場合には、ローカルコアは、５１０８において、そのメインメモリアクセスを中断し、５１１０において、任意のスヌーピングコアが、メモリコンテンツのそのコピーをバス上に置き（または別様でそれをローカルコアと共有し）、５１１２において、ローカルコアは、その状態をＳに設定する。
不一致の場合、積極的な実施形態によれば、スヌーピングコアは、その状態をＳからＩに設定し、５１１４においてそれらのコピーを無効化する（この場合、メインメモリへの書き戻しは必要とされない）。５１１６において、ローカルコアは、メインメモリコピーをそのキャッシュに格納し、５１１８で、新しいストアの状態をＥに設定する。
引き続き図５１を参照すると、一部の実施形態によれば、動作５１１４で開始する分岐の各々において、スヌーピングコアは、示されたものとは異なるポリシー（したがって、それらの動作に対応するブロックを囲む破線）を実装することができる。
図５１に示すように、スヌーピングコアは、動作５１１４で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）異なるセキュリティメタデータを有するキャッシュライン内の同じグラニュールにアクセスする場合、ローカルコピーを無効化する。
２）同じグラニュールにアクセスするが、ポリシーがそのように指示する場合、不一致を無視する。
３）異なるセキュリティメタデータを有する異なるグラニュールにアクセスする場合、不一致を無視する。
４）現在検出されている不一致の数が閾値を超えているかどうかを判定するためにチェックし、１）または２）が成立する場合に例外を発生させる。
図５２は、左分岐上のＥヒット、または右分岐上のＥミス（読み出し要求の一部として使用される物理アドレスが、読み出されることが求められるメモリコンテンツにつながらない）を伴う書き込み要求の場合の一実施形態に関する。
図５２では、ローカルコアは、そのローカルキャッシュ内に存在し、Ｍ、Ｅ、またはＳのいずれかの状態にある、あるメモリコンテンツへの書き込みを開始しようと試みる。Ｍ状態にある場合、ローカルコアが既にこのメモリコンテンツへの書き込みを開始しており、そのセキュリティメタデータに関してメインメモリコンテンツとは異なることを意味する。それがＥ状態にある場合、これは、以前に読み出されたが、決して書き込まれなかったことを意味する。Ｓ状態にある場合、これは、ローカルコアがそれを読み出すが、複数の他のコアがそれを読み出し、コアは全て正確に同じコピー（同じメモリコンテンツおよびそのコンテンツに対する同じセキュリティメタデータ）を有することを意味する。
Ｅヒットの場合、ローカルコア状態がＭ、Ｅ、またはＳのいずれであるかが判定される。図５２のフローはさらに、書き込み要求と、書き込まれるキャッシュ上のメモリコンテンツコピー（存在する場合）との間にセキュリティメタデータの不一致があると仮定する。不一致は、単なる例として、ユースアフターフリー（ｕｓｅ－ａｆｔｅｒ－ｆｒｅｅ）バグまたは悪意のある攻撃によって引き起こされ得る。
ローカルコアがＭ状態にある場合、ローカルコアは、５２２０において、書き込まれることが求められているメモリコンテンツにその関連付けられたセキュリティメタデータを書き込むことによってそのキャッシュラインを更新し、状態はＭのままである。
ローカルコアがＥ状態にある場合、ローカルコアは、５２２２において、書き込まれることが求められるメモリコンテンツをその関連付けられたセキュリティメタデータで書き込み、５２２４において状態をＥからＭに変更することによって、そのキャッシュラインを更新する。
ローカルコアがＳ状態にある場合、積極的な手法によれば、ローカルコアは、５２３０において、メモリコンテンツの状態をＳからＩに設定するための送信をブロードキャストし、スヌーピングコアは、５２３２において、それらのメモリコンテンツのエントリ状態をＳからＩに設定する。次いで、５２２６において、ローカルコアは、書き込まれることが求められるメモリコンテンツをその関連付けられたセキュリティメタデータで書き込むことによって、およびそのエントリ状態をＳからＭに設定することによって、５２２６においてそのキャッシュラインを更新する。
Ｅミス（ローカルコアが、修正したいメモリコンテンツのコピーを有しておらず、一部の場合では、１または複数の他のコアが修正する）の場合、ローカルコアは、５２０２において、修正意図あり読み出し（ＲＷＩＴＭ）メッセージを他のコアにブロードキャストし、その後、読み出され、修正されることが求められているメモリコンテンツのコピーがあるかどうかに関する判定が行われる。
コピーが存在しない場合、ローカルコアは、５２０４において、値をメインメモリからそのキャッシュに記憶し、それをそれ自体のセキュリティメタデータで修正し、その状態をＭに設定する。
コピーが存在する場合、スヌーピングコア状態がＭ、Ｅ、またはＳのいずれであるかが判定される。
状態がＭである場合、ＲＷＩＴＭは５２０６においてブロックされ、スヌーピングコアは、５２０８において、メモリコンテンツの修正されたバージョンをメインメモリに書き戻し、５２１０において、状態をＩに設定する。その後、５２１２において、ローカルコアは別のＲＷＩＴＭメッセージを再発行し、５２１４において、ローカルコアは、メインメモリからのメモリコンテンツおよび関連付けられたセキュリティメタデータをそのキャッシュに記憶し、それを修正し、その状態をＭに設定する。
状態がＥまたはＳである場合、スヌーピングコアは、５２１６において、ＲＷＩＴＭに応答して、積極的な手法でその状態をＩに設定し、５２１８において、ローカルコアは、メインメモリからのメモリコンテンツおよび関連するセキュリティメタデータをそのキャッシュに記憶し、それを修正し、その状態をＭに設定する。
引き続き図５２を参照すると、一部の実施形態によれば、動作５１１４で開始する分岐の各々において、スヌーピングコアは、示されたものとは異なるポリシー（したがって、それらの動作に対応するブロックを囲む破線）を実装することができる。
図５２に示されるように、ローカルコアは、動作５２２０または５２２２で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができ、ローカルコアは、そのコピーの唯一の所有者である。
１）異なるセキュリティメタデータ値を有するキャッシュライン内の同じグラニュールにアクセスする場合、不一致カウンタを増加させる。
２）異なるｔｖ値を有する異なるグラニュールにアクセスする場合、不一致を無視する。
３）現在検出されている不一致の数が閾値を超えているかどうかをチェックし、（１）が成立する場合に例外を発生させる。
図５２に示されるように、ローカルコアは、動作（したがって、動作の分岐に使用される破線）５２３０（複数のコアがコピーを所有し、全てが共有状態にある）で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）異なるセキュリティメタデータ値を有するキャッシュライン内の同じグラニュールにアクセスする場合、不一致カウンタを増加させる。
２）異なるセキュリティメタデータ値を有する異なるグラニュールにアクセスする場合、不一致を無視する。
３）現在検出されている不一致の数が閾値を超えているかどうかをチェックし、（１）が成立する場合に例外を発生させる。
スヌーピングコアは、動作５２３０で開始する分岐の関連する動作（したがって、動作の分岐に使用される破線）に加えて、それとともに、および／またはその代わりに、以下のポリシーのいずれかを実装することができる。
１）異なるtv値を有するキャッシュライン内の同じグラニュールにアクセスする場合、それらのローカルコピーを無効化する。
２）同じグラニュールにアクセスするが、ポリシーがそのように指示する場合、無効なブロードキャストおよび不一致を無視し、その場合、スヌーピングコアは、それらのグラニュールをメインメモリに書き戻すことができ、またはそうでなくてもよい。
３）異なるｔｖ値を有する異なるグラニュールにアクセスする場合、無効なブロードキャストおよび不一致を無視する。
４）現在検出された不一致の数が閾値を超えるかどうかを判定するためにチェックし、１）または２）が成立する場合、例外を発生させる。
本開示は、一部の実装形態および概して関連する方法に関して説明されたが、これらの実装形態および方法の変更形態および置換形態は、当業者には明らかであろう。例えば、本明細書で説明される動作は、説明されたものとは異なる順序で実行されてもよく、それでも望ましい結果を達成することができる。一例として、添付の図面に示されたプロセスは、所望の結果を達成するために、示された特定の順序または連続した順序を必ずしも必要としない。一部の実装形態では、マルチタスキングおよび並列処理が有利であり得る。他の変形形態は、以下の特許請求の範囲内である。
本明細書に提示されるアーキテクチャは、例としてのみ提供され、非排他的かつ非限定的であることが意図される。さらに、開示された種々の部分は、論理的な分割のみを意図しており、必ずしも物理的に別個のハードウェアおよび／またはソフトウェア構成要素を表す必要はない。一部のコンピューティングシステムは、単一の物理メモリデバイス内にメモリ要素を提供することができ、他の場合には、メモリ要素は、多くの物理デバイスにわたって機能的に分散され得る。仮想マシンマネージャまたはハイパーバイザの場合、機能の全部または一部は、開示された論理機能を提供するために仮想化層上で動作するソフトウェアまたはファームウェアの形態で提供され得る。
本明細書で提供される例では、対話は単一のコンピューティングシステムに関して説明され得ることに留意されたい。しかしながら、これは、明確さおよび例示のためだけに行われている。一部の場合では、単一のコンピューティングシステムのみを参照することによって、所与のフローのセットの機能のうちの１または複数を説明することがより容易であり得る。さらに、深層学習およびマルウェア検出のためのシステムは、容易に拡張可能であり、多数の構成要素（例えば、複数のコンピューティングシステム）、ならびにより複雑な／洗練された配置および構成にわたって実装され得る。したがって、提供される例は、無数の他のアーキテクチャに潜在的に適用されるコンピューティングシステムの範囲を限定するべきではなく、またはコンピューティングシステムの広範な教示を妨げるべきではない。
本明細書で使用される場合、反対のことが明示的に述べられない限り、「のうちの少なくとも１つ」という句の使用は、指定された項目、要素、条件、または活動の任意の組み合わせを指す。例えば、「Ｘ、Ｙ、およびＺのうちの少なくとも１つ」は、以下の、１）少なくとも１つのＸであるが、Ｙではなく、Ｚではない、２）少なくとも１つのＹであるが、Ｘではなく、Ｚではない、３）少なくとも１つのＺであるが、Ｘではなく、Ｙではない、４）少なくとも１つのＸおよび少なくとも１つのＹであるが、Ｚではない、５）少なくとも１つのＸおよび少なくとも１つのＺであるが、Ｙではない、６）少なくとも１つのＹおよび少なくとも１つのＺであるが、Ｘではない、または７）少なくとも１つのＸ、少なくとも１つのＹ、および少なくとも１つのＺ、のいずれかを意味することが意図される。
さらに、反対のことが明示的に述べられていない限り、「第１」、「第２」、「第３」などの用語は、それらが修飾する特定の名詞（例えば、要素、条件、モジュール、アクティビティ、動作、請求項要素など）を区別することを意図しているが、修飾された名詞の任意の種類の順序、ランク、重要性、時間的シーケンス、または階層を示すことを意図していない。例えば、「第１のＸ」および「第２のＸ」は、２つの要素の任意の順序、ランク、重要性、時間的シーケンス、または階層によって必ずしも限定されない２つの別個のＸ要素を指定することが意図される。
本明細書における「一実施形態（ｏｎｅ ｅｍｂｏｄｉｍｅｎｔ）」、「一実施形態（ａｎ ｅｍｂｏｄｉｍｅｎｔ）」、「一部の実施形態（ｓｏｍｅ ｅｍｂｏｄｉｍｅｎｔｓ）」などへの言及は、説明される実施形態（複数可）が特定の特徴、構造、または特性を含み得るが、全ての実施形態がその特定の特徴、構造、または特性を含んでもよく、または必ずしも含まなくてもよいことを示す。さらに、かかる語句は、必ずしも同じ実施形態に言及しているわけではない。
本明細書は、多くの具体的な実装形態の詳細を含むが、これらは、任意の実施形態または請求され得るものの範囲に対する限定として解釈されるべきではなく、むしろ、特定の実施形態に特有の特徴の説明として解釈されるべきである。別個の実施形態の文脈において本明細書に記載されている特定の特徴は、単一の実施形態において組み合わせて実装することもできる。逆に、単一の実施形態の文脈で説明された種々の特徴は、複数の実施形態で別々に、または任意の好適なサブコンビネーションで実装することもできる。さらに、特徴は、特定の組み合わせで作用するものとして上記で説明され、最初にそのように請求されてもよいが、請求される組み合わせからの１または複数の特徴は、一部の場合では、組み合わせから削除することができ、請求される組み合わせは、サブコンビネーションまたはサブコンビネーションの変形形態を対象とすることができる。
同様に、上述の実施形態における種々のシステム構成要素およびモジュールの分離は、全ての実施形態においてかかる分離を必要とすると理解されるべきではない。説明されたプログラム構成要素、モジュール、およびシステムは、概して、単一のソフトウェア製品に一緒に統合され得るか、または複数のソフトウェア製品にパッケージ化され得ることを理解されたい。
以上、本発明の特定の実施形態について説明した。他の実施形態は、本開示の範囲内である。多数の他の変更、置換、変形、変更、および修正が当業者に確認されてもよく、本開示は、添付の特許請求の範囲内に入るような全てのかかる変更、置換、変形、変更、および修正を包含することが意図される。
以下の実施例は、本明細書による実施形態に関する。システム、装置、方法、および機械可読記憶媒体の実施形態は、以下の実施例のうちの１つまたは組み合わせを含み得る。
実施例ＡＡ１は、プロセッサであって、第１の回路であって、第１のコードキーを使用して第１のコードイメージを暗号化することと、暗号化された第１のコードイメージを、プロセッサ上で動作するオペレーティングシステムによって第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、第１のコードキーに対応する代替キーをオペレーティングシステムに送信することであって、第１のコードキーは、オペレーティングシステムから隠蔽されている、ことと、を行う、第１の回路と、制御回路を有する命令キャッシュと、命令キャッシュに結合された第２の回路であって、第２の回路は、オペレーティングシステムから代替キーを受信することと、第１のコードイメージを実行して第１のプロセスをインスタンス化するためのオペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、代替キーから第１のコードキーを生成することと、第１のコードキーを用いて命令キャッシュの制御回路をプログラムして、第１のコードキーを使用して第１のコードイメージが解読されることを可能にすることと、を行う、第２の回路と、を備える、プロセッサを提供する。
実施例ＡＡ２は、実施例ＡＡ１の主題を含み、代替キーは、第１のコードキーの暗号化バージョンである。
実施例ＡＡ３は、実施例ＡＡ２の主題を含み、第１の回路は、第１のコードキーを用いて第１のコードイメージを暗号化する前に、ルートキーから第１のコードキーを生成することと、ハードウェアキーを使用して、第１のコードキーに対して第２の暗号化関数を実行して代替キーを生成することであって、第２の暗号化関数は、暗号化アルゴリズムを含む、ことと、をさらに行う。
実施例ＡＡ４は、実施例ＡＡ１の主題を含み、代替キーは、一意のキー識別子である。
実施例ＡＡ５は、実施例ＡＡ４の主題を含み、第１の回路は、第１のコードキーを用いて第１のコードイメージを暗号化する前に、一意のキー識別子を生成することと、ハードウェアキーを使用して、一意のキー識別子に対して第１の暗号化関数を実行して第１のコードキーを取得することと、ハードウェアキーを使用して、第１のコードキーに対して第２の暗号化関数を実行して代替キーを生成することであって、第２の暗号化関数は、解読アルゴリズムを含む、ことと、をさらに行う。
実施例ＡＡ６は、実施例ＡＡ１～ＡＡ５のいずれか１つの主題を含み、第１の回路は、第１のコードイメージを暗号化する前に、第１のコードイメージに証明キーを注入することと、第１のコードイメージにアクセスすることを認可されたユーザに証明キーを送信することと、をさらに行う。
実施例ＡＡ７は、実施例ＡＡ１～ＡＡ６のいずれか１つの主題を含み、第１の回路は、第１のコードイメージを暗号化する前に、所与のブロック粒度で第１のコードイメージに複数の無操作命令を注入することをさらに行い、第２の回路は、第１のコードイメージの解読された命令を実行する前に、解読された命令に基づいて第１のコードイメージが修正されたかどうかを判定することをさらに行う。
実施例ＡＡ８は、実施例ＡＡ１～ＡＡ７のいずれか１つの主題を含み、第２の回路は、第１のコードイメージを実行する前に、第１のコードキーが有効であるかどうかを判定することをさらに行い、第１のコードキーが有効であると判定することは、第１のコードキーが第１のプロセスのために確立されたと判定することを含む。
実施例ＡＡ９は、実施例ＡＡ１～ＡＡ８のいずれか１つの主題を含み、第１の回路は、第１のプロセスに関連付けられたデータを暗号化および解読するために使用されるデータキーを確立することをさらに行う。
実施例ＡＡ１０は、実施例ＡＡ１～ＡＡ９のいずれか１つの主題を含み、第２の回路は、トウィークに部分的に基づいて、第１のコードイメージを暗号化することをさらに行い、トウィークは、第１のコードイメージが記憶されるメモリ領域に対応する線形アドレスの少なくとも一部を含む。
実施例ＡＡ１１は、実施例ＡＡ１０の主題を含み、トウィークは、第１のコードイメージが実行許可を有するかどうかを示す実行許可メタデータをさらに含む。
実施例ＡＡ１２は、実施例ＡＡ１～ＡＡ１１のいずれか１つの主題を含み、ハードウェアキーは、プロセッサのヒューズに記憶されるか、プロセッサに結合された読取り専用メモリ（ＲＯＭ）に記憶されるか、またはプロセッサに結合された物理的に複製不可能な関数によって生成される。
実施例ＡＡ１３は、実施例ＡＡ１～ＡＡ１２のいずれか１つの主題を含み、ハードウェアキーは、プロセッサ上で動作するオペレーティングシステムにアクセス不可能である。
実施例ＡＡ１４は、実施例ＡＡ１～ＡＡ１３のいずれか１つの主題を含み、第１のコードイメージは、第１のコードイメージをメモリ領域にロードするための初回要求をオペレーティングシステムから受信することに応答して暗号化される。
実施例ＡＡ１５は、実施例ＡＡ１～ＡＡ１４のいずれか１つの主題を含み、プロセッサは、データキャッシュ制御回路を含むデータキャッシュをさらに有し、第２の回路は、第１のプロセスに関連付けられた第１のデータキーを用いて、データキャッシュ制御回路をプログラムすることを行い、第１のプロセスのためにデータキャッシュに記憶された第１のデータは、データキャッシュ制御回路にプログラムされた第１のデータキーを使用して解読される。
実施例ＡＡ１６は、実施例ＡＡ１５の主題を含み、第１のデータは、第１のデータの線形アドレスの少なくとも一部を含むトウィークに部分的に基づいて解読される。
実施例ＡＡ１７は、実施例ＡＡ１５～ＡＡ１６のいずれか１つの主題を含み、第２の回路は、オペレーティングシステムから第２の代替キーを受信することと、ライブラリイメージを実行してライブラリプロセスをインスタンス化するための第１のプロセスからの第２の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、第２の代替キーからライブラリキーを生成することと、ライブラリキーを用いて命令キャッシュのための制御回路をプログラムして、ライブラリキーを使用してライブラリイメージが解読されることを可能にすることと、を行う。
実施例ＡＡ１８は、実施例ＡＡ１７の主題を含み、ライブラリプロセスのためにデータキャッシュに記憶された第２のデータは、データキャッシュ制御回路にプログラムされた第１のデータキーを使用して解読される。
実施例ＡＡ１９は、実施例ＡＡ１７～ＡＡ１８のいずれか１つの主題を含み、第２の回路は、オペレーティングシステムから第３の代替キーを受信することと、第２のコードイメージを実行して第１のプロセスと同時に実行される第２のプロセスをインスタンス化するためのオペレーティングシステムからの第３の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、第３の代替キーから第２のコードキーを生成することと、第２のコードキーを用いて命令キャッシュの制御回路をプログラムして、第２のコードキーを使用して第２のコードイメージが解読されることを可能にすることと、をさらに行う。
実施例ＡＡ２０は、実施例ＡＡ１９の主題を含み、第２の回路は、ライブラリイメージを実行するための第２のプロセスからの第４の要求に応答して、ライブラリキーを用いて命令キャッシュのための制御回路をプログラムして、ライブラリキーを使用してライブラリイメージが解読されることを可能にすることをさらに行う。
実施例ＡＭ１は、方法であって、第１のコードキーを使用して第１のコードイメージを暗号化することと、暗号化された第１のコードイメージを、メモリに結合されたプロセッサ上で動作するオペレーティングシステムによって第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、第１のコードキーに対応する代替キーをオペレーティングシステムに送信することであって、第１のコードキーは、オペレーティングシステムから隠蔽されている、ことと、プロセッサにおいて、オペレーティングシステムから代替キーを受信することと、第１のコードイメージを実行して第１のプロセスをインスタンス化するためのオペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、代替キーから第１のコードキーを生成することと、第１のコードキーを用いてプロセッサ内の命令キャッシュの制御回路をプログラムして、第１のコードキーを使用して第１のコードイメージの解読を可能にすることと、を含む、方法を提供する。
実施例ＡＭ２は、実施例ＡＭ１の主題を含み、代替キーは、第１のコードキーの暗号化バージョンである。
実施例ＡＭ３は、実施例ＡＭ２の主題を含み、方法は、第１のコードキーを用いて第１のコードイメージを暗号化する前に、ルートキーから第１のコードキーを生成することと、ハードウェアキーを使用して、第１のコードキーに対して第２の暗号化関数を実行して代替キーを生成することであって、第２の暗号化関数は、暗号化アルゴリズムを含む、ことと、をさらに含む。
実施例ＡＭ４は、実施例ＡＭ１の主題を含み、代替キーは、一意のキー識別子である。
実施例ＡＭ５は、実施例ＡＭ４の主題を含み、方法は、第１のコードキーを用いて第１のコードイメージを暗号化する前に、一意のキー識別子を生成することと、ハードウェアキーを使用して、一意のキー識別子に対して第１の暗号化関数を実行して第１のコードキーを取得することと、ハードウェアキーを使用して、第１のコードキーに対して第２の暗号化関数を実行して代替キーを生成することであって、第２の暗号化関数は、解読アルゴリズムを含む、ことと、をさらに含む。
実施例ＡＭ６は、実施例ＡＭ１～ＡＭ５のいずれか１つの主題を含み、方法は、第１のコードイメージを暗号化する前に、第１のコードイメージに証明キーを注入することと、第１のコードイメージにアクセスすることを認可されたユーザに証明キーを送信することと、をさらに含む。
実施例ＡＭ７は、実施例ＡＭ１～ＡＭ６のいずれか１つの主題を含み、方法は、第１のコードイメージを暗号化する前に、所与のブロック粒度で第１のコードイメージに複数の無操作命令を注入することをさらに含み、第２の回路は、第１のコードイメージの解読された命令を実行する前に、解読された命令に基づいて第１のコードイメージが修正されたかどうかを判定することをさらに行う。
実施例ＡＭ８は、実施例ＡＭ１～ＡＭ７のいずれか１つの主題を含み、方法は、第１のコードイメージを実行する前に、第１のコードキーが有効であるかどうかを判定することをさらに含み、第１のコードキーが有効であると判定することは、第１のコードキーが第１のプロセスのために確立されたと判定することを含む。
実施例ＡＭ９は、実施例ＡＭ１～ＡＭ８のいずれか１つの主題を含み、方法は、第１のプロセスに関連付けられたデータを暗号化および解読するためのデータキーを確立することをさらに含む。
実施例ＡＭ１０は、実施例ＡＭ１～ＡＭ９のいずれか１つの主題を含み、方法は、トウィークに部分的に基づいて、第１のコードイメージを暗号化することをさらに含み、トウィークは、第１のコードイメージが記憶されるメモリ領域に対応する線形アドレスの少なくとも一部を含む。
実施例ＡＭ１１は、実施例ＡＭ１０の主題を含み、トウィークは、第１のコードイメージが実行許可を有するかどうかを示す実行許可メタデータをさらに含む。
実施例ＡＭ１２は、実施例ＡＭ１～ＡＭ１１のいずれか１つの主題を含み、ハードウェアキーは、プロセッサのヒューズに記憶されるか、プロセッサに結合された読み出し専用メモリ（ＲＯＭ）に記憶されるか、またはプロセッサに結合された物理的に複製不可能な関数によって生成される。
実施例ＡＭ１３は、実施例ＡＭ１～ＡＭ１２のいずれか１つの主題を含み、ハードウェアキーは、プロセッサ上で動作するオペレーティングシステムにアクセス不可能である。
実施例ＡＭ１４は、実施例ＡＭ１～ＡＭ１３のいずれか１つの主題を含み、第１のコードイメージは、第１のコードイメージをメモリ領域にロードするための初回要求をオペレーティングシステムから受信することに応答して暗号化される。
実施例ＡＭ１５は、実施例ＡＭ１～ＡＭ１４のいずれか１つの主題を含み、方法は、第１のプロセスに関連付けられた第１のデータキーを用いて、データキャッシュに結合されたデータキャッシュ制御回路をプログラムすることをさらに含み、ことであって、第１のプロセスのためにデータキャッシュに記憶された第１のデータは、データキャッシュ制御回路にプログラムされた第１のデータキーを使用して解読される。
実施例ＡＭ１６は、実施例ＡＭ１５の主題を含み、第１のデータは、第１のデータの線形アドレスの少なくとも一部を含むトウィークに部分的に基づいて解読される。
実施例ＡＭ１７は、実施例ＡＭ１５～ＡＭ１６のいずれか１つの主題を含み、方法は、オペレーティングシステムから第２の代替キーを受信することと、ライブラリイメージを実行してライブラリプロセスをインスタンス化するための第１のプロセスからの第２の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、第２の代替キーからライブラリキーを生成することと、ライブラリキーを用いて命令キャッシュのための制御回路をプログラムして、ライブラリキーを使用してライブラリイメージが解読されることを可能にすることと、をさらに含む。
実施例ＡＭ１８は、実施例ＡＭ１７の主題を含み、ライブラリプロセスのためにデータキャッシュに記憶された第２のデータは、データキャッシュ制御回路にプログラムされた第１のデータキーを使用して解読される。
実施例ＡＭ１９は、実施例ＡＭ１７～ＡＭ１８のいずれか１つの主題を含み、方法は、オペレーティングシステムから第３の代替キーを受信することと、第２のコードイメージを実行して第１のプロセスと同時に実行される第２のプロセスをインスタンス化するためのオペレーティングシステムからの第３の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、第３の代替キーから第２のコードキーを生成することと、第２のコードキーを用いて命令キャッシュの制御回路をプログラムして、第２のコードキーを使用して第２のコードイメージの解読を可能にすることと、をさらに含む。
実施例ＡＭ２０は、実施例ＡＭ１９の主題を含み、方法は、ライブラリイメージを実行するための第２のプロセスからの第４の要求に応答して、ライブラリキーを用いて命令キャッシュのための制御回路をプログラムして、ライブラリキーを使用してライブラリイメージの解読を可能にすることをさらに含む。
実施例ＢＰ１は、プロセッサであって、暗号化データを記憶するメモリ階層と、コアと、回路と、を含み、回路は、符号化ポインタに基づいて暗号化データにアクセスすることと、カウンタモードブロック暗号を使用して暗号化データを解読することと、解読の出力に対して拡散演算を実行することであって、拡散演算は、解読の出力のビットとトウィーク値とを完全に混合する、ことと、によって、暗号化データから平文データを取得し、コアは、平文データを使用して命令を実行する、プロセッサに関する。
実施例ＢＰ２は、実施例ＢＰ１の主題を含み、トウィーク値は、符号化ポインタ内のフィールドに基づく。
実施例ＢＰ３は、実施例ＢＰ２の主題を含み、符号化ポインタ内のフィールドは、暗号化データのためのメモリ割り当てサイズを示すサイズフィールドである。
実施例ＢＰ４は、実施例ＢＰ１～ＢＰ３のいずれか１つの主題を含み、拡散演算は、ブロック暗号を含む。
実施例ＢＰ５は、実施例ＢＰ４の主題を含み、ブロック暗号は、ＰＲＩＮＣＥ暗号またはＫ暗号のうちの１つである。
実施例ＢＰ６は、実施例ＢＰ４の主題を含み、拡散演算は、ブロック暗号の出力および第２のトウィーク値に対してＸＯＲ演算を実行することをさらに含む。
実施例ＢＰ７は、実施例ＢＰ１～ＢＰ６のいずれか１つの主題を含み、カウンタモードブロック暗号の暗号化データを解読することは、暗号化データおよびキーストリームに対してＸＯＲ演算を実行することを含む。
実施例ＢＰ８は、実施例ＢＰ７の主題を含み、キーストリームは、符号化ポインタおよびキーに基づいて生成される。
実施例ＢＰ９は、実施例ＢＰ８の主題を含み、キーは、符号化ポインタのフィールドに基づく。
実施例ＢＰ１０は、実施例ＢＰ１～ＢＰ９のいずれか１つの主題を含み、暗号化データは、レベル１（Ｌ１）キャッシュ、レベル２（キャッシュ）、およびレベル３（Ｌ３キャッシュ）のうちの１つに記憶される。
実施例ＢＰ１１は、実施例ＢＰ１～ＢＰ１０のいずれか１つの主題を含み、符号化ポインタは、暗号化データのためのメモリ割り当てサイズを示すサイズフィールドと、暗号化ビットのセットと、非暗号化ビットのセットとを含む。
実施例ＢＰ１２は、実施例ＢＰ１１の主題を含み、回路は、符号化ポインタを復号して暗号化データのメモリアドレスを取得することによって暗号化データにアクセスすることを行い、復号することは、サイズフィールドおよび非暗号化ビットに基づいて符号化ポインタの暗号化ビットを解読することと、解読ビットおよび非暗号化ビットからメモリアドレスを取得することと、メモリアドレスを使用してメモリ階層内の暗号化データにアクセスすることと、を含む。
実施例ＢＰ１３は、実施例ＢＰ１～ＢＰ１２のいずれか１つの主題を含み、命令を実行することは、平文データに基づいて修正データを生成することを含み、回路は、修正データに対して拡散演算を実行することと、カウンタモードブロック暗号を使用して拡散演算の出力を暗号化することと、暗号化の出力をメモリ階層に記憶することと、をさらに行う。
実施例ＢＰ１４は、実施例ＢＰ１３の主題を含み、回路は、修正されたキャッシュラインのグラニュールを示すビットベクトルに基づいて、キャッシュラインのサブセットをメモリ階層に選択的に記憶することを行う。
実施例ＢＭ１は、方法であって、プロセッサコアによって、符号化ポインタに基づいて、メモリ階層に記憶された暗号化データにアクセスすることと、カウンタモードブロック暗号を使用して暗号化データを解読することと、解読の出力に対して拡散演算を実行することであって、拡散演算は、解読の出力のビットとトウィーク値とを完全に混合する、ことと、プロセッサコアによって、拡散演算の出力を使用して命令を実行することと、を含む方法に関する。
実施例ＢＭ２は、実施例ＢＭ１の主題を含み、トウィーク値は、符号化ポインタ内のフィールドに基づく。
実施例ＢＭ２は、実施例ＢＭ２の主題を含み、符号化ポインタ内のフィールドは、暗号化データのためのメモリ割り当てサイズを示すサイズフィールドである。
実施例ＢＭ４は、実施例ＢＭ１～ＢＭ３のいずれか１つの主題を含み、拡散演算は、ブロック暗号を含む。
実施例ＢＭ５は、実施例ＢＭ４の主題を含み、ブロック暗号は、ＰＲＩＮＣＥ暗号またはＫ暗号のうちの１つである。
実施例ＢＭ６は、実施例ＢＭ４の主題を含み、拡散演算は、ブロック暗号の出力および第２のトウィーク値に対してＸＯＲ演算を実行することをさらに含む。
実施例ＢＭ７は、実施例ＢＭ１～ＢＭ６のいずれか１つの主題を含み、カウンタモードブロック暗号の暗号化データを解読することは、暗号化データおよびキーストリームに対してＸＯＲ演算を実行することを含む。
実施例ＢＭ８は、実施例ＢＭ７の主題を含み、キーストリームは、符号化ポインタおよびキーに基づいて生成される。
実施例ＢＭ９は、実施例ＢＭ８の主題を含み、キーは、符号化ポインタのフィールドに基づく。
実施例ＢＭ１０は、実施例ＢＭ１～ＢＭ９のいずれか１つの主題を含み、暗号化データは、レベル１（Ｌ１）キャッシュ、レベル２（キャッシュ）、またはレベル３（Ｌ３キャッシュ）からアクセスされる。
実施例ＢＭ１１は、実施例ＢＭ１～ＢＭ１０のいずれか１つの主題を含み、符号化ポインタは、暗号化データのためのメモリ割り当てサイズを示すサイズフィールドと、暗号化ビットのセットと、非暗号化ビットのセットとを含む。
実施例ＢＭ１２は、実施例ＢＭ１１の主題を含み、暗号化データにアクセスすることは、符号化ポインタを復号して暗号化データのメモリアドレスを取得することを含み、復号することは、サイズフィールドおよび非暗号化ビットに基づいて符号化ポインタの暗号化ビットを解読することと、解読ビットおよび非暗号化ビットからメモリアドレスを取得することと、メモリアドレスを使用してメモリ階層内の暗号化データにアクセスすることと、を含む。
実施例ＢＭ１３は、実施例ＢＭ１～ＢＭ１２のいずれか１つの主題を含み、命令を実行することは、拡散演算の出力に基づいて修正されたデータを生成することを含み、方法は、修正データに対して拡散演算を実行することと、カウンタモードブロック暗号を使用して拡散演算の出力を暗号化することと、暗号化の出力をメモリ階層に記憶することと、をさらに含む。
実施例ＢＭ１４は、実施例ＢＭ１３の主題を含み、暗号化の出力を記憶することは、修正されたキャッシュラインのグラニュールを示すビットベクトルに基づいて、キャッシュラインのサブセットをメモリ階層に選択的に記憶することを含む。
実施例ＣＡ１は、装置、システム、プロセッサ、機械可読媒体、方法、および／またはハードウェアベース、ファームウェアベース、および／またはソフトウェアベースの論理を提供し、実施例Ａ１は、メモリ割り当てセキュリティチェックシステムであって、メモリコントローラ回路と、メモリコントローラ回路に結合され、メモリ回路に結合されたプロセッサ回路と、を備え、プロセッサ回路は、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことと、メモリコントローラ回路による第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することと、を行う、メモリ割り当てセキュリティチェックシステムを含む。
実施例ＣＡ２は、実施例ＣＡ１の主題を含み、所望により、第２のメタデータは、ポインタのメタデータフィールド内にあるか、またはポインタ以外のメモリ位置に記憶されるかのうちの少なくとも１つである。
実施例ＣＡ３は、実施例ＣＡ１の主題を含み、所望により、メモリ回路は、キャッシュ回路に対応し、メモリ位置は、メモリ回路のキャッシュライン内のスロットを含み、プロセッサ回路は、スロット内にオブジェクトを記憶することと、スロットの中間点アドレスに第１のメタデータを記憶することと、を行い、メモリ位置における第１のメタデータの位置を識別するデータは、中間点アドレスの位置を識別するデータを含む。
実施例ＣＡ４は、実施例ＣＡ３の主題を含み、所望により、プロセッサ回路は、メモリ動作要求に応答して、ポインタを生成することと、プログラムがオブジェクトにアクセスしている間、メモリ割り当てにわたる物理アドレスまたは仮想アドレスのインクリメントを調整して、第１のメタデータをプログラムから隠すことと、を行う。
実施例ＣＡ５は、実施例ＣＡ１の主題を含み、所望により、第１のメタデータは、タグデータをさらに含む。
実施例ＣＡ６は、実施例ＣＡ３の主題を含み、所望により、境界情報は、メモリ位置の上位ビットに対応する中間点アドレスの一方の側のメモリ割り当ての範囲に関する上限情報と、メモリ位置の下位ビットに対応する中間点アドレスの他方の側のメモリ割り当ての範囲に関する下限情報と、を含み、メモリコントローラ回路は、上限情報および下限情報に基づいてメモリ割り当ての境界を決定する。
実施例ＣＡ７は、実施例ＣＡ１の主題を含み、所望により、メモリコントローラ回路は、メモリ回路を１または複数の２の累乗のメモリ割り当てとして割り当て、メモリ割り当ては、１または複数の２の累乗のメモリ割り当てのうちの１つに対応する。
実施例ＣＡ８は、実施例ＣＡ１の主題を含み、所望により、メモリコントローラ回路は、コンパートメントＩＤとポインタに対応する現在のコンパートメントＩＤとの間に一致が存在するかどうかを判定し、現在のコンパートメントＩＤは、専用のコンパートメントＩＤレジスタに記憶される。
実施例ＣＡ９は、実施例ＣＡ３の主題を含み、所望により、スロット内にオブジェクトを記憶することは、スロットごとに１つのオブジェクトを記憶することを含む。
実施例ＣＡ１０は、実施例ＣＡ１の主題を含み、所望により、メモリコントローラ回路は、第１のメタデータを記憶する前に、第１のメタデータの全部または一部を暗号化する。
実施例ＣＡ１１は、実施例ＣＡ３の主題を含み、所望により、位置を見つけるためのデータは、スロットのサイズに関する情報を含むポインタのサイズフィールド内のデータと、ポインタのアドレスフィールド内のデータと、を含む。
実施例ＣＡ１２は、実施例ＣＡ１の主題を含み、所望により、メモリコントローラ回路は、メモリ動作要求に対応するメモリ動作を実行する前に、オブジェクトの完全性値チェックを実行する。
実施例ＣＡ１３は、実施例ＣＡ３の主題を含み、所望により、メモリ回路は、キャッシュラインとは異なり、スロットのサイズに基づいて複数の専用メタデータテーブルのうちの選択可能な１つのフォーマットで第１のメタデータを記憶するように適合された複数の専用メタデータテーブルを含む。
実施例ＣＡ１４は、実施例ＣＡ１の主題を含み、所望により、メモリ回路は、ページを含むアウトオブバンドテーブルを含み、メモリ位置は、アウトオブバンドテーブルのページに対応し、ページは、同じサイズのメモリ割り当てのみを記憶するものであり、オブジェクトをメモリ回路のメモリ位置に記憶し、メタデータをメモリ位置のうちの１つまたはメモリ位置とは異なるテーブルに記憶することは、オブジェクトおよびメタデータをページに記憶することを含む。
実施例ＣＡ１５は、実施例ＣＡ１の主題を含み、所望により、メタデータの少なくとも一部は、メモリ位置の中間点アドレスについて複製される。
実施例ＣＡ１６は、実施例ＣＡ１の主題を含み、所望により、メモリコントローラ回路は、第２のメタデータが第１のメタデータと一致しないという判定に応答して例外を生成することをさらに行う。
実施例ＣＡ１７は、実施例ＣＡ１の主題を含み、所望により、本明細書では、第１のメタデータは、タグ、暗号キー、キー識別子、トウィーク値、カウンタ値、集約暗号メディアアクセス制御（ＭＡＣ）値、および誤り訂正符号（ＥＣＣ）のうちの少なくとも１つである。
実施例ＣＭ１は、メモリ割り当てセキュリティチェック方法を含み、方法は、メモリ割り当て要求に応答して、メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、メモリ割り当てのための境界情報およびオブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータをメモリ割り当てに割り振ることと、メモリ回路のメモリ位置にオブジェクトを記憶することと、メモリ位置またはメモリ位置とは別個のテーブルのうちの１つにメタデータを記憶することと、プログラムに対応するメモリ動作要求に応答して、メモリ回路内の第１のメタデータの位置を識別するためのデータを含むポインタを使用して第１のメタデータにアクセスすることであって、第１のメタデータは、プログラムから隠されている、ことと、第１のメタデータと第２のメタデータとの間の一致の判定に応答して、メモリ動作要求に対応するメモリ動作を実行することと、を含む。
実施例ＣＭ２は、実施例ＣＭ１の主題を含み、所望により、第２のメタデータは、ポインタのメタデータフィールド内にあるか、またはポインタ以外のメモリ位置に記憶されるかのうちの少なくとも１つである。
実施例ＣＭ３は、実施例ＣＭ１の主題を含み、所望により、メモリ回路は、キャッシュ回路に対応し、メモリ位置は、メモリ回路のキャッシュライン内のスロットを含み、方法は、スロット内にオブジェクトを記憶することと、スロットの中間点アドレスに第１のメタデータを記憶することと、をさらに含み、メモリ位置における第１のメタデータの位置を識別するデータは、中間点アドレスの位置を識別するデータを含む。
実施例ＣＭ４は、実施例ＣＭ３の主題を含み、所望により、メモリ動作要求に応答して、ポインタを生成することと、プログラムがオブジェクトにアクセスしている間、メモリ割り当てにわたる物理アドレスまたは仮想アドレスのインクリメントを調整して、第１のメタデータをプログラムから隠すことと、をさらに含む。
実施例ＣＭ５は、実施例ＣＭ１の主題を含み、所望により、第１のメタデータは、タグデータをさらに含む。
実施例ＣＭ６は、実施例ＣＭ３の主題を含み、所望により、境界情報は、メモリ位置の上位ビットに対応する中間点アドレスの一方の側のメモリ割り当ての範囲に関する上限情報と、メモリ位置の下位ビットに対応する中間点アドレスの他方の側のメモリ割り当ての範囲に関する下限情報と、を含み、方法は、上限情報および下限情報に基づいてメモリ割り当ての境界を決定することをさらに含む。
実施例ＣＭ７は、実施例ＣＭ１の主題を含み、所望により、メモリ回路を１または複数の２の累乗のメモリ割り当てとして割り当てることをさらに含み、メモリ割り当ては、１または複数の２の累乗のメモリ割り当てのうちの１つに対応する。
実施例ＣＭ８は、実施例ＣＭ１の主題を含み、所望により、コンパートメントＩＤとポインタに対応する現在のコンパートメントＩＤとの間に一致が存在するかどうかを判定することであって、現在のコンパートメントＩＤは、専用のコンパートメントＩＤレジスタに記憶される、ことをさらに含む。
実施例ＣＭ９は、実施例ＣＭ３の主題を含み、所望により、スロット内にオブジェクトを記憶することは、スロットごとに１つのオブジェクトを記憶することを含む。
実施例ＣＭ１０は、実施例ＣＭ１の主題を含み、所望により、第１のメタデータを記憶する前に、第１のメタデータの全部または一部を暗号化することをさらに含む。
実施例ＣＭ１１は、実施例ＣＭ３の主題を含み、所望により、位置を見つけるためのデータは、スロットのサイズに関する情報を含むポインタのサイズフィールド内のデータと、ポインタのアドレスフィールド内のデータと、を含む。
実施例ＣＭ１２は、実施例ＣＭ１の主題を含み、所望により、メモリ動作要求に対応するメモリ動作を実行する前に、オブジェクトに対して完全性値チェックを実行することをさらに含む。
実施例ＣＭ１３は、実施例ＣＭ３の主題を含み、所望により、メモリ回路は、キャッシュラインとは異なり、スロットのサイズに基づいて複数の専用メタデータテーブルのうちの選択可能な１つのフォーマットで第１のメタデータを記憶するように適合された複数の専用メタデータテーブルを含む。
実施例ＣＭ１４は、実施例ＣＭ１の主題を含み、所望により、メモリ回路は、ページを含むアウトオブバンドテーブルを含み、メモリ位置は、アウトオブバンドテーブルのページに対応し、ページは、同じサイズのメモリ割り当てのみを記憶するものであり、オブジェクトをメモリ回路のメモリ位置に記憶し、メタデータをメモリ位置のうちの１つまたはメモリ位置とは異なるテーブルに記憶することは、オブジェクトおよびメタデータをページに記憶することを含む。
実施例ＣＭ１５は、実施例ＣＭ１の主題を含み、所望により、第１のメタデータの少なくとも一部は、メモリ位置の中間点アドレスについて複製される。
実施例ＣＭ１６は、実施例ＣＭ１の主題を含み、所望により、第２のメタデータが第１のメタデータと一致しないという判定に応答して例外を生成することをさらに含む。
実施例ＣＭ１７は、実施例ＣＭ１の主題を含み、所望により、本明細書では、第１のメタデータは、タグ、暗号キー、キー識別子、トウィーク値、カウンタ値、集約暗号メディアアクセス制御（ＭＡＣ）値、および誤り訂正符号（ＥＣＣ）のうちの少なくとも１つである。
実施例ＤＡ１は、コンピューティングシステムの装置を含み、装置は、メモリ要素と、メモリ要素に結合されたコアと、を含み、コアは、暗号符号化されたポインタを検出することと、ポインタからの暗号化アドレスを使用して、暗号化アドレスを解読することなくメモリ要素内のメモリコンテンツにアクセスすることと、メモリコンテンツ上で命令を実行することと、を行う。
実施例ＤＡ２は、実施例ＤＡ１の主題を含み、メモリコンテンツは、返されたメモリコンテンツに対応し、コアは、命令を実行しながら、暗号化アドレスを解読して、暗号化アドレスから非暗号化アドレスを取得することと、返されたメモリコンテンツと命令に関連付けられた意図されたメモリコンテンツとの間に一致があるかどうかを判定することと、一致が存在しないという判定に応答して、命令の実行を停止することと、をさらに行う。
実施例ＤＡ３は、実施例ＤＡ２の主題を含み、コアは、解読後に、非暗号化アドレスの変換に対応する物理アドレスを取得することをさらに行い、一致があるかどうかを判定することは、物理アドレスを返されたメモリコンテンツの物理アドレスと比較することを含む。
実施例ＤＡ４は、実施例ＤＡ２～ＤＡ３のいずれか１つの主題を含み、一致が存在するという判定に応答して、返されたメモリコンテンツを、一致が存在するかどうかを判定した後、かつ命令の実行の完了後に、メインメモリにリタイアさせる。
実施例ＤＡ５は、実施例ＤＡ１の主題を含み、暗号化アドレスは、ポインタ暗号化アドレスであり、暗号化アドレスを解読せずに使用することは、メモリ要素とは別個のアドレス指定可能メモリ（ＣＡＭ）回路内の情報にアクセスすることであって、情報は、ＣＡＭ暗号化アドレス－ＣＡＭ非暗号化アドレスペアを含み、ＣＡＭ非暗号化アドレスは、ＣＡＭ暗号化アドレスの非暗号化バージョンに対応する、ことと、ＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在するかどうかを判定することと、一致が存在するという判定に応答して、ＣＡＭ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＡ６は、実施例ＤＡ５の主題を含み、ＣＡＭ非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、ＣＡＭ非暗号化アドレスの変換に対応するＣＡＭ物理アドレスを取得することと、ＣＡＭ物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＡ７は、実施例ＤＡ５の主題を含み、コアは、一致が存在しないという判定に応答して、ポインタ暗号化アドレスを解読して、ポインタ暗号化アドレスからポインタ非暗号化アドレスを取得することと、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに行う。
実施例ＤＡ８は、実施例ＤＡ７の主題を含み、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、ポインタ非暗号化アドレスの変換に対応するポインタ物理アドレスを取得することと、ポインタ物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＡ９は、実施例ＤＡ５の主題を含み、コアは、ＣＡＭ回路内の情報にアクセスすること、またはＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在するかどうかを判定することのうちの少なくとも１つの間に、ポインタ暗号化アドレスを解読して、ポインタ暗号化アドレスからポインタ非暗号化アドレスを取得することと、ＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在しないという判定に応答して、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに行う。
実施例ＤＡ１０は、実施例ＤＡ５の主題を含み、暗号符号化されたポインタは、第２の暗号符号化されたポインタであり、暗号化アドレスは第２の暗号化アドレスであり、コアは、第２の暗号符号化されたポインタを検出する前に、第１の暗号化アドレスを含む第１の暗号符号化されたポインタを検出することと、第１の暗号化アドレスを解読して、第１の暗号化アドレスから第１の非暗号化アドレスを取得することと、第１の暗号化アドレスおよび第１の非暗号化アドレスをＣＡＭ回路に記憶することであって、第１の暗号化アドレスおよび第１の非暗号化アドレスは、ＣＡＭ暗号化アドレス－ＣＡＭ非暗号化アドレスペアに対応する、ことと、をさらに行う。
実施例ＤＭ１は、コンピューティングシステムの装置において実行される方法を含み、方法は、暗号符号化されたポインタを検出することと、ポインタからの暗号化アドレスを使用して、暗号化アドレスを解読することなく装置のメモリ要素内のメモリコンテンツにアクセスすることと、メモリコンテンツ上で命令を実行することと、を含む。
実施例ＤＭ２は、実施例ＤＭ１の主題を含み、メモリコンテンツは、返されたメモリコンテンツに対応し、方法は、命令を実行しながら、暗号化アドレスを解読して、暗号化アドレスから非暗号化アドレスを取得することと、返されたメモリコンテンツと命令に関連付けられた意図されたメモリコンテンツとの間に一致があるかどうかを判定することと、一致が存在しないという判定に応答して、命令の実行を停止することと、をさらに含む。
実施例ＤＭ３は、実施例ＤＭ２の主題を含み、方法は、解読後に、非暗号化アドレスの変換に対応する物理アドレスを取得することをさらに含み、一致があるかどうかを判定することは、物理アドレスを返されたメモリコンテンツの物理アドレスと比較することを含む。
実施例ＤＭ４は、実施例ＤＭ２～ＤＭ３のいずれか１つの主題を含み、一致が存在するという判定に応答して、返されたメモリコンテンツを、一致が存在するかどうかを判定した後、かつ命令の実行の完了後に、メインメモリにリタイアさせることをさらに含む。
実施例ＤＭ５は、実施例ＤＭ１の主題を含み、暗号化アドレスは、ポインタ暗号化アドレスであり、暗号化アドレスを解読せずに使用することは、メモリ要素とは別個のアドレス指定可能メモリ（ＣＡＭ）回路内の情報にアクセスすることであって、情報は、ＣＡＭ暗号化アドレス－ＣＡＭ非暗号化アドレスペアを含み、ＣＡＭ非暗号化アドレスは、ＣＡＭ暗号化アドレスの非暗号化バージョンに対応する、ことと、ＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在するかどうかを判定することと、一致が存在するという判定に応答して、ＣＡＭ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＭ６は、実施例ＤＭ５の主題を含み、ＣＡＭ非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、ＣＡＭ非暗号化アドレスの変換に対応するＣＡＭ物理アドレスを取得することと、ＣＡＭ物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＭ７は、実施例ＤＭ５の主題を含み、方法は、一致が存在しないという判定に応答して、ポインタ暗号化アドレスを解読して、ポインタ暗号化アドレスからポインタ非暗号化アドレスを取得することと、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに含む。
実施例ＤＭ８は、実施例ＤＭ７の主題を含み、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、ポインタ非暗号化アドレスの変換に対応するポインタ物理アドレスを取得することと、ポインタ物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＭ９は、実施例ＤＭ５の主題を含み、ＣＡＭ回路内の情報にアクセスすること、またはＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在するかどうかを判定することのうちの少なくとも１つの間に、ポインタ暗号化アドレスを解読して、ポインタ暗号化アドレスからポインタ非暗号化アドレスを取得することと、ＣＡＭ暗号化アドレスとポインタ暗号化アドレスとの間に一致が存在しないという判定に応答して、ポインタ非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに含む。
実施例ＤＭ１０は、実施例ＤＭ５の主題を含み、暗号符号化されたポインタは、第２の暗号符号化されたポインタであり、暗号化アドレスは第２の暗号化アドレスであり、方法は、第２の暗号符号化されたポインタを検出する前に、第１の暗号化アドレスを含む第１の暗号符号化されたポインタを検出することと、第１の暗号化アドレスを解読して、第１の暗号化アドレスから第１の非暗号化アドレスを取得することと、第１の暗号化アドレスおよび第１の非暗号化アドレスをＣＡＭ回路に記憶することであって、第１の暗号化アドレスおよび第１の非暗号化アドレスは、ＣＡＭ暗号化アドレス－ＣＡＭ非暗号化アドレスペアに対応する、ことと、をさらに含む。
実施例ＤＡＡ１は、コンピューティングシステムの装置を含み、装置は、メモリ要素と、コンテンツアドレス指定可能メモリ（ＣＡＭ）回路と、メモリ要素およびＣＡＭ回路に結合されたコアを、を含み、コアは、暗号化アドレスを含む暗号符号化されたポインタを検出することと、暗号化アドレスを解読して、暗号化アドレスから非暗号化アドレスを取得することと、暗号化アドレスおよび非暗号化アドレスを相関ペアとしてＣＡＭ回路に記憶することと、を行う。
実施例ＤＡＡ２は、実施例ＤＡＡ１の主題を含み、暗号符号化されたポインタは、第１の暗号符号化されたポインタであり、暗号化アドレスは、第１の暗号化アドレスであり、非暗号化アドレスは、第１の非暗号化アドレスであり、コアは、相関ペアを記憶した後、第２の暗号化アドレスを含む第２の暗号符号化されたポインタを検出することと、ＣＡＭ内の相関ペアにアクセスし、相関ペアからの第２の暗号化アドレスと第１の暗号化アドレスとの間に一致が存在するかどうかを判定することと、一致が存在するとの判定に応答して、第１の非暗号化アドレスを使用してメモリコンテンツにアクセスし、メモリコンテンツに対して命令を実行することと、をさらに行う。
実施例ＤＡＡ３は、実施例ＤＡＡ２の主題を含み、第１の非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、第１の非暗号化アドレスの変換に対応する第１の物理アドレスを取得することと、第１の物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＡＡ４では、実施例ＤＡＡ２からＤＡＡ３の主題を含み、コアは、一致が存在しないという判定に応答して、第２の暗号化アドレスを解読して、第２の暗号化アドレスから第２の非暗号化アドレスを取得することと、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに行う。
実施例ＤＡＡ５は、実施例ＤＡＡ４の主題を含み、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、第２の非暗号化アドレスの変換に対応する第２の物理アドレスを取得することと、第２の物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＡＡ６は、実施例ＤＡＡ２の主題を含み、コアは、相関ペアにアクセスすること、または第１の暗号化アドレスと第２の暗号化アドレスとの間に一致が存在するかどうかを判定することのうちの少なくとも１つの間に、第２の暗号化アドレスを解読して、第２の暗号化アドレスから第２の非暗号化アドレスを取得することと、第１の暗号化アドレスと第２の暗号化アドレスとの間に一致が存在しないという判定に応答して、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに行う。
実施例ＤＭＭ１は、コンピューティングシステムの装置において実行される方法を含み、方法は、暗号化アドレスを含む暗号符号化されたポインタを検出することと、暗号化アドレスを解読して、暗号化アドレスから非暗号化アドレスを取得することと、暗号化アドレスおよび非暗号化アドレスを相関ペアとして装置のアドレス指定可能メモリ（ＣＡＭ）回路に記憶することと、を含む。
実施例ＤＭＭ２は、実施例ＤＭＭ１の主題を含み、暗号符号化されたポインタは、第１の暗号符号化されたポインタであり、暗号化アドレスは、第１の暗号化アドレスであり、非暗号化アドレスは、第１の非暗号化アドレスであり、方法は、相関ペアを記憶した後、第２の暗号化アドレスを含む第２の暗号符号化されたポインタを検出することと、ＣＡＭ内の相関ペアにアクセスし、相関ペアからの第２の暗号化アドレスと第１の暗号化アドレスとの間に一致が存在するかどうかを判定することと、一致が存在するとの判定に応答して、第１の非暗号化アドレスを使用してメモリコンテンツにアクセスし、メモリコンテンツに対して命令を実行することと、をさらに含む。
実施例ＤＭＭ３は、実施例ＤＭＭ２の主題を含み、第１の非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、第１の非暗号化アドレスの変換に対応する第１の物理アドレスを取得することと、第１の物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＭＭ４は、実施例ＤＭＭ２～ＤＭＭ３のいずれか１つの主題を含み、方法は、一致が存在しないという判定に応答して、第２の暗号化アドレスを解読して、第２の暗号化アドレスから第２の非暗号化アドレスを取得することと、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに含む。
実施例ＤＭＭ５は、実施例ＤＭＭ４の主題を含み、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることは、第２の非暗号化アドレスの変換に対応する第２の物理アドレスを取得することと、第２の物理アドレスを使用してメモリコンテンツにアクセスすることと、を含む。
実施例ＤＭＭ６は、実施例ＤＭＭ２の主題を含み、方法は、相関ペアにアクセスすること、または第１の暗号化アドレスと第２の暗号化アドレスとの間に一致が存在するかどうかを判定することのうちの少なくとも１つの間に、第２の暗号化アドレスを解読して、第２の暗号化アドレスから第２の非暗号化アドレスを取得することと、第１の暗号化アドレスと第２の暗号化アドレスとの間に一致が存在しないという判定に応答して、第２の非暗号化アドレスを使用してメモリコンテンツにアクセスすることと、をさらに含む。
実施例ＥＡ１は、コンピューティングシステムの装置を含み、装置は、キャッシュと、ローカルキャッシュに結合されたコアと、を含み、コアは、アクセス要求に対応する第１のセキュリティメタデータと、キャッシュのキャッシュライン内のメモリコンテンツに対応する第２のセキュリティメタデータとの間の競合を検出することと、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化すること、またはキャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視して、アクセス要求がキャッシュライン内のメモリコンテンツにアクセスすることを許可することのうちの少なくとも１つを実行することと、を行う。
実施例ＥＡ２は、実施例ＥＡ１の主題を含み、コアは、競合を検出したことに応答して、アクセス要求がコアによってアクセスされているキャッシュラインの同じグラニュールに対するものであるか、コアによってアクセスされているキャッシュラインの異なるグラニュールに対するものであるかを判定することと、アクセス要求が同じグラニュールに対するものであるとの判定に応答して、キャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視し、検出された競合の数が閾値を超えるかどうかを判定するために、そのキャッシュ内のメモリコンテンツをメインメモリに書き戻しすること、またはカウンタを維持することのうちの少なくとも１つを行うことと、アクセス要求が異なるグラニュールに対するものであるとの判定に応答して、キャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視することと、を行う。
実施例ＥＡ３は、実施例ＥＡ１～ＥＡ２のいずれか１つの主題を含み、キャッシュは、互いに比較して異なるセキュリティメタデータで注釈付けされたグラニュールと、複数の他のコアによるグラニュールの同時アクセスおよび変更とをサポートする。
実施例ＥＡ４は、実施例ＥＡ１～ＥＡ２のいずれか１つの主題を含み、コアは、検出された競合の数が閾値を超えるかどうかを判定するためにカウンタを維持し、検出された競合の数が閾値を超えるという判定に応答して、例外ハンドラを呼び出してコア上のソフトウェアの動作に割り込む。
実施例ＥＡ５は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、コアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、コアは、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、を行う。
実施例ＥＡ６は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、コアは、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、を行う。
実施例ＥＡ７は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、コアは、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、を行う。
実施例ＥＡ８は、実施例ＥＡ７の主題を含み、キャッシュライン内のメモリコンテンツがメモリコンテンツのメインメモリバージョンと比較して修正される場合、コアは、競合を検出したことに応答して、そのキャッシュ内のメモリコンテンツをメインメモリに書き戻すことと、キャッシュライン内のメモリコンテンツを無効化した後にメインメモリアクセスを再発行することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、を行う。
実施例ＥＡ９は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、コアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、コアは、競合を検出したことに応答して、無効化メッセージを他のコアにブロードキャストして、コンピューティングシステムの他のコアにそれぞれのメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツを無効化することと、書き込み要求に基づいて、そのキャッシュを更新されたメモリコンテンツで更新することと、を行う。
実施例ＥＡ１０は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、キャッシュライン内のメモリコンテンツは、キャッシュラインに排他的であるか、または該別のコアと共有され、コアは、該別のコアからの修正意図付き読み出し（ＲＷＩＴＭ）ブロードキャストメッセージを検出することと、ＲＷＩＴＭの検出に応答して、キャッシュライン内のメモリコンテンツを無効化することと、を行う。
実施例ＥＡ１１は、実施例ＥＡ１～ＥＡ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、キャッシュライン内のメモリコンテンツは、メモリコンテンツのメインメモリバージョンと比較して修正され、コアは、該別のコアからの修正意図付き読み出し（ＲＷＩＴＭ）ブロードキャストメッセージを検出することと、ＲＷＩＴＭメッセージをブロックし、メモリコンテンツをメインメモリに書き戻すことと、キャッシュライン内のメモリコンテンツを無効化することと、を行う。
実施例ＥＡ１２は、実施例ＥＡ１～ＥＡ１１のいずれか１つの主題を含み、コアは、キャッシュコヒーレンシポリシービットベクトルを記憶するポリシーレジスタを含み、ビットベクトルは、キャッシュラインがそれぞれの別個のセキュリティメタデータに関連付けられたグラニュールに対するアクセス要求をグラニュールごとにサポートするかどうか、またはキャッシュラインがそのセキュリティメタデータに関連付けられたキャッシュライン全体に対するアクセス要求をサポートするかどうかを示すビットと、アクセス要求がコアによってアクセスされているキャッシュラインの同じグラニュールに対するものである場合に、競合の検出に応答して、キャッシュライン内のメモリコンテンツを無効化するか否かを示すビットと、アクセス要求がコアによってアクセスされているキャッシュラインの異なるグラニュールに対するものである場合に、競合の検出に応答して、キャッシュライン内のメモリコンテンツを無効化するか否かを示すビットと、時間ウィンドウ内の過去の不一致の数に関する情報を維持するかどうかを示すビットと、競合の検出に応答して例外ハンドラを呼び出すかどうかを示すためのビットと、あるいは、競合の検出直後に例外ハンドラを呼び出すかどうか、またはカウンタによって維持されるような閾値数の不一致が検出されたときに例外ハンドラを呼び出すかどうかを含む、例外ハンドラを呼び出すためのポリシーを示すビットと、のうちの少なくとも１つを含み、コアは、ビットベクトルによって設定されるキャッシュコヒーレンシポリシーを用いて構成されるようにビットベクトルを復号することをさらに行う。
実施例ＥＡ１３は、実施例ＥＡ１～ＥＡ１２のいずれか１つの主題を含み、別のコアは、コンピューティングシステム、または無線もしくは有線ネットワークを通じてコンピューティングシステムに通信可能に結合される別のコンピューティングシステムのものである。
実施例ＥＭ１は、コンピューティングシステムのプロセッサにおいて実行される方法を含み、方法は、プロセッサのコアへのアクセス要求に対応する第１のセキュリティメタデータと、プロセッサのキャッシュのキャッシュライン内のメモリコンテンツに対応する第２のセキュリティメタデータとの間の競合を検出することであって、キャッシュは、コアに結合されている、ことと、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化すること、またはキャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視して、アクセス要求がキャッシュライン内のメモリコンテンツにアクセスすることを許可することのうちの少なくとも１つを実行することと、を含む。
実施例ＥＭ２は、実施例ＥＭ１の主題を含み、競合を検出したことに応答して、アクセス要求がコアによってアクセスされているキャッシュラインの同じグラニュールに対するものであるか、コアによってアクセスされているキャッシュラインの異なるグラニュールに対するものであるかを判定することと、アクセス要求が同じグラニュールに対するものであるとの判定に応答して、キャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視し、検出された競合の数が閾値を超えるかどうかを判定するために、そのキャッシュ内のメモリコンテンツをメインメモリに書き戻しすること、またはカウンタを維持することのうちの少なくとも１つを行うことと、アクセス要求が異なるグラニュールに対するものであるとの判定に応答して、キャッシュライン内のメモリコンテンツを無効化しないことによって競合を無視することと、をさらに含む。
実施例ＥＭ３は、実施例ＥＭ１～ＥＭ２のいずれか１つの主題を含み、キャッシュは、互いに比較して異なるセキュリティメタデータで注釈付けされたグラニュールと、複数の他のコアによるグラニュールの同時アクセスおよび変更とをサポートする。
実施例ＥＭ４は、実施例ＥＭ１～ＥＭ２のいずれか１つの主題を含み、は、検出された競合の数が閾値を超えるかどうかを判定するためにカウンタを維持し、検出された競合の数が閾値を超えるという判定に応答して、例外ハンドラを呼び出してコア上のソフトウェアの動作に割り込むことをさらに含む。
実施例ＥＭ５は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、コアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、方法は、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、をさらに含む。
実施例ＥＭ６は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、方法は、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、をさらに含む。
実施例ＥＭ７は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの読み出し要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、方法は、競合を検出したことに応答して、キャッシュライン内のメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、をさらに含む。
実施例ＥＭ８は、実施例ＥＭ７の主題を含み、キャッシュライン内のメモリコンテンツがメモリコンテンツのメインメモリバージョンと比較して修正される場合、方法は、競合を検出したことに応答して、そのキャッシュ内のメモリコンテンツをメインメモリに書き戻すことと、キャッシュライン内のメモリコンテンツを無効化した後にメインメモリアクセスを再発行することと、キャッシュライン内のメモリコンテンツのメインメモリバージョンを記憶することと、をさらに含む。
実施例ＥＭ９は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、コアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応し、方法は、競合を検出したことに応答して、無効化メッセージを他のコアにブロードキャストして、コンピューティングシステムの他のコアにそれぞれのメモリコンテンツを無効化することと、キャッシュライン内のメモリコンテンツを無効化することと、書き込み要求に基づいて、そのキャッシュを更新されたメモリコンテンツで更新することと、をさらに含む。
実施例ＥＭ１０は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、キャッシュライン内のメモリコンテンツは、キャッシュラインに排他的であるか、または該別のコアと共有され、方法は、該別のコアからの修正意図付き読み出し（ＲＷＩＴＭ）ブロードキャストメッセージを検出することと、ＲＷＩＴＭの検出に応答して、キャッシュライン内のメモリコンテンツを無効化することと、をさらに含む。
実施例ＥＭ１１は、実施例ＥＭ１～ＥＭ４のいずれか１つの主題を含み、アクセス要求は、別のコアからの書き込み要求であり、キャッシュライン内のメモリコンテンツの物理アドレスは、アクセス要求に関連付けられた物理アドレスに対応せず、キャッシュライン内のメモリコンテンツは、メモリコンテンツのメインメモリバージョンと比較して修正され、方法は、該別のコアからの修正意図付き読み出し（ＲＷＩＴＭ）ブロードキャストメッセージを検出することと、ＲＷＩＴＭメッセージをブロックし、メモリコンテンツをメインメモリに書き戻すことと、キャッシュライン内のメモリコンテンツを無効化することと、をさらに含む。
実施例ＥＭ１２は、実施例ＥＭ１～ＥＭ１１のいずれか１つの主題を含み、キャッシュコヒーレンシポリシービットベクトルを記憶することをさらに含み、ビットベクトルは、キャッシュラインがそれぞれの別個のセキュリティメタデータに関連付けられたグラニュールに対するアクセス要求をグラニュールごとにサポートするかどうか、またはキャッシュラインがそのセキュリティメタデータに関連付けられたキャッシュライン全体に対するアクセス要求をサポートするかどうかを示すビットと、アクセス要求がコアによってアクセスされているキャッシュラインの同じグラニュールに対するものである場合に、競合の検出に応答して、キャッシュライン内のメモリコンテンツを無効化するか否かを示すビットと、アクセス要求がコアによってアクセスされているキャッシュラインの異なるグラニュールに対するものである場合に、競合の検出に応答して、キャッシュライン内のメモリコンテンツを無効化するか否かを示すビットと、時間ウィンドウ内の過去の不一致の数に関する情報を維持するかどうかを示すビットと、競合の検出に応答して例外ハンドラを呼び出すかどうかを示すためのビットと、あるいは、競合の検出直後に例外ハンドラを呼び出すかどうか、またはカウンタによって維持されるような閾値数の不一致が検出されたときに例外ハンドラを呼び出すかどうかを含む、例外ハンドラを呼び出すためのポリシーを示すビットと、のうちの少なくとも１つを含み、方法は、ビットベクトルによって設定されるキャッシュコヒーレンシポリシーを用いて構成されるようにビットベクトルを復号することをさらに含む。
実施例ＥＭ１３は、実施例ＥＭ１～ＥＭ１３のいずれか１つの主題を含み、該別のコアは、コンピューティングシステム、または無線もしくは有線ネットワークを通じてコンピューティングシステムに通信可能に結合される別のコンピューティングシステムのものである。
実施例ＦＡ１は、装置であって、セキュリティエンジンを実行する第１の回路を含むプロセッサを備え、セキュリティエンジンは、第１のプロセスのためにメモリ内に割り込み記述子を作成することと、第１のプロセスと第２のプロセスとの間の通信に使用される第１の割り込みキーに対応する代替割り込みキーを生成することと、代替割り込みキーを第１のプロセスおよび第２のプロセスに通信することと、割り込み記述子の暗号化メモリアドレスを第２のプロセスに提供することと、を行い、第１の回路は、第２のプロセスから、第１のプロセスに割り込むための第１の割り込み要求を受信することと、第１の割り込み要求によって示される割り込み記述子の暗号化メモリアドレスを、第１の割り込みキーを使用して解読することと、第１の割り込み要求によって割り込み記述子を更新することと、をさらに行う、装置を提供する。
実施例ＦＡ２は、実施例ＦＡ１の主題を含み、第１の回路は、セキュリティエンジンを実行して、代替割り込みキーを割り込み記述子に記憶することをさらに行う。
実施例ＦＡ３は、実施例ＦＡ１～ＦＡ２のいずれか１つの主題を含み、第１の回路は、セキュリティエンジンを実行して、第２のプロセスのユーザ割り込みターゲットテーブルのためのエントリを作成することであって、エントリは、代替割り込みキーを含む、ことと、ユーザ割り込みターゲットテーブルをエントリで更新することと、をさらに行う。
実施例ＦＡ４は、実施例ＦＡ３の主題を含み、第１の回路は、セキュリティエンジンを実行して、ユーザ割り込みターゲットテーブルを更新する前に、エントリを第１の割り込みキーで暗号化することをさらに行う。
実施例ＦＡ５は、実施例ＦＡ４の主題を含み、第１の割り込み要求内の割り込み記述子の暗号化メモリアドレスを解読することは、ユーザ割り込みターゲットテーブル内の暗号化されたエントリへのインデックスを受信することと、インデックスに基づいてユーザ割り込みターゲットテーブルから暗号化されたエントリを取り出すことと、第１の割り込みキーを使用して暗号化されたエントリを解読することと、を含む。
実施例ＦＡ６は、実施例ＦＡ３～ＦＡ５のいずれか１つの主題を含み、エントリは、第２のプロセスが第１のプロセスに割り込むために第１の割り込み要求に含めるための割り込み識別子を含む。
実施例ＦＡ７は、実施例ＦＡ３～ＦＡ６のいずれか１つの主題を含み、エントリは、割り込み記述子のためのメモリ位置の指示をさらに含む。
実施例ＦＡ８は、実施例ＦＡ１～ＦＡ７のいずれか１つの主題を含み、第１の回路は、セキュリティエンジンを実行して、第１の割り込みキーを生成させることと、ハードウェアキーを用いて第１の割り込みキーを暗号化して、代替割り込みキーを生成することと、をさらに行う。
実施例ＦＡ９は、実施例ＦＡ１～ＦＡ８のいずれか１つの主題を含み、第１の回路は、セキュリティエンジンを実行して、一意のキー識別子を代替割り込みキーとして生成させることと、ハードウェアキーを用いて代替割り込みキーを暗号化して、第１の割り込みキーを生成することと、をさらに行う。
実施例ＦＡ１０は、実施例ＦＡ１～ＦＡ９のいずれか１つの主題を含み、第１の回路は、セキュリティエンジンを実行して、第１のプロセスのためにメモリ内に第２の割り込み記述子を作成することと、第１のプロセスとハードウェアデバイスとの間の通信に使用される第２の割り込みキーに対応する第２の代替割り込みキーを生成することと、第２の代替割り込みキーを第１のプロセスおよび第２のプロセスに通信することと、第２の割り込み記述子の暗号化メモリアドレスをハードウェアデバイスに提供することと、をさらに行い、第１の回路は、ハードウェアデバイスから、第１のプロセスに割り込むための第２の割り込み要求を受信することと、第２の割り込み要求によって示される第２の割り込み記述子の暗号化メモリアドレスを、第２の割り込みキーを使用して解読することと、第２の割り込み要求によって第２の割り込み記述子を更新することと、をさらに行う。
実施例ＦＡ１１は、実施例ＦＡ１～ＦＡ１０のいずれか１つの主題を含み、（それらの方法ステップが実施例ＦＡ１～ＦＡ１０の方法ステップと重複しない限り）実施例ＡＡ１～ＡＡ１０のいずれか１つの特徴をさらに含む。
実施例ＦＭ１は、方法であって、第１のプロセスのためにメモリ内に割り込み記述子を作成することと、第１のプロセスと第２のプロセスとの間の通信に使用される第１の割り込みキーに対応する代替割り込みキーを生成することと、代替割り込みキーを第１のプロセスおよび第２のプロセスに通信することと、割り込み記述子の暗号化メモリアドレスを第２のプロセスに提供することと、第２のプロセスから、第１のプロセスに割り込むための第１の割り込み要求を受信することと、第１の割り込み要求によって示される割り込み記述子の暗号化メモリアドレスを、第１の割り込みキーを使用して解読することと、第１の割り込み要求によって割り込み記述子を更新することと、を含む、方法を提供する。
実施例ＦＭ２は、実施例ＦＭ１の主題を含み、代替割り込みキーを割り込み記述子に記憶する。
実施例ＦＭ３は、実施例ＦＭ１～ＦＭ２のいずれか１つの主題を含み、方法は、第２のプロセスのユーザ割り込みターゲットテーブルのためのエントリを作成することであって、エントリは、代替割り込みキーを含む、ことと、ユーザ割り込みターゲットテーブルをエントリで更新することと、をさらに含む。
実施例ＦＭ４は、実施例ＦＭ３の主題を含み、方法は、ユーザ割り込みターゲットテーブルを更新する前に、エントリを第１の割り込みキーで暗号化することをさらに含む。
実施例ＦＭ５は、実施例ＦＭ４の主題を含み、第１の割り込み要求内の割り込み記述子の暗号化メモリアドレスを解読することは、ユーザ割り込みターゲットテーブル内の暗号化されたエントリへのインデックスを受信することと、インデックスに基づいてユーザ割り込みターゲットテーブルから暗号化されたエントリを取り出すことと、第１の割り込みキーを使用して暗号化されたエントリを解読することと、を含む。
実施例ＦＭ６は、実施例ＦＭ３～ＦＭ５のいずれか１つの主題を含み、エントリは、第２のプロセスが第１のプロセスに割り込むために第１の割り込み要求に含めるための割り込み識別子を含む。
実施例ＦＭ７は、実施例ＦＭ３～ＦＭ６のいずれか１つの主題を含み、エントリは、割り込み記述子のためのメモリ位置の指示をさらに含む。
実施例ＦＭ８は、実施例ＦＭ１～ＦＭ７のいずれか１つの主題を含み、方法は、第１の割り込みキーを生成させることと、ハードウェアキーを用いて第１の割り込みキーを暗号化して、代替割り込みキーを生成することと、をさらに含む。
実施例ＦＭ９は、実施例ＦＭ１～ＦＭ８のいずれか１つの主題を含み、方法は、一意のキー識別子を代替割り込みキーとして生成させることと、ハードウェアキーを使用して代替割り込みキーを暗号化して第１の割り込みキーを生成することと、をさらに含む。
実施例ＦＭ１０は、実施例ＦＭ１～ＦＭ９のいずれか１つの主題を含み、方法は、第１のプロセスのためにメモリ内に第２の割り込み記述子を作成することと、第１のプロセスとハードウェアデバイスとの間の通信に使用される第２の割り込みキーに対応する第２の代替割り込みキーを生成することと、第２の代替割り込みキーを第１のプロセスおよび第２のプロセスに通信することと、第２の割り込み記述子の暗号化メモリアドレスをハードウェアデバイスに提供することと、ハードウェアデバイスから、第１のプロセスに割り込むための第２の割り込み要求を受信することと、第２の割り込み要求内の第２の割り込み記述子の暗号化メモリアドレスを、第２の割り込みキーを使用して解読することと、第２の割り込み要求によって第２の割り込み記述子を更新することと、をさらに含む。
実施例ＦＭ１１は、実施例ＦＭ１～ＦＭ１０のいずれか１つの主題を含み、実施例ＡＭ１～ＡＭ１０のいずれか１つの方法のステップをさらに含む（これらの方法ステップが、実施例ＦＭ１～ＦＭ１０の方法ステップと重複しない限り）。
コンピュータ関連方法、ミーンズプラスファンクション、および一般的な複数の従属実施例
実施例Ｇ１は、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０のいずれか１つの方法の１または複数の要素を実行する手段を備える装置を含む。
実施例Ｇ２は、電子デバイスの１または複数のプロセッサによる命令の実行時に、電子デバイスに、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３およびＦＭ１～ＦＭ１０のいずれか１つの方法の１または複数の要素を実行させる命令を含む１または複数の非一時的コンピュータ可読媒体を含む。
実施例Ｇ３は、実行されたときに、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０のいずれか１つの方法を実施する機械可読命令を含む機械可読ストレージを含む。
実施例Ｇ４は、１または複数のプロセッサと、１または複数のプロセッサによって実行されたときに、１または複数のプロセッサに、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０のいずれか１つの方法を実行させる命令を含む１または複数のコンピュータ可読媒体とを備える装置を含む。
実施例Ｇ５は、実施例ＡＡ１～ＡＡ２０、ＢＡ１～ＢＡ１４、およびＦＡ１～ＦＡ１０のいずれか１項に記載のプロセッサを含み、プロセッサに結合されたメインメモリをさらに含むシステムを含む。
実施例Ｇ６は、請求項ＣＡ１～ＣＡ１７、ＤＡ１～ＤＡ１０、ＤＡＡ１～ＤＡＡ６、およびＥＡ１～ＥＡ１３のいずれか１項に記載の装置を含み、装置に結合されたメインメモリをさらに含むシステムを含む。
実施例Ｇ７は、実施例Ｇ５およびＧ６のいずれか１つのシステムを含み、入力／出力サブシステムをさらに含む。
実施例Ｇ８は、実施例ＡＡ１～ＡＡ２０のいずれか１つの装置を含み、請求項ＢＡ１～ＢＡ１４、ＣＡ１～ＣＡ１７、ＤＡ１～ＤＡ１０、ＤＡＡ１～ＤＡＡ６、ＥＡ１～ＥＡ１３、およびＦＡ１～ＦＡ１０のいずれか１つの特徴をさらに含む（これらの特徴が実施例ＡＡ１～ＡＡ２０の特徴と重複しない限り）。
実施例Ｇ９は、実施例ＡＭ１～ＡＭ２０のいずれか１つの方法を含み、さらに、請求項ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０のいずれか１つの特徴を含む（これらの特徴が実施例ＡＡ１～ＡＡ２０の特徴と重複しない限り）。
実施例Ｇ１０は、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３およびＦＭ１～ＦＭ１０、ならびにＫＭ１～ＫＭ７のいずれかにおいて説明される、またはそれらに関連する方法、あるいは本明細書において説明される任意の他の方法またはプロセスの１または複数の要素を実行するための論理、モジュール、または回路を備える装置を含む。
実施例Ｇ１１は、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０のいずれか、またはそれらの部分もしくは一部に記載される、またはそれらに関連する方法、技術、またはプロセスを含む。
実施例Ｇ１２は、１または複数のプロセッサと、１または複数のプロセッサによって実行されたときに、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０、またはそれらの一部のいずれかに記載されたまたは関連する方法、技術、またはプロセスを１または複数のプロセッサに実行させる命令を含む１または複数のコンピュータ可読媒体とを備える装置を含む。
実施例Ｇ１３は、本明細書の実施例のいずれかに記載されるか、もしくは関連する信号、またはその部分もしくは一部を含む。
実施例Ｇ１４は、本明細書の実施例のいずれかに記載もしくは関連するデータグラム、パケット、フレーム、セグメント、プロトコルデータユニット（ＰＤＵ）、またはメッセージ、またはそれらの部分もしくは一部、あるいは別様で本開示に記載される他のものを含む。
実施例Ｇ１５は、本明細書の実施例のいずれかにおいて説明されるか、もしくはそれらに関連するデータ、またはそれらの部分もしくは一部、あるいは本開示において別様で説明されるデータで符号化された信号を含む。
実施例Ｇ１６は、本明細書の実施例のいずれかに記載もしくは関連するデータグラム、パケット、フレーム、セグメント、プロトコルデータユニット（ＰＤＵ）、またはメッセージ、またはそれらの部分もしくは一部、あるいは別様で本開示に記載される他のもので符号化された信号を含む。
実施例Ｇ１７は、コンピュータ可読命令を搬送する電磁信号を含み、１または複数のプロセッサによるコンピュータ可読命令の実行は、１または複数のプロセッサに、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０、またはそれらの一部のいずれかに記載される、またはそれらに関連する方法、技術、またはプロセスを実行させることである。
実施例Ｇ１８は、命令を含むコンピュータプログラムを含み、処理要素によるプログラムの実行は、処理要素に、実施例ＡＭ１～ＡＭ２０、ＢＭ１～ＢＭ１４、ＣＭ１～ＣＭ１７、ＤＭ１～ＤＭ１０、ＤＭＭ１～ＤＭＭ６、ＥＭ１～ＥＭ１３、およびＦＭ１～ＦＭ１０、またはそれらの一部のいずれかに記載された、またはそれらに関連する方法、技術、またはプロセスを実行させることである。
その他の可能な請求項
（項目１）
プロセッサであって、
第１の回路であって、
第１のコードキーを使用して第１のコードイメージを暗号化することと、
前記暗号化された第１のコードイメージを、前記プロセッサ上で動作するオペレーティングシステムによって前記第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、
前記第１のコードキーに対応する代替キーを前記オペレーティングシステムに送信することであって、前記第１のコードキーは、前記オペレーティングシステムから隠蔽されている、ことと、
を行う、第１の回路と、
制御回路を有する命令キャッシュと、
前記命令キャッシュに結合された第２の回路であって、前記第２の回路は、
前記オペレーティングシステムから前記代替キーを受信することと、
前記第１のコードイメージを実行して第１のプロセスをインスタンス化するための前記オペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、前記代替キーから前記第１のコードキーを生成することと、
前記第１のコードキーを用いて前記命令キャッシュの前記制御回路をプログラムして、前記第１のコードキーを使用して前記第１のコードイメージが解読されることを可能にすることと、
を行う、第２の回路と、
を備える、プロセッサ。
（項目２）
前記第１の回路は、
前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、ルートキーから前記第１のコードキーを生成することと、
前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、暗号化アルゴリズムを含む、ことと、
をさらに行う、項目１に記載のプロセッサ。
（項目３）
前記第１の回路は、
前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、前記一意のキー識別子を生成することと、
前記ハードウェアキーを使用して、前記一意のキー識別子に対して前記第１の暗号化関数を実行して前記第１のコードキーを取得することと、
前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、解読アルゴリズムを含む、ことと、
をさらに行う、項目１に記載のプロセッサ。
（項目４）
前記第１の回路は、
前記第１のコードイメージを暗号化する前に、前記第１のコードイメージに証明キーを注入することと、
前記第１のコードイメージにアクセスすることを認可されたユーザに前記証明キーを送信することと、
をさらに行う、項目１に記載のプロセッサ。
（項目５）
前記第２の回路は、
前記第１のコードイメージを実行する前に、前記第１のコードキーが有効であるかどうかを判定することをさらに行い、前記第１のコードキーが有効であると判定することは、前記第１のコードキーが前記第１のプロセスのために確立されたと判定することを含む、
項目１に記載のプロセッサ。
（項目６）
前記第２の回路は、
トウィークに部分的に基づいて、前記第１のコードイメージを暗号化することをさらに行い、前記トウィークは、前記第１のコードイメージが記憶される前記メモリ領域に対応する線形アドレスの少なくとも一部を含む、
項目１に記載のプロセッサ。
（項目７）
前記トウィークは、前記第１のコードイメージが実行許可を有するかどうかを示す実行許可メタデータをさらに含む、項目６に記載のプロセッサ。
（項目８）
前記ハードウェアキーは、前記プロセッサのヒューズに記憶されるか、前記プロセッサに結合された読み出し専用メモリ（ＲＯＭ）に記憶されるか、または前記プロセッサに結合された物理的に複製不可能な関数によって生成される、項目１から７のいずれか一項に記載のプロセッサ。
（項目９）
前記ハードウェアキーは、前記プロセッサ上で動作する前記オペレーティングシステムにアクセス不可能である、項目１から７のいずれか一項に記載のプロセッサ。
（項目１０）
前記プロセッサは、
データキャッシュ制御回路を含むデータキャッシュをさらに有し、前記第２の回路は、
前記第１のプロセスに関連付けられた第１のデータキーを用いて、前記データキャッシュ制御回路をプログラムすることを行い、前記第１のプロセスのために前記データキャッシュに記憶された第１のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、
項目１から７のいずれか一項に記載のプロセッサ。
（項目１１）
前記第２の回路は、
前記オペレーティングシステムから第２の代替キーを受信することと、
ライブラリイメージを実行してライブラリプロセスをインスタンス化するための前記第１のプロセスからの第２の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第２の代替キーからライブラリキーを生成することと、
前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムして、前記ライブラリキーを使用して前記ライブラリイメージが解読されることを可能にすることと、
を行う、項目１０に記載のプロセッサ。
（項目１２）
前記ライブラリプロセスのために前記データキャッシュに記憶された第２のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、項目１１に記載のプロセッサ。
（項目１３）
前記第２の回路は、
前記オペレーティングシステムから第３の代替キーを受信することと、
第２のコードイメージを実行して前記第１のプロセスと同時に実行される第２のプロセスをインスタンス化するための前記オペレーティングシステムからの第３の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第３の代替キーから第２のコードキーを生成することと、
前記第２のコードキーを用いて前記命令キャッシュの前記制御回路をプログラムして、前記第２のコードキーを使用して前記第２のコードイメージが解読されることを可能にすることと、
をさらに行う、項目１１に記載のプロセッサ。
（項目１４）
前記第２の回路は、
前記ライブラリイメージを実行するための前記第２のプロセスからの第４の要求に応答して、前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムして、前記ライブラリキーを使用して前記ライブラリイメージが解読されることを可能にすること
をさらに行う、項目１３に記載のプロセッサ。
（項目１５）
方法であって、
第１のコードキーを使用して第１のコードイメージを暗号化することと、
前記暗号化された第１のコードイメージを、前記メモリに結合されたプロセッサ上で動作するオペレーティングシステムによって前記第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、
前記第１のコードキーに対応する代替キーを前記オペレーティングシステムに送信することであって、前記第１のコードキーは、前記オペレーティングシステムから隠蔽されている、ことと、
前記プロセッサにおいて、前記オペレーティングシステムから前記代替キーを受信することと、
前記第１のコードイメージを実行して第１のプロセスをインスタンス化するための前記オペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、前記代替キーから前記第１のコードキーを生成することと、
前記第１のコードキーを用いて前記プロセッサ内の命令キャッシュの制御回路をプログラムして、前記第１のコードキーを使用して前記第１のコードイメージの解読を可能にすることと、
を含む、方法。
（項目１６）
前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、ルートキーから前記第１のコードキーを生成することと、
前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、暗号化アルゴリズムを含む、ことと、
をさらに含む、項目１５に記載の方法。
（項目１７）
トウィークに部分的に基づいて、前記第１のコードイメージを暗号化することをさらに含み、前記トウィークは、前記第１のコードイメージが記憶される前記メモリ領域に対応する線形アドレスの少なくとも一部を含む、
項目１５に記載の方法。
（項目１８）
前記ハードウェアキーは、前記プロセッサ上で動作する前記オペレーティングシステムにアクセス不可能である、項目１５から１７のいずれか一項に記載の方法。
（項目１９）
前記第１のプロセスに関連付けられた第１のデータキーを用いて、データキャッシュに結合されたデータキャッシュ制御回路をプログラムすることをさらに含み、前記第１のプロセスのために前記データキャッシュに記憶された第１のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、
項目１５から１８のいずれか一項に記載の方法。
（項目２０）
前記オペレーティングシステムから第２の代替キーを受信することと、
ライブラリイメージを実行してライブラリプロセスをインスタンス化するための前記第１のプロセスからの第２の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第２の代替キーからライブラリキーを生成することと、
前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムして、前記ライブラリキーを使用して前記ライブラリイメージの解読を可能にすることと、
をさらに含む、項目１９に記載の方法。
（項目２１）
プロセッサによって実行されると、前記プロセッサに動作を実行させる命令を含む機械可読記憶媒体であって、前記動作は、
第１のコードキーを使用して第１のコードイメージを暗号化することと、
前記暗号化された第１のコードイメージを、前記メモリに結合されたプロセッサ上で動作するオペレーティングシステムによって前記第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、
前記第１のコードキーに対応する代替キーを前記オペレーティングシステムに送信することであって、前記第１のコードキーは、前記オペレーティングシステムから隠蔽されている、ことと、
前記プロセッサにおいて、前記オペレーティングシステムから前記代替キーを受信することと、
前記第１のコードイメージを実行して第１のプロセスをインスタンス化するための前記オペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、前記代替キーから前記第１のコードキーを生成することと、
前記第１のコードキーを用いて前記プロセッサ内の命令キャッシュの制御回路をプログラムして、前記第１のコードキーを使用して前記第１のコードイメージの解読を可能にすることと、
を含む、機械可読記憶媒体。
（項目２２）
前記動作は、
前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、前記一意のキー識別子を生成することと、
前記ハードウェアキーを使用して、前記一意のキー識別子に対して前記第１の暗号化関数を実行して前記第１のコードキーを取得することと、
前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、解読アルゴリズムを含む、ことと、
をさらに含む、項目２１に記載の機械可読記憶媒体。
（項目２３）
前記動作は、
前記第１のプロセスに関連付けられた第１のデータキーを用いて、データキャッシュに結合されたデータキャッシュ制御回路をプログラムすることをさらに含み、前記第１のプロセスのために前記データキャッシュに記憶された第１のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、
項目２１または２２に記載の機械可読記憶媒体。
（項目２４）
前記動作は、
前記オペレーティングシステムから第２の代替キーを受信することと、
ライブラリイメージを実行してライブラリプロセスをインスタンス化するための前記第１のプロセスからの第２の要求に応答して、前記第２の代替キーからライブラリキーを生成するために前記ハードウェアキーを使用して前記第１の暗号化関数を実行することと、
前記ライブラリキーを使用して前記ライブラリイメージの解読を可能にするために前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムすることと、
をさらに含む、項目２３に記載の機械可読記憶媒体。
（項目２５）
前記動作は、
前記オペレーティングシステムから第３の代替キーを受信することと、
第２のコードイメージを実行して前記第１のプロセスと同時に実行される第２のプロセスをインスタンス化するための前記オペレーティングシステムからの第３の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第３の代替キーから第２のコードキーを生成することと、
前記第２のコードキーを用いて前記命令キャッシュの前記制御回路をプログラムして、前記第２のコードキーを使用して前記第２のコードイメージの解読を可能にすることと、
をさらに含む、項目２４に記載の機械可読記憶媒体。
（項目２６）
プロセッサであって、
暗号化データを記憶するメモリ階層と、
コアと、
回路と、を備え、前記回路は、
符号化ポインタに基づいて前記暗号化データにアクセスすることと、
カウンタモードブロック暗号を使用して前記暗号化データを解読することと、
前記解読の出力に対して拡散演算を実行することであって、前記拡散演算は、前記解読の前記出力のビットとトウィーク値とを完全に混合する、ことと、によって、
前記暗号化データから平文データを取得し、
前記コアは、前記平文データを使用して命令を実行する、
プロセッサ。
（項目２７）
メモリ割り当てセキュリティチェックシステムであって、
メモリコントローラ回路と、
前記メモリコントローラ回路に結合され、メモリ回路に結合されたプロセッサ回路と、を備え、前記プロセッサ回路は、
メモリ割り当て要求に応答して、前記メモリ回路内のオブジェクトのためのメモリ割り当てを取得することを含むメモリ割り当て動作を実行することと、前記メモリ割り当てのための境界情報および前記オブジェクトにアクセスすることが許可されたコンパートメントを識別するコンパートメント識別情報（ＩＤ）のうちの少なくとも１つを含む第１のメタデータを前記メモリ割り当てに割り振ることと、前記メモリ回路のメモリ位置に前記オブジェクトを記憶することと、前記メモリ位置または前記メモリ位置とは別個のテーブルのうちの１つに前記メタデータを記憶することと、
プログラムに対応するメモリ動作要求に応答して、前記メモリ回路内の前記第１のメタデータの位置を識別するためのデータを含むポインタを使用して前記第１のメタデータにアクセスすることであって、前記第１のメタデータは、前記プログラムから隠されている、ことと、
前記メモリコントローラ回路による前記第１のメタデータと第２のメタデータとの間の一致の判定に応答して、前記メモリ動作要求に対応するメモリ動作を実行することと、
を行う、メモリ割り当てセキュリティチェックシステム。
（項目２８）
コンピューティングシステムの装置であって、前記装置は、
メモリ要素と、
前記メモリ要素に結合されたコアと、を含み、前記コアは、
暗号符号化されたポインタを検出することと、
前記ポインタからの暗号化アドレスを使用して、前記暗号化アドレスを解読することなく前記メモリ要素内のメモリコンテンツにアクセスすることと、
前記メモリコンテンツ上で命令を実行することと、
を行う、装置。
（項目２９）
コンピューティングシステムの装置であって、
キャッシュと、
前記キャッシュに結合されたコアと、を含み、前記コアは、
アクセス要求に対応する第１のセキュリティメタデータと、前記キャッシュのキャッシュライン内のメモリコンテンツに対応する第２のセキュリティメタデータとの間の競合を検出することと、
前記競合を検出したことに応答して、前記キャッシュライン内の前記メモリコンテンツを無効化すること、または前記キャッシュライン内の前記メモリコンテンツを無効化しないことによって前記競合を無視して、前記アクセス要求が前記キャッシュライン内の前記メモリコンテンツにアクセスすることを許可することのうちの少なくとも１つを実行することと、
を行う、装置。
（項目３０）
装置であって、
セキュリティエンジンを実行する第１の回路を含むプロセッサを備え、前記セキュリティエンジンは、
第１のプロセスのためにメモリ内に割り込み記述子を作成することと、
前記第１のプロセスと第２のプロセスとの間の通信に使用される第１の割り込みキーに対応する代替割り込みキーを生成することと、
前記代替割り込みキーを前記第１のプロセスおよび前記第２のプロセスに通信することと、
前記割り込み記述子の暗号化メモリアドレスを前記第２のプロセスに提供することと、
を行い、
前記第１の回路は、
前記第２のプロセスから、前記第１のプロセスに割り込むための第１の割り込み要求を受信することと、
前記第１の割り込み要求によって示される前記割り込み記述子の前記暗号化メモリアドレスを、前記第１の割り込みキーを使用して解読することと、
前記第１の割り込み要求によって前記割り込み記述子を更新することと、
をさらに行う、装置。

Claims (26)

  1. プロセッサであって、
    第１の回路であって、
    第１のコードキーを使用して第１のコードイメージを暗号化することと、
    前記暗号化された第１のコードイメージを、前記プロセッサ上で動作するオペレーティングシステムによって前記第１のコードイメージのためにメモリ内に割り当てられたメモリ領域にロードすることと、
    前記第１のコードキーに対応する代替キーを前記オペレーティングシステムに送信することであって、前記第１のコードキーは、前記オペレーティングシステムから隠蔽されている、ことと、
    を行う、第１の回路と、
    制御回路を有する命令キャッシュと、
    前記命令キャッシュに結合された第２の回路であって、前記第２の回路は、
    前記オペレーティングシステムから前記代替キーを受信することと、
    前記第１のコードイメージを実行して第１のプロセスをインスタンス化するための前記オペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、前記代替キーから前記第１のコードキーを生成することと、
    前記第１のコードキーを用いて前記命令キャッシュの前記制御回路をプログラムして、前記第１のコードキーを使用して前記第１のコードイメージが解読されることを可能にすることと、
    を行う、第２の回路と、
    を備える、プロセッサ。
  2. 前記代替キーは、前記第１のコードキーの暗号化バージョンである、請求項１に記載のプロセッサ。
  3. 前記第１の回路は、
    前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、ルートキーから前記第１のコードキーを生成することと、
    前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、暗号化アルゴリズムを含む、ことと、
    をさらに行う、請求項２に記載のプロセッサ。
  4. 前記代替キーは、一意のキー識別子である、請求項１から３のいずれか一項に記載のプロセッサ。
  5. 前記第１の回路は、
    前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、前記一意のキー識別子を生成することと、
    前記ハードウェアキーを使用して、前記一意のキー識別子に対して前記第１の暗号化関数を実行して前記第１のコードキーを取得することと、
    前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成することであって、前記第２の暗号化関数は、解読アルゴリズムを含む、ことと、
    をさらに行う、請求項４に記載のプロセッサ。
  6. 方法であって、
    第１のコードキーを使用して第１のコードイメージを暗号化する段階と、
    前記暗号化された第１のコードイメージを、メモリに結合されたプロセッサ上で動作するオペレーティングシステムによって前記第１のコードイメージのために前記メモリ内に割り当てられたメモリ領域にロードする段階と、
    前記第１のコードキーに対応する代替キーを前記オペレーティングシステムに送信する段階であって、前記第１のコードキーは、前記オペレーティングシステムから隠蔽されている、段階と、
    前記プロセッサにおいて、前記オペレーティングシステムから前記代替キーを受信する段階と、
    前記第１のコードイメージを実行して第１のプロセスをインスタンス化するための前記オペレーティングシステムからの第１の要求に応答して、ハードウェアキーを使用して第１の暗号化関数を実行して、前記代替キーから前記第１のコードキーを生成する段階と、
    前記第１のコードキーを用いて前記プロセッサ内の命令キャッシュの制御回路をプログラムして、前記第１のコードキーを使用して前記第１のコードイメージの解読を可能にする段階と、
    を含む、方法。
  7. 前記代替キーは、前記第１のコードキーの暗号化バージョンである、請求項６に記載の方法。
  8. 前記第１のコードキーを用いて前記第１のコードイメージを暗号化する前に、ルートキーから前記第１のコードキーを生成する段階と、
    前記ハードウェアキーを使用して、前記第１のコードキーに対して第２の暗号化関数を実行して前記代替キーを生成する段階であって、前記第２の暗号化関数は、暗号化アルゴリズムを含む、段階と、
    をさらに含む、請求項７に記載の方法。
  9. 前記第１のコードイメージを暗号化する前に、前記第１のコードイメージに証明キーを注入する段階と、
    前記第１のコードイメージにアクセスすることを認可されたユーザに前記証明キーを送信する段階と、
    をさらに含む、請求項６に記載の方法。
  10. 前記第１のコードイメージを暗号化する前に、所与のブロック粒度で前記第１のコードイメージに複数の無操作命令を注入する段階をさらに含み、第２の回路が、
    前記第１のコードイメージの解読された命令を実行する前に、前記解読された命令に基づいて前記第１のコードイメージが修正されたかどうかを判定すること
    をさらに行う、請求項６に記載の方法。
  11. 前記第２の回路は、
    前記第１のコードイメージを実行する前に、前記第１のコードキーが有効であるかどうかを判定する段階をさらに行い、前記第１のコードキーが有効であると判定する段階は、前記第１のコードキーが前記第１のプロセスのために確立されたと判定する段階を含む、
    請求項１０に記載の方法。
  12. 前記第１のプロセスに関連付けられたデータを暗号化および解読するためのデータキーを確立する段階
    をさらに含む、請求項６から１１のいずれか一項に記載の方法。
  13. トウィークに部分的に基づいて、前記第１のコードイメージを暗号化する段階をさらに含み、前記トウィークは、前記第１のコードイメージが記憶される前記メモリ領域に対応する線形アドレスの少なくとも一部を含む、
    請求項６から１１のいずれか一項に記載の方法。
  14. 前記トウィークは、前記第１のコードイメージが実行許可を有するかどうかを示す実行許可メタデータをさらに含む、請求項１３に記載の方法。
  15. 前記ハードウェアキーは、前記プロセッサのヒューズに記憶されるか、前記プロセッサに結合された読み出し専用メモリ（ＲＯＭ）に記憶されるか、または前記プロセッサに結合された物理的に複製不可能な関数によって生成される、請求項６から１１のいずれか一項に記載の方法。
  16. 前記ハードウェアキーは、前記プロセッサ上で動作する前記オペレーティングシステムにアクセス不可能である、請求項６から１１のいずれか一項に記載の方法。
  17. 前記第１のコードイメージは、前記第１のコードイメージを前記メモリ領域にロードするための初回要求を前記オペレーティングシステムから受信することに応答して暗号化される、請求項６から１１のいずれか一項に記載の方法。
  18. 前記第１のプロセスに関連付けられた第１のデータキーを用いて、データキャッシュに結合されたデータキャッシュ制御回路をプログラムする段階をさらに含み、前記第１のプロセスのために前記データキャッシュに記憶された第１のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、
    請求項６から１１のいずれか一項に記載の方法。
  19. 前記第１のデータは、前記第１のデータの線形アドレスの少なくとも一部を含むトウィークに部分的に基づいて解読される、請求項１８に記載の方法。
  20. 前記オペレーティングシステムから第２の代替キーを受信する段階と、
    ライブラリイメージを実行してライブラリプロセスをインスタンス化するための前記第１のプロセスからの第２の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第２の代替キーからライブラリキーを生成する段階と、
    前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムして、前記ライブラリキーを使用して前記ライブラリイメージの解読を可能にする段階と、
    をさらに含む、請求項１８に記載の方法。
  21. 前記ライブラリプロセスのために前記データキャッシュに記憶された第２のデータは、前記データキャッシュ制御回路にプログラムされた前記第１のデータキーを使用して解読される、請求項２０に記載の方法。
  22. 前記オペレーティングシステムから第３の代替キーを受信する段階と、
    第２のコードイメージを実行して前記第１のプロセスと同時に実行される第２のプロセスをインスタンス化するための前記オペレーティングシステムからの第３の要求に応答して、前記ハードウェアキーを使用して前記第１の暗号化関数を実行して、前記第３の代替キーから第２のコードキーを生成する段階と、
    前記第２のコードキーを用いて前記命令キャッシュの前記制御回路をプログラムして、前記第２のコードキーを使用して前記第２のコードイメージの解読を可能にする段階と、
    をさらに含む、請求項２０に記載の方法。
  23. 前記ライブラリイメージを実行するための前記第２のプロセスからの第４の要求に応答して、前記ライブラリキーを用いて前記命令キャッシュのための前記制御回路をプログラムして、前記ライブラリキーを使用して前記ライブラリイメージの解読を可能にする段階
    をさらに含む、請求項２２に記載の方法。
  24. 実行されると、請求項６から２３のいずれか一項に記載の方法を実施する機械可読命令を含むコンピュータプログラム。
  25. 請求項２４に記載のコンピュータプログラムを格納する、コンピュータ可読記憶媒体。
  26. 請求項６から２３のいずれか一項に記載の方法を実行する手段を備える装置。
JP2022540601A 2020-02-13 2020-12-26 マルチテナント環境における暗号コンピューティング Pending JP2023514484A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202062976319P 2020-02-13 2020-02-13
US62/976,319 2020-02-13
US202063122444P 2020-12-07 2020-12-07
US63/122,444 2020-12-07
PCT/US2020/067072 WO2021162792A1 (en) 2020-02-13 2020-12-26 Cryptographic computing in multitenant environments

Publications (1)

Publication Number Publication Date
JP2023514484A true JP2023514484A (ja) 2023-04-06

Family

ID=77292605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022540601A Pending JP2023514484A (ja) 2020-02-13 2020-12-26 マルチテナント環境における暗号コンピューティング

Country Status (5)

Country Link
US (1) US20230027329A1 (ja)
EP (1) EP4104087A4 (ja)
JP (1) JP2023514484A (ja)
CN (1) CN114902225A (ja)
WO (1) WO2021162792A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11216366B2 (en) 2020-02-13 2022-01-04 Intel Corporation Security check systems and methods for memory allocations
US11928472B2 (en) 2020-09-26 2024-03-12 Intel Corporation Branch prefetch mechanisms for mitigating frontend branch resteers
US11748211B2 (en) * 2020-12-17 2023-09-05 EMC IP Holding Company LLC Automatic update of network assets using gold images
US11972126B2 (en) 2021-03-26 2024-04-30 Intel Corporation Data relocation for inline metadata
FR3123469B1 (fr) * 2021-05-26 2023-09-01 Idemia France Contremesures par infection améliorées
US11874776B2 (en) * 2021-06-25 2024-01-16 Intel Corporation Cryptographic protection of memory attached over interconnects
US11954045B2 (en) 2021-09-24 2024-04-09 Intel Corporation Object and cacheline granularity cryptographic memory integrity
US20230098640A1 (en) * 2021-09-26 2023-03-30 Ceremorphic, Inc. Core Processor and Redundant Branch Processor with Control Flow Attack Detection
US11853574B1 (en) * 2022-06-21 2023-12-26 Dell Products L.P. Container flush ownership assignment
CN116185310B (zh) * 2023-04-27 2023-07-14 中茵微电子(南京)有限公司 一种存储器数据读写调度方法及装置
CN116611527B (zh) * 2023-05-22 2023-11-21 北京百度网讯科技有限公司 量子电路处理方法、装置及电子设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9374228B2 (en) * 2012-10-12 2016-06-21 International Business Machines Corporation Verifying a geographic location of a virtual disk image executing at a data center server within a data center
US10425229B2 (en) * 2016-02-12 2019-09-24 Microsoft Technology Licensing, Llc Secure provisioning of operating systems
US10326744B1 (en) * 2016-03-21 2019-06-18 EMC IP Holding Company LLC Security layer for containers in multi-tenant environments
US10460124B2 (en) * 2016-06-20 2019-10-29 Netapp, Inc. Per-volume tenant encryption and external key manager
US10708247B2 (en) * 2018-09-27 2020-07-07 Intel Corporation Technologies for providing secure utilization of tenant keys

Also Published As

Publication number Publication date
CN114902225A (zh) 2022-08-12
EP4104087A4 (en) 2024-04-10
WO2021162792A1 (en) 2021-08-19
EP4104087A1 (en) 2022-12-21
US20230027329A1 (en) 2023-01-26

Similar Documents

Publication Publication Date Title
US20230027329A1 (en) Cryptographic computing in multitenant environments
US11416624B2 (en) Cryptographic computing using encrypted base addresses and used in multi-tenant environments
US11403234B2 (en) Cryptographic computing using encrypted base addresses and used in multi-tenant environments
JP7118767B2 (ja) 信頼ドメインを用いた、仮想化されたシステムにおける分離の提供
US11934843B2 (en) Secure arbitration mode to build and operate within trust domain extensions
EP3614284A1 (en) Secure public cloud using extended paging and memory integrity
US11748146B2 (en) Scalable virtual machine operation inside trust domains within the trust domain architecture
US20220382885A1 (en) Cryptographic computing using encrypted base addresses and used in multi-tenant environments
CN111353158A (zh) 信任域架构与多密钥总存储器加密技术在服务器中的共存
US20190147192A1 (en) Method and apparatus for trust domain creation and destruction
KR20170033891A (ko) 보호 영역에서의 메모리 초기화
EP3547200B1 (en) Supporting memory paging in virtualized systems using trust domains
EP4020299A1 (en) Memory address bus protection for increased resilience against hardware replay attacks and memory access pattern leakage

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230901