JP2023506489A - R-phyネットワークアーキテクチャにおける大きな位相補正のためのシステムおよび方法 - Google Patents
R-phyネットワークアーキテクチャにおける大きな位相補正のためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2023506489A JP2023506489A JP2022535713A JP2022535713A JP2023506489A JP 2023506489 A JP2023506489 A JP 2023506489A JP 2022535713 A JP2022535713 A JP 2022535713A JP 2022535713 A JP2022535713 A JP 2022535713A JP 2023506489 A JP2023506489 A JP 2023506489A
- Authority
- JP
- Japan
- Prior art keywords
- rpd
- interval
- frequency adjustment
- phase offset
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000012937 correction Methods 0.000 title description 9
- 230000001413 cellular effect Effects 0.000 claims description 9
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 claims 2
- 238000011084 recovery Methods 0.000 abstract 1
- 230000002123 temporal effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 10
- 239000000835 fiber Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000010267 cellular communication Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0658—Clock or time synchronisation among packet nodes
- H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
- H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0641—Change of the master or reference, e.g. take-over or failure of the master
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
- H04J3/0644—External master-clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
- H04J3/0697—Synchronisation in a packet node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2854—Wide area networks, e.g. public data networks
- H04L12/2856—Access arrangements, e.g. Internet access
- H04L12/2858—Access network architectures
- H04L12/2861—Point-to-multipoint connection from the data network to the subscribers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/28—Timers or timing mechanisms used in protocols
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Radio Transmission System (AREA)
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Pinball Game Machines (AREA)
- Prostheses (AREA)
- Developing Agents For Electrophotography (AREA)
Abstract
CMTSコアとRPDとの間の位相同期を回復するためのシステムおよび方法であって、位相同期は好ましくは、第1の大きさの周波数調節を有する第1の間隔と、第2の大きさの周波数調節を有する第2の間隔との間に分割された、繰り返される時間的な期間にわたって回復される、システムおよび方法。
Description
関連出願の相互参照
本出願は、2019年12月10日に出願され、「SYSTEMS AND METHODS FOR LARGE PHASE CORRECTION IN R-PHY NETWORK ARCHITECTURES」と題された米国仮特許出願第62/946,308号の利益を主張する。上記出願の開示の全体が、いずれの目的についても、参照により本明細書に組み込まれるものとする。
本出願は、2019年12月10日に出願され、「SYSTEMS AND METHODS FOR LARGE PHASE CORRECTION IN R-PHY NETWORK ARCHITECTURES」と題された米国仮特許出願第62/946,308号の利益を主張する。上記出願の開示の全体が、いずれの目的についても、参照により本明細書に組み込まれるものとする。
本出願の主題は、一般的に、LTE FDDモバイルネットワークにおいてデータを伝達するために使用されるR-PHY伝送ネットワークにおけるクロックの同期に関する。
ケーブルテレビジョン(CATV)ネットワークは、元々は、専用のRF伝送システムを使用して、長距離にわたってテレビジョンコンテンツを加入者に伝達したが、現代のCATV伝送システムは、プロバイダのヘッドエンドから加入者の施設へのRF伝送経路の大部分を、より効果的な光ネットワークに置き換え、ケーブルコンテンツが光信号を使用してヘッドと加入者との間の距離の大部分にわたって伝送されるが同軸ケーブル上ではRF信号として終端する、ハイブリッド伝送システムを構築した。
歴史的に、ヘッドエンドは、ビデオ、ケーブルインターネット、ボイスオーバーインターネットプロトコルなどのような高速データサービスを提供するために使用される、ケーブルモデム終端処理システム(CMTS)も含んでいた。典型的に、CMTSは、イーサネット(登録商標)インタフェース(または他のより伝統的な高速データインタフェース)およびRFインタフェースの両方を含み、それにより、インターネットから来るトラフィックは、イーサネットインタフェースを通して、CMTSを通して、次いでケーブル会社のハイブリッドファイバ同軸(HFC)システムに接続された光RFインタフェースにルーティング(またはブリッジ)されることができる。ダウンストリームトラフィックは、CMTSから加入者の家におけるケーブルモデムに伝達され、一方で、アップストリームトラフィックは、加入者の家のケーブルモデムからCMTSに戻るよう伝達される。多くの現代のHFC CATVシステムは、コンバージドケーブルアクセスプラットフォーム(CCAP)と呼ばれる単一のプラットフォームにおいて、CMTSの機能を、テレビジョン伝達システム(EdgeQAM)に組み合わせてきた。
ネットワークが拡大し、それに応じてヘッドエンドが機器でますます混み合うようになるにつれて、多くのコンテンツプロバイダは近年、分散アーキテクチャを使用して、CMTS/CCAPの機能をネットワーク全体に広げてきている。この分散アーキテクチャは、データおよびビデオ信号を可能な限りデジタル形式で保持し、デジタル信号をRFに変換する前に、CMTS/CCAPを越えてネットワークの深部にまでデジタル信号を延長する。このことは、ヘッドエンドとアクセスネットワークとの間のアナログリンクをデジタルファイバ(イーサネット/PON)接続で置き換えることによって行われる。
斯かる分散アーキテクチャの1つは、リモートPHY(R-PHY)分散アクセスアーキテクチャであり、これは、伝統的なCMTSまたはCCAPの物理層(PHY)をネットワークのファイバノードに押し込むことにより再配置するものである。したがって、CMTS/CCAPにおけるコアが上位層の処理を実行する一方で、ノード内のR-PHY装置は、コアによって送られたダウンストリームデータを、無線周波数で伝送されるようデジタルからアナログへ変換し、ケーブルモデムによって送られたアップストリームRFデータを、コアに光学的に伝送されるようアナログからデジタル形式へ変換する。
しかしながら、CMTS/CCAPの機能がヘッドエンドのコアとネットワーク全体の様々なPHY装置との間で分割されると、コアをPHY装置と適切に同期させるためのプロトコルが確立されなければならない。コアまたはR-PHY装置のいずれかが、同期に使用されるタイミングクロックへの接続を失った場合(「ホールドオーバ」と呼ばれる)、コアとPHY装置との間の同期は特に問題となる。各装置は通常、時間をマークするために自身のオシレータを含むが、同期が失われると、各装置のオシレータは互いに対して逸脱し、再接続時には、逸脱が性能を阻害するほど深刻になっている可能性がある。したがって、再接続時には、逸脱が、好ましくは、顧客へのサービスを中断することなく補正されなければならない。
さらに、セルラシステムのコアネットワーク(典型的にはグローバルなインターネット)と、例えばセルタワーと通信するローカルネットワークとの間のセルラ通信において、データを交換する機構として、R-PHYアーキテクチャが近年提案されている。その交換は典型的に、セルラ通信の「バックホール」部分と呼ばれる。しかしながら、セルラネットワークは、自身の一意なタイミング要件のセットを用いた、ネットワークのバックホール部分とモバイル基地局との同期も必要とする。したがって、ホールドオーバに後続してマスタクロックへの接続を回復した後のリモートPHY装置が、セルラネットワークおよびR-PHYシステムのコアの両方の異なるタイミング要件を満たしつつ、同期を回復しなければならないため、セルラ通信のバックホールとしてR-PHYネットワークを使用することは問題を呈する。それ故、R-PHYアーキテクチャにおけるPHY装置をR-PHYコアおよびセルラネットワークの両方に同期させるための、改善されたシステムおよび方法が望まれる。
本発明をより良く理解するために、またどのように本発明が実施され得るかを示すために、ここで、例として、以下の添付図面を参照する。
本開示および特許請求の範囲の目的のため、以下の用語が、説明され請求される主題をより容易に理解するために定義される。
マスタクロック:スレーブクロックにそのクロックのためにタイミング情報を送信し、自身の時刻をマスタクロックの時刻と同期させる、クロック。
スレーブクロック:マスタクロックからタイミング情報を受信し、自身の時刻をマスタクロックの時刻と同期させる、クロック。
グランドマスタクロック:マスタクロックとしてのみ動作し、パケットネットワークへの時刻の供給源である、クロック。
通常のクロック:マスタクロックからタイミング情報を受信する単一のポートを有する、スレーブクロック。
境界クロック:スレーブ状態においてマスタクロックから時刻を受信する1つのポートと、マスタ状態においてダウンストリームのスレーブにタイミング情報を配信する1つ以上のポートと、を有することにより、スレーブおよびマスタのいずれとしても動作する、クロック。
進化型ノードB(EnB):Long Term Evolution(LTE)セルラネットワークで使用される基地局であって、アンテナ、受信器、および伝送器のみならず、歴史的に別個の基地局コントローラに含まれていたリソース管理機能および論理制御機能も含み、それによってEnb局が互いに直接通信することを可能とする、基地局。
同期イーサネット(SyncE):タイミング信号を必要とする装置により利用されるよう、イーサネット物理層上でタイミング信号の転送を容易にする、コンピュータネットワーキング規格。SynchEのタイミング信号は、クロックから、好ましくはマスタクロックから、発信されるべきである。
イーサネット機器クロック(EEC):アップストリームのマスタクロックに接続されたインタフェースから同期データを受信する、SyncEプロトコルのスレーブクロック。
マスタクロック:スレーブクロックにそのクロックのためにタイミング情報を送信し、自身の時刻をマスタクロックの時刻と同期させる、クロック。
スレーブクロック:マスタクロックからタイミング情報を受信し、自身の時刻をマスタクロックの時刻と同期させる、クロック。
グランドマスタクロック:マスタクロックとしてのみ動作し、パケットネットワークへの時刻の供給源である、クロック。
通常のクロック:マスタクロックからタイミング情報を受信する単一のポートを有する、スレーブクロック。
境界クロック:スレーブ状態においてマスタクロックから時刻を受信する1つのポートと、マスタ状態においてダウンストリームのスレーブにタイミング情報を配信する1つ以上のポートと、を有することにより、スレーブおよびマスタのいずれとしても動作する、クロック。
進化型ノードB(EnB):Long Term Evolution(LTE)セルラネットワークで使用される基地局であって、アンテナ、受信器、および伝送器のみならず、歴史的に別個の基地局コントローラに含まれていたリソース管理機能および論理制御機能も含み、それによってEnb局が互いに直接通信することを可能とする、基地局。
同期イーサネット(SyncE):タイミング信号を必要とする装置により利用されるよう、イーサネット物理層上でタイミング信号の転送を容易にする、コンピュータネットワーキング規格。SynchEのタイミング信号は、クロックから、好ましくはマスタクロックから、発信されるべきである。
イーサネット機器クロック(EEC):アップストリームのマスタクロックに接続されたインタフェースから同期データを受信する、SyncEプロトコルのスレーブクロック。
すでに述べたように、R-PHYシステムでは、データ転送の時間スケジューリングが正しく機能するために、リモートPHY装置(RPD)とCCAPコアのクロックとが同期させられなければならず、この同期は周波数のものだけでなく、位相のものもされなければならない。したがって、例えばリモートDTI(R-DTI)仕様は、RPDおよびCCAPコアが、両者の間が1ms未満となるよう位相整合されることを必要とする。適切な同期を提供するために、2つの一般的なトポロジが使用される。
例えば図1を参照すると、第1のトポロジ1は、複数のネットワークスイッチ4を介してともに接続されたRPD3と同期されたCCAPコア2を含み得る。RPD3は次いで、1つ以上のケーブルモデム5に接続される。同期は、RPD3におけるスレーブクロック7にタイミング情報を送信するコア2におけるグランドマスタクロック6によって実現される。図1は、コア2に接続された1つのRPD3のみを示すが、多数の斯かるRPDがコア2に同時に接続されても良く、このとき各RPDは、コアにおけるグランドマスタクロック6からタイミング情報を受信するスレーブクロック7を有することを、当業者は理解するであろう。
図2は、CCAPコア14と、ここでもまた1つ以上のケーブルモデム18に接続されたRPD16との間の同期を提供するための、第2のトポロジ10を示す。しかしながら、図1のシステムとは異なり、別個のタイミンググランドマスタ装置12が、CCAPコア14およびRPD16の両方にタイミング情報を提供する。具体的には、タイミンググランドマスタ12は、CCAPコア14の境界クロック22に接続された第1のマスタポート20aと、RPD16のスレーブクロック24に接続された第2のマスタポート20bと、を有する。したがって、境界クロック24は、グランドマスタ12に対してはスレーブであるが、RPDのスレーブクロック24に対してはマスタとなり得る。当業者は、CCAPコア14およびRPD16のそれぞれのクロックは、両方ともタイミンググランドマスタ装置12における単一のマスタポートに接続されても良く、図2における別個のタイミングポート20aおよび20bの使用は、単に別個のタイミングプロセスをより簡単に説明するために使用されていることを認識するであろう。CCAPコア14は、1つ以上のスイッチ26を通してタイミンググランドマスタ12に接続されても良く、一方、RPD16は、1つ以上のスイッチ28を通してタイミンググランドマスタ12に接続されても良い。ここでもまた、図2は、タイミンググランドマスタ12に接続された1つのRPD16のみを示すが、多数の斯かるRPDがグランドマスタ12に同時に接続されても良く、このとき各RPDは、グランドマスタクロック12におけるポート20bからタイミング情報を受信するスレーブクロック24を有することを、当業者は理解するであろう。
CCAPコアにおける一般的な性能の問題のため、図2に示されるトポロジ10は通常、図1に示されるトポロジよりも信頼性が高い。しかしながら、図2に示されるトポロジ10の1つの欠点は、コア14もRPD16も、互いからの位相オフセットを容易に識別できないことである。したがって、R-DTI仕様によって許容される1msの許容範囲を満たすために、その1msの位相オフセットのバジェットは、コア14とRPD16との間のグランドマスタ12からの2つの0.5msのオフセットに分割される。
コア14およびRPD16の両方がタイミンググランドマスタ12とロックされている間は重大な問題は発生しないが、RPD16またはコア14のいずれかがタイミンググランドマスタ12への接続を失うと問題が発生する。一方または両方の装置がグランドマスタ12のタイミングクロックに接続されていないホールドオーバ期間では、接続されていない装置は、タイミンググランドマスタ12から、および他方の装置から、周波数および位相が逸脱する。逸脱の大きさは、ホールドオーバ期間の長さ、温度変化、内部オシレータ性能などを含む、多くの要因に依存する。例えば、典型的なTCXOオシレータを備えたRPDは、1時間以内であっても、位相が1msも逸脱し得る。典型的に、コアは通常、より良好なオシレータを有し、温度制御された環境にあるため、RPDの逸脱は、コアの逸脱よりも悪い。
タイミンググランドマスタ12への接続が回復すると、RPD16(またはコアが接続を失っていた場合はコア14)は、グランドマスタ12からの自身の位相オフセットを測定し、オフセットを補正して、位相および周波数の両方で同期を再確立するために、2つの方法のうちの1つを採用する必要がある。理想的には、いずれの位相ステップ調節も、接続されたケーブルモデムをオフラインにするため、RPD16またはコア14は、位相が許容範囲内になる時間まで、位相オフセットを補償するためにグランドマスタ12の周波数に対する自身の周波数のみを変更し、その後に周波数がグランドマスタ12の周波数に設定される。しかしながら、DOCSIS準拠を維持するには、周波数調節が規定の閾値よりも小さくなければならず、そのため周波数調節によって位相逸脱を補償することは、多くの場合、望ましい位相調節を達成するのに長い時間を要し得る。
前述したように、モバイルデータ消費の増大は、モバイルネットワークのオペレータに対し、すべてのネットワークトラフィックがモバイルコアにバックホールされる必要があるスモールセルネットワークを構築するよう圧力をかけている。現代のセルアーキテクチャは、LTE(Long Term Evolution)4G規格を採用しており、規格は、インターネットに接続してモバイルネットワークからデータ、音声およびビデオといったサービスを体験するのに十分な、モバイルユーザ向けの高速無線通信を提供する。LTE規格は、時分割複信(TDD)および周波数分割複信(FDD)の両方を許容するが、本開示は、開示されるLTEシステムがFDDを採用することを想定している。
斯かるバックホールは伝統的に、ファイバおよびマイクロ波を介して実現されてきたが、近年は、容量の増大、コスト効率、および展開の速さにより、ハイブリッドファイバ同軸(HFC)ネットワークが、バックホール機構として提案されている。特に、LTE-FDDをサポートすることにおいて利点を有するHFCトポロジの1つは、ケーブル分散アクセスアーキテクチャ(DAA)、特にリモートPHY(R-PHY)アーキテクチャである。
例えば図3を参照すると、アーキテクチャ100は、それぞれが例えばインターネットなどのワイドエリアネットワーク116を通してGMクロック114に接続されたCMTSコア110およびRPD112を含んでも良く、ここでGMはGNSS衛星118から自身のタイミング情報を受信する。CMTSコア110およびRPD112は、あわせてケーブルモデム120に対するCATVサービスのための伝送経路を提供し、サービスは、テレビチャンネル、インターネットサービス、ビデオオンデマンド、およびHFC伝送ネットワークを介して顧客に提供される他の任意のサービスを含み得る。HFC伝送ネットワークを通して伝統的に伝達されているCATVサービスを提供することに加えて、アーキテクチャ100は、携帯電話などのユーザ機器(UE)とバックホールネットワークとの間の通信をインターネットに中継するEnB124を含むLTEセルネットワーク122のバックホールとしても機能する。
図3は、それに応じて、R-PHYアーキテクチャの二重機能に対応するための2つの異なるタイミングプロトコルを示す。DOCSISプロトコルの下では、グランドマスタ114は、RPD112における通常のクロック130の単一のスレーブポート128と、CMTSコア110における通常のクロック134の単一のスレーブポート132と、の両方に対して同期を提供する、マスタポート126を有する。R-PHYの展開においては、RPD112は、1ms以内の位相精度、および5ppm(parts per million)以内の周波数精度で、GM114に同期される必要がある。
図3に示されるアーキテクチャ100は、IEEE1588とSyncEタイミングプロトコルとの組み合わせを実装する。RPD112は、IEEE1588タイミングプロトコルを通して周波数および位相をGMクロック114にロックされ、DOCSIS周波数をそのタイミング情報に同期させる。ケーブルモデム120は、受信されたDOCSIS周波数をEECクロックとして機能するSyncEに変換し、EnB124は、LTEセルネットワークにおける装置の動作を同期させるように、ケーブルモデム120からSyncEメッセージを受信するEECクロックとしても機能する。LTEの動作のためには、モバイル基地局は、アップストリーム経路とダウンストリーム経路との間で周波数の衝突がないことを保証するために、厳密に周波数同期されなければならない。典型的な同期要件は、モバイル基地局が、GNSS112からのGPS情報と比較して、最大でも16ppb(parts per billion)で同期されなければならないことである。
それ故、容易に理解され得るように、R-PHYアーキテクチャ100をモバイルLTE-FDD通信のためのバックホールとして使用する場合、RPD112内に存在する単一のクロック130において異なるタイミング要件を有する2つの異なるタイミングアプリケーションをサポートする必要性のために、困難が生じる。具体的には、RPD112は、LTE-FDD(16ppb)をサポートするために16ppbの厳密な周波数精度をサポートする必要がある一方、R-PHY動作のために1msの位相精度が満たされなければならない(LTE-FDDは位相精度の要件を有しない)。このことは、RPD112の位相が著しく(例えば約2ms)逸脱したタイミンググランドマスタ114からの切断に続くホールドオーバ期間の後に、その時間ソースに再ロックするために、RPDがしばしば大きな位相調節を行う必要があるため、問題である。接続が回復したとき、DOCSISアーキテクチャは位相ステップを実行することを許容しないため、RPD112は周波数調節のみを使用して位相オフセットを補正する必要があることとなり、これらの周波数調節はわずか10ppb/sの変化の割合に制限される。周波数オフセットは16ppbのLTE性能によって拘束されるので、最大16ppbの周波数オフセットで2ミリ秒の位相オフセットを修正するのにかかる時間はおよそ34時間であり、この時間の間にDOCSISサービスの劣化を引き起こす見込みが高い。
また、モバイルLTE-FDD性能に害を及ぼすことになるため、RPD112は、位相収束を促進するために、より大きな周波数変更を行うことはできない。RPD112が、提供された周波数が有効ではないことをSyncE SSMメッセージを通してEnB124に信号送信し、それによりEnB124がRPD112の周波数にロックする代わりにホールドオーバに入るようにしたとしても、ホールドオーバの最大持続時間はENBオシレータに依存し、多くの場合1分程度を超えないこととなり、それは短すぎる間隔であり、EnB124は、RPD112が必要とされる精度に周波数を戻すのにかかるのと同じくらいの時間にわたって十分に正確な周波数を維持できないこととなる。
このジレンマを解決するために、改善されたシステムは、短い時間増分の交番するサイクルを提供しても良く、それぞれの間、EnB124は、(i)RPD112の周波数にロックされない、すなわち、EnB124がホールドオーバ中であり、(ii)RPD112の周波数にロックされる。例えば、およそ1分間の第1の時間増分内に、RPD112は、周波数が有効ではないことを、SyncE SSMメッセージを使用して、ケーブルモデム120を通してEnB124に信号送信することができ、それにより、EnB124はホールドオーバに入る。その間隔の間、RPDは、DOCSISによって許容される10ppb/sの割合によってしか制限されない、大きな周波数変更を行うことができる。第1の間隔の終了時に、RPD112は、周波数を16ppbの許容範囲に戻し、周波数が再び有効となったことをEnB124に信号送信し、それにより、EnB124はRPD112のクロックにロックされるようになる。第1の時間増分は短いため、EnB124は、第2の時間増分においてRPD112の周波数にロックされるまでは、ホールドオーバ状態で十分に正確な周波数を維持することが可能となる。例えば2分の第2の時間増分の後、このパターンが繰り返されても良い。「大きな周波数変化」スロットおよびそれに後続する「有効周波数」スロットのサイクルを有することは、LTEモバイルシステムの高品質な動作を維持しつつ、RPD112が大きな位相誤差を補正するためにかかる時間の量を著しく短縮させることとなる。
このことは図4に示されており、例えばRPD112がグランドマスタ114への接続を失ったホールドオーバ期間中に発生した、マスタクロックからの位相オフセットを補正するために、RPD112が周波数調節を適用する期間は、間隔140およびそれに後続する間隔142の繰り返すシーケンスへと分割され得る。図4に示される例では、EnB124がRPD112の周波数にロックされている場合、間隔140はおよそ2分間継続しても良く、これにより15ppbの一定割合で、自身で周波数を補正することが可能とされる。したがって、間隔140においては、間隔140にわたる位相補正は、次式により決定される。
1分間の第2の間隔142の完了後、RPD112はEnB142に、その周波数をRPD112の周波数に再びロックするよう信号送信し、周波数調節がRPD112の位相をグランドマスタ114との許容範囲に戻すまで、このシーケンスが繰り返される。以上の式により分かるように、これらの仮定の下では、EnBの1分間のホールドオーバの間の大きな位相補正およびそれに後続するEnBがRPS100にロックされる2分間の間隔の間の小さな位相補正のシーケンスは、3分間で合計11,700ns(すなわち、およそ12μs)の位相調節をもたらし、したがって、2msの例示的な初期位相オフセットの場合には、RPD112はおよそ8時間以内に許容範囲内に戻ることができることとなり、これは16ppbより小さい一定のオフセットを維持する手法よりも約4倍良好である。さらに、EnB24がより長いホールドオーバ持続時間を維持することができ、かつRPD周波数に迅速に再ロックすることができる場合、時間の短縮はさらに劇的となり得る。例えば、サイクルを2分ではなく1分の「有効周波数」スロットに変更すると、約11倍速い収束時間に帰着する(2msの位相オフセットを補償するためには34時間ではなく約3時間となる。
当業者は、本開示のシステムおよび方法の多くの修正例が存在することを理解するであろう。一例として、本開示の実施形態は、第1の間隔140の間にいかなる周波数調節も提供せず、第2の間隔142のためにすべての位相補正を留保しても良い。別の例として、それぞれ第1および第2の間隔のいずれかにおける調節のために、他の値が使用されても良い。したがって、以上に説明された式は、第1の間隔については
本発明は、記載される特定の実施形態に限定されないこと、および、その文字通りの範囲を超えて特許請求の範囲の実施可能範囲を拡大する均等論またはその他のいずれの原理をも含む現行法の原則に従って解釈されるように、添付の特許請求の範囲で定義された本発明の範囲から逸脱することなくその変形がなされ得ることは、理解されよう。文脈がそうでないと示さない限り、要素のインスタンスの数に対する特許請求の範囲の参照は、それが1つのインスタンスへの参照であろうと、または複数のインスタンスへの参照であろうと、少なくとも記載された数の要素のインスタンスを必要とするが、記載されているよりも多くのその要素のインスタンスを有する構造または方法を特許請求の範囲から除外することを意図するものではない。特許請求の範囲において使用される場合、用語「含む」またはその派生語は、特許請求される構造または方法における他の要素またはステップの存在を除外することを意図するものではない非排他的な意味で使用される。
Claims (20)
- 第1のタイミングプロトコルに従って、分散アクセスCATVアーキテクチャにおける第1のクロックと同期され、第2のタイミングプロトコルに従って、セルラネットワークにおける第2のクロックと同期メッセージを通信するために使用される、リモート物理装置(RPD)であって、
前記RPDは、第1の間隔およびそれに後続する第2の間隔の繰り返される連続的なシーケンスを含む期間にわたって、前記第1のクロックを用いて位相オフセットを補正するように構成され、
前記第1の間隔において、前記RPDは、前記第2のタイミングプロトコルに準拠して、前記第2のクロックと同期メッセージを通信し、
前記第2の間隔において、前記RPDは、前記第2のタイミングプロトコルに準拠して、前記第2のクロックと同期メッセージを通信しない、RPD。 - 前記分散アクセスアーキテクチャは、R-PHYアーキテクチャである、請求項1に記載のRPD。
- 前記セルラネットワークは、LTE FDDネットワークである、請求項1に記載のRPD。
- 前記第1の間隔の間、前記RPDは、時間的に固定された周波数調節を使用して前記位相オフセットを補正する、請求項1に記載のRPD。
- 前記周波数調節は、約10ppbである、請求項4に記載のRPD。
- 前記第2の間隔の間、前記RPDは、前記第1の間隔の周波数調節よりも大きな周波数調節を使用して前記位相オフセットを補正する、請求項4に記載のRPD。
- 前記第1の間隔は、前記第2の間隔よりも長い、請求項6に記載のRPD。
- 前記第2の間隔の間、前記RPDは、時間とともに変化する周波数調節を使用して前記位相オフセットを補正する、請求項1に記載のRPD。
- 前記周波数調節は、10ppb/sである、請求項8に記載のRPD。
- 前記第2の間隔は、前記周波数調節が時間とともに増大する第1の部分と、前記周波数調節が時間とともに減少する第2の部分とに分割される、請求項8に記載のRPD。
- リモート物理装置(RPD)と、前記RPDが同期される分散アクセスCATVアーキテクチャにおける第1のクロックとの間の位相オフセットを補正するための方法であって、前記RPDは、セルラネットワークにおける第2のクロックに同期メッセージを通信し、前記方法は、
(i)第1の間隔の間、第1の大きさの調節を用いて前記位相オフセットを補正することと、
(ii)第2の間隔の間、第2の大きさの調節を用いて前記位相オフセットを補正することであって、前記第2の大きさが前記第1の大きさよりも大きい、補正することと、
(iii)前記位相オフセットが所望の閾値内となるまで、ステップ(i)および(ii)を繰り返すことと、を含む、方法。 - 前記分散アクセスアーキテクチャは、R-PHYアーキテクチャである、請求項11に記載の方法。
- 前記セルラネットワークは、LTE FDDネットワークである、請求項11に記載の方法。
- 前記第1の間隔の間、前記RPDは、時間的に固定された周波数調節を使用して前記位相オフセットを補正する、請求項11に記載の方法。
- 前記周波数調節は、約10ppbである、請求項14に記載の方法。
- 前記第2の間隔の間、前記RPDは、時間とともに変化する周波数調節を使用して前記位相オフセットを補正する、請求項14に記載の方法。
- 前記第1の間隔は、前記第2の間隔よりも長い、請求項16に記載の方法。
- 前記第2の間隔の間、前記RPDは、時間とともに変化する周波数調節を使用して前記位相オフセットを補正する、請求項11に記載の方法。
- 前記周波数調節は、10ppb/sである、請求項18に記載の方法。
- 前記第2の間隔は、前記周波数調節が時間とともに増大する第1の部分と、前記周波数調節が時間とともに減少する第2の部分とに分割される、請求項18に記載のRPD。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962946308P | 2019-12-10 | 2019-12-10 | |
US62/946,308 | 2019-12-10 | ||
PCT/US2020/064343 WO2021119336A1 (en) | 2019-12-10 | 2020-12-10 | Systems and methods for large phase correction in r-phy network architectures |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023506489A true JP2023506489A (ja) | 2023-02-16 |
Family
ID=74141903
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022535713A Pending JP2023506489A (ja) | 2019-12-10 | 2020-12-10 | R-phyネットワークアーキテクチャにおける大きな位相補正のためのシステムおよび方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US11984969B2 (ja) |
EP (1) | EP4073964A1 (ja) |
JP (1) | JP2023506489A (ja) |
KR (1) | KR20220130670A (ja) |
AU (1) | AU2020400045A1 (ja) |
BR (1) | BR112022011076A2 (ja) |
CA (1) | CA3158179A1 (ja) |
MX (1) | MX2022007049A (ja) |
WO (1) | WO2021119336A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12111681B2 (en) | 2021-05-06 | 2024-10-08 | Mellanox Technologies, Ltd. | Network adapter providing isolated self-contained time services |
CN114978403B (zh) * | 2022-07-29 | 2022-10-04 | 深圳市英特瑞半导体科技有限公司 | 时钟保持相位偏移值测量方法及装置 |
US20240281022A1 (en) * | 2023-02-21 | 2024-08-22 | Mellanox Technologies, Ltd. | Clock Adjustment Holdover |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2217840C (en) * | 1997-10-09 | 2005-05-03 | Northern Telecom Limited | Synchronization system multiple modes of operation |
US9413799B2 (en) * | 2007-01-27 | 2016-08-09 | Blackfire Research Corporation | Broadcasting media from a stationary source to multiple mobile devices over wi-fi |
US8320411B1 (en) * | 2009-01-29 | 2012-11-27 | Aquantia Corporation | Fast retraining for transceivers in communication systems |
EP2449728B1 (en) * | 2009-06-30 | 2019-02-20 | D&M Holdings, Inc. | Systems and methods for providing synchronization in a networked environment |
US8446896B2 (en) * | 2010-04-21 | 2013-05-21 | Lsi Corporation | Time synchronization using packet-layer and physical-layer protocols |
KR20120030753A (ko) | 2010-09-20 | 2012-03-29 | 삼성전자주식회사 | 기지국 및 기지국의 클락 동기화 방법 |
US8995473B2 (en) * | 2012-04-20 | 2015-03-31 | Telefonaktiebolaget L M Ericsson (Publ) | Ring based precise time data network clock phase adjustments |
US8873589B2 (en) * | 2012-09-04 | 2014-10-28 | Khalifa University Of Science, Technology And Research | Methods and devices for clock synchronization |
US9444566B1 (en) * | 2014-03-07 | 2016-09-13 | Integrated Device Technology, Inc. | Methods of performing time-of-day synchronization in packet processing networks |
US9549224B2 (en) * | 2013-08-07 | 2017-01-17 | Rovi Guides, Inc. | Methods and systems for presenting supplemental content in media assets |
US9948690B2 (en) * | 2013-08-15 | 2018-04-17 | Comcast Cable Communications, Llc | Caching media in a media fling system |
US9692563B2 (en) * | 2014-04-14 | 2017-06-27 | Cisco Technology, Inc. | Upstream contention measurement reporting and mitigation in DOCSIS remote PHY network environments |
US9998247B1 (en) * | 2014-12-30 | 2018-06-12 | Juniper Networks, Inc. | Controller-based network device timing synchronization |
US10284414B2 (en) * | 2016-06-10 | 2019-05-07 | Khalifa University of Scence, Technology and Research | Systems and methods for estimating skew |
US10250379B2 (en) * | 2016-09-23 | 2019-04-02 | Microsemi Semiconductor Ulc | Clock recovery device with switchable transient non-linear phase adjuster |
US10097241B1 (en) * | 2017-04-11 | 2018-10-09 | At&T Intellectual Property I, L.P. | Machine assisted development of deployment site inventory |
EP3766195A4 (en) * | 2018-03-14 | 2021-06-16 | Telefonaktiebolaget Lm Ericsson (Publ) | METHOD AND FIRST DEVICE FOR A CLOCK SYNCHRONIZATION |
US10530512B2 (en) * | 2018-04-27 | 2020-01-07 | Arris Enterprises Llc | Timing synchronization over cable networks |
US11329780B2 (en) * | 2019-01-16 | 2022-05-10 | Qualcomm Incorporated | Physical layer non-line-of-sight (LOS) path discrimination using multiple frequency carriers |
US11924015B2 (en) * | 2019-10-04 | 2024-03-05 | Qualcomm Incorporated | Phase tracking reference signal for multi-transmit/receive points |
US20230319750A1 (en) * | 2022-03-16 | 2023-10-05 | Qualcomm Incorporated | Signal synchronization for over-the-air aggregation in a federated learning framework |
-
2020
- 2020-12-10 BR BR112022011076A patent/BR112022011076A2/pt unknown
- 2020-12-10 CA CA3158179A patent/CA3158179A1/en active Pending
- 2020-12-10 US US17/118,260 patent/US11984969B2/en active Active
- 2020-12-10 KR KR1020227019795A patent/KR20220130670A/ko unknown
- 2020-12-10 MX MX2022007049A patent/MX2022007049A/es unknown
- 2020-12-10 WO PCT/US2020/064343 patent/WO2021119336A1/en unknown
- 2020-12-10 JP JP2022535713A patent/JP2023506489A/ja active Pending
- 2020-12-10 EP EP20838768.8A patent/EP4073964A1/en active Pending
- 2020-12-10 AU AU2020400045A patent/AU2020400045A1/en active Pending
-
2024
- 2024-01-25 US US18/422,398 patent/US20240163001A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
AU2020400045A1 (en) | 2022-07-07 |
KR20220130670A (ko) | 2022-09-27 |
US20210175991A1 (en) | 2021-06-10 |
US20240163001A1 (en) | 2024-05-16 |
US11984969B2 (en) | 2024-05-14 |
MX2022007049A (es) | 2022-07-11 |
WO2021119336A1 (en) | 2021-06-17 |
EP4073964A1 (en) | 2022-10-19 |
CA3158179A1 (en) | 2021-06-17 |
BR112022011076A2 (pt) | 2022-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240163001A1 (en) | Systems and methods for large phase correction in r-phy network architectures | |
CN101971557B (zh) | 用于对通信设备分配时钟的系统和方法 | |
CN102013931B (zh) | 时间同步方法及系统、从属定时设备及主定时设备 | |
JP3420252B2 (ja) | 無線通信システムの方法並びに装置 | |
US11489605B2 (en) | Systems and methods to improve holdover performance in R-PHY network architectures | |
CN102237941A (zh) | 时间同步系统及方法 | |
EP3104556B1 (en) | Clock synchronization method and device, and communication system | |
US20190230740A1 (en) | A node for a communications system | |
EP3895348B1 (en) | Systems and methods to improve holdover performance in r-phy network architectures | |
US20240146566A1 (en) | Systems and methods for supporting phase adjustments over docsis | |
US11546072B2 (en) | Systems and methods to improve holdover performance in R-PHY network architectures | |
US20240291582A1 (en) | Systems and methods for automatic correction for ptp delay asymmetry | |
CN117957798A (zh) | 用于改进的定时和性能的动态分组速率 | |
CN117675066A (zh) | 一种时间同步方法及装置、通信设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231120 |