JP2023501225A - 改良されたドレインを備えるピクセル - Google Patents

Abstract

幾つかの実施形態は、ピクセルであって、光検出領域と、光検出領域の外側のピクセルの半導体領域内から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを含む集積回路に関する。幾つかの実施形態は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを含む集積回路であって、ドレインは、半導体領域を含み、及び半導体領域は、金属コンタクトによって接触される、集積回路に関する。幾つかの実施形態は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを含む集積回路であって、ドレインは、半導体領域を含み、半導体領域への電気接触は、ポリシリコン電極を含まない導電経路を通してなされる、集積回路に関する。

Description

本開示は、改良されたドレインを備えるピクセルに関する。

光検出器は、様々な用途で光を検出するために使用される。入射光の強度を示す電気信号を生成する集積型光検出器が開発されている。イメージング分野のための集積型光検出器は、シーン全体から受け取った光の強度を検出するためのピクセルアレイを含む。集積型光検出器の例は、ＣＣＤs（charge coupled devices）及びＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサを含む。

幾つかの実施形態は、ピクセル（pixel）であって、光検出領域と、光検出領域の外側のピクセルの半導体領域内から電荷キャリア（charge carriers）を廃棄するように構成されたドレイン（drain）とを含むピクセルを含む集積回路に関する。

ドレインは、ドレインがピクセルの動作電圧範囲内の電圧でバイアスされるとき、ドレインが光検出領域から電荷キャリアを引き出さないように構成され得る。
ドレインは、固定電圧に維持され得る。

ドレインの電圧は、可変であり得る。
ドレインは、半導体領域を含み得る。
集積回路は、半導体領域と接触する導電コンタクトをさらに含み得る。

導電コンタクトは、金属プラグ（metal plug）であり得る。
導電コンタクトは、平面視においてドレインの区域の外側に延在しなくてもよい。
半導体領域は、ドープされ得る。

半導体領域は、ｎ型にドープされ得る。
集積回路は、ｎ型にドープされている半導体領域の下において、ｐ型にドープされている第二の半導体領域をさらに含み得る。

半導体領域は、光検出領域から離間され得る。
ドレインは、第一のドレインであり得、及びピクセルは、第二のドレインをさらに含み得る。

第一のドレインは、光検出領域の第一の側にあり得、及び第二のドレインは、光検出領域の第二の側にあり得る。
ピクセルは、第三のドレインをさらに含み得る。

第三のドレインは、ピクセルの読出し領域内にあり得る。
第三のドレインは、光検出領域からキャリアを廃棄するように構成され得る。
ドレインは、ｐｎ接合又はショットキー接合を含み得る。

ドレインは、光検出領域の空乏領域と重なる空乏領域を形成し得る。
ドレインは、ピクセル回路構成又は１つ若しくは複数のドープ領域の下の電荷キャリアを回収及び廃棄するように構成され得る。

ドレインは、第一のドレインであり得、及び集積回路は、第二のドレインをさらに含み得、第二のドレインは、光検出領域からキャリアを廃棄するように構成される。
幾つかの実施形態は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを含む集積回路に関するものであり、ドレインは、半導体領域を含み、及び半導体領域は、金属コンタクトによって接触される。

半導体領域は、光検出領域と接触し得る。
半導体領域は、ドープされ得る。
半導体領域は、半導体領域のものと反対のドープ型の第二の半導体領域によって光検出領域から分離され得る。

ドレインは、ドレインが半導体領域から電荷キャリアを引き出すときに第一の電圧であるように制御され得、且つドレインが光検出領域から電荷キャリアを引き出さないときに第二の電圧であるように制御される。

ドレインは、ドレインが光検出領域から電荷キャリアを廃棄しないとき、光検出領域とドレインとの間に電位障壁を生成するように構成され得る。
金属コンタクトは、平面視においてドメインの区域の外側に延在しなくてもよい。

集積回路は、金属コンタクトとドレインとの間にシリサイド材料をさらに含み得る。
金属コンタクトとドレインとの間の電気経路内にポリシリコンがなくてもよい。
幾つかの実施形態は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを含む集積回路に関するものであり、ドレインは、半導体領域を含み、半導体領域への電気接触は、ポリシリコン電極を含まない導電経路を通してなされる。

半導体領域は、光検出領域と接触し得る。
半導体領域は、ドープされ得る。
半導体領域は、該半導体領域のドープ型と反対のドープ型の第二の半導体領域によって光検出領域から分離され得る。

ドレインは、ドレインが光検出領域から電荷キャリアを引き出すときに第一の電圧であるように制御され、且つドレインが光検出器領域から電荷キャリアを引き出さないときに第二の電圧であるように制御され得る。

ドレインは、ドレインが光検出領域から電荷キャリアを廃棄しないとき、光検出領域とドレインとの間に電位障壁を生成するように構成され得る。
金属コンタクトは、平面視においてドレインの区域の外側に延在しなくてもよい。

幾つかの実施形態は、ピクセルであって、光検出領域と、不要な電荷キャリアを回収及び排出するように構成されたフォトダイオードとを含むピクセルを含む集積回路に関する。

フォトダイオードは、第一のフォトダイオードであり得、及び光検出領域は、第二のフォトダイオードを含み得る。
第一及び第二のフォトダイオードは、同じドーピングプロファイルを有し得る。

第一及び第二のフォトダイオードは、ピン留めフォトダイオードであり得る。
光検出領域は、光検出領域から電荷保存領域に電荷キャリアを転送するためのゲートを含み得る。

光検出領域は、第一の光検出領域であり得、及びフォトダイオードは、第一の光検出領域と第二の光検出領域との間にあり得る。
フォトダイオードは、第一及び第二の光検出領域間から不要な電荷キャリアを回収及び排出するように構成され得る。

幾つかの実施形態は、集積回路を製造する方法に関し、方法は、ピクセルであって、光検出領域と、光検出領域の外側のピクセルの半導体領域内から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップを含む。

幾つかの実施形態は、集積回路を製造する方法に関し、方法は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップと、ドレインと接触する金属コンタクトを形成するステップとを含む。

幾つかの実施形態は、集積回路を製造する方法に関し、方法は、ピクセルであって、光検出領域と、光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップと、ポリシリコン電極を含まない導電経路を通してドレインを電気的に接触させるステップとを含む。

幾つかの実施形態は、集積回路を製造する方法に関し、方法は、ピクセルであって、光検出領域と、不要な電荷キャリアを回収及び排出するように構成されたフォトダイオードとを含むピクセルを形成するステップを含む。

上記の概要は、例として提供され、限定的であることを意図されていない。

寿命の異なる２つマーカーについての時間に関する光子放出確率をプロットする。 直接ビニングピクセルの例を示す。 直接ビニングピクセルの動作方法のフローチャートを示す。 図３の方法の各種のステージにおける直接ビニングピクセルを示す。 直接ビニングピクセルの断面図を示す。 ビンが読出しノードによって形成される直接ビニングピクセルの断面図を示す。 図６の直接ビニングピクセルの平面図を示す。 集積回路を製造し得る材料の例を示す。 光検出領域に弱く連結される１つ又は複数のドレインを含み得るピクセルの例を示す。 光検出領域から分離されるドレインを含むピクセルの平面図を示す。 図１０Ａのピクセルの、図１０Ａの線Ａ－Ａ’に沿った断面図を示す。 ドレインの空乏領域は、デバイスから基板までの電流経路をピンチオフするために接続された空乏領域をフォトダイオードの下に形成し得ることを示す。 読出し領域内にドレインを含むピクセルの例を示す。 構造及び組成の点で光検出領域と同様のドレインを含むピクセルの例を示す。 光検出領域に強く連結されるドレインを有するピクセルの平面図を示す。 図１３の線Ｂ－Ｂ’に沿った断面の例を示す。 ０Ｖの電圧がドレインに印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオードの電位示す。 ２Ｖの電圧がドレインに印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオードの電位示す。 フォトダイオードとドレインとの間に電位障壁を生成するようにドープされた構造の、図１３の線Ｂ－Ｂ’に沿った断面の他の例を示す。 ０Ｖの電圧がドレインに印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオードの電位示す。 ２Ｖの電圧がドレインに印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオードの電位示す。 幾つかの実施形態によるチップアーキテクチャの概略図を示す。 例示的なコンピューティングデバイスのブロック図である。

本明細書では、入射光子の到着時間を正確に測定、すなわち「時間ビニング（time-bin）」することができる集積型光検出器について説明する。幾つかの実施形態において、集積型光検出器は、光子の到着をナノ秒～ピコ秒の分解能で測定することができる。このような光検出器は、各種の用途における応用を見出し得、それには、核酸の配列解析（例えば、ＤＮＡ配列解析）に応用され得る分子検出／定量化が含まれる。このような光検出器は、ヌクレオチドの標識に使用される発光分子からの入射光子の到着の時間ドメイン分析を可能にし得、それにより輝度寿命に基づくヌクレオチドの同定及び配列解析が可能となる。集積型光検出器の他の応用例は、後述のような蛍光寿命イメージング及び飛行時間（time-of-flight）イメージングを含む。

分子検出／定量化のための時間ドメイン測定に関する説明
生体サンプルの検出及び定量化は、生物学的アッセイ（biological assays）（「バイオアッセイ（bioassays）」という）を用いて行われ得る。バイオアッセイは、従来、大型で高価な実験室設備を伴い、設備を操作し、バイオアッセイを行う訓練を受けた研究員が必要となる。バイオアッセイは、従来、まとめて行われるため、検出及び定量化には、特定のタイプのサンプルが大量に必要となる。一部のバイオアッセイは、特定の波長の光を放出する発光性マーカーでサンプルにタグ付けすることによって行われる。サンプルは、光源によって照明されて発光され、発光は、光検出器によって検出されて、マーカーによって放出された光の量が定量化される。発光性タグ及び／又はレポーター（reporter）を用いたバイオアッセイは、従来、サンプルを照明するための高額なレーザ光源と、照明されたサンプルからの光を回収する、発光検出のための複雑な光学系及び電子部品とを伴う。

幾つかの実施形態において、本明細書に記載の集積型光検出器は、励起に応答した生物及び／又は化学的サンプルの発光特性を検出することができる。より具体的には、このような集積型光検出器は、サンプルから受け取った光の時間的特徴を検出することができる。このような集積型光検出器は、励起に応答する蛍光分子によって放出される光の輝度寿命、例えば蛍光寿命の検出及び／又は判別を可能にし得る。幾つかの実施形態において、サンプルの同定及び／又は定量化のための測定は、輝度寿命を検出及び／又は判別することに基づいて実行することができる。例えば、幾つかの実施形態において、核酸（例えば、ＤＮＡ、ＲＮＡ）の配列解析は、それぞれのヌクレオチドに取り付けられた発光分子の輝度寿命を検出及び／又は判別することによって実行され得る。各発光分子は、対応するヌクレオチドに直接取り付けられる（例えば、結合される）か、又は対応するヌクレオチドに、ヌクレオチド及び発光分子に結合されるリンカー分子を介して間接的に取り付けられ得る。

幾つかの実施形態において、「複数のピクセル（pixels）」と呼ばれる複数の光検出構造及びそれに関連する電子部品を有する集積型光検出器は、複数のサンプルの並行測定及び分析（例えば、数百、数千、数百万又はそれより多い）を可能にし得、これは、複雑な測定を実行するコストを削減し、発見速度を急激に高めることができる。幾つかの実施形態において、光検出器の各ピクセルは、１つの分子又は複数の分子であり得るサンプルからの光を検出し得る。幾つかの実施形態において、このような集積型光検出器は、核酸（例えば、ＤＮＡ、ＲＮＡ）の配列解析等のダイナミックなリアルタイムの用途に使用することができる。

輝度寿命を用いた分子の検出／定量化
本願の態様による集積型光検出器を有する集積回路は、各種の検出及びイメージング用途に適した機能を有するように設計され得る。後にさらに詳細に説明するように、このような集積型光検出器は、検出時限内に光を検出する能力を有することができ、この時限は、「検出期間」又は「時間ビン（time bin）」とも呼ばれる。光の到着時間に関する情報を収集するために、電荷キャリアが入射光子に応答して生成され、その到着時間に基づいて時間ビンに向けることができる。

本願の幾つかの態様による集積型光検出器は、蛍光体等の発光分子を含む複数の光放出源を区別するために使用され得る。発光分子は、それが放出する光波長、それが放出する光の時間的特徴（例えば、その発光減衰時間）及び励起エネルギーに対するその応答においてそれぞれ異なる。したがって、発光分子は、これらの特性を検出することに基づいて同定されるか、又は他の発光分子から判別され得る。このような同定又は判別手法は、単独で又は任意の適当な組合せで使用され得る。

幾つかの実施形態において、本願に記載の集積型光検出器は、蛍光寿命等の輝度寿命を測定又は判別することができる。蛍光寿命測定は、１つ又は複数の蛍光分子を励起させ、放出された光の経時的変動を測定することに基づく。蛍光分子が励起状態に到達した後に蛍光分子が光子を放出する確率は、時間と共に指数関数的に低下する。確率低下速度は、蛍光分子の特徴であり得、蛍光分子ごとに異なり得る。蛍光分子が放出する光の時間的特徴を検出することにより、蛍光分子の同定及び／又は蛍光分子の相互に関する判別が可能となり得る。発光分子は、本明細書において、発光マーカー又は単に「マーカー」とも呼ばれる。

励起状態に到達すると、マーカーは、ある時間に特定の確率で光子を放出し得る。励起したマーカーから光子が放出される確率は、マーカーの励起後、時間が経過すると低下し得る。光子が放出される確率の時間の経過による低下は、減衰指数関数ｐ（ｔ）＝ｅ^－ｔ／τで表され得、式中、ｐ（ｔ）は、時間ｔでの光子放出確率であり、τは、マーカーの時間パラメータである。時間パラメータτは、励起後にマーカーが光子を放出する確率が特定の値である時間を示す。時間パラメータτは、マーカーの特性であり、これは、その吸収及び発光スペクトル特性と異なり得る。このような時間パラメータτは、マーカーの輝度寿命、蛍光寿命又は単に「寿命」と呼ばれる。

図１は、寿命の異なる２つのマーカーの時間に応じた光子放出確率をプロットする。確率曲線Ｂによって表されるマーカーの発光確率は、確率曲線Ａによって表されるマーカーの発光確率より速く減衰する。確率曲線Ｂによって表されるマーカーの時間パラメータτ、すなわち寿命は、確率曲線Ａによって表されるマーカーより短い。マーカーの蛍光寿命は、幾つかの実施形態において、０．１～２０ｎｓの範囲であり得る。しかしながら、本明細書に記載の技術は、使用されるマーカーの寿命に関して限定されない。

マーカーの寿命は、複数のマーカーを判別するために使用され得、且つ／又はマーカーを同定するために使用され得る。幾つかの実施形態において、蛍光寿命測定が実行され得、そこで寿命の異なる複数のマーカーが励起源によって励起される。例として、その寿命がそれぞれ０．５、１、２及び３ナノ秒である４つのマーカーは、選択された波長（例えば、例として６３５ｎｍ）の光を放出する光源によって励起され得る。マーカーは、マーカーによって放出される光の寿命を測定することに基づいて同定されるか、又は相互に区別され得る。しかしながら、寿命自体を計算する必要はなく、なぜなら、マーカーによって放出される光の他の時間特性は、それらの区別に使用され得るためである。

蛍光寿命測定では、絶対的な強度値ではなく、強度が時間によってどのように変化するかを比較することによる相対強度測定を使用し得る。その結果、蛍光寿命測定により、絶対強度測定に伴う問題の幾つかを回避し得る。絶対強度測定は、存在する蛍光体の濃度に依存し得、異なる蛍光体濃度について較正ステップが必要となり得る。対照的に、蛍光寿命測定は、蛍光体の濃度の影響を受けなくてもよい。

発光性マーカーは、外因性又は内因性であり得る。外因性マーカーは、発光標識のためのレポーター及び／又はタグとして使用される外的発光性マーカーであり得る。外因性マーカーの例は、蛍光分子、蛍光体、蛍光色素、蛍光染色、誘起色素、蛍光タンパク質、酵素及び／又は量子ドットを含み得る。このような外因性マーカーは、特定の標的又は成分に特異的に結合するプローブ又は官能基（例えば、分子、イオン及び／又はリガンド）と共役であり得る。外因性タグ又はレポーターをプローブに付着させることにより、外因性タグ又はレポートの存在の検出を通して標的を同定することができる。プローブの例は、タンパク質、ＤＮＡ分子又はＲＮＡ分子等の核酸、脂質及び抗体プローブを含み得る。外因性マーカーと官能基との組合せにより、検出に使用される任意の適当なプローブ、タグ及び／又は標識で形成され得、これは、分子プローブ、標識プローブ、ハイブリダイゼーションプローブ、抗体プローブ、タンパク質プローブ（例えば、ビオチン結合プローブ）、酵素標識、蛍光プローブ、蛍光タグ及び／又は酵素レポーターを含む。

外因性マーカーは、サンプル又は領域に加えられ得るが、内因性マーカーは、すでにサンプル又は領域の一部であり得る。内因性マーカーは、励起エネルギーが存在すると発光するか又は「自家蛍光（autofluoresce）」し得る、存在する任意の発光性マーカーを含み得る。内因性蛍光体の自家蛍光は、標識を用いない非侵襲的標識を提供し得、内因性蛍光体の導入を必要としない。このような内因性蛍光体の例は、ヘモグロビン、オキソヘモグロビン、脂質、コラーゲンとエラスチンとの架橋、還元ニコチンアミドアデニンジヌクレオチド（ＮＡＤＨ）、酸化フラビン（ＦＡＤ及びＦＭＮ）、リポフスチン、ケラチン及び／又はポルフィリンを例として含み得るが、これらに限定されない。

寿命測定によるマーカー間の区別は、マーカーが発光スペクトルの測定によって区別される場合より少ない波長の励起光を使用することを可能にし得る。幾つかの実施形態において、より少ない波長の励起光及び／又は発光光を使用する場合、センサ、フィルタ及び／又は回折光学系の数を減らすか又はなくし得る。幾つかの実施形態において、標識は、寿命の異なるマーカーを用いて行われ得、これらのマーカーは、同じ励起波長又はスペクトルを有する光で励起され得る。幾つかの実施形態において、１つの波長又はスペクトルの光を放出する励起光源が使用され得、これは、コストを削減し得る。しかしながら、本明細書に記載の技術は、この点で限定されず、任意の数の励起光波長又はスペクトルが使用され得る。幾つかの実施形態において、集積型光検出器は、受け取った光に関するスペクトル及び時間情報の両方を特定するために使用され得る。幾つかの実施形態において、存在する分子の種類の定量的分析はマーカーから放出光の時間パラメータ、強度パラメータ、スペクトルパラメータ又はパラメータの組合せを特定するために実行され得る。

入射光子の到着時間を検出する集積型光検出器の場合、追加的な光学的フィルタ処理（例えば、光スペクトルフィルタリング）の必要性が低下し得る。後述のように、本願による集積型光検出器は、特定の時点で光生成キャリアを排除するためのドレインを含み得る。光発生キャリアをこのように除去することにより、励起光パルスに応答して生成された不要な電荷キャリアを廃棄し得、励起パルスからの光の受容を阻止するための光学的フィルタ処理が不要である。このような光検出器は、全体的な設計の集積の複雑さ、光学及び／若しくはフィルタコンポーネント並びに／又はコストを低減し得る。

幾つかの実施形態において、蛍光寿命は、集積型光検出器の１つ又は複数の時間ビン内で回収された電荷キャリアを集計して、時間に応じた発光強度値を検出することにより、放出輝度の時間プロファイルを測定することによって特定され得る。幾つかの実施形態において、マーカーの寿命は、複数の測定を行うことによって特定され得、その場合、マーカーが励起状態に励起され、その後、光子が放出される時間が測定される。個々の測定について、励起源は、マーカーに向けられた励起光のパルスを生成し得、励起パルスと、その後のマーカーからの光子イベントとの間の時間が特定され得る。追加的又は代替的に、励起パルスが繰り返し又は周期的に行われると、光子発出イベントが発生した時間と、その後の励起パルスとの間の時間が測定され得、測定された時間は、励起パルス間の時間間隔（すなわち励起パルス波形の周期）から差し引かれて、光子吸収イベントの時間が特定され得る。

このような実験を複数の励起パルスで繰り返すことにより、励起後の特定の時間間隔内でマーカーから光子が放出されるインスタンスの数が特定され得、これは、励起後のこのような時間間隔中に光子が放出される確率を示す。収集される光子放出イベントの数は、マーカーに対して発せられる励起パルスの数に基づき得る。測定期間中の光子放出イベントの数は、幾つかの実施形態において５０～１０，０００，０００以上の範囲であり得るが、本明細書に記載の技術は、この点で限定されない。励起後の特定の時間間隔内でマーカーから光子が放出されるインスタンスの数は、一連の離散的時間間隔内で発生する光子放出イベントの数を表すヒストグラムに挿入され得る。曲線フィッティングアルゴリズムを用いて、記録されたヒストグラムに曲線フィッティングを行い得、その結果、ある時間における、マーカーの励起後に光子放出される確率を表す関数が得られる。減衰指数関数、例えばｐ（ｔ）＝ｅ^－ｔ／τは、ヒストグラムデータを近似的にフィットさせるために使用され得る。このような曲線フィッティングから、時間パラメータ、すなわち寿命が特定され得る。特定された寿命は、マーカーの既知の寿命と比較されて、存在するマーカーの種類が同定され得る。しかしながら、前述のように、マーカーの寿命が計算される必要はなく、なぜなら、他の時間的特徴、例えば直接測定されるか、又は測定から導出される時間的特徴等が複数のマーカー間を区別するために使用され得るためである。

幾つかの例において、光子放出イベントの確率及びしたがってマーカーの寿命又は他の時間的特徴は、マーカーの環境及び／又は条件に基づいて変化し得る。例えば、励起光の波長より小さい直径の体積内に閉じ込められたマーカーの寿命は、マーカーがその体積内にない場合より短い可能性がある。マーカーが標識に使用される場合と同様の条件下での既知のマーカーを用いた寿命測定が行われ得る。既知のマーカーを用いたこのような測定から特定される寿命は、マーカーの同定時に使用され得る。

輝度寿命の測定を用いた配列解析
集積型光検出器の個々のピクセルは、１つ又は複数の標的、例えば分子又は分子上の特定の位置を標識する蛍光タグ及び／又はレポーターを同定するために使用される蛍光寿命測定が可能であり得る。関心対象の任意の１つ又は複数の分子が蛍光体で標識され得、これは、タンパク質、アミノ酸、酵素、脂質、ヌクレオチド、ＤＮＡ及びＲＮＡを含む。発光のスペクトル検出又は他の標識技術と組み合わせると、蛍光寿命は、使用可能な蛍光タグ及び／又はレポーターの総数を増大させ得る。寿命に基づく同定を単一分子解析法に利用して、複雑な混合物における分子相互作用の特徴に関する情報を提供し得るが、このような複雑混合物では、こうした情報は、アンサンブル平均で失われ得、タンパク質－タンパク質相互作用、酵素活動、分子動力学及び／又はメンブレン上の拡散を含み得る。加えて、異なる蛍光寿命を有する蛍光体は、標識成分の存在に基づく様々なアッセイ法において標的組成物をタグ付けするために使用され得る。幾つかの実施形態において、成分は、例えば、マイクロ流体システムを用いて、蛍光体の特定の寿命を検出することに基づいて分離され得る。

蛍光寿命の測定は、他の分析方法と組み合わせて使用され得る。例えば、蛍光寿命を蛍光共鳴エネルギー移動（FRET : fluorescence resonance energy transfer）技術と組み合わせて使用して、１つ又は複数の分子上にある蛍光体のドナー及びアクセプタの状態及び／又は環境を区別し得る。このような測定は、ドナーとアクセプタとの間の距離を特定するために使用され得る。幾つかの例において、ドナーからアクセプタへのエネルギー移動により、ドナーの寿命は、短くなり得る。他の例では、蛍光寿命測定は、ＤＮＡ配列解析技術と組み合わせて使用されて、その場合、寿命の異なる４つの蛍光体を用いて分子の配列が未知のＤＮＡ分子内の４種類のヌクレオチド（Ａ、Ｔ、Ｇ、Ｃ）を標識し得る。蛍光体の、発光スペクトルではなく、蛍光寿命は、ヌクレオチドの配列を同定するために使用され得る。蛍光寿命又は他の時間的特徴を特定の技術のための発光スペクトルの代わりに使用することにより、絶対的強度測定によるアーチファクトが低減されるため、精度及び測定分解能を高め得る。加えて、寿命測定により、システムの複雑さ及び／又はコストを低減し得る。

本明細書に記載の方法は、ＤＮＡ配列解析又はＲＮＡ配列解析等の核酸の配列解析に使用され得る。ＤＮＡ配列解析により、標的核酸分子中のヌクレオチドの順序及び位置の特定が可能となる。ＤＮＡ配列解析に使用される技術は、核酸配列を特定するために使用される方法において且つ配列解析プロセスの速度、読出し長さ及びエラー発生率において大きく異なる。多くのＤＮＡ配列解析法は、合成による配列解析に基づき、その場合、ヌクレオチドの同定は、ヌクレオチドが、標的核酸と相補的な核酸の新規の合成鎖内に取り込まれる際に特定される。合成方式による多くの配列解析では、標的核酸分子の集団の存在（例えば、標的核酸の複製）又は標的核酸の集団を実現するための標的核酸増幅ステップが必要である。１つの核酸分子の配列を特定するための改良された方法が望まれる。

近年、より高い精度及び長い読出し長さの単一核酸分子配列解析において進化を遂げている。単一分子配列解析技術、例えばパシフィックバイオサイエンスによって開発されたＳＭＲＴテクノロジで使用される標的核酸は、１本鎖ＤＮＡ鋳型であり、それは、サンプルウェルの底部等の固体担体に固定化又は付着された、配列解析反応の少なくとも１つの成分（例えば、ＤＮＡポリメラーゼ）の入ったサンプルウェルに添加される。サンプルウェルには、「ｄＮＴＰ」とも呼ばれる、アデニン、シトシン、グアニン及びチミンｄＮＴＰを含むデオキシリボ核酸三リン酸も収容され、これらが共役して蛍光体等の標識を検出する。好ましくは、ｄＮＴＰの各クラス（例えば、アデニンｄＮＴＰ、シトシンｄＮＴＰ、グアニンｄＮＴＰ及びチミンｄＮＴＰ）は、それぞれ異なる検出標識と共役し、それにより、信号の検出は、新規に合成された核酸内に取り込まれたｄＮＴＰのアイデンティティを示す。検出標識は、任意の位置にあるｄＮＴＰと共役し得るため、検出標識の存在は、新規に合成される核酸鎖内へのｄＮＴＰの取り込み又はポリメラーゼの活動を阻害しない。幾つかの実施形態において、検出標識は、ｄＮＴＰの末端リン酸塩（ガンマリン酸塩）と共役する。

標的核酸と相補的な核酸を合成することができる任意のポリメラーゼが単一分子ＤＮＡ配列解析に使用され得る。ポリメラーゼの例は、大腸菌ＤＮＡポリメラーゼＩ、Ｔ７ ＤＮＡポリメラーゼ、バクテリオファージＴ４ ＤＮＡポリメラーゼ由来ψ２９（プサイ２９）ＤＮＡポリメラーゼ及びそれらの変異体を含む。幾つかの実施形態において、ポリメラーゼは、単一のサブユニットポリメラーゼである。標的核酸の核酸塩基と相補的ｄＮＴＰとの間の塩基対合により、ポリメラーゼは、ｄＮＴＰを、新規の合成核酸鎖内において、新規の合成鎖の３’水酸基末端とｄＮＴＰのアルファリン酸塩との間にリン酸ジエステル結合を形成することによって取り込む。ｄＮＴＰと共役する検出標識が蛍光体である例において、その存在は、励起によって伝えられ、取込み中に発光パルスが検出される。ｄＮＴＰの末端（ガンマ）リン酸塩と共役する検出標識の場合、ｄＮＴＰの新規の合成鎖への取り込みにより、ベータ及びガンマリン酸塩と、サンプルウェル内で自由に拡散する検出標識とが放出され、その結果、リン酸塩から検出される発光が減少する。

本明細書に記載の技術は、分子又は他のサンプルの検出若しくは定量化又は配列解析の実行に限定されない。幾つかの実施形態において、集積型光検出器は、領域、物体又はシーンに関する空間情報及び入射光子の到着に関する時間情報を取得するために、領域、物体又はシーンを用いたイメージングを実行し得る。幾つかの実施形態において、集積型光検出器は、領域、物体又はサンプルの輝度寿命イメージング、例えば蛍光寿命イメージングを実行し得る。

光生成電荷キャリアを時間ビニングする集積型光検出器
幾つかの実施形態は、入射光子に応答して電荷キャリア生成する、電荷キャリアが生成されるタイミングを区別することができる光検出器を有する集積回路に関する。幾つかの実施形態において、集積回路は、光検出領域で生成される電荷キャリアを時間ビニングするための単一のビン（「ビン」、「電荷保存ビン」又は「電荷キャリア保存領域」とも呼ばれる）を有し得る。検出期間中に生成された電荷キャリアは、ビンに転送される。検出期間外に生成された電荷キャリアは、ビンに転送されない。前述のように、測定は、複数回繰り返され、ビンは検出期間内に複数の測定で受け取った電荷キャリアを集計し得る。保存された電荷の量は、その後、読み出される。読出し後、検出期間のタイミングが変更され得、ビンをリセットした後、また別の一連の測定は、異なる検出期間のタイミングで行われ得る。電荷キャリアは、その後、他の複数の測定について集計されて、保存電荷が再び読み出される。異なる検出期間内に回収された電荷の量は、光検出器によって受け取られる光のタイミング及び／又は強度に関する情報を提供することができる。基準時間に関する光子到着時間についてのタイミング情報は、その検出期間タイミングを変更することによって単一のビンから得ることができる。このような集積回路は、本明細書に記載されているような様々な要素の何れでも使用することができる。単一のビンを備える直接ビニングピクセルを有する集積回路の例を説明する。幾つかの実施形態において、集積回路は、このようなピクセルのアレイを含み得る。

本明細書で使用される場合、「半導体領域」という用語は、より大きい半導体構造の一部である任意の形態の半導体材料（例えば、ピクセル領域又はチップ）を指す。半導体領域は、ドープされている又はドープされていないと明記されていない限り、ドープされていても又はドープされていなくてもよい。半導体領域の例は、ドープされた及びドープされていない領域、例えばイオン打ち込み、拡散及び真性半導体材料の領域を含む。「半導体の領域」という用語は、「半導体領域」と同じ意味を有する。

直接ビニングピクセル（Direct Binning Pixel）
図２は、ピクセル１００の例を示し、光子吸収／キャリア生成領域１０２（「光検出領域」とも呼ばれる）内で生成される電荷キャリアは、電荷キャリア保存領域１０８内の電荷保存ビンに直接移され得、両方間に中間電荷キャリア捕捉領域がない。このようなピクセルは、「直接ビニングピクセル」と呼ばれる。ビンは、単一のビンであり得、他に光子吸収／キャリア生成領域１０２から電荷キャリアを直接受け取るように構成されたビンはない。図２は、電荷キャリア保存領域１０８内に単一のビンを有するピクセル１００の例を示す。単一のビンピクセルのマルチビンピクセルに対する利点は、励起光遮断の改善、複雑さの軽減による設計の簡素化及び駆動する必要のある電極数がより少ないことによる電力消費の低下を含み得る。ビンは、基準時間又はトリガイベント後の検出期間内に受け取った電荷キャリアを集計し得る。また、後にさらに説明するように、１つ又は複数の追加的保存領域は、読出しを目的として、ビン内に保存された電荷を受け取るために存在し得る。例えば、ビン内に保存された電荷を読出しのために他の電荷保存領域に転送することにより、電荷キャリアを受け取るためのビンと、電荷をその読出し中に保持するための電荷保存領域との同時使用が可能となり得る。

ピクセル１００は、半導体領域を含み得、これは、例えば、シリコン等の任意の適当な半導体で形成され得る。図２は、半導体領域が下にあり、電極２０６、２０３及び２１３が半導体領域の上に形成された平面図を示す。電極２０６及び２０３を含む電荷キャリア分離構造は、光生成された電荷キャリアをビン又は除去領域（rejection region）１０５に時間の違いによって選択的に方向付ける。幾つかの実施形態において、光子吸収／キャリア生成領域１０２は、半導体領域内に形成されたフォトダイオード、例えばピン留めフォトダイオードを含み得る。フォトダイオードは、完全に空乏化され得る。幾つかの実施形態において、フォトダイオードは、常に基本的に電子空乏状態のままであり得る。幾つかの実施形態において、フォトダイオードは、単一の光子を回収するように構成される。このような実施形態において、単一の光電子が生成されて、フォトダイオード内に閉じ込められ得る。ＣＭＯＳプロセスで形成された場合、フォトダイオードは、ＣＭＯＳプロセスによって製造されるデバイス内で利用可能な電位によって完全に空乏化され得る。幾つかの実施形態において、電極２０３は、ダイオードの周囲を少なくとも部分的に取り囲むようにダイオードに連結され得る。電極２０３により、閉じ込められたキャリアの高速電荷転送が可能となり得る。電荷キャリアのビンへの転送について論じる前に、不要なキャリアを除去領域１０５に転送することによる不要なキャリアの除去を説明する。

再び図２を参照すると、直接ビニングピクセル１００は、除去期間中、光子吸収／キャリア生成領域１０２で生成された電荷キャリアを排出又は他に廃棄するための除去領域１０５を含み得る。除去期間は、励起光パルス等のトリガイベント中に存在するようなタイミングであり得る。励起光パルスは、光子吸収／キャリア生成領域１０２内で多数の不要な電荷キャリアを生成し得るため、除去期間中、ピクセル１００内に電位勾配が確立されて、このような電荷キャリアを除去領域１０５に排出し得る。例として、除去領域１０５は、電子が供給電圧に排出される高電位拡散エリアを含み得る。除去領域１０５は、電極２０６を含み得、これは、領域１０２を除去領域１０５に直接電荷結合する。幾つかの実施形態において、電極２０６は、半導体領域の上に重なり得る。電極２０６の電圧を変化させて、光子吸収／キャリア生成領域１０２内に所望の電位勾配を確立し得る。除去領域中、電極２０６の電圧は、キャリアを光子吸収／キャリア生成領域１０２から電極２０６に且つそれから供給電圧に引き出すレベルに設定され得る。例えば、電極２０６の電圧は、電子を引き付ける正の電圧に設定され得、これらは、光子吸収／キャリア生成領域１０２から除去領域１０５に引き出される。除去期間中、電極２０３は、不要な電荷キャリアがビンに到達しないようにするための電位障壁２０２を形成する電位に設定され得る。除去領域１０５は、「側方除去領域」と考えられ得、なぜなら、それによりキャリアを領域１０２からドレインに横方向に移行させることができるためである。幾つかの実施形態において、除去は、光検出領域１０２からビンへの電荷キャリアの転送方向（図２では下方）に関して、光検出領域１０２から反対の方向（図２では上方）に行われる。しかしながら、除去領域１０５と回収領域１０８との相対位置は、フォトダイオード１０２の反対側に限定されない。

除去期間に続いて、光子吸収／キャリア生成領域１０２内で生成された光生成電荷キャリアは、ビンに転送され得る。検出期間中、電極２０３によって形成された電位障壁２０２は、低下され得、電極２０６によって形成された電位障壁は、上昇され得、半導体領域内の光子吸収／キャリア生成領域１０２と電荷キャリア保存領域１０８との間の電位は、光生成電荷キャリアをビンに向けさせるような電位勾配を確立し得る。検出期間の終わりに、電位障壁２０２が上昇されて、電荷キャリアがビン内に転送されることを防止する。したがって、ビンは、検出期間中にビンに受けられた電荷キャリアを保存する。保存電荷は、その後、後にさらに説明するように読み出され得る。

幾つかの実施形態において、１つの電極２０３のみを領域１０２とビンとの境界に配置して、電荷キャリアのビンへの転送を防止することができる電位障壁２０２を制御し得る。しかしながら、幾つかの実施形態において、電位障壁２０２は、複数の電極によって生成され得る。電極２０３は、電荷キャリアがビンに入ることを許可又は阻止するかの何れかを制御し得る。電位障壁２０２は、領域１０２とビンとの間の単一の電位障壁であり得る。

図３は、複数の交互のキャリア除去ステップ５２と検出ステップ６０及びそれに続く読出しステップ５８を実行することを含むピクセル１００の動作方法５０のフローチャートを示す。

除去ステップ５２中のピクセル１００の動作が図４Ａに示されている。除去ステップ５２は、除去期間にわたって行われる。除去ステップ５２中、ピクセル１００は、領域１０２内で生成された電荷キャリアを、これらを除去領域１０５に転送することによって除去するように動作する。例えば、除去ステップ５２は、電極２０６を制御して、領域１０２内で生成された電荷キャリアを除去領域１０５に駆動する電位勾配を生成することを含み得る。キャリアは、これらを図４Ａの上方に向けることによって除去される。ビンへの電位障壁２０２が上昇されて、不要電荷がビンに入ることを防止する。

除去ステップ５２は、トリガイベント中に行われるようなタイミングであり得る。トリガイベントは、光子の到着を時間ビニングするための時間基準の役割を果たすイベントであり得る。トリガイベントは、例えば、光パルス又は電気パルスであり得、単独のイベント又は反復的な周期的イベントであり得る。輝度寿命検出に関して、トリガイベントは、蛍光体等の発光性分子を励起させるための励起光パルスの生成又は受取りであり得る。飛行時間イメージングに関して、トリガイベントは、集積型光検出器を含むイメージングデバイスによって放出される（例えば、フラッシュからの）光のパルスであり得る。トリガイベントは、光子又はキャリアの到着時間のタイミングを取るための基準として使用される任意のイベントであり得る。

励起光パルスの生成は、かなりの量の光子を生成し得、そのうちの幾つかは、ピクセル１００に到達し得、光子吸収／キャリア生成領域１０２内で電荷キャリアを生成し得る。励起光パルスからの光生成キャリアは、測定されることが望まれないため、これらは、除去ステップ５２中にそれらをドレインに向けることによって除去され得る。これにより、本来、シャッタ又はフィルタ等の複雑な光学コンポーネントで到着を阻止する必要があり、設計の複雑さ及び／又はコストの増大を原因となり得る不要な信号の量を減らすことができる。

図３の議論に戻ると、検出ステップ６０が除去ステップ５２に続く。図４Ｂに示されるように、検出ステップ６０は、除去領域１０５への電位障壁を（例えば、電極２０６の電圧を変更することによって）上昇させて、光生成電荷キャリアが廃棄されないようにすることを含み得る。除去領域１０５への電位障壁を上昇させることは、検出ステップ６０の始まりであり、その期間は、検出期間と呼ばれる。除去領域１０５への電位障壁を上昇させるのと同時に又はその後、検出ステップ６０は、領域１０２とビンとの間の電位障壁２０２をある期間にわたって（例えば、電極２０３の電圧を変更することによって）下げることを含み、その期間中、電荷キャリアは、領域１０２からビンに通過することができる。除去領域１０５への電位障壁を上昇させた後に電位障壁２０２が低下された場合、光検出領域１０２内で光生成された電荷キャリアがあれば、これらは、光検出領域１０２内において、電位障壁２０２が低下されるまで保持され、その後、これらの電荷キャリアは、ビン内に通過する。したがって、検出期間は、電位障壁２０２が下げられる期間と、除去領域１０５への電位障壁の上昇から電位障壁２０２が下げられる前までの期間との両方を含む。検出ステップ６０中、光子は、光検出領域１０２に到達することも又はしないこともある。検出期間中に光子が光検出領域１０２に到達し、光生成電荷キャリアが生成されると（ステップ５４）、図４に示されるように、電位勾配により、電荷キャリアがビンに向けられる（ステップ５６）。このような電位勾配は、勾配ドーピング濃度及び／又は選択された電位の１つ若しくは複数の電極の使用等、任意の適当な方法で確立され得る。その後、電位障壁２０２は検出期間の終わりに上昇されて、それ以上の電荷キャリアがビンに転送されることを阻止し、そのことが検出期間終了を示す。ビンへの電位障壁２０２が上昇されている間に光生成電荷キャリアが領域１０２内で生成されると、電位キャリアは、除去ステップ５２が再び発生し、電荷キャリアが廃棄されるまで、領域１０２内に閉じ込められ得る。したがって、検出期間中、ビンは、領域１０２内で生成された光生成電荷キャリアを回収する。

前述のように、幾つかの用途において、トリガイベントに応答して光子を受け取り、キャリアを生成する確率は、低いレベル（例えば、約１０，０００分の１）であり得る。したがって、検出ステップ６０中に光子を受け取ることは、かなり稀であり得る。しかしながら、幾つかの実施形態において、受け取った光子の量及び／又は光子を受け取る確率を増大させ得、なぜなら、本明細書に記載の技術は、受け取る光子の数が少ない場合に限定されないためである。

ステップ５６後、除去ステップ５２及び検出ステップ６０は、ｎ－１回繰り返されて、トリガイベント後に光子が到着しがちな期間に関する情報（例えば、統計情報）を取得し得る。時間ビニングされる電荷キャリアは、検出ステップ６０が繰り返される間にビン内で集計され得る。検出ステップ６０を繰り返すことにより、十分な数の電荷キャリアをビン内で集計して、統計的に有意な結果を提供することが可能であり得る。例えば、蛍光寿命測定に関して、蛍光体から受け取った光子に応答した光子吸収イベントは、比較的稀に発生し得ると予想され得る。例えば、このようなイベントは、約１０，０００回の測定中１回発生すると予想され得る。したがって、ビン内の十分な数の電荷キャリアを集計して、結果が統計的に有意となり、且つ／又は十分な信号対ノイズ比を有するようにするために、多くの測定（検出ステップ６０）が必要であり得る。幾つかの実施形態において、蛍光寿命測定のために行われ得る蛍光体の測定回数ｎは、各ビンにおける十分な数の電荷キャリア（すなわち幾つかの実施形態において数十又は数百）の捕捉及びビニングを可能にするために、５０，０００以上、１００，０００以上、２００，０００以上、３００，０００以上、４００，０００以上、５００，０００以上、１００万以上、２００万以上、５００万以上であり得る。測定は、ＭＨｚ範囲内の周波数、例えば全て端点を含めて５０ＭＨｚ～１００ＭＨｚ、２５ＭＨｚ～２００ＭＨｚ、１０ＭＨｚ～５００ＭＨｚ若しくは１ＭＨｚ～５００ＭＨｚ又は他の周波数でも繰り返され得る。幾つかの実施形態において、測定がｎ－１回繰り返された後、約１００のキャリア（例えば、電子）がビン内に蓄積され得る。しかしながら、これは、受け取った光子の数に依存する。幾つかの実施形態において、ビン内に蓄積されたキャリアの数は、１０～１０，０００、例えば５０～１，０００又は他の任意の適当な数であり得る。方法５０は、光子が捕捉されることが望まれる任意の適当な期間にわたって実行され得る。方法５０が実行される期間は、「フレーム」と呼ばれる。蛍光寿命測定に関して、フレームの適当な長さは、例えば、１０ミリ秒であり得る。幾つかの実施形態において、検出ステップ６０は、ＭＨｚ範囲である周波数で繰り返され得る。幾つかの実施形態において、ビンは、ピコ秒又はナノ秒スケールの分解能を有し得る。

割り当てられた回数ｎの測定（ステップ６０）が実行されると、方法は、ビンを読み出すステップ５８に進む。ステップ５８では、電荷は、ビンから読出しノード１１１に転送され得、これは、別の電荷キャリア保存領域である。読出しノード１１１は、浮動拡散（floating diffusion）を含み得る。代替的に、ビンは、それ自体が浮動拡散であり得、これは、電荷保存と読出しとの両方に使用される。この場合、２１２／２１３はなく、１１１は、ビンである。ビンから読出しノード１１１への電荷の転送が図４Ｃに示されている。電荷を各ビンから転送するために、電極２１３の電圧は、ビンと読出しノード１１１との間の電位障壁２１３を下げるために変更され得る。電荷がビン０から読出しノード１１１に流れることができるようにする電位勾配が確立され得る。読出しノード１１１への電荷転送は、その後、その例が図５に示されている読出し回路１１０を用いて電圧に変換されて読み出され得る。

幾つかの実施形態において、集積デバイスは、ビンのタイミングを変化させることができるようにプログラムされ得る。電極は、適当なタイミングを設定し、フレーム間のタイミングを調整する制御回路によって制御され得る。幾つかの実施形態において、時間ビンのためのタイミングは、測定６０のための測定期間を開始するトリガイベントのタイミングに基づいて設定され得る。蛍光寿命測定に関して、時間ビンのためのタイミングは、蛍光体を励起させる励起パルスのタイミングを検出したことに応答して設定され得る。例えば、励起光パルスがピクセル１００に到達すると、キャリアのサージが光子吸収／キャリア生成領域１０２からドレインに移動し得る。励起パルスに応答したドレインでの光生成キャリアの蓄積は、ドレイン電圧の変化を引き起こし得る。したがって、幾つかの実施形態において、励起パルスは、ドレインの電圧を検出することによって検出され得る。例えば、比較器は、ドレインの電圧を閾値と比較し得、ドレイン電圧が閾値を超えたときにパルスを生成し得る。パレスのタイミングは、トリガイベントのタイミングを示し得、時間ビンのタイミングは、このタイミングに基づいて設定され得る。しかしながら、本明細書に記載の技術は、この点で限定されず、なぜなら、任意の適当な技術で測定の開始を検出するために使用され得るためである。

ピクセル１００の動作のタイミングについて説明したが、ここで、ピクセル１００の構造及び読出しの説明に戻る。図５は、ピクセル１００の例の、図２の線Ａ－Ａ’に沿った断面図を示す。図のように、電極２０６、２０３及び２１３は、半導体基板１０１上又はその上方に形成される。光は、光源１２０から光子吸収／キャリア生成領域１０２で受け取られる。光源１２０は、任意の種類の光源であり得、これは、発光性サンプル（例えば、ヌクレオチドにリンクされる）又はイメージング応用では画像化対象の領域若しくシーンを例として含むが、これらに限定されない。光源１２０は、不要な励起レーザ光を含み得る。遮光版１２１は、光が基板の他の部分に到達することを阻止して、例えばビン又は読出しノード内で浮遊励起光又は他の迷光によって電荷が直接生成されることを阻止し得る。遮光版１２１は、任意の適当な材料で形成され得、これは、集積回路の金属層を例として含むが、それに限定されない。図５は、除去中の電荷の転送（左）及びビンへの転送（右）の反対の方向を示す。

図５に示されるように、ピクセル１００は、ビンに保存された電荷を読み出すことを可能にする読出し回路構成１１０を含み得る。ピクセル１００は、読出し回路構成１１０が読出し増幅器を含む能動ピクセル又は読出し回路構成１１０が読出し増幅器を含まない受動ピクセルであり得る。任意の適当な種類の能動ピクセル又は受動ピクセル読出し回路が使用され得る。読出し回路構成１１０が読出し増幅器を含む場合、読出し増幅器は、電荷保存ビン（例えば、ビン０、ビン１）内に蓄積された電荷を入力として取り、電荷保存ビン内の電荷を表す電圧を出力として生成し得る。

読出し回路構成１１０が読出し増幅器を含む場合、任意の適当な種類の増幅器が使用され得る。適当な増幅器の例は、ソース接地構成に基づく増幅器及びソースフォロワ構成に基づく増幅器を含む。ソースフォロワ構成に基づく読出し回路構成１１０の一例が図５に示されている。図５に示されるように、読出し領域１１０は、ソースフォロワバッファトランジスタｓｆ、リセットトランジスタｒｔ及び行選択トランジスタｒｓを含み得る。しかしながら、本明細書に記載の技術は、何れの適当な増幅器の構成についても限定されない。幾つかの実施形態において、転送電極２１３は、読出し回路構成１１０の一部であり得る。

ノイズ低減方式を含む任意の適当な読出し技術が使用され得る。幾つかの実施形態において、読出し回路構成１１０は、相関二重サンプリング法（correlated double sampling）を用いてビンを読み出し得る。相関二重サンプリングとは、第一のサンプルが、未特定の量のノイズを含むリセット電圧レベルのノードから取られ得、第二のサンプルが、同じ未特定のノイズを含むノードでの信号レベルから取られ得る技術である。ノイズは、サンプリングされたリセットレベルを、サンプリングされた信号レベルから差し引くことによって除去することができる。

ビンの読出しは、前述のように、ビン内で集計された電荷の量を対応する電圧に変換することを含み得る。時間ビンからの読出しは、例えば、５０Ｈｚ～１００Ｈｚ、１０Ｈｚ～５００Ｈｚ又は他のレート等、任意の適当なレートで実行され得る。

転送電極２１３は、ビンに電荷結合され得る。読出しノード１１１は、転送電極２１３に電荷結合され得る。図５に記されるように、読出しノード１１１は、リセットトランジスタｒｔのソースに接続され得る。リセットトランジスタｒｔ及び行選択トランジスタｒｓのドレインは、高電圧電源に接続され得る。リセットトランジスタｒｔ及び行選択トランジスタｒｓのゲートは、行ドライバ回路によって制御され得る。幾つかの実施形態において、トランジスタｓｆのソースは、行選択トランジスタｒｓのドレインに接続され得る。トランジスタｓｆのゲートは、読出しノード１１１に接続され得る。幾つかの実施形態において、ソースフォロワのソースは、列ライン読出し回路に接続され得る。

幾つかの実施形態において、ピクセルは、ビンと読出しノード１１１との両方を有する必要はない。図６は、ピクセル２００の例の断面図を示し、ここで、ビンは、読出しノード１１１によって形成される。読出しノード１１１は、前述のように、浮動拡散であり得る。読出しノード１１１をビンとして使用することにより、電荷保存領域及び電極２１３が排除されることで、ピクセルの設計及び動作が簡素化され得る。図７は、ピクセル２００の平面図を示す。図６及び７に示されるように、ピクセル２００では、電極２０３は、読出しノード１１１へのアクセスに関して電位障壁２０２を制御する。ピクセル２００の動作は、ピクセル１００に関して前述したものと同じであり得るが、電荷を別のビンから読出しノード１１１に転送する必要がなくなるため、読出しが簡素化され得る点が異なる。

例示的な保存ビン
電荷保存ビンを半導体領域内の電位ウェルとして実装するために複数の方法がある。幾つかの実施形態において、電位ウェルは、部分的に電極２０３内にあり得る。電荷をウェル内に且つウェルから移動させるための転送には、２種類ある。蓄積転送は、電荷をウェル内に移動させる。読出し転送は、電荷をウェルから移動させる。

電位ウェルの考え得る特徴は、以下の通りである：
・ウェルは、１０ｍｓ、３０℃において、少なくとも１００個の電子の蓄積電荷を保存するのに十分な深さであり得る。
・電極２０３は、領域１０２をウェルに電荷結合する。
・ウェルは、少なくとも部分的に電極２０３内にあり得る。
・ウェルは、蓄積転送中、領域１０２の完全空乏電圧より高い電位であり得る。
・ウェルの完全空乏電圧は、読出し転送中、浮動拡散リセットレベルより低い電位であり得る。
・ウェルの電位は、蓄積転送及び読出し転送の要求事項の両方を満たすために動的に変調され得る。

ビン０又はビン１等のビンのための電位ウェルを製作する多くの技術がある。一例として、電極２０３及び２１３の１つ又は複数は、相補的にドープ（スプリットドープ（split-doped））され得る。第二の選択肢は、埋込チャネルｎ型インプラント（n-type implant）をウェル位置に設置することである。電極が高電位にあるとき、ウェル電位は、回収領域を超えて増大する。第三の選択肢は、領域１０２のダイオードと同じレプリカダイオードを製作することである。ダイオードは、同じインプラントを有する領域１０２のダイオードのように埋込ダイオードであり得る。これは、障壁２０２と転送電極２１３との間に形成され得る。空乏電圧は、読出し転送ゲートにわたって延びるｎ型インプラントで調整され得る。障壁２０２を形成する電極は、Ｎ＋にドープされ得る一方、読出し転送電極は、Ｐ＋にドープされ得る。幾つかの実施形態において、上述の技術の組合せは、ビンのための電位ウェルを形成するために使用され得る。

ビンの位置は、電極の下、電極によってカバーされない領域又は電極の下及び電極によってカバーされない領域の両方であり得る。例えば、ビンは、電極２０３の下、電極２０３とｔ１に接続されるポリシリコン転送電極との間の電極２０３の下ではない領域、又は電極２０３の下及び電極２０３の下ではない領域の両方にあり得る。

材料の例
図８は、集積回路を製造し得る材料の例を示す。ピクセルは、半導体領域内に形成され得、これは、幾つかの実施形態において、シリコンであり得る。酸化シリコン等の絶縁領域は、集積回路のエリアを相互から絶縁し得る。電極（例えば、電極２０６、２０３及び２１３）は、ポリシリコン又は他の導体で形成され得る。絶縁スペーサは、電極の両側に位置付けられ得る。例えば、絶縁領域は、窒化シリコンで形成され得る。アルミニウム等の金属が電極上に配置されて、それへの電気接触をなし得る。しかしながら、本明細書に記載のデバイスは、特定の材料について限定されないため、他の材料も使用され得る。

改良されたドレイン
本発明者らは、電荷キャリアを時間ビニングするように構成されたピクセルが浮遊電荷キャリアの捕捉によって影響を受けやすい可能性があることを認識及び理解した。浮遊電荷キャリア（Stray charge carriers）は、ドリフト、拡散又は光生成等の様々なプロセスによってピクセル内で発生し得る。浮遊電荷キャリアは、これらが光生成領域及び／又は時間ビン内に入り、最終的に測定されることが望まれる信号、すなわち測定されることが望まれる光に応答する光検出領域内で生成される電荷キャリアを不明瞭にするノイズの原因となり得るため、望ましくない。浮遊電荷キャリアを捕捉及び廃棄することが望ましいであろう。

本明細書では、浮遊電荷キャリアを捕捉及び廃棄するピクセルの能力を向上させることができるドレイン構造（「ドレイン（drains）」という）を説明する。２種類のドレイン：光検出領域に弱く連結されるもの及び光検出領域に強く連結されるものが説明される。光検出領域に弱く連結されるドレインは、光検出領域の外側のピクセルの周辺にある電荷キャリアを捕捉及び廃棄することができる。このようなドレインは、ピクセルの周辺に配置され得る。ピクセルの周辺は、光検出領域及びビンの外側のピクセルの領域を含み得、これは、光検出領域及びビンから横方向にずれた又はその下の領域を含む。光検出領域に弱く連結されるドレインは、ドレインがピクセルの典型的な動作電圧でバイアスされるとき、光検出領域から電荷キャリアを引き出すことができるほど強力に光検出領域に連結されない。光検出領域に強く連結されるドレインは、光検出領域から電荷キャリアを引き出すことができる。例えば、このようなドレインは、光が光検出領域によって測定されることが望まれない期間中に生成された電荷キャリアを、ドレインを適当な電圧に設定することによって捕捉及び廃棄し得る。強く連結されるドレインは、強く連結されたドレインの周辺の領域から光検出領域の外部の電荷キャリアも捕捉及び廃棄し得る。

弱く連結されたドレイン（Weakly Coupled Drain）
図９は、光検出領域１０２に弱く連結された１つ又は複数のドレイン１３０を含み得るピクセル１００の例を示す。ドレイン１３０は、ピクセル１００の周辺領域から浮遊電荷キャリアを捕捉及び廃棄し得る。これを行うために、ドレイン１３０は、適当な電位でバイアスされて、ピクセルの周辺領域内の浮遊電荷キャリアを吸引し得る。図９に示されているように、ドレイン１３０ａ及び／又は１３０ｂは、光検出領域１０２から分離され得る。

任意の数のドレイン１３０がピクセル１１０に含まれ得る。ドレイン１３０の数及び位置は、浮遊電荷キャリアが存在しがちな場所に基づいて選択され得る。例として、１つ又は複数のドレイン１３０ａ及び／又は１３０ｂは、図９に示されるように、ピクセル１００の側面に沿って延在し得る。他の例として、ドレイン１３０ｃは、読出し領域１１０内にあり、読出し領域１１０及び／又は周囲の領域内の浮遊電荷キャリアを捕捉し得る。

図１０Ａは、光検出領域１０２から分離されたドレイン１３０ａ及び１３０ｂを含むピクセル１００の平面図を示す。ドレイン１３０ａ及び１３０ｂは、半導体の領域であり得る。図１０Ｂは、図１０Ａの線Ａ－Ａ’に沿った図１０Ａのピクセル１００の断面図を示す。図１０Ｂに示されるように、ドレイン１３０ａ、１３０ｂは、半導体の隆起領域であり得る。ドレイン１３０ａ、１３０ｂは、光検出領域１０２と同じ高さであり得る。しかしながら、これらは、相互に及び光検出領域１０２と同じ高さ又は異なる高さを有し得る。絶縁材料のトレンチ１３７は、光検出領域１０２とドレイン１３０ａ、１３０ｂとの間に形成され得る。トレンチ１３７は、シャロートレンチアイソレーション（STI : shallow trench insulation）であり得る。ドレイン１３０ａ、１３０ｂは、それぞれドープ半導体領域１３２ａ及び１３２ｂを含み得る。この例において、ドープ半導体領域１３２ａ及び１３２ｂは、ｎ型にドープされる。ドープ半導体領域１３２ａ、１３２ｂは、例えば、イオン打ち込み又は拡散等、任意の適当なドーピング方式を用いて形成され得る。ドープ半導体領域の下には、反対のドープ型のドープ半導体領域１３４がある。この例では、ドープ半導体領域１３４は、ｐ型にドープされる。ｐ－ｎ接合は、領域１３２と領域１３４との界面に形成される。ｐ－ｎ接合は、逆バイアスされ得、浮遊キャリアをドレインに掃引する空乏領域を形成し得る。幾つかの実施形態において、ショットキー接合がｐｎ接合の代わりに又はそれに加えて使用されて、キャリアをドレインに掃引する電場を確立し得る。

コンタクト１３６ａ及び１３６ｂは、それぞれ半導体領域１３２ａ及び１３２ｂと接触する。幾つかの実施形態において、コンタクト１３６ａ、１３６ｂは、例えば、タングステンプラグ等の金属コンタクトであり得る。コンタクト１３６は、ドレインの半導体領域と直接又は間接的に接触し得る。幾つかの実施形態において、電気接触は、ポリシリコンを含まない導電パスを通してドレインの半導体領域に対してなされ得る。幾つかの実施形態において、シリサイド（silicide）又は他の材料は、金属コンタクト（例えば、１３６）と、（領域１３２の）単結晶半導体材料との間に配置され得る。幾つかの実施形態において、シリサイドは、耐熱金属（例えば、コバルト）を単結晶半導体の上側領域と混合することによって形成され得る。金属と半導体との間のこのような材料は、それらの間のオーミック接触を確立しやすくし得る。幾つかの実施形態において、シリサイドの層の厚さは、約３０ｎｍ（例えば、厚さ１５ｎｍ～４５ｎｍ）であり得る。しかしながら、本明細書に記載の技術及びデバイスは、特定の厚さ又は特定の種類の材料に関して限定されない。

図１０Ａに示されるように、コンタクト１３６ａ、１３６ｂは、完全に平面視において対応する半導体領域１３０の区域内にあり得、これらは、対応する半導体領域１３０の区域を越えて延在しない。コンタクト１３６は、浮遊キャリアがドレインを通して引き出されるような電圧にバイアスされ得る。例えば、キャリアが電子である場合、コンタクト１３６の電圧は、下地の基板の電位よりも高い電位に設定され得る。しかしながら、ドレイン１３０は、光検出領域１０２に弱く連結されるのみであり、コンタクト１３５がピクセル１００の動作電圧でバイアスされるとき、電荷キャリアを光検出領域１０２から引き出すことができるほど強力に光検出領域１０２に連結されない。すなわち、コンタクト１３６に十分に高い電圧を印加することにより、ドレイン１３２は、光検出領域１０２から電荷キャリアを引き出し得るが、このような電圧は、ピクセル１００の動作電圧範囲よりはるかに高い。電圧は、ピクセル内の様々な電極及びデバイスに印加されてピクセルを動作させ得、このような電極及びデバイスに印加される接地電圧に関する最大電圧（絶対値）は、弱く連結されたドレインに光検出領域から電荷キャリアを引き出させるために必要な電圧（絶対値）より低い。

適正に設置されたドレインの組合せを用いて、ピクセルアレイの下に空乏領域を作ることができ、これは、表面から基板への電流経路をピンチオフするのに役立つ。これは、「負の基板バイアス（negative substrate bias）」を可能にするのに有益である可能性がある。負の基板バイアスは、浮遊キャリアの除去を実質的に改善することができ、量子効率の損失を生じない。この概念は、図１０Ｃに示されている。ドレインの空乏領域は、フォトダイオードの下の接続された空乏領域を形成して、デバイスから基板への電流経路をピンチオフし得る。ピクセルアレイの下に接続された空乏領域を形成し、負の基板バイアスを可能にする幾つかの方法がある。本明細書に記載の１つの概念は、逆バイアス接合を利用する。この概念を、ピクセルアレイのｐウェルの下にｎ型インプラントを追加する等、他の方法と組み合わせることも可能である。

図１０Ｂの例において、光検出領域１０２は、ピン留めフォトダイオード（pinned photodiode）であり、上面に高濃度ドープｐ＋ピン留め領域及び下地となるｎ型ドープ領域を有する。しかしながら、本明細書に記載の技術は、光検出領域１０２がピン留めフォトダイオードであることに限定されず、なぜなら、他の種類の光検出領域、例えばピン留めされていないフォトダイオード又はフォトゲートも実装可能であるためである。

図１１は、読出し領域１３０にドレイン１３０ｃを含むピクセルの例を示す。ドレイン１３０ｃは、読出し領域１１０内及びその下の浮遊電荷キャリアを捕捉し得る。ドレイン１３０ｃは、ドレイン１３０ａ及び１３０ｂに関して前述したものと同様の方法で構造化及びバイアスされ得る。任意の数のドレイン１３０ｃは、読出し領域１１０において且つ読出し領域１３０ｃ内の任意の適当な場所に提供され得る。図１１には、図１０Ｂのｐ型ドープ領域に対応するＰＷＥＬＬ領域も示されている。

図１２は、構造及び組成において光検出領域１０２と同様のドレイン１３０ｄを含むピクセルの例を示す。例えば、光検出領域１０２は、ピン留めフォトダイオードであり得、ドレイン１３０ｄもピン留めフォトダイオードであり得る。幾つかの実施形態において、光検出領域１０２とドレイン１３０ｄとは、同じ材料で形成され得、同じドーピングプロファイル（doping profiles）を有し得る。しかしながら、本明細書に記載の技術は、この点で限定されない。ドレイン１３０ｄは、他のタイプのドレイン１３０のように、浮遊電荷キャリアを回収する機能を有し得る。光検出領域１０２と同様に、ドレイン１３０ｄは、ドレイン１３０のフォトダイオード部分をコンタクト１３６ｃ、１３６ｄから分離する電極１３８によって部分的に被覆され得る。しかしながら、このような電極は、不要な電荷キャリアを廃棄することができるドレイン電極にドレイン領域が接続される限り、任意選択的である。

強く連結されたドレイン（Strongly Coupled Drain）
幾つかの実施形態において、ドレインは、光検出領域に強く連結され得る。このようなドレインは、励起光パルスに応答して生成されたもの等、不要な電荷キャリアを光検出領域から引き出し得る。このようなドレインは、光検出領域又はビンの外側の領域からの浮遊電荷キャリアも回収し得る。幾つかの実施形態において、強く連結されたドレインは、半導体領域を含み、半導体領域は、金属コンタクトによって直接又は間接的に接触され、ポリシリコン電極及び誘電ゲートを通した電気制御を提供しない。ドレインをオン及びオフに切り替える必要がある場合、ポリシリコン電極を排除することにより、スイッチング電極の寄生キャパシタンスを低減させることができ、それによりスイッチング電極での電流及び電力損失が減少する。

図１３は、光検出領域１０２に強く連結されたドレイン１４０を備えるピクセルの平面図を示す。ドレイン１４０は、光検出領域１０２に近接する半導体の領域を含み得る。１つ又は複数のコンタクト１３６は、ドレインの半導体領域と接触し得る。コンタクト１３６は、例えば、タングステンプラグ等の金属コンタクトであり得る。ポリシリコン電極を含む先行技術とは対照的に、コンタクト１３６は、ドレイン１４０の半導体領域と直接接触し得る。別の言い方をすると、ドレインの半導体領域との電気接触は、ポリシリコン電極及び誘電ゲートを含まない導電パスを通してなされ得る。幾つかの実施形態において、シリサイド又は他の材料は、金属コンタクト（例えば、１３６）と、（ドレイン１４０の）単結晶半導体材料との間に配置され得る。幾つかの実施形板において、シリサイドは、耐熱性金属（例えば、コバルト）を単結晶半導体の上側領域と混合することによって形成され得る。金属と半導体との間のこのような材料は、それらの間にオーミック接触を確立しやすくし得る。幾つかの実施形態において、シリサイドの層の厚さは、約３０ｎｍ（例えば、厚さ１５ｎｍ～４５ｎｍ）であり得る。しかしながら、本明細書に記載の技術及びデバイスは、特定の厚さ又は特定の種類の材料の点で限定されない。

図１４は、図１３の線Ｂ－Ｂ’に沿った断面の一例を示す。この例において、ドレインは、ｎ型にドープされた半導体領域６０１を含む。半導体領域６０１は、ピン留めフォトダイオードの高濃度ドープｐ＋層と接触し得る。

図１５Ａ及び１５Ｂは、それぞれ０Ｖ及び２Ｖの電圧がドレイン１４０に印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオード内の電位を示す。図１５Ａに示されるように、０Ｖの電圧をドレインに印加すると、電位がフォトダイオード全体を通して実質的に一定のままであることが可能となり、それにより、光生成キャリアは、限定的なドレインへのリークはあるものの、第二の回収ゲートによって回収されるのに十分に長い時間にわたってフォトダイオード内に留まる。図１５Ｂに示されるように、２Ｖの電圧を印加すると、フォトダイオード内の電場が傾き、フォトダイオード内の電子がドレイン１０４に引き出される。

図１６は、フォトダイオードとドレインとの間に電位障壁を形成するようにドープされた構造の、図１３の線Ｂ－Ｂ’に沿った断面の他の例を示す。この例では、ドレイン１４０は、ｎ型にドープされた半導体領域８０１を含み、これは、ｐ型にドープされた半導体領域８０２によってフォトダイオードから分離される。半導体領域８０２は、例えば、ボロン又はＢＦ_２を用いたｐ型インプラントであり得る。図１４の構造と異なり、ドレインが低電圧であるとき、光生成領域１０２とドレインとの間に電位障壁がある。これは、このドレインと、例えば蛍光色素によって生成されるキャリアを捕捉するためとされる第二の回収ゲートとの間の競合が低下させ、その結果、センサによる回収効率がより高くなる。

図１７Ａ及び１７Ｂは、それぞれ０Ｖ及び２Ｖの電圧がドレイン１４０に印加されたときの、図１３の線Ｂ－Ｂ’に沿ったフォトダイオード内の電位を示す。図１７Ａに示されるように、０Ｖがドレイン１４０に印加されると、領域８０１及び８０２間のｐ－ｎ接合によって電位障壁が形成される。図１７Ｂに示されるように、２Ｖの電圧を印加すると、フォトダイオード内の電場が傾き、障壁のクエンチが起こり（quenches）、フォトダイオード内の電子がドレイン１４０に流れることを可能にする。

電荷キャリアが電子ではなく正孔であるデバイスでは、半導体領域のドープ型及びバイアス電圧の極性は、逆であり得、ｐ型がｎ型となり、その逆でもあり、高電圧が低電圧となり、その逆でもある。

幾つかの実施形態において、ピクセルは、１つ又は複数の弱く連結されたドレインと、１つ又は複数の強く連結されたドレインとの両方を有し得る。例えば、図９に関する説明に戻ると、ピクセルは、１つ又は複数の強く連結されたドレイン（１０５又は１４０）と、１つ又は複数の弱く連結されたドレイン１３０とを有し得る。１つ又は複数の弱く連結されたドレインと、１つ又は複数の強く連結されたドレインとの両方を備えるピクセルは、不要な電荷キャリアの抽出を向上させ得る。

ピクセルアレイ（Pixel Array）／チップアーキテクチャ
図１８は、幾つかの実施形態によるチップアーキテクチャの図を示す。幾つかの実施形態において、図１８のチップ１３００は、標準的なＣＭＯＳ（Complementary Metal Oxide Semiconductor）プロセスを用いてシリコン基板に形成される。しかしながら、本明細書に記載の技術は、この点で限定されず、なぜなら、任意の適当な基盤又は製造プロセスが使用され得るためである。図１８に示されるように、集積回路又はチップ１３００は、ピクセルアレイ１３０２を含み得、これは、複数のピクセル１００と、タイミング回路１３０６を含む制御回路１３０４と、電圧／電流バイアス生成回路１３０５と、インタフェース１３０８とを含む。しかしながら、これらのコンポーネントの全てがチップ１３００上になければならないわけではなく、なぜなら、１つ又は複数のコンポーネントがチップ外にあり得るためである。例えば、幾つかの実施形態において、ピクセル電極のための制御信号は、オフチップ（off-chip）の回路によって生成され得る。

ピクセルアレイ１３０２は、例えば、長方形パターン等、任意の適当なパターンに配置されたピクセル１００のアレイを含む。ピクセルアレイ１３０２は、任意の適当な数のピクセルを有し得る。ピクセルアレイは、ピクセルアレイ１３０２の行又は列を読み出すための行及び／又は列導体を有し得る。ピクセルは、並列に、直列に又はその組合せで読み出され得る。例えば、幾つかの実施形態において、ピクセルの行は、並列に読み出され得、ピクセルアレイの各列は、逐次的に読み出され得る。しかしながら、本明細書に記載の技術は、この点で限定されず、なぜなら、ピクセルは、任意の適当な方法で読み出され得るためである。

ピクセルアレイ１３０２は、制御回路１３０４によって制御される。制御回路１３０４は、ピクセルアレイ１３０２の動作を含むチップ１３００上の動作を制御するための任意の適当な種類の制御回路であり得る。幾つかの実施形態において、制御回路１３０４は、ピクセルアレイ１３０２の動作及びチップ１３００上の他の任意の動作を制御するようにプログラムされたマイクロプロセッサを含み得る。制御回路は、マイクロプロセッサにこのような動作を実行させるコンピュータ可読命令（例えば、コード）を記憶するコンピュータ可読媒体（例えば、メモリ）を含み得る。例えば、制御回路１３０４は、各ピクセル内の電荷キャリア分離構造の電極に印加される電圧の生成を制御し得る。制御回路１３０４は、前述のように、キャリアを捕捉し、キャリアを転送し、ピクセル及びアレイの読出しを行ために１つ又は複数の電極の電圧を変化させ得る。制御回路は、電荷キャリア分離構造の動作のタイミングを、記憶されたタイミングスキームに基づいて設定し得る。記憶されたタイミングスキームは、前述のように、固定され、プログラム可能であり、且つ／又は適応型であり得る。

制御回路１３０４は、ピクセルの電荷キャリア分離構造の動作又はチップの他の動作のタイミングを取るためのタイミング回路１３０６を含み得る。幾つかの実施形態において、タイミング回路１３０６は、電荷キャリア分離回路内の電圧変化のタイミングを精密に制御して、電荷キャリアを正確に時間ビニングするための信号を生成することを可能にし得る。幾つかの実施形態において、タイミング回路１３０６は、電荷キャリア分離構造に提供される信号のタイミングを精密に設定するために、外部基準クロック及び／又は遅延ロックループ（DLL : delay-locked loop）を含み得る。幾つかの実施形態において、２つのシングルエンド遅延ラインが使用され得、各々は、１８０度位相シフトして整列されたステージの半数を有する。しかしながら、チップ上の信号のタイミングを制御するために任意の適当な技術が使用され得る。

チップ１３００は、チップ１３００からの信号送信、チップ１３００での信号受信又はその両方のためのインタフェース１３０８を含み得る。インタフェース１３０８は、ピクセルアレイ１３０２によって検出された信号の読出しを可能にし得る。チップ１３００からの読出しは、アナログインタフェース及び／又はデジタルインタフェースを用いて実行され得る。チップ１３００からの読出しがデジタルインタフェースを用いて実行される場合、チップ１３００は、ピクセルアレイ１３０２から読み出された信号をデジタル信号に変換するための１つ又は複数のアナログ－デジタル変換器を有し得る。幾つかの実施形態において、読出し回路は、プログラマブルゲインアンプを含み得る。１つ又は複数の制御信号は、外部供給源からインタフェース１３０８を介してチップ１３００に提供され得る。例えば、このような制御信号は、実行される測定の種類を制御し得、それは、時間ビンのタイミングの設定を含み得る。

ピクセルアレイ１３０２から読み出された信号の分析は、オンチップ又はオフチップの回路構成によって行われ得る。例えば、蛍光寿命測定に関して、光子到着タイミング分析は、蛍光体の蛍光寿命の近似を含み得る。任意の適当な種類の分析が行われ得る。ピクセルアレイ１３０２から読み出された信号の分析がオンチップで行われる場合、チップ１３００は、分析を実行するための任意の適当な処理回路構成を有し得る。例えば、チップ１３００は、制御回路１３０４の一部であるか、又はそれから分離された分析実行用マイクロプロセッサを有し得る。分析がオンチップで行われる場合、幾つかの実施形態において、分析結果は、インタフェース１３０８を通して外部デバイスに送信されるか、又は他にチップ外に提供され得る。幾つかの実施形態において、分析の全部又は一部は、オフチップで行われ得る。分析がオフチップで行われる場合、ピクセルアレイ１３０２からの信号読出し及び／又はチップ１３００によって行われた任意の分析の結果は、インタフェース１３０８を通して外部デバイスに提供され得る。

幾つかの実施形態において、チップ１３００は、以下の１つ又は複数を含み得る：
１）オンチップのデジタル制御されたピクセルバイアス発生器（ＤＡＣ）、
２）シングルエンドピクセル出力電圧信号を差分信号に変換し、ゲインを信号に適用するオンチップのデジタルプログラマブルゲインアンプ（on-chip, digitally programmable gain amplifiers）、
３）出力レートでの電力損失のスケーリングを可能にするデジタル制御アンプバイアス発生器（digitally-controlled amplifier bias generators）。

製造技術
前述のように、本明細書に記載のドレインを有するチップは、ＣＭＯＳプロセスで形成され得る。適当なプロセスの例を以下に説明する。幾つかの実施形態において、２０１７年１２月２２日に出願された「直接ビニングピクセルを備える集積型光検出器（INTEGRATED PHOTODETECTOR WITH DIRECT BINNING PIXEL）」という名称の米国特許出願公開第２０１８／０１８０５４６号明細書に記載されているものと同じ又は同様のプロセスが使用され得、この出願公開は、その全体が参照により本明細書に援用される。このようなプロセスは、適当なマスクを用いて、本明細書において開示されるドレイン及び他の構造を形成し得る。しかしながら、様々な異なるプロセスが使用され得るため、これは、例示にすぎない。

１．ウェハ投入。ウェハは、例えば、シリコン、ゲルマニウム及びシリコンゲルマニウムを含む任意の種類の半導体材料で形成され得る。ウェハは、例えば、バルク半導体ウェハ、エピタキシャル成長半導体材料によるウェハ及び／又はシリコンオンインシュレータ（SOI : silicon-on-insulator）ウェハ等、任意の種類のウェハであり得る。この段階では、ウェハ内に深いドープ領域１３４（例えば、図１０Ｂ）があり得る。

２．例えば、ラピッドサーマルアニール（RTA : rapid thermal anneal）又は他の種類のサーマルアニールを用いた深いｎ型ウェルインプラント及び活性化（Deep n-well implant and activation）。このステップは、ノード及びファウンドリに応じてＳＴＩループ（loop）のステップ３と入れ替えることができる。

３．例えば、シリコンをエッチングしてトレンチ１３７を形成するためのＳＴＩループ。
４．閾値調整及び抗パンチスルーインプラント（anti-punch-through implants）を含み得るウェルインプラント及び活性化。

５．例えば、読出しトランジスタのゲートを形成するためのポリゲートループ（Poly gate loop）。
６．ＬＤＤ－ＭＯＳＦＥＴドレインを形成するための低濃度ドープドレインインプラント（Lightly doped drain implants）。本明細書で開示される浮遊電荷回収／除去ドレインと混同されないものとする。このようなＭＯＳＦＥＴＳは、ピクセル内部の転送ゲート及び／又は読出しトランジスタで使用され得る。

７．フォトダイオードのｎドープ領域を形成するために使用され得るピクセルｎ型インプラント。フォトダイオードの形成には、単独のインプラント又は複数のインプラントが使用され得る。複数のインプラントは、幾つかの実施形態において、フォトダイオードにわたる電荷転送の改善を実現するのに役立つ。

８．例えば、各種のトランジスタのゲートの側方にスペーサを形成するためのスペーサの蒸着及びエッチング。
９．例えば、読出しトランジスタのためのＳ／Ｄ（ソース／ドレイン）インプラント及び活性化。ドープ領域１３２は、このステップ又はステップ８に続く他の任意のステップで形成され得る。

１０．フォトダイオードのｐ型ドープ領域を形成するために使用され得るピクセルｐ型インプラント及び活性化。
１１．半導体と金属コンタクトとの間にシリサイドを形成し、オーミック接触を形成するために使用され得るＲＰＯ／シリサイドループ（silicide loop）。

１２．バックエンド（Backend）（シリコン上の酸化物及び金属層）。このステップは、コンタクト１３６を形成するために使用され得る。
領域８０１及び８０２は、様々なステップの何れにおいても形成され得る。例えば、これらは、上記のステップ１０で形成され得る。他の例として、これらは、特に領域８０１がソース又はドレインインプラントと同じ打ち込みパラメータで形成することができる場合、上記のステップ９で形成され得る。しかしながら、領域８０１及び８０２は、場合により、ソース又はドレインインプラントと異なる打ち込みパラメータで形成されたインプラントであり得、それにより、これらは、ソース又はドレインインプラントの場合と異なるマスク及び／又はプロセスでのその形成を伴い得る。

コンピューティングデバイス
図１９は、ピクセルアレイを制御するか又はピクセルからのデータの分析を実行するための制御回路の実装に使用され得る例示的なコンピューティングデバイス１０００のブロック図である。コンピューティングデバイス１０００は、１つ又は複数のプロセッサ１００１と、１つ又は複数の有形非一時的コンピュータ可読記憶媒体（例えば、メモリ１００３）とを含み得る。メモリ１００３は、有形非一時的コンピュータ記録可能媒体内において、実行されると前述の機能の何れかを実現するコンピュータプログラム命令を記憶し得る。プロセッサ１００１は、メモリ１００３に連結され得、このようなコンピュータプログラム命令を実行して機能が実現及び実行されるようにし得る。

コンピューティングデバイス１０００は、ネットワーク入力／出力（Ｉ／Ｏ）インタフェース１００５も含み得、それを介して、コンピューティングデバイスは、ユーザに出力を提供し、ユーザからの入力を受信し得る。ユーザＩ／Ｏインタフェースは、キーボード、マウス、マイクロフォン、表示機器（例えば、モニタ又はタッチスクリーン）、スピーカー、カメラ及び／又は他の各種のＩ／Ｏを含み得る。

前述の実施形態は、様々な方法の何れでも実装することができる。例えば、実施形態は、ハードウェア、ソフトウェア又はそれらの組合せによって実装され得る。ソフトウェアで実装される場合、ソフトウェアコードは、任意の適当なプロセッサ（例えば、マイクロプロセッサ）、又は１つのコンピューティングデバイス内に提供されるか若しくは複数のコンピューティングデバイスに分散されるかを問わず、プロセッサの集合で実行され得る。前述の機能を実行する任意のコンポーネント又はコンポーネントの集合は、概して、前述の機能を制御する１つ又は複数のコントローラと考えられ得ることを理解されたい。１つ又は複数のコントローラは、様々な方法において、例えば専用ハードウェア又はマイクロコードを用いて前述の機能を実行するようにプログラムされた汎用ハードウェア（例えば、１つ又は複数のプロセッサ）で実装することができる。

この点において、本明細書に記載の実施形態の１つの実施例は、１つ又は複数プロセッサで実行されると、１つ又は複数の実施形態の前述の機能を行うコンピュータプログラム（すなわち複数の実行可能命令）が符号化された少なくとも１つのコンピュータ可読記憶媒体（例えば、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ若しくは他のメモリ技術、ＣＤ－ＲＯＭ、デジタルバーサタイルディスク（DVD : digital versatile disk）若しくは他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ若しくは他の磁気記憶装置又は他の有形非一時的コンピュータ可読記憶媒体）を含み得ることを理解されたい。コンピュータ可読媒体は、可搬式であり得、それにより、その上に記憶されたプログラムは、本明細書に記載の技術の態様を実装するために任意のコンピューティングデバイスにロードすることができる。加えて、実行されると前述の機能の何れかを行うコンピューティングプログラムへの言及は、ホストコンピュータで実行されるアプリケーションプログラムに限定されないことを理解されたい。むしろ、コンピュータプログラム及びソフトウェアという用語は、本明細書では、本明細書に記載の技術の態様を実装するための任意の種類のコンピュータコード（例えば、アプリケーションソフトウェア、ファームウェア、マイクロコード又は他の任意の形態のコンピュータ命令）を指すために包括的な意味で使用される。

他の応用
本明細書に記載の集積型光検出器は、前述のように、複数の生体及び／又は化学サンプルの分析に応用され得るものの、この集積型光検出器は、例えば、イメージング応用等、他の用途にも応用され得る。幾つかの実施形態において、集積型光検出器は、領域、物体又はシーン（scene）のイメージングを行うピクセルアレイを含み得、その領域、物体又はシーンの異なる領域から個々のピクセルで受け取った光の時間的特徴を検出し得る。例えば、幾つかの実施形態において、集積型光検出器は、組織のイメージングを、組織から受信した光の時間的特徴に基づいて行い得、これにより、医師が処置（例えば、手術）を行い、組織の異常又は病変領域（例えば、癌又は前癌状態）を特定することが可能となり得る。幾つかの実施形態において、集積型光検出器は、外科用イメージングツール等の医療機器内に組み込まれ得る。幾つかの実施形態において、励起光パルスに応答して組織によって放出される光に関する時間ドメイン情報は、組織を画像化及び／又は特徴付けするために取得され得る。例えば、組織のイメージング及び／又は特徴付けは、蛍光寿命イメージングを用いて行われ得る。

集積型光検出器は、例えば、生体及び／若しくは化学サンプルのイメージング若しくは分析又は上述のように組織のイメージングを実行することにより、科学的又は診断において応用され得るが、このような集積型光検出器は、他の任意の適当な状況で使用され得る。例えば、幾つかの実施形態において、このような集積型光検出器は、個々のピクセルで検出された光の時間的特徴を用いてシーンを画像化し得る。シーンを画像化するための用途の例は、距離イメージング又は飛行時間イメージングであり得、その場合、光が光検出器に到達するのにかかる時間の量が分析されて、その光が光検出器まで移動した距離が特定される。このような技術は、シーンの立体イメージングを行うために使用され得る。例えば、シーンは、集積型光検出器に関する既知の場所から発せられる光パルスで照明され得、反射光が光検出器によって検出される。光がアレイのそれぞれのピクセルにおいて集積型光検出器に到達するのにかかる時間の量が測定されて、光がシーンのそれぞれの部分から光検出器のそれぞれのピクセルに到達するまでに移動した距離が特定され得る。幾つかの実施形態において、集積型光検出器は、例えば、カメラ、携帯電話又はタブレットコンピュータ等の民生用電子機器に組み込まれて、そのような機器が画像又はビデオを撮像及び処理することができるようにし得る。

幾つかの実施形態において、本願に記載の集積型光検出器は、低い光強度を測定するために使用され得る。このような光検出器は、高感度の光検出器を必要とする用途、例えば、現在、単一光子計数技術を使用する用途にとって適当であり得る。しかしながら、本明細書に記載の技術は、この点で限定されず、なぜなら、本願で説明される集積型光検出器は、任意の適当な光強度を測定し得るためである。

他の輝度寿命の応用
寿命を用いたイメージングと特徴付け
前述のように、本明細書に記載の技術は、外因性蛍光体を用いた標識、検出及び定量化に限定されない。幾つかの実施形態において、領域、物体又はサンプルは、集積型光検出器の使用を通した蛍光寿命イメージング技術を用いて画像化及び／又は特徴付けされ得る。このような技術では、領域、物体又はサンプル自体の蛍光特徴がイメージング及び／又は特徴付けに使用され得る。外因性マーカー又は内因性マーカーの何れも、寿命イメージング及び／又は特徴付けを通して検出され得る。プローブに取り付けられた外因性マーカーは、特定の標的構成要素の存在及び／又は位置を特定するために領域、物体又はサンプルに提供され得る。外因性マーカーは、標識されたプローブの一部として、領域、物体又はサンプルのうち、標識プローブにとっての標的を含む部分を検出するためのタグ及び／又はレポーターとしての役割を果たし得る。外因性マーカーの自家蛍光は、内因性マーカーの導入を必要とせずに、イメージングに容易に利用可能な空間分解能のためのラベルフリーの非侵襲的コントラストを提供し得る。例えば、生体組織からの自家蛍光信号は、組織の生化学的及び構造的組成に依存し、それを示し得る。

蛍光寿命測定は、蛍光体を取り巻く状態の定量的測定を提供し得る。状態の定量的測定は、検出又はコントラストに追加され得る。蛍光体の蛍光寿命は、蛍光体の周囲環境、例えばｐＨ又は温度に依存し得、蛍光寿命の値の変化は、蛍光体の周囲環境の変化を示し得る。例として、蛍光寿命イメージングでは、例えば生体組織中のサンプル（例えば、組織切片又は外科的切除）の局所的環境内の変化をマッピングし得る。内因性蛍光体の自家蛍光の蛍光寿命測定は、組織内の物理的及び代謝的変化を検出するために使用され得る。例えば、組織構造、形態学、酸化、ｐＨ、血管分布、細胞構造及び／又は細胞代謝状態の変化は、サンプルからの自家蛍光を測定し、測定された自家蛍光から寿命を特定することによって検出され得る。このような方法は、スクリーニング、画像誘導下生検（image-guided biopsies）若しくは手術及び／又は内視鏡検査等の臨床応用で使用され得る。幾つか実施形態において、本願の集積型光検出器は、例えば、手術器具等の臨床ツールに組み込まれて、蛍光寿命イメージングを実行し得る。測定された自家蛍光に基づいて蛍光寿命を特定することにより、ラベルフリーイメージング方式として臨床的数値が提供され、それにより、臨床医は、組織を迅速にスクリーニングし、裸眼で明らかでない小さい癌及び／又は前癌性病変を検出することができる。蛍光寿命イメージングは、健康な組織より長い蛍光寿命を有する光を放出する悪性細胞又は組織、例えば腫瘍又は癌細胞の検出及び描出に使用され得る。例えば、蛍光寿命イメージングは、光学的にアクセス可能な組織、例えば胃腸管、膀胱、皮膚又は手術中に露出する組織表面等での癌の検出に使用され得る。

幾つかの実施形態において、蛍光寿命は、異なる種類又は状態のサンプル間のコントラストを提供するために顕微鏡検査技術で使用され得る。蛍光寿命イメージング顕微鏡検査（FLIM : Fluorescence lifetime imaging microscopy）は、光パルスでサンプルを励起させ、それが減衰する間に蛍光信号を検出して寿命を特定し、結果として得られる画像内で減衰時間をマッピングすることによって行われ得る。このような顕微鏡画像では、画像内のピクセル値は、視野を収集する光検出器内の各ピクセルについて特定された蛍光寿命に基づき得る。

時間情報を使用するシーン又は物体のイメージング
前述のように、本願で説明される集積型光検出器は、科学的及び臨床的状況で使用され得、その場合、放出される光のタイミングが領域、物体又はサンプルの検出、定量化及び又は画像化に使用され得る。しかしながら、本明細書に記載の技術は、科学的及び臨床的応用に限定されず、なぜなら、集積型光検出器は、入射光子の到着時間に関する時間情報を利用し得る任意のイメージング用途に使用され得るためである。用途の一例は、飛行時間イメージングである。

飛行時間応用
幾つかの実施形態において、集積型光検出器は、飛行時間測定を含む、散乱又は反射光の時間プロファイルの測定に基づくイメージング技術で使用され得る。このような飛行時間測定では、光パルスが領域又はサンプル内に発出され得、散乱光が集積型光検出器によって検出され得る。散乱又は反射光は、個別の時間プロファイルを有し得、これは、その領域又はサンプルの特徴を示し得る。サンプルによる後方散乱光は、サンプル中のそれらの飛行時間によって検出され、分解され得る。このような時間プロファイルは、時間点像分布関数（TPSF : temporal point spread function）であり得る。時間プロファイルは、光パルスが放出された後の複数の期間にわたる積分強度を測定することによって取得され得る。光パルスの繰返し及び散乱光の蓄積は、その前のＴＰＳＦの全てが消失してから次の光パルスが生成されることを確実にする特定の速度で実行され得る。時間分解拡散光イメージング方式は、分光計による拡散光トモグラフィを含み得、光パルスは、赤外線でサンプル内のさらに深部の画像を取得し得る。このような時間分解拡散光イメージング方式は、人の頭部等の有機体又は有機体の一部内の腫瘍の検出に使用され得る。

追加的又は代替的に、飛行時間測定は、光速及び放出された光パルスと物体から反射された光の検出との間の時間に基づいて距離又は距離範囲を測定するために使用され得る。このような飛行時間方式は、様々な用途で使用され得、これは、カメラ、自動車の近接検出センサ、マン－マシンインタフェース、ロボット工学及びこのような技術によって収集される３次元情報を使用し得る他の用途を含む。

他の態様
本発明の各種の態様は、単独で、組合せで又は上記で説明した実施形態で具体的に論じられなかった様々な配置で使用され得るため、その用途において、前述の説明に記載され、図面に示された構成要素の詳細及び配置に限定されない。例えば、１つの実施形態で説明された態様は、他の実施形態で説明された態様と任意の方法で組み合わされ得る。

また、本発明は、方法として具現化され得、その一例を紹介した。方法の一部として行われる動作は、任意の適当な方法で順序付けられ得る。したがって、動作が、例示されたものと異なる順序で行われる実施形態が構成され得、これは、例示的な実施形態では逐次的な動作として示されていても、幾つかの動作を同時に実行することを含み得る。

特許請求の範囲において、請求項要素を修飾するために、例えば「第一の」、「第二の」、「第三の」等の順序を示す用語が使用される場合、これは、それ自体が１つの請求項要素の他の要素に対する優先性、先行性若しくは順序又は方法の行為が実行される時間的順序を黙示するのではなく、請求項要素を区別するために、単にある名称を有する１つの請求項要素を、同じ名称（ただし、順序を示す用語の使用を除く）を有する他の要素から区別するためのラベルとして使用される。順序を示す用語の使用は、他の要素を排除しようとするものではない。例えば、「第一の」及び「第二の」要素の列挙は、「第三の」要素又は追加的な要素の存在を排除しない。

また、本明細書で使用される表現法及び用語法は、説明を目的とし、限定的とみなされるべきではない。「包含する」、「含む」又は「有する」、「含有する」、「伴う」及びそれらの変化形は、それに続いて列挙された項目及びその均等物並びに追加的な項目も包含するものとする。

Claims (48)

1. 集積回路であって、
   ピクセルを備え、
   該ピクセルは、
   光検出領域と、
   前記光検出領域の外側の前記ピクセルの半導体領域内から電荷キャリアを廃棄するように構成されたドレインと、を含む、集積回路。
2. 前記ドレインは、
   前記ドレインが前記ピクセルの動作電圧範囲内の電圧でバイアスされるとき、前記ドレインが前記光検出領域から電荷キャリアを引き出さないように構成されている、請求項１に記載の集積回路。
3. 前記ドレインは、固定電圧に維持される、請求項１又は２に記載の集積回路。
4. 前記ドレインの電圧は、可変である、請求項１～３の何れか一項に記載の集積回路。
5. 前記ドレインは、半導体領域を含む、請求項１～４の何れか一項に記載の集積回路。
6. 前記半導体領域と接触する導電コンタクトをさらに含む請求項５に記載の集積回路。
7. 前記導電コンタクトは、金属プラグである、請求項６に記載の集積回路。
8. 前記導電コンタクトは、平面視において前記ドレインの区域の外側に延在しない、請求項６又は７に記載の集積回路。
9. 前記半導体領域は、ドープされている、請求項５に記載の集積回路。
10. 前記半導体領域は、ｎ型にドープされている、請求項９に記載の集積回路。
11. ｎ型にドープされている前記半導体領域の下において、ｐ型にドープされている第二の半導体領域をさらに含む、請求項１０に記載の集積回路。
12. 前記半導体領域は、前記光検出領域から離間される、請求項１～１１の何れか一項に記載の集積回路。
13. 前記ドレインは、第一のドレインであり、及び前記ピクセルは、第二のドレインをさらに含む、請求項１～１２の何れか一項に記載の集積回路。
14. 前記第一のドレインは、前記光検出領域の第一の側にあり、及び前記第二のドレインは、前記光検出領域の第二の側にある、請求項１３に記載の集積回路。
15. 前記ピクセルは、第三のドレインをさらに含む、請求項１３又は１４に記載の集積回路。
16. 前記第三のドレインは、前記ピクセルの読出し領域内にある、請求項１５に記載の集積回路。
17. 前記第三のドレインは、前記光検出領域からキャリアを廃棄するように構成されている、請求項１５又は１６に記載の集積回路。
18. 前記ドレインは、ｐｎ接合又はショットキー接合を含む、請求項１～１７の何れか一項に記載の集積回路。
19. 前記ドレインは、前記光検出領域の空乏領域と重なる空乏領域を形成する、請求項１～１８の何れか一項に記載の集積回路。
20. 前記ドレインは、ピクセル回路構成又は１つ若しくは複数のドープ領域の下の電荷キャリアを回収及び廃棄するように構成されている、請求項１～１９の何れか一項に記載の集積回路。
21. 前記ドレインは、第一のドレインであり、及び前記集積回路は、第二のドレインをさらに含み、前記第二のドレインは、前記光検出領域からキャリアを廃棄するように構成されている、請求項１～２０の何れか一項に記載の集積回路。
22. 集積回路であって、
    ピクセルを備え、
    前記ピクセルは、
    光検出領域と、
    前記光検出領域から電荷キャリアを廃棄するように構成されたドレインと、を含み、
    前記ドレインは、半導体領域を含み、及び前記半導体領域は、金属コンタクトによって接触される、集積回路。
23. 前記半導体領域は、前記光検出領域と接触する、請求項２２に記載の集積回路。
24. 前記半導体領域は、ドープされている、請求項２２又は２３に記載の集積回路。
25. 前記半導体領域は、前記半導体領域のドーピング型と反対のドーピング型の第二の半導体領域によって光検出領域から分離される、請求項２４に記載の集積回路。
26. 前記ドレインは、前記ドレインが前記光検出領域から電荷キャリアを引き出すときに第一の電圧であるように制御され、且つ前記ドレインが前記光検出領域から電荷キャリアを引き出さないときに第二の電圧であるように制御される、請求項２２～２５の何れか一項に記載の集積回路。
27. 前記ドレインは、前記ドレインが前記光検出領域から電荷キャリアを廃棄しないとき、前記光検出領域と前記ドレインとの間に電位障壁を生成するように構成されている、請求項２２～２６の何れか一項に記載の集積回路。
28. 前記金属コンタクトは、平面視において前記ドレインの区域の外側に延在しない、請求項２２～２７の何れか一項に記載の集積回路。
29. 前記金属コンタクトと前記ドレインとの間にシリサイド材料をさらに含む請求項２２～２８の何れか一項に記載の集積回路。
30. 前記金属コンタクトと前記ドレインとの間の電気経路内にポリシリコンがない、請求項２２～２９の何れか一項に記載の集積回路。
31. 集積回路であって
    ピクセルを備え、
    前記ピクセルは、
    光検出領域と、
    前記光検出領域から電荷キャリアを廃棄するように構成されたドレインと、を含み、
    前記ドレインは、半導体領域を含み、前記半導体領域への電気接触は、ポリシリコン電極を含まない導電経路を通してなされる、集積回路。
32. 前記半導体領域は、前記光検出領域と接触する、請求項３１に記載の集積回路。
33. 前記半導体領域は、ドープされている、請求項３１又は３２に記載の集積回路。
34. 前記半導体領域は、前記半導体領域のドーピング型と反対のドーピング型の第二の半導体領域によって光検出領域から分離される、請求項３３に記載の集積回路。
35. 前記ドレインは、前記ドレインが前記光検出領域から電荷キャリアを引き出すときに第一の電圧であるように制御され、且つ前記ドレインが前記光検出領域から電荷キャリアを引き出さないときに第二の電圧であるように制御される、請求項３１～３４の何れか一項に記載の集積回路。
36. 前記ドレインは、前記ドレインが前記光検出領域から電荷キャリアを廃棄しないとき、前記光検出領域と前記ドレインとの間に電位障壁を生成するように構成されている、請求項３１～３５の何れか一項に記載の集積回路。
37. 前記電気接触は、平面視において前記ドレインの区域の外側に延在しない金属コンタクトによってなされる、請求項３１～３６の何れか一項に記載の集積回路。
38. 集積回路であって、
    ピクセルを備え、
    前記ピクセルは、
    光検出領域と、
    不要な電荷キャリアを回収及び排出するように構成されたフォトダイオードと、を含む、集積回路。
39. 前記フォトダイオードは、第一のフォトダイオードであり、及び前記光検出領域は、第二のフォトダイオードを含む、請求項３８に記載の集積回路。
40. 前記第一及び第二のフォトダイオードは、同じドーピングプロファイルを有する、請求項３９に記載の集積回路。
41. 前記第一及び第二のフォトダイオードは、ピン留めフォトダイオードである、請求項３９又は４０に記載の集積回路。
42. 前記光検出領域は、前記光検出領域から電荷保存領域に電荷キャリアを転送するためのゲートを含む、請求項３８～４１の何れか一項に記載の集積回路。
43. 前記光検出領域は、第一の光検出領域であり、及び前記フォトダイオードは、前記第一の光検出領域と第二の光検出領域との間にある、請求項３８～４２の何れか一項に記載の集積回路。
44. 前記フォトダイオードは、前記第一及び第二の光検出領域間から不要な電荷キャリアを回収及び排出するように構成されている、請求項４３に記載の集積回路。
45. 集積回路を製造する方法であって、
    ピクセルであって、光検出領域と、前記光検出領域の外側の前記ピクセルの半導体領域内から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップを備える方法。
46. 集積回路を製造する方法であって、
    ピクセルであって、光検出領域と、前記光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップと、
    前記ドレインと接触する金属コンタクトを形成するステップと、を備える方法。
47. 集積回路を製造する方法であって、
    ピクセルであって、光検出領域と、前記光検出領域から電荷キャリアを廃棄するように構成されたドレインとを含むピクセルを形成するステップと、
    ポリシリコン電極を含まない導電経路を通して前記ドレインを電気的に接触させるステップと、を備える方法。
48. 集積回路を製造する方法であって、
    ピクセルであって、光検出領域と、不要な電荷キャリアを回収及び排出するように構成されたフォトダイオードとを含むピクセルを形成するステップを備える方法。

Images