JP2023179206A - Power supply device and image forming device - Google Patents
Power supply device and image forming device Download PDFInfo
- Publication number
- JP2023179206A JP2023179206A JP2022092369A JP2022092369A JP2023179206A JP 2023179206 A JP2023179206 A JP 2023179206A JP 2022092369 A JP2022092369 A JP 2022092369A JP 2022092369 A JP2022092369 A JP 2022092369A JP 2023179206 A JP2023179206 A JP 2023179206A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- mode
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007423 decrease Effects 0.000 claims abstract description 39
- 230000004044 response Effects 0.000 claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 22
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 230000001629 suppression Effects 0.000 claims description 2
- 230000006870 function Effects 0.000 description 30
- 238000009499 grossing Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 230000005856 abnormality Effects 0.000 description 5
- 108091008695 photoreceptors Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
Description
本発明は、電源装置および画像形成装置に関する。 The present invention relates to a power supply device and an image forming apparatus.
電源と負荷との間に接続され、負荷に供給する電源をオンまたはオフする半導体スイッチを有する電源装置が知られている。この種の電源装置では、負荷への出力電流と半導体スイッチをオンした後の経過時間に応じて半導体スイッチを制御することで、半導体スイッチが保護される(例えば、特許文献1参照)。 2. Description of the Related Art A power supply device is known that includes a semiconductor switch that is connected between a power supply and a load and turns on or off the power supplied to the load. In this type of power supply device, the semiconductor switch is protected by controlling the semiconductor switch according to the output current to the load and the elapsed time after the semiconductor switch is turned on (for example, see Patent Document 1).
しかしながら、半導体スイッチのゲート電圧を、半導体スイッチをオフするレベルに設定するまでに掛かるゲートの放電時間によっては、半導体スイッチを含む電源装置を誤動作または故障から保護できないおそれがある。 However, depending on the gate discharge time required to set the gate voltage of the semiconductor switch to a level that turns off the semiconductor switch, there is a possibility that the power supply device including the semiconductor switch cannot be protected from malfunction or failure.
上記の課題に鑑み、本発明は、第1トランジスタがオフする場合の第1トランジスタのゲートの放電時間を適切に制御することで、電源装置を保護することを目的とする。 In view of the above problems, an object of the present invention is to protect a power supply device by appropriately controlling the discharge time of the gate of the first transistor when the first transistor is turned off.
上記技術的課題を解決するため、本発明の一形態の電源装置は、第1モードおよび第2モードにかかわりなく入力電圧に応じて第1電圧を生成する第1コンバータ部と、前記第1モード中にオンして前記第1電圧を第2電圧として出力し、前記第2モード中にオフして前記第2電圧の出力を停止する第1トランジスタと、前記第1モード中に第3電圧を生成し、前記第2モード中に第3電圧の生成を停止する第2コンバータ部と、前記第2電圧の出力中、前記第3電圧の低下に応じて前記第1トランジスタのゲートに接続される放電経路を導通させて前記第1トランジスタをオフし、前記第2電圧の出力の停止中、前記第3電圧の低下に応じた前記放電経路の導通を抑制するゲート制御部と、を有することを特徴とする。 In order to solve the above technical problem, a power supply device according to one embodiment of the present invention includes: a first converter section that generates a first voltage according to an input voltage regardless of the first mode and the second mode; a first transistor that is turned on during the mode to output the first voltage as a second voltage, and turned off during the second mode to stop outputting the second voltage; and a first transistor that outputs the first voltage as a second voltage during the second mode; a second converter unit that generates a third voltage and stops generating a third voltage during the second mode; and a second converter unit that is connected to the gate of the first transistor in response to a decrease in the third voltage while outputting the second voltage. and a gate control unit that makes the discharge path conductive, turns off the first transistor, and suppresses conduction of the discharge path in response to a decrease in the third voltage while outputting the second voltage is stopped. Features.
第1トランジスタがオフする場合の第1トランジスタのゲートの放電時間を適切に制御することで、電源装置を保護することができる。 By appropriately controlling the discharge time of the gate of the first transistor when the first transistor is turned off, the power supply device can be protected.
以下、図面を用いて実施形態を説明する。以下では、電圧が伝達される電圧線には、電圧名と同じ符号を使用し、信号が伝達される信号線には、信号名と同じ符号を使用する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 Hereinafter, embodiments will be described using the drawings. In the following, the same symbols as the voltage names are used for voltage lines through which voltages are transmitted, and the same symbols as the signal names are used for signal lines through which signals are transmitted. In each drawing, the same components are given the same reference numerals, and redundant explanations may be omitted.
図1は、本発明の一実施形態に係る電源装置の一例を示す回路ブロック図である。図1に示す電源装置100は、商用電源等の交流電源ACから供給される交流電圧Vinを使用して複数種の直流電圧DC5X、DC5、DC24を生成して負荷に出力する機能を有する。直流電圧DC5Xは、第1電圧の一例であり、例えば5Vである。直流電圧DC5は、第2電圧の一例であり、例えば5Vである。直流電圧DC24は、第3電圧の一例であり、例えば24Vである。
電源装置100は、平滑部20、コンバータ部30、電力供給部40、コンバータ部50、放電部60、トランジスタQ1、Q2、抵抗素子R1、R2、R3、ダイオードD1、D2およびコンデンサC2を有する。特に限定されないが、例えば、トランジスタQ1、Q2は、nチャネル型の絶縁ゲート電界効果トランジスタである。コンバータ部30は、第1コンバータ部の一例であり、コンバータ部50は、第2コンバータ部の一例である。
FIG. 1 is a circuit block diagram showing an example of a power supply device according to an embodiment of the present invention. The
平滑部20は、交流電圧Vinを全波整流するダイオードブリッジDBと、全波整流した電圧を平滑化するコンデンサC1とを有し、平滑化により生成した直流電圧を出力する。コンバータ部30は、平滑部20から出力される直流電圧から直流電圧DC5Xを生成する。
The
電力供給部40は、省エネ信号ECOが通常モードを示す場合、コンバータ部30から受ける定電圧をコンバータ部50に供給する。電力供給部40は、省エネ信号ECOが省エネルギーモードを示す場合、コンバータ部30から受ける定電圧のコンバータ部50への供給を停止する。通常モードは、第1モードの一例であり、省エネルギーモードは、第2モードの一例である。例えば、省エネ信号ECOは、通常モード中にロウレベルに設定され、省エネルギーモード中にハイレベルに設定される。以下では、省エネルギーモードは、省エネモードとも称される。
The
コンバータ部50は、電力供給部40から定電圧を受けている間に動作し、平滑部20から出力される直流電圧から直流電圧DC24を生成する。コンバータ部50は、電力供給部40から定電圧を受けない場合、直流電圧DC24の生成動作を停止する。すなわち、コンバータ部50は、通常モード中に直流電圧DC24を生成し、省エネモード中に直流電圧DC24の生成を停止する。
トランジスタQ1のゲートは、抵抗素子R1、R2およびダイオードD2を介して直流電圧線DC24に接続される。ダイオードD2は、アノードが直流電圧線DC24に接続され、カソードが抵抗素子R2に接続される。トランジスタQ1のドレインは直流電圧線DC5Xに接続され、トランジスタQ1のソースは、直流電圧線DC5に接続される。トランジスタQ1は、ゲートでハイレベルを受けているときにオンし、直流電圧線DC5Xを直流電圧線DC5に接続して、直流電圧DC5を生成する。例えば、トランジスタQ1は、コンバータ部50が直流電圧DC24を生成したことに基づいてオンし、直流電圧DC24が生成されている間にオンし続ける。
The gate of transistor Q1 is connected to DC voltage line DC24 via resistance elements R1, R2 and diode D2. The diode D2 has an anode connected to the DC voltage line DC24 and a cathode connected to the resistance element R2. The drain of transistor Q1 is connected to DC voltage line DC5X, and the source of transistor Q1 is connected to DC voltage line DC5. Transistor Q1 turns on when receiving a high level at its gate, connects DC voltage line DC5X to DC voltage line DC5, and generates DC voltage DC5. For example, transistor Q1 is turned on based on
トランジスタQ1は、ゲートでロウレベルを受けているときにオフし、直流電圧線DC5Xと直流電圧線DC5との接続を遮断し、直流電圧DC5の生成を停止する。例えば、トランジスタQ1は、コンバータ部50が直流電圧DC24の生成を停止したことに基づいてオフし、直流電圧DC24の生成が停止されている間にオフし続ける。トランジスタQ1は、第1トランジスタの一例である。
Transistor Q1 turns off when receiving a low level at its gate, cuts off the connection between DC voltage line DC5X and DC voltage line DC5, and stops generating DC voltage DC5. For example, transistor Q1 is turned off based on
電源装置100は、交流電圧Vinを受けている間、直流電圧DC5Xを常時出力する。電源装置100は、交流電圧Vinを受けている間で通常モード中に直流電圧DC24を出力し、トランジスタQ1をオンさせることで直流電圧DC5を出力する。電源装置100は、交流電圧Vinを受けている間で省エネモード中に直流電圧DC24、DC5の出力を停止する。
The
このように、電源装置100は、通常モード中、コンバータ部30が生成する直流電圧を2系統に分岐して直流電圧DC5X、DC5として出力する。例えば、直流電圧DC5Xを動作電源として受ける負荷は、動作モードを制御するために常時動作する制御回路を有する。例えば、直流電圧DC5を動作電源として受ける負荷は、通常モード中のみ動作する制御回路を有する。例えば、直流電圧DC24を動作電源として受ける負荷は、通常モード中のみ動作する駆動機構等を有する。
In this manner, during the normal mode,
コンデンサC2、抵抗素子R3およびトランジスタQ2は、抵抗素子R1、R2の接続ノードであるノードND1と接地線VSSとの間に並列に接続される。トランジスタQ2は、通常モード中、ゲートでロウレベルの省エネ信号ECOを受けてオフする。トランジスタQ2は、省エネモード中、ゲートでハイレベルの省エネ信号ECOを受けてオンし、ノードND1およびトランジスタQ1のゲートを接地線VSSに接続する。 Capacitor C2, resistance element R3, and transistor Q2 are connected in parallel between node ND1, which is a connection node between resistance elements R1 and R2, and ground line VSS. During the normal mode, transistor Q2 receives a low-level energy saving signal ECO at its gate and is turned off. During the energy saving mode, transistor Q2 is turned on upon receiving a high-level energy saving signal ECO at its gate, and connects node ND1 and the gate of transistor Q1 to ground line VSS.
例えば、省エネ信号ECOは、直流電圧DC5Xを受けて動作モードを制御するために動作する制御回路により生成され、電源装置100に出力される。電源装置100は、省エネモード中、コンバータ部50の動作を停止し、コンバータ部30から負荷への直流電圧DC5の供給を停止する。また、電源装置100が搭載されるシステムは、省エネモード中、直流電圧DC5、DC24を受ける負荷の動作を停止する。
For example, the energy saving signal ECO is generated by a control circuit that receives the direct current voltage DC5X and operates to control the operation mode, and is output to the
これにより、省エネモード中、電源装置100およびシステムの消費電力が低減される。このように、電源装置100は、省エネ信号ECOの論理レベルに応じて、直流電圧DC5Xのみ出力する消費電力の小さい省エネ状態と、直流電圧DC5X、DC5、DC24の全てを出力する消費電力の大きい稼働状態とに切り替えることができる。
This reduces the power consumption of the
放電部60は、ノードND1と直流電圧線DC24との間に直列に接続されるダイオードD1およびトランジスタTr1(NPN型バイポーラトランジスタ)を有する。ダイオードD1は、アノードがノードND1に接続され、カソードがトランジスタTr1のコレクタに接続される。ダイオードD1およびトランジスタTr1は、ノードND1(すなわち、トランジスタQ1のゲート)と直流電圧線DC24との間に形成される放電経路の一例である。
The
トランジスタTr1のベースは、直流電圧線DC5に接続される。トランジスタTr1は、直流電圧DC5が正常値(例えば、5V)の場合にオンする。これにより、トランジスタQ1のゲートから直流電圧線DC24への放電経路が導通される。 The base of the transistor Tr1 is connected to a DC voltage line DC5. The transistor Tr1 is turned on when the direct current voltage DC5 is a normal value (eg, 5V). As a result, the discharge path from the gate of transistor Q1 to DC voltage line DC24 is made conductive.
例えば、コンバータ部50が、直流電圧DC24を正常に生成している場合、トランジスタQ1のゲートおよびノードND1は、抵抗素子R3の抵抗値を抵抗素子R2の抵抗値よりも十分大きく設定することで、直流電圧DC24に設定されるため、放電部60による放電は行われない。
For example, when the
直流電圧DC5が正常値のときにコンバータ部50が動作を停止し、直流電圧DC24が接地電圧VSSに向けて低下した場合、放電部60を介した放電により、トランジスタQ1のゲート電圧は急速に低下する(放電機能の有効状態)。これにより、トランジスタQ1はオフし、直流電圧DC5の生成は停止される。
When the
直流電圧線DC5が短絡により0Vになった場合、トランジスタTr1はオフし、放電部60によるトランジスタQ1のゲートと直流電圧線DC24との放電経路は遮断される(放電機能の無効状態)。
When the DC voltage line DC5 becomes 0V due to a short circuit, the transistor Tr1 is turned off, and the discharge path between the gate of the transistor Q1 and the DC voltage line DC24 by the
このように、放電部60は、直流電圧DC5の生成状態に応じて、トランジスタQ1のゲートの放電経路を有効または無効に切り替える機能を有する。放電部60は、直流電圧DC5の出力中、直流電圧DC24の低下に応じてトランジスタQ1のゲートを放電させてトランジスタQ1をオフするゲート制御部の一例である。また、放電部60は、直流電圧DC5の出力の停止中、直流電圧DC24の低下に応じたトランジスタQ1のゲートの放電を抑制するゲート制御部の一例である。
In this way, the
図2は、図1のコンバータ部30、50の一例を示す回路ブロック図である。コンバータ部30は、トランスT1と、トランジスタQ3と、パルス幅決定部32および電流検出部33を含む制御部31と、定電圧生成部34と、出力フィードバック部35と、平滑部36とを有し、フライバックコンバータとして動作する。
FIG. 2 is a circuit block diagram showing an example of the
制御部31は、トランスT1の補助巻き線からの電力を受けて動作する。制御部31の電流検出部33は、トランスT1の1次側の電流を検出する。出力フィードバック部35は、トランスT1の2次側の出力電圧を制御部31にフィードバックする。
The
制御部31は、1次側の電流検出結果と2次側の出力電圧のフィードバック結果とに基づいて、トランジスタQ3への印加電圧のパルス幅をパルス幅決定部32により決定する。また、制御部31は、電流検出部33が閾値を超える電流を検出した場合、パルス幅を0にすることで、トランジスタQ3のスイッチング動作を停止する。さらに、制御部31は、電流検出部33が閾値を超える電流を検出している時間が一定時間を経過した場合、ラッチ停止する。
The
コンバータ部50は、制御部51および主回路52を有する。制御部51は、通常モード中、コンバータ部30のトランス補助巻き線からの電力を電力供給部40を介して受けることで動作し、主回路52の動作を制御する。主回路52は、制御部51による制御を受け、平滑部20から出力される直流電圧を使用して直流電圧DC24を生成する。
制御部51は、例えば、主回路52が生成する直流電圧DC24を分圧した電圧が参照電圧に近づくように主回路52をフィードバック制御する。なお、省エネモード中、電力供給部40からの電力の供給が停止される制御部51は、動作を停止する。このため、省エネモード中、制御部51による主回路52のフィードバック制御は停止され、主回路52による直流電圧DC24の生成は停止される。
For example, the
図3は、他の電源装置の一例を示す回路ブロック図である。図1と同一または同様の要素については、詳細な説明は省略する。図3に示す電源装置200は、平滑部20、コンバータ部30、電力供給部40、コンバータ部50、トランジスタQ1、Q2、抵抗素子R1、R2、R3、ダイオードD2、コンデンサC2、電流検出部70および停止部80を有する。電源装置200において、電流検出部70および停止部80を除く構成および接続関係は、図1の放電部60を持たないことを除き、図1の電源装置100と同様である。
FIG. 3 is a circuit block diagram showing an example of another power supply device. Detailed description of elements that are the same or similar to those in FIG. 1 will be omitted. The
電流検出部70は、直流電圧線DC5に接続され、トランジスタQ1の出力電流を検出する。停止部80は、トランジスタQ1がオンされてから所定時間が経過するまでトランジスタQ1のゲート電圧の制御を保留する機能を有する。しかしながら、電源装置200は、直流電圧DC24の停止時にトランジスタQ1のゲートの放電時間を制御しない。このため、例えば、交流電圧Vinの瞬断が発生したときにトランジスタQ1のゲート電圧を迅速に低下させられない場合、コンバータ部30がラッチ停止するおそれがある。
The
図4は、図1の電源装置100および図3の電源装置200の動作の一例を示すタイミング図である。図4は、交流電圧Vinの瞬断が発生したときの動作を示している。
FIG. 4 is a timing chart showing an example of the operation of the
電源装置100では、交流電圧Vinの瞬断が発生すると、平滑部20から出力される直流電圧(入力電圧)が低下する。これに伴い、コンバータ部50からの直流電圧DC24の出力が停止され、直流電圧DC24が接地電圧VSSに向けて低下する(図4(a))。
In the
瞬断の発生時に、トランジスタQ1は、直流電圧DC5を出力しており、放電部60のトランジスタTr1は、オンしている(図4(b))。このため、直流電圧DC24の低下に追従してダイオードD1に電流を流すことができ、トランジスタQ1のゲート電圧を急速に低下させてトランジスタQ1を直ちにオフすることができる(図4(c))。トランジスタQ1のオフにより、直流電圧DC5は接地電圧VSSまで低下する(図4(d))。
When the instantaneous interruption occurs, the transistor Q1 is outputting a direct current voltage DC5, and the transistor Tr1 of the
トランジスタQ1がオフすることにより、コンバータ部30の出力と直流電圧線DC5との接続が遮断され、コンバータ部30の出力に接続される負荷は小さくなる。このため、コンバータ部30は、交流電圧Vinの瞬断が発生した状態でもラッチ停止することなく動作し続けることができる。すなわち、コンバータ部30は、瞬断の発生時にも正常な直流電圧DC5Xを出力し続けることができる(図4(e))。コンバータ部30の出力電流は、コンバータ部30の出力に接続される負荷が小さくなるため減少する(図4(f))。
By turning off transistor Q1, the connection between the output of
瞬断の解消により交流電圧Vinの振幅が元に戻り、コンバータ部50は、直流電圧DC24の生成を再開する(図4(g))。直流電圧DC24の上昇に伴い、トランジスタQ1のゲート電圧が上昇し、トランジスタQ1がオンする(図4(h))。これにより、直流電圧DC5の出力が再開される(図4(i))。トランジスタQ1のオンにより、コンバータ部30の出力に接続される負荷が大きくなるため、コンバータ部30の出力電流は増加する(図4(j))。そして、コンバータ部30は、正常な状態に戻る。
As the instantaneous interruption is resolved, the amplitude of the alternating current voltage Vin returns to its original level, and the
このように、直流電圧DC5の電圧値に応じてオンまたはオフするトランジスタTr1を含む放電部60を電源装置100に設けることで、瞬断の発生時にトランジスタQ1を迅速にオフすることができる。これにより、コンバータ部30の出力負荷が軽減されるため、ラッチ停止による過剰な保護を抑制することができ、瞬断の解消後、直流電圧DC24、DC5の生成を再開することができる。
In this way, by providing the
電源装置200では、電源装置100と同様に、交流電圧Vinの瞬断が発生すると、平滑部20から出力される直流電圧(入力電圧)が低下する。これに伴い、コンバータ部50が直流電圧DC24の出力を停止し、直流電圧DC24が接地電圧VSSまで低下する(図4(k))。
In the
電源装置200は、図1の放電部60を持たないため、トランジスタQ1のゲート電圧を急峻に低下させる放電経路がない。このため、直流電圧DC24が接地電圧VSSまで低下してもトランジスタQ1のゲート電圧は徐々に低下し、瞬断の発生中にトランジスタQ1はオフしない(図4(l))。
Since the
トランジスタQ1のオン状態が維持されるため、コンバータ部30は、出力に接続される負荷が大きい状態、かつ入力電圧が低い状態で動作し続ける。このため、コンバータ部30の1次側の電流も大きくなり、コンバータ部30はラッチ停止する。
Since the transistor Q1 is maintained in the on state, the
ラッチ停止によりコンバータ部30は、直流電圧DC5Xの生成を停止する(図4(m))。直流電圧DC5の生成の停止により、直流電圧DC5の出力も停止される(図4(n))。そして、コンバータ部30の出力電流はゼロになる(図4(o))。ラッチ停止状態は、瞬断が解消した後も続くため、電源装置200の全系統が停止したままとなってしまう。
Due to the latch stop, the
なお、電源装置200において、コンバータ部30の出力に接続された負荷が軽い場合、ラッチ停止せず、瞬断の解消後に直流電圧DC5X、DC24、DC5の出力が復帰する場合もある。しかしながら、瞬断の発生時にトランジスタQ1がオフすることなくオン状態に維持されるため、瞬断後の起動シーケンスが通常と異なってしまう。
In addition, in the
例えば、通常の起動シーケンスでは、直流電圧DC5X、DC24、DC5の順に出力が開始されるが、瞬断の解消後は、直流電圧DC5X、DC5、DC24の順で出力が開始される。起動シーケンスが異なる場合、電源装置200が搭載されるシステムにおいて、予期せぬエラーが発生するおそれがある。
For example, in a normal startup sequence, output of DC voltages DC5X, DC24, and DC5 is started in this order, but after the momentary interruption is resolved, output is started in this order of DC voltages DC5X, DC5, and DC24. If the startup sequences are different, an unexpected error may occur in the system in which the
図5は、図1の電源装置100の動作の別の例を示すタイミング図である。図5は、直流電圧線DC5の短絡時に、放電部60による放電機能が無効状態にされたときの動作を示している。図5のかぎ括弧内に示す動作タイミングは、直流電圧線DC5の短絡時に、放電部60による放電機能が有効状態であるとしたときの動作を示している。例えば、図5のかぎ括弧内は、図1の放電部60がトランジスタTr1を持たない場合の動作を示す。
FIG. 5 is a timing chart showing another example of the operation of the
コンバータ部30は、直流電圧DC5が接地電圧VSSまたは接地電圧VSSに近い電圧まで低下したことを、直流電圧DC5Xに基づいて検出することで、直流電圧線DC5の短絡の発生を検出する。コンバータ部30は、短絡を検出した場合、トランジスタQ3(図2)のスイッチング動作を停止する(図5(a))。これにより、コンバータ部30からコンバータ部50への電力供給が停止するため、コンバータ部50の動作が停止し、直流電圧DC24が接地電圧VSSまで低下する(図5(b))。
直流電圧線DC5の短絡により放電部60のトランジスタTr1は、ロウレベルに対応する電圧値の直流電圧DC5を受けてオフし、放電部60の放電機能は無効状態になる。このため、直流電圧線DC5の短絡時、トランジスタQ1のゲートは、直流電圧DC24が低下しても放電されない。トランジスタQ1のゲート電圧は、例えば、抵抗R1、R3から接地線VSSまでの経路を介して徐々に低下する(図5(c))。
Due to the short circuit of the DC voltage line DC5, the transistor Tr1 of the
コンバータ部30は、トランジスタQ1がオフするまでの間に、直流電圧DC5X(すなわち、直流電圧DC5)の低電圧(例えば、接地電圧VSS)が一定時間継続したことに基づいてラッチ停止する。すなわち、放電機能を無効状態に設定可能な放電部60を有する電源装置100は、短絡に対する電源装置100の保護機能を働かせることができる。このように、電源装置100に放電部60を設けるだけでなく、直流電圧DC5の出力状態に応じて放電機能の有効状態と無効状態を切り替えることで、電源装置100内のコンバータ部30等の回路を適切に保護することができる。
The
これに対して、かぎ括弧内に示すように、直流電圧線DC5の短絡時に、放電部60による放電機能が有効状態である場合、直流電圧線DC5の短絡時にトランジスタQ1のゲート電圧が直ちに接地電圧VSSに向けて低下する(図5(d))。これにより、トランジスタQ1は、コンバータ部30がラッチ停止する前にオフする。
On the other hand, as shown in the square brackets, when the discharge function by the
トランジスタQ1がオフすると、コンバータ部30と短絡箇所とは、トランジスタQ1により遮断される。このため、コンバータ部30は、直流電圧線DC5の短絡を検出しなくなり、トランジスタQ3のスイッチング動作を再開する(図5(e))。
When transistor Q1 is turned off,
トランジスタQ3のスイッチング動作の再開により、直流電圧DC5Xの生成が再開される(図5(f))。また、コンバータ部30からコンバータ部50への電力の供給が再開される。これにより、コンバータ部50は、直流電圧DC24の生成を再開する(図5(g))。直流電圧DC24の生成の再開により、直流電圧DC24の上昇に追従してトランジスタQ1のゲート電圧が上昇し、トランジスタQ1の閾値電圧VTを超えたときに、トランジスタQ1はオンする(図5(h))。
By restarting the switching operation of transistor Q3, generation of direct current voltage DC5X is restarted (FIG. 5(f)). Furthermore, the supply of power from
トランジスタQ1のオンにより、コンバータ部30と短絡箇所とがトランジスタQ1を介して接続される。これにより、コンバータ部30は、直流電圧線DC5の短絡を再び検出し、トランジスタQ3のスイッチング動作を停止する(図5(i))。以上の動作が繰り返されるため、コンバータ部30はラッチ停止することなく、繰り返し起動され、短絡に対する電源装置100の保護機能を働かせることができない。
Turning on transistor Q1 connects
以上、この実施形態では、直流電圧DC5の電圧値に応じてオンまたはオフするトランジスタTr1を含む放電部60が電源装置100に設けられる。これにより、放電機能の有効状態と無効状態を切り替えることができ、電源装置100内の回路を適切に保護することができる。すなわち、トランジスタQ1がオフする場合のトランジスタQ1のゲートの放電時間を適切に制御することで、電源装置100を保護することができる。
As described above, in this embodiment, the
例えば、放電部60を電源装置100に設けることで、瞬断の発生時にトランジスタQ1を迅速にオフすることができる。これにより、コンバータ部30の出力負荷が軽減するため、ラッチ停止による過剰な保護を抑制することができ、瞬断の解消後、直流電圧DC24、DC5の生成を再開することができる。
For example, by providing the
直流電圧線DC5が短絡した場合に、放電部60による放電機能を無効状態にすることで、コンバータ部30をラッチ停止させることができ、短絡に対する電源装置100の保護機能を働かせることができる。
When the DC voltage line DC5 is short-circuited, by disabling the discharge function of the
さらに、電源装置100が、トランジスタQ1がオンされてから所定時間が経過するまでトランジスタQ1のゲート電圧の制御を保留する機能を有する場合にも、放電部60を設けることにより、瞬断の発生時にトランジスタQ1を迅速にオフさせることができる。
Furthermore, even when the
図6は、本発明の別の実施形態に係る電源装置の一例を示す回路ブロック図である。上述した実施形態と同一または同様の要素については、同じ符号を付し、詳細な説明は省略する。図6に示す電源装置110は、図1の電源装置100に電圧検出部90およびトランジスタTr2(NPN型バイポーラトランジスタ)を追加している。トランジスタTr2は、第2トランジスタの一例である。
FIG. 6 is a circuit block diagram showing an example of a power supply device according to another embodiment of the present invention. Elements that are the same as or similar to those in the embodiment described above are given the same reference numerals, and detailed explanations are omitted. A
電圧検出部90は、直流電圧DC5が0Vより高い所定電圧以下であることを検出した場合(すなわち、短絡ではない低電圧を検出した場合)、トランジスタTr2をオンさせるベース電流をトランジスタTr2のベースに出力する。
When the
トランジスタTr2は、コレクタがノードND1および抵抗素子R1を介してトランジスタQ1のゲートに接続され、エミッタが接地されている。このため、直流電圧DC5が0Vより高い所定の電圧値以下になったとき、トランジスタQ1のゲートは接地され、トランジスタQ1はオフする。 The transistor Tr2 has a collector connected to the gate of the transistor Q1 via the node ND1 and the resistive element R1, and an emitter that is grounded. Therefore, when the direct current voltage DC5 becomes equal to or less than a predetermined voltage value higher than 0V, the gate of the transistor Q1 is grounded, and the transistor Q1 is turned off.
図7は、図6の電源装置110の動作の一例を示すタイミング図である。図7は、例えば、図2のコンバータ部50の制御部51等のフィードバック系の回路の異常によりコンバータ部50の出力異常が発生したときの動作を示している。出力異常が発生する前、直流電圧DC24、DC5(DC5X)は、正常に出力されている(図7(a)、(b))。また、電圧検出部90は、正常な直流電圧DC5を検出するため、トランジスタTr2のベースにベース電流を出力せず、トランジスタTr2はオフしている(図7(c))。
FIG. 7 is a timing diagram showing an example of the operation of the
この後、コンバータ部50の出力異常が発生し、例えば、直流電圧DC24が正常値と接地電圧VSSの中間値まで低下する(図7(d))。直流電圧DC24の低下により、トランジスタQ1のゲートから直流電圧線DC24に放電部60を介して電流が流れる。これにより、トランジスタQ1のゲート電圧は、直流電圧DC24の電圧値に向けて低下する(図7(e))。
After this, an abnormal output of the
トランジスタQ1のゲート電圧の低下によりトランジスタQ1は、非飽和領域で動作する(図7(f))。これにより、トランジスタQ1のドレイン、ソース間の電圧降下が大きくなるため、直流電圧DC5が低下する(図7(g))。電圧検出部90は、直流電圧DC5の低下(短絡ではない)を検出する。そして、電圧検出部90は、トランジスタTr2のベースにベース電流を出力し、トランジスタTr2をオンさせる(図7(h))。
Due to the decrease in the gate voltage of transistor Q1, transistor Q1 operates in a non-saturation region (FIG. 7(f)). As a result, the voltage drop between the drain and source of the transistor Q1 becomes large, so that the direct current voltage DC5 decreases (FIG. 7(g)). The
トランジスタTr2のオンにより、トランジスタQ1のゲート電圧が接地電圧VSSに向けて低下し、トランジスタQ1はオフする(図7(i))。トランジスタQ1のオフにより、直流電圧DC5の出力が停止される(図7(j))。これにより、トランジスタQ1が非飽和状態で動作し続けることを抑止することができ、トランジスタQ1を故障または破損から保護することができる。 By turning on the transistor Tr2, the gate voltage of the transistor Q1 decreases toward the ground voltage VSS, and the transistor Q1 turns off (FIG. 7(i)). By turning off the transistor Q1, the output of the direct current voltage DC5 is stopped (FIG. 7(j)). Thereby, it is possible to prevent the transistor Q1 from continuing to operate in a non-saturated state, and it is possible to protect the transistor Q1 from failure or damage.
これに対して、電源装置110が電圧検出部90およびトランジスタTr2を持たない場合、コンバータ部50の帰還系の異常により直流電圧DC24が低下した状態が続くと、トランジスタQ1のゲート電圧が低下した状態が継続するおそれがある。この場合、トランジスタQ1が非飽和領域で動作し続けるおそれがある。また、トランジスタQ1が非飽和領域で動作している間、トランジスタQ1のドレインとソース間の電圧降下により直流電圧DC5も低下する。この場合、トランジスタQ1の損失が増大し、トランジスタQ1が故障または破損するおそれがある。
On the other hand, when the
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。例えば、直流電圧DC5の電圧値に応じてオンまたはオフするトランジスタTr1を含む放電部60を電源装置110に設けることで、放電機能の有効状態と無効状態を切り替えることができ、電源装置110内の回路を適切に保護することができる。
As described above, in this embodiment as well, the same effects as in the above-described embodiment can be obtained. For example, by providing the
さらに、この実施形態では、電圧検出部90およびトランジスタTr2が電源装置110に設けられる。これにより、例えば、コンバータ部50の出力異常が発生した場合に、トランジスタQ1が非飽和状態で動作し続けることを抑止することができ、トランジスタQ1を故障または破損から保護することができる。
Furthermore, in this embodiment, the
図8は、図1の電源装置100および図6の電源装置110が搭載される画像形成装置の一例を示す全体構成図である。図8に示す画像形成装置1は、例えば、コピー機能、プリント機能、スキャナ機能およびファクシミリ機能等を有するデジタル複合機(MFP:Multi-Function Printer)である。画像形成装置1は、画像形成装置1の操作部のアプリケーション切り替えキー等により、コピー機能、プリント機能、スキャナ機能およびファクシミリ機能をそれぞれ実現する動作モードを相互に切り替えることが可能である。画像形成装置1は、コピー機能の選択時にはコピーモードとなり、プリント機能の選択時にはプリントモードとなり、スキャナ機能の選択時にはスキャナモードとなり、ファクシミリ機能の選択時にはファクシミリモードとなる。
FIG. 8 is an overall configuration diagram showing an example of an image forming apparatus in which the
また、画像形成装置1は、内部回路の状態に応じて、内部状態が通常モードまたは省エネモード(省電力モード)等に切り替わる。例えば、通常モードは、動作中モード(動作している状態)および待機モード(待機している状態)を有する。
Further, the internal state of the
例えば、動作中モードは、画像またはテキストデータ等を紙媒体等に印刷するコピーモードまたはプリントモードを含む。プリントモードは、ファクシミリモードにおいて受信データを紙媒体等に印刷する動作を含む。また、動作中モードは、原稿等をスキャンするスキャナモードまたはファクシミリモードにおける送受信動作を含む。内部回路の状態は、ユーザによる操作部の操作または画像形成装置1内での制御により切り替わる。
For example, the active mode includes a copy mode or a print mode in which images, text data, etc. are printed on a paper medium or the like. The print mode includes an operation of printing received data on a paper medium or the like in the facsimile mode. Furthermore, the active mode includes transmission and reception operations in a scanner mode for scanning a document or the like or in a facsimile mode. The state of the internal circuit is switched by the user's operation of the operating unit or by control within the
例えば、画像形成装置1は、自動原稿送り装置2(ADF:Auto Document Feeder)、画像読み取り装置3、書き込みユニット4、プリンタユニット5、操作パネル11、制御装置12および電源装置13を有する。
For example, the
電源装置13は、図1の電源装置100または図6の電源装置110である。電源装置13は、生成した直流電圧DC24をプリンタユニット5等の各種負荷に供給する。例えば、負荷として、各種モータ、感光体ドラム6を帯電させる帯電器および現像装置7の現像ローラ等がある。
The power supply device 13 is the
電源装置13は、生成した直流電圧DC5を制御装置12に搭載されるCPUおよびメモリ等の動作電源として制御装置12に供給する。電源装置13は、生成した直流電圧DC5Xを操作パネル11が接続される制御基板に搭載されるCPU(Central Processing Unit)およびメモリ等の動作電源として制御基板に常時供給する。
The power supply device 13 supplies the generated direct current voltage DC5 to the
プリンタユニット5は、感光体ドラム6、現像装置7、搬送ベルト8および定着装置9と、給紙トレイ10が収納される収納空間とを有する。自動原稿送り装置2、画像読み取り装置3、書き込みユニット4、プリンタユニット5および操作パネル11は、画像を形成する本体部の一例である。
The printer unit 5 includes a
プリンタユニット5は、画像情報に基づいて紙媒体等に転写するトナー像を作成する。プリンタユニット5は、画像を形成する画像形成部の一例である。以下、画像形成装置1での画像の形成の流れの一例として、動作モードがコピーモードに設定されている場合について簡単に説明する。
The printer unit 5 creates a toner image to be transferred onto a paper medium or the like based on the image information. The printer unit 5 is an example of an image forming section that forms an image. Hereinafter, as an example of the flow of image formation in the
コピーモードでは、コピーの対象である複数枚の原稿が自動原稿送り装置2にセットされ、あるいは、コピーの対象である原稿が画像読み取り装置3上にセットされる。操作パネル11に表示されるスタートボタンが押されると、自動原稿送り装置2は、原稿を1枚ずつ画像読み取り装置3に給送する。画像読み取り装置3は、自動原稿送り装置2から順に送られる原稿の各々または画像読み取り装置3にセットされた原稿の画像情報を読み取る。画像読み取り装置3により読み取られた画像情報は、例えば、制御装置12に搭載される画像処理部により処理される。
In the copy mode, a plurality of documents to be copied are set on the
書き込みユニット4は、画像処理部により処理された画像情報を光情報に変換する。感光体ドラム6は、感光体ドラム6に対向する位置に配置される帯電器により一様に帯電された後、書き込みユニット4により変換された光情報を含むレーザ光により露光される。露光により、感光体ドラム6上には静電潜像が形成される。現像装置7は、感光体ドラム6上の静電潜像を現像し、感光体ドラム6上にトナー像を形成する。搬送ベルト8は、トナー像を紙媒体等に転写する。定着装置9は、トナー像を紙媒体等に定着させる。そして、原稿の画像がコピーされた転写紙は、排出部から排出される。
The writing unit 4 converts the image information processed by the image processing section into optical information. The
例えば、上述した待機モード(=通常モード)は、コピーモードにおいて、スタートボタンが押されるまでの状態であり、動作中モード(=通常モード)は、スタートボタンが押されてから紙媒体等が排出されるまでの状態である。電源装置13が直流電圧DC24、DC5、DC5Xを生成する通常モードでは、モータ等の負荷は、直流電圧DC24を受けて動作または動作可能な状態である。 For example, the standby mode (=normal mode) mentioned above is the state until the start button is pressed in copy mode, and the operating mode (=normal mode) is the state from when the start button is pressed until paper media etc. are ejected. This is the state until the In the normal mode in which the power supply device 13 generates the DC voltages DC24, DC5, and DC5X, a load such as a motor operates or can operate upon receiving the DC voltage DC24.
動作中モードの終了後、画像形成装置1の状態は待機モードに戻り、待機モードが所定時間継続すると省エネモード(スリープ状態)になる。そして、電源装置13は、ハイレベルの省エネ信号ECOを受けて、直流電圧DC24、DC5の生成を停止する。省エネモード中に、操作パネル11が操作されると画像形成装置1の状態は待機モードに復帰する。この場合、電源装置13は、ロウレベルの省エネ信号ECOを受けて、直流電圧DC24、DC5の生成を再開する。
After the active mode ends, the state of the
操作パネル11は、ユーザの操作に応じた各種の入力を受け付けるとともに、操作パネル11の表示部に各種の情報を表示する。例えば、操作パネル11に表示される情報は、入力を受け付けた操作を示す情報、画像形成装置1の動作状況を示す情報、または、画像形成装置1の設定状態を示す情報などである。操作パネル11が接続される制御基板は、直流電圧DC5Xを受けて常時動作する。このため、操作パネル11は、通常モード中だけでなく、省エネモード中にも各種の入力を受け付けることができる。操作パネル11は、外部からの操作を受け付ける外部インタフェース部の一例である。
The
制御装置12は、内蔵するCPU等のコントローラに制御プログラムを実行させることで、プリンタユニット5の制御、通信の制御および操作パネル11への入力の制御等、画像形成装置1の全体の動作を制御する。そして、制御装置12は、画像処理プログラムまたはデータ処理プログラムを実行することで画像処理またはデータ処理を実施し、紙媒体等に転写する画像を形成する。制御装置12は、直流電圧DC5を受けて動作するため、省エネモード中に動作を停止する。
The
なお、図8では、図1に示す電源装置100または図6に示す電源装置110が、電源装置13として画像形成装置1に搭載される例が示されている。しかしながら、図1に示す電源装置100または図6に示す電源装置110は、複数種の直流電圧DC24、DC5、DC5Xが供給され、省エネモード中に直流電圧DC24、DC5が使用されない電子機器に搭載可能である。
Note that FIG. 8 shows an example in which the
本発明の態様は、例えば、以下の通りである。
<1>
第1モードおよび第2モードにかかわりなく、入力電圧に応じて第1電圧を生成する第1コンバータ部と、
前記第1モード中にオンして前記第1電圧を第2電圧として出力し、前記第2モード中にオフして前記第2電圧の出力を停止する第1トランジスタと、
前記第1モード中に第3電圧を生成し、前記第2モード中に第3電圧の生成を停止する第2コンバータ部と、
前記第2電圧の出力中、前記第3電圧の低下に応じて前記第1トランジスタのゲートに接続される放電経路をオンさせて前記第1トランジスタをオフし、前記第2電圧の出力の停止中、前記第3電圧の低下に応じた前記放電経路のオンを抑制するゲート制御部と、
を有することを特徴とする電源装置。
<2>
前記ゲート制御部は、前記第2電圧を出力する電圧線が短絡した場合、前記第3電圧の低下に応じた前記放電経路のオンを抑制すること
を特徴とする前記<1>に記載の電源装置。
<3>
前記第1電圧は、前記放電経路のオンの抑制によりオンし続ける前記第1トランジスタを介して前記第2電圧とともに低下し、
前記第1コンバータ部は、前記第1電圧の低下が一定時間継続したことに基づいてラッチ停止すること
を特徴とする前記<2>に記載の電源装置。
<4>
前記第2電圧の電圧値を検出する電圧検出部と、
前記第1トランジスタのゲートと接地線との間に接続され、前記電圧検出部が、前記第2電圧が接地電圧より高い所定電圧まで低下したことを検出したとき、前記第1トランジスタのゲートを接地する第2トランジスタと
を有することを特徴とする前記<1>ないし前記<3>のいずれかに記載の電源装置。
<5>
前記<1>ないし前記<4>のいずれかに記載の電源装置と、
前記第1モード中に前記第2電圧および前記第3電圧を使用して画像を形成する画像形成部と、
前記第2モード中に前記第1電圧を使用して外部からの操作を受け付ける外部インタフェース部と、
を有することを特徴とする画像形成装置。
Aspects of the present invention are, for example, as follows.
<1>
A first converter section that generates a first voltage according to an input voltage regardless of the first mode or the second mode;
a first transistor that is turned on during the first mode to output the first voltage as a second voltage, and turned off during the second mode to stop outputting the second voltage;
a second converter unit that generates a third voltage during the first mode and stops generating the third voltage during the second mode;
While outputting the second voltage, a discharge path connected to the gate of the first transistor is turned on to turn off the first transistor in response to a decrease in the third voltage, and while outputting the second voltage is stopped. , a gate control unit that suppresses turning on of the discharge path in response to a decrease in the third voltage;
A power supply device comprising:
<2>
The power supply according to <1>, wherein the gate control unit suppresses turning on of the discharge path in response to a decrease in the third voltage when a voltage line that outputs the second voltage is short-circuited. Device.
<3>
The first voltage decreases together with the second voltage through the first transistor, which remains on due to suppression of turning on of the discharge path,
The power supply device according to <2>, wherein the first converter unit latches and stops based on the fact that the first voltage continues to decrease for a certain period of time.
<4>
a voltage detection unit that detects the voltage value of the second voltage;
is connected between the gate of the first transistor and a ground line, and when the voltage detection unit detects that the second voltage has decreased to a predetermined voltage higher than the ground voltage, the gate of the first transistor is grounded. The power supply device according to any one of <1> to <3>, further comprising a second transistor.
<5>
The power supply device according to any one of <1> to <4> above,
an image forming unit that forms an image using the second voltage and the third voltage during the first mode;
an external interface unit that receives an external operation using the first voltage during the second mode;
An image forming apparatus comprising:
以上、各実施形態に基づき本発明の説明を行ってきたが、上記実施形態に示した要件に本発明が限定されるものではない。これらの点に関しては、本発明の主旨をそこなわない範囲で変更することができ、その応用形態に応じて適切に定めることができる。 Although the present invention has been described above based on each embodiment, the present invention is not limited to the requirements shown in the above embodiments. These points can be changed without detracting from the gist of the present invention, and can be determined appropriately depending on the application thereof.
1 画像形成装置
2 自動原稿送り装置
3 画像読み取り装置
4 書き込みユニット
5 プリンタユニット
6 感光体ドラム
7 現像装置
8 搬送ベルト
9 定着装置
10 給紙トレイ
11 操作パネル
12 制御装置
13 電源装置
20 平滑部
30 コンバータ部
31 制御部
32 パルス幅決定部
33 電流検出部
34 定電圧生成部
35 出力フィードバック部
36 平滑部
40 電力供給部
50 コンバータ部
51 制御部
52 主回路
60 放電部
70 電流検出部
80 停止部
90 電圧検出部
100、110、200 電源装置
AC 交流電源
D1、D2 ダイオード
DB ダイオードブリッジ
DC5、DC5X、DC24 直流電圧
ECO 省エネ信号
Q1、Q2、Q3 トランジスタ
T1 トランス
Tr1、Tr2 トランジスタ
Vin 交流電圧
1 Image forming
Claims (5)
前記第1モード中にオンして前記第1電圧を第2電圧として出力し、前記第2モード中にオフして前記第2電圧の出力を停止する第1トランジスタと、
前記第1モード中に第3電圧を生成し、前記第2モード中に第3電圧の生成を停止する第2コンバータ部と、
前記第2電圧の出力中、前記第3電圧の低下に応じて前記第1トランジスタのゲートに接続される放電経路を導通させて前記第1トランジスタをオフし、前記第2電圧の出力の停止中、前記第3電圧の低下に応じた前記放電経路の導通を抑制するゲート制御部と、
を有することを特徴とする電源装置。 a first converter section that generates a first voltage according to an input voltage regardless of the first mode and the second mode;
a first transistor that is turned on during the first mode to output the first voltage as a second voltage, and turned off during the second mode to stop outputting the second voltage;
a second converter unit that generates a third voltage during the first mode and stops generating the third voltage during the second mode;
While outputting the second voltage, a discharge path connected to the gate of the first transistor is made conductive in response to a decrease in the third voltage to turn off the first transistor, and while outputting the second voltage is stopped. , a gate control unit that suppresses conduction of the discharge path in response to a decrease in the third voltage;
A power supply device comprising:
を特徴とする請求項1に記載の電源装置。 The power supply device according to claim 1, wherein the gate control unit suppresses conduction of the discharge path according to a decrease in the third voltage when a voltage line that outputs the second voltage is short-circuited. .
前記第1コンバータ部は、前記第1電圧の低下が一定時間継続したことに基づいてラッチ停止すること
を特徴とする請求項2に記載の電源装置。 The first voltage decreases together with the second voltage through the first transistor that remains on due to suppression of conduction of the discharge path,
The power supply device according to claim 2, wherein the first converter unit latches and stops based on the fact that the first voltage continues to decrease for a certain period of time.
前記第1トランジスタのゲートに接続され、前記電圧検出部が、前記第2電圧が接地電圧より高い所定電圧まで低下したことを検出したとき、前記第1トランジスタのゲートを接地する第2トランジスタと
を有することを特徴とする請求項1に記載の電源装置。 a voltage detection unit that detects the voltage value of the second voltage;
a second transistor connected to the gate of the first transistor, which grounds the gate of the first transistor when the voltage detection section detects that the second voltage has decreased to a predetermined voltage higher than a ground voltage; The power supply device according to claim 1, further comprising a power supply device.
前記第1モード中に前記第2電圧および前記第3電圧を使用して画像を形成する画像形成部と、
前記第2モード中に前記第1電圧を使用して外部からの操作を受け付ける外部インタフェース部と、
を有することを特徴とする画像形成装置。 The power supply device according to any one of claims 1 to 4,
an image forming unit that forms an image using the second voltage and the third voltage during the first mode;
an external interface unit that receives an external operation using the first voltage during the second mode;
An image forming apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022092369A JP2023179206A (en) | 2022-06-07 | 2022-06-07 | Power supply device and image forming device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022092369A JP2023179206A (en) | 2022-06-07 | 2022-06-07 | Power supply device and image forming device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023179206A true JP2023179206A (en) | 2023-12-19 |
Family
ID=89199460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022092369A Pending JP2023179206A (en) | 2022-06-07 | 2022-06-07 | Power supply device and image forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023179206A (en) |
-
2022
- 2022-06-07 JP JP2022092369A patent/JP2023179206A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9658681B2 (en) | Power supply system and image forming apparatus | |
US7523335B2 (en) | Job processing apparatus with power sequence responsive to detecting external job data signal | |
JP2014204573A (en) | Power source device and image forming apparatus | |
KR20120112210A (en) | Switching power supply | |
JP5101996B2 (en) | Switching power supply device and image forming apparatus equipped with the same | |
JP4172217B2 (en) | Power management device | |
JP4774349B2 (en) | DC power supply device and image forming apparatus | |
JP6406123B2 (en) | Voltage adjustment system and voltage adjustment method | |
JP2010256804A (en) | Image forming apparatus and high voltage generating power supply | |
JP2009042376A (en) | Image forming device | |
JP2023179206A (en) | Power supply device and image forming device | |
JP7318528B2 (en) | Power supply circuit and electronic equipment with power supply circuit | |
JP2017216822A (en) | Converter, and image forming apparatus including converter | |
JP7371485B2 (en) | Power supply device and image forming device | |
US11841659B2 (en) | Apparatus including power source unit controlling AC-DC converting unit based on a detected overcurrent state | |
JP7334548B2 (en) | Charging device and charging method | |
US11194279B2 (en) | Power supply and image forming apparatus incorporating same | |
JP5488647B2 (en) | Switching power supply device and image forming apparatus equipped with the same | |
JP2023105439A (en) | Information processing apparatus, image forming apparatus, control method for information processing apparatus, and control program for information processing apparatus | |
US20210247835A1 (en) | Image processing apparatus | |
JP2009080211A (en) | Image forming apparatus | |
JP5409267B2 (en) | DC-DC power supply apparatus and image forming apparatus | |
JP2007036810A (en) | Image forming apparatus | |
JP2019211584A (en) | Image forming apparatus and image forming method | |
JP2021020390A (en) | Image forming device |