JP2023178688A - Photoelectric conversion apparatus and equipment - Google Patents
Photoelectric conversion apparatus and equipment Download PDFInfo
- Publication number
- JP2023178688A JP2023178688A JP2022091512A JP2022091512A JP2023178688A JP 2023178688 A JP2023178688 A JP 2023178688A JP 2022091512 A JP2022091512 A JP 2022091512A JP 2022091512 A JP2022091512 A JP 2022091512A JP 2023178688 A JP2023178688 A JP 2023178688A
- Authority
- JP
- Japan
- Prior art keywords
- gate insulating
- insulating film
- photoelectric conversion
- conversion device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 120
- 239000004065 semiconductor Substances 0.000 claims abstract description 138
- 238000012546 transfer Methods 0.000 claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000000034 method Methods 0.000 claims abstract description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 46
- 230000003321 amplification Effects 0.000 claims description 38
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 38
- 238000012545 processing Methods 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 8
- 238000003860 storage Methods 0.000 claims description 7
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005375 photometry Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Description
本発明は光電変換装置、機器に関する。 The present invention relates to photoelectric conversion devices and equipment.
光電変換装置が備える画素のさらなる高密度化を実現するため、特許文献1には第1半導体基板に画素が備える光電変換部を設け、第2半導体基板に画素が備える画素回路を設ける。そして、この第1半導体基板と第2半導体基板とを積層することが特許文献1に記載されている。また、特許文献1には第1半導体基板が備える転送トランジスタのゲート絶縁膜の膜厚と、第2半導体基板が備える増幅トランジスタのゲート絶縁膜の膜厚とを互いに異ならせることが記載されている。 In order to further increase the density of pixels included in a photoelectric conversion device, Patent Document 1 provides a photoelectric conversion unit included in the pixels on a first semiconductor substrate, and a pixel circuit included in the pixels on a second semiconductor substrate. Patent Document 1 describes that the first semiconductor substrate and the second semiconductor substrate are stacked. Further, Patent Document 1 describes that the film thickness of the gate insulating film of the transfer transistor included in the first semiconductor substrate is made different from the film thickness of the gate insulating film of the amplification transistor included in the second semiconductor substrate. .
特許文献1に記載の技術において、第1半導体基板に形成されるゲート絶縁膜の比誘電率に関する検討が為されていない。 In the technique described in Patent Document 1, no study has been made regarding the dielectric constant of the gate insulating film formed on the first semiconductor substrate.
本開示は、第1半導体基板、第2半導体基板のそれぞれに設けられたゲート絶縁膜の比誘電率を最適化した技術の提供に関する。 The present disclosure relates to a technique for optimizing the dielectric constant of a gate insulating film provided on each of a first semiconductor substrate and a second semiconductor substrate.
本開示の一の態様は、第1面と、前記第1面に対向する第2面を備える第1半導体基板と、前記第2面から光を受ける光電変換部と、第1半導体領域と、前記第1面の側に設けられ、前記光電変換部の電荷を前記第1半導体領域に転送する転送ゲートと、前記第1面と前記転送ゲートとの間に設けられた第1ゲート絶縁膜とを有する第1部品と、前記第1部品に積層される部品であって、第3面と、前記第3面に対向する第4面を備える第2半導体基板と、前記第1半導体領域に接続されたゲートを有する増幅トランジスタと、前記ゲートと前記第3面との間に設けられた第2ゲート絶縁膜とを有する第2部品とを備え、前記第1ゲート絶縁膜の比誘電率と、前記第2ゲート絶縁膜の比誘電率が異なることを特徴とする光電変換装置である。 One aspect of the present disclosure includes: a first semiconductor substrate including a first surface and a second surface opposite to the first surface; a photoelectric conversion section that receives light from the second surface; a first semiconductor region; a transfer gate provided on the first surface side to transfer the charge of the photoelectric conversion section to the first semiconductor region; a first gate insulating film provided between the first surface and the transfer gate; a second semiconductor substrate that is stacked on the first component and has a third surface and a fourth surface opposite to the third surface; and a second semiconductor substrate that is connected to the first semiconductor region. a second component having a second gate insulating film provided between the gate and the third surface, the dielectric constant of the first gate insulating film; The photoelectric conversion device is characterized in that the second gate insulating films have different dielectric constants.
第1半導体基板、第2半導体基板のそれぞれに設けられたゲート絶縁膜の比誘電率を最適化することができる。 The dielectric constant of the gate insulating film provided on each of the first semiconductor substrate and the second semiconductor substrate can be optimized.
以下、図面を参照しながら各実施形態を説明する。 Each embodiment will be described below with reference to the drawings.
以下に述べる各実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、各実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、測距装置(焦点検出やTOF(Time Of Flight)を用いた距離測定等の装置)、測光装置(入射光量の測定等の装置)などがある。 In each of the embodiments described below, an imaging device will be mainly described as an example of a photoelectric conversion device. However, each embodiment is not limited to an imaging device, and can be applied to other examples of photoelectric conversion devices. For example, there are distance measuring devices (devices such as distance measurement using focus detection and TOF (Time of Flight)), photometry devices (devices such as measuring the amount of incident light), and the like.
また、以下に述べる実施形態中に記載される半導体領域、ウエルの導電型や注入されるドーパントは一例であって、実施形態中に記載された導電型、ドーパントのみに限定されるものでは無い。実施形態中に記載された導電型、ドーパントに対して適宜変更できるし、この変更に伴って、半導体領域、ウエルの電位は適宜変更される。 Furthermore, the conductivity types of semiconductor regions and wells and the implanted dopants described in the embodiments described below are merely examples, and are not limited to only the conductivity types and dopants described in the embodiments. The conductivity type and dopant described in the embodiments can be changed as appropriate, and the potentials of the semiconductor region and the well are changed as appropriate in accordance with this change.
なお、以下に述べる実施形態に記載されるトランジスタの導電型は一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施形態中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、トランジスタのゲート、ソース、ドレインの電位は適宜変更される。 Note that the conductivity types of transistors described in the embodiments described below are merely examples, and are not limited to only the conductivity types described in the examples. The conductivity types described in the embodiments can be changed as appropriate, and in accordance with this change, the potentials of the gate, source, and drain of the transistor are changed as appropriate.
例えば、スイッチとして動作させるトランジスタであれば、ゲートに供給する電位のローレベルとハイレベルとを、導電型の変更に伴って、実施例中の説明に対し逆転させるようにすればよい。また、以下に述べる実施例中に記載される半導体領域の導電型についても一例のものであって、実施例中に記載された導電型のみに限定されるものでは無い。実施例中に記載された導電型に対し、導電型は適宜変更できるし、この変更に伴って、半導体領域の電位は適宜変更される。 For example, in the case of a transistor operated as a switch, the low level and high level of the potential supplied to the gate may be reversed with respect to the description in the embodiments as the conductivity type is changed. Furthermore, the conductivity types of the semiconductor regions described in the Examples described below are also examples, and are not limited to only the conductivity types described in the Examples. The conductivity type described in the embodiments can be changed as appropriate, and the potential of the semiconductor region is changed as appropriate in accordance with this change.
また、以下の実施形態では、回路の素子同士の接続を述べることがある。この場合、注目する素子同士の間に別の素子が介在する場合であっても、特に断りのない限り、注目する素子同士は接続されているとして扱う。例えば、複数のノードを持つ容量素子Cの一方のノードに素子Aが接続され、他方のノードに素子Bが接続されているとする。このような場合であっても、素子A、素子Bは、特に断りのない限り、接続されているものとして扱う。 Furthermore, in the following embodiments, connections between circuit elements may be described. In this case, even if another element is interposed between the elements of interest, the elements of interest are treated as connected, unless otherwise specified. For example, assume that element A is connected to one node of a capacitive element C having a plurality of nodes, and element B is connected to the other node. Even in such a case, element A and element B are treated as connected unless otherwise specified.
本明細書に記載される配線、パッドなどの金属部材は、ある1つの元素の金属単体から構成されていても良いし、混合物(合金)であってもよい。例えば、銅配線として説明される配線は、銅の単体によって構成されていても良いし、銅を主に含み、他の成分をさらに含んだ構成であっても良い。また、例えば、外部の端子と接続されるパッドは、アルミニウムの単体から構成されていても良いし、アルミニウムを主に含み、他の成分をさらに含んだ構成であっても良い。ここに示した銅配線およびアルミニウムのパッドは一例であり、種々の金属に変更することができる。また、ここで示した配線およびパッドは光電変換装置において使用される金属部材の一例であり、他の金属部材にも適用されうる。 The metal members such as wiring and pads described in this specification may be made of a single metal of one element, or may be a mixture (alloy). For example, a wiring described as a copper wiring may be made of copper alone, or may contain mainly copper and further contain other components. Further, for example, a pad connected to an external terminal may be made of a single piece of aluminum, or may have a structure mainly containing aluminum and further containing other components. The copper wiring and aluminum pads shown here are just examples, and can be changed to various metals. Furthermore, the wiring and pads shown here are examples of metal members used in photoelectric conversion devices, and may be applied to other metal members.
<第1実施形態>
以下、図面を参照しながら実施形態を説明する。
<First embodiment>
Embodiments will be described below with reference to the drawings.
図1は、本開示の一実施の形態に係る撮像装置1(上述した光電変換装置の一例)の概略構成の一例を表したものである。撮像装置1は、3つの基板(第1部品10、第2部品20、第3部品30)を備えている。撮像装置1は、3つの部品(第1部品10、第2部品20、第3部品30)を貼り合わせて構成された3次元構造の撮像装置である。第1部品10、第2部品20および第3部品30は、この順に積層されている。
FIG. 1 shows an example of a schematic configuration of an imaging device 1 (an example of the photoelectric conversion device described above) according to an embodiment of the present disclosure. The imaging device 1 includes three substrates (a
第1部品10は、光電変換を行う複数のセンサ部12を有している。半導体基板14は、本開示の「第1半導体基板」の一具体例に相当する。複数のセンサ部12は、第1部品10における画素領域13内に行列状に設けられている。第2部品20は、半導体基板21に、センサ部12から出力された電荷に基づく画素信号を出力する読み出し回路22を4つのセンサ部12ごとに1つずつ有している。半導体基板21は、本開示の「第2半導体基板」の一具体例に相当する。第2部品20は、行方向に延在する複数の画素駆動線24と、列方向に延在する複数の画素出力線25とを有している。第3部品30は、半導体基板31に、画素信号を処理するロジック回路32を有している。半導体基板31は、本開示の「第3半導体基板」の一具体例に相当する。ロジック回路32は、例えば、垂直走査回路42、列信号処理回路34、水平走査回路35および制御回路36を有している。ロジック回路32(具体的には水平走査回路35)は、センサ部12ごとの出力電圧Voutを外部に出力する。ロジック回路32では、例えば、ソース電極およびドレイン電極と接する不純物拡散領域の表面に、CoSi2やNiSiなどのサリサイド(Self Aligned Silicide)プロセスを用いて形成されたシリサイドからなる低抵抗領域が形成されていてもよい。
The
垂直走査回路42は、例えば、複数のセンサ部12を行単位で順に選択する。列信号処理回路34は、例えば、垂直走査回路42によって選択された行の各センサ部12から出力される画素信号に対して、相関二重サンプリング(CorrelatedDoubleSampling:CDS)処理を施す。列信号処理回路34は、例えば、CDS処理を施すことにより、画素信号の信号レベルを抽出し、各センサ部12の受光量に応じた画素データを保持する。水平走査回路35は、例えば、列信号処理回路34に保持されている画素データを順次、外部に出力する。制御回路36は、例えば、ロジック回路32内の各ブロック(垂直走査回路42、列信号処理回路34および水平走査回路35)の駆動を制御する。
For example, the
垂直走査回路42は、例えば、複数のセンサ部12を行単位で順に選択する。列信号処理回路34は、例えば、垂直走査回路42によって選択された行の各センサ部12から出力される画素信号に対して、相関二重サンプリング(Correlated Double Sampling:CDS)処理を施す。列信号処理回路34は、例えば、CDS処理を施すことにより、画素信号の信号レベルを抽出し、各センサ部12の受光量に応じた画素データを保持する。また、列信号処理回路34は、増幅トランジスタAMPが出力した信号(アナログ信号)をデジタル信号に変換するAD変換部を有していても良い。水平走査回路35は、例えば、列信号処理回路34に保持されている画素データを順次、外部に出力する。制御回路36は、例えば、ロジック回路32内の各ブロック(垂直走査回路42、列信号処理回路34および水平走査回路35)の駆動を制御する。
For example, the
図2は、センサ部12の構成の一例を示している。センサ部12および読み出し回路22の一例を表したものである。以下では、図2に示したように、4つのセンサ部12_a~dが1つの読み出し回路22を共有している場合について説明する。ここで、「共有」とは、4つのセンサ部12_a~dの出力が共通の読み出し回路22に入力されることを指している。なお、以下ではセンサ部12_a~dについて共通の事項を述べる場合、センサ部12として纏めて表記する。
FIG. 2 shows an example of the configuration of the
各センサ部12は、互いに共通の構成要素を有している。
Each
各センサ部12は、例えば、フォトダイオードPDと、フォトダイオードPDと電気的に接続された転送トランジスタTRと、フローティングディフュージョン(FD)の一部である第1FDノードFD1を有する。各センサ部12の中のフォトダイオード、転送ゲートの各部材については、各符号の末尾にa~dを付している。読み出し回路22は、転送トランジスタTRを介してフォトダイオードPDから出力された電荷を一時的に保持するフローティングディフュージョンFDの別の一部である第2FDノードFD2を有している。4つの第1FDノードFD1_a~dは、1つの第2FDノードFD2に接続されている。第2FDノードFD2は、増幅トランジスタAMPの入力ノードである。フォトダイオードPDは、本開示の「光電変換素子」の一具体例に相当する。フォトダイオードPDは、光電変換を行って受光量に応じた電荷を発生する。フォトダイオードPDのカソードが転送トランジスタTRのソースに電気的に接続されており、フォトダイオードPDのアノードはウエル領域に与えられる電位が与えられる。つまり、基準電位線(例えば接地電位)に電気的に接続されている。また、フォトダイオードPDは、この基準電位線に接続されたウエル領域の内部に設けられている。転送トランジスタTRのドレインがフローティングディフュージョンFDに電気的に接続され、転送トランジスタTRのゲートは画素駆動線24に電気的に接続されている。転送トランジスタTRは、例えば、CMOS(Complementary Metal Oxide Semiconductor)トランジスタである。
Each
1つの読み出し回路22を共有する各センサ部12のフローティングディフュージョンFDは、互いに電気的に接続されるとともに、共通の読み出し回路22の入力端に電気的に接続されている。読み出し回路22は、例えば、リセットトランジスタRESと、選択トランジスタSELと、増幅トランジスタAMPとを有している。なお、選択トランジスタSELは、必要に応じて省略してもよい。リセットトランジスタRESのソース(読み出し回路22の入力端)がフローティングディフュージョンFDに電気的に接続されている。また、リセットトランジスタRESのドレインが電源線(SVDD)および増幅トランジスタAMPのドレインに電気的に接続されている。リセットトランジスタRESのゲートは画素駆動線24(図1参照)に電気的に接続されている。増幅トランジスタAMPのソースが選択トランジスタSELのドレインに電気的に接続されており、増幅トランジスタAMPのゲートがリセットトランジスタRESのソースに電気的に接続されている。選択トランジスタSELのソース(読み出し回路22の出力端)が画素出力線25に電気的に接続されており、選択トランジスタSELのゲートが画素駆動線24(図1参照)に電気的に接続されている。
The floating diffusion FDs of the
転送トランジスタTRは、転送トランジスタTRがオン状態となると、フォトダイオードPDの電荷をフローティングディフュージョンFDに転送する。リセットトランジスタRESは、フローティングディフュージョンFDの電位を所定の電位にリセットする。リセットトランジスタRESがオン状態となると、フローティングディフュージョンFDの電位を電源線(SVDD)の電位にリセットする。選択トランジスタSELは、読み出し回路22からの画素信号の出力タイミングを制御する。増幅トランジスタAMPは、画素信号として、フローティングディフュージョンFDに保持された電荷のレベルに応じた電圧の信号を生成する。増幅トランジスタAMPは、ソースフォロア型のアンプを構成しており、フォトダイオードPDで発生した電荷のレベルに応じた電圧の画素信号を出力するものである。増幅トランジスタAMPは、選択トランジスタSELがオン状態となると、フローティングディフュージョンFDの電位を増幅して、その電位に応じた電圧を、画素出力線25を介して列信号処理回路34に出力する。リセットトランジスタRES、増幅トランジスタAMPおよび選択トランジスタSELは、例えば、CMOSトランジスタである。
When the transfer transistor TR is turned on, the transfer transistor TR transfers the charge of the photodiode PD to the floating diffusion FD. The reset transistor RES resets the potential of the floating diffusion FD to a predetermined potential. When the reset transistor RES turns on, it resets the potential of the floating diffusion FD to the potential of the power supply line (SVDD). The selection transistor SEL controls the output timing of the pixel signal from the
なお、電源線(SVDD)と増幅トランジスタAMPとの間に設けられていてもよい。この場合、リセットトランジスタRESのドレインが電源線(SVDD)および選択トランジスタSELのドレインに電気的に接続されている。選択トランジスタSELのソースが増幅トランジスタAMPのドレインに電気的に接続されており、選択トランジスタSELのゲートが画素駆動線24(図1参照)に電気的に接続されている。増幅トランジスタAMPのソース(読み出し回路22の出力端)が画素出力線25に電気的に接続されており、増幅トランジスタAMPのゲートがリセットトランジスタRESのソースに電気的に接続されている。また、リセットトランジスタRESと第2FDノードFD2の間の電気的経路にFDの容量値を変更するためのトランジスタをさらに備えても良い。
Note that it may be provided between the power supply line (SVDD) and the amplification transistor AMP. In this case, the drain of the reset transistor RES is electrically connected to the power supply line (SVDD) and the drain of the selection transistor SEL. The source of the selection transistor SEL is electrically connected to the drain of the amplification transistor AMP, and the gate of the selection transistor SEL is electrically connected to the pixel drive line 24 (see FIG. 1). The source of the amplification transistor AMP (output end of the readout circuit 22) is electrically connected to the
図3は本実施形態の光電変換装置の断面図である。この断面図は、第1部品10、第2部品20、第3部品30において、フォトダイオードPD、転送トランジスタTRのゲートを通る線の断面を示している。半導体領域101はフォトダイオードPDである。つまい、半導体領域101は、入射光に応じて信号電荷(本実施形態では電子)を生成し、蓄積する光電変換領域である。また、半導体領域101はN型の不純物領域である。図2では、4つのセンサ部12が1つの増幅トランジスタAMPに接続されている構成を示した。この図3の断面図では、4つのセンサ部12のうち、1つの断面に現れる2つのセンサ部12を示している。
FIG. 3 is a cross-sectional view of the photoelectric conversion device of this embodiment. This cross-sectional view shows a cross section of a line passing through the photodiode PD and the gate of the transfer transistor TR in the
転送トランジスタTRの転送ゲート111は、半導体領域101と第1FDノードFD1の領域である半導体領域121(第1半導体領域)との間の導通を制御する。半導体領域121はN型の半導体領域である。画素分離部201は、複数の半導体領域101の間に12の間に設けられており、複数の半導体領域101を電気的に分離している。画素分離部201は、シリコン酸化物等の絶縁部を含んで構成されていても良いし、ポテンシャル障壁を形成する半導体領域であっても良い。典型的には、フォトダイオードPDが蓄積する信号電荷とは反対の極性の電荷を主たるキャリアとする半導体領域である。画素分離部201と半導体領域101との間には画素分離層211が設けられている。画素分離層211は、特に画素分離部201が絶縁部で設けられている場合、暗電流を低減する役割を持つ。第1FDノードFD1である半導体領域121と増幅トランジスタAMPのゲート141は導電体205を介して接続される。導電体205はタングステン、銅などの金属を主に含んで構成される。導電体205は、半導体基板21を分離する絶縁体251を貫通して形成されている。絶縁体251は、複数の読み出し回路22を互いに電気的に分離する。また、絶縁体251は半導体基板21の第3面から第4面まで貫通して設けられている。
The
半導体基板14は入射面側の第1面F1と、第1面に対向する第2面F2を備える。半導体領域221は半導体領域101の第1面F1の側(入射面側)の領域に設けられたP型の半導体領域である。固定電荷膜231は半導体基板14の第1面F1の上に設けられている。半導体領域221、固定電荷膜231により、半導体領域101に入る暗電流を低減している。
The
マイクロレンズMLは、半導体領域101に光を導く。マイクロレンズMLと固定電荷膜231との間には平坦化層241が設けられている。なお、複数のセンサ部12の各々にさらにカラーフィルタを設けて色分離を行うようにしても良い。
Microlens ML guides light to
第1部品100、第2部品200,第3部品300は積層されている。第2部品200は、第1部品100と第3部品300との間に設けられている。第3部品300の半導体基板31には、トランジスタ301が設けられている。接続部311を介して、第2部品20と第3部品30は電気的に接続されている。接続部311は金属で形成される。典型的には接続部311は銅を主に含む。また、接続部311は銅の拡散を抑制するためのバリアメタル(チタン、ニッケルなど)をさらに含んで形成される。
The first part 100, the second part 200, and the third part 300 are stacked. The second component 200 is provided between the first component 100 and the third component 300. A
図4は、図2、図3の示した光電変換装置において、図3に示した第1部品10の第2面F2を第2部品21の側から見た平面図と、第2部品20について第3部品30の側から見た平面図を合わせて示した図である。
FIG. 4 is a plan view of the second surface F2 of the
図4において、図2、図3に示した部材と同じ機能を有する部材は、図2、図3で示した符号と同じ符号を示している。フォトダイオードPDである4つの半導体領域101の各々に転送ゲート111_a~dが1つずつ対応して設けられている。2つの転送ゲート111_a、111_cが対向して設けられている。また、2つの転送ゲート111_b、111_dが対向して設けられている。転送ゲート111_a~dのそれぞれに対応して第1FDノードFD1である半導体領域121が設けられている。
In FIG. 4, members having the same functions as those shown in FIGS. 2 and 3 are designated by the same reference numerals as those shown in FIGS. 2 and 3. One transfer gate 111_a to 111_d is provided corresponding to each of the four
また、第1部品10の半導体基板14のウエル領域に所定の電位(典型的には接地電位)を与えるウエルコンタクト261が設けられている。
Further, a
第2部品20の半導体基板21には、増幅トランジスタAMPのゲート141、選択トランジスタSELのゲート151が設けられている。また、リセットトランジスタRESのゲート131が設けられている。また、第2部品20の半導体基板21のウエル領域に所定の電位(典型的には接地電位)を与えるウエルコンタクトが設けられている。
The
図5は、第1部品10の半導体基板14と、第2部品20の半導体基板21の断面図である。半導体基板14の第2面F2と転送ゲート111の間にはゲート絶縁膜G1(第1ゲート絶縁膜)が設けられている。また、半導体基板21は第3面F3と、第3面F3に対向する第4面F4を有する。半導体基板21の第3面F3と増幅トランジスタAMPのゲート141との間にゲート絶縁膜G2(第2ゲート絶縁膜)が設けられている。また、半導体基板21の第3面F3とリセットトランジスタRESのゲートとの間にも同様に、ゲート絶縁膜G2(第2ゲート絶縁膜)が設けられている。また、半導体基板21の第3面F3と選択トランジスタSELのゲートとの間にも同様に、ゲート絶縁膜G2(第2ゲート絶縁膜)が設けられている。
FIG. 5 is a cross-sectional view of the
ゲート絶縁膜G1、G2のそれぞれは、典型的にはシリコンと酸素を主に含む膜、あるいはシリコンと窒素を主に含む膜である。つまり、ゲート絶縁膜G1、G2のそれぞれはシリコン酸化膜、シリコン酸窒化膜、シリコン窒化膜で有り得る。 Each of the gate insulating films G1 and G2 is typically a film mainly containing silicon and oxygen, or a film mainly containing silicon and nitrogen. That is, each of the gate insulating films G1 and G2 can be a silicon oxide film, a silicon oxynitride film, or a silicon nitride film.
本実施形態では、ゲート絶縁膜G1、G2の比誘電率を互いに異ならせている。一方で、ゲート絶縁膜G1、G2の膜厚は互いに略等しくしている。この「略等しい」の意味するところは、製造上のばらつきで生じる誤差により生じる膜厚のばらつきを許容するものである。また、本実施形態では、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1の比誘電率よりも高くする。これにより、増幅トランジスタAMPの駆動力を向上させることができる。一方、ゲート絶縁膜G1の比誘電率をゲート絶縁膜G2の比誘電率よりも低くすることによって、転送ゲート下の半導体領域で強電界が形成されるのを抑制する。これにより、転送ゲート近傍で生じるリーク電流を低減できるため、ノイズを低減させることができる。ゲート絶縁膜G1、G2の比誘電率は、例えば窒素の濃度を異ならせることによって異ならせることができる。つまり、ゲート絶縁膜の比誘電率を高くするには、窒素濃度を高くする。よって、本実施形態においては、ゲート絶縁膜G1に含まれる窒素濃度がゲート絶縁膜G2に含まれる窒素濃度よりも高くすることによって、ゲート絶縁膜の比誘電率を異ならせることができる。この例の場合、ゲート絶縁膜G1はシリコン酸窒化膜、シリコン窒化膜とし、ゲート絶縁膜G2はシリコン酸化膜とすることもできる。 In this embodiment, the gate insulating films G1 and G2 have different dielectric constants. On the other hand, the film thicknesses of the gate insulating films G1 and G2 are made substantially equal to each other. What is meant by "substantially equal" is to allow variations in film thickness caused by errors caused by manufacturing variations. Further, in this embodiment, the dielectric constant of the gate insulating film G2 is made higher than that of the gate insulating film G1. Thereby, the driving force of the amplification transistor AMP can be improved. On the other hand, by making the relative permittivity of the gate insulating film G1 lower than the relative permittivity of the gate insulating film G2, formation of a strong electric field in the semiconductor region under the transfer gate is suppressed. This makes it possible to reduce leakage current generated near the transfer gate, thereby reducing noise. The dielectric constants of the gate insulating films G1 and G2 can be varied by, for example, varying the concentration of nitrogen. That is, in order to increase the dielectric constant of the gate insulating film, the nitrogen concentration is increased. Therefore, in this embodiment, by making the nitrogen concentration contained in the gate insulating film G1 higher than the nitrogen concentration contained in the gate insulating film G2, the dielectric constants of the gate insulating films can be made different. In this example, the gate insulating film G1 may be a silicon oxynitride film or a silicon nitride film, and the gate insulating film G2 may be a silicon oxide film.
また、窒素濃度を異ならせる方法とは別の方法によってゲート絶縁膜の比誘電率を異ならせても良い。例えば、ゲート絶縁膜G1、G2が含む元素を同じとし、膜密度を異ならせるようにしても良い。ゲート絶縁膜の膜密度を小さくすることにより、比誘電率は下がる。よって、ゲート絶縁膜G1の膜密度を、ゲート絶縁膜G2の膜密度よりも小さくする。これにより、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1の比誘電率よりも高くする。また、ゲート絶縁膜G1、G2の膜密度を異ならせたうえで、窒素濃度を異ならせるようにしても良い。膜密度および窒素濃度を異ならせて、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1の比誘電率よりも大きくするようにしても良い。この場合、膜密度をゲート絶縁膜G1よりもゲート絶縁膜G2の方を小さくするが、ゲート絶縁膜G2に含まれる窒素濃度がゲート絶縁膜G1に含まれる窒素濃度よりも高くする。これにより、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1の比誘電率よりも大きくすることができる。また、ゲート絶縁膜G1に含まれる窒素濃度がゲート絶縁膜G2に含まれる窒素濃度よりも高いが、膜密度をゲート絶縁膜G1よりもゲート絶縁膜G2の方を高くする。これにより、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1の比誘電率よりも大きくすることができる。 Further, the dielectric constant of the gate insulating film may be varied by a method other than the method of varying the nitrogen concentration. For example, the gate insulating films G1 and G2 may contain the same element but have different film densities. By reducing the film density of the gate insulating film, the relative permittivity decreases. Therefore, the film density of the gate insulating film G1 is made smaller than the film density of the gate insulating film G2. This makes the dielectric constant of the gate insulating film G2 higher than that of the gate insulating film G1. Furthermore, the film densities of the gate insulating films G1 and G2 may be made different, and the nitrogen concentrations may also be made different. The relative dielectric constant of the gate insulating film G2 may be made larger than that of the gate insulating film G1 by varying the film density and nitrogen concentration. In this case, the film density of the gate insulating film G2 is made smaller than that of the gate insulating film G1, but the nitrogen concentration contained in the gate insulating film G2 is made higher than the nitrogen concentration contained in the gate insulating film G1. Thereby, the relative permittivity of the gate insulating film G2 can be made larger than the relative permittivity of the gate insulating film G1. Further, although the nitrogen concentration contained in the gate insulating film G1 is higher than the nitrogen concentration contained in the gate insulating film G2, the film density is made higher in the gate insulating film G2 than in the gate insulating film G1. Thereby, the relative permittivity of the gate insulating film G2 can be made larger than the relative permittivity of the gate insulating film G1.
本実施形態は、転送トランジスタTRと、増幅トランジスタAMPは別の半導体基板に設けられている。これにより、ゲート絶縁膜G1、G2の比誘電率を異ならせることができる。本実施形態では、ゲート絶縁膜G1の比誘電率をゲート絶縁膜G2の比誘電率よりも低くしている。これにより、増幅トランジスタAMPの駆動力の増加と、転送ゲート111のノイズ低減とを両立して得ることができる。
In this embodiment, the transfer transistor TR and the amplification transistor AMP are provided on different semiconductor substrates. This allows the gate insulating films G1 and G2 to have different dielectric constants. In this embodiment, the dielectric constant of the gate insulating film G1 is lower than that of the gate insulating film G2. Thereby, it is possible to both increase the driving force of the amplification transistor AMP and reduce the noise of the
なお、本実施形態では、4つのフォトダイオードPDが1つの第2FDノードFD2を共有する形態を説明したが、この形態に限定されるものではない。つまり、さらに多くのフォトダイオードPDが1つの第2FDノードFD2を共有していても良い。 Note that, in this embodiment, a mode in which four photodiodes PD share one second FD node FD2 has been described, but the present invention is not limited to this mode. In other words, more photodiodes PD may share one second FD node FD2.
また、図6に示すように、1つの第2FDノードFD2に1つのフォトダイオードPDが接続されるようにしてもよい。図6に示した構成は、1つの第2FDノードFD2である増幅トランジスタAMPのゲート141に1つのみのフォトダイオードPDが接続されている。図6では、図3に示した各部材と同じ機能を有する部材と同じ符号を各部材に付しており、説明を省略する。
Furthermore, as shown in FIG. 6, one photodiode PD may be connected to one second FD node FD2. In the configuration shown in FIG. 6, only one photodiode PD is connected to the
図7は、図6に示した1つの第2FDノードFD2に1つのみのフォトダイオードPDが接続された構成の平面図である。この平面図は、図4と同じく、第1部品10の第2面F2を第2部品21の側から見た平面図と、第2部品20について第3部品30の側から見た平面図を合わせて示した図である。
FIG. 7 is a plan view of a configuration in which only one photodiode PD is connected to one second FD node FD2 shown in FIG. Similar to FIG. 4, this plan view includes a plan view of the second surface F2 of the
図7において、図4に示した部材と同じ機能を有する部材は、図4で示した符号と同じ符号を示している。フォトダイオードPDである1つの半導体領域101に転送ゲート111が設けられている。1つの読み出し回路22の増幅トランジスタAMPのゲート141に、1つの半導体領域101および1つの第1FDノードFD1である半導体領域121に接続されている。この構成においても、本実施形態で述べたように、ゲート絶縁膜G1、G2の比誘電率を異ならせることで、本実施形態と同様の効果を得ることができる。
In FIG. 7, members having the same functions as those shown in FIG. 4 are designated by the same reference numerals as those shown in FIG. A
<第2実施形態>
本実施形態について、第1実施形態と異なる点を中心に説明する。
<Second embodiment>
The present embodiment will be described focusing on the differences from the first embodiment.
本実施形態では、ゲート絶縁膜G1、G2の比誘電率を異ならせたうえで、ゲート絶縁膜G1、G2の膜厚を異ならせている。特に、ゲート絶縁膜G2の膜厚をゲート絶縁膜G1の膜厚よりも小さくする。これにより、増幅トランジスタAMPの駆動力をさらに向上させることができる。また、増幅トランジスタAMPで生じるRTSノイズ(RTS:Random Telegraph Signal)を低減することができる。 In this embodiment, the gate insulating films G1 and G2 have different dielectric constants and also have different film thicknesses. In particular, the thickness of the gate insulating film G2 is made smaller than the thickness of the gate insulating film G1. Thereby, the driving force of the amplification transistor AMP can be further improved. Further, RTS noise (RTS: Random Telegraph Signal) generated in the amplification transistor AMP can be reduced.
図8は、本実施形態の光電変換装置の断面図である。本実施形態の光電変換装置の構成は、図2~4で示した構成と同様とすることができる。なお、図6、図7の光電変換装置の構成にも適用することができる。 FIG. 8 is a cross-sectional view of the photoelectric conversion device of this embodiment. The configuration of the photoelectric conversion device of this embodiment can be similar to the configurations shown in FIGS. 2 to 4. Note that the present invention can also be applied to the configurations of the photoelectric conversion devices shown in FIGS. 6 and 7.
図8では、図5に示した部材と同じ機能を有する部材について、図5で付した符号と同じ符号を図8に付している。 In FIG. 8, members having the same functions as those shown in FIG. 5 are given the same reference numerals as those shown in FIG. 5.
本実施形態ではゲート絶縁膜G1の膜厚T1よりも、ゲート絶縁膜G2の膜厚T2を小さくしている。これにより、上述したように、増幅トランジスタAMPの駆動力をさらに向上させることができる。また、増幅トランジスタAMPで生じるRTSノイズ(RTS:Random Telegraph Signal)を低減することができる。また、別の見方をすれば、ゲート絶縁膜G1の膜厚を、ゲート絶縁膜G2の膜厚よりも大きくしている。これにより、半導体基板14において転送ゲート111の下部に位置する領域の電界を弱めることができる。これにより、転送ゲート111で生じるゲートリーク電流や接合リーク電流(GIDL:Gate Induced Drain Leakage current)を低減する効果を得ることができる。
In this embodiment, the film thickness T2 of the gate insulating film G2 is made smaller than the film thickness T1 of the gate insulating film G1. Thereby, as described above, the driving force of the amplification transistor AMP can be further improved. Further, RTS noise (RTS: Random Telegraph Signal) generated in the amplification transistor AMP can be reduced. Moreover, from another perspective, the film thickness of the gate insulating film G1 is made larger than the film thickness of the gate insulating film G2. Thereby, the electric field in the region located below the
なお、本実施形態においても、第1実施形態にて述べたゲート絶縁膜G1、G2を比誘電率の異ならせ方を適用することができる。つまり、ゲート絶縁膜G1、G2のそれぞれが含む主たる元素を異ならせるようにしても良いし、膜密度を異ならせるようにしても良い。 Note that in this embodiment as well, the method of making the gate insulating films G1 and G2 have different dielectric constants as described in the first embodiment can be applied. In other words, the main elements contained in each of the gate insulating films G1 and G2 may be different, or the film densities may be different.
<第3実施形態>
本実施形態について、第2実施形態と異なる点を中心に説明する。本実施形態では、ゲート絶縁膜G1、G2の比誘電率を異ならせたうえで、ゲート絶縁膜G1、G2の膜厚を異ならせている。特に、ゲート絶縁膜G2の膜厚をゲート絶縁膜G1の膜厚よりも大きくする。これにより、第1部品10、第2部品20の積層部品の膜剥がれを低減しながら好適に行うことができる。
<Third embodiment>
This embodiment will be described with a focus on the differences from the second embodiment. In this embodiment, the gate insulating films G1 and G2 have different dielectric constants and also have different film thicknesses. In particular, the thickness of the gate insulating film G2 is made larger than the thickness of the gate insulating film G1. Thereby, it is possible to suitably perform the process while reducing film peeling of the laminated parts of the
図9は、本実施形態の光電変換装置の断面図である。本実施形態の光電変換装置の構成は、図2~4で示した構成と同様とすることができる。なお、図6、図7の光電変換装置の構成にも適用することができる。 FIG. 9 is a cross-sectional view of the photoelectric conversion device of this embodiment. The configuration of the photoelectric conversion device of this embodiment can be similar to the configurations shown in FIGS. 2 to 4. Note that the present invention can also be applied to the configurations of the photoelectric conversion devices shown in FIGS. 6 and 7.
図9では、図5に示した部材と同じ機能を有する部材について、図5で付した符号と同じ符号を図9に付している。 In FIG. 9, members having the same functions as those shown in FIG. 5 are given the same reference numerals as those shown in FIG. 5.
本実施形態ではゲート絶縁膜G1の膜厚T1よりも、ゲート絶縁膜G2の膜厚T2を大きくしている。第1部品10と第2部品20の積層工程において、熱処理を印加することがある。この熱処理によって、フォトダイオードPDの半導体領域101から不純物が必要以上に拡散する可能性がある。この熱拡散を低減するため、ゲート絶縁膜G2の膜厚を大きくする。これにより、第2部品20から第1部品10への熱を抑制することができる。また、ゲート絶縁膜G2の膜厚を大きくすることによって、第1部品10、第2部品20の積層体の膜剥がれを低減することができる。
In this embodiment, the film thickness T2 of the gate insulating film G2 is made larger than the film thickness T1 of the gate insulating film G1. In the step of laminating the
また、ゲート絶縁膜G1、G2の比誘電率の関係は第1実施形態と同様とすることができる。これにより、第1実施形態と同様の効果を得ることができる。 Furthermore, the relationship between the dielectric constants of the gate insulating films G1 and G2 can be the same as in the first embodiment. Thereby, effects similar to those of the first embodiment can be obtained.
また、ゲート絶縁膜G1、G2の比誘電率の関係を、第1実施形態とは逆の関係、つまりゲート絶縁膜G2の方がゲート絶縁膜G1よりも小さい比誘電率を備えるようにすることができる。この場合、ゲート絶縁膜G2を形成するプロセスに低圧CVD(LP-CVD:Low Pressure Chemical Vapor Deposition)を適用することができる。これにより、ゲート絶縁膜G2を熱酸化法で成膜する場合に比べて低温のプロセスで成膜することができる。また、LP-CVD法によってゲート絶縁膜を成膜する場合、熱酸化法で成膜する場合に比べて膜密度の低い膜が形成される。このため、LP-CVD法を用いることによって、ゲート絶縁膜G2の比誘電率をゲート絶縁膜G1よりも小さくすることができる。また、LP-CVD法によってゲート絶縁膜G2を製膜した場合、膜密度が熱酸化法の場合に比べて小さいことから、ゲート耐圧(電気的な耐圧)が不足することが想定される。このような場合、本実施形態のように、ゲート絶縁膜G1の膜厚T1よりも、ゲート絶縁膜G2の膜厚T2を大きくすることで、ゲート耐圧を確保することができる。 Further, the relationship between the dielectric constants of the gate insulating films G1 and G2 is reversed to that in the first embodiment, that is, the gate insulating film G2 has a smaller dielectric constant than the gate insulating film G1. I can do it. In this case, low pressure chemical vapor deposition (LP-CVD) can be applied to the process of forming the gate insulating film G2. Thereby, the gate insulating film G2 can be formed using a lower temperature process compared to the case where the gate insulating film G2 is formed by a thermal oxidation method. Further, when a gate insulating film is formed by the LP-CVD method, a film having a lower film density is formed than when the gate insulating film is formed by a thermal oxidation method. Therefore, by using the LP-CVD method, the relative dielectric constant of the gate insulating film G2 can be made smaller than that of the gate insulating film G1. Furthermore, when the gate insulating film G2 is formed by the LP-CVD method, it is assumed that the gate withstand voltage (electrical withstand voltage) is insufficient because the film density is smaller than that in the case of the thermal oxidation method. In such a case, the gate breakdown voltage can be ensured by making the thickness T2 of the gate insulating film G2 larger than the thickness T1 of the gate insulating film G1, as in this embodiment.
<第4実施形態>
本実施形態の光電変換装置について、第1実施形態とは異なる点を中心に説明する。
<Fourth embodiment>
The photoelectric conversion device of this embodiment will be described focusing on the differences from the first embodiment.
本実施形態は図10に示した構成を備える。なお、図10に示した構成は、図6に示した構成と同じく、1つの第2FDノードFD2に1つの半導体領域101が接続される構成としている。また、図10では、転送ゲート111が半導体基板14の第1面F1からウエル層を貫通してフォトダイオードPDの半導体領域101に達する深さまで延在された構成を備える。この構成により、ウエル層W1と半導体領域101とのPN接合によるフォトダイオードPDの飽和電荷量を増加させることができる。また、転送ゲート111がウエル層W1を貫通して半導体領域101に達しているため、フォトダイオードPDの信号電荷を高速に半導体領域121に転送することができる。
This embodiment has the configuration shown in FIG. Note that in the configuration shown in FIG. 10, one
<第5実施形態>
本実施形態の光電変換装置について、第1実施形態と異なる点を中心に説明する。
<Fifth embodiment>
The photoelectric conversion device of this embodiment will be described focusing on the differences from the first embodiment.
本実施形態の光電変換装置の断面図として図11を示す。本実施形態の光電変換装置は、図2~4で示した構成と同様とすることができる。なお、図6、図7の光電変換装置の構成にも適用することができる。 FIG. 11 is shown as a cross-sectional view of the photoelectric conversion device of this embodiment. The photoelectric conversion device of this embodiment can have a configuration similar to that shown in FIGS. 2 to 4. Note that the present invention can also be applied to the configurations of the photoelectric conversion devices shown in FIGS. 6 and 7.
図11では、図5に示した部材と同じ機能を有する部材について、図5で付した符号と同じ符号を図11に付している。 In FIG. 11, members having the same functions as those shown in FIG. 5 are given the same reference numerals as those shown in FIG. 5.
本実施形態の光電変換装置は、転送ゲート111を覆う保護膜(第1保護膜)と、増幅トランジスタAMPのゲート141を覆う保護膜(第2保護膜)の膜厚を異ならせている。転送ゲート111を覆う保護膜411(第1保護膜)の膜厚T1aを、増幅トランジスタAMPのゲート141を覆う保護膜412(第2保護膜)の膜厚T2aよりも大きくしている。保護膜411、412のそれぞれは、典型的にはシリコンと窒素を主に含む膜である。典型的にはシリコン窒化膜である。保護膜411は、導電体205を貫通させる際のエッチングストップ膜として機能する。導電体205は、第2部品20が備える絶縁膜L1、半導体基板21の間に設けられている絶縁体251、第1部品10が備える絶縁膜L2を貫通するプロセスを必要とする。よって、保護膜411を保護膜412よりも厚くすることによって、半導体領域121にダメージを与えにくくする効果を得ることができる。
In the photoelectric conversion device of this embodiment, the protective film (first protective film) that covers the
なお、本実施形態においても第1実施形態と同様にゲート絶縁膜G1、G2の比誘電率を異ならせている。これにより、第1実施形態で得られる効果を本実施形態においても得ることができる。 Note that in this embodiment as well, the gate insulating films G1 and G2 have different dielectric constants, similar to the first embodiment. Thereby, the effects obtained in the first embodiment can also be obtained in this embodiment.
<第6実施形態>
本実施形態について、第1実施形態と異なる点を中心に説明する。本実施形態は、転送ゲート111の厚さを増幅トランジスタAMPのゲート141よりも厚くした構成である。
<Sixth embodiment>
The present embodiment will be described focusing on the differences from the first embodiment. This embodiment has a configuration in which the
本実施形態について説明する。本実施形態の構成は、図2~4に示した構成を備えるが、図6、図7に示した構成にも適用することができる。図12は、本実施形態の光電変換装置の断面図である。本実施形態では転送トランジスタTRのゲートである転送ゲート111の厚さP1aを、増幅トランジスタAMPのゲート141の厚さP2aよりも厚くしている。
This embodiment will be described. The configuration of this embodiment includes the configurations shown in FIGS. 2 to 4, but can also be applied to the configurations shown in FIGS. 6 and 7. FIG. 12 is a cross-sectional view of the photoelectric conversion device of this embodiment. In this embodiment, the thickness P1a of the
転送ゲート111に接続するコンタクトプラグは、導電体205と同様のエッチングプロセスにより形成される。この工程は、導電体205と同様に深いコンタクトホールを形成することとなる。よって、転送ゲート111へのエッチングダメージが生じる恐れがある。このため、本実施形態では転送ゲート111の厚さを増幅トランジスタAMPのゲート141よりも厚くしている。これにより、仮に転送ゲート111にエッチングダメージが及んだとしても、その影響を、転送ゲート111を厚さP2aで形成した場合に比べて小さく抑えることができる。よって、本実施形態の光電変換装置は転送ゲート111の信頼性を確保しやすい効果がある。
A contact plug connected to the
なお、本実施形態に限らず、他の実施形態についても適宜他の実施形態と組み合わせることができる。本実施形態は第2~5実施形態と適宜組み合わせても良い。 Note that not only this embodiment but also other embodiments can be combined with other embodiments as appropriate. This embodiment may be combined with the second to fifth embodiments as appropriate.
<第7実施形態>
本実施形態は第1~6実施形態のいずれにも適用可能である。図13(a)は本実施形態の半導体装置930を備えた機器9191を説明する模式図である。半導体装置930には上記した各実施形態の光電変換装置(撮像装置)を用いることができる。半導体装置930を備える機器9191について詳細に説明する。半導体装置930は、上述のように、半導体層10を有する半導体デバイス910のほかに、半導体デバイス910を収容するパッケージ920を含むことができる。パッケージ920は、半導体デバイス910が固定された基体と、半導体デバイス910に対向するガラスなどの蓋体と、を含むことができる。パッケージ920は、さらに、基体に設けられた端子と半導体デバイス910に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。
<Seventh embodiment>
This embodiment is applicable to any of the first to sixth embodiments. FIG. 13A is a schematic diagram illustrating a
機器9191は、光学装置940、制御装置950、処理装置960、表示装置970、記憶装置980、機械装置990の少なくともいずれかを備えることができる。光学装置940は、半導体装置930に対応する。光学装置940は、例えばレンズやシャッター、ミラーである。制御装置950は、半導体装置930を制御する。制御装置950は、例えばASICなどの半導体装置である。
The
処理装置960は、半導体装置930から出力された信号を処理する。処理装置960は、AFE(アナログフロントエンド)あるいはDFE(デジタルフロントエンド)を構成するための、CPUやASICなどの半導体装置である。表示装置970は、半導体装置930で得られた情報(画像)を表示する、EL表示装置や液晶表示装置である。記憶装置980は、半導体装置930で得られた情報(画像)を記憶する、磁気デバイスや半導体デバイスである。記憶装置980は、SRAMやDRAMなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
機械装置990は、モーターやエンジンなどの可動部あるいは推進部を有する。機器9191では、半導体装置930から出力された信号を表示装置970に表示したり、機器9191が備える通信装置(不図示)によって外部に送信したりする。そのために、機器9191は、半導体装置930が有する記憶回路や演算回路とは別に、記憶装置980や処理装置960をさらに備えることが好ましい。機械装置990は、半導体装置930から出力され信号に基づいて制御されてもよい。
また、機器9191は、撮影機能を有する情報端末(例えばスマートフォンやウエアラブル端末)やカメラ(例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ)などの電子機器に適する。カメラにおける機械装置990はズーミングや合焦、シャッター動作のために光学装置940の部品を駆動することができる。あるいは、カメラにおける機械装置990は防振動作のために半導体装置930を移動することができる。
Further, the
また、機器9191は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置990は移動装置として用いられうる。輸送機器としての機器9191は、半導体装置930を輸送するものや、撮影機能により運転(操縦)の補助および/または自動化を行うものに好適である。運転(操縦)の補助および/または自動化のための処理装置960は、半導体装置930で得られた情報に基づいて移動装置としての機械装置990を操作するための処理を行うことができる。あるいは、機器9191は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。
Further, the
上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。 According to the embodiments described above, it is possible to obtain good pixel characteristics. Therefore, the value of the semiconductor device can be increased. Increasing value here includes at least one of the following: adding functionality, improving performance, improving characteristics, improving reliability, improving manufacturing yield, reducing environmental impact, reducing cost, downsizing, and reducing weight. Applicable.
従って、本実施形態に係る半導体装置930を機器9191に用いれば、機器の価値をも向上することができる。例えば、半導体装置930を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援および/または自動運転を行う輸送機器に半導体装置930は好適である。
Therefore, if the
また、本実施形態の光電変換システム及び移動体について、図13(b)、(c)を用いて説明する。 Further, the photoelectric conversion system and moving body of this embodiment will be explained using FIGS. 13(b) and 13(c).
図13(a)は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム8は、光電変換装置80を有する。光電変換装置80は、上記のいずれかの実施形態に記載の光電変換装置(撮像装置)である。光電変換システム8は、光電変換装置80により取得された複数の画像データに対し、画像処理を行う画像処理部801と、光電変換システム8により取得された複数の画像データから視差(視差画像の位相差)の算出を行う視差取得部802を有する。また、光電変換システム8は、算出された視差に基づいて対象物までの距離を算出する距離取得部803と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部804と、を有する。ここで、視差取得部802や距離取得部803は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部804はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA(Field Programmable Gate Array)やASIC(Application Specific Integrated Circuit)等によって実現されてもよいし、これらの組合せによって実現されてもよい。
FIG. 13(a) shows an example of a photoelectric conversion system related to an on-vehicle camera. The
光電変換システム8は車両情報取得装置810と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム8は、衝突判定部804での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU820が接続されている。また、光電変換システム8は、衝突判定部804での判定結果に基づいて、ドライバーへ警報を発する警報装置830とも接続されている。例えば、衝突判定部804の判定結果として衝突可能性が高い場合、制御ECU820はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置830は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
The
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム8で撮像する。図13(c)に、車両前方(撮像範囲850)を撮像する場合の光電変換システムを示した。車両情報取得装置810が、光電変換システム8ないしは光電変換装置80に指示を送る。このような構成により、測距の精度をより向上させることができる。
In this embodiment, the
上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。 Above, we explained an example of control to avoid collisions with other vehicles, but it can also be applied to control to automatically drive while following other vehicles, control to automatically drive to avoid moving out of the lane, etc. . Furthermore, the photoelectric conversion system can be applied not only to vehicles such as own vehicles, but also to mobile objects (mobile devices) such as ships, aircraft, and industrial robots. In addition, the present invention can be applied not only to mobile objects but also to a wide range of devices that use object recognition, such as intelligent transportation systems (ITS).
[変形実施形態]
本発明は、上記実施形態に限らず種々の変形が可能である。
[Modified embodiment]
The present invention is not limited to the above-described embodiments, and various modifications are possible.
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態に含まれる。 For example, examples in which a part of the configuration of one embodiment is added to another embodiment, or examples in which part of the configuration of another embodiment is replaced are also included in the embodiments of the present invention.
また、上記第7実施形態に示した機器(光電変換システム)は、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図13に示した構成に限定されるものではない。 Further, the device (photoelectric conversion system) shown in the seventh embodiment is an example of a photoelectric conversion system to which the photoelectric conversion device can be applied, and is a photoelectric conversion system to which the photoelectric conversion device of the present invention can be applied. is not limited to the configuration shown in FIG.
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。 Note that the above embodiments are merely examples of implementation of the present invention, and the technical scope of the present invention should not be interpreted to be limited by these embodiments. That is, the present invention can be implemented in various forms without departing from its technical idea or main features.
以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「AはBよりも大きい」旨の記載があれば、「AはBよりも大きくない」旨の記載を省略しても、本明細書は「AはBよりも大きくない」旨を開示していると云える。なぜなら、「AはBよりも大きい」旨を記載している場合には、「AはBよりも大きくない」場合を考慮していることが前提だからである。 The embodiments described above can be modified as appropriate without departing from the technical concept. Note that the disclosure content of this specification includes not only what is described in this specification, but also all matters that can be understood from this specification and the drawings attached to this specification. The disclosure herein also includes the complement of the concepts described herein. In other words, if the specification includes, for example, the statement "A is greater than B", even if the statement "A is not greater than B" is omitted, the specification still states "A is greater than B". It can be said that the company has disclosed that it is not large. This is because when it is stated that "A is larger than B", it is assumed that "A is not larger than B" is being considered.
なお、本開示は以下の構成を備える。 Note that the present disclosure includes the following configuration.
(構成1)
第1面と、前記第1面に対向する第2面を備える第1半導体基板と、前記第2面から光を受ける光電変換部と、第1半導体領域と、前記第1面の側に設けられ、前記光電変換部の電荷を前記第1半導体領域に転送する転送ゲートと、前記第1面と前記転送ゲートとの間に設けられた第1ゲート絶縁膜とを有する第1部品と、
前記第1部品に積層される部品であって、第3面と、前記第3面に対向する第4面を備える第2半導体基板と、前記第1半導体領域に接続されたゲートを有する増幅トランジスタと、前記ゲートと前記第3面との間に設けられた第2ゲート絶縁膜とを有する第2部品とを備え、
前記第1ゲート絶縁膜の比誘電率と、前記第2ゲート絶縁膜の比誘電率が異なることを特徴とする光電変換装置。
(Configuration 1)
a first semiconductor substrate having a first surface and a second surface opposite to the first surface; a photoelectric conversion section that receives light from the second surface; a first semiconductor region; a first component having a transfer gate that transfers charges of the photoelectric conversion section to the first semiconductor region; and a first gate insulating film provided between the first surface and the transfer gate;
A second semiconductor substrate, which is a component laminated on the first component and has a third surface and a fourth surface opposite to the third surface, and an amplification transistor having a gate connected to the first semiconductor region. and a second component having a second gate insulating film provided between the gate and the third surface,
A photoelectric conversion device characterized in that the relative permittivity of the first gate insulating film and the relative permittivity of the second gate insulating film are different.
(構成2)
前記第2ゲート絶縁膜の比誘電率が前記第1ゲート絶縁膜の比誘電率よりも大きいことを特徴とする構成1に記載の光電変換装置。
(Configuration 2)
The photoelectric conversion device according to Configuration 1, wherein the second gate insulating film has a larger dielectric constant than the first gate insulating film.
(構成3)
前記第1ゲート絶縁膜の比誘電率が前記第2ゲート絶縁膜の比誘電率よりも大きいことを特徴とする構成1に記載の光電変換装置。
(Configuration 3)
The photoelectric conversion device according to configuration 1, wherein the relative permittivity of the first gate insulating film is greater than the relative permittivity of the second gate insulating film.
(構成4)
前記第1ゲート絶縁膜の膜厚が、前記第2ゲート絶縁膜の膜厚よりも小さいことを特徴とする構成1~3のいずれか1つの構成に記載の光電変換装置。
(Configuration 4)
4. The photoelectric conversion device according to any one of configurations 1 to 3, wherein the first gate insulating film has a thickness smaller than the second gate insulating film.
(構成5)
前記第1ゲート絶縁膜の膜厚が、前記第2ゲート絶縁膜の膜厚よりも小さいことを特徴とする構成3に記載の光電変換装置。
(Configuration 5)
The photoelectric conversion device according to configuration 3, wherein the first gate insulating film has a thickness smaller than the second gate insulating film.
(構成6)
前記第1ゲート絶縁膜の膜密度と前記第2ゲート絶縁膜の膜密度が異なることを特徴とする構成1~5のいずれか1つの構成に記載の光電変換装置。
(Configuration 6)
6. The photoelectric conversion device according to any one of configurations 1 to 5, wherein the film density of the first gate insulating film and the film density of the second gate insulating film are different.
(構成7)
前記第1ゲート絶縁膜の膜密度より、前記第2ゲート絶縁膜の膜密度が低いことを特徴とする構成6に記載の光電変換装置。
(Configuration 7)
7. The photoelectric conversion device according to configuration 6, wherein the second gate insulating film has a lower film density than the first gate insulating film.
(構成8)
前記第2ゲート絶縁膜の膜密度より、前記第1ゲート絶縁膜の膜密度が低いことを特徴とする構成6に記載の光電変換装置。
(Configuration 8)
7. The photoelectric conversion device according to configuration 6, wherein the first gate insulating film has a lower film density than the second gate insulating film.
(構成9)
前記第1ゲート絶縁膜の窒素濃度と、前記第2ゲート絶縁膜の窒素濃度が異なることを特徴とする構成1~8のいずれか1つの構成に記載の光電変換装置。
(Configuration 9)
9. The photoelectric conversion device according to any one of configurations 1 to 8, wherein the nitrogen concentration of the first gate insulating film and the nitrogen concentration of the second gate insulating film are different.
(構成10)
前記第1ゲート絶縁膜の窒素濃度より、前記第2ゲート絶縁膜の窒素濃度が高いことを特徴とする構成9に記載の光電変換装置。
(Configuration 10)
10. The photoelectric conversion device according to configuration 9, wherein the nitrogen concentration of the second gate insulating film is higher than the nitrogen concentration of the first gate insulating film.
(構成11)
前記第1ゲート絶縁膜がシリコンと酸素を主に含む膜であり、前記第2ゲート絶縁膜がシリコンと窒素を主に含む膜であることを特徴とする構成1~10のいずれか1つの構成に記載の光電変換装置。
(Configuration 11)
Any one of configurations 1 to 10, wherein the first gate insulating film is a film mainly containing silicon and oxygen, and the second gate insulating film is a film mainly containing silicon and nitrogen. The photoelectric conversion device described in .
(構成12)
前記転送ゲートを覆う第1保護膜と、前記ゲートを覆う第2保護膜とを有し、前記第1保護膜の膜厚が、前記第2保護膜の膜厚よりも大きいことを特徴とする構成1~11のいずれか1つの構成に記載の光電変換装置。
(Configuration 12)
It has a first protective film that covers the transfer gate and a second protective film that covers the gate, and the first protective film has a thickness greater than the second protective film. The photoelectric conversion device according to any one of configurations 1 to 11.
(構成13)
前記増幅トランジスタが出力する信号をデジタル信号に変換するAD変換部を有する第3部品をさらに備え、前記第1部品、前記第2部品、前記第3部品が積層されていることを特徴とする構成1~12のいずれか1つの構成に記載の光電変換装置。
(Configuration 13)
The configuration further includes a third component having an AD conversion section that converts the signal output by the amplification transistor into a digital signal, and the first component, the second component, and the third component are stacked. The photoelectric conversion device according to any one of configurations 1 to 12.
(構成14)
前記第3面と前記第4面の一方から他方まで貫通する絶縁体を有し、前記絶縁体を貫通する導電体によって前記第1半導体領域と前記ゲートが接続されていることを特徴とする構成1~13のいずれか1つの構成に記載の光電変換装置。
(Configuration 14)
A structure characterized in that it has an insulator penetrating from one of the third surface and the fourth surface to the other, and the first semiconductor region and the gate are connected by a conductor penetrating the insulator. 14. The photoelectric conversion device according to any one of configurations 1 to 13.
(構成15)
前記転送ゲートが前記ゲートよりも厚いことを特徴とする構成1~14のいずれか1つの構成に記載の光電変換装置。
(Configuration 15)
15. The photoelectric conversion device according to any one of configurations 1 to 14, wherein the transfer gate is thicker than the gate.
(構成16)
構成1~15のいずれか1項に記載の光電変換装置を備える機器であって、
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、および、
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。
(Configuration 16)
A device comprising the photoelectric conversion device according to any one of Configurations 1 to 15,
an optical device compatible with the photoelectric conversion device;
a control device that controls the photoelectric conversion device;
a processing device that processes the signal output from the photoelectric conversion device;
a display device that displays information obtained by the photoelectric conversion device;
a storage device that stores information obtained by the photoelectric conversion device; and
A device further comprising at least one of a mechanical device that operates based on information obtained by the photoelectric conversion device.
10 第1部品
14 第1半導体基板
20 第2部品
21 第2半導体基板
30 第3部品
31 第3半導体基板
101 半導体領域(光電変換部)
111 転送ゲート
121 半導体領域(第1半導体領域)
141 増幅トランジスタのゲート
205 導電体
F1 第1面
F2 第2面
F3 第3面
F4 第4面
G1 第1ゲート絶縁膜
G2 第2ゲート絶縁膜
10
141 Gate of
Claims (16)
前記第1部品に積層される部品であって、第3面と、前記第3面に対向する第4面を備える第2半導体基板と、前記第1半導体領域に接続されたゲートを有する増幅トランジスタと、前記ゲートと前記第3面との間に設けられた第2ゲート絶縁膜とを有する第2部品とを備え、
前記第1ゲート絶縁膜の比誘電率と、前記第2ゲート絶縁膜の比誘電率が異なることを特徴とする光電変換装置。 a first semiconductor substrate having a first surface and a second surface opposite to the first surface; a photoelectric conversion section that receives light from the second surface; a first semiconductor region; a first component having a transfer gate that transfers charges of the photoelectric conversion section to the first semiconductor region; and a first gate insulating film provided between the first surface and the transfer gate;
A second semiconductor substrate, which is a component laminated on the first component and has a third surface and a fourth surface opposite to the third surface, and an amplification transistor having a gate connected to the first semiconductor region. and a second component having a second gate insulating film provided between the gate and the third surface,
A photoelectric conversion device characterized in that the relative permittivity of the first gate insulating film and the relative permittivity of the second gate insulating film are different.
前記光電変換装置に対応した光学装置、
前記光電変換装置を制御する制御装置、
前記光電変換装置から出力された信号を処理する処理装置、
前記光電変換装置で得られた情報を表示する表示装置、
前記光電変換装置で得られた情報を記憶する記憶装置、および、
前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。 A device comprising the photoelectric conversion device according to any one of claims 1 to 15,
an optical device compatible with the photoelectric conversion device;
a control device that controls the photoelectric conversion device;
a processing device that processes the signal output from the photoelectric conversion device;
a display device that displays information obtained by the photoelectric conversion device;
a storage device that stores information obtained by the photoelectric conversion device; and
A device further comprising at least one of a mechanical device that operates based on information obtained by the photoelectric conversion device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022091512A JP2023178688A (en) | 2022-06-06 | 2022-06-06 | Photoelectric conversion apparatus and equipment |
US18/328,672 US20230395622A1 (en) | 2022-06-06 | 2023-06-02 | Photoelectric conversion apparatus and equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022091512A JP2023178688A (en) | 2022-06-06 | 2022-06-06 | Photoelectric conversion apparatus and equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023178688A true JP2023178688A (en) | 2023-12-18 |
Family
ID=89189586
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022091512A Pending JP2023178688A (en) | 2022-06-06 | 2022-06-06 | Photoelectric conversion apparatus and equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023178688A (en) |
-
2022
- 2022-06-06 JP JP2022091512A patent/JP2023178688A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20210335864A1 (en) | Photoelectric conversion device having isolation portions, and imaging system and moving body having photoelectric conversion device | |
EP3379575B1 (en) | Solid-state imaging device, imaging system, and movable object | |
US10381388B2 (en) | Solid-state imaging device and imaging system | |
US11810932B2 (en) | Solid-state imaging device and imaging device | |
US10559610B2 (en) | Imaging device and method of manufacturing imaging device | |
US11417695B2 (en) | Photoelectric conversion apparatus, imaging system, and moving body | |
KR20220155273A (en) | Imaging devices and electronic devices | |
US10692915B2 (en) | Imaging device and method of manufacturing imaging device | |
WO2021106748A1 (en) | Semiconductor device and apparatus | |
US11521998B2 (en) | Solid-state imaging device and imaging device | |
JP2019102494A (en) | Photoelectric conversion device, method for manufacturing the same, and equipment | |
JP2023178688A (en) | Photoelectric conversion apparatus and equipment | |
US11495629B2 (en) | Photoelectric conversion apparatus and equipment | |
US20230395622A1 (en) | Photoelectric conversion apparatus and equipment | |
JP2023178690A (en) | Photoelectric conversion apparatus and equipment | |
US20240038811A1 (en) | Photoelectric conversion apparatus and equipment | |
US20210280627A1 (en) | Semiconductor device and equipment | |
US20240038816A1 (en) | Photoelectric conversion device and apparatus | |
US20240006451A1 (en) | Photoelectric conversion apparatus, equipment, layered structure | |
US20230395623A1 (en) | Photoelectric conversion device and photoelectric conversion system | |
US20240136370A1 (en) | Photoelectric conversion apparatus, method of driving the apparatus, semiconductor substrate, and equipment | |
WO2024090095A1 (en) | Photodetection device and electronic equipment | |
US20220320157A1 (en) | Photoelectric conversion device | |
US20200295063A1 (en) | Photoelectric conversion apparatus, manufacturing method thereof, equipment, and moving body | |
US20240006447A1 (en) | Photoelectric conversion apparatus, method for manufacturing the same, and equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20221018 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20231213 |