JP2023171223A - 放射線検出器および放射線撮像システム - Google Patents

Abstract

【課題】感度を高めた放射線検出器を提供する【解決手段】放射線を電荷に変換する放射線検出素子と、前記放射線検出素子からの信号を増幅し出力する増幅トランジスタと、をそれぞれ有する画素が行列状に配列された画素アレイと、画素列ごとに設けられた信号配線と、を有し、平面視において、前記放射線検出素子を囲うように形成された画素分離構造を有し、前記増幅トランジスタが、平面視において前記画素分離構造によって規定される領域の内側に配置される、ことを特徴とする、放射線検出器。【選択図】図１２

Description

本発明は、放射線検出器および放射線撮像システムに関する。

特許文献１には、エネルギー線検出器（放射線検出器）の検出領域の厚さを規定することで、エネルギー線の検出精度を向上させる方法が開示されている。

特開２０１９－８７６４０号公報

放射線検出器においては検出感度を向上させることが求められている。

本発明は、検出感度を高めた放射線検出器を提供することを目的とする。

本開示の一態様は、放射線を電荷に変換する放射線検出素子と、前記放射線検出素子からの信号を増幅し出力する増幅トランジスタと、をそれぞれ有する画素が行列状に配列された画素アレイと、
画素列ごとに設けられた信号配線と、
を有し、
平面視において、前記放射線検出素子を囲うように形成された画素分離構造を有し、
前記増幅トランジスタが、平面視において前記画素分離構造によって規定される領域の内側に配置される、
ことを特徴とする、放射線検出器。

本発明によれば検出感度を高めた放射線検出器を提供することができる。

第１実施形態に係る撮像装置の構成を示した図 第１実施形態に係る画素の等価回路図 第１実施形態に係る画素の上面図 第２実施形態に係る撮像装置の構成を示した図 第２実施形態に係る画素の等価回路図 第２実施形態に係る画素の上面図 第３実施形態に係る画素の上面図 第４実施形態に係る画素の上面図 第５実施形態に係る画素の上面図 第６実施形態に係る画素の上面図 第７実施形態に係る画素の上面図 第８実施形態に係る画素の上面図 第９実施形態に係る画素の上面図 第１０実施形態に係る画素の上面図 第１１実施形態に係る画素の上面図 第１２実施形態に係る放射線撮像システムを説明するための模式図 第１３実施形態に係る放射線撮像システムを説明するための模式図

以下、添付の図面を参照して本発明の実施形態を詳しく説明する。なお、以下に示す実施形態は、本発明の技術思想の具体例を示すのみであって、本発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わされてもよい。

各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略する場合がある。

放射線検出器における劣化は以下のようなものと理解される。

放射線検出器に放射線が入射することによって、絶縁層に発生した電荷が絶縁層に保持される。絶縁層に保持された電荷は、画素内トランジスタのチャネルのポテンシャルを変動させて、しきい値をシフトさせてしまう。そのため、画素内トランジスタの動作点を変動させる。また、絶縁層に保持された電荷は、画素内トランジスタのソース、ドレインなどＰＮ接合部の空乏層幅を変え、寄生容量を変動させる。さらに、絶縁層に保持された電荷は、検出ダイオードのポテンシャルに影響をあたえ、暗電流を増加させる。あるいは、絶縁層に保持された電荷は、フローティングノードの暗電流を増加させることにより、画素回路の動作点が変動する。

絶縁層に保持された電荷によるこれらの要因は、センサ出力に影響を与え、所望の信号が出力できなくなる。

絶縁層に保持される電荷量は放射線の照射量に応じて増加するため、照射量に応じて画素出力が所望の出力から乖離していく。そのため、以下の説明においては、この現象を放射線によるセンサの劣化と呼ぶ。

＜第１実施形態＞
（撮像装置の構成）
図１は、本実施形態の撮像装置（放射線検出器）の構成を示した図である。本実施形態の撮像装置は、信号配線１０－１、画素１１を有する。画素１１は、画素アレイ１３において、複数行および複数列に渡って行列状に配列されている。信号配線１０－１は、画素１１が配された１画素列に対して１本が配されている。また、撮像装置は垂直走査回路１４を有する。複数列に渡って配された１行の画素１１は、１つの制御線１２を介して垂直走査回路１４に接続されている。垂直走査回路１４は、画素１１の蓄積期間を制御する。

撮像装置は、列回路部１５、水平走査回路１６、出力回路１７を有する。列回路部１５は、複数の列回路を備えている。複数の列回路のうちの一の列回路は、信号配線１０－１に対応して配されている。複数の列回路の各々は、画素１１から信号配線１０－１に出力された信号を処理して、出力回路１７に出力する。この処理とは、例えばＡＤ変換、増幅などがある。

水平走査回路１６は、列回路部１５が備える複数の列回路を順次選択する。これより、複数の列回路の各々が保持した信号が、順次、出力回路１７に出力される。出力回路１７は、撮像装置の外部に信号を出力する。出力回路１７の出力する信号は、撮像装置が出力する信号である。

撮像装置は、制御回路（制御部）１８をさらに有する。制御回路１８は、垂直走査回路１４、列回路部１５、水平走査回路１６のそれぞれに対し、駆動信号を供給する駆動線を介して接続されており、これらの回路を制御する。

（画素の回路構成）
図２は、図１に示した画素１１のうち、２行２列分の回路を示した回路図である。以下の説明では、放射線検出素子である検出ダイオードＤ１が蓄積する電荷が電子であるものとする。したがって、本実施形態では画素１１が備えるトランジスタは、すべてＮ型のトランジスタである。一方、検出ダイオードが蓄積する電荷を正孔としてもよく、この場合には、画素１１のトランジスタをＰ型トランジスタとしてもよい。つまり、信号として取り扱う電荷の極性に応じて、以下の説明で用いる導電型の規定を変更することができる。

画素１１は、放射線検出素子（光電変換部）である検出ダイオードＤ１と、転送トランジスタＭ１と、電荷保持部Ｃ１と、リセットトランジスタＭ２と、増幅トランジスタＭ３と、選択トランジスタＭ４とを有する。

検出ダイオードＤ１は、放射線を電荷に変換する。検出ダイオードＤ１が検出する放射線は、Ｘ線やガンマ線のような電離放射線でもよいし、アルファ線、ベータ線、電子線、中性子線、陽子線、重イオン線、中間子線などの粒子放射線であってもよい。本実施形態の検出ダイオードＤ１は電子線を検出する。検出ダイオードＤ１は、例えば、シリコンやゲルマニウムの単結晶の半導体層を有するが、多結晶の半導体層を有してもよい。

転送トランジスタＭ１は、電荷保持部Ｃ１、リセットトランジスタＭ２、増幅トランジスタＭ３が接続されたノードと、検出ダイオードＤ１との間の電気的経路に設けられている。リセットトランジスタＭ２と増幅トランジスタＭ３のドレインには、それぞれ電源電圧が与えられている。選択トランジスタＭ４は、増幅トランジスタＭ３と信号配線１０－１との間の電気的経路に設けられている。増幅トランジスタＭ３は、選択トランジスタＭ４を介して、信号配線１０－１に電気的に接続されている。電荷保持部Ｃ１は、半導体基板内に設けられた浮遊拡散部（浮遊拡散容量）と、転送トランジスタＭ１から当該浮遊拡散部を介して増幅トランジスタＭ３に至る電気的経路の寄生容量を含む。

信号ＲＥＳ、信号ＴＸ、信号ＳＥＬのそれぞれは、図１で示した垂直走査回路１４から制御線１２を介して供給される信号である。図２では、各信号の末尾に、信号が供給される画素行を付して表している。例えば、信号ＲＥＳ（ｍ）は、ｍ行目の画素に供給される信号ＲＥＳであることを意味している。

信号配線１０－１には、不図示の電流源が接続されている。信号ＳＥＬ（ｍ）がアクティブレベルとなることによって、ｍ行目の画素１１の選択トランジスタＭ４がオンする。これにより、ｍ行目の画素１１の増幅トランジスタＭ３に、電流源から電流が供給される。ｍ行目の画素１１では、電源電圧ＶＤＤと、増幅トランジスタＭ３と、信号配線１０に接続された不図示の電流源とによって、ソースフォロワ回路が形成される。このソースフォロワ回路が形成されることによって、増幅トランジスタＭ３は、電荷保持部Ｃ１の電位に基づく信号を、信号配線１０－１に、トランジスタＭ４を介して出力する。

また、信号ＳＥＬ（ｍ＋１）がアクティブレベルとなることによって、ｍ＋１行目の画素１１の選択トランジスタＭ４がオンする。これにより、ｍ＋１行目の増幅トランジスタＭ３に、電流源から電流が供給される。ｍ＋１行目の画素１１では、電源電圧ＶＤＤと、増幅トランジスタＭ３と、信号配線１０－１に接続された不図示の電流源とによって、ソースフォロワ回路が形成される。このソースフォロワ回路が形成されることによって、増
幅トランジスタＭ３は、電荷保持部Ｃ１の電位に基づく信号を、トランジスタＭ４を介して信号配線１０－１に出力する。

（画素の平面図）
図３（ａ）～図３（ｃ）は、図１に示した画素１１のレイアウトを説明するための模式図である。図中の凡例は、活性領域、ポリシリコン層、第１配線層、第２配線層、コンタクトプラグ、ビアプラグを示す。活性領域は、半導体基板の表面であって、トランジスタなどの素子が形成される部分である。半導体基板の表面の活性領域以外の部分は、素子分離領域でありうる。素子分離領域は、STI（Shallow Trench Isolation）などの絶縁体を
含む構造であってもよく、半導体の導電型を利用したPN分離構造であってもよい。ポリシリコン層は、半導体基板の表面に形成されうる。ポリシリコン層は、例えばトランジスタのゲート電極を構成する。ポリシリコン層は、ポリシリコンに限定されず、他の金属であってもよい。第１配線層、第２配線層は、導電体からなり、半導体基板の表面の上に配される。半導体基板の表面から、第１配線層、第２配線層の順に配される。半導体基板と第１配線層との間には層間絶縁膜が配され、第１配線層と第２配線層との間には層間絶縁膜が配される。コンタクトプラグは、導電体からなり、半導体基板と第１配線層との間と、ポリシリコン層と第１配線層との間を電気的に接続する。ビアプラグは、導電体からなり、第１配線層と第２配線層の間を電気的に接続する。配線の構造はこれに限定されず間に第１配線層と第２配線層その間に第３配線層を有していてもよい。

図３（ａ）は、活性領域とポリシリコン層とコンタクトプラグを示す上面模式図である。図３（ｂ）は、図３(ａ)に第１配線層とビアプラグを加えて示した上面模式図である。コンタクトプラグは半導体基板と第１配線層の間に位置するものであるが、図３（ｂ）においてコンタクトプラグは第１配線層の上に描いている。これは、コンタクトプラグの位置の理解を容易にするためである。図３（ｃ）は、図３（ｂ）に、第２配線層を加えて示した上面模式図である。図３（ｃ）においても図３（ｂ）のコンタクトプラグと同様に、理解のためにビアプラグを第２配線層の上に描いている。なお、これ以降の図でもコンタクトプラグおよびビアプラグは同様に描いている。

図３（ａ）において、活性領域は、領域３３と、ゲート電極３４と、電荷保持部３８と、ゲート電極３５と、領域４０を含む。領域３３は検出ダイオードＤ１が配される領域である。転送トランジスタＭ１は、ゲート電極３４、領域３３、電荷保持部３８を含む。電荷保持部３８は、図２に示す電荷保持部Ｃ１である。リセットトランジスタＭ２は、電荷保持部３８と、ゲート電極３５と、領域４０を含む。別の活性領域は、増幅トランジスタＭ３と、選択トランジスタＭ４を含み、増幅トランジスタＭ３のゲート電極３６と選択トランジスタＭ４のゲート電極３７を含む。領域４１は、ウェルに電位を供給するための領域である。ウェルとは、各素子が設けられる半導体領域である。例えば、信号電荷が電子であり、トランジスタがＮ型のトランジスタであり、ウェルがＰ型の半導体領域とすることができる。

本実施形態では検出ダイオード領域を活性層で規定しているが、ＰＮ分離を利用したトランジスタのウェルと同じ導電型の半導体領域で規定してもよい。

図３（ｂ）に示すように、第１配線層は複数の配線を含む。配線４２は、リセットトランジスタＭ２のゲート電極３５へ制御信号ＲＥＳを供給する。配線４３は、転送トランジスタＭ１のゲート電極３４へ制御信号ＴＸを供給する。配線４４は、選択トランジスタＭ４のゲート電極３７へ制御信号ＳＥＬを供給する。配線４５は、信号配線を選択トランジスタＭ４のソース／ドレイン領域に電気的に接続する信号出力線である。配線４６は、ウェルに電圧を供給するための配線である。例えば、信号電荷が電子の場合には、配線４６が供給する電圧は接地（ＧＮＤ）とすることができる。配線４７は、電荷保持部３８と増
幅トランジスタＭ３のゲート電極３６を電気的に接続する配線である。電荷保持部Ｃ１の容量成分は、配線４７と電荷保持部３８とゲート電極３６を含む。配線４８は、領域４０へ電圧を供給するための配線である。例えば、信号電荷が電子の場合には、配線４８が供給する電圧は電源電圧ＶＤＤとすることができる。配線４９は、領域３６－２へ電圧を供給するための配線である。例えば、信号電荷が電子の場合には、配線４９が供給する電圧は電源電圧ＶＤＤとすることができる。ここで、配線４２～４６は複数の画素に共通して設けられたグローバルな配線である。配線４２～４６の長手はＸ方向に沿っており、互いに平行である。

図３（ｃ）に示すように、第２配線層は複数の配線を含む。電源配線３１は、ビアプラグ、配線４８、コンタクトプラグを介して増幅トランジスタＭ３のソース／ドレイン領域と電気的に接続する。電源配線３１によって、増幅トランジスタＭ３のソース／ドレイン領域に電源電圧が供給される。電源配線３２は、ビアプラグ、配線４６、コンタクトプラグを介して領域４１と電気的に接続する。電源配線３２によって、ＧＮＤが領域４１に供給される。信号配線１０－１は垂直出力線である。信号配線１０―１は、ビアプラグ、配線４５、コンタクトプラグを介して選択トランジスタＭ４のソース／ドレイン領域に電気的に接続している。信号配線１０―１によって、選択トランジスタＭ４から画素の信号が出力される。このように、増幅トランジスタＭ３に電源電圧を供給する配線３１と、ウェルに電位を供給する電源配線３２と、信号配線１０－１が同じ層に形成される。これらの配線３１，３２，１０－１の長手はＹ方向に沿っており、互いに平行である。

以下に本発明者らが見出した放射線劣化のメカニズムを説明する。

放射線検出器においては放射線検出器に放射線が入射することによって絶縁層に発生した電荷が絶縁層に保持されることが知られている。絶縁層に保持された電荷は、画素駆動用トランジスタのチャネルのポテンシャルを変動させて、しきい値をシフトさせてしまうため、画素駆動用トランジスタの動作点が変動する。また、絶縁層に保持された電荷は、画素駆動用トランジスタのソース、ドレインなどＰＮ接合部の空乏層幅を変えるため、寄生容量が変動する。さらに、絶縁層に保持された電荷は、検出ダイオードのポテンシャルに影響をあたえ、暗電流が増加する。増加した暗電流により電荷保持部の電位が変動する。これらの作用により、絶縁層に保持された電荷は、センサ出力に影響を与え、所望の信号を出力させなくなる。保持される電荷量は吸収線量に応じて増加するため、照射量に応じて画素出力が所望の出力から乖離していく。そのため、この現象は放射線によるセンサの劣化として現れる。

本発明者らが見出したところによると、放射線照射により絶縁層に保持される電荷の量は放射線照射時の絶縁層の電界に依存する。また、センサ動作時における特性劣化の程度は、保持された電荷の周辺の電界に依存する。電界が大きいと保持されている電荷の影響が大きくなることで検出器の劣化耐性が低くなる。

そこで、本発明者らは信号配線１０－１と増幅トランジスタＭ３の活性層とのレイアウト関係に着目し、信号配線１０－１と増幅トランジスタＭ３の活性層が重ならないように配置することが有効であることを見いだした。

例えば、配線層間膜厚を数百ナノメートル、画素ピッチを数マイクロメートル程度の場合について、増幅トランジスタＭ３の活性層と信号配線１０－１の距離を検討する。平面視で増幅トランジスタＭ３の活性層に重なるように信号配線１０－１を通した場合と比較して、増幅トランジスタＭ３の活性層から離して画素の端部に信号配線１０－１を通した場合では、この距離を例えば１０倍程度大きくできる。そのため、増幅トランジスタＭ３の活性層と信号配線１０－１間の電界は１桁減少する。その結果、検出器の放射線劣化耐
性は１桁以上改善する。このように、本実施形態によれば、増幅トランジスタＭ３の活性層と信号配線１０－１の間の電界を顕著に減らすことができるため、放射線照射による検出器の劣化耐性を低減することができる。なお、トランジスタの活性層とはトランジスタが配された活性層ともいえる。

前記した絶縁膜中の保持電荷に加え、トータルドーズ効果やはじき出し損傷効果による界面準位の増加も、放射線照射によるセンサの劣化原因の一つである。

本発明者らが見出したことによると、放射線照射による界面準位の増加量は照射時の界面周辺の電界に依存する。界面周辺の電界が小さいと界面準位の増加を抑制することができるため、センサの劣化耐性を低減することができる。

信号配線がトランジスタの活性層の上部を通る構成では、トランジスタの活性層の周囲の電界は、検出放射線量に応じて変わる信号配線の電位に応じて変動しやすい。界面準位の増加量は界面の周辺電界に依存するため、前述の構成では画素の劣化が信号配線の電位に応じて変わる。つまり、センサの出力画像パターンに応じて各画素列の劣化の大小が変わり焼付きのような現象が発生する。

本実施形態では図３（ｃ）に示すように、信号配線１０－１がトランジスタの活性層の上部を通らないこと、言い換えると信号配線１０－１とトランジスタの活性層が平面視において重ならないことを特徴としている。なお、これによれば、トランジスタの活性層について、周辺電界の信号配線電位による変動を減らすことができるため、前記焼付きを低減することができる。

また、絶縁膜に保持された電荷は画素駆動用トランジスタのゲートチャネルのポテンシャルに影響を与え、トランジスタのしきい値を変動させる。

本実施形態では信号配線１０－１がトランジスタのゲートチャネル領域の上部を通らないこと、言い換えると信号配線１０－１がトランジスタのゲートチャネル領域と平面視において重ならないことを特徴としている。これによれば、画素駆動用トランジスタのチャネルに対して、絶縁膜中の保持電荷が与える影響が信号配線の電位により変動することを低減できる。そのため、本発明者らが見出した課題である、放射線による劣化によって列あるいは行毎に筋が生じる現象を低減できる。本発明者らが見出したメカニズムを以下に説明する。

また、絶縁膜に保持された電荷の影響で、トランジスタの拡散領域のＰＮ接合部の空乏層幅が変化する。その結果、画素トランジスタの寄生容量が変動し、画素回路の駆動に対する時定数が変化する。一方、保持される電荷の量は、放射線照射時に絶縁膜に印加されている電界に依存する。ＰＮ接合部の上部に信号配線を形成した場合、放射線を照射した期間における画素列毎の信号配線電位の差に応じて、列毎に絶縁膜に保持される電荷の量が不均一になる。その結果、劣化後の画像においては、画素列毎の固定パターンノイズがセンサ出力に現れる。この現象においては、劣化前には視認できない程度の軽微な列ごとの違いが、劣化の程度にはエンハンスされて顕在化するものである。列ごとの差異を生む原因には、垂直信号線の寄生容量の差異、垂直信号線と接続する駆動回路のレイアウト位置の差、垂直信号線を駆動する回路の電源インピーダンス差などがある。

また、本発明者の見出したところによれば、画素駆動用トランジスタのソース、ドレインに形成されるＰＮ接合部のリーク電流は、ＰＮ接合部近傍に保持される電荷によって増大する。一般的なＣＭＯＳセンサ技術でも知られているように、リーク電流は撮像性能を悪化させる。特に検出ダイオードや増幅トランジスタの入力部など、フローティングノー
ドとして動作させる場合には影響が顕著である。

そこで、本実施形態では信号配線１０－１がトランジスタの拡散領域（ソースドレイン領域）の上部を通らないレイアウト、言い換えると信号配線１０－１とトランジスタの拡散領域が平面視において重ならないレイアウトとする。このようなレイアウトにすることで、放射線照射によるリーク電流の増大を軽減することができる。そのため、放射線照射による撮像性能の劣化を低減することが可能である。加えて、行または列、あるいは駆動回路のインピーダンスなどの非対称性に起因する放射線劣化の非対称性を軽減することができる。その結果、画像の周期的ノイズの観点においても放射線耐性を向上させることが可能である。

なお、本実施形態は、半導体基板の配線の形成される面、すなわち表面側から放射線照射を行って撮像が可能な表面照射型の放射線検出器（撮像装置）である。照射された放射線は配線層および層間絶縁膜を透過して検出ダイオードに到達することができる。

また、本実施形態による撮像装置が検出する放射線はＸ線やガンマ線のような電離放射線でもよいし、アルファ線、ベータ線、中性子線、陽子線、電子線、重イオン線、中間子線などの粒子線であってもよい。

＜第２実施形態＞

第１実施形態では信号配線が１画素列に１本である形態を記載した。本実施形態では信号配線が１画素列に複数本である形態について説明する。

（撮像装置の構成）
図４は、本実施形態の撮像装置の構成を示した図である。本実施形態では複数の列の各々は、画素１１のアレイから信号配線１０－１から信号配線１０－５にそれぞれ出力される。なお、画素１１のアレイは等価回路としては同様のセルの繰り返しであるが、物理的なレイアウトは接続する信号配線に対応して異なる部分があっても良い。本実施形態では１画素列に対して信号配線が５本配される構成を記載するが、２本以上配されれば本数は限定されない。

（画素の回路構成）
図５は、図４に示した画素１１のうち、２行２列分を示した等価回路図である。ｍ行目の画素と、ｍ＋１行目の画素は、それぞれ信号配線１０－１と信号配線１０－２に接続されている。同様に不図示のｍ＋２行目の画素は信号配線１０－３に、ｍ＋３行目の画素は信号配線１０－４に、ｍ＋４行目の画素は信号配線１０－５にそれぞれ接続されている。信号配線１０－２から信号配線１０－５は第１実施形態の信号配線１０－１と同様に不図示の電流源が接続されている。

信号ＳＥＬ（ｍ）がアクティブレベルとなることによって、ｍ行目の画素の選択トランジスタＭ４がオンする。これにより、ｍ行目の画素の増幅トランジスタＭ３に、電流源から電流が供給される。ｍ行目の画素では、電源電圧ＶＤＤと、増幅トランジスタＭ３と、信号配線１０－１に接続された不図示の電流源とによって、ソースフォロワ回路が形成される。このソースフォロワ回路が形成されることによって、増幅トランジスタＭ３は、電荷保持部Ｃ１の電位に基づく信号を、信号配線１０－１に、トランジスタＭ４を介して出力する。

また、信号ＳＥＬ（ｍ＋１）がアクティブレベルとなることによって、ｍ＋１行目の画素の選択トランジスタＭ４がオンする。これにより、ｍ＋１行目の増幅トランジスタＭ３
に、電流源から電流が供給される。ｍ＋１行目の画素では、電源電圧ＶＤＤと、増幅トランジスタＭ３と、信号配線１０－２に接続された不図示の電流源とによって、ソースフォロワ回路が形成される。このソースフォロワ回路が形成されることによって、増幅トランジスタＭ３は、電荷保持部Ｃ１の電位に基づく信号を、信号配線１０－２に、トランジスタＭ４を介して出力する。

このように、ｍ行目の画素とｍ＋１行目の画素は、それぞれ異なる信号配線に接続されている。また、不図示のｍ＋２行目からｍ＋４行目の画素も同様に、それぞれ異なる信号配線に接続されている。

これによれば信号配線を複数本にすることにより検出器の高速化が可能となる。また、この場合においても、信号配線が増幅トランジスタの活性層の上部には形成されないことにより、実施形態１で述べた効果が得られる。

（画素の平面図）
図６（ａ）～図６（ｃ）は、図４に示した画素１１のレイアウトの１つを説明するための模式図である。信号配線１０－１から信号配線１０－５はそれぞれ隣接して配置され、電源配線３２と電源配線６０に挟まれるように形成される。なお、信号配線１０－１から信号配線１０－５は、増幅トランジスタＭ３に電源電圧を供給する電源配線３１と、ウェルに電位を供給する電源配線３２と、同じ層に形成される。

このように、本実施形態においては、信号配線が複数あり、それらの信号配線は互いに隣接して配置させる。「互いに隣接して配置」とは、例えば、少なくとも同じ配線層において信号配線と信号配線の間に信号配線以外の配線が配置されないことを意味しうる。

本実施形態において、信号配線１０－１は隣接する配線が信号配線１０－２と電源配線３２であるのに対し、信号配線１０―５は信号配線１０－４と電源配線６０である。一方、信号配線１０－２、信号配線１０－３、信号配線１０－４は左右に隣接する配線が信号配線である。つまり、信号配線をそれぞれが隣接するように配置させることで、信号配線１０－２から１０－４に生じるクロストークの対称性を向上することができる。また信号配線１０－２から１０－４の周囲に発生する電界の対称性も向上する。これによれば、信号配線毎に隣接する配線との間の電界の強度の不均一性を低減することができるため、放射線照射による画素ごとの劣化の差を減らすことができ、放射線照劣化による固定パターンノイズを低減することができる。

また、隣接する信号配線同士の間の間隔は、電源配線に隣接する信号配線と当該電源配線との間の間隔よりも小さい。すなわち、隣接する信号配線同士の間隔は、電源配線３２と信号配線１０－１の間の間隔および電源配線６０と信号配線１０－５の間の間隔よりも小さい。このように、電源配線と信号配線の間の間隔を信号配線同士の間隔よりも広げることで信号配線周辺の電界を小さくすることができる。これにより、それぞれの信号配線に対する絶縁膜中に保持された電荷の影響を低減することができるため、劣化後のノイズを低減できる。また、信号配線周辺の界面について放射線照射時による界面準位の増加を低減することができるため、放射線による劣化耐性も低減することができる。なお、隣接する信号配線同士の間の間隔は一定でなくてもよく、電源配線３２と信号配線１０－１の間の間隔と電源配線６０と信号配線１０－５の間の間隔は同じでなくてよい。一般的には、隣接する信号配線同士のうちの最大の間隔が、電源配線３２と信号配線１０－１の間の間隔と電源配線６０と信号配線１０－５の間の間隔の両方よりも小さければよい。

＜第３実施形態＞
本発明による第３実施形態を図７に示す。図６（ａ）～図６（ｃ）と同じ部品番号につ
いての説明は図６（ａ）～図６（ｃ）と同様である。図７は、活性領域とポリシリコン層とコンタクトプラグとビアプラグと第１配線層と第２配線層を全て示した図である。層構造は他の実施形態を参照して理解できるため、層ごとの部分図は省略する。

接続配線７０は、選択トランジスタのソース７１に接続されており、信号配線１０－１から信号配線１０－５とは異なる配線層に形成され、接続配線とビアプラグ（ビアホール）７２を介して接続される。接続配線７０は、増幅トランジスタＭ３毎に設けられる。また、接続配線７０は信号配線１０－１から信号配線１０－５の少なくともいずれかと平面視で概ね直交するレイアウトとする。

本実施形態では、増幅トランジスタを接続する配線７０と信号配線１０－１～１０－５の各信号配線との寄生容量の非対称性を軽減できるため、画素行ごとの劣化耐性の差を減らすことができ、放射線照射後の固定パターンノイズを低減することができる。

配線７０は、信号配線１０－１～１０－５と重なる部分にその他の部分よりも太い一定幅の幅広部７４を有しており、幅広部７４と画素信号の出力先の信号配線とが重なる位置にビアホール７２が設けられる。したがって、画素によってビアホール７２を設ける位置が異なるものの、ビアホール７２を除けば、画素アレイにおける各画素の平面レイアウトを略同一の形状にできる。本実施形態では、ビアホール７２は所定数の繰り返し単位で同一画素列上において周期的に異なる配置をとる。本実施形態ではｍ行目の増幅トランジスタの出力はビアホール７２を介して信号配線１０－１に、ｍ＋１行目はビアプラグ７３を介して信号配線１０－２にといった具合に接続する。つまり、読み出す信号配線の違いによる画素レイアウトの変更を、ビアホールのみで対応することが可能となる。これにより、電荷保持部や増幅トランジスタなどの画素ごとの他の配線とカップリングの対称性を向上することができるため、画素ごとの劣化の差を更に減らすことができ、放射線照射後の固定パターンノイズを低減することができる。

本実施形態では、信号配線１０－１から信号配線１０－５と接続配線７０が平面視上で交差する部分の重なり面積はすべての画素の交点について略同一の値にすることができる。よって、画素行ごとの周期的な非対称性を軽減することができる。そのため、行ごとの劣化の程度差を更に減らすことができ、放射線照射後の固定パターンノイズを低減することができる。

＜第４実施形態＞
本発明による第４実施形態の画素レイアウトを図８（ａ）～図８（ｃ）に示す。本実施形態では、増幅トランジスタのドレイン電位を供給する電源配線３１、ウェル電位を供給する電源配線３２、リセットトランジスタＭ２のドレイン電位を供給する電源配線８０と、ウェル電位を半導体基板に供給するコンタクト８１とを有する。本実施形態では電源配線３２は電源配線３１と電源配線８０との間に挟まれるように配置される。

一般的にＮＭＯＳタイプの画素構成では、ウェル電位はグランド電位のような低い電位であり、増幅トランジスタのドレイン電位およびリセット電位は高い電位である。また、リセット状態においては、画素信号配線の電位はリセットトランジスタのドレイン電位に追随するため高い電位になる。本実施形態においては、信号配線１０－１の隣には、電源配線８０（同一画素）と電源配線３１（隣接画素）が配される。信号配線１０－１と電源配線８０、信号配線１０－１と電源配線３１を隣接させることで、信号配線１０－１と電源配線３２が隣接するレイアウトにくらべ、信号配線１０－１の周辺の横方向電界を小さくすることができる。よって、絶縁膜中に保持された電荷の影響を低減することができ、劣化後のノイズを低減できる。

＜第５実施形態＞
本発明による第５実施形態について、図９（ａ）～図９（ｃ）を用いて説明する。

第５実施形態が第４実施形態と異なる点は、電源配線３１、３２と８０の並び順である。本実施形態においては、電源配線３１、電源配線８０、電源配線３２の順で配置され、電源配線８０が電源配線３１と電源配線３２の間に挟まれるように配置される。これにより、電源配線８０と信号配線１０－１の寄生容量による容量性カップリングを低減することができる。電源配線８０は、センサのリセット動作時において過渡的に電圧の変動が生じることがある。本実施例では、電源配線３２のシールド作用によって電源配線８０の電圧変動の影響から信号配線１０－１をシールドすることができる。これにより、信号配線周辺の横方向電界の過渡的な変動を低減することができるため、劣化後の画素出力が画素の電圧状態によって変動することを低減することができる。

＜第６実施形態＞
第６実施形態は、これまで説明した第１～第５実施形態を組み合わせた構成を有する。本実施形態について図１０（ａ）～図１０（ｃ）を参照して説明する。

本実施形態では、信号配線が増幅トランジスタの活性層の上部を通らず、信号配線が複数本あり、それら信号配線はそれぞれが隣接するように配置され、いずれかの信号配線と直交する接続配線を備えている。接続配線と信号配線を接続するビアを除いて画素アレイの画素のレイアウトは平面視ですべて同一のレイアウトであり、信号配線と接続配線が平面視上で直交する面積はすべての信号配線で同一であり、３本の電源配線を有している。

これによれば、放射線劣化による画質への影響を抑制したセンサについて、高速読み出しが可能となるため、高いフレームレートでの画像データ取得が可能な検出器の製造が可能となる。

＜第７実施形態＞
本実施形態では、放射線耐性向上の効果を得ながら、撮像の高速化を実現する例を説明する。図１１（ａ）～図１１（ｃ）は本実施形態における画素のレイアウトを説明するための模式図である。ここでは画素ピッチが２μｍの例をしめしている。各部品の番号は上述の実施形態における説明と同様である。ここでは、配線のＬ／Ｓ（ラインアンドスペース）は０．２μｍ、増幅トランジスタのチャネル幅は０．４μmとした。信号配線１０－
１から１０－３は増幅トランジスタのチャネルもしくはソース、ドレインと重ならないように配置される。そのため、本実施形態では信号配線は検出ダイオードＤ１（領域３３）の上部に配置している。また、画素を駆動する電源配線１１０は画素回路を構成するトランジスタ類が配置される領域の上部に配置した。電源配線１１０は図では１本のみ示しているが、電源配線１１０は複数であってもよい。例えば、増幅トランジスタのドレイン電位を供給する電源配線３１、ウェル電位を供給する電源配線３２、リセットトランジスタＭ２のドレイン電位を供給する電源配線８０が、トランジスタ類が配置される領域の上部に配置される（図９、図１０参照）。

本実施形態では、本発明に従ったレイアウトを行いつつ、画素ピッチあたりの信号配線の本数を３本以上に増やすことができるため、放射線耐性と高速化の両立が可能となる。

＜第８実施形態＞
第８実施形態においては、増幅トランジスタを、平面視で放射線検出素子に内包されるように配置することで、検出器の感度を向上することができる形態について説明する。

本実施形態では図１２に示すように、放射線検出素子Ｄ１（領域３３）は、活性層１２
０及び単位画素毎に設けられた枠状の非活性層１２１により規定される。非活性層１２１は、放射線検出素子Ｄ１を囲うように形成される画素分離構造であり、複数の放射線検出素子Ｄ１は、非活性層１２１により分離される。放射線検出素子Ｄ１の活性領域３３は、画素分離構造である非活性層１２１によって囲まれる領域内に位置する。

本実施形態では、電荷保持部３８は検出素子Ｄ１の活性領域３３に囲まれるように配置される、また、増幅トランジスタのゲート３６も同様に検出素子Ｄ１の活性領域３３に囲まれるように配置される。より詳細には、電荷保持部および増幅トランジスタはいずれも、非活性層１２１（画素分離構造）の内側の領域であって、活性領域３３に囲まれる領域に配置される。「活性領域に囲まれる領域」とは、当該領域の実質的に全方位に活性領域が存在するような領域である。平面的にみて、当該領域の全外周を１つの活性領域で囲んでいてもよく、全外周の一部が分離領域であってもよい。このような配置を採用することで、電荷保持部３８と増幅トランジスタのゲート３６を近接して配置できる。その結果電荷保持部の寄生容量を小さくできるため、検出器の高感度化が可能となる。

本実施形態では図１２を参照して検出素子を活性層で規定した形態について説明したが、検出素子は半導体領域の導電型や濃度で規定しても同様の効果を得られる。

＜第９実施形態＞
本発明による第９実施形態では、転送トランジスタを有さず、放射線検出素子と電荷保持部が電気的に接続されている、ＣＭＯＳエリアセンサ技術において３トランジスタ方式と称される画素回路方式を用いた形態について説明する。本実施形態では、前記増幅トランジスタを平面視上で検出ダイオードに囲まれる配置にすることで、検出器の感度を向上することができる。

本実施形態では図１３に示すように、単位画素の放射線検出素子３３が活性層と非活性層により規定され、枠状の非活性層１２１により隣接画素の放射線検出素子３３と分離される。本実施形態では、配線１３１が、放射線検出素子から電荷を取り出す取り出し部１３２と増幅トランジスタのゲート３６を接続する。

本実施形態では、増幅トランジスタのゲート３６を放射線検出素子３３に囲まれるように配置することで、放射線検出素子の取り出し部１３２と増幅トランジスタのゲート３６と近接したレイアウトが可能となる。そのため、それらを接続する配線１３１を短くすることができる。これによれば、放射線検出素子の寄生容量を低減することができ変換ゲインを高くすることが可能となる。その結果、検出器の高感度化が可能となる。

加えて、本実施形態では転送トランジスタＭ１を含む画素を有する放射線検出器に比べ、放射線による転送トランジスタＭ１の劣化の影響がなくなるため、放射線劣化耐性の向上が可能となる。

本実施形態では図１３を参照して検出素子を活性層で規定した形態について説明したが、検出素子は半導体領域の導電型や濃度で規定しても同様の効果を得られる。

また、１画素列に配置される信号配線が複数本配置した形態であっても、電荷保持部と増幅トランジスタのゲートとを接続する配線１３１を短くすることができるため、同様の効果を得られる。

＜第１０実施形態＞
第１０実施形態においては、信号配線と直交する接続配線と信号配線の相対位置及び、画素単位で並進対称となる画素分離のレイアウトと信号配線のレイアウトの相対位置の形
態について説明する。

図１４に示すとおり、本実施形態において画素１１は、増幅トランジスタと信号配線とを接続する接続配線１４１を有する。接続配線１４１は、増幅トランジスタ毎に設けられ、信号配線と異なるメタル層に形成され、少なくともいずれかの信号配線と直交する。接続配線と信号配線はビアを介して接続される。接続配線は、接続配線とトランジスタを接続するためのコンタクトを起点にして、平面視で画素の一方向側（図では右側）にまとめて配置されている信号配線の方向のみに伸びている。なお、接続配線１４１は、信号配線と重なる部分はその他の部分よりも太い一定幅の幅広部を有していてもよい（図７参照）。

図１４に示すように画素アレイ１３において、１画素列の信号配線１０－１～１０－６は画素ピッチと同じ周期にて配置している。この際、複数の信号配線を配置する領域の中心と検出ダイオード領域の中心の位置関係は、繰り返し周期の中で概ね半位相ずらしている。このような配置をすることにより、検出ダイオードの取り出し位置と垂直信号線の間に距離を保つことが可能となり、絶縁膜中の電界を緩和することができる。そのため、放射線耐性の向上を図ることができる。

加えて、画素１１は前記ビアを除いて平面視で同一のレイアウトであり、前記ビアのみが所定数の繰り返し単位で同一画素列上に周期的に異なる配置をとる。また、本実施形態では、信号配線１０－１から信号配線１０－６と接続配線１４１が平面視上で交差する部分の重なり面積はすべての画素の交点について略同一の値にすることができる。これによれば信号配線以外の対称性を改善することができるため、放射線照射後の画素ごとの劣化耐性の差を更に減らすことができる。

また、本実施形態では、隣接する信号配線同士の間の間隔は、電源配線に隣接する信号配線と当該電源配線との間の間隔よりも小さい。すなわち、隣接する信号配線同士の間隔は、信号配線１０－１と同一画素の電源配線３１との間の間隔および信号配線１０－６と隣接画素の電源配線３１との間の間隔よりも小さい。このように、電源配線と信号配線の間の間隔を信号配線同士の間隔よりも広げることで信号配線周辺の電界を小さくすることができる。これにより、それぞれの信号配線に対する絶縁膜中に保持された電荷の影響を低減することができるため、劣化後のノイズを低減できる。また、信号配線周辺の界面について放射線照射時による界面準位の増加を低減することができるため、放射線による劣化耐性も低減することができる。なお、隣接する信号配線同士の間の間隔は一定でなくてもよく、電源配線３１（同一画素）と信号配線１０－１の間の間隔と電源配線３１（隣接画素）と信号配線１０－６の間の間隔は同じでなくてよい。一般的には、隣接する信号配線同士のうちの最大の間隔が、電源配線３１（同一画素）と信号配線１０－１の間の間隔と電源配線３１（隣接画素）と信号配線１０－６の間の間隔の両方よりも小さければよい。なお、本実施形態では、１画素列に対して信号配線が６本配される構成を記載したが、２本以上配されれば本数は限定されない。

＜第１１実施形態＞
これまで説明した第１実施形態から第１０実施形態はそれぞれの効果を阻害することなく、任意に組み合わせることができる。第１１実施形態においては、図１５によりこれまで説明した実施形態を組み合わせた構成について説明する。

本実施形態では、信号配線が増幅トランジスタの活性層の上部を通らず、信号配線が複数本あり、それら信号配線はそれぞれが隣接するように配置され、いずれかの信号配線と直交する接続配線を備えている。接続配線と信号配線を接続するビアを除いて画素アレイの画素のレイアウトは平面視ですべて同一のレイアウトであり、信号配線と接続配線が平
面視上で直交する面積はすべての信号配線で同一である。また、３本の電源配線を有しており、平面視で電源配線が増幅トランジスタと重なるように配置され、信号配線は増幅トランジスタに重ならず、放射線検出素子の活性層上に３本以上重なるように配置される。増幅トランジスタは平面視で画素分離構造の内側に配置され、３トランジスタ方式と称される画素回路方式を用いている。接続配線はトランジスタと接続するためのコンタクトを起点にして、平面視で画素の右側にまとめて配置されている信号配線の方向のみに伸びている。

なお、第１実施形態から第１０実施形態の組合せは上記以外にも可能であることは容易に理解できるであろう。例えば、３トランジスタ方式ではなく、転送トランジスタを採用した４トランジスタ方式（第１実施形態）を採用してもよい。また、電源配線３１、電源配線３２、電源配線８０の順に配置される構成の代わりに、電源配線３１、電源配線８０、電源配線３２の順に配置される構成（第５実施形態）を採用してもよい。

本実施形態によれば、放射線劣化による画質への影響を抑制したセンサについて、高速読み出しが可能となるため、高いフレームレートでの画像データ取得が可能な検出器の製造が可能となる。

＜第１２実施形態＞
図１６を参照して、上述の第１実施形態～第１１実施形態のいずれかに係る放射線検出器が組み込まれた放射線撮像装置８０１、および当該放射線撮像装置を用いた放射線撮像システム８００について説明する。

放射線撮像システム８００は、放射線で形成される光学像を電気的に撮像し、電気的な放射線画像（すなわち、放射線画像データ）を得るように構成される。放射線撮像システム８００は、例えば、放射線撮像装置８０１、曝射制御部８０２、放射線源８０３、コンピュータ８０４を備える。放射線撮像システム８００は、表示装置（不図示）に撮像した放射線画像を表示したり、通信装置（不図示）を介して放射線画像データを外部に送信することができる。放射線撮像システム８００は、例えば医療画像診断や非破壊検査などの分野で好適に用いられ得る。

放射線を照射するための放射線源８０３は、曝射制御部８０２からの曝射指令に従って放射線の照射を開始する。放射線源８０３から放射された放射線は、不図示の被検体を通って放射線撮像装置８０１に照射される。放射線源８０３は、曝射制御部８０２からの停止指令に従って放射線の放射を停止する。

放射線撮像装置８０１は、上述の第１実施形態～第１１実施形態のいずれかに係る放射線検出器１００と、放射線検出器１００を制御するための制御部８０５と、放射線検出器から出力される信号を処理するための信号処理部８０６と、を含む。

信号処理部８０６は、例えば、放射線検出器１００から出力される信号がアナログ信号の場合にはこれをＡ／Ｄ変換し、コンピュータ８０４に放射線画像データとして出力することができる。また、信号処理部８０６は、例えば、放射線検出器１００から出力される信号に基づいて、放射線源８０３からの放射線の照射を停止させるための停止信号を生成してもよい。停止信号は、コンピュータ８０４を介して曝射制御部８０２に供給され、曝射制御部８０２は、停止信号に応答して放射線源８０３に対して停止指令を送る。

制御部８０５は、例えば、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）などのＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）、または、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔ
ｅｄ Ｃｉｒｃｕｉｔ）、または、プログラムが組み込まれた汎用コンピュータ、または、これらの全部または１部の組み合わせによって構成されうる。

また、信号処理部８０６は、制御部８０５の中に配されるか、または制御部８０５の一部の機能であるように図示されているが、これに限られるものではない。制御部８０５と信号処理部８０６とは、それぞれ別に構成されてもよい。さらに、信号処理部８０６は、放射線撮像装置８０１とは別に配されていてもよい。例えば、コンピュータ８０４が、信号処理部８０６の機能を有していてもよい。このため、信号処理部８０６は、放射線撮像装置８０１から出力される信号を処理する信号処理装置として、放射線撮像システム８００に含まれうる。

コンピュータ８０４は、放射線撮像装置８０１および曝射制御部８０２の制御や、放射線撮像装置８０１から放射線画像データを受信し、放射線画像として表示するための処理を行いうる。また、コンピュータ８０４は、ユーザが放射線画像の撮像を行う条件を入力するための入力部として機能しうる。

シーケンスの一例として、曝射制御部８０２は、曝射スイッチを有し、ユーザによって曝射スイッチがオンされると、曝射指令を放射線源８０３に送るほか、放射線の放射の開始を示す開始通知をコンピュータ８０４に送る。開始通知を受けたコンピュータ８０４は、開始通知に応答して、放射線の照射の開始を放射線撮像装置８０１の制御部８０５に通知する。これに応じて、制御部８０５は、放射線検出器１００において、入射する放射線に応じた信号を生成させる。

本実施形態の放射線撮像装置、および当該放射線撮像装置を用いた放射線撮像システムでは、撮像時に放射線検出器を冷却しても、各部の熱収縮のアンバランスにより、薄くて機械的強度が弱い半導体層に過大な力がかかるのを効果的に防止することができる。このため、信頼性や耐久性に優れ、高画質の放射線画像を得ることが可能な放射線撮像装置を実現することができ、医療用や工業用をはじめとする様々な分野で実用することができる。

＜第１３実施形態＞
上述の第１実施形態～第１１実施形態のいずれかに係る放射線検出器が組み込まれた放射線撮像システムとして、図１７の概略構成図を参照して透過型電子顕微鏡（ＴＥＭ）システムについて説明する。透過型電子顕微鏡としての機器ＥＱＰは、電子線源１００２（電子銃）と、照射レンズ１００４と、真空チャンバー１００１（鏡筒）と、対物レンズ１００６と、拡大レンズ系１００７と、放射線検出器１１００と、を有する。

放射線源としての電子線源１００２（電子銃）から放出された放射線である電子線１００３は、照射レンズ１００４によって集束され、試料ホルダーに保持されている分析対象としての試料Ｓに照射されるようになっている。電子線１００３が通過する空間は、機器ＥＱＰが備える真空チャンバー１００１（鏡筒）によって画成され、この空間は真空に保持される。

試料Ｓを透過した電子線１００３は、対物レンズ１００６と拡大レンズ系１００７により拡大され、放射線検出器１１００の受光面に結像される。試料Ｓに電子線を照射するための電子光学系を照射光学系といい、試料Ｓを透過した電子線を放射線検出器１１００の受光面に結像させるための電子光学系を結像光学系という。放射線検出器１１００を、あるいは放射線検出器１１００と電子光学系とを合わせて、電子直接検出カメラ（ｄｉｒｅｃｔ ｅｌｅｃｔｒｏｎ ｄｅｔｅｃｔｏｒ）と呼んでもよい。

電子線源１００２は、電子線源制御装置１０１１によって制御される。照射レンズ１００４は、照射レンズ制御装置１０１２によって制御される。対物レンズ１００６は、対物レンズ制御装置１０１３によって制御される。拡大レンズ系１００７は、拡大レンズ系制御装置１０１４によって制御される。試料ホルダーの制御機構１００５は、試料ホルダーの駆動機構を制御するホルダー制御装置１０１５によって制御される。

試料Ｓを透過した電子線１００３は、放射線検出器１１００で検出される。放射線検出器１１００からの出力信号は、信号処理装置１０１６と画像処理装置１０１８によって処理され、画像信号が生成される。生成された画像信号（透過電子像）が表示装置としての画像表示用モニタ１０２０と解析用モニタ１０２１に表示される。

第１実施形態～第１１実施形態のいずれかに係る放射線検出器を備えた本実施形態の透過型電子顕微鏡（ＴＥＭ）システムでは、撮像時に放射線検出器を冷却しても、各部の熱収縮のアンバランスにより薄くて機械的強度が弱い半導体層に過大な力がかかるのを効果的に防止することができる。このため、信頼性や耐久性に優れ、高画質の撮像画像を得ることが可能な透過型電子顕微鏡（ＴＥＭ）システムを実現することができる。

尚、実施形態に係る電子顕微鏡は、例示した透過電子顕微鏡（ＴＥＭ）に限られるわけではなく、例えば、走査型電子顕微鏡（ＳＥＭ）、走査透過電子顕微鏡（ＳＴＥＭ）であってもよい。さらには、例えばイオンビームミリングまたはイオンビーム誘起蒸着（ＩＢＩＤ）のような加工機能を備えた電子顕微鏡や、ＦＩＢ－ＳＥＭのように集束イオンビーム（ＦＩＢ）を備えたデュアルビーム電子顕微鏡であってもよい。

＜付記＞
本実施形態の開示は以下の構成および方法を含む。
（構成１）
放射線を電荷に変換する放射線検出素子と、前記放射線検出素子からの信号を増幅し出力する増幅トランジスタと、をそれぞれ有する画素が行列状に配列された画素アレイと、
画素列ごとに設けられた信号配線と、
を有し、
平面視において、前記放射線検出素子を囲うように形成された画素分離構造を有し、
前記増幅トランジスタが、平面視において前記画素分離構造によって規定される領域の内側に配置される、
ことを特徴とする、放射線検出器。
（構成２）
前記増幅トランジスタは、前記放射線検出素子の活性領域に囲まれる領域に配置される、
ことを特徴とする構成１に記載の放射線検出器。
（構成３）
前記画素は、前記放射線検出素子で変換された電荷を電荷保持部に転送する転送トランジスタをさらに有し、
前記転送トランジスタおよび前記電荷保持部も、平面視において前記画素分離構造によって規定される前記領域の内側に配置される、
ことを特徴とする構成１または２に記載の放射線検出器。
（構成４）
前記画素は、前記放射線検出素子から電荷を取り出す取り出し部と前記増幅トランジスタのゲートとを接続する配線をさらに有する、
ことを特徴とする構成１または２に記載の放射線検出器。
（構成５）
前記信号配線は前記画素アレイの画素列に対して２本以上配される、
ことを特徴とする構成１から４のいずれか１項に記載の放射線検出器。
（構成６）
前記画素アレイにおいて、前記放射線検出素子と前記信号配線は画素ピッチと同じ周期で配置されており、
前記放射線検出素子と前記信号配線とは半位相ずれて配置される、
ことを特徴とする構成５に記載の放射線検出器。
（構成７）
前記信号配線は、前記増幅トランジスタに電源電圧を供給する配線と同じ層にて形成され、かつ、
前記信号配線は、互いに隣接して配置されている、
ことを特徴とする構成５または６に記載の放射線検出器。
（構成８）
前記増幅トランジスタ毎に設けられ、かつ、前記信号配線の少なくともいずれかと直交する接続配線を備え、
前記信号配線と前記接続配線とは、異なる層に形成され、かつ、ビアホールを介して電気的に接続され、
前記画素の平面レイアウトは、前記ビアホールを除いて略同一の形状である、
ことを特徴とする構成７に記載の放射線検出器。
（構成９）
前記信号配線と前記接続配線が交差する部分の重なり面積は、いずれの交点においても略同一の値である、
ことを特徴とする構成８に記載の放射線検出器。
（構成１０）
前記画素は前記信号配線と平行に配置された電源配線を有し、
前記隣接する信号配線同士の間の間隔は、前記電源配線に隣接する前記信号配線と当該電源配線との間の間隔よりも小さい、
ことを特徴とする構成５から９のいずれか１項に記載の放射線検出器。
（構成１１）
前記画素はリセットトランジスタを備え、
前記電源配線は、前記増幅トランジスタのドレイン電位を供給する第一の電源配線、ウェル電位を供給する第二の電源配線、リセットトランジスタのドレイン電位を供給する第三の電源配線を含む、
ことを特徴とする構成１０に記載の放射線検出器。
（構成１２）
前記第二の電源配線が、前記第一の電源配線と前記第三の電源配線の間に配置される、
ことを特徴とする構成１１に記載の放射線検出器。
（構成１３）
前記第三の電源配線が、前記第一の電源配線と前記第二の電源配線の間に配置される、
ことを特徴とする構成１１に記載の放射線検出器。
（構成１４）
前記第一の電源配線、前記第二の電源配線、および前記第三の電源配線が、前記増幅トランジスタが配置される領域の上部に配置される、
ことを特徴とする構成１１から１３のいずれか１項に記載の放射線検出器。
（構成１５）
前記信号配線は、前記放射線検出素子が配置される領域の上部に配置され、
前記信号配線は画素列あたり３本以上あることを特徴とする
構成１から１４のいずれか１項に記載の放射線検出器。
（構成１６）
前記放射線検出器は表面照射型である、
ことを特徴とする構成１から１５のいずれか１項に記載の放射線検出器。
（構成１７）
構成１から１６のいずれか１項に記載の放射線検出器と、
前記放射線検出器が出力する信号を処理する信号処理部と、
を備えることを特徴とする放射線撮像システム。
（構成１８）
構成１から１６のいずれか１項に記載の放射線検出器と、
放射線源と、
を備えることを特徴とする放射線撮像システム。

１０－１～１０－５ 信号配線
１１ 画素
３３ 放射線検出素子
３６－１ 増幅トランジスタのチャネル領域
３６－２ 増幅トランジスタの拡散領域
１２１ 非活性層（画素分離構造）
Ｍ３ 増幅トランジスタ

Claims (18)

1. 放射線を電荷に変換する放射線検出素子と、前記放射線検出素子からの信号を増幅し出力する増幅トランジスタと、をそれぞれ有する画素が行列状に配列された画素アレイと、
   画素列ごとに設けられた信号配線と、
   を有し、
   平面視において、前記放射線検出素子を囲うように形成された画素分離構造を有し、
   前記増幅トランジスタが、平面視において前記画素分離構造によって規定される領域の内側に配置される、
   ことを特徴とする、放射線検出器。
2. 前記増幅トランジスタは、前記放射線検出素子の活性領域に囲まれる領域に配置される、
   ことを特徴とする請求項１に記載の放射線検出器。
3. 前記画素は、前記放射線検出素子で変換された電荷を電荷保持部に転送する転送トランジスタをさらに有し、
   前記転送トランジスタおよび前記電荷保持部も、平面視において前記画素分離構造によって規定される前記領域の内側に配置される、
   ことを特徴とする請求項１に記載の放射線検出器。
4. 前記画素は、前記放射線検出素子から電荷を取り出す取り出し部と前記増幅トランジスタのゲートとを接続する配線をさらに有する、
   ことを特徴とする請求項１に記載の放射線検出器。
5. 前記信号配線は前記画素アレイの画素列に対して２本以上配される、
   ことを特徴とする請求項１に記載の放射線検出器。
6. 前記画素アレイにおいて、前記放射線検出素子と前記信号配線は画素ピッチと同じ周期で配置されており、
   前記放射線検出素子と前記信号配線とは半位相ずれて配置される、
   ことを特徴とする請求項５に記載の放射線検出器。
7. 前記信号配線は、前記増幅トランジスタに電源電圧を供給する配線と同じ層にて形成され、かつ、
   前記信号配線は、互いに隣接して配置されている、
   ことを特徴とする請求項５に記載の放射線検出器。
8. 前記増幅トランジスタ毎に設けられ、かつ、前記信号配線の少なくともいずれかと直交する接続配線を備え、
   前記信号配線と前記接続配線とは、異なる層に形成され、かつ、ビアホールを介して電気的に接続され、
   前記画素の平面レイアウトは、前記ビアホールを除いて略同一の形状である、
   ことを特徴とする請求項７に記載の放射線検出器。
9. 前記信号配線と前記接続配線が交差する部分の重なり面積は、いずれの交点においても略同一の値である、
   ことを特徴とする請求項８に記載の放射線検出器。
10. 前記画素は前記信号配線と平行に配置された電源配線を有し、
    前記隣接する信号配線同士の間の間隔は、前記電源配線に隣接する前記信号配線と当該電源配線との間の間隔よりも小さい、
    ことを特徴とする請求項５に記載の放射線検出器。
11. 前記画素はリセットトランジスタを備え、
    前記電源配線は、前記増幅トランジスタのドレイン電位を供給する第一の電源配線、ウェル電位を供給する第二の電源配線、リセットトランジスタのドレイン電位を供給する第三の電源配線を含む、
    ことを特徴とする請求項１０に記載の放射線検出器。
12. 前記第二の電源配線が、前記第一の電源配線と前記第三の電源配線の間に配置される、
    ことを特徴とする請求項１１に記載の放射線検出器。
13. 前記第三の電源配線が、前記第一の電源配線と前記第二の電源配線の間に配置される、
    ことを特徴とする請求項１１に記載の放射線検出器。
14. 前記第一の電源配線、前記第二の電源配線、および前記第三の電源配線が、前記増幅トランジスタが配置される領域の上部に配置される、
    ことを特徴とする請求項１１に記載の放射線検出器。
15. 前記信号配線は、前記放射線検出素子が配置される領域の上部に配置され、
    前記信号配線は画素列あたり３本以上あることを特徴とする
    請求項１に記載の放射線検出器。
16. 前記放射線検出器は表面照射型である、
    ことを特徴とする請求項１に記載の放射線検出器。
17. 請求項１から１６のいずれか１項に記載の放射線検出器と、
    前記放射線検出器が出力する信号を処理する信号処理部と、
    を備えることを特徴とする放射線撮像システム。
18. 請求項１から１６のいずれか１項に記載の放射線検出器と、
    放射線源と、
    を備えることを特徴とする放射線撮像システム。

Images