JP2023164420A - Optical module and manufacturing method thereof - Google Patents
Optical module and manufacturing method thereof Download PDFInfo
- Publication number
- JP2023164420A JP2023164420A JP2023100521A JP2023100521A JP2023164420A JP 2023164420 A JP2023164420 A JP 2023164420A JP 2023100521 A JP2023100521 A JP 2023100521A JP 2023100521 A JP2023100521 A JP 2023100521A JP 2023164420 A JP2023164420 A JP 2023164420A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- insulating substrate
- optical semiconductor
- optical module
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 269
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 199
- 239000000758 substrate Substances 0.000 claims abstract description 151
- 238000000034 method Methods 0.000 claims description 32
- 229910000679 solder Inorganic materials 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 14
- 238000003825 pressing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 20
- 238000001465 metallisation Methods 0.000 description 15
- 230000008646 thermal stress Effects 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 11
- 239000000853 adhesive Substances 0.000 description 9
- 230000001070 adhesive effect Effects 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 230000035882 stress Effects 0.000 description 9
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 238000001816 cooling Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000615 nonconductor Substances 0.000 description 2
- 239000013307 optical fiber Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Abstract
Description
本願は、光モジュールおよびその製造方法に関するものである。 The present application relates to an optical module and a method for manufacturing the same.
光モジュールが内蔵されている光トランシーバは、光通信システムにおいて不可欠な部品であるが、年々増加するデータトラフィックを収容するため光通信ネットワークの高速大容量化が要求されている。光モジュールの実装密度と特性を向上させることで伝送容量を増やすことができるが、実装密度を向上させるためには光モジュール内の部材の小型化および高密度実装技術が必要とされている。 Optical transceivers with built-in optical modules are essential components in optical communication systems, but optical communication networks are required to have higher speeds and larger capacities in order to accommodate data traffic that is increasing year by year. Transmission capacity can be increased by improving the packaging density and characteristics of optical modules, but in order to improve packaging density, it is necessary to miniaturize components within optical modules and to develop high-density packaging technology.
従来、光半導体素子のアセンブリにはワイヤボンディングが使用されていた。しかし、ワイヤボンディングは光半導体素子と絶縁基板間をワイヤで接続するため、どちらも電極パッドを形成した面上に他の部材を重ねることができなかった。加えて、光半導体素子と絶縁基板間で後退波が発生するため、大きな特性劣化が生じる問題があった。 Conventionally, wire bonding has been used to assemble optical semiconductor devices. However, since wire bonding connects the optical semiconductor element and the insulating substrate with wires, it is not possible to stack other members on the surface on which the electrode pads are formed. In addition, a backward wave occurs between the optical semiconductor element and the insulating substrate, resulting in a problem of large characteristic deterioration.
この課題を解決するため、例えば特許文献1には、光半導体素子を反転させて絶縁基板とバンプと呼ばれる突起上の端子によって接続するフリップチップ実装技術、その中でも特にコスト、接続信頼性、接合荷重、接続ピッチ精度等において総合的に優れた工法である、超音波接合を用いた技術が開示されている。超音波接合を用いたフリップチップ実装は、一般的に光半導体素子を反転させた裏面を吸着コレットで吸着して、光半導体素子より大きい投影面積を有する絶縁基板の表面に実装される。 In order to solve this problem, for example, Patent Document 1 describes a flip-chip mounting technology in which an optical semiconductor element is inverted and connected to an insulating substrate using terminals on protrusions called bumps. , a technology using ultrasonic bonding, which is a method that is comprehensively superior in terms of connection pitch accuracy, etc., has been disclosed. In flip-chip mounting using ultrasonic bonding, the optical semiconductor element is generally mounted on the surface of an insulating substrate having a larger projected area than the optical semiconductor element by adsorbing the reversed back side of the optical semiconductor element with a suction collet.
しかしながら、絶縁基板から光モジュールの外部の電子回路と電気的に接続するための配線は従来通りのワイヤボンディングが使用されるため、絶縁基板の同一面上に光半導体素子と接続される電極パッドとは別に、周囲の他部材へワイヤボンディングするための電極パッドを形成する領域を確保する必要があるという問題があった。また、光半導体素子を光モジュール内に固定するために、サブマウント等の部材とはんだ等で接合する必要があるため、フリップチップ実装時の予熱、光半導体素子の駆動に伴う発熱、冷却による周囲の部材との線膨張係数差で生じる熱応力が大きくなり、バンプ接合部の信頼性が損なわれるという問題があった。さらに、光半導体素子上に実装された絶縁基板の表面にワイヤボンディングする際に生じる加圧と振動によって、バンプ接合部に応力が生じて接合部が破壊しやすくなるという問題があった。 However, conventional wire bonding is used for wiring to electrically connect the insulating substrate to the external electronic circuit of the optical module. Apart from this, there is a problem in that it is necessary to secure an area for forming electrode pads for wire bonding to other surrounding members. In addition, in order to fix the optical semiconductor element in the optical module, it is necessary to join it to parts such as a submount with solder, etc., so there is a need to preheat during flip-chip mounting, heat generation due to driving the optical semiconductor element, and surrounding environment due to cooling. There was a problem in that the thermal stress caused by the difference in coefficient of linear expansion with the other members increased, and the reliability of the bump joint was impaired. Furthermore, there is a problem in that stress is generated in the bump joints due to the pressure and vibrations generated during wire bonding to the surface of the insulating substrate mounted on the optical semiconductor element, making the joints liable to break.
本願は、上記のような課題を解決するためになされたものであり、小型化および高密度化を図るとともに、高速大容量で信頼性の高い光モジュールおよびその製造方法を提供することを目的とする。 The present application was made to solve the above-mentioned problems, and aims to provide an optical module that is compact, high-density, high-speed, large-capacity, and highly reliable, and a method for manufacturing the same. do.
本願に開示される光モジュールは、表面に電極パッドが形成されたInPからなる半導体素子と表面および裏面に電極パッドが形成された絶縁基板、この絶縁基板の裏面の電極パッドと前記半導体素子の電極パッドとを接合するバンプを備え前記絶縁基板の裏面は、前記半導体素子の表面と対向して配置されると共に、前記絶縁基板の裏面の電極パッドは、前記絶縁基板の表面の電極パッドとスルーホールを介して接続されていることを特徴とする。 The optical module disclosed in the present application includes a semiconductor element made of InP with electrode pads formed on its surface, an insulating substrate with electrode pads formed on the front and back surfaces, electrode pads on the back surface of the insulating substrate, and electrodes of the semiconductor element. The back surface of the insulating substrate is provided with bumps for bonding to the pads, and the back surface of the insulating substrate is arranged to face the front surface of the semiconductor element, and the electrode pads on the back surface of the insulating substrate are in contact with the electrode pads on the front surface of the insulating substrate through holes. It is characterized by being connected through.
本願に開示される光モジュールの製造方法は、InPからなる半導体素子の表面に形成された電極パッドの表面、または絶縁基板の裏面に形成された電極パッドの表面に、バンプが設けられ、前記半導体素子の電極パッドと前記絶縁基板の電極パッドとが、対向する位置で前記絶縁基板を前記半導体素子に載置する工程と、前記絶縁基板を前記半導体素子に載置した状態で、前記バンプを加熱する工程と、前記絶縁基板の電極パッドまたは前記半導体素子の電極パッドと前記バンプを加圧しながら超音波で接合する工程と、を含むことを特徴とする。 In the method for manufacturing an optical module disclosed in the present application, bumps are provided on the surface of an electrode pad formed on the surface of a semiconductor element made of InP or on the surface of an electrode pad formed on the back surface of an insulating substrate, and the semiconductor placing the insulating substrate on the semiconductor element at a position where the electrode pads of the element and the electrode pads of the insulating substrate face each other; and heating the bumps while the insulating substrate is placed on the semiconductor element. and a step of bonding the bump to the electrode pad of the insulating substrate or the electrode pad of the semiconductor element using ultrasonic waves while applying pressure.
本願によれば、小型化および高密度化を図ることができ、高速大容量で信頼性の高い光モジュールを得ることができる。 According to the present application, it is possible to achieve miniaturization and high density, and to obtain a high-speed, large-capacity, and highly reliable optical module.
実施の形態に係る光モジュールについて、図を参照しながら以下に説明する。なお、各図において同一または同様の構成部品については同じ符号を付している。また、以下の説明が不十分に冗長になるのを避け当事者の理解を容易にするため、既によく知られた事項の詳細説明および実質的には同一の構成に対する重複説明を省略する場合がある。また、以下の説明および図面の内容は、特許請求の範囲に記載の主題を限定することを意図するものではない。 An optical module according to an embodiment will be described below with reference to the drawings. In each figure, the same or similar components are designated by the same reference numerals. In addition, in order to avoid the following explanation from being insufficiently redundant and to facilitate the understanding of those involved, detailed explanations of already well-known matters and duplicate explanations of substantially the same configuration may be omitted. . Furthermore, the contents of the following description and drawings are not intended to limit the subject matter recited in the claims.
また、各図間では、対応する各構成部分のサイズあるいは縮尺はそれぞれ独立している。例えば、構成の一部を変更した図と変更していない図示において、同一構成部分のサイズあるいは縮尺が異なっている場合もある。また、該光モジュールの構成について、実施にはさらに複数の部材を備えてはいるが、説明を簡単にするため、説明に必要な部分のみを記載し、その他の部分については説明を省略している。 Furthermore, the size or scale of each corresponding component is independent between the figures. For example, the size or scale of the same component may be different between a diagram in which a part of the configuration is changed and a diagram in which the configuration is not changed. In addition, regarding the configuration of the optical module, although the implementation includes multiple members, in order to simplify the explanation, only the parts necessary for the explanation will be described, and the explanation of the other parts will be omitted. There is.
また、以下の説明では、光モジュールを例にとるが、光ではなく同様の課題を持つ電力用および通常電流を扱う半導体装置に対して各実施の形態を適用することもできる。 Further, in the following description, an optical module will be taken as an example, but each embodiment can also be applied to a semiconductor device that handles electric power and normal current, which have similar problems rather than light.
実施の形態1.
図1は、本願の実施の形態1に係る光モジュール1001の構成を示す断面図である。図1(a)は光モジュール1001の断面図であり、図1(b)は光モジュール1001の図1(a)のAA位置での矢視断面図である。図2は、図1(a)での領域Bの拡大断面図である。
Embodiment 1.
FIG. 1 is a cross-sectional view showing the configuration of an
図1(a)および図1(b)に示すように、光モジュール1001は、基本的構成部分として、光半導体素子10と、サブマウント20と、絶縁基板30とを有し、サブマウント20の表面の電極パッド20bには、光半導体素子10の裏面が電極パッド10cを介してはんだ70によって接合され、光半導体素子10のサブマウント20が接合された裏面とは反対側の表面には、絶縁基板30の裏面が、それぞれ電極パッド10bおよび電極パッド30bを介してAuバンプ50によって超音波接合されている。絶縁基板30の表面は、電極パッド30cを介してAuワイヤ60が配線され、ケース100にはんだ70で接合されたIC110を介して外部と電気的に接続されている。
As shown in FIGS. 1A and 1B, the
サブマウント20の電極パッド20cは、サーモモジュール40の表面にメタライズ40aを介してAgペースト80によって接合されており、サーモモジュール40のサブマウント20が接合されているのと同じ表面には、光半導体素子10のレーザ出力方向に対応する位置にレンズ120と合波器130が、それぞれ樹脂接着剤90によって接着されている。
The
サーモモジュール40は、ケース100に収納され、サーモモジュール40のサブマウント20とレンズ120とが設けられた表面とは反対側の裏面は、メタライズ40bを介してAgペースト80によってケース100と接着されている。
The
以下で、さらに詳しく説明する。なお、図1は光モジュール1001における基本的な構成部分のみを図示し、図示した以外の光半導体素子、IC、Auワイヤ、コンデンサ、FPC等、その他の構成部品については図示を省略している。
This will be explained in more detail below. Note that FIG. 1 shows only the basic components of the
光半導体素子10は、電気信号から光信号に、またその逆に変換する、例えばLD(Laser Diode)およびPD(Photo Diode)等が該当し、例えばInP、GaAs、GaN、InGaAs、Ge、Si等からなる。本実施の形態1ではInPからなるマッハツェンダ変調器(以下MZ変調器)を使用している。なお、光半導体素子10のレーザ光発生部の数は限定されないが、本実施の形態1では複数のレーザ光発生部が形成されており、その方が本願の効果がより効果的なものとなる。
The
光半導体素子10は、絶縁基板30とAuバンプ50によって電気的、機械的に接合されるため、絶縁基板30と電気的に接続可能な電極パッド10bと絶縁基板30を機械的に固定するためのダミーパッドがAuメタライズによって形成されている。
Since the
本実施の形態1において、光モジュール1001に実装されているMZ変調器は1個であるが、本願の説明に不要のため、記載を省略している他の光半導体素子も光モジュール1001内に実装されており、光半導体素子10の個数は1個に限定されない。
In the first embodiment, the number of MZ modulators mounted in the
サブマウント20は、図1(b)に示すように、セラミック基材20aと、セラミック基材20aの表面に形成された電極パッド20bと、裏面に形成された電極パッド20cとを有する。セラミック基材20aは電気的絶縁物であり、光半導体素子10を効果的に冷却するため熱伝導率の大きい材料が好ましく、一般的には、例えばAlN、Al2O3等のセラミック板が用いられる。
As shown in FIG. 1(b), the
本実施の形態1において、光モジュール1001に実装されているサブマウント20の個数は1個であるが、サブマウント20の個数は1個に限定されない。1個のサブマウントに複数の光半導体素子を接合してもよい。
In the first embodiment, the number of
電極パッド20b、20cは、同じ材料を用いられるのが一般的である。回路面側に形成された表面の電極パッド20bには、光半導体素子10がはんだ70によってはんだ接合され、また電極パッド20bは、Auワイヤ60等で接合部を形成することで、周囲の部材および光半導体素子10の表面と電気的に接続される。このような電極パッド20bは、光半導体素子10と外部の回路とを電気接続するための配線部材であるため、電気抵抗の小さい金属が好ましい。
Generally, the same material is used for the
電極パッド20b、20cは、一般的には、例えば厚さ3.0μm以下程度のAu等によるメタライズが用いられる。本実施の形態1では、厚さ0.5mmのAlNからなるセラミック基材20a上に、厚さ1.0μmのAuからなる電極パッド20bをメタライズし、光半導体素子10がはんだ接合される箇所には予め電極パッド20b上に厚さ5μmのAuSnはんだ70をプリコーティングしたサブマウント20を用いた。
The
放熱面側に相当する裏面の電極パッド20cは、ケース100の内壁に対してはんだまたはAgペースト等を介して機械的、熱的に接続される。本実施の形態1ではAgペースト80で接続されている。
The
絶縁基板30は、図2に示すように、サブマウント20と同様に、セラミック基材30aと、セラミック基材30aの裏面に形成された電極パッド30bと、表面に形成された電極パッド30cとを有する。セラミック基材30aは電気的絶縁物であり、一般的にはAlN、Al2O3等のセラミック板が用いられる。また、本実施の形態1において、光モジュール1001に実装されている絶縁基板30は、共にAuバンプ50によって光半導体素子10と超音波接合されているが、絶縁基板30の個数は限定されず、1個でも複数個でもかまわない。
As shown in FIG. 2, like the
電極パッド30bおよび電極パッド30cは、同じ材料を用いられるのが一般的である。セラミック基材30aの裏面に形成された電極パッド30bが光半導体素子10の表面の電極パッド10bにAuバンプ50によって接合され、光半導体素子10と接合された電極パッド30bは、スルーホール30dおよび側面メタライズ等によって表面の電極パッド30cと電気的に接続される。電極パッド30bと電気的に接続された電極パッド30cは、Auワイヤ60等で接合部を形成することで、さらに周囲の部材と電気的に接続される。このような電極パッド30b、30cは、光半導体素子10と外部の回路とを電気接続するための配線部材であるため、電気抵抗の小さい金属が好ましい。
Generally, the same material is used for the
電極パッド30b、30cは、一般的には、例えば厚さ3.0μm以下程度のAu等によるメタライズが用いられる。本実施の形態1では、厚さ0.25mmのAlNからなるセラミック基材30a上に、厚さ1.0μmのAuからなる電極パッド30b、30cをメタライズし、電極パッド30bと30cはセラミック基材30aに設けられたスルーホール30dによって電気的に接続されている。さらに、電極パッド30cはAuワイヤ60によってIC110と電気的に接続されている。
The
サーモモジュール40は、吸熱部が受けた熱を、ペルチェ素子を介して放熱部へ伝達し、放熱部から、例えばケース100へと放出する。このようにして、光半導体素子10は、サーモモジュール40によってその温度が制御される。これにより、光半導体素子10は安定した動作を継続することが可能になる。
The
サーモモジュール40は、図1に示すように、サブマウント20が接合される面を主面として、主面がZ軸正方向を向くように、ケース100にAgペースト80によって接着される。そのため、サブマウント20、レンズ120、および合波器130とサーモモジュール40の接着面にはメタライズ40aを形成し、ケース100とのAgペースト80での接着面にはメタライズ40bを形成する。
As shown in FIG. 1, the
メタライズ40a、40bは、同じ材料が用いられるのが一般的である。メタライズ40a、40bは、例えば厚さ3.0μm以下程度のAu等が用いられる。
The same material is generally used for the
Auバンプ50は、光半導体素子10の表面に形成された電極パッド10bおよびダミーパッド(図示せず)と、絶縁基板30の裏面に形成された電極パッド30bとを、それぞれ電気的および機械的に、または機械的にそれぞれ接続する。Auバンプ50の材料には、熱伝導率の大きい金属が好ましい。そのため、一般的にはAu、Cu、Al、はんだ等が単独または組み合わせて用いられ、加熱、加圧、超音波、はんだ付け等の方法で接合されている。
The Au bumps 50 electrically and mechanically connect the
本実施の形態1では、絶縁基板30にそれぞれ形成された電極パッド30bにAuのワイヤボンディング(ボールボンディング)のファーストボンディング後にワイヤを切断して形成したスタッドバンプが、超音波によって光半導体素子10の電極パッド10bおよびダミーパッドへ接合されている。また、φ25μm径のAuワイヤを使用し、バンプのサイズはφ45μm程度、先端までの高さは45μm程度となるようにした。
In the first embodiment, stud bumps formed by cutting wires after first Au wire bonding (ball bonding) are attached to the
Auワイヤ60は、絶縁基板30の表面に形成された電極パッド30cと、IC110およびサブマウント20の表面に形成された電極パッド20b等とを電気的にそれぞれ接続する。Auワイヤ60の材料には電気抵抗の小さい金属が好ましい。そのため、一般的にはAu、Cu、Al等が単独または組み合わせて用いられ、主に超音波で接合されている。
The
本実施の形態1の図1では、Auのワイヤボンディング(ボールボンディング)によって絶縁基板30に形成された電極パッド30cとIC110、およびIC110とケース100が接合されているが、本願の説明に不要のため記載を省略している他の部材間の接続にも使用されており、Auワイヤ60の仕様箇所は2箇所に限定されない。
In FIG. 1 of the first embodiment, the
はんだ70は、サブマウント20の表面に形成された電極パッド20bと光半導体素子10の裏面に形成された電極パッド10cとを接合する。はんだ70によって光半導体素子10がサブマウント20に接合される時は、サブマウント20はサーモモジュール40とAgペースト80によってまだ接着されていない。よって、はんだ70の材料は、Agペースト80での接合時に、はんだ70が再溶融しないように、融点がAgペースト80の硬化温度より高く、熱伝導率の大きい金属が好ましい。そのため、はんだ70は、一般的にはSn、Pb、Au、Ag、Cu、Zn、Ni、Sb、Bi、In、Ge等を含有し、その融点が450℃未満の合金が用いられるが、主にSn、Au、Ag、Cu等を含有し、その融点が200℃以上の合金を用いるのが好ましい。また、はんだ70の厚さは、素子の傾きおよび反りの観点から、0.1mm以下とするのが好ましい。本実施の形態1ではSnとAuの共晶はんだが使用されている。
The
Agペースト80は、サブマウント20の裏面に形成された電極パッド20cとサーモモジュール40の表面に形成されたメタライズ40a、およびサーモモジュール40の裏面に形成されたメタライズ40bとケース100をそれぞれ接着する。Agペースト80によって、サブマウント20がサーモモジュール40に接着される時は、光半導体素子10がサブマウント20にはんだ70によって接合されている。よって、Agペースト80の材料は、Agペースト80の接着時にはんだ70が再溶融しないように、硬化温度がはんだ70の融点より低く、熱伝導率の大きいものが望ましい。そのため、Agペースト80は、一般的にはエポキシおよびフェノール系等の有機バインダーにAu、Ag、Cu等の金属を球状およびフレーク状にした導電フィラーを配合した導電性接着剤が用いられるが、はんだ70が再溶融しない温度で接着または接合でき、熱伝導率の大きいものであれば、はんだ、焼結材等の金属材料による接合および金属を含まない絶縁性の接着剤でもかまわない。本実施の形態1では、エポキシ系のバインダーにフレーク状のAg粒子配合されているAgペースト80が使用されている。
The
樹脂接着剤90は、レンズ120とサーモモジュール40の表面に形成されたメタライズ40a、および合波器130とメタライズ40aを、それぞれ接着する。樹脂接着剤90によって、それぞれの部材が接着される時は、光半導体素子10がサブマウント20に、はんだ70によって接合されている。よって、樹脂接着剤90の材料は、樹脂接着剤90の接着時にはんだ70が再溶融しないように、硬化温度がはんだ70の融点より低く、周囲に濡れ広がらない程度の粘性と搭載下レンズ120および合波器130が移動しない程度のタック性があるものが望ましい。紫外線の照射等の加熱以外の方法で硬化、接着できる樹脂であればより好ましい。また、本実施の形態1において、樹脂接着剤90によって接着されるメタライズ40aとレンズ120との間、およびメタライズ40aと合波器130との間は、導通経路ではないため、樹脂接着剤90は導電性である必要はない。
The
ケース100は、Agペースト80によってサーモモジュール40の裏面に形成されたメタライズ40bが接着される平板状の底部と、底部の外縁に連なる複数の側部と、複数の側部により囲まれている開口部を備える、扁平な箱である。また、図1に示すように、ケース100の1つの側部には、合波器130によって合波され、波長多重化されたレーザ光を図示しない光ファイバに導くための射出部が設けられる。
The
レンズ120は、ガラスまたは透明な樹脂により構成され、光半導体素子10から射出されるレーザ光を集光する。本実施の形態1において、レンズ120は1個しか図示されていないが、光半導体素子10の光源の数に合わせて図1の奥行き方向に複数個搭載されており、1個に限定されない。
The
合波器130は、光半導体素子10からの出射光を合波し、その合波光を出力する。合波器130から出力された合波光は、波長多重信号としてケース100に備えられたレンズ120を通して、光ファイバ等の光導波路上を伝送される。
The
図3は、従来の光モジュールの構成を示す上面図である。従来の光モジュールは、伝送容量を増やすために複数の光半導体素子10を備えており、レンズおよび合波器等、搭載しなければならない部品が多い。しかし、光モジュールのケースの外径寸法は決められているため、搭載部品をケース内に全て実装するために高密度実装技術が必要とされる。
FIG. 3 is a top view showing the configuration of a conventional optical module. A conventional optical module includes a plurality of
従来の光モジュールの光半導体素子10およびサブマウント20と絶縁基板30の間の接続には、Auワイヤ60を用いたワイヤボンディングが使用されていた。しかし、ワイヤボンディングでは部材を重ねて配置することが難しく、加えて光半導体素子10と絶縁基板30の間で後退波が発生するため、大きな特性劣化を生じる懸念があった。
Wire bonding using
この後退波の発生を防いで特性を向上させつつ部材を重ねて配置するために、反転させた光半導体素子10と絶縁基板30とをAuバンプ50で接続するフリップチップ実装技術、その中でも特にコスト、接続信頼性、接合荷重、接続ピッチ精度等において総合的に優れた工法である超音波接合が用いられる。
In order to prevent the occurrence of this backward wave and improve the characteristics while arranging components one on top of the other, a flip-chip mounting technique in which the inverted
図4は、超音波接合によるフリップチップ実装技術が用いられた従来の光モジュールの構成を示す上面図である。超音波接合によるフリップチップ実装は、一般的に光半導体素子10を反転させた裏面をコレットで吸着して、光半導体素子10より大きい投影面積を有するサブマウント20の表面に実装される。しかし、例えばサブマウント20および絶縁基板30からケースに設けられる外部の電子回路と電気的に接続するためのフィードスルー等への配線は従来通りAuワイヤ60による従来通りのワイヤボンディングが使用される。
FIG. 4 is a top view showing the configuration of a conventional optical module using flip-chip mounting technology using ultrasonic bonding. In flip-chip mounting using ultrasonic bonding, the reverse side of the
そのため、サブマウント20の同一面上に光半導体素子10と接続される電極パッド20bとは別に、周囲の他部材へワイヤボンディングするための電極パッド20bを形成する必要があり、この電極パッド20bは光半導体素子10の投影面積の外側に形成しなければならないため、結果としてサブマウント20は少なくとも他部材へワイヤボンディングするための電極パッド20bの面積分だけ光半導体素子10より大きくする必要があった。加えて、反転させた光半導体素子10の裏面、つまり図4で示される光半導体素子10の面内には他の部材を実装することができない。
Therefore, in addition to the
図5は、本願の実施の形態1に係る光モジュールの基本的構成部分の構成を示す上面図である。光モジュール1001は、図5および図2で示すように、基本的構成部分において両面にお互いがスルーホール30dにより電気的に接続されている電極パッド30b、30cを形成した光半導体素子10が設けられている。
FIG. 5 is a top view showing the configuration of the basic components of the optical module according to Embodiment 1 of the present application. As shown in FIGS. 5 and 2, the
この構成により、従来のフリップチップ実装と同様に光半導体素子10からワイヤボンド実装用の電極パッドを無くして光半導体素子10を小型化できるだけでなく、光半導体素子10より小さい絶縁基板30を光半導体素子10の上に実装することで、従来の方法では図3および図4に示すXY方向にしか実装できなかった光半導体素子10および絶縁基板30を、全てZ方向に実装することで部材を高密度実装することができる。その上で、光半導体素子10上に実装された絶縁基板30の表面に周囲の他部材へワイヤボンディングするための電極パッド30cを形成できるため、従来のフリップチップ実装以上に部材を高密度化および小型化できる。また、光半導体素子10よりも小さい投影面積を有する絶縁基板30の表面をコレットで吸着して、光半導体素子10の表面に実装することができる。
With this configuration, not only can the
以上のように、本実施の形態1に係る光モジュール1001によれば、表面に電極パッド10bが形成された光半導体素子10と表面および裏面に電極パッド30c、30bが形成された絶縁基板30、この絶縁基板30の裏面の電極パッド30bと半導体素子10の電極パッド10bとを接合するAuバンプ50を備え、絶縁基板30の裏面は、半導体素子10の表面と対向して配置されると共に、絶縁基板30の裏面の電極パッド30bは、絶縁基板30の表面の電極パッド30cとスルーホール30dを介して接続するようにしたので、光半導体素子からワイヤボンド実装用の電極パッドを無くして光半導体素子のサイズを小さくできる。さらに、光半導体素子と絶縁基板との間を従来のAuワイヤを使用したワイヤボンディングではなく、Auバンプによって電気的・機械的に接合することで、ワイヤボンディングで接合する場合と比較して周波数特性を向上できる。加えて、光半導体素子の厚さ方向に絶縁基板を実装することで、光半導体素子、サブマウント、絶縁基板の実装に必要な面積を小さくして、光モジュールを高密度化できる。そのため、従来と比較して高速大容量な光モジュールを得ることができる。
As described above, according to the
実施の形態2.
実施の形態1では、Auバンプ50を絶縁基板30の面内に均等に配置したが、実施の形態2では、絶縁基板30の両端に配置した場合について説明する。
Embodiment 2.
In the first embodiment, the Au bumps 50 are arranged evenly within the plane of the insulating
図6は、本願の実施の形態2に係る光モジュール1001の構成を示す上面図である。図6に示すように、実施の形態2における光モジュール1001では、Auバンプ50は、絶縁基板30の両端の辺に沿って集中的に配置される。
FIG. 6 is a top view showing the configuration of an
本実施の形態2における光モジュール1001の基本的な構成は、実施の形態1における光モジュール1001と同じであるが、図6で示すAuバンプ50の配置でのみ相違する。よって、ここでは、主に相違点について説明を行い、同じ構成部分についてはその説明を省略する。なお、図6は、実施の形態2に係る光モジュール1001における、光半導体素子10、サブマウント20、絶縁基板30、およびAuバンプ50のみを図示し、その他の構成部分については説明を省略している。
The basic configuration of
実施の形態1および実施の形態2の光モジュール1001では、サブマウント20とはんだ70の接合時の加熱、フリップチップ実装時の予熱、および光半導体素子10の駆動に伴う発熱により、熱応力が生じる。また、冷却による周囲の部材との線膨張係数差で熱応力を生じる場合がある。Auバンプ50の接合部に生じる熱応力を低減するためには、Auバンプ50の数を増やす、本実施の形態1で示したように、絶縁基板30の面内に均等にAuバンプ50を配置する等の方法が考えられる。
In the
光モジュール1001の大容量化のために光半導体素子10内に複数のレーザ光発生部が形成される場合には、図1で示すように光半導体素子10から出力された複数のレーザ光をレンズ120で集光して合波器130で合波する。そのため、合波光を安定して出力するためには、光半導体素子10上に形成する電極パッド10bの位置を、図6で示すようにレーザ光発生部に対して1列に並べるのが好ましい。
When a plurality of laser beam generating sections are formed in the
図7は、光モジュールのバンプの他の配置を示す上面図である。光モジュール1001の大容量化のために複数のレーザ光発生部を1枚の光半導体素子10上に形成する場合、合波光を安定して出力した上で、絶縁基板30を光半導体素子10と機械的に固定するためのダミー電極を絶縁基板30の面内に均等に配置しようとすると、絶縁基板30の面内の電極は、図7(a)に示すように、例えば絶縁基板30の1辺の端に1列にAuバンプ50が並び、それ以外のAuバンプ50が絶縁基板30の面内に均等に配置される。
FIG. 7 is a top view showing another arrangement of bumps on the optical module. When forming a plurality of laser light generating sections on one
このようなAuバンプ50の配置では、Auバンプ50の接合部に熱応力が生じた場合、絶縁基板30の面内に配置されたAuバンプ50の接合部に生じる熱応力に偏りが生じて、最も熱応力の高いAuバンプ50の接合部が剥離しやすくなることが懸念される。
In such an arrangement of the Au bumps 50, if thermal stress occurs at the joints of the Au bumps 50, the thermal stress generated at the joints of the Au bumps 50 arranged within the plane of the insulating
対策として、Auバンプ50の数を増やすことも可能ではあるが、増やしたAuバンプ50の数に応じてフリップチップ実装に必要な荷重も大きくなるため、本実施の形態2の構成では絶縁基板30の表面の電極パッド30cと吸着コレットの表面の間に振動が生じるため、荷重が大きくなることで電極パッド30cが変形して、隣接した電極パッド30cと接触して回路がショートする等の問題が生じる可能性がある。また、増やしたAuバンプ50の数に応じて光半導体素子10上にダミーの電極パッド10bが必要になるため光半導体素子10が大型化する。
As a countermeasure, it is possible to increase the number of Au bumps 50, but the load required for flip chip mounting increases according to the increased number of Au bumps 50. Therefore, in the configuration of the second embodiment, the insulating
そのため、本実施の形態2では、図6で示すように、光半導体素子10上の複数のレーザ光発生部に対して合波光を安定して出力し、かつダミーパッドの数を増やさず光半導体素子10を小型化した状態で、Auバンプ50の接合部に生じる応力を均等に分散することで製品に必要な信頼性を確保する方法として、Auバンプ50を絶縁基板30の両端の辺に集中的に配置した。
Therefore, in the second embodiment, as shown in FIG. 6, multiplexed light can be stably output to a plurality of laser beam generating sections on the
これにより、図7(a)に示すように基板内に均等にAuバンプ50を配置した場合、および図7(b)に示すように基板外周に沿ってAuバンプ50を配置した場合と比較して、フリップチップ実装後の冷却時に特定のAuバンプ50の接合部に生じる熱応力が大きくなるのを抑制できる。図8は、実施の形態2に係る光モジュールのバンプの配置と他のバンプの配置の応力解析の結果である。
As a result, compared to the case where the Au bumps 50 are arranged evenly within the substrate as shown in FIG. 7(a), and the case where the Au bumps 50 are arranged along the outer periphery of the substrate as shown in FIG. 7(b), Therefore, it is possible to suppress an increase in thermal stress generated at the bonding portion of a
Auバンプ50の個数および配置については、本実施の形態2のように光半導体素子10に複数のレーザ光発生部が形成されているのに対して、電極パッド10bが1列に形成されている場合、絶縁基板30の両端に対向するような形でAuバンプ50が配置されていれば、絶縁基板30の他の位置にAuバンプ50を配置しても問題はない。しかし、Auバンプ50の数が増えると前記の通り、フリップチップ実装時の絶縁基板30に形成された電極パッド30c間のショートおよび光半導体素子10の大型化等の問題が生じる可能性がある。そのため、Auバンプ50は光半導体素子10に形成されたレーザ光発生部の数に応じて1列に配置された電極パッド10bの数に対して、同程度の数をダミー電極として対向した辺に配置するのが好ましい。
Regarding the number and arrangement of the Au bumps 50, unlike the second embodiment in which a plurality of laser light generating parts are formed in the
加えて、図1に示すように、光半導体素子10の上に実装された絶縁基板30は、その表面に形成された電極パッド30cから、Auワイヤ60によってIC110等と接続されている。この時、Auワイヤ60を短くするために、Auワイヤ60をボンディングするための電極パッド30cは絶縁基板30の端に形成するのが好ましい。また、このAuワイヤ60は絶縁基板30が光半導体素子10上に実装された後にワイヤボンディングされるため、ワイヤボンディング時にはツールによる加圧でAuバンプ50の接合部に応力が発生する。そのため、本実施の形態2のように絶縁基板30の両端の辺にAuバンプ50が集中的に配置されることで絶縁基板30の電極パッド30c上へのワイヤボンディング時に特定のAuバンプ50の接合部に応力が生じて接合部が剥離するのを抑制できる。
In addition, as shown in FIG. 1, the insulating
以上のように、本実施の形態2に係る光モジュール1001によれば、表面に電極パッド10bが形成された光半導体素子10と表面および裏面に電極パッド30c、30bが形成された絶縁基板30、この絶縁基板30の裏面の電極パッド30bと半導体素子10の電極パッド10bとを接合するAuバンプ50を備え、絶縁基板30の裏面は、半導体素子10の表面と対向して配置されると共に、絶縁基板30の裏面の電極パッド30bは、絶縁基板30の表面の電極パッド30cとスルーホール30dを介して接続し、Auバンプ50を絶縁基板30の一端寄り、および前記一端と反対の他端寄りに配置するようにしたので、絶縁基板の面内に均等にAuバンプを配置した場合、および板の外周に沿ってAuバンプを全周に配置した場合と比較して、フリップチップ実装後の冷却時に生じる熱応力、およびフリップチップ実装後の絶縁基板の電極パッド上へのワイヤボンディング時に生じる応力が、特定のAuバンプの接合部で大きくなることでその接合部が剥離することを抑制し、光モジュールの歩留りと信頼性を高めることができる。加えて、絶縁基板の中央部にAuバンプを配置しなくても良い分、製品の信頼性を確保するために必要なAuバンプの数を減らせるため、フリップチップ実装時に必要な荷重を小さくできる。これによって、超音波振動による吸着コレット先端との摩擦によって、絶縁基板表面の電極パッドが変形して隣接している電極パッドと接触することで回路が短絡するのを抑制できる。また、必要なAuバンプの数が減らせることで光半導体素子上に形成される絶縁基板を機械的に固定するためだけのダミーの電極パッドの数も減らせるため、その分、光半導体素子を小型化できる。従って、より安価で歩留りを向上した信頼性の高い光モジュールを得ることができる。
As described above, according to the
実施の形態3.
実施の形態3では、実施の形態1に係る光モジュール1001の光半導体素子10、サブマウント20および絶縁基板30の製造方法について説明する。
Embodiment 3.
In Embodiment 3, a method for manufacturing
図9は、実施の形態3に係る光モジュールの製造方法を示す断面図である。なお、図9は、実施の形態3の光モジュール1001における光半導体素子10、サブマウント20および絶縁基板30の製造方法のみを図示し、図示した以外の、サーモモジュール40をケース100に固定する工程、組立てた光半導体素子10、サブマウント20と絶縁基板30をケース100に固定されたサーモモジュール40上に実装する工程、サーモモジュール40上に実装された絶縁基板30の電極パッド30cからIC110にワイヤボンディングする工程、および光半導体素子10に形成されたレーザ光発生部とケース100の射出部間にレンズ120と合波器130を実装する工程等、その他の光モジュール1001の組立工程については従来の光モジュールと同様のため図示を省略している。
FIG. 9 is a cross-sectional view showing a method for manufacturing an optical module according to the third embodiment. Note that FIG. 9 only illustrates a method for manufacturing the
まず、図9(a)に示すように、サブマウント20を、AuSnはんだ70の融点である280℃以上に加熱されたホットプレート200上に載置して、サブマウント20の電極パッド20b上に予めプリコーティングされているAuSnはんだ70を溶融させることで、光半導体素子10とはんだ接合する。
First, as shown in FIG. 9(a), the
この時、サブマウント20に光半導体素子10を載置するのは、AuSnはんだ70が溶融したことを確認してからでも良いし、AuSnはんだ70が溶融する前でも良いが、サブマウント20を小型化するためには予めプリコーティングするAuSnはんだ70の寸法を光半導体素子10と同程度にするのが好ましいため、プリコーティングされたAuSnはんだ70の寸法が光半導体素子10より大きくないのであれば、AuSnはんだ70が溶融したことを確認してから光半導体素子10を載置するのが好ましい。また、本実施の形態3ではホットプレート200の加熱温度を340℃とした。
At this time, the
次に、図9(b)に示すように、光半導体素子10をダイボンドしたサブマウント20を、超音波実装機のステージ300上に載置する。この時、超音波実装機のステージ300は、Auバンプ50の接合性を向上するため、AuSnはんだ70の融点より低い温度である200℃で予熱されている。また、ステージ300上に載置したサブマウント20を、真空引きしてステージ300上に吸着すると共に、治具300a、300bを用いて超音波振動を与える方向のサブマウント20の両側の側面を機械的に挟んで超音波の振動方向にサブマウント20が移動しないように固定する。
Next, as shown in FIG. 9B, the
さらに、図9(c)に示すように、絶縁基板30の電極パッド30b上に、予めAuバンプ50を光半導体素子10上の電極パッド10bと対応する位置に形成し、絶縁基板30の電極パッド30cが形成された面上を、超音波実装機の吸着コレット400で吸着して、200℃まで予熱された光半導体素子10上の所定の位置まで搬送する。絶縁基板30のAuバンプ50が形成された電極パッド30bと、光半導体素子10の電極パッド30bに対応する各電極パッド10bとが対抗する位置で、絶縁基板30を光半導体素子10の上に載置する。なお、本実施の形態3ではAuバンプ50は電極パッド30b上に形成したが、Auバンプ50を予め形成するのは光半導体素子10の電極パッド10b上でも良い。
Further, as shown in FIG. 9(c), Au bumps 50 are formed in advance on the
その後、図9(d)に示すように、吸着コレット400で吸着した絶縁基板30を、光半導体素子10上に載置した状態で加圧する。この時、加圧後すぐに超音波振動を与えて光半導体素子10とAuバンプ50とを接合するのが一般的な工程であるのに対して、本実施の形態3では、吸着コレット400を予め予熱しておくか、もしくはAuバンプ50を介して絶縁基板30を光半導体素子10へ加圧し続ける等して、Auバンプ50も光半導体素子10と同程度の200℃まで加熱する。
Thereafter, as shown in FIG. 9D, the insulating
最後に、図9(e)に示すように、Auバンプ50が光半導体素子10と同じく200℃程度まで加熱された状態で、サブマウント20が治具300a、300bを用いて機械的に固定された方向(C方向)に対して超音波実装機により超音波振動を与えて、光半導体素子10とAuバンプ50とを超音波接合する。
Finally, as shown in FIG. 9(e), the
このように、Auバンプ50の温度を光半導体素子10と同程度に加熱して超音波接合することで、常温での接合より低荷重、低振幅、短時間でも良好な接合が得られるようになるため、接合時に与える超音波で光半導体素子10が破壊されるのを抑制できる。また、組立が完了した光半導体素子10、サブマウント20、および絶縁基板30を超音波実装機のステージ300上から取り外して冷却する時にAuバンプ50の接合部に生じる熱応力を、Auバンプ50が加熱されず常温で接合された場合と比較して小さくできるため、フリップチップ実装後に与えられる加熱、冷却によってAuバンプ50の接合部が剥離して光モジュール1001が壊れるのを抑制できる。また、フリップチップ実装の前工程でサブマウント20に光半導体素子10をダイボンドしておくことで、フリップチップ実装時に光半導体素子10を直接機械的に固定する必要がないため、フリップチップ実装時に素子が固定用の治具などと接触して破壊されるのを防止できる。
In this way, by heating the
本実施の形態3では、光半導体素子10をサブマウント20にダイボンドした後に超音波実装機のステージに載置して、サブマウント20を固定した状態で絶縁基板30をフリップチップ実装した。しかし、光半導体素子10、サブマウント20および絶縁基板30を組立てる順番は、これに限るものではない。例えば、光半導体素子10を超音波実装機のステージ上に載置して光半導体素子10を直接固定し、絶縁基板30をフリップチップ実装してから、絶縁基板30がフリップチップ実装された光半導体素子10をサブマウント20にダイボンドしても良い。ただし、治具などを用いて機械的に光半導体素子10の側面等を固定する場合、フリップチップ実装時に印加される超音波振動によって光半導体素子10のレーザ光発生部を破壊しないように、治具が光半導体素子10のレーザ光発生部に触れないよう超音波振動と治具で固定する向きを設定する必要がある。例えば、光半導体素子10の短辺側の側面にレーザ方発生部が形成されている場合、光半導体素子10の長辺側の両側面を治具で固定した状態で、治具で固定されている光半導体素子10の長辺側に対して絶縁基板30が振動するようにフリップチップ実装する必要がある。
In the third embodiment, the
光半導体素子10をサブマウント20にダイボンドする前に絶縁基板30をフリップチップ実装した場合、サブマウント20にダイボンドする際の加熱および冷却による熱応力をAuバンプ50の接合部が受ける。しかし、光半導体素子10をサブマウント20にダイボンドする前に絶縁基板30をフリップチップ実装した場合、光半導体素子10はサブマウント20にプリコーティングされているAuSnはんだ70の厚さの差による傾きおよびダイボンド時の熱応力による反りの影響を無くすことができる。これによって、特定のAuバンプ50のみが光半導体素子10に接触した状態で超音波が印加されることで、フリップチップ実装時に絶縁基板30が回転する、フリップチップ実装後に特定のAuバンプ50が潰れすぎて光半導体素子10を破壊するのを抑制できる。
When the insulating
以上のように、本実施の形態3に係る光モジュール1001の製造方法によれば、光半導体素子10の表面に形成された電極パッド10bの表面、または絶縁基板30の裏面に形成された電極パッド30bの表面に、Auバンプ50が設けられ、光半導体素子10の電極パッド10bと絶縁基板30の電極パッド30bとが、対向する位置で絶縁基板30を光半導体素子10に載置する工程と、絶縁基板30を光半導体素子10に載置した状態で、Auバンプ50を加熱する工程と、絶縁基板30の電極パッド30bまたは光半導体素子10の電極パッド10bとAuバンプ50を加圧しながら超音波接合する工程と、を含むようにしたので、常温での接合よりも低荷重、低振幅、短時間で良好な接合状態を得ることができ、超音波接合時に与える荷重および振幅で光半導体素子が破壊されるのを抑制できる。加えて、組立が完了した光半導体素子、サブマウントおよび絶縁基板を超音波実装機のステージ上から取り外して冷却する時にAuバンプの接合部に生じる応力を、光半導体素子とAuバンプと温度差がある状態で接合した場合と比較して小さくできるため、フリップチップ実装後に与えられる加熱、冷却によってAuバンプの接合部が剥離して光モジュールが壊れるのを抑制できる。従って、より歩留りを向上した信頼性の高い光モジュールを得ることができる。
As described above, according to the method for manufacturing the
実施の形態4.
実施の形態4では、実施の形態2に係る光モジュール1001の光半導体素子10、サブマウント20および絶縁基板30の製造方法について説明する。
Embodiment 4.
In Embodiment 4, a method for manufacturing
図10は、実施の形態4に係る光モジュールの製造方法を示す上面図である。本実施の形態4における光モジュール1001の基本的な製造工程は、実施の形態3の光モジュール1001の製造方法と同じであるが、図10に示す絶縁基板30のフリップチップ実装工程で相違する。よって、ここでは、主に相違点について説明を行い、同じ製造工程についてはその説明を省略する。なお、図10は、光モジュール1001におけるサブマウント20にダイボンドされた光半導体素子10に絶縁基板30を超音波実装機でフリップチップ実装する方法のみを図示し、その他の組立工程については図示および説明を省略している。
FIG. 10 is a top view showing a method for manufacturing an optical module according to Embodiment 4. The basic manufacturing process of the
実施の形態3では、Auバンプ50が絶縁基板30の面内に均等に配置されているため、Auバンプ50の配置に対するフリップチップ実装時の超音波振動は、どの方向に行っても問題なかった。これに対して、本実施の形態4では、Auバンプ50が絶縁基板30の両端の辺にそれぞれ1列となるように集中的に配置されるように構成しているため、Auバンプ50の列に対して垂直となる方向に超音波振動を与えるようにした点で実施の形態3と相違する。
In the third embodiment, since the Au bumps 50 are arranged evenly within the plane of the insulating
本実施の形態4における光モジュール1001は、絶縁基板30の両端の辺にそれぞれ1列となるようにAuバンプ50を配置している。そのため、Auバンプ50の列と同じ方向に超音波を印加した場合、列の両端に配置されたAuバンプ50が最初に接合されてしまうことで、超音波による振動が抑制されて、列の内側に配置されたAuバンプ50の接合性が低下することが考えられる。これによって、Auバンプ50の接合部に応力が生じた場合、列の両端と比較して接合性の低い列の中央に配置されたAuバンプ50の接合部が剥離することで光モジュール1001が壊れる懸念がある。
In the
そのため、本実施の形態4では、図10に示すように、絶縁基板30の両端の辺にそれぞれ1列となるように配置されたAuバンプ50の接合性が均一に良好となるようにすることで、光半導体素子10を小型化した状態で製品に必要な信頼性を確保する方法として、配置されたAuバンプ50の列に対して垂直な方向(D方向)に超音波を印加した。こうすることで、超音波による振動方向に対して配置されたAuバンプ50が全て両端の位置にあることになるため、特定のAuバンプ50が最初に接合されることでそれ以外のAuバンプ50の接合性が低下するのを抑制でき、Auバンプ50の列と同じ方向に超音波を印加した場合と比較して、Auバンプ50の接合部が剥離して光モジュール1001が壊れるのを抑制して、製品の信頼性を向上できる。
Therefore, in the fourth embodiment, as shown in FIG. 10, the bonding properties of the Au bumps 50 arranged in one row on both ends of the insulating
本実施の形態3では、光半導体素子10、サブマウント20、および絶縁基板30を組立てる順番は、光半導体素子10に絶縁基板30をフリップチップ実装してから、絶縁基板30がフリップチップ実装された光半導体素子10をサブマウント20にダイボンドしても良かった。しかし、本実施の形態4では、光半導体素子10、サブマウント20および絶縁基板30を組立てる順番は、光半導体素子10をサブマウント20にダイボンドした後に超音波実装機のステージに載置して、サブマウント20を固定した状態で絶縁基板30をフリップチップ実装する方が好ましい。
In the third embodiment, the order of assembling the
これは、例えば、治具などを用いて機械的に光半導体素子10の側面を固定する場合、超音波振動を与える方向の両側の側面を機械的に挟んで超音波の振動方向に光半導体素子10が移動しないように固定する必要がある。そして、光半導体素子10が機械的に固定された方向、本実施の形態4ではAuバンプ50の配置された列に対して垂直な方向に超音波振動を与えて、光半導体素子10とAuバンプ50とを超音波接合する。この時、実施の形態2で示した通り、複数のレーザ光発生部が形成された光半導体素子10は、レーザ光発生部に対して光半導体素子10上に形成する電極パッド10bを1列に並べるのが好ましく、絶縁基板30に配置されるAuバンプ50の列の片方は、この電極パッド10bと接合できる場所に配置される。よって、複数のレーザ光発生部は、光半導体素子10の電極パッド10b、つまりAuバンプ50の配置された列に対して垂直な方向の側面に形成するのが好ましい。
For example, when mechanically fixing the side surfaces of the
そのため、光半導体素子10をサブマウント20にダイボンドする前に絶縁基板30をフリップチップ実装した場合、本実施の形態4に係る光モジュール製造方法では光半導体素子10のレーザ光発生部が形成された側面をフリップチップ実装時に治具などで挟んで固定しなければならず、フリップチップ実装時に印加される超音波振動によって光半導体素子10のレーザ光発生部を破壊してしまう懸念がある。
Therefore, when the insulating
以上の理由で、本実施の形態4では、光半導体素子10をサブマウント20にダイボンドした後に超音波実装機のステージ上に載置し、治具で光半導体素子10のレーザ光発生部が形成されている方向のサブマウント20の側面を機械的に固定した状態で、サブマウント20が機械的に固定された方向に対して超音波振動を与えて、光半導体素子10とAuバンプ50とを超音波接合して絶縁基板30をフリップチップ実装するのが好ましい。
For the above reasons, in the fourth embodiment, the
以上のように、本実施の形態4に係る光モジュール1001の製造方法によれば、光半導体素子10の表面に形成された電極パッド10bの表面、または絶縁基板30の裏面に形成された電極パッド30bの表面に、Auバンプ50が設けられ、光半導体素子10の電極パッド10bと絶縁基板30の電極パッド30bとが、対向する位置で絶縁基板30を光半導体素子10に載置する工程と、絶縁基板30を光半導体素子10に載置した状態で、Auバンプ50を加熱する工程と、絶縁基板30の電極パッド30bまたは光半導体素子10の電極パッド10bとAuバンプ50を加圧しながら超音波接合する工程と、を含み、Auバンプ50を、前記絶縁基板の一端寄り、および前記一端と反対の他端寄りに配置し、超音波接合をする際に、絶縁基板30の一端と垂直な方向に超音波の振動を与えるようにしたので、常温での接合よりも低荷重、低振幅、短時間で、特定のAuバンプが最初に接合されて、それ以外のAuバンプの接合性が低下するのを抑制して、配置した全てのAuバンプで良好な接合状態を得ることができ、超音波接合時に与える荷重および振幅で光半導体素子が破壊されるのを抑制できる。加えて、本実施の形態3に記載の光モジュールの加熱、冷却によってAuバンプの接合部に生じる熱応力を、光半導体素子とAuバンプと温度差がある状態で接合した場合と比較して小さくできるため、フリップチップ実装後にAuバンプの接合部が剥離して光モジュールが壊れるのを抑制できる効果を得ることができる。さらに、本実施の形態2に記載の製品の信頼性を確保するのに必要なAuバンプの数を減らせるため、超音波振動による吸着コレット先端との摩擦で、絶縁基板表面の電極パッドが変形して隣接している電極パッドと接触することで回路が短絡するのを抑制でき、光半導体素子上に形成される絶縁基板を機械的に固定するだけのダミーの電極パッドの数を減らして、その分光半導体素子を小型化できる効果も得ることができる。従って、より安価で歩留りを向上した信頼性の高い光モジュールを得ることができる。
As described above, according to the method for manufacturing the
本願は、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。 Although this application describes various exemplary embodiments and examples, various features, aspects, and functions described in one or more embodiments may be applicable to a particular embodiment. The present invention is not limited to, and can be applied to the embodiments alone or in various combinations. Accordingly, countless variations not illustrated are envisioned within the scope of the technology disclosed herein. For example, this includes cases where at least one component is modified, added, or omitted, and cases where at least one component is extracted and combined with components of other embodiments.
10 光半導体素子、10b 電極パッド、30 絶縁基板、30b、30c 電極パッド、30d スルーホール、50 Auバンプ、1001 光モジュール。
Claims (15)
前記絶縁基板の裏面は、前記半導体素子の表面と対向して配置されると共に、
前記絶縁基板の裏面の電極パッドは、前記絶縁基板の表面の電極パッドとスルーホールを介して接続されていることを特徴とする光モジュール。 A semiconductor element made of InP with electrode pads formed on its surface, an insulating substrate having electrode pads formed on its front and back surfaces, and a bump that connects the electrode pads on the back surface of the insulating substrate and the electrode pads of the semiconductor element. The back surface of the insulating substrate is arranged to face the front surface of the semiconductor element, and
An optical module characterized in that an electrode pad on the back surface of the insulating substrate is connected to an electrode pad on the front surface of the insulating substrate via a through hole.
前記レーザ光発生部は、前記一端に対して垂直な方向にある前記半導体素子の側面に設けられたことを特徴とする請求項5または請求項6に記載の光モジュール。 The semiconductor element includes a laser beam generating section,
7. The optical module according to claim 5, wherein the laser beam generating section is provided on a side surface of the semiconductor element in a direction perpendicular to the one end.
前記絶縁基板を前記半導体素子に載置した状態で、前記バンプを加熱する工程と、
前記絶縁基板の電極パッドまたは前記半導体素子の電極パッドと前記バンプを加圧しながら超音波で接合する工程と、
を含むことを特徴とする光モジュールの製造方法。 A bump is provided on the surface of an electrode pad formed on the surface of a semiconductor element made of InP or on the surface of an electrode pad formed on the back surface of an insulating substrate, and the electrode pad of the semiconductor element and the electrode pad of the insulating substrate are connected. a step of placing the insulating substrate on the semiconductor element at opposing positions;
heating the bumps while the insulating substrate is placed on the semiconductor element;
a step of bonding the electrode pad of the insulating substrate or the electrode pad of the semiconductor element and the bump using ultrasonic waves while applying pressure;
A method for manufacturing an optical module, comprising:
前記絶縁基板の裏面の電極パッドは、前記絶縁基板の表面の電極パッドとスルーホールを介して接続されていることを特徴とする請求項8に記載の光モジュールの製造方法。 The back surface of the insulating substrate is arranged to face the front surface of the semiconductor element, and
9. The method of manufacturing an optical module according to claim 8, wherein the electrode pad on the back surface of the insulating substrate is connected to the electrode pad on the front surface of the insulating substrate via a through hole.
前記レーザ光発生部は、前記一端に対して垂直な方向にある前記半導体素子の側面に設けられたことを特徴とする請求項12に記載の光モジュールの製造方法。 The semiconductor element includes a laser beam generating section,
13. The method of manufacturing an optical module according to claim 12, wherein the laser beam generator is provided on a side surface of the semiconductor element in a direction perpendicular to the one end.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2023100521A JP2023164420A (en) | 2022-04-28 | 2023-06-20 | Optical module and manufacturing method thereof |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022561495A JPWO2023209939A1 (en) | 2022-04-28 | 2022-04-28 | |
JP2023100521A JP2023164420A (en) | 2022-04-28 | 2023-06-20 | Optical module and manufacturing method thereof |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022561495A Division JPWO2023209939A1 (en) | 2022-04-28 | 2022-04-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023164420A true JP2023164420A (en) | 2023-11-10 |
Family
ID=88695340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023100521A Pending JP2023164420A (en) | 2022-04-28 | 2023-06-20 | Optical module and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023164420A (en) |
-
2023
- 2023-06-20 JP JP2023100521A patent/JP2023164420A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6425695B1 (en) | Optical module and method of manufacturing the same | |
US10735101B2 (en) | Method for manufacturing an optical communication device | |
JP4015440B2 (en) | Optical communication module | |
KR20020036669A (en) | Flip chip assembly structure for semiconductor device and method of assembling therefor | |
KR20040074969A (en) | Lsi package and method of assembling the same | |
CN112198598A (en) | Optical module structure | |
JP6754769B2 (en) | Semiconductor module and its manufacturing method | |
JP4923712B2 (en) | Optical module and manufacturing method thereof | |
WO2023209939A1 (en) | Optical module and method for producing same | |
JP7201439B2 (en) | Semiconductor module and manufacturing method thereof | |
JP2023164420A (en) | Optical module and manufacturing method thereof | |
JP3371954B2 (en) | Optical / Electric hybrid module | |
JP5898916B2 (en) | OPTICAL MODULE, ITS MOUNTING STRUCTURE AND OPTICAL MODULE MANUFACTURING METHOD | |
JP3810276B2 (en) | Optical semiconductor element storage package | |
JP2015106663A (en) | Wiring board connection method and wiring board mounting structure | |
JP2936819B2 (en) | IC chip mounting structure | |
US7190706B2 (en) | Soft metal heat transfer for transceivers | |
CN111416269B (en) | Light emitting device | |
JP3860831B2 (en) | Optical semiconductor element storage package | |
US20230194905A1 (en) | Optical module and manufacturing method of optical module for optical communication | |
US20230194903A1 (en) | Optical module and manufacturing method of optical module for optical communication | |
CN213517669U (en) | Optical module structure | |
US20240085648A1 (en) | Optical module | |
JP7117883B2 (en) | Semiconductor module and manufacturing method thereof | |
JP4951691B2 (en) | Optical transmission module and optical communication device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230620 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |