JP2023161256A - Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device - Google Patents
Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2023161256A JP2023161256A JP2022071515A JP2022071515A JP2023161256A JP 2023161256 A JP2023161256 A JP 2023161256A JP 2022071515 A JP2022071515 A JP 2022071515A JP 2022071515 A JP2022071515 A JP 2022071515A JP 2023161256 A JP2023161256 A JP 2023161256A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- case
- resin
- inner region
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 155
- 238000006243 chemical reaction Methods 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 229920005989 resin Polymers 0.000 claims abstract description 140
- 239000011347 resin Substances 0.000 claims abstract description 140
- 238000007789 sealing Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 65
- 238000002347 injection Methods 0.000 claims description 53
- 239000007924 injection Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 41
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 abstract description 15
- 239000000463 material Substances 0.000 description 36
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 31
- 229910052802 copper Inorganic materials 0.000 description 31
- 239000010949 copper Substances 0.000 description 31
- 239000004020 conductor Substances 0.000 description 24
- 238000005516 engineering process Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 239000000843 powder Substances 0.000 description 8
- 230000001070 adhesive effect Effects 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004734 Polyphenylene sulfide Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229920000069 polyphenylene sulfide Polymers 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007872 degassing Methods 0.000 description 3
- 239000004519 grease Substances 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000013022 venting Methods 0.000 description 2
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- 229910011255 B2O3 Inorganic materials 0.000 description 1
- 229910016525 CuMo Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本願明細書に開示される技術は、半導体装置に関するものである。 The technology disclosed in this specification relates to a semiconductor device.
高電圧または大電流に対応する目的で通電経路を素子の縦方向とするタイプの半導体素子は、一般的に、パワー半導体素子と呼ばれている。パワー半導体素子には、たとえば、絶縁ゲート型バイポーラトランジスタ(insulated gate bipolar transistor、すなわち、IGBT)、金属-酸化膜-半導体電界効果トランジスタ(metal-oxide-semiconductor field-effect transistor、すなわち、MOSFET)、バイポーラトランジスタ、または、ダイオードなどが含まれる。 2. Description of the Related Art A type of semiconductor device in which a current-carrying path is in the vertical direction of the device in order to handle high voltage or large current is generally called a power semiconductor device. Power semiconductor devices include, for example, insulated gate bipolar transistors (IGBTs), metal-oxide-semiconductor field-effect transistors (metal-oxide-semiconductor field-effect transistors), etc. MOSFET), bipolar Includes transistors, diodes, etc.
パワー半導体素子が回路基板上に実装され、さらに、充填材によってパッケージングされた半導体装置は、産業機器、自動車または鉄道など、幅広い分野において用いられている。 Semiconductor devices in which a power semiconductor element is mounted on a circuit board and further packaged with a filler are used in a wide range of fields such as industrial equipment, automobiles, and railways.
近年、半導体装置を搭載する機器の高性能化に伴い、定格電圧および定格電流の増加、さらには、使用温度範囲の拡大(高温化および低温化)など、半導体装置の高性能化への要求が高まってきている。 In recent years, as the performance of equipment equipped with semiconductor devices has improved, there has been a demand for higher performance of semiconductor devices, such as an increase in rated voltage and current, and an expansion of the operating temperature range (higher and lower temperatures). It's increasing.
このような半導体装置のパッケージ構造は、ケース型と呼ばれるものが主流であり、ケース型のパッケージ構造を用いる半導体装置では、放熱用のベース板上に、絶縁基板の一方の表面上に表面電極パターンを有し他方の表面上に裏面電極パターンを有して構成される絶縁回路基板を介して、パワー半導体素子が実装される。そして、ベース板に対してケースが接着される。 The mainstream package structure for semiconductor devices is what is called a case type. In semiconductor devices using a case type package structure, a surface electrode pattern is placed on one surface of an insulating substrate on a base plate for heat dissipation. A power semiconductor element is mounted via an insulated circuit board having a back electrode pattern on the other surface. Then, the case is bonded to the base plate.
また、半導体装置内部に実装された半導体素子は、主電極と接続されている。この半導体素子と主電極との接続には、ボンディングワイヤーが用いられている。一方で、高電圧印加時の絶縁不良防止の目的で、金型が不要で高耐熱エポキシ封止が可能なダイレクトポッティング(DP)封止技術が普及しつつある。 Further, the semiconductor element mounted inside the semiconductor device is connected to the main electrode. A bonding wire is used to connect the semiconductor element and the main electrode. On the other hand, direct potting (DP) sealing technology, which does not require a mold and can seal with highly heat-resistant epoxy, is becoming popular for the purpose of preventing insulation failure when high voltage is applied.
ダイレクトポッティング(DP)封止技術は、パッケージ構造のケースに硬化前の液体樹脂を注入し、熱または光などの方法で樹脂を硬化させる技術である。一般に、封止樹脂中のボイド(気泡)は絶縁特性または長期信頼性などに影響を与えるため、ボイド(気泡)が形成されないように、封止樹脂の注入時に気泡を十分に排出することが必要である。 Direct potting (DP) sealing technology is a technology in which uncured liquid resin is injected into a case of a package structure, and the resin is cured using a method such as heat or light. In general, voids (bubbles) in the encapsulating resin affect insulation properties or long-term reliability, so it is necessary to fully discharge the air bubbles when injecting the encapsulating resin to prevent voids (bubbles) from forming. It is.
ところが、DP封止に用いられるDP封止樹脂は、一般的なシリコーンゲル封止材に比較して粘度が高いため、狭間隙への注入が難しく、気泡が抜けにくいという問題を有する。 However, since the DP sealing resin used for DP sealing has a higher viscosity than a general silicone gel sealing material, it is difficult to inject into a narrow gap and has the problem that bubbles are difficult to escape.
一方で、高信頼性を実現するDLB(Direct Lead Bonding)構造のモジュールが知られている。DLB構造は半導体装置の外部端子を半導体チップ直上まで延伸させて、半導体チップと外部端子とを直接はんだで接合する構造である。 On the other hand, modules with a DLB (Direct Lead Bonding) structure that achieve high reliability are known. The DLB structure is a structure in which external terminals of a semiconductor device are extended directly above the semiconductor chip, and the semiconductor chip and external terminals are directly joined by solder.
DLB構造のモジュールの場合、広い面積を有する電極板と、半導体素子が搭載された絶縁基板とが平行平板構造となっており、電極板と絶縁基板との間に閉じ込められた気泡が特に抜けにくく、工程時間が長くなっている。その対策として、真空下で封止樹脂の注入を行う真空注入装置などが用いられているが、装置構造が大掛かりで、減圧または樹脂の広がりに時間を要するなど生産性の面で課題を残している。 In the case of a DLB structure module, an electrode plate with a large area and an insulating substrate on which a semiconductor element is mounted form a parallel plate structure, making it particularly difficult for air bubbles trapped between the electrode plate and the insulating substrate to escape. , the process time is longer. As a countermeasure, vacuum injection equipment that injects sealing resin under vacuum is used, but the equipment structure is large and it takes time to reduce the pressure or spread the resin, leaving problems in terms of productivity. There is.
たとえば特許文献1には、DLB構造のモジュールにおいて、半導体素子の上面と電極板との接合部における電極板と基板との間隔よりも、電極が伸びるモジュール側縁部における電極板と基板との間隔を大きくすることで、モジュールへの樹脂注入時に気泡を動きやすくして、気泡の形成を抑制することが記載されている。 For example, Patent Document 1 states that in a module with a DLB structure, the distance between the electrode plate and the substrate at the side edge of the module where the electrode extends is greater than the distance between the electrode plate and the substrate at the junction between the top surface of the semiconductor element and the electrode plate. It is described that by increasing the size of the resin, bubbles can move more easily when resin is injected into the module, thereby suppressing the formation of bubbles.
また、たとえば特許文献2には、DLB構造のモジュールにおいて、電極板に段差を設けて電極板と基板との間隙を大きくするとともに、電極板に開口部を形成することによって、DP封止樹脂の注入性を改善して気泡の形成を抑制することが記載されている。
For example, in
気泡の形成を抑制するために、電極板と基板との間隙を大きくし、電極板に開口部を設ける場合であっても、気泡が抜けるまでの間、半導体装置を真空中に保持する必要がある。 Even if the gap between the electrode plate and the substrate is increased and an opening is provided in the electrode plate to suppress the formation of bubbles, it is necessary to hold the semiconductor device in a vacuum until the bubbles escape. be.
生産効率を高めるため、半導体装置を真空中に保持している間に別の半導体装置(モジュール)でDP封止樹脂を注入する、または、複数のモジュールを同時に真空中に保持してDP封止樹脂を注入する、などの方法がとられる結果、装置が大型化する。装置が大型化することによって、樹脂注入時の真空のための排気減圧、および、気泡消失後の大気開放のための時間が長くなる。 To increase production efficiency, DP sealing resin may be injected into another semiconductor device (module) while the semiconductor device is held in vacuum, or DP sealing may be performed while holding multiple modules in vacuum at the same time. As a result of methods such as injecting resin, the size of the device increases. As the size of the device increases, the time required for evacuation pressure reduction during resin injection and for venting to the atmosphere after the bubbles disappear becomes longer.
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、圧力制御の時間を短縮することができる技術である。 The technology disclosed in the present specification was developed in view of the problems described above, and is a technology that can shorten the time for pressure control.
本願明細書に開示される技術の第1の態様である半導体装置は、絶縁基板と、前記絶縁基板の上面に設けられる半導体素子と、前記半導体素子の上面に電気的に接続される主端子と、平面視で前記絶縁基板を囲んで設けられるケース部材と、前記主端子の一部、前記絶縁基板および前記半導体素子を覆いつつ、前記ケース部材と前記絶縁基板とで囲まれる領域であるケース内領域に充填される封止樹脂とを備え、平面視で前記絶縁基板を囲む前記ケース部材の上面が、周方向に連続する平面である。 A semiconductor device that is a first aspect of the technology disclosed in this specification includes an insulating substrate, a semiconductor element provided on the upper surface of the insulating substrate, and a main terminal electrically connected to the upper surface of the semiconductor element. , a case member provided surrounding the insulating substrate in a plan view, a part of the main terminal, the insulating substrate, and the semiconductor element, and an area within the case surrounded by the case member and the insulating substrate; The upper surface of the case member, which includes a sealing resin filled in the area and surrounds the insulating substrate in plan view, is a plane continuous in the circumferential direction.
本願明細書に開示される技術の少なくとも第1の態様によれば、ケース部材の上面が、蓋治具などで密閉しやすい平面形状であることによって、ケース内領域を圧力制御を短時間で行うことが容易となる。 According to at least the first aspect of the technology disclosed in the present specification, the upper surface of the case member has a planar shape that is easy to seal with a lid jig or the like, so that the pressure can be controlled in the case internal area in a short time. This makes it easier.
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。 In addition, objects, features, aspects, and advantages related to the technology disclosed herein will become more apparent from the detailed description and accompanying drawings set forth below.
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。 Embodiments will be described below with reference to the accompanying drawings. In the following embodiments, detailed features and the like are shown for technical explanation, but these are merely examples, and not all of them are necessarily essential features for the embodiments to be implemented.
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化などが図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。 Note that the drawings are schematically illustrated, and for convenience of explanation, structures may be omitted or simplified as appropriate in the drawings. Further, the mutual relationship between the sizes and positions of the structures shown in different drawings is not necessarily described accurately and may be changed as appropriate. Further, even in drawings such as plan views that are not cross-sectional views, hatching may be added to facilitate understanding of the content of the embodiments.
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。 In addition, in the following description, similar components are shown with the same reference numerals, and their names and functions are also the same. Therefore, detailed descriptions thereof may be omitted to avoid duplication.
また、本願明細書に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。 In addition, in the description provided in the specification of this application, when a component is described as "comprising," "includes," or "has," unless otherwise specified, exclusions that exclude the presence of other components are also used. It's not an expression.
また、本願明細書に記載される説明において、「第1の」または「第2の」などの序数が使われる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上使われるものであり、実施の形態の内容はこれらの序数によって生じ得る順序などに限定されるものではない。 Furthermore, even if ordinal numbers such as "first" or "second" are sometimes used in the description of the present specification, these terms will not be used to facilitate understanding of the content of the embodiments. These ordinal numbers are used for convenience and the content of the embodiments is not limited to the order that can occur based on these ordinal numbers.
また、本願明細書に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が使われる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上使われるものであり、実施の形態が実際に実施される際の位置または方向とは関係しないものである。 In addition, in the description provided herein, specific positions or directions such as "top", "bottom", "left", "right", "side", "bottom", "front" or "back" Even if terms that mean It is independent of the position or direction of the
また、本願明細書に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体または下面自体に加えて、対象となる構成要素の上面または下面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「Aの上面に設けられるB」と記載される場合、AとBとの間に別の構成要素「C」が介在することを妨げるものではない。 In addition, in the description provided in the specification of this application, when "...upper surface" or "...lower surface" etc. are described, in addition to the upper surface itself or the lower surface itself of the target component, This also includes a state in which other components are formed on the upper or lower surface of the. That is, for example, when it is described as "B provided on the upper surface of A", it does not prevent another component "C" from being interposed between A and B.
<第1の実施の形態>
以下、本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。
<First embodiment>
A semiconductor device and a method for manufacturing the semiconductor device according to this embodiment will be described below.
<半導体装置の構成について>
図1は、本実施の形態に関する半導体装置の構成の例を概略的に示す側面図である。また、図2は、本実施の形態に関する半導体装置の構成の例を概略的に示す平面図である。なお、封止樹脂に覆われた部分は実際には見えないが、説明のために封止樹脂を透過して表示している。
<About the configuration of the semiconductor device>
FIG. 1 is a side view schematically showing an example of the configuration of a semiconductor device according to this embodiment. Further, FIG. 2 is a plan view schematically showing an example of the configuration of a semiconductor device according to this embodiment. Note that although the portion covered with the sealing resin is not actually visible, it is shown through the sealing resin for the sake of explanation.
図1および図2に例が示されるように、半導体装置は、絶縁基板10と、基板である絶縁基板10の上面に配置された半導体素子であるダイオード21およびIGBT22と、ダイオード21の上面およびIGBT22の上面に接続されて電気回路を形成する電極板である主端子60とを備える。
As an example is shown in FIGS. 1 and 2, the semiconductor device includes an insulating
ダイオード21、IGBT22および主端子60は、それぞれケース内に配置され、かつ、ダイレクトポティング(DP)封止樹脂7によって封止されている。DP封止樹脂7は、主端子60の一部、絶縁基板10、ダイオード21およびIGBT22を覆う。
The
以下にそれぞれの構成要素の詳細について説明する。 The details of each component will be explained below.
絶縁基板10は、絶縁基材11と、絶縁基材11の両面にそれぞれ形成された銅導体層12と銅導体層13とを備える。絶縁基材11は、たとえばAlN製であり、X軸方向の長さが40mmであり、Y軸方向の長さが25mmであり、Z軸方向の厚さが0.635mmである。また、銅導体層12および銅導体層13は、たとえば、Z軸方向の厚さが0.4mmである。
The insulating
絶縁基材11の上面側に形成された電極パターン(銅導体層12)上には、半導体素子であるダイオード21およびIGBT22が搭載され、それぞれがはんだ31を介して電極パターン(銅導体層12)に電気的に接続されている。なお、ダイオード21は、X軸方向の長さが15mmであり、Y軸方向の長さが15mmであり、Z軸方向の厚さが0.3mmである。また、絶縁基材11の下面側の電極パターン(銅導体層13)が絶縁基板10にはんだなどの接合材を介して固着されている。
A
そして、絶縁基板10が半導体装置の底板となり、絶縁基板10の周囲に配置されたケース部材51と絶縁基板10とで囲まれた領域(以下、ケース内領域205と称す)が形成される。ケース部材51は、絶縁基板10を平面視で囲んで設けられる。平面視で絶縁基板10を囲むケース部材51の上面は、周方向に連続する平面である。DP封止樹脂7は、ケース内領域205に充填される。
Then, the insulating
ケース部材51は、接着剤8を使って絶縁基板10に対して固定されている。接着剤8でケース部材51と絶縁基板10との間の隙間を埋めることによって、DP封止樹脂7の漏れが防止されている。なお、ケース部材51は、たとえばポリフェニレンサルファイド(poly phenylene sulfide、すなわち、PPS)樹脂製であり、X軸方向の長さが48mmであり、Y軸方向の長さが28mmであり、Z軸方向の高さが12mmである。また、接着剤8は、たとえばシリコーン製である。
ケース部材51には、主端子60がインサートモールドされている。主端子60は、たとえば銅製であり、Z軸方向の厚さが0.5mmであり、Y軸方向の幅が8mmである。主端子60は、はんだ32を介して、ダイオード21またはIGBT22のパワー半導体素子のソース電極などの大電流が流れる電極と接続されている。また、主端子60のうちケース部材51の上部から露出した部分は、ネジ止め端子61となっている。
A
また、ケース部材51には信号端子62がインサートモールドで設けられる。信号端子62は、IGBT22のゲート電極または温度センサー電極などと、ボンディングワイヤー4で電気的に接続されている。なお、ボンディングワイヤー4は、たとえばアルミ製であり、直径が0.15mmである。
Furthermore, a
また、ケース部材51は、平面視で絶縁基板10を囲んで配置されており、銅導体層13は、ケース部材51に覆われずに露出して設けられる。
Further, the
以下にそれぞれの構成要素の詳細について説明する。 The details of each component will be explained below.
半導体素子のダイオード21およびIGBT22としては、150℃以上で動作する半導体材料を用いた半導体素子を適用すると、気泡発生の抑制効果が大きい。特に、炭化珪素(SiC)、窒化ガリウム(GaN)系材料またはダイアモンド(C)などの材料で形成された、珪素(Si)に比べてバンドギャップが大きい、いわゆるワイドバンドギャップ半導体に適用すると効果が大きい。
As the
また、図1および図2では、例として、1つの半導体装置に半導体素子が2個しか搭載されていないが、半導体素子の個数としては、これに限定されるものではなく、使用される用途に応じて必要な個数の半導体素子が搭載されてよい。 Furthermore, in FIGS. 1 and 2, only two semiconductor elements are mounted on one semiconductor device as an example, but the number of semiconductor elements is not limited to this, and may vary depending on the intended use. A required number of semiconductor elements may be mounted accordingly.
また、図1および図2では、接合材料として、はんだ31およびはんだ32が使われているが、接合材料はこれに限定されるものではなく、銀または銀合金を使って、半導体素子と銅導体層12とを接合してもよいし、絶縁基材11の下面と銅導体層13とを接合してもよい。
In addition, in FIGS. 1 and 2,
銅導体層12、銅導体層13および主端子60には、通常銅が使われる。しかしながら、これらに使われる材料は、銅に限定されるものではなく、必要な放熱特性を有するものであればよい。たとえば、アルミまたは鉄が使われてもよく、これらが複合された材料が使われてもよい。また、銅/インバー/銅などの複合材料が使われてもよく、AlSiC、CuMoなどの合金が使われてもよい。
Copper is normally used for the
さらに、銅導体層12、銅導体層13および主端子60の表面には、通常、ニッケルメッキが施されるが、メッキはこれに限定されるものではなく、金または錫メッキが施されてもよく、必要な電流と電圧とを半導体素子に供給することができる構造であればよい。
Furthermore, the surfaces of the
また、主端子60および銅導体層12の少なくとも一部は、DP封止樹脂7内に埋設されるので、主端子60および銅導体層12とDP封止樹脂7との密着性を向上させるために、主端子60の表面および銅導体層12の表面に微小な凹凸を設けてもよい。この凹凸によって、主端子60および銅導体層12とDP封止樹脂7との密着性を向上させることが可能となる。
Furthermore, since at least a portion of the
絶縁基板10は、Al2O3、SiO2、AlN、BNまたはSi3N4などのセラミックを用いた絶縁基材11の両面に、銅またはアルミの電極パターンを設けたものである。
The insulating
絶縁基材11は、放熱性と絶縁性とを有することが必要であり、上記の材料に限られず、セラミック粉を分散させた樹脂硬化物またはセラミック板を埋め込んだ樹脂硬化物などの材料からなる絶縁基材11に、銅導体層12および銅導体層13が設けられたものでもよい。
The insulating
また、絶縁基材11がセラミック粉を分散させた樹脂硬化物である場合、絶縁基材11に使用されるセラミック粉には、Al2O3、SiO2、AlN、BNまたはSi3N4などが用いられるが、これらに限定されるものではなく、ダイヤモンド、SiCまたはB2O3などが用いられてもよい。さらに、シリコーン樹脂またはアクリル樹脂などの樹脂製の粉が用いられてもよい。
In addition, when the insulating
これらの粉の形状には、球状が用いられることが多いが、これに限定されるものではなく、破砕状、粒状、リン片状または凝集体などの粉が用いられてもよい。粉体の充填量は、必要な放熱性および絶縁性が得られる量が充填されていればよい。絶縁基材11に用いられる樹脂は、通常エポキシ樹脂であるが、これに限定されるものではなく、ポリイミド樹脂、シリコーン樹脂またはアクリル樹脂などが用いられてもよく、絶縁性と接着性とを兼ね備える材料であれば使用可能である。
The shape of these powders is often spherical, but is not limited to this, and powders such as crushed, granular, flaky, or aggregated powders may also be used. The amount of powder to be filled may be such that necessary heat dissipation and insulation properties can be obtained. The resin used for the insulating
ボンディングワイヤー4には、アルミニウムまたは金で構成され、かつ、断面が円形である線体が用いられるが、これに限定されるものではなく、たとえば、断面が方形の銅板を帯状にしたもの(リボン)が用いられてもよい。ボンディングワイヤー4の材料は、アルミニウム合金であってもよい。
For the
図2に例が示されたように、本実施の形態では、4本のボンディングワイヤー4を用いて、IGBT22と信号端子62とを接続しているが、これに限定されるものではなく、ボンディングワイヤー4の用途が、IGBT22同士の接続であったり、上面側電極パターン(銅導体層12)と信号端子62との接続であったりしてもよい。また、IGBT22の電流密度などによって、必要な太さ(大きさ)のボンディングワイヤー4を使用し、必要な本数のボンディングワイヤー4を設けることができる。
As an example shown in FIG. 2, in this embodiment, four
また、ボンディングワイヤー4と被接合部との接合する方法としては、銅または錫などの金属片を溶融させる溶融金属接合、または、超音波接合などを採用することができる。しかしながら、必要な電流と電圧とを半導体素子に供給することができる方法であれば、特に限定されない。
Furthermore, as a method for joining the
ケース部材51は、熱軟化点が高い樹脂材料であることが好ましく、たとえば、PPS(Poly Phenylene Sulfide)樹脂を用いることができる。しかしながら、半導体装置の使用温度領域内で熱変形せず、かつ、絶縁性を有している材料であればよく、特に限定されない。
The
DP封止樹脂7としては、エポキシ樹脂が用いられるが、これに限定されるものではなく、所望の弾性率と耐熱性とを有している材料であれば適用可能であり、たとえば、絶縁性と接着性とを兼ね備えるウレタン樹脂でも構わない。
Epoxy resin is used as the
図3から図8は、本実施の形態に関する半導体装置の製造方法の例を示す図である。図3から図8を用いて、本実施の形態に関する半導体装置の製造方法について説明する。 3 to 8 are diagrams illustrating an example of a method for manufacturing a semiconductor device according to this embodiment. A method for manufacturing a semiconductor device according to this embodiment will be described with reference to FIGS. 3 to 8.
まず、図3は、絶縁基材11の上面に銅導体層12が形成され、下面に銅導体層13が形成された絶縁基板10を示している。
First, FIG. 3 shows an insulating
次に、図4に例が示されるように、絶縁基板10の上面の銅導体層12に、板状のはんだ31を介してダイオード21とIGBT22とを位置決め搭載し、リフロー炉を用いてはんだ31を加熱溶融させて、はんだダイボンディングを行う。
Next, as an example is shown in FIG. 4, the
次に、図5に例が示されるように、主端子60または信号端子62がインサートモールドされたケース部材51の内周部にシリコーン製の接着剤8を塗布する。そして、セラミック製の絶縁基板10を位置決め搭載し、たとえば、50℃以上、かつ、150℃以下のオーブンで30分加熱して、接着剤8を硬化させる。
Next, as an example shown in FIG. 5, a
次に、図6に例が示されるように、主端子60に形成された、ダイオード21とIGBT22のソース電極に対応した開口部から溶融したはんだ32を流し込み、主回路の形成を行う。
Next, as an example is shown in FIG. 6,
次に、図7に例が示されるように、ボンディングワイヤー4を用いて、IGBT22のゲート電極または温度センサー電極と、ケース部材51から延び出る信号端子62とをワイヤーボンドによって接続する。この状態の構成を、構成100とする。
Next, as an example is shown in FIG. 7, the gate electrode or temperature sensor electrode of the
最後に、図8に例が示されるように、DP封止樹脂7を、たとえば、40℃以上、かつ、90℃以下に加熱した状態で流し込み、真空脱泡して加熱(たとえば、50℃以上、かつ、200℃以下で所定の時間だけ保持)して硬化させて封止を完了する。そうすることで、半導体装置が完成する。 Finally, as an example is shown in FIG. , and held at 200° C. or lower for a predetermined period of time) to cure and complete sealing. By doing so, the semiconductor device is completed.
図9は、図8のDP封止樹脂を注入する真空注入装置の構成の例を概略的に示す側面図である。図9を参照しつつ、樹脂注入工程の詳細を説明する。 FIG. 9 is a side view schematically showing an example of the configuration of a vacuum injection device for injecting the DP sealing resin of FIG. 8. The details of the resin injection process will be explained with reference to FIG. 9.
搬送パレット71に、封止樹脂を流し込む前の半導体装置(すなわち、図7に示される構成100)を複数配置し、真空注入装置の真空槽70内へ搬入する。搬入後、真空槽70における搬送パレット71の搬入口(図示せず)を閉じ、排気口72から真空槽70内の気体を排出する。
A plurality of semiconductor devices (that is, the
そして、たとえば、100Pa以上、かつ、10000Pa以下の低真空に真空槽70内を排気した後、搬送パレット71に乗せられた半導体装置(構成100)を、樹脂注入装置の注入ノズル73の直下に移動させる。注入ノズル73の先端は、真空槽70内に位置している。そして、注入ノズル73から所定量の樹脂を構成100のケース内に注入する。
After evacuating the inside of the
注入ノズル73から注入される樹脂には、別途用意されたタンクにおいて、減圧下で樹脂液体中の気体体積を増大させて、浮力による脱泡促進処理が施されている。しかしながら、当該タンクから注入ノズル73までの配管経路で、残存気体の樹脂への溶け込みが生じ得る。また、樹脂の注入時には、樹脂の吐出流速によっては構成100近傍の気体を巻き込む場合がある。
The resin injected from the
樹脂注入後、搬送パレット71が移動する。そして、樹脂注入済みの半導体装置の樹脂中の気体が樹脂外に自然排出されるように減圧状態を保ったまま、一定時間、搬送パレット71上に半導体装置を保持する。
After the resin is injected, the
また、半導体装置を保持する一定時間の間に、搬送パレット71で注入ノズル73の直下に移動された別の半導体装置に対して、注入ノズル73から樹脂注入を行う。そうすることで、生産効率を上げている。
Further, during a certain period of time during which the semiconductor device is held, resin is injected from the
搬送パレット71に搭載された半導体装置すべてに対して所定量の樹脂の注入が順次完了し、脱泡のための減圧下での保持時間が一定程度経過した後、真空槽70内の大気開放を所定の時間で実施する。そして、真空槽70内の大気開放の後、搬送パレット71を搬出口(図示せず)から搬出し、次工程である樹脂硬化工程に半導体装置をパレット搬送する。
After a predetermined amount of resin has been sequentially injected into all the semiconductor devices mounted on the
図9では、3つの構成100に樹脂が注入される真空注入装置が例示されているが、樹脂が注入される構成100の数はそれ以上であってもよい。また、真空注入装置に備えられる注入ノズル73の数も1本に限られず、複数本の注入ノズル73が備えられていてもよい。
Although FIG. 9 illustrates a vacuum injection device in which resin is injected into three
注入された樹脂から脱泡させるために必要となる減圧下での保持時間、複数の半導体装置と搬送パレット71とを収納する真空槽70の排気時間、および、真空槽70の大気圧への復圧時間は、樹脂の脱泡速度に合わせて調整される。図9に示されるような構成では、搬送パレット71による構成100の搬入、真空槽70内の排気、樹脂の注入、脱泡のための半導体装置の保持、真空槽70の大気圧への復圧を連続して行うため、全体として樹脂注入工程にかかる時間が長くなってしまう。
The holding time under reduced pressure required to degas the injected resin, the evacuation time of the
図10は、本実施の形態に関する半導体装置の構成の例を示す図である。図10に例が示されるように、1つの構成100に対して、ケース部材51の周縁部の平坦箇所に対して対向する平坦部を有する蓋治具90で、半導体装置の樹脂が注入される領域であるケース内領域205を密閉する。
FIG. 10 is a diagram showing an example of the configuration of a semiconductor device according to this embodiment. As an example is shown in FIG. 10, resin for a semiconductor device is injected into one
蓋治具90は、平面視で構成100と重なる大きさを有する平板状の蓋部105と、蓋部105に設けられるフランジ形状の排気口91と、蓋部105に設けられる、樹脂を注入するための注入ノズル92と、蓋部105に設けられる、信号端子62と干渉しないための突起部192と、ケース部材51の周縁部の平坦箇所に対して対向する蓋部105の平坦部に設けられる、ケース内領域205の真空を保持するためのOリング93とを備える。
The
図11は、本実施の形態に関する半導体装置の、蓋治具90が取り付けられた状態の構成の例を示す断面図である。図11に例が示されるように、排気口91は、真空ポンプ97に接続される排気配管193に接続される。排気配管193を介して、ケース内領域205が減圧される。排気配管193には、大気開放を行うためのリークバルブ99が枝分かれして設けられる。また、注入ノズル92は、ミキサー98に接続される配管194に接続される。配管194には、樹脂流動を制御するための開閉弁(図示なし)などが設けられる。
FIG. 11 is a cross-sectional view showing an example of the configuration of the semiconductor device according to the present embodiment, with the
図10および図11のように、構成100に対して蓋治具90と取り付けることによって、排気して減圧状態とする容積を減少させることができる。よって、排気時間および大気圧への復圧時間を短縮することができる。
By attaching a
蓋治具90の材料は、たとえば、耐熱温度が180℃であり、100Paの圧力に耐える材料剛性および厚みを有するステンレス、アルミまたはNiなどのメッキ鋼材、または、Fe、MoまたはMgなどの合金などが好ましい。
The material of the
図12は、本実施の形態に関する半導体装置の、構成100に蓋治具90が取り付けられた状態の構成の例を示す平面図である。図12では、便宜のため蓋治具90は透過されて点線で表現されている。
FIG. 12 is a plan view showing an example of the structure of the semiconductor device according to the present embodiment, in which the
蓋治具90の平面視における周縁部には、ケース内領域205の真空を保持するためのOリング93が設けられる。Oリング93がケース部材51の周縁部に接触することで、ケース内領域205が密閉される。なお、ケース部材51の周縁部には、Oリング93の位置を固定するための溝が形成されていてもよく、グリスなどを使ってOリング93の密着性を高めることで、効果的に排気時のリークを防ぐことができる。
An O-
図12に例が示されるように、蓋治具90における注入ノズル92の平面視における位置は、主端子60の直上を避ける位置が好ましい。注入ノズル92を介して注入される樹脂の粘度が1000mPaS以上、かつ、数万mPaS以下程度である場合、樹脂の注入時に主端子60下に流れ込む樹脂に真空泡が巻き込まれると、当該真空泡が除去しにくくなる。当該現象は、注入ノズル92が主端子60の直上に位置する場合に生じやすいため、注入ノズル92の位置を主端子60の直上を避ける位置とすることで、当該現象が生じる可能性を低下させることができる。また、注入される樹脂が早期にケース内領域205に拡がるように、注入ノズル92は、平面視でケース内領域205の中央近傍に配置することが望ましい。
As an example is shown in FIG. 12, the position of the
一方で、注入される樹脂の粘度が数百mPaS以下である場合は、樹脂の流動性が高く真空泡の除去が容易であるため、注入ノズル92の位置制約は特になく、平面視でケース内領域205の内側であればよい。同様に、排気口91は、平面視でケース内領域205の内側であればよい。
On the other hand, if the viscosity of the resin to be injected is several hundred mPaS or less, the fluidity of the resin is high and vacuum bubbles can be easily removed, so there are no particular restrictions on the position of the
次に、蓋治具90を用いる場合の、本実施の形態に関する半導体装置の製造方法について説明する。
Next, a method for manufacturing a semiconductor device according to the present embodiment using the
蓋治具90を平面視で構成100の位置に合わせて、半導体装置のケース内領域205が密閉されるように静置する。次に、排気口91を介してケース内領域205を真空ポンプ97で真空引きすることによって、蓋治具90が大気で加圧され、Oリング93がつぶれる形でケース内領域205が密閉される。そして、ケース内領域205の真空引きが進行する。
The
上記のようにケース内領域205が蓋治具90で密閉されることで、排気容積が小さくなる。そのため、複数の構成100を同時に包含する容積を一気に真空引きするための大型の真空注入装置(たとえば、図9に例示される真空注入装置)よりも小型の真空ポンプを使っても、短時間で所望の圧力(たとえば、100Pa以上、かつ、10000Pa以下)に到達することができる。
By sealing the case
そして、所定の圧力に減圧された時点で、樹脂を混合するミキサー98からポンプまたは圧縮空気を用いて樹脂を送出して、注入ノズル92から樹脂を注入して半導体装置のケース内領域205にDP封止樹脂7を充填する。すなわち、蓋治具90によって密閉されたケース内領域205が真空ポンプの作用によって減圧され、減圧下で、注入ノズル92からDP封止樹脂7がケース内領域205に注入される。ミキサー98は、混合済みの樹脂が充填されたシリンダーまたは1液タイプの樹脂のチューブなどであってもよい。
Then, when the pressure is reduced to a predetermined level, the resin is sent out from the
樹脂が注入される際にもケース内領域205を真空下におくことで、樹脂注入時の気体巻き込みが軽減される。また、樹脂が注入される際にもケース内領域205を真空下におくことで、樹脂をケース内領域205へ送りこむ配管194内で樹脂に溶け込む気体も、ケース内領域205での樹脂展開時に樹脂表面へ到達し、気泡除去が進行する。このため、脱泡のための真空保持時間を短縮することができる。
By placing the case
そして、気泡除去が終わった後、排気配管193から枝分かれして設けられているリークバルブ99を開放して吸気することで、大気開放を行う。蓋治具90によってケース内領域205の容積が小さく抑えられるため、復圧のための大気開放の時間も短縮することができる。よって、全体として樹脂注入工程を短時間で完了させることができる。
After the bubble removal is completed, a
なお、蓋治具90は、1つの半導体装置に1ユニットだけ設けられる場合に限られず、複数ユニットの蓋治具90が搭載された半導体装置であってもよい。また、リークバルブ99は、排気配管193から枝別れして設けられているが、蓋治具90に新たな配管を通してリークバルブが取り付けられてもよい。
Note that the
<第2の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<Second embodiment>
A semiconductor device and a method for manufacturing the semiconductor device according to this embodiment will be described. In addition, in the following description, components similar to those described in the embodiment described above will be illustrated with the same reference numerals, and detailed description thereof will be omitted as appropriate. .
<半導体装置の構成について>
本実施の形態では、半導体装置の周縁部を蓋治具と接触させない場合の構成について説明する。
<About the configuration of the semiconductor device>
In this embodiment, a configuration will be described in which the peripheral edge of the semiconductor device is not brought into contact with the lid jig.
図13は、本実施の形態に関する半導体装置の、蓋治具90Aが取り付けられた状態の構成の例を示す断面図である。図13に例が示されるように、蓋治具90Aは、蓋部105と、フランジ形状の排気口91と、注入ノズル92と、Oリング93Aを介して半導体装置を支持する受治具94と、受治具94の周縁部の平坦箇所に対して対向する蓋部105の平坦部に設けられる、ケース内領域205の真空を保持するためのOリング93とを備える。受治具94は、半導体装置のケース部材51の側面をOリング93Aを介して支持し、かつ、ケース部材51の底面に接触しつつ半導体装置を支持する。受治具94は、平面視においてケース部材51を囲んで配置される。平面視でケース部材51を囲む受治具94の上面は、周方向に連続する平面である。排気口91は、真空ポンプに接続される排気配管193に接続される。受治具94と蓋部105とは平面視で重なり、かつ、双方とも平面視で占める範囲が半導体装置よりも大きい。
FIG. 13 is a cross-sectional view showing an example of the configuration of the semiconductor device according to the present embodiment with the
そして、受治具94の上面を蓋治具90Aで覆うことでケース内領域205が密閉され、この状態で、ケース内領域205にDP封止樹脂7が充填される。すなわち、蓋治具90Aによって密閉されたケース内領域205が真空ポンプの作用によって減圧され、減圧下で、注入ノズル92からDP封止樹脂7がケース内領域205に注入される。
Then, the
なお、本実施の形態においては、ケース部材51の上面が周方向に連続する平面であることは必須ではない。
Note that in this embodiment, it is not essential that the upper surface of
図14は、本実施の形態に関する半導体装置の構成の例を示す図である。図14に例が示されるように、受治具94は、半導体装置を配置させるための受け部89を備える。
FIG. 14 is a diagram showing an example of the configuration of a semiconductor device according to this embodiment. As an example is shown in FIG. 14, the receiving
Oリング93が受治具94の周縁部に接触することで、ケース内領域205が密閉される。なお、受治具94の周縁部には、Oリング93の位置を固定するための溝が形成されていてもよく、グリスなどを使ってOリング93の密着性を高めることで、効果的に排気時のリークを防ぐことができる。
When the O-
また、Oリング93Aが受治具94の側面とケース部材51の側面とに接触することで、ケース内領域205が密閉される。なお、受治具94の側面には、Oリング93Aの位置を固定するための溝が形成されていてもよく、グリスなどを使ってOリング93Aの密着性を高めることで、効果的に排気時のリークを防ぐことができる。
Furthermore, the O-
なお、ケース内領域205の真空を担保するためのOリングは、受け部89内に設けられてもよい。
Note that an O-ring for ensuring a vacuum in the case
<第3の実施の形態>
本実施の形態に関する半導体装置、および、半導体装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<Third embodiment>
A semiconductor device and a method for manufacturing the semiconductor device according to this embodiment will be described. In addition, in the following description, components similar to those described in the embodiment described above will be illustrated with the same reference numerals, and detailed description thereof will be omitted as appropriate. .
<半導体装置の構成について>
図15は、本実施の形態に関する半導体装置の、蓋治具90Bが取り付けられた状態の構成の例を示す断面図である。図15に例が示されるように、蓋治具90Bは、蓋部105と、フランジ形状の排気口91と、注入ノズル92と、信号端子62と干渉しないための突起部192と、ケース部材51の周縁部の平坦箇所に対して対向する蓋部105の平坦部に設けられる、ケース内領域205の真空を保持するためのOリング93と、ケース内領域205に充填されるDP封止樹脂7を加熱するためのヒーター96とを備える。排気口91は、真空ポンプに接続される排気配管193に接続される。
<About the configuration of the semiconductor device>
FIG. 15 is a cross-sectional view showing an example of the configuration of the semiconductor device according to this embodiment, with the
半導体装置に備えられる電極端子(主端子60または信号端子62)またはケース部材51と蓋治具90Bとを接触させつつ、ヒーター96で加熱することによって、電極端子、ケース部材51およびケース内領域205を加熱および保温することができる。なお、蓋治具90Bと半導体装置に備えられる電極端子またはケース部材51との接触部は、熱伝導性が高いステンレスまたはAlなどの金属で構成されることが好ましい。
By heating the
また、ヒーター96は、ケース内領域205を加熱することによって、間接的に、ケース内領域205に注入される樹脂の温度を40℃以上、かつ、100℃以下の範囲で維持することができる。そうすると、ヒーター96で樹脂を間接的に加熱しながら樹脂を注入することによって、樹脂冷却などで粘度を上昇させずにケース内領域205に樹脂を流し込むことができ、また、樹脂注入時に巻き込んだ気泡の除去を容易にすることができる。また、半導体装置に備えられる電極端子またはケース部材51と蓋治具90Bとを接触させつつ電極端子、ケース部材51およびケース内領域205を加熱および保温するため、樹脂注入後の樹脂の流動性が低下せず、ケース内領域205全体に樹脂が充填されるまでの時間を短縮することができる。
Further, by heating the case
<第4の実施の形態>
本実施の形態に関する電力変換装置、および、電力変換装置の製造方法について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<Fourth embodiment>
A power conversion device and a method for manufacturing the power conversion device according to the present embodiment will be described. In addition, in the following description, components similar to those described in the embodiment described above will be illustrated with the same reference numerals, and detailed description thereof will be omitted as appropriate. .
<電力変換装置の構成について>
本実施の形態は、上記の第1の実施の形態、第2の実施の形態、または、第3の実施の形態に関する半導体装置を電力変換装置に適用したものである。適用する電力変換装置は特定の用途のものに限定されるものではないが、以下では、三相のインバータに適用する場合について説明する。
<About the configuration of the power converter>
In this embodiment, the semiconductor device according to the first embodiment, second embodiment, or third embodiment described above is applied to a power conversion device. Although the power conversion device to which the present invention is applied is not limited to a specific application, a case where the present invention is applied to a three-phase inverter will be described below.
図16は、本実施の形態の電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。 FIG. 16 is a diagram conceptually showing an example of the configuration of a power conversion system including the power conversion device of this embodiment.
図16に示される電力変換システムは、電源100Aと、電力変換装置200と、負荷300とを備える。
The power conversion system shown in FIG. 16 includes a
電源100Aは、直流電源であり、電力変換装置200に直流電力を供給する。電源100Aは、種々のもので構成することが可能であり、たとえば、直流系統、太陽電池または蓄電池などで構成することができるし、交流系統に接続された整流回路またはAC/DCコンバータで構成することとしてもよい。また、電源100Aを、直流系統から出力される直流電力を所定の電力に変換するDC/DCコンバータによって構成することとしてもよい。
The
電力変換装置200は、電源100Aと負荷300との間に接続された三相のインバータであり、電源100Aから供給された直流電力を交流電力に変換し、負荷300に交流電力を供給する。電力変換装置200は、図16に例が示されるように、直流電力を交流電力に変換して出力する主変換回路201と、主変換回路201を制御する制御信号を主変換回路201に出力する制御回路203とを備えている。
The
負荷300は、電力変換装置200から供給された交流電力によって駆動される三相の電動機である。なお、負荷300は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベータ、または、空調機器向けの電動機として用いられる。
The
以下、電力変換装置200の詳細を説明する。主変換回路201は、スイッチング素子と還流ダイオードを備えており(ここでは、図示しない)、スイッチング素子がスイッチングすることによって、電源100Aから供給される直流電力を交流電力に変換し、負荷300に供給する。主変換回路201の具体的な回路構成は種々のものがあるが、本実施の形態に関する主変換回路201は2レベルの三相フルブリッジ回路であり、6つのスイッチング素子とそれぞれのスイッチング素子に逆並列された6つの還流ダイオードから構成することができる。主変換回路201のそれぞれのスイッチング素子またはそれぞれの還流ダイオードは、上述した第1の実施の形態、または、第2の実施の形態のいずれかに相当する半導体装置202によって構成する。6つのスイッチング素子は、2つのスイッチング素子ごとに直列接続され上下アームを構成し、それぞれの上下アームはフルブリッジ回路のそれぞれの相(U相、V相、W相)を構成する。そして、それぞれの上下アームの出力端子、すなわち、主変換回路201の3つの出力端子は、負荷300に接続される。
The details of the
また、主変換回路201は、それぞれのスイッチング素子を駆動する駆動回路(図示なし)を備えているが、駆動回路は半導体装置202に内蔵されていてもよいし、半導体装置202とは別に駆動回路を備える構成であってもよい。駆動回路は、主変換回路201のスイッチング素子を駆動する駆動信号を生成し、主変換回路201のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路203からの制御信号にしたがい、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とをそれぞれのスイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以上の電圧信号(オン信号)であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子のしきい値電圧以下の電圧信号(オフ信号)となる。
Further, the
制御回路203は、負荷300に所望の電力が供給されるよう主変換回路201のスイッチング素子を制御する。具体的には、負荷300に供給すべき電力に基づいて主変換回路201のそれぞれのスイッチング素子がオン状態となるべき時間(オン時間)を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するPWM制御によって主変換回路201を制御することができる。そして、それぞれの時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路201が備える駆動回路に制御指令(制御信号)を出力する。駆動回路は、この制御信号にしたがい、それぞれのスイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に関する電力変換装置では、主変換回路201のスイッチング素子と還流ダイオードとして第1の実施の形態、第2の実施の形態、または第3の実施の形態に関する半導体装置を適用するため、絶縁特性および長期信頼性の高い電力変換装置を実現することができる。
In the power conversion device according to this embodiment, the semiconductor device according to the first embodiment, second embodiment, or third embodiment is applied as the switching element and free wheel diode of the
本実施の形態では、2レベルの三相インバータに本技術を適用する例を説明したが、本技術は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、2レベルの電力変換装置としたが3レベルまたはマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本技術を適用しても構わない。また、直流負荷などに電力を供給する場合にはDC/DCコンバータまたはAC/DCコンバータに本技術を適用することも可能である。 In this embodiment, an example in which the present technology is applied to a two-level three-phase inverter has been described, but the present technology is not limited to this and can be applied to various power conversion devices. In this embodiment, a two-level power converter is used, but a three-level or multi-level power converter may also be used. When supplying power to a single-phase load, this technology can be applied to a single-phase inverter. May be applied. Furthermore, when power is supplied to a DC load or the like, the present technology can also be applied to a DC/DC converter or an AC/DC converter.
また、本技術を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、たとえば、放電加工機またはレーザー加工機、または誘導加熱調理器または非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムまたは蓄電システムなどのパワーコンディショナーとして用いることも可能である。 Furthermore, the power conversion device to which the present technology is applied is not limited to cases where the above-mentioned load is an electric motor; for example, the power supply for an electrical discharge machine, a laser processing machine, an induction heating cooker, or a non-contact device power supply system. It can also be used as a device, and furthermore, it can be used as a power conditioner for a solar power generation system or a power storage system.
<電力変換装置の製造方法について>
次に、本実施の形態に関する電力変換装置の製造方法を説明する。
<About the manufacturing method of the power conversion device>
Next, a method for manufacturing a power conversion device according to this embodiment will be described.
まず、以上に記載された実施の形態で説明された製造方法で、半導体装置を製造する。そして、当該半導体装置を有する主変換回路201を電力変換装置の構成として設ける。主変換回路201は、入力される電力を変換して出力するための回路である。
First, a semiconductor device is manufactured using the manufacturing method described in the embodiment described above. Then, a
電力変換装置の構成として制御回路203を設ける。制御回路203は、主変換回路201を制御するための制御信号を主変換回路201に出力するための回路である。
A
<以上に記載された実施の形態によって生じる効果について>
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。すなわち、以下では便宜上、対応づけられる具体的な構成のうちのいずれか1つのみが代表して記載される場合があるが、代表して記載された具体的な構成が対応づけられる他の具体的な構成に置き換えられてもよい。
<About the effects produced by the embodiments described above>
Next, examples of effects produced by the embodiment described above will be shown. In addition, in the following description, the effects will be described based on the specific configurations shown in the embodiments described above, but examples will not be included in the present specification to the extent that similar effects are produced. may be replaced with other specific configurations shown. That is, for convenience, only one of the concrete configurations that are associated may be described below as a representative, but other specific configurations that are described as a representative may also be described. It may be replaced with a similar configuration.
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。 Further, the replacement may be made across multiple embodiments. That is, the respective configurations shown as examples in different embodiments may be combined to produce similar effects.
以上に記載された実施の形態によれば、半導体装置は、絶縁基板10と、半導体素子と、主端子60と、ケース部材51と、封止樹脂とを備える。ここで、半導体素子は、たとえば、ダイオード21、IGBT22などのうちの少なくとも1つに対応するものである。また、封止樹脂は、たとえば、DP封止樹脂7などに対応するものである。IGBT22は、絶縁基板10の上面に設けられる。主端子60は、IGBT22の上面に電気的に接続される。ケース部材51は、平面視で絶縁基板10を囲んで設けられる。DP封止樹脂7は、主端子60の一部、絶縁基板10およびIGBT22を覆う。また、DP封止樹脂7は、ケース部材51と絶縁基板10とで囲まれる領域であるケース内領域205に充填される。ここで、平面視で絶縁基板10を囲むケース部材51の上面が、周方向に連続する平面である。
According to the embodiment described above, the semiconductor device includes the insulating
このような構成によれば、ケース部材51の上面が、蓋治具などで密閉しやすい平面形状であることによって、ケース内領域205の圧力制御を短時間で行うことが容易となる。そうすると、ケース内領域205に注入されるDP封止樹脂7の脱泡を促進しつつ、良好な樹脂注入が可能となる。また、ケース内領域205の減圧のための時間および大気圧への復圧のための時間がともに短縮されるため、樹脂注入工程全体の時間を短縮することができる。よって、十分に脱泡された樹脂で充填された、高い耐圧を有しかつ絶縁特性に優れる、半導体装置を得ることができる。
According to such a configuration, since the upper surface of the
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。 In addition, in the case where other configurations illustrated in the present specification are appropriately added to the above configuration, that is, when other configurations in the present specification that are not mentioned as the above configurations are appropriately added. Even if there is, the same effect can be produced.
また、以上に記載された実施の形態によれば、DP封止樹脂7が、ケース部材51の上面を蓋治具90(または、蓋治具90A、蓋治具90B)で覆っている状態で、減圧されたケース内領域205に充填される。このような構成によれば、ケース部材51の上面を蓋治具90で覆いつつ、ケース内領域205を短時間で減圧状態にすることができる。
Further, according to the embodiment described above, the
また、以上に記載された実施の形態によれば、電力変換装置は、上記の半導体装置を有し、かつ、入力される電力を変換して出力する主変換回路201と、主変換回路201を制御するための制御信号を主変換回路201に出力する制御回路203とを備える。このような構成によれば、短い時間の樹脂注入工程でも十分に脱泡された樹脂で充填された半導体装置を有するため、結果として、高い耐圧を有しかつ絶縁特性に優れる、電力変換装置を得ることができる。
Further, according to the embodiment described above, the power conversion device includes the above-described semiconductor device, and a
以上に記載された実施の形態によれば、半導体装置の製造方法において、絶縁基板10の上面にIGBT22を設ける。そして、IGBT22が設けられた絶縁基板10を、平面視においてケース部材51で囲む。ここで、ケース部材51の上面は、周方向に連続する平面である。そして、IGBT22の上面に、主端子60を電気的に接続する。そして、ケース部材51の上面を蓋治具90(または、蓋治具90A、蓋治具90B)で覆い、ケース部材51と絶縁基板10とで囲まれる領域であるケース内領域205を密閉する。ここで、蓋治具90が、ケース内領域205にDP封止樹脂7を充填するための注入ノズル73と、ケース内領域205を減圧するための排気配管193とを備える。そして、排気配管193を介してケース内領域205を減圧しつつ、注入ノズル73を介してケース内領域205にDP封止樹脂7を充填する。
According to the embodiment described above, the
このような構成によれば、ケース部材51の上面を蓋治具90で覆いつつ、ケース内領域205を短時間で減圧状態にすることができる。そうすると、ケース内領域205に注入されるDP封止樹脂7の脱泡を促進しつつ、良好な樹脂注入が可能となる。また、ケース内領域205の減圧のための時間および大気圧への復圧のための時間がともに短縮されるため、樹脂注入工程全体の時間を短縮することができる。
According to such a configuration, while covering the upper surface of the
なお、特段の制限がない場合には、それぞれの処理が行われる順序は変更することができる。 Note that if there are no particular restrictions, the order in which each process is performed can be changed.
また、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。 In addition, if other configurations exemplified in the specification of the present application are appropriately added to the above configuration, that is, if other configurations in the specification of the present application that are not mentioned as the above configurations are appropriately added. Even if there is, the same effect can be produced.
また、以上に記載された実施の形態によれば、半導体装置の製造方法において、ケース部材51を、平面視において受治具94でさらに囲む。ここで、受治具94の上面は、周方向に連続する平面である。そして、ケース内領域205にDP封止樹脂7を充填することが、受治具94の上面を蓋治具90Aで覆うことでケース内領域205が密閉された状態で、ケース内領域205にDP封止樹脂7を充填することである。このような構成によれば、ケース部材51の上面を蓋治具に接触させない場合であっても、ケース部材51を囲んで設けられる受治具94が蓋治具90Aと接触してケース内領域205が密閉されることによって、ケース内領域205を短時間で減圧状態にすることができる。
Further, according to the embodiment described above, in the method for manufacturing a semiconductor device, the
また、以上に記載された実施の形態によれば、蓋治具90Bが、DP封止樹脂7を加熱するためのヒーター96を備える。そして、半導体装置の製造方法において、ケース内領域205にDP封止樹脂7を充填することが、ヒーター96でDP封止樹脂7を加熱しながら、ケース内領域205にDP封止樹脂7を充填することである。このような構成によれば、樹脂冷却などで粘度を上昇させずにケース内領域205に樹脂を流し込むことができ、また、樹脂注入時に巻き込んだ気泡の除去を容易にすることができる。
Further, according to the embodiment described above, the
<以上に記載された実施の形態の変形例について>
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
<About modifications of the embodiment described above>
In the embodiments described above, the materials, materials, dimensions, shapes, relative arrangement relationships, implementation conditions, etc. of each component may also be described, but these are only one example in all aspects. However, it is not limited.
したがって、例が示されていない無数の変形例と均等物とが、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの実施の形態における少なくとも1つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。 Accordingly, countless variations and equivalents, not illustrated, are envisioned within the scope of the technology disclosed herein. For example, when at least one component is modified, added, or omitted, or when at least one component in at least one embodiment is extracted and combined with a component in another embodiment. shall be included.
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。 In addition, in the embodiments described above, if a material name is stated without being specified, unless a contradiction occurs, the material may contain other additives, such as an alloy. shall be included.
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。 Further, the description herein is incorporated by reference for all purposes related to the present technology, and is not admitted to be prior art.
以下、本開示の諸態様を付記としてまとめて記載する。 Hereinafter, various aspects of the present disclosure will be collectively described as supplementary notes.
(付記1)
絶縁基板と、
前記絶縁基板の上面に設けられる半導体素子と、
前記半導体素子の上面に電気的に接続される主端子と、
平面視で前記絶縁基板を囲んで設けられるケース部材と、
前記主端子の一部、前記絶縁基板および前記半導体素子を覆いつつ、前記ケース部材と前記絶縁基板とで囲まれる領域であるケース内領域に充填される封止樹脂とを備え、
平面視で前記絶縁基板を囲む前記ケース部材の上面が、周方向に連続する平面である、
半導体装置。
(Additional note 1)
an insulating substrate;
a semiconductor element provided on the upper surface of the insulating substrate;
a main terminal electrically connected to the top surface of the semiconductor element;
a case member provided surrounding the insulating substrate in plan view;
a sealing resin filled in a case inner region that is a region surrounded by the case member and the insulating substrate while covering a part of the main terminal, the insulating substrate, and the semiconductor element;
The upper surface of the case member surrounding the insulating substrate in plan view is a plane continuous in the circumferential direction;
Semiconductor equipment.
(付記2)
付記1に記載の半導体装置を有し、かつ、入力される電力を変換して出力する主変換回路と、
前記主変換回路を制御するための制御信号を前記主変換回路に出力する制御回路とを備える、
電力変換装置。
(Additional note 2)
A main conversion circuit that includes the semiconductor device according to Supplementary Note 1 and that converts and outputs input power;
a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit;
Power converter.
(付記3)
絶縁基板の上面に半導体素子を設け、
前記半導体素子が設けられた前記絶縁基板を、平面視においてケース部材で囲み、
前記ケース部材の上面が、周方向に連続する平面であり、
前記半導体素子の上面に、主端子を電気的に接続し、
前記ケース部材の前記上面を蓋治具で覆い、前記ケース部材と前記絶縁基板とで囲まれる領域であるケース内領域を密閉し、
前記蓋治具が、前記ケース内領域に封止樹脂を充填するための注入ノズルと、前記ケース内領域を減圧するための排気配管とを備え、
前記排気配管を介して前記ケース内領域を減圧しつつ、前記注入ノズルを介して前記ケース内領域に前記封止樹脂を充填する、
半導体装置の製造方法。
(Additional note 3)
A semiconductor element is provided on the top surface of an insulating substrate,
enclosing the insulating substrate on which the semiconductor element is provided with a case member in a plan view;
The upper surface of the case member is a plane continuous in the circumferential direction,
electrically connecting a main terminal to the top surface of the semiconductor element;
covering the upper surface of the case member with a lid jig to seal an inner case area that is an area surrounded by the case member and the insulating substrate;
The lid jig includes an injection nozzle for filling the inner region of the case with a sealing resin, and an exhaust pipe for reducing the pressure of the inner region of the case,
filling the sealing resin into the case inner region through the injection nozzle while reducing the pressure in the case inner region via the exhaust pipe;
A method for manufacturing a semiconductor device.
(付記4)
付記3に記載の半導体装置の製造方法であり、
前記ケース部材を、平面視において受治具でさらに囲み、
前記受治具の上面が、周方向に連続する平面であり、
前記ケース内領域に前記封止樹脂を充填することが、前記受治具の前記上面を前記蓋治具で覆うことで前記ケース内領域が密閉された状態で、前記ケース内領域に前記封止樹脂を充填することである、
半導体装置の製造方法。
(Additional note 4)
A method for manufacturing a semiconductor device according to appendix 3,
further surrounding the case member with a receiving jig in plan view;
The upper surface of the receiving jig is a plane continuous in the circumferential direction,
Filling the case inner region with the sealing resin includes filling the case inner region with the sealing resin in a state where the case inner region is sealed by covering the upper surface of the receiving jig with the lid jig. is to fill with resin,
A method for manufacturing a semiconductor device.
(付記5)
付記3または4に記載の半導体装置の製造方法であり、
前記蓋治具が、前記封止樹脂を加熱するためのヒーターをさらに備え、
前記ケース内領域に前記封止樹脂を充填することが、前記ヒーターで前記封止樹脂を加熱しながら、前記ケース内領域に前記封止樹脂を充填することである、
半導体装置の製造方法。
(Appendix 5)
A method for manufacturing a semiconductor device according to
The lid jig further includes a heater for heating the sealing resin,
Filling the case inner region with the sealing resin includes filling the case inner region with the sealing resin while heating the sealing resin with the heater;
A method for manufacturing a semiconductor device.
7 封止樹脂、10 絶縁基板、51 ケース部材、60 主端子、73 注入ノズル、90 蓋治具、90A 蓋治具、90B 蓋治具、92 注入ノズル、94 受治具、96 ヒーター、193 排気配管、194 配管、200 電力変換装置、201 主変換回路、202 半導体装置、203 制御回路、205 ケース内領域。 7 Sealing resin, 10 Insulating substrate, 51 Case member, 60 Main terminal, 73 Injection nozzle, 90 Lid jig, 90A Lid jig, 90B Lid jig, 92 Injection nozzle, 94 Receiving jig, 96 Heater, 193 Exhaust Piping, 194 Piping, 200 Power conversion device, 201 Main conversion circuit, 202 Semiconductor device, 203 Control circuit, 205 Area within case.
Claims (5)
前記絶縁基板の上面に設けられる半導体素子と、
前記半導体素子の上面に電気的に接続される主端子と、
平面視で前記絶縁基板を囲んで設けられるケース部材と、
前記主端子の一部、前記絶縁基板および前記半導体素子を覆いつつ、前記ケース部材と前記絶縁基板とで囲まれる領域であるケース内領域に充填される封止樹脂とを備え、
平面視で前記絶縁基板を囲む前記ケース部材の上面が、周方向に連続する平面である、
半導体装置。 an insulating substrate;
a semiconductor element provided on the upper surface of the insulating substrate;
a main terminal electrically connected to the top surface of the semiconductor element;
a case member provided surrounding the insulating substrate in plan view;
a sealing resin that covers a part of the main terminal, the insulating substrate, and the semiconductor element and fills an inner case region that is a region surrounded by the case member and the insulating substrate;
The upper surface of the case member surrounding the insulating substrate in plan view is a plane continuous in the circumferential direction;
Semiconductor equipment.
前記主変換回路を制御するための制御信号を前記主変換回路に出力する制御回路とを備える、
電力変換装置。 A main conversion circuit comprising the semiconductor device according to claim 1 and converting and outputting input power;
a control circuit that outputs a control signal for controlling the main conversion circuit to the main conversion circuit;
Power converter.
前記半導体素子が設けられた前記絶縁基板を、平面視においてケース部材で囲み、
前記ケース部材の上面が、周方向に連続する平面であり、
前記半導体素子の上面に、主端子を電気的に接続し、
前記ケース部材の前記上面を蓋治具で覆い、前記ケース部材と前記絶縁基板とで囲まれる領域であるケース内領域を密閉し、
前記蓋治具が、前記ケース内領域に封止樹脂を充填するための注入ノズルと、前記ケース内領域を減圧するための排気配管とを備え、
前記排気配管を介して前記ケース内領域を減圧しつつ、前記注入ノズルを介して前記ケース内領域に前記封止樹脂を充填する、
半導体装置の製造方法。 A semiconductor element is provided on the top surface of an insulating substrate,
enclosing the insulating substrate on which the semiconductor element is provided with a case member in a plan view;
The upper surface of the case member is a plane continuous in the circumferential direction,
electrically connecting a main terminal to the upper surface of the semiconductor element;
covering the upper surface of the case member with a lid jig to seal an inner case area that is an area surrounded by the case member and the insulating substrate;
The lid jig includes an injection nozzle for filling the inner region of the case with a sealing resin, and an exhaust pipe for reducing the pressure of the inner region of the case,
filling the sealing resin into the case inner region through the injection nozzle while reducing the pressure in the case inner region via the exhaust pipe;
A method for manufacturing a semiconductor device.
前記ケース部材を、平面視において受治具でさらに囲み、
前記受治具の上面が、周方向に連続する平面であり、
前記ケース内領域に前記封止樹脂を充填することが、前記受治具の前記上面を前記蓋治具で覆うことで前記ケース内領域が密閉された状態で、前記ケース内領域に前記封止樹脂を充填することである、
半導体装置の製造方法。 A method for manufacturing a semiconductor device according to claim 3,
further surrounding the case member with a receiving jig in plan view;
The upper surface of the receiving jig is a plane continuous in the circumferential direction,
Filling the case inner region with the sealing resin includes filling the case inner region with the sealing resin in a state where the case inner region is sealed by covering the upper surface of the receiving jig with the lid jig. is to fill with resin,
A method for manufacturing a semiconductor device.
前記蓋治具が、前記封止樹脂を加熱するためのヒーターをさらに備え、
前記ケース内領域に前記封止樹脂を充填することが、前記ヒーターで前記封止樹脂を加熱しながら、前記ケース内領域に前記封止樹脂を充填することである、
半導体装置の製造方法。 A method for manufacturing a semiconductor device according to claim 3 or 4,
The lid jig further includes a heater for heating the sealing resin,
Filling the case inner region with the sealing resin includes filling the case inner region with the sealing resin while heating the sealing resin with the heater;
A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022071515A JP2023161256A (en) | 2022-04-25 | 2022-04-25 | Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022071515A JP2023161256A (en) | 2022-04-25 | 2022-04-25 | Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023161256A true JP2023161256A (en) | 2023-11-07 |
Family
ID=88650061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022071515A Pending JP2023161256A (en) | 2022-04-25 | 2022-04-25 | Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023161256A (en) |
-
2022
- 2022-04-25 JP JP2022071515A patent/JP2023161256A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5807348B2 (en) | Semiconductor device and manufacturing method thereof | |
Wang et al. | Reliability improvement of a double-sided IGBT module by lowering stress gradient using molybdenum buffers | |
CN110249426B (en) | Semiconductor device and power conversion device | |
JP6719569B2 (en) | Semiconductor device and power converter | |
US11107746B2 (en) | Power semiconductor apparatus and manufacturing method therefor | |
CN110574159B (en) | Power module, power conversion device, and method for manufacturing power module | |
US8912644B2 (en) | Semiconductor device and method for manufacturing same | |
WO2014122908A1 (en) | Semiconductor device and method for manufacturing same | |
JP2019197842A (en) | Power module, electric power conversion system, and method of manufacturing power module | |
US20190393184A1 (en) | Power module and power conversion apparatus | |
JP2019207897A (en) | Power module, manufacturing method of the same, and electric power conversion system | |
JP7026823B2 (en) | Manufacturing method of semiconductor device, power conversion device and semiconductor device | |
US11450594B2 (en) | Semiconductor device and power converter | |
JP7047900B2 (en) | Manufacturing method of semiconductor device, power conversion device and semiconductor device | |
JP6575739B1 (en) | Semiconductor device, semiconductor device manufacturing method, and power conversion device | |
JP2023161256A (en) | Semiconductor device, power conversion apparatus, and manufacturing method of semiconductor device | |
CN106898590A (en) | Power semiconductor arrangement and its manufacture method | |
US20210118815A1 (en) | Semiconductor device and power conversion device | |
JP2014157924A (en) | Semiconductor device manufacturing method | |
CN114242671A (en) | IGBT electrical unit packaging part | |
CN209607736U (en) | Intercalation DBC power module | |
US20220359336A1 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion device | |
JPWO2020245998A1 (en) | Semiconductor device, power conversion device and manufacturing method of semiconductor device | |
US11887903B2 (en) | Power semiconductor device, method for manufacturing power semiconductor device, and power conversion apparatus | |
CN204991689U (en) | Igbt module |