JP2023146620A - nitride semiconductor device - Google Patents
nitride semiconductor device Download PDFInfo
- Publication number
- JP2023146620A JP2023146620A JP2022053890A JP2022053890A JP2023146620A JP 2023146620 A JP2023146620 A JP 2023146620A JP 2022053890 A JP2022053890 A JP 2022053890A JP 2022053890 A JP2022053890 A JP 2022053890A JP 2023146620 A JP2023146620 A JP 2023146620A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- nitride semiconductor
- semiconductor device
- electron
- superlattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 231
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 227
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 125000006850 spacer group Chemical group 0.000 claims description 68
- 239000000203 mixture Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 229910002704 AlGaN Inorganic materials 0.000 claims 4
- 239000010410 layer Substances 0.000 description 629
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 63
- 229910002601 GaN Inorganic materials 0.000 description 62
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 33
- 238000002161 passivation Methods 0.000 description 13
- 230000008901 benefit Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 6
- 238000010899 nucleation Methods 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910016570 AlCu Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
Description
本開示は、窒化物半導体装置に関する。 The present disclosure relates to a nitride semiconductor device.
現在、窒化ガリウム(GaN)等のIII族窒化物半導体(以下、単に「窒化物半導体」と言う場合がある)を用いた高電子移動度トランジスタ(HEMT)の製品化が進んでいる。HEMTは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス(2DEG)を導電経路(チャネル)として使用する。HEMTを利用したパワーデバイスは、典型的なシリコン(Si)パワーデバイスと比較して低オン抵抗および高速・高周波動作を可能にしたデバイスとして認知されている。 Currently, high electron mobility transistors (HEMTs) using Group III nitride semiconductors (hereinafter sometimes simply referred to as "nitride semiconductors") such as gallium nitride (GaN) are being commercialized. HEMT uses a two-dimensional electron gas (2DEG) formed near the interface of a semiconductor heterojunction as a conductive path (channel). Power devices using HEMT are recognized as devices that enable lower on-resistance and higher speed/higher frequency operation than typical silicon (Si) power devices.
例えば、窒化物半導体HEMTは、窒化ガリウム(GaN)層によって構成された電子走行層と、窒化アルミニウムガリウム(AlGaN)層によって構成された電子供給層とを含む。これら電子走行層と電子供給層とのヘテロ接合の界面付近において電子走行層中に2DEGが形成される。また、ノーマリーオフ型HEMTの場合、例えば、アクセプタ型不純物を含む半導体層(例えばp型GaN層)がゲート電極の直下において電子走行層上に設けられる。この構成では、p型GaN層から下方に広がる空乏層によりp型GaN層の直下のチャネルが消失することで、ノーマリーオフが実現される。特許文献1は、このようなノーマリーオフ型の窒化物半導体HEMTを開示している。 For example, a nitride semiconductor HEMT includes an electron transit layer made of a gallium nitride (GaN) layer and an electron supply layer made of an aluminum gallium nitride (AlGaN) layer. 2DEG is formed in the electron transit layer near the interface of the heterojunction between the electron transit layer and the electron supply layer. Further, in the case of a normally-off type HEMT, for example, a semiconductor layer (for example, a p-type GaN layer) containing an acceptor type impurity is provided on the electron transit layer directly under the gate electrode. In this configuration, the channel directly under the p-type GaN layer disappears due to a depletion layer extending downward from the p-type GaN layer, thereby realizing normally-off. Patent Document 1 discloses such a normally-off type nitride semiconductor HEMT.
一般的に、電子走行層をGaN層で構成しつつ、電子供給層をAlGaN層で構成した窒化物半導体HEMTは、オン抵抗の温度依存性が大きく、温度の上昇に伴ってオン抵抗が増加する。これは、電子走行層のGaN結晶中において熱エネルギーによる格子散乱が増加することで、チャネルとして使用する2DEGの移動度が低下することに起因する。例えば、いくつかのHEMT製品では、室温時と比べて、150℃の温度下ではオン抵抗が約2倍程度に増加する。特に、比較的高い耐圧(例えば、650V耐圧)が求められるHEMT構造ではオン抵抗も高くなることから、HEMTの動作時に導通損失および発熱も大きくなる。 Generally, in a nitride semiconductor HEMT in which the electron transit layer is made of a GaN layer and the electron supply layer is made of an AlGaN layer, the on-resistance has a large temperature dependence, and the on-resistance increases as the temperature rises. . This is because lattice scattering due to thermal energy increases in the GaN crystal of the electron transport layer, thereby decreasing the mobility of 2DEG used as a channel. For example, in some HEMT products, the on-resistance increases approximately twice as much at a temperature of 150° C. as compared to room temperature. In particular, in a HEMT structure that requires a relatively high breakdown voltage (for example, 650V breakdown voltage), the on-resistance is also high, which increases conduction loss and heat generation during HEMT operation.
また、窒化物半導体HEMTでは、チップコストを抑える等の観点からチップサイズをより小さくすることが求められる。このため、十分な放熱面積を得るためにチップ面積を大きくすることが難しく、その結果、小チップに大電流が流れることで発生したジュール熱を十分に逃がすことが困難となり得る。したがって、オン抵抗が温度に応じて正の相関関係で増加しかつオン抵抗の温度依存性が大きい窒化物半導体HEMTでは、チップ温度の上昇に伴いオン抵抗が大きく増加し、それによりチップ温度がさらに上昇するといったことが起こり得る。したがって、窒化物半導体HEMTのオン抵抗の温度依存性を低減して良好なオン抵抗-温度特性を実現する上で未だ改善の余地がある。 Further, in nitride semiconductor HEMTs, it is required to further reduce the chip size from the viewpoint of reducing chip cost. For this reason, it is difficult to increase the chip area in order to obtain a sufficient heat dissipation area, and as a result, it may be difficult to sufficiently dissipate the Joule heat generated when a large current flows through the small chip. Therefore, in a nitride semiconductor HEMT where the on-resistance increases in a positive correlation with temperature and the temperature dependence of the on-resistance is large, the on-resistance increases significantly as the chip temperature rises, which further increases the chip temperature. It is possible that there will be an increase. Therefore, there is still room for improvement in reducing the temperature dependence of the on-resistance of a nitride semiconductor HEMT and achieving good on-resistance-temperature characteristics.
本開示の一態様による窒化物半導体装置は、AlNによって構成された第1窒化物半導体層とGaNを含む第2窒化物半導体層との超格子層が繰り返し積層された複数の超格子層を含む電子走行層であって、前記複数の超格子層のうち最上層の超格子層の前記第2窒化物半導体層が前記電子走行層の最上層として設けられた前記電子走行層と、前記最上層の超格子層の前記第2窒化物半導体層に二次元電子ガスを発生させるべく、前記複数の超格子層の各々よりも大きなバンドギャップを有する第3窒化物半導体層によって構成された電子供給層と、前記電子供給層の一部の上に配置されるとともに、アクセプタ型不純物を含む第4窒化物半導体層によって構成されたゲート層と、前記ゲート層上に配置されたゲート電極と、前記二次元電子ガスに電気的に接続されたソース電極およびドレイン電極とを備える。 A nitride semiconductor device according to one aspect of the present disclosure includes a plurality of superlattice layers in which superlattice layers of a first nitride semiconductor layer made of AlN and a second nitride semiconductor layer containing GaN are stacked repeatedly. an electron transit layer in which the second nitride semiconductor layer of the uppermost superlattice layer among the plurality of superlattice layers is provided as the uppermost layer of the electron transit layer; and the uppermost layer. In order to generate a two-dimensional electron gas in the second nitride semiconductor layer of the superlattice layer, an electron supply layer is formed of a third nitride semiconductor layer having a larger band gap than each of the plurality of superlattice layers. a gate layer formed of a fourth nitride semiconductor layer disposed on a part of the electron supply layer and containing acceptor-type impurities; a gate electrode disposed on the gate layer; A source electrode and a drain electrode are electrically connected to the dimensional electron gas.
本開示の一態様による窒化物半導体装置は、窒化物半導体HEMTにおけるオン抵抗の温度依存性を低減して良好なオン抵抗-温度特性を実現することができる。 A nitride semiconductor device according to one embodiment of the present disclosure can reduce temperature dependence of on-resistance in a nitride semiconductor HEMT and achieve good on-resistance-temperature characteristics.
以下、添付図面を参照して本開示による半導体装置のいくつかの実施形態を説明する。なお、図面に示される構成要素は、分かり易さおよび明瞭化のために部分的に拡大されている場合があり、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。 Hereinafter, some embodiments of a semiconductor device according to the present disclosure will be described with reference to the accompanying drawings. It should be noted that components shown in the drawings may be partially enlarged for ease of understanding and clarity, and are not necessarily drawn to scale. Further, in order to facilitate understanding, hatching lines may be omitted in the cross-sectional views. The accompanying drawings are merely illustrative of embodiments of the disclosure and should not be considered as limiting the disclosure.
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。 The following detailed description includes devices, systems, and methods that embody example embodiments of the present disclosure. This detailed description is illustrative in nature and is not intended to limit the embodiments of the disclosure or the application and uses of such embodiments.
[第1実施形態]
図1は、第1実施形態に係る例示的な窒化物半導体装置10の概略断面図である。図2は、図1の窒化物半導体装置10の幾つかの窒化物半導体層の例示的な積層構造を示す図である。
[First embodiment]
FIG. 1 is a schematic cross-sectional view of an exemplary
[窒化物半導体装置の全体構造]
まず、図1および図2を参照して、窒化物半導体装置10の全体構造について説明する。窒化物半導体装置10は、例えば、窒化ガリウム(GaN)等の窒化物半導体を用いた高電子移動度トランジスタ(HEMT)として構成され得る。窒化物半導体装置10は、基板12と、基板12上に形成されたバッファ層14と、バッファ層14上に形成された電子走行層16と、電子走行層16上に形成された電子供給層20とを含む。
[Overall structure of nitride semiconductor device]
First, the overall structure of
なお、図示を簡略化するために図1には示されていないが、窒化物半導体装置10は、基板12とバッファ層14との間に核生成層13(図2参照)を含み得る。また、図1には示されていないが、窒化物半導体装置10は、電子走行層16と電子供給層20との間にスペーサ層18(図2参照)を含み得る。
Although not shown in FIG. 1 to simplify the illustration, the
基板12は、シリコン(Si)、シリコンカーバイド(SiC)、窒化アルミニウム(AlN)、GaN、サファイア、または他の基板材料で形成され得る。例えば、基板12は、Si基板である。基板12の厚さは、例えば200μm以上1500μm以下であってよい。なお、図面(例えば、図1)に示される互いに直交するXYZ軸のZ方向は、基板12の主面と直交する方向である。本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Z方向に沿って上方から窒化物半導体装置10を視ることをいう。
核生成層13(図2参照)は、窒化物半導体層によって基板12上に構成されている。核生成層13は、例えば、100nm以上500mm以下の厚さを有するAlN層であってよい。バッファ層14は、核生成層13上に設けられており、基板12と電子走行層16との間の格子不整合を緩和することができる任意の材料によって形成され得る。例えば、バッファ層14は、1つまたは複数の窒化物半導体層を含む。例えば、バッファ層14は、AlN層、窒化アルミニウムガリウム(AlGaN)層、および異なるアルミニウム(Al)組成を有するグレーテッドAlGaN層のうちの少なくとも1つを含み得る。例えば、バッファ層14は、単一のAlN層、単一のAlGaN層、AlGaN/GaN超格子構造を有する層、AlN/AlGaN超格子構造を有する層、またはAlN/GaN超格子構造を有する層によって形成され得る。
The nucleation layer 13 (see FIG. 2) is formed on the
一例では、図2に示されるように、バッファ層14は、基板12上に順に積層された第1バッファ層14A、第2バッファ層14B、および第3バッファ層14Cを含む。第1バッファ層14Aは、例えば200nm以上500nm以下の厚さを有するAlN層であってよい。第2バッファ層14Bは、例えば500nm以上1000nm以下の厚さを有するGaN層であってよい。第3バッファ層14Cは、例えば400nm以上1000nm以下の厚さを有するグレーテッドAlGaN層であってよい。この場合、グレーテッドAlGaN層は、第2バッファ層14Bに近い位置から順にAl組成が25%、50%、75%に段階的に増加する3層のAlGaNで構成されてよい。なお、バッファ層14におけるリーク電流を抑制するために、バッファ層14の一部に不純物を導入して半絶縁性にしてもよい。その場合、不純物は例えば炭素(C)または鉄(Fe)であり、不純物の濃度は例えば4×1016cm-3以上であってよい。
In one example, as shown in FIG. 2, the
電子走行層16は、AlNによって構成された第1窒化物半導体層16A1とGaNを含む第2窒化物半導体層16A2との超格子層16Aが繰り返し積層された複数の超格子層16Aを含む。また、必ずしも限定されないが、電子走行層16は、バッファ層14上に設けられるとともに窒化物半導体層によって構成されたベース層16Bを含み得る。ベース層16Bは、電子走行層16を十分な厚さで形成して電子走行層16の結晶品質を向上させるために設けられている。ベース層16Bは、例えば100nm以上1000nm以下の厚さを有するGaN層であってよい。電子走行層16がベース層16Bを含む場合、複数の超格子層16Aは、ベース層16B上に設けられている。複数の超格子層16Aのうち最上層の超格子層16Aの第2窒化物半導体層16A2は、電子走行層16の最上層として設けられている。
The
第1実施形態では、第1窒化物半導体層16A1はAlN層であり、第2窒化物半導体層16A2は例えばGaN層である。超格子層16Aの層数は、例えば、電子走行層16の厚さ(複数の超格子層16Aの合計厚さ)と窒化物半導体HEMTの耐圧との関係等を考慮して決定され得る。超格子層16Aの層数を増やすことで、窒化物半導体HEMTの耐圧を向上させることができる。一例では、超格子層16Aの層数は10以上100以下であり、好ましくは10以上40以下であり、第1実施形態では例えば30程度である。第1実施形態では、窒化物半導体HEMTは、例えば600V以上、好ましくは650V以上の耐圧を有するように構成されている。
In the first embodiment, the first nitride semiconductor layer 16A1 is an AlN layer, and the second nitride semiconductor layer 16A2 is, for example, a GaN layer. The number of
各超格子層16Aにおいて、第2窒化物半導体層16A2は、第1窒化物半導体層16A1の厚さよりも大きな厚さを有し得る。例えば第1実施形態では、第2窒化物半導体層16A2(GaN層)の厚さは、第1窒化物半導体層16A1(AlN層)の厚さの2倍以上であってよい。第1窒化物半導体層16A1の厚さは、例えば1nm以上3nm以下であってよく、第2窒化物半導体層16A2の厚さは、例えば2nm以上6nm以下であってよい。複数の超格子層16Aの合計厚さは、例えば30nm以上900nm以下であってよい。電子走行層16が複数の超格子層16Aとともにベース層16Bを含む場合、電子走行層16は例えば0.5μm2μm以下の厚さを有し得る。
In each
第1実施形態では、GaN層である第2窒化物半導体層16A2が、AlN層である第1窒化物半導体層16A1よりも大きな厚さで形成されているため、各超格子層16Aは、Alを含みつつGaNを主体とした層として構成されている。その結果、GaNの特性を活かした複数の超格子層16Aを構成することができる。この点については後で説明する。
In the first embodiment, since the second nitride semiconductor layer 16A2, which is a GaN layer, is formed with a larger thickness than the first nitride semiconductor layer 16A1, which is an AlN layer, each
なお、電子走行層16におけるリーク電流を抑制するために、電子走行層16の一部に不純物を導入して電子走行層16の表層領域以外を半絶縁性にしてもよい。その場合、不純物は例えばCであり、不純物の濃度は、例えばピーク濃度で1×1019cm-3以上であってよい。
Note that in order to suppress leakage current in the
電子供給層20は、電子走行層16の各超格子層16Aよりも大きなバンドギャップを有する第3窒化物半導体層によって構成されている。例えば、電子供給層20は、AlGaN層であってよい。Alを含む窒化物半導体層では、Al組成が大きくなるほどバンドギャップが大きくなる。例えば、第1実施形態では、電子供給層20がAlGaN層であり、電子走行層16の各超格子層16Aが、AlN層(第1窒化物半導体層16A1)とGaN層(第2窒化物半導体層16A2)との超格子構造を有している。この場合には、電子供給層20(AlGaN層)のAl組成が各超格子層16A(AlN層とGaN層との超格子構造)のAl組成よりも大きくなるように、電子供給層20および各超格子層16Aが構成されている。電子供給層20のAl組成は、必ずしもこの範囲に限定されないが、例えば25%以上50%以下であり、好ましくは40%以上50%以下である。電子走行層16の各超格子層16AのAl組成は、電子供給層20のAl組成に基づいて設定されてよい。電子供給層20は、例えば10nm以上20nm以下の厚さを有し得る。
The
電子走行層16の最上層の第2窒化物半導体層16A2と電子供給層20とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層16の最上層の第2窒化物半導体層16A2を構成する窒化物半導体(例えば、GaN)と電子供給層20を構成する窒化物半導体(例えば、AlGaN)との接合は、スペーサ層18(図2参照)を介した格子不整合系の接合である。第2窒化物半導体層16A2(電子走行層16)および電子供給層20の自発分極と、電子供給層20のヘテロ接合部が受ける応力に起因するピエゾ分極とによって、スペーサ層18を介した最上層の第2窒化物半導体層16A2と電子供給層20とのヘテロ接合界面付近における最上層の第2窒化物半導体層16A2の伝導帯のエネルギーレベルは、フェルミ準位よりも低くなる。これにより、スペーサ層18を介した最上層の第2窒化物半導体層16A2と電子供給層20とのヘテロ接合界面に近い位置(例えば、最上層の第2窒化物半導体層16A2の上面から数nm程度の距離)において、電子走行層16(最上層の第2窒化物半導体層16A2)内には二次元電子ガス(2DEG)22(図1参照)が広がっている。
The second nitride semiconductor layer 16A2, which is the uppermost layer of the
図2に示されるように、スペーサ層18は、電子走行層16の最上層の第2窒化物半導体層16A2と電子供給層20との間に配置されている。スペーサ層18は、AlNを含む窒化物半導体層(第5窒化物半導体層に対応する)によって構成されている。第1実施形態では、スペーサ層18は例えばAlN層である。最上層の第2窒化物半導体層16A2(第1実施形態ではGaN層)と電子供給層20(第1実施形態ではAlGaN層)とのヘテロ接合界面にスペーサ層18を挿入することで、2DEG22の移動度を向上させることができる。
As shown in FIG. 2, the
AlNを含むスペーサ層18は、各超格子層16A(第1窒化物半導体層16A1と第2窒化物半導体層16A2との超格子構造)のAl組成以上のAl組成を有している。また、スペーサ層18のAl組成は、電子供給層20のAl組成よりも大きい。スペーサ層18のAl組成は、必ずしもこの範囲に限定されないが、例えば80%以上である。スペーサ層18は、各超格子層16Aの第1窒化物半導体層16A1の厚さ以下の厚さを有し得る。スペーサ層18の厚さは、例えば1nm以上3nm以下であってよい。
The
窒化物半導体装置10はさらに、電子供給層20の一部の上に配置されたゲート層24と、ゲート層24上に配置されたゲート電極26とを含む。
ゲート層24は、アクセプタ型不純物を含む窒化物半導体層(第4窒化物半導体層に対応する)によって構成されている。ゲート層24は、電子供給層20よりも小さなバンドギャップを有する任意の材料によって構成され得る。例えば、電子供給層20がAlGaN層である場合、ゲート層24は、アクセプタ型不純物がドープされたGaN層、すなわちp型GaN層であってよい。アクセプタ型不純物は、例えば、亜鉛(Zn)、マグネシウム(Mg)、および炭素(C)のうちの少なくとも1つを含み得る。アクセプタ型不純物は、例えば7×1018cm-3以上1×1020cm-3以下の最大濃度を有し得る。
The
ゲート電極26は、ゲート層24の上面の一部または全部の上に配置されており、ゲート層24とショットキー接合を形成している。ゲート電極26は、1つまたは複数の金属層によって構成されており、例えば窒化チタン(TiN)層であってよい。あるいは、ゲート電極26は、第1金属層(例えば、Ti層)と、第1金属層上に設けられた第2金属層(例えば、TiN層)とによって構成されてもよい。ゲート電極26は、例えば、50nm以上300nm以下の厚さを有し得る。ゲート電極26の直下にアクセプタ型不純物を含む窒化物半導体層がゲート層24として設けられた構成では、ゲート層24に含まれるアクセプタ型不純物の存在により電子走行層16のチャネル(2DEG22)が消失することで、ノーマリーオフ型の窒化物半導体HEMTが実現される。
The
窒化物半導体装置10はさらに、電子供給層20、ゲート層24、およびゲート電極26を覆うパッシベーション層28を含む。パッシベーション層28は、例えば、窒化シリコン(SiN)膜、二酸化シリコン(SiO2)膜、酸窒化シリコン(SiON)膜、アルミナ(Al2O3)膜、AlN膜、および酸窒化アルミニウム(AlON)膜のうちのいずれか1つの単膜か、またはそれらの2つ以上の任意の組み合わせを含む複合膜によって構成されている。
パッシベーション層28は、電子供給層20の上面をソース接続領域20Aとして露出させるソース側開口部28Aと、電子供給層20の上面をドレイン接続領域20Bとして露出させるドレイン側開口部28Bとを含む。ゲート層24は、ソース側開口部28Aとドレイン側開口部28Bとの間に位置している。
窒化物半導体装置10はさらに、2DEG22に電気的に接続されたソース電極32およびドレイン電極34を含む。
ソース電極32は、パッシベーション層28のソース側開口部28Aを介して電子供給層20のソース接続領域20Aに接しており、電子供給層20の直下の2DEG22にオーミック接触している。ドレイン電極34は、パッシベーション層28のドレイン側開口部28Bを介して電子供給層20のドレイン接続領域20Bに接しており、電子供給層20の直下の2DEG22にオーミック接触している。
The
ソース電極32およびドレイン電極34は、例えば、Ti層、TiN層、Al層、AlSiCu層、およびAlCu層のうちの少なくとも1つを用いた1つまたは複数の金属層によって構成されている。例えば、ソース電極32およびドレイン電極34は、同じ材料で形成されている。
The
ゲート層24は、リッジ部24Aと、リッジ部24Aの両側から互いに反対方向に延在するソース側延在部24Bおよびドレイン側延在部24Cとを含み得る。第1実施形態では、ゲート層24は、リッジ部24Aとソース側延在部24Bとドレイン側延在部24Cとによって形成されたステップ構造を有している。
The
リッジ部24Aは、ゲート層24の相対的に厚い部分に相当する。ゲート電極26は、リッジ部24Aの上面に位置している。リッジ部24Aは、図1のXZ平面に沿った断面において矩形状または台形状を有し得る。リッジ部24Aは、例えば100nm以上200nm以下の厚さを有し得る。なお、リッジ部24Aの厚さとは、リッジ部24Aの上面から下面(電子供給層20に接するゲート層24の下面)までの距離のことである。このリッジ部24A(ゲート層24)の厚さは、ゲート耐圧などの種々のパラメータを考慮して決定され得る。
The
ソース側延在部24Bは、リッジ部24Aからパッシベーション層28のソース側開口部28Aに向かって(図1において-X方向に)延在している。ドレイン側延在部24Cは、リッジ部24Aからパッシベーション層28のドレイン側開口部28Bに向かって(図1において+X方向に)延在している。図1の例では、ドレイン側延在部24Cは、ソース側延在部24Bよりもリッジ部24Aから長く延びている。ただし、ソース側延在部24Bとドレイン側延在部24Cは同じ長さであってもよい。ソース側延在部24Bは、リッジ部24Aからソース側開口部28Aに向かう方向において、例えば0.2μm以上0.3μm以下の長さを有し得る。ドレイン側延在部24Cは、リッジ部24Aからドレイン側開口部28Bに向かう方向において、例えば0.2μm以上0.6μm以下の長さを有し得る。ソース側延在部24Bおよびドレイン側延在部24Cは、例えば5nm以上30nm以下の厚さを有し得る。
The source-
ソース電極32の一部は、パッシベーション層28のソース側開口部28A内に充填されており、ドレイン電極34の一部は、パッシベーション層28のドレイン側開口部28B内に充填されている。
A portion of the
ソース電極32は、必ずしもこの構成に限定されないが、ソース電極部32Aと、ソース電極部32Aに連続するソースフィールドプレート部32Bとを含み得る。ソース電極部32Aは、ソース側開口部28Aに充填された充填領域と、充填領域と一体に形成されるとともに平面視においてソース側開口部28Aの周辺に位置する上部領域とを含む。ソースフィールドプレート部32Bは、ソース電極部32Aの上部領域と一体に形成されており、平面視においてゲート層24の全体(すなわち、リッジ部24A、ソース側延在部24B、およびドレイン側延在部24Cの全て)を覆うようにパッシベーション層28上に設けられている。
Although the
ソースフィールドプレート部32Bは、ドレイン電極34の近傍に端部32Cを有している。この端部32Cは、平面視においてドレイン電極34とドレイン側延在部24Cとの間に位置している。ソースフィールドプレート部32Bは、ゲート-ソース間電圧が0Vの状態でソース-ドレイン間に高電圧が印加された際に、ソースフィールドプレート部32Bの直下の2DEG22に向けて空乏層を伸ばすことで、ゲート電極26の端部付近およびゲート層24の端部近傍の電界集中を緩和する役割を果たす。
The source
[窒化物半導体HEMTのオン抵抗とオン抵抗-温度特性との関係]
図2に示されるように、電子走行層16は、第1窒化物半導体層16A1と第2窒化物半導体層A2との超格子構造(超格子層16A)が繰り返し積層された複数の超格子層16Aを含む。上記したように、第1窒化物半導体層16A1はAlN層であり、第2窒化物半導体層16A2は第1実施形態では例えばGaN層である。したがって、各超格子層16Aは、Alを含みGaNを主体とした層とみなすことができる。このような超格子層16Aを電子走行層16に採用することによって、電子走行層16をAlGaN層で構成した場合の利点を得つつ、電子走行層16をGaN層で構成した場合の利点を得ることができる。以下、この点について説明する。なお、分かり易さのために、以下では、図1の構成と同様な構成については同じ参照符号を用いて説明する。
[Relationship between on-resistance and on-resistance-temperature characteristics of nitride semiconductor HEMT]
As shown in FIG. 2, the
一般的に、電子走行層16をGaN層で構成しつつ、電子供給層20をAlGaN層で構成した窒化物半導体HEMTは、オン抵抗の温度依存性が大きく、温度の上昇に伴ってオン抵抗が増加する。これは、電子走行層16をGaN層のみで構成した場合には、電子走行層16のGaN結晶中で熱エネルギーによる格子散乱が増加することで、チャネルとして使用する2DEG22の移動度が低下することに起因する。
Generally, in a nitride semiconductor HEMT in which the
このようなオン抵抗の温度依存性は、電子供給層20に使用されるAlGaN層のAl組成よりも小さなAl組成を有するAlGaN層、すなわち、低Al組成のAlGaN層を電子走行層16に使用することによって改善され得る。電子走行層16を低Al組成のAlGaN層で構成しつつ、電子供給層20を高Al組成のAlGaN層で構成した場合には、電子走行層16をGaN層で構成しつつ、電子供給層20をAlGaN層で構成した場合に比べて、オン抵抗の温度依存性を低減することができる。これは、電子走行層16に低Al組成のAlGaN層を用いた場合には、高温下での動作時に、電子走行層16のAlGaN結晶中において熱エネルギーによる格子散乱が(電子走行層16にGaN層を用いた場合に比べて)減少するためである。したがって、電子走行層16にAlGaN層を用いることで、窒化物半導体HEMTのオン抵抗-温度特性を向上させることができる。
Such temperature dependence of on-resistance can be solved by using an AlGaN layer having an Al composition smaller than that of the AlGaN layer used for the
一方、GaN層はAlGaN層よりも結晶品質の点で優れる。このため、電子走行層16にGaN層を用いた窒化物半導体HEMTでは、電子走行層16にAlGaN層を用いたものに比べて、より小さな規格化オン抵抗が得られる。これは、結晶品質に優れるGaN層では、AlGaN層に比べて散乱要因が小さくなる(格子散乱が少なくなる)ことにより2DEG22の移動度の低下が抑制されるためである。なお、規格化オン抵抗とは、単位面積あたりのオン抵抗のことを言う。このため、電子走行層16にGaN層を用いた窒化物半導体HEMTでは、電子走行層16にAlGaN層を用いたものに比べて規格化オン抵抗を小さくして電流密度を高くすることができる。
On the other hand, the GaN layer is superior to the AlGaN layer in terms of crystal quality. Therefore, in a nitride semiconductor HEMT using a GaN layer for the
以上を考慮して、第1実施形態では、AlN層である第1窒化物半導体層16A1とGaN層である第2窒化物半導体層A2との超格子層16Aが繰り返し積層された複数の超格子層16Aが電子走行層16に適用されている。このような電子走行層16を用いた窒化物半導体HEMTでは、電子走行層16にAlGaN層を用いた場合に得られるオン抵抗の温度依存性の低減効果に加えて、電子走行層16にGaN層を用いた場合に得られる規格化オン抵抗の低減効果を得ることができる。
In consideration of the above, in the first embodiment, a plurality of superlattice layers in which the
[窒化物半導体装置の作用]
次に、窒化物半導体装置10の作用について説明する。
電子走行層16は、複数の超格子層16Aを含む。各超格子層16Aは、AlNによって構成された第1窒化物半導体層16A1とGaNを含む第2窒化物半導体層16A2との超格子構造を有し、第1実施形態ではAlN層とGaN層との超格子構造を有している。最上層の超格子層16Aの第2窒化物半導体層16A2は電子走行層16の最上層として設けられており、最上層の超格子層16Aの第2窒化物半導体層16A2に2DEG22が発生する。
[Function of nitride semiconductor device]
Next, the operation of the
The
この構成では、高温時における各超格子層16Aでの格子散乱が(電子走行層16がAlGaN層で構成される場合と同様に)減少することで、2DEG22の移動度の低下が抑制される。これにより、電子走行層16がGaN層で構成される場合に比べて、窒化物半導体HEMT(窒化物半導体装置10)のオン抵抗の温度依存性が低減することでオン抵抗-温度特性を向上させることができる。
In this configuration, lattice scattering in each
また、AlN層とGaN層との超格子層16Aを用いた電子走行層16では、電子走行層16がGaN層で構成される場合と同様な結晶品質が、2DEG22の発生箇所において維持される。したがって、超格子層16Aを用いた電子走行層16では、電子走行層16がAlGaN層で構成される場合に比べて散乱要因が低減することで規格化オン抵抗が低減される。
Further, in the
その結果、電子走行層16に超格子層16Aを使用することで、電子走行層16がGaN層で構成される場合と同様に規格化オン抵抗を低減しつつ、電子走行層16がGaN層で構成される場合に比べてオン抵抗の温度依存性を低減して良好なオン抵抗-温度特性を実現することができる。
As a result, by using the
第1実施形態の窒化物半導体装置10は、以下の利点を有する。
(1-1)窒化物半導体装置10の電子走行層16は、AlNによって構成された第1窒化物半導体層16A1とGaNを含む第2窒化物半導体層16A2との超格子層16Aが繰り返し積層された複数の超格子層16Aを含む。このような超格子層16Aで電子走行層16が構成された窒化物半導体HEMTでは、電子走行層16がGaN層で構成される場合に比べてオン抵抗の温度依存性を低減して良好なオン抵抗-温度特性を実現することができる。また、電子走行層16がGaN層で構成される場合と同様に規格化オン抵抗を低減することができる。
The
(1-1) The
(1-2)超格子層16Aの層数は10以上100以下である。超格子層16Aの層数を増やすことで、窒化物半導体HEMTの耐圧を向上させることができる。したがって、上記(1-1)の利点を得ながら、超格子層16Aの層数を増やすことで窒化物半導体HEMTに要求される所望の耐圧(例えば、650V耐圧)を実現することができる。
(1-2) The number of layers of the
(1-3)第2窒化物半導体層16A2の厚さは、第1窒化物半導体層16A1の厚さよりも大きい。この構成によれば、超格子層16Aは、GaNを含む第2窒化物半導体層16A2の特性をより活かした層として構成され得る。例えば、第2窒化物半導体層16A2はGaN層であってよい。この場合には、超格子層16Aは、Alを含みつつGaNを主体として構成される。これにより、電子走行層16をGaNの特性を活かした超格子層16Aによって構成することができる。
(1-3) The thickness of the second nitride semiconductor layer 16A2 is greater than the thickness of the first nitride semiconductor layer 16A1. According to this configuration, the
(1-4)電子走行層16は、GaN層によって構成されたベース層16Bを含み得る。この構成では、複数の超格子層16Aを含む電子走行層16を十分な厚さで形成することができるため電子走行層16の結晶品質を向上させることができる。
(1-4) The
(1-5)窒化物半導体装置10は、電子供給層20と最上層の超格子層16Aの第2窒化物半導体層16A2との間に配置されたスペーサ層18を含む。スペーサ層18は、AlNを含む窒化物半導体層によって構成されている。このようなスペーサ層18を設けることで、2DEG22の移動度を向上させて窒化物半導体HEMTのオン抵抗を低減することができる。
(1-5) The
(1-6)スペーサ層18のAl組成は、各超格子層16AのAl組成以上である。この構成では、最上層の超格子層16Aの第2窒化物半導体層16A2に、2DEG22をより安定的に発生させることができる。
(1-6) The Al composition of the
(1-7)スペーサ層18の厚さは、各超格子層16Aの第1窒化物半導体層16A1の厚さ以下である。この構成では、2DEG22とソース電極32との間および2DEG22とドレイン電極34との間に存在するスペーサ層18の厚さによってオーミック抵抗が増加することを抑制することができる。
(1-7) The thickness of the
(1-8)電子供給層20は、AlGaN層であってよい。この場合、スペーサ層18のAl組成は、電子供給層20のAl組成よりも大きい。この構成では、スペーサ層18を用いる効果、すなわち2DEG22の移動度を向上させる効果をより高めることができる。
(1-8) The
(1-9)スペーサ層18は、AlN層であってよい。この場合、各超格子層16Aの第1窒化物半導体層16A1(すなわちAlN層)と同じ構成によってスペーサ層18を構成することができる。この構成では、スペーサ層18を備える窒化物半導体装置10の製造プロセスを容易化することができる。
(1-9)
(1-10)核生成層13、バッファ層14、電子走行層16(ベース層16Bおよび複数の超格子層16A)、スペーサ層18、電子供給層20、およびゲート層24は、基板12上にエピタキシャル成長によって順次形成することができる。この場合、比較的安価なシリコン基板を基板12に用いることで、窒化物半導体装置10を安価に製造することができる。
(1-10)
[第2実施形態]
図3は、第2実施形態に係る例示的な窒化物半導体装置10Aの概略断面図である。図3において、第1実施形態に係る窒化物半導体装置10と同様の構成要素には、同じ符号を付している。以下では、第1実施形態と同様な構成要素については説明を省略し、第1実施形態と異なる構成要素について説明する。
[Second embodiment]
FIG. 3 is a schematic cross-sectional view of an exemplary
図3に示されるように、第2実施形態に係る窒化物半導体装置10Aでは、電子供給層20は、パッシベーション層28のソース側開口部28Aに連通する第1開口部20Cと、パッシベーション層28のドレイン側開口部28Bに連通する第2開口部20Dとを含む。なお、第1実施形態と同様、第2実施形態に係る窒化物半導体装置10も、図2に示されるように電子走行層16と電子供給層20との間にスペーサ層18を有しているが、図示を簡略化するために図3ではスペーサ層18は示されていない。
As shown in FIG. 3, in the
第2実施形態では、電子供給層20の第1開口部20Cは、スペーサ層18(図2参照)の上面をソース接続領域18Aとして露出させる一方、電子供給層20の第2開口部20Dは、スペーサ層18(図2参照)の上面をドレイン接続領域18Bとして露出させる。したがって、ソース電極32(図3の例ではソース電極部32A)は、電子供給層20の第1開口部20Cを介してスペーサ層18(図2参照)に接しており、ドレイン電極34は、電子供給層20の第2開口部20Dを介してスペーサ層18(図2参照)に接している。ソース電極32およびドレイン電極34は、2DEG22とオーミック接触している。第2実施形態では、ソース電極32およびドレイン電極34は金(Au)を含む電極材料、例えば、Ti層とAlCu層とTi層とAu層との4層で構成されてもよい。
In the second embodiment, the
第2実施形態の窒化物半導体装置10Aは、第1実施形態の(1-1)~(1-10)の利点に加えて、以下の利点を有する。
(2-1)第2実施形態では、パッシベーション層28のソース側開口部28Aおよびドレイン側開口部28Bに露出した電子供給層20が除去されている。このため、ソース電極32が電子供給層20およびスペーサ層18を介して2DEG22とオーミック接触する第1実施形態に比べて、第2実施形態では、ソース電極32はスペーサ層18のみを介して2DEG22とオーミック接触する。同様に、ドレイン電極34が電子供給層20およびスペーサ層18を介して2DEG22とオーミック接触する第1実施形態に比べて、第2実施形態では、ドレイン電極34はスペーサ層18のみを介して2DEG22とオーミック接触する。これにより、2DEG22とソース電極32との間のオーミック抵抗および2DEG22とドレイン電極34との間のオーミック抵抗を減らすことができる。
The
(2-1) In the second embodiment, the
(2-2)ソース電極32およびドレイン電極34は、Auを含む電極材料(例えば、Ti層とAlCu層とTi層とAu層との4層)で構成されてよい。窒化物半導体HEMTが例えばRF(Radio Frequency)向けの通信デバイスとして実用化される場合、上記のようなオーミック抵抗を低減することが望まれる。この場合、ソース電極32およびドレイン電極34にAuを含む電極材料を用いることで、オーミック抵抗を低下させることができる。したがって、上記(2-1)の利点と併せて、第2実施形態の窒化物半導体HEMTは、RF向けの通信デバイスに適した構成とすることができる。
(2-2) The
[変更例]
上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の各変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
[Example of change]
Each of the above embodiments can be modified and implemented as follows. Moreover, each of the above embodiments and each of the following modified examples can be implemented in combination with each other within a technically consistent range.
・上記各実施形態では、窒化物半導体装置10は、窒化物半導体HEMTとして構成されたが、窒化物半導体HEMTに限定されず、窒化物半導体ダイオードとして構成されてもよい。例えば、基板12上に、核生成層13、バッファ層14、電子走行層16のベース層16B(任意で省略可能)、電子走行層16の複数の超格子層16A、スペーサ層18(任意で省略可能)、および電子供給層20をエピタキシャル成長によって順次形成した図2の窒化物半導体層構造を、窒化物半導体ダイオードに採用してもよい。本開示の構造による利点は、図2の窒化物半導体層構造における電子走行層16に複数の超格子層16Aを採用することによって得られるものである。
- In each of the above embodiments, the
・上記各実施形態では、窒化物半導体装置10は、ノーマリーオフ型の窒化物半導体HEMTとして構成されたが、ノーマリーオン型の窒化物半導体HEMTとして構成されてもよい。
- In each of the above embodiments, the
・超格子構造を有する電子走行層16において、GaNを含む第2窒化物半導体層16A2は、GaN層に限定されず、例えばAlGaN層であってもよい。この場合も、電子供給層20(例えばAlGaN層)のAl組成は、各超格子層16A(この変形例では、AlN層の第1窒化物半導体層16A1とAlGaN層の第2窒化物半導体層16A2との超格子構造)のAl組成よりも大きなバンドギャップを有するように設定される。なお、上記第1実施形態で説明したように、AlGaNよりもGaNのほうが結晶品質の点では優れるため、良好なオン抵抗-温度特性を維持する観点からは第2窒化物半導体層16A2にGaNを使用するのがよい。
- In the
・電子走行層16は複数の超格子層16Aのみで構成されてもよい。すなわち、ベース層16Bは必須ではなく電子走行層16から省略されてもよい。
・スペーサ層18すなわちAlNを含む第5窒化物半導体層は、AlN層に限定されず、例えばAlGaN層であってもよい。この場合も、スペーサ層18と各超格子層16Aとの間のAl組成の関係、および、スペーサ層18と電子供給層20との間のAl組成の関係は、上記第1実施形態で説明した関係が維持される。
- The
- The
・上記各実施形態において、スペーサ層18は省略されてもよい。
・本開示で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」の意味を含む。したがって、「第1層が第2層上に形成される」という表現は、或る実施形態では第1層が第2層に接触して第2層上に直接配置され得るが、他の実施形態では第1層が第2層に接触することなく第2層の上方に配置され得ることが意図される。すなわち、「~上に」という用語は、第1層と第2層との間に他の層が形成される構造を排除しない。例えば、電子供給層20が電子走行層16上に形成される上記各実施形態は、2DEG22を安定して形成するために電子供給層20と電子走行層16との間に中間層(例えば上記各実施形態のようなスペーサ層18)が位置する構造も含む。
- In each of the above embodiments, the
- As used in this disclosure, the term "on" includes the meanings of "on" and "above" unless the context clearly indicates otherwise. Thus, the phrase "the first layer is formed on the second layer" refers to the fact that in some embodiments the first layer may be directly disposed on the second layer in contact with the second layer, but in other embodiments. It is contemplated that the first layer may be placed above the second layer without contacting the second layer. That is, the term "on" does not exclude structures in which other layers are formed between the first layer and the second layer. For example, in each of the above embodiments in which the
・本開示で使用されるZ軸方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造(例えば、図1に示される構造)は、本明細書で説明されるZ軸方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、X軸方向が鉛直方向であってもよく、またはY軸方向が鉛直方向であってもよい。 - The Z-axis direction used in the present disclosure does not necessarily need to be a vertical direction, nor does it need to completely coincide with the vertical direction. Accordingly, in various structures according to the present disclosure (e.g., the structure shown in FIG. 1), "upper" and "lower" in the Z-axis direction described herein are "upper" and "lower" in the vertical direction. Not limited to one thing. For example, the X-axis direction may be a vertical direction, or the Y-axis direction may be a vertical direction.
・本開示で使用される「垂直」、「水平」、「上方」、「下方」、「上」、「下」、「前方」、「後方」、「横」、「左」、「右」、「前」、「後」等の方向を示す用語は、説明および図示された装置の特定の向きに依存する。本開示においては、様々な代替的な向きを想定することができ、したがって、これらの方向を示す用語は、狭義に解釈されるべきではない。 ・“Vertical”, “horizontal”, “above”, “downward”, “above”, “bottom”, “front”, “backward”, “lateral”, “left”, “right” used in this disclosure , "front", "back", etc., are dependent upon the particular orientation of the device described and illustrated. Various alternative orientations may be envisioned in this disclosure, and therefore, these directional terms should not be construed narrowly.
[付記]
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
[Additional notes]
The technical ideas that can be grasped from each of the above embodiments and modifications are described below. Note that the reference numerals of the constituent elements of the embodiment corresponding to the constituent elements described in each supplementary note are shown in parentheses. The symbols are shown as examples to aid understanding, and the components described in each appendix should not be limited to the components indicated by the symbols.
(付記A1)
AlNによって構成された第1窒化物半導体層(16A1)とGaNを含む第2窒化物半導体層(16A2)との超格子層(16A)が繰り返し積層された複数の超格子層(16A)を含む電子走行層(16)であって、前記複数の超格子層(16A)のうち最上層の超格子層(16A)の前記第2窒化物半導体層(16A2)が前記電子走行層(16)の最上層として設けられた前記電子走行層(16)と、
前記最上層の超格子層(16A)の前記第2窒化物半導体層(16A2)に二次元電子ガス(22)を発生させるべく、各前記超格子層(16A)よりも大きなバンドギャップを有する第3窒化物半導体層によって構成された電子供給層(20)と、
前記電子供給層(20)の一部の上に配置されるとともに、アクセプタ型不純物を含む第4窒化物半導体層によって構成されたゲート層(24)と、
前記ゲート層(24)上に配置されたゲート電極(26)と、
前記二次元電子ガス(22)に電気的に接続されたソース電極(32)およびドレイン電極(34)と、
を備える窒化物半導体装置(10;10A)。
(Appendix A1)
Includes a plurality of superlattice layers (16A) in which superlattice layers (16A) of a first nitride semiconductor layer (16A1) made of AlN and a second nitride semiconductor layer (16A2) containing GaN are stacked repeatedly. In the electron transit layer (16), the second nitride semiconductor layer (16A2) of the uppermost superlattice layer (16A) among the plurality of superlattice layers (16A) is the electron transit layer (16). the electron transit layer (16) provided as the top layer;
In order to generate a two-dimensional electron gas (22) in the second nitride semiconductor layer (16A2) of the uppermost superlattice layer (16A), a second nitride semiconductor layer (16A2) having a larger band gap than each superlattice layer (16A) is used. an electron supply layer (20) constituted by a trinitride semiconductor layer;
a gate layer (24) disposed on a portion of the electron supply layer (20) and constituted by a fourth nitride semiconductor layer containing acceptor type impurities;
a gate electrode (26) disposed on the gate layer (24);
a source electrode (32) and a drain electrode (34) electrically connected to the two-dimensional electron gas (22);
A nitride semiconductor device (10; 10A) comprising:
(付記A2)
前記複数の超格子層(16A)の層数は10以上100以下である、付記A1に記載の窒化物半導体装置(10;10A)。
(Appendix A2)
The nitride semiconductor device (10; 10A) according to appendix A1, wherein the number of layers of the plurality of superlattice layers (16A) is 10 or more and 100 or less.
(付記A3)
前記第2窒化物半導体層(16A2)の厚さは前記第1窒化物半導体層(16A1)の厚さよりも大きい、付記A1またはA2に記載の窒化物半導体装置(10;10A)。
(Appendix A3)
The nitride semiconductor device (10; 10A) according to appendix A1 or A2, wherein the second nitride semiconductor layer (16A2) is thicker than the first nitride semiconductor layer (16A1).
(付記A4)
前記第1窒化物半導体層(16A1)の厚さは1nm以上3nm以下であり、
前記第2窒化物半導体層(16A2)の厚さは2nm以上6nm以下である、付記A3に記載の窒化物半導体装置(10;10A)。
(Appendix A4)
The thickness of the first nitride semiconductor layer (16A1) is 1 nm or more and 3 nm or less,
The nitride semiconductor device (10; 10A) according to appendix A3, wherein the second nitride semiconductor layer (16A2) has a thickness of 2 nm or more and 6 nm or less.
(付記A5)
前記電子供給層(20)と前記最上層の超格子層(16A)の前記第2窒化物半導体層(16A2)との間に配置されたスペーサ層(18)をさらに備え、
前記スペーサ層(18)は、AlNを含む第5窒化物半導体層によって構成されている、付記A1~A4のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A5)
further comprising a spacer layer (18) disposed between the electron supply layer (20) and the second nitride semiconductor layer (16A2) of the uppermost superlattice layer (16A),
The nitride semiconductor device (10; 10A) according to any one of appendices A1 to A4, wherein the spacer layer (18) is constituted by a fifth nitride semiconductor layer containing AlN.
(付記A6)
前記スペーサ層(18)のAl組成は、各前記超格子層(16A)のAl組成以上である、付記A5に記載の窒化物半導体装置(10;10A)。
(Appendix A6)
The nitride semiconductor device (10; 10A) according to appendix A5, wherein the Al composition of the spacer layer (18) is greater than or equal to the Al composition of each of the superlattice layers (16A).
(付記A7)
前記スペーサ層(18)の厚さは、前記第1窒化物半導体層(16A1)の厚さ以下である、付記A5またはA6に記載の窒化物半導体装置(10;10A)。
(Appendix A7)
The nitride semiconductor device (10; 10A) according to appendix A5 or A6, wherein the spacer layer (18) has a thickness equal to or less than the first nitride semiconductor layer (16A1).
(付記A8)
前記スペーサ層(18)はAlN層またはAlGaN層である、付記A5~A7のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A8)
The nitride semiconductor device (10; 10A) according to any one of appendices A5 to A7, wherein the spacer layer (18) is an AlN layer or an AlGaN layer.
(付記A9)
前記ソース電極(32)は、前記電子供給層(20)の第1開口部(20C)を介して前記スペーサ層(18)に接しており、前記ドレイン電極(34)は、前記電子供給層(20)の第2開口部(20D)を介して前記スペーサ層(18)に接している、付記A5~A8のうちのいずれか一項に記載の窒化物半導体装置(10A)。
(Appendix A9)
The source electrode (32) is in contact with the spacer layer (18) through the first opening (20C) of the electron supply layer (20), and the drain electrode (34) is in contact with the spacer layer (18) through the first opening (20C) of the electron supply layer (20). The nitride semiconductor device (10A) according to any one of appendices A5 to A8, which is in contact with the spacer layer (18) through the second opening (20D) of 20).
(付記A10)
前記ソース電極(32)および前記ドレイン電極(34)はAuを含む、付記A9に記載の窒化物半導体装置(10A)。
(Appendix A10)
The nitride semiconductor device (10A) according to Appendix A9, wherein the source electrode (32) and the drain electrode (34) contain Au.
(付記A11)
前記電子供給層(20)は、複数の超格子層(16A)の下にGaN層によって構成されたベース層(16B)を含む、付記A5~A10のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A11)
The electron supply layer (20) includes a base layer (16B) formed of a GaN layer under a plurality of superlattice layers (16A), and is a nitride according to any one of Appendices A5 to A10. Semiconductor device (10; 10A).
(付記A12)
前記電子供給層(20)はAlGaN層であり、
前記スペーサ層(18)のAl組成は、前記電子供給層(20)のAl組成よりも大きい、付記A5~A11のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A12)
The electron supply layer (20) is an AlGaN layer,
The nitride semiconductor device (10; 10A) according to any one of appendices A5 to A11, wherein the spacer layer (18) has a larger Al composition than the electron supply layer (20).
(付記A13)
前記電子供給層(20)のAl組成は25%以上50%以下であり、
前記スペーサ層(18)のAl組成は80%以上である、付記A12に記載の窒化物半導体装置(10;10A)。
(Appendix A13)
The Al composition of the electron supply layer (20) is 25% or more and 50% or less,
The nitride semiconductor device (10; 10A) according to appendix A12, wherein the spacer layer (18) has an Al composition of 80% or more.
(付記A14)
前記第2窒化物半導体層(16A2)はGaN層またはAlGaN層である、付記A1~A13のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A14)
The nitride semiconductor device (10; 10A) according to any one of appendices A1 to A13, wherein the second nitride semiconductor layer (16A2) is a GaN layer or an AlGaN layer.
(付記A15)
前記電子供給層(20)はAlGaN層であり、
前記ゲート層(24)は、MgおよびZnのうちの少なくとも一つを前記アクセプタ型不純物として含むGaN層である、付記A1~A14のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A15)
The electron supply layer (20) is an AlGaN layer,
The nitride semiconductor device (10; 10A).
(付記A16)
前記電子走行層(16)は、シリコン基板(12)上にバッファ層(14)を介して形成されている、付記A1~A15のうちのいずれか一つに記載の窒化物半導体装置(10;10A)。
(Appendix A16)
The electron transit layer (16) is formed on a silicon substrate (12) with a buffer layer (14) interposed therebetween, in the nitride semiconductor device (10) according to any one of appendices A1 to A15; 10A).
(付記B1)
基板(12)と、
前記基板の上に配置されたバッファ層(14)と、
前記バッファ層の上に配置された電子走行層(16)と、
前記電子走行層(16)の上に配置された電子供給層(20)と、を備え、
前記電子走行層(16)は、AlNによって構成された第1窒化物半導体層(16A1)とGaNを含む第2窒化物半導体層(16A2)との超格子層(16A)が繰り返し積層された複数の超格子層(16A)を含み、
前記複数の超格子層(16A)のうち最上層の超格子層(16A)の前記第2窒化物半導体層(16A2)が前記電子走行層(16)の最上層として設けられており、
前記電子供給層(20)は、前記複数の超格子層(16A)の各々よりも大きなバンドギャップを有する第3窒化物半導体層によって構成されている、窒化物半導体装置(10;10A)。
(Appendix B1)
a substrate (12);
a buffer layer (14) disposed on the substrate;
an electron transit layer (16) disposed on the buffer layer;
an electron supply layer (20) disposed on the electron transit layer (16),
The electron transit layer (16) is a plurality of superlattice layers (16A) in which a first nitride semiconductor layer (16A1) made of AlN and a second nitride semiconductor layer (16A2) containing GaN are repeatedly laminated. including a superlattice layer (16A) of
The second nitride semiconductor layer (16A2) of the uppermost superlattice layer (16A) among the plurality of superlattice layers (16A) is provided as the uppermost layer of the electron transport layer (16),
A nitride semiconductor device (10; 10A), wherein the electron supply layer (20) is constituted by a third nitride semiconductor layer having a larger band gap than each of the plurality of superlattice layers (16A).
(付記B2)
前記電子供給層(20)と前記最上層の超格子層(16A)の前記第2窒化物半導体層(16A2)との間に配置されたスペーサ層(18)をさらに備え、
前記スペーサ層(18)は、AlNを含む窒化物半導体層によって構成されている、付記B1に記載の窒化物半導体装置(10:10A)。
(Appendix B2)
further comprising a spacer layer (18) disposed between the electron supply layer (20) and the second nitride semiconductor layer (16A2) of the uppermost superlattice layer (16A),
The nitride semiconductor device (10:10A) according to appendix B1, wherein the spacer layer (18) is constituted by a nitride semiconductor layer containing AlN.
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。 The above description is merely illustrative. Those skilled in the art will recognize that many more possible combinations and permutations are possible beyond those listed for the purpose of describing the techniques of the present disclosure. This disclosure is intended to cover all alternatives, variations, and modifications falling within the scope of this disclosure, including the claims.
10,10A…窒化物半導体装置
12…基板
14…バッファ層
16…電子走行層
16A…超格子層
16A1…第1窒化物半導体層
16A2…第2窒化物半導体層
18…スペーサ層
20…電子供給層
20C…第1開口部
20D…第2開口部
22…二次元電子ガス(2DEG)
24…ゲート層
26…ゲート電極
32…ソース電極
34…ドレイン電極
DESCRIPTION OF
24...
Claims (17)
前記最上層の超格子層の前記第2窒化物半導体層に二次元電子ガスを発生させるべく、各前記超格子層よりも大きなバンドギャップを有する第3窒化物半導体層によって構成された電子供給層と、
前記電子供給層の一部の上に配置されるとともに、アクセプタ型不純物を含む第4窒化物半導体層によって構成されたゲート層と、
前記ゲート層上に配置されたゲート電極と、
前記二次元電子ガスに電気的に接続されたソース電極およびドレイン電極と、
を備える窒化物半導体装置。 An electron transport layer including a plurality of superlattice layers in which superlattice layers of a first nitride semiconductor layer made of AlN and a second nitride semiconductor layer containing GaN are stacked repeatedly, the plurality of superlattice layers being stacked repeatedly. the electron transit layer in which the second nitride semiconductor layer of the uppermost superlattice layer among the layers is provided as the uppermost layer of the electron transit layer;
In order to generate two-dimensional electron gas in the second nitride semiconductor layer of the uppermost superlattice layer, an electron supply layer constituted by a third nitride semiconductor layer having a larger band gap than each of the superlattice layers. and,
a gate layer disposed on a portion of the electron supply layer and configured with a fourth nitride semiconductor layer containing acceptor type impurities;
a gate electrode disposed on the gate layer;
a source electrode and a drain electrode electrically connected to the two-dimensional electron gas;
A nitride semiconductor device comprising:
前記第2窒化物半導体層の厚さは2nm以上6nm以下である、請求項3に記載の窒化物半導体装置。 The thickness of the first nitride semiconductor layer is 1 nm or more and 3 nm or less,
The nitride semiconductor device according to claim 3, wherein the second nitride semiconductor layer has a thickness of 2 nm or more and 6 nm or less.
前記スペーサ層は、AlNを含む第5窒化物半導体層によって構成されている、請求項1~4のうちのいずれか一項に記載の窒化物半導体装置。 further comprising a spacer layer disposed between the electron supply layer and the second nitride semiconductor layer of the uppermost superlattice layer,
The nitride semiconductor device according to any one of claims 1 to 4, wherein the spacer layer is constituted by a fifth nitride semiconductor layer containing AlN.
前記スペーサ層のAl組成は、前記電子供給層のAl組成よりも大きい、請求項5~10のうちのいずれか一項に記載の窒化物半導体装置。 The electron supply layer is an AlGaN layer,
The nitride semiconductor device according to any one of claims 5 to 10, wherein the spacer layer has a larger Al composition than the electron supply layer.
前記スペーサ層のAl組成は80%以上である、請求項11に記載の窒化物半導体装置。 The Al composition of the electron supply layer is 25% or more and 50% or less,
The nitride semiconductor device according to claim 11, wherein the spacer layer has an Al composition of 80% or more.
前記ゲート層は、MgおよびZnのうちの少なくとも一つを前記アクセプタ型不純物として含むGaN層である、請求項1~13のうちのいずれか一項に記載の窒化物半導体装置。 The electron supply layer is an AlGaN layer,
14. The nitride semiconductor device according to claim 1, wherein the gate layer is a GaN layer containing at least one of Mg and Zn as the acceptor type impurity.
前記基板の上に配置されたバッファ層と、
前記バッファ層の上に配置された電子走行層と、
前記電子走行層の上に配置された電子供給層と、を備え、
前記電子走行層は、AlNによって構成された第1窒化物半導体層とGaNを含む第2窒化物半導体層との超格子層が繰り返し積層された複数の超格子層を含み、
前記複数の超格子層のうち最上層の超格子層の前記第2窒化物半導体層が前記電子走行層の最上層として設けられており、
前記電子供給層は、前記複数の超格子層の各々よりも大きなバンドギャップを有する第3窒化物半導体層によって構成されている、窒化物半導体装置。 A substrate and
a buffer layer disposed on the substrate;
an electron transport layer disposed on the buffer layer;
an electron supply layer disposed on the electron transit layer,
The electron transport layer includes a plurality of superlattice layers in which superlattice layers of a first nitride semiconductor layer made of AlN and a second nitride semiconductor layer containing GaN are stacked repeatedly,
The second nitride semiconductor layer of the uppermost superlattice layer among the plurality of superlattice layers is provided as the uppermost layer of the electron transport layer,
A nitride semiconductor device, wherein the electron supply layer is constituted by a third nitride semiconductor layer having a larger band gap than each of the plurality of superlattice layers.
前記スペーサ層は、AlNを含む窒化物半導体層によって構成されている、請求項16に記載の窒化物半導体装置。 further comprising a spacer layer disposed between the electron supply layer and the second nitride semiconductor layer of the uppermost superlattice layer,
17. The nitride semiconductor device according to claim 16, wherein the spacer layer is constituted by a nitride semiconductor layer containing AlN.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022053890A JP2023146620A (en) | 2022-03-29 | 2022-03-29 | nitride semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022053890A JP2023146620A (en) | 2022-03-29 | 2022-03-29 | nitride semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023146620A true JP2023146620A (en) | 2023-10-12 |
Family
ID=88287188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022053890A Pending JP2023146620A (en) | 2022-03-29 | 2022-03-29 | nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023146620A (en) |
-
2022
- 2022-03-29 JP JP2022053890A patent/JP2023146620A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11699751B2 (en) | Semiconductor device | |
US10636884B2 (en) | Nitride semiconductor device | |
US9490324B2 (en) | N-polar III-nitride transistors | |
JP5793120B2 (en) | Composite semiconductor device having SOI substrate with integrated diode | |
JP6113135B2 (en) | III-V transistor including semiconductor field plate | |
CN102484124B (en) | Nitride semiconductor device | |
US20140110759A1 (en) | Semiconductor device | |
WO2010064362A1 (en) | Field effect transistor | |
KR101922122B1 (en) | Normally off high electron mobility transistor | |
JP2015115605A (en) | Dual gate iii-v composite transistor | |
JP2009200096A (en) | Nitride semiconductor device and power conversion apparatus including the same | |
US10868163B2 (en) | Semiconductor device | |
JP2012227456A (en) | Semiconductor device | |
JP2020150193A (en) | Semiconductor device | |
TW201711202A (en) | Semiconductor device | |
US9627523B2 (en) | High electron mobility transistor | |
JP7074282B2 (en) | High electron mobility transistor | |
US10158012B1 (en) | Semiconductor device | |
JP2023146620A (en) | nitride semiconductor device | |
US11024717B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP6145985B2 (en) | Field effect transistor | |
WO2023189039A1 (en) | Nitride semiconductor device | |
US20240282826A1 (en) | Nitride semiconductor device | |
JP2013183034A (en) | Power semiconductor device | |
JP2024143377A (en) | NITRIDE SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MODULE |