JP2023146577A - Switching power supply device - Google Patents

Switching power supply device Download PDF

Info

Publication number
JP2023146577A
JP2023146577A JP2022053814A JP2022053814A JP2023146577A JP 2023146577 A JP2023146577 A JP 2023146577A JP 2022053814 A JP2022053814 A JP 2022053814A JP 2022053814 A JP2022053814 A JP 2022053814A JP 2023146577 A JP2023146577 A JP 2023146577A
Authority
JP
Japan
Prior art keywords
current
signal
bias
resistor
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022053814A
Other languages
Japanese (ja)
Inventor
裕介 松尾
Yusuke Matsuo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2022053814A priority Critical patent/JP2023146577A/en
Publication of JP2023146577A publication Critical patent/JP2023146577A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide a switching power supply with improved load transient response in discontinuous mode.SOLUTION: An error detection part 16 outputs an error signal VERR according to an error between an output voltage and a target voltage. A PWM control part 20 controls an output part 11 by alternately turns on a low-side transistor Q1 and a high-side transistor Q2 with a duty cycle according to a comparison signal VCOM which is comparison between the error signal VERR and a reference signal VS. A DC bias change part 21 changes a DC bias signal component so that a DC bias signal component in discontinuous mode (DCM) becomes lower than the DC bias signal component in forced PWM control mode (FCM).SELECTED DRAWING: Figure 1

Description

本発明は、スイッチング電源装置に関する。 The present invention relates to a switching power supply device.

トランジスタをオンオフさせて入力電圧から所望の出力電圧を生成するスイッチング電源装置が知られている。スイッチング電源装置においては、出力電圧とコイル電流の双方を検出して出力帰還制御を行う電流モード制御方式が広く知られている(特許文献1)。また、電流モード制御方式のスイッチング電源装置において、コイルに逆電流が流れないようにする不連続モードと、コイルに逆電流が流れるのを許容する強制PWMモードとに切り替えられるものも知られている。この場合、不連続モードにおいて負荷過渡応答が悪くなる、という問題があった。 2. Description of the Related Art A switching power supply device is known that generates a desired output voltage from an input voltage by turning on and off transistors. In switching power supply devices, a current mode control method is widely known in which output feedback control is performed by detecting both an output voltage and a coil current (Patent Document 1). In addition, there are known switching power supplies using current mode control that can be switched between a discontinuous mode that prevents reverse current from flowing through the coil, and a forced PWM mode that allows reverse current to flow through the coil. . In this case, there was a problem in that the load transient response deteriorated in the discontinuous mode.

特開2015-171214号公報Japanese Patent Application Publication No. 2015-171214

本発明は、上述した事情に鑑みてなされたものであり、その目的は、不連続モードにおいて負荷過渡応答を改善したスイッチング電源装置を提供することにある。 The present invention has been made in view of the above-mentioned circumstances, and an object thereof is to provide a switching power supply device with improved load transient response in discontinuous mode.

前述した目的を達成するために、本発明に係るスイッチング電源装置は、下記[1]~[7]を特徴としている。
[1]
入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
DCバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するPWMコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記DCバイアス信号成分が可変に設けられている、
スイッチング電源装置であること。
[2]
[1]に記載のスイッチング電源装置において、
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制PWM制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記DCバイアス信号成分が、前記強制PWM制御モードにおける前記DCバイアス信号成分よりも低くなるように、前記DCバイアス信号成分を変更するDCバイアス変更部を備えた、
スイッチング電源装置であること。
[3]
[1]に記載のスイッチング電源装置において、
前記コイル電流のリップル電流が大きくなるに従って前記DCバイアス信号成分が高くなるように、前記DCバイアス信号成分を変更するDCバイアス変更部を備えた、
スイッチング電源装置であること。
[4]
[1]~[3]の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記DCバイアス信号生成部は、前記DCバイアス信号が可変に設けられる、
スイッチング電源装置であること。
[5]
[1]~[3]の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記DCバイアス信号に応じた電流が流れる第1の抵抗を有する第1の電圧/電流変換回路と、前記電流信号に応じた電流が流れる第2の抵抗を有する第2の電圧/電流変換回路と、前記第1の抵抗に流れる電流を折り返して第3の抵抗に供給する第1のカレントミラー回路と、前記第2の抵抗に流れる電流を折り返して前記第3の抵抗に供給する第2のカレントミラー回路とを有し、
前記第1の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置であること。
[6]
[1]~[3]の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記DCバイアス信号に応じた電流が流れる第1の抵抗を有する第1の電圧/電流変換回路と、前記電流信号に応じた電流が流れる第2の抵抗を有する第2の電圧/電流変換回路と、前記第1の抵抗に流れる電流を折り返して第3の抵抗に供給する第1のカレントミラー回路と、前記第2の抵抗に流れる電流を折り返して前記第3の抵抗に供給する第2のカレントミラー回路とを有し、
前記第1のカレントミラー回路は、前記第3の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置であること。
[7]
[1]~[3]の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置であること。
In order to achieve the above-mentioned object, the switching power supply device according to the present invention is characterized by the following [1] to [7].
[1]
A switching power supply device that controls an output section that outputs an output voltage obtained by converting an input voltage,
a low-side transistor and a high-side transistor connected in series with each other;
an error detection unit that outputs an error signal according to the error between the output voltage and the target voltage;
a reference signal generation unit that generates a reference signal including a DC bias signal component and a current signal component corresponding to a coil current flowing through a coil included in the output unit;
a PWM comparator that outputs a comparison signal comparing the reference signal and the error signal;
a control unit that controls the output unit by alternately turning on the low-side transistor and the high-side transistor with a duty cycle according to the comparison signal,
the DC bias signal component included in the reference signal is variably provided;
Must be a switching power supply.
[2]
In the switching power supply device according to [1],
The control unit operates in a discontinuous mode in which the low-side transistor is turned off when a reverse current flows through the coil, and in a forced mode in which the low-side transistor and the high-side transistor are alternately kept on even when the reverse current flows in the coil. It is provided so that it can be switched to PWM control mode,
comprising a DC bias changing unit that changes the DC bias signal component so that the DC bias signal component in the discontinuous mode is lower than the DC bias signal component in the forced PWM control mode;
Must be a switching power supply.
[3]
In the switching power supply device according to [1],
comprising a DC bias changing unit that changes the DC bias signal component so that the DC bias signal component increases as the ripple current of the coil current increases;
Must be a switching power supply.
[4]
In the switching power supply device according to any one of [1] to [3],
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The DC bias signal generation section is configured to variably provide the DC bias signal.
Must be a switching power supply.
[5]
In the switching power supply device according to any one of [1] to [3],
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The adding section includes a first voltage/current conversion circuit having a first resistor through which a current according to the DC bias signal flows, and a second voltage/current converting circuit having a second resistor through which a current according to the current signal flows. /a current conversion circuit; a first current mirror circuit that folds back the current flowing through the first resistor and supplies the current to the third resistor; and a first current mirror circuit that folds back the current flowing through the second resistor and supplies the current to the third resistor. a second current mirror circuit,
The resistance value of the first resistor is set to be variable.
Must be a switching power supply.
[6]
In the switching power supply device according to any one of [1] to [3],
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The adding section includes a first voltage/current conversion circuit having a first resistor through which a current according to the DC bias signal flows, and a second voltage/current converting circuit having a second resistor through which a current according to the current signal flows. /a current conversion circuit; a first current mirror circuit that folds back the current flowing through the first resistor and supplies the current to the third resistor; and a first current mirror circuit that folds back the current flowing through the second resistor and supplies the current to the third resistor. a second current mirror circuit,
The first current mirror circuit is configured to variably provide a current that is reflected back to the third resistor.
Must be a switching power supply.
[7]
In the switching power supply device according to any one of [1] to [3],
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The current signal generation unit includes an instrumentation amplifier that amplifies a voltage value according to the current flowing through the coil, and a reference voltage supplied to the instrumentation amplifier is variably provided.
Must be a switching power supply.

本発明によれば、不連続モードにおいて負荷過渡応答を改善したスイッチング電源装置を提供することができる。 According to the present invention, it is possible to provide a switching power supply device with improved load transient response in discontinuous mode.

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態(以下、「実施形態」という。)を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。 The present invention has been briefly described above. Furthermore, the details of the present invention will be further clarified by reading the mode for carrying out the invention (hereinafter referred to as "embodiment") described below with reference to the accompanying drawings. .

図1は、本発明のスイッチング電源装置を組み込んだDC/DCコンバータを示す回路図である。FIG. 1 is a circuit diagram showing a DC/DC converter incorporating a switching power supply device of the present invention. 図2は、ハイサイドトランジスタのオンオフ、ローサイドトランジスタのオンオフ、スイッチ端子の電位、コイル電流、電流信号、スロープ補償信号、DCバイアス信号、基準信号のタイムチャートである。FIG. 2 is a time chart of the on/off of the high side transistor, the on/off of the low side transistor, the potential of the switch terminal, the coil current, the current signal, the slope compensation signal, the DC bias signal, and the reference signal. 図3は、FCMにおけるスイッチ端子の電位、コイル電流、基準信号のタイムチャートである。FIG. 3 is a time chart of the switch terminal potential, coil current, and reference signal in the FCM. 図4は、DCMにおけるスイッチ端子の電位、コイル電流、基準信号のタイムチャートである。FIG. 4 is a time chart of the switch terminal potential, coil current, and reference signal in the DCM. 図5は、従来のDC/DCコンバータの負荷電流、スイッチ端子の電位、コイル電流、誤差信号、基準信号、出力電圧のタイムチャートである。FIG. 5 is a time chart of the load current, switch terminal potential, coil current, error signal, reference signal, and output voltage of a conventional DC/DC converter. 図6は、図1に示す本実施形態のDC/DCコンバータの負荷電流、スイッチ端子の電位、コイル電流、誤差信号、基準信号、出力電圧のタイムチャートである。FIG. 6 is a time chart of the load current, switch terminal potential, coil current, error signal, reference signal, and output voltage of the DC/DC converter of this embodiment shown in FIG. 図7は、図1に示すDCバイアス信号生成部、加算部の詳細を示す回路図である。FIG. 7 is a circuit diagram showing details of the DC bias signal generation section and addition section shown in FIG. 1. 図8は、図1に示す電流信号生成部の詳細を示す回路図である。FIG. 8 is a circuit diagram showing details of the current signal generation section shown in FIG. 1.

(第1実施形態)
本発明に関する第1実施形態について、各図を参照しながら以下に説明する。
(First embodiment)
A first embodiment of the present invention will be described below with reference to each figure.

本実施形態のDC/DCコンバータ1は、入力電圧VINを降圧した出力電圧VOUTを負荷2に供給する。入力電圧VINは、直流電源3から供給される。DC/DCコンバータ1は、入力電圧VINを降圧変換して出力電圧VOUTとして出力する出力部11と、出力部11に対してパルス状の入力電圧VINを供給して、出力部11を制御するスイッチング電源装置12と、ブートストラップコンデンサCBとを備えている。 The DC/DC converter 1 of this embodiment supplies the load 2 with an output voltage VOUT obtained by stepping down the input voltage VIN. Input voltage VIN is supplied from DC power supply 3. The DC/DC converter 1 includes an output section 11 that step-down converts an input voltage VIN and outputs it as an output voltage VOUT, and a switching section that supplies a pulsed input voltage VIN to the output section 11 to control the output section 11. It includes a power supply device 12 and a bootstrap capacitor CB.

出力部11は、コイルL1と、出力コンデンサC1とを備えている。コイルL1は、スイッチング電源装置12のスイッチ端子TSWと、負荷2との間に接続されている。負荷2は、一端が抵抗R3を介してコイルL1に接続され、他端がグランドに接続されている。出力コンデンサC1は、一端が負荷2に接続され、他端がグランドに接続されている。 The output section 11 includes a coil L1 and an output capacitor C1. Coil L1 is connected between switch terminal TSW of switching power supply device 12 and load 2. The load 2 has one end connected to the coil L1 via a resistor R3, and the other end connected to ground. The output capacitor C1 has one end connected to the load 2 and the other end connected to ground.

スイッチング電源装置12は、ICチップから構成されている。スイッチング電源装置12は、ローサイドトランジスタQ1(以下、「トランジスタQ1」と略記することもある)、ハイサイドトランジスタQ2(以下、「トランジスタQ2」と略記することもある)と、ドライバ部(図1では「DRV」と表記)131,132と、ブートストラップ部14と、電圧検出部15と、誤差検出部16と、PWMコンパレータ17と、基準信号生成部18と、過電流検出部19と、制御部としてのPWM制御部20と、DCバイアス変更部21とを備えている。 The switching power supply device 12 is composed of an IC chip. The switching power supply device 12 includes a low-side transistor Q1 (hereinafter sometimes abbreviated as "transistor Q1"), a high-side transistor Q2 (hereinafter sometimes abbreviated as "transistor Q2"), and a driver section (in FIG. (referred to as "DRV") 131, 132, bootstrap section 14, voltage detection section 15, error detection section 16, PWM comparator 17, reference signal generation section 18, overcurrent detection section 19, control section A PWM control section 20 and a DC bias changing section 21 are provided.

トランジスタQ1、Q2は、NchのパワーMOSFET(metal-oxide semiconductor field-effect transistor;金属酸化膜半導体電界効果トランジスタ)から構成されている。ローサイドトランジスタQ1は、ソースがグランドに接続され、ドレインがスイッチ端子TSWに接続される。ハイサイドトランジスタQ2は、ソースがスイッチ端子TSW及びトランジスタQ1のドレインに接続され、ドレインが入力端子TINに接続されている。入力端子TINには、直流電源3から供給される入力電圧VINが入力されている。 The transistors Q1 and Q2 are composed of Nch power MOSFETs (metal-oxide semiconductor field-effect transistors). The source of the low-side transistor Q1 is connected to ground, and the drain is connected to the switch terminal TSW. The high-side transistor Q2 has a source connected to the switch terminal TSW and the drain of the transistor Q1, and a drain connected to the input terminal TIN. An input voltage VIN supplied from the DC power supply 3 is input to the input terminal TIN.

図2に示すように、トランジスタQ2がオン、トランジスタQ1がオフすると、スイッチ端子TSWからは入力電圧VINが出力される。これに対して、トランジスタQ2がオフ、トランジスタQ1がオンすると、スイッチ端子TSWからはグランド電位0Vが出力される。トランジスタQ1、Q2を交互にオン制御することにより、スイッチ端子TSWからはHレベルが入力電圧VIN、Lレベルが0Vのパルス信号(=パルス状の入力電圧VIN)が出力される。このパルス信号を出力部11に入力してコイルL1と出力コンデンサC1とで平滑化することにより、パルス信号のデューティ・サイクルに応じた出力電圧VOUTを負荷2に供給することができる。 As shown in FIG. 2, when the transistor Q2 is turned on and the transistor Q1 is turned off, the input voltage VIN is output from the switch terminal TSW. On the other hand, when the transistor Q2 is turned off and the transistor Q1 is turned on, a ground potential of 0V is output from the switch terminal TSW. By alternately turning on the transistors Q1 and Q2, the switch terminal TSW outputs a pulse signal (=pulse input voltage VIN) in which the H level is the input voltage VIN and the L level is 0V. By inputting this pulse signal to the output section 11 and smoothing it using the coil L1 and the output capacitor C1, it is possible to supply the load 2 with an output voltage VOUT according to the duty cycle of the pulse signal.

なお、トランジスタQ1、Q2のオンオフ切り替え時には、直流電源3の短絡を防ぐために、トランジスタQ1、Q2の双方がオフするデッドタイムDTが設けられている。デッドタイムDT中は、スイッチ端子TSWの電位は、-0.7V、即ちグランド電位0VからトランジスタQ1の寄生ダイオードの順方向電圧0.7V分、下がった電位となる。 Note that when switching on and off the transistors Q1 and Q2, a dead time DT is provided in which both the transistors Q1 and Q2 are turned off in order to prevent short-circuiting of the DC power supply 3. During the dead time DT, the potential of the switch terminal TSW is -0.7V, that is, a potential lower than the ground potential 0V by 0.7V of the forward voltage of the parasitic diode of the transistor Q1.

ドライバ部131は、図1に示すように、トランジスタQ1のゲートに接続され、トランジスタQ1のオンオフを駆動する回路である。ドライバ部131は、ゲート駆動用電源(図1では「LDO」と表記)141からのゲート駆動電圧VGの供給を受けて動作する。 As shown in FIG. 1, the driver section 131 is a circuit that is connected to the gate of the transistor Q1 and drives the transistor Q1 to turn on and off. The driver section 131 operates upon being supplied with a gate drive voltage VG from a gate drive power source (denoted as "LDO" in FIG. 1) 141.

ドライバ部132は、トランジスタQ2のゲートに接続され、トランジスタQ2のオンオフを駆動する回路である。トランジスタQ2は、オンするとソース電位が入力電圧VINと等しくなる。このため、トランジスタQ2のゲートにトランジスタQ1と同様にゲート駆動電圧VGを供給しても、トランジスタQ2のオンを維持することができない。そこで、ドライバ部132は、後述するブートストラップ部14からの電源供給を受けて動作する。 The driver section 132 is a circuit that is connected to the gate of the transistor Q2 and drives the transistor Q2 to turn on and off. When the transistor Q2 is turned on, the source potential becomes equal to the input voltage VIN. Therefore, even if the gate drive voltage VG is supplied to the gate of the transistor Q2 in the same way as the transistor Q1, the transistor Q2 cannot be kept turned on. Therefore, the driver section 132 operates upon receiving power supply from the bootstrap section 14, which will be described later.

ブートストラップ部14は、ブートストラップコンデンサCBを利用して、スイッチ端子TSWの電位(即ちトランジスタQ2のソース電位)にブートストラップコンデンサCBの両端電圧を加算したブート電圧VBを生成する回路である。ブートストラップコンデンサCBの両端電圧は、ゲート駆動電圧VGとほぼ等しくなる。 The bootstrap unit 14 is a circuit that uses the bootstrap capacitor CB to generate a boot voltage VB that is the sum of the voltage across the bootstrap capacitor CB and the potential of the switch terminal TSW (ie, the source potential of the transistor Q2). The voltage across the bootstrap capacitor CB becomes approximately equal to the gate drive voltage VG.

ブートストラップ部14は、ゲート駆動用電源141と、ダイオードD1とを有している。ゲート駆動用電源141は、入力電圧VINからゲート駆動電圧VGを生成して出力する。ダイオードD1は、アノードにゲート駆動用電源141が接続され、カソードにブート端子TBを介してブートストラップコンデンサCBの一端が接続される。ブートストラップコンデンサCBは、他端がスイッチ端子TSWに接続されている。 The bootstrap section 14 includes a gate driving power source 141 and a diode D1. The gate drive power supply 141 generates and outputs a gate drive voltage VG from the input voltage VIN. The diode D1 has an anode connected to the gate driving power supply 141, and a cathode connected to one end of the bootstrap capacitor CB via the boot terminal TB. The other end of the bootstrap capacitor CB is connected to the switch terminal TSW.

電圧検出部15は、出力電圧VOUTに応じた検出電圧VRを後述する誤差検出部16に対して出力する。電圧検出部15は、抵抗R1、R2を有する。抵抗R1は一端がグランドに接続され、他端が抵抗R2の一端に接続されている。抵抗R2は、他端がフィードバック端子TFBを介して出力部11の出力に接続されている。抵抗R1,R2の接続点には、出力電圧VOUTを抵抗R1、R2で分圧した検出電圧VRが出力される。 The voltage detection section 15 outputs a detection voltage VR corresponding to the output voltage VOUT to an error detection section 16, which will be described later. The voltage detection section 15 includes resistors R1 and R2. One end of the resistor R1 is connected to ground, and the other end is connected to one end of the resistor R2. The other end of the resistor R2 is connected to the output of the output section 11 via the feedback terminal TFB. A detection voltage VR obtained by dividing the output voltage VOUT by the resistors R1 and R2 is output to the connection point between the resistors R1 and R2.

誤差検出部16は、検出電圧VRと基準電圧VREFとの誤差(差分)を増幅した誤差信号VERRをPWMコンパレータ17に出力する。基準電圧VREFは、出力電圧VOUTが目標電圧となったときに電圧検出部15から出力される検出電圧VRと等しくなるように設定されている。 The error detection unit 16 outputs an error signal VERR, which is an amplified error (difference) between the detection voltage VR and the reference voltage VREF, to the PWM comparator 17. The reference voltage VREF is set to be equal to the detection voltage VR output from the voltage detection section 15 when the output voltage VOUT reaches the target voltage.

PWMコンパレータ17は、誤差信号VERRと基準信号VSとを比較し、その比較結果を示す比較信号VCOMを出力する。 The PWM comparator 17 compares the error signal VERR and the reference signal VS, and outputs a comparison signal VCOM indicating the comparison result.

基準信号生成部18は、スロープ補償信号成分、電流信号成分、DCバイアス信号成分を含んだ基準信号VSを生成する。基準信号生成部18は、スロープ補償信号を生成するスロープ補償信号生成部181と、電流信号を生成する電流信号生成部182と、DCバイアス信号を生成するDCバイアス信号生成部183と、スロープ補償信号、電流検出信号、DCバイアス信号を加算した基準信号VSを出力する加算部184とを有している。 The reference signal generation unit 18 generates a reference signal VS including a slope compensation signal component, a current signal component, and a DC bias signal component. The reference signal generation section 18 includes a slope compensation signal generation section 181 that generates a slope compensation signal, a current signal generation section 182 that generates a current signal, a DC bias signal generation section 183 that generates a DC bias signal, and a slope compensation signal generation section 182 that generates a current signal. , a current detection signal, and a DC bias signal to output a reference signal VS.

スロープ補償信号生成部181は、図2に示すように、0Vからパルス信号の1周期にかけて上昇し、1周期が終了すると0Vに戻るノコギリ波状のスロープ補償信号を出力する。 As shown in FIG. 2, the slope compensation signal generation unit 181 outputs a sawtooth slope compensation signal that increases from 0V over one period of the pulse signal and returns to 0V after one period.

電流信号生成部182は、コイルL1に流れるコイル電流ILに応じた電流信号を生成する。電流信号生成部182は、コイルL1と負荷2との間に接続された抵抗R3の両端電圧を電流信号として出力する。詳しく説明すると、電流信号生成部182は、抵抗R3の一端に接続された電流検出端子TSNS1と、抵抗R3の他端に接続された電流検出端子TSNS2とに接続される。電流信号生成部182は、電流検出端子TSNS1、TSNS2の間に発生する電圧を増幅して電流信号として出力する。 The current signal generation unit 182 generates a current signal according to the coil current IL flowing through the coil L1. The current signal generation unit 182 outputs the voltage across the resistor R3 connected between the coil L1 and the load 2 as a current signal. To explain in detail, the current signal generation section 182 is connected to a current detection terminal TSNS1 connected to one end of the resistor R3 and a current detection terminal TSNS2 connected to the other end of the resistor R3. The current signal generation unit 182 amplifies the voltage generated between the current detection terminals TSNS1 and TSNS2 and outputs the amplified voltage as a current signal.

コイル電流ILは、図2に示すように、スイッチ端子TSWから出力されるパルス信号がHレベル(=入力電圧VIN)の間に増加し、スイッチ端子TSWから出力されるパルス信号がLレベル(=0V)の間に減少する。コイル電流ILをIV変換した電流信号も同様に、スイッチ端子TSWから出力されるパルス信号がHレベル(=入力電圧VIN)の間に増加し、スイッチ端子TSWから出力されるパルス信号がLレベル(=0V)の間に減少する。 As shown in FIG. 2, the coil current IL increases while the pulse signal output from the switch terminal TSW is at the H level (=input voltage VIN), and the pulse signal output from the switch terminal TSW increases when the pulse signal is at the L level (=input voltage VIN). 0V). Similarly, the current signal obtained by converting the coil current IL to IV increases while the pulse signal output from the switch terminal TSW increases while the H level (=input voltage VIN), and the pulse signal output from the switch terminal TSW increases during the L level (=input voltage VIN). = 0V).

DCバイアス信号生成部183は、直流電圧であるDCバイアス信号を生成する。加算部184は、図2に示すように、スロープ補償信号、電流信号、DCバイアス信号を加算した基準信号VSを出力とする。このように、基準信号VSに電流信号成分を含めた制御を電流モード制御という。電流モード制御のDC/DCコンバータ1は、位相補償の設計が簡単であり、また、帰還ループの安定性が高いため、負荷過渡応答を高速にできるメリットがある。また、DCバイアス信号は、基準信号VSをPWMコンパレータ17などの動作可能電圧(例えば0.2V以上)とするために基準信号VSに含められる。 The DC bias signal generation section 183 generates a DC bias signal that is a DC voltage. As shown in FIG. 2, the adder 184 outputs a reference signal VS obtained by adding the slope compensation signal, the current signal, and the DC bias signal. Control in which the reference signal VS includes a current signal component in this manner is called current mode control. The current mode controlled DC/DC converter 1 has the advantage of being able to provide a fast load transient response because the phase compensation design is simple and the feedback loop is highly stable. Further, the DC bias signal is included in the reference signal VS in order to set the reference signal VS to a voltage (for example, 0.2 V or higher) at which the PWM comparator 17 and the like can operate.

過電流検出部19は、コイルL1に流れるコイル電流ILに応じた電流検出端子TSNS1と、電流検出端子TSNS2との間に発生する電圧と閾値電圧とを比較し、その比較結果をPWM制御部20に対して出力する。 The overcurrent detection unit 19 compares the voltage generated between the current detection terminal TSNS1 and the current detection terminal TSNS2 according to the coil current IL flowing through the coil L1 with a threshold voltage, and transmits the comparison result to the PWM control unit 20. Output for.

PWM制御部20は、比較信号VCOMに応じたデューティ・サイクルのパルス信号をドライバ部131、132に出力してトランジスタQ1、Q2のオンオフを制御する。本実施形態では、PWM制御部20は、強制PWMモード(以下、「FCM」という)と不連続モード(以下、「DCM」という)との2つのモードに切り替えて動作することができる。 The PWM control section 20 outputs a pulse signal with a duty cycle according to the comparison signal VCOM to the driver sections 131 and 132 to control on/off of the transistors Q1 and Q2. In this embodiment, the PWM control unit 20 can operate by switching between two modes: forced PWM mode (hereinafter referred to as "FCM") and discontinuous mode (hereinafter referred to as "DCM").

次に、FCM、DCMについて説明する前に、負荷2に流れる負荷電流と、コイル電流ILとの関係について説明する。コイル電流ILは、トランジスタQ1、Q2が交互にオンすると負荷電流を中心として増減するリップル電流となる。負荷電流(コイルL1に流れるリップル電流ΔIL(図2参照)の1/2)が多い場合、コイル電流ILは、図2に示すように、トランジスタQ1、Q2が交互にオンすると負荷電流を中心として増減するが、0Aを下回ることなく、コイルL1から出力コンデンサC1に向かう電流が流れ続ける。 Next, before explaining FCM and DCM, the relationship between the load current flowing through the load 2 and the coil current IL will be explained. The coil current IL becomes a ripple current that increases and decreases around the load current when the transistors Q1 and Q2 are turned on alternately. When the load current (1/2 of the ripple current ΔIL (see Figure 2) flowing through the coil L1) is large, the coil current IL will increase around the load current when transistors Q1 and Q2 are turned on alternately, as shown in Figure 2. Although the current increases and decreases, the current continues to flow from the coil L1 to the output capacitor C1 without falling below 0A.

しかしながら、負荷電流(リップル電流ΔILの1/2)が少ない場合、コイル電流ILは、図3に示すように、トランジスタQ1、Q2が交互にオンして減少する際に、0Aを下回り、出力コンデンサC1からコイルL1に向かう逆電流が発生する。 However, when the load current (1/2 of the ripple current ΔIL) is small, the coil current IL falls below 0A as transistors Q1 and Q2 are alternately turned on and decreases, as shown in FIG. 3, and the output capacitor A reverse current flows from C1 to coil L1.

FCMにおいてPWM制御部20は、逆電流が発生してもトランジスタQ1、Q2を交互にオンオフし続ける。これにより、図3に示すように、負荷電流が少ない場合、コイルL1に逆電流が発生する。即ち、FCMは、逆電流の発生を許容し、コイル電流ILが連続的に流れるようにする制御である。 In the FCM, the PWM control unit 20 continues to alternately turn on and off the transistors Q1 and Q2 even if a reverse current occurs. As a result, as shown in FIG. 3, when the load current is small, a reverse current is generated in the coil L1. That is, FCM is a control that allows generation of reverse current and causes coil current IL to flow continuously.

これに対して、DCMにおいてPWM制御部20は、逆電流を検出するとトランジスタQ1をオフする。即ち、トランジスタQ1はあたかもショットキーバリアダイオードように動作する。これにより、図4に示すように、逆電流が発生するとすぐにトランジスタQ1がオフとなり遮断され、コイルL1には逆電流が発生しない。DCMは、負荷電流が少ないときにコイルL1に逆電流が発生せず、コイルL1及びトランジスタQ2での導通損失が発生しないため、効率をよくすることができる。 On the other hand, in the DCM, the PWM control section 20 turns off the transistor Q1 when detecting a reverse current. That is, the transistor Q1 operates as if it were a Schottky barrier diode. As a result, as shown in FIG. 4, as soon as a reverse current is generated, the transistor Q1 is turned off and cut off, and no reverse current is generated in the coil L1. The DCM can improve efficiency because no reverse current is generated in the coil L1 when the load current is small, and no conduction loss occurs in the coil L1 and the transistor Q2.

このFCM、DCMの制御は、外部から切り替えることができる。例えば、スイッチング電源装置12に図示しない切替端子を設けて、切替端子に入力する入力電圧により切り替えることができる。また、スイッチング電源装置12に図示しない通信端子を設けて、通信端子に入力するSPIなどの通信信号によって切り替えることができる。 Control of the FCM and DCM can be switched externally. For example, the switching power supply device 12 can be provided with a switching terminal (not shown), and switching can be performed using an input voltage input to the switching terminal. Further, the switching power supply device 12 is provided with a communication terminal (not shown), and switching can be performed by a communication signal such as SPI input to the communication terminal.

しかしながら、上述した電流モード制御においてDCMを行うと、無負荷から重負荷に変更になった際の負荷過渡応答が悪くなる、という問題があった。従来のDC/DCコンバータ1においては、基準信号VSに含まれるDCバイアス信号成分は常に同じ値に設定されており、このことが原因であることが分かった。 However, when DCM is performed in the above-described current mode control, there is a problem in that the load transient response deteriorates when the load is changed from no load to heavy load. In the conventional DC/DC converter 1, the DC bias signal component included in the reference signal VS is always set to the same value, and this was found to be the cause.

即ち、図3に示すように、FCMでは逆電流が発生するため、DCバイアス信号成分を高めに設定して基準信号VSが動作可能電圧(例えば0.2V以上)となるようにしている。これに対して、DCMでは逆電流が発生していないため、FCMと同じDCバイアス信号成分を設定すると、図4に示すように、基準信号VSが高めに設定される。 That is, as shown in FIG. 3, since a reverse current occurs in the FCM, the DC bias signal component is set high so that the reference signal VS becomes an operable voltage (for example, 0.2 V or more). On the other hand, since no reverse current is generated in the DCM, if the same DC bias signal component as in the FCM is set, the reference signal VS is set to be higher as shown in FIG.

次に、DCバイアス信号成分、基準信号VSが高めに設定されている場合の問題点について図5を参照して説明する。同図に示すように、負荷電流が、無負荷(0A)から重負荷(5A)に変動し、その後、5Aから0Aに変動した場合について考える。負荷電流が0Aの場合、スイッチ端子TSWから出力されるパルス信号がHレベル(入力電圧VIN)となると、すぐに出力電圧VOUTが目標電圧を越えてしまうため、誤差信号VERRが低下し、基準信号VSを下回った状態が多くなる。このため、PWM制御部20は、パルススキップ動作となり、数サイクルに1回だけHレベルのパルス信号をスイッチ端子TSWから出力するように動作する。 Next, a problem when the DC bias signal component and the reference signal VS are set high will be explained with reference to FIG. 5. As shown in the figure, consider a case where the load current changes from no load (0A) to heavy load (5A), and then from 5A to 0A. When the load current is 0A, when the pulse signal output from the switch terminal TSW becomes H level (input voltage VIN), the output voltage VOUT immediately exceeds the target voltage, so the error signal VERR decreases and the reference signal There are many situations where the value is below VS. Therefore, the PWM control unit 20 performs a pulse skip operation and operates to output an H level pulse signal from the switch terminal TSW only once every few cycles.

この状態で負荷電流が増加すると、出力電圧VOUTが低下して目標電圧以下となるため、誤差信号VERRが上昇する。しかしながら、基準信号VSが高めに設定されているため、出力電圧VOUTの低下がある程度進んで、誤差信号VERRが大きく上昇しないと、基準信号VSを超えることができない。このため、負荷電流が無負荷から重負荷に切り替わる際に、出力電圧VOUTが大きく揺れ、過渡応答が悪くなる。 When the load current increases in this state, the output voltage VOUT decreases and becomes below the target voltage, so the error signal VERR increases. However, since the reference signal VS is set high, the error signal VERR cannot exceed the reference signal VS unless the output voltage VOUT decreases to some extent and the error signal VERR increases significantly. For this reason, when the load current switches from no load to heavy load, the output voltage VOUT fluctuates greatly, resulting in poor transient response.

また、負荷電流が重負荷(5A)から無負荷(0A)に変動し、負荷電流が減少すると、出力電圧VOUTが上昇して目標電圧を超えるため、誤差信号VERRが低下する。この場合、大きく上昇した誤差信号VERRが0V付近まで低下しないと、PWM制御部20は、パルススキップ動作に移行することができない。このため、負荷電流が重負荷から無負荷に切り替わる際にも、出力電圧VOUTが大きく揺れ、過渡応答が悪くなる。 Further, when the load current changes from heavy load (5 A) to no load (0 A) and the load current decreases, the output voltage VOUT increases and exceeds the target voltage, so the error signal VERR decreases. In this case, the PWM control section 20 cannot shift to pulse skip operation unless the error signal VERR, which has increased significantly, decreases to around 0V. For this reason, even when the load current is switched from heavy load to no load, the output voltage VOUT fluctuates greatly, resulting in poor transient response.

そこで、本実施形態では、DCバイアス変更部21を設け、DCバイアス変更部21が、DCMにおけるDCバイアス信号成分が、FCMにおけるDCバイアス信号成分よりも低くなるように、基準信号VSに含まれるDCバイアス信号成分を変更する。これにより、DCMにおいて、負荷電流が無負荷から重負荷、重負荷から無負荷に変動する際の誤差信号VERRの変化を小さくして、出力電圧VOUTの揺れを抑え、DCMにおいて負荷過渡応答を改善させることができる。 Therefore, in this embodiment, the DC bias changing section 21 is provided, and the DC bias changing section 21 changes the DC bias signal component included in the reference signal VS so that the DC bias signal component in DCM is lower than the DC bias signal component in FCM. Change the bias signal components. This reduces the change in the error signal VERR when the load current changes from no load to heavy load or from heavy load to no load in DCM, suppresses fluctuations in output voltage VOUT, and improves load transient response in DCM. can be done.

次に、上述した本実施形態の効果について図6を参照して説明する。同図に示すように、負荷電流が無負荷(0A)から重負荷(5A)に変動し、その後、5Aから0Aに変動した場合について考える。負荷電流が0Aとなると、従来のDC/DCコンバータ1と同様に、PWM制御部20は、パルススキップ動作となり、数サイクルに1回だけHレベルのパルス信号をスイッチ端子TSWから出力するように動作する。 Next, the effects of this embodiment described above will be explained with reference to FIG. 6. As shown in the figure, consider a case where the load current changes from no load (0A) to heavy load (5A), and then from 5A to 0A. When the load current becomes 0A, the PWM control unit 20 enters a pulse skip operation, similar to the conventional DC/DC converter 1, and operates to output an H level pulse signal from the switch terminal TSW only once every few cycles. do.

この状態で負荷電流が増加すると、出力電圧VOUTが低下して目標電圧以下となるため、誤差信号VERRが上昇する。基準信号VSが適切に設定されているため、誤差信号VERRが上昇すると、比較的速やかに基準信号VSを超える。このため、負荷電流が無負荷から重負荷に切り替わる際に、出力電圧VOUTが大きく揺れることなく、過渡応答を改善することができる。 When the load current increases in this state, the output voltage VOUT decreases and becomes below the target voltage, so the error signal VERR increases. Since the reference signal VS is appropriately set, when the error signal VERR rises, it exceeds the reference signal VS relatively quickly. Therefore, when the load current switches from no load to heavy load, the output voltage VOUT does not fluctuate greatly, and the transient response can be improved.

また、負荷電流が重負荷(5A)から無負荷(0A)に変動し、負荷電流が減少すると、出力電圧VOUTが上昇して目標電圧を超えるため、誤差信号VERRが低下する。この場合、重負荷時に誤差信号VERRはそれほど上昇していないため、速やかに0V付近まで低下して、PWM制御部20は、パルススキップ動作に移行することができる。このため、DCMにおいて、負荷電流が重負荷から無負荷に切り替わる際にも、出力電圧VOUTが大きく揺れることなく、DCMにおいて負荷過渡応答を改善することができる。 Further, when the load current changes from heavy load (5 A) to no load (0 A) and the load current decreases, the output voltage VOUT increases and exceeds the target voltage, so the error signal VERR decreases. In this case, since the error signal VERR does not rise much during heavy load, it quickly drops to around 0V, and the PWM control unit 20 can shift to pulse skip operation. Therefore, in the DCM, even when the load current is switched from heavy load to no load, the output voltage VOUT does not fluctuate greatly, and the load transient response can be improved in the DCM.

次に、上述したDCバイアス信号成分を変更するための詳細な回路について図7を参照にして説明する。図7は、図1に示すDCバイアス信号生成部183、加算部184の詳細を示す回路図である。加算部184は、電流信号、スロープ補償信号、DCバイアス信号を電圧/電流(V/I)変換するV/I変換回路1841~1843と、カレントミラー回路1844~1846とを備えている。 Next, a detailed circuit for changing the above-mentioned DC bias signal component will be described with reference to FIG. FIG. 7 is a circuit diagram showing details of the DC bias signal generation section 183 and addition section 184 shown in FIG. 1. The adder 184 includes V/I conversion circuits 1841 to 1843 that convert current signals, slope compensation signals, and DC bias signals into voltage/current (V/I), and current mirror circuits 1844 to 1846.

DCバイアス信号生成部183は、直流のDCバイアス信号が可変に設けられている。DCバイアス変更部21は、DCMにおいてDCバイアス信号生成部183から出力されるDCバイアス信号が、FCMにおいてDCバイアス信号生成部183から出力されるDCバイアス信号よりも低くなるように、DCバイアス信号生成部183を制御する。 The DC bias signal generation section 183 is provided with a variable DC bias signal. The DC bias change unit 21 generates a DC bias signal so that the DC bias signal output from the DC bias signal generation unit 183 in DCM is lower than the DC bias signal output from the DC bias signal generation unit 183 in FCM. 183.

第2の電圧/電流変換回路としてのV/I変換回路1841は、電流信号をV/I変換する回路であり、オペアンプOP1と、トランジスタQ4と、第2の抵抗としての抵抗R4とを有する。オペアンプOP1の非反転入力端子に電流信号を供給すると、オペアンプOP1及びトランジスタQ4の働きにより、抵抗R4には電流信号に応じた電流が流れる。 The V/I conversion circuit 1841 as a second voltage/current conversion circuit is a circuit that converts a current signal to V/I, and includes an operational amplifier OP1, a transistor Q4, and a resistor R4 as a second resistor. When a current signal is supplied to the non-inverting input terminal of the operational amplifier OP1, a current corresponding to the current signal flows through the resistor R4 due to the functions of the operational amplifier OP1 and the transistor Q4.

V/I変換回路1842は、スロープ補償信号をV/I変換する回路であり、オペアンプOP2と、トランジスタQ5と、抵抗R5とを有する。オペアンプOP2の非反転入力端子にスロープ補償信号を供給すると、オペアンプOP2及びトランジスタQ5の働きにより、抵抗R5にはスロープ補償信号に応じた電流が流れる。 The V/I conversion circuit 1842 is a circuit that converts the slope compensation signal to V/I, and includes an operational amplifier OP2, a transistor Q5, and a resistor R5. When a slope compensation signal is supplied to the non-inverting input terminal of the operational amplifier OP2, a current corresponding to the slope compensation signal flows through the resistor R5 due to the functions of the operational amplifier OP2 and the transistor Q5.

第1の電圧/電流変換回路としてのV/I変換回路1843は、DCバイアス信号をV/I変換する回路であり、オペアンプOP3と、トランジスタQ6と、第1の抵抗としての抵抗R61、R62と、スイッチSW1とを有する。スイッチSW1は、抵抗R61の両端に接続され、スイッチSW1のオンオフに応じてトランジスタQ6とグランドとの間に接続される抵抗値を変更することができる。 The V/I conversion circuit 1843 as a first voltage/current conversion circuit is a circuit that converts a DC bias signal to V/I, and includes an operational amplifier OP3, a transistor Q6, and resistors R61 and R62 as first resistors. , switch SW1. The switch SW1 is connected to both ends of the resistor R61, and can change the value of the resistance connected between the transistor Q6 and the ground depending on whether the switch SW1 is turned on or off.

詳しく説明すると、スイッチSW1をオフすると、トランジスタQ6とグランドとの間に抵抗R61、R62の双方が接続され、抵抗値が高くなる。スイッチSW1をオンすると、トランジスタQ6とグランドとの間に抵抗R62のみが接続され、抵抗値が低くなる。 To explain in detail, when the switch SW1 is turned off, both the resistors R61 and R62 are connected between the transistor Q6 and the ground, and the resistance value increases. When the switch SW1 is turned on, only the resistor R62 is connected between the transistor Q6 and the ground, and the resistance value becomes low.

また、オペアンプOP3の非反転入力端子にDCバイアス信号を供給すると、オペアンプOP3及びトランジスタQ6の働きにより、抵抗R61、R62の双方又は抵抗R62のみにDCバイアス信号に応じた電流が流れる。 Further, when a DC bias signal is supplied to the non-inverting input terminal of the operational amplifier OP3, a current according to the DC bias signal flows through both the resistors R61 and R62 or only through the resistor R62 due to the functions of the operational amplifier OP3 and the transistor Q6.

第2のカレントミラー回路としてのカレントミラー回路1844は、抵抗R4に流れる電流信号に応じた電流を折り返して第3の抵抗としての抵抗R7に供給する回路である。カレントミラー回路1844は、ゲート・ドレインが接続されたトランジスタQ71と、トランジスタQ72とを有する。トランジスタQ71、Q72は、ゲート同士、ソース同士が接続されている。トランジスタQ72のドレインが、抵抗R7に接続されている。 A current mirror circuit 1844 as a second current mirror circuit is a circuit that returns a current according to a current signal flowing through resistor R4 and supplies it to resistor R7 as a third resistor. The current mirror circuit 1844 includes a transistor Q71 and a transistor Q72 whose gate and drain are connected. The gates and sources of the transistors Q71 and Q72 are connected to each other. The drain of transistor Q72 is connected to resistor R7.

カレントミラー回路1845は、抵抗R5に流れるスロープ補償信号に応じた電流を折り返して抵抗R7に供給する回路である。カレントミラー回路1845は、ゲート・ドレインが接続されたトランジスタQ81と、トランジスタQ82とを有する。トランジスタQ81、Q82は、ゲート同士、ソース同士が接続されている。トランジスタQ82のドレインが、抵抗R7に接続されている。 The current mirror circuit 1845 is a circuit that returns a current according to the slope compensation signal flowing through the resistor R5 and supplies it to the resistor R7. Current mirror circuit 1845 includes a transistor Q81 and a transistor Q82 whose gate and drain are connected. The gates and sources of the transistors Q81 and Q82 are connected to each other. The drain of transistor Q82 is connected to resistor R7.

第1のカレントミラー回路としてのカレントミラー回路1846は、抵抗R61、R62の双方又は抵抗R62に流れるDCバイアス信号に応じた電流を折り返して抵抗R7に供給する回路である。カレントミラー回路1846は、ゲート・ドレインが接続されたトランジスタQ91と、トランジスタQ92,Q93と、スイッチSW2とを有する。トランジスタQ91と、トランジスタQ92,Q93とは、ゲート同士、ソース同士が接続されている。トランジスタQ92、Q93のドレインが、抵抗R7に接続されている。スイッチSW2は、トランジスタQ93のドレインと抵抗R7との間に接続される。スイッチSW2のオンオフに応じてカレントミラー回路1846から抵抗R7に供給する電流を増減することができる。 A current mirror circuit 1846 as a first current mirror circuit is a circuit that returns a current according to a DC bias signal flowing through both resistors R61 and R62 or resistor R62 and supplies it to resistor R7. The current mirror circuit 1846 includes a transistor Q91 whose gate and drain are connected, transistors Q92 and Q93, and a switch SW2. The gates and sources of the transistor Q91 and the transistors Q92 and Q93 are connected to each other. The drains of transistors Q92 and Q93 are connected to resistor R7. Switch SW2 is connected between the drain of transistor Q93 and resistor R7. The current supplied from the current mirror circuit 1846 to the resistor R7 can be increased or decreased depending on whether the switch SW2 is turned on or off.

以上の構成により、抵抗R7には電流信号に応じた電流、スロープ補償信号に応じた電流、DCバイアス信号に応じた電流を加算した電流が流れる。よって、抵抗R7には、電流信号、スロープ補償信号、DCバイアス信号を加算した基準信号VSが発生し、その基準信号VSをPWMコンパレータ17の反転入力に供給している。 With the above configuration, a current that is the sum of a current according to the current signal, a current according to the slope compensation signal, and a current according to the DC bias signal flows through the resistor R7. Therefore, a reference signal VS, which is a sum of the current signal, slope compensation signal, and DC bias signal, is generated in the resistor R7, and the reference signal VS is supplied to the inverting input of the PWM comparator 17.

上記DCバイアス変更部21は、DCMにおいてV/I変換回路1843のスイッチSW1をオフし、FCMにおいてV/I変換回路1843のスイッチSW1をオンする。これにより、DCMにおいて抵抗R61、R62に流れる電流が少なくなり、FCMにおいて抵抗R62に流れる電流が多くなり、DCMにおけるDCバイアス信号成分が、FCMにおけるDCバイアス信号成分よりも低くなる。 The DC bias changing unit 21 turns off the switch SW1 of the V/I conversion circuit 1843 in DCM, and turns on the switch SW1 of the V/I conversion circuit 1843 in FCM. As a result, the current flowing through the resistors R61 and R62 in the DCM decreases, and the current flowing through the resistor R62 in the FCM increases, so that the DC bias signal component in the DCM becomes lower than the DC bias signal component in the FCM.

また、上記DCバイアス変更部21は、DCMにおいてカレントミラー回路1846のスイッチSW2をオフし、FCMにおいてカレントミラー回路1846のスイッチSW2をオンする。これにより、DCMにおいてカレントミラー回路1846が折り返す電流が少なくなり、FCMにおいてカレントミラー回路1846が折り返す電流が多くなり、DCMにおけるDCバイアス信号成分が、FCMにおけるDCバイアス信号成分よりも低くなる。 Further, the DC bias changing unit 21 turns off the switch SW2 of the current mirror circuit 1846 in DCM, and turns on the switch SW2 of the current mirror circuit 1846 in FCM. As a result, the current mirrored by the current mirror circuit 1846 in the DCM decreases, the current mirrored by the current mirror circuit 1846 in the FCM increases, and the DC bias signal component in the DCM becomes lower than the DC bias signal component in the FCM.

なお、図7に示す例では、DCバイアス変更部21は、DCバイアス信号生成部183が生成するDCバイアス信号の変更と、スイッチSW1のオンオフと、スイッチSW2のオンオフと、の3つを実行して、DCバイアス信号成分を変更していたが、これに限ったものではない。3つのうち何れか1つ、又は、何れか2つを実行させてDCバイアス信号成分を変更するようにしてもよい。 In the example shown in FIG. 7, the DC bias changing unit 21 executes three things: changing the DC bias signal generated by the DC bias signal generating unit 183, turning on/off the switch SW1, and turning on/off the switch SW2. Although the DC bias signal component is changed in this case, the present invention is not limited to this. Any one or any two of the three may be executed to change the DC bias signal component.

次に、上述したDCバイアス信号を変更するための別の回路について図8を参照にして説明する。図8は、図1に示す電流信号生成部182の詳細を示す回路である。電流信号生成部182は、抵抗R81~R84及びオペアンプOP4を有する計装アンプから構成され、電流検出端子TSNS1、TSNS2間の電圧を増幅した電流信号を出力する。 Next, another circuit for changing the above-mentioned DC bias signal will be explained with reference to FIG. FIG. 8 is a circuit showing details of the current signal generation section 182 shown in FIG. 1. The current signal generation section 182 is composed of an instrumentation amplifier having resistors R81 to R84 and an operational amplifier OP4, and outputs a current signal obtained by amplifying the voltage between the current detection terminals TSNS1 and TSNS2.

オペアンプOP4の反転入力端子には抵抗R81を介して電流検出端子TSNS1が接続されている。オペアンプOP4の非反転入力端子には抵抗R82を介して電流検出端子TSNS2が接続されている。オペアンプOP4の反転入力端子は抵抗R83を介して出力に接続されている。オペアンプOP4の非反転入力端子は抵抗R84を介して基準電源1821に接続されている。電流検出端子TSNS1、TSNS2間に発生する電圧をVIL、基準電源1821が発生する基準電圧をVREF2とすると、電流信号は下記の式(1)で表される。 A current detection terminal TSNS1 is connected to the inverting input terminal of the operational amplifier OP4 via a resistor R81. A current detection terminal TSNS2 is connected to the non-inverting input terminal of the operational amplifier OP4 via a resistor R82. The inverting input terminal of the operational amplifier OP4 is connected to the output via a resistor R83. A non-inverting input terminal of operational amplifier OP4 is connected to reference power supply 1821 via resistor R84. Assuming that the voltage generated between the current detection terminals TSNS1 and TSNS2 is VIL, and the reference voltage generated by the reference power supply 1821 is VREF2, the current signal is expressed by the following equation (1).

電流信号=VREF2+ゲイン×VIL …(1) Current signal = VREF2 + gain × VIL … (1)

ゲインは抵抗R81~R84によって設定される。式(1)により基準電圧VREF2を増減することにより、電流信号の直流成分を増減することができ、これによりDCバイアス信号を変更できることが分かる。 The gain is set by resistors R81 to R84. It can be seen that by increasing or decreasing the reference voltage VREF2 according to equation (1), the DC component of the current signal can be increased or decreased, and thereby the DC bias signal can be changed.

そこで、本実施形態では、DCバイアス変更部21は、DCMにおける基準電圧VREF2を、FCMにおける基準電圧VREFよりも低く設定して、DCMにおけるDCバイアス信号成分を、FCMにおけるDCバイアス信号成分よりも低く設定する。 Therefore, in the present embodiment, the DC bias changing unit 21 sets the reference voltage VREF2 in the DCM lower than the reference voltage VREF in the FCM, so that the DC bias signal component in the DCM is lower than the DC bias signal component in the FCM. Set.

なお、上述した第1実施形態では、図7に示すDCバイアス信号生成部183、加算部184によるDCバイアス信号の変更に加えて、図8に示す電流信号生成部182によるDCバイアス信号の変更を行っているが、これに限ったものではない。DCバイアス信号生成部183、加算部184によるDCバイアス信号の変更、電流信号生成部182によるDCバイアス信号の変更の何れか一方のみを行うようにしてもよい。 In addition, in the first embodiment described above, in addition to changing the DC bias signal by the DC bias signal generation section 183 and addition section 184 shown in FIG. 7, the DC bias signal is changed by the current signal generation section 182 shown in FIG. We are doing this, but it is not limited to this. The DC bias signal generation section 183 and the addition section 184 may change the DC bias signal, or the current signal generation section 182 may change the DC bias signal.

(第2実施形態)
次に、第2実施形態におけるDC/DCコンバータ1について説明する。上述した第1実施形態では、DCバイアス変更部21は、DCMか、FCMかに応じてDCバイアス信号を変更していたが、これに限ったものではない。DCバイアス変更部21は、コイル電流ILのリップル電流ΔILの大きさに応じてDCバイアス信号を変更するようにしてもよい。具体的には、DCバイアス変更部21は、リップル電流ΔILが大きくなるに従ってDCバイアス信号成分が高くなるように、DCバイアス信号成分を変更する。
(Second embodiment)
Next, a DC/DC converter 1 in a second embodiment will be explained. In the first embodiment described above, the DC bias changing unit 21 changes the DC bias signal depending on whether it is DCM or FCM, but the present invention is not limited to this. The DC bias changing unit 21 may change the DC bias signal depending on the magnitude of the ripple current ΔIL of the coil current IL. Specifically, the DC bias changing unit 21 changes the DC bias signal component so that the DC bias signal component becomes higher as the ripple current ΔIL becomes larger.

上述したように負荷電流がリップル電流ΔILの1/2以下になるとコイルL1に逆電流が発生する。このため、リップル電流ΔILが大きいほど逆電流が発生しやすく、コイル電流ILが0を下回りやすい。上述したように、リップル電流ΔILが大きくなるに従って、DCバイアス信号成分が高く設定されているので、コイル電流ILがマイナスとなっても基準信号VSが動作可能電圧となるようなDCバイアス信号に設定することができる。 As described above, when the load current becomes 1/2 or less of the ripple current ΔIL, a reverse current is generated in the coil L1. Therefore, the larger the ripple current ΔIL is, the more likely a reverse current will occur, and the more likely the coil current IL will be below zero. As mentioned above, as the ripple current ΔIL increases, the DC bias signal component is set higher, so even if the coil current IL becomes negative, the DC bias signal is set so that the reference signal VS becomes an operable voltage. can do.

一方、リップル電流ΔILが小さいほど逆電流が発生しにくく、コイル電流ILが0を下回りにくい。上述したように、リップル電流ΔILが小さくなるに従って、DCバイアス信号成分が低く設定されるので、DCMにおける負荷電流の変動時の負荷過渡応答を改善することができる。 On the other hand, the smaller the ripple current ΔIL is, the less likely a reverse current will occur and the less likely the coil current IL will be below zero. As described above, as the ripple current ΔIL becomes smaller, the DC bias signal component is set lower, so that the load transient response when the load current fluctuates in the DCM can be improved.

なお、本発明は、上述した実施形態に限定されるものではなく、適宜、変形、改良、等が可能である。その他、上述した実施形態における各構成要素の材質、形状、寸法、数、配置箇所、等は本発明を達成できるものであれば任意であり、限定されない。 Note that the present invention is not limited to the embodiments described above, and can be modified, improved, etc. as appropriate. In addition, the material, shape, size, number, arrangement location, etc. of each component in the above-described embodiments are arbitrary as long as the present invention can be achieved, and are not limited.

上述した実施形態によれば、ハイサイドトランジスタQ2をNchのトランジスタから構成し、ブートストラップ部14を用いてハイサイドトランジスタQ2をオンオフしていたが、これに限ったものではない。ハイサイドトランジスタQ2をPchのトランジスタから構成し、ブートストラップ部14は設けなくてもよい。 According to the embodiment described above, the high-side transistor Q2 is configured from an Nch transistor, and the bootstrap section 14 is used to turn on and off the high-side transistor Q2, but the present invention is not limited to this. The high-side transistor Q2 may be configured from a Pch transistor, and the bootstrap section 14 may not be provided.

上述した実施形態によれば、基準信号VSにはスロープ補償信号成分が含まれていたが、これに限ったものではない。基準信号VSには少なくともDCバイアス信号成分と、電流信号成分とが含まれていればよく、スロープ補償信号成分が含まれていなくてもよい。 According to the embodiments described above, the reference signal VS includes a slope compensation signal component, but the present invention is not limited to this. The reference signal VS only needs to contain at least a DC bias signal component and a current signal component, and does not need to contain a slope compensation signal component.

上述した実施形態によれば、出力部11は降圧型から構成されていたが、これに限ったものではない。出力部11は入力電圧VINを昇圧変換する昇圧型から構成されていてもよい。 According to the embodiment described above, the output section 11 is configured of a step-down type, but the output section 11 is not limited to this. The output section 11 may be configured as a step-up type converter that converts the input voltage VIN into a step-up type.

11 出力部
12 スイッチング電源装置
16 誤差検出部
17 PWMコンパレータ
18 基準信号生成部
20 PWM制御部(制御部)
21 DCバイアス変更部
182 電流信号生成部
183 DCバイアス信号生成部
184 加算部
1841 V/I変換回路(第2の電圧/電流変換回路)
1843 V/I変換回路(第1の電圧/電流変換回路)
1844 カレントミラー回路(第2のカレントミラー回路)
1846 カレントミラー回路(第1のカレントミラー回路)
IL コイル電流
L1 コイル
R4 抵抗(第2の抵抗)
R61、R62 抵抗(第1の抵抗)
R7 抵抗(第3の抵抗)
Q1 ローサイドトランジスタ
Q2 ハイサイドトランジスタ
VCOM 比較信号
VERR 誤差信号
VREF2 基準電圧
VS 基準信号
11 Output section 12 Switching power supply device 16 Error detection section 17 PWM comparator 18 Reference signal generation section 20 PWM control section (control section)
21 DC bias changing section 182 Current signal generating section 183 DC bias signal generating section 184 Adding section 1841 V/I conversion circuit (second voltage/current conversion circuit)
1843 V/I conversion circuit (first voltage/current conversion circuit)
1844 Current mirror circuit (second current mirror circuit)
1846 Current mirror circuit (first current mirror circuit)
IL Coil current L1 Coil R4 Resistance (second resistance)
R61, R62 resistance (first resistance)
R7 resistance (third resistance)
Q1 Low-side transistor Q2 High-side transistor VCOM Comparison signal VERR Error signal VREF2 Reference voltage VS Reference signal

Claims (7)

入力電圧を変換した出力電圧を出力する出力部を制御するスイッチング電源装置であって、
互いに直列接続されたローサイドトランジスタ及びハイサイドトランジスタと、
前記出力電圧と目標電圧との誤差に応じた誤差信号を出力する誤差検出部と、
DCバイアス信号成分と、前記出力部が有するコイルに流れるコイル電流に応じた電流信号成分とを含む基準信号を生成する基準信号生成部と、
前記基準信号と前記誤差信号とを比較した比較信号を出力するPWMコンパレータと、
前記比較信号に応じたデューティ・サイクルで前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンして、前記出力部を制御する制御部とを備え、
前記基準信号に含まれる前記DCバイアス信号成分が可変に設けられている、
スイッチング電源装置。
A switching power supply device that controls an output section that outputs an output voltage obtained by converting an input voltage,
a low-side transistor and a high-side transistor connected in series with each other;
an error detection unit that outputs an error signal according to the error between the output voltage and the target voltage;
a reference signal generation unit that generates a reference signal including a DC bias signal component and a current signal component corresponding to a coil current flowing through a coil included in the output unit;
a PWM comparator that outputs a comparison signal comparing the reference signal and the error signal;
a control unit that controls the output unit by alternately turning on the low-side transistor and the high-side transistor with a duty cycle according to the comparison signal,
the DC bias signal component included in the reference signal is variably provided;
Switching power supply.
請求項1に記載のスイッチング電源装置において、
前記制御部は、前記コイルに逆電流が流れると、前記ローサイドトランジスタをオフする不連続モードと、前記コイルに前記逆電流が流れても前記ローサイドトランジスタ及び前記ハイサイドトランジスタを交互にオンし続ける強制PWM制御モードとに切り替え可能に設けられ、
前記不連続モードにおける前記DCバイアス信号成分が、前記強制PWM制御モードにおける前記DCバイアス信号成分よりも低くなるように、前記DCバイアス信号成分を変更するDCバイアス変更部を備えた、
スイッチング電源装置。
The switching power supply device according to claim 1,
The control unit operates in a discontinuous mode in which the low-side transistor is turned off when a reverse current flows through the coil, and in a forced mode in which the low-side transistor and the high-side transistor are alternately kept on even when the reverse current flows in the coil. It is provided so that it can be switched to PWM control mode,
comprising a DC bias changing unit that changes the DC bias signal component so that the DC bias signal component in the discontinuous mode is lower than the DC bias signal component in the forced PWM control mode;
Switching power supply.
請求項1に記載のスイッチング電源装置において、
前記コイル電流のリップル電流が大きくなるに従って前記DCバイアス信号成分が高くなるように、前記DCバイアス信号成分を変更するDCバイアス変更部を備えた、
スイッチング電源装置。
The switching power supply device according to claim 1,
comprising a DC bias changing unit that changes the DC bias signal component so that the DC bias signal component increases as the ripple current of the coil current increases;
Switching power supply.
請求項1~3の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記DCバイアス信号生成部は、前記DCバイアス信号が可変に設けられる、
スイッチング電源装置。
In the switching power supply device according to any one of claims 1 to 3,
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The DC bias signal generation section is configured to variably provide the DC bias signal.
Switching power supply.
請求項1~3の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記DCバイアス信号に応じた電流が流れる第1の抵抗を有する第1の電圧/電流変換回路と、前記電流信号に応じた電流が流れる第2の抵抗を有する第2の電圧/電流変換回路と、前記第1の抵抗に流れる電流を折り返して第3の抵抗に供給する第1のカレントミラー回路と、前記第2の抵抗に流れる電流を折り返して前記第3の抵抗に供給する第2のカレントミラー回路とを有し、
前記第1の抵抗の抵抗値が可変に設けられる、
スイッチング電源装置。
In the switching power supply device according to any one of claims 1 to 3,
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The adding section includes a first voltage/current conversion circuit having a first resistor through which a current according to the DC bias signal flows, and a second voltage/current converting circuit having a second resistor through which a current according to the current signal flows. /a current conversion circuit; a first current mirror circuit that folds back the current flowing through the first resistor and supplies the current to the third resistor; and a first current mirror circuit that folds back the current flowing through the second resistor and supplies the current to the third resistor. a second current mirror circuit,
The resistance value of the first resistor is set to be variable.
Switching power supply.
請求項1~3の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記加算部は、前記DCバイアス信号に応じた電流が流れる第1の抵抗を有する第1の電圧/電流変換回路と、前記電流信号に応じた電流が流れる第2の抵抗を有する第2の電圧/電流変換回路と、前記第1の抵抗に流れる電流を折り返して第3の抵抗に供給する第1のカレントミラー回路と、前記第2の抵抗に流れる電流を折り返して前記第3の抵抗に供給する第2のカレントミラー回路とを有し、
前記第1のカレントミラー回路は、前記第3の抵抗に折り返す電流が可変に設けられる、
スイッチング電源装置。
In the switching power supply device according to any one of claims 1 to 3,
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The adding section includes a first voltage/current conversion circuit having a first resistor through which a current according to the DC bias signal flows, and a second voltage/current converting circuit having a second resistor through which a current according to the current signal flows. /a current conversion circuit; a first current mirror circuit that folds back the current flowing through the first resistor and supplies the current to the third resistor; and a first current mirror circuit that folds back the current flowing through the second resistor and supplies the current to the third resistor. a second current mirror circuit,
The first current mirror circuit is configured to variably provide a current that is reflected back to the third resistor.
Switching power supply.
請求項1~3の何れか1項に記載のスイッチング電源装置において、
前記基準信号生成部は、DCバイアス信号を生成するDCバイアス信号生成部と、電流信号を生成する電流信号生成部と、前記DCバイアス信号及び前記電流信号を加算して前記基準信号を生成する加算部とを有し、
前記電流信号生成部は、前記コイルに流れる電流に応じた電圧値を増幅する計装アンプを有し、前記計装アンプに供給する基準電圧が可変に設けられる、
スイッチング電源装置。
In the switching power supply device according to any one of claims 1 to 3,
The reference signal generation unit includes a DC bias signal generation unit that generates a DC bias signal, a current signal generation unit that generates a current signal, and an addition unit that adds the DC bias signal and the current signal to generate the reference signal. and has a
The current signal generation unit includes an instrumentation amplifier that amplifies a voltage value according to the current flowing through the coil, and a reference voltage supplied to the instrumentation amplifier is variably provided.
Switching power supply.
JP2022053814A 2022-03-29 2022-03-29 Switching power supply device Pending JP2023146577A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022053814A JP2023146577A (en) 2022-03-29 2022-03-29 Switching power supply device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022053814A JP2023146577A (en) 2022-03-29 2022-03-29 Switching power supply device

Publications (1)

Publication Number Publication Date
JP2023146577A true JP2023146577A (en) 2023-10-12

Family

ID=88286610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022053814A Pending JP2023146577A (en) 2022-03-29 2022-03-29 Switching power supply device

Country Status (1)

Country Link
JP (1) JP2023146577A (en)

Similar Documents

Publication Publication Date Title
US7737668B2 (en) Buck-boost switching regulator
JP5326421B2 (en) Abnormal current prevention circuit for DC-DC converter
US11509223B2 (en) Switched-mode power supply with bypass mode
US7733068B2 (en) DC-DC converter
US7570033B1 (en) Apparatus and method for PWM buck-or-boost converter with smooth transition between modes
US9602001B1 (en) Buck converter with a variable-gain feedback circuit for transient responses optimization
JP2835299B2 (en) Self-excited DC-DC converter
US10826392B2 (en) Voltage regulator with an adaptive off-time generator
JP2003319645A (en) Dc-dc converter
JP6248680B2 (en) Synchronous rectifier converter and control method of synchronous rectifier converter
JP2022146584A (en) Step-down dc/dc converter, controller for the same, and control method of the same, and electronic apparatus
US20030210022A1 (en) Electric power supply unit having improved output voltage response
US10468989B2 (en) Switching regulator including a clamp circuit
JP4548100B2 (en) DC-DC converter
JP5510572B2 (en) Abnormal current prevention circuit for DC-DC converter
US20090153115A1 (en) DC-DC converter drive circuit which has step up mode and step down mode
US20240146197A1 (en) Buck-boost converter and control method therefor
JP2007135287A (en) Dc-dc converter
WO2023103900A1 (en) Feedback circuit with adjustable loop gain for boost converter
US20220407419A1 (en) Control circuit of boost dc-dc converter, power supply circuit, and electronic device
WO2020076499A1 (en) Integrated circuits with current limit clamps and skip clamps
JP2023146577A (en) Switching power supply device
JP2003274648A (en) Switching power unit
US20130257400A1 (en) Current control for dc-dc converter
JP6514175B2 (en) Switching power supply