JP2023144746A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2023144746A
JP2023144746A JP2022051872A JP2022051872A JP2023144746A JP 2023144746 A JP2023144746 A JP 2023144746A JP 2022051872 A JP2022051872 A JP 2022051872A JP 2022051872 A JP2022051872 A JP 2022051872A JP 2023144746 A JP2023144746 A JP 2023144746A
Authority
JP
Japan
Prior art keywords
image signal
pixel group
image
saturation
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022051872A
Other languages
English (en)
Inventor
浩 近藤
Hiroshi Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2022051872A priority Critical patent/JP2023144746A/ja
Publication of JP2023144746A publication Critical patent/JP2023144746A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)

Abstract

【課題】 評価値取得用出力チャンネルにおける暗部のAF/AE精度が悪化する。【解決手段】 複数の画素からなる第1の画素群と第2の画素群とを含む画素部と、前記第1の画素群から得られる画像信号を出力する第1の出力チャンネルと、前記第2の画素群から得られる画像信号を出力する第2の出力チャンネルと、第1の出力チャンネルあるいは第2の出力チャンネルを介して各々読み出された第1の画像あるいは第2の画像から得られる評価値から第2の画像の飽和状態を判定し、飽和判定結果に応じて第2の画像の飽和を回避するように第2の出力チャンネルの蓄積時間及び読み出し回数を決定する。【選択図】 図1

Description

本発明は、撮像装置に関するものである。
デジタルカメラ等に代表される撮像装置では、撮影したい被写体の画角・明るさ等を予め確認するために撮像素子から連続して読み出した画像を処理し、LCDパネル等の表示装置に出力するライブビュー(LV)表示を行うのが一般的になっている。LV表示される輝度については通常静止画撮影時と同じになるように自動露出(AE)が行われる。これにより、ユーザの意図通りのイメージで撮影動作を行うことができる。
例えば、AE結果に対して少し暗めの露出設定にしたいのであれば、露出補正でマイナス2段の設定を行うことで、LV表示も適正露出から2段程度暗い露出に変化して表示されるようになる。
このように、敢えてアンダー露出での撮影を行う際に、レリーズ釦を半押ししてオートフォーカス(AF)動作を始める際、LV表示画像が一瞬明るくなることがある。これはAF精度を確保するために撮像素子から得られる信号量を増やすような制御が行われるためである。すなわち、LV表示用に撮像素子から読み出した画像を元にAF用の評価値を得る撮像面AFを行う場合に、AF・AE精度低下防止のため電荷蓄積時間を延ばしているためにこのような現象が起きる。
このようなLV表示輝度を大きく変えることなくAFやAEを行うためには、LV表示用画像とは別の画像から評価値を取得すれば良い。特開2020―80512号広報では、LV表示に使用しない画素を使ってAF・AE評価値取得用画像を取得することにより、LV表示を停止させることなく、同時にフリッカ検知を行う撮像装置が提案されている。これを応用することで、LV表示輝度を変更せずに、AF・AE精度低下も防ぐことができる。
また、特開2016-92692号広報では、画像生成用行と評価値取得用行が交互に配置されており、焦点検出行にある画素が飽和して電荷が画像生成用行に漏れ出さないような制御を行っている。
特開2020―80512号公報 特開2016―92692号公報
しかし、特許文献1のようにLV表示に使用しない画素を使ってAF評価値を得る際に蓄積時間を延ばしていくと、あるところで画素飽和が発生してしまう。これにより正しいAF・AE評価値が得られないだけでなく、飽和した画素の電荷が隣接する行の画素に漏れ出す電荷漏れが起きる可能性がある。この電荷漏れによりLV表示画像の表示画質が劣化してしまうという問題があった。
また、特許文献2の構成では、画像生成用行のリセットを行うタイミングで隣接する焦点検出行もリセット動作させることにより、焦点検出行から画像生成用行への電荷の漏れ込みを防止しているが、撮像素子そのものにリセット動作の特別な構成が必要になる。
本発明は上述した課題に鑑みてなされたものであり、その目的は撮像素子の物理的に隣接している行を不連続に選択して読み出すことによって起こる画質劣化を低減しつつ、AF・AEの精度維持が可能な撮像装置を提供することである。
本発明の撮像装置は、第1の画素群および前記第1の画素群と異なる第2の画素群を含む画素部と、前記第1の画素群から得られる第1の画像信号を出力する第1の出力チャンネルと、前記第2の画素群から得られる第2の画像信号を出力する第2の出力チャンネルと、前記第1の画像信号あるいは前記第2の画像信号から得られる評価値から前記第2の画像信号の飽和状態を判定する飽和判定手段と、前記飽和判定手段により判定された飽和判定の結果に応じて、前記第2の画像信号の飽和を回避するように前記第2の画像信号の蓄積時間及び読み出し回数を決定するように制御する制御手段と、を有することを特徴とする。
本発明によれば、撮像素子の物理的に隣接している行を不連続に選択して読み出すことによって起こる画質劣化を低減しつつ、AF・AEの精度維持が可能な撮像装置を提供することが可能となる。
本発明の実施例における撮像装置の概要図。 本発明の実施例における撮像素子の画素配列図。 本発明の実施例における撮像素子のLV読み出し行模式図。 本発明の実施例における撮像素子のLV読み出し行・評価値読み出し行模式図。 本発明の実施例におけるAF動作時のタイミングチャート。 本発明の実施例におけるLV表示時のフローチャート。
(実施例)
図1は、本発明の実施例における撮像装置の概要を示したものである。
図1において、レンズ部101は、レンズ駆動部102によって駆動され、ズーム、フォーカス等の制御が行われる。メカニカルシャッタ(メカシャッタと表記)103、絞り104は、メカニカルシャッタ・絞り駆動部(シャッタ・絞り駆動部と表記)105によって駆動制御される。全体制御演算部109は、撮像装置全体の制御と各種演算を行う中枢部である。
レンズ部101を通った被写体像は、絞り104にて適切な光量に調整され、撮像素子106の撮像面に結像される。撮像素子106上の撮像面に結像した被写体像は、画素201にて光電変換され、さらにゲイン調整、アナログ信号からデジタル信号への変換を行うA/D変換が行われる。そして、R、Gr、Gb、Bの信号として取り込まれ、撮像信号処理回路107に送られる。
撮像信号処理回路107は、撮像素子106の出力信号を処理する。撮像信号処理回路107では、撮像した画像信号を用いて所定の演算処理が行われ、得られた演算結果に基づいて全体制御演算部109が露光制御、測距制御を行う。本実施例においては、撮像素子106から得られる画素データから画素飽和が発生しそうな状態か否かを判定する飽和判定回路が撮像信号処理回路107に包含されている。
これにより、TTL(スルー・ザ・レンズ)方式のAE(自動露出)処理、EF(フラッシュ自動調光発光)処理が行われる。AE処理によって撮像素子106に与えるVD信号期間を長くしたり短くしたりすることで、フレームレートを変更することが可能である。
また、撮像信号処理回路107では、撮像された画像信号を用いて所定の演算処理を行い、得られた演算結果に基づいてTTL方式のAWB(オートホワイトバランス)処理が行われる。さらに、撮像信号処理回路107では、撮像素子106のキズ画素補正やシェーディング処理を実施し、現像処理を行う。現像処理では、ノイズを軽減するローパスフィルタ処理や被写体のボケを補正するシャープネス補正、画像のコントラストを調整するコントラスト補正、偽色を補正する偽色補正などを実施する。
メモリ部108は、画像信号を一時的に記憶する。記録媒体制御インターフェース部(記録媒体制御I/F部と表記)110では、記録媒体112に画像信号を記録し、または記録媒体112から画像信号を読み出す。
表示部111は、画像信号の表示を行う。表示部111は、EVF(Electronic View Finder)とLCD(Liquid Crystal Display)の2種類から構成されている。
記録媒体112は、半導体メモリ等の着脱可能記憶媒体であり、記録媒体制御I/F部110により画像信号の記録または読み出しが行われる。
外部インターフェース部113(外部I/F部と表記)は、外部コンピュータ等と通信を行うためのインターフェースである。メモリ部114は、全体制御演算部109での演算結果を記憶する。
操作部115には、ユーザが撮像装置の設定を行うメニューボタンや撮影した画像を確認するための再生ボタンなどの操作部材などが設けられている。操作部115にてユーザが設定した撮像装置の駆動条件に関する情報は、全体制御演算部109に送られ、これらの情報に基づいて撮像装置全体の制御が行われる。
なお、本実施形態において、撮像信号処理回路107と全体制御演算部109は、別の構成としているがこれに限られるものではなく、CPUを含む同じ回路上で構成してもよい。
図2は、本実施形態における撮像素子106の構成例を示す図である。図2に示す例では、撮像素子106は、第1の半導体基板(撮像層)20と、第2の半導体基板(回路層)21を備える。第2の半導体基板21上に第1の半導体基板20が積層された構造である。
第1の半導体基板20には、複数の画素部201が2次元アレイ状(マトリックス状)に配置されており、光の入射側に配置される。つまり、第1の半導体基板20は、被写体からの光を受光する入射側に位置している。各画素部201は、水平方向(行方向)において転送信号線203、リセット信号線204、および行選択信号線205に接続され、垂直方向(列方向)において垂直出力線202に接続される。なお、垂直出力線202は、各々、読み出し行単位に応じて接続先が異なる。
第2の半導体基板21には、カラムADCブロック211、行走査回路212、列走査回路213、タイミング制御回路214等の画素駆動回路と、切り替え部216、フレームメモリ217、素子内演算部218、P/S変換部219が形成されている。
このように撮像素子106は、第1の半導体基板20に複数の画素部201が形成され、第2の半導体基板21に画素駆動回路やメモリ回路や演算回路等が形成されている。撮像素子106の撮像層と回路層とで製造プロセスを分けることができるので、回路層における配線の細線化、高密度化による高速化、小型化、および高機能化を図ることができる。なお、第2の半導体基板21の一部の回路を第1の半導体基板20に設けるようにしてもよい。
カラムADCブロック211は、複数の画素部201に接続された垂直出力線202から出力される信号に対し、アナログ/デジタル(A/D)変換した信号を出力する。ここで、カラムADCブロック211においてデジタル変換に用いる際の変換ゲインによって信号増幅を行ってもよいし、デジタル変換した後に不図示のデジタルゲイン回路にて信号増幅を行ってもよい。
行走査回路212は、転送信号線203、リセット信号線204、行選択信号線205を介して各画素部201に接続される。複数の列走査回路213は、水平信号線215-a,215-bに接続される。タイミング制御回路214は、カラムADCブロック211、列走査回路213にそれぞれタイミング制御信号を出力し、それらの制御を行う。
切り替え部216は、出力チャンネルごとに設けられた水平信号線215-aと215-bによる各信号を切り替えて、水平信号線215-aと215-bから出力される画像信号を、順次にフレームメモリ217と素子内演算部218へ選択的に出力する。フレームメモリ217は、水平信号線215-aと215-bから出力された画像信号を一時的に記憶する。
素子内演算部218は、撮像素子106内での露出制御の演算等を行う。素子内演算部218は、全体制御演算部509から目標輝度値を受信し、切り替え部216が出力した信号と受信した目標輝度値とに基づいて、画素部201の蓄積時間とその出力信号に対するゲインとを演算する。
パラレル/シリアル変換部(以下、P/S変換部と表記する)219は、素子内演算部218で処理された画像情報に対し、タイミング制御回路214によるタイミング制御信号に合わせてパラレル/シリアル変換を行う。そして、シリアルに変換された画像情報を撮像素子106の外部の撮像信号処理回路107へ出力する。
次に図3を参照して、撮像素子106の撮影待機中のLV表示用画像信号の読み出し動作と、評価値取得用画像信号の読み出し動作について説明する。図3は、撮像素子106における画素部201の配列の一部を示しており、各添字は画素部201の各々に設けられたカラーフィルタの色を示している(R:Red、Gr/Gb:Green、B:Blue)。
また、図3は画素部201の配列と共にLV表示用画像信号の読み出し動作において、いずれの行の信号を読み出しの対象とするのかを示している。実際の撮像素子106では、画素数相当分の画素部201が設けられているが、ここでは説明のために2列、15行分のみ記載している。
LV表示用画像信号の読み出し動作とは、表示部111に含まれるLCDやEVFに表示するための画像信号を連続して読み出す動作を指し、ユーザによる画角の決定や露出条件等の撮影条件の決定のために供されるものである。つまり、記録媒体112等に保存されるものではなく、かつ撮像素子106に含まれる画素部201の数よりも背面液晶等の画素数は少ないため、すべての画素部201から画像信号を読み出す必要はない。
そのため、LCD等の画素数または行数と同程度に低画素数化して読み出すのが一般的である。一例として、撮像素子106の有効画素数として水平6000画素、垂直4000画素を有する場合に、表示部111に表示する十分な解像度を得るために垂直方向に5分の1の画素数に間引くものとする。
本実施例においては、5行周期で読み出し行を3行間引き、残りの2行の画素信号を加算して出力する例を示す。より詳細には、図3においてRのカラーフィルタを有する画素部201を含むRed行と、Bのカラーフィルタを有する画素部201を含むBlue行のそれぞれにおいて、行方向に5行周期で間引くことで低画素化する。
5行周期やその内の2行を加算平均する読み出し方法は一例であり、例えば3行周期でその内2行の画素信号を加算平均して読み出すなど、その他の周期でも良い。また、画素信号の加算方式としては単純に加算してもよいし、加算平均してもよい。また、2行の信号を加算する方法は異なる行を同時に垂直出力線202へ接続する加算平均方法を想定しているが、行間の加算平均方法はこれに限らない。
次に、ユーザにより操作部115に対してレリーズ準備動作として不図示のレリーズ釦の半押し動作(以降SW1押下と記載)が実施された際に読み出しを行う画素行について説明する。
SW1押下時には、予め決められたAF枠にピントを合わせるために、オートフォーカス動作を行う。ここで詳細については述べないが、オートフォーカス動作については様々な方法がある。
例えば、撮像素子の画像信号におけるある領域のコントラスト、あるいは空間周波数の高周波成分が最大になる位置をピントの合った位置とみなして、その位置にフォーカスが合うようにフォーカシングレンズを制御するコントラスト方式がある。
また、撮影レンズの違った場所を通った2つの像をAFセンサーで捉え、ピントのずれ量をAFセンサー上の像の距離の違いとして認識する位相差方式などが挙げられる。
さらに、最近では位相差方式をさらに進化させ、撮像素子面で2つの異なるデータを取得することで位相差AFを行う、撮像面位相差方式と呼ばれるものもある。本実施形態では、コントラスト方式もしくは撮像面位相差方式でAFを行うことを前提としている。
本実施例では、撮影待機中のLV表示用画像信号とは別の画像信号に基づいてAFやAEなどに用いる評価値を取得する。そして、例えばアンダー露出で撮影を行う場合に、SW1押下時にAF・AE精度を確保して適切なAF・AE用評価値を得るために電荷蓄積時間を延ばすことで適正露出にすると、表示されるLV画像が一瞬明るくなるという現象を回避することができる。
すなわち本実施例では、SW1押下時にLV表示輝度を変えることなく、AF・AE精度の低下を回避する目的で、LV表示用画像信号の読み出しと並行してAF・AE評価値取得用画像信号の読み出しを行っている。
図4は、SW1押下後のLV表示用画像信号の読み出しと、AF・AE評価値取得用画像信号の読み出しを並行して行うために、いずれの行の信号を読み出し対象とするのかを示したものである。
図4の斜線で示した画素部201は、図3の撮影待機中のLVでは非読み出し行となっていたものの一部を読み出し行に変更したものである。これにより、LV表示用画像信号とAF・AE評価値取得用画像信号を並行して読み出している。図3において非読み出し行としていた連続した3行の内、中央の1行の画素部201をAF・AE評価値取得用画素行としている。そのため、仮にこの行で画素飽和が発生したとしても、隣接行の画素部201は非読み出し行となっているため、LV表示用画像へ電荷漏れの影響を最小限に抑えることができる。
本実施例において、LV表示用画像用の画素行(第1の画素群)と、AF・AE評価値取得用画素行(第2の画素群)の夫々から出力される画素信号は、共通の列走査回路213を用いて処理される。そのため、列走査回路213への読み出しタイミングが排他で制御される。そして、LV表示用画像信号の読み出し走査を行っていないタイミングであるブランキング期間に、LV表示用として読み出さない画素行の画像信号を読み出すことにより、ほぼ同じタイミングで取得した2画像が、1V期間内に得られることになる。
図5は、撮影待機中のLV表示状態において、SW1が押下されることで撮像面AFによるAF動作を行う際のタイミングチャートを示したものである。ここでは簡単化のために、SW1の押下前後で被写体輝度の変化がないものとして説明するが、例えば被写体輝度が高くなった場合には、LV表示用画像信号にアンダー露出補正をかけてもかまわない。
Ch1_VDは、LV表示画像信号Ch1を撮像素子106から読み出す際の垂直同期信号であり、例えば16.7ms(60fps相当)で読み出される。この垂直同期信号Ch1_VDに同期して、LV表示用画像信号Ch1が撮像素子106から読み出される。全体制御演算部109の指示に従って撮像素子106内の蓄積時間の制御が行われるが、被写体輝度が変化しないため、SW1の押下前後で蓄積時間はe1のままで変化しない。
Ch2_VDは、AF・AE評価値取得用画像信号Ch2を撮像素子106から読み出す際の垂直同期信号であり、ここでは垂直同期信号Ch1_VDの4分の1の周期である4.2msで動作可能である。本実施例では、図2に示した撮像素子の回路構成上、LV表示画像信号Ch1の読み出しが行われていない期間、すなわちLV表示画像信号Ch1のVブランキング期間に、AF・AE評価値取得用画像信号Ch2を読み出すことが可能である。ただし、LV表示画像信号Ch1とAF・AE評価値取得用画像信号Ch2を同時に読み出すことはできない。
図6は、撮影待機中のLV表示状態において、SW1が押下されることで撮像面AFによるAF動作を行う際のフローチャートを示したものである。
操作部115によりユーザが電源を入れて撮像装置を起動すると、S501において、LV表示開始前の初期化動作を行う。具体的には、メカシャッタ103の開閉動作、レンズ101のリセット動作と初期位置への移動等である。この処理は内蔵プログラムにより、全体制御演算部109からの指示により実行されるが、これ以降の処理でも同様であるため説明は省略する。
S502において、LV表示用画像出力のために撮像素子106のLV表示画像信号Ch1の蓄積時間をe1に設定する。
S503において、LV表示画像信号Ch1を連続的に読み出し、撮像信号処理回路107および全体制御演算部109における演算処理を行ってから表示部111に出力し、撮影待機中のLV表示を開始する。
S504において、ユーザが操作部115から電源SWをOFFする等によりLV表示を終了するか否かを判断する。LV表示を終了する指示があった場合には、LV表示を終了する。LV表示を終了しない場合には、S505へ進み、SW1が押下されたか否かを判定する。
SW1が押下されていなければ、S506に進んでAF・AE評価値取得用画像信号Ch2の蓄積および読み出し動作を停止し、S505へ戻る。また、S505において、SW1が押下されている場合はS507へ進み、AF・AE評価値用画像信号Ch2を読み出すための設定を撮像素子106に対して行う。
S507において、LV表示画像信号Ch1と同様にAF・AE評価値用画像信号Ch2の蓄積時間をe1に設定するとともに、AF・AE評価値用画像信号Ch2の読み出し回数nを1に設定する。この処理により、LV表示を行いながら、LV表示に使用していない画素行を使ってAF・AE評価値用画像信号を取得する状態になる。
図5の時刻t0でSW1が押下されると、全体制御演算部109の制御により、時刻t1においてAF・AE評価値用画像信号Ch2の蓄積が開始され、LV表示画像信号Ch1と同じ蓄積時間e1で蓄積を行い、その後、蓄積された画像信号Ch2が読み出される。
S508において、AF・AE評価値用画像信号Ch2用の露出制御を行う。すなわち、図5の時刻t1から蓄積されて読み出されたAF・AE評価値用画像信号Ch2から撮像信号処理回路107および全体制御演算部109における所定の演算処理により輝度情報が取得される。なお、ここで取得される輝度情報は、予め設定されているAF枠内におけるものであっても良いし、画像全体から演算によって推定した被写体位置の枠内におけるものであっても良い。そして、取得された輝度情報に基づいてAF・AE評価値用画像信号Ch2の露出制御を行う。
S509において、S508における露出制御結果に基づいて、AF・AE評価値用画像信号Ch2の蓄積時間をe2に設定する。すなわち、図5の時刻t2から蓄積されるAF・AE評価値用画像信号Ch2の蓄積時間をe2に延ばす制御を全体制御演算部109が行う。
S510において、AF・AE評価値用画像信号Ch2を1回読み出し、撮像信号処理回路107および全体制御演算部109における所定の演算処理を行う。ここで蓄積時間が長くなると隣接するLV表示用画素行に電荷が漏れ出して、LV表示画質が劣化してしまうリスクが高まる。そこで、撮像信号処理回路107内の飽和判定部において、読み出されたAF・AE評価値用画像信号Ch2が飽和に近い状態になっているかどうかを判定する。
判定方法としては、例えば撮像素子106から読み出した信号処理前の画像信号(RAWデータ)そのものの値を所定の閾値と比較し、閾値を上回った場合に画素飽和に近い状態であると判定することができる。或いは、1画面分の画像信号を分割し、分割単位でRAWデータの平均レベルを閾値と比較しても良いし、RAWデータに対して所定の演算を施した評価値を閾値と比較しても良い。ただし、飽和状態を判定する上では、撮像信号処理回路107内で実施されるさまざまな補正をかける前のRAWデータであることが好ましい。
図5では、AF・AE評価値用画像信号Ch2の画素飽和判定の閾値を点線で示している。時刻t1から蓄積されて読み出されたAF・AE評価値用画像信号Ch2については閾値を下回っているので、飽和状態にはないと判定される。なお、ここではAF・AE評価値用画像信号Ch2の蓄積時間がLV表示画像信号Ch1の蓄積時間と同一であるため、飽和判定自体を省略してもよい。
S511において、AF・AE評価値用画像信号Ch2の輝度レベルを予め飽和が懸念される出力レベルとして定めた閾値(Y-th)と比較する。AF・AE評価値用画像信号Ch2の輝度レベルが閾値Y-thよりも低ければ、S504へ戻る。一方、AF・AE評価値用画像信号Ch2の輝度レベルが閾値Y-th以上となった場合は、S512に進む。
図5の時刻t2から蓄積されて読み出されたAF・AE評価値用画像信号Ch2の輝度レベルは閾値(Y-th)を超えており、飽和に近い状態になっていると判定される。
S512において、LV表示画像信号Ch1及びAF・AE評価値用画像信号Ch2の蓄積タイミングが重複しているかどうか確認し、重複していなければS504へ戻る。また、重複していた場合には、S513に進む。
S513において、AF・AE評価値用画像信号Ch2の蓄積時間をe2からe2の2分の1となる蓄積時間e3にするとともに、AF・AE評価値用画像信号Ch2の読み出し回数nを2倍に増やす(分割蓄積を行い、複数回読み出す)ように設定変更を行う。AF・AE評価値用画像信号Ch2の読み出し回数nの初期値は1であったので、この段階ではn=2となっている。
そして、図5に示すように、LV表示画像信号Ch1のブランキング期間である時刻t3、t4において、連続してAF・AE評価値用画像信号Ch2の蓄積および読み出しを行い、S514に進む。
S514において、分割して蓄積および読み出しを行ったAF・AE評価値用画像信号Ch2の画像信号を全体制御演算部109で合成することでAF・AE評価値用画像を生成し、S515に進む。
S515において、S514で合成した画像信号を用いてAF制御を行い、S504へ戻る。
このように、AF・AE評価値用画像信号Ch2の分割読み出し後に合成を行うことで、AF・AE評価値用画像信号Ch2を読み出す画素が飽和しないように制御する。そのため、LV表示画像信号Ch1への電荷漏れ込みによる、LV表示画質の劣化を防止することができる。
さらに連続してAF・AE評価値用画像信号Ch2の蓄積読み出しを行った画像信号を合成してAF・AE評価値画像を生成する。そして、蓄積時間e2で取得した1フレームの画像から評価値を得る場合と比較して、精度の高いAF・AE評価値を得ることができる。
画像合成については種々の方法があるが、上記のように1回あたりの蓄積時間を2分の1として2回に分けたものを加算するようにすれば、ほぼ適正露光となる画像を得ることができ、AF評価値の精度を保つ上でも好適である。
なお、撮影条件によっては、上述のようにLV表示画像信号Ch1とAF・AE評価値用画像信号Ch2の蓄積が重複するとは限らない。そのため、予め蓄積の重複がないと判断できる場合には他方の出力チャンネルへの電荷漏れのリスクはなく、本実施例で示したような飽和状態の判定をしないように制御を変更することも可能である。この場合は、AF・AE評価値用画像信号Ch2の蓄積時間の自由度が上がるとともに、画像合成を行う必要がないため、SW1の押下から撮影までのタイムラグを短縮することができる。
本実施例においては、AF・AE評価値用画像信号Ch2の輝度レベルが所定の閾値を上回った場合に、蓄積時間を2分の1にするとともに読み出し回数を2倍にすることで、分割蓄積後に合成した場合の輝度レベルが変わらないような制御を行った。しかしながら、必ずしもこの方法に限定されるものではない。
例えば、AF・AE評価値用画像信号Ch2の輝度レベルが閾値Y-thに対してどれだけ上回ったかに応じて、分割数を変えるようにすれば、LV表示用画像への電荷の漏れ込みのリスクを下げることも可能となる。
なお、本実施例では、飽和状態を判定する際に、AF・AE評価値用画像信号Ch2の輝度レベルを閾値と比較するようにした。これに限らず、LV表示用画像信号Ch1あるいはLV表示用画像信号Ch1及びAF・AE評価値用画像信号Ch2の双方を閾値と比較するようにしても良い。このような構成にすれば、LV表示用画像信号の飽和により、AF・AE評価値用画像信号への電荷の漏れ込み防止につながり、AF・AE精度の低下を防止することができる。
また、LV表示用画像信号Ch1及びAF・AE評価値用画像信号Ch2の蓄積タイミングが重複するかどうかの判定を行うようにした。これはAF・AE評価値用画像信号からLV表示用画像信号に電荷が漏れ込む可能性が、LV表示用画像信号Ch1及びAF・AE評価値用画像信号Ch2の蓄積タイミングが重複するか否かで異なるためである。両者の蓄積タイミングが異なるタイミングであれば電荷漏れのリスクはないため、分割蓄積する処理を省略することができる。
以上述べたように、本実施例の撮像装置によれば、LV表示輝度によらず、AFを行う際にLV表示画像のちらつきや画質劣化を回避しながら、AF・AE精度の低下を防止することができる。
106 撮像素子
107 撮像信号処理回路
109 全体制御演算部

Claims (6)

  1. 第1の画素群および前記第1の画素群と異なる第2の画素群を含む画素部と、
    前記第1の画素群から得られる第1の画像信号を出力する第1の出力チャンネルと、
    前記第2の画素群から得られる第2の画像信号を出力する第2の出力チャンネルと、
    前記第1の画像信号あるいは前記第2の画像信号から得られる評価値から前記第2の画像信号の飽和状態を判定する飽和判定手段と、
    前記飽和判定手段により判定された飽和判定の結果に応じて、前記第2の画像信号の飽和を回避するように前記第2の画像信号の蓄積時間及び読み出し回数を決定するように制御する制御手段と、
    を有することを特徴とする撮像装置。
  2. 前記制御手段は、前記第1の画素群のブランキング期間に前記第2の画素群から前記第2の画像信号を複数回読み出すように制御することを特徴とする請求項1に記載の撮像装置。
  3. さらに、前記第2の画素群から複数回読み出された画像信号を合成する合成手段を有することを特徴とする請求項1または2に記載の撮像装置。
  4. 前記制御手段は、前記第2の画素群から複数回読み出された画像信号を前記合成手段により合成することで所定の輝度となるように、前記第2の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項3に記載の撮像装置。
  5. 前記制御手段は、前記第1の画素群の蓄積タイミング及び前記第2の画素群の蓄積タイミングが重複する場合に、前記飽和判定手段により判定された飽和判定の結果に応じて第2の画像の飽和を回避するように第2の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項1乃至4のいずれか1項に記載の撮像装置。
  6. 前記制御手段は、前記第1の画素群の蓄積時間と前記第2の画素群の蓄積時間を異ならせる場合に、前記飽和判定手段により判定された飽和判定の結果に応じて、前記第2の画像の飽和を回避するように第2の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項1乃至5のいずれか1項に記載の撮像装置。
JP2022051872A 2022-03-28 2022-03-28 撮像装置 Pending JP2023144746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022051872A JP2023144746A (ja) 2022-03-28 2022-03-28 撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022051872A JP2023144746A (ja) 2022-03-28 2022-03-28 撮像装置

Publications (1)

Publication Number Publication Date
JP2023144746A true JP2023144746A (ja) 2023-10-11

Family

ID=88253066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022051872A Pending JP2023144746A (ja) 2022-03-28 2022-03-28 撮像装置

Country Status (1)

Country Link
JP (1) JP2023144746A (ja)

Similar Documents

Publication Publication Date Title
US8174590B2 (en) Image pickup apparatus and image pickup method
JP5241355B2 (ja) 撮像装置とその制御方法
US9843735B2 (en) Image processing apparatus, imaging apparatus comprising the same, and image processing method
US9451160B2 (en) Imaging apparatus and method for controlling the imaging apparatus
JP5347707B2 (ja) 撮像装置および撮像方法
JP5123137B2 (ja) 撮像装置および撮像方法
JP2011114558A (ja) 撮像装置及び撮像方法
JP5223686B2 (ja) 撮像装置および撮像方法
JP2008053931A (ja) 撮像装置
JP2006261929A (ja) 撮像装置
JP5138521B2 (ja) 撮像装置及び撮像方法
JP2017194558A (ja) 撮像装置および撮像方法
JP2011087050A (ja) デジタルカメラ
JP5091781B2 (ja) 撮像装置および撮像方法
JP2018081224A (ja) 撮像装置およびその制御方法
JP2016197826A (ja) 撮像装置および撮像制御プログラム
JP2010068331A (ja) 撮像装置および撮像方法
JP2011166515A (ja) 撮像装置
JP5310331B2 (ja) 撮像装置および撮像方法
JP2007088842A (ja) 撮像装置、および撮像素子の駆動方法
JP2023144746A (ja) 撮像装置
JP2007228152A (ja) 固体撮像装置および撮像方法
JP2017130834A (ja) 撮像装置
JP2007088843A (ja) 撮像装置、および撮像素子の駆動方法
US20230164434A1 (en) Electronic device and control method thereof

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213