JP2023144746A - 撮像装置 - Google Patents

Abstract

【課題】 評価値取得用出力チャンネルにおける暗部のＡＦ／ＡＥ精度が悪化する。【解決手段】 複数の画素からなる第１の画素群と第２の画素群とを含む画素部と、前記第１の画素群から得られる画像信号を出力する第１の出力チャンネルと、前記第２の画素群から得られる画像信号を出力する第２の出力チャンネルと、第１の出力チャンネルあるいは第２の出力チャンネルを介して各々読み出された第１の画像あるいは第２の画像から得られる評価値から第２の画像の飽和状態を判定し、飽和判定結果に応じて第２の画像の飽和を回避するように第２の出力チャンネルの蓄積時間及び読み出し回数を決定する。【選択図】 図１

Description

本発明は、撮像装置に関するものである。

デジタルカメラ等に代表される撮像装置では、撮影したい被写体の画角・明るさ等を予め確認するために撮像素子から連続して読み出した画像を処理し、ＬＣＤパネル等の表示装置に出力するライブビュー（ＬＶ）表示を行うのが一般的になっている。ＬＶ表示される輝度については通常静止画撮影時と同じになるように自動露出（ＡＥ）が行われる。これにより、ユーザの意図通りのイメージで撮影動作を行うことができる。

例えば、ＡＥ結果に対して少し暗めの露出設定にしたいのであれば、露出補正でマイナス２段の設定を行うことで、ＬＶ表示も適正露出から２段程度暗い露出に変化して表示されるようになる。

このように、敢えてアンダー露出での撮影を行う際に、レリーズ釦を半押ししてオートフォーカス（ＡＦ）動作を始める際、ＬＶ表示画像が一瞬明るくなることがある。これはＡＦ精度を確保するために撮像素子から得られる信号量を増やすような制御が行われるためである。すなわち、ＬＶ表示用に撮像素子から読み出した画像を元にＡＦ用の評価値を得る撮像面ＡＦを行う場合に、ＡＦ・ＡＥ精度低下防止のため電荷蓄積時間を延ばしているためにこのような現象が起きる。

このようなＬＶ表示輝度を大きく変えることなくＡＦやＡＥを行うためには、ＬＶ表示用画像とは別の画像から評価値を取得すれば良い。特開２０２０―８０５１２号広報では、ＬＶ表示に使用しない画素を使ってＡＦ・ＡＥ評価値取得用画像を取得することにより、ＬＶ表示を停止させることなく、同時にフリッカ検知を行う撮像装置が提案されている。これを応用することで、ＬＶ表示輝度を変更せずに、ＡＦ・ＡＥ精度低下も防ぐことができる。

また、特開２０１６－９２６９２号広報では、画像生成用行と評価値取得用行が交互に配置されており、焦点検出行にある画素が飽和して電荷が画像生成用行に漏れ出さないような制御を行っている。

特開２０２０―８０５１２号公報 特開２０１６―９２６９２号公報

しかし、特許文献１のようにＬＶ表示に使用しない画素を使ってＡＦ評価値を得る際に蓄積時間を延ばしていくと、あるところで画素飽和が発生してしまう。これにより正しいＡＦ・ＡＥ評価値が得られないだけでなく、飽和した画素の電荷が隣接する行の画素に漏れ出す電荷漏れが起きる可能性がある。この電荷漏れによりＬＶ表示画像の表示画質が劣化してしまうという問題があった。

また、特許文献２の構成では、画像生成用行のリセットを行うタイミングで隣接する焦点検出行もリセット動作させることにより、焦点検出行から画像生成用行への電荷の漏れ込みを防止しているが、撮像素子そのものにリセット動作の特別な構成が必要になる。

本発明は上述した課題に鑑みてなされたものであり、その目的は撮像素子の物理的に隣接している行を不連続に選択して読み出すことによって起こる画質劣化を低減しつつ、ＡＦ・ＡＥの精度維持が可能な撮像装置を提供することである。

本発明の撮像装置は、第１の画素群および前記第１の画素群と異なる第２の画素群を含む画素部と、前記第１の画素群から得られる第１の画像信号を出力する第１の出力チャンネルと、前記第２の画素群から得られる第２の画像信号を出力する第２の出力チャンネルと、前記第１の画像信号あるいは前記第２の画像信号から得られる評価値から前記第２の画像信号の飽和状態を判定する飽和判定手段と、前記飽和判定手段により判定された飽和判定の結果に応じて、前記第２の画像信号の飽和を回避するように前記第２の画像信号の蓄積時間及び読み出し回数を決定するように制御する制御手段と、を有することを特徴とする。

本発明によれば、撮像素子の物理的に隣接している行を不連続に選択して読み出すことによって起こる画質劣化を低減しつつ、ＡＦ・ＡＥの精度維持が可能な撮像装置を提供することが可能となる。

本発明の実施例における撮像装置の概要図。 本発明の実施例における撮像素子の画素配列図。 本発明の実施例における撮像素子のＬＶ読み出し行模式図。 本発明の実施例における撮像素子のＬＶ読み出し行・評価値読み出し行模式図。 本発明の実施例におけるＡＦ動作時のタイミングチャート。 本発明の実施例におけるＬＶ表示時のフローチャート。

（実施例）
図１は、本発明の実施例における撮像装置の概要を示したものである。

図１において、レンズ部１０１は、レンズ駆動部１０２によって駆動され、ズーム、フォーカス等の制御が行われる。メカニカルシャッタ（メカシャッタと表記）１０３、絞り１０４は、メカニカルシャッタ・絞り駆動部（シャッタ・絞り駆動部と表記）１０５によって駆動制御される。全体制御演算部１０９は、撮像装置全体の制御と各種演算を行う中枢部である。

レンズ部１０１を通った被写体像は、絞り１０４にて適切な光量に調整され、撮像素子１０６の撮像面に結像される。撮像素子１０６上の撮像面に結像した被写体像は、画素２０１にて光電変換され、さらにゲイン調整、アナログ信号からデジタル信号への変換を行うＡ／Ｄ変換が行われる。そして、Ｒ、Ｇｒ、Ｇｂ、Ｂの信号として取り込まれ、撮像信号処理回路１０７に送られる。

撮像信号処理回路１０７は、撮像素子１０６の出力信号を処理する。撮像信号処理回路１０７では、撮像した画像信号を用いて所定の演算処理が行われ、得られた演算結果に基づいて全体制御演算部１０９が露光制御、測距制御を行う。本実施例においては、撮像素子１０６から得られる画素データから画素飽和が発生しそうな状態か否かを判定する飽和判定回路が撮像信号処理回路１０７に包含されている。

これにより、ＴＴＬ（スルー・ザ・レンズ）方式のＡＥ（自動露出）処理、ＥＦ（フラッシュ自動調光発光）処理が行われる。ＡＥ処理によって撮像素子１０６に与えるＶＤ信号期間を長くしたり短くしたりすることで、フレームレートを変更することが可能である。

また、撮像信号処理回路１０７では、撮像された画像信号を用いて所定の演算処理を行い、得られた演算結果に基づいてＴＴＬ方式のＡＷＢ（オートホワイトバランス）処理が行われる。さらに、撮像信号処理回路１０７では、撮像素子１０６のキズ画素補正やシェーディング処理を実施し、現像処理を行う。現像処理では、ノイズを軽減するローパスフィルタ処理や被写体のボケを補正するシャープネス補正、画像のコントラストを調整するコントラスト補正、偽色を補正する偽色補正などを実施する。

メモリ部１０８は、画像信号を一時的に記憶する。記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部と表記）１１０では、記録媒体１１２に画像信号を記録し、または記録媒体１１２から画像信号を読み出す。

表示部１１１は、画像信号の表示を行う。表示部１１１は、ＥＶＦ（Ｅｌｅｃｔｒｏｎｉｃ Ｖｉｅｗ Ｆｉｎｄｅｒ）とＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）の２種類から構成されている。

記録媒体１１２は、半導体メモリ等の着脱可能記憶媒体であり、記録媒体制御Ｉ／Ｆ部１１０により画像信号の記録または読み出しが行われる。

外部インターフェース部１１３（外部Ｉ／Ｆ部と表記）は、外部コンピュータ等と通信を行うためのインターフェースである。メモリ部１１４は、全体制御演算部１０９での演算結果を記憶する。

操作部１１５には、ユーザが撮像装置の設定を行うメニューボタンや撮影した画像を確認するための再生ボタンなどの操作部材などが設けられている。操作部１１５にてユーザが設定した撮像装置の駆動条件に関する情報は、全体制御演算部１０９に送られ、これらの情報に基づいて撮像装置全体の制御が行われる。

なお、本実施形態において、撮像信号処理回路１０７と全体制御演算部１０９は、別の構成としているがこれに限られるものではなく、ＣＰＵを含む同じ回路上で構成してもよい。

図２は、本実施形態における撮像素子１０６の構成例を示す図である。図２に示す例では、撮像素子１０６は、第１の半導体基板（撮像層）２０と、第２の半導体基板（回路層）２１を備える。第２の半導体基板２１上に第１の半導体基板２０が積層された構造である。

第１の半導体基板２０には、複数の画素部２０１が２次元アレイ状（マトリックス状）に配置されており、光の入射側に配置される。つまり、第１の半導体基板２０は、被写体からの光を受光する入射側に位置している。各画素部２０１は、水平方向（行方向）において転送信号線２０３、リセット信号線２０４、および行選択信号線２０５に接続され、垂直方向（列方向）において垂直出力線２０２に接続される。なお、垂直出力線２０２は、各々、読み出し行単位に応じて接続先が異なる。

第２の半導体基板２１には、カラムＡＤＣブロック２１１、行走査回路２１２、列走査回路２１３、タイミング制御回路２１４等の画素駆動回路と、切り替え部２１６、フレームメモリ２１７、素子内演算部２１８、Ｐ／Ｓ変換部２１９が形成されている。

このように撮像素子１０６は、第１の半導体基板２０に複数の画素部２０１が形成され、第２の半導体基板２１に画素駆動回路やメモリ回路や演算回路等が形成されている。撮像素子１０６の撮像層と回路層とで製造プロセスを分けることができるので、回路層における配線の細線化、高密度化による高速化、小型化、および高機能化を図ることができる。なお、第２の半導体基板２１の一部の回路を第１の半導体基板２０に設けるようにしてもよい。

カラムＡＤＣブロック２１１は、複数の画素部２０１に接続された垂直出力線２０２から出力される信号に対し、アナログ／デジタル（Ａ／Ｄ）変換した信号を出力する。ここで、カラムＡＤＣブロック２１１においてデジタル変換に用いる際の変換ゲインによって信号増幅を行ってもよいし、デジタル変換した後に不図示のデジタルゲイン回路にて信号増幅を行ってもよい。

行走査回路２１２は、転送信号線２０３、リセット信号線２０４、行選択信号線２０５を介して各画素部２０１に接続される。複数の列走査回路２１３は、水平信号線２１５－ａ，２１５－ｂに接続される。タイミング制御回路２１４は、カラムＡＤＣブロック２１１、列走査回路２１３にそれぞれタイミング制御信号を出力し、それらの制御を行う。

切り替え部２１６は、出力チャンネルごとに設けられた水平信号線２１５－ａと２１５－ｂによる各信号を切り替えて、水平信号線２１５－ａと２１５－ｂから出力される画像信号を、順次にフレームメモリ２１７と素子内演算部２１８へ選択的に出力する。フレームメモリ２１７は、水平信号線２１５－ａと２１５－ｂから出力された画像信号を一時的に記憶する。

素子内演算部２１８は、撮像素子１０６内での露出制御の演算等を行う。素子内演算部２１８は、全体制御演算部５０９から目標輝度値を受信し、切り替え部２１６が出力した信号と受信した目標輝度値とに基づいて、画素部２０１の蓄積時間とその出力信号に対するゲインとを演算する。

パラレル／シリアル変換部（以下、Ｐ／Ｓ変換部と表記する）２１９は、素子内演算部２１８で処理された画像情報に対し、タイミング制御回路２１４によるタイミング制御信号に合わせてパラレル／シリアル変換を行う。そして、シリアルに変換された画像情報を撮像素子１０６の外部の撮像信号処理回路１０７へ出力する。

次に図３を参照して、撮像素子１０６の撮影待機中のＬＶ表示用画像信号の読み出し動作と、評価値取得用画像信号の読み出し動作について説明する。図３は、撮像素子１０６における画素部２０１の配列の一部を示しており、各添字は画素部２０１の各々に設けられたカラーフィルタの色を示している（Ｒ：Ｒｅｄ、Ｇｒ／Ｇｂ：Ｇｒｅｅｎ、Ｂ：Ｂｌｕｅ）。

また、図３は画素部２０１の配列と共にＬＶ表示用画像信号の読み出し動作において、いずれの行の信号を読み出しの対象とするのかを示している。実際の撮像素子１０６では、画素数相当分の画素部２０１が設けられているが、ここでは説明のために２列、１５行分のみ記載している。

ＬＶ表示用画像信号の読み出し動作とは、表示部１１１に含まれるＬＣＤやＥＶＦに表示するための画像信号を連続して読み出す動作を指し、ユーザによる画角の決定や露出条件等の撮影条件の決定のために供されるものである。つまり、記録媒体１１２等に保存されるものではなく、かつ撮像素子１０６に含まれる画素部２０１の数よりも背面液晶等の画素数は少ないため、すべての画素部２０１から画像信号を読み出す必要はない。

そのため、ＬＣＤ等の画素数または行数と同程度に低画素数化して読み出すのが一般的である。一例として、撮像素子１０６の有効画素数として水平６０００画素、垂直４０００画素を有する場合に、表示部１１１に表示する十分な解像度を得るために垂直方向に５分の１の画素数に間引くものとする。

本実施例においては、５行周期で読み出し行を３行間引き、残りの２行の画素信号を加算して出力する例を示す。より詳細には、図３においてＲのカラーフィルタを有する画素部２０１を含むＲｅｄ行と、Ｂのカラーフィルタを有する画素部２０１を含むＢｌｕｅ行のそれぞれにおいて、行方向に５行周期で間引くことで低画素化する。

５行周期やその内の２行を加算平均する読み出し方法は一例であり、例えば３行周期でその内２行の画素信号を加算平均して読み出すなど、その他の周期でも良い。また、画素信号の加算方式としては単純に加算してもよいし、加算平均してもよい。また、２行の信号を加算する方法は異なる行を同時に垂直出力線２０２へ接続する加算平均方法を想定しているが、行間の加算平均方法はこれに限らない。

次に、ユーザにより操作部１１５に対してレリーズ準備動作として不図示のレリーズ釦の半押し動作（以降ＳＷ１押下と記載）が実施された際に読み出しを行う画素行について説明する。

ＳＷ１押下時には、予め決められたＡＦ枠にピントを合わせるために、オートフォーカス動作を行う。ここで詳細については述べないが、オートフォーカス動作については様々な方法がある。

例えば、撮像素子の画像信号におけるある領域のコントラスト、あるいは空間周波数の高周波成分が最大になる位置をピントの合った位置とみなして、その位置にフォーカスが合うようにフォーカシングレンズを制御するコントラスト方式がある。

また、撮影レンズの違った場所を通った２つの像をＡＦセンサーで捉え、ピントのずれ量をＡＦセンサー上の像の距離の違いとして認識する位相差方式などが挙げられる。

さらに、最近では位相差方式をさらに進化させ、撮像素子面で２つの異なるデータを取得することで位相差ＡＦを行う、撮像面位相差方式と呼ばれるものもある。本実施形態では、コントラスト方式もしくは撮像面位相差方式でＡＦを行うことを前提としている。

本実施例では、撮影待機中のＬＶ表示用画像信号とは別の画像信号に基づいてＡＦやＡＥなどに用いる評価値を取得する。そして、例えばアンダー露出で撮影を行う場合に、ＳＷ１押下時にＡＦ・ＡＥ精度を確保して適切なＡＦ・ＡＥ用評価値を得るために電荷蓄積時間を延ばすことで適正露出にすると、表示されるＬＶ画像が一瞬明るくなるという現象を回避することができる。

すなわち本実施例では、ＳＷ１押下時にＬＶ表示輝度を変えることなく、ＡＦ・ＡＥ精度の低下を回避する目的で、ＬＶ表示用画像信号の読み出しと並行してＡＦ・ＡＥ評価値取得用画像信号の読み出しを行っている。

図４は、ＳＷ１押下後のＬＶ表示用画像信号の読み出しと、ＡＦ・ＡＥ評価値取得用画像信号の読み出しを並行して行うために、いずれの行の信号を読み出し対象とするのかを示したものである。

図４の斜線で示した画素部２０１は、図３の撮影待機中のＬＶでは非読み出し行となっていたものの一部を読み出し行に変更したものである。これにより、ＬＶ表示用画像信号とＡＦ・ＡＥ評価値取得用画像信号を並行して読み出している。図３において非読み出し行としていた連続した３行の内、中央の１行の画素部２０１をＡＦ・ＡＥ評価値取得用画素行としている。そのため、仮にこの行で画素飽和が発生したとしても、隣接行の画素部２０１は非読み出し行となっているため、ＬＶ表示用画像へ電荷漏れの影響を最小限に抑えることができる。

本実施例において、ＬＶ表示用画像用の画素行（第１の画素群）と、ＡＦ・ＡＥ評価値取得用画素行（第２の画素群）の夫々から出力される画素信号は、共通の列走査回路２１３を用いて処理される。そのため、列走査回路２１３への読み出しタイミングが排他で制御される。そして、ＬＶ表示用画像信号の読み出し走査を行っていないタイミングであるブランキング期間に、ＬＶ表示用として読み出さない画素行の画像信号を読み出すことにより、ほぼ同じタイミングで取得した２画像が、１Ｖ期間内に得られることになる。

図５は、撮影待機中のＬＶ表示状態において、ＳＷ１が押下されることで撮像面ＡＦによるＡＦ動作を行う際のタイミングチャートを示したものである。ここでは簡単化のために、ＳＷ１の押下前後で被写体輝度の変化がないものとして説明するが、例えば被写体輝度が高くなった場合には、ＬＶ表示用画像信号にアンダー露出補正をかけてもかまわない。

Ｃｈ１＿ＶＤは、ＬＶ表示画像信号Ｃｈ１を撮像素子１０６から読み出す際の垂直同期信号であり、例えば１６．７ｍｓ（６０ｆｐｓ相当）で読み出される。この垂直同期信号Ｃｈ１＿ＶＤに同期して、ＬＶ表示用画像信号Ｃｈ１が撮像素子１０６から読み出される。全体制御演算部１０９の指示に従って撮像素子１０６内の蓄積時間の制御が行われるが、被写体輝度が変化しないため、ＳＷ１の押下前後で蓄積時間はｅ１のままで変化しない。

Ｃｈ２＿ＶＤは、ＡＦ・ＡＥ評価値取得用画像信号Ｃｈ２を撮像素子１０６から読み出す際の垂直同期信号であり、ここでは垂直同期信号Ｃｈ１＿ＶＤの４分の１の周期である４．２ｍｓで動作可能である。本実施例では、図２に示した撮像素子の回路構成上、ＬＶ表示画像信号Ｃｈ１の読み出しが行われていない期間、すなわちＬＶ表示画像信号Ｃｈ１のＶブランキング期間に、ＡＦ・ＡＥ評価値取得用画像信号Ｃｈ２を読み出すことが可能である。ただし、ＬＶ表示画像信号Ｃｈ１とＡＦ・ＡＥ評価値取得用画像信号Ｃｈ２を同時に読み出すことはできない。

図６は、撮影待機中のＬＶ表示状態において、ＳＷ１が押下されることで撮像面ＡＦによるＡＦ動作を行う際のフローチャートを示したものである。

操作部１１５によりユーザが電源を入れて撮像装置を起動すると、Ｓ５０１において、ＬＶ表示開始前の初期化動作を行う。具体的には、メカシャッタ１０３の開閉動作、レンズ１０１のリセット動作と初期位置への移動等である。この処理は内蔵プログラムにより、全体制御演算部１０９からの指示により実行されるが、これ以降の処理でも同様であるため説明は省略する。

Ｓ５０２において、ＬＶ表示用画像出力のために撮像素子１０６のＬＶ表示画像信号Ｃｈ１の蓄積時間をｅ１に設定する。

Ｓ５０３において、ＬＶ表示画像信号Ｃｈ１を連続的に読み出し、撮像信号処理回路１０７および全体制御演算部１０９における演算処理を行ってから表示部１１１に出力し、撮影待機中のＬＶ表示を開始する。

Ｓ５０４において、ユーザが操作部１１５から電源ＳＷをＯＦＦする等によりＬＶ表示を終了するか否かを判断する。ＬＶ表示を終了する指示があった場合には、ＬＶ表示を終了する。ＬＶ表示を終了しない場合には、Ｓ５０５へ進み、ＳＷ１が押下されたか否かを判定する。

ＳＷ１が押下されていなければ、Ｓ５０６に進んでＡＦ・ＡＥ評価値取得用画像信号Ｃｈ２の蓄積および読み出し動作を停止し、Ｓ５０５へ戻る。また、Ｓ５０５において、ＳＷ１が押下されている場合はＳ５０７へ進み、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２を読み出すための設定を撮像素子１０６に対して行う。

Ｓ５０７において、ＬＶ表示画像信号Ｃｈ１と同様にＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間をｅ１に設定するとともに、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の読み出し回数ｎを１に設定する。この処理により、ＬＶ表示を行いながら、ＬＶ表示に使用していない画素行を使ってＡＦ・ＡＥ評価値用画像信号を取得する状態になる。

図５の時刻ｔ０でＳＷ１が押下されると、全体制御演算部１０９の制御により、時刻ｔ１においてＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積が開始され、ＬＶ表示画像信号Ｃｈ１と同じ蓄積時間ｅ１で蓄積を行い、その後、蓄積された画像信号Ｃｈ２が読み出される。

Ｓ５０８において、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２用の露出制御を行う。すなわち、図５の時刻ｔ１から蓄積されて読み出されたＡＦ・ＡＥ評価値用画像信号Ｃｈ２から撮像信号処理回路１０７および全体制御演算部１０９における所定の演算処理により輝度情報が取得される。なお、ここで取得される輝度情報は、予め設定されているＡＦ枠内におけるものであっても良いし、画像全体から演算によって推定した被写体位置の枠内におけるものであっても良い。そして、取得された輝度情報に基づいてＡＦ・ＡＥ評価値用画像信号Ｃｈ２の露出制御を行う。

Ｓ５０９において、Ｓ５０８における露出制御結果に基づいて、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間をｅ２に設定する。すなわち、図５の時刻ｔ２から蓄積されるＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間をｅ２に延ばす制御を全体制御演算部１０９が行う。

Ｓ５１０において、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２を１回読み出し、撮像信号処理回路１０７および全体制御演算部１０９における所定の演算処理を行う。ここで蓄積時間が長くなると隣接するＬＶ表示用画素行に電荷が漏れ出して、ＬＶ表示画質が劣化してしまうリスクが高まる。そこで、撮像信号処理回路１０７内の飽和判定部において、読み出されたＡＦ・ＡＥ評価値用画像信号Ｃｈ２が飽和に近い状態になっているかどうかを判定する。

判定方法としては、例えば撮像素子１０６から読み出した信号処理前の画像信号（ＲＡＷデータ）そのものの値を所定の閾値と比較し、閾値を上回った場合に画素飽和に近い状態であると判定することができる。或いは、１画面分の画像信号を分割し、分割単位でＲＡＷデータの平均レベルを閾値と比較しても良いし、ＲＡＷデータに対して所定の演算を施した評価値を閾値と比較しても良い。ただし、飽和状態を判定する上では、撮像信号処理回路１０７内で実施されるさまざまな補正をかける前のＲＡＷデータであることが好ましい。

図５では、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の画素飽和判定の閾値を点線で示している。時刻ｔ１から蓄積されて読み出されたＡＦ・ＡＥ評価値用画像信号Ｃｈ２については閾値を下回っているので、飽和状態にはないと判定される。なお、ここではＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間がＬＶ表示画像信号Ｃｈ１の蓄積時間と同一であるため、飽和判定自体を省略してもよい。

Ｓ５１１において、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルを予め飽和が懸念される出力レベルとして定めた閾値（Ｙ－ｔｈ）と比較する。ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルが閾値Ｙ－ｔｈよりも低ければ、Ｓ５０４へ戻る。一方、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルが閾値Ｙ－ｔｈ以上となった場合は、Ｓ５１２に進む。

図５の時刻ｔ２から蓄積されて読み出されたＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルは閾値（Ｙ－ｔｈ）を超えており、飽和に近い状態になっていると判定される。

Ｓ５１２において、ＬＶ表示画像信号Ｃｈ１及びＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積タイミングが重複しているかどうか確認し、重複していなければＳ５０４へ戻る。また、重複していた場合には、Ｓ５１３に進む。

Ｓ５１３において、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間をｅ２からｅ２の２分の１となる蓄積時間ｅ３にするとともに、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の読み出し回数ｎを２倍に増やす（分割蓄積を行い、複数回読み出す）ように設定変更を行う。ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の読み出し回数ｎの初期値は１であったので、この段階ではｎ＝２となっている。

そして、図５に示すように、ＬＶ表示画像信号Ｃｈ１のブランキング期間である時刻ｔ３、ｔ４において、連続してＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積および読み出しを行い、Ｓ５１４に進む。

Ｓ５１４において、分割して蓄積および読み出しを行ったＡＦ・ＡＥ評価値用画像信号Ｃｈ２の画像信号を全体制御演算部１０９で合成することでＡＦ・ＡＥ評価値用画像を生成し、Ｓ５１５に進む。

Ｓ５１５において、Ｓ５１４で合成した画像信号を用いてＡＦ制御を行い、Ｓ５０４へ戻る。

このように、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の分割読み出し後に合成を行うことで、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２を読み出す画素が飽和しないように制御する。そのため、ＬＶ表示画像信号Ｃｈ１への電荷漏れ込みによる、ＬＶ表示画質の劣化を防止することができる。

さらに連続してＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積読み出しを行った画像信号を合成してＡＦ・ＡＥ評価値画像を生成する。そして、蓄積時間ｅ２で取得した１フレームの画像から評価値を得る場合と比較して、精度の高いＡＦ・ＡＥ評価値を得ることができる。

画像合成については種々の方法があるが、上記のように１回あたりの蓄積時間を２分の１として２回に分けたものを加算するようにすれば、ほぼ適正露光となる画像を得ることができ、ＡＦ評価値の精度を保つ上でも好適である。

なお、撮影条件によっては、上述のようにＬＶ表示画像信号Ｃｈ１とＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積が重複するとは限らない。そのため、予め蓄積の重複がないと判断できる場合には他方の出力チャンネルへの電荷漏れのリスクはなく、本実施例で示したような飽和状態の判定をしないように制御を変更することも可能である。この場合は、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積時間の自由度が上がるとともに、画像合成を行う必要がないため、ＳＷ１の押下から撮影までのタイムラグを短縮することができる。

本実施例においては、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルが所定の閾値を上回った場合に、蓄積時間を２分の１にするとともに読み出し回数を２倍にすることで、分割蓄積後に合成した場合の輝度レベルが変わらないような制御を行った。しかしながら、必ずしもこの方法に限定されるものではない。

例えば、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルが閾値Ｙ－ｔｈに対してどれだけ上回ったかに応じて、分割数を変えるようにすれば、ＬＶ表示用画像への電荷の漏れ込みのリスクを下げることも可能となる。

なお、本実施例では、飽和状態を判定する際に、ＡＦ・ＡＥ評価値用画像信号Ｃｈ２の輝度レベルを閾値と比較するようにした。これに限らず、ＬＶ表示用画像信号Ｃｈ１あるいはＬＶ表示用画像信号Ｃｈ１及びＡＦ・ＡＥ評価値用画像信号Ｃｈ２の双方を閾値と比較するようにしても良い。このような構成にすれば、ＬＶ表示用画像信号の飽和により、ＡＦ・ＡＥ評価値用画像信号への電荷の漏れ込み防止につながり、ＡＦ・ＡＥ精度の低下を防止することができる。

また、ＬＶ表示用画像信号Ｃｈ１及びＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積タイミングが重複するかどうかの判定を行うようにした。これはＡＦ・ＡＥ評価値用画像信号からＬＶ表示用画像信号に電荷が漏れ込む可能性が、ＬＶ表示用画像信号Ｃｈ１及びＡＦ・ＡＥ評価値用画像信号Ｃｈ２の蓄積タイミングが重複するか否かで異なるためである。両者の蓄積タイミングが異なるタイミングであれば電荷漏れのリスクはないため、分割蓄積する処理を省略することができる。

以上述べたように、本実施例の撮像装置によれば、ＬＶ表示輝度によらず、ＡＦを行う際にＬＶ表示画像のちらつきや画質劣化を回避しながら、ＡＦ・ＡＥ精度の低下を防止することができる。

１０６ 撮像素子
１０７ 撮像信号処理回路
１０９ 全体制御演算部

Claims (6)

1. 第１の画素群および前記第１の画素群と異なる第２の画素群を含む画素部と、
   前記第１の画素群から得られる第１の画像信号を出力する第１の出力チャンネルと、
   前記第２の画素群から得られる第２の画像信号を出力する第２の出力チャンネルと、
   前記第１の画像信号あるいは前記第２の画像信号から得られる評価値から前記第２の画像信号の飽和状態を判定する飽和判定手段と、
   前記飽和判定手段により判定された飽和判定の結果に応じて、前記第２の画像信号の飽和を回避するように前記第２の画像信号の蓄積時間及び読み出し回数を決定するように制御する制御手段と、
   を有することを特徴とする撮像装置。
2. 前記制御手段は、前記第１の画素群のブランキング期間に前記第２の画素群から前記第２の画像信号を複数回読み出すように制御することを特徴とする請求項１に記載の撮像装置。
3. さらに、前記第２の画素群から複数回読み出された画像信号を合成する合成手段を有することを特徴とする請求項１または２に記載の撮像装置。
4. 前記制御手段は、前記第２の画素群から複数回読み出された画像信号を前記合成手段により合成することで所定の輝度となるように、前記第２の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項３に記載の撮像装置。
5. 前記制御手段は、前記第１の画素群の蓄積タイミング及び前記第２の画素群の蓄積タイミングが重複する場合に、前記飽和判定手段により判定された飽和判定の結果に応じて第２の画像の飽和を回避するように第２の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記制御手段は、前記第１の画素群の蓄積時間と前記第２の画素群の蓄積時間を異ならせる場合に、前記飽和判定手段により判定された飽和判定の結果に応じて、前記第２の画像の飽和を回避するように第２の画素群の蓄積時間及び読み出し回数を決定することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。

Images