JP2023142529A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2023142529A5 JP2023142529A5 JP2022049480A JP2022049480A JP2023142529A5 JP 2023142529 A5 JP2023142529 A5 JP 2023142529A5 JP 2022049480 A JP2022049480 A JP 2022049480A JP 2022049480 A JP2022049480 A JP 2022049480A JP 2023142529 A5 JP2023142529 A5 JP 2023142529A5
- Authority
- JP
- Japan
- Prior art keywords
- main control
- control board
- integrated circuit
- terminals
- soldered
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
Description
従来の遊技機において、主制御装置(主制御基板)に表面実装部品を用いるようにしたものが提案されている(例えば、特許文献1参照)。
ところで、そのような制御基板では、回路の動作検証や故障箇所の特定等を目的として、例えばデジタルオシロスコープ等の測定器を用いた検査を行い得るように構成されることが望ましい。特に、遊技機の主制御基板は、遊技の主要な制御を行うものであり、遊技の公平性や信頼性を担保するためにはその必要性が極めて高い。
しかしながら、表面実装部品は、ディップ実装部品と比較すると、端子が細かったり、端子間が狭かったりするものが多い。そのため、そのような検査を適切に行えないおそれがある。もっとも、表面実装部品は、ディップ実装部品よりも入手しやすく安価であることも多い。そのような観点からすると、表面実装部品を使用せずに主制御基板を設計した場合にはその製造コストが増加してしまうという問題も生じる。
しかしながら、表面実装部品は、ディップ実装部品と比較すると、端子が細かったり、端子間が狭かったりするものが多い。そのため、そのような検査を適切に行えないおそれがある。もっとも、表面実装部品は、ディップ実装部品よりも入手しやすく安価であることも多い。そのような観点からすると、表面実装部品を使用せずに主制御基板を設計した場合にはその製造コストが増加してしまうという問題も生じる。
遊技の進行を制御する主制御部(例えば、主制御部411a)と、遊技価値の管理に関する制御を行う遊技価値制御部(例えば、メダル数制御部411b)と、が搭載された主制御基板(例えば、主制御基板411)を備える遊技機であって、
前記主制御基板には、前記主制御基板の表面側でその端子が半田付けされる複数の表面実装部品と、前記主制御基板を貫通するスルーホールに前記主制御基板の表面側からその端子を挿通させ、前記主制御基板の裏面側でその端子が半田付けされる複数のディップ実装部品と、が実装され、
前記複数の表面実装部品は、前記主制御部のマイクロプロセッサに接続された第1の集積回路(例えば、IC3)と、前記遊技価値制御部のマイクロプロセッサに接続された第2の集積回路(例えば、IC5)と、を少なくとも含み、
前記第1の集積回路及び前記第2の集積回路はそれぞれ複数の端子を有しており、前記第1の集積回路の複数の端子と前記第2の集積回路の複数の端子との間がそれぞれ複数の配線で接続され、
前記複数の配線全てにおいて、それぞれに接続された複数のテストポイントを設け、
前記複数のテストポイントは、全て前記主制御基板の表面側の所定領域に設けられ、
前記テストポイントは、一の前記表面実装部品の端子と、他の前記表面実装部品の端子との間の配線において前記ディップ実装部品が接続されていない場合に設けられることを特徴とする。
前記主制御基板には、前記主制御基板の表面側でその端子が半田付けされる複数の表面実装部品と、前記主制御基板を貫通するスルーホールに前記主制御基板の表面側からその端子を挿通させ、前記主制御基板の裏面側でその端子が半田付けされる複数のディップ実装部品と、が実装され、
前記複数の表面実装部品は、前記主制御部のマイクロプロセッサに接続された第1の集積回路(例えば、IC3)と、前記遊技価値制御部のマイクロプロセッサに接続された第2の集積回路(例えば、IC5)と、を少なくとも含み、
前記第1の集積回路及び前記第2の集積回路はそれぞれ複数の端子を有しており、前記第1の集積回路の複数の端子と前記第2の集積回路の複数の端子との間がそれぞれ複数の配線で接続され、
前記複数の配線全てにおいて、それぞれに接続された複数のテストポイントを設け、
前記複数のテストポイントは、全て前記主制御基板の表面側の所定領域に設けられ、
前記テストポイントは、一の前記表面実装部品の端子と、他の前記表面実装部品の端子との間の配線において前記ディップ実装部品が接続されていない場合に設けられることを特徴とする。
この遊技機によれば、遊技の公平性や信頼性を損なうことなく、その製造コストの削減を図ることができる。
Claims (1)
- 遊技の進行を制御する主制御部と、遊技価値の管理に関する制御を行う遊技価値制御部と、が搭載された主制御基板を備える遊技機であって、
前記主制御基板には、前記主制御基板の表面側でその端子が半田付けされる複数の表面実装部品と、前記主制御基板を貫通するスルーホールに前記主制御基板の表面側からその端子を挿通させ、前記主制御基板の裏面側でその端子が半田付けされる複数のディップ実装部品と、が実装され、
前記複数の表面実装部品は、前記主制御部のマイクロプロセッサに接続された第1の集積回路と、前記遊技価値制御部のマイクロプロセッサに接続された第2の集積回路と、を少なくとも含み、
前記第1の集積回路及び前記第2の集積回路はそれぞれ複数の端子を有しており、前記第1の集積回路の複数の端子と前記第2の集積回路の複数の端子との間がそれぞれ複数の配線で接続され、
前記複数の配線全てにおいて、それぞれに接続された複数のテストポイントを設け、
前記複数のテストポイントは、全て前記主制御基板の表面側の所定領域に設けられ、
前記テストポイントは、一の前記表面実装部品の端子と、他の前記表面実装部品の端子との間の配線において前記ディップ実装部品が接続されていない場合に設けられることを特徴とする遊技機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049480A JP2023142529A (ja) | 2022-03-25 | 2022-03-25 | 遊技機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022049480A JP2023142529A (ja) | 2022-03-25 | 2022-03-25 | 遊技機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2023142529A JP2023142529A (ja) | 2023-10-05 |
JP2023142529A5 true JP2023142529A5 (ja) | 2024-01-25 |
Family
ID=88206050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022049480A Pending JP2023142529A (ja) | 2022-03-25 | 2022-03-25 | 遊技機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023142529A (ja) |
-
2022
- 2022-03-25 JP JP2022049480A patent/JP2023142529A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6955551B2 (en) | Card edge connector jig and card edge connector connection mechanism | |
JPH1187003A (ja) | 実装検査システム | |
JP2023142529A5 (ja) | ||
JP2023142528A5 (ja) | ||
JP2023142525A5 (ja) | ||
JP2023142530A5 (ja) | ||
JP2023142533A5 (ja) | ||
JP2023142531A5 (ja) | ||
JP2023142532A5 (ja) | ||
JP2023142534A5 (ja) | ||
JP2023142527A5 (ja) | ||
JP2023142526A5 (ja) | ||
JP2024012748A5 (ja) | ||
US20030098178A1 (en) | Printed circuit board having test points formed on sides thereof | |
JP2024012747A5 (ja) | ||
JP2024012749A5 (ja) | ||
JP2024012746A5 (ja) | ||
JP2024012750A5 (ja) | ||
JP2024012751A5 (ja) | ||
JP2024012752A5 (ja) | ||
JP2024012745A5 (ja) | ||
JP2024012753A5 (ja) | ||
JP2024012754A5 (ja) | ||
KR102412790B1 (ko) | 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판 | |
JP2002299805A (ja) | 回路基板と実装位置の検査方法 |