JP2023140778A - Semiconductor device and power conversion device - Google Patents

Semiconductor device and power conversion device Download PDF

Info

Publication number
JP2023140778A
JP2023140778A JP2022046790A JP2022046790A JP2023140778A JP 2023140778 A JP2023140778 A JP 2023140778A JP 2022046790 A JP2022046790 A JP 2022046790A JP 2022046790 A JP2022046790 A JP 2022046790A JP 2023140778 A JP2023140778 A JP 2023140778A
Authority
JP
Japan
Prior art keywords
main
electrode
terminal
lead
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022046790A
Other languages
Japanese (ja)
Inventor
哲豊 紺野
Tetsutoyo Konno
彬 三間
Akira Mima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Power Semiconductor Device Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Power Semiconductor Device Ltd filed Critical Hitachi Power Semiconductor Device Ltd
Priority to JP2022046790A priority Critical patent/JP2023140778A/en
Priority to PCT/JP2022/043329 priority patent/WO2023181498A1/en
Publication of JP2023140778A publication Critical patent/JP2023140778A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)
  • Power Conversion In General (AREA)

Abstract

To provide a semiconductor device capable of detecting failure of a semiconductor device.SOLUTION: A semiconductor device includes: a switching element including a gate, a first main electrode, and a second main electrode that becomes a gate reference potential; a first main terminal that becomes an external electrode which is electrically connected to the first main electrode; a second main terminal that becomes an external electrode which is electrically connected to the second main electrode; a first auxiliary terminal that becomes an external electrode for measuring a potential of the second main electrode of the switching element; wiring for flowing a main current to the second main terminal from the second main electrode of the switching element; and a second auxiliary terminal that becomes an external electrode for measuring the potential on the wiring. The wiring includes: a first circuit pattern; and a main lead for connecting at least the first circuit pattern with the second main terminal. The main lead includes a branch lead in which a space between a connection part of the first circuit pattern of the main lead and a connection part of the second main terminal is set as a branch point. The second auxiliary terminal is electrically connected to the branch lead.SELECTED DRAWING: Figure 1

Description

本発明は、電気自動車や電気鉄道のモータ駆動等に用いられる大電流を扱うパワー半導体チップを備えた半導体装置および電力変換装置に関する。 The present invention relates to a semiconductor device and a power conversion device equipped with a power semiconductor chip that handles large currents used for driving motors of electric vehicles and electric railways.

特許文献１には、短絡耐量を調整可能なパワーモジュールを提供する、ことを目的として、パワーモジュールは、パワー半導体素子であるＩＧＢＴ素子と、ＩＧＢＴ素子のエミッタ電極（出力電極）に接続されて、電流Ｉｃが流れるエミッタ配線と、エミッタ配線の経路上に接続された複数のエミッタ制御線とを備える。複数のエミッタ制御線のうちのいずれかを選択することにより、負帰還量を調整することができる。したがってＩＧＢＴ素子１の短絡耐量を調整することができる、ことが開示されている。 Patent Document 1 discloses, for the purpose of providing a power module whose short-circuit tolerance can be adjusted, the power module includes an IGBT element that is a power semiconductor element, and an emitter electrode (output electrode) of the IGBT element connected to the power module. It includes an emitter wiring through which a current Ic flows, and a plurality of emitter control lines connected on the path of the emitter wiring. By selecting one of the plurality of emitter control lines, the amount of negative feedback can be adjusted. Therefore, it is disclosed that the short-circuit tolerance of the IGBT element 1 can be adjusted.

特開２０１４－１２０５６３号公報Japanese Patent Application Publication No. 2014-120563

本発明は、半導体装置の故障が検出可能な半導体装置を提供することを目的とする。また、本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面によって明らかにする。 An object of the present invention is to provide a semiconductor device in which failures in the semiconductor device can be detected. Further, the above and other objects and novel features of the present invention will be made clear by the description of this specification and the accompanying drawings.

上記課題を解決するための本発明の特徴は、
ゲートと、第１の主電極と、ゲート基準電位となる第２の主電極とを有するスイッチング素子と、
第１の主電極に電気的に接続され外部電極となる第１の主端子と、
第２の主電極に電気的に接続され外部電極となる第２の主端子と、
前記スイッチング素子の前記第２の主電極の電位を計測するための外部電極となる第１の補助端子と、
前記スイッチング素子の前記第２の主電極から前記第２の主端子に主電流を流す配線と、
前記配線上の電位を計測するための外部電極となる第２の補助端子と、を有し、
前記配線は、第１の回路パターンと、少なくとも前記第１の回路パターンと前記第２の主端子とを接続する主リードとを有し、
前記主リードは、前記主リードの第１の回路パターンとの接続部と前記第２の主端子との接続部の間を分岐点とした分岐リードを有し、
前記第２の補助端子は、前記分岐リードに電気的に接続されている、
ことである。 The features of the present invention for solving the above problems are as follows:
a switching element having a gate, a first main electrode, and a second main electrode serving as a gate reference potential;
a first main terminal that is electrically connected to the first main electrode and serves as an external electrode;
a second main terminal that is electrically connected to the second main electrode and serves as an external electrode;
a first auxiliary terminal serving as an external electrode for measuring the potential of the second main electrode of the switching element;
Wiring for flowing a main current from the second main electrode of the switching element to the second main terminal;
a second auxiliary terminal serving as an external electrode for measuring the potential on the wiring,
The wiring has a first circuit pattern and a main lead connecting at least the first circuit pattern and the second main terminal,
The main lead has a branch lead with a branch point between the connection part of the main lead with the first circuit pattern and the connection part with the second main terminal,
the second auxiliary terminal is electrically connected to the branch lead;
That's true.

本発明により、半導体装置の異常を正確に検知し、半導体装置が破壊する前に対処することが可能になることである。 According to the present invention, it is possible to accurately detect an abnormality in a semiconductor device and take measures before the semiconductor device is destroyed.

第１実施例の半導体装置の上面図である。FIG. 2 is a top view of the semiconductor device of the first example. 図１の上面図に示したA-A’断面図である。2 is a sectional view taken along line A-A' shown in the top view of FIG. 1. FIG. 図１の上面図に示したB-B’断面図である。2 is a sectional view taken along line B-B' shown in the top view of FIG. 1. FIG. 図１の上面図に示したC-C’断面図である。2 is a sectional view taken along line C-C' shown in the top view of FIG. 1. FIG. 比較例に係る半導体装置を用いたシステム例を示す図である。FIG. 3 is a diagram showing an example of a system using a semiconductor device according to a comparative example. 第１実施例の半導体装置を用いたシステム例を示す図である。1 is a diagram showing an example of a system using the semiconductor device of the first embodiment; FIG. 第１実施例の効果を説明する図である。It is a figure explaining the effect of a 1st example. 第２実施例の半導体装置の上面図である。FIG. 7 is a top view of a semiconductor device according to a second embodiment. 図８の上面図に示したA-A’断面図である。9 is a sectional view taken along line A-A' shown in the top view of FIG. 8. FIG. 図８の上面図に示したB-B’断面図である。9 is a sectional view taken along line B-B' shown in the top view of FIG. 8. FIG. 図８の上面図に示したC-C’断面図である。9 is a sectional view taken along line C-C' shown in the top view of FIG. 8. FIG. 第３実施例の半導体装置の上面図である。FIG. 7 is a top view of a semiconductor device according to a third embodiment. 図１２の上面図に示したA-A’断面図である。13 is a sectional view taken along line A-A' shown in the top view of FIG. 12. FIG. 図１２の上面図に示したB-B’断面図である。13 is a sectional view taken along line B-B' shown in the top view of FIG. 12. FIG. 第４実施例の電力変換装置の回路図である。FIG. 3 is a circuit diagram of a power conversion device according to a fourth embodiment.

以下、本発明の実施形態の説明の前に、課題について説明する。 Hereinafter, before explaining the embodiments of the present invention, the problems will be explained.

半導体装置は、直流電源から供給された直流電力をモータなどの誘導性負荷に供給するための交流電力に変換する機能、あるいはモータにより発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。この変換機能を果すため、半導体装置はスイッチング機能を有するパワー半導体チップを有しており、導通動作や遮断動作を繰り返すことにより、直流電力から交流電力へあるいは交流電力から直流電力へ電力変換し、電力を制御する。 Semiconductor devices have the function of converting DC power supplied from a DC power source into AC power for supplying an inductive load such as a motor, or converting AC power generated by a motor to DC power for supplying a DC power supply. It has the ability to convert. In order to perform this conversion function, the semiconductor device has a power semiconductor chip with a switching function, which converts DC power to AC power or from AC power to DC power by repeating conduction and interruption operations. Control power.

半導体装置は、一般的な構成として、放熱ベースの上に、配線パターンを形成した絶縁基板をはんだ等で接合し、その絶縁基板の配線パターンの上に、パワー半導体チップをはんだ等で搭載する。パワー半導体チップには、表裏に電極が備えられ、裏面電極は絶縁基板上の配線パターンと接続され、表面電極はワイヤ等を介して絶縁基板上の配線パターンに接続される。鉄道用などの大電力用の半導体装置では、絶縁基板上に複数のパワー半導体チップが搭載され、さらにその絶縁基板を複数搭載することで、大電流に対応できるようにしている。 As a general configuration of a semiconductor device, an insulating substrate on which a wiring pattern is formed is bonded to a heat dissipation base using solder or the like, and a power semiconductor chip is mounted on the wiring pattern of the insulating substrate using solder or the like. A power semiconductor chip is provided with electrodes on the front and back sides, the back electrode is connected to a wiring pattern on an insulating substrate, and the front electrode is connected to a wiring pattern on an insulating substrate via a wire or the like. In high-power semiconductor devices for railways and the like, a plurality of power semiconductor chips are mounted on an insulating substrate, and by further mounting a plurality of the insulating substrates, it is possible to handle large currents.

半導体装置の絶縁基板上に搭載されるパワー半導体チップは、スイッチング素子としてＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、還流ダイオードが搭載される。 Power semiconductor chips mounted on insulating substrates of semiconductor devices include MOSFETs (metal-oxide-semiconductor field-effect transistors), IGBTs (Insulated Gate Bipolar Transistors), and freewheeling diodes as switching elements. is installed.

パワー半導体チップは、裏面に主電流が流れる裏面電極としてドレイン電極(ユニポーラ型トランジスタの場合)やコレクタ電極（バイポーラトランジスタの場合）やカソード電極（還流ダイオードの場合）、表面に制御電流が流れるゲート電極と主電流が流れる表面電極としてソース電極(ユニポーラ型トランジスタの場合)やエミッタ電極（バイポーラ型トランジスタの場合）やアノード電極（還流ダイオードの場合）を備える。 A power semiconductor chip has a drain electrode (in the case of a unipolar transistor), a collector electrode (in the case of a bipolar transistor), a cathode electrode (in the case of a freewheeling diode) as the back electrode through which the main current flows, and a gate electrode through which the control current flows on the front surface. A source electrode (in the case of a unipolar transistor), an emitter electrode (in the case of a bipolar transistor), and an anode electrode (in the case of a freewheeling diode) are provided as surface electrodes through which the main current flows.

一般的な構成では、裏面電極は、鉛はんだや鉛フリーはんだによって回路基板（配線パターン、回路パターとも言う）に接合されていた。また、表面電極にはアルミニウム系の材料が用いられており、配線としてアルミニウム系のワイヤや銅系のリードが表面電極上に接合されていた。 In a typical configuration, the back electrode is bonded to a circuit board (also referred to as a wiring pattern or circuit pattern) using lead solder or lead-free solder. Further, an aluminum-based material is used for the surface electrode, and an aluminum-based wire or a copper-based lead is bonded onto the surface electrode as wiring.

例えば、電気自動車のモータ駆動に用いる半導体装置は、耐圧６００Ｖ以上、電流容量３００Ａ以上となる。電気鉄道のモータ駆動に用いる半導体装置の場合は、耐圧３．３ｋＶ以上、電流容量１２００Ａ以上となる。これらの大電流を扱うため、パワー半導体チップあたり数百アンペアの電流を流す必要があり、このため通常、直径３００μｍから５５０μｍ程度の太線ワイヤの複数本を表面電極上に超音波接合したり、はんだなどにより銅リードを接合することが必要になっている。 For example, a semiconductor device used to drive a motor of an electric vehicle has a withstand voltage of 600 V or more and a current capacity of 300 A or more. In the case of a semiconductor device used to drive a motor of an electric railway, the withstand voltage is 3.3 kV or more and the current capacity is 1200 A or more. In order to handle these large currents, it is necessary to pass a current of several hundred amperes per power semiconductor chip, and for this reason, multiple thick wires with a diameter of about 300 μm to 550 μm are usually ultrasonically bonded onto the surface electrode or soldered. Due to such reasons, it has become necessary to bond copper leads.

近年、はんだに替えて耐熱性に優れ長寿命な焼結金属や、アルミニウムより耐熱性に優れる銅ワイヤなどに置き換わりつつあるが、半導体装置の電流容量向上の要求はますます高まっている。１つのパワー半導体チップあたりに流れる電流が増加しているため、パワー半導体チップからの発熱が増加し、パワー半導体チップの周辺の接合部がより大きな温度変動に晒されるようになり、半導体装置の破壊のリスクが増大している。このため、半導体装置の異常を検知し破壊する前に対処することが課題となっている。 In recent years, solder has been replaced by sintered metals, which have excellent heat resistance and long life, and copper wire, which has better heat resistance than aluminum, but the demand for improved current capacity of semiconductor devices is increasing. As the current flowing per power semiconductor chip increases, heat generation from the power semiconductor chip increases, and the junctions around the power semiconductor chip are exposed to larger temperature fluctuations, which can lead to damage to the semiconductor device. risks are increasing. For this reason, it has become a challenge to detect abnormalities in semiconductor devices and deal with them before they are destroyed.

そこで、本発明者は、半導体装置の異常を検知し破壊する前に対処することについて鋭意検討し、その構成を見出した。本発明は該知見に基づくものである。 Therefore, the inventors of the present invention have conducted extensive studies on detecting abnormalities in semiconductor devices and dealing with them before they are destroyed, and have found a configuration for this. The present invention is based on this knowledge.

以下、図面等を用いて、本発明の実施形態について詳細に説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。なお、図面は説明をより明確にするため、実際の態様に比べ、模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Embodiments of the present invention will be described in detail below with reference to the drawings and the like. However, in the following description, the same constituent elements may be denoted by the same reference numerals and repeated explanations may be omitted. Note that, in order to make the explanation clearer, the drawings may be shown more schematically than the actual aspects, but this is merely an example and does not limit the interpretation of the present invention.

図１は本発明の第１実施例の半導体装置の上面図、図２は図１の上面図に示したA-A’断面図、図３は図１の上面図に示したB-B’断面図、図４は図１の上面図に示したC-C’断面図である。 1 is a top view of a semiconductor device according to a first embodiment of the present invention, FIG. 2 is a sectional view taken along line AA' shown in the top view of FIG. 1, and FIG. 3 is a sectional view taken along line BB' shown in the top view of FIG. Cross-sectional view: FIG. 4 is a CC' cross-sectional view shown in the top view of FIG.

半導体装置２００は、スイッチング素子２０１と、ダイオード素子２０２と、コレクタ端子２０３と、エミッタワイヤ２０４と、エミッタリード２０９と、分岐リード２１０と、エミッタ端子２０５と、ゲート端子２０６と、第１エミッタ補助端子２０７と、第２エミッタ補助端子２０８と、を備える。半導体装置２００は、さらに、スイッチング素子２０１のエミッタ表面電極２１１と、ダイオード素子２０２の表面電極２１２と、スイッチング素子２０１のゲート表面電極２１３と、スイッチング素子２０１のエミッタセンスワイヤ２１４と、スイッチング素子２０１のゲートワイヤ２１５と、スイッチング素子２０１のコレクタ裏面電極２１６と、を備える。半導体装置２００は、さらに、ダイオード素子２０２の裏面電極２１７と、スイッチング素子２０１の接合層２１８と、ダイオード素子２０２の接合層２１９と、絶縁基板の配線層２２０と、絶縁基板の絶縁層２２１と、絶縁基板の裏面金属層２２２と、絶縁基板の接合層２２３と、放熱ベース２２４と、ケース２２５と、絶縁充填材２２６と、を備える。 The semiconductor device 200 includes a switching element 201, a diode element 202, a collector terminal 203, an emitter wire 204, an emitter lead 209, a branch lead 210, an emitter terminal 205, a gate terminal 206, and a first emitter auxiliary terminal. 207 and a second emitter auxiliary terminal 208. The semiconductor device 200 further includes an emitter surface electrode 211 of the switching element 201 , a surface electrode 212 of the diode element 202 , a gate surface electrode 213 of the switching element 201 , an emitter sense wire 214 of the switching element 201 , and an emitter sense wire 214 of the switching element 201 . A gate wire 215 and a collector back electrode 216 of the switching element 201 are provided. The semiconductor device 200 further includes a back electrode 217 of the diode element 202, a bonding layer 218 of the switching element 201, a bonding layer 219 of the diode element 202, a wiring layer 220 of the insulating substrate, and an insulating layer 221 of the insulating substrate. It includes a back metal layer 222 of the insulating substrate, a bonding layer 223 of the insulating substrate, a heat dissipation base 224, a case 225, and an insulating filler 226.

放熱ベース２２４上には、絶縁基板の配線層２２０と、絶縁基板の絶縁層２２１と、絶縁基板の裏面金属層２２２からなる絶縁基板が、絶縁基板の接合層２２３により接合されている。絶縁基板の配線層２２０上には、スイッチング素子２０１と、ダイオード素子２０２が搭載されている。スイッチング素子２０１及びダイオード素子２０２の裏面にはそれぞれスイッチング素子２０１のコレクタ裏面電極２１６と、ダイオード素子２０２の裏面電極２１７が備えられており、それぞれスイッチング素子２０１の接合層２１８と、ダイオード素子２０２の接合層２１９により絶縁基板の配線層２２０に接合されている。スイッチング素子２０１及びダイオード素子２０２の表面にはそれぞれ、スイッチング素子２０１のエミッタ表面電極２１１と、ダイオード素子２０２の表面電極２１２が備えられており、スイッチング素子２０１のエミッタ表面電極２１１と、ダイオード素子２０２の表面電極２１２の上には、主電流が流れるエミッタ端子２０５に接続されるエミッタワイヤ２０４と、主電流が流れない第１エミッタ補助端子２０７に接続されるスイッチング素子２０１のエミッタセンスワイヤ２１４が接合されている。スイッチング素子２０１のゲート表面電極２１３には、ゲート端子２０６に接続されるスイッチング素子２０１のゲートワイヤ２１５が接合されている。第１エミッタ補助端子２０７と、第２エミッタ補助端子２０８は、絶縁基板の配線層２２０上に端子接合層２２７により接合されている。放熱ベース２２４の一部と、コレクタ端子２０３の一部と、エミッタ端子２０５の一部と、ゲート端子２０６の一部と、第１エミッタ補助端子２０７の一部と、第２エミッタ補助端子２０８の一部以外は、ケース２２５に内包されており、ケース２２５の内部には絶縁充填材２２６が充填されている。 On the heat dissipation base 224, an insulating substrate consisting of a wiring layer 220 of the insulating substrate, an insulating layer 221 of the insulating substrate, and a back metal layer 222 of the insulating substrate is bonded by a bonding layer 223 of the insulating substrate. A switching element 201 and a diode element 202 are mounted on the wiring layer 220 of the insulating substrate. A collector back electrode 216 of the switching element 201 and a back electrode 217 of the diode element 202 are provided on the back surfaces of the switching element 201 and the diode element 202, respectively. It is bonded to a wiring layer 220 of an insulating substrate by a layer 219. An emitter surface electrode 211 of the switching element 201 and a surface electrode 212 of the diode element 202 are provided on the surfaces of the switching element 201 and the diode element 202, respectively. On the surface electrode 212, an emitter wire 204 connected to an emitter terminal 205 through which the main current flows and an emitter sense wire 214 of the switching element 201 connected to the first emitter auxiliary terminal 207 through which the main current does not flow are bonded. ing. A gate wire 215 of the switching element 201 connected to the gate terminal 206 is bonded to the gate surface electrode 213 of the switching element 201 . The first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208 are bonded onto the wiring layer 220 of the insulating substrate by a terminal bonding layer 227. A part of the heat dissipation base 224, a part of the collector terminal 203, a part of the emitter terminal 205, a part of the gate terminal 206, a part of the first emitter auxiliary terminal 207, and a part of the second emitter auxiliary terminal 208. The rest except a part is enclosed in a case 225, and the inside of the case 225 is filled with an insulating filler 226.

スイッチング素子２０１のゲート表面電極２１３は、スイッチング素子２０１のゲート表面電極２１３を介してゲート端子２０６に接続されており、コレクタ裏面電極２１６はコレクタ端子２０３に接続されている。また、スイッチング素子２０１のエミッタ表面電極２１１は、エミッタセンスワイヤ２１４を介して第１エミッタ補助端子２０７に接続されている。また、スイッチング素子２０１のエミッタ表面電極２１１は、エミッタワイヤ２０４と、絶縁基板の配線層２２０と、エミッタリード２０９を介しエミッタ端子２０５に接続されている。さらにスイッチング素子２０１のエミッタ表面電極２１１は、エミッタワイヤ２０４と、絶縁基板の配線層２２０と、エミッタリード２０９と、エミッタリード２０９から分岐した分岐リード２１０を介し第２エミッタ補助端子２０８に接続されている。 The gate surface electrode 213 of the switching element 201 is connected to the gate terminal 206 via the gate surface electrode 213 of the switching element 201, and the collector back electrode 216 is connected to the collector terminal 203. Further, the emitter surface electrode 211 of the switching element 201 is connected to the first emitter auxiliary terminal 207 via the emitter sense wire 214. Further, the emitter surface electrode 211 of the switching element 201 is connected to the emitter terminal 205 via the emitter wire 204, the wiring layer 220 of the insulating substrate, and the emitter lead 209. Further, the emitter surface electrode 211 of the switching element 201 is connected to the second emitter auxiliary terminal 208 via the emitter wire 204, the wiring layer 220 of the insulating substrate, the emitter lead 209, and the branch lead 210 branched from the emitter lead 209. There is.

ここで、半導体装置２００の構造について以下に纏める。 Here, the structure of the semiconductor device 200 will be summarized below.

半導体装置２００は、
ゲート（２１３）と、第１の主電極（コレクタ裏面電極２１６）と、ゲート基準電位となる第２の主電極（エミッタ表面電極２１１）とを有するスイッチング素子（２０１）と、
第１の主電極（コレクタ裏面電極２１６）に電気的に接続され外部電極となる第１の主端子（コレクタ端子２０３）と、
第２の主電極（エミッタ表面電極２１１）に電気的に接続され外部電極となる第２の主端子（エミッタ端子２０５）と、
スイッチング素子（２０１）の第２の主電極（エミッタ表面電極２１１）の電位を計測するための外部電極となる第１の補助端子（第１エミッタ補助端子２０７）と、
スイッチング素子（２０１）の第２の主電極（エミッタ表面電極２１１）から第２の主端子（エミッタ端子２０５）に主電流を流す配線（絶縁基板の配線層２２０Ｅ，エミッタリード２０９）と、
配線（絶縁基板の配線層２２０Ｅ、エミッタリード２０９）上の電位を計測するための外部電極となる第２の補助端子（第２エミッタ補助端子２０８）と、を有する。 The semiconductor device 200 is
A switching element (201) having a gate (213), a first main electrode (collector back electrode 216), and a second main electrode (emitter surface electrode 211) serving as a gate reference potential;
a first main terminal (collector terminal 203) that is electrically connected to the first main electrode (collector back electrode 216) and serves as an external electrode;
a second main terminal (emitter terminal 205) that is electrically connected to the second main electrode (emitter surface electrode 211) and serves as an external electrode;
a first auxiliary terminal (first emitter auxiliary terminal 207) serving as an external electrode for measuring the potential of the second main electrode (emitter surface electrode 211) of the switching element (201);
Wiring (wiring layer 220E of insulating substrate, emitter lead 209) for flowing a main current from the second main electrode (emitter surface electrode 211) to the second main terminal (emitter terminal 205) of the switching element (201);
It has a second auxiliary terminal (second emitter auxiliary terminal 208) that serves as an external electrode for measuring the potential on the wiring (wiring layer 220E of the insulating substrate, emitter lead 209).

配線（絶縁基板の配線層２２０Ｅ、エミッタリード２０９）は、第１の回路パターン（絶縁基板の配線層２２０Ｅ）と、少なくとも第１の回路パターン（絶縁基板の配線層２２０Ｅ）と第２の主端子（エミッタ端子２０５）とを接続する主リード（エミッタリード２０９）とを有する。 The wiring (wiring layer 220E of the insulating substrate, emitter lead 209) is connected to the first circuit pattern (wiring layer 220E of the insulating substrate), at least the first circuit pattern (wiring layer 220E of the insulating substrate) and the second main terminal. (emitter terminal 205) and a main lead (emitter lead 209).

主リード（エミッタリード２０９）は、主リード（エミッタリード２０９）の第１の回路パターン（絶縁基板の配線層２２０Ｅ）との接続部（ＣＰ１）と第２の主端子（エミッタ端子２０５）との接続部（ＣＰ２）の間を分岐点（ＰＢＲ）とした分岐リード（２１０）を有する。 The main lead (emitter lead 209) connects the connection part (CP1) of the main lead (emitter lead 209) with the first circuit pattern (wiring layer 220E of the insulating substrate) and the second main terminal (emitter terminal 205). It has a branch lead (210) with a branch point (PBR) between the connecting parts (CP2).

第２の補助端子（第２エミッタ補助端子２０８）は、分岐リード（２１０）に電気的に接続されている。 The second auxiliary terminal (second emitter auxiliary terminal 208) is electrically connected to the branch lead (210).

主電流はコレクタ端子２０３から、絶縁基板の配線層２２０、スイッチング素子２０１、スイッチング素子２０１のエミッタ表面電極２１１、エミッタワイヤ２０４、絶縁基板の配線層２２０（２２０Ｅ）、エミッタリード２０９を通ってエミッタ端子２０５へと流れ、外部回路に流れる。コレクタ端子２０３からエミッタ端子２０５までの電流経路を主回路と呼び、この区間が持つ寄生インダクタンスのことを主回路インダクタンスと呼ぶ。主回路には、電流の時間変化率と主回路インダクタンスの積のサージ電圧が生じこのサージ電圧が半導体装置２００の耐圧を超えると絶縁破壊を引き起こすことから、一般に主回路インダクタンスは低いことが望ましい。 The main current flows from the collector terminal 203 through the wiring layer 220 of the insulating substrate, the switching element 201, the emitter surface electrode 211 of the switching element 201, the emitter wire 204, the wiring layer 220 (220E) of the insulating substrate, and the emitter lead 209 to the emitter terminal. 205 and to an external circuit. The current path from collector terminal 203 to emitter terminal 205 is called a main circuit, and the parasitic inductance that this section has is called main circuit inductance. In the main circuit, a surge voltage that is the product of the time rate of change of current and the main circuit inductance occurs, and if this surge voltage exceeds the withstand voltage of the semiconductor device 200, it causes dielectric breakdown, so it is generally desirable that the main circuit inductance be low.

本発明による効果を、比較例との比較により説明する。 The effects of the present invention will be explained by comparison with comparative examples.

図５は比較例の半導体装置２００ｒを用いたシステム例を示す図である。図５に記載のインダクタンスLwireは、スイッチング素子２０１のエミッタ表面電極２１１から、エミッタリード２０９が接続された絶縁基板の配線層２２０までのインダクタンス、インダクタンスLeはエミッタリード２０９のインダクタンスである。比較例では、第２エミッタ補助端子２０８はエミッタリード２０９が接続された絶縁基板の配線層２２０に接続されていた。 FIG. 5 is a diagram showing an example of a system using a semiconductor device 200r of a comparative example. The inductance Lwire shown in FIG. 5 is the inductance from the emitter surface electrode 211 of the switching element 201 to the wiring layer 220 of the insulating substrate to which the emitter lead 209 is connected, and the inductance Le is the inductance of the emitter lead 209. In the comparative example, the second emitter auxiliary terminal 208 was connected to the wiring layer 220 of the insulating substrate to which the emitter lead 209 was connected.

図６は本発明の第１実施例の半導体装置２００を用いたシステム例を示す図である。図６に記載のインダクタンスLwireは、スイッチング素子２０１のエミッタ表面電極２１１から、エミッタリード２０９が接続された絶縁基板の配線層２２０Ｅまでのインダクタンス、インダクタンスLe1はエミッタリード２０９の絶縁基板の配線層２２０Ｅとの接合部ＣＰ１から分岐リード２１０の間のインダクタンス、インダクタンスLe2は分岐リード２１０からエミッタ端子２０５との接合部ＣＰ２までのインダクタンスである。比較例との違いは、第２エミッタ補助端子２０８が、分岐リード２１０を介してエミッタリード２０９の、絶縁基板の配線層２２０Ｅとの接合部ＣＰ１からエミッタ端子２０５との接合部ＣＰ２までの間の分岐点ＰＢＲに接続されていることである。 FIG. 6 is a diagram showing an example of a system using the semiconductor device 200 of the first embodiment of the present invention. The inductance Lwire shown in FIG. 6 is the inductance from the emitter surface electrode 211 of the switching element 201 to the wiring layer 220E of the insulating substrate to which the emitter lead 209 is connected, and the inductance Le1 is the inductance from the wiring layer 220E of the insulating substrate to which the emitter lead 209 is connected. The inductance Le2 between the junction CP1 and the branch lead 210 is the inductance from the branch lead 210 to the junction CP2 with the emitter terminal 205. The difference from the comparative example is that the second emitter auxiliary terminal 208 connects the emitter lead 209 from the junction CP1 with the wiring layer 220E of the insulating substrate to the junction CP2 with the emitter terminal 205 via the branch lead 210. It is connected to the branch point PBR.

第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間のインダクタンスは、比較例の場合はインダクタンスLwireであるが、本発明の場合はインダクタンスLwireとインダクタンスLe1の和となり、比較例より大きくなる（Lwire＜（Lwire＋Le1））。制御回路１００では、第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間の電圧を計測することによって半導体装置２００の異常を検知することができる。 The inductance between the first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208 is the inductance Lwire in the comparative example, but in the present invention it is the sum of the inductance Lwire and the inductance Le1, which is larger than the comparative example ( Lwire<(Lwire+Le1)). The control circuit 100 can detect an abnormality in the semiconductor device 200 by measuring the voltage between the first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208.

図７は、第１実施例の効果を説明する図である。図７に示すように、第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間のインダクタンスと電流Icの時間変化率の積に相当する電圧Vdetectが、第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間で計測される。図７において、電圧Vdetect１は比較例の電圧を示し、電圧Vdetect２は比較例の電圧を示す。 FIG. 7 is a diagram illustrating the effects of the first embodiment. As shown in FIG. 7, the voltage Vdetect corresponding to the product of the inductance between the first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208 and the time rate of change of the current Ic is Measured between auxiliary terminals 208. In FIG. 7, voltage Vdetect1 indicates the voltage of the comparative example, and voltage Vdetect2 indicates the voltage of the comparative example.

本発明では、第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間のインダクタンス（Lwire＋Le1）を、比較例のインダクタンスLwireより大きくしたため（Lwire＜（Lwire＋Le1））、電圧Vdetect２も電圧Vdetect１より大きくなる（Vdetect２＞Vdetect１）。そのため、制御回路１００での計測精度が向上したり増幅回路を設けなくて済むといった効果がある。また、分岐リード２１０以外のエミッタリード２０９の形状を変えなければ、インダクタンスLeと、インダクタンスLe1とインダクタンスLe2の和（Le1＋Le2）は等しいので（Le＝Le1＋Le2）、主回路インダクタンスは低いままの値を維持できるといった効果がある。 In the present invention, since the inductance (Lwire+Le1) between the first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208 is made larger than the inductance Lwire of the comparative example (Lwire<(Lwire+Le1)), the voltage Vdetect2 is also larger than the voltage Vdetect1. (Vdetect2>Vdetect1). Therefore, there are effects such as improved measurement accuracy in the control circuit 100 and no need to provide an amplifier circuit. In addition, if the shape of the emitter lead 209 other than the branch lead 210 is not changed, the inductance Le and the sum of the inductance Le1 and the inductance Le2 (Le1 + Le2) are equal (Le = Le1 + Le2), so the main circuit inductance remains low. It has the effect of being possible.

次に、実施例２について、図面を用いて説明する。図８は本発明の第２実施例の半導体装置の上面図、図９は図８の上面図に示したA-A’断面図、図１０は図８の上面図に示したB-B’断面図、図１１は図８の上面図に示したC-C’断面図である。 Next, Example 2 will be described using the drawings. 8 is a top view of a semiconductor device according to a second embodiment of the present invention, FIG. 9 is a sectional view taken along line A-A' shown in the top view of FIG. 8, and FIG. 10 is a cross-sectional view taken along line B-B' shown in the top view of FIG. 11 is a sectional view taken along the line CC' shown in the top view of FIG. 8.

実施例２と実施例１との違いは、実施例２の半導体装置２００Ａでは、第２エミッタ補助端子２０８と分岐リード２１０を直接接続するのではなく、分岐リード２１０を接合する絶縁基板の配線層２２０Ａを設け、第２エミッタ補助端子２０８と分岐リード２１０とを分岐リード２１０を接合する絶縁基板の配線層２２０Ａを介して接続したところである。つまり、半導体装置２００Ａは、第１の回路パターン２２０Ｅから分離されているとともに、分岐リード２１０に接続された第２の回路パターン２２０Ａを有する。第２の補助端子２０８は第２の回路パターン２２０Ａを介して分岐リード２１０に電気的に接続されている。この例では、第２エミッタ補助端子２０８と絶縁基板の配線層２２０Ａとは、エミッタ補助リード２０９Ａにより接続される。 The difference between the second embodiment and the first embodiment is that in the semiconductor device 200A of the second embodiment, the second emitter auxiliary terminal 208 and the branch lead 210 are not directly connected, but the wiring layer of the insulating substrate is connected to the branch lead 210. 220A is provided, and the second emitter auxiliary terminal 208 and the branch lead 210 are connected via the wiring layer 220A of the insulating substrate to which the branch lead 210 is bonded. That is, the semiconductor device 200A has a second circuit pattern 220A that is separated from the first circuit pattern 220E and connected to the branch lead 210. The second auxiliary terminal 208 is electrically connected to the branch lead 210 via the second circuit pattern 220A. In this example, the second emitter auxiliary terminal 208 and the wiring layer 220A of the insulating substrate are connected by the emitter auxiliary lead 209A.

これにより、実施例２の半導体装置２００Ａでは、エミッタリード２０９と分岐リード２１０と第２エミッタ補助端子２０８を一体の部材とする必要がなく、リード形状が単純化できるため、半導体装置２００Ａが低コストとなる。 As a result, in the semiconductor device 200A of the second embodiment, it is not necessary to form the emitter lead 209, the branch lead 210, and the second emitter auxiliary terminal 208 into an integral member, and the lead shape can be simplified, so that the semiconductor device 200A can be made at a low cost. becomes.

図１２は本発明の第３実施例の半導体装置の上面図、図１３は図１２の上面図に示したA-A’断面図、図１４は図１２の上面図に示したB-B’断面図である。 12 is a top view of a semiconductor device according to a third embodiment of the present invention, FIG. 13 is a sectional view taken along line AA' shown in the top view of FIG. 12, and FIG. 14 is a sectional view taken along line BB' shown in the top view of FIG. FIG.

本実施例は上アームＵＡと下アームＬＡを内蔵した半導体装置２００Ｂに本発明を適用した構成例である。図１２の半導体装置２００Ｂにおいて、上半分が上アームＵＡに対応するＩＧＢＴのスイッチング素子２０１とダイオード素子２０２であり、図１２の下半分が下アームＬＡに対応するＩＧＢＴのスイッチング素子２０１とダイオード素子２０２である。半導体装置２００Ｂにおいて、上アームＵＡおよびアームＬＡの両方は、実施例１の構成例を用いて構成することができる。図１５の例では、上アームＵＡのスイッチング素子２０１のエミッタと下アームＬＡのスイッチング素子２０１のコレクタとが電気的に接続されている。 This embodiment is a configuration example in which the present invention is applied to a semiconductor device 200B incorporating an upper arm UA and a lower arm LA. In the semiconductor device 200B of FIG. 12, the upper half is an IGBT switching element 201 and a diode element 202 corresponding to the upper arm UA, and the lower half of FIG. 12 is an IGBT switching element 201 and a diode element 202 corresponding to the lower arm LA. It is. In the semiconductor device 200B, both the upper arm UA and the arm LA can be configured using the configuration example of the first embodiment. In the example of FIG. 15, the emitter of the switching element 201 of the upper arm UA and the collector of the switching element 201 of the lower arm LA are electrically connected.

本実施例では、図１３、図１４に示すように、上アームＵＡおよび下アームＬＡともに、エミッタリード２０９の絶縁基板の配線層２２０との接合部ＣＰ１から分岐リード２１０の分岐点ＰＢＲの間の距離Ｌ１を等しくすることによって、この間のインダクタンスLe1を等しくした。これにより上下アーム（ＵＡ、ＬＡ）の第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間のインダクタンスが等しくなるため、制御回路１００の設定パラメータ等を上下アーム（ＵＡ、ＬＡ）で等しくでき、制御が簡便になるといった効果がある。 In this embodiment, as shown in FIGS. 13 and 14, both the upper arm UA and the lower arm LA are connected between the junction CP1 of the emitter lead 209 with the wiring layer 220 of the insulating substrate and the branch point PBR of the branch lead 210. By making the distance L1 equal, the inductance Le1 between them was made equal. This makes the inductance between the first emitter auxiliary terminal 207 and the second emitter auxiliary terminal 208 of the upper and lower arms (UA, LA) equal, so that the setting parameters of the control circuit 100 can be made equal for the upper and lower arms (UA, LA). This has the effect of simplifying control.

以上のように、本発明の実施例１～３では、第２エミッタ補助端子２０８をエミッタリード２０９の任意の点に接続することにより、主回路インダクタンスを増大させずに、第１エミッタ補助端子２０７と第２エミッタ補助端子２０８の間のインダクタンスを適切な値に調整することができる。 As described above, in the first to third embodiments of the present invention, by connecting the second emitter auxiliary terminal 208 to any point on the emitter lead 209, the first emitter auxiliary terminal 207 can be connected to the first emitter auxiliary terminal 207 without increasing the main circuit inductance. and the second emitter auxiliary terminal 208 can be adjusted to an appropriate value.

図１５は、実施例１、実施例２、または、実施例３の半導体装置を使用した電力変換装置３００の実施形態について示す回路図である。電力変換装置３００は、複数の半導体装置２００Ｂを備えており、これらのうち少なくとも２つのゲートに異なるタイミングの波形信号が入力される。各半導体装置２００Ｂは、この例では、２つのＩＧＢＴのパワートランジスタ（スイッチング素子２０１）と還流ダイオード（ダイオード素子２０２）を含んでいる。図１５において、各半導体装置２００Ｂの上側のＩＧＢＴのパワートランジスタ（スイッチング素子２０１）と還流ダイオード（ダイオード素子２０２）が上アームＵＡに対応し、各半導体装置２００Ｂの下側のＩＧＢＴのパワートランジスタ（スイッチング素子２０１）と還流ダイオード（ダイオード素子２０２）が下アームＬＡに対応する。モータ駆動の場合、上アームＵＡのパワートランジスタ（スイッチング素子２０１）はモータのコイルへ電流を供給するにように動作し、下アームＬＡのパワートランジスタ（スイッチング素子２０１）はモータのコイルから電流を引き抜くように動作する。 FIG. 15 is a circuit diagram showing an embodiment of a power conversion device 300 using the semiconductor device of Example 1, Example 2, or Example 3. The power conversion device 300 includes a plurality of semiconductor devices 200B, and waveform signals with different timings are input to at least two gates of these devices. In this example, each semiconductor device 200B includes two IGBT power transistors (switching element 201) and a free wheel diode (diode element 202). In FIG. 15, the power transistor (switching element 201) and freewheeling diode (diode element 202) of the upper IGBT of each semiconductor device 200B correspond to the upper arm UA, and the power transistor (switching element 202) of the lower IGBT of each semiconductor device 200B corresponds to the upper arm UA. element 201) and a free wheel diode (diode element 202) correspond to lower arm LA. In the case of motor drive, the power transistor (switching element 201) in the upper arm UA operates to supply current to the motor coil, and the power transistor (switching element 201) in the lower arm LA draws current from the motor coil. It works like this.

図１５において、各々の半導体装置２００Ｂは、上アームＵＡを構成する実施例１の半導体装置２００と下アームＬＡを構成する実施例１の半導体装置２００とを利用して構成することできる。また、各々の半導体装置２００Ｂは、上アームＵＡを構成する実施例２の半導体装置２００Ａと下アームＬＡを構成する実施例２の半導体装置２００Ａとを利用して構成することできる。 In FIG. 15, each semiconductor device 200B can be constructed using the semiconductor device 200 of the first embodiment that constitutes the upper arm UA and the semiconductor device 200 of the first embodiment that constitutes the lower arm LA. Further, each semiconductor device 200B can be configured using the semiconductor device 200A of the second embodiment that constitutes the upper arm UA and the semiconductor device 200A of the second embodiment that constitutes the lower arm LA.

この例の回路ではインバータ装置が示されているが、インバータ装置の他、電動機その他の電力変換装置３００に適用することができる。インバータ装置及び電動機を含む電力変換装置３００は、高速車両や電気自動車にその動力源として組み込むことができる。電力変換装置３００に実施例１、実施例２、または、実施例３の半導体装置２００を適用することによって、半導体装置２００の電流容量を向上させた場合であって、半導体装置２００の異常を正確に検知し、半導体装置２００が破壊する前に対処することが可能な電力変換装置３００を提供できる。 Although an inverter device is shown in the circuit of this example, it can be applied to an electric motor or other power converter device 300 in addition to an inverter device. The power conversion device 300 including an inverter device and an electric motor can be incorporated into a high-speed vehicle or an electric vehicle as a power source thereof. A case where the current capacity of the semiconductor device 200 is improved by applying the semiconductor device 200 of Example 1, Example 2, or Example 3 to the power conversion device 300, and the abnormality of the semiconductor device 200 can be accurately detected. It is possible to provide a power conversion device 300 that can detect and take measures before the semiconductor device 200 is destroyed.

１００ 制御回路
２００ 半導体装置
２０１ スイッチング素子
２０２ ダイオード素子
２０３ コレクタ端子
２０４ エミッタワイヤ
２０５ エミッタ端子
２０６ ゲート端子
２０７ 第１エミッタ補助端子
２０８ 第２エミッタ補助端子
２０９ エミッタリード
２１０ 分岐リード
２１１ エミッタ表面電極
２１２ ダイオード素子の表面電極
２１３ ゲート表面電極
２１４ エミッタセンスワイヤ
２１５ ゲートワイヤ
２１６ コレクタ裏面電極
２１７ ダイオード素子の裏面電極
２１８ スイッチング素子の接合層
２１９ ダイオード素子の接合層
２２０ 絶縁基板の配線層
２２０Ａ 分岐リードを接合する絶縁基板の配線層
２２１ 絶縁基板の絶縁層
２２２ 絶縁基板の裏面金属層
２２３ 絶縁基板の接合層
２２４ 放熱ベース
２２５ ケース
２２６ 絶縁充填材 100 Control circuit 200 Semiconductor device 201 Switching element 202 Diode element 203 Collector terminal 204 Emitter wire 205 Emitter terminal 206 Gate terminal 207 First emitter auxiliary terminal 208 Second emitter auxiliary terminal 209 Emitter lead 210 Branch lead 211 Emitter surface electrode 212 Diode element Surface electrode 213 Gate surface electrode 214 Emitter sense wire 215 Gate wire 216 Collector back electrode 217 Back electrode of diode element 218 Bonding layer of switching element 219 Bonding layer of diode element 220 Wiring layer of insulating substrate 220A Wiring layer of insulating substrate to which branch leads are bonded Wiring layer 221 Insulating layer of insulating substrate 222 Back metal layer of insulating substrate 223 Bonding layer of insulating substrate 224 Heat dissipation base 225 Case 226 Insulating filler

Claims (11)

ゲートと、第１の主電極と、ゲート基準電位となる第２の主電極とを有するスイッチング素子と、
前記第１の主電極に電気的に接続され外部電極となる第１の主端子と、
前記第２の主電極に電気的に接続され外部電極となる第２の主端子と、
前記スイッチング素子の前記第２の主電極の電位を計測するための外部電極となる第１の補助端子と、
前記スイッチング素子の前記第２の主電極から前記第２の主端子に主電流を流す配線と、
前記配線上の電位を計測するための外部電極となる第２の補助端子と、を有し、
前記配線は、第１の回路パターンと、少なくとも前記第１の回路パターンと前記第２の主端子とを接続する主リードとを有し、
前記主リードは、前記主リードの第１の回路パターンとの接続部と前記主リードの前記第２の主端子との接続部の間を分岐点とした分岐リードを有し、
前記第２の補助端子は、前記分岐リードに電気的に接続されている、
ことを特徴とする半導体装置。 a switching element having a gate, a first main electrode, and a second main electrode serving as a gate reference potential;
a first main terminal that is electrically connected to the first main electrode and serves as an external electrode;
a second main terminal that is electrically connected to the second main electrode and serves as an external electrode;
a first auxiliary terminal serving as an external electrode for measuring the potential of the second main electrode of the switching element;
Wiring for flowing a main current from the second main electrode of the switching element to the second main terminal;
a second auxiliary terminal serving as an external electrode for measuring the potential on the wiring,
The wiring has a first circuit pattern and a main lead connecting at least the first circuit pattern and the second main terminal,
The main lead has a branch lead with a branch point between a connection part of the main lead with the first circuit pattern and a connection part of the main lead with the second main terminal,
the second auxiliary terminal is electrically connected to the branch lead;
A semiconductor device characterized by: 前記第１の回路パターンから分離されているとともに前記分岐リードに接続された第２の回路パターンを有し、
前記第２の補助端子は、前記第２の回路パターンを介して前記分岐リードに電気的に接続されている、
ことを特徴とする請求項１に記載の半導体装置。 a second circuit pattern separated from the first circuit pattern and connected to the branch lead;
the second auxiliary terminal is electrically connected to the branch lead via the second circuit pattern;
The semiconductor device according to claim 1, characterized in that: 前記スイッチング素子は、上アーム、下アーム、または、前記上アームと前記下アームとの両方に用いられる、
ことを特徴とする請求項１または請求項２に記載の半導体装置。 The switching element is used for the upper arm, the lower arm, or both the upper arm and the lower arm.
The semiconductor device according to claim 1 or claim 2, characterized in that: 前記スイッチング素子はＩＧＢＴであり、
前記第１の主電極はコレクタであり、前記第２の主電極はエミッタである、
ことを特徴とする請求項３に記載の半導体装置。 The switching element is an IGBT,
the first main electrode is a collector and the second main electrode is an emitter;
The semiconductor device according to claim 3, characterized in that: 前記コレクタに接続されたカソードと、前記エミッタに接続されたアノードと、を有するダイオードを含む、
ことを特徴とする請求項４に記載の半導体装置。 a diode having a cathode connected to the collector and an anode connected to the emitter;
The semiconductor device according to claim 4, characterized in that: 請求項１または請求項２の半導体装置を、上アームおよび下アームとして利用する、
ことを特徴とする電力変換装置。 Utilizing the semiconductor device of claim 1 or claim 2 as an upper arm and a lower arm,
A power conversion device characterized by: 上アームと、
下アームと、を含み、
前記上アームおよび前記下アームのおのおのは、
ゲートと、第１の主電極と、ゲート基準電位となる第２の主電極とを有するスイッチング素子と、
前記第１の主電極に電気的に接続され外部電極となる第１の主端子と、
前記第２の主電極に電気的に接続され外部電極となる第２の主端子と、
前記スイッチング素子の前記第２の主電極の電位を計測するための外部電極となる第１の補助端子と、
前記スイッチング素子の前記第２の主電極から前記第２の主端子に主電流を流す配線と、
前記配線上の電位を計測するための外部電極となる第２の補助端子と、を有し、
前記配線は、第１の回路パターンと、少なくとも前記第１の回路パターンと前記第２の主端子とを接続する主リードとを有し、
前記主リードは、前記主リードの第１の回路パターンとの接続部と前記主リードの前記第２の主端子との接続部の間を分岐点とした分岐リードを有し、
前記第２の補助端子は、前記分岐リードに電気的に接続されており、
これにより、前記上アームと前記下アームとのそれぞれに、前記分岐リードが設けられる、
ことを特徴とする半導体装置。 upper arm and
a lower arm;
Each of the upper arm and the lower arm is
a switching element having a gate, a first main electrode, and a second main electrode serving as a gate reference potential;
a first main terminal that is electrically connected to the first main electrode and serves as an external electrode;
a second main terminal that is electrically connected to the second main electrode and serves as an external electrode;
a first auxiliary terminal serving as an external electrode for measuring the potential of the second main electrode of the switching element;
Wiring for flowing a main current from the second main electrode of the switching element to the second main terminal;
a second auxiliary terminal serving as an external electrode for measuring the potential on the wiring,
The wiring has a first circuit pattern and a main lead connecting at least the first circuit pattern and the second main terminal,
The main lead has a branch lead with a branch point between a connection part of the main lead with the first circuit pattern and a connection part of the main lead with the second main terminal,
The second auxiliary terminal is electrically connected to the branch lead,
As a result, the branch lead is provided on each of the upper arm and the lower arm.
A semiconductor device characterized by: 前記第２の主電極から前記分岐点までのインダクタンスを前記上アームと前記下アームで等しくなるように前記分岐点を設定した、
ことを特徴とする請求項７に記載の半導体装置。 The branch point is set so that the inductance from the second main electrode to the branch point is equal between the upper arm and the lower arm.
The semiconductor device according to claim 7, characterized in that: 請求項８の半導体装置を複数含む、ことを特徴とする電力変換装置。 A power conversion device comprising a plurality of semiconductor devices according to claim 8. 前記スイッチング素子はＩＧＢＴであり、
前記第１の主電極はコレクタであり、前記第２の主電極はエミッタである、
ことを特徴とする請求項９に記載の電力変換装置。 The switching element is an IGBT,
the first main electrode is a collector and the second main electrode is an emitter;
The power conversion device according to claim 9. 前記上アームと前記下アームのおのおのは、
前記コレクタに接続されたカソードと、前記エミッタに接続されたアノードと、を有するダイオードを含む、
ことを特徴とする請求項１０に記載の電力変換装置。 Each of the upper arm and the lower arm is
a diode having a cathode connected to the collector and an anode connected to the emitter;
The power conversion device according to claim 10.
JP2022046790A 2022-03-23 2022-03-23 Semiconductor device and power conversion device Pending JP2023140778A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022046790A JP2023140778A (en) 2022-03-23 2022-03-23 Semiconductor device and power conversion device
PCT/JP2022/043329 WO2023181498A1 (en) 2022-03-23 2022-11-24 Semiconductor device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022046790A JP2023140778A (en) 2022-03-23 2022-03-23 Semiconductor device and power conversion device

Publications (1)

Publication Number Publication Date
JP2023140778A true JP2023140778A (en) 2023-10-05

Family

ID=88100409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022046790A Pending JP2023140778A (en) 2022-03-23 2022-03-23 Semiconductor device and power conversion device

Country Status (2)

Country Link
JP (1) JP2023140778A (en)
WO (1) WO2023181498A1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910383B2 (en) * 2001-07-17 2007-04-25 株式会社日立製作所 Power module and inverter
JP5930954B2 (en) * 2012-12-14 2016-06-08 三菱電機株式会社 Power module
JP6094420B2 (en) * 2013-08-09 2017-03-15 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
WO2023181498A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
US10580754B2 (en) Semiconductor module with temperature detecting element
TW201841337A (en) Semiconductor device
US10002858B2 (en) Power transistor module
US9196572B2 (en) Power semiconductor module
US10134718B2 (en) Power semiconductor module
KR20150026942A (en) Electronic device
KR101946074B1 (en) Three-level converter half-bridge
JP2020004893A (en) Power semiconductor module, power conversion device, and method of manufacturing power semiconductor module
US20230395485A1 (en) Semiconductor device
JP3896940B2 (en) Semiconductor device
CN111052325A (en) Semiconductor module and power conversion device
JP7035920B2 (en) Semiconductor devices and power converters
WO2023181498A1 (en) Semiconductor device and power conversion device
US20210366813A1 (en) Power semiconductor module
CN111133573A (en) Semiconductor module
JP4246040B2 (en) Semiconductor device package
JPWO2018207406A1 (en) Semiconductor module and power converter
JP2013140889A (en) Power module
JP6541896B1 (en) Semiconductor module and power converter
WO2023181493A1 (en) Semiconductor device and power conversion device
US11923262B2 (en) Electrical apparatus
US20230282561A1 (en) Power semiconductor module and power conversion device
JP2023042142A (en) Semiconductor device control circuit and semiconductor device
US11348902B2 (en) Semiconductor module, power conversion device, and movable body
CN111341749B (en) Semiconductor module