JP2023137298A - 温度測定方法、半導体基板及び半導体装置 - Google Patents

温度測定方法、半導体基板及び半導体装置 Download PDF

Info

Publication number
JP2023137298A
JP2023137298A JP2022043438A JP2022043438A JP2023137298A JP 2023137298 A JP2023137298 A JP 2023137298A JP 2022043438 A JP2022043438 A JP 2022043438A JP 2022043438 A JP2022043438 A JP 2022043438A JP 2023137298 A JP2023137298 A JP 2023137298A
Authority
JP
Japan
Prior art keywords
substrate
temperature
reflective film
measurement light
measuring method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022043438A
Other languages
English (en)
Inventor
直輝 小坂
Naoki Kosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2022043438A priority Critical patent/JP2023137298A/ja
Priority to TW111127502A priority patent/TWI820812B/zh
Priority to CN202210999129.2A priority patent/CN116798892A/zh
Priority to US17/930,541 priority patent/US20230298948A1/en
Publication of JP2023137298A publication Critical patent/JP2023137298A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/12—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance
    • G01K11/125—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance using changes in reflectance
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K11/00—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00
    • G01K11/12—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance
    • G01K11/14—Measuring temperature based upon physical or chemical changes not covered by groups G01K3/00, G01K5/00, G01K7/00 or G01K9/00 using changes in colour, translucency or reflectance of inorganic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Radiation Pyrometers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】処理対象となる基板の温度を非接触で且つ高精度に測定する。【解決手段】実施形態の温度測定方法は、基板の第１面に形成された反射膜に所定の波長を有する測定光を照射する工程を含む。また、温度測定方法は、測定光が反射膜に反射されることにより発生する反射光を光学部材により受光する工程を含む。また、温度測定方法は、測定光の強度と反射光の強度との比に基づく反射率に基づいて基板の温度を算出する工程を含む。【選択図】図３

Description

本発明の実施形態は、温度測定方法、半導体基板及び半導体装置に関する。
半導体装置の製造プロセス等において、プラズマ処理等の対象となる基板の温度を非接触で測定する技術が利用されている。
特許第５４８４９８１号公報 特許第５２１４５１３号公報 特許第４５３５１７７号公報
本発明の一つの実施形態は、処理対象となる基板の温度を非接触で且つ高精度に測定可能な温度測定方法、半導体基板及び半導体装置を提供することを目的とする。
本発明の１つの実施形態によれば、温度測定方法が提供される。温度測定方法は、基板の第１面に形成された反射膜に所定の波長を有する測定光を照射する工程を含む。また、温度測定方法は、測定光が反射膜に反射されることにより発生する反射光を光学部材により受光する工程を含む。また、温度測定方法は、測定光の強度と反射光の強度との比に基づく反射率に基づいて基板の温度を算出する工程を含む。
実施形態の半導体製造装置の構成の一例を示す側面断面図。 実施形態の基板の構成の一例を示す断面図。 実施形態の基板を用いた温度測定時におけるリフトピン付近の状態の一例を示す断面図。 実施形態の反射膜の形状の第１例を示す基板Ｗの下面図。 実施形態の反射膜の形状の第２例を示す基板Ｗの下面図。 実施形態の反射膜の形状の第３例を示す基板Ｗの下面図。 実施形態の温度測定方法における工程の一例を示すフローチャート。 実施形態の半導体装置としての三次元メモリの構成の一例を示す断面図。
以下に、添付図面を参照して、実施形態の温度測定方法、基板及び半導体装置について説明する。なお、下記の実施形態により本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるもの又は実質的に同一のものが含まれる。
図１は、実施形態の半導体製造装置１の構成の一例を示す側面断面図である。Ｘ軸は紙面の左右方向に対応し、Ｙ軸は紙面の前後方向に対応し、Ｚ軸は紙面の上下方向に対応する。
本実施形態の半導体製造装置１は、チャンバ１０内にプラズマＰを発生させて基板Ｗの表面にプラズマ処理を施すことが可能な装置である。基板Wは、例えば、シリコンウエハ等の半導体ウエハであり得る。ただし、半導体ウエハに限定されず、例えば石英基板等の基板でもよい。プラズマ処理は、例えば、基板Wのおもて面に形成された被加工膜に対するドライエッチング、クライオエッチング等であり得る。クライオエッチングとは、低温環境において行われるドライエッチングであり、低温環境とは、例えば－４０℃以下の環境である。また、本実施形態の半導体製造装置１は、ある物体に反射される光の反射率が当該物体の温度に応じて変化する現象を利用して、基板Ｗの温度を測定する機能を備えている。
半導体製造装置１は、載置台１１、静電チャック電極１２、ＲＦ（Radio Frequency）電極１３、接地電極１４、フォーカスリング１５、リフトピン１６（可動部材の一例）、高周波電源２１、マッチング回路２２、ガス流量制御装置２３、チラー２４、光源３１、光ファイバー３２（光学部材の一例）、検出器３３、ハーフミラー３４及び演算装置４０を有する。
載置台１１は、処理対象となる基板Ｗが載置される部材であり、導電性の材料から構成される。ガス流量制御装置２３は、載置台１１と基板Ｗとの間に形成される空間にＨｅ等の希ガスＧｎを供給する装置である。
静電チャック電極１２は、載置台１１の内部に設けられ、電圧が供給されることにより基板Ｗを載置台１１に圧着させる磁力を発生させる。フォーカスリング１５は、載置台１１に載置された基板Ｗの外周部を囲繞するように設けられた部材であり、基板Ｗの外縁部におけるプラズマＰの拡散を防止し、当該部分に対する処理を安定化させる作用を奏する。
ＲＦ電極１３は、載置台１１の下部に配置され、マッチング回路２２を介して高周波電源２１と接続している。マッチング回路２２は、高周波電源２１と負荷（ＲＦ電極１３等）との間でインピーダンスを整合させる。接地電極１４は、所定の接地電位を維持する電極であり、ＲＦ電極１３と対面するように配置されている。接地電極１４は、ＲＦ電極１３（載置台１１）より上部（本例ではチャンバ１０の上壁面近傍）に設置されており、チャンバ１０内にプロセスガスＧｐを供給可能な複数の孔が設けられている。プロセスガスＧｐの供給は、適宜なガス供給装置により制御される。チャンバ１０内にプロセスガスＧｐを充満させた状態で、高周波電源２１によりＲＦ電極１３に高周波電圧を供給することにより、基板Ｗと接地電極１４との間にプラズマＰが発生する。また、チャンバ１０には、内部の空気を外部へ排出する機構が備えられている。
リフトピン１６は、上下方向（Ｚ軸に平行な方向）に沿って伸長する棒状の部材であり、所定の動力を受けて上下方向に変位する。リフトピン１６が上方へ変位すると、リフトピン１６の先端部１６Ａが基板Ｗに当接し、基板Ｗを上方へ押し上げる。基板Ｗを載置台１１に載置（固定）しておく際には、リフトピン１６の先端部１６Ａが基板Ｗより下方に位置するようにリフトピン１６を変位させる。なお、図１においては、リフトピン１６が１つのみ示されているが、リフトピン１６は、基板Ｗを水平な状態を維持して昇降させることができるように、複数（少なくとも３つ）設けられている。
リフトピン１６の内部には、光ファイバー３２が設置されている。光ファイバー３２は、リフトピン１６の伸長方向に沿って設置され、光源３１から出力された測定光をリフトピン１６の先端部１６Ａから基板Ｗへ向けて照射すると共に、基板Ｗからの反射光を検出器３３に入射させる。光源３１は、測定光を出力する。測定光の波長は、後述する反射膜５１がＡｌを含む場合、７８０ｎｍ近傍であることが好ましい。ハーフミラー３４は、光源３１と光ファイバー３２の下端部との間に配置され、下方から上方へ向けて進行する光を透過し、上方から下方へ進行する光を反射（屈折）させる。ハーフミラー３４の作用により、光源３１から出力された測定光は光ファイバー３２の上端部（リフトピン１６の先端部１６Ａ）から射出され、光ファイバー３２の上端部から入射した反射光は検出器３３に入射される。検出器３３は、光の強度（放射束）を測定可能な装置であり、基板Ｗ（後述する反射膜５１）からの反射光の強度を測定する。
演算装置４０は、プログラムに従って演算処理を行うプロセッサ等を利用して構成される情報処理装置であり、基板Ｗの温度を算出するための処理を実行する。演算装置４０は、検出器３３から取得される情報に基づいて、測定光が基板Ｗ（後述する反射膜５１）に反射されることにより発生する反射光の反射率を算出し、当該反射率に基づいて基板Ｗの温度を算出する。反射率は、光源３１から射出された測定光の強度と、検出器３３に入射した反射光の強度との比に基づく値であり、例えば、反射率をＲｅ、測定光の強度をＩ１、反射光の強度をＩ２とするとき、Ｒｅ＝Ｉ２／Ｉ１により算出され得る。基板Ｗの温度は、例えば、メモリに記憶された、反射率と温度との関係を示すテーブル等を利用して算出され得る。
ＲＦ電極１３の内部には、冷媒Ｒを流通させるための冷媒流路２５が形成されている。冷媒流路２５は、チラー２４と接続している。チラー２４は、演算装置４０により算出された基板Ｗの温度に基づいて、基板Ｗの温度と所定の設定温度との差が小さくなるように冷媒Ｒの流量や温度を制御する。
図２は、実施形態の基板Ｗの構成の一例を示す断面図である。本実施形態の基板Ｗの裏面５０には、反射膜５１及び保護膜５２が形成されている。なお、図１の半導体製造装置１の説明においては、反射膜５１及び保護膜５２の図示は省略されているものとする。
反射膜５１は、基板Ｗの温度の測定時において、光ファイバー３２の上端部から射出された測定光が照射される膜である。反射膜５１は、測定光の反射に適した特徴を有している。反射膜５１の測定光に対する反射率は、基板Ｗの裏面５０の測定光に対する反射率より高い。反射膜５１を構成する材料は、使用状況に応じて適宜選択可能なものであるが、例えば、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）及び窒化チタン（ＴｉＮ）のうちの少なくとも１つを含むことが好ましい。反射膜５１を構成する材料の選択は、測定光を基板Ｗの裏面５０よりも高い反射率で反射可能であることの他、成膜性、熱伝導性、反射率の温度変化に対する変化率等に基づいて行われてもよい。例えば、測定対象となる温度域（例えば－４０℃以下）において温度変化に対する反射率の変化率が十分に大きいこと、基板Ｗの裏面５０に対する成膜性が良好であること、熱伝導性が十分に高いこと等の条件を満たす材料が利用されることが好ましい。例えば、反射膜５１としてのＡｌは、７８０ｎｍ～９００ｎｍの測定光が照射された際に、１２０ケルビン（Ｋ）と３７０Ｋとでは、反射率の変化が大きい。
保護膜５２は、測定光及び反射光を透過させる性質を有し、反射膜５１を被覆するように形成された膜である。保護膜５２を構成する材料は、使用状況に応じて適宜選択可能なものであるが、透光性、成膜性、硬度等の観点から、例えば、ＳｉＮ及びＳｉＯのうちの少なくとも１つを含むことが好ましい。保護膜５２が形成されていることにより、反射膜５１及び基板Ｗの裏面５０の欠損の抑制、反射膜５１の剥離によるチャンバ１０内の汚染の抑制等を実現できる。なお、保護膜５２は、必ずしも形成されていなければならないものではなく、使用状況によってはその形成が省略されてもよい。
図３は、実施形態の基板Ｗを用いた温度測定時におけるリフトピン１６付近の状態の一例を示す断面図である。温度測定時には、光源３１から出力された測定光Ｌ１は、リフトピン１６の内部に配置された光ファイバー３２を通り、リフトピン１６の先端部１６Ａに位置する光ファイバー３２の上端部３２Ａから射出される。測定光Ｌ１の射出方向は、載置台１１に載置された基板Ｗの裏面５０に対して垂直又は略垂直となるように調整されている。測定光Ｌ１が基板Ｗの裏面５０に形成された反射膜５１に反射されることにより発生する反射光Ｌ２は、光ファイバー３２の上端部３２Ａに受光され、光ファイバー３２を通って検出器３３に入射する。
上記のように、測定光Ｌ１を反射膜５１に照射することにより、測定光Ｌ１を基板Ｗの裏面５０に直接照射する場合よりも安定した反射光Ｌ２を検出できる。これにより、反射率の算出精度を向上させることができ、延いては基板Ｗの温度の算出精度を向上させることができる。
上記のような測定光Ｌ１及び反射光Ｌ２の送受を実現するためには、リフトピン１６の位置と反射膜５１の位置とが対応している必要がある。図４～図６において、反射膜５１の形状のバリエーションが示されている。なお、図４～図６においては、保護膜５２の記載が省略されている。
図４は、実施形態の反射膜５１の形状の第１例を示す基板Ｗの下面図である。本例の反射膜５１は、基板Ｗの裏面５０の外縁近傍部の除く略全域にわたって形成されている。反射膜５１をこのような形状とすることにより、温度測定時にリフトピン１６の位置と反射膜５１の位置とを合わせるアライメント処理が不要となる。
図５は、実施形態の反射膜５１の形状の第２例を示す基板Ｗの下面図である。図６は、実施形態の反射膜５１の形状の第３例を示す基板Ｗの下面図である。第２例及び第３例の反射膜５１は、いずれもリフトピン１６の位置に対応する部分のみに形成されている。反射膜５１をこのような形状とすることにより、温度測定時においてアライメント処理が必要となるが、反射膜５１の形成にかかるコストを削減できる。
図７は、実施形態の温度測定方法における工程の一例を示すフローチャートである。基板Ｗが載置台１１に載置及び固定された後、光ファイバー３２の上端部３２Ａから基板Ｗの裏面５０に形成された反射膜５１に測定光Ｌ１を照射する照射工程（Ｓ１０１）と、反射膜５１からの反射光Ｌ２を光ファイバー３２の上端部３２Ａで受光する受光工程（Ｓ１０２）とが行われる。その後、測定光Ｌ１の強度と反射光Ｌ２の強度との比に基づく反射率を算出し、当該反射率に基づいて基板Ｗの温度を算出する演算工程（Ｓ１０３）が行われる。なお、Ｓ１０１の前に、反射膜５１に対して、温度による反射率の変化が大きい波長領域を事前に決定する工程をおこなっても良い。
上記方法によれば、安定した反射光Ｌ２に基づいて反射率を高精度に算出でき、延いては基板Ｗの温度を高精度に算出できる。
上記のような方法による基板Ｗの温度の測定は、例えば、基板Ｗの表面に対するプラズマ処理やクライオエッチング処理の実行前に実行されることが好ましい。または、該処理の実行途中や実行後であってもよい。
上記のような温度測定方法は、各種の半導体装置の製造プロセスにおいて利用され得る。本実施形態の温度測定方法は、例えば、基板Ｗのおもて面上に複数のメモリセルが三次元状に形成された三次元メモリ（半導体装置の一例）の製造プロセスにおいて利用され得る。例えば、本実施形態の温度測定方法を用いた半導体装置の製造方法は、まず、図２に示す基板Ｗを用意し、基板Ｗのおもて面に被加工膜を形成する。その後、本実施形態の温度測定方法により基板Ｗの温度を測定し、被加工膜を加工することで基板Ｗのおもて面にデバイス層が形成される。その後、後工程等を経て半導体装置が製造される。なお、半導体装置は三次元メモリに限定されない。
図８は、実施形態の半導体装置のとしての三次元メモリ１０１の構成の一例を示す断面図である。三次元メモリ１０１は、基板Ｗ、下地層１０２、積層体Ｌ、導電層１０５、コア絶縁層１０７、半導体チャネル層１０８及びメモリ層１０９を有する。
下地層１０２は、例えば酸化シリコン、窒化シリコン等を含む絶縁膜で構成される。積層体Ｌは、電極層１１０と絶縁層１０４とを含む単位層が複数積層されて構成される。絶縁層１０４は例えば、酸化シリコンを含む。導電層１０５は、積層体Ｌ上に形成され、例えば炭素膜等で構成される。積層体Ｌ及び導電層１０５には、複数のメモリホールＨが形成されている。図８においては、メモリホールＨが１つのみ図示されているが、実際には複数のメモリホールＨが形成されている。各メモリホールＨ内には、酸化シリコン等を含むコア絶縁層１０７、ポリシリコン等を含む半導体チャネル層１０８及びメモリ層１０９が形成されている。
メモリ層１０９は、トンネル絶縁層１９１、電荷蓄積層１９２及びブロック絶縁層１９３を含む。トンネル絶縁層１９１は、例えば酸化シリコン膜及び酸化窒化シリコン膜を含む積層体を含む。電荷蓄積層１９２は、例えば窒化シリコンを含む。ブロック絶縁層１９３は、例えば酸化シリコンを含む。メモリ層１０９により、複数のメモリセルが構成され、各メモリセルは、積層体Ｌの単位層毎に形成される。
図８に示す半導体装置の製造において、例えば、被加工膜としての積層体にメモリホールＨを形成する工程で本実施形態の温度測定方法を用いることができる。メモリホールＨを形成する工程における積層体は、例えば、絶縁層１０４と犠牲層（不図示）が交互に積層された積層体であり、メモリホールＨにコア絶縁層１０７、半導体チャネル層１０８及びメモリ層１０９が形成された後に、犠牲層が電極層１１０に置換される。
本実施形態の三次元メモリ１０１の製造に使用される基板Ｗは、上述したように、その裏面５０に反射膜５１及び保護膜５２が形成されている。なお、保護膜５２は形成されていなくてもよい。このような基板Ｗを用いることにより、上述したように、基板Ｗの温度管理を高精度の行うことができ、例えば、図８のメモリホールＨを形成する工程において、本実施形態の温度測定方法により得られた基板Ｗの温度に基づいて、ガス流量制御装置２３やチラー２４を制御し、ガスによる熱伝導率を変化させること又はチラー２４から供給される冷媒Ｒの温度を変化させることにより、クライオエッチング処理時の基板Ｗの温度を最適化することができる。例えば、より低温で基板Ｗを処理することによりエッチング速度を増大させることができ、より高温（常温）で基板Ｗを処理することにより、ホールの形状や大きさを微調整することができる。これにより、高品質な三次元メモリ１０１を製造することが可能となる。
なお、上記実施形態においては、半導体製造装置がプラズマ処理装置である場合について説明したが、半導体製造装置はプラズマ処理装置に限定されるものではない。また、本実施形態の温度測定方法は、半導体製造装置だけでなく、測定光の照射及び反射光の受光が可能な構成を含む各種の装置やシステムにおいて使用可能である。
以上、本発明の実施形態を説明したが、実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
（付記）
以下では、上述した実施形態の内容を付記する。
（付記１）
基板の第１面に形成された反射膜に所定の波長を有する測定光を照射し、
前記測定光が前記反射膜に反射されることにより発生する反射光を前記光学部材により受光し、
前記測定光の強度と前記反射光の強度との比に基づく反射率に基づいて前記基板の温度を算出する、
半導体装置の製造方法。
１…半導体製造装置、１０…チャンバ、１１…載置台、１２…静電チャック電極、１３…ＲＦ電極、１４…接地電極、１５…フォーカスリング、１６…リフトピン、１６Ａ…先端部、２１…高周波電源、２２…マッチング回路、２３…ガス流量制御装置、２４…チラー、２５…冷媒流路、３１…光源、３２…光ファイバー、３２Ａ…上端部、３３…検出器、３４…ハーフミラー、５０…裏面、５１…反射膜、５２…保護膜、１０１…三次元メモリ、１０２…下地層、１０４…絶縁層、１０５…導電層、１０７…コア絶縁層、１０８…半導体チャネル層、１０９…メモリ層、１１０…電極層、１９１…トンネル絶縁層、１９２…電荷蓄積層、１９３…ブロック絶縁層、Ｌ…積層体、Ｇｎ…希ガス、Ｇｐ…プロセスガス、Ｒ…冷媒、Ｗ…基板

Claims (8)

  1. 基板の第１面に形成された反射膜に所定の波長を有する測定光を照射し、
    前記測定光が前記反射膜に反射されることにより発生する反射光を光学部材により受光し、
    前記測定光の強度と前記反射光の強度との比に基づく反射率に基づいて前記基板の温度を算出する、
    温度測定方法。
  2. 前記反射膜は、前記測定光を透過可能な保護膜で被覆されている、
    請求項１に記載の温度測定方法。
  3. 前記反射膜は、Ａｌ、Ｍｏ及びＴｉＮのうちの少なくとも１つを含む、
    請求項１に記載の温度測定方法。
  4. 前記保護膜は、ＳｉＮ及びＳｉＯのうちの少なくとも１つを含む、
    請求項２に記載の温度測定方法。
  5. 前記温度の算出は、前記基板の前記第１面の反対面に対するプラズマ処理の実行前に実行される、
    請求項１に記載の温度測定方法。
  6. 前記温度の算出は、前記基板の前記第１面の反対面に対するクライオエッチングの実行前に実行される、
    請求項１に記載の温度測定方法。
  7. Ａｌ、Ｍｏ及びＴｉＮのうちの少なくとも１つを含む反射膜と、前記反射膜を覆い、表面が露出した保護膜と、が第１面に設けられ、
    前記第１面の反対面が露出する、
    半導体基板。
  8. 基板と、
    前記基板の第１面に設けられたＡｌ、Ｍｏ及びＴｉＮのうちの少なくとも１つを含む反射膜と、
    前記反射膜を覆い、表面が露出した保護膜と、
    前記基板の前記第１面の反対面に設けられたデバイス層と、を備える、
    半導体装置。
JP2022043438A 2022-03-18 2022-03-18 温度測定方法、半導体基板及び半導体装置 Pending JP2023137298A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2022043438A JP2023137298A (ja) 2022-03-18 2022-03-18 温度測定方法、半導体基板及び半導体装置
TW111127502A TWI820812B (zh) 2022-03-18 2022-07-22 溫度測定方法、半導體基板及半導體裝置
CN202210999129.2A CN116798892A (zh) 2022-03-18 2022-08-19 温度测定方法、半导体基板及半导体装置
US17/930,541 US20230298948A1 (en) 2022-03-18 2022-09-08 Temperature measurement method, semiconductor substrate, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022043438A JP2023137298A (ja) 2022-03-18 2022-03-18 温度測定方法、半導体基板及び半導体装置

Publications (1)

Publication Number Publication Date
JP2023137298A true JP2023137298A (ja) 2023-09-29

Family

ID=88039136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022043438A Pending JP2023137298A (ja) 2022-03-18 2022-03-18 温度測定方法、半導体基板及び半導体装置

Country Status (4)

Country Link
US (1) US20230298948A1 (ja)
JP (1) JP2023137298A (ja)
CN (1) CN116798892A (ja)
TW (1) TWI820812B (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI388023B (zh) * 2009-09-25 2013-03-01 Huga Optotech Inc An optical detecting device and a detecting method using the same
WO2020005366A1 (en) * 2018-06-26 2020-01-02 Applied Materials, Inc. Method and apparatus for measuring temperature

Also Published As

Publication number Publication date
CN116798892A (zh) 2023-09-22
TW202338305A (zh) 2023-10-01
TWI820812B (zh) 2023-11-01
US20230298948A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US10354896B2 (en) Position detection system and processing apparatus
US10199251B2 (en) Position detecting system and processing apparatus
JP7055054B2 (ja) プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
JP5065082B2 (ja) 基板の処理方法、プログラム、コンピュータ記憶媒体及び基板処理システム
JP6966286B2 (ja) プラズマ処理装置、フォーカスリングの昇降制御方法およびフォーカスリングの昇降制御プログラム
US7906348B2 (en) Method of feed forward control of scanned rapid thermal processing
US10134612B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
US20140322833A1 (en) Irradiation apparatus for irradiating charged particle beam, method for irradiation of charged particle beam, and method for manufacturing article
WO2016063743A1 (ja) 熱処理方法および熱処理装置
CN110383449B (zh) 具有反射终点检测的蚀刻处理系统
JP2023137298A (ja) 温度測定方法、半導体基板及び半導体装置
US11817335B2 (en) Method and system for inspecting processing apparatus
EP2544236B1 (en) Method for producing an soi wafer
US20230061802A1 (en) Systems, Methods, and Semiconductor Devices
KR102493187B1 (ko) 기판 포지셔닝 장치 및 방법들
US11869752B2 (en) System and method for transferring a focus ring into processing apparatus
JP2015070030A (ja) リソグラフィ装置、面位置の計測方法、及びデバイスの製造方法
US9033964B2 (en) Target structure used for generating charged particle beam, method of manufacturing the same and medical appliance using the same
KR100805233B1 (ko) 웨이퍼 박막 두께 측정장치
KR20210062128A (ko) 기판 처리 장치
JP2005303088A (ja) プラズマ処理装置及びレジストトリミング方法
JP2005321565A (ja) 光学素子の製造方法
KR101943179B1 (ko) 반도체 장치의 제조 방법
JP2005326177A (ja) 光学素子の評価装置及び評価方法
JPWO2005029020A1 (ja) 基板処理装置およびデバイスの製造方法