JP2023134332A - Laminate structure, semiconductor device and method for manufacturing them - Google Patents

Laminate structure, semiconductor device and method for manufacturing them Download PDF

Info

Publication number
JP2023134332A
JP2023134332A JP2022138844A JP2022138844A JP2023134332A JP 2023134332 A JP2023134332 A JP 2023134332A JP 2022138844 A JP2022138844 A JP 2022138844A JP 2022138844 A JP2022138844 A JP 2022138844A JP 2023134332 A JP2023134332 A JP 2023134332A
Authority
JP
Japan
Prior art keywords
laminated structure
film
crystal substrate
compound
compound element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022138844A
Other languages
Japanese (ja)
Inventor
健 木島
Takeshi Kijima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gaianixx
Gaianixx Inc
Original Assignee
Gaianixx
Gaianixx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gaianixx, Gaianixx Inc filed Critical Gaianixx
Publication of JP2023134332A publication Critical patent/JP2023134332A/en
Pending legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

To provide a laminate structure having excellent crystallinity, semiconductor devices, and a manufacturing method that can obtain them industrially advantageously.SOLUTION: In the steps of providing a compound element-supplying sacrificial layer containing a compound element on a crystal substrate and forming an insulating layer using the compound element of the compound element-supplying sacrificial layer, a laminated structure is manufactured in which the insulating layer incorporates the compound element in the compound element-supplying sacrificial layer provided on the crystal substrate, and the resulting laminated structure is used to manufacture semiconductor devices.SELECTED DRAWING: Figure 1

Description

本発明は、積層構造体、半導体装置及びこれらの製造方法に関する。 The present invention relates to a stacked structure, a semiconductor device, and a manufacturing method thereof.

従来より、PN分離で発生していた横方向や縦方向の寄生素子によるICの誤動作や破壊を防止する目的で、それぞれの素子間の分離を、SiO膜を用いて行うSOI(Silicon On Insulator)技術が知られており、近年においては、耐圧の異なる複数の半導体素子を単一の半導体基板に形成するもの等も検討されており、特に、ワイドバンドギャップ半導体(例えばSiCやGaN等)への適用も検討されている(特許文献1)。 Conventionally, SOI (Silicon On Insulator), which uses a SiO 2 film to isolate each element, has been used to prevent IC malfunctions and destruction caused by parasitic elements in the horizontal and vertical directions that occur with PN isolation. ) technology is known, and in recent years, methods for forming multiple semiconductor elements with different breakdown voltages on a single semiconductor substrate are also being considered. The application of is also being considered (Patent Document 1).

また、SOI技術を用いて、プラスチック等のフレキシブル基板上にデバイスを形成する試みがなされている。例えば、特許文献2に開示されているように、完成したSOI基板を用いてSOI層に部分的に窓開けを行い、BOX(Buried Oxide)層を露出させたのち、HFエッチングを行って、HFが横方向に染み込むことでBOXがエッチングされピラー(柱)を形成する方法がある。ピラー形成後に、SOI層をPET(ポリエチレンテレフタレート)などに貼り付け、ピラー部を境にして基板から剥離し、SOI層をPETなどの上に形成することでフレキシブル基板上にデバイスが作製されたSOI層を転写する方法がある。 Furthermore, attempts have been made to form devices on flexible substrates such as plastics using SOI technology. For example, as disclosed in Patent Document 2, using a completed SOI substrate, a window is partially opened in the SOI layer to expose the BOX (Buried Oxide) layer, and then HF etching is performed to expose the HF There is a method in which the BOX is etched by penetrating in the horizontal direction to form pillars. After pillar formation, the SOI layer is attached to PET (polyethylene terephthalate), etc., and the SOI layer is peeled from the substrate along the pillar, and the SOI layer is formed on the PET, etc. to fabricate a device on a flexible substrate.SOI There is a method of transferring layers.

しかしながら、いずれのSOI技術も絶縁膜上に形成される半導体膜の結晶性や絶縁膜の結晶性や絶縁特性等にまだまだ満足のいくものではなく、さらなる結晶性の向上や半導体特性の向上が待ち望まれていた。また、SOI層を剥離転写する場合に、工程が煩雑になったり、剥離が困難であったりするので、容易に剥離したり、転写したりできるような新規SOI技術が待ち望まれていた。 However, none of the SOI technologies is still satisfactory in terms of the crystallinity of the semiconductor film formed on the insulating film, the crystallinity of the insulating film, the insulation properties, etc., and further improvements in crystallinity and semiconductor properties are awaited. It was Further, when peeling and transferring an SOI layer, the process becomes complicated and peeling is difficult, so a new SOI technology that allows easy peeling and transfer has been awaited.

特開2021-5718号公報JP 2021-5718 Publication 特開2014-179580号公報Japanese Patent Application Publication No. 2014-179580

本発明は、優れた結晶性を有する積層構造体、半導体装置及びこれらを工業的有利に得ることができる製造方法を提供することを目的とする。 An object of the present invention is to provide a laminated structure and a semiconductor device having excellent crystallinity, and a manufacturing method that can industrially advantageously obtain them.

本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法において、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップにて、優れた結晶性を有する絶縁膜を含む積層構造体が容易に得られること、前記絶縁膜上に導電膜や半導体膜を形成すると結晶性に優れ、電極特性や半導体特性に優れたものとなること、剥離・転写に有用であること等を種々知見し、このような積層構造体及びその製造方法が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。
As a result of intensive studies to achieve the above object, the present inventors have discovered a method for manufacturing a laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate. A laminated structure including an insulating film having excellent crystallinity can be easily obtained in the step of providing a sacrificial supply layer and the step of forming the insulating layer using the compound element of the compound element supply sacrificial layer; We have discovered that when a conductive film or a semiconductor film is formed on the insulating film, it has excellent crystallinity, excellent electrode properties and semiconductor properties, and is useful for peeling and transfer. It has been found that the body and the method for manufacturing the same can solve the above-mentioned conventional problems all at once.
Further, after obtaining the above knowledge, the present inventors conducted further studies and completed the present invention.

すなわち、本発明は、以下の発明に関する。
[1] 結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特徴とする積層構造体の製造方法。
[2] 前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記絶縁層を形成する前記[1]記載の製造方法。
[3] 前記の積層を、蒸着又はスパッタにより行う前記[1]又は[2]に記載の製造方法。
[4] 前記化合物元素供給犠牲層が前記結晶基板上に設けられた酸化膜である前記[1]~[3]のいずれかに記載の製造方法。
[5] 結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。
[6] 前記結晶基板が、結晶性Si基板である前記[5]記載の積層構造体。
[7] 前記化合物元素供給犠層が、化合物膜を含む前記[5]又は[6]に記載の積層構造体。
[8] 前記化合物膜の膜厚が、1nmを超え100nm未満である前記[7]記載の積層構造体。
[9] 前記絶縁層が、結晶性化合物を含むエピタキシャル膜である前記[5]~[8]のいずれかに記載の積層構造体。
[10] 結晶基板上に結晶性化合物を含む絶縁層が積層され、さらに前記絶縁層上に結晶性導電膜又は半導体膜が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。
[11] 前記絶縁層上に半導体膜が積層されているSOI基板を含む前記[5]記載の積層構造体。
[12] 前記絶縁層上に結晶性導電膜が積層されている電極基板を含む前記[5]記載の積層構造体。
[13] 積層構造体を含む半導体装置であって、前記積層構造体が前記[5]~[12]のいずれかに記載の積層構造体であることを特徴とする半導体装置。
[14] 横型デバイスを含む前記[9]記載の半導体装置。
[15] 積層構造体を用いる半導体装置の製造方法であって、前記積層構造体が前記[5]~[12]のいずれかに記載の積層構造体であることを特徴とする半導体装置の製造方法。
[16] 半導体装置を含むシステムであって、前記半導体装置が、前記[13]又は[14]に記載の半導体装置であることを特徴とするシステム。
[17] 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している前記[9]記載の積層構造体。
[18] 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有している前記[17]記載の積層構造体。
[19] 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有している前記[17]記載の積層構造体。
[20] 前記構成金属がHfを含む前記[17]~[19]のいずれかに記載の積層構造体。
[21] 前記アモルファス薄膜の膜厚が1nm~10nmである前記[17]~[20]のいずれかに記載の積層構造体。
[22] 前記埋込層の形状が略逆三角形の断面形状を有する前記[17]~[21]のいずれかに記載の積層構造体。
[23] 積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、前記[17]~[22]のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
That is, the present invention relates to the following inventions.
[1] A method for manufacturing a laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate, the step comprising: providing a compound element supply sacrificial layer containing a compound element on the crystal substrate; and supplying the compound element. A method for manufacturing a laminated structure, comprising the step of forming the insulating layer using a compound element of a sacrificial layer.
[2] The manufacturing method according to [1] above, wherein after using the compound element, a compound element gas is introduced to form the insulating layer in the presence of the compound element gas.
[3] The manufacturing method according to [1] or [2], wherein the lamination is performed by vapor deposition or sputtering.
[4] The manufacturing method according to any one of [1] to [3], wherein the compound element supply sacrificial layer is an oxide film provided on the crystal substrate.
[5] A laminated structure in which an insulating layer is laminated on a crystal substrate, wherein the insulating layer incorporates a compound element in a compound element supply sacrificial layer containing a compound element provided on the crystal substrate. A laminated structure characterized by:
[6] The laminated structure according to [5], wherein the crystal substrate is a crystalline Si substrate.
[7] The laminated structure according to [5] or [6], wherein the compound element supply sacrificial layer includes a compound film.
[8] The laminated structure according to [7], wherein the compound film has a thickness of more than 1 nm and less than 100 nm.
[9] The laminated structure according to any one of [5] to [8], wherein the insulating layer is an epitaxial film containing a crystalline compound.
[10] A laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate, and a crystalline conductive film or a semiconductor film is further laminated on the insulating layer, wherein the insulating layer is laminated with the crystalline compound. A laminated structure characterized in that a compound element in a compound element supply sacrificial layer containing a compound element provided on a substrate is incorporated.
[11] The laminated structure according to [5], including an SOI substrate in which a semiconductor film is laminated on the insulating layer.
[12] The laminated structure according to [5], including an electrode substrate in which a crystalline conductive film is laminated on the insulating layer.
[13] A semiconductor device including a laminated structure, wherein the laminated structure is the laminated structure according to any one of [5] to [12].
[14] The semiconductor device according to [9] above, including a horizontal device.
[15] A method for manufacturing a semiconductor device using a laminated structure, characterized in that the laminated structure is the laminated structure according to any one of [5] to [12] above. Method.
[16] A system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to [13] or [14].
[17] Between the crystal substrate and the epitaxial film, an amorphous thin film containing a constituent metal of the epitaxial film and/or the crystal substrate and a compound element of the crystalline compound and/or a part of the crystal substrate. The laminated structure according to item [9], further comprising one or more buried layers containing the constituent metal and the compound element.
[18] Between the crystal substrate and the epitaxial film, one or more of the amorphous thin films containing the constituent metals of the epitaxial film and the compound element and/or a part of the crystal substrate are embedded; The laminated structure according to the above [17], which has a buried layer containing a constituent metal of the epitaxial film and the compound element.
[19] Between the crystal substrate and the epitaxial film, an amorphous thin film containing the constituent metal of the epitaxial film and/or the crystal substrate and the compound element, and one or more amorphous thin films embedded in a part of the crystal substrate. The laminated structure according to [17], further comprising a buried layer containing the constituent metal and the compound element.
[20] The laminated structure according to any one of [17] to [19], wherein the constituent metal contains Hf.
[21] The laminated structure according to any one of [17] to [20], wherein the amorphous thin film has a thickness of 1 nm to 10 nm.
[22] The laminated structure according to any one of [17] to [21], wherein the buried layer has a substantially inverted triangular cross-sectional shape.
[23] An electronic device, electronic device, or system including a laminated structure, wherein the laminated structure is the laminated structure according to any one of [17] to [22] above. device, electronic equipment or system.

本発明の積層構造体及び半導体装置は、優れた結晶性を有しており、本発明の製造方法によれば、前記積層構造体及び前記半導体装置を工業的有利に得ることができるという効果を奏する。 The laminated structure and semiconductor device of the present invention have excellent crystallinity, and the manufacturing method of the present invention has the effect that the laminated structure and the semiconductor device can be obtained industrially advantageously. play.

本発明の積層構造体の好適な実施態様の一例を模式的に示す図である。1 is a diagram schematically showing an example of a preferred embodiment of a laminated structure of the present invention. 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるSOI島形成工程を模式的に示す図である。FIG. 3 is a diagram schematically showing an SOI island formation process in peeling and transfer, which is an example of a preferable application of the laminated structure of the present invention. 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるHFエッチング工程を模式的に示す図である。FIG. 3 is a diagram schematically showing an HF etching step in peeling/transfer, which is an example of a preferred application of the laminated structure of the present invention. 本発明の積層構造体の好適な適用例の一例である剥離・転写におけるフレキシブル基板への貼付工程を模式的に示す図である。FIG. 2 is a diagram schematically showing a step of attaching the laminated structure of the present invention to a flexible substrate in peeling and transfer, which is an example of a preferred application example. 本発明の積層構造体の好適な適用例の一例である剥離・転写における剥離工程を模式的に示す図である。FIG. 2 is a diagram schematically showing a peeling process in peeling/transfer, which is an example of a preferable application of the laminated structure of the present invention. 本発明の積層構造体の好適な製造方法の酸化膜形成工程の一例を模式的に示す図である。It is a figure which shows typically an example of the oxide film formation process of the suitable manufacturing method of the laminated structure of this invention. 本発明の積層構造体の好適な製造方法の絶縁膜形成工程の一例を模式的に示す図である。FIG. 3 is a diagram schematically showing an example of an insulating film forming step of a preferred method for manufacturing a laminated structure of the present invention. 実施例において観察された断面STEM像を示す。A cross-sectional STEM image observed in an example is shown. 実施例において観察されたSTEM像を示す。A STEM image observed in an example is shown. 実施例において観察されたSTEM像を示す。A STEM image observed in an example is shown. 本発明において得られる絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な一例を模式的に示す図である。1 is a diagram schematically showing a preferred example of an insulated gate bipolar transistor (IGBT) obtained in the present invention. 図11の絶縁ゲート型バイポーラトランジスタ(IGBT)の好適な製造工程の一例を模式的に示す図である。12 is a diagram schematically showing an example of a suitable manufacturing process for the insulated gate bipolar transistor (IGBT) of FIG. 11. FIG. 電源システムの好適な一例を模式的に示す図である。1 is a diagram schematically showing a preferred example of a power supply system. システム装置の好適な一例を模式的に示す図である。FIG. 2 is a diagram schematically showing a preferred example of a system device. 電源装置の電源回路図の好適な一例を模式的に示す図である。It is a figure which shows typically a suitable example of the power supply circuit diagram of a power supply device. 実施例におけるXPS測定結果を示す図である。It is a figure showing the XPS measurement result in an example. 実施例におけるXPS測定結果を示す図である。It is a figure showing the XPS measurement result in an example. 実施例において好適に用いられる成膜装置を模式的に示す図である。1 is a diagram schematically showing a film forming apparatus suitably used in Examples. 実施例で測定された断面STEM像を示す。A cross-sectional STEM image measured in an example is shown. 実施例で測定されたSTEM像を示す。A STEM image measured in an example is shown. 実施例で測定された埋込層のSTEM像を示す。A STEM image of a buried layer measured in an example is shown.

本発明の積層構造体の製造方法は、結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特長とする。前記結晶性化合物は、特に限定されず、公知の結晶性化合物であってよいが、本発明においては前記結晶性化合物が金属化合物であるのが好ましく、前記金属化合物の金属も公知の金属であってよい。前記金属としては、周期律表のDブロック金属などが挙げられる。前記金属化合物の化合物も、公知の化合物であってよく、前記結晶性化合物における化合物としては、例えば、酸化物、窒化物、酸窒化物、硫化物、オキシ硫化物、ホウ化物、オキシホウ化物、炭化物、オキシ炭化物、ホウ炭化物、ホウ窒化物、ホウ硫化物、炭窒化物、炭硫化物又は炭ホウ化物等が挙げられるが、本発明においては、酸化物又は窒化物であるのが、例えばヘテロエピタキシャル成長における応力緩和及び反り低減をバッファ層としてより優れたものとすることができ、さらに電気特性(特に導電体層と絶縁層との界面)をより優れたものとすることができるので好ましい。また、前記結晶性化合物は結晶性酸化物であるのが好ましく、前記化合物膜が酸化膜であるのが好ましく、前記化合物元素が酸素であるのが好ましい。本発明においては、前記結晶性化合物が結晶性窒化物であるのが好ましく、前記化合物膜が窒化膜であるのが好ましく、前記化合物元素が窒素であるのが好ましい。前記製造方法により、結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた酸素を含む酸素供給犠牲層中の酸素原子が組み込まれている積層構造体を容易に得ることができ、このような積層構造体も本発明に包含される。 The method for manufacturing a laminated structure of the present invention is a method for manufacturing a laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate, and the method comprises laminating a sacrificial layer for supplying a compound element containing a compound element on the crystal substrate. and forming the insulating layer using the compound element of the compound element supply sacrificial layer. The crystalline compound is not particularly limited and may be a known crystalline compound, but in the present invention, it is preferable that the crystalline compound is a metal compound, and the metal of the metal compound is also a known metal. It's fine. Examples of the metal include D block metals in the periodic table. The metal compound may also be a known compound, and examples of the crystalline compound include oxides, nitrides, oxynitrides, sulfides, oxysulfides, borides, oxyborides, and carbides. , oxycarbide, boron carbide, boron nitride, boron sulfide, carbonitride, carbon sulfide, or carboride. It is preferable because it can provide better stress relaxation and warp reduction as a buffer layer, and it can also provide better electrical properties (particularly at the interface between the conductive layer and the insulating layer). Further, the crystalline compound is preferably a crystalline oxide, the compound film is preferably an oxide film, and the compound element is preferably oxygen. In the present invention, the crystalline compound is preferably a crystalline nitride, the compound film is preferably a nitride film, and the compound element is preferably nitrogen. The manufacturing method provides a laminated structure in which an insulating layer is laminated on a crystal substrate, wherein the insulating layer incorporates oxygen atoms in an oxygen-containing sacrificial layer provided on the crystal substrate. A laminated structure can be easily obtained, and such a laminated structure is also included in the present invention.

前記酸素供給犠牲層は、酸素を含み、酸素原子が取り込まれると層の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、本発明においては、前記酸素供給犠牲層が前記結晶基板上に設けられた酸化膜であるのが好ましい。 The oxygen-supplying sacrificial layer may be a sacrificial layer that contains oxygen and in which part or all of the layer disappears or is destroyed when oxygen atoms are incorporated. Preferably, the layer is an oxygen-supplying sacrificial layer in which oxygen atoms are taken in and the oxide film itself disappears during crystal growth. Further, in the present invention, it is preferable that the oxygen supply sacrificial layer is an oxide film provided on the crystal substrate.

図1は、前記積層構造体の好適な例を示しており、図1の積層構造体は、結晶基板1上に酸化膜を用いて前記絶縁膜として第1のエピタキシャル層3が積層されており、さらに第1のエピタキシャル層3の上に導電膜又は半導体膜として第2のエピタキシャル層4が積層されている。なお、本明細書中、「膜」及び「層」の各用語は、それぞれ場合によって、又は状況に応じて、互いに入れ替えてもよい。また、前記積層構造体の好適な例として、酸化物の例を挙げているが、本発明は、これら好適な例に限定されるものではなく、窒化物等の各種化合物においても好適に本発明を適用することができる。 FIG. 1 shows a preferred example of the laminated structure, in which a first epitaxial layer 3 is laminated as the insulating film on a crystal substrate 1 using an oxide film. Furthermore, a second epitaxial layer 4 is laminated on the first epitaxial layer 3 as a conductive film or a semiconductor film. Note that in this specification, the terms "film" and "layer" may be interchanged depending on the case or the situation. In addition, although oxides are cited as preferred examples of the laminated structure, the present invention is not limited to these preferred examples, and the present invention is also suitable for various compounds such as nitrides. can be applied.

本発明の積層構造体は、例えば図6に示すように、結晶基板1上に、前記結晶基板1の酸化膜2を形成し、ついで前記酸化膜2中の酸素を用いて、図7に示すように、結晶基板1上に結晶性酸化物からなる絶縁膜(第1のエピタキシャル層)3を形成することにより容易に製造することができる。本発明においては、前記積層構造体が、前記結晶基板1上に前記酸化膜2を有していてもよいが、前記絶縁膜3形成時に前記酸化膜2中の酸素が全て取り込まれて前記酸化膜2が消失していてもよい。以下、それぞれについてより具体的に説明するが、本発明は、これら具体例に限定されるものではない。 The laminated structure of the present invention is produced by forming an oxide film 2 of the crystal substrate 1 on a crystal substrate 1 as shown in FIG. 6, for example, and then using oxygen in the oxide film 2 as shown in FIG. This can be easily manufactured by forming an insulating film (first epitaxial layer) 3 made of a crystalline oxide on a crystal substrate 1. In the present invention, the laminated structure may have the oxide film 2 on the crystal substrate 1, but when the insulating film 3 is formed, all the oxygen in the oxide film 2 is taken in and the oxide film 2 is removed. The film 2 may also disappear. Each will be explained in more detail below, but the present invention is not limited to these specific examples.

前記結晶基板(以下、単に「基板」ともいう)は、基板材料等、本発明の目的を阻害しない限り特に限定されず、公知の結晶基板であってよい。有機化合物であってもよいし、無機化合物であってもよい。本発明においては、前記結晶基板が無機化合物を含んでいるのが好ましい。本発明においては、前記基板が、表面の一部または全部に結晶を有するものであるのが好ましく、結晶成長側の主面の全部または一部に結晶を有している結晶基板であるのがより好ましく、結晶成長側の主面の全部に結晶を有している結晶基板であるのが最も好ましい。前記結晶は、本発明の目的を阻害しない限り特に限定されず、結晶構造等も特に限定されないが、立方晶系、正方晶系、三方晶系、六方晶系、斜方晶系又は単斜晶系の結晶であるのが好ましく、(100)又は(200)に配向している結晶であるのがより好ましい。また、前記結晶基板は、オフ角を有していてもよく、前記オフ角としては、例えば、0.2°~12.0°のオフ角などが挙げられる。ここで、「オフ角」とは、基板表面と結晶成長面とのなす角度をいう。前記基板形状は、板状であって、前記絶縁膜の支持体となるものであれば特に限定されない。絶縁体基板であってもよいし、半導体基板であってもよいが、本発明においては、前記基板が、Si基板であるのが好ましく、結晶性Si基板であるのがより好ましく、(100)に配向している結晶性Si基板であるのが最も好ましい。なお、前記基板材料としては、例えば、Si基板の他に周期律表第3族~第15族に属する1種若しくは2種以上の金属又はこれらの金属の酸化物等が挙げられる。前記基板の形状は、特に限定されず、略円形状(例えば、円形、楕円形など)であってもよいし、多角形状(例えば、3角形、正方形、長方形、5角形、6角形、7角形、8角形、9角形など)であってもよく、様々な形状を好適に用いることができる。また、本発明においては、大面積の基板を用いることもでき、このような大面積の基板を用いることによって、絶縁膜の面積を大きくすることができる。 The crystal substrate (hereinafter also simply referred to as "substrate") is not particularly limited, such as the substrate material, as long as it does not impede the object of the present invention, and may be any known crystal substrate. It may be an organic compound or an inorganic compound. In the present invention, it is preferable that the crystal substrate contains an inorganic compound. In the present invention, it is preferable that the substrate has crystals on part or all of its surface, and it is preferable that the substrate has crystals on all or part of its main surface on the crystal growth side. More preferably, a crystal substrate having crystals on the entire main surface on the crystal growth side is most preferable. The crystal is not particularly limited as long as it does not impede the purpose of the present invention, and the crystal structure is also not particularly limited, but may be cubic, tetragonal, trigonal, hexagonal, orthorhombic, or monoclinic. It is preferable that the crystal be a crystal of a type, and a crystal oriented in (100) or (200) direction is more preferable. Further, the crystal substrate may have an off-angle, and examples of the off-angle include an off-angle of 0.2° to 12.0°. Here, the "off angle" refers to the angle between the substrate surface and the crystal growth plane. The shape of the substrate is not particularly limited as long as it is plate-like and serves as a support for the insulating film. Although it may be an insulating substrate or a semiconductor substrate, in the present invention, the substrate is preferably a Si substrate, more preferably a crystalline Si substrate, and (100) Most preferably, it is a crystalline Si substrate oriented in the direction of . In addition, examples of the substrate material include, in addition to the Si substrate, one or more metals belonging to Groups 3 to 15 of the periodic table, or oxides of these metals. The shape of the substrate is not particularly limited, and may be approximately circular (for example, circular, oval, etc.) or polygonal (for example, triangular, square, rectangular, pentagonal, hexagonal, heptagonal, etc.). , octagonal, nonagonal, etc.), and various shapes can be suitably used. Further, in the present invention, a large-area substrate can be used, and by using such a large-area substrate, the area of the insulating film can be increased.

また、本発明においては、前記結晶基板が平坦面を有するのが好ましいが、前記結晶基板が表面の一部または全部に凹凸形状を有しているのも、前記絶縁膜の結晶成長の品質をより良好なものとして得るので、好ましい。前記の凹凸形状を有する結晶基板は、表面の一部または全部に凹部または凸部からなる凹凸部が形成されていればそれでよく、前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ドット状またはストライプ状が好ましく、ドット状がより好ましい。また、凹凸部が周期的かつ規則的にパターン化されている場合には、前記凹凸部のパターン形状が、三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形状、円状、楕円状などの形状であるのが好ましい。なお、ドット状に凹凸部を形成する場合には、ドットの格子形状を、例えば正方格子、斜方格子、三角格子、六角格子などの格子形状にするのが好ましく、三角格子の格子形状にするのがより好ましい。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、U字型、逆U字型、波型、または三角形、四角形(例えば正方形、長方形若しくは台形等)、五角形若しくは六角形等の多角形等が挙げられる。なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、50~2000μmであり、より好ましくは100~1000μmである。 Further, in the present invention, it is preferable that the crystal substrate has a flat surface, but the quality of crystal growth of the insulating film may be improved if the crystal substrate has an uneven shape on part or all of the surface. This is preferable because it provides better results. The above-mentioned crystal substrate having an uneven shape may be used as long as an uneven part consisting of a recess or a convex part is formed on a part or all of the surface. It is not limited, and it may be an uneven part consisting of a convex part, an uneven part consisting of a concave part, or an uneven part consisting of a convex part and a concave part. Furthermore, the uneven portions may be formed from regular protrusions or recesses, or may be formed from irregular protrusions or recesses. In the present invention, it is preferable that the uneven portions are formed periodically, and more preferably that they are patterned periodically and regularly. The shape of the uneven portion is not particularly limited, and examples thereof include a stripe shape, a dot shape, a mesh shape, or a random shape, but in the present invention, a dot shape or a stripe shape is preferable, and a dot shape is more preferable. . Further, when the uneven portions are patterned periodically and regularly, the pattern shape of the uneven portions may be a polygonal shape such as a triangle, a quadrilateral (for example, a square, a rectangle, or a trapezoid), a pentagon, or a hexagon. Preferably, the shape is circular or elliptical. In addition, when forming uneven portions in the form of dots, it is preferable that the lattice shape of the dots is a lattice shape such as a square lattice, an orthorhombic lattice, a triangular lattice, a hexagonal lattice, etc., and a triangular lattice shape is used. is more preferable. The cross-sectional shape of the concave portion or convex portion of the uneven portion is not particularly limited, and includes, for example, a U-shape, a U-shape, an inverted U-shape, a wave shape, a triangle, a quadrilateral (for example, a square, a rectangle, a trapezoid, etc.). ), polygons such as pentagons and hexagons. The thickness of the crystal substrate is not particularly limited, but is preferably 50 to 2000 μm, more preferably 100 to 1000 μm.

前記酸化膜は、前記酸素供給犠牲層として、前記絶縁膜に酸素原子を組み込むことができる酸化膜であれば特に限定されず、通常、酸化材料を含む。前記酸化材料は、本発明の目的を阻害しない限り特に限定されず、公知の酸化材料であってよい。前記酸化材料としては、金属又は半金属の酸化物等が挙げられる。本発明においては、前記酸化膜が、前記結晶基板の酸化材料を含むのが好ましく、このような酸化膜としては、例えば前記結晶基板の熱酸化膜、自然酸化膜等が挙げられる。また、本発明においては、前記酸化膜は、酸素原子が取り込まれると膜の一部若しくは全部が消失又は破壊される犠牲層であってよく、本発明においては、前記酸化膜が、前記エピタキシャル層の結晶成長の際に、酸素原子が取り込まれて酸化膜自体は消失する酸素供給犠牲層であるのが好ましい。また、前記酸化膜は、パターン化されていてもよく、例えば、ストライプ状、ドット状、メッシュ状またはランダム状にパターン化されていてもよい。なお、前記酸化膜の膜厚は、特に限定されないが、好ましくは、1nmを超え100nm未満である。 The oxide film is not particularly limited as long as it is an oxide film that can incorporate oxygen atoms into the insulating film as the oxygen supply sacrificial layer, and usually contains an oxide material. The oxidizing material is not particularly limited as long as it does not impede the object of the present invention, and may be any known oxidizing material. Examples of the oxidizing material include metal or metalloid oxides. In the present invention, it is preferable that the oxide film contains the oxidizing material of the crystal substrate, and examples of such an oxide film include a thermal oxide film, a natural oxide film, and the like of the crystal substrate. Further, in the present invention, the oxide film may be a sacrificial layer in which part or all of the film disappears or is destroyed when oxygen atoms are taken in; It is preferable that the oxide layer is an oxygen-supplying sacrificial layer in which oxygen atoms are taken in and the oxide film itself disappears during crystal growth. Further, the oxide film may be patterned, for example, in a stripe shape, a dot shape, a mesh shape, or a random shape. Note that the thickness of the oxide film is not particularly limited, but is preferably greater than 1 nm and less than 100 nm.

前記絶縁膜(第1のエピタキシャル層)は、絶縁体を含み、さらに、前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜を含んでいれば特に限定されない。なお、「前記酸化膜中の酸素原子が組み込まれているエピタキシャル膜」は、前記エピタキシャル膜の結晶成長において、前記酸化膜中の酸素原子が前記エピタキシャル膜に奪われたことを意味する。前記エピタキシャル膜は、絶縁体を含み、前記酸化膜中の酸素原子を組み込んで結晶成長したエピタキシャル膜であれば特に限定されないが、本発明においては、結晶性酸化物を含むのが好ましく、金属酸化物を含むのがより好ましい。前記金属酸化物としては、好適には例えば周期律表dブロックに属する1種又は2種以上の金属の酸化物又は酸化シリコン等が挙げられる。また、本発明においては、前記絶縁膜が中性子吸収材を含むのが好ましい。前記中性子吸収材は、公知の中性子吸収材であってよく、本発明においては、このような中性子吸収材を用いて、前記酸化膜の酸素を取り込むことにより、密着性及び結晶性、さらに機能性膜の特性等をより優れたものとすることができる。なお、前記中性子吸収材としては、例えば、ハフニウム(Hf)等が好適な例として挙げられる。また、前記絶縁膜は、1種又は2種以上のエピタキシャル膜から構成されていてもよい。 The insulating film (first epitaxial layer) is not particularly limited as long as it contains an insulator and further contains an epitaxial film in which oxygen atoms in the oxide film are incorporated. Note that "an epitaxial film in which oxygen atoms in the oxide film are incorporated" means that oxygen atoms in the oxide film are taken away by the epitaxial film during crystal growth of the epitaxial film. The epitaxial film is not particularly limited as long as it contains an insulator and is crystal-grown by incorporating oxygen atoms in the oxide film, but in the present invention, it preferably contains a crystalline oxide, and a metal oxide. It is more preferable to include things. Suitable examples of the metal oxide include oxides of one or more metals belonging to block d of the periodic table, silicon oxide, and the like. Further, in the present invention, it is preferable that the insulating film contains a neutron absorbing material. The neutron absorbing material may be a known neutron absorbing material, and in the present invention, such a neutron absorbing material is used to improve adhesion, crystallinity, and functionality by incorporating oxygen from the oxide film. The properties of the film can be improved. Note that a suitable example of the neutron absorbing material is hafnium (Hf). Further, the insulating film may be composed of one type or two or more types of epitaxial films.

本発明においては、前記絶縁膜上に、直接又は他の層を介して、導電膜又は半導体膜からなる第2のエピタキシャル層が積層されているのが好ましい。このように積層することにより、前記第1のエピタキシャル層と前記第2のエピタキシャル層との界面において、前記第2のエピタキシャル層の格子定数と略同一になるように第1のエピタキシャル層を規則的に変態させることができる。前記の規則的な変態の態様としては、例えば、山谷構造に形状が変形する変態等が好適な例として挙げられ、本発明においては、前記山谷構造の互いに隣り合う頂点及び底点のなす角がそれぞれ異なるのが好ましく、前記角がそれぞれ30°~45°の範囲内であるのがより好ましい。ここで、前記第1のエピタキシャル層は、通常第1の結晶面と第2の結晶面とを有するが、前記変態によって、前記第1の結晶面と、前記第2の結晶面との格子定数差が生じ得るので、前記第1の結晶面と、前記第2の結晶面との格子定数差が0.1%~20%の範囲内とするのが好ましい。本発明では、前記第1の結晶面が、前記第2のエピタキシャル層の格子定数と略同一とすることができるので、第1のエピタキシャル層と第2のエピタキシャル層との格子定数差を0.1%~20%の範囲内とすることを容易に実現できる。 In the present invention, it is preferable that a second epitaxial layer made of a conductive film or a semiconductor film is laminated on the insulating film, either directly or via another layer. By stacking the layers in this manner, the first epitaxial layer is regularly formed at the interface between the first epitaxial layer and the second epitaxial layer so that the lattice constant is approximately the same as the lattice constant of the second epitaxial layer. It can be transformed into. A suitable example of the above-mentioned regular transformation is a transformation in which the shape deforms into a peak-to-valley structure, and in the present invention, the angles formed by adjacent apexes and bottom points of the peak-to-valley structure are Preferably, they are different, and more preferably, the angles are each within a range of 30° to 45°. Here, the first epitaxial layer usually has a first crystal plane and a second crystal plane, but due to the transformation, the lattice constant of the first crystal plane and the second crystal plane becomes Since a difference may occur, it is preferable that the difference in lattice constant between the first crystal plane and the second crystal plane is within the range of 0.1% to 20%. In the present invention, since the first crystal plane can be made substantially the same as the lattice constant of the second epitaxial layer, the difference in lattice constant between the first epitaxial layer and the second epitaxial layer is 0.0. A range of 1% to 20% can be easily achieved.

本発明においては、前記絶縁膜上に導電膜が積層される場合であって、前記導電膜が導電性金属の単結晶膜からなる場合には、大面積の無欠陥膜を容易に得ることができ、電極としての機能のみならず、素子等の特性をもより優れたものとすることができる。前記導電性金属としては、本発明の目的を阻害しない限り特に限定されず、例えば、金、銀、白金、パラジウム、銀パラジウム、銅、ニッケル、又はこれらの合金等が挙げられるが、本発明においては、白金を含むのが好ましい。なお、本発明においては、前記の製造方法によれば、好適には100nm以上の面積において無欠陥の単結晶膜を電極として得ることができ、より好適には1000nm以上の面積において無欠陥の単結晶膜を容易に得ることができる。また、厚さも好適には100nm以上の単結晶膜を電極として容易に得ることができる。なお、前記絶縁膜上に導電性金属の単結晶膜からなる前記導電膜が積層される場合には、前記絶縁膜上に結晶性導電膜が積層されている電極基板として前記積層構造体を好適に用いることができる。 In the present invention, when a conductive film is laminated on the insulating film, and when the conductive film is made of a single crystal film of a conductive metal, it is possible to easily obtain a defect-free film with a large area. Therefore, not only the function as an electrode but also the characteristics of the device etc. can be improved. The conductive metal is not particularly limited as long as it does not impede the purpose of the present invention, and examples thereof include gold, silver, platinum, palladium, silver palladium, copper, nickel, and alloys thereof. preferably contains platinum. In addition, in the present invention, according to the above-described manufacturing method, it is possible to obtain as an electrode a single crystal film that is defect-free in an area of preferably 100 nm 2 or more, and more preferably defect-free in an area of 1000 nm 2 or more. A single crystal film can be easily obtained. Furthermore, a single crystal film having a thickness of preferably 100 nm or more can be easily obtained as an electrode. Note that when the conductive film made of a single crystal film of a conductive metal is laminated on the insulating film, the laminated structure is preferably used as an electrode substrate in which a crystalline conductive film is laminated on the insulating film. It can be used for.

前記半導体膜としては、半導体を含んでいれば特に限定されず、公知の半導体膜であってよいが、本発明においては、立方晶半導体を含むのが好ましい。前記立方晶半導体としては、例えば、c-BN、c-AlN、c-GaN、c-InN、c-SiC、GaAs、AlAs、InAs、GaP、AlP、InP、又はこれらの混晶半導体などが挙げられる。前記導電膜及び前記半導体膜のそれぞれの膜厚は、特に限定されないが、好ましくは、10nm~1000μmであり、より好ましくは10nm~100μmである。 The semiconductor film is not particularly limited as long as it contains a semiconductor, and may be any known semiconductor film; however, in the present invention, it is preferable that it contains a cubic semiconductor. Examples of the cubic semiconductor include c-BN, c-AlN, c-GaN, c-InN, c-SiC, GaAs, AlAs, InAs, GaP, AlP, InP, and mixed crystal semiconductors thereof. It will be done. The thickness of each of the conductive film and the semiconductor film is not particularly limited, but is preferably 10 nm to 1000 μm, more preferably 10 nm to 100 μm.

前記積層構造体は、結晶基板上に少なくとも酸化膜を介して絶縁膜を積層する積層構造体の製造方法において、前記の積層を、350℃~700℃にて、前記酸化膜中の酸素原子を用いて絶縁膜を形成することにより行うことで容易に得ることが可能である。350℃~700℃の範囲であると、容易に、前記酸化膜中の酸素原子を前記絶縁膜に取り込んで結晶成長させることができる。 The laminated structure is produced in a method for manufacturing a laminated structure in which an insulating film is laminated on a crystal substrate via at least an oxide film, in which the lamination is performed at 350° C. to 700° C. to remove oxygen atoms in the oxide film. This can be easily obtained by forming an insulating film using the above-described method. When the temperature is in the range of 350° C. to 700° C., oxygen atoms in the oxide film can be easily incorporated into the insulating film to cause crystal growth.

本発明においては、前記の積層を、前記酸化膜中の酸素原子を用いた後、酸素ガスを用いて前記絶縁膜を成膜するのが好ましい。また、このように成膜することにより、結晶基板上に結晶性化合物を含むエピタキシャル膜が積層されている積層構造体であって、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している積層構造体を容易に得ることができる。また、本発明においては、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有しているのが、前記エピタキシャル膜等の結晶性がより優れたものとなるので好ましい。また、本発明においては、前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有しているのが、前記エピタキシャル膜の機能性等をさらに優れたものとすることができるので好ましい。また、本発明においては、前記構成金属がHfを含むのが、より応力緩和等を促進し、さらには多段階での応力緩和等も実現可能とすることから好ましい。また、本発明においては、前記アモルファス薄膜の膜厚が1nm~10nmであるのが前記エピタキシャル膜の結晶性等をより向上させることができるので好ましく、このような好ましい膜厚のアモルファス薄膜を本発明の好ましい製造方法によれば容易に得ることができる。また、本発明においては、前記埋込層の形状が略逆三角形の断面形状を有するのが、前記エピタキシャル膜の機能性をより向上させることができるので好ましい。なお、これら好ましい積層構造体は。前記酸化膜の膜厚及び前記酸素ガスの導入時期等を適宜調整することによって、容易に得ることが可能である。 In the present invention, it is preferable that the insulating film is formed using oxygen gas after the lamination is performed using oxygen atoms in the oxide film. Further, by forming the film in this way, a layered structure in which an epitaxial film containing a crystalline compound is stacked on a crystal substrate, wherein the epitaxial film and the epitaxial film are stacked between the crystal substrate and the epitaxial film. /or an amorphous thin film containing a constituent metal of the crystalline substrate and a compound element of the crystalline compound; and/or one or more embedded in a part of the crystalline substrate and containing the constituent metal and the compound element. A laminated structure having a buried layer can be easily obtained. Further, in the present invention, between the crystal substrate and the epitaxial film, an amorphous thin film containing a constituent metal of the epitaxial film and a compound element of the crystalline compound and/or an amorphous thin film containing a compound element of the crystalline compound and/or a It is preferable to have two or more buried layers containing the constituent metal of the epitaxial film and the compound element because the epitaxial film has better crystallinity. Further, in the present invention, an amorphous thin film containing a constituent metal of the epitaxial film and/or the crystal substrate and a compound element of the crystalline compound is provided between the crystal substrate and the epitaxial film; The functionality of the epitaxial film can be further improved by having one or more buried layers containing the constituent metal and the compound element embedded in a part of the layer. This is preferable because it can be done. Further, in the present invention, it is preferable that the constituent metal contains Hf, since this further promotes stress relaxation and further enables realization of stress relaxation in multiple stages. Further, in the present invention, it is preferable that the thickness of the amorphous thin film is 1 nm to 10 nm because it can further improve the crystallinity of the epitaxial film, and the amorphous thin film having such a preferable thickness is preferably used in the present invention. can be easily obtained according to a preferred manufacturing method. Further, in the present invention, it is preferable that the buried layer has a substantially inverted triangular cross-sectional shape, since this can further improve the functionality of the epitaxial film. In addition, these preferable laminated structures are as follows. This can be easily obtained by appropriately adjusting the thickness of the oxide film, the timing of introducing the oxygen gas, etc.

前記積層において用いられる積層手段としては、通常、前記絶縁膜の成膜手段が好適に用いられ、前記成膜手段は公知の成膜手段であってよい。本発明においては、前記成膜手段が、蒸着又はスパッタであるのが好ましい。 As the laminating means used in the lamination, the means for forming the insulating film is usually suitably used, and the film forming means may be any known film forming means. In the present invention, it is preferable that the film forming means is vapor deposition or sputtering.

以上のようにして得られた積層構造体は、常法に従い、そのままで又は所望により更に加工等の処理を施して、半導体装置に用いることができる。また、前記積層構造体を半導体装置に用いる場合には、そのまま半導体装置に用いてもよいし、さらに他の層(例えば絶縁体層、半絶縁体層、導体層、半導体層、緩衝層またはその他中間層等)などを形成してから用いてもよい。本発明においては、前記絶縁膜上に半導体膜が積層されているSOI基板として前記積層構造体を用いるのが好ましい。 The laminated structure obtained as described above can be used in a semiconductor device as it is or after being further processed, if desired, according to a conventional method. Further, when the laminated structure is used in a semiconductor device, it may be used as it is in the semiconductor device, or it may be used in other layers (for example, an insulator layer, a semi-insulator layer, a conductor layer, a semiconductor layer, a buffer layer, or other layers). It may be used after forming an intermediate layer, etc.). In the present invention, it is preferable to use the laminated structure as an SOI substrate in which a semiconductor film is laminated on the insulating film.

前記半導体装置は、本発明の目的を阻害しない限り特に限定されず、公知の半導体装置であってよい。縦型デバイスであってもよいし、横型デバイスであってもよいが、本発明においては、前記半導体装置が横型デバイスであるのが好ましい。前記半導体装置としては、例えば、ダイオード又はトランジスタ(例えば、MOSFET又はJFET等)などが挙げられるが、絶縁ゲート型半導体装置(例えば、MOSFET又はIGBTなど)又はショットキーゲートを有する半導体装置(例えば、MESFETなど)が好ましく、MOSFET及び/又はIGBTがより好ましく、横型MOSFET及び/又は横型IGBTが最も好ましい。 The semiconductor device is not particularly limited as long as it does not impede the object of the present invention, and may be a known semiconductor device. Although it may be a vertical device or a horizontal device, in the present invention, it is preferable that the semiconductor device is a horizontal device. Examples of the semiconductor device include a diode or a transistor (for example, a MOSFET or a JFET), and an insulated gate semiconductor device (for example, a MOSFET or an IGBT) or a semiconductor device having a Schottky gate (for example, a MESFET). etc.) are preferred, MOSFETs and/or IGBTs are more preferred, and lateral MOSFETs and/or lateral IGBTs are most preferred.

図11は、本発明において好適な横型IGBT、横型NMOS及び横型PMOSを示す。図1の横型IGBT、横型NMOS及び横型PMOSは、結晶基板29上に、絶縁膜26aが形成されており、絶縁膜26a上にそれぞれの素子が設けられている。図11の横型IGBTは、ゲート電極21、エミッタ電極22、コレクタ電極23、絶縁膜26、p型半導体27、n型半導体28及びn型半導体28aを備えている。また、図11のNMOSは、ゲート電極21、ドレイン電極24、ソース電極25、絶縁膜26、p型半導体27、n型半導体28及びn型半導体28aを備えている。また、図11のPMOSは、ゲート電極21、ドレイン電極24、ソース電極25、絶縁膜26、p型半導体27及びn型半導体28aを備えている。 FIG. 11 shows a horizontal IGBT, a horizontal NMOS, and a horizontal PMOS suitable for the present invention. In the lateral IGBT, lateral NMOS, and lateral PMOS shown in FIG. 1, an insulating film 26a is formed on a crystal substrate 29, and each element is provided on the insulating film 26a. The lateral IGBT in FIG. 11 includes a gate electrode 21, an emitter electrode 22, a collector electrode 23, an insulating film 26, a p-type semiconductor 27, an n-type semiconductor 28, and an n - type semiconductor 28a. Further, the NMOS shown in FIG. 11 includes a gate electrode 21, a drain electrode 24, a source electrode 25, an insulating film 26, a p-type semiconductor 27, an n-type semiconductor 28, and an n - type semiconductor 28a. Further, the PMOS shown in FIG. 11 includes a gate electrode 21, a drain electrode 24, a source electrode 25, an insulating film 26, a p-type semiconductor 27, and an n - type semiconductor 28a.

図12は、図11の絶縁ゲート型バイポーラトランジスタ(IGBT)等の好適な製造工程を示す。図12の製造工程では、結晶基板29上に絶縁膜26aが形成されており、さらに、絶縁膜26a上にn型半導体(例えばSi半導体)28aが形成されている積層構造体を用いる。図12(a)では、前記積層構造体に公知の手段を用いてトレンチが設けられており、さらに、公知の手段を用いてn型半導体(例えばSi半導体)28aの表面側を酸化処理する。図12(b)では、図12(a)の積層構造体を、公知の手段を用いてポリシリコン31で処理してポリシリコン31でトレンチを埋め、さらに酸化処理面上にポリシリコン層を形成する。図12(c)では、図12(b)の積層構造体を公知の手段を用いて研磨して、図12(c)の積層構造体を得る。得られた積層構造体は、公知の手段を用いて各種素子の作製工程に付される。 FIG. 12 shows a preferred manufacturing process for the insulated gate bipolar transistor (IGBT) shown in FIG. 11, etc. In the manufacturing process shown in FIG. 12, a stacked structure is used in which an insulating film 26a is formed on a crystal substrate 29, and an n - type semiconductor (for example, a Si semiconductor) 28a is further formed on the insulating film 26a. In FIG. 12(a), a trench is provided in the laminated structure using a known method, and the surface side of an n - type semiconductor (for example, a Si semiconductor) 28a is further oxidized using a known method. . In FIG. 12(b), the stacked structure shown in FIG. 12(a) is treated with polysilicon 31 using known means to fill the trenches with polysilicon 31, and then a polysilicon layer is formed on the oxidized surface. do. In FIG. 12(c), the layered structure shown in FIG. 12(b) is polished using known means to obtain the layered structure shown in FIG. 12(c). The obtained laminated structure is subjected to various device manufacturing steps using known means.

このようにして得られた横型IGBT、横型NMOS及び横型PMOSは、トレンチアイソレーション構造による素子分離が適用されており、分離面積が小さく、また、商用電源から整流平滑した電源で直接インバータを構成することも可能である。そして、高耐圧の出力部と制御回路部を同一チップ上に構成することができ、優れたパワーICを実現可能とする。特に、IC内部の各デバイス間が誘電体で完全に分離されているため、寄生素子の影響を排除することが可能となり、信頼性の高いシステムを実現することができる。 The lateral IGBT, lateral NMOS, and lateral PMOS obtained in this way have element isolation using a trench isolation structure, have a small isolation area, and can directly configure an inverter with a power source rectified and smoothed from a commercial power source. It is also possible. Furthermore, a high-voltage output section and a control circuit section can be configured on the same chip, making it possible to realize an excellent power IC. In particular, since each device inside the IC is completely isolated by a dielectric material, it is possible to eliminate the influence of parasitic elements, and a highly reliable system can be realized.

本発明の半導体装置は、上記した事項に加え、さらに公知の手段を用いて、パワーモジュール、インバータ又はコンバータ等の半導体デバイスとして好適に用いられ、さらには、半導体デバイスとして例えば電源装置を用いた半導体システム等に好適に用いられる。なお、前記電源装置は、公知の手段を用いて、前記半導体装置を配線パターン等に接続するなどして作製することができる。図13に電源システムの例を示す。図13は、複数の前記電源装置と制御回路を用いて電源システムを構成している。前記電源システムは、図14に示すように、電子回路と組み合わせてシステム装置に用いることができる。なお、電源装置の電源回路図の一例を図15に示す。図15は、パワー回路と制御回路からなる電源装置の電源回路を示しており、インバータ(MOSFETA~Dで構成)によりDC電圧を高周波でスイッチングしACへ変換後、トランスで絶縁及び変圧を実施し、整流MOSFET(A~B’)で整流後、DCL(平滑用コイルL1,L2)とコンデンサにて平滑し、直流電圧を出力する。この時に電圧比較器で出力電圧を基準電圧と比較し、所望の出力電圧となるようPWM制御回路でインバータ及び整流MOSFETを制御する。 In addition to the above-described matters, the semiconductor device of the present invention can be suitably used as a semiconductor device such as a power module, an inverter or a converter by using known means, and furthermore, the semiconductor device can be suitably used as a semiconductor device such as a power module, an inverter, or a converter. Suitable for use in systems, etc. Note that the power supply device can be manufactured by connecting the semiconductor device to a wiring pattern or the like using a known method. Figure 13 shows an example of a power supply system. FIG. 13 shows a power supply system using a plurality of the power supply devices and control circuits. The power supply system can be used in a system device in combination with an electronic circuit, as shown in FIG. Note that FIG. 15 shows an example of a power supply circuit diagram of the power supply device. Figure 15 shows a power supply circuit of a power supply device consisting of a power circuit and a control circuit, in which DC voltage is switched at high frequency by an inverter (consisting of MOSFETAs to D) and converted to AC, and then insulation and transformation are performed by a transformer. , rectified by rectifier MOSFETs (A to B'), smoothed by DCL (smoothing coils L1, L2) and a capacitor, and outputs a DC voltage. At this time, a voltage comparator compares the output voltage with a reference voltage, and a PWM control circuit controls the inverter and rectifier MOSFET so that the desired output voltage is achieved.

(実施例1)
Si基板(100)の結晶成長面側をRIEで処理し、酸素の存在下、加熱して熱酸化膜を形成した後、酸素を用いずに、蒸着法にて、蒸着源の金属と、Si基板上の酸化膜中の酸素とを熱反応させ、結晶性酸化物からなる絶縁膜をSi基板上に形成した。ついで、酸素を流し、温度を下げ、かつ圧力を上げて、蒸着法にて、さらに絶縁膜を成膜した。なお、この成膜時の蒸着法の各条件は次の通りであった。
蒸着源 : Hf、Zr
電圧 : 3.5~4.75V
圧力 : 3×10-2~6×10-2Pa
基板温度 : 450~700℃
(Example 1)
After treating the crystal growth side of the Si substrate (100) with RIE and heating it in the presence of oxygen to form a thermal oxide film, the metal of the evaporation source and the Si An insulating film made of crystalline oxide was formed on the Si substrate by causing a thermal reaction with oxygen in the oxide film on the substrate. Next, an insulating film was further formed by a vapor deposition method by flowing oxygen, lowering the temperature, and increasing the pressure. The conditions of the vapor deposition method during this film formation were as follows.
Vapor deposition source: Hf, Zr
Voltage: 3.5-4.75V
Pressure: 3× 10-2 to 6× 10-2 Pa
Substrate temperature: 450-700℃

次に、絶縁膜の上に、導電膜として、白金(Pt)の金属膜をスパッタリング法により形成した。この際の条件を、以下に示す。
装置 : ULVAC社製スパッタリング装置QAM-4
圧力 : 1.20×10-1Pa
ターゲット : Pt
電力 : 100W(DC)
厚さ : 100nm
基板温度 : 450~600℃
Next, a metal film of platinum (Pt) was formed as a conductive film on the insulating film by sputtering. The conditions at this time are shown below.
Equipment: Sputtering equipment QAM-4 manufactured by ULVAC
Pressure: 1.20× 10-1 Pa
Target: Pt
Power: 100W (DC)
Thickness: 100nm
Substrate temperature: 450-600℃

得られた積層構造体は、良好な結晶性を有する絶縁膜を含む積層構造体であった。また、得られた積層構造体の断面STEM像を図8に示す。図8から、絶縁膜と導電膜との界面において、規則的な山谷構造が設けられており、前記山谷構造の互いに隣り合う頂点及び底点のなす角が30°~45°の範囲内でそれぞれ異なっていることが分かる。また、導電膜のX線結晶格子像を図9及び図10に示す。図9及び図10から、無欠陥の大面積導電膜であることが分かり、結晶性に優れ、特に、電極特性に優れていることが分かる。また、積層構造体の結晶基板、結晶性金属酸化物の単結晶膜及び導電膜につき、X線回折装置を用いて、それぞれの結晶を測定した。図16に、XPS測定結果を示す。図16から明らかなように、Si結晶基板上に、良好な結晶性を有する(Hf、Zr)O膜及びPt単結晶膜が形成されていた。 The obtained laminated structure was a laminated structure containing an insulating film having good crystallinity. Further, a cross-sectional STEM image of the obtained laminated structure is shown in FIG. From FIG. 8, it can be seen that a regular peak-valley structure is provided at the interface between the insulating film and the conductive film, and the angles formed by the mutually adjacent apexes and bottom points of the peak-valley structure are within the range of 30° to 45°. You can see that it's different. Further, X-ray crystal lattice images of the conductive film are shown in FIGS. 9 and 10. From FIGS. 9 and 10, it can be seen that the conductive film has a large area without defects, has excellent crystallinity, and is particularly excellent in electrode properties. In addition, the crystals of the crystal substrate of the laminated structure, the single crystal film of the crystalline metal oxide, and the conductive film were measured using an X-ray diffraction apparatus. FIG. 16 shows the XPS measurement results. As is clear from FIG. 16, a (Hf, Zr)O 2 film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate.

(実施例2)
酸素ガスに代えて窒素ガスを用いたこと以外は、実施例1と同様にして、結晶性金属窒化物の単結晶膜の上に、導電膜として、白金(Pt)の金属膜を形成した。そして、積層構造体の結晶基板、結晶性金属窒化物の単結晶膜及び導電膜につき、X線回折装置を用いて、それぞれ測定した。図17に、XPS測定結果を示す。図17から明らかなように、Si結晶基板上に、良好な結晶性を有する(Hf、Zr)N膜及びPt単結晶膜が形成されていた。なお、四端子法で測定したところ、得られた結晶性金属窒化物の単結晶膜は良好な導電性を有していた。
(Example 2)
A platinum (Pt) metal film was formed as a conductive film on a single crystalline metal nitride film in the same manner as in Example 1, except that nitrogen gas was used instead of oxygen gas. Then, the crystal substrate of the laminated structure, the single crystal film of crystalline metal nitride, and the conductive film were each measured using an X-ray diffraction apparatus. FIG. 17 shows the XPS measurement results. As is clear from FIG. 17, a (Hf, Zr)N film and a Pt single crystal film having good crystallinity were formed on the Si crystal substrate. In addition, when measured by a four-terminal method, the obtained single crystal film of crystalline metal nitride had good conductivity.

実施例1において用いた蒸着成膜装置を図18に示す。図18の成膜装置は、ルツボに金属源101a~101b、アース102a~102h、ICP電極103a~103b、カットフィルター104a~104b、DC電源105a~105b、RF電源106a~106b、ランプ107a~107b、Ar源108、反応性ガス源109、電源110、基板ホルダー111、基板112、カットフィルター113、ICPリング114、真空槽115及び回転軸116を少なくとも備えている。なお、図18のICP電極103a~103bは基板112の中心側に湾曲した略凹曲面形状又はパラボラ形状を有している。 The vapor deposition film forming apparatus used in Example 1 is shown in FIG. The film forming apparatus in FIG. 18 includes metal sources 101a to 101b, earths 102a to 102h, ICP electrodes 103a to 103b, cut filters 104a to 104b, DC power supplies 105a to 105b, RF power supplies 106a to 106b, lamps 107a to 107b, It includes at least an Ar source 108, a reactive gas source 109, a power source 110, a substrate holder 111, a substrate 112, a cut filter 113, an ICP ring 114, a vacuum chamber 115, and a rotating shaft 116. Note that the ICP electrodes 103a to 103b in FIG. 18 have a substantially concave curved shape or a parabolic shape curved toward the center of the substrate 112.

図18に示すように、基板112を基板ホルダー111上に係止する。ついで、電源110と回転機構(図示せず)とを用いて回転軸116を回転させ、基板112を回転させる。また、基板112をランプ107a~107bによって加熱し、真空ポンプ(図示せず)によって真空槽115内を排気により真空又は減圧下にする。その後、真空槽115内にAr源108からArガスを導入し、DC電源105a~105b、RF電源106a~106b、ICP電極103a~103b、カットフィルター104a~104b、及びアース102a~102hを用いて基板112上にアルゴンプラズマを形成することにより、基板112の表面の清浄化を行う。 As shown in FIG. 18, the substrate 112 is locked onto the substrate holder 111. Next, the rotating shaft 116 is rotated using the power source 110 and a rotating mechanism (not shown), and the substrate 112 is rotated. Further, the substrate 112 is heated by lamps 107a to 107b, and the inside of the vacuum chamber 115 is evacuated to a vacuum or reduced pressure by a vacuum pump (not shown). After that, Ar gas is introduced into the vacuum chamber 115 from the Ar source 108, and the substrate is The surface of the substrate 112 is cleaned by forming argon plasma on the substrate 112 .

真空槽115内にArガスを導入するとともに反応性ガス源109を用いて反応性ガスを導入する。このとき、ランプヒーターであるランプ107a~107bのオンとオフとを交互に繰り返すことで、より良質な結晶成長膜を形成することができるように構成されている。 Ar gas is introduced into the vacuum chamber 115, and a reactive gas is also introduced using the reactive gas source 109. At this time, the lamps 107a to 107b, which are lamp heaters, are alternately turned on and off to form a crystal growth film of better quality.

実施例1と同様にして得られた積層構造体につき、STEM解析を行った。結果を図19~21に示す。図19から、結晶基板1011とエピタキシャル層1001との間に、埋込層1004が形成され、さらに、アモルファス層1002、1003が形成されていることが分かる。また、図20から、結晶基板上1011の第1のアモルファス層1002には、結晶基板のSiと、エピタキシャル層1001の構成金属であるZrが含まれていることがわかる。また、第2のアモルファス層には、結晶基板のSiと、エピタキシャル層1001の構成金属であるHf及びZrとが含まれていることがわかる。また、図21から、埋込層1004が、略逆三角形の断面形状を有しており、Hf及びSiが含まれている酸化物であることがわかる。 STEM analysis was performed on the laminated structure obtained in the same manner as in Example 1. The results are shown in Figures 19-21. It can be seen from FIG. 19 that a buried layer 1004 is formed between the crystal substrate 1011 and the epitaxial layer 1001, and furthermore, amorphous layers 1002 and 1003 are formed. Further, from FIG. 20, it can be seen that the first amorphous layer 1002 on the crystal substrate 1011 contains Si of the crystal substrate and Zr which is a constituent metal of the epitaxial layer 1001. Furthermore, it can be seen that the second amorphous layer contains Si of the crystal substrate and Hf and Zr, which are the constituent metals of the epitaxial layer 1001. Further, from FIG. 21, it can be seen that the buried layer 1004 has a substantially inverted triangular cross-sectional shape and is an oxide containing Hf and Si.

(適用例)
得られた積層構造体の好適な適用例の一つである剥離・転写の例を、以下、図を用いてより具体的に説明するが、本発明は、これら適用例に限定されるものではない。なお、本発明においては、特に断りがない限り、公知の手段を用いて、前記積層構造体からSOI基板又はSOI半導体デバイス等を製造することができる。
(Application example)
An example of peeling/transfer, which is one of the preferred application examples of the obtained laminated structure, will be explained in more detail below using the drawings, but the present invention is not limited to these application examples. do not have. In the present invention, unless otherwise specified, an SOI substrate, an SOI semiconductor device, or the like can be manufactured from the laminated structure using known means.

図1は、本発明の積層構造体の好適な一例を示す図である。図1の積層構造体は、結晶基板1上に、絶縁膜3が形成されており、さらに、絶縁膜3上に第2のエピタキシャル層4として半導体層が形成されている。 FIG. 1 is a diagram showing a preferred example of the laminated structure of the present invention. In the stacked structure shown in FIG. 1, an insulating film 3 is formed on a crystal substrate 1, and a semiconductor layer is further formed as a second epitaxial layer 4 on the insulating film 3.

図2は、前記剥離・転写におけるSOI島形成工程で得られる積層構造体を示す。前記SOI島形成工程では、図1の積層構造体をSOI基板として用い、フォトリソグラフィーを行い、部分的に半導体層(第2のエピタキシャル層)4を除去する。このようにすることで図2の積層構造体が得られる。なお、図2の積層構造体は、第2のエピタキシャル層が2つの島に分離し、第2のエピタキシャル層の第1の島4aと第2の島4bとが絶縁膜3上に形成されている。 FIG. 2 shows a laminated structure obtained in the SOI island forming step in the peeling/transferring process. In the SOI island forming step, the stacked structure shown in FIG. 1 is used as an SOI substrate, and photolithography is performed to partially remove the semiconductor layer (second epitaxial layer) 4. By doing so, the laminated structure shown in FIG. 2 is obtained. In the stacked structure shown in FIG. 2, the second epitaxial layer is separated into two islands, and the first island 4a and the second island 4b of the second epitaxial layer are formed on the insulating film 3. There is.

図3は、前記剥離・転写におけるHFエッチング工程で得られる積層構造体を示す。前記HFエッチング工程では、図2の積層構造体を用いて、HFにてBOX層をエッチングしてピラー状に残留させる。なお、図3の積層構造体は、絶縁膜がピラー状になり、絶縁膜(第1のエピタキシャル層)の第1のピラー3aと第2のピラー3bとが結晶基板1上にそれぞれ形成されている。また、本発明においては、結晶基板と絶縁膜との密着性が高く、絶縁膜と第2のエピタキシャル層との界面において通常変態等の応力緩和がみられるので、容易に剥離しやすく、例えば、前記HFエッチング工程が必須ではなく、省略することもできる。 FIG. 3 shows a laminated structure obtained by the HF etching process in the peeling/transferring process. In the HF etching step, the BOX layer is etched using HF using the stacked structure shown in FIG. 2, and is left in a pillar shape. In the laminated structure shown in FIG. 3, the insulating film has a pillar shape, and the first pillar 3a and the second pillar 3b of the insulating film (first epitaxial layer) are formed on the crystal substrate 1, respectively. There is. In addition, in the present invention, the adhesion between the crystal substrate and the insulating film is high, and stress relaxation such as normal transformation is observed at the interface between the insulating film and the second epitaxial layer, so it is easy to peel off, for example, The HF etching process is not essential and can be omitted.

図4は、前記剥離・転写におけるフレキシブル基板への貼付工程で得られる積層構造体を示す。前記貼付工程では、図3の積層構造体を用いて、SOI層表面と例えばPE(ポリエチレン)等のフレキシブル基板5とを密着して貼り付ける。 FIG. 4 shows a laminated structure obtained in the step of attaching to a flexible substrate in the peeling/transferring process. In the pasting step, the surface of the SOI layer and a flexible substrate 5 such as PE (polyethylene) are closely pasted using the laminated structure shown in FIG. 3 .

図5は、剥離・転写における剥離工程で得られる積層構造体を示す。前記剥離工程では、SOI層をフレキシブル基板へと剥離して転写する。このようにすることにより、転写成功率を優れたものとすることができ、デバイス製造において歩留まりを高くし、高品質化、低コスト化を実現することが可能となる。 FIG. 5 shows a laminated structure obtained in the peeling step in peeling/transfer. In the peeling step, the SOI layer is peeled and transferred onto the flexible substrate. By doing so, it is possible to improve the transfer success rate, increase the yield in device manufacturing, and achieve higher quality and lower costs.

本発明の積層構造体は、SOI基板、SOI半導体デバイスとして好適に用いられる。 The laminated structure of the present invention is suitably used as an SOI substrate and an SOI semiconductor device.

1 結晶基板
2 酸化膜
3 絶縁膜(第1のエピタキシャル層)
3a 第1のエピタキシャル層の第1のピラー
3b 第1のエピタキシャル層の第2のピラー
4 第2のエピタキシャル層
4a 第2のエピタキシャル層の第1の島
4b 第2のエピタキシャル層の第2の島
5 フレキシブル基板
13 絶縁膜
14 導電膜
21 ゲート電極
22 エミッタ電極
23 コレクタ電極
24 ドレイン電極
25 ソース電極
26 絶縁膜
26a 絶縁膜(エピタキシャル層)
27 p型半導体
28 n型半導体
28a n型半導体
29 結晶基板
30 トレンチアイソレーション
31 ポリシリコン
101a~101b 金属源
102a~102j アース
103a~103b ICP電極
104a~104b カットフィルター
105a~105b DC電源
106a~106b RF電源
107a~107b ランプ
108 Ar源
109 反応性ガス源
110 電源
111 基板ホルダー
112 基板
113 カットフィルター
114 ICPリング
115 真空槽
116 回転軸
1001 エピタキシャル層
1002 第1のアモルファス層
1003 第2のアモルファス層
1004 埋込層
1011 基板
1 Crystal substrate 2 Oxide film 3 Insulating film (first epitaxial layer)
3a first pillar of first epitaxial layer 3b second pillar of first epitaxial layer 4 second epitaxial layer 4a first island of second epitaxial layer 4b second island of second epitaxial layer 5 Flexible substrate 13 Insulating film 14 Conductive film 21 Gate electrode 22 Emitter electrode 23 Collector electrode 24 Drain electrode 25 Source electrode 26 Insulating film 26a Insulating film (epitaxial layer)
27 p-type semiconductor 28 n-type semiconductor 28a n - type semiconductor 29 crystal substrate 30 trench isolation 31 polysilicon 101a-101b metal source 102a-102j ground 103a-103b ICP electrode 104a-104b cut filter 105a-105b DC power supply 106a-10 6b RF Power Supply 107a to 107B Lamp 108 AR Source 109 Reactive Gas Source 110 Power Source 11111 Base Plate Holder 113 Cut Filter 113 Cut Filter 114 ICP Ring 115 Full tank 116 Flip axis 1001 Epitaxial layer 1002 1st Amorphus layer 1003, 2nd Amolfus layer of Amolfas layer 1004 buried Including layer 1011 board

Claims (23)

結晶基板上に結晶性化合物を含む絶縁層を積層する積層構造体の製造方法であって、前記結晶基板上に化合物元素を含む化合物元素供給犠牲層を設けるステップ、及び前記化合物元素供給犠牲層の化合物元素を用いて前記絶縁層を形成するステップを含むことを特徴とする積層構造体の製造方法。 A method for manufacturing a laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate, the method comprising: providing a compound element supply sacrificial layer containing a compound element on the crystal substrate; A method for manufacturing a laminated structure, comprising the step of forming the insulating layer using a compound element. 前記化合物元素を用いた後、化合物元素ガスを導入して前記化合物元素ガスの存在下、前記絶縁層を形成する請求項1記載の製造方法。 2. The manufacturing method according to claim 1, wherein after using the compound element, a compound element gas is introduced to form the insulating layer in the presence of the compound element gas. 前記の積層を、蒸着又はスパッタにより行う請求項1又は2に記載の製造方法。 3. The manufacturing method according to claim 1, wherein the lamination is performed by vapor deposition or sputtering. 前記化合物元素供給犠牲層が前記結晶基板上に設けられた酸化膜である請求項1~3のいずれかに記載の製造方法。 4. The manufacturing method according to claim 1, wherein the compound element supply sacrificial layer is an oxide film provided on the crystal substrate. 結晶基板上に絶縁層が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の酸素原子が組み込まれていることを特徴とする積層構造体。 A laminated structure in which an insulating layer is laminated on a crystal substrate, wherein the insulating layer incorporates oxygen atoms in a compound element supply sacrificial layer containing a compound element provided on the crystal substrate. A laminated structure featuring: 前記結晶基板が、結晶性Si基板である請求項5記載の積層構造体。 The laminated structure according to claim 5, wherein the crystal substrate is a crystalline Si substrate. 前記化合物元素供給犠牲層が、化合物膜を含む請求項5又は6に記載の積層構造体。 The laminated structure according to claim 5 or 6, wherein the compound element supply sacrificial layer includes a compound film. 前記化合物膜の膜厚が、1nmを超え100nm未満である請求項7記載の積層構造体。 The laminated structure according to claim 7, wherein the compound film has a thickness of more than 1 nm and less than 100 nm. 前記絶縁層が、結晶性化合物を含むエピタキシャル膜である請求項5~8のいずれかに記載の積層構造体。 The laminated structure according to claim 5, wherein the insulating layer is an epitaxial film containing a crystalline compound. 結晶基板上に結晶性化合物を含む絶縁層が積層され、さらに前記絶縁層上に結晶性導電膜又は半導体膜が積層されている積層構造体であって、前記絶縁層が、前記結晶基板上に設けられた化合物元素を含む化合物元素供給犠牲層中の化合物元素が組み込まれていることを特徴とする積層構造体。 A laminated structure in which an insulating layer containing a crystalline compound is laminated on a crystal substrate, and a crystalline conductive film or a semiconductor film is further laminated on the insulating layer, wherein the insulating layer is laminated on the crystal substrate. A laminated structure characterized in that a compound element in a compound element supply sacrificial layer containing a compound element is incorporated. 前記絶縁層上に半導体膜が積層されているSOI基板を含む請求項5記載の積層構造体。 The laminated structure according to claim 5, comprising an SOI substrate in which a semiconductor film is laminated on the insulating layer. 前記絶縁層上に結晶性導電膜が積層されている電極基板を含む請求項5記載の積層構造体。 The laminated structure according to claim 5, comprising an electrode substrate having a crystalline conductive film laminated on the insulating layer. 積層構造体を含む半導体装置であって、前記積層構造体が請求項5~12のいずれかに記載の積層構造体であることを特徴とする半導体装置。 A semiconductor device comprising a laminated structure, wherein the laminated structure is the laminated structure according to any one of claims 5 to 12. 横型デバイスを含む請求項13記載の半導体装置。 14. The semiconductor device according to claim 13, comprising a horizontal device. 積層構造体を用いる半導体装置の製造方法であって、前記積層構造体が請求項5~12のいずれかに記載の積層構造体であることを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device using a laminated structure, the laminated structure being the laminated structure according to any one of claims 5 to 12. 半導体装置を含むシステムであって、前記半導体装置が、請求項13又は14に記載の半導体装置であることを特徴とするシステム。 A system including a semiconductor device, wherein the semiconductor device is the semiconductor device according to claim 13 or 14. 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記結晶性化合物の化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層を有している請求項9記載の積層構造体。 Between the crystal substrate and the epitaxial film, an amorphous thin film containing a constituent metal of the epitaxial film and/or the crystal substrate and a compound element of the crystalline compound and/or 1 or 2 on a part of the crystal substrate. 10. The laminated structure according to claim 9, further comprising a buried layer containing the constituent metal and the compound element. 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜の構成金属と前記化合物元素とを含むアモルファス薄膜及び/又は前記結晶基板の一部に1又は2以上埋め込まれており且つ前記エピタキシャル膜の構成金属と前記化合物元素とを含む埋込層を有している請求項17記載の積層構造体。 Between the crystal substrate and the epitaxial film, one or more amorphous thin films containing the constituent metals of the epitaxial film and the compound element and/or one or more of the crystal substrates are embedded. 18. The laminated structure according to claim 17, further comprising a buried layer containing a constituent metal and the compound element. 前記結晶基板と前記エピタキシャル膜との間に、前記エピタキシャル膜及び/又は前記結晶基板の構成金属と前記化合物元素とを含むアモルファス薄膜と、前記結晶基板の一部に1又は2以上埋め込まれており且つ前記構成金属と前記化合物元素とを含む埋込層とを有している請求項17記載の積層構造体。 between the crystal substrate and the epitaxial film, an amorphous thin film containing a constituent metal of the epitaxial film and/or the crystal substrate and the compound element; and one or more amorphous thin films embedded in a part of the crystal substrate. The laminated structure according to claim 17, further comprising a buried layer containing the constituent metal and the compound element. 前記構成金属がHfを含む請求項17~19のいずれかに記載の積層構造体。 The laminated structure according to any one of claims 17 to 19, wherein the constituent metal contains Hf. 前記アモルファス薄膜の膜厚が1nm~10nmである請求項17~20のいずれかに記載の積層構造体。 The laminated structure according to any one of claims 17 to 20, wherein the amorphous thin film has a thickness of 1 nm to 10 nm. 前記埋込層の形状が略逆三角形の断面形状を有する請求項17~21のいずれかに記載の積層構造体。 The laminated structure according to any one of claims 17 to 21, wherein the buried layer has a substantially inverted triangular cross-sectional shape. 積層構造体を含む電子デバイス、電子機器又はシステムであって、前記積層構造体が、請求項17~22のいずれかに記載の積層構造体であることを特徴とする電子デバイス、電子機器又はシステム。
An electronic device, electronic device, or system comprising a laminated structure, wherein the laminated structure is the laminated structure according to any one of claims 17 to 22. .
JP2022138844A 2022-03-14 2022-08-31 Laminate structure, semiconductor device and method for manufacturing them Pending JP2023134332A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022038745 2022-03-14
JP2022038745 2022-03-14

Publications (1)

Publication Number Publication Date
JP2023134332A true JP2023134332A (en) 2023-09-27

Family

ID=88143547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022138844A Pending JP2023134332A (en) 2022-03-14 2022-08-31 Laminate structure, semiconductor device and method for manufacturing them

Country Status (1)

Country Link
JP (1) JP2023134332A (en)

Similar Documents

Publication Publication Date Title
CN104205294B (en) Electronic devices based on gallium nitride nanowires
JP5453045B2 (en) Substrate on which graphene layer is grown and electronic / optical integrated circuit device using the same
TWI525753B (en) Gallium nitride power devices using island topography
EP2267761B1 (en) Method for releasing a graphene layer
JP5367330B2 (en) Method for manufacturing SOI substrate and method for manufacturing semiconductor device
JPH05217825A (en) Manufacture of semiconductor substrate
JP2015503215A (en) Silicon carbide epitaxial growth method
CN107170759A (en) A kind of array base palte and preparation method thereof, display device
JP5455299B2 (en) Method for manufacturing semiconductor device
CN110494600A (en) SiC epitaxial wafer, the manufacturing method of SiC epitaxial wafer, SiC device and power-converting device
JP2023134332A (en) Laminate structure, semiconductor device and method for manufacturing them
JP2023134331A (en) Laminate structure, semiconductor device and method for manufacturing them
WO2024048765A1 (en) Crystal, multilayer structure, element, electronic device, electronic apparatus and system
WO2024048764A1 (en) Crystal, layered structure, element, electronic device, electronic apparatus, and system
JP2005268662A (en) Method of manufacturing three-dimensional device
JP6092528B2 (en) Semiconductor device and manufacturing method thereof
CN114628523A (en) Gallium nitride-based CMOS field effect transistor and preparation method thereof
US11233129B2 (en) Semiconductor apparatus
WO2020063342A1 (en) Thin film transistor and manufacturing method therefor, array substrate, display device, and sensor
WO2022073303A1 (en) Array substrate, fabrication method therefor, and display device
WO2023176760A1 (en) Laminate structure, semiconductor device, and production methods therefor
US20230369412A1 (en) Semiconductor substrate and fabrication method of the semiconductor substrate
WO2024048767A1 (en) Laminate structure, element, electronic device, electronic apparatus, and system
WO2024048766A1 (en) Crystal, multilayer structure, element, electronic device, electronic appliance, and system
WO2023176759A1 (en) Layered structure, semiconductor device, and manufacturing method therefor