JP2023112675A - Substrate support and plasma processing apparatus - Google Patents

Substrate support and plasma processing apparatus Download PDF

Info

Publication number
JP2023112675A
JP2023112675A JP2023008538A JP2023008538A JP2023112675A JP 2023112675 A JP2023112675 A JP 2023112675A JP 2023008538 A JP2023008538 A JP 2023008538A JP 2023008538 A JP2023008538 A JP 2023008538A JP 2023112675 A JP2023112675 A JP 2023112675A
Authority
JP
Japan
Prior art keywords
electrode
base
bias
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023008538A
Other languages
Japanese (ja)
Inventor
真矢 石川
Shinya Ishikawa
大輝 針生
Daiki Hario
隆彦 佐藤
Takahiko Sato
力 永井
Tsutomu Nagai
塁文 津田
Takafumi TSUDA
啓吾 豊田
Keigo Toyoda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to US18/104,266 priority Critical patent/US20230268216A1/en
Priority to TW112103220A priority patent/TW202347406A/en
Priority to KR1020230012328A priority patent/KR20230117668A/en
Priority to CN202310050087.2A priority patent/CN116544167A/en
Publication of JP2023112675A publication Critical patent/JP2023112675A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

To provide a substrate support and a plasma processing apparatus enabling improvement of efficiency of a low frequency side of bias electric power.SOLUTION: A substrate support is arranged in a processing container, and includes: an electrostatic chuck that is formed of dielectric material and has a first support surface for supporting a substrate, and includes, inside the electrostatic chuck, a first electrode and a second electrode in order from the first support surface side; and a base supporting the electrostatic chuck. The second electrode is arranged at a position where distance from the second electrode to the first support surface is equal to or less than distance from the second electrode to the base. A voltage for attracting the substrate is applied to the first electrode, and bias electric power is supplied to the second electrode.SELECTED DRAWING: Figure 1

Description

本開示は、基板支持部及びプラズマ処理装置に関する。 The present disclosure relates to substrate supports and plasma processing apparatuses.

従来、プラズマ処理装置では、基板を保持するために静電吸着を行う静電チャックが用いられている。静電チャック内には、静電吸着用の電極が設けられ、当該電極に直流電源から電圧が印加されることで静電チャック上の基板が吸着される。また、プラズマ処理装置では、バイアス電力を供給するために、例えば、静電チャックの誘電体膜を支持する基材に高周波電源が接続されている(特許文献1)。また、バイアス電力を供給するために、例えば、誘電体膜内部に内周部電極と外周部電極が設けられ、内周部電極と外周部電極に高周波電源が接続されている(特許文献2)。 2. Description of the Related Art Conventionally, an electrostatic chuck that performs electrostatic attraction is used to hold a substrate in a plasma processing apparatus. An electrode for electrostatic chucking is provided in the electrostatic chuck, and the substrate on the electrostatic chuck is chucked by applying a voltage to the electrode from a DC power supply. Further, in the plasma processing apparatus, for example, a high-frequency power source is connected to a substrate supporting a dielectric film of an electrostatic chuck in order to supply bias power (Patent Document 1). In order to supply bias power, for example, an inner peripheral electrode and an outer peripheral electrode are provided inside the dielectric film, and a high frequency power source is connected to the inner peripheral electrode and the outer peripheral electrode (Patent Document 2). .

米国特許出願公開第2019/0295823号明細書U.S. Patent Application Publication No. 2019/0295823 米国特許出願公開第2019/0237300号明細書U.S. Patent Application Publication No. 2019/0237300

本開示は、バイアス電力の低周波側の効率を向上させることができる基板支持部及びプラズマ処理装置を提供する。 The present disclosure provides a substrate support and a plasma processing apparatus that can improve the efficiency of bias power on the low frequency side.

本開示の一態様による基板支持部は、処理容器内に配置される基板支持部であって、基板を支持する第1の支持面を備えるとともに、第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、静電チャックを支持する基台と、を有し、第2の電極は、第1の支持面までの距離が、基台までの距離以下の位置に配置され、第1の電極には、基板を吸着するための電圧が印加され、第2の電極には、バイアス電力が供給される。 A substrate support part according to one aspect of the present disclosure is a substrate support part that is arranged in a processing container and includes a first support surface that supports a substrate, and a first electrode in order from the first support surface side. and a second electrode inside, the electrostatic chuck formed of a dielectric, and a base for supporting the electrostatic chuck, wherein the second electrode is a distance from the first support surface is arranged at a position below the distance to the base, a voltage for attracting the substrate is applied to the first electrode, and a bias power is supplied to the second electrode.

本開示によれば、バイアス電力の低周波側の効率を向上させることができる。 According to the present disclosure, the efficiency of bias power on the low frequency side can be improved.

図1は、本開示の第1実施形態におけるプラズマ処理装置の一例を示す図である。FIG. 1 is a diagram showing an example of a plasma processing apparatus according to the first embodiment of the present disclosure. 図2は、本実施形態及び参考例における静電チャック及びプラズマの等価回路の一例を示す図である。FIG. 2 is a diagram showing an example of an equivalent circuit of an electrostatic chuck and plasma in the present embodiment and reference example. 図3は、バイアス電力の供給の実験結果の一例を示す図である。FIG. 3 is a diagram showing an example of experimental results of bias power supply. 図4は、バイアス電力の供給の実験結果の一例を示す図である。FIG. 4 is a diagram showing an example of experimental results of bias power supply. 図5は、エッチング処理の実験結果の一例を示す図である。FIG. 5 is a diagram showing an example of experimental results of the etching process. 図6は、基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。FIG. 6 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically insulated. 図7は、変形例1の基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。FIG. 7 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically insulated according to Modification 1. FIG. 図8は、変形例2の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。FIG. 8 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 2. In FIG. 図9は、変形例3の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。FIG. 9 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 3. In FIG. 図10は、基台、バイアス電極及び基板における各電位のイメージの一例を示す図である。FIG. 10 is a diagram showing an example of an image of each potential on the base, the bias electrode, and the substrate. 図11は、変形例4の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。FIG. 11 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 4. In FIG. 図12は、変形例5の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。12A and 12B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 5. FIG. 図13は、変形例6の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。13A and 13B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 6. FIG. 図14は、第2実施形態における静電チャックの一例を示す部分断面図である。FIG. 14 is a partial cross-sectional view showing an example of an electrostatic chuck according to the second embodiment. 図15は、平面視における静電電極の一例を示す断面図である。FIG. 15 is a cross-sectional view showing an example of an electrostatic electrode in plan view. 図16は、平面視におけるバイアス電極の第1層の一例を示す断面図である。FIG. 16 is a cross-sectional view showing an example of the first layer of the bias electrode in plan view. 図17は、平面視におけるバイアス電極の第2層の一例を示す断面図である。FIG. 17 is a cross-sectional view showing an example of the second layer of the bias electrode in plan view. 図18は、平面視におけるバイアス電極の第3層の一例を示す断面図である。FIG. 18 is a cross-sectional view showing an example of the third layer of the bias electrode in plan view. 図19は、平面視における静電電極への供給層の一例を示す断面図である。FIG. 19 is a cross-sectional view showing an example of a supply layer to an electrostatic electrode in plan view. 図20は、第2実施形態におけるリングアセンブリ近傍のシース電位の一例を示す図である。FIG. 20 is a diagram showing an example of the sheath potential near the ring assembly in the second embodiment. 図21は、第2実施形態における実験結果の一例を示す図である。FIG. 21 is a diagram showing an example of experimental results in the second embodiment.

以下に、開示する基板支持部及びプラズマ処理装置の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により開示技術が限定されるものではない。 Embodiments of the disclosed substrate supporting portion and plasma processing apparatus will be described in detail below with reference to the drawings. Note that the disclosed technology is not limited by the following embodiments.

基台に高周波電源を接続してバイアス電力を供給する場合において、エッチングレートを向上させるために基板上の電圧(Vpp)を高くすることが考えられる。ところが、高周波電源からプラズマを介した上部電極までの回路では、基台と静電チャック内のヒータ電極との間の静電容量による直列の分圧分が、基板上のVppの向上に寄与せず無駄な電力を消費してしまう。さらに当該回路では、基台に供給するバイアス電力の電圧が高くなり、回路の各部材に求められる耐圧も高くなる。特に、バイアス電力の周波数が低い場合は影響が大きくなる。そこで、基台に供給するバイアス電力の電圧を低下させるとともに、バイアス電力の低周波側の効率を向上させることが期待されている。 When a high frequency power supply is connected to the base to supply bias power, it is conceivable to increase the voltage (Vpp) on the substrate in order to improve the etching rate. However, in the circuit from the high-frequency power supply to the upper electrode through the plasma, the series voltage component due to the capacitance between the base and the heater electrode in the electrostatic chuck does not contribute to the improvement of Vpp on the substrate. It consumes power unnecessarily. Furthermore, in the circuit, the voltage of the bias power supplied to the base increases, and the breakdown voltage required for each member of the circuit also increases. In particular, when the frequency of the bias power is low, the influence becomes large. Therefore, it is expected to lower the voltage of the bias power supplied to the base and improve the efficiency of the bias power on the low frequency side.

(第1実施形態)
[プラズマ処理システムの構成]
以下に、プラズマ処理システムの構成例について説明する。図1は、本開示の第1実施形態におけるプラズマ処理装置の一例を示す図である。図1に示すように、プラズマ処理システムは、誘導結合型のプラズマ処理装置1及び制御部2を含む。つまり、誘導結合型のプラズマ処理装置1は、ICP(Inductively Coupled Plasma)方式のプラズマ処理装置である。誘導結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。プラズマ処理チャンバ10は、処理容器の一例であり、誘電体窓を含む。また、プラズマ処理装置1は、基板支持部11、ガス導入部及びアンテナ14を含む。基板支持部11は、プラズマ処理チャンバ10内に配置される。アンテナ14は、プラズマ処理チャンバ10上又はその上方(すなわち誘電体窓101上又はその上方)に配置される。プラズマ処理チャンバ10は、誘電体窓101、プラズマ処理チャンバ10の側壁102及び基板支持部11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間10sに供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。プラズマ処理チャンバ10は接地される。
(First embodiment)
[Configuration of plasma processing system]
A configuration example of the plasma processing system will be described below. FIG. 1 is a diagram showing an example of a plasma processing apparatus according to the first embodiment of the present disclosure. As shown in FIG. 1, the plasma processing system includes an inductively coupled plasma processing apparatus 1 and a controller 2 . That is, the inductively coupled plasma processing apparatus 1 is an ICP (Inductively Coupled Plasma) type plasma processing apparatus. The inductively coupled plasma processing apparatus 1 includes a plasma processing chamber 10 , a gas supply section 20 , a power supply 30 and an exhaust system 40 . Plasma processing chamber 10 is an example of a processing vessel and includes a dielectric window. The plasma processing apparatus 1 also includes a substrate supporting portion 11 , a gas introduction portion, and an antenna 14 . A substrate support 11 is positioned within the plasma processing chamber 10 . Antenna 14 is positioned on or above plasma processing chamber 10 (ie, on or above dielectric window 101). The plasma processing chamber 10 has a plasma processing space 10 s defined by a dielectric window 101 , sidewalls 102 of the plasma processing chamber 10 and the substrate support 11 . The plasma processing chamber 10 has at least one gas supply port for supplying at least one processing gas to the plasma processing space 10s and at least one gas exhaust port for exhausting gas from the plasma processing space. Plasma processing chamber 10 is grounded.

基板支持部11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。また、中央領域111aは、第1の支持面の一例であり、環状領域111bは、第2の支持面の一例である。 The substrate support portion 11 includes a body portion 111 and a ring assembly 112 . The body portion 111 has a central region 111 a for supporting the substrate W and an annular region 111 b for supporting the ring assembly 112 . A wafer is an example of a substrate W; The annular region 111b of the body portion 111 surrounds the central region 111a of the body portion 111 in plan view. The substrate W is arranged on the central region 111 a of the main body 111 , and the ring assembly 112 is arranged on the annular region 111 b of the main body 111 so as to surround the substrate W on the central region 111 a of the main body 111 . Accordingly, the central region 111a is also referred to as a substrate support surface for supporting the substrate W, and the annular region 111b is also referred to as a ring support surface for supporting the ring assembly 112. FIG. Also, the central region 111a is an example of a first support surface, and the annular region 111b is an example of a second support surface.

一実施形態において、本体部111は、基台1110、静電チャック1111及び接着層1112を含む。基台1110は、導電性部材を含む。静電チャック1111は、接着層1112を介して基台1110の上に配置される。静電チャック1111は、セラミック部材1111aとセラミック部材1111a内に配置される静電電極1111b,1111d、ヒータ電極1111c及びバイアス電極33,34とを含む。セラミック部材1111aは、中央領域111aを有する。一実施形態において、セラミック部材1111aは、環状領域111bも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック1111を囲む他の部材が環状領域111bを有してもよい。この場合、リングアセンブリ112は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック1111と環状絶縁部材の両方の上に配置されてもよい。 In one embodiment, the body portion 111 includes a base 1110 , an electrostatic chuck 1111 and an adhesive layer 1112 . Base 1110 includes a conductive member. An electrostatic chuck 1111 is arranged on the base 1110 with an adhesive layer 1112 interposed therebetween. The electrostatic chuck 1111 includes a ceramic member 1111a, electrostatic electrodes 1111b and 1111d, a heater electrode 1111c, and bias electrodes 33 and 34 arranged in the ceramic member 1111a. Ceramic member 1111a has a central region 111a. In one embodiment, the ceramic member 1111a also has an annular region 111b. Note that another member surrounding the electrostatic chuck 1111, such as an annular electrostatic chuck or an annular insulating member, may have the annular region 111b. In this case, the ring assembly 112 may be placed on the annular electrostatic chuck or the annular insulating member, or may be placed on both the electrostatic chuck 1111 and the annular insulating member.

静電電極1111bは、中央領域111aに載置された基板Wを吸着するための電極である。静電電極1111dは、環状領域111bに載置されたリングアセンブリ112を吸着するための電極である。静電電極1111b,1111dには、図示しない直流電源から基板W又はリングアセンブリ112を吸着するための電圧がそれぞれ印加される。ヒータ電極1111cは、後述する温調モジュールの一部を構成するヒータの一例である。バイアス電極33,34は、後述するRF(Radio Frequency)電源31及び/又はDC(Direct Current)電源32に結合される少なくとも1つのRF/DC電極の一例である。なお、基台1110の導電性部材と少なくとも1つのRF/DC電極とが複数のバイアス電極として機能してもよい。また、静電電極1111bがバイアス電極として機能してもよい。従って、基板支持部11は、少なくとも1つのバイアス電極を含む。 The electrostatic electrode 1111b is an electrode for attracting the substrate W placed on the central region 111a. The electrostatic electrode 1111d is an electrode for attracting the ring assembly 112 placed on the annular region 111b. A voltage for attracting the substrate W or the ring assembly 112 is applied to the electrostatic electrodes 1111b and 1111d from a DC power supply (not shown). The heater electrode 1111c is an example of a heater forming part of a temperature control module, which will be described later. The bias electrodes 33 and 34 are examples of at least one RF/DC electrode coupled to an RF (Radio Frequency) power supply 31 and/or a DC (Direct Current) power supply 32, which will be described later. Note that the conductive member of the base 1110 and at least one RF/DC electrode may function as a plurality of bias electrodes. Also, the electrostatic electrode 1111b may function as a bias electrode. Accordingly, substrate support 11 includes at least one bias electrode.

セラミック部材1111a内では、中央領域111aにおいて、中央領域111a側から順に、静電電極1111bと、バイアス電極33と、ヒータ電極1111cとを備える。つまり、バイアス電極33は、静電電極1111bとヒータ電極1111cとの間に配置される。また、環状領域111bにおいて、環状領域111b側から順に、静電電極1111dと、バイアス電極34とを備える。なお、静電電極1111dは、リングアセンブリ112を双極で吸着する場合、2つ以上の電極であってもよい。また、静電電極1111dは、リングアセンブリ112を吸着しない場合、設けなくてもよい。ここで、バイアス電極33は、中央領域111aの上面までの距離が、基台1110の上面までの距離以下の位置に配置される。より好ましくは、バイアス電極33は、中央領域111aの上面までの距離が、基台1110の上面までの距離より短い位置に配置される。同様に、バイアス電極34は、環状領域111bの上面までの距離が、基台1110の上面までの距離以下の位置に配置される。より好ましくは、バイアス電極34は、環状領域111bの上面までの距離が、基台1110の上面までの距離より短い位置に配置される。 In the ceramic member 1111a, the central region 111a includes an electrostatic electrode 1111b, a bias electrode 33, and a heater electrode 1111c in this order from the central region 111a side. That is, the bias electrode 33 is arranged between the electrostatic electrode 1111b and the heater electrode 1111c. Also, in the annular region 111b, an electrostatic electrode 1111d and a bias electrode 34 are provided in order from the annular region 111b side. Note that the electrostatic electrode 1111d may be two or more electrodes when the ring assembly 112 is attracted with a bipolar force. Also, the electrostatic electrode 1111d may not be provided if the ring assembly 112 is not attracted. Here, the bias electrode 33 is arranged at a position where the distance to the upper surface of the central region 111 a is equal to or less than the distance to the upper surface of the base 1110 . More preferably, the bias electrode 33 is arranged at a position where the distance to the upper surface of the central region 111 a is shorter than the distance to the upper surface of the base 1110 . Similarly, the bias electrode 34 is arranged at a position where the distance to the upper surface of the annular region 111b is equal to or less than the distance to the upper surface of the base 1110. FIG. More preferably, the bias electrode 34 is arranged at a position where the distance to the upper surface of the annular region 111 b is shorter than the distance to the upper surface of the base 1110 .

バイアス電極33,34は、セラミック部材1111a内の導電体、及び、基台1110の貫通孔80に設けた絶縁スリーブ81内の導電体81aで構成される電気的パスを介して、後述する第2のRF生成部31bに接続される。なお、静電電極1111bは、第1の電極の一例であり、バイアス電極33は、第2の電極の一例である。また、静電電極1111dは、第3の電極の一例であり、バイアス電極34は、第4の電極の一例である。つまり、第3の電極は、少なくとも1つの電極であり、双極でチャックする場合、2つ以上の電極であってもよい。さらに、静電電極1111dは、静電電極1111bと一体となる構成としてもよいし、バイアス電極34は、バイアス電極33と一体となる構成としてもよい。 The bias electrodes 33 and 34 are connected via an electrical path composed of a conductor in the ceramic member 1111a and a conductor 81a in the insulating sleeve 81 provided in the through-hole 80 of the base 1110, to the second electrode 34, which will be described later. is connected to the RF generator 31b of the . The electrostatic electrode 1111b is an example of a first electrode, and the bias electrode 33 is an example of a second electrode. Also, the electrostatic electrode 1111d is an example of a third electrode, and the bias electrode 34 is an example of a fourth electrode. That is, the third electrode is at least one electrode, and may be two or more electrodes in the case of bipolar chucking. Further, the electrostatic electrode 1111d may be integrated with the electrostatic electrode 1111b, and the bias electrode 34 and the bias electrode 33 may be integrated.

リングアセンブリ112は、1又は複数の環状部材を含む。一実施形態において、1又は複数の環状部材は、1又は複数のエッジリングと少なくとも1つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。 Ring assembly 112 includes one or more annular members. In one embodiment, the one or more annular members include one or more edge rings and at least one cover ring. The edge ring is made of a conductive material or an insulating material, and the cover ring is made of an insulating material.

また、基板支持部11は、静電チャック1111、リングアセンブリ112及び基板Wのうち少なくとも1つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ電極1111c、伝熱媒体、流路1110a、又はこれらの組み合わせを含んでもよい。流路1110aには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路1110aが基台1110内に形成され、1又は複数のヒータが静電チャック1111のセラミック部材1111a内に配置される。また、基板支持部11は、基板Wの裏面と中央領域111aとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。 Also, the substrate supporter 11 may include a temperature control module configured to control at least one of the electrostatic chuck 1111, the ring assembly 112, and the substrate W to a target temperature. The temperature control module may include a heater electrode 1111c, a heat transfer medium, a channel 1110a, or a combination thereof. A heat transfer fluid, such as brine or gas, flows through flow path 1110a. In one embodiment, channels 1110 a are formed in base 1110 and one or more heaters are positioned in ceramic member 1111 a of electrostatic chuck 1111 . The substrate support 11 may also include a heat transfer gas supply configured to supply a heat transfer gas to the gap between the back surface of the substrate W and the central region 111a.

ガス導入部は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。一実施形態において、ガス導入部は、中央ガス注入部(CGI:Center Gas Injector)13を含む。中央ガス注入部13は、基板支持部11の上方に配置され、誘電体窓101に形成された中央開口部に取り付けられる。中央ガス注入部13は、少なくとも1つのガス供給口13a、少なくとも1つのガス流路13b、及び少なくとも1つのガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス流路13bを通過してガス導入口13cからプラズマ処理空間10s内に導入される。なお、ガス導入部は、中央ガス注入部13に加えて又はその代わりに、側壁102に形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部(SGI:Side Gas Injector)を含んでもよい。 The gas introduction section is configured to introduce at least one processing gas from the gas supply section 20 into the plasma processing space 10s. In one embodiment, the gas introduction includes a Center Gas Injector (CGI) 13 . The central gas injection part 13 is arranged above the substrate support part 11 and attached to a central opening formed in the dielectric window 101 . The central gas injection part 13 has at least one gas supply port 13a, at least one gas channel 13b, and at least one gas introduction port 13c. The processing gas supplied to the gas supply port 13a passes through the gas flow path 13b and is introduced into the plasma processing space 10s from the gas introduction port 13c. In addition to or instead of the central gas injection part 13, the gas introduction part is one or more side gas injectors (SGI: Side Gas Injector) attached to one or more openings formed in the side wall 102. may include

ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つの流量制御器22を含んでもよい。一実施形態において、ガス供給部20は、少なくとも1つの処理ガスを、それぞれに対応のガスソース21からそれぞれに対応の流量制御器22を介してガス導入部に供給するように構成される。各流量制御器22は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部20は、少なくとも1つの処理ガスの流量を変調又はパルス化する1又はそれ以上の流量変調デバイスを含んでもよい。 Gas supply 20 may include at least one gas source 21 and at least one flow controller 22 . In one embodiment, gas supply 20 is configured to supply at least one process gas from a respective gas source 21 via a respective flow controller 22 to the gas introduction. Each flow controller 22 may include, for example, a mass flow controller or a pressure controlled flow controller. Additionally, gas supply 20 may include one or more flow modulation devices that modulate or pulse the flow of at least one process gas.

電源30は、少なくとも1つのインピーダンス整合回路を介してプラズマ処理チャンバ10に結合されるRF電源31を含む。RF電源31は、少なくとも1つのRF信号(RF電力)を少なくとも1つのバイアス電極33,34及びアンテナ14に供給するように構成される。これにより、プラズマ処理空間10sに供給された少なくとも1つの処理ガスからプラズマが形成される。従って、RF電源31は、プラズマ処理チャンバ10において1又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスRF信号を少なくとも1つのバイアス電極33,34に供給することにより、基板Wにバイアス電位が発生し、形成されたプラズマ中のイオンを基板Wに引き込むことができる。 Power supply 30 includes an RF power supply 31 coupled to plasma processing chamber 10 via at least one impedance match circuit. RF power supply 31 is configured to supply at least one RF signal (RF power) to at least one bias electrode 33 , 34 and antenna 14 . Thereby, plasma is formed from at least one processing gas supplied to the plasma processing space 10s. Accordingly, RF power source 31 may function as at least part of a plasma generator configured to generate a plasma from one or more process gases in plasma processing chamber 10 . Further, by supplying a bias RF signal to at least one bias electrode 33, 34, a bias potential is generated in the substrate W, and ions in the formed plasma can be drawn into the substrate W. FIG.

一実施形態において、RF電源31は、第1のRF生成部31a及び第2のRF生成部31bを含む。第1のRF生成部31aは、アンテナ14に結合され、少なくとも1つのインピーダンス整合回路を介してプラズマ生成用のソースRF信号(ソースRF電力)を生成するように構成される。一実施形態において、ソースRF信号は、10MHz~150MHzの範囲内の周波数を有する。一実施形態において、第1のRF生成部31aは、異なる周波数を有する複数のソースRF信号を生成するように構成されてもよい。生成された1又は複数のソースRF信号は、アンテナ14に供給される。 In one embodiment, the RF power supply 31 includes a first RF generator 31a and a second RF generator 31b. The first RF generator 31a is coupled to the antenna 14 and configured to generate a source RF signal (source RF power) for plasma generation via at least one impedance matching circuit. In one embodiment, the source RF signal has a frequency within the range of 10 MHz to 150 MHz. In one embodiment, the first RF generator 31a may be configured to generate multiple source RF signals having different frequencies. The generated one or more source RF signals are provided to antenna 14 .

第2のRF生成部31bは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つのバイアス電極33,34に結合され、バイアスRF信号(バイアスRF電力)を生成するように構成される。バイアスRF信号の周波数は、ソースRF信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスRF信号は、ソースRF信号の周波数よりも低い周波数を有する。一実施形態において、バイアスRF信号は、100kHz~60MHzの範囲内の周波数を有する。一実施形態において、第2のRF生成部31bは、異なる周波数を有する複数のバイアスRF信号を生成するように構成されてもよい。生成された1又は複数のバイアスRF信号は、少なくとも1つのバイアス電極33,34に供給される。また、種々の実施形態において、ソースRF信号及びバイアスRF信号のうち少なくとも1つがパルス化されてもよい。 The second RF generator 31b is coupled to the at least one bias electrode 33, 34 via at least one impedance matching circuit and configured to generate a bias RF signal (bias RF power). The frequency of the bias RF signal may be the same as or different from the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency lower than the frequency of the source RF signal. In one embodiment, the bias RF signal has a frequency within the range of 100 kHz to 60 MHz. In one embodiment, the second RF generator 31b may be configured to generate multiple bias RF signals having different frequencies. One or more bias RF signals generated are provided to at least one bias electrode 33,34. Also, in various embodiments, at least one of the source RF signal and the bias RF signal may be pulsed.

また、電源30は、プラズマ処理チャンバ10に結合されるDC電源32を含んでもよい。DC電源32は、バイアスDC生成部32aを含む。一実施形態において、バイアスDC生成部32aは、少なくとも1つのバイアス電極33,34に接続され、バイアスDC信号を生成するように構成される。生成されたバイアスDC信号は、少なくとも1つのバイアス電極33,34に印加される。 Power supply 30 may also include a DC power supply 32 coupled to plasma processing chamber 10 . The DC power supply 32 includes a bias DC generator 32a. In one embodiment, the bias DC generator 32a is connected to at least one bias electrode 33, 34 and configured to generate a bias DC signal. The generated bias DC signal is applied to at least one bias electrode 33,34.

種々の実施形態において、バイアスDC信号は、パルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも1つのバイアス電極33,34に印加される。電圧パルスは、矩形、台形、三角形、のこぎり形又はこれらの組み合わせのパルス波形を有してもよい。つまり、バイアスDC信号は、矩形波、台形波、三角波、のこぎり波又はこれらの組み合わせのパルス波であってもよい。一実施形態において、DC信号から電圧パルスのシーケンスを生成するための波形生成部がバイアスDC生成部32aと少なくとも1つのバイアス電極33,34との間に接続される。従って、バイアスDC生成部32a及び波形生成部は、電圧パルス生成部を構成する。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1周期内に1又は複数の正極性電圧パルスと1又は複数の負極性電圧パルスとを含んでもよい。なお、バイアスDC生成部32aは、RF電源31に加えて設けられてもよく、第2のRF生成部31bに代えて設けられてもよい。 In various embodiments, the bias DC signal may be pulsed. In this case, a sequence of voltage pulses is applied to at least one bias electrode 33,34. The voltage pulse may have a rectangular, trapezoidal, triangular, sawtooth, or combination thereof pulse shape. That is, the bias DC signal may be a square wave, a trapezoidal wave, a triangle wave, a sawtooth wave, or a pulse wave of any combination thereof. In one embodiment, a waveform generator for generating a sequence of voltage pulses from the DC signal is connected between the bias DC generator 32a and the at least one bias electrode 33,34. Therefore, the bias DC generator 32a and the waveform generator constitute a voltage pulse generator. The voltage pulse may have a positive polarity or a negative polarity. Also, the sequence of voltage pulses may include one or more positive voltage pulses and one or more negative voltage pulses in one cycle. The bias DC generator 32a may be provided in addition to the RF power supply 31, or may be provided instead of the second RF generator 31b.

アンテナ14は、1又は複数のコイルを含む。一実施形態において、アンテナ14は、同軸上に配置された外側コイル及び内側コイルを含んでもよい。この場合、RF電源31は、外側コイル及び内側コイルの双方に接続されてもよく、外側コイル及び内側コイルのうちいずれか一方に接続されてもよい。前者の場合、同一のRF生成部が外側コイル及び内側コイルの双方に接続されてもよく、別個のRF生成部が外側コイル及び内側コイルに別々に接続されてもよい。 Antenna 14 includes one or more coils. In one embodiment, antenna 14 may include an outer coil and an inner coil that are coaxially arranged. In this case, the RF power supply 31 may be connected to both the outer coil and the inner coil, or may be connected to either one of the outer coil and the inner coil. In the former case, the same RF generator may be connected to both the outer and inner coils, or separate RF generators may be separately connected to the outer and inner coils.

排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。 The exhaust system 40 may be connected to a gas outlet 10e provided at the bottom of the plasma processing chamber 10, for example. Exhaust system 40 may include a pressure regulating valve and a vacuum pump. The pressure regulating valve regulates the pressure in the plasma processing space 10s. Vacuum pumps may include turbomolecular pumps, dry pumps, or combinations thereof.

制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU(Central Processing Unit)であってもよい。記憶部2a2は、RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN(Local Area Network)等の通信回線を介してプラズマ処理装置1との間で通信してもよい。 Controller 2 processes computer-executable instructions that cause plasma processing apparatus 1 to perform the various steps described in this disclosure. Controller 2 may be configured to control elements of plasma processing apparatus 1 to perform the various processes described herein. In one embodiment, part or all of the controller 2 may be included in the plasma processing apparatus 1 . The control unit 2 may include a processing unit 2a1, a storage unit 2a2, and a communication interface 2a3. The control unit 2 is implemented by, for example, a computer 2a. Processing unit 2a1 can be configured to perform various control operations by reading a program from storage unit 2a2 and executing the read program. This program may be stored in the storage unit 2a2 in advance, or may be acquired via a medium when necessary. The acquired program is stored in the storage unit 2a2, read from the storage unit 2a2 and executed by the processing unit 2a1. The medium may be various storage media readable by the computer 2a, or may be a communication line connected to the communication interface 2a3. The processing unit 2a1 may be a CPU (Central Processing Unit). The storage unit 2a2 may include RAM (Random Access Memory), ROM (Read Only Memory), HDD (Hard Disk Drive), SSD (Solid State Drive), or a combination thereof. The communication interface 2a3 may communicate with the plasma processing apparatus 1 via a communication line such as a LAN (Local Area Network).

[静電チャック近傍の等価回路]
次に、図2を用いてバイアスRF信号が流れる回路の等価回路について説明する。図2は、本実施形態及び参考例における静電チャック及びプラズマの等価回路の一例を示す図である。図2では、バイアス電極に供給されるバイアスRF信号をVRFと表し、ヒータ電極1111cに供給されるヒータ電源のAC(Alternating Current)電源をVと表している。なお、図2では、バイアス電極の一例としてバイアス電極33を用いて説明する。
[Equivalent circuit near electrostatic chuck]
Next, an equivalent circuit of a circuit through which a bias RF signal flows will be described with reference to FIG. FIG. 2 is a diagram showing an example of an equivalent circuit of an electrostatic chuck and plasma in the present embodiment and reference example. In FIG. 2, the bias RF signal supplied to the bias electrode is represented by VRF , and the AC (Alternating Current) power of the heater power supplied to the heater electrode 1111c is represented by VH . Note that FIG. 2 will be described using the bias electrode 33 as an example of the bias electrode.

図2に示す等価回路60は、参考例である従来の基板支持部において、基台1110hにバイアスRF信号が供給される場合を表す。等価回路60では、バイアスRF信号は、基台1110hとヒータ電極1111hとの間の静電容量61を通った後に、静電電極1111g、基板W及びプラズマを経由してグランド(GND)に流れる経路62と、ヒータ電源側に分岐してグランド(GND)に流れる経路63とに分かれて流れる。つまり、等価回路60では、静電容量61における分圧分の無駄なVppが必要となる。すなわち、等価回路60では、プラズマへ電流を流せば流すほど、経路63にも電流が流れ、静電容量61のインピーダンスの分だけ、基台1110hとヒータ電極1111hとの間で電位差が発生する。 An equivalent circuit 60 shown in FIG. 2 represents a case where a bias RF signal is supplied to the base 1110h in the conventional substrate support portion which is a reference example. In the equivalent circuit 60, the bias RF signal passes through the capacitance 61 between the base 1110h and the heater electrode 1111h, and then passes through the electrostatic electrode 1111g, the substrate W, and the plasma to the ground (GND). 62 and a path 63 branching to the heater power supply side and flowing to the ground (GND). In other words, the equivalent circuit 60 requires a wasted Vpp corresponding to the divided voltage in the capacitance 61 . In other words, in the equivalent circuit 60, the more current flows through the plasma, the more current flows through the path 63, and the impedance of the capacitance 61 causes a potential difference between the base 1110h and the heater electrode 1111h.

図2に示す等価回路64は、本実施形態の基板支持部11において、バイアス電極33にバイアスRF信号が供給される場合を表す。等価回路64では、バイアスRF信号は、バイアス電極33、静電電極1111b、基板W及びプラズマを経由してグランド(GND)に流れる経路65と、バイアス電極33から分岐し、ヒータ電極1111cを経由してヒータ電源側のグランド(GND)に流れる経路66とに分かれて流れる。基板支持部11では、バイアス電極33を静電電極1111bに近づけており、バイアス電極33と静電電極1111bとの間のインピーダンスを小さくしている。また、ヒータ電極1111c側の経路66が、プラズマ側の経路65と並列回路となるため、ヒータ電極1111cとバイアス電極33とをほぼ同じ電位とすることができ電位差が生じない。つまり、耐圧設計に有利に働くことになる。なお、バイアス電極34のように、ヒータ電極1111cが下部にない場合であっても、バイアス電極34と静電電極1111dとの間のインピーダンスは小さくすることができる。 An equivalent circuit 64 shown in FIG. 2 represents a case where a bias RF signal is supplied to the bias electrode 33 in the substrate support section 11 of this embodiment. In the equivalent circuit 64, the bias RF signal is routed through the bias electrode 33, the electrostatic electrode 1111b, the substrate W, and the plasma to the ground (GND), and a path 65 branching from the bias electrode 33 and passing through the heater electrode 1111c. and a path 66 flowing to the ground (GND) on the heater power supply side. In the substrate supporting portion 11, the bias electrode 33 is brought closer to the electrostatic electrode 1111b, thereby reducing the impedance between the bias electrode 33 and the electrostatic electrode 1111b. Further, since the path 66 on the heater electrode 1111c side and the path 65 on the plasma side form a parallel circuit, the potentials of the heater electrode 1111c and the bias electrode 33 can be substantially the same and no potential difference occurs. In other words, it works favorably for withstand voltage design. Note that even if the heater electrode 1111c is not located below the bias electrode 34, the impedance between the bias electrode 34 and the electrostatic electrode 1111d can be reduced.

[実験結果]
まず、参考例である従来の基板支持部と、本実施形態の基板支持部11とにおいて、基台1110,1110h又はバイアス電極33に10Vppを印加した場合の各部の電位について説明する。基台1110,1110hでは、参考例が10.2Vであり、本実施形態が9.4Vであった。ヒータ電極1111c,1111hでは、参考例が6.4Vであり、本実施形態が8.6Vであった。基板Wでは、参考例が2.9Vであり、本実施形態が7.2Vであった。リングアセンブリ112のエッジリングでは、参考例が2.4Vであり、本実施形態が4.6Vであった。本実施形態では、参考例と比較して、基台1110とヒータ電極1111cの電位差が小さくなっていることがわかる。
[Experimental result]
First, the potential of each part when 10 Vpp is applied to the bases 1110 and 1110h or the bias electrode 33 in the conventional substrate support part as a reference example and the substrate support part 11 of the present embodiment will be described. In the bases 1110 and 1110h, the voltage was 10.2 V in the reference example and 9.4 V in the present embodiment. The heater electrodes 1111c and 1111h were 6.4 V in the reference example and 8.6 V in the present embodiment. For the substrate W, the reference example was 2.9V and the present embodiment was 7.2V. For the edge ring of ring assembly 112, the reference was 2.4V and the present embodiment was 4.6V. It can be seen that the potential difference between the base 1110 and the heater electrode 1111c is smaller in this embodiment than in the reference example.

次に、これらの結果を、基板Wが10kVpp(400kHz)の電位となるようにバイアスRF信号を供給する場合に適用したシミュレーションを行った。この場合、参考例では、基台1110hが35kVの電位となるようにバイアスRF信号を供給することが必要となる。これに対し、本実施形態では、バイアス電極33が13kVの電位となるようにバイアスRF信号を供給することが必要となる。つまり、参考例よりも小さい電位(約40%)となるバイアスRF信号で、基板Wの電位を従来と同じ電位とすることができる。また、ヒータ電極1111c,1111hの電位も、参考例では22kVとなるのに対し、本実施形態では12kVと約54%となる。 Next, a simulation was performed in which these results were applied when a bias RF signal was supplied so that the substrate W had a potential of 10 kVpp (400 kHz). In this case, in the reference example, it is necessary to supply a bias RF signal so that the base 1110h has a potential of 35 kV. On the other hand, in this embodiment, it is necessary to supply the bias RF signal so that the bias electrode 33 has a potential of 13 kV. That is, it is possible to set the potential of the substrate W to the same potential as in the conventional case with a bias RF signal that has a potential smaller than that of the reference example (about 40%). Also, the potential of the heater electrodes 1111c and 1111h is 22 kV in the reference example, whereas it is 12 kV in this embodiment, which is about 54%.

続いて、プラズマ処理装置1を用いて実験した結果について、図3から図5を用いて説明する。図3及び図4は、バイアス電力の供給の実験結果の一例を示す図である。図3に示すグラフ70は、プラズマ処理チャンバ10内の圧力を15mTorr(2.0Pa)とし、27MHzのソースRF信号を2500W、400kHzのバイアスRF信号を最大500W供給した場合における、参考例と本実施形態の実施例との基台1110h又はバイアス電極33とヒータ電極1111c,1111hとの電位(Vpp)を表したものである。なお、図3及び図4では、比較しやすいように、実施例のバイアス電極33を基台として表している。グラフ70に示すように、参考例では、基台1110hの電位とヒータ電極1111hの電位とに大きな差があり、バイアスRF信号を250W供給したときに、約800Vの電位差が発生している。一方、本実施形態では、バイアスRF信号を500W供給したときであっても、バイアス電極33とヒータ電極1111cとは、ほぼ電位差が発生していないことがわかる。また、本実施形態では、参考例と同一のソースRF信号の電力の場合、基台1110及びヒータ電極1111cの電位が参考例より低下していることがわかる。さらに、図4のグラフ71に示すように、基台1110h又はバイアス電極33における電流Iについても、参考例では、バイアスRF信号を250W供給したときに3.3Arms流れ、実施例では、バイアスRF信号を500W供給したときに3.5Arms流れている。 Next, results of experiments using the plasma processing apparatus 1 will be described with reference to FIGS. 3 to 5. FIG. 3 and 4 are diagrams showing an example of experimental results of bias power supply. Graph 70 shown in FIG. 3 is a reference example and a present embodiment when the pressure in the plasma processing chamber 10 is 15 mTorr (2.0 Pa), a 27 MHz source RF signal of 2500 W, and a 400 kHz bias RF signal of up to 500 W are supplied. 4 shows the potential (Vpp) between the base 1110h or the bias electrode 33 and the heater electrodes 1111c and 1111h in the embodiment of the form. 3 and 4, the bias electrode 33 of the embodiment is shown as a base for easy comparison. As shown in graph 70, in the reference example, there is a large difference between the potential of the base 1110h and the potential of the heater electrode 1111h, and a potential difference of about 800 V is generated when a bias RF signal of 250 W is supplied. On the other hand, in this embodiment, even when a bias RF signal of 500 W is supplied, almost no potential difference occurs between the bias electrode 33 and the heater electrode 1111c. Further, in this embodiment, when the power of the source RF signal is the same as in the reference example, the potentials of the base 1110 and the heater electrode 1111c are lower than in the reference example. Furthermore, as shown in the graph 71 of FIG. 4, the current I in the base 1110h or the bias electrode 33 also flows 3.3 Arms when a bias RF signal of 250 W is supplied in the reference example, and the bias RF signal 3.5 Arms is flowing when 500 W is supplied.

次に、図5を用いて、参考例と本実施形態の実施例とにおける各部の電圧とエッチングレートについて説明する。図5は、エッチング処理の実験結果の一例を示す図である。図5に示す表72では、ソースRF信号をソース電力と表し、バイアスRF信号をバイアス電力と表している。また、表72では、比較しやすいように、実施例のバイアス電極33の電圧を基台の電圧として表している。表72に示すように、例えば、27MHzのソース電力を2500W、400kHzのバイアス電力を200W供給した場合、基台1110(バイアス電極33)の電圧は、参考例の1735Vから実施例の434Vへと25%まで低下させることができる。また、このときのヒータ電極1111cの電位も、参考例の861Vから実施例の407Vへと47%まで低下させることができる。さらに、このときのエッチングレートは、参考例の1104nm/minから実施例の1235nm/minへと112%まで向上させることができる。同様に、ソース電力とバイアス電力との組み合わせが、800W/50Wの場合、800W/200Wの場合、及び、2500W/50Wの場合についても、基台1110(バイアス電極33)の電圧を低下させるとともにエッチングレートを向上させることができる。 Next, the voltage and etching rate of each part in the reference example and the example of the present embodiment will be described with reference to FIG. FIG. 5 is a diagram showing an example of experimental results of the etching process. In table 72 shown in FIG. 5, the source RF signal is denoted as source power and the bias RF signal is denoted as bias power. In addition, in Table 72, the voltage of the bias electrode 33 of the example is represented as the voltage of the base for easy comparison. As shown in Table 72, for example, when 2500 W of 27 MHz source power and 200 W of 400 kHz bias power are supplied, the voltage of the base 1110 (bias electrode 33) changes from 1735 V in the reference example to 434 V in the embodiment by 25 V. % can be lowered. Also, the potential of the heater electrode 1111c at this time can be lowered by 47% from 861 V in the reference example to 407 V in the embodiment. Furthermore, the etching rate at this time can be improved from 1104 nm/min in the reference example to 1235 nm/min in the example, up to 112%. Similarly, when the combination of the source power and the bias power is 800 W/50 W, 800 W/200 W, and 2500 W/50 W, the voltage of the base 1110 (bias electrode 33) is lowered and etching is performed. rate can be improved.

同様に、例えば、27MHzのソース電力を2500W、13MHzのバイアス電力を900W供給した場合、基台1110(バイアス電極33)の電圧は、参考例の392Vから実施例の220Vへと56%まで低下させることができる。また、このときのヒータ電極1111cの電位も、参考例の15Vから実施例の14Vへと95%まで低下させることができる。さらに、このときのエッチングレートは、参考例の1998nm/minから実施例の2012nm/minへと101%まで向上させることができる。同様に、ソース電力とバイアス電力との組み合わせが、800W/900Wの場合についても、基台1110(バイアス電極33)の電圧を低下させるとともにエッチングレートを向上させることができる。このように、本実施形態の基板支持部11は、バイアス電力の低周波側の効率を向上させることができる。 Similarly, for example, when 2500 W of 27 MHz source power and 900 W of 13 MHz bias power are supplied, the voltage of the base 1110 (bias electrode 33) is reduced from 392 V in the reference example to 220 V in the example, which is 56%. be able to. Further, the potential of the heater electrode 1111c at this time can also be lowered by 95% from 15 V in the reference example to 14 V in the embodiment. Furthermore, the etching rate at this time can be improved from 1998 nm/min in the reference example to 2012 nm/min in the example, up to 101%. Similarly, when the combination of the source power and the bias power is 800 W/900 W, the voltage of the base 1110 (bias electrode 33) can be lowered and the etching rate can be improved. In this manner, the substrate supporting portion 11 of the present embodiment can improve the efficiency of the bias power on the low frequency side.

[バイアス電極への接続]
続いて、図6を用いて第2のRF生成部31bからバイアス電極への接続の詳細について説明する。図6は、基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。なお、以下の説明では、バイアス電極の一例としてバイアス電極33を用いるとともに、静電電極1111b及びヒータ電極1111cは省略して説明する。また、図6では、基台1110は導電性部材であるとする。図6に示すように、基台1110の貫通孔80には、絶縁スリーブ81が設けられ、絶縁スリーブ81内に給電用のソケット端子82と、給電線83と、接合端子84とが設けられている。ソケット端子82、給電線83及び接合端子84は、導電体81aの一例である。ソケット端子82は、接着剤85で絶縁スリーブ81に固定されている。また、ソケット端子82の上部と接合端子84とは、給電線83で接続されている。接合端子84は、バイアス電極33の端子33aに接合されている。ソケット端子82には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図6に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、セラミック部材1111a及び絶縁スリーブ81によって電気的に絶縁されている。
[Connection to bias electrode]
Next, the details of the connection from the second RF generator 31b to the bias electrode will be described with reference to FIG. FIG. 6 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically insulated. In the following description, the bias electrode 33 is used as an example of the bias electrode, and the electrostatic electrode 1111b and the heater electrode 1111c are omitted. Also, in FIG. 6, the base 1110 is assumed to be a conductive member. As shown in FIG. 6, an insulating sleeve 81 is provided in the through hole 80 of the base 1110, and a socket terminal 82 for power supply, a power supply line 83, and a joint terminal 84 are provided in the insulating sleeve 81. there is The socket terminal 82, the feeder line 83 and the joint terminal 84 are examples of the conductor 81a. Socket terminal 82 is secured to insulating sleeve 81 with adhesive 85 . Also, the upper portion of the socket terminal 82 and the joint terminal 84 are connected by a feeder line 83 . The junction terminal 84 is joined to the terminal 33 a of the bias electrode 33 . A cable (not shown) is connected to the socket terminal 82, and the cable is connected to the second RF generator 31b. In addition, the through-hole 80 is arranged so as to avoid the flow path 1110 a of the base 1110 . In the example of connection to the bias electrode 33 shown in FIG. 6, the base 1110 and the bias electrode 33 are electrically insulated by the ceramic member 1111a and the insulating sleeve 81 .

[変形例1]
上記の実施形態では、バイアス電極33への接続において、絶縁スリーブ81内で給電線83を用いたが、ソケット端子82をバイアス電極33の端子33aに接合してもよく、この場合の実施の形態につき、変形例1として説明する。なお、変形例1におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 1]
In the above embodiment, the power supply line 83 is used in the insulating sleeve 81 for connection to the bias electrode 33, but the socket terminal 82 may be joined to the terminal 33a of the bias electrode 33. will be described as Modified Example 1. Note that the plasma processing apparatus in Modification 1 is the same as that of the above-described embodiment, so redundant descriptions of the configuration and operation thereof will be omitted.

図7は、変形例1の基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。図7では、基台1110は導電性部材であるとする。図7に示すように、基台1110の貫通孔80には、絶縁スリーブ81が設けられ、絶縁スリーブ81内に給電用のソケット端子82aが設けられている。ソケット端子82aは、導電体81aの一例である。ソケット端子82aは、接着剤85aで絶縁スリーブ81に固定されている。また、ソケット端子82aの上部は、バイアス電極33の端子33aに接合されている。ソケット端子82aの下部には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図7に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、セラミック部材1111a及び絶縁スリーブ81によって電気的に絶縁されている。 FIG. 7 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically insulated according to Modification 1. FIG. In FIG. 7, the base 1110 is assumed to be a conductive member. As shown in FIG. 7, an insulating sleeve 81 is provided in the through hole 80 of the base 1110, and a socket terminal 82a for power supply is provided in the insulating sleeve 81. As shown in FIG. The socket terminal 82a is an example of the conductor 81a. The socket terminal 82a is fixed to the insulating sleeve 81 with an adhesive 85a. Also, the upper portion of the socket terminal 82 a is joined to the terminal 33 a of the bias electrode 33 . A cable (not shown) is connected to the lower portion of the socket terminal 82a, and the cable is connected to the second RF generator 31b. In addition, the through-hole 80 is arranged so as to avoid the flow path 1110 a of the base 1110 . In the example of connection to the bias electrode 33 shown in FIG. 7, the base 1110 and the bias electrode 33 are electrically insulated by the ceramic member 1111a and the insulating sleeve 81 .

[変形例2]
上記の実施形態及び変形例1では、基台1110とバイアス電極33とが電気的に絶縁されていたが、基台1110とバイアス電極33とが電気的に接続されていてもよく、この場合の実施の形態につき、変形例2として説明する。なお、変形例2におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 2]
In the above-described embodiment and modification 1, the base 1110 and the bias electrode 33 are electrically insulated, but the base 1110 and the bias electrode 33 may be electrically connected. The embodiment will be described as Modified Example 2. FIG. Note that the plasma processing apparatus in Modification 2 is the same as that of the above-described embodiment, so redundant descriptions of the configuration and operation thereof will be omitted.

図8は、変形例2の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図8では、基台1110は導電性部材であるとする。図8に示すように、基台1110の貫通孔80内には、給電用のソケット端子82と、給電線83と、接合端子84とが設けられている。ソケット端子82、給電線83及び接合端子84は、導電体81aの一例である。ソケット端子82は、導電性の接着剤86で貫通孔80の内壁に固定されている。接着剤86としては、例えば、はんだや導電性ペーストを含んだ接着剤等を用いることができる。また、ソケット端子82の上部と接合端子84とは、給電線83で接続されている。接合端子84は、バイアス電極33の端子33aに接合されている。ソケット端子82には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図8に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤86、ソケット端子82、給電線83及び接合端子84によって電気的に接続されている。すなわち、変形例2では、基台1110とバイアス電極33とが同電位となる。このため、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、貫通孔80の直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。 FIG. 8 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 2. In FIG. In FIG. 8, the base 1110 is assumed to be a conductive member. As shown in FIG. 8, in the through hole 80 of the base 1110, a socket terminal 82 for power supply, a power supply line 83, and a joint terminal 84 are provided. The socket terminal 82, the feeder line 83 and the joint terminal 84 are examples of the conductor 81a. The socket terminal 82 is fixed to the inner wall of the through hole 80 with a conductive adhesive 86 . As the adhesive 86, for example, an adhesive containing solder or a conductive paste can be used. Also, the upper portion of the socket terminal 82 and the joint terminal 84 are connected by a feeder line 83 . The junction terminal 84 is joined to the terminal 33 a of the bias electrode 33 . A cable (not shown) is connected to the socket terminal 82, and the cable is connected to the second RF generator 31b. In addition, the through-hole 80 is arranged so as to avoid the flow path 1110 a of the base 1110 . In the example of connection to the bias electrode 33 shown in FIG. 8, the base 1110 and the bias electrode 33 are electrically connected by the adhesive 86, the socket terminal 82, the feeder line 83 and the junction terminal 84. FIG. That is, in Modification 2, the base 1110 and the bias electrode 33 have the same potential. Therefore, it is possible to suppress electric discharge in the through holes 80 and heat transfer gas supply holes (not shown). In addition, since the diameter of the through-hole 80 can be reduced without using the insulating sleeve 81 and the adhesives 85 and 85a having different heat conduction characteristics, the change in the heat dissipation from the surroundings can be reduced, and the occurrence of hot spots on the substrate W can be suppressed. be able to. Furthermore, the step of providing the insulating sleeve 81 can be omitted.

[変形例3]
上記の変形例2では、バイアス電極33への接続において、貫通孔80内で給電線83を用いたが、ソケット端子82をバイアス電極33の端子33aに接合してもよく、この場合の実施の形態につき、変形例3として説明する。なお、変形例3におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 3]
In Modification 2 above, the power supply line 83 is used in the through hole 80 for connection to the bias electrode 33, but the socket terminal 82 may be joined to the terminal 33a of the bias electrode 33. The form will be described as Modified Example 3. Note that the plasma processing apparatus in Modification 3 is the same as that of the above-described embodiment, so redundant descriptions of the configuration and operation thereof will be omitted.

図9は、変形例3の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図9では、基台1110は導電性部材であるとする。図9に示すように、基台1110の貫通孔80内には、給電用のソケット端子82aが設けられている。ソケット端子82aは、導電体81aの一例である。ソケット端子82aは、導電性の接着剤86aで貫通孔80の内壁に固定されている。また、ソケット端子82aの上部は、バイアス電極33の端子33aに接合されている。ソケット端子82aの下部には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図9に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤86a及びソケット端子82aによって電気的に接続されている。すなわち、変形例3では、基台1110とバイアス電極33とが同電位となる。このため、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、貫通孔80の直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。 FIG. 9 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 3. In FIG. In FIG. 9, the base 1110 is assumed to be a conductive member. As shown in FIG. 9, in the through hole 80 of the base 1110, a socket terminal 82a for power supply is provided. The socket terminal 82a is an example of the conductor 81a. The socket terminal 82a is fixed to the inner wall of the through hole 80 with a conductive adhesive 86a. Also, the upper portion of the socket terminal 82 a is joined to the terminal 33 a of the bias electrode 33 . A cable (not shown) is connected to the lower portion of the socket terminal 82a, and the cable is connected to the second RF generator 31b. In addition, the through-hole 80 is arranged so as to avoid the flow path 1110 a of the base 1110 . In the example of connection to the bias electrode 33 shown in FIG. 9, the base 1110 and the bias electrode 33 are electrically connected by the adhesive 86a and the socket terminal 82a. That is, in Modification 3, the base 1110 and the bias electrode 33 have the same potential. Therefore, it is possible to suppress electric discharge in the through holes 80 and heat transfer gas supply holes (not shown). In addition, since the diameter of the through-hole 80 can be reduced without using the insulating sleeve 81 and the adhesives 85 and 85a having different heat conduction characteristics, the change in the heat dissipation from the surroundings can be reduced, and the occurrence of hot spots on the substrate W can be suppressed. be able to. Furthermore, the step of providing the insulating sleeve 81 can be omitted.

[電位のイメージ]
ここで、図6及び図7に示す基台1110とバイアス電極33とが電気的に絶縁されている場合と、図8及び図9に示す基台1110とバイアス電極33とが電気的に接続されている場合とにおける各電位のイメージについて、図10を用いて説明する。図10は、基台、バイアス電極及び基板における各電位のイメージの一例を示す図である。図10に示すグラフ90は、基台1110とバイアス電極33とが電気的に絶縁されている場合における各部の電位のイメージである。グラフ90に示すように、基台1110とバイアス電極33とが電気的に絶縁されている場合、基台1110とバイアス電極33との電位差91が生じる。また、基板支持部11の各部のインピーダンスにより、基台1110とバイアス電極33と基板Wとの間で電圧の位相差92が生じる。位相差92が生じることで、一時的に基台1110とバイアス電極33との間の電位差93や、基台1110と基板Wとの間の電位差94に示すような大きな電位差が生じる。
[Image of electric potential]
Here, the base 1110 and the bias electrode 33 shown in FIGS. 6 and 7 are electrically insulated, and the base 1110 and the bias electrode 33 shown in FIGS. 8 and 9 are electrically connected. An image of each potential in the case of and in the case of being connected will be described with reference to FIG. 10 . FIG. 10 is a diagram showing an example of an image of each potential on the base, the bias electrode, and the substrate. A graph 90 shown in FIG. 10 is an image of the potential of each part when the base 1110 and the bias electrode 33 are electrically insulated. As shown in graph 90 , when base 1110 and bias electrode 33 are electrically insulated, potential difference 91 is generated between base 1110 and bias electrode 33 . Further, a voltage phase difference 92 is generated between the base 1110 , the bias electrode 33 and the substrate W due to the impedance of each part of the substrate supporting part 11 . Due to the phase difference 92, large potential differences such as a potential difference 93 between the base 1110 and the bias electrode 33 and a potential difference 94 between the base 1110 and the substrate W temporarily occur.

図10に示すグラフ95は、基台1110とバイアス電極33とが電気的に接続されている場合における各部の電位のイメージである。グラフ95に示すように、基台1110とバイアス電極33とが電気的に接続されている場合、基台1110とバイアス電極33との間では電位差が生じず同電位となる。また、基板支持部11の各部のインピーダンスにより、基台1110及びバイアス電極33と、基板Wとの間で電圧の位相差96が生じる。位相差96による基台1110及びバイアス電極33と、基板Wとの間の電位差97は、グラフ90に示す電位差94と比較して小さくなっている。これにより、伝熱ガス中での放電や、給電ラインと基台1110との間の絶縁破壊を抑制することができる。また、基台1110とバイアス電極33とが電気的に接続されているため、ソースRF信号を基台1110に供給する場合における電位差も抑制することができる。さらに、バイアス電極33と基板Wとの間のインピーダンスが小さくなるため、電圧の位相差も小さくすることができる。 A graph 95 shown in FIG. 10 is an image of the potential of each part when the base 1110 and the bias electrode 33 are electrically connected. As shown in the graph 95, when the base 1110 and the bias electrode 33 are electrically connected, there is no potential difference between the base 1110 and the bias electrode 33 and they have the same potential. Further, a voltage phase difference 96 is generated between the substrate W and the base 1110 and the bias electrode 33 due to the impedance of each part of the substrate supporting part 11 . A potential difference 97 between the substrate W and the base 1110 and the bias electrode 33 due to the phase difference 96 is smaller than the potential difference 94 shown in the graph 90 . As a result, electrical discharge in the heat transfer gas and dielectric breakdown between the power supply line and the base 1110 can be suppressed. Moreover, since the base 1110 and the bias electrode 33 are electrically connected, it is possible to suppress the potential difference when supplying the source RF signal to the base 1110 . Furthermore, since the impedance between the bias electrode 33 and the substrate W is reduced, the voltage phase difference can also be reduced.

[変形例4~6]
上記の変形例2,3では、貫通孔80内に導電体81aに対応するソケット端子82等を設けたが、他の接続方法であってもよく、この場合の実施の形態につき、変形例4~6として説明する。なお、変形例4~6におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modifications 4 to 6]
In Modifications 2 and 3, the socket terminals 82 and the like corresponding to the conductors 81a are provided in the through holes 80, but other connection methods may be used. ∼6. The plasma processing apparatuses in Modifications 4 to 6 are the same as those in the above-described embodiments, so redundant descriptions of their configurations and operations will be omitted.

図11は、変形例4の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図11では、基台1110は導電性部材であるとする。図11に示すように、基台1110には、上部側の穴80aと、穴80aより直径が小さい下部側の穴80bとが設けられている。穴80aと穴80bとは、接続されて貫通孔となっている。なお、穴80aと穴80bとは、接続されていなくてもよく、それぞれ独立して設けられてもよい。穴80aの上部は、バイアス電極33の端子33aと穴80aの側面とが電気的に接続されるように、導電性の接着剤87で固定されている。接着剤87としては、例えば、はんだ、導電性ペーストを含んだ接着剤、焼結銀、ろう材等を用いることができる。穴80bには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80bは、既存の穴を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80a,80bは、基台1110の流路1110aを避けて配置される。図11に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤87によって電気的に接続されている。すなわち、変形例4では、基台1110とバイアス電極33とが同電位となる。このため、穴80a,80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、穴80aの直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。 FIG. 11 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 4. In FIG. In FIG. 11, the base 1110 is assumed to be a conductive member. As shown in FIG. 11, the base 1110 is provided with an upper hole 80a and a lower hole 80b having a smaller diameter than the hole 80a. The holes 80a and 80b are connected to form a through hole. The holes 80a and 80b may not be connected, and may be provided independently. The upper portion of the hole 80a is fixed with a conductive adhesive 87 so that the terminal 33a of the bias electrode 33 and the side surface of the hole 80a are electrically connected. As the adhesive 87, for example, solder, adhesive containing conductive paste, sintered silver, brazing material, or the like can be used. A cable (not shown) is connected to the hole 80b, and the cable is connected to the second RF generator 31b. An existing hole may be substituted for the hole 80b, and the position on the lower surface side of the base 1110 is not limited. The holes 80a and 80b are arranged so as to avoid the flow path 1110a of the base 1110. As shown in FIG. In the example of connection to the bias electrode 33 shown in FIG. 11 , the base 1110 and the bias electrode 33 are electrically connected by the adhesive 87 . That is, in Modification 4, the base 1110 and the bias electrode 33 have the same potential. Therefore, electric discharge in the holes 80a and 80b and heat transfer gas supply holes (not shown) can be suppressed. In addition, since the diameter of the hole 80a can be reduced without using the insulating sleeve 81 and the adhesives 85, 85a having different heat conduction characteristics, the change in heat dissipation from the surroundings can be reduced, and the occurrence of hot spots on the substrate W can be suppressed. can be done. Furthermore, the step of providing the insulating sleeve 81 can be omitted.

図12は、変形例5の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図12では、基台1110は導電性部材であるとする。図12に示すように、基台1110には、下面側に穴80bが設けられている。穴80bに対応する基台1110の上面側には、バイアス電極33の端子33aと接触するための板ばね87aが設けられている。なお、穴80bと板ばね87aとは、対応する位置に設けられていなくてもよい。板ばね87aは、基台1110と端子33aとを接続する電気的接点である。なお、板ばね87aは、電気的接点として機能するものであれば、コイルばね等の他の形態であってもよい。穴80bには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80bは、既存の穴を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80bは、基台1110の流路1110aを避けて配置される。図12に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、板ばね87aによって電気的に接続されている。すなわち、変形例5では、基台1110とバイアス電極33とが同電位となる。このため、穴80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、基台1110の上面側に穴を設けないので、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。 12A and 12B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 5. FIG. In FIG. 12, the base 1110 is assumed to be a conductive member. As shown in FIG. 12, the base 1110 is provided with a hole 80b on the bottom side. A leaf spring 87a for contacting the terminal 33a of the bias electrode 33 is provided on the upper surface side of the base 1110 corresponding to the hole 80b. Note that the hole 80b and the plate spring 87a do not have to be provided at corresponding positions. The leaf spring 87a is an electrical contact that connects the base 1110 and the terminal 33a. Note that the plate spring 87a may be in another form such as a coil spring as long as it functions as an electrical contact. A cable (not shown) is connected to the hole 80b, and the cable is connected to the second RF generator 31b. An existing hole may be substituted for the hole 80b, and the position on the lower surface side of the base 1110 is not limited. The hole 80b is arranged so as to avoid the flow path 1110a of the base 1110. As shown in FIG. In the example of connection to the bias electrode 33 shown in FIG. 12, the base 1110 and the bias electrode 33 are electrically connected by the leaf spring 87a. That is, in Modification 5, the base 1110 and the bias electrode 33 have the same potential. Therefore, it is possible to suppress electric discharge in the holes 80b and heat transfer gas supply holes (not shown). Moreover, since no hole is provided on the upper surface side of the base 1110, the occurrence of hot spots on the substrate W can be suppressed. Furthermore, the step of providing the insulating sleeve 81 can be omitted.

図13は、変形例6の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図13では、基台1110は導電性部材であるとする。図13に示すように、基台1110には、上部側の穴80aと、穴80aより直径が小さい下部側の穴80bと、カシメ部80cとが設けられている。穴80aと穴80bとは、接続されて貫通孔となっている。穴80a,80bの内部には、接合端子87bと、給電線87cとが設けられている。接合端子87bは、バイアス電極33の端子33aに接合されている。給電線87cは、上部が接合端子87bに接続され、下部がカシメ部80cにおいてかしめられることで基台1110に電気的に接続されている。カシメ部80cには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80b及びカシメ部80cは、既存の穴及びカシメ部を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80a,80b及びカシメ部80cは、基台1110の流路1110aを避けて配置される。図13に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、カシメ部80c、給電線87c及び接合端子87bによって電気的に接続されている。すなわち、変形例6では、基台1110とバイアス電極33とが同電位となる。このため、穴80a,80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、穴80aの直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。 13A and 13B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 6. FIG. In FIG. 13, the base 1110 is assumed to be a conductive member. As shown in FIG. 13, the base 1110 is provided with an upper hole 80a, a lower hole 80b having a smaller diameter than the hole 80a, and a crimped portion 80c. The holes 80a and 80b are connected to form a through hole. A connection terminal 87b and a feeder line 87c are provided inside the holes 80a and 80b. The junction terminal 87 b is joined to the terminal 33 a of the bias electrode 33 . The power supply line 87c is electrically connected to the base 1110 by connecting the upper portion to the joint terminal 87b and crimping the lower portion to the crimping portion 80c. A cable (not shown) is connected to the crimped portion 80c, and the cable is connected to the second RF generator 31b. Existing holes and crimped portions may be substituted for the hole 80b and the crimped portion 80c, and the position on the lower surface side of the base 1110 is not limited. The holes 80a and 80b and the crimped portion 80c are arranged so as to avoid the flow path 1110a of the base 1110. As shown in FIG. In the example of connection to the bias electrode 33 shown in FIG. 13, the base 1110 and the bias electrode 33 are electrically connected by the crimped portion 80c, the feeder line 87c and the junction terminal 87b. That is, in Modification 6, the base 1110 and the bias electrode 33 have the same potential. Therefore, electric discharge in the holes 80a and 80b and heat transfer gas supply holes (not shown) can be suppressed. In addition, since the diameter of the hole 80a can be reduced without using the insulating sleeve 81 and the adhesives 85, 85a having different heat conduction characteristics, the change in heat dissipation from the surroundings can be reduced, and the occurrence of hot spots on the substrate W can be suppressed. can be done. Furthermore, the step of providing the insulating sleeve 81 can be omitted.

[変形例7]
上記の実施形態及び変形例1~6では、基台1110に導電性部材を用いたが、基台1110が誘電体で形成されてもよく、この場合の実施の形態につき、変形例7として説明する。なお、変形例7におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 7]
In the above embodiment and Modifications 1 to 6, a conductive member is used for the base 1110, but the base 1110 may be formed of a dielectric material. do. Since the plasma processing apparatus in Modification 7 is the same as that of the above-described embodiment, redundant description of the configuration and operation thereof will be omitted.

変形例7では、本体部111の接着層1112を導電性とし、バイアス電極33の端子33aの周囲のみ絶縁体で囲う。また、端子33aに対して、例えば変形例3のソケット端子82aと同様のソケット端子が接合され、当該ソケット端子に第2のRF生成部31bからのケーブルが電気的に接続される。この場合、接着層1112とバイアス電極33とが電気的に絶縁されている状態である。また、変形例7では、接着層1112に対して、例えば変形例3のソケット端子82aと同様のソケット端子を接合し、当該ソケット端子に第2のRF生成部31bからのケーブルが電気的に接続される。接着層1112とバイアス電極33とは、端子33aにて接合される。この場合、接着層1112とバイアス電極33とが電気的に接続され、同電位となっている状態である。接着層1112とバイアス電極33とが電気的に絶縁又は接続されているどちらの状態であっても、上記の実施形態と同様に、バイアス電力の低周波側の効率を向上させることができる。また、接着層1112とバイアス電極33とが電気的に接続されている場合、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。 In Modified Example 7, the adhesive layer 1112 of the body portion 111 is made conductive, and only the periphery of the terminal 33a of the bias electrode 33 is surrounded by an insulator. A socket terminal similar to, for example, the socket terminal 82a of Modification 3 is joined to the terminal 33a, and a cable from the second RF generator 31b is electrically connected to the socket terminal. In this case, the adhesive layer 1112 and the bias electrode 33 are electrically insulated. In Modification 7, for example, a socket terminal similar to the socket terminal 82a of Modification 3 is joined to the adhesive layer 1112, and a cable from the second RF generation unit 31b is electrically connected to the socket terminal. be done. The adhesive layer 1112 and the bias electrode 33 are joined at the terminal 33a. In this case, the adhesive layer 1112 and the bias electrode 33 are electrically connected and have the same potential. Regardless of whether the adhesive layer 1112 and the bias electrode 33 are electrically insulated or connected, the efficiency of the bias power on the low frequency side can be improved as in the above embodiments. In addition, when the adhesive layer 1112 and the bias electrode 33 are electrically connected, it is possible to suppress electric discharge in the through hole 80 and the heat transfer gas supply hole (not shown).

(第2実施形態)
上記の第1実施形態では、バイアス電極33として、単層の電極を用いたが、複数の層を備えるバイアス電極を用いてもよく、複数の層を備えるバイアス電極の実施の形態につき、第2実施形態として説明する。なお、第2実施形態におけるプラズマ処理装置は、静電チャック1111内の各種電極の配置を除いて上述の第1実施形態と同様であるので、その重複する構成および動作の説明については省略する。
(Second embodiment)
In the above-described first embodiment, a single-layer electrode is used as the bias electrode 33, but a bias electrode having a plurality of layers may be used. An embodiment will be described. The plasma processing apparatus according to the second embodiment is the same as the first embodiment described above except for the arrangement of various electrodes in the electrostatic chuck 1111, so redundant descriptions of the configuration and operation will be omitted.

図14は、第2実施形態における静電チャックの一例を示す部分断面図である。図14に示すように、第2実施形態では、第1実施形態のバイアス電極33に代えて、第1層331、第2層332及び第3層333からなるバイアス電極330を備える。また、第2実施形態では、第1実施形態のバイアス電極34に代えて、第3層333が領域340まで延設されている。なお、バイアス電極330には、さらにプラズマ生成用のソース電力が供給されるようにしてもよい。 FIG. 14 is a partial cross-sectional view showing an example of an electrostatic chuck according to the second embodiment. As shown in FIG. 14, in the second embodiment, a bias electrode 330 composed of a first layer 331, a second layer 332 and a third layer 333 is provided instead of the bias electrode 33 of the first embodiment. Further, in the second embodiment, the third layer 333 extends to the region 340 instead of the bias electrode 34 of the first embodiment. It should be noted that the bias electrode 330 may be further supplied with source power for plasma generation.

セラミック部材1111a内では、中央領域111aにおいて、中央領域111a側から順に、静電電極1111bと、バイアス電極330の第1層331、第2層332及び第3層333と、静電電極1111bへの供給層350と、ヒータ電極1111cとを備える。静電電極1111bは、供給層350との間が複数のビア351で接続される。供給層350は、ビア352を介して端子353に接続される。 In the ceramic member 1111a, in the central region 111a, from the central region 111a side, the electrostatic electrode 1111b, the first layer 331, the second layer 332 and the third layer 333 of the bias electrode 330, and the electrostatic electrode 1111b It includes a supply layer 350 and a heater electrode 1111c. The electrostatic electrode 1111 b is connected to the supply layer 350 with a plurality of vias 351 . Supply layer 350 is connected to terminal 353 through via 352 .

バイアス電極330は、第1層331と第2層332との間が複数のビア334で接続され、第2層332と第3層333との間が複数のビア335で接続される。第3層333は、ビア336を介して端子337に接続される。端子337は、第1実施形態の端子33aに対応する。なお、バイアス電極330は、第2の電極の一例であり、第1層331及び第2層332は、第1の層及び第2の層の一例である。また、第2層332及び第3層333は、いずれか一方が省略されてもよい。例えば、第2層332が省略された場合、第3層333が第2の層の一例となる。また、中央領域111aにおいて、バイアス電極330として機能するのは、第1層331である。この場合、第2層332及び第3層333は、RF電源31から供給されるRF信号(RF電力)を複数箇所から第1層331に供給することで、第1層331における電界分布を平準化するように機能する。つまり、第2層332及び第3層333を設けることで、プラズマ処理の面内均一性を向上させることができる。ヒータ電極1111cは、ビア355を介して端子356に接続される。 The bias electrode 330 is connected between the first layer 331 and the second layer 332 by a plurality of vias 334 , and is connected between the second layer 332 and the third layer 333 by a plurality of vias 335 . Third layer 333 is connected to terminal 337 through via 336 . The terminal 337 corresponds to the terminal 33a of the first embodiment. The bias electrode 330 is an example of the second electrode, and the first layer 331 and the second layer 332 are examples of the first layer and the second layer. Either one of the second layer 332 and the third layer 333 may be omitted. For example, if the second layer 332 is omitted, the third layer 333 is an example of the second layer. Also, the first layer 331 functions as the bias electrode 330 in the central region 111a. In this case, the second layer 332 and the third layer 333 level the electric field distribution in the first layer 331 by supplying RF signals (RF power) supplied from the RF power supply 31 to the first layer 331 from a plurality of locations. function to That is, by providing the second layer 332 and the third layer 333, the in-plane uniformity of plasma processing can be improved. Heater electrode 1111 c is connected to terminal 356 through via 355 .

また、セラミック部材1111a内では、環状領域111bにおいて、環状領域111b側から順に、バイアス電極の第3層333と、供給層350と、ヒータ電極357とを備える。すなわち、図14に示すように、第2実施形態における静電チャック1111内の各電極間及び各層間には、誘電体であるセラミック部材1111aが配置される。また、環状領域111bには、リングアセンブリ112として、エッジリング1120と、カバーリング1121とが載置される。エッジリング1120は、例えば、シリコン、シリコンカーバイト等の導電性部材(導電性材料)または半導体で形成される。カバーリング1121は、例えば、石英等の誘電体(絶縁材料)で形成される。つまり、第2の支持面の一例である環状領域111bは、導電性部材で形成されるエッジリング1120と、誘電体で形成されるカバーリング1121とを支持する。また、第4の電極の一例である第3層333の領域340は、エッジリング1120に対応する静電チャック1111内に配置され、カバーリング1121に対応する領域341の静電チャック1111内には配置されない。 In the ceramic member 1111a, the annular region 111b is provided with a third bias electrode layer 333, a supply layer 350, and a heater electrode 357 in this order from the annular region 111b side. That is, as shown in FIG. 14, a dielectric ceramic member 1111a is arranged between the electrodes and between the layers in the electrostatic chuck 1111 in the second embodiment. Further, an edge ring 1120 and a cover ring 1121 are mounted as the ring assembly 112 on the annular region 111b. The edge ring 1120 is made of, for example, a conductive member (conductive material) such as silicon or silicon carbide, or a semiconductor. The cover ring 1121 is made of, for example, a dielectric (insulating material) such as quartz. That is, the annular region 111b, which is an example of the second support surface, supports the edge ring 1120 made of a conductive member and the cover ring 1121 made of a dielectric. A region 340 of the third layer 333, which is an example of the fourth electrode, is arranged in the electrostatic chuck 1111 corresponding to the edge ring 1120, and a region 341 corresponding to the cover ring 1121 is arranged in the electrostatic chuck 1111. Not placed.

環状領域111bでは、第3層333の領域340がバイアス電極として機能する。つまり、第2実施形態では、中央領域111aのバイアス電極の一部と、環状領域111bのバイアス電極とが一体化されている。また、環状領域111bでは、供給層350が、第1実施形態の静電電極1111dの代わりに、エッジリング1120を吸着する作用も有する。ヒータ電極357は、ビア358を介して端子359に接続される。ヒータ電極357は、温調モジュールの一例であり、エッジリング1120をターゲット温度に調節するように構成される。 In the annular region 111b, the region 340 of the third layer 333 functions as a bias electrode. That is, in the second embodiment, part of the bias electrode in the central region 111a and the bias electrode in the annular region 111b are integrated. In addition, in the annular region 111b, the supply layer 350 also has the effect of attracting the edge ring 1120 instead of the electrostatic electrode 1111d of the first embodiment. Heater electrode 357 is connected to terminal 359 through via 358 . Heater electrode 357 is an example of a temperature regulation module and is configured to regulate edge ring 1120 to a target temperature.

次に、図15から図19を用いて、静電チャック1111の平面視における、静電電極1111b、第1層331、第2層332、第3層333、及び、供給層350の各断面について説明する。なお、図15から図19では、断面を表す網掛けについて、ビア等の構造を見やすくするために、一部を除いて省略している。図15は、平面視における静電電極の一例を示す断面図である。図15に示すように、静電電極1111bは、中央領域111aに対応する円盤状に形成されている。静電電極1111bは、例えば、10μm~20μmの厚さを有する。静電電極1111bには、例えば、16個のビア351が円周351a上に等間隔に配置される。静電電極1111bは、各ビア351を介して、供給層350と電気的に接続される。また、中央領域111aの上面から静電電極1111bまでの距離(セラミック部材1111aの厚さ)は、例えば、0.35mmとすることができる。 Next, with reference to FIGS. 15 to 19, respective cross sections of the electrostatic electrode 1111b, the first layer 331, the second layer 332, the third layer 333, and the supply layer 350 in plan view of the electrostatic chuck 1111 are described. explain. In FIGS. 15 to 19, hatching representing the cross section is omitted except for a part, in order to make the structure of the via and the like easier to see. FIG. 15 is a cross-sectional view showing an example of an electrostatic electrode in plan view. As shown in FIG. 15, the electrostatic electrode 1111b is formed in a disc shape corresponding to the central region 111a. The electrostatic electrode 1111b has a thickness of, for example, 10 μm to 20 μm. In the electrostatic electrode 1111b, for example, 16 vias 351 are arranged at equal intervals on the circumference 351a. Electrostatic electrode 1111b is electrically connected to supply layer 350 through each via 351 . Also, the distance from the upper surface of the central region 111a to the electrostatic electrode 1111b (thickness of the ceramic member 1111a) can be set to 0.35 mm, for example.

図16は、平面視におけるバイアス電極の第1層の一例を示す断面図である。図16に示すように、第1層331は、中央領域111aに対応する円盤状に形成されている。第1層331は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域331aは、各ビア351と第1層331とが電気的に接続しないように、第1層331が設けられていない。つまり、領域331aは、セラミック部材1111aによって各ビア351と第1層331とが絶縁されている。また、静電電極1111bから第1層331までの距離(セラミック部材1111aの厚さ)は、例えば、0.35mmとすることができる。すなわち、中央領域111aの上面から第1層331までの距離は、例えば、約0.7mmとすることができる。当該距離は、第1層331から基台1110の上面までの距離(例えば、約5mm)より短い距離となる。 FIG. 16 is a cross-sectional view showing an example of the first layer of the bias electrode in plan view. As shown in FIG. 16, the first layer 331 is formed in a disk shape corresponding to the central region 111a. The first layer 331 has a thickness of, for example, 10 μm to 20 μm. The first layer 331 is not provided in each region 331a through which each via 351 penetrates so that each via 351 and the first layer 331 are not electrically connected. That is, in the region 331a, each via 351 and the first layer 331 are insulated by the ceramic member 1111a. Also, the distance from the electrostatic electrode 1111b to the first layer 331 (the thickness of the ceramic member 1111a) can be set to 0.35 mm, for example. That is, the distance from the upper surface of the central region 111a to the first layer 331 can be set to approximately 0.7 mm, for example. This distance is shorter than the distance (for example, about 5 mm) from the first layer 331 to the top surface of the base 1110 .

図17は、平面視におけるバイアス電極の第2層の一例を示す断面図である。図17に示すように、第2層332は、中央領域111aに対応する円盤状に形成されている。第2層332は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域332aは、各ビア351と第2層332とが電気的に接続しないように、第2層332が設けられていない。つまり、領域332aは、セラミック部材1111aによってビア351と第2層332とが絶縁されている。第2層332には、ビア334が、例えば、それぞれ同心円である、円周334a~334c上に各16個、円周334d上に8個、それぞれ等間隔に配置され、第2層332の中心に1個配置される。第2層332は、各ビア334を介して、第1層331と電気的に接続される。 FIG. 17 is a cross-sectional view showing an example of the second layer of the bias electrode in plan view. As shown in FIG. 17, the second layer 332 is formed in a disk shape corresponding to the central region 111a. The second layer 332 has a thickness of, for example, 10 μm to 20 μm. The second layer 332 is not provided in each region 332a through which each via 351 penetrates so that each via 351 and the second layer 332 are not electrically connected. That is, in the region 332a, the via 351 and the second layer 332 are insulated by the ceramic member 1111a. In the second layer 332, vias 334, for example, 16 on each of concentric circles 334a to 334c and 8 on a circumference 334d, are arranged at equal intervals. 1 is placed in The second layer 332 is electrically connected to the first layer 331 through each via 334 .

図18は、平面視におけるバイアス電極の第3層の一例を示す断面図である。図18に示すように、第3層333は、中央領域111aと、環状領域111bのうちエッジリング1120が載置される領域(図14中の領域340に対応)とに対応する円盤状に形成されている。なお、環状領域111bのうちカバーリング1121が載置される領域(図14中の領域341に対応)には、第3層333が形成されていない。また、第3層333は、半径方向の略中央において、リング状の領域342にて、内周側と外周側とに分かれている。図18では、最外周のカバーリング1121が載置される領域341に対応する部分と、領域342とに、第3層333と区別しやすいように網掛けを入れている。なお、第3層333の内周側と外周側とは、各ビア335及び第2層332を介して、電気的に接続されている。第3層333は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域333aは、各ビア351と第3層333とが電気的に接続しないように、第3層333が設けられていない。つまり、領域333aは、セラミック部材1111aによって各ビア351と第3層333とが絶縁されている。第3層333には、ビア335が、例えば、それぞれ同心円である、円周335a~335c上に各16個、円周335d上に8個、それぞれ等間隔に配置され、第3層333の中心に1個配置される。つまり、各ビア335は、各ビア334と同じ位置に設けられていてもよい。なお、各ビア335は、各ビア334と異なる位置、及び、異なる個数であってもよい。また、第3層333には、端子337と電気的に接続するためのビア336が、例えば、内周側に3個、外周側に3個、それぞれ配置される。すなわち、端子337は、複数個設けられてもよい。 FIG. 18 is a cross-sectional view showing an example of the third layer of the bias electrode in plan view. As shown in FIG. 18, the third layer 333 is formed in a disk shape corresponding to the central region 111a and the region of the annular region 111b where the edge ring 1120 is placed (corresponding to the region 340 in FIG. 14). It is Note that the third layer 333 is not formed in a region of the annular region 111b where the cover ring 1121 is placed (corresponding to region 341 in FIG. 14). Further, the third layer 333 is divided into an inner peripheral side and an outer peripheral side by a ring-shaped region 342 at substantially the center in the radial direction. In FIG. 18 , a portion corresponding to a region 341 on which the outermost cover ring 1121 is placed and a region 342 are hatched so as to be easily distinguished from the third layer 333 . The inner peripheral side and the outer peripheral side of the third layer 333 are electrically connected via each via 335 and the second layer 332 . The third layer 333 has a thickness of, for example, 10 μm to 20 μm. Each region 333a through which each via 351 penetrates is not provided with the third layer 333 so that each via 351 and the third layer 333 are not electrically connected. That is, in the region 333a, each via 351 and the third layer 333 are insulated by the ceramic member 1111a. In the third layer 333, vias 335, for example, 16 on each of the circumferences 335a to 335c and 8 on the circumference 335d, which are concentric circles, are arranged at regular intervals. 1 is placed in That is, each via 335 may be provided at the same position as each via 334 . Note that each via 335 may be located at a different position and in a different number from each via 334 . Also, in the third layer 333, vias 336 for electrically connecting to terminals 337 are arranged, for example, three on the inner peripheral side and three on the outer peripheral side. That is, a plurality of terminals 337 may be provided.

図19は、平面視における静電電極への供給層の一例を示す断面図である。図19に示すように、供給層350は、中央領域111aと環状領域111bとの境界付近から、環状領域111bのうちエッジリング1120が載置される領域の一部まで、リング状に形成されている。供給層350は、例えば、10μm~20μmの厚さを有する。供給層350には、各ビア351が円周351b上に配置される。つまり、供給層350は、各ビア351を介して静電電極1111bと電気的に接続される。また、供給層350は、例えば、外周側に1箇所設けた凸部352aにビア352を設け、ビア352を介して、端子353に電気的に接続される。 FIG. 19 is a cross-sectional view showing an example of a supply layer to an electrostatic electrode in plan view. As shown in FIG. 19, the supply layer 350 is formed in a ring shape from the vicinity of the boundary between the central region 111a and the annular region 111b to a portion of the annular region 111b where the edge ring 1120 is placed. there is The feed layer 350 has a thickness of, for example, 10 μm to 20 μm. In the feed layer 350, each via 351 is arranged on a circumference 351b. That is, the supply layer 350 is electrically connected to the electrostatic electrode 1111b through each via 351. FIG. In addition, the supply layer 350 is electrically connected to a terminal 353 via a via 352 provided in, for example, a protrusion 352a provided at one location on the outer peripheral side.

続いて、図20を用いて中央領域111aと環状領域111bとの境界付近のシース電位について説明する。図20は、第2実施形態におけるリングアセンブリ近傍のシース電位の一例を示す図である。なお、図20では、プラズマシースの特定の電位をシース電位343として表している。図20に示すように、中央領域111aでは、端子337から、ビア336、第3層333、ビア335、第2層332及びビア334を介して、第1層331にバイアスRF信号が供給されてバイアス電極として作用する。環状領域111bのうちエッジリング1120が載置される領域では、端子337からビア336を介して、領域340を含む第3層333にバイアスRF信号が供給され、領域340がバイアス電極として作用する。このとき、第1層331から基板Wを経由する経路のインピーダンスと、領域340からエッジリング1120を経由する経路のインピーダンスとが近い値となるので、シース電位343の高さが基板W上とエッジリング1120上とでほぼ揃うことになる。つまり、環状領域111bのうちエッジリング1120が載置される領域では、第3層333の領域340が存在するので、エッジリング1120上のシース電位343が基板W上とほぼ同一となる。このため、第2実施形態の静電チャック1111では、基板Wの端部においても、イオンが垂直に入射するので、基板Wに形成されるホールのチルティングを抑制することができる。一方、環状領域111bのうちカバーリング1121が載置される領域は、第3層333が存在しない領域341となるので、カバーリング1121上のシース電位343が低下する。これにより、カバーリング1121へのダメージや消耗を抑制することができる。また、領域340の存在により、エッジリング1120の厚さによるシース電位343への影響を軽減できるので、エッジリング1120を厚くすることができ、エッジリング1120の寿命を延長することができる。 Next, the sheath potential near the boundary between the central region 111a and the annular region 111b will be described with reference to FIG. FIG. 20 is a diagram showing an example of the sheath potential near the ring assembly in the second embodiment. Note that in FIG. 20, a specific potential of the plasma sheath is represented as a sheath potential 343. As shown in FIG. As shown in FIG. 20, in the central region 111a, a bias RF signal is supplied from the terminal 337 to the first layer 331 through the via 336, the third layer 333, the via 335, the second layer 332, and the via 334. Acts as a bias electrode. In the region of the annular region 111b where the edge ring 1120 is placed, a bias RF signal is supplied from the terminal 337 through the via 336 to the third layer 333 including the region 340, and the region 340 acts as a bias electrode. At this time, since the impedance of the path from the first layer 331 through the substrate W and the impedance of the path from the region 340 through the edge ring 1120 are close to each other, the height of the sheath potential 343 is above the substrate W and at the edge. It is almost aligned with the ring 1120 . That is, since the region 340 of the third layer 333 exists in the region where the edge ring 1120 is placed in the annular region 111b, the sheath potential 343 on the edge ring 1120 is substantially the same as that on the substrate W. Therefore, in the electrostatic chuck 1111 of the second embodiment, the ions are vertically incident even at the edge of the substrate W, so that the tilting of the holes formed in the substrate W can be suppressed. On the other hand, the region of the annular region 111b on which the covering 1121 is placed is the region 341 where the third layer 333 does not exist, so the sheath potential 343 on the covering 1121 is lowered. As a result, damage and consumption of the cover ring 1121 can be suppressed. In addition, the existence of the region 340 can reduce the influence of the thickness of the edge ring 1120 on the sheath potential 343, so that the edge ring 1120 can be thickened and the life of the edge ring 1120 can be extended.

[実験結果]
次に、図21を用いて、第2実施形態における実験結果について説明する。図21は、第2実施形態における実験結果の一例を示す図である。図21では、基板Wの直径方向のエッチングレートのグラフとして、第2実施形態の静電チャック1111を用いた実施例のグラフ360と、基台1110hにバイアスRF信号を供給した参考例のグラフ361とを示す。なお、処理条件は、実施例及び参考例とも、プラズマ処理チャンバ10内の圧力を20mTorr(2.67Pa)とし、27MHzのソースRF信号を500W、400kHzのバイアスRF信号を1600W供給した場合としている。実施例のエッチングレートは、グラフ360に示すように、±3.5%であった。また、実施例の基板Wの電位(Vpp)は、2424Vであった。一方、参考例のエッチングレートは、グラフ361に示すように、±2.5%であった。また、参考例の基板Wの電位(Vpp)は、3337Vであった。つまり、実施例では、参考例と比較してエッチングレートが約5%向上し、基板Wの電位(Vpp)が約28%低下している。
[Experimental result]
Next, experimental results in the second embodiment will be described with reference to FIG. FIG. 21 is a diagram showing an example of experimental results in the second embodiment. In FIG. 21, as graphs of the etching rate in the diameter direction of the substrate W, a graph 360 of an example using the electrostatic chuck 1111 of the second embodiment and a graph 361 of a reference example in which a bias RF signal is supplied to the base 1110h are shown. and The processing conditions for both the embodiment and the reference example are the pressure in the plasma processing chamber 10 of 20 mTorr (2.67 Pa), a 27 MHz source RF signal of 500 W, and a 400 kHz bias RF signal of 1600 W. The example etch rate was ±3.5%, as shown in graph 360 . Also, the potential (Vpp) of the substrate W in the example was 2424V. On the other hand, the etching rate of the reference example was ±2.5% as shown in graph 361 . Also, the potential (Vpp) of the substrate W of the reference example was 3337V. That is, in the example, the etching rate is improved by about 5% and the potential (Vpp) of the substrate W is lowered by about 28% as compared with the reference example.

さらに、グラフ360とグラフ361とを比較すると、基板Wの端部近傍の領域362,363において、グラフ360は滑らかに上昇しているのに対し、グラフ361は落ち込むように低下している。これらは、実施例では、基板Wの端部においてシース電位が低下せず、チルティングが発生していないのに対し、参考例では、基板Wの端部においてシース電位が低下しており、チルティングが発生していると考えられる。このように、第2実施形態では、バイアス電極として機能する第1層331、及び、第3層333の領域340と、基板W及びエッジリング1120との距離が短いので、各経路のインピーダンスを下げることができる。このため、バイアスRF信号として、電流を多く流せるので電圧を下げることができ、静電チャック1111の各部(例えば、載置された基板Wの裏面、リフトピンの孔やヘリウム供給孔等。)における異常放電を抑制することができる。また、実施例では、参考例と同じ電力のバイアスRF信号がRF電源31から供給された場合、参考例よりもエッチングレートを向上させることができる。すなわち、第2実施形態では、異常放電なくハイパワー領域まで使用することができ、RF効率を向上させることでエッチングレートを向上させることができる。 Furthermore, comparing the graph 360 and the graph 361, in the regions 362 and 363 near the edge of the substrate W, the graph 360 rises smoothly, while the graph 361 falls like falling. In the example, the sheath potential did not drop at the edge of the substrate W and tilting did not occur. ting is considered to be occurring. Thus, in the second embodiment, since the distance between the first layer 331 and the region 340 of the third layer 333 functioning as bias electrodes and the substrate W and the edge ring 1120 is short, the impedance of each path is lowered. be able to. Therefore, since a large amount of current can flow as a bias RF signal, the voltage can be lowered, and abnormalities in various parts of the electrostatic chuck 1111 (for example, the rear surface of the mounted substrate W, lift pin holes, helium supply holes, etc.) can be detected. Discharge can be suppressed. Moreover, in the embodiment, when the bias RF signal having the same power as that of the reference example is supplied from the RF power supply 31, the etching rate can be improved more than the reference example. That is, in the second embodiment, it is possible to use up to a high power range without abnormal discharge, and it is possible to improve the etching rate by improving the RF efficiency.

以上、各実施形態によれば、基板支持部11は、処理容器(プラズマ処理チャンバ10)内に配置される基板支持部11であって、基板Wを支持する第1の支持面(中央領域111a)を備えるとともに、第1の支持面側から順に第1の電極(静電電極1111b)と第2の電極(バイアス電極33,330)とを内部に備え、誘電体で形成される静電チャック1111と、静電チャック1111を支持する基台1110と、を有し、第2の電極は、第1の支持面までの距離が、基台までの距離以下の位置に配置され、第1の電極には、基板Wを吸着するための電圧が印加され、第2の電極には、バイアス電力が供給される。その結果、バイアス電力の低周波側の効率を向上させることができる。 As described above, according to each embodiment, the substrate support part 11 is the substrate support part 11 arranged in the processing container (plasma processing chamber 10), and the first support surface (central region 111a) for supporting the substrate W is provided. ), and a first electrode (electrostatic electrode 1111b) and a second electrode (bias electrodes 33, 330) are provided inside in order from the first support surface side, and the electrostatic chuck is formed of a dielectric material. 1111, and a base 1110 that supports the electrostatic chuck 1111. The second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base. A voltage for attracting the substrate W is applied to the electrode, and bias power is supplied to the second electrode. As a result, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、基台1110は、導電性部材で形成される。その結果、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the base 1110 is formed of a conductive member. As a result, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、第2の電極は、第1の支持面までの距離が、基台1110までの距離よりも短い位置に配置される。その結果、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the base 1110 . As a result, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、静電チャック1111は、さらにヒータ電極1111cを内部に備え、第2の電極は、第1の電極とヒータ電極1111cとの間に配置される。その結果、ヒータ電極1111cとバイアス電極33,330とをほぼ同じ電位とすることができる。 Further, according to each embodiment, the electrostatic chuck 1111 further includes a heater electrode 1111c inside, and the second electrode is arranged between the first electrode and the heater electrode 1111c. As a result, the heater electrode 1111c and the bias electrodes 33, 330 can be set at substantially the same potential.

また、第1実施形態によれば、静電チャック1111は、第1の支持面を囲むように設けられ、エッジリング(リングアセンブリ112)を支持する第2の支持面(環状領域111b)を備えるとともに、第2の支持面側から順に第3の電極(静電電極1111d)と第4の電極(バイアス電極34)とを内部に備え、第4の電極は、第2の支持面までの距離が、基台1110までの距離以下の位置に配置され、第3の電極には、エッジリングを吸着するための電圧が印加され、第4の電極には、バイアス電力が供給される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。 Further, according to the first embodiment, the electrostatic chuck 1111 includes a second support surface (annular region 111b) that surrounds the first support surface and supports the edge ring (ring assembly 112). In addition, a third electrode (electrostatic electrode 1111d) and a fourth electrode (bias electrode 34) are provided inside in order from the second support surface side, and the fourth electrode is a distance from the second support surface. is arranged at a position below the distance to the base 1110, a voltage for attracting the edge ring is applied to the third electrode, and a bias power is supplied to the fourth electrode. As a result, even in the annular region 111b, the efficiency of the bias power on the low frequency side can be improved.

また、第1実施形態によれば、第3の電極は、第1の電極と一体である。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。 Also, according to the first embodiment, the third electrode is integrated with the first electrode. As a result, even in the annular region 111b, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、静電チャック1111は、第1の支持面を囲むように設けられ、エッジリング(リングアセンブリ112)を支持する第2の支持面(環状領域111b)を備えるとともに、第2の支持面の内部に第4の電極(バイアス電極34,領域340)を備え、第4の電極は、第2の支持面までの距離が、基台1110までの距離以下の位置に配置され、第4の電極には、バイアス電力が供給される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。 Further, according to each embodiment, the electrostatic chuck 1111 includes a second support surface (annular region 111b) that surrounds the first support surface and supports the edge ring (ring assembly 112). , a fourth electrode (bias electrode 34, region 340) is provided inside the second support surface, and the fourth electrode is positioned at a distance to the second support surface that is less than or equal to the distance to the base 1110. bias power is supplied to the fourth electrode. As a result, even in the annular region 111b, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、第4の電極は、第2の支持面までの距離が、基台1110までの距離よりも短い位置に配置される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the base 1110 . As a result, even in the annular region 111b, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、第4の電極は、第2の電極と一体である。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the fourth electrode is integral with the second electrode. As a result, even in the annular region 111b, the efficiency of the bias power on the low frequency side can be improved.

また、変形例7によれば、基台1110は、誘電体で形成され、静電チャック1111との間に導電性の接着層1112を有する。その結果、基台1110が誘電体であっても、バイアス電力の低周波側の効率を向上させることができる。 Further, according to the seventh modification, the base 1110 is made of a dielectric material and has a conductive adhesive layer 1112 between itself and the electrostatic chuck 1111 . As a result, even if the base 1110 is a dielectric, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態によれば、第2の電極には、さらにプラズマ生成用のソース電力が供給される。その結果、基板Wの下部からソース電力を供給する場合であっても、バイアス電力の低周波側の効率を向上させることができる。 Further, according to each embodiment, the second electrode is further supplied with source power for plasma generation. As a result, even when the source power is supplied from the bottom of the substrate W, the efficiency of the bias power on the low frequency side can be improved.

また、各実施形態及び変形例1,7によれば、第2の電極は、基台1110又は導電性の接着層1112と電気的に接続されない。その結果、バイアス電力の低周波側の効率を向上させることができる。 Further, according to each of the embodiments and Modifications 1 and 7, the second electrode is not electrically connected to the base 1110 or the conductive adhesive layer 1112 . As a result, the efficiency of the bias power on the low frequency side can be improved.

また、変形例2~7によれば、第2の電極は、基台1110又は導電性の接着層1112と電気的に接続され、バイアス電力は、基台1110又は導電性の接着層1112に供給される。その結果、基台1110内部の各種の孔における放電を抑制することができる。 Further, according to modifications 2 to 7, the second electrode is electrically connected to the base 1110 or the conductive adhesive layer 1112, and the bias power is supplied to the base 1110 or the conductive adhesive layer 1112. be done. As a result, discharge in various holes inside the base 1110 can be suppressed.

また、各実施形態及び変形例1~6によれば、第2の電極は、導電性ペースト、焼結銀、ろう材、はんだ、ソケット、板バネ、又は、給電線のカシメを用いて、基台1110又は導電性の接着層1112と電気的に接続される。その結果、基台1110又は導電性の接着層1112と、バイアス電極33,34,330とを同電位とすることができる。 Further, according to each of the embodiments and Modifications 1 to 6, the second electrode is formed by using a conductive paste, sintered silver, brazing material, solder, a socket, a leaf spring, or crimping of a power supply line. It is electrically connected to the base 1110 or the conductive adhesive layer 1112 . As a result, the base 1110 or the conductive adhesive layer 1112 and the bias electrodes 33, 34, 330 can be at the same potential.

また、各実施形態によれば、バイアス電力は、交流又は直流パルスである。その結果、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the bias power is an AC or DC pulse. As a result, the efficiency of the bias power on the low frequency side can be improved.

また、第2実施形態によれば、第2の電極(バイアス電極330)は、第1の層(第1層331)と、第2の層(第2層332)とを備え、第1の層と第2の層との間には、誘電体が配置され、第1の層と第2の層との間が複数のビア334で接続される。その結果、異常放電を抑制できるとともに、面内均一性及びエッチングレートを向上させることができる。 Further, according to the second embodiment, the second electrode (bias electrode 330) includes a first layer (first layer 331) and a second layer (second layer 332). A dielectric is disposed between the layer and the second layer, and a plurality of vias 334 connect between the first layer and the second layer. As a result, abnormal discharge can be suppressed, and in-plane uniformity and etching rate can be improved.

また、第2実施形態によれば、第2の支持面は、導電性部材または半導体で形成されるエッジリング1120と、誘電体で形成されるカバーリング1121とを支持する。第4の電極は、エッジリング1120に対応する静電チャック1111内に配置され、カバーリング1121に対応する静電チャック1111内には配置されない。その結果、基板Wの端部に形成されるホールのチルティングを抑制することができる。また、カバーリング1121上のシース電位343が低下するので、カバーリング1121へのダメージや消耗を抑制することができる。 Also according to the second embodiment, the second support surface supports an edge ring 1120 made of a conductive material or a semiconductor and a cover ring 1121 made of a dielectric. A fourth electrode is located within the electrostatic chuck 1111 corresponding to the edge ring 1120 and not located within the electrostatic chuck 1111 corresponding to the cover ring 1121 . As a result, the tilting of the hole formed at the edge of the substrate W can be suppressed. In addition, since the sheath potential 343 on the cover ring 1121 is lowered, damage and consumption of the cover ring 1121 can be suppressed.

今回開示された各実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。上記の各実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形体で省略、置換、変更されてもよい。 Each embodiment disclosed this time should be considered as an illustration and not restrictive in all respects. Each of the embodiments described above may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.

また、上記した各実施形態では、バイアス電力として第2のRF生成部31bからバイアスRF信号を供給する場合について説明したが、これに限定されない。例えば、バイアス電力としてバイアスDC生成部32aからバイアスDC信号を供給してもよい。 Further, in each of the above-described embodiments, the case where the bias RF signal is supplied from the second RF generator 31b as the bias power has been described, but the present invention is not limited to this. For example, a bias DC signal may be supplied from the bias DC generator 32a as the bias power.

また、上記した各実施形態では、プラズマ源として誘導結合型プラズマを用いて基板Wに対してエッチング等の処理を行うプラズマ処理装置1を例に説明したが、開示の技術はこれに限られない。プラズマを用いて基板Wに対して処理を行う装置であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマ等、任意のプラズマ源を用いることができる。 Further, in each of the above-described embodiments, the plasma processing apparatus 1 that performs processing such as etching on the substrate W using inductively coupled plasma as a plasma source has been described as an example, but the technology disclosed is not limited to this. . The plasma source is not limited to inductively coupled plasma, and any plasma source such as capacitively coupled plasma, microwave plasma, magnetron plasma, etc. can be used as long as it is an apparatus that processes a substrate W using plasma. .

なお、本開示は以下のような構成も取ることができる。
(1)
処理容器内に配置される基板支持部であって、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
基板支持部。
(2)
前記基台は、導電性部材で形成される、
前記(1)に記載の基板支持部。
(3)
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
前記(1)又は(2)に記載の基板支持部。
(4)
前記静電チャックは、さらにヒータ電極を内部に備え、
前記第2の電極は、前記第1の電極と前記ヒータ電極との間に配置される、
前記(1)~(3)のいずれか1つに記載の基板支持部。
(5)
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面側から順に第3の電極と第4の電極とを内部に備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第3の電極には、前記エッジリングを吸着するための電圧が印加され、
前記第4の電極には、バイアス電力が供給される、
前記(1)~(4)のいずれか1つに記載の基板支持部。
(6)
前記第3の電極は、前記第1の電極と一体である、
前記(5)に記載の基板支持部。
(7)
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面の内部に第4の電極を備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第4の電極には、バイアス電力が供給される、
前記(1)~(4)のいずれか1つに記載の基板支持部。
(8)
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
前記(5)~(7)のいずれか1つに記載の基板支持部。
(9)
前記第4の電極は、前記第2の電極と一体である、
前記(5)~(8)のいずれか1つに記載の基板支持部。
(10)
前記基台は、誘電体で形成され、前記静電チャックとの間に導電性の接着層を有する、
前記(1)に記載の基板支持部。
(11)
前記第2の電極には、さらにプラズマ生成用のソース電力が供給される、
前記(1)~(10)のいずれか1つに記載の基板支持部。
(12)
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続されない、
前記(1)~(11)のいずれか1つに記載の基板支持部。
(13)
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続され、
前記バイアス電力は、前記基台又は前記導電性の接着層に供給される、
前記(1)~(11)のいずれか1つに記載の基板支持部。
(14)
前記第2の電極は、導電性ペースト、焼結銀、ろう材、はんだ、ソケット、板バネ、又は、給電線のカシメを用いて、前記基台又は前記導電性の接着層と電気的に接続される、
前記(13)に記載の基板支持部。
(15)
前記バイアス電力は、交流又は直流パルスである、
前記(1)~(14)のいずれか1つに記載の基板支持部。
(16)
前記第2の電極は、第1の層と、第2の層とを備え、前記第1の層と前記第2の層との間には、前記誘電体が配置され、前記第1の層と前記第2の層との間が複数のビアで接続される、
前記(1)~(15)のいずれか1つに記載の基板支持部。
(17)
前記第2の支持面は、導電性部材または半導体で形成される前記エッジリングと、誘電体で形成されるカバーリングとを支持し、
前記第4の電極は、前記エッジリングに対応する前記静電チャック内に配置され、前記カバーリングに対応する前記静電チャック内には配置されない、
前記(5)~(9)のいずれか1つに記載の基板支持部。
(18)
処理容器と、
前記処理容器内に配置される基板支持部とを含み、
前記基板支持部は、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
プラズマ処理装置。
Note that the present disclosure can also take the following configuration.
(1)
A substrate support disposed within the processing container,
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
substrate support.
(2)
The base is formed of a conductive member,
The substrate support portion according to (1) above.
(3)
The second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the base,
The substrate support part according to (1) or (2) above.
(4)
The electrostatic chuck further includes a heater electrode inside,
the second electrode is positioned between the first electrode and the heater electrode;
The substrate support portion according to any one of (1) to (3) above.
(5)
The electrostatic chuck is provided so as to surround the first support surface and includes a second support surface for supporting the edge ring, and a third electrode and a fourth electrode in order from the second support surface side. and electrodes are provided inside,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
A voltage is applied to the third electrode to attract the edge ring,
bias power is supplied to the fourth electrode;
The substrate supporting portion according to any one of (1) to (4) above.
(6)
wherein the third electrode is integral with the first electrode;
The substrate supporting portion according to (5) above.
(7)
The electrostatic chuck includes a second support surface that surrounds the first support surface and supports an edge ring, and a fourth electrode inside the second support surface,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
bias power is supplied to the fourth electrode;
The substrate supporting portion according to any one of (1) to (4) above.
(8)
The fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the base,
The substrate supporting portion according to any one of (5) to (7) above.
(9)
the fourth electrode is integral with the second electrode;
The substrate support portion according to any one of (5) to (8) above.
(10)
The base is made of a dielectric material and has a conductive adhesive layer between itself and the electrostatic chuck.
The substrate support portion according to (1) above.
(11)
The second electrode is further supplied with source power for plasma generation,
The substrate support portion according to any one of (1) to (10) above.
(12)
wherein the second electrode is not electrically connected to the base or the conductive adhesive layer;
The substrate supporting portion according to any one of (1) to (11) above.
(13)
the second electrode is electrically connected to the base or the conductive adhesive layer;
the bias power is supplied to the base or the conductive adhesive layer;
The substrate supporting portion according to any one of (1) to (11) above.
(14)
The second electrode is electrically connected to the base or the conductive adhesive layer using conductive paste, sintered silver, brazing material, solder, socket, leaf spring, or crimping of a power supply line. to be
The substrate support portion according to (13) above.
(15)
wherein the bias power is an AC or DC pulse;
The substrate support portion according to any one of (1) to (14) above.
(16)
The second electrode comprises a first layer and a second layer, the dielectric disposed between the first layer and the second layer, the first layer and the second layer are connected by a plurality of vias,
The substrate supporting portion according to any one of (1) to (15) above.
(17)
the second support surface supports the edge ring formed of a conductive material or semiconductor and the cover ring formed of a dielectric;
the fourth electrode is positioned within the electrostatic chuck corresponding to the edge ring and not positioned within the electrostatic chuck corresponding to the cover ring;
The substrate support portion according to any one of (5) to (9) above.
(18)
a processing vessel;
a substrate support disposed within the processing vessel;
The substrate supporting portion is
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
The second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base,
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
Plasma processing equipment.

1 プラズマ処理装置
10 プラズマ処理チャンバ
11 基板支持部
31a 第1のRF生成部
31b 第2のRF生成部
33,34,330 バイアス電極
33a,337 端子
80 貫通孔
80a,80b 穴
80c カシメ部
82,82a ソケット端子
83,87c 給電線
84,87b 接合端子
86,86a,87 接着剤
87a 板ばね
111 本体部
111a 中央領域
111b 環状領域
112 リングアセンブリ
331 第1層
332 第2層
333 第3層
334~336 ビア
350 供給層
1110 基台
1111 静電チャック
1111a セラミック部材
1111b,1111d 静電電極
1111c ヒータ電極
1112 接着層
1120 エッジリング
1121 カバーリング
W 基板
Reference Signs List 1 plasma processing apparatus 10 plasma processing chamber 11 substrate supporting portion 31a first RF generating portion 31b second RF generating portion 33, 34, 330 bias electrode 33a, 337 terminal 80 through hole 80a, 80b hole 80c caulking portion 82, 82a Socket terminals 83, 87c Feed lines 84, 87b Joint terminals 86, 86a, 87 Adhesive 87a Leaf spring 111 Main body 111a Central region 111b Annular region 112 Ring assembly 331 First layer 332 Second layer 333 Third layer 334-336 Via 350 supply layer 1110 base 1111 electrostatic chuck 1111a ceramic member 1111b, 1111d electrostatic electrode 1111c heater electrode 1112 adhesion layer 1120 edge ring 1121 cover ring W substrate

Claims (18)

処理容器内に配置される基板支持部であって、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
基板支持部。
A substrate support disposed within the processing container,
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
substrate support.
前記基台は、導電性部材で形成される、
請求項1に記載の基板支持部。
The base is formed of a conductive member,
The substrate support according to claim 1.
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
請求項1又は2に記載の基板支持部。
The second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the base,
The substrate support part according to claim 1 or 2.
前記静電チャックは、さらにヒータ電極を内部に備え、
前記第2の電極は、前記第1の電極と前記ヒータ電極との間に配置される、
請求項1又は2に記載の基板支持部。
The electrostatic chuck further includes a heater electrode inside,
the second electrode is positioned between the first electrode and the heater electrode;
The substrate support part according to claim 1 or 2.
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面側から順に第3の電極と第4の電極とを内部に備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第3の電極には、前記エッジリングを吸着するための電圧が印加され、
前記第4の電極には、バイアス電力が供給される、
請求項1又は2に記載の基板支持部。
The electrostatic chuck is provided so as to surround the first support surface and includes a second support surface for supporting the edge ring, and a third electrode and a fourth electrode in order from the second support surface side. and electrodes are provided inside,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
A voltage is applied to the third electrode to attract the edge ring,
bias power is supplied to the fourth electrode;
The substrate support part according to claim 1 or 2.
前記第3の電極は、前記第1の電極と一体である、
請求項5に記載の基板支持部。
wherein the third electrode is integral with the first electrode;
A substrate support according to claim 5.
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面の内部に第4の電極を備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第4の電極には、バイアス電力が供給される、
請求項1又は2に記載の基板支持部。
The electrostatic chuck includes a second support surface that surrounds the first support surface and supports an edge ring, and a fourth electrode inside the second support surface,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
bias power is supplied to the fourth electrode;
The substrate support part according to claim 1 or 2.
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
請求項5に記載の基板支持部。
The fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the base,
A substrate support according to claim 5.
前記第4の電極は、前記第2の電極と一体である、
請求項5に記載の基板支持部。
the fourth electrode is integral with the second electrode;
A substrate support according to claim 5.
前記基台は、誘電体で形成され、前記静電チャックとの間に導電性の接着層を有する、
請求項1に記載の基板支持部。
The base is made of a dielectric material and has a conductive adhesive layer between itself and the electrostatic chuck.
The substrate support according to claim 1.
前記第2の電極には、さらにプラズマ生成用のソース電力が供給される、
請求項1又は10に記載の基板支持部。
The second electrode is further supplied with source power for plasma generation,
A substrate support according to claim 1 or 10.
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続されない、
請求項10に記載の基板支持部。
wherein the second electrode is not electrically connected to the base or the conductive adhesive layer;
A substrate support according to claim 10.
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続され、
前記バイアス電力は、前記基台又は前記導電性の接着層に供給される、
請求項10に記載の基板支持部。
the second electrode is electrically connected to the base or the conductive adhesive layer;
the bias power is supplied to the base or the conductive adhesive layer;
A substrate support according to claim 10.
前記第2の電極は、導電性ペースト、焼結銀、ろう材、はんだ、ソケット、板バネ、又は、給電線のカシメを用いて、前記基台又は前記導電性の接着層と電気的に接続される、
請求項13に記載の基板支持部。
The second electrode is electrically connected to the base or the conductive adhesive layer using conductive paste, sintered silver, brazing material, solder, socket, leaf spring, or crimping of a power supply line. to be
14. A substrate support according to claim 13.
前記バイアス電力は、交流又は直流パルスである、
請求項1又は2に記載の基板支持部。
wherein the bias power is an AC or DC pulse;
The substrate support part according to claim 1 or 2.
前記第2の電極は、第1の層と、第2の層とを備え、前記第1の層と前記第2の層との間には、前記誘電体が配置され、前記第1の層と前記第2の層との間が複数のビアで接続される、
請求項1又は2に記載の基板支持部。
The second electrode comprises a first layer and a second layer, the dielectric disposed between the first layer and the second layer, the first layer and the second layer are connected by a plurality of vias,
The substrate support part according to claim 1 or 2.
前記第2の支持面は、導電性部材または半導体で形成される前記エッジリングと、誘電体で形成されるカバーリングとを支持し、
前記第4の電極は、前記エッジリングに対応する前記静電チャック内に配置され、前記カバーリングに対応する前記静電チャック内には配置されない、
請求項7に記載の基板支持部。
the second support surface supports the edge ring formed of a conductive material or semiconductor and the cover ring formed of a dielectric;
the fourth electrode is positioned within the electrostatic chuck corresponding to the edge ring and not positioned within the electrostatic chuck corresponding to the cover ring;
A substrate support according to claim 7.
処理容器と、
前記処理容器内に配置される基板支持部とを含み、
前記基板支持部は、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
プラズマ処理装置。
a processing vessel;
a substrate support disposed within the processing vessel;
The substrate support part
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
Plasma processing equipment.
JP2023008538A 2022-02-01 2023-01-24 Substrate support and plasma processing apparatus Pending JP2023112675A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US18/104,266 US20230268216A1 (en) 2022-02-01 2023-01-31 Substrate support and plasma processing apparatus
TW112103220A TW202347406A (en) 2022-02-01 2023-01-31 Substrate support and plasma processing apparatus
KR1020230012328A KR20230117668A (en) 2022-02-01 2023-01-31 Substrate support and plasma processing apparatus
CN202310050087.2A CN116544167A (en) 2022-02-01 2023-02-01 Substrate supporting part and plasma processing device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022013858 2022-02-01
JP2022013858 2022-02-01

Publications (1)

Publication Number Publication Date
JP2023112675A true JP2023112675A (en) 2023-08-14

Family

ID=87562191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023008538A Pending JP2023112675A (en) 2022-02-01 2023-01-24 Substrate support and plasma processing apparatus

Country Status (1)

Country Link
JP (1) JP2023112675A (en)

Similar Documents

Publication Publication Date Title
JP2009170509A (en) Plasma processing apparatus including electrostatic chuck with built-in heater
US11600471B2 (en) Substrate support, plasma processing apparatus, and focus ring
US20150243486A1 (en) Plasma processing apparatus
US11798791B2 (en) Substrate support and plasma processing apparatus
TW202130226A (en) Stage and plasma processing apparatus
JP7344821B2 (en) plasma processing equipment
US20230087660A1 (en) Plasma processing apparatus
US20230090650A1 (en) Plasma processing apparatus
JP2023112675A (en) Substrate support and plasma processing apparatus
US20230268216A1 (en) Substrate support and plasma processing apparatus
JP2023002987A (en) Substrate supporter, plasma processing device and edge ring
CN116544167A (en) Substrate supporting part and plasma processing device
WO2024171715A1 (en) Plasma processing device
US20240062991A1 (en) Plasma processing apparatus and substrate processing method
WO2024150693A1 (en) Support body, substrate support, and plasma processing device
US20240222092A1 (en) Plasma processing apparatus and electrostatic chuck including a dielectric structure and an electrostatic claim electrode inside the dielectric structure
US20240006165A1 (en) Plasma processing apparatus and plasma processing method
JP2024027431A (en) Plasma processing device and substrate support part
US20240087857A1 (en) Plasma processing apparatus and substrate support
US20220270851A1 (en) Antenna for inductively coupled plasma excitation, antenna unit for inductively coupled plasma excitation, and plasma processing apparatus
WO2024171714A1 (en) Plasma treatment device
WO2023008209A1 (en) Substrate support and substrate processing device
TW202348091A (en) Plasma processing apparatus
JP2023044634A (en) Plasma processing apparatus
CN118160082A (en) Plasma processing apparatus and electrostatic chuck