JP2023112675A - Substrate support and plasma processing apparatus - Google Patents
Substrate support and plasma processing apparatus Download PDFInfo
- Publication number
- JP2023112675A JP2023112675A JP2023008538A JP2023008538A JP2023112675A JP 2023112675 A JP2023112675 A JP 2023112675A JP 2023008538 A JP2023008538 A JP 2023008538A JP 2023008538 A JP2023008538 A JP 2023008538A JP 2023112675 A JP2023112675 A JP 2023112675A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- base
- bias
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 133
- 238000012545 processing Methods 0.000 title claims abstract description 77
- 239000003989 dielectric material Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 118
- 239000012790 adhesive layer Substances 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 12
- 238000002788 crimping Methods 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 5
- 238000005219 brazing Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 230000006872 improvement Effects 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 44
- 238000012986 modification Methods 0.000 description 38
- 230000004048 modification Effects 0.000 description 38
- 238000010586 diagram Methods 0.000 description 29
- 239000000919 ceramic Substances 0.000 description 18
- 239000000853 adhesive Substances 0.000 description 17
- 230000001070 adhesive effect Effects 0.000 description 17
- 238000005530 etching Methods 0.000 description 15
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000012546 transfer Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000012267 brine Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000013529 heat transfer fluid Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- HPALAKNZSZLMCH-UHFFFAOYSA-M sodium;chloride;hydrate Chemical compound O.[Na+].[Cl-] HPALAKNZSZLMCH-UHFFFAOYSA-M 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本開示は、基板支持部及びプラズマ処理装置に関する。 The present disclosure relates to substrate supports and plasma processing apparatuses.
従来、プラズマ処理装置では、基板を保持するために静電吸着を行う静電チャックが用いられている。静電チャック内には、静電吸着用の電極が設けられ、当該電極に直流電源から電圧が印加されることで静電チャック上の基板が吸着される。また、プラズマ処理装置では、バイアス電力を供給するために、例えば、静電チャックの誘電体膜を支持する基材に高周波電源が接続されている(特許文献1)。また、バイアス電力を供給するために、例えば、誘電体膜内部に内周部電極と外周部電極が設けられ、内周部電極と外周部電極に高周波電源が接続されている(特許文献2)。 2. Description of the Related Art Conventionally, an electrostatic chuck that performs electrostatic attraction is used to hold a substrate in a plasma processing apparatus. An electrode for electrostatic chucking is provided in the electrostatic chuck, and the substrate on the electrostatic chuck is chucked by applying a voltage to the electrode from a DC power supply. Further, in the plasma processing apparatus, for example, a high-frequency power source is connected to a substrate supporting a dielectric film of an electrostatic chuck in order to supply bias power (Patent Document 1). In order to supply bias power, for example, an inner peripheral electrode and an outer peripheral electrode are provided inside the dielectric film, and a high frequency power source is connected to the inner peripheral electrode and the outer peripheral electrode (Patent Document 2). .
本開示は、バイアス電力の低周波側の効率を向上させることができる基板支持部及びプラズマ処理装置を提供する。 The present disclosure provides a substrate support and a plasma processing apparatus that can improve the efficiency of bias power on the low frequency side.
本開示の一態様による基板支持部は、処理容器内に配置される基板支持部であって、基板を支持する第1の支持面を備えるとともに、第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、静電チャックを支持する基台と、を有し、第2の電極は、第1の支持面までの距離が、基台までの距離以下の位置に配置され、第1の電極には、基板を吸着するための電圧が印加され、第2の電極には、バイアス電力が供給される。 A substrate support part according to one aspect of the present disclosure is a substrate support part that is arranged in a processing container and includes a first support surface that supports a substrate, and a first electrode in order from the first support surface side. and a second electrode inside, the electrostatic chuck formed of a dielectric, and a base for supporting the electrostatic chuck, wherein the second electrode is a distance from the first support surface is arranged at a position below the distance to the base, a voltage for attracting the substrate is applied to the first electrode, and a bias power is supplied to the second electrode.
本開示によれば、バイアス電力の低周波側の効率を向上させることができる。 According to the present disclosure, the efficiency of bias power on the low frequency side can be improved.
以下に、開示する基板支持部及びプラズマ処理装置の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により開示技術が限定されるものではない。 Embodiments of the disclosed substrate supporting portion and plasma processing apparatus will be described in detail below with reference to the drawings. Note that the disclosed technology is not limited by the following embodiments.
基台に高周波電源を接続してバイアス電力を供給する場合において、エッチングレートを向上させるために基板上の電圧(Vpp)を高くすることが考えられる。ところが、高周波電源からプラズマを介した上部電極までの回路では、基台と静電チャック内のヒータ電極との間の静電容量による直列の分圧分が、基板上のVppの向上に寄与せず無駄な電力を消費してしまう。さらに当該回路では、基台に供給するバイアス電力の電圧が高くなり、回路の各部材に求められる耐圧も高くなる。特に、バイアス電力の周波数が低い場合は影響が大きくなる。そこで、基台に供給するバイアス電力の電圧を低下させるとともに、バイアス電力の低周波側の効率を向上させることが期待されている。 When a high frequency power supply is connected to the base to supply bias power, it is conceivable to increase the voltage (Vpp) on the substrate in order to improve the etching rate. However, in the circuit from the high-frequency power supply to the upper electrode through the plasma, the series voltage component due to the capacitance between the base and the heater electrode in the electrostatic chuck does not contribute to the improvement of Vpp on the substrate. It consumes power unnecessarily. Furthermore, in the circuit, the voltage of the bias power supplied to the base increases, and the breakdown voltage required for each member of the circuit also increases. In particular, when the frequency of the bias power is low, the influence becomes large. Therefore, it is expected to lower the voltage of the bias power supplied to the base and improve the efficiency of the bias power on the low frequency side.
(第1実施形態)
[プラズマ処理システムの構成]
以下に、プラズマ処理システムの構成例について説明する。図1は、本開示の第1実施形態におけるプラズマ処理装置の一例を示す図である。図1に示すように、プラズマ処理システムは、誘導結合型のプラズマ処理装置1及び制御部2を含む。つまり、誘導結合型のプラズマ処理装置1は、ICP(Inductively Coupled Plasma)方式のプラズマ処理装置である。誘導結合型のプラズマ処理装置1は、プラズマ処理チャンバ10、ガス供給部20、電源30及び排気システム40を含む。プラズマ処理チャンバ10は、処理容器の一例であり、誘電体窓を含む。また、プラズマ処理装置1は、基板支持部11、ガス導入部及びアンテナ14を含む。基板支持部11は、プラズマ処理チャンバ10内に配置される。アンテナ14は、プラズマ処理チャンバ10上又はその上方(すなわち誘電体窓101上又はその上方)に配置される。プラズマ処理チャンバ10は、誘電体窓101、プラズマ処理チャンバ10の側壁102及び基板支持部11により規定されたプラズマ処理空間10sを有する。プラズマ処理チャンバ10は、少なくとも1つの処理ガスをプラズマ処理空間10sに供給するための少なくとも1つのガス供給口と、プラズマ処理空間からガスを排出するための少なくとも1つのガス排出口とを有する。プラズマ処理チャンバ10は接地される。
(First embodiment)
[Configuration of plasma processing system]
A configuration example of the plasma processing system will be described below. FIG. 1 is a diagram showing an example of a plasma processing apparatus according to the first embodiment of the present disclosure. As shown in FIG. 1, the plasma processing system includes an inductively coupled
基板支持部11は、本体部111及びリングアセンブリ112を含む。本体部111は、基板Wを支持するための中央領域111aと、リングアセンブリ112を支持するための環状領域111bとを有する。ウェハは基板Wの一例である。本体部111の環状領域111bは、平面視で本体部111の中央領域111aを囲んでいる。基板Wは、本体部111の中央領域111a上に配置され、リングアセンブリ112は、本体部111の中央領域111a上の基板Wを囲むように本体部111の環状領域111b上に配置される。従って、中央領域111aは、基板Wを支持するための基板支持面とも呼ばれ、環状領域111bは、リングアセンブリ112を支持するためのリング支持面とも呼ばれる。また、中央領域111aは、第1の支持面の一例であり、環状領域111bは、第2の支持面の一例である。
The
一実施形態において、本体部111は、基台1110、静電チャック1111及び接着層1112を含む。基台1110は、導電性部材を含む。静電チャック1111は、接着層1112を介して基台1110の上に配置される。静電チャック1111は、セラミック部材1111aとセラミック部材1111a内に配置される静電電極1111b,1111d、ヒータ電極1111c及びバイアス電極33,34とを含む。セラミック部材1111aは、中央領域111aを有する。一実施形態において、セラミック部材1111aは、環状領域111bも有する。なお、環状静電チャックや環状絶縁部材のような、静電チャック1111を囲む他の部材が環状領域111bを有してもよい。この場合、リングアセンブリ112は、環状静電チャック又は環状絶縁部材の上に配置されてもよく、静電チャック1111と環状絶縁部材の両方の上に配置されてもよい。
In one embodiment, the
静電電極1111bは、中央領域111aに載置された基板Wを吸着するための電極である。静電電極1111dは、環状領域111bに載置されたリングアセンブリ112を吸着するための電極である。静電電極1111b,1111dには、図示しない直流電源から基板W又はリングアセンブリ112を吸着するための電圧がそれぞれ印加される。ヒータ電極1111cは、後述する温調モジュールの一部を構成するヒータの一例である。バイアス電極33,34は、後述するRF(Radio Frequency)電源31及び/又はDC(Direct Current)電源32に結合される少なくとも1つのRF/DC電極の一例である。なお、基台1110の導電性部材と少なくとも1つのRF/DC電極とが複数のバイアス電極として機能してもよい。また、静電電極1111bがバイアス電極として機能してもよい。従って、基板支持部11は、少なくとも1つのバイアス電極を含む。
The
セラミック部材1111a内では、中央領域111aにおいて、中央領域111a側から順に、静電電極1111bと、バイアス電極33と、ヒータ電極1111cとを備える。つまり、バイアス電極33は、静電電極1111bとヒータ電極1111cとの間に配置される。また、環状領域111bにおいて、環状領域111b側から順に、静電電極1111dと、バイアス電極34とを備える。なお、静電電極1111dは、リングアセンブリ112を双極で吸着する場合、2つ以上の電極であってもよい。また、静電電極1111dは、リングアセンブリ112を吸着しない場合、設けなくてもよい。ここで、バイアス電極33は、中央領域111aの上面までの距離が、基台1110の上面までの距離以下の位置に配置される。より好ましくは、バイアス電極33は、中央領域111aの上面までの距離が、基台1110の上面までの距離より短い位置に配置される。同様に、バイアス電極34は、環状領域111bの上面までの距離が、基台1110の上面までの距離以下の位置に配置される。より好ましくは、バイアス電極34は、環状領域111bの上面までの距離が、基台1110の上面までの距離より短い位置に配置される。
In the
バイアス電極33,34は、セラミック部材1111a内の導電体、及び、基台1110の貫通孔80に設けた絶縁スリーブ81内の導電体81aで構成される電気的パスを介して、後述する第2のRF生成部31bに接続される。なお、静電電極1111bは、第1の電極の一例であり、バイアス電極33は、第2の電極の一例である。また、静電電極1111dは、第3の電極の一例であり、バイアス電極34は、第4の電極の一例である。つまり、第3の電極は、少なくとも1つの電極であり、双極でチャックする場合、2つ以上の電極であってもよい。さらに、静電電極1111dは、静電電極1111bと一体となる構成としてもよいし、バイアス電極34は、バイアス電極33と一体となる構成としてもよい。
The
リングアセンブリ112は、1又は複数の環状部材を含む。一実施形態において、1又は複数の環状部材は、1又は複数のエッジリングと少なくとも1つのカバーリングとを含む。エッジリングは、導電性材料又は絶縁材料で形成され、カバーリングは、絶縁材料で形成される。
また、基板支持部11は、静電チャック1111、リングアセンブリ112及び基板Wのうち少なくとも1つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ電極1111c、伝熱媒体、流路1110a、又はこれらの組み合わせを含んでもよい。流路1110aには、ブラインやガスのような伝熱流体が流れる。一実施形態において、流路1110aが基台1110内に形成され、1又は複数のヒータが静電チャック1111のセラミック部材1111a内に配置される。また、基板支持部11は、基板Wの裏面と中央領域111aとの間の間隙に伝熱ガスを供給するように構成された伝熱ガス供給部を含んでもよい。
Also, the
ガス導入部は、ガス供給部20からの少なくとも1つの処理ガスをプラズマ処理空間10s内に導入するように構成される。一実施形態において、ガス導入部は、中央ガス注入部(CGI:Center Gas Injector)13を含む。中央ガス注入部13は、基板支持部11の上方に配置され、誘電体窓101に形成された中央開口部に取り付けられる。中央ガス注入部13は、少なくとも1つのガス供給口13a、少なくとも1つのガス流路13b、及び少なくとも1つのガス導入口13cを有する。ガス供給口13aに供給された処理ガスは、ガス流路13bを通過してガス導入口13cからプラズマ処理空間10s内に導入される。なお、ガス導入部は、中央ガス注入部13に加えて又はその代わりに、側壁102に形成された1又は複数の開口部に取り付けられる1又は複数のサイドガス注入部(SGI:Side Gas Injector)を含んでもよい。
The gas introduction section is configured to introduce at least one processing gas from the
ガス供給部20は、少なくとも1つのガスソース21及び少なくとも1つの流量制御器22を含んでもよい。一実施形態において、ガス供給部20は、少なくとも1つの処理ガスを、それぞれに対応のガスソース21からそれぞれに対応の流量制御器22を介してガス導入部に供給するように構成される。各流量制御器22は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部20は、少なくとも1つの処理ガスの流量を変調又はパルス化する1又はそれ以上の流量変調デバイスを含んでもよい。
電源30は、少なくとも1つのインピーダンス整合回路を介してプラズマ処理チャンバ10に結合されるRF電源31を含む。RF電源31は、少なくとも1つのRF信号(RF電力)を少なくとも1つのバイアス電極33,34及びアンテナ14に供給するように構成される。これにより、プラズマ処理空間10sに供給された少なくとも1つの処理ガスからプラズマが形成される。従って、RF電源31は、プラズマ処理チャンバ10において1又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。また、バイアスRF信号を少なくとも1つのバイアス電極33,34に供給することにより、基板Wにバイアス電位が発生し、形成されたプラズマ中のイオンを基板Wに引き込むことができる。
一実施形態において、RF電源31は、第1のRF生成部31a及び第2のRF生成部31bを含む。第1のRF生成部31aは、アンテナ14に結合され、少なくとも1つのインピーダンス整合回路を介してプラズマ生成用のソースRF信号(ソースRF電力)を生成するように構成される。一実施形態において、ソースRF信号は、10MHz~150MHzの範囲内の周波数を有する。一実施形態において、第1のRF生成部31aは、異なる周波数を有する複数のソースRF信号を生成するように構成されてもよい。生成された1又は複数のソースRF信号は、アンテナ14に供給される。
In one embodiment, the
第2のRF生成部31bは、少なくとも1つのインピーダンス整合回路を介して少なくとも1つのバイアス電極33,34に結合され、バイアスRF信号(バイアスRF電力)を生成するように構成される。バイアスRF信号の周波数は、ソースRF信号の周波数と同じであっても異なっていてもよい。一実施形態において、バイアスRF信号は、ソースRF信号の周波数よりも低い周波数を有する。一実施形態において、バイアスRF信号は、100kHz~60MHzの範囲内の周波数を有する。一実施形態において、第2のRF生成部31bは、異なる周波数を有する複数のバイアスRF信号を生成するように構成されてもよい。生成された1又は複数のバイアスRF信号は、少なくとも1つのバイアス電極33,34に供給される。また、種々の実施形態において、ソースRF信号及びバイアスRF信号のうち少なくとも1つがパルス化されてもよい。
The
また、電源30は、プラズマ処理チャンバ10に結合されるDC電源32を含んでもよい。DC電源32は、バイアスDC生成部32aを含む。一実施形態において、バイアスDC生成部32aは、少なくとも1つのバイアス電極33,34に接続され、バイアスDC信号を生成するように構成される。生成されたバイアスDC信号は、少なくとも1つのバイアス電極33,34に印加される。
種々の実施形態において、バイアスDC信号は、パルス化されてもよい。この場合、電圧パルスのシーケンスが少なくとも1つのバイアス電極33,34に印加される。電圧パルスは、矩形、台形、三角形、のこぎり形又はこれらの組み合わせのパルス波形を有してもよい。つまり、バイアスDC信号は、矩形波、台形波、三角波、のこぎり波又はこれらの組み合わせのパルス波であってもよい。一実施形態において、DC信号から電圧パルスのシーケンスを生成するための波形生成部がバイアスDC生成部32aと少なくとも1つのバイアス電極33,34との間に接続される。従って、バイアスDC生成部32a及び波形生成部は、電圧パルス生成部を構成する。電圧パルスは、正の極性を有してもよく、負の極性を有してもよい。また、電圧パルスのシーケンスは、1周期内に1又は複数の正極性電圧パルスと1又は複数の負極性電圧パルスとを含んでもよい。なお、バイアスDC生成部32aは、RF電源31に加えて設けられてもよく、第2のRF生成部31bに代えて設けられてもよい。
In various embodiments, the bias DC signal may be pulsed. In this case, a sequence of voltage pulses is applied to at least one
アンテナ14は、1又は複数のコイルを含む。一実施形態において、アンテナ14は、同軸上に配置された外側コイル及び内側コイルを含んでもよい。この場合、RF電源31は、外側コイル及び内側コイルの双方に接続されてもよく、外側コイル及び内側コイルのうちいずれか一方に接続されてもよい。前者の場合、同一のRF生成部が外側コイル及び内側コイルの双方に接続されてもよく、別個のRF生成部が外側コイル及び内側コイルに別々に接続されてもよい。
排気システム40は、例えばプラズマ処理チャンバ10の底部に設けられたガス排出口10eに接続され得る。排気システム40は、圧力調整弁及び真空ポンプを含んでもよい。圧力調整弁によって、プラズマ処理空間10s内の圧力が調整される。真空ポンプは、ターボ分子ポンプ、ドライポンプ又はこれらの組み合わせを含んでもよい。
The
制御部2は、本開示において述べられる種々の工程をプラズマ処理装置1に実行させるコンピュータ実行可能な命令を処理する。制御部2は、ここで述べられる種々の工程を実行するようにプラズマ処理装置1の各要素を制御するように構成され得る。一実施形態において、制御部2の一部又は全てがプラズマ処理装置1に含まれてもよい。制御部2は、処理部2a1、記憶部2a2及び通信インターフェース2a3を含んでもよい。制御部2は、例えばコンピュータ2aにより実現される。処理部2a1は、記憶部2a2からプログラムを読み出し、読み出されたプログラムを実行することにより種々の制御動作を行うように構成され得る。このプログラムは、予め記憶部2a2に格納されていてもよく、必要なときに、媒体を介して取得されてもよい。取得されたプログラムは、記憶部2a2に格納され、処理部2a1によって記憶部2a2から読み出されて実行される。媒体は、コンピュータ2aに読み取り可能な種々の記憶媒体であってもよく、通信インターフェース2a3に接続されている通信回線であってもよい。処理部2a1は、CPU(Central Processing Unit)であってもよい。記憶部2a2は、RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)、又はこれらの組み合わせを含んでもよい。通信インターフェース2a3は、LAN(Local Area Network)等の通信回線を介してプラズマ処理装置1との間で通信してもよい。
Controller 2 processes computer-executable instructions that cause
[静電チャック近傍の等価回路]
次に、図2を用いてバイアスRF信号が流れる回路の等価回路について説明する。図2は、本実施形態及び参考例における静電チャック及びプラズマの等価回路の一例を示す図である。図2では、バイアス電極に供給されるバイアスRF信号をVRFと表し、ヒータ電極1111cに供給されるヒータ電源のAC(Alternating Current)電源をVHと表している。なお、図2では、バイアス電極の一例としてバイアス電極33を用いて説明する。
[Equivalent circuit near electrostatic chuck]
Next, an equivalent circuit of a circuit through which a bias RF signal flows will be described with reference to FIG. FIG. 2 is a diagram showing an example of an equivalent circuit of an electrostatic chuck and plasma in the present embodiment and reference example. In FIG. 2, the bias RF signal supplied to the bias electrode is represented by VRF , and the AC (Alternating Current) power of the heater power supplied to the
図2に示す等価回路60は、参考例である従来の基板支持部において、基台1110hにバイアスRF信号が供給される場合を表す。等価回路60では、バイアスRF信号は、基台1110hとヒータ電極1111hとの間の静電容量61を通った後に、静電電極1111g、基板W及びプラズマを経由してグランド(GND)に流れる経路62と、ヒータ電源側に分岐してグランド(GND)に流れる経路63とに分かれて流れる。つまり、等価回路60では、静電容量61における分圧分の無駄なVppが必要となる。すなわち、等価回路60では、プラズマへ電流を流せば流すほど、経路63にも電流が流れ、静電容量61のインピーダンスの分だけ、基台1110hとヒータ電極1111hとの間で電位差が発生する。
An
図2に示す等価回路64は、本実施形態の基板支持部11において、バイアス電極33にバイアスRF信号が供給される場合を表す。等価回路64では、バイアスRF信号は、バイアス電極33、静電電極1111b、基板W及びプラズマを経由してグランド(GND)に流れる経路65と、バイアス電極33から分岐し、ヒータ電極1111cを経由してヒータ電源側のグランド(GND)に流れる経路66とに分かれて流れる。基板支持部11では、バイアス電極33を静電電極1111bに近づけており、バイアス電極33と静電電極1111bとの間のインピーダンスを小さくしている。また、ヒータ電極1111c側の経路66が、プラズマ側の経路65と並列回路となるため、ヒータ電極1111cとバイアス電極33とをほぼ同じ電位とすることができ電位差が生じない。つまり、耐圧設計に有利に働くことになる。なお、バイアス電極34のように、ヒータ電極1111cが下部にない場合であっても、バイアス電極34と静電電極1111dとの間のインピーダンスは小さくすることができる。
An
[実験結果]
まず、参考例である従来の基板支持部と、本実施形態の基板支持部11とにおいて、基台1110,1110h又はバイアス電極33に10Vppを印加した場合の各部の電位について説明する。基台1110,1110hでは、参考例が10.2Vであり、本実施形態が9.4Vであった。ヒータ電極1111c,1111hでは、参考例が6.4Vであり、本実施形態が8.6Vであった。基板Wでは、参考例が2.9Vであり、本実施形態が7.2Vであった。リングアセンブリ112のエッジリングでは、参考例が2.4Vであり、本実施形態が4.6Vであった。本実施形態では、参考例と比較して、基台1110とヒータ電極1111cの電位差が小さくなっていることがわかる。
[Experimental result]
First, the potential of each part when 10 Vpp is applied to the
次に、これらの結果を、基板Wが10kVpp(400kHz)の電位となるようにバイアスRF信号を供給する場合に適用したシミュレーションを行った。この場合、参考例では、基台1110hが35kVの電位となるようにバイアスRF信号を供給することが必要となる。これに対し、本実施形態では、バイアス電極33が13kVの電位となるようにバイアスRF信号を供給することが必要となる。つまり、参考例よりも小さい電位(約40%)となるバイアスRF信号で、基板Wの電位を従来と同じ電位とすることができる。また、ヒータ電極1111c,1111hの電位も、参考例では22kVとなるのに対し、本実施形態では12kVと約54%となる。
Next, a simulation was performed in which these results were applied when a bias RF signal was supplied so that the substrate W had a potential of 10 kVpp (400 kHz). In this case, in the reference example, it is necessary to supply a bias RF signal so that the
続いて、プラズマ処理装置1を用いて実験した結果について、図3から図5を用いて説明する。図3及び図4は、バイアス電力の供給の実験結果の一例を示す図である。図3に示すグラフ70は、プラズマ処理チャンバ10内の圧力を15mTorr(2.0Pa)とし、27MHzのソースRF信号を2500W、400kHzのバイアスRF信号を最大500W供給した場合における、参考例と本実施形態の実施例との基台1110h又はバイアス電極33とヒータ電極1111c,1111hとの電位(Vpp)を表したものである。なお、図3及び図4では、比較しやすいように、実施例のバイアス電極33を基台として表している。グラフ70に示すように、参考例では、基台1110hの電位とヒータ電極1111hの電位とに大きな差があり、バイアスRF信号を250W供給したときに、約800Vの電位差が発生している。一方、本実施形態では、バイアスRF信号を500W供給したときであっても、バイアス電極33とヒータ電極1111cとは、ほぼ電位差が発生していないことがわかる。また、本実施形態では、参考例と同一のソースRF信号の電力の場合、基台1110及びヒータ電極1111cの電位が参考例より低下していることがわかる。さらに、図4のグラフ71に示すように、基台1110h又はバイアス電極33における電流Iについても、参考例では、バイアスRF信号を250W供給したときに3.3Arms流れ、実施例では、バイアスRF信号を500W供給したときに3.5Arms流れている。
Next, results of experiments using the
次に、図5を用いて、参考例と本実施形態の実施例とにおける各部の電圧とエッチングレートについて説明する。図5は、エッチング処理の実験結果の一例を示す図である。図5に示す表72では、ソースRF信号をソース電力と表し、バイアスRF信号をバイアス電力と表している。また、表72では、比較しやすいように、実施例のバイアス電極33の電圧を基台の電圧として表している。表72に示すように、例えば、27MHzのソース電力を2500W、400kHzのバイアス電力を200W供給した場合、基台1110(バイアス電極33)の電圧は、参考例の1735Vから実施例の434Vへと25%まで低下させることができる。また、このときのヒータ電極1111cの電位も、参考例の861Vから実施例の407Vへと47%まで低下させることができる。さらに、このときのエッチングレートは、参考例の1104nm/minから実施例の1235nm/minへと112%まで向上させることができる。同様に、ソース電力とバイアス電力との組み合わせが、800W/50Wの場合、800W/200Wの場合、及び、2500W/50Wの場合についても、基台1110(バイアス電極33)の電圧を低下させるとともにエッチングレートを向上させることができる。
Next, the voltage and etching rate of each part in the reference example and the example of the present embodiment will be described with reference to FIG. FIG. 5 is a diagram showing an example of experimental results of the etching process. In table 72 shown in FIG. 5, the source RF signal is denoted as source power and the bias RF signal is denoted as bias power. In addition, in Table 72, the voltage of the
同様に、例えば、27MHzのソース電力を2500W、13MHzのバイアス電力を900W供給した場合、基台1110(バイアス電極33)の電圧は、参考例の392Vから実施例の220Vへと56%まで低下させることができる。また、このときのヒータ電極1111cの電位も、参考例の15Vから実施例の14Vへと95%まで低下させることができる。さらに、このときのエッチングレートは、参考例の1998nm/minから実施例の2012nm/minへと101%まで向上させることができる。同様に、ソース電力とバイアス電力との組み合わせが、800W/900Wの場合についても、基台1110(バイアス電極33)の電圧を低下させるとともにエッチングレートを向上させることができる。このように、本実施形態の基板支持部11は、バイアス電力の低周波側の効率を向上させることができる。
Similarly, for example, when 2500 W of 27 MHz source power and 900 W of 13 MHz bias power are supplied, the voltage of the base 1110 (bias electrode 33) is reduced from 392 V in the reference example to 220 V in the example, which is 56%. be able to. Further, the potential of the
[バイアス電極への接続]
続いて、図6を用いて第2のRF生成部31bからバイアス電極への接続の詳細について説明する。図6は、基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。なお、以下の説明では、バイアス電極の一例としてバイアス電極33を用いるとともに、静電電極1111b及びヒータ電極1111cは省略して説明する。また、図6では、基台1110は導電性部材であるとする。図6に示すように、基台1110の貫通孔80には、絶縁スリーブ81が設けられ、絶縁スリーブ81内に給電用のソケット端子82と、給電線83と、接合端子84とが設けられている。ソケット端子82、給電線83及び接合端子84は、導電体81aの一例である。ソケット端子82は、接着剤85で絶縁スリーブ81に固定されている。また、ソケット端子82の上部と接合端子84とは、給電線83で接続されている。接合端子84は、バイアス電極33の端子33aに接合されている。ソケット端子82には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図6に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、セラミック部材1111a及び絶縁スリーブ81によって電気的に絶縁されている。
[Connection to bias electrode]
Next, the details of the connection from the
[変形例1]
上記の実施形態では、バイアス電極33への接続において、絶縁スリーブ81内で給電線83を用いたが、ソケット端子82をバイアス電極33の端子33aに接合してもよく、この場合の実施の形態につき、変形例1として説明する。なお、変形例1におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 1]
In the above embodiment, the
図7は、変形例1の基台とバイアス電極とが電気的に絶縁されている場合のバイアス電極への接続の一例を示す図である。図7では、基台1110は導電性部材であるとする。図7に示すように、基台1110の貫通孔80には、絶縁スリーブ81が設けられ、絶縁スリーブ81内に給電用のソケット端子82aが設けられている。ソケット端子82aは、導電体81aの一例である。ソケット端子82aは、接着剤85aで絶縁スリーブ81に固定されている。また、ソケット端子82aの上部は、バイアス電極33の端子33aに接合されている。ソケット端子82aの下部には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図7に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、セラミック部材1111a及び絶縁スリーブ81によって電気的に絶縁されている。
FIG. 7 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically insulated according to
[変形例2]
上記の実施形態及び変形例1では、基台1110とバイアス電極33とが電気的に絶縁されていたが、基台1110とバイアス電極33とが電気的に接続されていてもよく、この場合の実施の形態につき、変形例2として説明する。なお、変形例2におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 2]
In the above-described embodiment and
図8は、変形例2の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図8では、基台1110は導電性部材であるとする。図8に示すように、基台1110の貫通孔80内には、給電用のソケット端子82と、給電線83と、接合端子84とが設けられている。ソケット端子82、給電線83及び接合端子84は、導電体81aの一例である。ソケット端子82は、導電性の接着剤86で貫通孔80の内壁に固定されている。接着剤86としては、例えば、はんだや導電性ペーストを含んだ接着剤等を用いることができる。また、ソケット端子82の上部と接合端子84とは、給電線83で接続されている。接合端子84は、バイアス電極33の端子33aに接合されている。ソケット端子82には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図8に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤86、ソケット端子82、給電線83及び接合端子84によって電気的に接続されている。すなわち、変形例2では、基台1110とバイアス電極33とが同電位となる。このため、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、貫通孔80の直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。
FIG. 8 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 2. In FIG. In FIG. 8, the
[変形例3]
上記の変形例2では、バイアス電極33への接続において、貫通孔80内で給電線83を用いたが、ソケット端子82をバイアス電極33の端子33aに接合してもよく、この場合の実施の形態につき、変形例3として説明する。なお、変形例3におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 3]
In Modification 2 above, the
図9は、変形例3の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図9では、基台1110は導電性部材であるとする。図9に示すように、基台1110の貫通孔80内には、給電用のソケット端子82aが設けられている。ソケット端子82aは、導電体81aの一例である。ソケット端子82aは、導電性の接着剤86aで貫通孔80の内壁に固定されている。また、ソケット端子82aの上部は、バイアス電極33の端子33aに接合されている。ソケット端子82aの下部には、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。なお、貫通孔80は、基台1110の流路1110aを避けて配置される。図9に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤86a及びソケット端子82aによって電気的に接続されている。すなわち、変形例3では、基台1110とバイアス電極33とが同電位となる。このため、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、貫通孔80の直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。
FIG. 9 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 3. In FIG. In FIG. 9, the
[電位のイメージ]
ここで、図6及び図7に示す基台1110とバイアス電極33とが電気的に絶縁されている場合と、図8及び図9に示す基台1110とバイアス電極33とが電気的に接続されている場合とにおける各電位のイメージについて、図10を用いて説明する。図10は、基台、バイアス電極及び基板における各電位のイメージの一例を示す図である。図10に示すグラフ90は、基台1110とバイアス電極33とが電気的に絶縁されている場合における各部の電位のイメージである。グラフ90に示すように、基台1110とバイアス電極33とが電気的に絶縁されている場合、基台1110とバイアス電極33との電位差91が生じる。また、基板支持部11の各部のインピーダンスにより、基台1110とバイアス電極33と基板Wとの間で電圧の位相差92が生じる。位相差92が生じることで、一時的に基台1110とバイアス電極33との間の電位差93や、基台1110と基板Wとの間の電位差94に示すような大きな電位差が生じる。
[Image of electric potential]
Here, the
図10に示すグラフ95は、基台1110とバイアス電極33とが電気的に接続されている場合における各部の電位のイメージである。グラフ95に示すように、基台1110とバイアス電極33とが電気的に接続されている場合、基台1110とバイアス電極33との間では電位差が生じず同電位となる。また、基板支持部11の各部のインピーダンスにより、基台1110及びバイアス電極33と、基板Wとの間で電圧の位相差96が生じる。位相差96による基台1110及びバイアス電極33と、基板Wとの間の電位差97は、グラフ90に示す電位差94と比較して小さくなっている。これにより、伝熱ガス中での放電や、給電ラインと基台1110との間の絶縁破壊を抑制することができる。また、基台1110とバイアス電極33とが電気的に接続されているため、ソースRF信号を基台1110に供給する場合における電位差も抑制することができる。さらに、バイアス電極33と基板Wとの間のインピーダンスが小さくなるため、電圧の位相差も小さくすることができる。
A
[変形例4~6]
上記の変形例2,3では、貫通孔80内に導電体81aに対応するソケット端子82等を設けたが、他の接続方法であってもよく、この場合の実施の形態につき、変形例4~6として説明する。なお、変形例4~6におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[
In Modifications 2 and 3, the
図11は、変形例4の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図11では、基台1110は導電性部材であるとする。図11に示すように、基台1110には、上部側の穴80aと、穴80aより直径が小さい下部側の穴80bとが設けられている。穴80aと穴80bとは、接続されて貫通孔となっている。なお、穴80aと穴80bとは、接続されていなくてもよく、それぞれ独立して設けられてもよい。穴80aの上部は、バイアス電極33の端子33aと穴80aの側面とが電気的に接続されるように、導電性の接着剤87で固定されている。接着剤87としては、例えば、はんだ、導電性ペーストを含んだ接着剤、焼結銀、ろう材等を用いることができる。穴80bには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80bは、既存の穴を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80a,80bは、基台1110の流路1110aを避けて配置される。図11に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、接着剤87によって電気的に接続されている。すなわち、変形例4では、基台1110とバイアス電極33とが同電位となる。このため、穴80a,80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、穴80aの直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。
FIG. 11 is a diagram showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in
図12は、変形例5の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図12では、基台1110は導電性部材であるとする。図12に示すように、基台1110には、下面側に穴80bが設けられている。穴80bに対応する基台1110の上面側には、バイアス電極33の端子33aと接触するための板ばね87aが設けられている。なお、穴80bと板ばね87aとは、対応する位置に設けられていなくてもよい。板ばね87aは、基台1110と端子33aとを接続する電気的接点である。なお、板ばね87aは、電気的接点として機能するものであれば、コイルばね等の他の形態であってもよい。穴80bには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80bは、既存の穴を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80bは、基台1110の流路1110aを避けて配置される。図12に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、板ばね87aによって電気的に接続されている。すなわち、変形例5では、基台1110とバイアス電極33とが同電位となる。このため、穴80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、基台1110の上面側に穴を設けないので、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。
12A and 12B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 5. FIG. In FIG. 12, the
図13は、変形例6の基台とバイアス電極とが電気的に接続されている場合のバイアス電極への接続の一例を示す図である。図13では、基台1110は導電性部材であるとする。図13に示すように、基台1110には、上部側の穴80aと、穴80aより直径が小さい下部側の穴80bと、カシメ部80cとが設けられている。穴80aと穴80bとは、接続されて貫通孔となっている。穴80a,80bの内部には、接合端子87bと、給電線87cとが設けられている。接合端子87bは、バイアス電極33の端子33aに接合されている。給電線87cは、上部が接合端子87bに接続され、下部がカシメ部80cにおいてかしめられることで基台1110に電気的に接続されている。カシメ部80cには、図示しないケーブルが接続され、当該ケーブルは第2のRF生成部31bに接続される。穴80b及びカシメ部80cは、既存の穴及びカシメ部を代用してもよく、基台1110の下面側の位置は限定されない。なお、穴80a,80b及びカシメ部80cは、基台1110の流路1110aを避けて配置される。図13に示すバイアス電極33への接続例では、基台1110とバイアス電極33とが、カシメ部80c、給電線87c及び接合端子87bによって電気的に接続されている。すなわち、変形例6では、基台1110とバイアス電極33とが同電位となる。このため、穴80a,80b内や図示しない伝熱ガス供給孔における放電を抑制することができる。また、熱伝導特性が異なる絶縁スリーブ81及び接着剤85,85aを用いず、穴80aの直径を小さくできるので抜熱性の周囲との変化を小さくでき、基板Wにおけるホットスポットの発生を抑制することができる。さらに、絶縁スリーブ81を設ける工程を省略することができる。
13A and 13B are diagrams showing an example of connection to the bias electrode when the base and the bias electrode are electrically connected in Modification 6. FIG. In FIG. 13, the
[変形例7]
上記の実施形態及び変形例1~6では、基台1110に導電性部材を用いたが、基台1110が誘電体で形成されてもよく、この場合の実施の形態につき、変形例7として説明する。なお、変形例7におけるプラズマ処理装置は上述の実施形態と同様であるので、その重複する構成及び動作の説明については省略する。
[Modification 7]
In the above embodiment and
変形例7では、本体部111の接着層1112を導電性とし、バイアス電極33の端子33aの周囲のみ絶縁体で囲う。また、端子33aに対して、例えば変形例3のソケット端子82aと同様のソケット端子が接合され、当該ソケット端子に第2のRF生成部31bからのケーブルが電気的に接続される。この場合、接着層1112とバイアス電極33とが電気的に絶縁されている状態である。また、変形例7では、接着層1112に対して、例えば変形例3のソケット端子82aと同様のソケット端子を接合し、当該ソケット端子に第2のRF生成部31bからのケーブルが電気的に接続される。接着層1112とバイアス電極33とは、端子33aにて接合される。この場合、接着層1112とバイアス電極33とが電気的に接続され、同電位となっている状態である。接着層1112とバイアス電極33とが電気的に絶縁又は接続されているどちらの状態であっても、上記の実施形態と同様に、バイアス電力の低周波側の効率を向上させることができる。また、接着層1112とバイアス電極33とが電気的に接続されている場合、貫通孔80内や図示しない伝熱ガス供給孔における放電を抑制することができる。
In Modified Example 7, the
(第2実施形態)
上記の第1実施形態では、バイアス電極33として、単層の電極を用いたが、複数の層を備えるバイアス電極を用いてもよく、複数の層を備えるバイアス電極の実施の形態につき、第2実施形態として説明する。なお、第2実施形態におけるプラズマ処理装置は、静電チャック1111内の各種電極の配置を除いて上述の第1実施形態と同様であるので、その重複する構成および動作の説明については省略する。
(Second embodiment)
In the above-described first embodiment, a single-layer electrode is used as the
図14は、第2実施形態における静電チャックの一例を示す部分断面図である。図14に示すように、第2実施形態では、第1実施形態のバイアス電極33に代えて、第1層331、第2層332及び第3層333からなるバイアス電極330を備える。また、第2実施形態では、第1実施形態のバイアス電極34に代えて、第3層333が領域340まで延設されている。なお、バイアス電極330には、さらにプラズマ生成用のソース電力が供給されるようにしてもよい。
FIG. 14 is a partial cross-sectional view showing an example of an electrostatic chuck according to the second embodiment. As shown in FIG. 14, in the second embodiment, a
セラミック部材1111a内では、中央領域111aにおいて、中央領域111a側から順に、静電電極1111bと、バイアス電極330の第1層331、第2層332及び第3層333と、静電電極1111bへの供給層350と、ヒータ電極1111cとを備える。静電電極1111bは、供給層350との間が複数のビア351で接続される。供給層350は、ビア352を介して端子353に接続される。
In the
バイアス電極330は、第1層331と第2層332との間が複数のビア334で接続され、第2層332と第3層333との間が複数のビア335で接続される。第3層333は、ビア336を介して端子337に接続される。端子337は、第1実施形態の端子33aに対応する。なお、バイアス電極330は、第2の電極の一例であり、第1層331及び第2層332は、第1の層及び第2の層の一例である。また、第2層332及び第3層333は、いずれか一方が省略されてもよい。例えば、第2層332が省略された場合、第3層333が第2の層の一例となる。また、中央領域111aにおいて、バイアス電極330として機能するのは、第1層331である。この場合、第2層332及び第3層333は、RF電源31から供給されるRF信号(RF電力)を複数箇所から第1層331に供給することで、第1層331における電界分布を平準化するように機能する。つまり、第2層332及び第3層333を設けることで、プラズマ処理の面内均一性を向上させることができる。ヒータ電極1111cは、ビア355を介して端子356に接続される。
The
また、セラミック部材1111a内では、環状領域111bにおいて、環状領域111b側から順に、バイアス電極の第3層333と、供給層350と、ヒータ電極357とを備える。すなわち、図14に示すように、第2実施形態における静電チャック1111内の各電極間及び各層間には、誘電体であるセラミック部材1111aが配置される。また、環状領域111bには、リングアセンブリ112として、エッジリング1120と、カバーリング1121とが載置される。エッジリング1120は、例えば、シリコン、シリコンカーバイト等の導電性部材(導電性材料)または半導体で形成される。カバーリング1121は、例えば、石英等の誘電体(絶縁材料)で形成される。つまり、第2の支持面の一例である環状領域111bは、導電性部材で形成されるエッジリング1120と、誘電体で形成されるカバーリング1121とを支持する。また、第4の電極の一例である第3層333の領域340は、エッジリング1120に対応する静電チャック1111内に配置され、カバーリング1121に対応する領域341の静電チャック1111内には配置されない。
In the
環状領域111bでは、第3層333の領域340がバイアス電極として機能する。つまり、第2実施形態では、中央領域111aのバイアス電極の一部と、環状領域111bのバイアス電極とが一体化されている。また、環状領域111bでは、供給層350が、第1実施形態の静電電極1111dの代わりに、エッジリング1120を吸着する作用も有する。ヒータ電極357は、ビア358を介して端子359に接続される。ヒータ電極357は、温調モジュールの一例であり、エッジリング1120をターゲット温度に調節するように構成される。
In the
次に、図15から図19を用いて、静電チャック1111の平面視における、静電電極1111b、第1層331、第2層332、第3層333、及び、供給層350の各断面について説明する。なお、図15から図19では、断面を表す網掛けについて、ビア等の構造を見やすくするために、一部を除いて省略している。図15は、平面視における静電電極の一例を示す断面図である。図15に示すように、静電電極1111bは、中央領域111aに対応する円盤状に形成されている。静電電極1111bは、例えば、10μm~20μmの厚さを有する。静電電極1111bには、例えば、16個のビア351が円周351a上に等間隔に配置される。静電電極1111bは、各ビア351を介して、供給層350と電気的に接続される。また、中央領域111aの上面から静電電極1111bまでの距離(セラミック部材1111aの厚さ)は、例えば、0.35mmとすることができる。
Next, with reference to FIGS. 15 to 19, respective cross sections of the
図16は、平面視におけるバイアス電極の第1層の一例を示す断面図である。図16に示すように、第1層331は、中央領域111aに対応する円盤状に形成されている。第1層331は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域331aは、各ビア351と第1層331とが電気的に接続しないように、第1層331が設けられていない。つまり、領域331aは、セラミック部材1111aによって各ビア351と第1層331とが絶縁されている。また、静電電極1111bから第1層331までの距離(セラミック部材1111aの厚さ)は、例えば、0.35mmとすることができる。すなわち、中央領域111aの上面から第1層331までの距離は、例えば、約0.7mmとすることができる。当該距離は、第1層331から基台1110の上面までの距離(例えば、約5mm)より短い距離となる。
FIG. 16 is a cross-sectional view showing an example of the first layer of the bias electrode in plan view. As shown in FIG. 16, the
図17は、平面視におけるバイアス電極の第2層の一例を示す断面図である。図17に示すように、第2層332は、中央領域111aに対応する円盤状に形成されている。第2層332は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域332aは、各ビア351と第2層332とが電気的に接続しないように、第2層332が設けられていない。つまり、領域332aは、セラミック部材1111aによってビア351と第2層332とが絶縁されている。第2層332には、ビア334が、例えば、それぞれ同心円である、円周334a~334c上に各16個、円周334d上に8個、それぞれ等間隔に配置され、第2層332の中心に1個配置される。第2層332は、各ビア334を介して、第1層331と電気的に接続される。
FIG. 17 is a cross-sectional view showing an example of the second layer of the bias electrode in plan view. As shown in FIG. 17, the
図18は、平面視におけるバイアス電極の第3層の一例を示す断面図である。図18に示すように、第3層333は、中央領域111aと、環状領域111bのうちエッジリング1120が載置される領域(図14中の領域340に対応)とに対応する円盤状に形成されている。なお、環状領域111bのうちカバーリング1121が載置される領域(図14中の領域341に対応)には、第3層333が形成されていない。また、第3層333は、半径方向の略中央において、リング状の領域342にて、内周側と外周側とに分かれている。図18では、最外周のカバーリング1121が載置される領域341に対応する部分と、領域342とに、第3層333と区別しやすいように網掛けを入れている。なお、第3層333の内周側と外周側とは、各ビア335及び第2層332を介して、電気的に接続されている。第3層333は、例えば、10μm~20μmの厚さを有する。各ビア351が貫通する各領域333aは、各ビア351と第3層333とが電気的に接続しないように、第3層333が設けられていない。つまり、領域333aは、セラミック部材1111aによって各ビア351と第3層333とが絶縁されている。第3層333には、ビア335が、例えば、それぞれ同心円である、円周335a~335c上に各16個、円周335d上に8個、それぞれ等間隔に配置され、第3層333の中心に1個配置される。つまり、各ビア335は、各ビア334と同じ位置に設けられていてもよい。なお、各ビア335は、各ビア334と異なる位置、及び、異なる個数であってもよい。また、第3層333には、端子337と電気的に接続するためのビア336が、例えば、内周側に3個、外周側に3個、それぞれ配置される。すなわち、端子337は、複数個設けられてもよい。
FIG. 18 is a cross-sectional view showing an example of the third layer of the bias electrode in plan view. As shown in FIG. 18, the
図19は、平面視における静電電極への供給層の一例を示す断面図である。図19に示すように、供給層350は、中央領域111aと環状領域111bとの境界付近から、環状領域111bのうちエッジリング1120が載置される領域の一部まで、リング状に形成されている。供給層350は、例えば、10μm~20μmの厚さを有する。供給層350には、各ビア351が円周351b上に配置される。つまり、供給層350は、各ビア351を介して静電電極1111bと電気的に接続される。また、供給層350は、例えば、外周側に1箇所設けた凸部352aにビア352を設け、ビア352を介して、端子353に電気的に接続される。
FIG. 19 is a cross-sectional view showing an example of a supply layer to an electrostatic electrode in plan view. As shown in FIG. 19, the
続いて、図20を用いて中央領域111aと環状領域111bとの境界付近のシース電位について説明する。図20は、第2実施形態におけるリングアセンブリ近傍のシース電位の一例を示す図である。なお、図20では、プラズマシースの特定の電位をシース電位343として表している。図20に示すように、中央領域111aでは、端子337から、ビア336、第3層333、ビア335、第2層332及びビア334を介して、第1層331にバイアスRF信号が供給されてバイアス電極として作用する。環状領域111bのうちエッジリング1120が載置される領域では、端子337からビア336を介して、領域340を含む第3層333にバイアスRF信号が供給され、領域340がバイアス電極として作用する。このとき、第1層331から基板Wを経由する経路のインピーダンスと、領域340からエッジリング1120を経由する経路のインピーダンスとが近い値となるので、シース電位343の高さが基板W上とエッジリング1120上とでほぼ揃うことになる。つまり、環状領域111bのうちエッジリング1120が載置される領域では、第3層333の領域340が存在するので、エッジリング1120上のシース電位343が基板W上とほぼ同一となる。このため、第2実施形態の静電チャック1111では、基板Wの端部においても、イオンが垂直に入射するので、基板Wに形成されるホールのチルティングを抑制することができる。一方、環状領域111bのうちカバーリング1121が載置される領域は、第3層333が存在しない領域341となるので、カバーリング1121上のシース電位343が低下する。これにより、カバーリング1121へのダメージや消耗を抑制することができる。また、領域340の存在により、エッジリング1120の厚さによるシース電位343への影響を軽減できるので、エッジリング1120を厚くすることができ、エッジリング1120の寿命を延長することができる。
Next, the sheath potential near the boundary between the
[実験結果]
次に、図21を用いて、第2実施形態における実験結果について説明する。図21は、第2実施形態における実験結果の一例を示す図である。図21では、基板Wの直径方向のエッチングレートのグラフとして、第2実施形態の静電チャック1111を用いた実施例のグラフ360と、基台1110hにバイアスRF信号を供給した参考例のグラフ361とを示す。なお、処理条件は、実施例及び参考例とも、プラズマ処理チャンバ10内の圧力を20mTorr(2.67Pa)とし、27MHzのソースRF信号を500W、400kHzのバイアスRF信号を1600W供給した場合としている。実施例のエッチングレートは、グラフ360に示すように、±3.5%であった。また、実施例の基板Wの電位(Vpp)は、2424Vであった。一方、参考例のエッチングレートは、グラフ361に示すように、±2.5%であった。また、参考例の基板Wの電位(Vpp)は、3337Vであった。つまり、実施例では、参考例と比較してエッチングレートが約5%向上し、基板Wの電位(Vpp)が約28%低下している。
[Experimental result]
Next, experimental results in the second embodiment will be described with reference to FIG. FIG. 21 is a diagram showing an example of experimental results in the second embodiment. In FIG. 21, as graphs of the etching rate in the diameter direction of the substrate W, a
さらに、グラフ360とグラフ361とを比較すると、基板Wの端部近傍の領域362,363において、グラフ360は滑らかに上昇しているのに対し、グラフ361は落ち込むように低下している。これらは、実施例では、基板Wの端部においてシース電位が低下せず、チルティングが発生していないのに対し、参考例では、基板Wの端部においてシース電位が低下しており、チルティングが発生していると考えられる。このように、第2実施形態では、バイアス電極として機能する第1層331、及び、第3層333の領域340と、基板W及びエッジリング1120との距離が短いので、各経路のインピーダンスを下げることができる。このため、バイアスRF信号として、電流を多く流せるので電圧を下げることができ、静電チャック1111の各部(例えば、載置された基板Wの裏面、リフトピンの孔やヘリウム供給孔等。)における異常放電を抑制することができる。また、実施例では、参考例と同じ電力のバイアスRF信号がRF電源31から供給された場合、参考例よりもエッチングレートを向上させることができる。すなわち、第2実施形態では、異常放電なくハイパワー領域まで使用することができ、RF効率を向上させることでエッチングレートを向上させることができる。
Furthermore, comparing the
以上、各実施形態によれば、基板支持部11は、処理容器(プラズマ処理チャンバ10)内に配置される基板支持部11であって、基板Wを支持する第1の支持面(中央領域111a)を備えるとともに、第1の支持面側から順に第1の電極(静電電極1111b)と第2の電極(バイアス電極33,330)とを内部に備え、誘電体で形成される静電チャック1111と、静電チャック1111を支持する基台1110と、を有し、第2の電極は、第1の支持面までの距離が、基台までの距離以下の位置に配置され、第1の電極には、基板Wを吸着するための電圧が印加され、第2の電極には、バイアス電力が供給される。その結果、バイアス電力の低周波側の効率を向上させることができる。
As described above, according to each embodiment, the
また、各実施形態によれば、基台1110は、導電性部材で形成される。その結果、バイアス電力の低周波側の効率を向上させることができる。
Also, according to each embodiment, the
また、各実施形態によれば、第2の電極は、第1の支持面までの距離が、基台1110までの距離よりも短い位置に配置される。その結果、バイアス電力の低周波側の効率を向上させることができる。
Also, according to each embodiment, the second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the
また、各実施形態によれば、静電チャック1111は、さらにヒータ電極1111cを内部に備え、第2の電極は、第1の電極とヒータ電極1111cとの間に配置される。その結果、ヒータ電極1111cとバイアス電極33,330とをほぼ同じ電位とすることができる。
Further, according to each embodiment, the
また、第1実施形態によれば、静電チャック1111は、第1の支持面を囲むように設けられ、エッジリング(リングアセンブリ112)を支持する第2の支持面(環状領域111b)を備えるとともに、第2の支持面側から順に第3の電極(静電電極1111d)と第4の電極(バイアス電極34)とを内部に備え、第4の電極は、第2の支持面までの距離が、基台1110までの距離以下の位置に配置され、第3の電極には、エッジリングを吸着するための電圧が印加され、第4の電極には、バイアス電力が供給される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。
Further, according to the first embodiment, the
また、第1実施形態によれば、第3の電極は、第1の電極と一体である。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。
Also, according to the first embodiment, the third electrode is integrated with the first electrode. As a result, even in the
また、各実施形態によれば、静電チャック1111は、第1の支持面を囲むように設けられ、エッジリング(リングアセンブリ112)を支持する第2の支持面(環状領域111b)を備えるとともに、第2の支持面の内部に第4の電極(バイアス電極34,領域340)を備え、第4の電極は、第2の支持面までの距離が、基台1110までの距離以下の位置に配置され、第4の電極には、バイアス電力が供給される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。
Further, according to each embodiment, the
また、各実施形態によれば、第4の電極は、第2の支持面までの距離が、基台1110までの距離よりも短い位置に配置される。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。
Also, according to each embodiment, the fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the
また、各実施形態によれば、第4の電極は、第2の電極と一体である。その結果、環状領域111bにおいても、バイアス電力の低周波側の効率を向上させることができる。
Also, according to each embodiment, the fourth electrode is integral with the second electrode. As a result, even in the
また、変形例7によれば、基台1110は、誘電体で形成され、静電チャック1111との間に導電性の接着層1112を有する。その結果、基台1110が誘電体であっても、バイアス電力の低周波側の効率を向上させることができる。
Further, according to the seventh modification, the
また、各実施形態によれば、第2の電極には、さらにプラズマ生成用のソース電力が供給される。その結果、基板Wの下部からソース電力を供給する場合であっても、バイアス電力の低周波側の効率を向上させることができる。 Further, according to each embodiment, the second electrode is further supplied with source power for plasma generation. As a result, even when the source power is supplied from the bottom of the substrate W, the efficiency of the bias power on the low frequency side can be improved.
また、各実施形態及び変形例1,7によれば、第2の電極は、基台1110又は導電性の接着層1112と電気的に接続されない。その結果、バイアス電力の低周波側の効率を向上させることができる。
Further, according to each of the embodiments and
また、変形例2~7によれば、第2の電極は、基台1110又は導電性の接着層1112と電気的に接続され、バイアス電力は、基台1110又は導電性の接着層1112に供給される。その結果、基台1110内部の各種の孔における放電を抑制することができる。
Further, according to modifications 2 to 7, the second electrode is electrically connected to the
また、各実施形態及び変形例1~6によれば、第2の電極は、導電性ペースト、焼結銀、ろう材、はんだ、ソケット、板バネ、又は、給電線のカシメを用いて、基台1110又は導電性の接着層1112と電気的に接続される。その結果、基台1110又は導電性の接着層1112と、バイアス電極33,34,330とを同電位とすることができる。
Further, according to each of the embodiments and
また、各実施形態によれば、バイアス電力は、交流又は直流パルスである。その結果、バイアス電力の低周波側の効率を向上させることができる。 Also, according to each embodiment, the bias power is an AC or DC pulse. As a result, the efficiency of the bias power on the low frequency side can be improved.
また、第2実施形態によれば、第2の電極(バイアス電極330)は、第1の層(第1層331)と、第2の層(第2層332)とを備え、第1の層と第2の層との間には、誘電体が配置され、第1の層と第2の層との間が複数のビア334で接続される。その結果、異常放電を抑制できるとともに、面内均一性及びエッチングレートを向上させることができる。
Further, according to the second embodiment, the second electrode (bias electrode 330) includes a first layer (first layer 331) and a second layer (second layer 332). A dielectric is disposed between the layer and the second layer, and a plurality of
また、第2実施形態によれば、第2の支持面は、導電性部材または半導体で形成されるエッジリング1120と、誘電体で形成されるカバーリング1121とを支持する。第4の電極は、エッジリング1120に対応する静電チャック1111内に配置され、カバーリング1121に対応する静電チャック1111内には配置されない。その結果、基板Wの端部に形成されるホールのチルティングを抑制することができる。また、カバーリング1121上のシース電位343が低下するので、カバーリング1121へのダメージや消耗を抑制することができる。
Also according to the second embodiment, the second support surface supports an
今回開示された各実施形態は、すべての点で例示であって、制限的なものではないと考えられるべきである。上記の各実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形体で省略、置換、変更されてもよい。 Each embodiment disclosed this time should be considered as an illustration and not restrictive in all respects. Each of the embodiments described above may be omitted, substituted, or modified in various ways without departing from the scope and spirit of the appended claims.
また、上記した各実施形態では、バイアス電力として第2のRF生成部31bからバイアスRF信号を供給する場合について説明したが、これに限定されない。例えば、バイアス電力としてバイアスDC生成部32aからバイアスDC信号を供給してもよい。
Further, in each of the above-described embodiments, the case where the bias RF signal is supplied from the
また、上記した各実施形態では、プラズマ源として誘導結合型プラズマを用いて基板Wに対してエッチング等の処理を行うプラズマ処理装置1を例に説明したが、開示の技術はこれに限られない。プラズマを用いて基板Wに対して処理を行う装置であれば、プラズマ源は誘導結合プラズマに限られず、例えば、容量結合プラズマ、マイクロ波プラズマ、マグネトロンプラズマ等、任意のプラズマ源を用いることができる。
Further, in each of the above-described embodiments, the
なお、本開示は以下のような構成も取ることができる。
(1)
処理容器内に配置される基板支持部であって、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
基板支持部。
(2)
前記基台は、導電性部材で形成される、
前記(1)に記載の基板支持部。
(3)
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
前記(1)又は(2)に記載の基板支持部。
(4)
前記静電チャックは、さらにヒータ電極を内部に備え、
前記第2の電極は、前記第1の電極と前記ヒータ電極との間に配置される、
前記(1)~(3)のいずれか1つに記載の基板支持部。
(5)
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面側から順に第3の電極と第4の電極とを内部に備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第3の電極には、前記エッジリングを吸着するための電圧が印加され、
前記第4の電極には、バイアス電力が供給される、
前記(1)~(4)のいずれか1つに記載の基板支持部。
(6)
前記第3の電極は、前記第1の電極と一体である、
前記(5)に記載の基板支持部。
(7)
前記静電チャックは、前記第1の支持面を囲むように設けられ、エッジリングを支持する第2の支持面を備えるとともに、前記第2の支持面の内部に第4の電極を備え、
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第4の電極には、バイアス電力が供給される、
前記(1)~(4)のいずれか1つに記載の基板支持部。
(8)
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離よりも短い位置に配置される、
前記(5)~(7)のいずれか1つに記載の基板支持部。
(9)
前記第4の電極は、前記第2の電極と一体である、
前記(5)~(8)のいずれか1つに記載の基板支持部。
(10)
前記基台は、誘電体で形成され、前記静電チャックとの間に導電性の接着層を有する、
前記(1)に記載の基板支持部。
(11)
前記第2の電極には、さらにプラズマ生成用のソース電力が供給される、
前記(1)~(10)のいずれか1つに記載の基板支持部。
(12)
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続されない、
前記(1)~(11)のいずれか1つに記載の基板支持部。
(13)
前記第2の電極は、前記基台又は前記導電性の接着層と電気的に接続され、
前記バイアス電力は、前記基台又は前記導電性の接着層に供給される、
前記(1)~(11)のいずれか1つに記載の基板支持部。
(14)
前記第2の電極は、導電性ペースト、焼結銀、ろう材、はんだ、ソケット、板バネ、又は、給電線のカシメを用いて、前記基台又は前記導電性の接着層と電気的に接続される、
前記(13)に記載の基板支持部。
(15)
前記バイアス電力は、交流又は直流パルスである、
前記(1)~(14)のいずれか1つに記載の基板支持部。
(16)
前記第2の電極は、第1の層と、第2の層とを備え、前記第1の層と前記第2の層との間には、前記誘電体が配置され、前記第1の層と前記第2の層との間が複数のビアで接続される、
前記(1)~(15)のいずれか1つに記載の基板支持部。
(17)
前記第2の支持面は、導電性部材または半導体で形成される前記エッジリングと、誘電体で形成されるカバーリングとを支持し、
前記第4の電極は、前記エッジリングに対応する前記静電チャック内に配置され、前記カバーリングに対応する前記静電チャック内には配置されない、
前記(5)~(9)のいずれか1つに記載の基板支持部。
(18)
処理容器と、
前記処理容器内に配置される基板支持部とを含み、
前記基板支持部は、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
プラズマ処理装置。
Note that the present disclosure can also take the following configuration.
(1)
A substrate support disposed within the processing container,
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
substrate support.
(2)
The base is formed of a conductive member,
The substrate support portion according to (1) above.
(3)
The second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the base,
The substrate support part according to (1) or (2) above.
(4)
The electrostatic chuck further includes a heater electrode inside,
the second electrode is positioned between the first electrode and the heater electrode;
The substrate support portion according to any one of (1) to (3) above.
(5)
The electrostatic chuck is provided so as to surround the first support surface and includes a second support surface for supporting the edge ring, and a third electrode and a fourth electrode in order from the second support surface side. and electrodes are provided inside,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
A voltage is applied to the third electrode to attract the edge ring,
bias power is supplied to the fourth electrode;
The substrate supporting portion according to any one of (1) to (4) above.
(6)
wherein the third electrode is integral with the first electrode;
The substrate supporting portion according to (5) above.
(7)
The electrostatic chuck includes a second support surface that surrounds the first support surface and supports an edge ring, and a fourth electrode inside the second support surface,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
bias power is supplied to the fourth electrode;
The substrate supporting portion according to any one of (1) to (4) above.
(8)
The fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the base,
The substrate supporting portion according to any one of (5) to (7) above.
(9)
the fourth electrode is integral with the second electrode;
The substrate support portion according to any one of (5) to (8) above.
(10)
The base is made of a dielectric material and has a conductive adhesive layer between itself and the electrostatic chuck.
The substrate support portion according to (1) above.
(11)
The second electrode is further supplied with source power for plasma generation,
The substrate support portion according to any one of (1) to (10) above.
(12)
wherein the second electrode is not electrically connected to the base or the conductive adhesive layer;
The substrate supporting portion according to any one of (1) to (11) above.
(13)
the second electrode is electrically connected to the base or the conductive adhesive layer;
the bias power is supplied to the base or the conductive adhesive layer;
The substrate supporting portion according to any one of (1) to (11) above.
(14)
The second electrode is electrically connected to the base or the conductive adhesive layer using conductive paste, sintered silver, brazing material, solder, socket, leaf spring, or crimping of a power supply line. to be
The substrate support portion according to (13) above.
(15)
wherein the bias power is an AC or DC pulse;
The substrate support portion according to any one of (1) to (14) above.
(16)
The second electrode comprises a first layer and a second layer, the dielectric disposed between the first layer and the second layer, the first layer and the second layer are connected by a plurality of vias,
The substrate supporting portion according to any one of (1) to (15) above.
(17)
the second support surface supports the edge ring formed of a conductive material or semiconductor and the cover ring formed of a dielectric;
the fourth electrode is positioned within the electrostatic chuck corresponding to the edge ring and not positioned within the electrostatic chuck corresponding to the cover ring;
The substrate support portion according to any one of (5) to (9) above.
(18)
a processing vessel;
a substrate support disposed within the processing vessel;
The substrate supporting portion is
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
The second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base,
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
Plasma processing equipment.
1 プラズマ処理装置
10 プラズマ処理チャンバ
11 基板支持部
31a 第1のRF生成部
31b 第2のRF生成部
33,34,330 バイアス電極
33a,337 端子
80 貫通孔
80a,80b 穴
80c カシメ部
82,82a ソケット端子
83,87c 給電線
84,87b 接合端子
86,86a,87 接着剤
87a 板ばね
111 本体部
111a 中央領域
111b 環状領域
112 リングアセンブリ
331 第1層
332 第2層
333 第3層
334~336 ビア
350 供給層
1110 基台
1111 静電チャック
1111a セラミック部材
1111b,1111d 静電電極
1111c ヒータ電極
1112 接着層
1120 エッジリング
1121 カバーリング
W 基板
Claims (18)
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
基板支持部。 A substrate support disposed within the processing container,
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
substrate support.
請求項1に記載の基板支持部。 The base is formed of a conductive member,
The substrate support according to claim 1.
請求項1又は2に記載の基板支持部。 The second electrode is arranged at a position where the distance to the first support surface is shorter than the distance to the base,
The substrate support part according to claim 1 or 2.
前記第2の電極は、前記第1の電極と前記ヒータ電極との間に配置される、
請求項1又は2に記載の基板支持部。 The electrostatic chuck further includes a heater electrode inside,
the second electrode is positioned between the first electrode and the heater electrode;
The substrate support part according to claim 1 or 2.
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第3の電極には、前記エッジリングを吸着するための電圧が印加され、
前記第4の電極には、バイアス電力が供給される、
請求項1又は2に記載の基板支持部。 The electrostatic chuck is provided so as to surround the first support surface and includes a second support surface for supporting the edge ring, and a third electrode and a fourth electrode in order from the second support surface side. and electrodes are provided inside,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
A voltage is applied to the third electrode to attract the edge ring,
bias power is supplied to the fourth electrode;
The substrate support part according to claim 1 or 2.
請求項5に記載の基板支持部。 wherein the third electrode is integral with the first electrode;
A substrate support according to claim 5.
前記第4の電極は、前記第2の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第4の電極には、バイアス電力が供給される、
請求項1又は2に記載の基板支持部。 The electrostatic chuck includes a second support surface that surrounds the first support surface and supports an edge ring, and a fourth electrode inside the second support surface,
The fourth electrode is arranged at a position where the distance to the second support surface is equal to or less than the distance to the base,
bias power is supplied to the fourth electrode;
The substrate support part according to claim 1 or 2.
請求項5に記載の基板支持部。 The fourth electrode is arranged at a position where the distance to the second support surface is shorter than the distance to the base,
A substrate support according to claim 5.
請求項5に記載の基板支持部。 the fourth electrode is integral with the second electrode;
A substrate support according to claim 5.
請求項1に記載の基板支持部。 The base is made of a dielectric material and has a conductive adhesive layer between itself and the electrostatic chuck.
The substrate support according to claim 1.
請求項1又は10に記載の基板支持部。 The second electrode is further supplied with source power for plasma generation,
A substrate support according to claim 1 or 10.
請求項10に記載の基板支持部。 wherein the second electrode is not electrically connected to the base or the conductive adhesive layer;
A substrate support according to claim 10.
前記バイアス電力は、前記基台又は前記導電性の接着層に供給される、
請求項10に記載の基板支持部。 the second electrode is electrically connected to the base or the conductive adhesive layer;
the bias power is supplied to the base or the conductive adhesive layer;
A substrate support according to claim 10.
請求項13に記載の基板支持部。 The second electrode is electrically connected to the base or the conductive adhesive layer using conductive paste, sintered silver, brazing material, solder, socket, leaf spring, or crimping of a power supply line. to be
14. A substrate support according to claim 13.
請求項1又は2に記載の基板支持部。 wherein the bias power is an AC or DC pulse;
The substrate support part according to claim 1 or 2.
請求項1又は2に記載の基板支持部。 The second electrode comprises a first layer and a second layer, the dielectric disposed between the first layer and the second layer, the first layer and the second layer are connected by a plurality of vias,
The substrate support part according to claim 1 or 2.
前記第4の電極は、前記エッジリングに対応する前記静電チャック内に配置され、前記カバーリングに対応する前記静電チャック内には配置されない、
請求項7に記載の基板支持部。 the second support surface supports the edge ring formed of a conductive material or semiconductor and the cover ring formed of a dielectric;
the fourth electrode is positioned within the electrostatic chuck corresponding to the edge ring and not positioned within the electrostatic chuck corresponding to the cover ring;
A substrate support according to claim 7.
前記処理容器内に配置される基板支持部とを含み、
前記基板支持部は、
基板を支持する第1の支持面を備えるとともに、前記第1の支持面側から順に第1の電極と第2の電極とを内部に備え、誘電体で形成される静電チャックと、
前記静電チャックを支持する基台と、
を有し、
前記第2の電極は、前記第1の支持面までの距離が、前記基台までの距離以下の位置に配置され、
前記第1の電極には、前記基板を吸着するための電圧が印加され、
前記第2の電極には、バイアス電力が供給される、
プラズマ処理装置。 a processing vessel;
a substrate support disposed within the processing vessel;
The substrate support part
an electrostatic chuck comprising a first supporting surface for supporting a substrate, internally provided with a first electrode and a second electrode in order from the first supporting surface side, and formed of a dielectric;
a base supporting the electrostatic chuck;
has
the second electrode is arranged at a position where the distance to the first support surface is equal to or less than the distance to the base;
A voltage for attracting the substrate is applied to the first electrode,
bias power is supplied to the second electrode;
Plasma processing equipment.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18/104,266 US20230268216A1 (en) | 2022-02-01 | 2023-01-31 | Substrate support and plasma processing apparatus |
TW112103220A TW202347406A (en) | 2022-02-01 | 2023-01-31 | Substrate support and plasma processing apparatus |
KR1020230012328A KR20230117668A (en) | 2022-02-01 | 2023-01-31 | Substrate support and plasma processing apparatus |
CN202310050087.2A CN116544167A (en) | 2022-02-01 | 2023-02-01 | Substrate supporting part and plasma processing device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022013858 | 2022-02-01 | ||
JP2022013858 | 2022-02-01 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023112675A true JP2023112675A (en) | 2023-08-14 |
Family
ID=87562191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023008538A Pending JP2023112675A (en) | 2022-02-01 | 2023-01-24 | Substrate support and plasma processing apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023112675A (en) |
-
2023
- 2023-01-24 JP JP2023008538A patent/JP2023112675A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009170509A (en) | Plasma processing apparatus including electrostatic chuck with built-in heater | |
US11600471B2 (en) | Substrate support, plasma processing apparatus, and focus ring | |
US20150243486A1 (en) | Plasma processing apparatus | |
US11798791B2 (en) | Substrate support and plasma processing apparatus | |
TW202130226A (en) | Stage and plasma processing apparatus | |
JP7344821B2 (en) | plasma processing equipment | |
US20230087660A1 (en) | Plasma processing apparatus | |
US20230090650A1 (en) | Plasma processing apparatus | |
JP2023112675A (en) | Substrate support and plasma processing apparatus | |
US20230268216A1 (en) | Substrate support and plasma processing apparatus | |
JP2023002987A (en) | Substrate supporter, plasma processing device and edge ring | |
CN116544167A (en) | Substrate supporting part and plasma processing device | |
WO2024171715A1 (en) | Plasma processing device | |
US20240062991A1 (en) | Plasma processing apparatus and substrate processing method | |
WO2024150693A1 (en) | Support body, substrate support, and plasma processing device | |
US20240222092A1 (en) | Plasma processing apparatus and electrostatic chuck including a dielectric structure and an electrostatic claim electrode inside the dielectric structure | |
US20240006165A1 (en) | Plasma processing apparatus and plasma processing method | |
JP2024027431A (en) | Plasma processing device and substrate support part | |
US20240087857A1 (en) | Plasma processing apparatus and substrate support | |
US20220270851A1 (en) | Antenna for inductively coupled plasma excitation, antenna unit for inductively coupled plasma excitation, and plasma processing apparatus | |
WO2024171714A1 (en) | Plasma treatment device | |
WO2023008209A1 (en) | Substrate support and substrate processing device | |
TW202348091A (en) | Plasma processing apparatus | |
JP2023044634A (en) | Plasma processing apparatus | |
CN118160082A (en) | Plasma processing apparatus and electrostatic chuck |