JP2023110887A - Ac insulating circuit and ac power supply circuit using the same - Google Patents
Ac insulating circuit and ac power supply circuit using the same Download PDFInfo
- Publication number
- JP2023110887A JP2023110887A JP2023008742A JP2023008742A JP2023110887A JP 2023110887 A JP2023110887 A JP 2023110887A JP 2023008742 A JP2023008742 A JP 2023008742A JP 2023008742 A JP2023008742 A JP 2023008742A JP 2023110887 A JP2023110887 A JP 2023110887A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- primary side
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 167
- 238000006243 chemical reaction Methods 0.000 claims abstract description 53
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 41
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 41
- 238000004804 winding Methods 0.000 claims description 112
- 239000003990 capacitor Substances 0.000 claims description 75
- 238000009413 insulation Methods 0.000 claims description 70
- 238000002955 isolation Methods 0.000 claims description 58
- 238000009499 grossing Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 description 45
- 238000012986 modification Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 25
- 230000002194 synthesizing effect Effects 0.000 description 10
- 101001057156 Homo sapiens Melanoma-associated antigen C2 Proteins 0.000 description 8
- 102100027252 Melanoma-associated antigen C2 Human genes 0.000 description 8
- 230000004907 flux Effects 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 8
- 230000001172 regenerating effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 101000824971 Homo sapiens Sperm surface protein Sp17 Proteins 0.000 description 5
- 102100022441 Sperm surface protein Sp17 Human genes 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000005284 excitation Effects 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 102100022907 Acrosin-binding protein Human genes 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 2
- 101000756551 Homo sapiens Acrosin-binding protein Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Rectifiers (AREA)
- Ac-Ac Conversion (AREA)
Abstract
Description
本発明は、交流絶縁回路およびこれを用いた交流電源回路に関する。 The present invention relates to an AC isolation circuit and an AC power supply circuit using the same.
交流絶縁回路として、図16に模式的に示すような商用電圧用絶縁トランスが一般的に用いられている。図16の商用電圧用絶縁トランスは、商用電圧の周波数f向けに、例えば、50Hz用に設計されている。一般に、トランスのコアは、飽和磁束密度以下で用いなければならない。 As an AC isolation circuit, a commercial voltage isolation transformer as schematically shown in FIG. 16 is generally used. The commercial voltage isolation transformer of FIG. 16 is designed for a commercial voltage frequency f, for example, 50 Hz. In general, transformer cores must be used below the saturation magnetic flux density.
図17は、印加される商用電圧Vと商用電圧用絶縁トランスのコアの磁束密度Bと位相θ=ωt(ωは商用電圧Vの角周波数でω=2πf、tは時間)の関係を示す。正極側の電圧印加に対して、磁束密度は、-B~+Bまで変化するため、最大磁束密度は、1/4周期(π/2)までの積分により求められる。最大磁束密度Bmは、(式1)により求められる。 FIG. 17 shows the relationship between the applied commercial voltage V, the magnetic flux density B of the core of the commercial voltage isolation transformer, and the phase θ=ωt (ω is the angular frequency of the commercial voltage V, ω=2πf, and t is time). Since the magnetic flux density varies from -B to +B with respect to the voltage application on the positive electrode side, the maximum magnetic flux density can be obtained by integration up to 1/4 period (π/2). The maximum magnetic flux density Bm is obtained by (Equation 1).
ここで、Eは商用電圧Vの実効値電圧、Nはトランスの1次側巻線の巻数、Sはトランスのコアの断面積である。 Here, E is the effective voltage of the commercial voltage V, N is the number of turns of the primary winding of the transformer, and S is the cross-sectional area of the core of the transformer.
図18は、単相2線式の商用電圧を単相3線式の交流電圧に変換するための商用電圧用絶縁トランスの回路の従来例を模式的に表した図である。このような商用電圧用絶縁トランスは、1次巻線Lpに商用電圧ACとして例えば、実効値電圧=100V、周波数f=50Hzの交流電圧を入力すると、第1の2次巻線Ls1の端子である赤と白の端子間(Vo1)および第2の2次巻線Ls2の端子である白と黒の端子間(Vo2)には実効値電圧=100V、周波数f=50Hzの交流電圧を出力し、赤と黒の端子間(Vo1+Vo2)には実効値電圧=200V、周波数f=50Hzの交流電圧を出力する。 FIG. 18 is a diagram schematically showing a conventional example of a commercial voltage isolation transformer circuit for converting a single-phase two-wire commercial voltage into a single-phase three-wire AC voltage. In such a commercial voltage isolation transformer, when an AC voltage having an effective voltage of 100 V and a frequency f of 50 Hz is input to the primary winding Lp as a commercial voltage AC, the terminal of the first secondary winding Ls1 An AC voltage with an effective value voltage of 100 V and a frequency f of 50 Hz is output between certain red and white terminals (Vo1) and between white and black terminals (Vo2) that are terminals of the second secondary winding Ls2. , an AC voltage with an effective voltage of 200 V and a frequency f of 50 Hz is output between the red and black terminals (Vo1+Vo2).
商用電圧用絶縁トランスで用いる商用電圧Vでは、周波数f=50Hzと小さいため、(式1)より、磁束密度Bはたいへん大きな値となることがわかる。これに対応するために、商用電圧用絶縁トランスでは、一般的には飽和磁束密度の大きいケイ素鋼板をコアとして用いる。そのため、商用電圧用絶縁トランスは、たいへん大きくて重いものとなる。 At the commercial voltage V used in the commercial voltage isolation transformer, since the frequency f is as small as 50 Hz, it can be seen from (Equation 1) that the magnetic flux density B has a very large value. In order to deal with this problem, commercial voltage isolation transformers generally use a silicon steel sheet with a high saturation magnetic flux density as a core. Therefore, the commercial voltage isolation transformer is very large and heavy.
本発明の目的は、小型で軽量な交流絶縁回路およびこれを用いた交流電源回路を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide a compact and lightweight AC insulating circuit and an AC power supply circuit using the same.
本発明の一態様に係る交流絶縁回路は、第1スイッチング回路を備え、第1の周波数を有する第1の交流電圧が入力されたときに、前記第1の周波数に同期して前記第1スイッチング回路をオン・オフすることにより、前記第1の交流電圧を整流した第1の直流電圧を生成して出力する同期整流回路と、前記第1の周波数よりも高い周波数である第2の周波数により制御され、前記第1の直流電圧を、前記第1の直流電圧とは絶縁された第2の直流電圧に変換して出力する絶縁型DC-DC変換回路と、第2スイッチング回路を備え、前記第1の周波数に同期して前記第2スイッチング回路をオン・オフすることにより、前記第2の直流電圧から、前記第1の交流電圧とは絶縁された前記第1の周波数を有する第2の交流電圧を生成して出力する同期合成回路とを備える。 An AC isolation circuit according to an aspect of the present invention includes a first switching circuit, and when a first AC voltage having a first frequency is input, the first switching is performed in synchronization with the first frequency. By turning on and off the circuit, a synchronous rectification circuit that generates and outputs a first DC voltage obtained by rectifying the first AC voltage, and a second frequency that is higher than the first frequency. An insulated DC-DC conversion circuit that is controlled and converts the first DC voltage into a second DC voltage that is insulated from the first DC voltage and outputs the second DC voltage, and a second switching circuit, By turning on/off the second switching circuit in synchronization with the first frequency, the second DC voltage has the first frequency isolated from the first AC voltage. a synchronous synthesizing circuit for generating and outputting an alternating voltage;
本発明によれば、小型かつ軽量な交流絶縁回路およびこれを用いた交流電源回路を提供することができる。 According to the present invention, it is possible to provide a compact and lightweight AC insulating circuit and an AC power supply circuit using the same.
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。なお、同一の機能を有する要素については同一の符号を付し、重複する説明を省略する。本発明は、以下に説明する実施形態に限定されるものではない。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Elements having the same function are denoted by the same reference numerals, and overlapping descriptions are omitted. The invention is not limited to the embodiments described below.
(第1実施形態)
図1は、第1実施形態に係る交流絶縁回路1の回路図である。交流絶縁回路1は、入力された第1の交流電圧としての商用交流電源ACの交流電圧を、商用交流電源ACと絶縁された第2の交流電圧としての出力電圧Vacに変換して出力する。
(First embodiment)
FIG. 1 is a circuit diagram of an
商用交流電源ACとしては、例えば、電力会社から供給される、第1の周波数としての周波数f=50Hz、実効値電圧=100Vのものが用いられる。交流絶縁回路1は、この商用交流電源ACの交流電圧を、商用交流電源ACとは絶縁され、商用交流電源ACと同じ規格である周波数f=50Hz、実効値電圧=100Vの出力電圧Vacに変換して出力する。商用交流電源ACの実効値電圧と出力電圧Vacの実効値電圧は、異なる値にすることも可能である。
As the commercial alternating current power supply AC, for example, a power supply having a first frequency of f=50 Hz and an effective value voltage of 100 V, which is supplied from an electric power company, is used. The
交流絶縁回路1は、同期整流回路10と、絶縁型DC-DC変換回路20と、同期合成回路30とを備える。
The
同期整流回路10は、商用交流電源ACの交流電圧を整流して出力するための第1同期整流器Q1と第2同期整流器Q2を備える。第1同期整流器Q1と第2同期整流器Q2は、第1スイッチング回路を構成している。
The
第1同期整流器Q1と第2同期整流器Q2は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第1実施形態では、第1同期整流器Q1と第2同期整流器Q2は、Nチャネル型MOSFETにより構成されている。 The first synchronous rectifier Q1 and the second synchronous rectifier Q2 are composed of semiconductor switching elements and have regenerative diodes. In the first embodiment, the first synchronous rectifier Q1 and the second synchronous rectifier Q2 are composed of N-channel MOSFETs.
第1同期整流器Q1のゲート・ソース間には、第1同期整流器Q1をオンするためのゲート信号Vg1を出力可能な第1整流制御回路CT1が接続されている。第2同期整流器Q2のゲート・ソース間には、第2同期整流器Q2をオンするためのゲート信号Vg2を出力可能な第2整流制御回路CT2が接続されている。 A first rectification control circuit CT1 capable of outputting a gate signal Vg1 for turning on the first synchronous rectifier Q1 is connected between the gate and source of the first synchronous rectifier Q1. A second rectification control circuit CT2 capable of outputting a gate signal Vg2 for turning on the second synchronous rectifier Q2 is connected between the gate and source of the second synchronous rectifier Q2.
絶縁型DC-DC変換回路20は、第1絶縁型DC-DC変換器(以下、第1DC-DC変換器と省略する)21と第2絶縁型DC-DC変換器(以下、第2DC-DC変換器と省略する)22とを備える。第1DC-DC変換器21と第2DC-DC変換器22は、入力電圧と出力電圧の変換比が略一定の高周波スイッチング方式の双方向DC-DC変換器であり、入力側と出力側が絶縁されている。第1実施形態では、第1DC-DC変換器21と第2DC-DC変換器22は、同様の回路構成のものを用いているが、第1DC-DC変換器21と第2DC-DC変換器22の性能が同等であれば、異なる回路構成のものを用いてもよい。第1DC-DC変換器21と第2DC-DC変換器22を1つのDC-DC変換器で構成することも可能であるが、第1実施形態では、回路の簡略化のため、2つのDC-DC変換器21,22を用いている。
The insulation type DC-
第1DC-DC変換器21の正側入力端子は、第1同期整流器Q1のドレインに接続されており、第1同期整流器Q1のソースが商用交流電源ACの正側出力端子に接続されている。第1DC-DC変換器21の負側入力端子は、商用交流電源ACの負側出力端子に接続されている。
The positive input terminal of the first DC-
第2DC-DC変換器22の正側入力端子は、商用交流電源ACの負側出力端子に接続されている。第2DC-DC変換器22の負側入力端子は、第2同期整流器Q2のソースに接続されており、第2同期整流器Q2のドレインが商用交流電源ACの正側出力端子に接続されている。
A positive input terminal of the second DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極(正の電圧)のとき(図2のt11-t12間)に、第1同期整流器Q1が第1整流制御回路CT1によりオンされる。同様に、商用交流電源ACが負極(負の電圧)のとき(図2のt12-t13間)に、第1同期整流器Q1が第1整流制御回路CT1によりオフされる。これにより、商用交流電源ACの交流電圧を第1の直流電圧のうちの第1の正の電圧Vi1に半波整流する。 In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (positive voltage) (between t11 and t12 in FIG. 2), the first synchronous rectifier Q1 is connected to the first rectification control circuit CT1. is turned on by Similarly, when the commercial AC power supply AC is negative (negative voltage) (between t12 and t13 in FIG. 2), the first synchronous rectifier Q1 is turned off by the first rectification control circuit CT1. As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the first positive voltage Vi1 of the first DC voltage.
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のとき(図2のt11-t12間)に、第2同期整流器Q2が第2整流制御回路CT2によりオフされる。同様に、商用交流電源ACが負極のとき(図2のt12-t13間)に、第2同期整流器Q2が第2整流制御回路CT2によりオンされる。これにより、商用交流電源ACの交流電圧を第1の直流電圧のうちの第1の負の電圧Vi2に半波整流する。 In synchronization with the frequency f of the voltage of the commercial AC power supply AC, the second synchronous rectifier Q2 is turned off by the second rectification control circuit CT2 when the commercial AC power supply AC is positive (between t11 and t12 in FIG. 2). Similarly, when the commercial AC power supply AC is negative (between t12 and t13 in FIG. 2), the second synchronous rectifier Q2 is turned on by the second rectification control circuit CT2. As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the first negative voltage Vi2 of the first DC voltage.
第1DC-DC変換器21には、図2の(4)に示すように脈動した第1の正の電圧Vi1が入力される。第2DC-DC変換器22には、図2の(5)に示すように脈動した第1の負の電圧Vi2が正負の極性を反転して入力される。
A pulsating first positive voltage Vi1 is input to the first DC-
第1DC-DC変換器21は、入力された第1の正の電圧Vi1に対して絶縁された、電圧変換比に応じた第2の正の電圧Vo1(第2の直流電圧)を出力する。第2の正の電圧Vo1は、図2の(6)に示すように、脈動した電圧となる。第1DC-DC変換器21の電圧変換比を1にすれば、第1の正の電圧Vi1と第2の正の電圧Vo1は同じ波形となる。第2DC-DC変換器22は、入力された第1の負の電圧Vi2に対して絶縁された、電圧変換比に応じた第2の負の電圧Vo2(第2の直流電圧)を出力する。第2の負の電圧Vo2は、図2の(7)に示すように、脈動した電圧となる。第2DC-DC変換器22の電圧変換比を1にすれば、第1の負の電圧Vi2と第2の負の電圧Vo2は同じ波形となる。
The first DC-
同期合成回路30は、第1DC-DC変換器21の出力電圧である第2の正の電圧Vo1と第2DC-DC変換器22の出力電圧である第2の負の電圧Vo2とを合成して出力するための第1同期合成器Q3と第2同期合成器Q4を備える。第1同期合成器Q3と第2同期合成器Q4は、第2スイッチング回路を構成している。
The
第1同期合成器Q3と第2同期合成器Q4は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第1実施形態では、第1同期合成器Q3と第2同期合成器Q4は、Nチャネル型MOSFETにより構成されている。 The first synchronous synthesizer Q3 and the second synchronous synthesizer Q4 are composed of semiconductor switching elements and have regenerative diodes. In the first embodiment, the first synchronous synthesizer Q3 and the second synchronous synthesizer Q4 are composed of N-channel MOSFETs.
第1同期合成器Q3のゲート・ソース間には、第1同期合成器Q3をオンするためのゲート信号Vg3を出力可能な第1合成制御回路CT3が接続されている。第2同期合成器Q4のゲート・ソース間には、第2同期合成器Q4をオンするためのゲート信号Vg4を出力可能な第2合成制御回路CT4が接続されている。 A first synthesis control circuit CT3 capable of outputting a gate signal Vg3 for turning on the first synchronous synthesizer Q3 is connected between the gate and source of the first synchronous synthesizer Q3. A second synthesis control circuit CT4 capable of outputting a gate signal Vg4 for turning on the second synchronous synthesizer Q4 is connected between the gate and source of the second synchronous synthesizer Q4.
第1DC-DC変換器21の正側出力端子は、第1同期合成器Q3のドレインと接続されており、第1同期合成器Q3のソースが交流絶縁回路1の正側出力端子に接続されている。第1DC-DC変換器21の負側出力端子は、交流絶縁回路1の負側出力端子に接続されている。
The positive output terminal of the first DC-
第2DC-DC変換器22の正側出力端子は、交流絶縁回路1の負側出力端子に接続されている。第2DC-DC変換器22の負側出力端子は、第2同期合成器Q4のソースに接続され、第2同期合成器Q4のドレインが交流絶縁回路1の正側出力端子に接続されている。交流絶縁回路1の正側出力端子と負側出力端子の間には、出力コンデンサCacが接続されている。
A positive output terminal of the second DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに、第1同期合成器Q3が第1合成制御回路CT3によりオンされ、第2同期合成器Q4が第2合成制御回路CT4によりオフされる。同様に、商用交流電源ACが負極のときに、第2同期合成器Q4が第2合成制御回路CT4によりオンされ、第1同期合成器Q3が第1合成制御回路CT3によりオフされる。これにより、第1DC-DC変換器21の出力電圧Vo1と第2DC-DC変換器22の出力電圧Vo2の極性を反転した電圧とが合成されて、出力電圧Vacが生成される。交流絶縁回路1の出力電圧Vacは、商用交流電源ACと絶縁されている。
In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive, the first synchronous combiner Q3 is turned on by the first synthesis control circuit CT3, and the second synchronous combiner Q4 is switched to the second It is turned off by the synthesis control circuit CT4. Similarly, when the commercial AC power supply AC is negative, the second synchronous synthesizer Q4 is turned on by the second synthesis control circuit CT4, and the first synchronous synthesizer Q3 is turned off by the first synthesis control circuit CT3. As a result, the output voltage Vo1 of the first DC-
次に、図2のタイムチャートを用いて、交流絶縁回路1の各部の波形を説明する。
Next, waveforms of each part of the
図2の(1)は、交流絶縁回路1に入力される商用交流電源ACの波形である。交流絶縁回路1に入力される商用交流電源ACの実効値電圧が100V、周波数が50Hzであれば、正弦波の正極側のピーク電圧は、実効値電圧の√2倍の+141V、負極側のピークは-141V、正弦波の1周期は20msとなる。
(1) of FIG. 2 shows the waveform of the commercial alternating current power supply AC input to the alternating
図2の(2)は、第1同期整流器Q1の第1整流制御回路CT1から第1同期整流器Q1のゲート・ソース間に印加されるゲート信号Vg1を示す。商用交流電源ACの電圧が正極の時(t11-t12間)には、t11で第1整流制御回路CT1からゲート信号Vg1が出力されて、第1同期整流器Q1がオンとなり、t12でゲート信号Vg1が0になることで、第1同期整流器Q1がオフとなる。これにより、図2の(4)に示すように、商用交流電源ACの電圧の正極側が半波整流されて、第1DC-DC変換器21に入力される第1の正の電圧Vi1が生成される。
(2) of FIG. 2 shows the gate signal Vg1 applied between the gate and source of the first synchronous rectifier Q1 from the first rectification control circuit CT1 of the first synchronous rectifier Q1. When the voltage of the commercial AC power supply AC is positive (between t11 and t12), the gate signal Vg1 is output from the first rectification control circuit CT1 at t11, the first synchronous rectifier Q1 is turned on, and the gate signal Vg1 is turned on at t12. becomes 0, the first synchronous rectifier Q1 is turned off. As a result, as shown in (4) in FIG. 2, the positive side of the voltage of the commercial AC power supply AC is half-wave rectified to generate the first positive voltage Vi1 that is input to the first DC-
図2の(3)は、第2同期整流器Q2の第2整流制御回路CT2から第2同期整流器Q2のゲート・ソース間に印加されるゲート信号Vg2を示す。商用交流電源ACの電圧が負極の時(t12-t13間)には、t12で第2整流制御回路CT2からゲート信号Vg2が出力されて、第2同期整流器Q2がオンとなり、t13でゲート信号Vg2が0になることで、第2同期整流器Q2がオフとなる。これにより、図2の(5)に示すように、商用交流電源ACの電圧の負極側が半波整流されて、第2DC-DC変換器22に入力される第1の負の電圧Vi2が生成される。第1の負の電圧Vi2は、極性を反転させて第2DC-DC変換器22に入力されるため、図2の(5)のように、0から正極方向に変動する。
(3) of FIG. 2 shows the gate signal Vg2 applied between the gate and source of the second synchronous rectifier Q2 from the second rectification control circuit CT2 of the second synchronous rectifier Q2. When the voltage of the commercial AC power supply AC is negative (between t12 and t13), the gate signal Vg2 is output from the second rectification control circuit CT2 at t12, the second synchronous rectifier Q2 is turned on, and the gate signal Vg2 is turned on at t13. becomes 0, the second synchronous rectifier Q2 is turned off. As a result, as shown in (5) in FIG. 2, the negative side of the voltage of the commercial AC power supply AC is half-wave rectified to generate the first negative voltage Vi2 that is input to the second DC-
第1の正の電圧Vi1が入力された第1DC-DC変換器21の出力電圧である第2の正の電圧Vo1は、第1DC-DC変換器21の電圧変換比が1である場合、図2の(6)に示すような、図2の(4)に示す第1の正の電圧Vi1と同様の波形となる。第1の負の電圧Vi2の極性を反転させて入力された第2DC-DC変換器22の出力である第2の負の電圧Vo2は、第2DC-DC変換器22の電圧変換比が1である場合、図2の(7)に示すような、図2の(5)に示す第1の負の電圧Vi2の極性を反転させたものと同様の波形となる。
When the voltage conversion ratio of the first DC-
図2の(8)は、第1同期合成器Q3の第1合成制御回路CT3から第1同期合成器Q3のゲート・ソース間に印加されるゲート信号Vg3を示す。商用交流電源ACの電圧が正極の時(t11-t12間)には、t11で第1合成制御回路CT3からゲート信号Vg3が出力されて、第1同期合成器Q3がオンとなり、t12でゲート信号Vg3が0になることで、第1同期合成器Q3がオフとなる。なお、図2の(8)は、図2の(2)と同様の波形となる。図2の(9)は、第2同期合成器Q4の第2合成制御回路CT4から第2同期合成器Q4のゲート・ソース間に印加されるゲート信号Vg4を示す。商用交流電源ACの電圧が負極の時(t12-t13間)には、t12で第2合成制御回路CT4からゲート信号Vg4が出力されて、第2同期合成器Q4がオンとなり、t13でゲート信号Vg4が0になることで、第2同期合成器Q4がオフとなる。なお、図2の(9)は、図2の(3)と同様の波形となる。これにより、図2の(10)に示す出力電圧Vacの正極側の電圧および負極側の電圧が生成される。 (8) in FIG. 2 shows the gate signal Vg3 applied between the gate and source of the first synchronous synthesizer Q3 from the first synthesis control circuit CT3 of the first synchronous synthesizer Q3. When the voltage of the commercial AC power supply AC is positive (between t11 and t12), the gate signal Vg3 is output from the first synthesis control circuit CT3 at t11, the first synchronous synthesizer Q3 is turned on, and the gate signal is generated at t12. When Vg3 becomes 0, the first synchronous synthesizer Q3 is turned off. Note that (8) in FIG. 2 has the same waveform as (2) in FIG. (9) in FIG. 2 shows the gate signal Vg4 applied between the gate and source of the second synchronous synthesizer Q4 from the second synthesis control circuit CT4 of the second synchronous synthesizer Q4. When the voltage of the commercial AC power supply AC is negative (between t12 and t13), the gate signal Vg4 is output from the second synthesis control circuit CT4 at t12, the second synchronous synthesizer Q4 is turned on, and the gate signal is turned on at t13. When Vg4 becomes 0, the second synchronous synthesizer Q4 is turned off. Note that (9) in FIG. 2 has the same waveform as (3) in FIG. As a result, the voltage on the positive electrode side and the voltage on the negative electrode side of the output voltage Vac shown in (10) in FIG. 2 are generated.
こうして、図2の(1)のような商用交流電源ACの電圧波形が、図2の(10)のような交流絶縁回路1の出力電圧Vacとして、一定の電圧変換比で絶縁されて出力される。
In this way, the voltage waveform of the commercial AC power supply AC as shown in (1) in FIG. 2 is isolated at a constant voltage conversion ratio and output as the output voltage Vac of the
次に、第1DC-DC変換器21と第2DC-DC変換器22について説明する。
Next, the first DC-
第1実施形態では、第1DC-DC変換器21と第2DC-DC変換器22は、同様の回路構成が用いられ、その動作も同様であるため、ここでは、第1DC-DC変換器21のみ詳細に説明し、第2DC-DC変換器22の説明は省略する。
In the first embodiment, the first DC-
図3は、交流絶縁回路1で用いられる第1絶縁型DC-DC変換器21の回路図である。図4Aは、入力電圧Vi=Eで負荷RLがある時、図4Bは、入力電圧Vi=Eで負荷RLがない時、図4Cは、入力電圧Vi=E/2で負荷RLがある時、図4Dは、入力電圧Vi=E/2で負荷RLがない時のDC-DC変換器21の各部の波形である。
FIG. 3 is a circuit diagram of the first insulation type DC-
図3に示すように、DC-DC変換器21は、高周波数電圧用のコアと1次巻線Lpと第1の2次巻線Ls1と第2の2次巻線Ls2を備えた高周波トランスTと、高周波トランスTの1次巻線Lpに接続された1次側回路としてのハーフブリッジ回路と、高周波トランスTの第1の2次巻線と第2の2次巻線に接続された2次側回路としての両波整流型同期整流回路を備える。
As shown in FIG. 3, the DC-
高周波トランスTは、コアと、1次巻線Lpと、1次巻線Lpとコアにより結合された第1の2次巻線Ls1および第2の2次巻線Ls2とを備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。高周波トランスTは、1次巻線Lpと、第1の2次巻線Ls1および第2の2次巻線Ls2とが絶縁されている。 A high-frequency transformer T includes a core, a primary winding Lp, and a first secondary winding Ls1 and a second secondary winding Ls2 coupled to the primary winding Lp by the core. It is designed for high-frequency AC voltage of about several hundred kHz. A high-frequency transformer T has a primary winding Lp insulated from a first secondary winding Ls1 and a second secondary winding Ls2.
DC-DC変換器21の1次側回路は、入力電圧Vi(第1の正の電圧Vi1)に対して、1次側第1スイッチング素子Q11および1次側第2スイッチング素子Q12からなる直列回路と、第1コンデンサC11および第2コンデンサC12からなる直列回路(電流共振用キャパシタンス)とが並列に接続されているハーフブリッジ回路となっている。
The primary side circuit of the DC-
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第1実施形態では、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12は、Nチャネル型MOSFETにより構成されている。 The primary side first switching element Q11 and the primary side second switching element Q12 are composed of semiconductor switching elements and have regenerative diodes. In the first embodiment, the primary side first switching element Q11 and the primary side second switching element Q12 are composed of N-channel MOSFETs.
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12の直列回路は、1次側第1スイッチング素子Q11のドレインが入力電圧Viの正極側に接続されている。そして、1次側第1スイッチング素子Q11のソースが1次側第2スイッチング素子Q12のドレインに接続されており、1次側第2スイッチング素子Q12のソースが入力電圧Viの負極側に接続されている。 In the series circuit of the primary side first switching element Q11 and the primary side second switching element Q12, the drain of the primary side first switching element Q11 is connected to the positive electrode side of the input voltage Vi. The source of the primary side first switching element Q11 is connected to the drain of the primary side second switching element Q12, and the source of the primary side second switching element Q12 is connected to the negative electrode side of the input voltage Vi. there is
1次側第1スイッチング素子Q11には第1電圧擬似共振用コンデンサCv11が並列に接続されており、1次側第2スイッチング素子Q12には第2電圧擬似共振用コンデンサCv12が並列に接続されている。 A first voltage pseudo-resonant capacitor Cv11 is connected in parallel to the primary side first switching element Q11, and a second voltage pseudo-resonant capacitor Cv12 is connected in parallel to the primary side second switching element Q12. there is
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12の接続点と第1コンデンサC11と第2コンデンサC12の接続点との間には、高周波トランスTの1次巻線Lpと電流共振用インダクタンスLrの直列回路が接続されている。 Between the connection point of the primary side first switching element Q11 and the primary side second switching element Q12 and the connection point of the first capacitor C11 and the second capacitor C12, the primary winding Lp of the high frequency transformer T and the current A series circuit of resonant inductance Lr is connected.
1次側第1スイッチング素子Q11のゲート・ソース間と1次側第2スイッチング素子Q12のゲート・ソース間には、1次側制御回路CT10が接続されている。1次側制御回路CT10は、1次側第1スイッチング素子Q11をオンするためのゲート信号Vg11と、1次側第2スイッチング素子Q12をオンするためのゲート信号Vg12とを出力することができる。 A primary side control circuit CT10 is connected between the gate and source of the primary side first switching element Q11 and between the gate and source of the primary side second switching element Q12. The primary side control circuit CT10 can output a gate signal Vg11 for turning on the primary side first switching element Q11 and a gate signal Vg12 for turning on the primary side second switching element Q12.
高周波トランスTの2次側には、第1の2次巻線Ls1と第2の2次巻線Ls2が直列に接続されている。DC-DC変換器21の2次側回路は、第1の2次巻線Ls1と第2の2次巻線Ls2の直列回路の両端に接続される2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22の直列回路からなる両波整流型同期整流回路とを備える。
On the secondary side of the high frequency transformer T, a first secondary winding Ls1 and a second secondary winding Ls2 are connected in series. The secondary side circuit of the DC-
2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第1実施形態では、2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22は、Nチャネル型MOSFETにより構成されている。2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22には、スイッチオフ時のサージ電流を抑制するためのスナバコンデンサC21,C22がそれぞれ並列に接続されている。 The secondary side first switching element Q21 and the secondary side second switching element Q22 are composed of semiconductor switching elements and have regenerative diodes. In the first embodiment, the secondary side first switching element Q21 and the secondary side second switching element Q22 are composed of N-channel MOSFETs. Snubber capacitors C21 and C22 are connected in parallel to the first secondary switching element Q21 and the second secondary switching element Q22, respectively, for suppressing surge currents when the switches are turned off.
第1の2次巻線Ls1と第2の2次巻線Ls2の直列回路の第1の2次巻線Ls1側に、2次側第1スイッチング素子Q21のソースが接続されている。第1の2次巻線Ls1と第2の2次巻線Ls2の直列回路の第2の2次巻線Ls2側に、2次側第2スイッチング素子Q22のソースが接続されている。 The source of the secondary side first switching element Q21 is connected to the first secondary winding Ls1 side of the series circuit of the first secondary winding Ls1 and the second secondary winding Ls2. The source of the secondary side second switching element Q22 is connected to the second secondary winding Ls2 side of the series circuit of the first secondary winding Ls1 and the second secondary winding Ls2.
2次側第1スイッチング素子Q21のドレインと2次側第2スイッチング素子Q22のドレインは、出力平滑コンデンサCoの一端を介して、DC-DC変換器21の正側出力端子に接続されている。
The drain of the first secondary switching element Q21 and the drain of the second secondary switching element Q22 are connected to the positive output terminal of the DC-
第1の2次巻線Ls1と第2の2次巻線Ls2の接続点は、出力平滑コンデンサCoの他端を介して、負側出力端子に接続されている。 A connection point between the first secondary winding Ls1 and the second secondary winding Ls2 is connected to the negative side output terminal via the other end of the output smoothing capacitor Co.
2次側第1スイッチング素子Q21のゲート・ソース間には、2次側第1スイッチング素子Q21をオンするためのゲート信号Vg21を出力可能な2次側第1制御回路CT21が接続されている。 A first secondary control circuit CT21 capable of outputting a gate signal Vg21 for turning on the first secondary switching element Q21 is connected between the gate and source of the first secondary switching element Q21.
2次側第2スイッチング素子Q22のゲート・ソース間には、2次側第2スイッチング素子Q22をオンするためのゲート信号Vg22を出力可能な2次側第2制御回路CT22が接続されている。 A secondary-side second control circuit CT22 capable of outputting a gate signal Vg22 for turning on the secondary-side second switching element Q22 is connected between the gate and source of the secondary-side second switching element Q22.
次に、DC-DC変換器21の動作を詳細に説明する。
Next, the operation of the DC-
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12は、1次側制御回路CT10により生成されたゲート信号Vg11とVg12によって、数百kHz程度の高周波数(例えば、100kHz)の第2の周波数であるスイッチング周波数fsで交互にスイッチングされる。なお、ゲート信号Vg11(図4A-4Dの(5))とVg12(図4A-4Dの(6))は、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12が必ず同時にオフするわずかなデッドタイム期間を有している(図4A-4Dの(5)、(6)のt21、t22、t23の直後の波形を参照)。 The primary-side first switching element Q11 and the primary-side second switching element Q12 are driven by gate signals Vg11 and Vg12 generated by the primary-side control circuit CT10 to operate at a high frequency of about several hundred kHz (eg, 100 kHz). 2 at a switching frequency fs. The gate signals Vg11 ((5) in FIGS. 4A-4D) and Vg12 ((6) in FIGS. 4A-4D) always turn off the primary side first switching element Q11 and the primary side second switching element Q12 at the same time. (see waveforms immediately after t21, t22, t23 in (5) and (6) of FIGS. 4A-4D).
2次側第1制御回路CT21により生成される2次側第1スイッチング素子Q21のゲート信号Vg21(図4A-4Dの(5))は、1次側第1スイッチング素子Q11のゲート信号Vg11と同一のタイミングの信号である。 The gate signal Vg21 of the secondary side first switching element Q21 ((5) in FIGS. 4A to 4D) generated by the secondary side first control circuit CT21 is the same as the gate signal Vg11 of the primary side first switching element Q11. is a timing signal.
2次側第2制御回路CT22により生成される2次側第2スイッチング素子Q22のゲート信号Vg22(図4A-4Dの(6))は、1次側第2スイッチング素子Q12のゲート信号Vg12と同一のタイミングの信号である。 The gate signal Vg22 ((6) in FIGS. 4A to 4D) of the secondary side second switching element Q22 generated by the secondary side second control circuit CT22 is the same as the gate signal Vg12 of the primary side second switching element Q12. is a timing signal.
DC-DC変換器21に入力電圧Viが印加されると、第1コンデンサC11と第2コンデンサC12が充電されて、それぞれ1/2Viの電位差となる。1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12は交互にオン・オフするため、高周波トランスTの1次巻線Lpには、+1/2Viと-1/2Viの電圧が交互に印加される。すなわち、高周波トランスTの1次巻線Lpには、電圧が+1/2Viと-1/2Viとで変動するスイッチング周波数fsの交流電圧が印加される。
When the input voltage Vi is applied to the DC-
DC-DC変換器21の出力端子に負荷RLが接続されていない場合(出力側解放)に、デッドタイム期間の後に1次側第1スイッチング素子Q11がゲート信号Vg11によりオンする(図4Bの(5)のt21の直後)。すると、Vi→Q11→Lr→Lp→C12→Viの経路と、C11→Q11→Lr→Lp→C11の経路に電流が流れる。この時の1次側回路の共振周波数frは、(式2)のようになる。 When the load RL is not connected to the output terminal of the DC-DC converter 21 (output side release), the primary side first switching element Q11 is turned on by the gate signal Vg11 after the dead time period (( Immediately after t21 in 5)). Then, a current flows through the path of Vi->Q11->Lr->Lp->C12->Vi and the path of C11->Q11->Lr->Lp->C11. The resonance frequency fr of the primary side circuit at this time is given by (Equation 2).
ここで、インダクタンスの値を、1次巻線Lp>>電流共振用インダクタンスLrと設定すると、全てのスイッチング素子Q11、Q12,Q21,Q22のスイッチング周波数をfsとした場合、fr<<fsとなる。1次側第1スイッチング素子Q11がオンした場合のドレイン電流Id(Q11)の波形は、共振周波数frとなる。しかし、このドレイン電流Id(Q11)の波形は、共振周波数frがスイッチング周波数fsより遥かに低い周波数のため、共振周波数frの正弦波の一部が右上がりの直線波形として現れる(図4Bの(2)Id(Q11)のt21-t22間)。また、この電流波形は、高周波トランスTの励磁電流の波形でもある。 Here, if the value of the inductance is set as primary winding Lp>>current resonance inductance Lr, and if the switching frequency of all the switching elements Q11, Q12, Q21, Q22 is fs, fr<<fs. . The waveform of the drain current Id (Q11) when the primary side first switching element Q11 is turned on becomes the resonance frequency fr. However, in the waveform of this drain current Id (Q11), since the resonance frequency fr is much lower than the switching frequency fs, a part of the sine wave of the resonance frequency fr appears as a linear waveform rising to the right (( 2) Between t21 and t22 of Id (Q11)). This current waveform is also the waveform of the excitation current of the high-frequency transformer T. As shown in FIG.
1次側第1スイッチング素子Q11がオフする時のスイッチング電流(ドレイン電流)Id(Q11)によって、1次巻線Lpと電流共振用インダクタンスLrに蓄えられるエネルギεは、(式3)のようになる。 The energy ε stored in the primary winding Lp and the current resonance inductance Lr due to the switching current (drain current) Id (Q11) when the primary side first switching element Q11 is turned off is given by (Equation 3). Become.
1次巻線Lpと電流共振用インダクタンスLrに蓄えられたエネルギεは、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12のデッドタイム期間に第1電圧擬似共振用コンデンサCv11と第2電圧擬似共振用コンデンサCv12(電圧擬似共振用コンデンサ回路)に放出される。この時のエネルギεとの関係は、(式4)のようになる。 The energy ε accumulated in the primary winding Lp and the current resonance inductance Lr is transferred between the first voltage pseudo-resonance capacitor Cv11 and It is discharged to the second voltage pseudo-resonant capacitor Cv12 (voltage pseudo-resonant capacitor circuit). The relationship with the energy ε at this time is as shown in (Equation 4).
(式4)の電圧Vが入力電圧Vi以上となるようにCv11+Cv12のキャパシタンスの値と、Lp+Lrのインダクタンスの値を決定する。そして、デッドタイム期間中に電圧擬似共振が達成できるように、電圧擬似共振周波数fvの1/4周期が1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12のデッドタイム期間以下となるように設定する。ここで、電圧擬似共振周波数fvは、(式5)のようになる。 The capacitance value of Cv11+Cv12 and the inductance value of Lp+Lr are determined so that the voltage V in (Equation 4) is greater than or equal to the input voltage Vi. In order to achieve the voltage pseudo-resonance during the dead time period, the 1/4 period of the voltage pseudo-resonant frequency fv is set to be equal to or shorter than the dead time period of the primary side first switching element Q11 and the primary side second switching element Q12. set to be Here, the voltage quasi-resonant frequency fv is given by (Equation 5).
また、DC-DC変換器21の出力端子に負荷RLが接続されている場合にデッドタイム期間の後に1次側第1スイッチング素子Q11がゲート信号Vg11によりオンする(図4Aの(5)のt21の直後)。すると、1次側回路では、Vi→Q11→Lr→Lp→C12→Viの経路と、C11→Q11→Lr→Lp→C11の経路とに電流が流れる。同時に、2次側第1スイッチング素子Q21がゲート信号Vg21によりオンするため、高周波トランスTを介して、2次側回路では、Ls1→Q21→RL→Ls1の経路に電流が流れる。この時の共振周波数frは、(式6)のようになる。
Further, when the load RL is connected to the output terminal of the DC-
(式6)の共振周波数frがスイッチング周波数fsと略等しくなるように電流共振用インダクタンスLr、第1コンデンサC11、第2コンデンサC12の値を設定する。すると、1次側第1スイッチング素子Q11がオンしている期間に、スイッチング周波数fsの半周期の正弦波電流が、DC-DC変換器21の出力端子に負荷RLが接続されていない場合の右上がりの直線波形に重畳されたドレイン電流Id(Q11)となる(図4Aの(2)のt21-t22間)。
The values of the current resonance inductance Lr, the first capacitor C11, and the second capacitor C12 are set so that the resonance frequency fr in (Equation 6) is approximately equal to the switching frequency fs. Then, during the period when the first switching element Q11 on the primary side is ON, a sine wave current with a half cycle of the switching frequency fs is applied to the output terminal of the DC-
また、DC-DC変換器21の出力端子に負荷RLが接続されていない場合(出力側解放)にデッドタイム期間の後に1次側第2スイッチング素子Q12がゲート信号Vg12によりオンする。すると(図4Bの(6)のt22の直後)、C12→Lp→Lr→Q12→C12の経路と、Vi→C11→Lp→Lr→Q12→Viの経路とに電流が流れる。この時の1次側回路の共振周波数frは、(式7)のようになる。 Further, when the load RL is not connected to the output terminal of the DC-DC converter 21 (output side release), the primary side second switching element Q12 is turned on by the gate signal Vg12 after the dead time period. Then (immediately after t22 in (6) of FIG. 4B), current flows through the paths of C12→Lp→Lr→Q12→C12 and Vi→C11→Lp→Lr→Q12→Vi. The resonance frequency fr of the primary side circuit at this time is given by (Equation 7).
ここで、インダクタンスの値を、1次巻線Lp>>電流共振用インダクタンスLrと設定すると、全てのスイッチング素子Q11、Q12,Q21,Q22のスイッチング周波数をfsとした場合、fr<<fsとなる。1次側第2スイッチング素子Q12がオンした場合のドレイン電流Id(Q12)の波形は、共振周波数frとなる。しかし、このドレイン電流Id(Q12)の波形は、共振周波数frがスイッチング周波数fsより遥かに低い周波数なため、共振周波数frの正弦波の一部が右上がりの直線波形として現れる(図4Bの(4)のt22-t23間)。また、このドレイン電流Id(Q12)の波形は、高周波トランスTの励磁電流の波形でもある。 Here, if the value of the inductance is set as primary winding Lp>>current resonance inductance Lr, and if the switching frequency of all the switching elements Q11, Q12, Q21, Q22 is fs, fr<<fs. . The waveform of the drain current Id (Q12) when the primary side second switching element Q12 is turned on becomes the resonance frequency fr. However, in the waveform of this drain current Id (Q12), since the resonance frequency fr is much lower than the switching frequency fs, a part of the sine wave of the resonance frequency fr appears as a linear waveform rising to the right (( 4) between t22 and t23). The waveform of the drain current Id (Q12) is also the waveform of the excitation current of the high-frequency transformer T. As shown in FIG.
1次側第2スイッチング素子Q12がオフする時のスイッチング電流(ドレイン電流)Id(Q12)によって、1次巻線Lpと電流共振用インダクタンスLrに蓄えられるエネルギεは、(式8)のようになる。 The energy ε stored in the primary winding Lp and the current resonance inductance Lr due to the switching current (drain current) Id (Q12) when the primary side second switching element Q12 is turned off is given by (Equation 8). Become.
1次巻線Lpと電流共振用インダクタンスLrに蓄えられたエネルギεは、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12のデッドタイム期間に第1電圧擬似共振用コンデンサCv11と第2電圧擬似共振用コンデンサCv12(電圧擬似共振用コンデンサ回路)に放出される。この時のエネルギεとの関係は、(式9)のようになる。 The energy ε accumulated in the primary winding Lp and the current resonance inductance Lr is transferred between the first voltage pseudo-resonance capacitor Cv11 and It is discharged to the second voltage pseudo-resonant capacitor Cv12 (voltage pseudo-resonant capacitor circuit). The relationship with the energy ε at this time is as shown in (Expression 9).
式9の電圧Vが入力電圧Vi以上となるようにCv11+Cv12のキャパシタンスの値と、Lp+Lrのインダクタンスの値を決定する。そして、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12のデッドタイム期間中に電圧擬似共振が達成できるように、電圧擬似共振周波数fvの1/4周期が1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12のデッドタイム期間以下となるように設定する。電圧擬似共振周波数fvは、(式10)のようになる。
The capacitance value of Cv11+Cv12 and the inductance value of Lp+Lr are determined so that the voltage V in
また、DC-DC変換器21の出力端子に出力端子に負荷RLが接続されている場合にデッドタイム期間の後に1次側第2スイッチング素子Q12がゲート信号Vg12によりオンする。すると、1次側回路では、C12→Lp→Lr→Q12→C12の経路と、Vi→C11→Lp→Lr→Q12→Viの経路に電流が流れる。同時に、2次側第2スイッチング素子Q22がゲート信号Vg22によりオンするため、高周波トランスTを介して、2次側回路では、Ls2→Q22→RL→Ls2の経路に電流が流れる。この時の共振周波数frは、(式11)のようになる。
Further, when the load RL is connected to the output terminal of the DC-
(式11)の共振周波数frがスイッチング周波数fsと略等しくなるように電流共振用インダクタンスLr、第1コンデンサC11、第2コンデンサC12の値を設定する。すると、1次側第2スイッチング素子Q12がオンしている期間に、スイッチング周波数fsの半周期の正弦波電流が、DC-DC変換器21の出力端子に負荷RLが接続されていない場合の右上がりの直線波形に重畳されたドレイン電流Id(Q12)となる(図4Aの(4)のt22-t23間)。
The values of the current resonance inductance Lr, the first capacitor C11, and the second capacitor C12 are set so that the resonance frequency fr in (Equation 11) is approximately equal to the switching frequency fs. Then, during the period when the primary-side second switching element Q12 is on, a sinusoidal current with a half cycle of the switching frequency fs is applied to the output terminal of the DC-
次に、DC-DC変換器21の出力端子に負荷RLがあるときとないときの各部の波形を図4A-4Dを用いて説明する。
Next, the waveforms of each part when there is a load RL at the output terminal of the DC-
図4A-4Dの(1)が1次側第1スイッチング素子Q11のドレイン・ソース間電圧Vds(Q11)、(2)が1次側第1スイッチング素子Q11のドレイン電流Id(Q11)の各波形を示している。また、(3)が1次側第2スイッチング素子Q12のドレイン・ソース間電圧Vds(Q12)、(4)が1次側第2スイッチング素子Q12のドレイン電流Id(Q12)の各波形を示している。そして、(5)が1次側第1スイッチング素子Q11のゲート信号Vg11と2次側第1スイッチング素子Q21のゲート信号Vg21、(6)が1次側第2スイッチング素子Q12のゲート信号Vg12と2次側第2スイッチング素子Q22のゲート信号Vg22の各波形を示している。同様に、(7)が2次側第1スイッチング素子Q21のドレイン電流Id(Q21)、(8)が2次側第2スイッチング素子Q22のドレイン電流Id(Q22)、(9)がDC-DC変換器21の出力電圧Voの各波形を示している。
4A-4D, (1) is the drain-source voltage Vds (Q11) of the primary side first switching element Q11, and (2) is each waveform of the drain current Id (Q11) of the primary side first switching element Q11. is shown. (3) shows the waveforms of the drain-source voltage Vds (Q12) of the second primary side switching element Q12, and (4) shows the waveforms of the drain current Id (Q12) of the second primary side switching element Q12. there is (5) is the gate signal Vg11 of the primary side first switching element Q11 and the gate signal Vg21 of the secondary side first switching element Q21, and (6) is the gate signals Vg12 and 2 of the primary side second switching element Q12. Each waveform of the gate signal Vg22 of the secondary side second switching element Q22 is shown. Similarly, (7) is the drain current Id (Q21) of the secondary side first switching element Q21, (8) is the drain current Id (Q22) of the secondary side second switching element Q22, and (9) is DC-DC Each waveform of the output voltage Vo of the
図4A-4Dからわかる通り、負荷RLの有無で、各スイッチング素子のドレイン電流である(2)Id(Q11)と(7)Id(Q21)のt21-t22間、(4)Id(Q12)と(8)Id(Q22)のt22-t23間に正弦波電流の有無が見て取れる。 As can be seen from FIGS. 4A-4D, with or without load RL, the drain current of each switching element (2) Id(Q11) and (7) Id(Q21) between t21 and t22, (4) Id(Q12) and (8) the presence or absence of sinusoidal current between t22 and t23 of Id(Q22).
入力電圧Viの大小では、1次側第1スイッチング素子Q11のドレイン・ソース間電圧Vds(Q11)と1次側第2スイッチング素子Q12のドレイン・ソース間電圧Vds(Q12)が大小する。そして、高周波トランスTの励磁電流である1次側第1スイッチング素子Q11のドレイン電流Id(Q11)と1次側第2スイッチング素子のドレイン電流Id(Q12)も大小し、出力電圧Voも大小する。すなわち、入力電圧Viが変化するとそれに対応した出力電圧Voが生成される。これは、高周波トランスTの1次巻線Lpと第1の2次巻線Ls1および第2の2次巻線Ls2の巻数比で決まる電圧変換比を有する。更に、DC-DC変換器21は、出力電流である2次側第1スイッチング素子Q21のドレイン電流Id(Q21)と2次側第2スイッチング素子Q22のドレイン電流Id(Q22)が正弦波状の共振電流となっており、出力電流に応じてその振幅が変化する。この正弦波状の共振電流の起点と終点は、出力電流に関係なくほぼ一定である。つまり、出力電流に関係なく、1次側第1スイッチング素子Q11または1次側第2スイッチング素子Q12のオフの時の電流の起点と終点は同一で、電圧擬似共振が維持される。また、入力電圧Viの大小に対しては、高周波トランスTの励磁電流であるドレイン電流Id(Q11)、Id(Q12)も大小し、電圧擬似共振が維持される。更に、DC-DC変換器21は、2次側のスイッチング素子が1次側のスイッチング素子と全く同一タイミングでオン・オフする同期整流回路となっているため、双方向動作が可能である。DC-DC変換器21は、逆方向動作の場合も同様に共振動作が維持される。
The drain-source voltage Vds (Q11) of the primary side first switching element Q11 and the drain-source voltage Vds (Q12) of the primary side second switching element Q12 vary depending on the magnitude of the input voltage Vi. Then, the drain current Id (Q11) of the first switching element Q11 on the primary side and the drain current Id (Q12) of the second switching element Q11 on the primary side, which are the exciting currents of the high-frequency transformer T, also increase or decrease, and the output voltage Vo also increases or decreases. . That is, when the input voltage Vi changes, the corresponding output voltage Vo is generated. It has a voltage conversion ratio determined by the turns ratio of the primary winding Lp of the high frequency transformer T to the first secondary winding Ls1 and the second secondary winding Ls2. Further, in the DC-
すなわち、DC-DC変換器21は、電圧変換比が略一定の絶縁型双方向DC-DC変換器を構成できる。
That is, the DC-
なお、電流共振用インダクタンスLrは、高周波トランスTのリーケージインダクタンスを利用することが可能である。2次側回路のスイッチング素子Q21,Q22に並列に電圧擬似共振用コンデンサを接続することも可能である。 The leakage inductance of the high-frequency transformer T can be used as the current resonance inductance Lr. It is also possible to connect a voltage quasi-resonant capacitor in parallel with the switching elements Q21 and Q22 of the secondary side circuit.
第1実施形態に係る交流絶縁回路1では、入力端子に印加された商用交流電源ACの交流電圧が、絶縁されて、ある一定の電圧比にて、出力端子に出力電圧Vacとして出力される。入力される商用交流電源ACの交流電圧を同期整流回路10で整流し、絶縁型DC-DC変換回路20で絶縁して電圧変換し、同期合成回路30にて交流電圧を復元している。そして、これらのすべてが双方向動作可能であり、交流回路特有の位相の遅れ、進み等に対して、電圧が高いところから低いところに流れることが可能である。すなわち、図16に示した従来の商用周波数トランスと同様な動作が可能となる。また、交流絶縁回路1で用いた絶縁型DC-DC変換器21は、スイッチング周波数が数百kHzとすることが可能なため、絶縁して電圧変換を行うトランス(高周波トランス)を大幅に小型化することができる。そして、絶縁型DC-DC変換器21は、ほぼすべての入出力条件で共振動作が可能であり、いわゆるソフトスイッチングのため、スイッチングノイズが少なく、効率が高い。
In the
これにより、従来は、50/60Hzに対応するために、図16のような大きく重いケイ素鋼板の電圧変換トランスを用いていたが、交流絶縁回路1では、数百kHzの高周波スイッチングを行うことで、小型で軽量な高周波トランスを用いることが可能となる。更に、スイッチング損失やスイッチングノイズの影響が極めて小さい共振型スイッチング電源構成とすることで、ノイズが少なく効率の良い、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な高周波変調商用周波数トランスを提供することができる。 Conventionally, a voltage conversion transformer made of a large and heavy silicon steel plate as shown in FIG. 16 was used to support 50/60 Hz. , it becomes possible to use a compact and lightweight high-frequency transformer. In addition, by adopting a resonance type switching power supply configuration that is extremely small in the effects of switching loss and switching noise, it is highly efficient with little noise and is compact and lightweight. A capable high frequency modulated commercial frequency transformer can be provided.
(第1変形例)
図5は、第1変形例のDC-DC変換器21Aの構成を示す回路図である。第1変形例のDC-DC変換器21Aは、図3のDC-DC変換器21に対して、2次側回路がフルブリッジ型同期整流となっている点が相違しており、1次側回路は図3のDC-DC変換器21と同じハーフブリッジ回路で構成されている。そのため、2次側回路の構成のみを説明して、1次側回路の構成の説明は省略する。
(First modification)
FIG. 5 is a circuit diagram showing the configuration of the DC-
第1変形例のDC-DC変換器21Aでは、高周波トランスTの2次側に1つの2次巻線Lsが接続されている。
In the DC-
すなわち、高周波トランスTは、コアと、1次巻線Lpと、1次巻線Lpとコアにより結合された2次巻線Lsを備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。また、高周波トランスTは、1次巻線Lpと2次巻線Lsとが絶縁されている。 That is, the high-frequency transformer T includes a core, a primary winding Lp, and a secondary winding Ls coupled to the primary winding Lp and the core, and is designed for high-frequency AC voltages of several kHz to several hundred kHz. It is In addition, the high-frequency transformer T is insulated between the primary winding Lp and the secondary winding Ls.
2次巻線Lsの両端には、DC-DC変換器21Aの同期整流回路として、2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22の直列回路と、2次側第3スイッチング素子Q23と2次側第4スイッチング素子Q24の直列回路が並列に接続されている。
A series circuit of a secondary-side first switching element Q21 and a secondary-side second switching element Q22 and a secondary-side third switching element Q21 are connected to both ends of the secondary winding Ls as a synchronous rectification circuit of the DC-
2次側回路の各スイッチング素子Q21、Q22、Q23、Q24は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第1変形例では、2次側回路の各スイッチング素子Q21、Q22、Q23、Q24は、Nチャネル型MOSFETにより構成されている。2次側回路の各スイッチング素子Q21、Q22、Q23、Q24には、スイッチオフ時のサージ電流を抑制するためのスナバコンデンサC21,C22,C23,C24がそれぞれ並列に接続されている。 Each of the switching elements Q21, Q22, Q23, Q24 of the secondary side circuit is composed of a semiconductor switching element and has a regenerative diode. In the first modification, each switching element Q21, Q22, Q23, Q24 of the secondary side circuit is composed of an N-channel MOSFET. Snubber capacitors C21, C22, C23 and C24 for suppressing surge currents when the switches are turned off are connected in parallel to the switching elements Q21, Q22, Q23 and Q24 of the secondary circuit, respectively.
2次巻線Lsの正極側に2次側第1スイッチング素子Q21のソースが接続され、2次巻線Lsの負極側に2次側第2スイッチング素子Q22のソースが接続され、2次側第1スイッチング素子Q21のドレインと2次側第2スイッチング素子Q22のドレインが接続されている。 The source of the secondary side first switching element Q21 is connected to the positive side of the secondary winding Ls, the source of the secondary side second switching element Q22 is connected to the negative side of the secondary winding Ls, and the secondary side is connected to the negative side of the secondary winding Ls. The drain of the first switching element Q21 and the drain of the secondary side second switching element Q22 are connected.
2次巻線Lsの正極側に2次側第3スイッチング素子Q23のドレインが接続され、2次巻線Lsの負極側に2次側第4スイッチング素子Q24のドレインが接続され、2次側第3スイッチング素子Q23のソースと2次側第4スイッチング素子Q24のソースが接続されている。 The drain of the secondary side third switching element Q23 is connected to the positive side of the secondary winding Ls, the drain of the secondary side fourth switching element Q24 is connected to the negative side of the secondary winding Ls, and the secondary side is connected to the negative side of the secondary winding Ls. The source of the third switching element Q23 and the source of the fourth secondary side switching element Q24 are connected.
2次側第1スイッチング素子Q21と2次側第2スイッチング素子Q22の接続点は、出力平滑コンデンサCoの一端を介して、DC-DC変換器21Aの正側出力端子に接続されている。
A connection point between the first secondary switching element Q21 and the second secondary switching element Q22 is connected to the positive output terminal of the DC-
2次側第3スイッチング素子Q23と2次側第4スイッチング素子Q24の接続点は、出力平滑コンデンサCoの他端を介して、DC-DC変換器21Aの負側出力端子に接続されている。
A connection point between the secondary side third switching element Q23 and the secondary side fourth switching element Q24 is connected to the negative side output terminal of the DC-
2次側第1スイッチング素子Q21のゲート・ソース間には、2次側第1スイッチング素子Q21をオンするためのゲート信号Vg21を出力可能な2次側第1制御回路CT21が接続されている。 A first secondary control circuit CT21 capable of outputting a gate signal Vg21 for turning on the first secondary switching element Q21 is connected between the gate and source of the first secondary switching element Q21.
2次側第2スイッチング素子Q22のゲート・ソース間には、2次側第2スイッチング素子Q22をオンするためのゲート信号Vg22を出力可能な2次側第2制御回路CT22が接続されている。 A secondary-side second control circuit CT22 capable of outputting a gate signal Vg22 for turning on the secondary-side second switching element Q22 is connected between the gate and source of the secondary-side second switching element Q22.
2次側第3スイッチング素子Q23のゲート・ソース間には、2次側第3スイッチング素子Q23をオンするためのゲート信号Vg23を出力可能な2次側第3制御回路CT23が接続されている。 A third secondary control circuit CT23 capable of outputting a gate signal Vg23 for turning on the third secondary switching element Q23 is connected between the gate and source of the third secondary switching element Q23.
2次側第4スイッチング素子Q24のゲート・ソース間には、2次側第4スイッチング素子Q24をオンするためのゲート信号Vg24を出力可能な2次側第4制御回路CT24が接続されている。 A fourth secondary control circuit CT24 capable of outputting a gate signal Vg24 for turning on the fourth secondary switching element Q24 is connected between the gate and source of the fourth secondary switching element Q24.
2次側第1制御回路CT21により生成される2次側第1スイッチング素子Q21のゲート信号Vg21と2次側第4制御回路CT24により生成される2次側第4スイッチング素子Q24のゲート信号Vg24は、1次側第1スイッチング素子Q11のゲート信号Vg11と同一のタイミングの信号である。すなわち、図4A-4Dの(5)の波形と同様となる。 The gate signal Vg21 of the secondary side first switching element Q21 generated by the secondary side first control circuit CT21 and the gate signal Vg24 of the secondary side fourth switching element Q24 generated by the secondary side fourth control circuit CT24 are , are signals of the same timing as the gate signal Vg11 of the first switching element Q11 on the primary side. That is, it is similar to waveform (5) in FIGS. 4A-4D.
2次側第2制御回路CT22により生成される2次側第2スイッチング素子Q22のゲート信号Vg22と2次側第3制御回路CT23により生成される2次側第3スイッチング素子Q23のゲート信号Vg23は、1次側第2スイッチング素子Q12のゲート信号Vg12と同一のタイミングの信号である。すなわち、図4A-4Dの(6)の波形と同様となる。 The gate signal Vg22 of the secondary side second switching element Q22 generated by the secondary side second control circuit CT22 and the gate signal Vg23 of the secondary side third switching element Q23 generated by the secondary side third control circuit CT23 are , are signals of the same timing as the gate signal Vg12 of the second switching element Q12 on the primary side. That is, it is similar to waveform (6) in FIGS. 4A-4D.
このように構成された第1変形例のDC-DC変換器21Aで、1次側第1スイッチング素子Q11がオンする。すると、1次側では、Vi→Q11→Lr→Lp→C12→ViとC11→Q11→Lr→Lp→C11の2つの経路で電流が流れ、2次側回路では、Ls→Q21→RL→Q24→Lsの経路で電流が流れる。また、1次側第2スイッチング素子Q12がオンすると、1次側では、Vi→C11→Lp→Lr→Q12→ViとC12→Lp→Lr→Q12→C12の2つ経路で電流が流れ、2次側回路では、Ls→Q22→RL→Q23→Lsの経路で電流が流れる。
In the DC-
第1変形例のDC-DC変換器21Aを用いても、図3のDC-DC変換器21と同等の動作をすることができる。
Even if the DC-
図3のDC-DC変換器21では、2次側回路のスイッチング素子が2つなのに対して、第1変形例のDC-DC変換器21Aでは、2次側回路のスイッチング素子が4つ必要となる。しかし、図3のDC-DC変換器21では、2つの2次巻線Ls1,Ls2を必要としたが、第1変形例のDC-DC変換器21Aでは、1つの2次巻線Lsで済むために、2次巻線の数を減らすことができる。
The DC-
(第2変形例)
図6は、第2変形例のDC-DC変換器21Bの構成を示す回路図である。第2変形例のDC-DC変換器21Bは、図3のDC-DC変換器21に対して、1次側回路がフルブリッジ回路となっている点が相違しており、2次側回路は図3のDC-DC変換器21と同じ両波整流型同期整流回路となっている。そのため、1次側回路の構成のみを説明して、2次側回路の構成の説明は省略する。
(Second modification)
FIG. 6 is a circuit diagram showing the configuration of a DC-
高周波トランスTは、コアと、1次巻線Lpと、1次巻線Lpとコアにより結合された第1の2次巻線Ls1および第2の2次巻線Ls2を備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。また、高周波トランスTは、1次巻線Lpと、第1の2次巻線Ls1および第2の2次巻線Ls2とが絶縁されている。 The high-frequency transformer T includes a core, a primary winding Lp, and a first secondary winding Ls1 and a second secondary winding Ls2 coupled to the primary winding Lp by the core. It is designed for high-frequency AC voltages on the order of 100 kHz. In addition, the high-frequency transformer T has the primary winding Lp insulated from the first secondary winding Ls1 and the second secondary winding Ls2.
第2変形例のDC-DC変換器21Bは、入力電圧Viに対して、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12の直列回路と、1次側第3スイッチング素子Q13と1次側第4スイッチング素子Q14の直列回路が並列に接続されている。
In the DC-
1次側の各スイッチング素子Q11、Q12、Q13、Q14は、半導体スイッチング素子により構成されており、回生ダイオードを有している。第2変形例では、1次側回路の各スイッチング素子Q11、Q12、Q13、Q14は、Nチャネル型MOSFETにより構成されている。 Each of the switching elements Q11, Q12, Q13, Q14 on the primary side is composed of a semiconductor switching element and has a regenerative diode. In the second modification, each switching element Q11, Q12, Q13, Q14 of the primary side circuit is composed of an N-channel MOSFET.
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12の直列回路は、1次側第1スイッチング素子Q11のドレインが入力電圧Viの正極側に接続されている。そして、1次側第1スイッチング素子Q11のソースが1次側第2スイッチング素子Q12のドレインに接続されており、1次側第2スイッチング素子Q12のソースが入力電圧Viの負極側に接続されている。 In the series circuit of the primary side first switching element Q11 and the primary side second switching element Q12, the drain of the primary side first switching element Q11 is connected to the positive electrode side of the input voltage Vi. The source of the primary side first switching element Q11 is connected to the drain of the primary side second switching element Q12, and the source of the primary side second switching element Q12 is connected to the negative electrode side of the input voltage Vi. there is
1次側第3スイッチング素子Q13と1次側第4スイッチング素子Q14の直列回路は、1次側第3スイッチング素子Q13のドレインが入力電圧Viの正極側に接続されている。そして、1次側第4スイッチング素子Q13のソースが1次側第4スイッチング素子Q14のドレインに接続されており、1次側第4スイッチング素子Q14のソースが入力電圧Viの負極側に接続されている。 In the series circuit of the primary side third switching element Q13 and the primary side fourth switching element Q14, the drain of the primary side third switching element Q13 is connected to the positive electrode side of the input voltage Vi. The source of the fourth primary side switching element Q13 is connected to the drain of the fourth primary side switching element Q14, and the source of the fourth primary side switching element Q14 is connected to the negative electrode side of the input voltage Vi. there is
1次側第1スイッチング素子Q11には、第1電圧擬似共振用コンデンサCv11が並列に接続されている。1次側第2スイッチング素子Q12には、第2電圧擬似共振用コンデンサCv12が並列に接続されている。1次側第3スイッチング素子Q13には、第1電圧擬似共振用コンデンサCv13が並列に接続されている。1次側第4スイッチング素子Q14には第4電圧擬似共振用コンデンサCv14が並列に接続されている。 A first voltage pseudo-resonant capacitor Cv11 is connected in parallel to the primary side first switching element Q11. A second voltage pseudo-resonant capacitor Cv12 is connected in parallel to the primary side second switching element Q12. A first voltage pseudo-resonant capacitor Cv13 is connected in parallel to the primary side third switching element Q13. A fourth voltage pseudo-resonant capacitor Cv14 is connected in parallel with the primary side fourth switching element Q14.
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12の接続点と1次側第3スイッチング素子Q13と1次側第4スイッチング素子Q14の接続点との間には、高周波トランスTの1次巻線Lpと電流共振用インダクタンスLrと電流共振キャパシタンスC12との直列回路が接続されている。ここで、電流共振キャパシタンスC12は、図3のDC-DC変換器21の1次側回路の第1コンデンサC11と第2コンデンサC12を統合したものとなる。
A high-frequency transformer T A series circuit of a primary winding Lp, a current resonance inductance Lr, and a current resonance capacitance C12 is connected. Here, the current resonance capacitance C12 is obtained by integrating the first capacitor C11 and the second capacitor C12 of the primary side circuit of the DC-
1次側第1スイッチング素子Q11のゲート・ソース間と、1次側第2スイッチング素子Q12のゲート・ソース間と、1次側第3スイッチング素子Q13のゲート・ソース間と、1次側第4スイッチング素子Q14のゲート・ソース間には、1次側制御回路CT10が接続されている。1次側制御回路CT10は、1次側第1スイッチング素子Q11をオンするためのゲート信号Vg11と、1次側第2スイッチング素子Q12をオンするためのゲート信号Vg12と、1次側第3スイッチング素子Q13をオンするためのゲート信号Vg13と、1次側第4スイッチング素子Q14をオンするためのゲート信号Vg14を出力することができる。 Between the gate and source of the primary side first switching element Q11, between the gate and source of the primary side second switching element Q12, between the gate and source of the primary side third switching element Q13, and between the gate and source of the primary side fourth switching element Q13. A primary side control circuit CT10 is connected between the gate and source of the switching element Q14. The primary side control circuit CT10 outputs a gate signal Vg11 for turning on the primary side first switching element Q11, a gate signal Vg12 for turning on the primary side second switching element Q12, and a primary side third switching element Q12. A gate signal Vg13 for turning on the element Q13 and a gate signal Vg14 for turning on the primary side fourth switching element Q14 can be output.
1次側制御回路CT10により生成される1次側第1スイッチング素子Q11のゲート信号Vg11と1次側第4スイッチング素子Q14のゲート信号Vg14は、同一のタイミングの信号であり、図4A-4Dの(5)の波形と同様となる。 The gate signal Vg11 for the first switching element Q11 on the primary side and the gate signal Vg14 for the fourth switching element Q14 on the primary side generated by the primary side control circuit CT10 are signals of the same timing, and are shown in FIGS. It becomes the same as the waveform of (5).
1次側制御回路CT10により生成される1次側第2スイッチング素子Q12のゲート信号Vg12と1次側第3スイッチング素子Q13のゲート信号Vg13は、同一のタイミングの信号であり、図4A-4Dの(6)の波形と同様となる。 The gate signal Vg12 of the primary side second switching element Q12 and the gate signal Vg13 of the primary side third switching element Q13 generated by the primary side control circuit CT10 are signals of the same timing, and are shown in FIGS. It becomes the same as the waveform of (6).
次に、DC-DC変換器21Bの動作を説明する。
Next, the operation of the DC-
1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13と1次側第4スイッチング素子Q14は、1次側制御回路CT10により生成されたゲート信号Vg11、Vg12、Vg13、Vg14によって、数百kHz程度の高周波数(例えば、100kHz)でスイッチングされる。ここでは、1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14が同時にオン・オフし(図4A-4Dの(5)の波形を参照)、1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13が同時にオン・オフする(図4A-4Dの(6)の波形を参照)ように制御される。なお、ゲート信号Vg11、Vg12、Vg13、Vg14は、1次側第1スイッチング素子Q11と1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13と1次側第4スイッチング素子Q14が必ず同時にオフするわずかなデッドタイム期間を有している(図4A-4Dの(5)、(6)のt21、t22、t23直後の波形を参照)。 The primary side first switching element Q11, the primary side second switching element Q12, the primary side third switching element Q13, and the primary side fourth switching element Q14 are connected to the gate signal Vg11 generated by the primary side control circuit CT10. , Vg12, Vg13, and Vg14 at a high frequency of about several hundred kHz (for example, 100 kHz). Here, the primary side first switching element Q11 and the primary side fourth switching element Q14 are turned on/off at the same time (see waveforms (5) in FIGS. 4A to 4D), and the primary side second switching element Q12 and The primary side third switching element Q13 is controlled to turn on and off at the same time (see waveform (6) in FIGS. 4A-4D). The gate signals Vg11, Vg12, Vg13, and Vg14 must be controlled by the primary side first switching element Q11, the primary side second switching element Q12, the primary side third switching element Q13, and the primary side fourth switching element Q14. It has a slight dead time period that turns off at the same time (see the waveforms immediately after t21, t22 and t23 in (5) and (6) of FIGS. 4A-4D).
2次側第1制御回路CT21により生成される2次側第1スイッチング素子Q21のゲート信号Vg21は、1次側第1スイッチング素子Q11のゲート信号Vg11と同一のタイミングの信号である(図4A-4Dの(5)の波形を参照)。 The gate signal Vg21 of the secondary side first switching element Q21 generated by the secondary side first control circuit CT21 has the same timing as the gate signal Vg11 of the primary side first switching element Q11 (Fig. 4A- See 4D (5) waveform).
2次側第2制御回路CT22により生成される2次側第2スイッチング素子Q22のゲート信号Vg22は、1次側第2スイッチング素子Q12のゲート信号Vg12と同一のタイミングの信号である(図4A-4Dの(6)の波形を参照)。 The gate signal Vg22 of the secondary side second switching element Q22 generated by the secondary side second control circuit CT22 has the same timing as the gate signal Vg12 of the primary side second switching element Q12 (Fig. 4A- See the waveform of (6) in 4D).
DC-DC変換器21Bの出力端子に負荷RLが接続されていない場合(出力側解放)にデッドタイム期間の後に1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がゲート信号Vg11、Vg14によりオンする。すると、Vi→Q11→Lr→Lp→C12→Q14→Viの経路に電流が流れる。この時の1次側回路の共振周波数frは、(式2)のようになる。
When the load RL is not connected to the output terminal of the DC-
ここで、インダクタンスの値を、1次巻線Lp>>電流共振用インダクタンスLrと設定すると、全てのスイッチング素子Q11、Q12,Q13、Q14,Q21,Q22のスイッチング周波数をfsとした場合、fr<<fsとなる。1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がオンした場合のドレイン電流Id(Q11)の波形は、共振周波数frとなる。しかし、このドレイン電流Id(Q11)の波形は、共振周波数frがスイッチング周波数fsより遥かに低い周波数のため、共振周波数frの正弦波の一部が右上がりの直線波形として現れる(図4Bの(2)のt21-t22間)。また、この電流波形は、高周波トランスTの励磁電流の波形でもある。 Here, if the value of the inductance is set as follows: primary winding Lp>>current resonance inductance Lr, then if the switching frequency of all the switching elements Q11, Q12, Q13, Q14, Q21, Q22 is fs, then fr< <fs. The waveform of the drain current Id (Q11) when the primary side first switching element Q11 and the primary side fourth switching element Q14 are turned on becomes the resonance frequency fr. However, in the waveform of this drain current Id (Q11), since the resonance frequency fr is much lower than the switching frequency fs, a part of the sine wave of the resonance frequency fr appears as a linear waveform rising to the right (( 2) between t21 and t22). This current waveform is also the waveform of the excitation current of the high-frequency transformer T. As shown in FIG.
1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がオフする時のスイッチング電流(ドレイン電流)Id(Q11)によって、1次巻線Lpと電流共振用インダクタンスLrに蓄えられるエネルギεは、(式13)のようになる。 Energy ε stored in primary winding Lp and current resonance inductance Lr by switching current (drain current) Id (Q11) when primary side first switching element Q11 and primary side fourth switching element Q14 are turned off. is as in (Equation 13).
1次巻線Lpと電流共振用インダクタンスLrに蓄えられたエネルギεは、1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がオフする時のデッドタイム期間に各々の電圧擬似共振用コンデンサCv11,Cv12,Cv13,Cv14に放出される。この時のエネルギεとの関係は、(式14)のようになる。 The energy ε stored in the primary winding Lp and the current resonance inductance Lr is applied to each voltage pseudo-resonance during the dead time period when the primary side first switching element Q11 and the primary side fourth switching element Q14 are turned off. are discharged to capacitors Cv11, Cv12, Cv13 and Cv14. The relationship with the energy ε at this time is as shown in (Equation 14).
(式14)の電圧Vが入力電圧Vi以上となるように各々の電圧擬似共振用コンデンサCv11,Cv12,Cv13,Cv14のキャパシタンスの値と、Lp+Lrのインダクタンスの値を決定する。そして、1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がオフした時のデッドタイム期間中に電圧擬似共振が達成できるように、電圧擬似共振周波数fvの1/4周期がデッドタイム期間以下となるように設定する。ここで、電圧擬似共振周波数fvは、(式15)のようになる。 The capacitance values of the voltage pseudo-resonant capacitors Cv11, Cv12, Cv13, and Cv14 and the inductance value of Lp+Lr are determined so that the voltage V in (Equation 14) is equal to or higher than the input voltage Vi. In order to achieve the voltage pseudo-resonance during the dead time period when the primary side first switching element Q11 and the primary side fourth switching element Q14 are turned off, a quarter cycle of the voltage pseudo-resonant frequency fv is dead. Set to be less than or equal to the time period. Here, the voltage quasi-resonant frequency fv is given by (Equation 15).
また、DC-DC変換器21Bの出力端子に負荷RLが接続されている場合にデッドタイム期間の後に1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がゲート信号Vg11、Vg14によりオンする。すると、1次側回路では、Vi→Q11→Lr→Lp→C12→Q14→Viの経路に電流が流れる。同時に、2次側第1スイッチング素子Q21がゲート信号Vg21によりオンするため、高周波トランスTを介して、2次側回路では、Ls1→Q21→RL→Ls1の経路に電流が流れる。この時の共振周波数frは、(式16)のようになる。
Further, when the load RL is connected to the output terminal of the DC-
(式16)の共振周波数frがスイッチング周波数fsと略等しくなるように電流共振用インダクタンスLrと電流共振用キャパシタンスC12の値を設定する。すると、1次側第1スイッチング素子Q11と1次側第4スイッチング素子Q14がオンしている期間に、スイッチング周波数fsの半周期の正弦波電流が、DC-DC変換器21の出力端子に負荷RLが接続されていない場合の右上がりの直線波形に重畳されたドレイン電流Id(Q11)となる(図4Aの(2)のt21-t22間)。
The values of the current resonance inductance Lr and the current resonance capacitance C12 are set so that the resonance frequency fr in (Equation 16) is approximately equal to the switching frequency fs. Then, during the period when the primary side first switching element Q11 and the primary side fourth switching element Q14 are ON, a sinusoidal current with a half cycle of the switching frequency fs is applied to the output terminal of the DC-
また、デッドタイム期間の後に、DC-DC変換器21の出力端子に負荷RLが接続されていない場合(出力側解放)に、1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13がゲート信号Vg12、Vg13によりオンする。すると、Vi→Q13→C12→Lp→Lr→Q12→Viの経路に電流が流れる。この時の1次側回路の共振周波数frは、(式17)のようになる。 After the dead time period, when the load RL is not connected to the output terminal of the DC-DC converter 21 (output side release), the primary side second switching element Q12 and the primary side third switching element Q13 are turned on by the gate signals Vg12 and Vg13. Then, current flows through the path of Vi->Q13->C12->Lp->Lr->Q12->Vi. The resonance frequency fr of the primary side circuit at this time is given by (Equation 17).
ここで、インダクタンスの値を、1次巻線Lp>>電流共振用インダクタンスLrと設定すると、全てのスイッチング素子Q11,Q12,Q13,Q14,Q21,Q22のスイッチング周波数をfsとした場合、fr<<fsとなる。1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13がオンした場合のドレイン電流Id(Q12)の波形は、共振周波数frとなる。しかし、このドレイン電流Id(Q12)の波形は、共振周波数frがスイッチング周波数fsより遥かに低い周波数なため、共振周波数frの正弦波の一部が右上がりの直線波形として現れる(図4Bの(4)のt22-t23間)。また、このドレイン電流Id(Q12)の波形は、高周波トランスTの励磁電流の波形でもある。 Here, if the value of the inductance is set as follows: primary winding Lp>>current resonance inductance Lr, then if the switching frequency of all the switching elements Q11, Q12, Q13, Q14, Q21, Q22 is fs, then fr< <fs. The waveform of the drain current Id (Q12) when the primary side second switching element Q12 and the primary side third switching element Q13 are turned on becomes the resonance frequency fr. However, in the waveform of this drain current Id (Q12), since the resonance frequency fr is much lower than the switching frequency fs, a part of the sine wave of the resonance frequency fr appears as a linear waveform rising to the right (( 4) between t22 and t23). The waveform of the drain current Id (Q12) is also the waveform of the excitation current of the high-frequency transformer T. As shown in FIG.
1次側第2スイッチング素子Q12がオフする時のスイッチング電流(ドレイン電流)Id(Q12)によって、1次巻線Lpと電流共振用インダクタンスLrに蓄えられるエネルギεは、(式18)のようになる。 The energy ε stored in the primary winding Lp and the current resonance inductance Lr due to the switching current (drain current) Id (Q12) when the primary side second switching element Q12 is turned off is given by (Equation 18). Become.
1次巻線Lpと電流共振用インダクタンスLrに蓄えられたエネルギεは、デッドタイム期間に各々の電圧擬似共振用コンデンサCv11,Cv12,Cv13,Cv14に放出される。この時のエネルギεとの関係は、(式19)のようになる。 The energy ε stored in the primary winding Lp and the current resonance inductance Lr is discharged to the respective voltage pseudo-resonance capacitors Cv11, Cv12, Cv13 and Cv14 during the dead time period. The relationship with the energy ε at this time is as shown in (Equation 19).
式19の電圧Vが入力電圧Vi以上となるように各々の電圧擬似共振用コンデンサCv11,Cv12,Cv13,Cv14のキャパシタンスの値と、Lp+Lrのインダクタンスの値を決定する。そして、1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13がオフした時のデッドタイム期間中に電圧擬似共振が達成できるように、電圧擬似共振周波数fvの1/4周期がデッドタイム期間以下となるように設定する。この時の電圧擬似共振周波数fvは、(式20)のようになる。 The capacitance values of the voltage pseudo-resonant capacitors Cv11, Cv12, Cv13, and Cv14 and the inductance value of Lp+Lr are determined so that the voltage V in Equation 19 is equal to or higher than the input voltage Vi. In order to achieve the voltage pseudo-resonance during the dead time period when the primary side second switching element Q12 and the primary side third switching element Q13 are turned off, a quarter cycle of the voltage pseudo-resonant frequency fv is dead. Set to be less than or equal to the time period. The voltage quasi-resonant frequency fv at this time is given by (Equation 20).
また、DC-DC変換器21Bの出力端子に負荷RLが接続されている場合にデッドタイム期間の後に1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13がゲート信号Vg12、Vg13によりオンする。すると、1次側回路では、Vi→Q13→C12→Lp→Lr→Q12→Viの経路で電流が流れる。同時に、2次側第2スイッチング素子Q22がゲート信号Vg22によりオンするため、高周波トランスTを介して、2次側回路では、Ls2→Q22→RL→Ls2の経路に電流が流れる。この時の共振周波数frは、(式21)のようになる。
Further, when the load RL is connected to the output terminal of the DC-
(式21)の共振周波数frがスイッチング周波数fsと略等しくなるように電流共振用インダクタンスLrと電流共振用キャパシタンスC12の値を設定する。すると、1次側第2スイッチング素子Q12と1次側第3スイッチング素子Q13がオンしている期間に、スイッチング周波数fsの半周期の正弦波電流が、DC-DC変換器21Bの出力端子に負荷RLが接続されていない場合の右上がりの直線波形に重畳されたドレイン電流Id(Q12)となる(図4Aの(4)のt22-t23間)。
The values of the current resonance inductance Lr and the current resonance capacitance C12 are set so that the resonance frequency fr in (Equation 21) is approximately equal to the switching frequency fs. Then, during the period when the primary side second switching element Q12 and the primary side third switching element Q13 are on, a sinusoidal current with a half cycle of the switching frequency fs is applied to the output terminal of the DC-
このように構成された第2変形例のDC-DC変換器21Bを用いても、図3のDC-DC変換器21と同等の動作をすることができる。
Even if the DC-
図3のDC-DC変換器21では、1次側回路のスイッチング素子が2つなのに対して、第2変形例のDC-DC変換器21Bでは、1次側回路のスイッチング素子が4つ必要となる。しかし、第2変形例のDC-DC変換器21Bでは、図3のDC-DC変換器21の電流共振用キャパシタンスC11とC12の平均電圧1/2Viに対して、第2変形例のDC-DC変換器21Bの電流共振用キャパシタンスC12の平均電圧はゼロである。このため、第2変形例のDC-DC変換器21Bの電流共振用キャパシタンスC12は、耐圧を低いものとすることができる。
The DC-
(第3変形例)
図7は、第3変形例のDC-DC変換器21Cの構成を示す回路図である。第3変形例のDC-DC変換器21Cは、第2変形例のDC-DC変換器21Bに対して、2次側回路が第1変形例と同じフルブリッジ型同期整流となっている点が相違しており、1次側回路は第2変形例と同じフルブリッジ回路となっている。
(Third modification)
FIG. 7 is a circuit diagram showing the configuration of a DC-
高周波トランスTは、コアと、1次巻線Lpと、1次巻線Lpとコアにより結合された2次巻線Lsを備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。また、高周波トランスTは、1次巻線Lpと2次巻線Lsとが絶縁されている。 The high-frequency transformer T includes a core, a primary winding Lp, and a secondary winding Ls coupled to the primary winding Lp and the core, and is designed for high-frequency AC voltages of several kHz to several hundred kHz. there is In addition, the high-frequency transformer T is insulated between the primary winding Lp and the secondary winding Ls.
このように構成された第3変形例のDC-DC変換器21Cを用いても、図3のDC-DC変換器21と同等の動作をすることができる。
Even if the DC-
(第4変形例)
図8は、第4変形例のDC-DC変換器21Dの構成を示す回路図である。第4変形例のDC-DC変換器21Dは、図3のDC-DC変換器21に対して、1次側回路において、第1コンデンサC11と第1電圧擬似共振用コンデンサCv11を省略したハーフブリッジ回路となっている点が相違している。そして、2次側回路は、図3のDC-DC変換器21と同じ両波整流型同期整流回路となっている。なお、第4変形例のDC-DC変換器21Dでは、図3のDC-DC変換器21に対して、第1コンデンサC11を省略したが、これに代えて、第2コンデンサC12を省略してもよい。また、図3のDC-DC変換器21に対して、第1電圧擬似共振用コンデンサCv11を省略したが、これに代えて、第2電圧擬似共振用コンデンサCv12を省略してもよい。
(Fourth modification)
FIG. 8 is a circuit diagram showing the configuration of a DC-
高周波トランスTは、コアと、1次巻線Lpと、1次巻線Lpとコアにより結合された第1の2次巻線Ls1および第2の2次巻線Ls2を備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。また、高周波トランスTは、1次巻線Lpと、第1の2次巻線Ls1および第2の2次巻線Ls2とが絶縁されている。 The high-frequency transformer T includes a core, a primary winding Lp, and a first secondary winding Ls1 and a second secondary winding Ls2 coupled to the primary winding Lp by the core. It is designed for high-frequency AC voltages on the order of 100 kHz. In addition, the high-frequency transformer T has the primary winding Lp insulated from the first secondary winding Ls1 and the second secondary winding Ls2.
第4変形例のDC-DC変換器21Dでは、第2コンデンサ(電流共振用キャパシタンス)C12に図3のDC-DC変換器21の第1コンデンサC11が統合されたものとなっている。そして、第2電圧擬似共振用コンデンサCv12に図3のDC-DC変換器21の第1電圧擬似共振用コンデンサCv11が統合されたものとなっている。
In the DC-
このように構成された第4変形例のDC-DC変換器21Dでは、1次側第1スイッチング素子Q11がオンすると、1次側回路では、Vi→Q11→Lr→Lp→C12→Viの経路で電流が流れ、2次側回路では、Ls1→Q21→RL→Ls1の経路で電流が流れる。また、1次側第2スイッチング素子Q12がオンすると、1次側回路では、C12→Lp→Lr→Q12→C12の経路で電流が流れ、2次側回路では、Ls2→Q22→RL→Ls2の経路で電流が流れる。
In the DC-
第4変形例のDC-DC変換器21Dを用いても、図3のDC-DC変換器21と同等の動作をすることができる。
Even if the DC-
(第5変形例)
図9は、第5変形例のDC-DC変換器21Eの構成を示す回路図である。第5変形例のDC-DC変換器21Eは、第4変形例のDC-DC変換器21Dに対して、2次側回路を第1変形例のDC-DC変換器21Aと同じフルブリッジ型同期整流となっている点が相違している。そして、1次側回路は、第4変形例のDC-DC変換器21Dと同じ第1コンデンサC11と第1電圧擬似共振用コンデンサCv11を省略したハーフブリッジ回路となっている。
(Fifth modification)
FIG. 9 is a circuit diagram showing the configuration of a DC-
高周波トランスTは、コアと、1次巻線Lpと1次巻線Lpとコアにより結合された2次巻線Lsを備え、数kHzから数百kHz程度の高周波交流電圧用に設計されている。また、高周波トランスTは、1次巻線Lpと2次巻線Lsとが絶縁されている。 The high-frequency transformer T includes a core, a primary winding Lp, and a secondary winding Ls coupled to the primary winding Lp and the core, and is designed for high-frequency AC voltages of several kHz to several hundred kHz. . In addition, the high-frequency transformer T is insulated between the primary winding Lp and the secondary winding Ls.
このように構成された第5変形例のDC-DC変換器21Eを用いても、図3のDC-DC変換器21と同等の動作をすることができる。
Even if the DC-
(第2実施形態)
図10は、第2実施形態に係る交流絶縁回路1Aの回路図である。図11は、図10に示す第2実施形態に係る交流絶縁回路1Aの各部の波形を示すタイムチャートである。第2実施形態に係る交流絶縁回路1Aは、単相3線式交流電源回路を構成している。
(Second embodiment)
FIG. 10 is a circuit diagram of an
従来では、図18に示すように、単相2線式の商用電源から、単相3線式の商用電源を、商用周波数トランスで作り出していたものを、第2実施形態に係る交流絶縁回路1Aのような構成にすることにより、単相3線式交流電源回路を実現することができる。
Conventionally, as shown in FIG. 18, from a single-phase two-wire commercial power supply, a single-phase three-wire commercial power supply is generated by a commercial frequency transformer, but an
第2実施形態に係る交流絶縁回路1Aでは、第1実施形態に係る交流絶縁回路1と同様の回路を、もう一組用意する。すなわち、第2実施形態に係る交流絶縁回路1Aは、第1同期整流回路10Aと第1絶縁型DC-DC変換回路20Aと第1同期合成回路30Aと第1出力コンデンサCac1からなる回路の組と、第2同期整流回路10Bと第2絶縁型DC-DC変換回路20Bと第2同期合成回路30Bと第2出力コンデンサCac2からなる回路の組を用意する。
In the
第1同期整流回路10Aと第2同期整流回路10Bは、第1実施形態の同期整流回路10と同様に構成されている。説明の便宜上、第2同期整流回路10Bでは、第1実施形態の同期整流回路10において、第1同期整流器Q1に相当するものを第3同期整流器Q5、第2同期整流器Q2に相当するものを第4同期整流器Q6、第1整流制御回路CT1に相当するものを第3整流制御回路CT5、第2整流制御回路CT2に相当するものを第4整流制御回路CT6とする。
The first
第1絶縁型DC-DC変換回路20Aと第2絶縁型DC-DC変換回路20Bは、第1実施形態の絶縁型DC-DC変換回路20と同様に構成されている。説明の便宜上、第2絶縁型DC-DC変換回路20Bでは、第1実施形態の絶縁型DC-DC変換回路20において、第1絶縁型DC-DC変換器21に相当するものを第3絶縁型DC-DC変換器23、第2絶縁型DC-DC変換器22に相当するものを第4絶縁型DC-DC変換器24とする。
The first insulation type DC-
第1同期合成回路30Aと第2同期合成回路30Bは、第1実施形態の同期合成回路30と同様に構成されている。説明の便宜上、第2同期合成回路30Bでは、第1実施形態の同期合成回路30において、第1同期合成器Q3に相当するものを第3同期合成器Q7、第2同期合成器Q4に相当するものを第4同期合成器Q8、第1合成制御回路CT3に相当するもの第3合成制御回路CT7、第2合成制御回路CT4に相当するもの第4合成制御回路CT8とする。
The first
これらにより、第2実施形態に係る交流絶縁回路1Aの回路の構成の詳細な説明は省略する。
Accordingly, detailed description of the circuit configuration of the
次に、第2実施形態に係る交流絶縁回路1Aの動作について、図11のタイムチャートを用いて説明する。
Next, the operation of the
商用交流電源ACの電圧(図11の(1))の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1によりオンされる(図11の(2)のt31-t32間)。同様に、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1が0になることによりオフされる(図11の(2)のt32-t33間)。このことで、商用交流電源ACの交流電圧を正の電圧Vi1に半波整流する(図11の(4))。商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2が0になることによりオフされる(図11の(3)のt31-t32間)。同様に、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2によりオンされる(図11の(3)のt32-t33間)。このことで、商用交流電源ACの交流電圧を負の電圧Vi2に半波整流する(図11の(5))。 In synchronization with the frequency f of the voltage of the commercial AC power supply ((1) in FIG. 11), when the commercial AC power supply is positive (between t31 and t32 in (1) in FIG. 11), the first synchronous rectifier Q1 is turned on by the gate signal Vg1 of the first rectification control circuit CT1 (between t31 and t32 in (2) of FIG. 11). Similarly, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the first synchronous rectifier Q1 is turned off by the gate signal Vg1 of the first rectification control circuit CT1 becoming 0. (between t32 and t33 in (2) of FIG. 11). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the positive voltage Vi1 ((4) in FIG. 11). In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the second synchronous rectifier Q2 is connected to the second rectification control circuit CT2. It is turned off when the gate signal Vg2 becomes 0 (between t31 and t32 in (3) of FIG. 11). Similarly, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the second synchronous rectifier Q2 is turned on by the gate signal Vg2 of the second rectification control circuit CT2 ( (3) between t32 and t33). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the negative voltage Vi2 ((5) in FIG. 11).
第1DC-DC変換器21には、正の電圧Vi1が入力される。第2DC-DC変換器22には、負の電圧Vi2が正負の極性を反転して入力される。
A positive voltage Vi1 is input to the first DC-
第1DC-DC変換器21は、入力された正の電圧Vi1に対して絶縁されている、電圧変換比に応じた正の電圧Vo1を出力する(図11の(6))。第1DC-DC変換器21の電圧変換比を1にすれば、正の電圧Vi1と正の電圧Vo1は同じ波形となる。第2DC-DC変換器22は、入力された負の電圧Vi2に対して絶縁されている、電圧変換比に応じた負の電圧Vo2を出力する(図11の(7))。第2DC-DC変換器22電圧変換比を1にすれば、負の電圧Vi2と負の電圧Vo2は同じ波形となる。
The first DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第1同期合成器Q3が第1合成制御回路CT3のゲート信号Vg3によりオンされる(図11の(2)のt31-t32間)。そして、第2同期合成器Q4が第2合成制御回路CT4のゲート信号Vg4が0になることによりオフされ(図11の(3)のt31-t32間)。また、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第2同期合成器Q4が第2合成制御回路CT4のゲート信号Vg4によりオンされる(図11の(3)のt32-t33間)。そして、第1同期合成器Q3が第1合成制御回路CT3のゲート信号Vg3が0になることによりオフされる(図11の(2)のt32-t33間)。このことで、第1DC-DC変換器21の出力電圧Vo1と第2DC-DC変換器22の出力電圧Vo2の極性を反転した電圧とが合成されて、第1の出力電圧Vac1が生成される(図11の(8))。第1の出力電圧Vac1は、商用交流電源ACと絶縁されている。
Synchronizing with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the first synchronous combiner Q3 switches to the first synthesis control circuit CT3. is turned on by the gate signal Vg3 of (during t31-t32 in (2) of FIG. 11). Then, the second synchronous synthesizer Q4 is turned off when the gate signal Vg4 of the second synthesis control circuit CT4 becomes 0 (between t31 and t32 in (3) of FIG. 11). When the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the second synchronous combiner Q4 is turned on by the gate signal Vg4 of the second synthesis control circuit CT4 ( (3) between t32 and t33). Then, the first synchronous synthesizer Q3 is turned off when the gate signal Vg3 of the first synthesis control circuit CT3 becomes 0 (between t32 and t33 in (2) of FIG. 11). As a result, the output voltage Vo1 of the first DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第3同期整流器Q5が第3整流制御回路CT5のゲート信号Vg5によりオンされる(図11の(2)のt31-t32間)。また、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第3同期整流器Q5が第3整流制御回路CT5のゲート信号Vg5が0になることによりオフされる(図11の(2)のt32-t33間)このことで、商用交流電源ACの交流電圧を正の電圧Vi3に半波整流する(図11の(4))。商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第4同期整流器Q6が第4整流制御回路CT6のゲート信号Vg6が0になることによりオフされる(図11の(3)のt31-t32間)。また、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第4同期整流器Q6が第4整流制御回路CT6のゲート信号Vg6によりオンされる(図11の(3)のt32-t33間)。このことで、商用交流電源ACの交流電圧を負の電圧Vi4に半波整流する(図11の(5))。 In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the third synchronous rectifier Q5 is connected to the third rectification control circuit CT5. It is turned on by the gate signal Vg5 (between t31 and t32 in (2) of FIG. 11). Further, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the third synchronous rectifier Q5 is turned off by the gate signal Vg5 of the third rectification control circuit CT5 becoming 0. (Between t32 and t33 in (2) of FIG. 11) As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to a positive voltage Vi3 ((4) in FIG. 11). In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the fourth synchronous rectifier Q6 is connected to the fourth rectification control circuit CT6. It is turned off when the gate signal Vg6 becomes 0 (between t31 and t32 in (3) of FIG. 11). Further, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the fourth synchronous rectifier Q6 is turned on by the gate signal Vg6 of the fourth rectification control circuit CT6 (( 3) between t32 and t33). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the negative voltage Vi4 ((5) in FIG. 11).
第3DC-DC変換器23には、正の電圧Vi3が入力される。第4DC-DC変換器24には、負の電圧Vi4が正負の極性を反転して入力される。
A positive voltage Vi3 is input to the third DC-
第3DC-DC変換器23は、入力された正の電圧Vi3に対して絶縁されている、電圧変換比に応じた正の電圧Vo3を出力する(図11の(6))。第3DC-DC変換器23の電圧変換比を1にすれば、正の電圧Vi3と正の電圧Vo3は同じ波形となる。第4DC-DC変換器24は、入力された負の電圧Vi4に対して絶縁されている、電圧変換比に応じた負の電圧Vo4を出力する(図11の(7))。第4DC-DC変換器24の電圧変換比を1にすれば、負の電圧Vi4と負の電圧Vo4は同じ波形となる。
The third DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第3同期合成器Q7が第3合成制御回路CT7のゲート信号Vg7によりオンされる(図11の(2)のt31-t32間)。そして、第4同期合成器Q8が第4合成制御回路CT8のゲート信号Vg8が0になることによりオフされる(図11の(3)のt31-t32間)。また、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第4同期合成器Q8が第4合成制御回路CT8のゲート信号Vg8によりオンされる(図11の(3)のt32-t33間)。そして、第3同期合成器Q7が第3合成制御回路CT7のゲート信号Vg7が0になることによりオフされる(図11の(2)のt32-t33間)。このことで、第3DC-DC変換器23の出力電圧Vo3と第4DC-DC変換器24の出力電圧Vo4の極性を反転した電圧とが合成されて、第2の出力電圧Vac2が生成される(図11の(8))。第2の出力電圧Vac2は、商用交流電源ACと絶縁されている。
In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the third synchronizing combiner Q7 operates in the third combining control circuit CT7. is turned on by the gate signal Vg7 (between t31 and t32 in (2) of FIG. 11). Then, the fourth synchronous synthesizer Q8 is turned off when the gate signal Vg8 of the fourth synthesis control circuit CT8 becomes 0 (between t31 and t32 in (3) of FIG. 11). Further, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the fourth synchronous combiner Q8 is turned on by the gate signal Vg8 of the fourth synthesis control circuit CT8 ( (3) between t32 and t33). When the gate signal Vg7 of the third synthesis control circuit CT7 becomes 0, the third synchronous synthesizer Q7 is turned off (between t32 and t33 in (2) of FIG. 11). As a result, the output voltage Vo3 of the third DC-
図10に示したように、第1の出力電圧Vac1の負極側端子と第2の出力電圧Vac2の正極側端子の接続点を白として、第1の出力電圧Vac1の正極側端子を赤とし、Vac2の負極側端子を黒とする。これより、絶縁型DC-DC変換器21-24の電圧変換比が1:1であれば、商用交流電源ACの電圧として単相の100Vを入力すると、赤と白、および、白と黒の端子間からそれぞれ、商用交流電源ACと絶縁されている単相100Vの交流電圧を取り出せる(図11の(8))。また、赤と黒の端子間からは、商用交流電源ACと絶縁されている単相200Vの交流電圧が取り出せる(図11の(9)(破線で表示))。 As shown in FIG. 10, the connection point between the negative terminal of the first output voltage Vac1 and the positive terminal of the second output voltage Vac2 is white, and the positive terminal of the first output voltage Vac1 is red. The negative terminal of Vac2 is assumed to be black. From this, if the voltage conversion ratio of the insulated DC-DC converters 21-24 is 1:1, when a single-phase 100 V is input as the voltage of the commercial AC power supply, red and white and white and black A single-phase AC voltage of 100 V, which is insulated from the commercial AC power supply AC, can be taken out from between the terminals ((8) in FIG. 11). A single-phase 200 V AC voltage insulated from the commercial AC power source AC can be taken out from between the red and black terminals ((9) in FIG. 11 (indicated by a dashed line)).
なお、第2実施形態では、第1同期整流回路10Aと第2同期整流回路10Bを共用するように構成することも可能である(第2実施形態の変形例を参照)。
In the second embodiment, the first
第2実施形態に係る交流絶縁回路1Aのような構成とすることにより、従来の大きく重い単相3線式の商用絶縁周波数トランスに代わって、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な絶縁型の単相3線式交流電源回路を提供することができる。
By adopting a configuration like the
第2実施形態に係る交流絶縁回路1Aのように、第1実施形態に係る交流絶縁回路1をいくつか組み合わせることにより、単相2線式から、単相3線式への変換も可能である。また、第1実施形態に係る交流絶縁回路1は、例えば、同様のものを3組用意して、Δ結線やY結線にすることにより、3相交流にも対応できる。これにより、大きく重い3相式の商用絶縁周波数トランスに代わり、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な3相式の交流絶縁回路を提供できる。
Like the
また、第2実施形態に係る交流絶縁回路1Aも、第1実施形態に係る交流絶縁回路1と同様の作用効果を有する。
Also, the
(第2実施形態の変形例)
図12は、第2実施形態の変形例に係る単相3線式の交流絶縁回路1Bの回路図である。交流絶縁回路1Bは、図10に示す第2実施形態に係る交流絶縁回路1Aと異なり、第2同期整流回路10Bを備えていない。そして、第1同期整流回路10Aの第1同期整流器Q1のドレインが、第3絶縁型DC-DC変換器23の正側入力端子に接続されている。また、第1同期整流回路10Aの第2同期整流器Q2のソースが、第4絶縁型DC-DC変換器24の負側入力端子に接続されている。すなわち、図12に示す交流絶縁回路1Bは、図10に示す交流絶縁回路1Aの2組の回路で第1同期整流回路10Aを共用する。図12に示す交流絶縁回路1Bのその他の構成は、図10に示す交流絶縁回路1Aと同一である。すなわち、第2実施形態の変形例に係る単相3線式の交流絶縁回路1Bは、第1同期整流回路10Aと、第1絶縁型DC-DC変換回路20Aと、第2絶縁型DC-DC変換回路20Bと、第1同期合成回路30Aと、第2同期合成回路30Bとを備える。第1同期整流回路10Aの出力側には、第1絶縁型DC-DC変換回路20Aと第2絶縁型DC-DC変換回路20Bの入力側が並列に接続されている。第1絶縁型DC-DC変換回路20Aの出力側には、第1同期合成回路30Aの入力側が接続されている。第2絶縁型DC-DC変換回路20Bの出力側には、第2同期合成回路30Bの入力側が接続されている。第1同期合成回路30Aの正側出力端子が、赤端子に接続されている。第1同期合成回路30Aの負側出力端子と第2同期合成回路30Bの正側出力端子が、白端子に接続されている。第2同期合成回路30Bの負側出力端子が、黒端子に接続されている。
(Modification of Second Embodiment)
FIG. 12 is a circuit diagram of a single-phase three-wire
第2実施形態の変形例に係る交流絶縁回路1Bでも、第2実施形態に係る交流絶縁回路1Aに対して図11のタイムチャートを用いて説明したものと同様の動作をする絶縁型の単相3線式交流電源回路を提供することができる。
In the
すなわち、商用交流電源ACの電圧(図11の(1))の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1によりオンされる(図11の(2)のt31-t32間)。同様に、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1が0になることによりオフされる(図11の(2)のt32-t33間)。このことで、商用交流電源ACの交流電圧を正の電圧Vi1に半波整流する(図11の(4))。商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図11の(1)のt31-t32間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2が0になることによりオフされる(図11の(3)のt31-t32間)。同様に、商用交流電源ACが負極のときに(図11の(1)のt32-t33間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2によりオンされる(図11の(3)のt32-t33間)。このことで、商用交流電源ACの交流電圧を負の電圧Vi2に半波整流する(図11の(5))。 That is, in synchronization with the frequency f of the voltage of the commercial AC power supply ((1) in FIG. 11), when the commercial AC power supply is positive (between t31 and t32 in (1) in FIG. 11), the first synchronization The rectifier Q1 is turned on by the gate signal Vg1 of the first rectification control circuit CT1 (between t31 and t32 in (2) of FIG. 11). Similarly, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the first synchronous rectifier Q1 is turned off by the gate signal Vg1 of the first rectification control circuit CT1 becoming 0. (between t32 and t33 in (2) of FIG. 11). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the positive voltage Vi1 ((4) in FIG. 11). In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t31 and t32 in (1) of FIG. 11), the second synchronous rectifier Q2 is connected to the second rectification control circuit CT2. It is turned off when the gate signal Vg2 becomes 0 (between t31 and t32 in (3) of FIG. 11). Similarly, when the commercial AC power supply AC is negative (between t32 and t33 in (1) of FIG. 11), the second synchronous rectifier Q2 is turned on by the gate signal Vg2 of the second rectification control circuit CT2 ( (3) between t32 and t33). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the negative voltage Vi2 ((5) in FIG. 11).
第1DC-DC変換器21には、正の電圧Vi1が入力される。第2DC-DC変換器22には、負の電圧Vi2が正負の極性を反転して入力される。同時に、第3DC-DC変換器23には、正の電圧Vi1が入力される。第4DC-DC変換器24には、負の電圧Vi2が正負の極性を反転して入力される。交流絶縁回路1Bのこれ以降の動作は、第2実施形態に係る交流絶縁回路1Aの動作と同一であるため、説明は省略する。
A positive voltage Vi1 is input to the first DC-
第2実施形態の変形例に係る交流絶縁回路1Bでは、第2実施形態に係る交流絶縁回路1Aに対して、第2同期整流回路10Bが削除されているため、より少ない部品で構成することが可能である。しかし、変形例に係る交流絶縁回路1Bの第1同期整流器Q1と第2同期整流器Q2には、第2実施形態に係る交流絶縁回路1Aの第1同期整流器Q1と第2同期整流器Q2よりも大きい電流が流れることになる。このため、第2実施形態の変形例に係る交流絶縁回路1Bの第1同期整流器Q1と第2同期整流器Q2では、第2実施形態に係る交流絶縁回路1Aよりも大きい電流のスイッチング素子を用いる必要がある。
In the
第2実施形態の変形例に係る交流絶縁回路1Bのような構成でも、従来の大きく重い単相3線式の商用絶縁周波数トランスに代わって、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な絶縁型の単相3線式交流電源回路を提供することができる。
Even with a configuration like the
(第3実施形態)
図13は、第3実施形態に係る単相3線式交流電源回路1Cの回路図である。単相3線式交流電源回路1Cは、図1に示す第1実施形態に係る交流絶縁回路1を用いて、非絶縁型単相3線式の交流電源回路を構成する。すなわち、単相3線式交流電源回路1Cは、第1実施形態と同様、同期整流回路10と、絶縁型DC-DC変換回路20と、同期合成回路30とを備える。第3実施形態に係る単相3線式交流電源回路1Cは、第1実施形態に係る交流絶縁回路1に対して、交流絶縁回路1の出力電圧Vacに対応している出力電圧Vac1の正極に接続された赤端子(第1端子)および負極に接続された白端子(第2端子)と、黒端子(第3端子)とを備える。そして、商用電源ACの正極が接続されている電源ライン(第1実施形態に係る交流絶縁回路1の正側入力に対応)と出力電圧Vac1の負極(第1実施形態に係る交流絶縁回路1の負側出力に対応)とが、第1電線41により接続されている。また、商用電源ACの負極が接続されている電源ラインと黒端子とが、第2電線42により接続されている。出力電圧Vac1の正極と負極との間には、第1出力コンデンサCac1が接続されている。第1電線41と第2電線42との間には、第2出力コンデンサCac2が接続されている。単相3線式交流電源回路1Cでは、商用交流電源ACの電圧がそのまま白端子と黒端子の間の第2の出力電圧Vac2として出力される。単相3線式交流電源回路1Cのその他の構成は、第1実施形態に係る交流絶縁回路1と同一のため、説明を省略する。
(Third embodiment)
FIG. 13 is a circuit diagram of a single-phase three-wire AC
次に、第3実施形態に係る単相3線式交流電源回路1Cの動作について、図14のタイムチャートを用いて説明する。
Next, the operation of the single-phase three-wire AC
商用交流電源ACの電圧(図14の(1))の周波数fに同期して、商用交流電源ACが正極のときに(図14の(1)のt11-t12間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1によりオンされる(図14の(2)のt11-t12間)。また、商用交流電源ACが負極のときに(図14の(1)のt12-t13間)、第1同期整流器Q1が第1整流制御回路CT1のゲート信号Vg1が0になることによりオフされる(図14の(2)のt12-t13間)。このことで、商用交流電源ACの交流電圧を正の電圧Vi1に半波整流する(図14の(4))。商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図14の(1)のt11-t12間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2が0になることによりオフされる(図14の(3)のt11-t12間)。また、商用交流電源ACが負極のときに(図14の(1)のt12-t13間)、第2同期整流器Q2が第2整流制御回路CT2のゲート信号Vg2によりオンされる(図14の(3)のt12-t13間)。このことで、商用交流電源ACの交流電圧を負の電圧Vi2に半波整流する(図14の(5))。 In synchronization with the frequency f of the voltage of the commercial AC power supply ((1) in FIG. 14), when the commercial AC power supply is positive (between t11 and t12 in (1) in FIG. 14), the first synchronous rectifier Q1 is turned on by the gate signal Vg1 of the first rectification control circuit CT1 (between t11 and t12 in (2) of FIG. 14). When the commercial AC power supply AC is negative (between t12 and t13 in (1) of FIG. 14), the first synchronous rectifier Q1 is turned off by the gate signal Vg1 of the first rectification control circuit CT1 becoming 0. (Between t12 and t13 in (2) of FIG. 14). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the positive voltage Vi1 ((4) in FIG. 14). In synchronization with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t11 and t12 in (1) of FIG. 14), the second synchronous rectifier Q2 is connected to the second rectification control circuit CT2. It is turned off when the gate signal Vg2 becomes 0 (between t11 and t12 in (3) of FIG. 14). When the commercial AC power supply AC is negative (between t12 and t13 in (1) of FIG. 14), the second synchronous rectifier Q2 is turned on by the gate signal Vg2 of the second rectification control circuit CT2 (( 3) between t12 and t13). As a result, the AC voltage of the commercial AC power supply AC is half-wave rectified to the negative voltage Vi2 ((5) in FIG. 14).
第1DC-DC変換器21には、正の電圧Vi1が入力される。第2DC-DC変換器22には、負の電圧Vi2が正負の極性を反転して入力される。
A positive voltage Vi1 is input to the first DC-
第1DC-DC変換器21は、入力された正の電圧Vi1に対して絶縁されている、電圧変換比に応じた正の電圧Vo1を出力する(図14の(6))。第1DC-DC変換器21の電圧変換比を1にすれば、正の電圧Vi1と正の電圧Vo1は同じ波形となる。第2DC-DC変換器22は、入力された負の電圧Vi2に対して絶縁されている、電圧変換比に応じた負の電圧Vo2を出力する(図14の(7))。第2DC-DC変換器22電圧変換比を1にすれば、負の電圧Vi2と負の電圧Vo2は同じ波形となる。
The first DC-
商用交流電源ACの電圧の周波数fに同期して、商用交流電源ACが正極のときに(図14の(1)のt11-t12間)、第1同期合成器Q3が第1合成制御回路CT3のゲート信号Vg3によりオンされる(図14の(2)のt11-t12間)。そして、第2同期合成器Q4が第2合成制御回路CT4のゲート信号Vg4が0になることによりオフされる(図14の(3)のt11-t12間)。また、商用交流電源ACが負極のときに(図14の(1)のt12-t13間)、第2同期合成器Q4が第2合成制御回路CT4のゲート信号Vg4によりオンされる(図14の(3)のt12-t13間)。そして、第1同期合成器Q3が第1合成制御回路CT3のゲート信号Vg3が0になることによりオフされる(図14の(2)のt12-t13間)。このことで、第1DC-DC変換器21の出力電圧Vo1と第2DC-DC変換器22の出力電圧Vo2の極性を反転した電圧とが合成されて、第1の出力電圧Vac1が生成される(図14の(8))。単相3線式交流電源回路1Cでは、商用交流電源ACの電圧がそのまま、第2の出力電圧Vac2として出力される。
Synchronizing with the frequency f of the voltage of the commercial alternating current power supply AC, when the commercial alternating current power supply AC is positive (between t11 and t12 in (1) of FIG. 14), the first synchronous synthesizer Q3 switches to the first synthesis control circuit CT3. is turned on by the gate signal Vg3 of (between t11 and t12 in (2) of FIG. 14). Then, the second synchronous synthesizer Q4 is turned off when the gate signal Vg4 of the second synthesis control circuit CT4 becomes 0 (between t11 and t12 in (3) of FIG. 14). Further, when the commercial AC power supply AC is negative (between t12 and t13 in (1) of FIG. 14), the second synchronous combiner Q4 is turned on by the gate signal Vg4 of the second synthesis control circuit CT4 ( (3) between t12 and t13). Then, the first synchronous synthesizer Q3 is turned off when the gate signal Vg3 of the first synthesis control circuit CT3 becomes 0 (between t12 and t13 in (2) of FIG. 14). As a result, the output voltage Vo1 of the first DC-
単相3線式交流電源回路1Cでは、図14に示したように、第1の出力電圧Vac1の負極側端子と第2の出力電圧Vac2の正極側端子の接続点を白端子として、第1の出力電圧Vac1の正極側端子を赤端子とし、Vac2の負極側端子を黒端子とする。これより、絶縁型DC-DC変換器21-22の電圧変換比が1:1であれば、商用交流電源ACの電圧として単相の100Vを入力すると、赤と白、および、白と黒の端子間からそれぞれ、単相100Vの交流電圧を取り出せる(図14の(8))。また、赤と黒の端子間からは、単相200Vの交流電圧が取り出せる(図14の(9)(破線で表示))。
In the single-phase three-wire AC
第3実施形態に係る単相3線式交流電源回路1Cは、第2の出力電圧Vac2として商用交流電源ACの電圧がそのまま出力されるため、商用交流電源ACと単相3線式交流電源回路1Cの各出力端子とは絶縁されていない。しかしながら、第3実施形態に係る単相3線式交流電源回路1Cでは、第1実施形態に係る交流絶縁回路1に対して、第1電線41と第2電線42を追加するだけで構成することができるため、第2実施形態に係る交流絶縁回路1Aよりもより簡便に単相3線式交流電源回路を構成することができる。
In the single-phase three-wire AC
第3実施形態に係る単相3線式交流電源回路1Cのような構成とすることにより、従来の大きく重い単相3線式の商用絶縁周波数トランスに代わって、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な単相3線式交流電源回路を提供することができる。
By adopting a configuration like the single-phase three-wire AC
(第3実施形態の変形例)
図15は、第3実施形態の変形例に係る単相3線式交流電源回路1Dの回路図である。単相3線式交流電源回路1Dは、図1に示す第1実施形態に係る交流絶縁回路1を用いて、非絶縁型単相3線式の交流電源回路を構成する。すなわち、単相3線式交流電源回路1Dは、第1実施形態と同様、同期整流回路10と、絶縁型DC-DC変換回路20と、同期合成回路30とを備える。単相3線式交流電源回路1Dは、第1実施形態に係る交流絶縁回路1に対して、交流絶縁回路1の出力電圧Vacに対応している出力電圧Vac1の正極に接続された白端子(第1端子)および負極に接続された黒端子(第2端子)と、赤端子(第3端子)とを備える。そして、商用電源ACの負極が接続されている電源ライン(第1実施形態に係る交流絶縁回路1の負側入力に対応)と出力電圧Vac1の正極(第1実施形態に係る交流絶縁回路1の正側出力に対応)とが、第1電線41Aにより接続されている。また、商用電源ACの正極が接続されている電源ラインと赤端子とが、第2電線42Aにより接続されている。出力電圧Vac1の正極と負極との間には、第1出力コンデンサCac1が接続されている。第1電線41と第2電線42との間には、第2出力コンデンサCac2が接続されている。単相3線式交流電源回路1Dでは、商用交流電源ACの電圧がそのまま赤端子と白端子の間の第2の出力電圧Vac2として出力される。第3実施形態に係る単相3線式交流電源回路1Cのその他の構成は、第1実施形態に係る交流絶縁回路1と同一のため、説明を省略する。
(Modified example of the third embodiment)
FIG. 15 is a circuit diagram of a single-phase three-wire AC
第3実施形態の変形例に係る単相3線式交流電源回路1Dでも、第3実施形態に係る単相3線式交流電源回路1Cに対して図14のタイムチャートを用いて説明したのと同様の動作をする単相3線式交流電源回路を提供することができる。
The single-phase three-wire AC
第3実施形態の変形例に係る単相3線式交流電源回路1Dのような構成でも、従来の大きく重い単相3線式の商用絶縁周波数トランスに代わって、小型かつ軽量であり、例えば1枚(または少数)の基板上に実装することも可能な単相3線式交流電源回路を提供することができる。
A configuration like the single-phase three-wire AC
また、第1実施形態の図5~8に示した第1~第5変形例の絶縁型DC-DC変換器21A~21Eは、第2実施形態、第3実施形態、およびそれらの変形例にも適応可能である。
Further, the isolated DC-
1,1A,1B 交流絶縁回路
1C,1D 単相3線式交流電源回路
10 同期整流回路
10A 第1同期整流回路
10B 第2同期整流回路
20 絶縁型DC-DC変換回路
20A 第1絶縁型DC-DC変換回路
20B 第2絶縁型DC-DC変換回路
21 第1絶縁型DC-DC変換器(絶縁型DC-DC変換器)
21A,21B,21C,21D,21E 絶縁型DC-DC変換器
22 第2絶縁型DC-DC変換器
23 第3絶縁型DC-DC変換器
24 第4絶縁型DC-DC変換器
30 同期合成回路
30A 第1同期合成回路
30B 第2同期合成回路
41 第1電線
42 第2電線
AC 商用交流電源(第1の交流電圧)
Co 出力平滑コンデンサ
Cac 出力コンデンサ
Cac1 第1出力コンデンサ
Cac2 第2出力コンデンサ
f 商用交流電源の周波数(第1の周波数)
fr 共振周波数
fs スイッチング周波数(第2の周波数)
fv 電圧擬似共振周波数
Vac 出力電圧(第2の交流電圧)
Vi1 第1の正の電圧(第1の直流電圧)
Vi2 第1の負の電圧(第1の直流電圧)
Vo1 第2の正の電圧(第2の直流電圧)
Vo2 第2の負の電圧(第2の直流電圧)
1, 1A, 1B
21A, 21B, 21C, 21D, 21E insulation type DC-
Co Output smoothing capacitor Cac Output capacitor Cac1 First output capacitor Cac2 Second output capacitor f Frequency of commercial AC power supply (first frequency)
fr resonance frequency fs switching frequency (second frequency)
fv voltage pseudo-resonant frequency Vac output voltage (second AC voltage)
Vi1 first positive voltage (first DC voltage)
Vi2 first negative voltage (first DC voltage)
Vo1 Second positive voltage (second DC voltage)
Vo2 second negative voltage (second DC voltage)
Claims (19)
前記第1の周波数よりも高い周波数である第2の周波数により制御され、前記第1の直流電圧を、前記第1の直流電圧とは絶縁された第2の直流電圧に変換して出力する絶縁型DC-DC変換回路と、
第2スイッチング回路を備え、前記第1の周波数に同期して前記第2スイッチング回路をオン・オフすることにより、前記第2の直流電圧から、前記第1の交流電圧とは絶縁された前記第1の周波数を有する第2の交流電圧を生成して出力する同期合成回路と
を備える交流絶縁回路。 A first switching circuit is provided, and when a first AC voltage having a first frequency is input, the first switching circuit is turned on and off in synchronization with the first frequency. A synchronous rectification circuit that generates and outputs a first DC voltage obtained by rectifying the AC voltage of
Controlled by a second frequency higher than the first frequency, the insulation converts the first DC voltage into a second DC voltage isolated from the first DC voltage and outputs the second DC voltage. a type DC-DC conversion circuit;
The second switching circuit is insulated from the first AC voltage from the second DC voltage by turning on and off the second switching circuit in synchronization with the first frequency. and a synchronous combining circuit for generating and outputting a second alternating voltage having a frequency of 1.
前記同期整流回路の出力に接続される入力端子と、
コアと、1次巻線と、前記コアにより前記1次巻線と結合された2次巻線を備え、前記1次巻線と前記2次巻線は絶縁されており、前記第2の周波数で動作可能な高周波トランスと、
前記入力端子と前記1次巻線の間に接続された1次側回路と、
前記2次巻線に接続された2次側回路と
を備え、
前記1次側回路は、前記第2の周波数により制御され、前記第1の直流電圧を前記第2の周波数を有する第3の交流電圧に変換して前記1次巻線に印加し、
前記2次巻線は、前記1次巻線に印加された前記第3の交流電圧に応じて、前記第2の周波数を有する第4の交流電圧を出力し、
前記2次側回路は、前記第2の周波数により制御され、前記第4の交流電圧を整流して、前記第2の直流電圧を出力する
請求項1に記載の交流絶縁回路。 The insulated DC-DC conversion circuit is
an input terminal connected to the output of the synchronous rectification circuit;
a core, a primary winding, and a secondary winding coupled to the primary winding by the core, the primary winding and the secondary winding being insulated; a high frequency transformer operable at
a primary circuit connected between the input terminal and the primary winding;
a secondary circuit connected to the secondary winding;
The primary circuit is controlled by the second frequency, converts the first DC voltage into a third AC voltage having the second frequency, and applies the third AC voltage to the primary winding;
the secondary winding outputs a fourth alternating voltage having the second frequency in response to the third alternating voltage applied to the primary winding;
2. The AC isolation circuit according to claim 1, wherein said secondary circuit is controlled by said second frequency, rectifies said fourth AC voltage, and outputs said second DC voltage.
前記入力端子に対して並列に接続された、1次側第1スイッチング素子と1次側第2スイッチング素子の第1直列回路と、
前記入力端子に対して前記第1直列回路と並列に接続された、第1コンデンサと第2コンデンサが直列に接続された電流共振用キャパシタンスと、
前記1次側第1スイッチング素子に並列に接続された第1電圧擬似共振用コンデンサと、前記1次側第2スイッチング素子に並列に接続された第2電圧擬似共振用コンデンサとの直列回路である電圧擬似共振用コンデンサ回路と、
前記1次巻線に直列に接続された電流共振用インダクタンスと
を備え、
前記1次側回路は、前記1次側第1スイッチング素子と前記1次側第2スイッチング素子の接続点と前記第1コンデンサと前記第2コンデンサの接続点との間に、前記1次巻線と前記電流共振用インダクタンスの直列回路が接続されており、
前記1次側第1スイッチング素子と前記1次側第2スイッチング素子は、前記第2の周波数により同期してオン・オフされる
請求項2に記載の交流絶縁回路。 The primary circuit is
a first series circuit of a primary side first switching element and a primary side second switching element connected in parallel to the input terminal;
a current resonance capacitance in which a first capacitor and a second capacitor are connected in series, the current resonance capacitance being connected in parallel with the first series circuit with respect to the input terminal;
A series circuit of a first voltage pseudo-resonant capacitor connected in parallel to the primary side first switching element and a second voltage pseudo-resonant capacitor connected in parallel to the primary side second switching element. a voltage pseudo-resonant capacitor circuit;
a current resonance inductance connected in series with the primary winding;
In the primary circuit, the primary winding is provided between a connection point between the primary side first switching element and the primary side second switching element and a connection point between the first capacitor and the second capacitor. and a series circuit of the current resonance inductance are connected,
3. The AC insulation circuit according to claim 2, wherein said primary side first switching element and said primary side second switching element are synchronously turned on/off by said second frequency.
前記入力端子に対して並列に接続された、1次側第1スイッチング素子と1次側第2スイッチング素子の直列回路と、
前記1次側第1スイッチング素子と前記1次側第2スイッチング素子の少なくとも一方に並列に接続された電圧擬似共振用コンデンサからなる電圧擬似共振用コンデンサ回路と、
前記1次巻線に直列に接続された電流共振用インダクタンスおよび電流共振用キャパシタンスと
を備え、
前記1次側回路は、前記1次巻線と前記電流共振用インダクタンスと前記電流共振用キャパシタンスの直列回路が、前記1次側第1スイッチング素子と前記1次側第2スイッチング素子のいずれか一方に並列に接続されており、
前記1次側第1スイッチング素子と前記1次側第2スイッチング素子は、前記第2の周波数により同期してオン・オフされる
請求項2に記載の交流絶縁回路。 The primary circuit is
a series circuit of a primary side first switching element and a primary side second switching element connected in parallel to the input terminal;
a voltage pseudo-resonant capacitor circuit comprising a voltage pseudo-resonant capacitor connected in parallel to at least one of the primary side first switching element and the primary side second switching element;
a current resonance inductance and a current resonance capacitance connected in series to the primary winding;
In the primary side circuit, a series circuit of the primary winding, the current resonance inductance, and the current resonance capacitance is one of the primary side first switching element and the primary side second switching element. is connected in parallel to
3. The AC insulation circuit according to claim 2, wherein said primary side first switching element and said primary side second switching element are synchronously turned on/off by said second frequency.
前記入力端子に対して並列に接続された、1次側第1スイッチング素子と1次側第2スイッチング素子の直列回路である第1直列回路および1次側第3スイッチング素子と1次側第4スイッチング素子の直列回路である第2直列回路と、
前記1次側第1スイッチング素子に並列に接続された第1電圧擬似共振用コンデンサと、
前記1次側第2スイッチング素子に並列に接続された第2電圧擬似共振用コンデンサと、
前記1次側第3スイッチング素子に並列に接続された第3電圧擬似共振用コンデンサと、
前記1次側第4スイッチング素子に並列に接続された第4電圧擬似共振用コンデンサと、
前記1次巻線に直列に接続された電流共振用インダクタンスおよび電流共振用キャパシタンスと
を備え、
前記1次側回路は、前記1次側第1スイッチング素子と前記1次側第2スイッチング素子の接続点と前記1次側第3スイッチング素子と前記1次側第4スイッチング素子の接続点との間に、前記1次巻線と前記電流共振用インダクタンスと前記電流共振用キャパシタンスの直列回路が接続されており、
前記1次側第1スイッチング素子と前記1次側第2スイッチング素子と前記1次側第3スイッチング素子と前記1次側第4スイッチング素子は、前記第2の周波数により同期してオン・オフされる
請求項2に記載の交流絶縁回路。 The primary circuit is
A first series circuit, which is a series circuit of a primary side first switching element and a primary side second switching element, a primary side third switching element, and a primary side fourth switching element, which are connected in parallel to the input terminal. a second series circuit that is a series circuit of switching elements;
a first voltage pseudo-resonant capacitor connected in parallel to the primary side first switching element;
a second voltage pseudo-resonant capacitor connected in parallel to the primary side second switching element;
a third voltage pseudo-resonant capacitor connected in parallel to the primary side third switching element;
a fourth voltage pseudo-resonant capacitor connected in parallel to the fourth primary side switching element;
a current resonance inductance and a current resonance capacitance connected in series to the primary winding;
The primary side circuit includes a connection point between the primary side first switching element and the primary side second switching element and a connection point between the primary side third switching element and the primary side fourth switching element. A series circuit of the primary winding, the current resonance inductance, and the current resonance capacitance is connected between them,
The first switching element on the primary side, the second switching element on the primary side, the third switching element on the primary side, and the fourth switching element on the primary side are turned on/off in synchronization with the second frequency. 3. An AC isolation circuit according to claim 2.
前記2次側第1スイッチング素子と前記2次側第2スイッチング素子の接続点が、出力平滑コンデンサの一端を介して、前記2次側回路の一方の出力端子に接続され、
前記第1の2次巻線と前記第2の2次巻線の接続点が前記出力平滑コンデンサの他端を介して、前記2次側回路の他方の出力端子に接続されており、
前記2次側第1スイッチング素子と前記2次側第2スイッチング素子は、前記第2の周波数により前記1次側回路の各々のスイッチング素子と同期してオン・オフされる
請求項3から5のいずれか1項に記載の交流絶縁回路。 The secondary side circuit includes a secondary side first switching element and a secondary side connected in parallel to a series circuit of a first secondary winding and a second secondary winding as the secondary winding. A series circuit of second switching elements,
a connection point between the first secondary switching element and the second secondary switching element is connected to one output terminal of the secondary circuit via one end of an output smoothing capacitor;
a connection point between the first secondary winding and the second secondary winding is connected to the other output terminal of the secondary circuit via the other end of the output smoothing capacitor;
6. The method according to claim 3, wherein said secondary side first switching element and said secondary side second switching element are turned on/off by said second frequency in synchronization with each switching element of said primary side circuit. The alternating current insulation circuit according to any one of claims 1 to 3.
前記2次側第1スイッチング素子と前記2次側第2スイッチング素子の接続点が、出力平滑コンデンサの一端を介して、前記2次側回路の一方の出力端子に接続され、
前記2次側第3スイッチング素子と前記2次側第4スイッチング素子の接続点が、前記出力平滑コンデンサの他端を介して、前記2次側回路の他方の出力端子に接続されており、
前記2次側第1スイッチング素子と前記2次側第2スイッチング素子と前記2次側第3スイッチング素子と前記2次側第4スイッチング素子は、前記第2の周波数により前記1次側回路の各々のスイッチング素子と同期してオン・オフされる
請求項3から5のいずれか1項に記載の交流絶縁回路。 The secondary circuit includes a series circuit of a secondary side first switching element and a secondary side second switching element, and a secondary side third switching element and a secondary side secondary switching element connected in parallel to the secondary winding. Equipped with a series circuit of 4 switching elements,
a connection point between the first secondary switching element and the second secondary switching element is connected to one output terminal of the secondary circuit via one end of an output smoothing capacitor;
a connection point between the third secondary switching element and the fourth secondary switching element is connected to the other output terminal of the secondary circuit via the other end of the output smoothing capacitor,
The secondary side first switching element, the secondary side second switching element, the secondary side third switching element, and the secondary side fourth switching element are each switched in the primary side circuit according to the second frequency. 6. The AC insulating circuit according to any one of claims 3 to 5, wherein the switching element is turned on/off in synchronization with the switching element.
請求項3または4に記載の交流絶縁回路。 The insulated DC-DC conversion circuit converts the primary side first switching element and the primary side second switching element to substantially the same ON width, and the primary side first switching element and the primary side second switching element. 5. The AC insulation circuit according to claim 3, further comprising a primary side control circuit for controlling so that two switching elements are turned off at the same time with a dead time and alternately turned on and off at said second frequency.
請求項8に記載の交流絶縁回路。 9. The AC isolation circuit according to claim 8, wherein the voltage pseudo-resonance occurs during the dead time period at the resonance frequency of the inductance of the primary winding and the voltage pseudo-resonance capacitor circuit.
請求項3または4に記載の交流絶縁回路。 5. A capacitance value of said current resonance capacitance and a value of said current resonance inductance are set so that a resonance frequency of said current resonance capacitance and said current resonance inductance is substantially equal to said second frequency. AC isolation circuit as described in .
請求項5に記載の交流絶縁回路。 In the insulated DC-DC conversion circuit, the primary side first switching element, the primary side second switching element, the primary side third switching element, and the primary side fourth switching element are substantially the same. In the ON width, there is a dead time in which the primary side first switching element, the primary side second switching element, the primary side third switching element, and the primary side fourth switching element are turned off at the same time. alternately turned on and off at the second frequency, the primary side first switching element and the primary side fourth switching element are turned on and off at the same time, and the primary side second switching element and the primary side 6. The AC isolation circuit according to claim 5, further comprising a primary side control circuit for controlling the third switching elements to be turned on and off simultaneously.
請求項11に記載の交流絶縁回路。 an inductance of the primary winding, a series circuit of the first voltage pseudo-resonant capacitor and the third voltage pseudo-resonant capacitor, and a series circuit of the second voltage pseudo-resonant capacitor and the fourth voltage pseudo-resonant capacitor 12. The AC isolation circuit according to claim 11, wherein the voltage quasi-resonates during the period of the dead time at the resonance frequency with the combined capacitance of the AC isolation circuit.
請求項5に記載の交流絶縁回路。 6. The value of the current resonance capacitance and the current resonance inductance are set so that the resonance frequency of the current resonance capacitance and the current resonance inductance is approximately equal to the second frequency. AC isolation circuit.
請求項1または2に記載の交流絶縁回路。 3. The AC isolation circuit according to claim 1, wherein said first frequency is equal to the frequency of commercial power supply voltage.
請求項1または2に記載の交流絶縁回路。 3. The AC isolation circuit according to claim 1, wherein said second AC voltage has a frequency equal to said first frequency.
前記第1交流絶縁回路の入力端子と前記第2交流絶縁回路の入力端子とが並列に接続され、前記第1交流絶縁回路の負側出力端子と前記第2交流絶縁回路の正側出力端子とが接続されている、交流絶縁回路。 A first AC insulating circuit and a second AC insulating circuit, each being the AC insulating circuit according to claim 1 or 2,
The input terminal of the first AC isolation circuit and the input terminal of the second AC isolation circuit are connected in parallel, and the negative output terminal of the first AC isolation circuit and the positive output terminal of the second AC isolation circuit are connected. A.C. isolated circuit to which is connected.
前記第2の周波数により制御され、前記同期整流回路が出力した前記第1の直流電圧を、前記第1の直流電圧とは絶縁された第3の直流電圧に変換して出力する第2絶縁型DC-DC変換回路と、
第3スイッチング回路を備え、前記第1の周波数に同期して前記第3スイッチング回路をオン・オフすることにより、前記第3の直流電圧から、前記第1の交流電圧とは絶縁された前記第1の周波数を有する第3の交流電圧を生成して出力する第2同期合成回路と
を備え、
前記同期合成回路の負側出力端子と、第2同期合成回路の正側出力端子が接続されている
交流絶縁回路。 An AC insulation circuit according to claim 1 or 2;
A second insulation type that converts the first DC voltage output by the synchronous rectification circuit controlled by the second frequency into a third DC voltage that is insulated from the first DC voltage and outputs the third DC voltage. a DC-DC conversion circuit;
A third switching circuit is provided, and by turning on/off the third switching circuit in synchronization with the first frequency, the third DC voltage is insulated from the first AC voltage. a second synchronous synthesis circuit for generating and outputting a third AC voltage having a frequency of 1;
An AC isolation circuit to which the negative side output terminal of the synchronous synthesis circuit and the positive side output terminal of the second synchronous synthesis circuit are connected.
前記交流絶縁回路の正側出力に接続された第1端子と、
前記交流絶縁回路の負側出力に接続された第2端子と、
前記交流絶縁回路の負側入力に接続された第3端子と
を備え、
前記交流絶縁回路の正側入力と前記負側出力とが接続されている
交流電源回路。 An AC insulation circuit according to claim 1 or 2;
a first terminal connected to the positive output of the AC isolation circuit;
a second terminal connected to the negative output of the AC isolation circuit;
a third terminal connected to the negative input of the AC isolation circuit;
An AC power supply circuit in which the positive side input and the negative side output of the AC isolation circuit are connected.
前記交流絶縁回路の正側出力に接続された第1端子と、
前記交流絶縁回路の負側出力に接続された第2端子と、
前記交流絶縁回路の正側入力に接続された第3端子と
を備え、
前記交流絶縁回路の負側入力と前記正側出力とが接続されている
交流電源回路。 An AC insulation circuit according to claim 1 or 2;
a first terminal connected to the positive output of the AC isolation circuit;
a second terminal connected to the negative output of the AC isolation circuit;
A third terminal connected to the positive input of the AC isolation circuit,
An AC power supply circuit in which the negative side input and the positive side output of the AC isolation circuit are connected.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2022012208 | 2022-01-28 | ||
JP2022012208 | 2022-01-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023110887A true JP2023110887A (en) | 2023-08-09 |
Family
ID=87546517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023008742A Pending JP2023110887A (en) | 2022-01-28 | 2023-01-24 | Ac insulating circuit and ac power supply circuit using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023110887A (en) |
-
2023
- 2023-01-24 JP JP2023008742A patent/JP2023110887A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5694307A (en) | Integrated AC/DC and DC/DC converter | |
US8004867B2 (en) | Switching power supply unit | |
Xuewei et al. | Naturally clamped soft-switching current-fed three-phase bidirectional DC/DC converter | |
JP2008187821A (en) | Insulated ac-dc converter and dc power supply unit for led using it | |
EP3700074B1 (en) | Dc-dc converter | |
Lin et al. | Soft-switching converter with two series half-bridge legs to reduce voltage stress of active switches | |
US20230223856A1 (en) | Power conversion apparatus having multiple llc converters and capable of achieving desired output voltage even in changes in load current | |
JP2022013771A (en) | Energy supply system | |
EP3748834B1 (en) | Power supply device | |
JP2009060747A (en) | Dc-dc converter | |
JP7329971B2 (en) | converter | |
Lin et al. | Analysis, design, and implementation of a parallel ZVS converter | |
US11463011B1 (en) | High voltage converter with switch modules parallel driving a single transformer primary | |
CN110365212A (en) | Have 2 converter of isolation FAI and synchronous rectification solution of clamp voltage rectifier | |
JP2013110786A (en) | Power supply device | |
JP2023110887A (en) | Ac insulating circuit and ac power supply circuit using the same | |
JP3674283B2 (en) | Insulated power converter | |
CN114172375B (en) | Direct current converter | |
WO2024157948A1 (en) | Ac insulation circuit and ac power supply circuit using same | |
TWI543513B (en) | Resonant converter | |
US20230006566A1 (en) | Dc-dc converter | |
JP4785561B2 (en) | Switching power supply | |
CN111525802B (en) | Conversion device | |
JPH02123967A (en) | Dc-dc converter | |
JP5500438B2 (en) | Load drive device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20230124 |