JP2023105428A - 基板保持装置、静電チャックおよび基板保持方法 - Google Patents

基板保持装置、静電チャックおよび基板保持方法 Download PDF

Info

Publication number
JP2023105428A
JP2023105428A JP2022006243A JP2022006243A JP2023105428A JP 2023105428 A JP2023105428 A JP 2023105428A JP 2022006243 A JP2022006243 A JP 2022006243A JP 2022006243 A JP2022006243 A JP 2022006243A JP 2023105428 A JP2023105428 A JP 2023105428A
Authority
JP
Japan
Prior art keywords
substrate
electrostatic chuck
region
electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022006243A
Other languages
English (en)
Inventor
慈 河合
Shigeru Kawai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Tokki Corp
Original Assignee
Canon Tokki Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Tokki Corp filed Critical Canon Tokki Corp
Priority to JP2022006243A priority Critical patent/JP2023105428A/ja
Priority to CN202211605993.6A priority patent/CN116469823A/zh
Priority to KR1020230002640A priority patent/KR20230112054A/ko
Publication of JP2023105428A publication Critical patent/JP2023105428A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50Substrate holders
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24Vacuum evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833Details of electrostatic chucks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】基板保持装置の静電チャックを基板に応じた構成とすることにより、基板を安定して保持する技術を提供する。【解決手段】静電気力により基板を吸着して保持する静電チャックを備える基板保持装置であって、静電チャックは、基板の第1領域を吸着する第1部分と、基板において第1領域よりも導電膜の比率が高い第2領域を吸着する第2部分と、を含み、第1部分の単位長さ当たりの電極の数は、第2部分の単位長さ当たりの電極の数よりも多く、第2部分における電極間スペースに対する電極の幅の比が、第1部分における電極間スペースに対する電極の幅の比よりも大きい基板保持装置を用いる。【選択図】図4

Description

本発明は、基板保持装置、静電チャックおよび基板保持方法に関する。
有機EL表示装置や液晶表示装置などのフラットパネル表示装置が用いられている。例えば有機EL表示装置に用いられる有機EL素子は、基板上に、2つの向かい合う金属電極層と、金属電極層の間に配置された発光層が形成された、多層構成を持つ。有機EL素子の製造装置において基板上にこれらの層を成膜する際は、基板に対してマスクを介した蒸着やスパッタリングなどの成膜処理を行い、成膜材料のパターンを形成する。基板は、このような成膜室内での処理時や、成膜室間の移動時などには、基板保持装置に保持される。基板保持装置は主に、基板の固定や、基板とマスクの位置ずれ防止などの目的で用いられる。
このような基板保持装置として、基板の端部を下から支持したり、上下から挟持したりする物理的な機構がある。しかし、基板が大型化するにつれて、端部だけを保持された基板の中央部分が自重により撓んで垂れ下がる垂下量が大きくなる。その結果、基板がマスクと接触して損傷したり、成膜の精度が低下したりするおそれがある。そこで特許文献1(特開2019-099912号公報)では、基板を介してマスクと反対側に、静電気力により基板を吸着する静電チャックを配置する構成が記載されている。
特開2019-099912号公報
しかし特許文献1では、静電チャックにおける電極の配置や間隔についての詳細な記載はない。そのため、基板の特性や、基板に形成された素子の状態によっては、十分な吸着力が得られない可能性がある。
本発明は上記課題に鑑みてなされたものであり、その目的は、基板保持装置の静電チャックを基板に応じた構成とすることにより、基板を安定して保持する技術を提供することにある。
本発明は、以下の構成を採用する。すなわち、
静電気力により基板を吸着して保持する静電チャックを備える基板保持装置であって、
前記静電チャックは、前記基板の第1領域を吸着する第1部分と、前記基板において前記第1領域よりも導電膜の比率が高い第2領域を吸着する第2部分と、を含み、
前記第1部分の単位長さ当たりの電極の数は、前記第2部分の単位長さ当たりの電極の数よりも多く、
前記第2部分における電極間スペースに対する電極の幅の比が、前記第1部分における電極間スペースに対する電極の幅の比よりも大きい
ことを特徴とする基板保持装置である。
本発明は、また、以下の構成を採用する。すなわち、
静電気力により基板を吸着して保持する静電チャックであって、
前記基板の第1領域を吸着する第1部分と、前記基板において前記第1領域よりも導電膜の比率が高い第2領域を吸着する第2部分と、を含み、
前記第1部分の単位長さ当たりの電極の数は、前記第2部分の単位長さ当たりの電極の数よりも多く、
前記第2部分における電極間スペースに対する電極の幅の比が、前記第1部分における電極間スペースに対する電極の幅の比よりも大きい
ことを特徴とする静電チャックである。
本発明は、また、以下の構成を採用する。すなわち、
静電チャックを用いた基板保持方法であって、
静電気力により基板を吸着する吸着工程を有し、
前記静電気力において、前記基板の第1領域に対するグラディエント力の成分が前記基板の前記第1領域よりも導電膜の比率が高い第2領域に対するグラディエント力の成分よりも大きく、かつ、前記第2領域に対するクーロン力の成分が前記第1領域に対するクーロン力の成分よりも大きい
ことを特徴とする基板保持方法である。
本発明によれば、基板保持装置の静電チャックを基板に応じた構成とすることにより、基板を安定して保持する技術を提供することができる。
成膜装置の構成を示す模式的な平面図 成膜室の内部構成を示す断面図 基板とマスクの領域を説明する平面図 静電チャックの構成と電極配置を示す平面図 静電チャックの構成と電極配置を示す断面図 静電チャックの電極のライン/スペース比を示す模式図 電子デバイスの構成を説明する図。
以下に、本発明の実施形態について詳細に説明する。ただし、以下の実施形態は本発明の好ましい構成を例示的に示すものにすぎず、本発明の範囲をそれらの構成に限定されない。また、以下の説明における、装置のハードウェア構成およびソフトウェア構成、処理フロー、製造条件、寸法、材質、形状などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
本発明は、基板等の成膜対象物の表面に蒸着やスパッタリングにより成膜材料の薄膜を形成する成膜装置において、成膜対象物である基板を保持する際に好適である。本発明は、静電チャック、基板保持装置、基板保持方法、成膜装置、成膜方法として捉えられる。本発明はまた、電子デバイスの製造装置やその制御方法、電子デバイスの製造方法としても捉えられる。本発明はまた、検査方法や制御方法をコンピュータに実行させるプログラムや、当該プログラムを格納した記憶媒体としても捉えられる。記憶媒体は、コンピュータにより読み取り可能な非一時的な記憶媒体であってもよい。本発明は、静電チャックによる基板の吸着工程を有する基板保持方法としても捉えられる。本発明は、吸着工程と、吸着工程で保持された基板に成膜する成膜工程と、を有する成膜方法としても捉えられる。
本発明は、基板の表面にマスクを介して所望のパターンの薄膜を形成する成膜装置に好ましく適用できる。基板の材料としては、ガラス、樹脂、金属、シリコンなど任意のもの
を利用できる。成膜材料としては、有機材料、無機材料(金属、金属酸化物)など任意のものを利用できる。なお、以下の説明における「基板」とは、基板材料の表面に既に1つ以上の成膜が行われたものを含む。本発明の技術は、典型的には、電子デバイスや光学部材の製造装置に適用される。特に、有機EL素子を備える有機ELディスプレイ、それを用いた有機EL表示装置などの有機電子デバイスに好適である。本発明はまた、薄膜太陽電池、有機CMOSイメージセンサにも利用できる。
<実施例>
[装置構成]
(成膜装置)
図1は、成膜装置1の構成を模式的に示す平面図である。ここでは、有機ELディスプレイの製造ラインについて説明する。有機ELディスプレイを製造する場合、製造ラインに所定のサイズの基板を搬入し、有機ELや金属層の成膜を行った後、基板のカットなどの後処理工程を実施する。
成膜装置1は、中央に配置される搬送室130と、搬送室130の周囲に配置される複数の成膜室110(110a~110d)およびマスクストック室120(120a、120b)を含む。成膜室110は、基板10に対する成膜処理が行われるチャンバである。マスクストック室120は使用前後のマスクを収納する。搬送室130内に設置された搬送ロボット140は、基板SやマスクMを搬送室130に搬入および搬出する。搬送ロボット140は、例えば、多関節アームに基板SやマスクMを保持するロボットハンドが取り付けられたロボットである。
パス室150は、基板搬送方向において上流側から流れてくる基板Sを搬送室130に搬送する。バッファ室160は、搬送室130での成膜処理が完了した基板Sを下流側の他の成膜クラスタに搬送する。搬送ロボット140は、パス室150から基板Sを受け取ると、複数の成膜室110のうちの一つに搬送する。搬送ロボット140はまた、成膜処理が完了した基板Sを成膜室110から受け取り、バッファ室160に搬送する。
図1に示す成膜装置1は、1つの成膜クラスタを構成しており、上流側や下流側に別の成膜クラスタを接続することができる。パス室150のさらに上流側や、バッファ室160のさらに下流側には、基板10の方向を変える旋回室170が設けられる。成膜室110、マスクストック室120、搬送室130、バッファ室160、旋回室170などの各チャンバは、製造過程で高真空状態に維持される。
成膜装置1の複数の成膜室110a~110dにおける成膜材料は、同じであってもよく、異なっていてもよい。例えば、成膜室110a~110dそれぞれに異なる成膜材料の成膜源を配置し、基板Sが成膜室110a~110dを順に移動しながら積層構造を形成されるようにしてもよい。また、成膜室110a~110dに同じ成膜材料の成膜源を配置することで、複数の基板Sに並行して成膜を行ってもよい。また、成膜室110aと110cに第1の成膜材料を、成膜室110bと110dに第2の成膜材料を配置しておき、成膜室110aまたは110cで第1の層を成膜したのち、成膜室110bまたは110で第2の層を成膜するように制御してもよい。
本実施例の静電チャックは、基板の特定の領域に導電体が付着している場合に、より効果的に基板を吸着できる。具体例を挙げると、基板のうち有機EL素子が形成される領域(典型的には基板の中央部)に、電極層となる金属材料の薄膜が既に形成されているときに、比較的強力なクーロン力による吸着が可能となる。したがって、本実施例の静電チャックは、電極層が成膜された後に搬送される成膜室に設置することが効果的である。例えば、成膜室110aで電極層が成膜された基板上に、成膜室110b~110dで有機層
が順次成膜される場合、成膜室110b~110dに本実施例の静電チャックを配置するとよい。ただし本実施例の静電チャックは、絶縁体であっても吸着可能なグラディエント力も利用しているため、素ガラスの状態など、電極層が未成膜の基板であっても吸着は可能である。
(成膜室)
図2は、成膜室110の内部構成を示す断面図である。成膜室110では、搬送ロボット140との間の基板Sの受け渡し、基板SとマスクMの相対的な位置関係を調整するアライメント、マスク上への基板Sの固定、成膜などの一連の成膜プロセスが行われる。以下の説明においては、鉛直方向をZ方向とするXYZ直交座標系を用いる。Z軸まわりの回転角をθで表す。
成膜室110は、真空チャンバ200を有する。真空チャンバ200の内部は、真空雰囲気、または、窒素ガスなどの不活性ガス雰囲気に維持されている。真空チャンバ200の内部には、静電チャックC、基板支持部210、マスク台221、蒸発源240(成膜源)が設けられる。
マスクMは、基板上に形成される薄膜パターンに対応する開口パターンを持つ。マスクMとして例えば、パターンが形成された金属箔の周囲をフレームで支持するメタルマスクを利用できる。マスクMは、マスク台221の上に設置されている。本実施例の構成では、マスク上に基板Sが位置決めされて載置されたのち、成膜が行われる。
基板支持部210は、成膜室内部に搬送されてきた基板Sを受け取るための、複数の受け爪状の支持具を有する。静電チャックCは、成膜室内部における基板保持手段であり、基板支持部210に支持された基板Sを静電気力により吸着保持する。静電チャックCは、基板Sの、マスクMと接触する面(被成膜面)とは反対側の面に当接する。
なお、静電チャックCの内部または上部に、成膜時の基板Sの温度上昇を抑えて有機材料の変質や劣化を防ぐための冷却部材を設けてもよい。また、基板支持部210は、支持具に対応する押圧具を有していてもよい。支持具と押圧具が基板Sの端部を挟持することで、静電チャックCに加えて基板支持部210でも基板Sを保持できるので、基板Sがより安定する。また、静電チャックCの上部には、マスクMを引きつけるためのマグネットを配置してもよい。
蒸発源240は、蒸着材料を収容するルツボ等の容器、ヒータ、シャッタ、駆動機構、蒸発レートモニタなどを含む成膜手段である。なお、成膜源は蒸発源には限られない。例えば、スパッタリングターゲットを用いるスパッタリング装置を用いてもよい。
真空チャンバ200の外側上部には、静電チャックアクチュエータ252、アライメントステージ280が設けられる。静電チャックアクチュエータ252は、シャフト等を介して静電チャックCをZ軸方向に駆動して昇降させる。これにより、基板Sの被成膜面に沿った平面に交差する方向において、基板SとマスクMの相対距離が変化する。静電チャックアクチュエータ252は、モータとボールねじ、モータとリニアガイドなどで構成される。静電チャックCが基板保持装置だと考えてもよいし、静電チャックCと電源290を合わせて基板保持装置だと考えてもよい。また、制御部270も基板保持装置に含まれると考えてもよい。また、静電チャックアクチュエータ252も基板保持装置に含まれると考えてもよい。
静電チャックCが成膜室内に搬入された基板Sを保持する際は、まず静電チャックアクチュエータ252が静電チャックCを下降させ、基板支持部210に支持されている基板
Sに、静電チャックCを当接または十分に接近させる。そして、制御部270が電源290を制御して、静電チャックCに埋設された電極に所定の吸着電圧を印加する。これにより静電チャックCにより基板Sが保持される。続いてアライメントの際には、静電チャックアクチュエータ252が静電チャックCをさらに下降させて、基板SをマスクMに接近させる。そして、アライメントステージ280がアライメントを行う。続いて成膜の際には、蒸発源240が成膜材料を放出する。成膜が完了すると、静電チャックアクチュエータ252は静電チャックCを上昇させて、成膜済みの基板Sを搬送ロボットに受け渡す。そして、静電チャックCへの印加電圧を所定の剥離電圧(例えば0V)とすることで、基板の保持を解除する。
アライメントステージ280は、基板SをXY方向に移動させ、またθ方向に回転させる、アライメント手段である。アライメントステージ280は、基板Sの被成膜面に沿った平面において、基板SとマスクMの相対位置を調整する、アライメントステージ280は、真空チャンバ200に接続されて固定されるチャンバ固定部281、XYθ移動を行うためのアクチュエータ部282、静電チャックCと接続される接続部283を備える。
アクチュエータ部282は、制御部270から送信される制御信号に従って、基板SをX方向およびY方向に移動させ、θ方向に回転させる。アクチュエータ部282としては、Xアクチュエータ、Yアクチュエータおよびθアクチュエータを積み重ねられたアクチュエータを用いてもよい。また、複数のアクチュエータが協働するUVW方式のアクチュエータを用いてもよい。なお、本実施例では基板Sの位置を調整する構成としたが、マスクMの位置を調整する構成や、基板10とマスク220両方の位置を調整する構成でもよく、基板SとマスクMを相対的に位置合わせできればよい。
真空チャンバ200の外側上部には、光学撮像を行って画像データを生成するカメラ261が設けられている。カメラ261は、真空チャンバ200に設けられた真空用の封止窓を通して撮像を行う。本実施例では基板Sの四隅に対応する複数のカメラ261が設けられている。それぞれのカメラ261は、撮像範囲に、基板Sの隅部に設けられた基板アライメントマークと、マスクMの隅部に設けられたマスクアライメントマークが含まれるように配置される。
アライメント時には、カメラ261は、基板SおよびマスクMを撮像して画像データを制御部270に出力する。制御部270は撮像画像データを解析し、パターンマッチング処理などの手法により、基板アライメントマークとマスクアライメントマークの位置情報を取得する。そして、基板アライメントマークとマスクアライメントマークの位置ずれ量に基づき、基板Sを移動させるXY方向、移動距離、回転角度θを算出する。そして、算出された移動量を、アライメントステージ280の各アクチュエータが備えるステッピングモータやサーボモータ等の駆動量に変換し、制御信号を生成する。なお、成膜室110に、低解像だが広視野のラフアライメント用のカメラと、狭視野だが高解像のファインアライメント用のカメラを配置して、二段階アライメントを行ってもよい。
制御部270は、不図示の制御線や無線通信を介して成膜装置1の各構成要素との間で通信を行い、各構成要素からデータを受信したり、各構成要素に信号を送って動作を制御したりする、情報処理装置である。制御部270は、例えば、プロセッサ、メモリ、ストレージ、I/Oなどを有するコンピュータにより構成可能である。この場合、制御部270の機能は、メモリ又はストレージに記憶されたプログラムをプロセッサが実行することにより実現される。コンピュータとしては、汎用のパーソナルコンピュータを用いてもよいし、組込型のコンピュータ又はPLC(programmable logic controller)を用いてもよい。あるいは、制御部270の機能の一部又は全部をASICやFPGAのような回路で構成してもよい。なお、成膜室ごとに制御部270が設
けられていてもよいし、1つの制御部270が複数の成膜室を制御してもよい。
電源290は、不図示の導電線を介して成膜装置1の各構成要素に電圧を供給することが可能な高圧電源装置である。電源290は、制御部270からの指令に従って印加電圧の極性や大きさを制御する。静電チャックCに対する印加電圧の極性や大きさを制御することで、基板Sに対する吸着力を制御することができる。
なお、本実施例の基板保持装置の適用対象は、上述のようなクラスタ型の成膜装置に限定されない。本実施例の基板保持装置は、複数のチャンバが真空一貫に連結され、基板キャリアに保持された基板がチャンバ間を移動しながら成膜されるようなインライン型の成膜装置にも、本発明は適用できる。
(静電チャック)
静電チャックCは、セラミック等で構成された板状の基材に、金属電極などの電気回路が埋設された構造を有する。一般に静電チャックには、基板を吸着する原理に応じて、グラディエント力タイプのものと、クーロン力タイプのものが存在する。また他にも、ジョンソン・ラーベック力タイプの静電チャックも存在する。
グラディエント力タイプの静電チャックは、電極間の電位差により発生した電位勾配(グラディエント)のある領域に向かって生じる吸引力を利用して、吸着対象物を吸着する。グラディエント力は、吸着対象物が絶縁体であっても発生するという特徴があるため、素ガラスや、導電体が未成膜のガラス基板であっても保持可能である。グラディエント力を発生させる際は、吸着対象物の電位を基準として、第1電極の電位が基準より高くなり、第2電極の電位が基準より低くなるように吸着電圧を印加する。このグラディエント力を大きくするためには、電位勾配をできるだけ急峻にするために、電極間のスペースを小さくすることと、電極を緻密に配置することが必要である。したがってグラディエント力タイプの静電チャックに用いる電極としては、突出した櫛歯が互いに噛み合うような構造を持つ、2つの櫛歯電極が好適である。
クーロン力タイプの静電チャックは、2つの電極にそれぞれ正電位と負電位の電圧を印加することで発生する静電引力により吸着対象物を吸着するものであり、吸着対象物が導電体である場合に効果的である。吸着対象物がグランドに接続されていないフローティング状態の場合は、正電極と負電極の両方を吸着対象物に対向させることで、吸着対象物内に分極を発生させ、吸着することができる。また吸着対象物が接地されている場合は、正電極と負電極の少なくともいずれかにより吸着することができる。クーロン力タイプの静電チャックにおいては、吸着対象物に対向する電極の面積が大きくなるほど、吸着力が強くなる。したがって吸着力を高めるためには、静電チャックの面積に占める電極面積の割合をできるだけ大きくする必要がある。
一般に、クーロン力タイプの静電チャックの方がグラディエント力タイプのものよりも吸着力が強い。したがって、吸着対象物が導電体である場合は、クーロン力タイプの静電チャックを用いることで基板をより安定的に保持できる。例えば、基板が素ガラスの状態や導電膜が未成膜の状態では、グラディエント力タイプの静電チャックが必要となるが、ガ金属材料による電極膜などの導電成膜がなされた基板であれば、クーロン力タイプの静電チャックを用いることで強い吸着力を享受することができる。
図面を参照して、本実施例の静電チャックCの構造と機能について説明する。図3(a)は吸着対象物である基板Sの平面図であり、図3(b)はマスクMの平面図である。図3(a)および(b)は、成膜室110内部において、Z方向下側から基板SとマスクMを見たときの平面図である。図3(a)に示す基板Sは、破線で示す素子形成範囲の外側
の第1領域12と、破線の内側の第2領域に分けられる。なお破線は便宜上のものであり、破線の内側と外側の間で基板Sの材質は同じである。第2領域14は、基板Sに形成される複数の膜のうち少なくとも1つの導電膜(例えば電極層を構成する金属膜)が形成される領域である。より典型的には、第2領域14が、有機EL素子が形成される成膜領域である。第1領域12は、第2領域14の外側の領域である。したがって、第2領域14には少なくとも1層の導電膜が存在するが、第1領域12は、導電膜が存在しない状態か、導電膜の比率が第2領域14よりも低い状態となる。
図3(b)に示すマスクMは、枠体222にメタルマスク箔226が張架された構造を持つ。枠体222には、構造の強化や領域分割のために、桟224を設けてもよい。基板SがマスクMに載置されたとき、メタルマスク箔226が設けられた領域が、基板Sの第2の領域14に対向する。基板SがマスクMに載置された状態で、蒸発源240からZ方向上側に成膜材料が飛翔することで、基板表面に膜が形成される。
なお、必ずしも基板Sに積層される全ての層における成膜領域の広さが一致する必要はない。そのため、第1領域12の一部にも導電膜が形成される可能性があるし、第2領域14に導電膜が形成されない部分がある可能性がある。その場合であっても、第2領域14における導電成膜の比率が、第1領域12における導電性膜の比率よりも高くなっていれば、本実施例の静電チャックCを用いた吸着に好適である。
図4は、静電チャックCの平面図であり、内部に埋設された電極を透過して示している。静電チャックCには、電極250a~250hが配置されている。各電極250a~250hには、破線矢印で示すように、電源290a~290dが接続されている。電源からの接続は、静電チャックCの外縁に配置された給電端子を介して行われる。すなわち、電源290aは、互いに噛み合う櫛歯電極である電極250aと250bへの電圧印加を制御する。また電源290bは、面積が比較的大きい電極250cと250dへの電圧印加を制御する。また電源290cは、互いに噛み合う櫛歯電極である電極250eと250fへの電圧印加を制御する。また電源290dは、面積が比較的大きい電極250gと250hへの電圧印加を制御する。
図4の静電チャックCの内部に点線で示された2つの矩形のうち、内側のものは静電チャックCの第2部分244を示す。また、内側の矩形と外側の矩形の間の部分は、静電チャックCの第1部分242を示す。静電チャックCが基板Sを保持している間、第1部分242は基板Sの第1領域12に対向し、第2部分244は基板Sの第2領域14に対向する。
なお、図4では、第1部分242と第2部分244をそれぞれ左右に分割し、分割された領域ごとに電極を配置した。しかし電極の配置は図示例に限定されず、分割の有無や分割数は適宜定めることができる。少なくとも、第1部分242に配置された互いに噛み合う櫛歯電極と、櫛歯電極のそれぞれに電圧を供給する電圧供給部と、第2部分244に配置された面積の広い2つの電極と、2つの電極それぞれに、櫛歯電極用の電圧供給部とは独立して電圧を供給する電圧供給部と、を有する構成であれば、本実施例の効果は得られる。
図5(a)は、静電チャックCを図4のA-A’線で切断した時の断面図である。図5(b)は、静電チャックCの各部分と、基板Sの各領域との対応関係を示すための概念的な断面図である。図示するように、静電チャックCの第1部分242では、第2部分244と比べて電極が密になっている。すなわち、静電チャックCの第1部分242の単位長さ当たりの電極の数は、第2部分244の単位長さ当たりの電極の数よりも多くなっている。その結果、第1部分242における電極の配置が緻密になり、電位勾配が急峻になる
ため、グラディエント力が大きくなる。その結果、グラディエント力を用いた吸着力が強くなる。したがって静電チャックCから基板Sに作用する吸着力において、第1部分242によるグラディエント力の成分は、第2部分244によるグラディエント力の成分よりも大きくなる。こうすることで、導電膜が形成されない(または導電膜の比率が低い)基板Sの第1領域12に対しても、グラディエント力による静電気力を作用させることが可能となる。
なお、電極が櫛歯電極である場合、単位長さ当たりの電極の数は、静電チャックCをどの断面で見るかによって変化する。図5(a)では、櫛歯の歯が伸びる方向を第1の方向とし、第1の方向と交差(典型的には直交)し、櫛歯の歯が並ぶ方向を第2の方向としたとき、第2の方向における断面を示している。ここで、第1部分242を複数の領域に分割した場合、櫛歯電極の歯が伸びる方向が領域ごとに変化することもあり得る。そのような場合でも、領域ごとに櫛歯の歯が並ぶ方向での断面を見ればよい。
図6(a)は、図5(a)の第1部分242の一部を拡大した図である。図6(a)において、電極250aおよび250bの幅(ライン:L)はそれぞれ1mmであり、電極250aと250bの間の空間の幅(スペース:S)は1.5mmである。したがって、第1部分242における、電極間スペースの幅に対する電極の幅の比(ライン/スペース比:L/S比)は1/1.5である。
一方、図6(b)は、図5(a)の第2部分244の一部を拡大した図である。図6(b)において、電極250cおよび250dの幅(L)はそれぞれ150mmであり、電極250cと250dの間の空間の幅(S)は2mmである。したがって、第2部分244におけるL/S比は150/2である。すなわち、静電チャックCは、第2部分244のL/S比が、第1部分242のL/S比よりも大きくなるように構成されている。こうすることで、静電チャックCの面積に占める電極面積の比率が、第2部分244において第1部分242よりも大きくなる。したがって静電チャックCから基板Sに作用する吸着力において、第2部分244によるクーロン力の成分は、第1部分242によるクーロン力の成分よりも大きくなる。こうすることで、導電膜が形成される(または導電膜の比率が高い)基板Sの第2領域14に対して、クーロン力を用いた吸着力を強く発揮できるようになる。その結果、垂れ下がりやすい基板中央部においても強い吸着力が発揮され、基板Sを良好に保持できるようになる。
以上述べたように、本実施例では、基板Sの領域が有機EL素子の形成される領域かどうかに応じて、静電チャックCの電極構成が異ならせることにより、基板を安定して保持することが可能としている。
上記の説明および対応する図面では、1つの静電チャックCが1枚の基板Sを保持するような構成となっていた。また、基板Sの中央部では導電成膜の比率が高く、基板Sの周辺部には導電成膜の比率が低い構成となっていた。しかし本発明はこれに限定されない。例えば、1つの静電チャックCが複数の基板Sを保持する構成であってもよいし、基板Sの導電性膜が形成される領域は中央部に限られなくともよい。それらの場合も、導電成膜の比率が高い領域はクーロン力が強く発揮される電極配置とし、導電成膜の比率が低い領域は電極が緻密に配置される構成とするとよい。すなわち、静電チャックCの電極を、基板上に予定される成膜バターンに応じて構成することで、基板Sをより安定して保持することが可能となる。
<電子デバイスの製造方法>
次に、本実施例に係る成膜装置を用いた電子デバイスの製造方法の一例を説明する。以下、電子デバイスの例として有機EL表示装置の構成を示し、有機EL表示装置の製造方
法を例示する。
まず、製造する有機EL表示装置について説明する。図7(a)は有機EL表示装置700の全体図、図7(b)は1画素の断面構造を表している。
図7(a)に示すように、有機EL表示装置700の表示領域701には、発光素子を複数備える画素702がマトリクス状に複数配置されている。詳細は後で説明するが、発光素子のそれぞれは、一対の電極に挟まれた有機層を備えた構造を有している。なお、ここでいう画素とは、表示領域701において所望の色の表示を可能とする最小単位を指している。本実施例に係る有機EL表示装置の場合、互いに異なる発光を示す第1発光素子702R、第2発光素子702G、第3発光素子702Bの組み合わせにより画素702が構成されている。画素702は、赤色発光素子と緑色発光素子と青色発光素子の組み合わせで構成されることが多いが、黄色発光素子とシアン発光素子と白色発光素子の組み合わせでもよく、少なくとも1色以上であれば特に制限されるものではない。
図7(b)は、図7(a)のB-B線における部分断面模式図である。画素702は、複数の発光素子からなり、各発光素子は、基板703上に、第1電極(陽極)704と、正孔輸送層705と、発光層706R、706G、706Bのいずれかと、電子輸送層707と、第2電極(陰極)708と、を有している。これらのうち、正孔輸送層705、発光層706R、706G、706B、電子輸送層707が有機層に当たる。また、本実施例では、発光層706Rは赤色を発する有機EL層、発光層706Gは緑色を発する有機EL層、発光層706Bは青色を発する有機EL層である。発光層706R、706G、706Bは、それぞれ赤色、緑色、青色を発する発光素子(有機EL素子と記述する場合もある)に対応するパターンに形成されている。
また、第1電極704は、発光素子毎に分離して形成されている。正孔輸送層705と電子輸送層707と第2電極708は、複数の発光素子702R、702G、702Bで共通に形成されていてもよいし、発光素子毎に形成されていてもよい。なお、第1電極704と第2電極708とが異物によってショートするのを防ぐために、第1電極704間に絶縁層709が設けられている。さらに、有機EL層は水分や酸素によって劣化するため、水分や酸素から有機EL素子を保護するための保護層710が設けられている。
図7(b)では正孔輸送層705や電子輸送層707は一つの層で示されているが、有機EL表示素子の構造によっては、正孔ブロック層や電子ブロック層を備える複数の層で形成されてもよい。また、第1電極704と正孔輸送層705との間には第1電極704から正孔輸送層705への正孔の注入が円滑に行われるようにすることのできるエネルギーバンド構造を有する正孔注入層を形成することもできる。同様に、第2電極708と電子輸送層707の間にも電子注入層が形成することもできる。
次に、有機EL表示装置の製造方法の例について具体的に説明する。
まず、有機EL表示装置を駆動するための回路(不図示)及び第1電極704が形成された基板(マザーガラス)703を準備する。
第1電極704が形成された基板703の上にアクリル樹脂をスピンコートで形成し、アクリル樹脂をリソグラフィ法により、第1電極704が形成された部分に開口が形成されるようにパターニングし絶縁層709を形成する。この開口部が、発光素子が実際に発光する発光領域に相当する。
絶縁層709がパターニングされた基板703を粘着部材が配置された基板キャリアに
載置する。粘着部材によって、基板703は保持される。第1の有機材料成膜装置に搬入し、反転後、正孔輸送層705を、表示領域の第1電極704の上に共通する層として成膜する。正孔輸送層705は真空蒸着により成膜される。実際には正孔輸送層705は表示領域701よりも大きなサイズに形成されるため、高精細なマスクは不要である。
次に、正孔輸送層705までが形成された基板703を第2の有機材料成膜装置に搬入する。基板とマスクとのアライメントを行い、基板をマスクの上に載置し、基板703の赤色を発する素子を配置する部分に、赤色を発する発光層706Rを成膜する。
発光層706Rの成膜と同様に、第3の有機材料成膜装置により緑色を発する発光層706Gを成膜し、さらに第4の有機材料成膜装置により青色を発する発光層706Bを成膜する。発光層706R、706G、706Bの成膜が完了した後、第5の成膜装置により表示領域701の全体に電子輸送層707を成膜する。電子輸送層707は、3色の発光層706R、706G、706Bに共通の層として形成される。
電子輸送層707まで形成された基板を金属性蒸着材料成膜装置で移動させて第2電極708を成膜する。
その後プラズマCVD装置に移動して保護層710を成膜して、基板703への成膜工程を完了する。反転後、粘着部材を基板703から剥離することで、基板キャリアから基板703を分離する。その後、裁断を経て有機EL表示装置700が完成する。
絶縁層709がパターニングされた基板703を成膜装置に搬入してから保護層710の成膜が完了するまでは、水分や酸素を含む雰囲気にさらしてしまうと、有機EL材料からなる発光層が水分や酸素によって劣化してしまうおそれがある。従って、本実施例において、成膜装置間の基板の搬入搬出は、真空雰囲気又は不活性ガス雰囲気の下で行われる。
S:基板、C:静電チャック、242:第1部分、244:第2部分、290:電源

Claims (13)

  1. 静電気力により基板を吸着して保持する静電チャックを備える基板保持装置であって、
    前記静電チャックは、前記基板の第1領域を吸着する第1部分と、前記基板において前記第1領域よりも導電膜の比率が高い第2領域を吸着する第2部分と、を含み、
    前記第1部分の単位長さ当たりの電極の数は、前記第2部分の単位長さ当たりの電極の数よりも多く、
    前記第2部分における電極間スペースに対する電極の幅の比が、前記第1部分における電極間スペースに対する電極の幅の比よりも大きい
    ことを特徴とする基板保持装置。
  2. 前記静電チャックの前記第1部分によるグラディエント力の成分が、前記第2部分によるグラディエント力の成分よりも大きい
    ことを特徴とする請求項1に記載の基板保持装置。
  3. 前記静電チャックの前記第2部分によるクーロン力の成分が、前記第1部分によるクーロン力の成分よりも大きい
    ことを特徴とする請求項1または2に記載の基板保持装置。
  4. 前記静電チャックの前記第2部分の面積に対する電極面積の比率が、前記第1部分の面積に対する電極面積の比率よりも大きい
    ことを特徴とする請求項3に記載の基板保持装置。
  5. 前記基板の前記第1領域は、少なくとも1層の導電膜が成膜される領域である
    ことを特徴とする請求項1から4のいずれか1項に記載の基板保持装置。
  6. 前記第1部分の電極と、前記第2部分の電極に対して、独立して電圧を供給する電圧供給部をさらに備える
    ことを特徴とする請求項1から5のいずれか1項に記載の基板保持装置。
  7. 前記第1部分の電極は、第1の方向に沿って伸びる複数の部分を有し、前記複数の部分は、前記第1の方向と交差する第2の方向に並んでいる
    ことを特徴とする請求項1から6のいずれか1項に記載の基板保持装置。
  8. 請求項1から7のいずれか1項に記載の基板保持装置と、
    前記基板と位置合わせされるマスクと、
    前記マスクを介して前記基板に成膜を行う成膜源と、
    を備えることを特徴とする成膜装置。
  9. 前記成膜源は、少なくとも1層の金属材料からなる電極層を、前記基板に成膜する
    ことを特徴とする請求項8に記載の成膜装置。
  10. 前記マスクを介した成膜が行われる前記基板上の領域は、前記第2領域である
    ことを特徴とする請求項8または9に記載の成膜装置。
  11. 静電気力により基板を吸着して保持する静電チャックであって、
    前記基板の第1領域を吸着する第1部分と、前記基板において前記第1領域よりも導電膜の比率が高い第2領域を吸着する第2部分と、を含み、
    前記第1部分の単位長さ当たりの電極の数は、前記第2部分の単位長さ当たりの電極の数よりも多く、
    前記第2部分における電極間スペースに対する電極の幅の比が、前記第1部分における電極間スペースに対する電極の幅の比よりも大きい
    ことを特徴とする静電チャック。
  12. 静電チャックを用いた基板保持方法であって、
    静電気力により基板を吸着する吸着工程を有し、
    前記静電気力において、前記基板の第1領域に対するグラディエント力の成分が前記基板の前記第1領域よりも導電膜の比率が高い第2領域に対するグラディエント力の成分よりも大きく、かつ、前記第2領域に対するクーロン力の成分が前記第1領域に対するクーロン力の成分よりも大きい
    ことを特徴とする基板保持方法。
  13. 請求項12に記載の基板保持方法によって前記静電チャックに前記基板を保持させる工程と、
    前記静電チャックに保持された基板に成膜を行う工程と、
    を有することを特徴とする成膜方法。
JP2022006243A 2022-01-19 2022-01-19 基板保持装置、静電チャックおよび基板保持方法 Pending JP2023105428A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022006243A JP2023105428A (ja) 2022-01-19 2022-01-19 基板保持装置、静電チャックおよび基板保持方法
CN202211605993.6A CN116469823A (zh) 2022-01-19 2022-12-14 基板保持装置、静电吸盘以及基板保持方法
KR1020230002640A KR20230112054A (ko) 2022-01-19 2023-01-09 기판 보유지지 장치, 정전척 및 기판 보유지지 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022006243A JP2023105428A (ja) 2022-01-19 2022-01-19 基板保持装置、静電チャックおよび基板保持方法

Publications (1)

Publication Number Publication Date
JP2023105428A true JP2023105428A (ja) 2023-07-31

Family

ID=87172326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022006243A Pending JP2023105428A (ja) 2022-01-19 2022-01-19 基板保持装置、静電チャックおよび基板保持方法

Country Status (3)

Country Link
JP (1) JP2023105428A (ja)
KR (1) KR20230112054A (ja)
CN (1) CN116469823A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102452791B1 (ko) 2018-02-20 2022-10-11 주식회사 아모그린텍 통기성 캡

Also Published As

Publication number Publication date
CN116469823A (zh) 2023-07-21
KR20230112054A (ko) 2023-07-26

Similar Documents

Publication Publication Date Title
CN109837505B (zh) 成膜装置、成膜方法以及有机el显示装置的制造方法
JP7278541B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN111128828B (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法
KR102505832B1 (ko) 흡착장치, 위치 조정 방법, 및 성막 방법
JP7288756B2 (ja) 静電チャックシステム、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
CN112779503B (zh) 成膜装置及成膜装置的控制方法
JP7069280B2 (ja) 成膜装置、成膜方法及び電子デバイスの製造方法
JP7007688B2 (ja) 吸着装置、成膜装置、吸着方法、成膜方法及び電子デバイスの製造方法
JP2023105428A (ja) 基板保持装置、静電チャックおよび基板保持方法
KR102430370B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN109972085B (zh) 静电吸盘、成膜装置、基板的吸附方法、成膜方法以及电子设备的制造方法
KR102421610B1 (ko) 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조방법
KR102419064B1 (ko) 정전척 시스템, 성막장치, 흡착방법, 성막방법 및 전자 디바이스의 제조방법
CN113005398B (zh) 成膜装置、成膜方法及电子器件的制造方法
CN111128835A (zh) 吸附及对准方法、吸附系统、成膜方法及装置、电子器件的制造方法
CN112779504B (zh) 成膜装置及成膜方法
KR20200034455A (ko) 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
WO2024075377A1 (ja) 成膜装置、検知装置および成膜装置の制御方法
KR102501609B1 (ko) 성막 장치, 이를 사용한 성막 방법, 및 전자 디바이스의 제조방법
CN113088870B (zh) 成膜装置、成膜方法及电子器件的制造方法
KR102085446B1 (ko) 정전척 시스템, 성막 장치, 피흡착체 분리방법, 성막 방법 및 전자 디바이스의 제조방법
JP2024054824A (ja) 成膜装置、検知装置および成膜装置の制御方法
JP2020053662A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020053684A (ja) 静電チャックシステム、成膜装置、被吸着体分離方法、成膜方法及び電子デバイスの製造方法
JP2020050951A (ja) 静電チャックシステム、成膜装置、吸着及び分離方法、成膜方法及び電子デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240528