JP2023074341A - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP2023074341A JP2023074341A JP2021187248A JP2021187248A JP2023074341A JP 2023074341 A JP2023074341 A JP 2023074341A JP 2021187248 A JP2021187248 A JP 2021187248A JP 2021187248 A JP2021187248 A JP 2021187248A JP 2023074341 A JP2023074341 A JP 2023074341A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- developing
- potential difference
- state
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、画像形成装置に関し、例えば、電子写真方式を利用した画像形成装置に関する。 The present invention relates to an image forming apparatus, and for example, to an image forming apparatus using an electrophotographic method.
従来、1つの高電圧回路から複数の電圧を生成し、コストダウンを実現している構成が提案されている。例えば特許文献1では、トランスで帯電電圧を生成し、帯電電圧を抵抗及びスイッチング素子で分圧することで現像電圧を生成している。ここで、帯電電圧は帯電ローラに印加され、現像電圧は現像ローラに印加される。また例えば特許文献2では、トランスでブレード電圧を生成し、ブレード電圧をツェナーダイオード及び抵抗で分圧することで現像電圧を生成している。ここで、ブレード電圧は現像ブレードに印加される。なお、現像ブレードは、現像ローラに接触摺動することで現像ローラ表面のトナーを均一にするためのブレードである。
Conventionally, a configuration has been proposed in which a plurality of voltages are generated from one high-voltage circuit to achieve cost reduction. For example, in
また、現像処理に寄与する(以下、現像系の、という)構成部材が感光体から離間しているときに、現像ローラの回転が停止した状態で、現像ローラと現像ブレードとの間に長時間電位差が生じ続けると、次のような課題が生じる。すなわち、現像ローラ表面上の現像ブレードとの接触部が他と異なる状態となり、スジ等の画像不良が発生してしまうことが知られている。このため、現像系の構成部材が感光体から離間しているときには、現像系の構成部材に電圧を供給しないようにすることが考えられる。 Further, when the components that contribute to the development process (hereinafter referred to as "development system") are separated from the photoreceptor, the rotation of the development roller is stopped, and there is a long period of time between the development roller and the development blade. If the potential difference continues to occur, the following problems arise. That is, it is known that the contact portion of the developing roller surface with the developing blade is in a different state from the others, resulting in image defects such as streaks. Therefore, it is conceivable not to supply a voltage to the components of the development system when the components of the development system are separated from the photoreceptor.
しかしながら、1つの高電圧回路から分圧制御によって複数の電圧を生成する構成では、次のような課題が生じる。1つの高電圧回路から電圧を出力し、その電圧よりも下段に接続されている電圧を出力しないように制御すると、高電圧を生成するトランスにかかる負荷が、通常の電子写真プロセスの実行に対して過剰になる。すなわち、トランスに求められる能力が過剰になり、トランスのコストが高くなることやサイズアップにつながる。このため、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することが求められている。 However, the configuration in which a plurality of voltages are generated by voltage division control from one high voltage circuit has the following problems. When a voltage is output from one high voltage circuit and controlled so that a voltage connected to a stage lower than that voltage is not output, the load applied to the transformer that generates the high voltage is reduced for normal electrophotographic process execution. excessive. That is, the ability required for the transformer becomes excessive, leading to an increase in the cost and size of the transformer. For this reason, it is desired to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.
本発明は、このような状況のもとでなされたもので、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to suppress image defects caused by contact between members involved in development processing with an inexpensive circuit configuration.
上述した課題を解決するために、本発明は、以下の構成を備える。
(1)感光体と、前記感光体に当接した当接状態又は前記感光体から離間した離間状態となることが可能であり、前記当接状態で前記感光体上に形成された静電潜像をトナーにより現像しトナー像を形成する現像部材と、前記当接状態及び前記離間状態で前記現像部材に当接している第1当接部材と、トランスを有し、第1電圧を生成する第1電源と、前記第1電圧から前記現像部材に印加する第2電圧を生成する第2電源と、前記第2電源により生成された前記第2電圧から第3電圧を生成し、前記第3電圧を前記第1当接部材に印加する第3電源と、前記第2電圧と前記第3電圧との電位差を第1電位差、前記第1電位差よりも大きい前記電位差を第2電位差、とした場合において、前記離間状態では前記第1電位差が形成されるように制御し、前記当接状態では前記第2電位差が形成されるように制御する制御手段と、を備え、前記制御手段は、前記当接状態における前記第2電圧の絶対値よりも前記離間状態における前記第2電圧の絶対値を大きくするように制御することを特徴とする画像形成装置。
In order to solve the above problems, the present invention has the following configurations.
(1) The photoreceptor can be in a contact state in which the photoreceptor is in contact with the photoreceptor or in a separated state in which the photoreceptor is separated from the photoreceptor. a developing member that develops an image with toner to form a toner image; a first contact member that is in contact with the developing member in the contact state and the separated state; and a transformer, and generates a first voltage. a first power source, a second power source that generates a second voltage to be applied to the developing member from the first voltage, a third voltage that is generated from the second voltage generated by the second power source, and a third voltage that is generated from the second voltage. A third power source that applies a voltage to the first contact member, a potential difference between the second voltage and the third voltage is defined as a first potential difference, and a potential difference greater than the first potential difference is defined as a second potential difference. and control means for controlling so that the first potential difference is formed in the separated state, and controlling so that the second potential difference is formed in the contact state; An image forming apparatus, wherein control is performed such that the absolute value of the second voltage in the separated state is larger than the absolute value of the second voltage in the contact state.
本発明によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 According to the present invention, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。以降、トランスを有し交流電圧に接続された1つの高電圧回路から出力された電圧を、大元の電圧という。大元の電圧よりも下段に接続されていることを、従属している、という。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. Hereinafter, the voltage output from one high-voltage circuit that has a transformer and is connected to an AC voltage is referred to as the original voltage. Being connected to a lower stage than the original voltage is said to be subordinate.
(画像形成装置の構成)
図1に、画像形成装置101の概略断面構成図を示す。給紙部102は、給紙トレイ121と給紙ローラ122を有しており、給紙トレイ121の中には、印刷対象の用紙Pが格納されている。作像部103は、感光体である感光ドラム131、帯電部材である帯電ローラ132a、現像部材である現像ローラ133a、第2当接部材(供給ローラ)であるトナー供給ローラ134a、第1当接部材(ブレード)である現像ブレード135aを有している。また作像部103は、トナー容器136、レーザスキャナ137等を有している。第1電源である帯電回路132bは、生成した高電圧を帯電ローラ132aに印加する。第2電源である現像回路133bは、生成した高電圧を現像ローラ133aに印加する。第4電源であるトナー供給R回路134bは、生成した高電圧をトナー供給ローラ134aに印加する。第3電源であるブレード回路135bは、生成した高電圧を現像ブレード135aに印加する。なお、現像ローラ133a、トナー供給ローラ134a、現像ブレード135aを現像構成部材ともいう。
(Configuration of image forming apparatus)
FIG. 1 shows a schematic cross-sectional view of the
転写部104は、転写部材である転写ローラ141aを有している。転写正回路141b及び転写正回路141bと直列に接続された転写負回路141cは、生成した高電圧を転写ローラ141aに印加する。ここで、転写負回路141cは、転写正回路141bと並列に接続して、転写ローラ141aへの接続をスイッチ等の切替手段によって切り替えてもよいし、転写負回路141c自体を無くしてもよい。また、転写ローラ141aは、感光ドラム131と対抗接触している。定着部105は、定着ローラ151と加圧ローラ152を有している。また、排出部106は、排出ローラ161a、161b、排出トレイ162を含む。
The
制御手段である制御部200は、CPU200a、ROM200b、RAM200cを有している。CPU200aは、ROM200bに記憶された各種プログラムに従い、RAM200cを作業領域として用いながら、作像部103による画像形成動作、定着部105による定着動作、用紙Pの搬送動作等を制御している。制御部200は、後述する現像ローラ133aの当接動作又は離間動作、後述する各電圧を印加する各電源である各回路の制御も行っている。なお、制御部200とは別に、作像部103や定着部105、各電源を制御する制御部を設け、別途設けた制御部を制御部200が制御する構成としてもよい。
A
(画像形成装置の動作)
作像部103が感光ドラム131表面へトナー像を作成する動作について説明する。帯電回路132bから負の高電圧を印加された帯電ローラ132aは、感光ドラム131の表面を帯電させる。実施例1での帯電プロセスは、例えばローラ帯電方式を採用している。帯電ローラ132aと感光ドラム131とは、わずかな空隙(GAP)をもって対峙しており、帯電ローラ132aは空隙での放電を利用して感光ドラム131表面を帯電させる。レーザスキャナ137は、画像データに従ってレーザ光を感光ドラム131に照射し、感光ドラム131の表面に潜像を形成させる。トナー容器136に収容(格納)されているトナーは、攪拌により例えば負極性に帯電される。
(Operation of image forming apparatus)
An operation of forming a toner image on the surface of the
トナー供給ローラ134aは、トナー容器136に収容されたトナーを現像ローラ133aに供給する。トナーは、トナー供給R回路134bから負の高電圧を印加されたトナー供給ローラ134aによって、現像ローラ133aの表面に移動し、表面に付着する。現像ブレード135aは、トナー供給ローラ134aにより現像ローラ133aに供給されたトナーを均す。現像ローラ133aの表面に付着したトナーは、場所により高さが不均一であるため、ブレード回路135bにより負の高電圧が印加された現像ブレード135aによって均一に均される。表面にトナーが付着した現像ローラ133aは、現像回路133bから印加された負の高電圧を利用して、感光ドラム131の表面にトナーを移動させ、静電潜像が現像される。ここで、トナー供給R回路134bの出力電圧を、現像回路133bの出力電圧よりも絶対値が大きくなるように設定することで、負に帯電したトナーを現像ローラ133aに移動しやすくしている。また、ブレード回路135bの出力電圧を、現像回路133bの出力電圧よりも絶対値が大きくなるように設定することで、負に帯電したトナーを現像ブレード135aに固着しにくくしている。例えば、現像回路133bの出力電圧は-300V、トナー供給R回路134b及びブレード回路135bの出力電圧は-500Vに設定される。
The
続いて、用紙Pへの画像形成の動作について説明する。画像形成装置101が印刷ジョブを受信すると、各ローラとレーザスキャナ137が動作を開始する。給紙トレイ121に格納された用紙Pは、給紙ローラ122によって給紙され、搬送路111を搬送され、やがて感光ドラム131と転写ローラ141aとが対向した位置に到達する。用紙Pは、感光ドラム131と転写正回路141bから正の高電圧を印加された転写ローラ141aとによって挟持(以下、ニップという)され、その際に、感光ドラム131の表面に形成されたトナー像が用紙Pに転写される。搬送を続ける用紙Pは、次に定着部105に到達し、定着ローラ151と加圧ローラ152とによって加圧ニップされ、用紙Pに未定着だったトナー像が定着される。その後、用紙Pは排出ローラ161a、161bを経由して、排出トレイ162に排出される。以上説明した、用紙Pに画像が形成される過程を、以下、画像形成プロセスともいう。また、画像形成プロセス以外のプロセスで、画像形成プロセス時を避けて行われる過程を、以下、特殊プロセスという。
Next, the operation of forming an image on paper P will be described. When the
(現像離間機構)
次に、現像ローラ133aを感光ドラム131から離間する構成について説明する。現像ローラ133aは感光ドラム131、トナー供給ローラ134a及び現像ブレード135aと摺動しながら回転するため、使用が進むと表面が摩耗し劣化する。画像形成装置101の製品寿命を考慮すれば、摺動する時間は必要最小限にすべきである。実施例1の画像形成装置101は、現像ローラ133aを感光ドラム131から離間することができる当接離間手段である現像離間機構(図2参照)を備える。現像ローラ133aは、感光ドラム131に当接した当接状態又は感光ドラム131から離間した離間状態となることが可能であり、当接状態で感光ドラム131上(感光体上)に形成された静電潜像をトナーにより現像しトナー像を形成する。
(Development separation mechanism)
Next, a configuration for separating the developing
現像離間機構は、現像ローラ133a、トナー供給ローラ134a、現像ブレード135a、トナー容器136を含む部分を可動させることで、現像ローラ133aを感光ドラム131から離間した離間状態と、当接した当接状態とに切り替える。すなわち、現像ブレード135aは、当接状態及び離間状態で現像ローラ133aに当接しており、トナー供給ローラ134aも当接状態及び離間状態で現像ローラ133aに当接している。なお、図1には、代表して現像ローラ133aが離間した状態を破線133a’で示す。
The developing separation mechanism moves a portion including the developing
画像形成装置101は、現像ローラ133aを当接状態又は離間状態に切り替える当接離間手段である現像離間機構を有する。実施例1では、当接離間機構は、クラッチ駆動回路250、現像離間クラッチ252、現像離間ギヤ254、駆動モータ256を含む(図2参照)。制御部200は、当接離間機構を制御する。現像離間クラッチ252は、クラッチ駆動回路250を介して駆動される。現像離間クラッチ252は、駆動モータ256から現像離間ギヤ254へ駆動が伝達される状態(以下、伝達状態という)と、駆動モータ256から現像離間ギヤ254への駆動が遮断された状態(以下、遮断状態という)とを切り替えることができる。制御部200は、駆動回路(不図示)やエンコーダ等の回転検知手段(不図示)等により駆動モータ256を制御する。制御部200は、クラッチ駆動回路250を介して現像離間クラッチ252を制御する。伝達状態になると、現像ローラ133aは感光ドラム131から離間し、遮断状態になると現像ローラ133aは感光ドラム131に当接する。制御部200は、所定のタイミングで現像ローラ133aを当接状態又は離間状態を切り替えることができる。現像離間クラッチ252としては、電磁クラッチを用いることができる。また、欠け歯ギヤとソレノイドを現像離間クラッチ252として用いることで、伝達状態(当接状態)と遮断状態を切り替えてもよい。なお、上述したように、実施例1では、現像ローラ133aが感光ドラム131に当接する又は感光ドラム131から離間すると、トナー供給ローラ134a、現像ブレード135a及びトナー容器136も現像ローラ133aに連動して移動する。
The
現像離間機構はさらに、離間中において、現像ローラ133aの回転駆動ギア(不図示)を外す(解除する)機能も有し、現像ローラ133a、トナー供給ローラ134aは離間状態で回転を停止する。画像形成装置101は、画像形成動作を行っていないとき(以下、非画像形成時という)に、現像離間機構を離間状態に制御する。これにより、現像ローラ133aと感光ドラム131、トナー供給ローラ134a及び現像ブレード135aとの摺動をなくすことで、耐久性を向上している。
The development separating mechanism also has a function of removing (releasing) the rotation driving gear (not shown) of the developing
(高電圧生成回路の構成及び動作)
作像部103における、帯電回路132b、現像回路133b、トナー供給R回路134b、ブレード回路135bの構成及び動作について、図2を用いて説明する。
(Configuration and operation of high voltage generation circuit)
The configuration and operation of the charging
(帯電回路)
トランスT11は1次巻線T11-1と2次巻線T11-2を有し、1次巻線T11-1の一方の端子に電源電圧V1が、他方の端子には電界効果トランジスタ(以下、FETという)11が接続される。1次巻線T11-1、2次巻線T11-2の黒丸はコイルの巻始め(言い換えれば極性)を示す。FET11のゲート端子には、抵抗R12がソース端子との間に接続され、抵抗R17が制御部200のCLK端子との間に接続される。1次巻線T11-1の一方の端子と他方の端子との間(以下、両端子間という)には、さらに、コンデンサC11と抵抗R11とが並列に接続された並列回路と、ダイオードD11とが直列に接続されている。ダイオードD11は、カソード端子がコンデンサC11と抵抗R11との並列回路に接続され、アノード端子が1次巻線T11-1の他方の端子及びFET11のドレイン端子に接続されている。
(charging circuit)
The transformer T11 has a primary winding T11-1 and a secondary winding T11-2. One terminal of the primary winding T11-1 is connected to the power supply voltage V1, and the other terminal is connected to a field effect transistor (hereinafter referred to as a field effect transistor). FET) 11 is connected. The black circles of the primary winding T11-1 and secondary winding T11-2 indicate the winding start (in other words, polarity) of the coil. A resistor R 12 is connected between the gate terminal of FET 11 and the source terminal, and a resistor R 17 is connected between the CLK terminal of the
一方、2次巻線T11-2の両端子間には、ダイオードD12とコンデンサC12とが接続される。ダイオードD12は、カソード端子がトランスT11の2次巻線T11-2の一方の端子に接続され、アノード端子がコンデンサC12の一方の端子に接続されている。そして、コンデンサC12は、他方の端子が検知手段である帯電電流検知回路PRI_ISNSに接続されている。なお、実施例1の電源電圧V1は例えば24Vである。 On the other hand, a diode D12 and a capacitor C12 are connected between both terminals of the secondary winding T11-2. The diode D12 has a cathode terminal connected to one terminal of the secondary winding T11-2 of the transformer T11, and an anode terminal connected to one terminal of the capacitor C12. The other terminal of the capacitor C12 is connected to a charging current detection circuit PRI_ISNS, which is a detection means. Note that the power supply voltage V1 in the first embodiment is, for example, 24V.
制御部200は、CLK端子からハイレベル又はローレベルの信号を出力する。CLK端子からハイレベル状態の信号が出力されると、FET11はオンし、FET11のドレイン電圧はほぼグランド(以下、GNDという)と同電位に低下する。これにより、トランスT11の1次巻線T11-1の両端に電圧が印加され、励磁電流が流れる。この状態で、CLK端子から出力される電圧がローレベル状態に変化すると、FET11はオフし、1次巻線T11-1の両端にフライバック電圧が発生する。これとともに、2次巻線T11-2にも、1次巻線T11-1と2次巻線T11-2との巻数比に応じたフライバック電圧が発生する。発生したフライバック電圧はダイオードD12とコンデンサC12とで整流平滑され、負極性の第1電圧である帯電電圧Vpriが生成される。なお、コンデンサC11、抵抗R11、ダイオードD11は、1次巻線T11-1の漏れインダクタンスによるサージ電圧を吸収するスナバ回路の役割を果たしている。
The
制御部200のCLK端子から出力される電圧は、ハイレベル状態とローレベル状態とが交互に発生する矩形波となる。実施例1では、例えば周波数50kHz、デューティー10%の固定の矩形波が出力される。ここで、デューティー10%とは、信号の1周期(ハイレベルの時間とローレベルの時間との和)のうちハイレベルの時間の割合であるが、ローレベルの時間の割合であってもよい。なお、矩形波の周波数やデューティーは各々の回路で最適な値に設計されるべきであり、実施例1での値に限定されない。さらに矩形波の周波数やデューティーは固定値でなくてもよく、制御対象の電圧や負荷によって可変にしてもよい。FET11がオンオフすることによって、2次巻線T11-2に発生するフライバック電圧がダイオードD12とコンデンサC12とで整流平滑され、帯電電圧Vpriが生成される。
The voltage output from the CLK terminal of the
帯電回路132bは、帯電電圧Vpriを安定かつ所定の電圧に制御するために、帯電電圧Vpriをフィードバック制御している。帯電電圧Vpriは、抵抗R14と抵抗R13を介して、電源電圧V2に接続される。抵抗R14と抵抗R13との接続点は、コンパレータIC11の正入力端子(非反転入力端子、+端子)に接続される。コンパレータIC11の負入力端子(反転入力端子、-端子)は、抵抗R16、抵抗R15を介して電源電圧V2に接続され、さらに、コンデンサC16を介してGNDに接続される。抵抗R15と抵抗R16の接続点は、制御部200のPRI_CONT端子に接続される。また、コンパレータIC11の出力端子は、FET11のゲート端子に接続される。PRI_CONT端子からは、ハイインピーダンス(以降、Hi-Zと記載する)状態とローレベル状態とを交互に繰り返す第1パルス信号(以下、単にパルス信号という)が出力される。
The charging
PRI_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R15と抵抗R16を介してコンデンサC16を充電する電流が流れる。一方、PRI_CONT端子がローレベル状態のときは、コンデンサC16を放電する電流が、抵抗R16を介してPRI_CONT端子に向かって流れる。PRI_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC16の充放電のバランスが、所定の電圧で安定する。したがって、PRI_CONT端子から出力されるパルス信号のデューティーに応じて、コンパレータIC11の負入力端子の電圧が決定されることになる。 When the PRI_CONT terminal is in the Hi-Z state, a current for charging the capacitor C16 flows from the power supply voltage V2 through the resistors R15 and R16. On the other hand, when the PRI_CONT terminal is in the low level state, the current discharging the capacitor C16 flows through the resistor R16 toward the PRI_CONT terminal. When the PRI_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C16 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the comparator IC11 is determined according to the duty of the pulse signal output from the PRI_CONT terminal.
図3(a)は、PRI_CONT端子から出力されるパルス信号と帯電電圧Vpriとの関係を示すグラフであり、横軸にPRI_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸に帯電電圧Vpriを示す。具体的には、図3(a)のように、PRI_CONT端子から出力されるパルス信号のローデューティーが大きいほど、負電圧である帯電電圧Vpriの絶対値が大きくなる。 FIG. 3(a) is a graph showing the relationship between the pulse signal output from the PRI_CONT terminal and the charging voltage Vpri. The charging voltage Vpri is shown on the axis. Specifically, as shown in FIG. 3A, as the low duty of the pulse signal output from the PRI_CONT terminal increases, the absolute value of the charging voltage Vpri, which is a negative voltage, increases.
図2の説明に戻る。コンパレータIC11の負入力端子の電圧が正入力端子より小さい場合は、コンパレータIC11の出力端子はHi-Zとなる。このとき、制御部200のCLK端子から出力される信号は、そのままFET11のゲート端子に入力され、FET11をオンオフ駆動することになる。一方、コンパレータIC11の負入力端子の電圧が正入力端子より大きい場合、コンパレータIC11の出力端子はローレベルとなる。このとき、CLK端子から出力される電流はコンパレータIC11の出力端子によって引かれ、FET11のゲート電圧は強制的にローレベルとなる。これにより、本来FET11がオンすべきタイミングでオンすることができなくなるため、帯電電圧Vpriの絶対値の低下が促される。この動作により、帯電電圧Vpriを所定の電圧に制御することが可能となる。制御部200は、PRI_CONT端子から出力される信号のローデューティーを制御することで、帯電電圧Vpriのフィードバック制御を行っている。ここで、実施例1の電源電圧V2は5Vである。電源電圧V2は、コンパレータIC11の正入力端子及び負入力端子の電圧に影響を与えるため、電源電圧V2には比較的、電圧精度の高い電源を使用すべき点に注意する必要がある。コンパレータIC11は電源電圧V1により動作する。
Returning to the description of FIG. When the voltage at the negative input terminal of comparator IC11 is lower than the voltage at the positive input terminal, the output terminal of comparator IC11 becomes Hi-Z. At this time, the signal output from the CLK terminal of the
以上の動作により、帯電回路132bによって安定した帯電電圧Vpriが生成され、帯電ローラ132aに印加される。なお、抵抗R132は、出力電流を制限するために設けられている。さらに、抵抗R132は、画像形成装置101から着脱可能な帯電ローラ132aを画像形成装置101から取り外した状態における外部からのESD(Electro Static Discharge)保護の目的でも設けられている。抵抗R132は、必要に応じて入れてもよい。また、実施例1における帯電電圧Vpriの値は、例えば-1500Vである。
Through the above operation, the charging
(帯電電流検知)
帯電電流検知回路PRI_ISNSは、帯電ローラ132aに供給した電流(以降、帯電電流という)を検知する回路である。感光ドラム131表面の電位を精度よく検知する方法として、帯電ローラ132aから感光ドラム131への放電が開始される電圧(以下、放電開始電圧という)を検知する方法が知られている。帯電電圧Vpriと帯電電流又は感光ドラム131の表面電位との関係を図3(e)(f)に示す。図3(e)は、横軸に帯電電圧(負)を示し、縦軸に帯電電流を示す。図3(f)は、横軸に帯電電圧(負)を示し、縦軸に感光ドラム131の表面電位を示す。図3(e)(f)を使って、帯電電圧Vpriを0Vから徐々に絶対値を上昇させていったときの帯電電流と感光ドラム131の表面電位の遷移を説明する。帯電電圧Vpriが0Vから上昇を開始し、しばらくは帯電電流が流れない状態(0A)が続く。帯電電圧Vpriが放電開始電圧に達すると、帯電ローラ132aから感光ドラム131への放電が開始され、帯電電流が流れ始める(図3(e))。感光ドラム131の表面電位は、この時点で0Vであり、その後は、帯電電圧Vpriとは放電開始電圧と同じ電位差を維持した状態(すなわち、グラフの線が平行を保った状態)で上昇していく(図3(f))。したがって、放電開始電圧を検知すれば、帯電電圧Vpriと放電開始電圧とに基づいて感光ドラム131の表面電位を精度よく検知することができることになる。ただし、帯電電流の検知は、帯電ローラ132aから感光ドラム131への放電電流を正しく検知する必要があるため、現像ローラ133aが感光ドラム131から離間している状態で検知される必要がある。すなわち、制御部200は、帯電電流検知回路PRI_ISNSにより帯電ローラ132aに流れる電流を検知するときに、現像ローラ133aが離間状態になるよう現像離間機構を制御する。実施例1では、非画像形成時に、現像離間機構を離間状態に制御した状態で、帯電電流検知が行われる。すなわち、帯電電流の検知は特殊プロセスの一例といえる。
(Charging current detection)
The charging current detection circuit PRI_ISNS is a circuit for detecting the current supplied to the charging
(現像回路)
現像回路133bは、帯電電圧Vpriを分圧によって減圧することで、負極性の第2電圧である現像電圧Vdevを生成する回路である。すなわち、現像回路133bは帯電回路132bに従属しているといえる。現像回路133bは、帯電電圧Vpriから、抵抗R50とツェナーダイオードZD51、トランジスタTr31を介して電源電圧V1に接続されている。現像回路133bは、トランジスタTr31のコレクタ端子の電圧を現像電圧Vdevとして出力する。トランジスタTr31のベース端子には、抵抗R39がエミッタ端子との間に接続され、抵抗R38がオペアンプIC31の出力端子に接続される。
(development circuit)
The
現像回路133bでも、現像電圧Vdevを安定かつ所定の電圧に制御するために、現像電圧Vdevをフィードバック制御している。現像電圧Vdevは、抵抗R34と抵抗R33とを介して、電源電圧V2に接続される。抵抗R34と抵抗R33との接続点は、オペアンプIC31の正入力端子に接続される。オペアンプIC31の負入力端子は、抵抗R36、抵抗R35を介して電源電圧V2に接続され、さらに、コンデンサC36を介してGNDに接続される。抵抗R35と抵抗R36との接続点は、制御部200のDEV_CONT端子に接続される。オペアンプIC31の負入力端子と出力端子間には、抵抗R37とコンデンサC37とが直列に接続される。抵抗R37及びコンデンサC37はオペアンプIC31の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC31は電源電圧V1により動作する。
The developing
制御部200のDEV_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第2パルス信号(以下、単にパルス信号ともいう)が出力される。DEV_CONT端子からのパルス信号がHi-Z状態のときは、電源電圧V2から抵抗R35と抵抗R36とを介してコンデンサC36を充電する電流が流れる。一方、DEV_CONT端子からのパルス信号がローレベル状態のときは、コンデンサC36を放電する電流が、抵抗R36を介してDEV_CONT端子に向かって流れる。DEV_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC36の充放電のバランスが、所定の電圧で安定する。したがって、DEV_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC31の負入力端子の電圧が決定されることになる。
A DEV_CONT terminal of the
オペアンプIC31の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC31の出力端子はハイレベルとなる。これによりトランジスタTr31はオフされ、現像電圧Vdevの絶対値は上昇する。一方、オペアンプIC31の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC31の出力端子はローレベルとなる。これによりトランジスタTr31はオンされ、現像電圧Vdevの絶対値は低下する。この動作により、現像電圧Vdevを所定の電圧に制御することが可能となる。制御部200は、第2パルス信号を出力することで第2電源である現像回路133bを制御している。制御部200は、DEV_CONT端子から出力されるパルス信号のローデューティーを制御することで、現像電圧Vdevのフィードバック制御を行っている。
When the voltage of the negative input terminal of the operational amplifier IC31 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC31 becomes high level. As a result, the transistor Tr31 is turned off and the absolute value of the developing voltage Vdev increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC31 is higher than the voltage of the positive input terminal, the output terminal of the operational amplifier IC31 becomes low level. As a result, the transistor Tr31 is turned on and the absolute value of the development voltage Vdev is lowered. This operation enables the development voltage Vdev to be controlled to a predetermined voltage. The
図3(b)は、DEV_CONT端子から出力されるパルス信号と現像電圧Vdevとの関係を示すグラフであり、横軸にDEV_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸に現像電圧Vdevを示す。図3(b)のように、DEV_CONT端子から出力されるパルス信号のローデューティーが大きいほど、現像電圧Vdevの絶対値が大きくなる。 FIG. 3(b) is a graph showing the relationship between the pulse signal output from the DEV_CONT terminal and the developing voltage Vdev, where the horizontal axis represents the low duty of the pulse signal output from the DEV_CONT terminal, and the vertical axis represents the Lo Duty. The axis indicates the development voltage Vdev. As shown in FIG. 3B, the greater the low duty of the pulse signal output from the DEV_CONT terminal, the greater the absolute value of the developing voltage Vdev.
図2の説明に戻る。以上の動作により、安定した現像電圧Vdevが生成され、現像ローラ133aに印加される。なお、抵抗R133は、抵抗R132と同様に、出力電流を制限するため、及び、現像ローラ133aを画像形成装置101から取り外した状態における外部からのESD保護の目的で、必要に応じて入れてもよい。また、実施例1の現像電圧Vdevの値は、例えば-300Vである。
Returning to the description of FIG. Through the above operation, a stable development voltage Vdev is generated and applied to the
(ブレード回路)
ブレード回路135bは、現像電圧Vdevに対して所定の電位差を有する第3電圧であるブレード電圧Vbldを生成する回路である。ブレード電圧Vbldは、現像電圧Vdevに対してツェナーダイオードZD51を介して接続されている。ツェナーダイオードZD51は、アノード端子が抵抗R50を介して帯電電圧Vpriに接続されており、アノード端子側がブレード電圧Vbldとなっている。すなわち、ブレード電圧Vbldは、現像電圧VdevよりツェナーダイオードZD51のツェナー電圧の分だけ絶対値が大きい値となる。ツェナーダイオードZD51は、現像回路133bが出力する現像電圧Vdevにカソード端子が接続され、ブレード回路135bが出力するブレード電圧Vbldにアノード端子が接続されている。
(blade circuit)
The
ブレード回路135bは、ツェナーダイオードZD51と並列にトランジスタTr51が接続される。具体的には、ツェナーダイオードZD51のアノード端子がトランジスタTr51のコレクタ端子に接続され、カソード端子がトランジスタTr51のエミッタ端子に接続されている。トランジスタTr51がオンされると、ツェナーダイオードZD51の両端子間は短絡し、ブレード電圧Vbldは現像電圧Vdevと同等の電圧となる。したがって、ブレード回路135bは、ブレード電圧Vbldを、現像電圧Vdevに対して所定の電位差を持たせるか同電位とするかを選択する回路と言える。トランジスタTr51がオフされると、ブレード電圧Vbldは現像電圧Vdevよりも絶対値が大きい値となる(|Vbld|>|Vdev|)。トランジスタTr51は、現像電圧Vdevとブレード電圧Vbldとの電位差が第1電位差になる第1状態と、電位差が第1電位差よりも大きい第2電位差になる第2状態と、を切り替える切替手段として機能する。実施例1では、第1電位差は0V(|Vbld|=|Vdev|)であり、第2電位差はツェナー電圧であるが、第1電位差は第2電位差よりも小さければ0Vに限定されない。
トランジスタTr51のベース端子は、抵抗R51と抵抗R52とを介してエミッタ端子に接続される。抵抗R52にはコンデンサC51が並列に接続される。抵抗R51と抵抗R52との接続点はダイオードD51のアノード端子に接続され、ダイオードD51はカソード端子がダイオードD52のアノード端子に接続される。ダイオードD52は、カソード端子がトランジスタTr51のエミッタ端子に接続される。ダイオードD51は、カソード端子が、コンデンサC50を介して制御部200のBLD_SW端子に接続される。ダイオードD52は、アノード端子が、コンデンサC50を介して制御部200のBLD_SW端子に接続される。
The base terminal of transistor Tr51 is connected to the emitter terminal through resistors R51 and R52. A capacitor C51 is connected in parallel with the resistor R52. A connection point between the resistors R51 and R52 is connected to the anode terminal of the diode D51, and the cathode terminal of the diode D51 is connected to the anode terminal of the diode D52. The diode D52 has a cathode terminal connected to the emitter terminal of the transistor Tr51. The diode D51 has a cathode terminal connected to the BLD_SW terminal of the
BLD_SW端子からは、ハイレベル状態とローレベル状態とを交互に繰り返すパルス信号が出力される。BLD_SW端子がハイレベル状態からローレベル状態に切り替わる過度状態のときは、電源電圧V1からトランジスタTr31、トランジスタTr51のエミッタ端子、ベース端子、抵抗R51、ダイオードD51、コンデンサC50の順に電流が流れる。そして、最後はBLD_SW端子に流れ込む。BLD_SW端子がローレベル状態からハイレベル状態に切り替わる過度状態では、BLD_SW端子から流れ出た電流が、コンデンサC50、ダイオードD52、トランジスタTr31を介して、電源電圧V1に流れる。BLD_SW端子からのパルス信号がハイレベル状態とローレベル状態とを繰り返すと、コンデンサC51に電荷が充電され、安定的にトランジスタTr51のベース端子からベース電流が流れ出る状態となる。トランジスタTr51のベース端子からのベース電流が安定的に流れると、トランジスタTr51がオンし、ツェナーダイオードZD51の両端子間は短絡される。一方、BLD_SW端子がハイレベル状態又はローレベル状態に固定されると、トランジスタTr51はオフし、ツェナーダイオードZD51の両端子間は短絡されない。 A pulse signal that alternately repeats a high level state and a low level state is output from the BLD_SW terminal. When the BLD_SW terminal is in a transient state in which the BLD_SW terminal switches from a high level state to a low level state, current flows from the power supply voltage V1 through the transistor Tr31, the emitter terminal and base terminal of the transistor Tr51, the resistor R51, the diode D51, and the capacitor C50 in that order. Finally, it flows into the BLD_SW terminal. In the transient state where the BLD_SW terminal switches from the low level state to the high level state, the current flowing out from the BLD_SW terminal flows to the power supply voltage V1 via the capacitor C50, the diode D52, and the transistor Tr31. When the pulse signal from the BLD_SW terminal repeats a high level state and a low level state, the capacitor C51 is charged and a base current stably flows out from the base terminal of the transistor Tr51. When the base current from the base terminal of the transistor Tr51 flows stably, the transistor Tr51 is turned on and the two terminals of the Zener diode ZD51 are short-circuited. On the other hand, when the BLD_SW terminal is fixed to the high level state or the low level state, the transistor Tr51 is turned off and the two terminals of the Zener diode ZD51 are not short-circuited.
上述した第1状態は、トランジスタTr51をオン状態にしてツェナーダイオードZD51のアノード端子とカソード端子とを短絡した状態である。上述した第2状態は、トランジスタTr51をオフ状態にしてツェナーダイオードZD51のアノード端子とカソード端子とを短絡させない状態である。制御部200は、離間状態では第1状態になるようにトランジスタTr51を制御し、当接状態では第2状態になるようにトランジスタTr51を制御する。制御部200は、ブレード回路135bを制御する信号をBLD_SW端子から出力することでトランジスタTr51のオン状態又はオフ状態を制御する。
The first state described above is a state in which the transistor Tr51 is turned on to short-circuit the anode terminal and the cathode terminal of the Zener diode ZD51. The second state described above is a state in which the transistor Tr51 is turned off so that the anode terminal and the cathode terminal of the Zener diode ZD51 are not short-circuited. The
DEV_CONT端子から出力されるパルス信号のローデューティーと、ブレード電圧Vbldとの関係を図3(c)に示す。図3(c)は、横軸にDEV_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸にブレード電圧Vbldを示す。BLD_SW端子からパルス信号が出力されているとき(図中、BLD_SW ON時のグラフ)は、ブレード電圧Vbldは現像電圧Vdevと同じ電圧となる。すなわち、BLD_SW端子からハイレベル状態とローレベル状態とを繰り返すパルス信号が出力されているときは、ブレード電圧Vbldは図3(b)の現像電圧Vdevと同じ電圧となる。一方、BLD_SW端子からハイレベル状態とローレベル状態とを繰り返すパルス信号が出力されていないとき(図中、BLD_SW OFF時のグラフ)、言い換えれば信号がハイレベル状態又はローレベル状態に固定されているときは、次のようになる。すなわち、ブレード電圧Vbldは、現像電圧VdevよりツェナーダイオードZD51のツェナー電圧ΔVzだけ絶対値が大きくなる(|Vbld|=|Vdev|+ΔVz)。 FIG. 3(c) shows the relationship between the low duty of the pulse signal output from the DEV_CONT terminal and the blade voltage Vbld. In FIG. 3(c), the horizontal axis indicates the low duty (Lo Duty) of the pulse signal output from the DEV_CONT terminal, and the vertical axis indicates the blade voltage Vbld. When a pulse signal is output from the BLD_SW terminal (in the figure, the graph when BLD_SW is ON), the blade voltage Vbld is the same voltage as the development voltage Vdev. That is, when a pulse signal that repeats a high level state and a low level state is output from the BLD_SW terminal, the blade voltage Vbld becomes the same voltage as the development voltage Vdev in FIG. 3(b). On the other hand, when the pulse signal that repeats the high level state and the low level state is not output from the BLD_SW terminal (graph at BLD_SW OFF in the figure), in other words, the signal is fixed at the high level state or the low level state. When it goes like this: That is, the absolute value of the blade voltage Vbld is larger than the development voltage Vdev by the Zener voltage ΔVz of the Zener diode ZD51 (|Vbld|=|Vdev|+ΔVz).
以上の動作により、現像ブレード135aには、現像電圧Vdevと同じ電圧又は現像電圧Vdevよりツェナー電圧(ΔVz)分、絶対値が大きい電圧が印加される。なお、抵抗R135は、抵抗R132や抵抗R133と同様、必要に応じて入れてもよい。また、実施例1におけるツェナー電圧(ΔVz)は例えば100V、すなわち、ツェナーダイオードZD51の両端子間が短絡していないときのブレード電圧Vbldの値は、例えば-400V(=-300-100)である。
As a result of the above operation, a voltage equal to the development voltage Vdev or a voltage having a larger absolute value than the development voltage Vdev by the Zener voltage (ΔVz) is applied to the
(トナー供給R回路)
トナー供給R回路134bは、帯電電圧Vpriを分圧によって減圧することで、負極性の第4電圧であるトナー供給R電圧Vtsrを生成する回路であり、現像回路133bとほぼ同等の構成である。異なる点は、帯電電圧Vpriとの分圧ラインに、ツェナーダイオードが存在しない点である。トナー供給R回路134bは、帯電電圧Vpriから、抵抗R40とトランジスタTr41とを介して電源電圧V1に接続されており、トランジスタTr41のコレクタ端子の電圧がトナー供給R電圧Vtsrとなる。トランジスタTr41のベース端子には、抵抗R49がエミッタ端子との間に接続され、抵抗R48がオペアンプIC41の出力端子に接続される。
(Toner supply R circuit)
The toner
トナー供給R回路134bでも、トナー供給R電圧Vtsrを安定かつ所定の電圧に制御するために、トナー供給R電圧Vtsrをフィードバック制御している。トナー供給R電圧Vtsrは、抵抗R44と抵抗R43とを介して、電源電圧V2に接続される。抵抗R44と抵抗R43との接続点は、オペアンプIC41の正入力端子に接続される。オペアンプIC41の負入力端子は、抵抗R46、抵抗R45を介して電源電圧V2に接続され、さらに、コンデンサC46を介してGNDに接続される。抵抗R45と抵抗R46との接続点は、制御部200のTSR_CONT端子に接続される。オペアンプIC41の負入力端子と出力端子との間には、抵抗R47とコンデンサC47とが直列に接続される。抵抗R47及びコンデンサC47は、オペアンプIC41の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC41は電源電圧V1により動作する。
The toner supply R voltage Vtsr is also feedback-controlled in the toner
TSR_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第4パルス信号(以下、単にパルス信号ともいう)が出力される。TSR_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R45と抵抗R46を介してコンデンサC46を充電する電流が流れる。一方、TSR_CONT端子がローレベル状態のときは、コンデンサC46を放電する電流が、抵抗R46を介してTSR_CONT端子に向かって流れる。TSR_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC46の充放電のバランスが、所定の電圧で安定する。したがって、TSR_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC41の負入力端子の電圧が決定されることになる。オペアンプIC41の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC41の出力端子はハイレベルとなる。トランジスタTr41はオフされ、負極性であるトナー供給R電圧Vtsrの絶対値は上昇する。一方、オペアンプIC41の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC41の出力端子はローレベルとなる。トランジスタTr41はオンされ、トナー供給R電圧Vtsrの絶対値は低下する。この動作により、トナー供給R電圧Vtsrを所定の電圧に制御することが可能となる。制御部200は、TSR_CONT端子から出力されるパルス信号のローデューティーを制御することで、トナー供給R電圧Vtsrのフィードバック制御を行っている。
The TSR_CONT terminal outputs a fourth pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats the Hi-Z state and the low level state. When the TSR_CONT terminal is in the Hi-Z state, a current flows from the power supply voltage V2 through the resistors R45 and R46 to charge the capacitor C46. On the other hand, when the TSR_CONT terminal is in the low level state, the current discharging the capacitor C46 flows through the resistor R46 toward the TSR_CONT terminal. When the TSR_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C46 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the operational amplifier IC41 is determined according to the duty of the pulse signal output from the TSR_CONT terminal. When the voltage of the negative input terminal of the operational amplifier IC41 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC41 becomes high level. The transistor Tr41 is turned off, and the absolute value of the negative toner supply R voltage Vtsr increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC41 is higher than the voltage of the positive input terminal, the output terminal of the operational amplifier IC41 becomes low level. The transistor Tr41 is turned on, and the absolute value of the toner supply R voltage Vtsr is lowered. This operation makes it possible to control the toner supply R voltage Vtsr to a predetermined voltage. The
図3(d)は、TSR_CONT端子から出力されるパルス信号とトナー供給R電圧Vtsrとの関係を示すグラフである。図3(d)は横軸にTSR_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸にトナー供給R電圧Vtsrを示す。図3(d)のように、TSR_CONT端子から出力されるパルス信号のローデューティーが大きいほど、トナー供給R電圧Vtsrの絶対値が大きくなる。 FIG. 3D is a graph showing the relationship between the pulse signal output from the TSR_CONT terminal and the toner supply R voltage Vtsr. In FIG. 3D, the horizontal axis indicates the low duty (Lo Duty) of the pulse signal output from the TSR_CONT terminal, and the vertical axis indicates the toner supply R voltage Vtsr. As shown in FIG. 3D, the greater the low duty of the pulse signal output from the TSR_CONT terminal, the greater the absolute value of the toner supply R voltage Vtsr.
以上の動作により、安定したトナー供給R電圧Vtsrが生成され、トナー供給ローラ134aに印加される。なお、抵抗R134は、抵抗R132や抵抗R133、抵抗R135と同様、必要に応じて入れてもよい。また、実施例1におけるトナー供給R電圧Vtsrの値は、例えば-400Vである。
Through the above operation, a stable toner supply R voltage Vtsr is generated and applied to the
(現像離間時の制御)
上述したように、実施例1の画像形成装置101は、現像離間機構が離間状態に制御された状態で、帯電電流の検知を行う。具体的には、現像ローラ133a、現像ブレード135a、トナー供給ローラ134aが離間した状態で、帯電電流の検知が行われる。したがって、帯電電流の検知中においては、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrは、機能的にはどんな値でも構わないことになる。
(Control during development separation)
As described above, the
しかしながら、これらの部材が回転を停止した状態で、接触した部品間に高電圧が印加されると、接触部が他と異なる状態となり、スジ等の画像不良が発生する要因となる。現像離間機構が離間状態にあっても、現像ローラ133aとトナー供給ローラ134aとは当接した状態であり、現像ローラ133aと現像ブレード135aとは当接した状態である。したがって、接触した部品間、すなわち、現像ローラ133aとトナー供給ローラ134aとの間、及び、現像ローラ133aと現像ブレード135aとの間の電位差は小さくすべきである。
However, if a high voltage is applied between the contacting parts while these members are not rotating, the contacting part will be in a different state from the others, causing image defects such as streaks. Even when the developing separation mechanism is in the separated state, the developing
現像電圧Vdevとトナー供給R電圧Vtsrとは、双方画像形成プロセス時の電圧よりも絶対値が大きい所定の同じ電圧に制御する。これにより、トランスに掛かる負荷を抑えながら現像ローラ133aとトナー供給ローラ134aとの間の電位差を小さく制御することができる。すなわち、制御部200は、離間状態では第2電圧と第4電圧との電位差が第3電位差になるような第4パルス信号を出力し、当接状態では電位差が第3電位差よりも大きい第4電位差になるような第4パルス信号を出力する。これにより、現像ローラ133aとトナー供給ローラ134aとの間でも、画像形成プロセス時と特殊プロセス時とで電位差を変えるように制御している。一方、ブレード電圧Vbldは、BLD_SW端子からパルス信号を出力してツェナーダイオードZD51の両端を短絡させることで、現像ローラ133aと現像ブレード135aとの間の電位差を小さく制御することができる。
The development voltage Vdev and the toner supply R voltage Vtsr are both controlled to the same predetermined voltage with a larger absolute value than the voltage during the image forming process. As a result, the potential difference between the developing
(実施例1の制御)
実施例1の電源は、1つのトランスから大元の電圧を生成し、分圧制御で複数の異なる電圧を生成する構成である。ここで、大元の電圧は、帯電回路132bによって生成された帯電電圧Vpriである。このような構成において、現像構成部材が停止した状態で、各現像構成部材間の電位差を低減するために、未使用の電圧をオフする制御が行われる場合、トランスT11に要求されるスペックが、電子写真プロセスに対して要求されるスペックよりも高くなる。なお、特殊プロセス時に現像構成部材が停止した状態になる。現像構成部材が停止した状態で要求されるスペックにあわせたトランスを用いると、電子写真プロセスに対して、トランスのスペックが過剰になってしまう。以降に、こういった課題を解決するための実施例1の制御について説明する。
(Control of Example 1)
The power supply of Example 1 is configured to generate a primary voltage from one transformer and generate a plurality of different voltages through voltage division control. Here, the original voltage is the charging voltage Vpri generated by the charging
実施例1において、画像形成装置101が、現像ローラ133aとトナー供給ローラ134aとの間の電位差、及び、現像ローラ133aと現像ブレード135aとの間の電位差を小さくする制御について、図4を用いて説明する。以降、現像ローラ133aとトナー供給ローラ134aとの間、及び、現像ローラ133aと現像ブレード135aとの間を、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135a間、と表現する。また、以降の説明では、特殊プロセスとして上述した帯電電流の検知(以下、帯電電流検知プロセスという)を例に挙げて説明する。
In the first embodiment, the control of the
制御部200は、特殊プロセス、例えば帯電電流検知回路PRI_ISNSによる帯電電流の検知処理が開始されると、ステップ(以下、Sとする)501以降の処理を実行する。S501で制御部200は、感光ドラム131と現像構成部材とが離間状態になるように現像離間機構を制御する。S502で制御部200は、PRI_CONT端子から帯電電圧Vpriが所定電圧、例えば-1500Vとなるような制御信号を出力する(PRI_CONTをON)。
When the special process, for example, the charging current detection processing by the charging current detection circuit PRI_ISNS, is started, the
S503で制御部200は、DEV_CONT端子から現像電圧Vdevが所定電圧、例えば-400Vとなるような制御信号を出力する(DEV_CONTをON)。すなわち、制御部200は、画像形成プロセス時の現像電圧Vdevの絶対値(例えば|-300|V)よりも、帯電電流検知プロセス時の現像電圧Vdevの絶対値(例えば|-400|V)が大きくなるように制御する。S504で制御部200は、TSR_CONT端子からトナー供給R電圧Vtsrが所定電圧、例えば-400Vとなるような制御信号を出力する(TSR_CONTをON)。S505で制御部200は、BLD_SW端子からパルス信号を出力し、ブレード電圧Vbldが現像電圧Vdevと同電位となるように制御する(BLD_SWをON)。ここで、制御部200は、ブレード電圧Vldが現像電圧Vdevと同電位となるように制御しているが、ブレード電圧Vldと現像電圧Vdevとの電位差が、画像形成プロセス時の電位差よりも小さくなるように制御してもよい。S506で制御部200は、CLK端子からパルス信号を出力する(CLKをON)。これにより、帯電電圧Vpri及び現像電圧Vdev、トナー供給R電圧Vtsr、ブレード電圧Vbldが出力される。
In S503, the
S507で制御部200は、帯電電流検知回路PRI_ISNSにより帯電電流を検知する。S508で制御部200は、帯電電流検知回路PRI_ISNSによる帯電電流の検知が終了したか否かを判断する。S508で制御部200は、帯電電流の検知が終了していないと判断した場合、処理をS508に戻し、終了したと判断した場合、処理をS509に進める。S509で制御部200は、CLK端子からのパルス信号の出力を停止する(CLKをOFF)。制御部200は、帯電電圧Vpri及び現像電圧Vdev、トナー供給R電圧Vtsr、ブレード電圧Vbldの出力を停止する。S510で制御部200は、PRI_CONT端子から出力しているパルス信号を停止する(PRI_CONTをOFF)。S511で制御部200は、DEV_CONT端子から出力しているパルス信号を停止する(DEV_CONTをOFF)。S512で制御部200は、TSR_CONT端子から出力しているパルス信号を停止する(TSR_CONTをOFF)。S513で制御部200は、BLD_SW端子から出力しているパルス信号を停止し(BLD_SWをOFF)、処理を終了する。
In S507, the
(画像形成プロセス時と特殊プロセス時の各電圧の設定値)
表1は、実施例1の画像形成プロセス時と特殊プロセス時(帯電電流検知プロセス時)の各出力電圧の設定値を示す表である。表1では、上述のように特殊プロセスとして帯電電流の検知における値を記載している。
(Set values for each voltage during image forming process and special process)
Table 1 is a table showing set values of each output voltage during the image forming process and during the special process (during the charging current detection process) in Example 1. Table 1 lists the values in the detection of charging current as a special process as described above.
帯電電流検知時の現像電圧Vdevの設定値は、画像形成プロセス時の設定値に対して、絶対値が大きい電圧、例えば-400Vに設定される(|-400|>|-300|)。帯電電流検知プロセス時には、ブレード電圧Vbld、トナー供給R電圧Vtsrも現像電圧Vdevに合わせた電圧、例えば-400Vで出力される(Vbld=Vdev、Vtsr=Vdev)。ただし、-400Vが帯電電流検知プロセス時の設定値として出力されたとき、現実的には回路の定数ばらつき等による出力誤差が生じる。このため、ブレード電圧Vbldと現像電圧Vdev、トナー供給R電圧Vtsrと現像電圧Vdevとが、本発明の課題を解決しうる範囲で可能な限り同一の電圧となるように制御され、その意味で略同一の電圧値で出力される。すなわち、帯電電流検知時の現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrは同一又は略同一の値で出力される。これにより、現像ローラ133a、現像ブレード135a、トナー供給ローラ134a間の電位差が小さく、スジ等の画像不良を抑制することができる。また、現像電圧Vdevの絶対値を画像形成プロセス時よりも大きくすることで、帯電電流検知時のトランスT11にかかる負荷を画像形成プロセス時よりも小さくすることができる。
The set value of the developing voltage Vdev at the time of detecting the charging current is set to a voltage having a larger absolute value than the set value at the time of the image forming process, for example, -400V (|-400|>|-300|). During the charging current detection process, the blade voltage Vbld and the toner supply R voltage Vtsr are also output at voltages matching the development voltage Vdev, eg, -400 V (Vbld=Vdev, Vtsr=Vdev). However, when −400 V is output as the set value during the charging current detection process, an output error actually occurs due to variations in circuit constants and the like. Therefore, the blade voltage Vbld and the development voltage Vdev, and the toner supply R voltage Vtsr and the development voltage Vdev are controlled to be the same voltage as much as possible within the scope of solving the problems of the present invention. Output with the same voltage value. That is, the development voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr at the time of detecting the charging current are output with the same or substantially the same value. As a result, the potential difference between the developing
このような制御を行うことで、複数の電圧を共通の昇圧回路で生成した安価な構成においても、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135aの接触部での画像不良の発生を抑制できる。さらに、画像形成プロセス時に要求されるトランス能力で、特殊プロセス時においても帯電電圧Vpriを出力することができる。
By performing such control, even in an inexpensive configuration in which a plurality of voltages are generated by a common booster circuit, it is possible to suppress the occurrence of image defects at the contact portion between the developing
(その他の変形例)
上述した実施例では、帯電電圧Vpriから各電圧を生成する回路を示しているが、本発明の構成はこれに限定されるものではない。例えば、同一電源から複数の電圧を生成する構成であり、かつ、大元の電圧を出力しながら従属する複数の電圧の電位差を小さくする制御であればよい。
例えば、大元の電圧として、帯電回路132bで生成された帯電電圧Vpriを用いる代わりに、転写負回路141cで生成された電圧を用いてもよい。この場合、転写負回路141cが第1電源に相当し、転写負電圧が第1電圧に相当する。
また、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrを生成する回路構成は、大元の電圧に従属して生成される回路であればよい。例えば、実施例1ではブレード電圧Vbldは現像電圧Vdevに接続された、ツェナーダイオードZD51とトランジスタTr51との並列回路によって電圧を制御している。しかしツェナーダイオードZD51とトランジスタTr51との並列回路が、現像電圧Vdevの代わりにトナー供給R電圧Vtsrに接続されてもよい。この場合、トナー供給R回路134bが第3電源に相当し、トナー供給R電圧Vtsrが第3電圧に相当し、ブレード回路135bが第4電源に相当し、ブレード電圧Vbldが第4電圧に相当する。また、第2当接部材は現像ブレード135aに相当し、第1当接部材はトナー供給ローラ134aに相当する。また、制御をする電圧の種類も3種に限らず、2種であっても、4種以上あってもよい。すなわち、大元の電圧に従属して生成される電圧の組み合わせとその回路構成は上述した実施例に限定されるものではない。
さらに、制御部200は、第2電源に出力する第2パルス信号の周波数を切り替えることでトランジスタTr51のオン状態又はオフ状態を制御してもよい。
(Other modifications)
Although the above-described embodiment shows a circuit that generates each voltage from the charging voltage Vpri, the configuration of the present invention is not limited to this. For example, it may be configured to generate a plurality of voltages from the same power supply, and control may be performed to reduce the potential difference between the plurality of subordinate voltages while outputting the original voltage.
For example, instead of using the charging voltage Vpri generated by the charging
Also, the circuit configuration for generating the development voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr may be a circuit generated depending on the original voltage. For example, in Example 1, the blade voltage Vbld is controlled by a parallel circuit of a Zener diode ZD51 and a transistor Tr51 connected to the development voltage Vdev. However, a parallel circuit of Zener diode ZD51 and transistor Tr51 may be connected to toner supply R voltage Vtsr instead of development voltage Vdev. In this case, the toner
Furthermore, the
以上、実施例1によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 As described above, according to the first embodiment, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.
実施例2は、実施例1に対して、ブレード回路135b及び現像回路133bの構成がトナー供給R回路134bの構成と同様である点が異なる。実施例2では、実施例1と異なる箇所についてのみ説明し、実施例1と同等の箇所は説明を省略する。
The second embodiment differs from the first embodiment in that the configuration of the
(高電圧生成回路の構成及び動作)
図5は、実施例2の作像部103の回路図である。図2とは、ブレード回路135b及び現像回路133bの構成が異なる。また、図5では現像離間機構を省略している。
(Configuration and operation of high voltage generation circuit)
FIG. 5 is a circuit diagram of the
(現像回路、ブレード回路)
現像回路133bは、帯電電圧Vpriから、抵抗R30とトランジスタTr31を介して電源電圧V1に接続される。現像回路133bでは、トランジスタTr31のコレクタ端子の電圧が現像電圧Vdevとなる。
(development circuit, blade circuit)
The developing
また、ブレード回路135bは、帯電電圧Vpriから、抵抗R60とトランジスタTr61を介して電源電圧V1に接続される。ブレード回路135bでは、トランジスタTr61のコレクタ端子の電圧がブレード電圧Vbldとなる。トランジスタTr61のベース端子とエミッタ端子との間には抵抗R69が接続されている。トランジスタTr61は、ベース端子に抵抗R68の一端が接続され、抵抗R68の他端はオペアンプIC61の出力端子に対して接続される。
Also, the
ブレード電圧Vbldは、抵抗R64と抵抗R63を介して、電源電圧V2に接続される。抵抗R64と抵抗R63との接続点は、オペアンプIC61の正入力端子に接続される。オペアンプIC61の負入力端子は、抵抗R66、抵抗R65を介して電源電圧V2に接続され、さらに、コンデンサC66を介してGNDに接続される。抵抗R65と抵抗R66の接続点は、制御部200のBLD_CONT端子に接続される。オペアンプIC61の負入力端子と出力端子との間には、抵抗R67とコンデンサC67とが直列に接続される。抵抗R67及びコンデンサC67は、オペアンプIC61の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC61は電源電圧V1により動作する。
Blade voltage Vbld is connected to supply voltage V2 through resistors R64 and R63. A connection point between the resistor R64 and the resistor R63 is connected to the positive input terminal of the operational amplifier IC61. The negative input terminal of the operational amplifier IC61 is connected to the power supply voltage V2 via the resistors R66 and R65, and further connected to GND via the capacitor C66. A connection point between the resistors R65 and R66 is connected to the BLD_CONT terminal of the
BLD_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第3パルス信号(以下、単にパルス信号という)が出力される。BLD_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R65と抵抗R66を介してコンデンサC66を充電する電流が流れる。一方、BLD_CONT端子がローレベル状態のときは、コンデンサC46を放電する電流が、抵抗R66を介してBLD_CONT端子に向かって流れる。BLD_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC66の充放電のバランスが、所定の電圧で安定する。したがって、BLD_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC61の負入力端子の電圧が決まる。すなわち、BLD_CONT端子から出力されるパルス信号のローデューティーが大きいほど、負電圧であるブレード電圧Vbldの絶対値が大きくなる。 The BLD_CONT terminal outputs a third pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats the Hi-Z state and the low level state. When the BLD_CONT terminal is in the Hi-Z state, a current for charging the capacitor C66 flows from the power supply voltage V2 through the resistors R65 and R66. On the other hand, when the BLD_CONT terminal is in the low level state, the current discharging the capacitor C46 flows through the resistor R66 toward the BLD_CONT terminal. When the BLD_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C66 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the operational amplifier IC61 is determined according to the duty of the pulse signal output from the BLD_CONT terminal. That is, the greater the low duty of the pulse signal output from the BLD_CONT terminal, the greater the absolute value of the negative blade voltage Vbld.
オペアンプIC61の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC61の出力端子はハイレベルとなる。このときトランジスタTr61はオフされ、ブレード電圧Vbldの絶対値は上昇する。一方、オペアンプIC61の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC61の出力端子はローレベルとなる。このときトランジスタTr61はオンされ、ブレード電圧Vbldの絶対値は低下する。この動作により、ブレード電圧Vbldの電圧が所定の電圧に制御される。 When the voltage of the negative input terminal of the operational amplifier IC61 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC61 becomes high level. At this time, the transistor Tr61 is turned off and the absolute value of the blade voltage Vbld increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC61 is higher than that of the positive input terminal, the output terminal of the operational amplifier IC61 becomes low level. At this time, the transistor Tr61 is turned on and the absolute value of the blade voltage Vbld is lowered. This operation controls the voltage of the blade voltage Vbld to a predetermined voltage.
(実施例2の制御)
実施例2において、画像形成装置101が、現像ローラ133aと現像ブレード135a及びトナー供給ローラ134aとの間の電位差を小さくする制御について、図6を用いて説明する。図6では、特殊プロセスとして上述した帯電電流検知を例に挙げて説明する。なお、実施例1の処理(図4)と同じ処理をしている箇所については、同じステップ番号を付し、説明を省略する。S504でTSR_CONT端子からトナー供給R電圧Vtsrが-400Vとなるような制御信号を出力した後、S805で制御部200は、次の制御を行う。すなわち、制御部200は、BLD_CONT端子からトナー供給R電圧Vtsrが-400Vとなるような制御信号を出力し(BLD_CONTをON)、S506の処理に進む。すなわち、制御部200は、現像電圧Vdevとブレード電圧Vbldとの電位差が第1電位差になる第1状態と、電位差が第1電位差よりも大きい第2電位差になる第2状態と、を切り替える切替手段として機能する。S512でTSR_CONT端子から出力しているパルス信号を停止した後、S812で制御部200は、BLD_CONT端子から出力しているパルス信号を停止し(BLD_CONTをOFF)、処理を終了する。
(Control of Example 2)
In the second embodiment, control by the
実施例2では、制御部200は、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrの電圧値をそれぞれ独立して選択する(設定する)ことができる。すなわち、設定できる各電圧値の選択肢が増えるため、より複雑な電圧制御が可能となる。実施例2においても上述した制御を行うことで、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135aの接触部での画像不良を発生させることがない。そして、画像形成プロセス時に要求されるトランス能力で、特殊プロセス時においても帯電電圧Vpriを出力することができる。
In the second embodiment, the
以上、実施例2によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 As described above, according to the second embodiment, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.
131 感光ドラム
132b 帯電回路
133a 現像ローラ
133b 現像回路
135a 現像ブレード
135b ブレード回路
200 制御部
131
Claims (13)
前記感光体に当接した当接状態又は前記感光体から離間した離間状態となることが可能であり、前記当接状態で前記感光体上に形成された静電潜像をトナーにより現像しトナー像を形成する現像部材と、
前記当接状態及び前記離間状態で前記現像部材に当接している第1当接部材と、
トランスを有し、第1電圧を生成する第1電源と、
前記第1電圧から前記現像部材に印加する第2電圧を生成する第2電源と、
前記第2電源により生成された前記第2電圧から第3電圧を生成し、前記第3電圧を前記第1当接部材に印加する第3電源と、
前記第2電圧と前記第3電圧との電位差を第1電位差、前記第1電位差よりも大きい前記電位差を第2電位差、とした場合において、前記離間状態では前記第1電位差が形成されるように制御し、前記当接状態では前記第2電位差が形成されるように制御する制御手段と、
を備え、
前記制御手段は、前記当接状態における前記第2電圧の絶対値よりも前記離間状態における前記第2電圧の絶対値を大きくするように制御することを特徴とする画像形成装置。 a photoreceptor;
The electrostatic latent image formed on the photoreceptor can be in a contact state in which the photoreceptor is in contact with the photoreceptor or in a separated state in which the photoreceptor is separated from the photoreceptor. an image-forming development member;
a first contact member that contacts the developing member in the contact state and the separated state;
a first power supply having a transformer and generating a first voltage;
a second power supply that generates a second voltage to be applied to the developing member from the first voltage;
a third power source that generates a third voltage from the second voltage generated by the second power source and applies the third voltage to the first contact member;
When the potential difference between the second voltage and the third voltage is defined as a first potential difference, and the potential difference greater than the first potential difference is defined as a second potential difference, the first potential difference is formed in the separated state. a control means for controlling so that the second potential difference is formed in the contact state;
with
The image forming apparatus, wherein the control means performs control such that the absolute value of the second voltage in the separated state is larger than the absolute value of the second voltage in the contact state.
前記第1電源は、前記第1電圧を前記帯電部材に印加することを特徴とする請求項1に記載の画像形成装置。 A charging member that charges the photoreceptor,
2. The image forming apparatus according to claim 1, wherein the first power supply applies the first voltage to the charging member.
前記感光体に形成されたトナー像を転写する転写部材と、
を備え、
前記第1電源は、前記第1電圧を前記転写部材に印加することを特徴とする請求項1に記載の画像形成装置。 a charging member that charges the photoreceptor;
a transfer member that transfers the toner image formed on the photoreceptor;
with
2. The image forming apparatus according to claim 1, wherein said first power supply applies said first voltage to said transfer member.
前記第1電圧は、負極性であり、前記第1パルス信号のローデューティーが大きいほど前記第1電圧の絶対値が大きくなることを特徴とする請求項2又は請求項3に記載の画像形成装置。 The control means controls the first power supply by outputting a first pulse signal,
4. The image forming apparatus according to claim 2, wherein the first voltage has a negative polarity, and the absolute value of the first voltage increases as the low duty of the first pulse signal increases. .
前記第2電圧は、負極性であり、前記第2パルス信号のローデューティーが大きいほど前記第2電圧の絶対値が大きくなることを特徴とする請求項4に記載の画像形成装置。 The control means controls the second power supply by outputting a second pulse signal,
5. The image forming apparatus according to claim 4, wherein the second voltage has a negative polarity, and the absolute value of the second voltage increases as the low duty of the second pulse signal increases.
前記第2電源が出力する前記第2電圧にカソード端子が接続され、前記第3電源が出力する前記第3電圧にアノード端子が接続されたツェナーダイオードと、
前記ツェナーダイオードの前記カソード端子にエミッタ端子が接続され、前記ツェナーダイオードの前記アノード端子にコレクタ端子が接続されたトランジスタと、
を有し、
前記離間状態では、前記トランジスタをオン状態にして前記ツェナーダイオードの前記アノード端子と前記カソード端子とを短絡し、
前記当接状態では、前記トランジスタをオフ状態にして前記ツェナーダイオードの前記アノード端子と前記カソード端子とを短絡させないことを特徴とする請求項5に記載の画像形成装置。 The third power supply is
a Zener diode having a cathode terminal connected to the second voltage output by the second power supply and an anode terminal connected to the third voltage output by the third power supply;
a transistor having an emitter terminal connected to the cathode terminal of the Zener diode and having a collector terminal connected to the anode terminal of the Zener diode;
has
In the separated state, the transistor is turned on to short-circuit the anode terminal and the cathode terminal of the Zener diode;
6. The image forming apparatus according to claim 5, wherein in the contact state, the transistor is turned off so that the anode terminal and the cathode terminal of the Zener diode are not short-circuited.
前記第3電圧は、負極性であり、前記第3パルス信号のローデューティーが大きいほど前記第3電圧の絶対値が大きくなることを特徴とする請求項5に記載の画像形成装置。 The control means controls the third power supply by outputting a third pulse signal,
6. The image forming apparatus according to claim 5, wherein the third voltage has a negative polarity, and the absolute value of the third voltage increases as the low duty of the third pulse signal increases.
第4電圧を生成し、前記第4電圧を前記第2当接部材に印加する第4電源と、
を備え、
前記制御手段は、
第4パルス信号を出力することで前記第4電源を制御し、
前記離間状態では前記第2電圧と前記第4電圧との電位差が第3電位差になるような前記第4パルス信号を出力し、前記当接状態では前記電位差が前記第3電位差よりも大きい第4電位差になるような前記第4パルス信号を出力することを特徴とする請求項7又は請求項8に記載の画像形成装置。 a second contact member contacting the developing member in the contact state and the separated state;
a fourth power supply that generates a fourth voltage and applies the fourth voltage to the second contact member;
with
The control means is
controlling the fourth power supply by outputting a fourth pulse signal;
In the separated state, the fourth pulse signal is output so that the potential difference between the second voltage and the fourth voltage becomes a third potential difference, and in the contact state, the fourth potential difference is larger than the third potential difference. 9. The image forming apparatus according to claim 7, wherein the fourth pulse signal is output as a potential difference.
前記トナー容器に収容されたトナーを前記現像部材に供給する供給ローラと、
前記供給ローラにより前記現像部材に供給されたトナーを均すブレードと、
を備え、
前記第1当接部材は前記ブレードであり、前記第2当接部材は前記供給ローラである、又は、前記第1当接部材は前記供給ローラであり、前記第2当接部材は前記ブレードあることを特徴とする請求項9又は請求項10に記載の画像形成装置。 a toner container containing toner;
a supply roller that supplies the toner contained in the toner container to the developing member;
a blade for leveling the toner supplied to the developing member by the supply roller;
with
The first contact member is the blade and the second contact member is the supply roller, or the first contact member is the supply roller and the second contact member is the blade 11. The image forming apparatus according to claim 9, wherein:
前記制御手段は、前記検知手段により前記帯電部材に流れる電流を検知するときに、前記離間状態になるよう制御することを特徴とする請求項2から請求項11のいずれか1項に記載の画像形成装置。 a detecting means for detecting a current flowing through the charging member;
12. The image according to any one of claims 2 to 11, wherein the control means performs control so as to achieve the separated state when the current flowing through the charging member is detected by the detection means. forming device.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021187248A JP2023074341A (en) | 2021-11-17 | 2021-11-17 | Image forming apparatus |
US17/979,819 US20230152745A1 (en) | 2021-11-17 | 2022-11-03 | Image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021187248A JP2023074341A (en) | 2021-11-17 | 2021-11-17 | Image forming apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023074341A true JP2023074341A (en) | 2023-05-29 |
Family
ID=86537569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021187248A Pending JP2023074341A (en) | 2021-11-17 | 2021-11-17 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023074341A (en) |
-
2021
- 2021-11-17 JP JP2021187248A patent/JP2023074341A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10840799B2 (en) | Power supply apparatus and image forming apparatus | |
US20140265552A1 (en) | Power supply device, image forming apparatus, and voltage output method | |
JP5241207B2 (en) | Power supply device and image forming apparatus | |
JP5919176B2 (en) | Developing device and image forming apparatus | |
US10656580B2 (en) | Image forming apparatus controlling charging bias and transfer bias | |
US8953963B2 (en) | Developing device, image forming apparatus, and method for controlling developing device | |
JP2009015067A (en) | Developing device, image forming apparatus and developing method | |
JP2023074341A (en) | Image forming apparatus | |
JP6205815B2 (en) | Power supply apparatus, image forming apparatus, and output control method | |
JP2013228538A (en) | Developing device and image forming apparatus | |
US9037019B2 (en) | Developing device, image forming apparatus, and method for controlling developing device | |
JP2023074340A (en) | Image forming apparatus | |
KR100553911B1 (en) | Apparatus and method for controlling high voltage of image forming apparatus | |
JP4737247B2 (en) | Image forming apparatus | |
JP5171689B2 (en) | Image forming apparatus | |
US10571833B2 (en) | Image forming apparatus that prevents image defects and reduces first copy output time | |
JP2014077982A (en) | Transfer device and image forming apparatus | |
JP5012846B2 (en) | Power source for image forming apparatus and charger | |
JP6808438B2 (en) | Power supply device and image forming device | |
JP5396069B2 (en) | Image forming apparatus | |
US20230152745A1 (en) | Image forming apparatus | |
JP7211245B2 (en) | Image forming apparatus and power control method | |
JP7114350B2 (en) | Power supply and image forming apparatus | |
JP6700695B2 (en) | Power supply device and image forming apparatus | |
JP2022084376A (en) | High voltage power source device and image forming device |