JP2023074341A - Image forming apparatus - Google Patents

Image forming apparatus Download PDF

Info

Publication number
JP2023074341A
JP2023074341A JP2021187248A JP2021187248A JP2023074341A JP 2023074341 A JP2023074341 A JP 2023074341A JP 2021187248 A JP2021187248 A JP 2021187248A JP 2021187248 A JP2021187248 A JP 2021187248A JP 2023074341 A JP2023074341 A JP 2023074341A
Authority
JP
Japan
Prior art keywords
voltage
developing
potential difference
state
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021187248A
Other languages
Japanese (ja)
Inventor
洋貴 花山
Hirotaka Hanayama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2021187248A priority Critical patent/JP2023074341A/en
Priority to US17/979,819 priority patent/US20230152745A1/en
Publication of JP2023074341A publication Critical patent/JP2023074341A/en
Pending legal-status Critical Current

Links

Images

Abstract

To prevent, with an inexpensive circuit configuration, an image defect caused by a contact part between members related to developing processing.SOLUTION: An image forming apparatus comprises: a photoconductor drum 131; a developing roller 133a; a developing blade 135a; an electrifying circuit 132b that generates an electrifying voltage Vpri; a developing circuit 133b that generates a developing voltage Vdev; a blade circuit 135b that applies the blade voltage Vbld to the developing blade 135a; and a control unit 200 that, when a potential difference between the developing voltage Vdev and the blade voltage Vbld is defined as a first potential difference and a potential difference larger than the first potential difference as a second potential difference, controls such that the first potential difference is formed in a separation state and the second potential difference is formed in a contact state. The control unit 200 performs control to increase an absolute value of the developing voltage Vdev in the contact state compared with the absolute value of the developing voltage Vdev in the separation state.SELECTED DRAWING: Figure 2

Description

本発明は、画像形成装置に関し、例えば、電子写真方式を利用した画像形成装置に関する。 The present invention relates to an image forming apparatus, and for example, to an image forming apparatus using an electrophotographic method.

従来、1つの高電圧回路から複数の電圧を生成し、コストダウンを実現している構成が提案されている。例えば特許文献1では、トランスで帯電電圧を生成し、帯電電圧を抵抗及びスイッチング素子で分圧することで現像電圧を生成している。ここで、帯電電圧は帯電ローラに印加され、現像電圧は現像ローラに印加される。また例えば特許文献2では、トランスでブレード電圧を生成し、ブレード電圧をツェナーダイオード及び抵抗で分圧することで現像電圧を生成している。ここで、ブレード電圧は現像ブレードに印加される。なお、現像ブレードは、現像ローラに接触摺動することで現像ローラ表面のトナーを均一にするためのブレードである。 Conventionally, a configuration has been proposed in which a plurality of voltages are generated from one high-voltage circuit to achieve cost reduction. For example, in Patent Document 1, a developing voltage is generated by generating a charging voltage with a transformer and dividing the charging voltage with a resistor and a switching element. Here, the charging voltage is applied to the charging roller and the developing voltage is applied to the developing roller. Further, for example, in Patent Document 2, a developing voltage is generated by generating a blade voltage with a transformer and dividing the blade voltage with a Zener diode and a resistor. Here, the blade voltage is applied to the developer blade. Incidentally, the developing blade is a blade for uniformizing the toner on the surface of the developing roller by sliding in contact with the developing roller.

また、現像処理に寄与する(以下、現像系の、という)構成部材が感光体から離間しているときに、現像ローラの回転が停止した状態で、現像ローラと現像ブレードとの間に長時間電位差が生じ続けると、次のような課題が生じる。すなわち、現像ローラ表面上の現像ブレードとの接触部が他と異なる状態となり、スジ等の画像不良が発生してしまうことが知られている。このため、現像系の構成部材が感光体から離間しているときには、現像系の構成部材に電圧を供給しないようにすることが考えられる。 Further, when the components that contribute to the development process (hereinafter referred to as "development system") are separated from the photoreceptor, the rotation of the development roller is stopped, and there is a long period of time between the development roller and the development blade. If the potential difference continues to occur, the following problems arise. That is, it is known that the contact portion of the developing roller surface with the developing blade is in a different state from the others, resulting in image defects such as streaks. Therefore, it is conceivable not to supply a voltage to the components of the development system when the components of the development system are separated from the photoreceptor.

特開2014-238490号公報JP 2014-238490 A 特開2018-013720号公報Japanese Patent Application Laid-Open No. 2018-013720

しかしながら、1つの高電圧回路から分圧制御によって複数の電圧を生成する構成では、次のような課題が生じる。1つの高電圧回路から電圧を出力し、その電圧よりも下段に接続されている電圧を出力しないように制御すると、高電圧を生成するトランスにかかる負荷が、通常の電子写真プロセスの実行に対して過剰になる。すなわち、トランスに求められる能力が過剰になり、トランスのコストが高くなることやサイズアップにつながる。このため、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することが求められている。 However, the configuration in which a plurality of voltages are generated by voltage division control from one high voltage circuit has the following problems. When a voltage is output from one high voltage circuit and controlled so that a voltage connected to a stage lower than that voltage is not output, the load applied to the transformer that generates the high voltage is reduced for normal electrophotographic process execution. excessive. That is, the ability required for the transformer becomes excessive, leading to an increase in the cost and size of the transformer. For this reason, it is desired to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.

本発明は、このような状況のもとでなされたもので、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することを目的とする。 SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to suppress image defects caused by contact between members involved in development processing with an inexpensive circuit configuration.

上述した課題を解決するために、本発明は、以下の構成を備える。
(1)感光体と、前記感光体に当接した当接状態又は前記感光体から離間した離間状態となることが可能であり、前記当接状態で前記感光体上に形成された静電潜像をトナーにより現像しトナー像を形成する現像部材と、前記当接状態及び前記離間状態で前記現像部材に当接している第1当接部材と、トランスを有し、第1電圧を生成する第1電源と、前記第1電圧から前記現像部材に印加する第2電圧を生成する第2電源と、前記第2電源により生成された前記第2電圧から第3電圧を生成し、前記第3電圧を前記第1当接部材に印加する第3電源と、前記第2電圧と前記第3電圧との電位差を第1電位差、前記第1電位差よりも大きい前記電位差を第2電位差、とした場合において、前記離間状態では前記第1電位差が形成されるように制御し、前記当接状態では前記第2電位差が形成されるように制御する制御手段と、を備え、前記制御手段は、前記当接状態における前記第2電圧の絶対値よりも前記離間状態における前記第2電圧の絶対値を大きくするように制御することを特徴とする画像形成装置。
In order to solve the above problems, the present invention has the following configurations.
(1) The photoreceptor can be in a contact state in which the photoreceptor is in contact with the photoreceptor or in a separated state in which the photoreceptor is separated from the photoreceptor. a developing member that develops an image with toner to form a toner image; a first contact member that is in contact with the developing member in the contact state and the separated state; and a transformer, and generates a first voltage. a first power source, a second power source that generates a second voltage to be applied to the developing member from the first voltage, a third voltage that is generated from the second voltage generated by the second power source, and a third voltage that is generated from the second voltage. A third power source that applies a voltage to the first contact member, a potential difference between the second voltage and the third voltage is defined as a first potential difference, and a potential difference greater than the first potential difference is defined as a second potential difference. and control means for controlling so that the first potential difference is formed in the separated state, and controlling so that the second potential difference is formed in the contact state; An image forming apparatus, wherein control is performed such that the absolute value of the second voltage in the separated state is larger than the absolute value of the second voltage in the contact state.

本発明によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 According to the present invention, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.

実施例1、2の画像形成装置の概略断面構成図Schematic cross-sectional configuration diagrams of image forming apparatuses of Examples 1 and 2 実施例1の作像部の回路図Circuit diagram of image forming unit of embodiment 1 実施例1の各回路の設定値(パルス信号)と出力電圧との関係を示す図、感光ドラム表面の電位又は帯電電流と帯電電圧の関係を示す図FIG. 3 shows the relationship between the set value (pulse signal) of each circuit and the output voltage, and the relationship between the potential of the surface of the photosensitive drum or the charging current and the charging voltage. 実施例1の電圧の制御を示すフローチャート4 is a flow chart showing voltage control in the first embodiment; 実施例2の作像部の回路図Circuit diagram of the image forming unit of the second embodiment 実施例2の電圧の制御を示すフローチャートFlowchart showing voltage control in embodiment 2

以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。以降、トランスを有し交流電圧に接続された1つの高電圧回路から出力された電圧を、大元の電圧という。大元の電圧よりも下段に接続されていることを、従属している、という。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings. Hereinafter, the voltage output from one high-voltage circuit that has a transformer and is connected to an AC voltage is referred to as the original voltage. Being connected to a lower stage than the original voltage is said to be subordinate.

(画像形成装置の構成)
図1に、画像形成装置101の概略断面構成図を示す。給紙部102は、給紙トレイ121と給紙ローラ122を有しており、給紙トレイ121の中には、印刷対象の用紙Pが格納されている。作像部103は、感光体である感光ドラム131、帯電部材である帯電ローラ132a、現像部材である現像ローラ133a、第2当接部材(供給ローラ)であるトナー供給ローラ134a、第1当接部材(ブレード)である現像ブレード135aを有している。また作像部103は、トナー容器136、レーザスキャナ137等を有している。第1電源である帯電回路132bは、生成した高電圧を帯電ローラ132aに印加する。第2電源である現像回路133bは、生成した高電圧を現像ローラ133aに印加する。第4電源であるトナー供給R回路134bは、生成した高電圧をトナー供給ローラ134aに印加する。第3電源であるブレード回路135bは、生成した高電圧を現像ブレード135aに印加する。なお、現像ローラ133a、トナー供給ローラ134a、現像ブレード135aを現像構成部材ともいう。
(Configuration of image forming apparatus)
FIG. 1 shows a schematic cross-sectional view of the image forming apparatus 101. As shown in FIG. The paper feed unit 102 has a paper feed tray 121 and a paper feed roller 122 , and paper P to be printed is stored in the paper feed tray 121 . The image forming unit 103 includes a photosensitive drum 131 that is a photosensitive member, a charging roller 132a that is a charging member, a developing roller 133a that is a developing member, a toner supply roller 134a that is a second contact member (supply roller), and a first contact member. It has a developing blade 135a as a member (blade). The image forming unit 103 also has a toner container 136, a laser scanner 137, and the like. The charging circuit 132b, which is the first power supply, applies the generated high voltage to the charging roller 132a. The developing circuit 133b, which is the second power source, applies the generated high voltage to the developing roller 133a. The toner supply R circuit 134b, which is the fourth power supply, applies the generated high voltage to the toner supply roller 134a. The blade circuit 135b, which is the third power supply, applies the generated high voltage to the developing blade 135a. The developing roller 133a, the toner supply roller 134a, and the developing blade 135a are also referred to as developing components.

転写部104は、転写部材である転写ローラ141aを有している。転写正回路141b及び転写正回路141bと直列に接続された転写負回路141cは、生成した高電圧を転写ローラ141aに印加する。ここで、転写負回路141cは、転写正回路141bと並列に接続して、転写ローラ141aへの接続をスイッチ等の切替手段によって切り替えてもよいし、転写負回路141c自体を無くしてもよい。また、転写ローラ141aは、感光ドラム131と対抗接触している。定着部105は、定着ローラ151と加圧ローラ152を有している。また、排出部106は、排出ローラ161a、161b、排出トレイ162を含む。 The transfer unit 104 has a transfer roller 141a as a transfer member. A positive transfer circuit 141b and a negative transfer circuit 141c connected in series with the positive transfer circuit 141b apply the generated high voltage to the transfer roller 141a. Here, the transfer negative circuit 141c may be connected in parallel with the transfer positive circuit 141b, and the connection to the transfer roller 141a may be switched by switching means such as a switch, or the transfer negative circuit 141c itself may be eliminated. Also, the transfer roller 141 a is in contact with the photosensitive drum 131 . The fixing section 105 has a fixing roller 151 and a pressure roller 152 . Also, the discharge unit 106 includes discharge rollers 161 a and 161 b and a discharge tray 162 .

制御手段である制御部200は、CPU200a、ROM200b、RAM200cを有している。CPU200aは、ROM200bに記憶された各種プログラムに従い、RAM200cを作業領域として用いながら、作像部103による画像形成動作、定着部105による定着動作、用紙Pの搬送動作等を制御している。制御部200は、後述する現像ローラ133aの当接動作又は離間動作、後述する各電圧を印加する各電源である各回路の制御も行っている。なお、制御部200とは別に、作像部103や定着部105、各電源を制御する制御部を設け、別途設けた制御部を制御部200が制御する構成としてもよい。 A control unit 200, which is control means, has a CPU 200a, a ROM 200b, and a RAM 200c. The CPU 200a controls the image forming operation by the image forming unit 103, the fixing operation by the fixing unit 105, the conveying operation of the paper P, etc. according to various programs stored in the ROM 200b and using the RAM 200c as a work area. The control unit 200 also controls the contact operation or separation operation of the developing roller 133a, which will be described later, and each circuit, which is each power source for applying each voltage, which will be described later. Note that a control unit for controlling the image forming unit 103, the fixing unit 105, and each power supply may be provided separately from the control unit 200, and the control unit 200 may control the separately provided control unit.

(画像形成装置の動作)
作像部103が感光ドラム131表面へトナー像を作成する動作について説明する。帯電回路132bから負の高電圧を印加された帯電ローラ132aは、感光ドラム131の表面を帯電させる。実施例1での帯電プロセスは、例えばローラ帯電方式を採用している。帯電ローラ132aと感光ドラム131とは、わずかな空隙(GAP)をもって対峙しており、帯電ローラ132aは空隙での放電を利用して感光ドラム131表面を帯電させる。レーザスキャナ137は、画像データに従ってレーザ光を感光ドラム131に照射し、感光ドラム131の表面に潜像を形成させる。トナー容器136に収容(格納)されているトナーは、攪拌により例えば負極性に帯電される。
(Operation of image forming apparatus)
An operation of forming a toner image on the surface of the photosensitive drum 131 by the image forming unit 103 will be described. The charging roller 132 a to which a negative high voltage is applied from the charging circuit 132 b charges the surface of the photosensitive drum 131 . The charging process in Example 1 employs, for example, a roller charging method. The charging roller 132a and the photosensitive drum 131 face each other with a slight gap (GAP), and the charging roller 132a charges the surface of the photosensitive drum 131 by utilizing the discharge in the gap. The laser scanner 137 irradiates the photosensitive drum 131 with laser light according to image data to form a latent image on the surface of the photosensitive drum 131 . The toner accommodated (stored) in the toner container 136 is, for example, negatively charged by agitation.

トナー供給ローラ134aは、トナー容器136に収容されたトナーを現像ローラ133aに供給する。トナーは、トナー供給R回路134bから負の高電圧を印加されたトナー供給ローラ134aによって、現像ローラ133aの表面に移動し、表面に付着する。現像ブレード135aは、トナー供給ローラ134aにより現像ローラ133aに供給されたトナーを均す。現像ローラ133aの表面に付着したトナーは、場所により高さが不均一であるため、ブレード回路135bにより負の高電圧が印加された現像ブレード135aによって均一に均される。表面にトナーが付着した現像ローラ133aは、現像回路133bから印加された負の高電圧を利用して、感光ドラム131の表面にトナーを移動させ、静電潜像が現像される。ここで、トナー供給R回路134bの出力電圧を、現像回路133bの出力電圧よりも絶対値が大きくなるように設定することで、負に帯電したトナーを現像ローラ133aに移動しやすくしている。また、ブレード回路135bの出力電圧を、現像回路133bの出力電圧よりも絶対値が大きくなるように設定することで、負に帯電したトナーを現像ブレード135aに固着しにくくしている。例えば、現像回路133bの出力電圧は-300V、トナー供給R回路134b及びブレード回路135bの出力電圧は-500Vに設定される。 The toner supply roller 134a supplies the toner contained in the toner container 136 to the development roller 133a. The toner is moved to the surface of the developing roller 133a by the toner supply roller 134a to which a high negative voltage is applied from the toner supply R circuit 134b, and adheres to the surface. The development blade 135a smoothes the toner supplied to the development roller 133a by the toner supply roller 134a. Since the height of the toner adhering to the surface of the developing roller 133a is uneven depending on the location, the toner is evenly leveled by the developing blade 135a to which a negative high voltage is applied by the blade circuit 135b. The developing roller 133a, which has toner attached to its surface, uses a negative high voltage applied from the developing circuit 133b to move the toner to the surface of the photosensitive drum 131, thereby developing an electrostatic latent image. Here, by setting the output voltage of the toner supply R circuit 134b to be larger in absolute value than the output voltage of the developing circuit 133b, the negatively charged toner can be easily moved to the developing roller 133a. Further, by setting the output voltage of the blade circuit 135b to be larger in absolute value than the output voltage of the developing circuit 133b, it is made difficult for the negatively charged toner to adhere to the developing blade 135a. For example, the output voltage of the developing circuit 133b is set to -300V, and the output voltage of the toner supply R circuit 134b and the blade circuit 135b is set to -500V.

続いて、用紙Pへの画像形成の動作について説明する。画像形成装置101が印刷ジョブを受信すると、各ローラとレーザスキャナ137が動作を開始する。給紙トレイ121に格納された用紙Pは、給紙ローラ122によって給紙され、搬送路111を搬送され、やがて感光ドラム131と転写ローラ141aとが対向した位置に到達する。用紙Pは、感光ドラム131と転写正回路141bから正の高電圧を印加された転写ローラ141aとによって挟持(以下、ニップという)され、その際に、感光ドラム131の表面に形成されたトナー像が用紙Pに転写される。搬送を続ける用紙Pは、次に定着部105に到達し、定着ローラ151と加圧ローラ152とによって加圧ニップされ、用紙Pに未定着だったトナー像が定着される。その後、用紙Pは排出ローラ161a、161bを経由して、排出トレイ162に排出される。以上説明した、用紙Pに画像が形成される過程を、以下、画像形成プロセスともいう。また、画像形成プロセス以外のプロセスで、画像形成プロセス時を避けて行われる過程を、以下、特殊プロセスという。 Next, the operation of forming an image on paper P will be described. When the image forming apparatus 101 receives a print job, each roller and the laser scanner 137 start operating. The paper P stored in the paper feed tray 121 is fed by the paper feed roller 122, transported along the transport path 111, and eventually reaches a position where the photosensitive drum 131 and the transfer roller 141a face each other. The paper P is nipped (hereinafter referred to as nip) between the photosensitive drum 131 and the transfer roller 141a to which a positive high voltage is applied from the positive transfer circuit 141b. is transferred to the paper P. The sheet P that continues to be conveyed next reaches the fixing section 105 and is pressure-nipped between the fixing roller 151 and the pressure roller 152, and the unfixed toner image on the sheet P is fixed. After that, the paper P is discharged to the discharge tray 162 via the discharge rollers 161a and 161b. The process of forming an image on the paper P as described above is hereinafter also referred to as an image forming process. A process other than the image forming process, which is performed while avoiding the image forming process, is hereinafter referred to as a special process.

(現像離間機構)
次に、現像ローラ133aを感光ドラム131から離間する構成について説明する。現像ローラ133aは感光ドラム131、トナー供給ローラ134a及び現像ブレード135aと摺動しながら回転するため、使用が進むと表面が摩耗し劣化する。画像形成装置101の製品寿命を考慮すれば、摺動する時間は必要最小限にすべきである。実施例1の画像形成装置101は、現像ローラ133aを感光ドラム131から離間することができる当接離間手段である現像離間機構(図2参照)を備える。現像ローラ133aは、感光ドラム131に当接した当接状態又は感光ドラム131から離間した離間状態となることが可能であり、当接状態で感光ドラム131上(感光体上)に形成された静電潜像をトナーにより現像しトナー像を形成する。
(Development separation mechanism)
Next, a configuration for separating the developing roller 133a from the photosensitive drum 131 will be described. Since the developing roller 133a rotates while sliding against the photosensitive drum 131, the toner supply roller 134a, and the developing blade 135a, the surface of the developing roller 133a wears and deteriorates as the use progresses. Considering the product life of the image forming apparatus 101, the sliding time should be minimized. The image forming apparatus 101 of the first embodiment includes a developing separation mechanism (see FIG. 2) which is a contact separating means capable of separating the developing roller 133 a from the photosensitive drum 131 . The developing roller 133a can be in a contact state in which it is in contact with the photosensitive drum 131 or in a separated state in which it is separated from the photosensitive drum 131. In the contact state, the developing roller 133a forms static electricity on the photosensitive drum 131 (on the photoreceptor). The electrostatic latent image is developed with toner to form a toner image.

現像離間機構は、現像ローラ133a、トナー供給ローラ134a、現像ブレード135a、トナー容器136を含む部分を可動させることで、現像ローラ133aを感光ドラム131から離間した離間状態と、当接した当接状態とに切り替える。すなわち、現像ブレード135aは、当接状態及び離間状態で現像ローラ133aに当接しており、トナー供給ローラ134aも当接状態及び離間状態で現像ローラ133aに当接している。なお、図1には、代表して現像ローラ133aが離間した状態を破線133a’で示す。 The developing separation mechanism moves a portion including the developing roller 133a, the toner supply roller 134a, the developing blade 135a, and the toner container 136, so that the developing roller 133a is separated from the photosensitive drum 131, and is in contact with the photosensitive drum 131. and switch to That is, the developing blade 135a contacts the developing roller 133a in a contact state and a separated state, and the toner supply roller 134a also contacts the developing roller 133a in a contact state and a separated state. In FIG. 1, the broken line 133a' representatively indicates the state in which the developing roller 133a is separated.

画像形成装置101は、現像ローラ133aを当接状態又は離間状態に切り替える当接離間手段である現像離間機構を有する。実施例1では、当接離間機構は、クラッチ駆動回路250、現像離間クラッチ252、現像離間ギヤ254、駆動モータ256を含む(図2参照)。制御部200は、当接離間機構を制御する。現像離間クラッチ252は、クラッチ駆動回路250を介して駆動される。現像離間クラッチ252は、駆動モータ256から現像離間ギヤ254へ駆動が伝達される状態(以下、伝達状態という)と、駆動モータ256から現像離間ギヤ254への駆動が遮断された状態(以下、遮断状態という)とを切り替えることができる。制御部200は、駆動回路(不図示)やエンコーダ等の回転検知手段(不図示)等により駆動モータ256を制御する。制御部200は、クラッチ駆動回路250を介して現像離間クラッチ252を制御する。伝達状態になると、現像ローラ133aは感光ドラム131から離間し、遮断状態になると現像ローラ133aは感光ドラム131に当接する。制御部200は、所定のタイミングで現像ローラ133aを当接状態又は離間状態を切り替えることができる。現像離間クラッチ252としては、電磁クラッチを用いることができる。また、欠け歯ギヤとソレノイドを現像離間クラッチ252として用いることで、伝達状態(当接状態)と遮断状態を切り替えてもよい。なお、上述したように、実施例1では、現像ローラ133aが感光ドラム131に当接する又は感光ドラム131から離間すると、トナー供給ローラ134a、現像ブレード135a及びトナー容器136も現像ローラ133aに連動して移動する。 The image forming apparatus 101 has a developing/separating mechanism which is a contact/separating means for switching the developing roller 133a between the contact state and the separated state. In Embodiment 1, the contact/separation mechanism includes a clutch drive circuit 250, a development separation clutch 252, a development separation gear 254, and a drive motor 256 (see FIG. 2). The control unit 200 controls the contact/separation mechanism. The developing separation clutch 252 is driven through the clutch drive circuit 250 . The development separating clutch 252 has a state in which drive is transmitted from the drive motor 256 to the development separation gear 254 (hereinafter referred to as a transmission state) and a state in which the drive from the drive motor 256 to the development separation gear 254 is interrupted (hereinafter referred to as a disconnection state). state) can be switched. The control unit 200 controls the drive motor 256 by means of a drive circuit (not shown), rotation detection means (not shown) such as an encoder, and the like. The control section 200 controls the developing separation clutch 252 via the clutch drive circuit 250 . The developing roller 133a is separated from the photosensitive drum 131 in the transmitting state, and the developing roller 133a contacts the photosensitive drum 131 in the blocking state. The controller 200 can switch the developing roller 133a between the contact state and the separation state at a predetermined timing. An electromagnetic clutch can be used as the developing separation clutch 252 . Alternatively, a toothless gear and a solenoid may be used as the developing separation clutch 252 to switch between the transmission state (abutment state) and the cut-off state. As described above, in the first embodiment, when the developing roller 133a comes into contact with the photosensitive drum 131 or separates from the photosensitive drum 131, the toner supply roller 134a, the developing blade 135a, and the toner container 136 also move in conjunction with the developing roller 133a. Moving.

現像離間機構はさらに、離間中において、現像ローラ133aの回転駆動ギア(不図示)を外す(解除する)機能も有し、現像ローラ133a、トナー供給ローラ134aは離間状態で回転を停止する。画像形成装置101は、画像形成動作を行っていないとき(以下、非画像形成時という)に、現像離間機構を離間状態に制御する。これにより、現像ローラ133aと感光ドラム131、トナー供給ローラ134a及び現像ブレード135aとの摺動をなくすことで、耐久性を向上している。 The development separating mechanism also has a function of removing (releasing) the rotation driving gear (not shown) of the developing roller 133a during separation, and the development roller 133a and the toner supply roller 134a stop rotating in the separated state. The image forming apparatus 101 controls the developing separation mechanism to the separated state when the image forming operation is not performed (hereinafter referred to as "non-image forming time"). This eliminates sliding between the developing roller 133a, the photosensitive drum 131, the toner supply roller 134a, and the developing blade 135a, thereby improving durability.

(高電圧生成回路の構成及び動作)
作像部103における、帯電回路132b、現像回路133b、トナー供給R回路134b、ブレード回路135bの構成及び動作について、図2を用いて説明する。
(Configuration and operation of high voltage generation circuit)
The configuration and operation of the charging circuit 132b, developing circuit 133b, toner supply R circuit 134b, and blade circuit 135b in the image forming unit 103 will be described with reference to FIG.

(帯電回路)
トランスT11は1次巻線T11-1と2次巻線T11-2を有し、1次巻線T11-1の一方の端子に電源電圧V1が、他方の端子には電界効果トランジスタ(以下、FETという)11が接続される。1次巻線T11-1、2次巻線T11-2の黒丸はコイルの巻始め(言い換えれば極性)を示す。FET11のゲート端子には、抵抗R12がソース端子との間に接続され、抵抗R17が制御部200のCLK端子との間に接続される。1次巻線T11-1の一方の端子と他方の端子との間(以下、両端子間という)には、さらに、コンデンサC11と抵抗R11とが並列に接続された並列回路と、ダイオードD11とが直列に接続されている。ダイオードD11は、カソード端子がコンデンサC11と抵抗R11との並列回路に接続され、アノード端子が1次巻線T11-1の他方の端子及びFET11のドレイン端子に接続されている。
(charging circuit)
The transformer T11 has a primary winding T11-1 and a secondary winding T11-2. One terminal of the primary winding T11-1 is connected to the power supply voltage V1, and the other terminal is connected to a field effect transistor (hereinafter referred to as a field effect transistor). FET) 11 is connected. The black circles of the primary winding T11-1 and secondary winding T11-2 indicate the winding start (in other words, polarity) of the coil. A resistor R 12 is connected between the gate terminal of FET 11 and the source terminal, and a resistor R 17 is connected between the CLK terminal of the control unit 200 . A parallel circuit in which a capacitor C11 and a resistor R11 are connected in parallel, a diode D11 and a are connected in series. The diode D11 has a cathode terminal connected to the parallel circuit of the capacitor C11 and the resistor R11, and an anode terminal connected to the other terminal of the primary winding T11-1 and the drain terminal of the FET11.

一方、2次巻線T11-2の両端子間には、ダイオードD12とコンデンサC12とが接続される。ダイオードD12は、カソード端子がトランスT11の2次巻線T11-2の一方の端子に接続され、アノード端子がコンデンサC12の一方の端子に接続されている。そして、コンデンサC12は、他方の端子が検知手段である帯電電流検知回路PRI_ISNSに接続されている。なお、実施例1の電源電圧V1は例えば24Vである。 On the other hand, a diode D12 and a capacitor C12 are connected between both terminals of the secondary winding T11-2. The diode D12 has a cathode terminal connected to one terminal of the secondary winding T11-2 of the transformer T11, and an anode terminal connected to one terminal of the capacitor C12. The other terminal of the capacitor C12 is connected to a charging current detection circuit PRI_ISNS, which is a detection means. Note that the power supply voltage V1 in the first embodiment is, for example, 24V.

制御部200は、CLK端子からハイレベル又はローレベルの信号を出力する。CLK端子からハイレベル状態の信号が出力されると、FET11はオンし、FET11のドレイン電圧はほぼグランド(以下、GNDという)と同電位に低下する。これにより、トランスT11の1次巻線T11-1の両端に電圧が印加され、励磁電流が流れる。この状態で、CLK端子から出力される電圧がローレベル状態に変化すると、FET11はオフし、1次巻線T11-1の両端にフライバック電圧が発生する。これとともに、2次巻線T11-2にも、1次巻線T11-1と2次巻線T11-2との巻数比に応じたフライバック電圧が発生する。発生したフライバック電圧はダイオードD12とコンデンサC12とで整流平滑され、負極性の第1電圧である帯電電圧Vpriが生成される。なお、コンデンサC11、抵抗R11、ダイオードD11は、1次巻線T11-1の漏れインダクタンスによるサージ電圧を吸収するスナバ回路の役割を果たしている。 The control unit 200 outputs a high level or low level signal from the CLK terminal. When a high level signal is output from the CLK terminal, the FET 11 is turned on, and the drain voltage of the FET 11 drops to approximately the same potential as the ground (hereinafter referred to as GND). As a result, a voltage is applied across the primary winding T11-1 of the transformer T11, and an exciting current flows. In this state, when the voltage output from the CLK terminal changes to a low level state, the FET11 is turned off and a flyback voltage is generated across the primary winding T11-1. Along with this, a flyback voltage corresponding to the turns ratio between the primary winding T11-1 and the secondary winding T11-2 is also generated in the secondary winding T11-2. The generated flyback voltage is rectified and smoothed by the diode D12 and the capacitor C12 to generate the charging voltage Vpri, which is the negative first voltage. Note that the capacitor C11, the resistor R11, and the diode D11 serve as a snubber circuit that absorbs a surge voltage due to the leakage inductance of the primary winding T11-1.

制御部200のCLK端子から出力される電圧は、ハイレベル状態とローレベル状態とが交互に発生する矩形波となる。実施例1では、例えば周波数50kHz、デューティー10%の固定の矩形波が出力される。ここで、デューティー10%とは、信号の1周期(ハイレベルの時間とローレベルの時間との和)のうちハイレベルの時間の割合であるが、ローレベルの時間の割合であってもよい。なお、矩形波の周波数やデューティーは各々の回路で最適な値に設計されるべきであり、実施例1での値に限定されない。さらに矩形波の周波数やデューティーは固定値でなくてもよく、制御対象の電圧や負荷によって可変にしてもよい。FET11がオンオフすることによって、2次巻線T11-2に発生するフライバック電圧がダイオードD12とコンデンサC12とで整流平滑され、帯電電圧Vpriが生成される。 The voltage output from the CLK terminal of the control unit 200 is a rectangular wave in which a high level state and a low level state alternately occur. In Example 1, for example, a fixed square wave having a frequency of 50 kHz and a duty of 10% is output. Here, the duty of 10% is the ratio of the high level time in one period of the signal (the sum of the high level time and the low level time), but it may be the ratio of the low level time. . Note that the frequency and duty of the rectangular wave should be designed to optimum values for each circuit, and are not limited to the values in the first embodiment. Furthermore, the frequency and duty of the rectangular wave may not be fixed values, and may be variable depending on the voltage and load of the controlled object. By turning on/off the FET11, the flyback voltage generated in the secondary winding T11-2 is rectified and smoothed by the diode D12 and the capacitor C12 to generate the charging voltage Vpri.

帯電回路132bは、帯電電圧Vpriを安定かつ所定の電圧に制御するために、帯電電圧Vpriをフィードバック制御している。帯電電圧Vpriは、抵抗R14と抵抗R13を介して、電源電圧V2に接続される。抵抗R14と抵抗R13との接続点は、コンパレータIC11の正入力端子(非反転入力端子、+端子)に接続される。コンパレータIC11の負入力端子(反転入力端子、-端子)は、抵抗R16、抵抗R15を介して電源電圧V2に接続され、さらに、コンデンサC16を介してGNDに接続される。抵抗R15と抵抗R16の接続点は、制御部200のPRI_CONT端子に接続される。また、コンパレータIC11の出力端子は、FET11のゲート端子に接続される。PRI_CONT端子からは、ハイインピーダンス(以降、Hi-Zと記載する)状態とローレベル状態とを交互に繰り返す第1パルス信号(以下、単にパルス信号という)が出力される。 The charging circuit 132b feedback-controls the charging voltage Vpri in order to control the charging voltage Vpri to a stable and predetermined voltage. The charging voltage Vpri is connected to the power supply voltage V2 through resistors R14 and R13. A connection point between the resistor R14 and the resistor R13 is connected to the positive input terminal (non-inverting input terminal, + terminal) of the comparator IC11. The negative input terminal (inverting input terminal, - terminal) of the comparator IC11 is connected to the power supply voltage V2 via the resistors R16 and R15, and further connected to GND via the capacitor C16. A connection point between the resistor R15 and the resistor R16 is connected to a PRI_CONT terminal of the control section 200 . Also, the output terminal of the comparator IC11 is connected to the gate terminal of the FET11. The PRI_CONT terminal outputs a first pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats a high impedance (hereinafter referred to as Hi-Z) state and a low level state.

PRI_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R15と抵抗R16を介してコンデンサC16を充電する電流が流れる。一方、PRI_CONT端子がローレベル状態のときは、コンデンサC16を放電する電流が、抵抗R16を介してPRI_CONT端子に向かって流れる。PRI_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC16の充放電のバランスが、所定の電圧で安定する。したがって、PRI_CONT端子から出力されるパルス信号のデューティーに応じて、コンパレータIC11の負入力端子の電圧が決定されることになる。 When the PRI_CONT terminal is in the Hi-Z state, a current for charging the capacitor C16 flows from the power supply voltage V2 through the resistors R15 and R16. On the other hand, when the PRI_CONT terminal is in the low level state, the current discharging the capacitor C16 flows through the resistor R16 toward the PRI_CONT terminal. When the PRI_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C16 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the comparator IC11 is determined according to the duty of the pulse signal output from the PRI_CONT terminal.

図3(a)は、PRI_CONT端子から出力されるパルス信号と帯電電圧Vpriとの関係を示すグラフであり、横軸にPRI_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸に帯電電圧Vpriを示す。具体的には、図3(a)のように、PRI_CONT端子から出力されるパルス信号のローデューティーが大きいほど、負電圧である帯電電圧Vpriの絶対値が大きくなる。 FIG. 3(a) is a graph showing the relationship between the pulse signal output from the PRI_CONT terminal and the charging voltage Vpri. The charging voltage Vpri is shown on the axis. Specifically, as shown in FIG. 3A, as the low duty of the pulse signal output from the PRI_CONT terminal increases, the absolute value of the charging voltage Vpri, which is a negative voltage, increases.

図2の説明に戻る。コンパレータIC11の負入力端子の電圧が正入力端子より小さい場合は、コンパレータIC11の出力端子はHi-Zとなる。このとき、制御部200のCLK端子から出力される信号は、そのままFET11のゲート端子に入力され、FET11をオンオフ駆動することになる。一方、コンパレータIC11の負入力端子の電圧が正入力端子より大きい場合、コンパレータIC11の出力端子はローレベルとなる。このとき、CLK端子から出力される電流はコンパレータIC11の出力端子によって引かれ、FET11のゲート電圧は強制的にローレベルとなる。これにより、本来FET11がオンすべきタイミングでオンすることができなくなるため、帯電電圧Vpriの絶対値の低下が促される。この動作により、帯電電圧Vpriを所定の電圧に制御することが可能となる。制御部200は、PRI_CONT端子から出力される信号のローデューティーを制御することで、帯電電圧Vpriのフィードバック制御を行っている。ここで、実施例1の電源電圧V2は5Vである。電源電圧V2は、コンパレータIC11の正入力端子及び負入力端子の電圧に影響を与えるため、電源電圧V2には比較的、電圧精度の高い電源を使用すべき点に注意する必要がある。コンパレータIC11は電源電圧V1により動作する。 Returning to the description of FIG. When the voltage at the negative input terminal of comparator IC11 is lower than the voltage at the positive input terminal, the output terminal of comparator IC11 becomes Hi-Z. At this time, the signal output from the CLK terminal of the control unit 200 is directly input to the gate terminal of the FET 11 to drive the FET 11 on and off. On the other hand, when the voltage of the negative input terminal of the comparator IC11 is higher than the voltage of the positive input terminal, the output terminal of the comparator IC11 becomes low level. At this time, the current output from the CLK terminal is pulled by the output terminal of the comparator IC11, and the gate voltage of the FET11 is forcibly set to low level. As a result, the FET 11 cannot be turned on at the timing when it should be turned on, which promotes a decrease in the absolute value of the charging voltage Vpri. This operation makes it possible to control the charging voltage Vpri to a predetermined voltage. The control unit 200 performs feedback control of the charging voltage Vpri by controlling the low duty of the signal output from the PRI_CONT terminal. Here, the power supply voltage V2 in Example 1 is 5V. Since the power supply voltage V2 affects the voltages of the positive and negative input terminals of the comparator IC11, it should be noted that a power supply with relatively high voltage accuracy should be used for the power supply voltage V2. The comparator IC11 operates with the power supply voltage V1.

以上の動作により、帯電回路132bによって安定した帯電電圧Vpriが生成され、帯電ローラ132aに印加される。なお、抵抗R132は、出力電流を制限するために設けられている。さらに、抵抗R132は、画像形成装置101から着脱可能な帯電ローラ132aを画像形成装置101から取り外した状態における外部からのESD(Electro Static Discharge)保護の目的でも設けられている。抵抗R132は、必要に応じて入れてもよい。また、実施例1における帯電電圧Vpriの値は、例えば-1500Vである。 Through the above operation, the charging circuit 132b generates a stable charging voltage Vpri and applies it to the charging roller 132a. A resistor R132 is provided to limit the output current. Furthermore, the resistor R132 is also provided for the purpose of protecting the charging roller 132a detachable from the image forming apparatus 101 from external ESD (Electro Static Discharge) when the image forming apparatus 101 is detached. Resistor R132 may be inserted as required. Also, the value of the charging voltage Vpri in Example 1 is -1500V, for example.

(帯電電流検知)
帯電電流検知回路PRI_ISNSは、帯電ローラ132aに供給した電流(以降、帯電電流という)を検知する回路である。感光ドラム131表面の電位を精度よく検知する方法として、帯電ローラ132aから感光ドラム131への放電が開始される電圧(以下、放電開始電圧という)を検知する方法が知られている。帯電電圧Vpriと帯電電流又は感光ドラム131の表面電位との関係を図3(e)(f)に示す。図3(e)は、横軸に帯電電圧(負)を示し、縦軸に帯電電流を示す。図3(f)は、横軸に帯電電圧(負)を示し、縦軸に感光ドラム131の表面電位を示す。図3(e)(f)を使って、帯電電圧Vpriを0Vから徐々に絶対値を上昇させていったときの帯電電流と感光ドラム131の表面電位の遷移を説明する。帯電電圧Vpriが0Vから上昇を開始し、しばらくは帯電電流が流れない状態(0A)が続く。帯電電圧Vpriが放電開始電圧に達すると、帯電ローラ132aから感光ドラム131への放電が開始され、帯電電流が流れ始める(図3(e))。感光ドラム131の表面電位は、この時点で0Vであり、その後は、帯電電圧Vpriとは放電開始電圧と同じ電位差を維持した状態(すなわち、グラフの線が平行を保った状態)で上昇していく(図3(f))。したがって、放電開始電圧を検知すれば、帯電電圧Vpriと放電開始電圧とに基づいて感光ドラム131の表面電位を精度よく検知することができることになる。ただし、帯電電流の検知は、帯電ローラ132aから感光ドラム131への放電電流を正しく検知する必要があるため、現像ローラ133aが感光ドラム131から離間している状態で検知される必要がある。すなわち、制御部200は、帯電電流検知回路PRI_ISNSにより帯電ローラ132aに流れる電流を検知するときに、現像ローラ133aが離間状態になるよう現像離間機構を制御する。実施例1では、非画像形成時に、現像離間機構を離間状態に制御した状態で、帯電電流検知が行われる。すなわち、帯電電流の検知は特殊プロセスの一例といえる。
(Charging current detection)
The charging current detection circuit PRI_ISNS is a circuit for detecting the current supplied to the charging roller 132a (hereinafter referred to as charging current). As a method of accurately detecting the potential of the surface of the photosensitive drum 131, a method of detecting a voltage at which discharge from the charging roller 132a to the photosensitive drum 131 is started (hereinafter referred to as discharge start voltage) is known. 3E and 3F show the relationship between the charging voltage Vpri and the charging current or the surface potential of the photosensitive drum 131. FIG. In FIG. 3(e), the horizontal axis indicates the charging voltage (negative), and the vertical axis indicates the charging current. In FIG. 3F , the horizontal axis indicates the charging voltage (negative), and the vertical axis indicates the surface potential of the photosensitive drum 131 . 3E and 3F, the transition of the charging current and the surface potential of the photosensitive drum 131 when the absolute value of the charging voltage Vpri is gradually increased from 0V will be described. The charging voltage Vpri starts to rise from 0 V, and the state (0 A) in which the charging current does not flow continues for a while. When the charging voltage Vpri reaches the discharge start voltage, discharging from the charging roller 132a to the photosensitive drum 131 is started, and charging current begins to flow (FIG. 3(e)). The surface potential of the photosensitive drum 131 is 0 V at this time, and thereafter increases while maintaining the same potential difference as the discharge start voltage (that is, the lines in the graph are kept parallel) with the charging voltage Vpri. Go (Fig. 3(f)). Therefore, by detecting the discharge start voltage, it is possible to accurately detect the surface potential of the photosensitive drum 131 based on the charging voltage Vpri and the discharge start voltage. However, since it is necessary to correctly detect the discharge current from the charging roller 132a to the photosensitive drum 131, it is necessary to detect the charging current while the developing roller 133a is separated from the photosensitive drum 131. FIG. That is, when the charging current detection circuit PRI_ISNS detects the current flowing through the charging roller 132a, the control unit 200 controls the developing roller separation mechanism so that the developing roller 133a is in the separated state. In the first embodiment, during non-image formation, the charging current detection is performed while the developing separation mechanism is controlled to be in the separated state. That is, the detection of charging current can be said to be an example of a special process.

(現像回路)
現像回路133bは、帯電電圧Vpriを分圧によって減圧することで、負極性の第2電圧である現像電圧Vdevを生成する回路である。すなわち、現像回路133bは帯電回路132bに従属しているといえる。現像回路133bは、帯電電圧Vpriから、抵抗R50とツェナーダイオードZD51、トランジスタTr31を介して電源電圧V1に接続されている。現像回路133bは、トランジスタTr31のコレクタ端子の電圧を現像電圧Vdevとして出力する。トランジスタTr31のベース端子には、抵抗R39がエミッタ端子との間に接続され、抵抗R38がオペアンプIC31の出力端子に接続される。
(development circuit)
The development circuit 133b is a circuit that reduces the charging voltage Vpri by dividing the voltage to generate a development voltage Vdev that is a negative second voltage. That is, it can be said that the developing circuit 133b is subordinate to the charging circuit 132b. The developing circuit 133b is connected from the charging voltage Vpri to the power supply voltage V1 via the resistor R50, Zener diode ZD51, and transistor Tr31. The development circuit 133b outputs the voltage of the collector terminal of the transistor Tr31 as the development voltage Vdev. A resistor R39 is connected between the base terminal of the transistor Tr31 and the emitter terminal, and a resistor R38 is connected to the output terminal of the operational amplifier IC31.

現像回路133bでも、現像電圧Vdevを安定かつ所定の電圧に制御するために、現像電圧Vdevをフィードバック制御している。現像電圧Vdevは、抵抗R34と抵抗R33とを介して、電源電圧V2に接続される。抵抗R34と抵抗R33との接続点は、オペアンプIC31の正入力端子に接続される。オペアンプIC31の負入力端子は、抵抗R36、抵抗R35を介して電源電圧V2に接続され、さらに、コンデンサC36を介してGNDに接続される。抵抗R35と抵抗R36との接続点は、制御部200のDEV_CONT端子に接続される。オペアンプIC31の負入力端子と出力端子間には、抵抗R37とコンデンサC37とが直列に接続される。抵抗R37及びコンデンサC37はオペアンプIC31の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC31は電源電圧V1により動作する。 The developing circuit 133b also feedback-controls the developing voltage Vdev in order to control the developing voltage Vdev to a stable and predetermined voltage. The development voltage Vdev is connected to the power supply voltage V2 via resistors R34 and R33. A connection point between the resistor R34 and the resistor R33 is connected to the positive input terminal of the operational amplifier IC31. The negative input terminal of the operational amplifier IC31 is connected to the power supply voltage V2 via the resistors R36 and R35, and further connected to GND via the capacitor C36. A connection point between the resistor R35 and the resistor R36 is connected to the DEV_CONT terminal of the control section 200 . A resistor R37 and a capacitor C37 are connected in series between the negative input terminal and the output terminal of the operational amplifier IC31. A resistor R37 and a capacitor C37 are provided for phase compensation of the operational amplifier IC31 and contribute to stabilization of feedback control. The operational amplifier IC31 operates with the power supply voltage V1.

制御部200のDEV_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第2パルス信号(以下、単にパルス信号ともいう)が出力される。DEV_CONT端子からのパルス信号がHi-Z状態のときは、電源電圧V2から抵抗R35と抵抗R36とを介してコンデンサC36を充電する電流が流れる。一方、DEV_CONT端子からのパルス信号がローレベル状態のときは、コンデンサC36を放電する電流が、抵抗R36を介してDEV_CONT端子に向かって流れる。DEV_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC36の充放電のバランスが、所定の電圧で安定する。したがって、DEV_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC31の負入力端子の電圧が決定されることになる。 A DEV_CONT terminal of the control unit 200 outputs a second pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats the Hi-Z state and the low level state. When the pulse signal from the DEV_CONT terminal is in the Hi-Z state, a current for charging the capacitor C36 flows from the power supply voltage V2 through the resistors R35 and R36. On the other hand, when the pulse signal from the DEV_CONT terminal is in the low level state, the current discharging the capacitor C36 flows through the resistor R36 toward the DEV_CONT terminal. When the DEV_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C36 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the operational amplifier IC31 is determined according to the duty of the pulse signal output from the DEV_CONT terminal.

オペアンプIC31の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC31の出力端子はハイレベルとなる。これによりトランジスタTr31はオフされ、現像電圧Vdevの絶対値は上昇する。一方、オペアンプIC31の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC31の出力端子はローレベルとなる。これによりトランジスタTr31はオンされ、現像電圧Vdevの絶対値は低下する。この動作により、現像電圧Vdevを所定の電圧に制御することが可能となる。制御部200は、第2パルス信号を出力することで第2電源である現像回路133bを制御している。制御部200は、DEV_CONT端子から出力されるパルス信号のローデューティーを制御することで、現像電圧Vdevのフィードバック制御を行っている。 When the voltage of the negative input terminal of the operational amplifier IC31 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC31 becomes high level. As a result, the transistor Tr31 is turned off and the absolute value of the developing voltage Vdev increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC31 is higher than the voltage of the positive input terminal, the output terminal of the operational amplifier IC31 becomes low level. As a result, the transistor Tr31 is turned on and the absolute value of the development voltage Vdev is lowered. This operation enables the development voltage Vdev to be controlled to a predetermined voltage. The control unit 200 controls the developing circuit 133b, which is the second power supply, by outputting the second pulse signal. The control unit 200 performs feedback control of the development voltage Vdev by controlling the low duty of the pulse signal output from the DEV_CONT terminal.

図3(b)は、DEV_CONT端子から出力されるパルス信号と現像電圧Vdevとの関係を示すグラフであり、横軸にDEV_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸に現像電圧Vdevを示す。図3(b)のように、DEV_CONT端子から出力されるパルス信号のローデューティーが大きいほど、現像電圧Vdevの絶対値が大きくなる。 FIG. 3(b) is a graph showing the relationship between the pulse signal output from the DEV_CONT terminal and the developing voltage Vdev, where the horizontal axis represents the low duty of the pulse signal output from the DEV_CONT terminal, and the vertical axis represents the Lo Duty. The axis indicates the development voltage Vdev. As shown in FIG. 3B, the greater the low duty of the pulse signal output from the DEV_CONT terminal, the greater the absolute value of the developing voltage Vdev.

図2の説明に戻る。以上の動作により、安定した現像電圧Vdevが生成され、現像ローラ133aに印加される。なお、抵抗R133は、抵抗R132と同様に、出力電流を制限するため、及び、現像ローラ133aを画像形成装置101から取り外した状態における外部からのESD保護の目的で、必要に応じて入れてもよい。また、実施例1の現像電圧Vdevの値は、例えば-300Vである。 Returning to the description of FIG. Through the above operation, a stable development voltage Vdev is generated and applied to the development roller 133a. Similar to the resistor R132, the resistor R133 may be inserted if necessary for the purpose of limiting the output current and protecting the developing roller 133a from the image forming apparatus 101 from external ESD. good. Also, the value of the developing voltage Vdev in Example 1 is, for example, -300V.

(ブレード回路)
ブレード回路135bは、現像電圧Vdevに対して所定の電位差を有する第3電圧であるブレード電圧Vbldを生成する回路である。ブレード電圧Vbldは、現像電圧Vdevに対してツェナーダイオードZD51を介して接続されている。ツェナーダイオードZD51は、アノード端子が抵抗R50を介して帯電電圧Vpriに接続されており、アノード端子側がブレード電圧Vbldとなっている。すなわち、ブレード電圧Vbldは、現像電圧VdevよりツェナーダイオードZD51のツェナー電圧の分だけ絶対値が大きい値となる。ツェナーダイオードZD51は、現像回路133bが出力する現像電圧Vdevにカソード端子が接続され、ブレード回路135bが出力するブレード電圧Vbldにアノード端子が接続されている。
(blade circuit)
The blade circuit 135b is a circuit that generates a blade voltage Vbld, which is a third voltage having a predetermined potential difference with respect to the development voltage Vdev. The blade voltage Vbld is connected to the development voltage Vdev through a Zener diode ZD51. The Zener diode ZD51 has an anode terminal connected to the charging voltage Vpri via a resistor R50, and an anode terminal side to the blade voltage Vbld. That is, the blade voltage Vbld has a larger absolute value than the development voltage Vdev by the Zener voltage of the Zener diode ZD51. The Zener diode ZD51 has a cathode terminal connected to the development voltage Vdev output from the development circuit 133b and an anode terminal connected to the blade voltage Vbld output from the blade circuit 135b.

ブレード回路135bは、ツェナーダイオードZD51と並列にトランジスタTr51が接続される。具体的には、ツェナーダイオードZD51のアノード端子がトランジスタTr51のコレクタ端子に接続され、カソード端子がトランジスタTr51のエミッタ端子に接続されている。トランジスタTr51がオンされると、ツェナーダイオードZD51の両端子間は短絡し、ブレード電圧Vbldは現像電圧Vdevと同等の電圧となる。したがって、ブレード回路135bは、ブレード電圧Vbldを、現像電圧Vdevに対して所定の電位差を持たせるか同電位とするかを選択する回路と言える。トランジスタTr51がオフされると、ブレード電圧Vbldは現像電圧Vdevよりも絶対値が大きい値となる(|Vbld|>|Vdev|)。トランジスタTr51は、現像電圧Vdevとブレード電圧Vbldとの電位差が第1電位差になる第1状態と、電位差が第1電位差よりも大きい第2電位差になる第2状態と、を切り替える切替手段として機能する。実施例1では、第1電位差は0V(|Vbld|=|Vdev|)であり、第2電位差はツェナー電圧であるが、第1電位差は第2電位差よりも小さければ0Vに限定されない。 Blade circuit 135b has transistor Tr51 connected in parallel with Zener diode ZD51. Specifically, the Zener diode ZD51 has an anode terminal connected to the collector terminal of the transistor Tr51 and a cathode terminal connected to the emitter terminal of the transistor Tr51. When the transistor Tr51 is turned on, the two terminals of the Zener diode ZD51 are short-circuited, and the blade voltage Vbld becomes equal to the development voltage Vdev. Therefore, the blade circuit 135b can be said to be a circuit that selects whether the blade voltage Vbld has a predetermined potential difference with respect to the development voltage Vdev or has the same potential. When the transistor Tr51 is turned off, the blade voltage Vbld has a larger absolute value than the development voltage Vdev (|Vbld|>|Vdev|). The transistor Tr51 functions as switching means for switching between a first state in which the potential difference between the development voltage Vdev and the blade voltage Vbld is the first potential difference and a second state in which the potential difference is the second potential difference larger than the first potential difference. . In Example 1, the first potential difference is 0 V (|Vbld|=|Vdev|) and the second potential difference is the Zener voltage, but the first potential difference is not limited to 0 V as long as it is smaller than the second potential difference.

トランジスタTr51のベース端子は、抵抗R51と抵抗R52とを介してエミッタ端子に接続される。抵抗R52にはコンデンサC51が並列に接続される。抵抗R51と抵抗R52との接続点はダイオードD51のアノード端子に接続され、ダイオードD51はカソード端子がダイオードD52のアノード端子に接続される。ダイオードD52は、カソード端子がトランジスタTr51のエミッタ端子に接続される。ダイオードD51は、カソード端子が、コンデンサC50を介して制御部200のBLD_SW端子に接続される。ダイオードD52は、アノード端子が、コンデンサC50を介して制御部200のBLD_SW端子に接続される。 The base terminal of transistor Tr51 is connected to the emitter terminal through resistors R51 and R52. A capacitor C51 is connected in parallel with the resistor R52. A connection point between the resistors R51 and R52 is connected to the anode terminal of the diode D51, and the cathode terminal of the diode D51 is connected to the anode terminal of the diode D52. The diode D52 has a cathode terminal connected to the emitter terminal of the transistor Tr51. The diode D51 has a cathode terminal connected to the BLD_SW terminal of the control unit 200 via the capacitor C50. The diode D52 has an anode terminal connected to the BLD_SW terminal of the control unit 200 via the capacitor C50.

BLD_SW端子からは、ハイレベル状態とローレベル状態とを交互に繰り返すパルス信号が出力される。BLD_SW端子がハイレベル状態からローレベル状態に切り替わる過度状態のときは、電源電圧V1からトランジスタTr31、トランジスタTr51のエミッタ端子、ベース端子、抵抗R51、ダイオードD51、コンデンサC50の順に電流が流れる。そして、最後はBLD_SW端子に流れ込む。BLD_SW端子がローレベル状態からハイレベル状態に切り替わる過度状態では、BLD_SW端子から流れ出た電流が、コンデンサC50、ダイオードD52、トランジスタTr31を介して、電源電圧V1に流れる。BLD_SW端子からのパルス信号がハイレベル状態とローレベル状態とを繰り返すと、コンデンサC51に電荷が充電され、安定的にトランジスタTr51のベース端子からベース電流が流れ出る状態となる。トランジスタTr51のベース端子からのベース電流が安定的に流れると、トランジスタTr51がオンし、ツェナーダイオードZD51の両端子間は短絡される。一方、BLD_SW端子がハイレベル状態又はローレベル状態に固定されると、トランジスタTr51はオフし、ツェナーダイオードZD51の両端子間は短絡されない。 A pulse signal that alternately repeats a high level state and a low level state is output from the BLD_SW terminal. When the BLD_SW terminal is in a transient state in which the BLD_SW terminal switches from a high level state to a low level state, current flows from the power supply voltage V1 through the transistor Tr31, the emitter terminal and base terminal of the transistor Tr51, the resistor R51, the diode D51, and the capacitor C50 in that order. Finally, it flows into the BLD_SW terminal. In the transient state where the BLD_SW terminal switches from the low level state to the high level state, the current flowing out from the BLD_SW terminal flows to the power supply voltage V1 via the capacitor C50, the diode D52, and the transistor Tr31. When the pulse signal from the BLD_SW terminal repeats a high level state and a low level state, the capacitor C51 is charged and a base current stably flows out from the base terminal of the transistor Tr51. When the base current from the base terminal of the transistor Tr51 flows stably, the transistor Tr51 is turned on and the two terminals of the Zener diode ZD51 are short-circuited. On the other hand, when the BLD_SW terminal is fixed to the high level state or the low level state, the transistor Tr51 is turned off and the two terminals of the Zener diode ZD51 are not short-circuited.

上述した第1状態は、トランジスタTr51をオン状態にしてツェナーダイオードZD51のアノード端子とカソード端子とを短絡した状態である。上述した第2状態は、トランジスタTr51をオフ状態にしてツェナーダイオードZD51のアノード端子とカソード端子とを短絡させない状態である。制御部200は、離間状態では第1状態になるようにトランジスタTr51を制御し、当接状態では第2状態になるようにトランジスタTr51を制御する。制御部200は、ブレード回路135bを制御する信号をBLD_SW端子から出力することでトランジスタTr51のオン状態又はオフ状態を制御する。 The first state described above is a state in which the transistor Tr51 is turned on to short-circuit the anode terminal and the cathode terminal of the Zener diode ZD51. The second state described above is a state in which the transistor Tr51 is turned off so that the anode terminal and the cathode terminal of the Zener diode ZD51 are not short-circuited. The control unit 200 controls the transistor Tr51 so as to be in the first state in the separated state, and controls the transistor Tr51 so as to be in the second state in the contact state. The control unit 200 outputs a signal for controlling the blade circuit 135b from the BLD_SW terminal, thereby controlling the ON state or OFF state of the transistor Tr51.

DEV_CONT端子から出力されるパルス信号のローデューティーと、ブレード電圧Vbldとの関係を図3(c)に示す。図3(c)は、横軸にDEV_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸にブレード電圧Vbldを示す。BLD_SW端子からパルス信号が出力されているとき(図中、BLD_SW ON時のグラフ)は、ブレード電圧Vbldは現像電圧Vdevと同じ電圧となる。すなわち、BLD_SW端子からハイレベル状態とローレベル状態とを繰り返すパルス信号が出力されているときは、ブレード電圧Vbldは図3(b)の現像電圧Vdevと同じ電圧となる。一方、BLD_SW端子からハイレベル状態とローレベル状態とを繰り返すパルス信号が出力されていないとき(図中、BLD_SW OFF時のグラフ)、言い換えれば信号がハイレベル状態又はローレベル状態に固定されているときは、次のようになる。すなわち、ブレード電圧Vbldは、現像電圧VdevよりツェナーダイオードZD51のツェナー電圧ΔVzだけ絶対値が大きくなる(|Vbld|=|Vdev|+ΔVz)。 FIG. 3(c) shows the relationship between the low duty of the pulse signal output from the DEV_CONT terminal and the blade voltage Vbld. In FIG. 3(c), the horizontal axis indicates the low duty (Lo Duty) of the pulse signal output from the DEV_CONT terminal, and the vertical axis indicates the blade voltage Vbld. When a pulse signal is output from the BLD_SW terminal (in the figure, the graph when BLD_SW is ON), the blade voltage Vbld is the same voltage as the development voltage Vdev. That is, when a pulse signal that repeats a high level state and a low level state is output from the BLD_SW terminal, the blade voltage Vbld becomes the same voltage as the development voltage Vdev in FIG. 3(b). On the other hand, when the pulse signal that repeats the high level state and the low level state is not output from the BLD_SW terminal (graph at BLD_SW OFF in the figure), in other words, the signal is fixed at the high level state or the low level state. When it goes like this: That is, the absolute value of the blade voltage Vbld is larger than the development voltage Vdev by the Zener voltage ΔVz of the Zener diode ZD51 (|Vbld|=|Vdev|+ΔVz).

以上の動作により、現像ブレード135aには、現像電圧Vdevと同じ電圧又は現像電圧Vdevよりツェナー電圧(ΔVz)分、絶対値が大きい電圧が印加される。なお、抵抗R135は、抵抗R132や抵抗R133と同様、必要に応じて入れてもよい。また、実施例1におけるツェナー電圧(ΔVz)は例えば100V、すなわち、ツェナーダイオードZD51の両端子間が短絡していないときのブレード電圧Vbldの値は、例えば-400V(=-300-100)である。 As a result of the above operation, a voltage equal to the development voltage Vdev or a voltage having a larger absolute value than the development voltage Vdev by the Zener voltage (ΔVz) is applied to the development blade 135a. It should be noted that the resistor R135 may be inserted as required, like the resistors R132 and R133. Further, the Zener voltage (ΔVz) in Example 1 is, for example, 100 V, that is, the value of the blade voltage Vbld when both terminals of the Zener diode ZD51 are not short-circuited is, for example, −400 V (=−300−100). .

(トナー供給R回路)
トナー供給R回路134bは、帯電電圧Vpriを分圧によって減圧することで、負極性の第4電圧であるトナー供給R電圧Vtsrを生成する回路であり、現像回路133bとほぼ同等の構成である。異なる点は、帯電電圧Vpriとの分圧ラインに、ツェナーダイオードが存在しない点である。トナー供給R回路134bは、帯電電圧Vpriから、抵抗R40とトランジスタTr41とを介して電源電圧V1に接続されており、トランジスタTr41のコレクタ端子の電圧がトナー供給R電圧Vtsrとなる。トランジスタTr41のベース端子には、抵抗R49がエミッタ端子との間に接続され、抵抗R48がオペアンプIC41の出力端子に接続される。
(Toner supply R circuit)
The toner supply R circuit 134b is a circuit that generates the toner supply R voltage Vtsr, which is the negative fourth voltage, by reducing the charging voltage Vpri by partial pressure, and has substantially the same configuration as the development circuit 133b. The difference is that there is no Zener diode in the voltage dividing line with the charging voltage Vpri. The toner supply R circuit 134b is connected from the charging voltage Vpri to the power supply voltage V1 via the resistor R40 and the transistor Tr41, and the voltage of the collector terminal of the transistor Tr41 becomes the toner supply R voltage Vtsr. A resistor R49 is connected between the base terminal of the transistor Tr41 and the emitter terminal, and a resistor R48 is connected to the output terminal of the operational amplifier IC41.

トナー供給R回路134bでも、トナー供給R電圧Vtsrを安定かつ所定の電圧に制御するために、トナー供給R電圧Vtsrをフィードバック制御している。トナー供給R電圧Vtsrは、抵抗R44と抵抗R43とを介して、電源電圧V2に接続される。抵抗R44と抵抗R43との接続点は、オペアンプIC41の正入力端子に接続される。オペアンプIC41の負入力端子は、抵抗R46、抵抗R45を介して電源電圧V2に接続され、さらに、コンデンサC46を介してGNDに接続される。抵抗R45と抵抗R46との接続点は、制御部200のTSR_CONT端子に接続される。オペアンプIC41の負入力端子と出力端子との間には、抵抗R47とコンデンサC47とが直列に接続される。抵抗R47及びコンデンサC47は、オペアンプIC41の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC41は電源電圧V1により動作する。 The toner supply R voltage Vtsr is also feedback-controlled in the toner supply R circuit 134b in order to control the toner supply R voltage Vtsr to a stable and predetermined voltage. The toner supply R voltage Vtsr is connected to the power supply voltage V2 via resistors R44 and R43. A connection point between the resistor R44 and the resistor R43 is connected to the positive input terminal of the operational amplifier IC41. The negative input terminal of the operational amplifier IC41 is connected to the power supply voltage V2 via the resistors R46 and R45, and further connected to GND via the capacitor C46. A connection point between the resistor R45 and the resistor R46 is connected to the TSR_CONT terminal of the control section 200 . A resistor R47 and a capacitor C47 are connected in series between the negative input terminal and the output terminal of the operational amplifier IC41. A resistor R47 and a capacitor C47 are provided for phase compensation of the operational amplifier IC41 and contribute to stabilization of feedback control. The operational amplifier IC41 operates with the power supply voltage V1.

TSR_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第4パルス信号(以下、単にパルス信号ともいう)が出力される。TSR_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R45と抵抗R46を介してコンデンサC46を充電する電流が流れる。一方、TSR_CONT端子がローレベル状態のときは、コンデンサC46を放電する電流が、抵抗R46を介してTSR_CONT端子に向かって流れる。TSR_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC46の充放電のバランスが、所定の電圧で安定する。したがって、TSR_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC41の負入力端子の電圧が決定されることになる。オペアンプIC41の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC41の出力端子はハイレベルとなる。トランジスタTr41はオフされ、負極性であるトナー供給R電圧Vtsrの絶対値は上昇する。一方、オペアンプIC41の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC41の出力端子はローレベルとなる。トランジスタTr41はオンされ、トナー供給R電圧Vtsrの絶対値は低下する。この動作により、トナー供給R電圧Vtsrを所定の電圧に制御することが可能となる。制御部200は、TSR_CONT端子から出力されるパルス信号のローデューティーを制御することで、トナー供給R電圧Vtsrのフィードバック制御を行っている。 The TSR_CONT terminal outputs a fourth pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats the Hi-Z state and the low level state. When the TSR_CONT terminal is in the Hi-Z state, a current flows from the power supply voltage V2 through the resistors R45 and R46 to charge the capacitor C46. On the other hand, when the TSR_CONT terminal is in the low level state, the current discharging the capacitor C46 flows through the resistor R46 toward the TSR_CONT terminal. When the TSR_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C46 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the operational amplifier IC41 is determined according to the duty of the pulse signal output from the TSR_CONT terminal. When the voltage of the negative input terminal of the operational amplifier IC41 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC41 becomes high level. The transistor Tr41 is turned off, and the absolute value of the negative toner supply R voltage Vtsr increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC41 is higher than the voltage of the positive input terminal, the output terminal of the operational amplifier IC41 becomes low level. The transistor Tr41 is turned on, and the absolute value of the toner supply R voltage Vtsr is lowered. This operation makes it possible to control the toner supply R voltage Vtsr to a predetermined voltage. The control unit 200 performs feedback control of the toner supply R voltage Vtsr by controlling the low duty of the pulse signal output from the TSR_CONT terminal.

図3(d)は、TSR_CONT端子から出力されるパルス信号とトナー供給R電圧Vtsrとの関係を示すグラフである。図3(d)は横軸にTSR_CONT端子から出力されるパルス信号のローデューティー(Lo Duty)を示し、縦軸にトナー供給R電圧Vtsrを示す。図3(d)のように、TSR_CONT端子から出力されるパルス信号のローデューティーが大きいほど、トナー供給R電圧Vtsrの絶対値が大きくなる。 FIG. 3D is a graph showing the relationship between the pulse signal output from the TSR_CONT terminal and the toner supply R voltage Vtsr. In FIG. 3D, the horizontal axis indicates the low duty (Lo Duty) of the pulse signal output from the TSR_CONT terminal, and the vertical axis indicates the toner supply R voltage Vtsr. As shown in FIG. 3D, the greater the low duty of the pulse signal output from the TSR_CONT terminal, the greater the absolute value of the toner supply R voltage Vtsr.

以上の動作により、安定したトナー供給R電圧Vtsrが生成され、トナー供給ローラ134aに印加される。なお、抵抗R134は、抵抗R132や抵抗R133、抵抗R135と同様、必要に応じて入れてもよい。また、実施例1におけるトナー供給R電圧Vtsrの値は、例えば-400Vである。 Through the above operation, a stable toner supply R voltage Vtsr is generated and applied to the toner supply roller 134a. It should be noted that the resistor R134 may be inserted if necessary, like the resistors R132, R133, and R135. Further, the value of the toner supply R voltage Vtsr in Example 1 is -400V, for example.

(現像離間時の制御)
上述したように、実施例1の画像形成装置101は、現像離間機構が離間状態に制御された状態で、帯電電流の検知を行う。具体的には、現像ローラ133a、現像ブレード135a、トナー供給ローラ134aが離間した状態で、帯電電流の検知が行われる。したがって、帯電電流の検知中においては、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrは、機能的にはどんな値でも構わないことになる。
(Control during development separation)
As described above, the image forming apparatus 101 according to the first embodiment detects the charging current while the developing separation mechanism is controlled to be in the separated state. Specifically, the charging current is detected while the developing roller 133a, the developing blade 135a, and the toner supply roller 134a are separated from each other. Therefore, during detection of the charging current, the developing voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr can be functionally any values.

しかしながら、これらの部材が回転を停止した状態で、接触した部品間に高電圧が印加されると、接触部が他と異なる状態となり、スジ等の画像不良が発生する要因となる。現像離間機構が離間状態にあっても、現像ローラ133aとトナー供給ローラ134aとは当接した状態であり、現像ローラ133aと現像ブレード135aとは当接した状態である。したがって、接触した部品間、すなわち、現像ローラ133aとトナー供給ローラ134aとの間、及び、現像ローラ133aと現像ブレード135aとの間の電位差は小さくすべきである。 However, if a high voltage is applied between the contacting parts while these members are not rotating, the contacting part will be in a different state from the others, causing image defects such as streaks. Even when the developing separation mechanism is in the separated state, the developing roller 133a and the toner supply roller 134a are in contact, and the developing roller 133a and the developing blade 135a are in contact. Therefore, the potential difference between the contacting parts, that is, between the developing roller 133a and the toner supply roller 134a and between the developing roller 133a and the developing blade 135a should be small.

現像電圧Vdevとトナー供給R電圧Vtsrとは、双方画像形成プロセス時の電圧よりも絶対値が大きい所定の同じ電圧に制御する。これにより、トランスに掛かる負荷を抑えながら現像ローラ133aとトナー供給ローラ134aとの間の電位差を小さく制御することができる。すなわち、制御部200は、離間状態では第2電圧と第4電圧との電位差が第3電位差になるような第4パルス信号を出力し、当接状態では電位差が第3電位差よりも大きい第4電位差になるような第4パルス信号を出力する。これにより、現像ローラ133aとトナー供給ローラ134aとの間でも、画像形成プロセス時と特殊プロセス時とで電位差を変えるように制御している。一方、ブレード電圧Vbldは、BLD_SW端子からパルス信号を出力してツェナーダイオードZD51の両端を短絡させることで、現像ローラ133aと現像ブレード135aとの間の電位差を小さく制御することができる。 The development voltage Vdev and the toner supply R voltage Vtsr are both controlled to the same predetermined voltage with a larger absolute value than the voltage during the image forming process. As a result, the potential difference between the developing roller 133a and the toner supply roller 134a can be controlled to be small while suppressing the load applied to the transformer. That is, the control unit 200 outputs the fourth pulse signal such that the potential difference between the second voltage and the fourth voltage becomes the third potential difference in the separated state, and outputs the fourth pulse signal in which the potential difference is larger than the third potential difference in the contact state. A fourth pulse signal is output to produce a potential difference. As a result, the potential difference between the developing roller 133a and the toner supply roller 134a is also controlled to change between the image forming process and the special process. On the other hand, the blade voltage Vbld can control the potential difference between the developing roller 133a and the developing blade 135a to be small by outputting a pulse signal from the BLD_SW terminal and short-circuiting both ends of the Zener diode ZD51.

(実施例1の制御)
実施例1の電源は、1つのトランスから大元の電圧を生成し、分圧制御で複数の異なる電圧を生成する構成である。ここで、大元の電圧は、帯電回路132bによって生成された帯電電圧Vpriである。このような構成において、現像構成部材が停止した状態で、各現像構成部材間の電位差を低減するために、未使用の電圧をオフする制御が行われる場合、トランスT11に要求されるスペックが、電子写真プロセスに対して要求されるスペックよりも高くなる。なお、特殊プロセス時に現像構成部材が停止した状態になる。現像構成部材が停止した状態で要求されるスペックにあわせたトランスを用いると、電子写真プロセスに対して、トランスのスペックが過剰になってしまう。以降に、こういった課題を解決するための実施例1の制御について説明する。
(Control of Example 1)
The power supply of Example 1 is configured to generate a primary voltage from one transformer and generate a plurality of different voltages through voltage division control. Here, the original voltage is the charging voltage Vpri generated by the charging circuit 132b. In such a configuration, when control is performed to turn off the unused voltage in order to reduce the potential difference between the developing components while the developing components are stopped, the specifications required for the transformer T11 are as follows. The specifications are higher than those required for the electrophotographic process. It should be noted that the development components are stopped during the special process. If a transformer meeting the required specifications is used with the developing components stopped, the transformer specifications become excessive for the electrophotographic process. Hereinafter, the control of the first embodiment for solving such problems will be described.

実施例1において、画像形成装置101が、現像ローラ133aとトナー供給ローラ134aとの間の電位差、及び、現像ローラ133aと現像ブレード135aとの間の電位差を小さくする制御について、図4を用いて説明する。以降、現像ローラ133aとトナー供給ローラ134aとの間、及び、現像ローラ133aと現像ブレード135aとの間を、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135a間、と表現する。また、以降の説明では、特殊プロセスとして上述した帯電電流の検知(以下、帯電電流検知プロセスという)を例に挙げて説明する。 In the first embodiment, the control of the image forming apparatus 101 to reduce the potential difference between the developing roller 133a and the toner supply roller 134a and the potential difference between the developing roller 133a and the developing blade 135a will be described with reference to FIG. explain. Hereinafter, the space between the developing roller 133a and the toner supply roller 134a and the space between the developing roller 133a and the developing blade 135a are expressed as between the developing roller 133a and the toner supply roller 134a and the developing blade 135a. In the following description, the above-described charging current detection (hereinafter referred to as a charging current detection process) will be described as an example of the special process.

制御部200は、特殊プロセス、例えば帯電電流検知回路PRI_ISNSによる帯電電流の検知処理が開始されると、ステップ(以下、Sとする)501以降の処理を実行する。S501で制御部200は、感光ドラム131と現像構成部材とが離間状態になるように現像離間機構を制御する。S502で制御部200は、PRI_CONT端子から帯電電圧Vpriが所定電圧、例えば-1500Vとなるような制御信号を出力する(PRI_CONTをON)。 When the special process, for example, the charging current detection processing by the charging current detection circuit PRI_ISNS, is started, the control unit 200 executes the processing from step (hereinafter referred to as S) 501 and subsequent steps. In S501, the control unit 200 controls the developing separation mechanism so that the photosensitive drum 131 and the developing member are separated from each other. In S502, the control unit 200 outputs a control signal from the PRI_CONT terminal so that the charging voltage Vpri becomes a predetermined voltage, eg, -1500 V (PRI_CONT is turned ON).

S503で制御部200は、DEV_CONT端子から現像電圧Vdevが所定電圧、例えば-400Vとなるような制御信号を出力する(DEV_CONTをON)。すなわち、制御部200は、画像形成プロセス時の現像電圧Vdevの絶対値(例えば|-300|V)よりも、帯電電流検知プロセス時の現像電圧Vdevの絶対値(例えば|-400|V)が大きくなるように制御する。S504で制御部200は、TSR_CONT端子からトナー供給R電圧Vtsrが所定電圧、例えば-400Vとなるような制御信号を出力する(TSR_CONTをON)。S505で制御部200は、BLD_SW端子からパルス信号を出力し、ブレード電圧Vbldが現像電圧Vdevと同電位となるように制御する(BLD_SWをON)。ここで、制御部200は、ブレード電圧Vldが現像電圧Vdevと同電位となるように制御しているが、ブレード電圧Vldと現像電圧Vdevとの電位差が、画像形成プロセス時の電位差よりも小さくなるように制御してもよい。S506で制御部200は、CLK端子からパルス信号を出力する(CLKをON)。これにより、帯電電圧Vpri及び現像電圧Vdev、トナー供給R電圧Vtsr、ブレード電圧Vbldが出力される。 In S503, the control unit 200 outputs a control signal from the DEV_CONT terminal so that the development voltage Vdev becomes a predetermined voltage, eg, -400 V (DEV_CONT is turned ON). That is, the controller 200 controls the absolute value of the developing voltage Vdev (for example, |-400|V) during the charging current detection process to be higher than the absolute value (for example, |-300|V) of the developing voltage Vdev during the image forming process. Control to grow. In S504, the control unit 200 outputs a control signal from the TSR_CONT terminal so that the toner supply R voltage Vtsr becomes a predetermined voltage, eg, -400 V (TSR_CONT is turned ON). In S505, the control unit 200 outputs a pulse signal from the BLD_SW terminal, and controls the blade voltage Vbld to have the same potential as the development voltage Vdev (BLD_SW is turned on). Here, the control unit 200 controls the blade voltage Vld to have the same potential as the development voltage Vdev, but the potential difference between the blade voltage Vld and the development voltage Vdev is smaller than the potential difference during the image forming process. can be controlled as follows. In S506, the control unit 200 outputs a pulse signal from the CLK terminal (CLK is turned ON). As a result, the charging voltage Vpri, the developing voltage Vdev, the toner supply R voltage Vtsr, and the blade voltage Vbld are output.

S507で制御部200は、帯電電流検知回路PRI_ISNSにより帯電電流を検知する。S508で制御部200は、帯電電流検知回路PRI_ISNSによる帯電電流の検知が終了したか否かを判断する。S508で制御部200は、帯電電流の検知が終了していないと判断した場合、処理をS508に戻し、終了したと判断した場合、処理をS509に進める。S509で制御部200は、CLK端子からのパルス信号の出力を停止する(CLKをOFF)。制御部200は、帯電電圧Vpri及び現像電圧Vdev、トナー供給R電圧Vtsr、ブレード電圧Vbldの出力を停止する。S510で制御部200は、PRI_CONT端子から出力しているパルス信号を停止する(PRI_CONTをOFF)。S511で制御部200は、DEV_CONT端子から出力しているパルス信号を停止する(DEV_CONTをOFF)。S512で制御部200は、TSR_CONT端子から出力しているパルス信号を停止する(TSR_CONTをOFF)。S513で制御部200は、BLD_SW端子から出力しているパルス信号を停止し(BLD_SWをOFF)、処理を終了する。 In S507, the control unit 200 detects the charging current by the charging current detection circuit PRI_ISNS. In S508, the control unit 200 determines whether the detection of the charging current by the charging current detection circuit PRI_ISNS has ended. If the control unit 200 determines in S508 that the detection of the charging current has not ended, the process returns to S508, and if it determines that the detection has ended, the process proceeds to S509. In S509, the control unit 200 stops outputting the pulse signal from the CLK terminal (CLK is turned OFF). The controller 200 stops outputting the charging voltage Vpri, the developing voltage Vdev, the toner supply R voltage Vtsr, and the blade voltage Vbld. In S510, the control unit 200 stops the pulse signal output from the PRI_CONT terminal (PRI_CONT is turned OFF). In S511, the control unit 200 stops the pulse signal output from the DEV_CONT terminal (DEV_CONT is turned OFF). In S512, the control unit 200 stops the pulse signal output from the TSR_CONT terminal (TSR_CONT is turned OFF). In S513, the control unit 200 stops the pulse signal output from the BLD_SW terminal (BLD_SW is turned OFF), and ends the process.

(画像形成プロセス時と特殊プロセス時の各電圧の設定値)
表1は、実施例1の画像形成プロセス時と特殊プロセス時(帯電電流検知プロセス時)の各出力電圧の設定値を示す表である。表1では、上述のように特殊プロセスとして帯電電流の検知における値を記載している。
(Set values for each voltage during image forming process and special process)
Table 1 is a table showing set values of each output voltage during the image forming process and during the special process (during the charging current detection process) in Example 1. Table 1 lists the values in the detection of charging current as a special process as described above.

Figure 2023074341000002
表1は、1列目に各プロセス(画像形成プロセス、帯電電流検知プロセス)、2列目に帯電電圧Vpri、3列目に現像電圧Vdev、4列目にブレード電圧Vbld、5列目にトナー供給R電圧Vtsrをそれぞれ示している。
Figure 2023074341000002
Table 1 shows each process (image forming process, charging current detection process) in the 1st column, charging voltage Vpri in the 2nd column, development voltage Vdev in the 3rd column, blade voltage Vbld in the 4th column, and toner in the 5th column. The supply R voltage Vtsr is shown respectively.

帯電電流検知時の現像電圧Vdevの設定値は、画像形成プロセス時の設定値に対して、絶対値が大きい電圧、例えば-400Vに設定される(|-400|>|-300|)。帯電電流検知プロセス時には、ブレード電圧Vbld、トナー供給R電圧Vtsrも現像電圧Vdevに合わせた電圧、例えば-400Vで出力される(Vbld=Vdev、Vtsr=Vdev)。ただし、-400Vが帯電電流検知プロセス時の設定値として出力されたとき、現実的には回路の定数ばらつき等による出力誤差が生じる。このため、ブレード電圧Vbldと現像電圧Vdev、トナー供給R電圧Vtsrと現像電圧Vdevとが、本発明の課題を解決しうる範囲で可能な限り同一の電圧となるように制御され、その意味で略同一の電圧値で出力される。すなわち、帯電電流検知時の現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrは同一又は略同一の値で出力される。これにより、現像ローラ133a、現像ブレード135a、トナー供給ローラ134a間の電位差が小さく、スジ等の画像不良を抑制することができる。また、現像電圧Vdevの絶対値を画像形成プロセス時よりも大きくすることで、帯電電流検知時のトランスT11にかかる負荷を画像形成プロセス時よりも小さくすることができる。 The set value of the developing voltage Vdev at the time of detecting the charging current is set to a voltage having a larger absolute value than the set value at the time of the image forming process, for example, -400V (|-400|>|-300|). During the charging current detection process, the blade voltage Vbld and the toner supply R voltage Vtsr are also output at voltages matching the development voltage Vdev, eg, -400 V (Vbld=Vdev, Vtsr=Vdev). However, when −400 V is output as the set value during the charging current detection process, an output error actually occurs due to variations in circuit constants and the like. Therefore, the blade voltage Vbld and the development voltage Vdev, and the toner supply R voltage Vtsr and the development voltage Vdev are controlled to be the same voltage as much as possible within the scope of solving the problems of the present invention. Output with the same voltage value. That is, the development voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr at the time of detecting the charging current are output with the same or substantially the same value. As a result, the potential difference between the developing roller 133a, the developing blade 135a, and the toner supply roller 134a is small, and image defects such as streaks can be suppressed. Further, by making the absolute value of the developing voltage Vdev larger than during the image forming process, the load applied to the transformer T11 during the detection of the charging current can be made smaller than during the image forming process.

このような制御を行うことで、複数の電圧を共通の昇圧回路で生成した安価な構成においても、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135aの接触部での画像不良の発生を抑制できる。さらに、画像形成プロセス時に要求されるトランス能力で、特殊プロセス時においても帯電電圧Vpriを出力することができる。 By performing such control, even in an inexpensive configuration in which a plurality of voltages are generated by a common booster circuit, it is possible to suppress the occurrence of image defects at the contact portion between the developing roller 133a, the toner supply roller 134a, and the developing blade 135a. . Furthermore, the transformer capability required during the image forming process can output the charging voltage Vpri even during the special process.

(その他の変形例)
上述した実施例では、帯電電圧Vpriから各電圧を生成する回路を示しているが、本発明の構成はこれに限定されるものではない。例えば、同一電源から複数の電圧を生成する構成であり、かつ、大元の電圧を出力しながら従属する複数の電圧の電位差を小さくする制御であればよい。
例えば、大元の電圧として、帯電回路132bで生成された帯電電圧Vpriを用いる代わりに、転写負回路141cで生成された電圧を用いてもよい。この場合、転写負回路141cが第1電源に相当し、転写負電圧が第1電圧に相当する。
また、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrを生成する回路構成は、大元の電圧に従属して生成される回路であればよい。例えば、実施例1ではブレード電圧Vbldは現像電圧Vdevに接続された、ツェナーダイオードZD51とトランジスタTr51との並列回路によって電圧を制御している。しかしツェナーダイオードZD51とトランジスタTr51との並列回路が、現像電圧Vdevの代わりにトナー供給R電圧Vtsrに接続されてもよい。この場合、トナー供給R回路134bが第3電源に相当し、トナー供給R電圧Vtsrが第3電圧に相当し、ブレード回路135bが第4電源に相当し、ブレード電圧Vbldが第4電圧に相当する。また、第2当接部材は現像ブレード135aに相当し、第1当接部材はトナー供給ローラ134aに相当する。また、制御をする電圧の種類も3種に限らず、2種であっても、4種以上あってもよい。すなわち、大元の電圧に従属して生成される電圧の組み合わせとその回路構成は上述した実施例に限定されるものではない。
さらに、制御部200は、第2電源に出力する第2パルス信号の周波数を切り替えることでトランジスタTr51のオン状態又はオフ状態を制御してもよい。
(Other modifications)
Although the above-described embodiment shows a circuit that generates each voltage from the charging voltage Vpri, the configuration of the present invention is not limited to this. For example, it may be configured to generate a plurality of voltages from the same power supply, and control may be performed to reduce the potential difference between the plurality of subordinate voltages while outputting the original voltage.
For example, instead of using the charging voltage Vpri generated by the charging circuit 132b as the original voltage, the voltage generated by the negative transfer circuit 141c may be used. In this case, the transfer negative circuit 141c corresponds to the first power supply, and the transfer negative voltage corresponds to the first voltage.
Also, the circuit configuration for generating the development voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr may be a circuit generated depending on the original voltage. For example, in Example 1, the blade voltage Vbld is controlled by a parallel circuit of a Zener diode ZD51 and a transistor Tr51 connected to the development voltage Vdev. However, a parallel circuit of Zener diode ZD51 and transistor Tr51 may be connected to toner supply R voltage Vtsr instead of development voltage Vdev. In this case, the toner supply R circuit 134b corresponds to the third power supply, the toner supply R voltage Vtsr corresponds to the third voltage, the blade circuit 135b corresponds to the fourth power supply, and the blade voltage Vbld corresponds to the fourth voltage. . The second contact member corresponds to the developing blade 135a, and the first contact member corresponds to the toner supply roller 134a. Also, the types of voltages to be controlled are not limited to three types, and may be two types or four types or more. That is, the combination of voltages generated depending on the original voltage and the circuit configuration thereof are not limited to the above-described embodiment.
Furthermore, the control section 200 may control the ON state or OFF state of the transistor Tr51 by switching the frequency of the second pulse signal output to the second power supply.

以上、実施例1によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 As described above, according to the first embodiment, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.

実施例2は、実施例1に対して、ブレード回路135b及び現像回路133bの構成がトナー供給R回路134bの構成と同様である点が異なる。実施例2では、実施例1と異なる箇所についてのみ説明し、実施例1と同等の箇所は説明を省略する。 The second embodiment differs from the first embodiment in that the configuration of the blade circuit 135b and the development circuit 133b is the same as the configuration of the toner supply R circuit 134b. In the second embodiment, only the parts different from the first embodiment will be explained, and the explanation of the same parts as the first embodiment will be omitted.

(高電圧生成回路の構成及び動作)
図5は、実施例2の作像部103の回路図である。図2とは、ブレード回路135b及び現像回路133bの構成が異なる。また、図5では現像離間機構を省略している。
(Configuration and operation of high voltage generation circuit)
FIG. 5 is a circuit diagram of the imaging unit 103 of the second embodiment. The configurations of the blade circuit 135b and the development circuit 133b are different from those in FIG. In addition, the developing separation mechanism is omitted in FIG.

(現像回路、ブレード回路)
現像回路133bは、帯電電圧Vpriから、抵抗R30とトランジスタTr31を介して電源電圧V1に接続される。現像回路133bでは、トランジスタTr31のコレクタ端子の電圧が現像電圧Vdevとなる。
(development circuit, blade circuit)
The developing circuit 133b is connected from the charging voltage Vpri to the power supply voltage V1 via the resistor R30 and the transistor Tr31. In the developing circuit 133b, the voltage of the collector terminal of the transistor Tr31 becomes the developing voltage Vdev.

また、ブレード回路135bは、帯電電圧Vpriから、抵抗R60とトランジスタTr61を介して電源電圧V1に接続される。ブレード回路135bでは、トランジスタTr61のコレクタ端子の電圧がブレード電圧Vbldとなる。トランジスタTr61のベース端子とエミッタ端子との間には抵抗R69が接続されている。トランジスタTr61は、ベース端子に抵抗R68の一端が接続され、抵抗R68の他端はオペアンプIC61の出力端子に対して接続される。 Also, the blade circuit 135b is connected from the charging voltage Vpri to the power supply voltage V1 via the resistor R60 and the transistor Tr61. In the blade circuit 135b, the voltage of the collector terminal of the transistor Tr61 becomes the blade voltage Vbld. A resistor R69 is connected between the base terminal and the emitter terminal of the transistor Tr61. One end of the resistor R68 is connected to the base terminal of the transistor Tr61, and the other end of the resistor R68 is connected to the output terminal of the operational amplifier IC61.

ブレード電圧Vbldは、抵抗R64と抵抗R63を介して、電源電圧V2に接続される。抵抗R64と抵抗R63との接続点は、オペアンプIC61の正入力端子に接続される。オペアンプIC61の負入力端子は、抵抗R66、抵抗R65を介して電源電圧V2に接続され、さらに、コンデンサC66を介してGNDに接続される。抵抗R65と抵抗R66の接続点は、制御部200のBLD_CONT端子に接続される。オペアンプIC61の負入力端子と出力端子との間には、抵抗R67とコンデンサC67とが直列に接続される。抵抗R67及びコンデンサC67は、オペアンプIC61の位相補償のために設けられており、フィードバック制御の安定に寄与する。オペアンプIC61は電源電圧V1により動作する。 Blade voltage Vbld is connected to supply voltage V2 through resistors R64 and R63. A connection point between the resistor R64 and the resistor R63 is connected to the positive input terminal of the operational amplifier IC61. The negative input terminal of the operational amplifier IC61 is connected to the power supply voltage V2 via the resistors R66 and R65, and further connected to GND via the capacitor C66. A connection point between the resistors R65 and R66 is connected to the BLD_CONT terminal of the control unit 200 . A resistor R67 and a capacitor C67 are connected in series between the negative input terminal and the output terminal of the operational amplifier IC61. A resistor R67 and a capacitor C67 are provided for phase compensation of the operational amplifier IC61 and contribute to stabilization of feedback control. The operational amplifier IC61 operates with the power supply voltage V1.

BLD_CONT端子からは、Hi-Z状態とローレベル状態とを交互に繰り返す第3パルス信号(以下、単にパルス信号という)が出力される。BLD_CONT端子がHi-Z状態のときは、電源電圧V2から抵抗R65と抵抗R66を介してコンデンサC66を充電する電流が流れる。一方、BLD_CONT端子がローレベル状態のときは、コンデンサC46を放電する電流が、抵抗R66を介してBLD_CONT端子に向かって流れる。BLD_CONT端子がHi-Z状態とローレベル状態とを繰り返すと、コンデンサC66の充放電のバランスが、所定の電圧で安定する。したがって、BLD_CONT端子から出力されるパルス信号のデューティーに応じて、オペアンプIC61の負入力端子の電圧が決まる。すなわち、BLD_CONT端子から出力されるパルス信号のローデューティーが大きいほど、負電圧であるブレード電圧Vbldの絶対値が大きくなる。 The BLD_CONT terminal outputs a third pulse signal (hereinafter simply referred to as a pulse signal) that alternately repeats the Hi-Z state and the low level state. When the BLD_CONT terminal is in the Hi-Z state, a current for charging the capacitor C66 flows from the power supply voltage V2 through the resistors R65 and R66. On the other hand, when the BLD_CONT terminal is in the low level state, the current discharging the capacitor C46 flows through the resistor R66 toward the BLD_CONT terminal. When the BLD_CONT terminal repeats the Hi-Z state and the low level state, the charge/discharge balance of the capacitor C66 stabilizes at a predetermined voltage. Therefore, the voltage of the negative input terminal of the operational amplifier IC61 is determined according to the duty of the pulse signal output from the BLD_CONT terminal. That is, the greater the low duty of the pulse signal output from the BLD_CONT terminal, the greater the absolute value of the negative blade voltage Vbld.

オペアンプIC61の負入力端子の電圧が正入力端子より小さい場合は、オペアンプIC61の出力端子はハイレベルとなる。このときトランジスタTr61はオフされ、ブレード電圧Vbldの絶対値は上昇する。一方、オペアンプIC61の負入力端子の電圧が正入力端子より大きい場合、オペアンプIC61の出力端子はローレベルとなる。このときトランジスタTr61はオンされ、ブレード電圧Vbldの絶対値は低下する。この動作により、ブレード電圧Vbldの電圧が所定の電圧に制御される。 When the voltage of the negative input terminal of the operational amplifier IC61 is lower than that of the positive input terminal, the output terminal of the operational amplifier IC61 becomes high level. At this time, the transistor Tr61 is turned off and the absolute value of the blade voltage Vbld increases. On the other hand, when the voltage of the negative input terminal of the operational amplifier IC61 is higher than that of the positive input terminal, the output terminal of the operational amplifier IC61 becomes low level. At this time, the transistor Tr61 is turned on and the absolute value of the blade voltage Vbld is lowered. This operation controls the voltage of the blade voltage Vbld to a predetermined voltage.

(実施例2の制御)
実施例2において、画像形成装置101が、現像ローラ133aと現像ブレード135a及びトナー供給ローラ134aとの間の電位差を小さくする制御について、図6を用いて説明する。図6では、特殊プロセスとして上述した帯電電流検知を例に挙げて説明する。なお、実施例1の処理(図4)と同じ処理をしている箇所については、同じステップ番号を付し、説明を省略する。S504でTSR_CONT端子からトナー供給R電圧Vtsrが-400Vとなるような制御信号を出力した後、S805で制御部200は、次の制御を行う。すなわち、制御部200は、BLD_CONT端子からトナー供給R電圧Vtsrが-400Vとなるような制御信号を出力し(BLD_CONTをON)、S506の処理に進む。すなわち、制御部200は、現像電圧Vdevとブレード電圧Vbldとの電位差が第1電位差になる第1状態と、電位差が第1電位差よりも大きい第2電位差になる第2状態と、を切り替える切替手段として機能する。S512でTSR_CONT端子から出力しているパルス信号を停止した後、S812で制御部200は、BLD_CONT端子から出力しているパルス信号を停止し(BLD_CONTをOFF)、処理を終了する。
(Control of Example 2)
In the second embodiment, control by the image forming apparatus 101 to reduce the potential difference between the developing roller 133a, the developing blade 135a, and the toner supply roller 134a will be described with reference to FIG. In FIG. 6, the above-described charging current detection will be described as an example of the special process. It should be noted that the same step numbers are assigned to the same processes as those of the first embodiment (FIG. 4), and descriptions thereof are omitted. After outputting a control signal from the TSR_CONT terminal in S504 so that the toner supply R voltage Vtsr becomes −400 V, in S805, the control unit 200 performs the following control. That is, the control unit 200 outputs a control signal from the BLD_CONT terminal so that the toner supply R voltage Vtsr becomes −400 V (BLD_CONT is turned ON), and the process proceeds to S506. That is, the control unit 200 switches between a first state in which the potential difference between the development voltage Vdev and the blade voltage Vbld is the first potential difference and a second state in which the potential difference is the second potential difference larger than the first potential difference. function as After stopping the pulse signal output from the TSR_CONT terminal in S512, the control unit 200 stops the pulse signal output from the BLD_CONT terminal (BLD_CONT is turned OFF) in S812, and ends the process.

実施例2では、制御部200は、現像電圧Vdev、ブレード電圧Vbld、トナー供給R電圧Vtsrの電圧値をそれぞれ独立して選択する(設定する)ことができる。すなわち、設定できる各電圧値の選択肢が増えるため、より複雑な電圧制御が可能となる。実施例2においても上述した制御を行うことで、現像ローラ133aとトナー供給ローラ134a及び現像ブレード135aの接触部での画像不良を発生させることがない。そして、画像形成プロセス時に要求されるトランス能力で、特殊プロセス時においても帯電電圧Vpriを出力することができる。 In the second embodiment, the controller 200 can independently select (set) the voltage values of the development voltage Vdev, the blade voltage Vbld, and the toner supply R voltage Vtsr. That is, since the number of options for each voltage value that can be set increases, more complicated voltage control becomes possible. Also in the second embodiment, by performing the above-described control, image defects do not occur at the contact portion between the developing roller 133a, the toner supply roller 134a, and the developing blade 135a. With the transformer capability required during the image forming process, it is possible to output the charging voltage Vpri even during the special process.

以上、実施例2によれば、安価な回路構成で、現像処理にかかわる部材間の接触部に起因する画像不良を抑制することができる。 As described above, according to the second embodiment, it is possible to suppress image defects caused by contact portions between members involved in development processing with an inexpensive circuit configuration.

131 感光ドラム
132b 帯電回路
133a 現像ローラ
133b 現像回路
135a 現像ブレード
135b ブレード回路
200 制御部
131 photosensitive drum 132b charging circuit 133a developing roller 133b developing circuit 135a developing blade 135b blade circuit 200 control unit

Claims (13)

感光体と、
前記感光体に当接した当接状態又は前記感光体から離間した離間状態となることが可能であり、前記当接状態で前記感光体上に形成された静電潜像をトナーにより現像しトナー像を形成する現像部材と、
前記当接状態及び前記離間状態で前記現像部材に当接している第1当接部材と、
トランスを有し、第1電圧を生成する第1電源と、
前記第1電圧から前記現像部材に印加する第2電圧を生成する第2電源と、
前記第2電源により生成された前記第2電圧から第3電圧を生成し、前記第3電圧を前記第1当接部材に印加する第3電源と、
前記第2電圧と前記第3電圧との電位差を第1電位差、前記第1電位差よりも大きい前記電位差を第2電位差、とした場合において、前記離間状態では前記第1電位差が形成されるように制御し、前記当接状態では前記第2電位差が形成されるように制御する制御手段と、
を備え、
前記制御手段は、前記当接状態における前記第2電圧の絶対値よりも前記離間状態における前記第2電圧の絶対値を大きくするように制御することを特徴とする画像形成装置。
a photoreceptor;
The electrostatic latent image formed on the photoreceptor can be in a contact state in which the photoreceptor is in contact with the photoreceptor or in a separated state in which the photoreceptor is separated from the photoreceptor. an image-forming development member;
a first contact member that contacts the developing member in the contact state and the separated state;
a first power supply having a transformer and generating a first voltage;
a second power supply that generates a second voltage to be applied to the developing member from the first voltage;
a third power source that generates a third voltage from the second voltage generated by the second power source and applies the third voltage to the first contact member;
When the potential difference between the second voltage and the third voltage is defined as a first potential difference, and the potential difference greater than the first potential difference is defined as a second potential difference, the first potential difference is formed in the separated state. a control means for controlling so that the second potential difference is formed in the contact state;
with
The image forming apparatus, wherein the control means performs control such that the absolute value of the second voltage in the separated state is larger than the absolute value of the second voltage in the contact state.
前記感光体を帯電する帯電部材を備え、
前記第1電源は、前記第1電圧を前記帯電部材に印加することを特徴とする請求項1に記載の画像形成装置。
A charging member that charges the photoreceptor,
2. The image forming apparatus according to claim 1, wherein the first power supply applies the first voltage to the charging member.
前記感光体を帯電する帯電部材と、
前記感光体に形成されたトナー像を転写する転写部材と、
を備え、
前記第1電源は、前記第1電圧を前記転写部材に印加することを特徴とする請求項1に記載の画像形成装置。
a charging member that charges the photoreceptor;
a transfer member that transfers the toner image formed on the photoreceptor;
with
2. The image forming apparatus according to claim 1, wherein said first power supply applies said first voltage to said transfer member.
前記制御手段は、第1パルス信号を出力することで前記第1電源を制御し、
前記第1電圧は、負極性であり、前記第1パルス信号のローデューティーが大きいほど前記第1電圧の絶対値が大きくなることを特徴とする請求項2又は請求項3に記載の画像形成装置。
The control means controls the first power supply by outputting a first pulse signal,
4. The image forming apparatus according to claim 2, wherein the first voltage has a negative polarity, and the absolute value of the first voltage increases as the low duty of the first pulse signal increases. .
前記制御手段は、第2パルス信号を出力することで前記第2電源を制御し、
前記第2電圧は、負極性であり、前記第2パルス信号のローデューティーが大きいほど前記第2電圧の絶対値が大きくなることを特徴とする請求項4に記載の画像形成装置。
The control means controls the second power supply by outputting a second pulse signal,
5. The image forming apparatus according to claim 4, wherein the second voltage has a negative polarity, and the absolute value of the second voltage increases as the low duty of the second pulse signal increases.
前記第3電源は、
前記第2電源が出力する前記第2電圧にカソード端子が接続され、前記第3電源が出力する前記第3電圧にアノード端子が接続されたツェナーダイオードと、
前記ツェナーダイオードの前記カソード端子にエミッタ端子が接続され、前記ツェナーダイオードの前記アノード端子にコレクタ端子が接続されたトランジスタと、
を有し、
前記離間状態では、前記トランジスタをオン状態にして前記ツェナーダイオードの前記アノード端子と前記カソード端子とを短絡し、
前記当接状態では、前記トランジスタをオフ状態にして前記ツェナーダイオードの前記アノード端子と前記カソード端子とを短絡させないことを特徴とする請求項5に記載の画像形成装置。
The third power supply is
a Zener diode having a cathode terminal connected to the second voltage output by the second power supply and an anode terminal connected to the third voltage output by the third power supply;
a transistor having an emitter terminal connected to the cathode terminal of the Zener diode and having a collector terminal connected to the anode terminal of the Zener diode;
has
In the separated state, the transistor is turned on to short-circuit the anode terminal and the cathode terminal of the Zener diode;
6. The image forming apparatus according to claim 5, wherein in the contact state, the transistor is turned off so that the anode terminal and the cathode terminal of the Zener diode are not short-circuited.
前記制御手段は、前記第3電源を制御する信号を出力することで前記トランジスタの前記オン状態又は前記オフ状態を制御することを特徴とする請求項6に記載の画像形成装置。 7. The image forming apparatus according to claim 6, wherein the control means controls the ON state or the OFF state of the transistor by outputting a signal for controlling the third power supply. 前記制御手段は、第3パルス信号を出力することで前記第3電源を制御し、
前記第3電圧は、負極性であり、前記第3パルス信号のローデューティーが大きいほど前記第3電圧の絶対値が大きくなることを特徴とする請求項5に記載の画像形成装置。
The control means controls the third power supply by outputting a third pulse signal,
6. The image forming apparatus according to claim 5, wherein the third voltage has a negative polarity, and the absolute value of the third voltage increases as the low duty of the third pulse signal increases.
前記当接状態及び前記離間状態で前記現像部材に当接している第2当接部材と、
第4電圧を生成し、前記第4電圧を前記第2当接部材に印加する第4電源と、
を備え、
前記制御手段は、
第4パルス信号を出力することで前記第4電源を制御し、
前記離間状態では前記第2電圧と前記第4電圧との電位差が第3電位差になるような前記第4パルス信号を出力し、前記当接状態では前記電位差が前記第3電位差よりも大きい第4電位差になるような前記第4パルス信号を出力することを特徴とする請求項7又は請求項8に記載の画像形成装置。
a second contact member contacting the developing member in the contact state and the separated state;
a fourth power supply that generates a fourth voltage and applies the fourth voltage to the second contact member;
with
The control means is
controlling the fourth power supply by outputting a fourth pulse signal;
In the separated state, the fourth pulse signal is output so that the potential difference between the second voltage and the fourth voltage becomes a third potential difference, and in the contact state, the fourth potential difference is larger than the third potential difference. 9. The image forming apparatus according to claim 7, wherein the fourth pulse signal is output as a potential difference.
前記第4電圧は、負極性であり、前記第4パルス信号のローデューティーが大きいほど前記第4電圧の絶対値が大きくなることを特徴とする請求項9に記載の画像形成装置。 10. The image forming apparatus according to claim 9, wherein the fourth voltage has a negative polarity, and the absolute value of the fourth voltage increases as the low duty of the fourth pulse signal increases. トナーを収容するトナー容器と、
前記トナー容器に収容されたトナーを前記現像部材に供給する供給ローラと、
前記供給ローラにより前記現像部材に供給されたトナーを均すブレードと、
を備え、
前記第1当接部材は前記ブレードであり、前記第2当接部材は前記供給ローラである、又は、前記第1当接部材は前記供給ローラであり、前記第2当接部材は前記ブレードあることを特徴とする請求項9又は請求項10に記載の画像形成装置。
a toner container containing toner;
a supply roller that supplies the toner contained in the toner container to the developing member;
a blade for leveling the toner supplied to the developing member by the supply roller;
with
The first contact member is the blade and the second contact member is the supply roller, or the first contact member is the supply roller and the second contact member is the blade 11. The image forming apparatus according to claim 9, wherein:
前記帯電部材に流れる電流を検知する検知手段を備え、
前記制御手段は、前記検知手段により前記帯電部材に流れる電流を検知するときに、前記離間状態になるよう制御することを特徴とする請求項2から請求項11のいずれか1項に記載の画像形成装置。
a detecting means for detecting a current flowing through the charging member;
12. The image according to any one of claims 2 to 11, wherein the control means performs control so as to achieve the separated state when the current flowing through the charging member is detected by the detection means. forming device.
前記現像部材を前記当接状態又は前記離間状態に切り替える当接離間手段を備えることを特徴とする請求項1から請求項12のいずれか1項に記載の画像形成装置。 13. The image forming apparatus according to claim 1, further comprising contact/separation means for switching the developing member between the contact state and the separated state.
JP2021187248A 2021-11-17 2021-11-17 Image forming apparatus Pending JP2023074341A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021187248A JP2023074341A (en) 2021-11-17 2021-11-17 Image forming apparatus
US17/979,819 US20230152745A1 (en) 2021-11-17 2022-11-03 Image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021187248A JP2023074341A (en) 2021-11-17 2021-11-17 Image forming apparatus

Publications (1)

Publication Number Publication Date
JP2023074341A true JP2023074341A (en) 2023-05-29

Family

ID=86537569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021187248A Pending JP2023074341A (en) 2021-11-17 2021-11-17 Image forming apparatus

Country Status (1)

Country Link
JP (1) JP2023074341A (en)

Similar Documents

Publication Publication Date Title
US10840799B2 (en) Power supply apparatus and image forming apparatus
US20140265552A1 (en) Power supply device, image forming apparatus, and voltage output method
JP5241207B2 (en) Power supply device and image forming apparatus
JP5919176B2 (en) Developing device and image forming apparatus
US10656580B2 (en) Image forming apparatus controlling charging bias and transfer bias
US8953963B2 (en) Developing device, image forming apparatus, and method for controlling developing device
JP2009015067A (en) Developing device, image forming apparatus and developing method
JP2023074341A (en) Image forming apparatus
JP6205815B2 (en) Power supply apparatus, image forming apparatus, and output control method
JP2013228538A (en) Developing device and image forming apparatus
US9037019B2 (en) Developing device, image forming apparatus, and method for controlling developing device
JP2023074340A (en) Image forming apparatus
KR100553911B1 (en) Apparatus and method for controlling high voltage of image forming apparatus
JP4737247B2 (en) Image forming apparatus
JP5171689B2 (en) Image forming apparatus
US10571833B2 (en) Image forming apparatus that prevents image defects and reduces first copy output time
JP2014077982A (en) Transfer device and image forming apparatus
JP5012846B2 (en) Power source for image forming apparatus and charger
JP6808438B2 (en) Power supply device and image forming device
JP5396069B2 (en) Image forming apparatus
US20230152745A1 (en) Image forming apparatus
JP7211245B2 (en) Image forming apparatus and power control method
JP7114350B2 (en) Power supply and image forming apparatus
JP6700695B2 (en) Power supply device and image forming apparatus
JP2022084376A (en) High voltage power source device and image forming device