JP2023045654A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023045654A
JP2023045654A JP2021154194A JP2021154194A JP2023045654A JP 2023045654 A JP2023045654 A JP 2023045654A JP 2021154194 A JP2021154194 A JP 2021154194A JP 2021154194 A JP2021154194 A JP 2021154194A JP 2023045654 A JP2023045654 A JP 2023045654A
Authority
JP
Japan
Prior art keywords
container
semiconductor device
space
base substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021154194A
Other languages
English (en)
Inventor
悠志 富田
Yushi Tomita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2021154194A priority Critical patent/JP2023045654A/ja
Priority to CN202210145012.8A priority patent/CN115911008A/zh
Priority to US17/685,253 priority patent/US20230092403A1/en
Publication of JP2023045654A publication Critical patent/JP2023045654A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/049Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being perpendicular to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置の温度上昇を抑制する。【解決手段】一実施形態の半導体装置は、第1容器と、第1容器内に固定された第2容器と、第2容器内に設けられた半導体素子と、を備える。第2容器は、下部と、側部と、上部とを備える。第2容器の側部は、下部上に設けられ、第1絶縁体で覆われた金属部材を含む。第2容器の上部は、側部上に設けられ、第1容器に固定される。第2容器の下部及び側部は、第1容器と離間している。【選択図】図5

Description

実施形態は、半導体装置に関する。
高出力を実現する半導体装置として、パワーモジュールが知られている。パワーモジュールは、複数のパワー半導体が集積された1個のパッケージとして構成される。
特許第6696380号公報 特許第6384609号公報 特許第5273101号公報
半導体装置の温度上昇を抑制する。
実施形態の半導体装置は、第1容器と、上記第1容器内に固定された第2容器と、上記第2容器内に設けられた半導体素子と、を備える。上記第2容器は、下部と、側部と、上部と、を備える。上記側部は、上記下部上に設けられ、第1絶縁体で覆われた第1金属部材を含む。上記上部は、上記側部上に設けられ、上記第1容器に固定される。上記下部及び上記側部は、上記第1容器と離間している。
第1実施形態に係る半導体装置の外部構造を示す斜視図。 第1実施形態に係る半導体装置の回路構成の一例を示す回路図。 第1実施形態に係る半導体装置の断面構造の一例を示す、図1のIII-III線に沿った断面図。 第1実施形態に係る半導体装置の断面構造の一例を示す、図3のIV-IV線に沿った断面図。 第1実施形態に係る半導体装置における放熱動作の一例を示す模式図。 第1実施形態に係る半導体装置における放熱動作の一例を示す模式図。 第2実施形態に係る半導体装置の断面構造の一例を示す断面図。 変形例に係る半導体装置における放熱動作の一例を示す模式図。
以下に、実施形態について図面を参照して説明する。図面の寸法及び比率は、必ずしも現実のものと同一とは限らない。
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
1. 第1実施形態
第1実施形態に係る半導体装置について説明する。
第1実施形態に係る半導体装置は、パワーモジュールである。第1実施形態に係る半導体装置は、例えば、鉄道車両用の電力変換装置、又は再生可能エネルギー発電システム用の産業用機器等に適用される。
1.1 構成
第1実施形態に係る半導体装置の構成について説明する。
1.1.1 外部構造
まず、第1実施形態に係る半導体装置の外部構造について説明する。
図1は、第1実施形態に係る半導体装置の外部構造の一例を示す斜視図である。半導体装置1は、外部容器として、外側ベース基板10、外側ケース11、並びに外側蓋12及び13を備える。半導体装置1の外部容器は、半導体装置1の内部容器(図示せず)を収容する。半導体装置1の内部容器内には、半導体素子を含む回路構成(図示せず)が収容される。
外側ベース基板10は、平板状の部分を有する支持体である。外側ベース基板10は、半導体装置1の外部容器の下部に対応する。外側ベース基板10は、例えば、四隅にネジ穴を有する。外側ベース基板10は、ネジ穴を介して、半導体装置1の外部の機器(図示せず)に対して固定されることができる。外側ベース基板10は、例えば、銅(Cu)又はセラミックスを含む。銅(Cu)を含む場合、外側ベース基板10は、防錆メッキされていることが望ましい。
外側ベース基板10の上面上に、外側ケース11が設けられる。外側ケース11は、角筒状の部分を有する絶縁体である。外側ケース11は、半導体装置1の外部容器の側部に対応する。外側ケース11は、外側ベース基板10に対して固定される。外側ケース11は、例えば、ポリフェニレンサルファイド(PPS:Poly-Phenylene Sulfide)を含む。
外側ケース11の上面上に、外側蓋12及び13が設けられる。外側蓋12及び13は、平板状の部分を有する絶縁体である。外側蓋12及び13は、半導体装置1の外部容器の上部に対応する。外側蓋12及び13は、外側ケース11に対して固定される。外側蓋12及び13は、例えば、PPSを含む。
以上のような外側ベース基板10、外側ケース11、並びに外側蓋12及び13が組み立てられることによって、外部容器の内部には、内部容器を配置するための空間が形成される。以下の説明では、外側ベース基板10と外側ケース11との接触面に平行な平面を、XY平面とする。XY平面内において、外側ベース基板10の長辺方向及び短辺方向を、それぞれX方向及びY方向とする。外側ベース基板10に対する外側ケース11の延伸方向を、Z方向又は上方向とする。
また、半導体装置1は、複数の端子41a、42a、43a、及び44aを更に備える。
複数の端子41a~44aはそれぞれ、半導体装置1の外部の機器と、内部の回路構成と、の間を電気的に接続するブスバー(図示せず)の端部である。図1の例では、2個の端子41a、2個の端子42a、3個の端子43a、及び8個の端子44aが示される。
2個の端子41aは、P(Positive)端子である。2個の端子41aは、互いに電気的に接続される。2個の端子41aは、外側ケース11と外側蓋13との間にY方向に並んで配置される。
2個の端子42aは、N(Negative)端子である。2個の端子42aは、互いに電気的に接続される。2個の端子42aは、外側蓋12と外側蓋13との間にY方向に並んで配置される。
3個の端子43aは、AC(Alternating Current)端子である。3個の端子43aは、互いに電気的に接続される。3個の端子43aは、外側ケース11と外側蓋12との間にY方向に並んで配置される。
8個の端子44aは、制御端子及びモニタ端子である。制御端子は、例えば、半導体装置1の回路構成に含まれる半導体素子を駆動するか否かを制御するための端子である。モニタ端子は、例えば、半導体装置1の回路構成の電気的特性をモニタするための端子である。8個の端子44aは、互いに電気的に絶縁される。8個の端子44aは、外側蓋12のX方向に沿って対向する2辺上にそれぞれ4個ずつ配置される。
1.1.2 回路構成
次に、第1実施形態に係る半導体装置の回路構成について説明する。
図2は、第1実施形態に係る半導体装置の回路構成の一例を示す回路図である。図2の例では、半導体装置1は、内部の半導体素子として、トランジスタTup及びTlowを含む場合が示される。
トランジスタTup及びTlowは、MOS(Metal-Oxide-Semiconductor)トランジスタである。トランジスタTup及びTlowは、n型トランジスタである。トランジスタTup及びTlowは、直列に接続される。
具体的には、トランジスタTupは、ノードPに接続されたドレイン端と、ノードACに接続されたソース端と、ノードG1に接続されたゲート端と、を有する。トランジスタTlowは、ノードACに接続されたドレイン端と、ノードNに接続されたソース端と、ノードG2に接続されたゲート端と、を有する。ノードP、N、ACはそれぞれ、端子41a、42a、及び43aに対応する。ノードG1及びG2はそれぞれ、端子44aのうちの互いに異なる2個の制御端子に対応する。
以上のような構成により、半導体装置1の内部の半導体素子を、半導体装置1の外部から供給される電圧によって制御することができる。
なお、半導体装置1の回路構成は、図2の例に限られない。例えば、トランジスタTup及びTlowは、IGBT(Insulated-Gate Bipolar Transistor)であってもよい。また、図2の例では、トランジスタTup及びTlowがそれぞれ1個ずつ示されるが、これに限られない。例えば、トランジスタTup及びTlowの各々は、互いに並列に接続された複数のトランジスタによって構成されていてもよい。
1.1.3 断面構造
次に、第1実施形態に係る半導体装置の断面構造について説明する。
図3は、第1実施形態に係る半導体装置の断面構造の一例を示す、図1のIII-III線に沿った断面図である。図4は、第1実施形態に係る半導体装置の断面構造の一例を示す、図3のIV-IV線に沿った断面図である。図3及び図4はそれぞれ、互いに交差する2つの面に沿った、半導体装置1の断面を示す。
半導体装置1は、内部容器として、内側ベース基板20、放熱部材21、内側ケース22、絶縁膜23、内側蓋24、及び絶縁膜25を更に備える。また、半導体装置1は、内部容器内の構造として、複数の接着部材31、複数の配線32、複数の絶縁基板33、複数の配線34、複数の接着部材35、複数の半導体素子36、複数のワイヤ37、及び封止部材38を更に備える。複数の接着部材31は、接着部材31-1及び31-2を含む。複数の配線32は、配線32-1及び32-2を含む。複数の絶縁基板33は、絶縁基板33-1及び33-2を含む。複数の配線34は、配線34-1、34-2、34-3、及び34-4を含む。複数の接着部材35は、接着部材35-1、35-2、35-3、及び35-4を含む。複数の半導体素子36は、半導体素子36-1、36-2、及び36-3を含む。複数のワイヤ37は、ワイヤ37-1及び37-2を含む。また、半導体装置1は、複数のブスバー41、42、及び43、並びに複数の保護膜45、46、及び47を更に備える。また、半導体装置1は、注入部51及び排出部52を更に備える。
まず、半導体装置1の内部容器について説明する。
内側ベース基板20は、平板状の部分を有する導電体である。内側ベース基板20は、半導体装置1の内部容器の下部に対応する。内側ベース基板20は、半導体装置1の外部容器内の空間において、半導体装置1の外部容器に接することなく、XY平面内に広がる。内側ベース基板20は、例えば、銅(Cu)又はセラミックスを含む。銅(Cu)を含む場合、内側ベース基板20は、防錆メッキされていることが望ましい。内側ベース基板20の電位は、グラウンドレベル(例えば0V)に接地される。
内側ベース基板20の下面上には、放熱部材21が設けられる。放熱部材21は、ヒートシンクである。放熱部材21は、下面に凹凸を有することにより、比較的大きな表面積を有する。放熱部材21は、例えば、銅(Cu)又はセラミックスを含む。銅(Cu)を含む場合、放熱部材21は、防錆メッキされていることが望ましい。放熱部材21は、内側ベース基板20と一体に形成されてもよい。
内側ベース基板20の上面上には、内側ケース22が設けられる。内側ケース22は、角筒状の部分を有する金属である。内側ケース22は、半導体装置1の内部容器の側部に対応する。内側ケース22は、内側ベース基板20に対して固定される。内側ケース22は、例えば、アルミニウム(Al)又は銅(Cu)を含む。
絶縁膜23は、内側ケース22を覆う。内側ケース22がアルミニウム(Al)の場合、絶縁膜23は、例えば、内側ケース22がアルマイト処理されることによって形成される。この場合、絶縁膜23は、例えば、アルミナを含む。
内側ケース22の上面上に、内側蓋24が設けられる。内側蓋24は、平板状の部分を有する金属である。内側蓋24は、半導体装置1の内部容器の上部に対応する。内側蓋24は、例えば、アルミニウム(Al)又は銅(Cu)を含む。内側蓋24は、外側ケース11及び内側ケース22に対して固定される。図3の例では、平面視において、内側蓋24の外縁は、外側ケース11の内縁よりも外側に位置する。
絶縁膜25は、内側蓋24を覆う。内側蓋24がアルミニウム(Al)の場合、絶縁膜25は、例えば、内側蓋24がアルマイト処理されることによって形成される。この場合、絶縁膜25は、例えば、アルミナを含む。
以上のような内側ベース基板20、内側ケース22、並びに内側蓋24が組み立てられることによって、内部容器が形成される。内部容器は、外部容器に対して、内側蓋24を介して固定される。すなわち、内部容器は、下部と、下部上に設けられた側部と、側部上に設けられて外部容器に固定される上部と、を備える。内部容器の下部は、内側ベース基板20及び放熱部材21を含む。内部容器の側部は、絶縁膜23で覆われた内側ケース22を含む。内部容器の上部は、絶縁膜25で覆われた内側蓋24を含む。
外部容器内の空間は、内側蓋24によって、空間SP1と空間SP2とに分離される。空間SP1は、内側蓋24よりも上方の空間である。空間SP2は、内側蓋24よりも下方の空間である。空間SP2は、空間SP2aと空間SP2bとに更に分離される。
空間SP2aは、空間SP2のうち、内部容器の外(すなわち、内部容器の下方及び側方)の空間である。具体的には、空間SP2aは、外側ベース基板10、外側ケース11、内側蓋24、内側ケース22、内側ベース基板20、及び放熱部材21によって囲まれる。つまり、内側ベース基板20及び放熱部材21と外部容器とは、離間している。同様に、内側ケース22及び絶縁膜23と外部容器とは、離間している。空間SP2aの幅(すなわち、内側ケース22と外側ケース11との間の距離、及び放熱部材21と外側ベース基板10との間の距離)は、例えば、3ミリメートル以上30ミリメートル以下となることが望ましい。
空間SP2bは、空間SP2のうち、内部容器内の空間である。具体的には、空間SP2bは、内側蓋24、内側ケース22、及び内側ベース基板20によって囲まれる。
内部容器及び外部容器を構成する部材間の隙間は、空間SP2aから空間SP1及びSP2bに液体が漏れないように、封止される。つまり、内部容器及び外部容器は、空間SP2aと空間SP1及びSP2bとを液密又は気密に分離する。
続いて、空間SP2b内の構造について説明する。
内側ベース基板20の上面上には、接着部材31-1及び31-2を介して、それぞれ配線32-1及び32-2が設けられる。接着部材31-1及び31-2は、例えば、はんだである。接着部材31-1及び31-2はそれぞれ、配線32-1と内側ベース基板20との間、及び配線32-2と内側ベース基板20との間を物理的かつ電気的に接続する。配線32-1及び32-2は、グラウンドレベル(例えば0V)に接地される。配線32-1及び32-2は、例えば、銅(Cu)を含む。
配線32-1の上面上、及び配線32-2の上面上にはそれぞれ、絶縁基板33-1及び33-2が設けられる。絶縁基板33-1及び33-2は、例えば、窒化シリコン(SiN)を含む。
絶縁基板33-1の上面上、及び絶縁基板33-2の上面上にはそれぞれ、配線34-1、並びに配線34-2、34-3、及び34-4が設けられる。配線34-1~34-4は、半導体装置1の導電経路である。具体的には、例えば、配線34-1及び34-4は、ノードPに電気的に接続される。配線34-2は、例えば、ノードACに電気的に接続される。配線34-3は、例えば、ノードNに電気的に接続される。配線34-1~34-4は、例えば、銅(Cu)を含む。
配線34-1の上面上、及び配線34-2の上面上にはそれぞれ、接着部材35-1及び35-2を介して、半導体素子36-1及び36-2が設けられる。接着部材35-1及び35-2は、例えば、銀(Ag)焼結材である。接着部材35-1及び35-2はそれぞれ、配線34-1と半導体素子36-1との間、及び配線34-2と半導体素子36-2との間を物理的かつ電気的に接続する。半導体素子36-1及び36-2はそれぞれ、例えば、トランジスタTup及びTlowである。半導体素子36-1の下面、及び半導体素子36-2の下面はそれぞれ、トランジスタTupのドレイン端、及びトランジスタTlowのドレイン端に対応する。すなわち、配線34-1は、ノードPとトランジスタTupのドレイン端との間を電気的に接続する。配線34-2は、ノードACとトランジスタTlowのドレイン端との間を電気的に接続する。
配線34-3の上面上、及び配線34-4の上面上にはそれぞれ、接着部材35-3及び35-4が設けられる。接着部材35-3及び35-4は、例えば、はんだである。半導体素子36-3は、接着部材35-3及び35-4をそれぞれ介して、配線34-3と配線34-4との間を接続する。半導体素子36-3は、サーミスタである。半導体素子36-3は、ノードPとノードNとの間の電位差に基づき、半導体装置1の温度状態をモニタする。
ワイヤ37-1及び37-2は、ボンディングワイヤである。ワイヤ37-1は、半導体素子36-1の上面上に接続された第1端と、配線34-2に接続された第2端と、を有する。半導体素子36-1の上面のうちワイヤ37-1が接続された部分は、トランジスタTupのソース端に対応する。これにより、ワイヤ37-1は、トランジスタTupのソース端とノードACとの間を電気的に接続する。ワイヤ37-2は、半導体素子36-2の上面上に接続された第1端と、配線34-3に接続された第2端と、を有する。半導体素子36-2の上面のうちワイヤ37-2が接続された部分は、トランジスタTlowのソース端に対応する。これにより、ワイヤ37-2は、トランジスタTlowのソース端とノードNとの間を電気的に接続する。
封止部材38は、ゲル状の絶縁体である。封止部材38は、空間SP2b内に充填される。
複数のブスバー41~43は、半導体装置1の外部の機器と、内部の回路構成との間を電気的に接続する導電体である。複数のブスバー41~43は、空間SP1及びSP2b内を延伸する。複数のブスバー41~43は、例えば、銅(Cu)を含む。
具体的には、ブスバー41は、端部として端子41aと、接続部41bと、を有する。ブスバー41は、接続部41bを介して、配線34-4に接続される。ブスバー41のうち空間SP2b内の部分は、内側ケース22(絶縁膜23)のYZ面に接するように設けられる。ブスバー41のうち空間SP1内の部分は、保護膜45によって覆われる。保護膜45は、例えば、ゴムキャップである。保護膜45は、ブスバー41を水分から保護する。保護膜45は、絶縁性を有していてもよい。
ブスバー42は、端部として端子42aと、接続部42bと、を有する。ブスバー42は、接続部42bを介して、配線34-3に接続される。ブスバー42のうち空間SP2b内の部分は、内側ケース22(絶縁膜23)のXZ面に接するように設けられる。ブスバー42のうち空間SP1内の部分は、保護膜46によって覆われる。保護膜46は、例えばゴムキャップである。保護膜46は、ブスバー42を水分から保護する。保護膜46は、絶縁性を有していてもよい。
ブスバー43は、端部として端子43aと、接続部43bと、を有する。ブスバー43は、接続部43bを介して、配線34-2に接続される。ブスバー43のうち空間SP2b内の部分は、内側ケース22(絶縁膜23)のYZ面に接するように設けられる。ブスバー43のうち空間SP1内の部分は、保護膜47によって覆われる。保護膜47は、例えばゴムキャップである。保護膜47は、ブスバー43を水分から保護する。保護膜47は、絶縁性を有していてもよい。
なお、図3及び図4では図示が省略されるが、半導体装置1は、複数の端子44aにそれぞれ対応する複数のブスバーを更に備える。図示されない複数のブスバーの各々のうち空間SP2b内の部分は、内側ケース22(絶縁膜23)の一面に接するように設けられてもよい。図示されない複数のブスバーの各々のうち空間SP1内の部分は、絶縁膜(図示せず)によって覆われてもよい。
外側ケース11は、半導体装置1の外と空間SP2aとをつなぐ穴を有する。注入部51は、外側ケース11の当該穴に設けられる。注入部51は、半導体装置1の外部から、空間SP2a内に冷媒(図示せず)を注入するための機構を有する。注入部51は、空間SP2aへ冷媒の注入をしない場合、冷媒が半導体装置1の外部へ流出しないための栓として機能する。
外側ベース基板10は、半導体装置1の外と空間SP2aとをつなぐ穴を有する。排出部52は、外側ベース基板10の当該穴に設けられる。排出部52は、空間SP2aから、半導体装置1の外部に冷媒を排出する機構を有する。排出部52は、空間SP2aからの冷媒の排出をしない場合、冷媒が半導体装置1の外部へ流出しないための栓として機能する。
冷媒は、例えば、水である。冷媒は、例えば、空気より高い熱輸送特性(例えば、熱伝導率)を有する。なお、冷媒は、流動性を有し、かつ内部容器内の構造の熱を外部に放熱し得る物質であれば、水に限られない。また、冷媒は、液体に限られず、気体であってもよい。
上述のとおり、半導体装置1の外部容器内の空間は、3つの空間SP1、SP2a、及びSP2bに分離される。このため、空間SP2a内に冷媒が充填された場合、空間SP1及びSP2b内には、冷媒は浸入しない。空間SP1内は、空気で満たされる。空間SP2b内は、封止部材38で満たされる。
1.2 放熱動作
次に、第1実施形態に係る半導体装置の放熱動作について説明する。
図5及び図6は、第1実施形態に係る半導体装置の放熱動作の一例を示す模式図である。図5及び図6はそれぞれ、図3及び図4に対応する。
まず、半導体装置1内の回路構成を動作させる前に、冷媒50が、注入部51を介して空間SP2a内に注入される。冷媒50が注入される間、排出部52は、閉じた状態にしておく。これにより、空間SP2a内に、冷媒50が充填される。
続いて、半導体装置1内の回路構成を動作させる。具体的には、半導体装置1の外部の機器と、複数の端子41a~44aとを接続する。そして、複数の端子41a~44aを介して、半導体装置1内の回路構成に所定の電圧を印加する。
半導体装置1内の回路構成が動作することにより、複数の半導体素子36は、発熱する。複数の半導体素子36から発生した熱Qは、複数の接着部材35、複数の配線34、複数の絶縁基板33、複数の配線32、複数の接着部材31、内側ベース基板20、及び放熱部材21を介して、冷媒50に放熱される。
また、複数の半導体素子36から発生した熱は、複数の配線34を介して、複数のブスバー41~44を発熱させる。ここで、複数のブスバー41~44は、絶縁膜23を介して内側ケース22に接する。このため、複数のブスバー41~44から発生した熱Qは、絶縁膜23、内側ケース22を介して、冷媒50に放熱される。
冷媒50が所定の温度まで上昇すると、排出部52は、冷媒50を半導体装置1の外に排出する。そして、注入部51を介して、新たな冷媒が空間SP2a内に再び充填される。
以上のように動作することにより、半導体装置1の回路構成から発生する熱Qを、冷媒50に効率的に放熱することができる。
1.3 本実施形態に係る効果
第1実施形態によれば、半導体装置1の温度上昇を抑制することができる。本効果について以下に説明する。
半導体装置1は、外側ベース基板10と、外側ケース11と、外側蓋12及び13と、によって形成される外部容器を備える。半導体装置1は、内側ベース基板20と、内側ケース22と、内側蓋24と、によって形成される内部容器を備える。内部容器は、外部容器内に固定される。外部容器内の空間は、内部容器の上方かつ内部容器の外の空間SP1と、内部容器の側方及び下方かつ内部容器の外の空間SP2aと、内部容器の中の空間SP2bと、に分離される。これにより、外部容器と内部容器の側部及び下部との間の空間SP2aを、冷媒50を充填するための空間として使用することができる。
また、複数の半導体素子36は、外部容器内に設けられる。これにより、複数の半導体素子36から外部容器の下部(すなわち内側ベース基板20)に伝わる熱Qを、放熱部材21を介して、空間SP2a内の冷媒50に放熱することができる。
また、複数のブスバー41~44のうち、空間SP2b内の部分は、内側ケース22に、絶縁膜23を介して接する。これにより、複数の半導体素子36から複数のブスバー41~44に伝わる熱Qを、封止部材38を介することなく、内側ケース22を介して、空間SP2a内の冷媒50に放熱することができる。
また、内側ケース22は、金属部材であり、アルミニウム(Al)又は銅(Cu)を含む。これに対して、絶縁膜23は、絶縁体であり、例えばアルミナを含む。これにより、内側ケース22の熱伝導率をPPS等の樹脂よりも高くしつつ、複数のブスバー41~44と内側ケース22とを電気的に絶縁することができる。
また、複数のブスバー41~44のち、空間SP1内の部分は、保護膜45~47によって覆われる。これにより、仮に空間SP2a内に充填された冷媒50が空間SP1内に浸入した場合でも、冷媒50による複数のブスバー41~44の浸食の影響を抑えることができる。
また、外側ケース11及び外側ベース基板10はそれぞれ、半導体装置1の外部と空間SP2aとの間をつなぐ穴を有する。そして、外側ケース11の穴、外側ベース基板10の穴にはそれぞれ、注入部51及び排出部52が設けられる。これにより、空間SP2a内への冷媒50の注入、及び空間SP2a外への冷媒50の排出が可能となる。したがって、半導体装置1の温度上昇を抑制することができる。
2. 第2実施形態
次に、第2実施形態に係る半導体装置について説明する。
第2実施形態に係る半導体装置は、少なくとも1本のブスバーの接続部が、配線以外の場所に接続される点において、第1実施形態に係る半導体装置と異なる。以下では、第1実施形態と異なる構成及び動作について主に説明する。第1実施形態と同等の構成及び動作については、適宜その説明を省略する。
2.1 半導体装置の断面構造
図7は、第2実施形態に係る半導体装置の断面構造の一例を示す断面図である。図7は、第1実施形態における図4に対応する。
第2実施形態に係る半導体装置は、ブスバー42に代えて、ブスバー42’を備える。ブスバー42’は、空間SP1及びSP2b内を延伸する。ブスバー42’は、例えば、銅(Cu)を含む。ブスバー42’は、端部として端子42aと、接続部42’bと、を有する。ブスバー42’は、接続部42’bを介して、内側ベース基板20に接続される。ブスバー42’のうち空間SP2b内の部分は、内側ケース22(絶縁膜23)のXZ面に接するように設けられる。ブスバー42’のうち空間SP1内の部分は、保護膜46によって覆われる。
2.2 本実施形態に係る効果
第2実施形態によれば、ブスバー42’の接続部42’bは、内側ベース基板20に接続される。これにより、半導体装置1は、ノードNをグラウンドレベルに接地することができる。また、複数の半導体素子36が複数の絶縁基板33の上方に位置するのに対して、内側ベース基板20は、複数の絶縁基板33の下方に位置する。これにより、半導体装置1の回路構成を流れる電流のうち、ノードPに近い部分の電流経路と、ノードNに近い部分の電流経路とを、複数の絶縁基板33に対して反対の位置に設けることができる。このため、ノードPに近い部分の電流経路において発生する磁界と、ノードNに近い部分の電流経路において発生する磁界と、を互いに打ち消すようにすることができる。したがって、半導体装置1の回路構成の自己インダクタンスを減少させることができる。
3. 変形例等
なお、第1実施形態及び第2実施形態は、上述の例に限らず、種々の変形を適用可能である。
例えば、上述した第1実施形態及び第2実施形態では、排出部52が外側ベース基板10に設けられる場合について説明したが、これに限られない。
図8は、変形例に係る半導体装置の放熱動作の一例を示す断面図である。図8は、第1実施形態における図5に対応する。
放熱動作に際して、半導体装置1は、チラー60に接続されてもよい。
チラー60は、注入路61に接続された第1端と、排出路62を接続された第2端と、を有する。チラー60は、第2端から入力された冷媒50を冷却する。そして、チラー60は、冷却された冷媒50を第1端から出力する。注入路61及び排出路62はそれぞれ、半導体装置1の注入部51及び排出部52に接続される。
チラー60に接続された後、チラー60によって空間SP2a内に冷媒50が充填される。冷媒50は、半導体装置1の回路構成が動作している間、チラー60と空間SP2aとの間を循環する。これにより、複数の半導体素子36の熱Qを吸収した冷媒50を、チラー60によって下げることができる。このため、複数の半導体素子36の熱Qを効率よく吸収することができる。したがって、半導体装置1の温度上昇を抑制することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…半導体装置、10…外側ベース基板、11…外側ケース、12,13…外側蓋、20…内側ベース基板、21…放熱部材、22…内側ケース、23,25…絶縁膜、24…内側蓋、31,35…接着部材、32,34…配線、33…絶縁基板、36…半導体素子、37…ワイヤ、38…封止部材、41,42,43…ブスバー、45,46,47…保護膜、50…冷媒、51…注入部、52…排出部、60…チラー、61…注入路、62…排出路

Claims (9)

  1. 第1容器と、
    前記第1容器内に固定された第2容器と、
    前記第2容器内に設けられた半導体素子と、
    を備え、
    前記第2容器は、下部と、前記下部上に設けられ、第1絶縁体で覆われた第1金属部材を含む側部と、前記側部上に設けられ、前記第1容器に固定される上部と、を備え、
    前記第2容器の前記下部及び前記側部は、前記第1容器と離間している、
    半導体装置。
  2. 前記第2容器の前記上部は、
    第2金属部材と、
    前記第2金属部材上に設けられた第2絶縁体と、
    を含む、
    請求項1記載の半導体装置。
  3. 前記第1金属部材及び前記第2金属部材は、アルミニウム(Al)又は銅(Cu)を含む、
    請求項2記載の半導体装置。
  4. 前記第1絶縁体は、アルミナを含む、
    請求項2記載の半導体装置。
  5. 前記第1容器の外に設けられた第1端と、前記半導体素子に電気的に接続された第2端と、を有し、前記第1容器内の側部上及び前記第2容器内の前記側部上を延びる導電体を更に備える、
    請求項2記載の半導体装置。
  6. 前記導電体のうち前記第2容器の前記上部上に設けられた第3絶縁体を更に備えた、
    請求項5記載の半導体装置。
  7. 前記第2容器の下部は、銅(Cu)又はセラミックスを含む基板を含み、
    前記導電体の第2端は、前記基板に接続された、
    請求項5記載の半導体装置。
  8. 前記第1容器の側部は、第1穴及び第2穴を有する、
    請求項1記載の半導体装置。
  9. 前記第1穴を介して前記第1容器と前記第2容器との間に冷媒を注入し、前記第2穴を介して前記第1容器と前記第2容器との間から前記冷媒を排出するように構成されたチラーを更に備えた、
    請求項8記載の半導体装置。
JP2021154194A 2021-09-22 2021-09-22 半導体装置 Pending JP2023045654A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021154194A JP2023045654A (ja) 2021-09-22 2021-09-22 半導体装置
CN202210145012.8A CN115911008A (zh) 2021-09-22 2022-02-17 半导体装置
US17/685,253 US20230092403A1 (en) 2021-09-22 2022-03-02 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021154194A JP2023045654A (ja) 2021-09-22 2021-09-22 半導体装置

Publications (1)

Publication Number Publication Date
JP2023045654A true JP2023045654A (ja) 2023-04-03

Family

ID=85571790

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021154194A Pending JP2023045654A (ja) 2021-09-22 2021-09-22 半導体装置

Country Status (3)

Country Link
US (1) US20230092403A1 (ja)
JP (1) JP2023045654A (ja)
CN (1) CN115911008A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6233507B2 (ja) * 2014-05-15 2017-11-22 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
WO2017132626A1 (en) * 2016-01-28 2017-08-03 Timecubic, Inc. Thermal isolated platform system and method
JP6696380B2 (ja) * 2016-09-20 2020-05-20 トヨタ自動車株式会社 半導体装置

Also Published As

Publication number Publication date
CN115911008A (zh) 2023-04-04
US20230092403A1 (en) 2023-03-23

Similar Documents

Publication Publication Date Title
US7911792B2 (en) Direct dipping cooled power module and packaging
US9673129B2 (en) Semiconductor device
US8987777B2 (en) Stacked half-bridge power module
US11282640B2 (en) DC link capacitor cooling system
US20100238627A1 (en) Power module
US20120235162A1 (en) Power converter
US8610263B2 (en) Semiconductor device module
US20100295172A1 (en) Power semiconductor module
US10136545B2 (en) Power module
US9171772B2 (en) Semiconductor device
US20100078675A1 (en) Circuit device
US9655265B2 (en) Electronic module
US20060175630A1 (en) Electronic power module comprising a rubber seal and corresponding production method
JP2023045654A (ja) 半導体装置
CN112530915A (zh) 半导体装置
KR20140130862A (ko) 파워모듈 제조방법 및 이를 통해 재조된 고방열 파워모듈
US6664629B2 (en) Semiconductor device
US20210175149A1 (en) Thermally conductive electronic packaging
JP2019004016A (ja) パワー半導体モジュール
KR20160105266A (ko) 방열판 일체형 전력 모듈 패키지
US11251105B2 (en) Semiconductor device
US6734543B2 (en) Module housing and power semiconductor module
US6930373B2 (en) Circuit arrangement
US20240057303A1 (en) Semiconductor cooling arrangement with improved heatsink
US20220199492A1 (en) Semiconductor cooling arrangement with improved baffle

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240613