JP2023042566A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2023042566A JP2023042566A JP2022130035A JP2022130035A JP2023042566A JP 2023042566 A JP2023042566 A JP 2023042566A JP 2022130035 A JP2022130035 A JP 2022130035A JP 2022130035 A JP2022130035 A JP 2022130035A JP 2023042566 A JP2023042566 A JP 2023042566A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- protective film
- semiconductor device
- semiconductor
- outer edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
実施形態は、半導体装置に関する。 Embodiments relate to semiconductor devices.
電力制御用のパワーモジュールでは、半導体チップを電気抵抗の小さい銅ワイヤを用いて実装することが好ましい。しかしながら、銅ワイヤは、アルミニウムワイヤなどに比べて硬度が高く、半導体チップにボンディングダメージを与える恐れがある。 In a power module for power control, it is preferable to mount a semiconductor chip using a copper wire with low electrical resistance. However, copper wire has higher hardness than aluminum wire and the like, and may cause bonding damage to the semiconductor chip.
実施形態は、信頼性を向上させた半導体装置を提供する。 Embodiments provide a semiconductor device with improved reliability.
実施形態に係る半導体装置は、半導体部と、前記半導体部上に設けられた第1電極と、前記半導体部上において、前記第1電極の外縁を覆うように設けられた第1保護膜と、前記第1電極上に設けられ、前記第1保護膜の一部を覆う第2電極と、前記半導体部上において、前記第2電極の外縁と前記第1保護膜とを覆うように設けられた第2保護膜と、を備える。 A semiconductor device according to an embodiment includes a semiconductor section, a first electrode provided on the semiconductor section, a first protective film provided on the semiconductor section so as to cover an outer edge of the first electrode, a second electrode provided on the first electrode and covering a portion of the first protective film; and a second electrode provided on the semiconductor section so as to cover the outer edge of the second electrode and the first protective film. and a second protective film.
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。 Hereinafter, embodiments will be described with reference to the drawings. The same parts in the drawings are given the same numbers, and detailed descriptions thereof are omitted as appropriate, and different parts will be described. Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each portion, the size ratio between portions, and the like are not necessarily the same as the actual ones. Also, even when the same parts are shown, the dimensions and ratios may be different depending on the drawing.
さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。 Furthermore, the arrangement and configuration of each part will be explained using the X-axis, Y-axis and Z-axis shown in each drawing. The X-axis, Y-axis, and Z-axis are orthogonal to each other and represent the X-direction, Y-direction, and Z-direction, respectively. Also, the Z direction may be described as upward and the opposite direction as downward.
図1(a)および(b)は、実施形態に係る半導体装置1を示す模式図である。図1(a)は、図1(b)中に示すA-A線に沿った断面図である。図1(b)は、半導体装置1の上面を示す平面図である。半導体装置1は、例えば、MOSFET、IGBT(Insulated Gate Bipolar Transistor)、ショットキダイオードなどのスイッチング素子である。
FIGS. 1A and 1B are schematic diagrams showing a
図1(a)に示すように、半導体装置1は、半導体部10と、第1電極20と、第2電極30と、第1保護膜40と、第2保護膜50と、を備える。半導体部10は、例えば、シリコン、炭化シリコン、窒化ガリウムなどを含む。
As shown in FIG. 1A, the
第1電極20は、半導体部10の表面上に設けられ、半導体部10の活性領域(図示しない)に電気的に接続される。第1電極20は、例えば、アルミニウムを含む。第1電極20は、例えば、MOSFETのソース電極である。また、第1電極20は、IGBTのエミッタ電極もしくはショットキダイオードのアノード電極である。
The
第2電極30は、第1電極20上に設けられる。第2電極30は、第1電極20に接し、第1電極20に電気的に接続される。第2電極30は、第1電極20の材料よりも高硬度の材料を含む。第2電極30は、例えば、銅(Cu)を含む。また、半導体部10の表面に垂直な方向、例えば、Z方向において、第2電極30は、第1電極20の厚さよりも厚く設けられる。これにより、第2電極30に、例えば、銅ワイヤをボンディングした時に半導体部10に加わる衝撃を軽減し、ボンディングダメージを防ぐことができる。
A
第1保護膜40は、半導体部10上において、第1電極20の外縁20eを覆うように設けられる。第1保護膜40は、例えば、絶縁性の第1樹脂を含む。第1保護膜40は、例えば、ポリイミドを含む。第1保護膜40は、例えば、第1電極20の外周部、および、半導体部10と第1電極20との接触面の外縁を覆い、外気から保護する。
The first
第1保護膜40は、第1電極20の外縁20eを覆う第1部分40aと、半導体部10の表面に接する第2部分40bと、を含む。第1部分40aおよび第2部分40bは、一体に設けられる。また、第1部分40aは、第1電極20と第2電極30との間に延在するように設けられる。
The first
第2保護膜50は、半導体部10上において、第2電極30の外縁30eおよび第1保護膜40を覆うように設けられる。第2保護膜50は、例えば、絶縁性の第2樹脂を含む。第2保護膜50の第2樹脂は、第1保護膜40の第1樹脂と同じ成分を含んでも良い。第2保護膜50は、例えば、ポリイミドを含む。また、第2樹脂は、第1樹脂とは異なる樹脂であっても良い。
The second
第2保護膜50は、例えば、第1部分50aと、第2部分50bと、第3部分50cと、を含む。第1部分50aは、第2電極30の表面に接し、第2電極30の外縁30eから内側に第2電極30の表面に沿って延在する。第1部分50aは、例えば、第1電極20と第2電極30との間に第1保護膜40の第1部分が延在する部分の上方を超えて内側に延び、第1電極20と第2電極30とが接する部分を覆うように設けられる。第2部分50bは、半導体部10の表面に接するように設けられる。第3部分50cは、第1部分50aと第2部分50bとの間において、第1保護膜40を覆うように設けられる。第2保護膜50の第1部分50a、第2部分50bおよび第3部分50cは、一体に設けられる。
The second
第2保護膜50は、半導体部10と第1電極20との間の接触面を2重に保護する。さらに、第2保護膜50は、第3電極30の外縁30eを起点とした第3電極30の第1保護膜40からの剥離を防ぐ。
The second
例えば、第1保護膜40が樹脂を含むため、第1保護膜40と第2電極30との間の密着は、それほど強固ではない。半導体装置1の動作時には、線熱膨張係数の違いに起因して、第1保護膜40と第2電極30との間に応力が生じる。このため、第2保護膜50を設けない場合には、第1保護膜40と第2電極30との間の密着性が低下し、第2電極30が外縁から捲りあがる恐れがある。さらに、半導体装置1の動作時における温度上昇および温度低下の繰り返しにより、第1電極20と第2電極30との界面の分離に至る場合がある。このような不具合は、半導体装置1の信頼性を低下させる。
For example, since the first
実施形態に係る半導体装置1では、第2保護膜50を設けることにより、第2電極30の外縁における第1保護膜40からの剥離を防ぐことが可能となる。また、第1保護膜40および第2保護膜50に防湿性の高い樹脂を用いることにより、半導体装置1の信頼性をさらに向上させることができる。第2保護膜50には、例えば、第1保護膜40よりも防湿性の高い樹脂を用いることが好ましい。
In the
図1(b)には、第2電極30と、第1保護膜40と、を示している。また、図1(b)中には、第1電極20の外縁20eおよび第1保護膜40の内縁40e(図1(a)参照)をそれぞれ破線で示している。なお、図1(b)では、第2保護膜50を省略している。
FIG. 1B shows the
図1(b)に示すように、半導体部10の表面に平行な平面視において、第2電極30は、第1電極20の内側に設けられる。すなわち、第2電極30の外縁30eは、第1電極20の外縁20eの内側に位置する。例えば、第1電極20のX方向の幅は、第2電極30のX方向の幅よりも広い。また、第1電極20のY方向の幅は、第2電極30のY方向の幅よりも広い。
As shown in FIG. 1B , the
図1(b)に示すように、第1保護膜40は、第1電極20の外縁20eに沿って、第1電極20を囲むように設けられる。また、第1保護膜40は、第2電極30の外縁に沿って、第2電極30を囲むように設けられる。
As shown in FIG. 1B, the first
このように、第2電極30を第1電極20よりも内側に設けることにより、半導体部10の表面から第1保護膜40の表面を介して、第2電極30の外縁30eに至る沿面距離を長くすることができる。これにより、半導体装置1の耐圧を向上させることができる。また、第1保護膜40および第2電極30の外縁30eを覆う第2保護膜50を設けることにより、半導体装置1の耐圧をさらに向上させることができる。
In this way, by providing the
次に、図2(a)~図3(c)を参照して、半導体装置1の製造方法を説明する。図2(a)~図3(c)は、実施形態に係る半導体装置1の製造過程を示す模式断面図である。
Next, a method for manufacturing the
図2(a)に示すように、第1電極20および第1保護膜40が表面上に設けられたウェーハ100を準備する。第1保護膜40は、ウェーハ100上において、第1電極20の外縁を覆うように設けられる。
As shown in FIG. 2A, a
第1電極20の直下には、半導体装置1の活性領域(図示しない)が設けられる。また、半導体装置1がMOSFETの場合、ウェーハ100の裏面側には、ドレイン電極(図示しない)が設けられる。半導体装置1がIGBTもしくはショットキダイオードの場合、ウェーハ100の裏面側には、コレクタ電極もしくはカソード電極(図示しない)が設けられる。
An active region (not shown) of the
例えば、図2(a)に示す状態においてウェーハ100を切断し、複数の半導体装置1を個片化することができる。その場合、半導体装置1の表面には、第1電極20、例えば、アルミニウム電極が露出される。半導体装置1の実装時には、例えば、アルミニウムワイヤが第1電極20上にボンディングされる。
For example, the
図2(b)に示すように、実施形態では、ウェーハ100の表面上に、金属層33が設けられる。金属層33は、第1電極20および第1保護膜40を覆うように設けられる。金属層33は、例えば、ニッケルを含む。
In the embodiment, a
図2(c)に示すように、金属層33上にレジストマスク103を形成する。レジストマスク103は、第1電極20の上方に位置する開口103pを有する。また、レジストマスク103は、第1保護膜40を部分的に覆い、隣り合う第1保護膜40の間のウェーハ100の表面を覆う。
A resist
図3(a)に示すように、レジストマスク103の開口103pの内部に、第2電極30を形成する。第2電極30は、例えば、金属層33を介した電界メッキ法を用いて形成される。第2電極30は、例えば、銅(Cu)を含む。第2電極30は、第1保護膜40上に張り出すように設けられる。
As shown in FIG. 3A, the
図3(b)に示すように、レジストマスク103および金属層33の一部を除去し、ウェーハ100の表面および第1保護膜40の一部を露出させる。レジストマスク103および金属層33は、例えば、ウェットエッチングにより除去される。レジストマスク103の除去後、金属層33の露出された部分が除去される。
As shown in FIG. 3B, the resist
図3(c)に示すように、ウェーハ100の表面上に第2保護膜50を形成する。第2保護膜50は、第1保護膜40および第2電極30の外縁を覆うように形成される。第2保護膜50は、例えば、ウェーハ100の表面側に形成された膜状の樹脂を選択的に除去することにより形成される。続いて、ウェーハ100を、例えば、ダイサーを用いて切断し、半導体装置1を個片化する。
A second
図4(a)および(b)は、実施形態に係る半導体装置1を示す模式平面図である。図4(a)および(b)は、半導体部10の表面側を例示する平面図である。この例では、半導体装置1は、例えば、ゲート電極を有するMOSFETもしくはIGBTである。
4A and 4B are schematic plan views showing the
図4(a)に示すように、半導体部10の表面側は、第2保護膜50に覆われ、第2電極30(図1参照)および制御パッド60の一部が露出される。制御パッド60は、ゲート電極(図示しない)に電気的に接続される。
As shown in FIG. 4A, the surface side of the
第2保護膜50は、第2電極30のの金属ワイヤをボンディングするボンディング領域30BAを露出させるように設けられる。また、第2保護膜50は、制御パッド60のボンディング領域60BAを露出させるように設けられる。このように露出されるボンディング領域30BAおよび60BAは、金属ワイヤをボンディングするための面積を有すればよく、第2保護膜50は、第2電極30および制御パッド60をできるだけ広く覆うことが好ましい。
The second
図4(b)に示す例では、第2保護膜50は、第2電極30の4つのボンディング領域30BAを露出させるように設けられる。この例では、ボンディング領域30BAの面積をより小さくすることができ、第2保護膜50は、より広い面積を覆うように設けられる。
In the example shown in FIG. 4B, the second
このように、第2保護膜50は、第2電極30の第1保護膜40からの剥離を効果的に抑制すると共に、外気からの水分等の侵入を防ぎ、また、半導体装置1の耐圧を向上させるように設けられる。
In this manner, the second
図5(a)および(b)は、実施形態に係る半導体装置1の実装方法を模式的に示す斜視図である。図5(a)および(b)は、第2電極30および制御パッド60にボンディングされた金属ワイヤ70および金属ワイヤ80を表している。
5A and 5B are perspective views schematically showing a mounting method of the
図5(a)に示すように、複数の金属ワイヤ70が、第2電極30上にボンディングされる。金属ワイヤ70のそれぞれは、例えば、ルーピングを設けることにより、第2電極30に2か所接続されるようにボンディングされる。金属ワイヤ70は、第2電極30のボンディング領域30BA上に接続される。この例では、1つのボンディング領域30BAに、1つの金属ワイヤ70が接続され、その接続位置は2か所ある。
A plurality of
金属ワイヤ80は、制御パッド60のボンディング領域60BA(図4参照)上にボンディングされる。金属ワイヤ80は、例えば、銅ワイヤである。また、金属ワイヤ80は、例えば、アルミニウムワイヤであっても良い。
図5(b)に示す例では、1つの金属ワイヤ70は、2つのボンディング領域30BAに接続される。各ボンディング領域30BAにおけるボンディング位置は1か所である。
In the example shown in FIG. 5(b), one
図6(a)および(b)は、実施形態に係る半導体装置1の別の実装方法を示す模式図である。図6(a)は、半導体部10の表面側を例示する平面図である。図6(b)は、第2電極30上にボンディングされた金属コネクタ75を示す斜視図である。図6(c)は、ボンディング構造を示す断面図である。
FIGS. 6A and 6B are schematic diagrams showing another mounting method of the
図6(a)に示すように、第2保護膜50は、第2電極30の1つのボンディング領域30BAと、制御パッド60のボンディング領域60BAを露出させるように設けられる。
As shown in FIG. 6A, the second
図6(b)に示すように、ボンディング領域30BAにおいて、例えば、板状の金属コネクタ75が第2電極30に接続される。金属コネクタ75は、例えば、銅を含む金属板である。ボンディング領域30BAは、金属コネクタ75の接続面のサイズに適合する面積を有するように設けられる。このような金属コネクタ75は、電流容量が大きく、電気抵抗値が小さい。すなわち、大電流を流す用途に適する。金属コネクタ75は、この例に限定される訳ではなく、例えば、ブロック状の金属材であってもよい。また、金属コネクタ75の長手方向に直交する断面における縦横比は、例えば、1.5~6.0であが、これに限定される訳でもない。一方、制御パッド60のボンディング領域60BAには、例えば、金属ワイヤ80(図5参照)が接続される。
As shown in FIG. 6B, for example, a plate-shaped
図6(c)に示すように、金属コネクタ75は、接続部材77を介して、第2電極30に接続される。接続部材77は、例えば、はんだ材である。また、接続部材77は、銀や銅などを含む焼結材であってもよい。
As shown in FIG. 6( c ), the
図7は、実施形態に係るパワーモジュール2を示す模式断面図である。パワーモジュール2は、例えば、半導体装置1を内蔵した電力変換器である。
FIG. 7 is a schematic cross-sectional view showing the
半導体装置1は、例えば、DBC(Direct Bonded Copper)基板110の表面上にマウントされ、ケース120の内部に配置される。DBC基板110は、マウントパッド113および制御配線115を含む。マウントパッド113および制御配線115は、例えば、銅箔である。
The
半導体装置1は、裏面側をマウントパッド113に向けてマウントされる。半導体装置1の裏面側の電極は、例えば、導電性のダイマウント材13を介してマウントパッド113に電気的に接続される。
The
DBC基板110は、例えば、はんだ材117を介してベース板130上にマウントされる。はんだ材117は、DBC基板110の裏面とベース板130を接続する。ベース板130は、例えば、金属板である。半導体装置1の動作中に生じる熱は、DBC基板110およびベース板130を介して外部に放散される。
The
ケース120は、ベース板130およびDBC基板110上にマウントされた半導体装置1を囲むように設けられる。ケース120の底部は、ベース板130に接する。
ケース120は、接続端子123および125を有する。ケース120の内部に配置された半導体装置1は、接続端子123および125を介して、外部回路に電気的に接続される。接続端子123は、例えば、金属ワイヤ70を介して半導体装置1の第2電極30に電気的に接続される。接続端子125は、例えば、金属ワイヤ90を介して、DBC基板110のマウントパッド113に電気的に接続される。すなわち、接続端子125は、金属ワイヤ90およびマウントパッド113を介して、半導体装置1の裏面側の電極に電気的に接続される。
さらに、半導体装置1の制御パッド60(図4参照)は、例えば、金属ワイヤ80を介して、DBC基板110の制御配線115に電気的に接続される。制御配線115は、ケース120に設けられた信号端子(図示しない)に電気的に接続される。
Further, the control pads 60 (see FIG. 4) of the
DBC基板110上にマウントされた半導体装置1は、ケース120およびベース板130により囲まれた空間に充填される、例えば、ゲル状の絶縁部材140に浸漬される。さらに、ケース120およびベース板130により囲まれた空間は、ケース120の上端に接続された蓋150により密閉される。
The
パワーモジュール2では、接続端子123と接続端子125との間に大電流が流れる。このため、金属ワイヤ70および90として、例えば、銅ワイヤを用いることにより、半導体装置1と接続端子123との間およびマウントパッド113と接続端子125との間の電気的接続の信頼性を向上させる。また、金属ワイヤ70に代えて、板状もしくはブロック状の金属コネクタ75を用いてもよい。
A large current flows between the
図8(a)および(b)は、実施形態の変形例に係る半導体装置3を示す模式図である。図8(a)は、図8(b)中に示すB-B線に沿った断面図である。図8(b)は、半導体部10の表面側を示す平面図である。
FIGS. 8A and 8B are schematic diagrams showing a
図8(a)に示すように、半導体装置3は、半導体部10と、第1電極20と、第2電極30と、第1保護膜40と、第2保護膜50と、を備える。第1電極20は、半導体部10の表面上に設けられる。第2電極30は、第1電極20上に設けられる。
As shown in FIG. 8A, the
第1保護膜40は、半導体部10上において、第1電極20の外縁20eを覆うように設けられる。第1保護膜40は、第1電極20の外縁20eを覆う第1部分40aと、半導体部10の表面に接する第2部分40bと、を含む。第1部分40aおよび第2部分40bは一体に設けられる。
The first
第2保護膜50は、半導体部10上において、第2電極30の外縁30eおよび第1保護膜40を覆うように設けられる。第2保護膜50は、例えば、第1部分50aと、第2部分50bと、第3部分50cと、を含む。第1部分50aは、第2電極30の表面に接し、第2電極30の外縁30eから内側に第2電極30の表面に沿って延在する。第2部分50bは、半導体部10の表面に接するように設けられる。第3部分50cは、第1部分50aと第2部分50bとの間において、第1保護膜40を覆う。第2保護膜50の第1部分50a、第2部分50bおよび第3部分50cは一体に設けられる。第2保護膜50は、半導体部10と第1電極20との間の接触面を2重に保護する。
The second
この例では、第2電極30は、第1電極20上において、その外縁30eが第1保護膜40から離間するように設けられる。第2保護膜50は、第1保護膜40と第2電極30との間に露出される第1電極20の表面を覆う。
In this example, the
図8(b)には、第1電極20と、第2電極30と、第1保護膜40と、を示している。また、図8(b)中には、第1電極20の外縁20eを破線で示している。さらに、図8(b)では、第2保護膜50を省略している。
FIG. 8B shows the
図8(b)に示すように、半導体部10の表面に平行な平面視において、第2電極30は、第1電極20の内側に設けられる。すなわち、第2電極30の外縁30eは、第1電極20の外縁20eの内側に位置する。例えば、第1電極20のX方向の幅は、第2電極30のX方向の幅よりも広い。また、第1電極20のY方向の幅は、第2電極30のY方向の幅よりも広い。
As shown in FIG. 8B , the
図8(b)に示すように、第1保護膜40は、第1電極20の外縁20eに沿って、第1電極20を囲むように設けられる。また、第1保護膜40は、第2電極30の外縁30eから離間し、第2電極30を囲むように設けられる。第2電極30と第1保護膜40との間には、第1電極20の表面が露出される。
As shown in FIG. 8B, the first
半導体装置3では、半導体部10の表面から第1保護膜40の表面を介して第2電極30の外縁30eに至る沿面距離がより長くなり、耐圧を向上させることができる。さらに、第2保護膜50により第1保護膜40、第1電極20の露出された表面、および、第2電極30の外縁30eを覆うことにより、さらに耐圧を向上させることができる。
In the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.
1…半導体装置、 2…パワーモジュール、 10…半導体部、 13…ダイマウント材、 20…第1電極、 20e、30e…外縁、 30…第2電極、 30BA、60BA…ボンディング領域、 33…金属層、 40…第1保護膜、 50…第2保護膜、 40a、50a…第1部分、 40b、50b…第2部分、 50c…第3部分、 60…制御パッド、 70、80、90…金属ワイヤ、75…金属コネクタ、 100…ウェーハ、 103…レジストマスク、 103p…開口、 110…DBC基板、 113…マウントパッド、 115…制御配線、 117…はんだ材、 120…ケース、 123、125…接続端子、 130…ベース板、 140…絶縁部材、 150…蓋
DESCRIPTION OF
Claims (8)
前記半導体部上に設けられた第1電極と、
前記半導体部上において、前記第1電極の外縁を覆うように設けられた第1保護膜と、
前記第1電極上に設けられ、前記第1保護膜の一部を覆う第2電極と、
前記半導体部上において、前記第2電極の外縁と前記第1保護膜とを覆うように設けられた第2保護膜と、
を備えた半導体装置。 a semiconductor part;
a first electrode provided on the semiconductor part;
a first protective film provided on the semiconductor part so as to cover an outer edge of the first electrode;
a second electrode provided on the first electrode and covering a portion of the first protective film;
a second protective film provided on the semiconductor section so as to cover the outer edge of the second electrode and the first protective film;
A semiconductor device with
前記第2電極は、銅を含む請求項2記載の半導体装置。 the first electrode comprises aluminum;
3. The semiconductor device according to claim 2, wherein said second electrode contains copper.
前記第2保護膜は、第2樹脂を含む請求項1~4のいずれか1つに記載の半導体装置。 The first protective film contains a first resin,
5. The semiconductor device according to claim 1, wherein said second protective film contains a second resin.
前記第2電極と前記端子は、複数の金属ワイヤにより接続される請求項1乃至6のいずれか1つに記載の半導体装置。 further comprising a terminal electrically connected to the second electrode;
7. The semiconductor device according to claim 1, wherein said second electrode and said terminal are connected by a plurality of metal wires.
前記第2電極と前記端子は、板状の金属コネクタにより接続される請求項1乃至6のいずれか1つに記載の半導体装置。 further comprising a terminal electrically connected to the second electrode;
7. The semiconductor device according to claim 1, wherein said second electrode and said terminal are connected by a plate-like metal connector.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211106053.2A CN115810602A (en) | 2021-09-14 | 2022-09-09 | Semiconductor device with a plurality of semiconductor chips |
US17/931,306 US20230078259A1 (en) | 2021-09-14 | 2022-09-12 | Semiconductor device |
EP22195330.0A EP4148777A1 (en) | 2021-09-14 | 2022-09-13 | Semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021149048 | 2021-09-14 | ||
JP2021149048 | 2021-09-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023042566A true JP2023042566A (en) | 2023-03-27 |
Family
ID=85717196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022130035A Pending JP2023042566A (en) | 2021-09-14 | 2022-08-17 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2023042566A (en) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023053387A (en) * | 2022-02-04 | 2023-04-12 | 株式会社三洋物産 | game machine |
JP2023053388A (en) * | 2018-03-08 | 2023-04-12 | 株式会社三洋物産 | game machine |
JP2023054227A (en) * | 2018-02-15 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054225A (en) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054222A (en) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054224A (en) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054226A (en) * | 2017-12-29 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054223A (en) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023060269A (en) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | game machine |
JP2023060270A (en) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | game machine |
JP2023063369A (en) * | 2022-01-07 | 2023-05-09 | 株式会社三洋物産 | game machine |
JP2023071934A (en) * | 2019-02-15 | 2023-05-23 | 株式会社三洋物産 | game machine |
-
2022
- 2022-08-17 JP JP2022130035A patent/JP2023042566A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023054226A (en) * | 2017-12-29 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054227A (en) * | 2018-02-15 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023053388A (en) * | 2018-03-08 | 2023-04-12 | 株式会社三洋物産 | game machine |
JP2023071934A (en) * | 2019-02-15 | 2023-05-23 | 株式会社三洋物産 | game machine |
JP2023054222A (en) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054223A (en) * | 2019-03-28 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054225A (en) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023054224A (en) * | 2019-04-11 | 2023-04-13 | 株式会社三洋物産 | game machine |
JP2023063369A (en) * | 2022-01-07 | 2023-05-09 | 株式会社三洋物産 | game machine |
JP2023053387A (en) * | 2022-02-04 | 2023-04-12 | 株式会社三洋物産 | game machine |
JP2023060269A (en) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | game machine |
JP2023060270A (en) * | 2022-04-01 | 2023-04-27 | 株式会社三洋物産 | game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2023042566A (en) | Semiconductor device | |
US7619302B2 (en) | Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules | |
JP5492367B2 (en) | Package for gallium nitride semiconductor devices | |
JP4991042B2 (en) | IC chip package with direct lead wire | |
US20100176498A1 (en) | Power module package having excellent heat sink emission capability and method for manufacturing the same | |
US7772693B2 (en) | Panel, semiconductor device and method for the production thereof | |
US7842545B2 (en) | Semiconductor package having insulated metal substrate and method of fabricating the same | |
US10727209B2 (en) | Semiconductor device and semiconductor element with improved yield | |
EP2889902B1 (en) | Electric power semiconductor device | |
EP3971957A1 (en) | Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module | |
KR101626534B1 (en) | Semiconductor package and a method of manufacturing the same | |
TW202226485A (en) | semiconductor device | |
EP4148777A1 (en) | Semiconductor device | |
EP2309538A2 (en) | Package for semiconductor devices | |
KR20120073302A (en) | Circuit arrangement and manufacturing method thereof | |
CN114203659A (en) | Multilayer interconnection tape | |
CN111244061A (en) | Packaging structure of gallium nitride equipment | |
US11251105B2 (en) | Semiconductor device | |
KR20190085587A (en) | High thermal conductivity semiconductor package | |
EP4113605A1 (en) | Power semiconductor module arrangement | |
CN218274570U (en) | Semiconductor insulating package | |
KR102378171B1 (en) | Coupled semiconductor package | |
US11521920B2 (en) | Plurality of power semiconductor chips between a substrate and leadframe | |
US20230395451A1 (en) | Semiconductor device and manufacturing method for semiconductor device | |
JP2023027849A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20230616 |