JP2023042566A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2023042566A
JP2023042566A JP2022130035A JP2022130035A JP2023042566A JP 2023042566 A JP2023042566 A JP 2023042566A JP 2022130035 A JP2022130035 A JP 2022130035A JP 2022130035 A JP2022130035 A JP 2022130035A JP 2023042566 A JP2023042566 A JP 2023042566A
Authority
JP
Japan
Prior art keywords
electrode
protective film
semiconductor device
semiconductor
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022130035A
Other languages
Japanese (ja)
Inventor
育甄 許
yu zhen Xu
雅之 内田
Masayuki Uchida
知洋 井口
Tomohiro Iguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN202211106053.2A priority Critical patent/CN115810602A/en
Priority to US17/931,306 priority patent/US20230078259A1/en
Priority to EP22195330.0A priority patent/EP4148777A1/en
Publication of JP2023042566A publication Critical patent/JP2023042566A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a semiconductor device capable of improving reliability.SOLUTION: A semiconductor device comprises: a semiconductor part; a first electrode provided on the semiconductor part; a first protection film provided on the semiconductor part so as to cover an outer edge of the first electrode; a second electrode provided on the first electrode so as to cover a part of the first protection film; and a second protection film provided on the semiconductor part so as to cover the first protection film and an outer edge of the second electrode.SELECTED DRAWING: Figure 1

Description

実施形態は、半導体装置に関する。 Embodiments relate to semiconductor devices.

電力制御用のパワーモジュールでは、半導体チップを電気抵抗の小さい銅ワイヤを用いて実装することが好ましい。しかしながら、銅ワイヤは、アルミニウムワイヤなどに比べて硬度が高く、半導体チップにボンディングダメージを与える恐れがある。 In a power module for power control, it is preferable to mount a semiconductor chip using a copper wire with low electrical resistance. However, copper wire has higher hardness than aluminum wire and the like, and may cause bonding damage to the semiconductor chip.

特開2004-128513号公報JP-A-2004-128513

実施形態は、信頼性を向上させた半導体装置を提供する。 Embodiments provide a semiconductor device with improved reliability.

実施形態に係る半導体装置は、半導体部と、前記半導体部上に設けられた第1電極と、前記半導体部上において、前記第1電極の外縁を覆うように設けられた第1保護膜と、前記第1電極上に設けられ、前記第1保護膜の一部を覆う第2電極と、前記半導体部上において、前記第2電極の外縁と前記第1保護膜とを覆うように設けられた第2保護膜と、を備える。 A semiconductor device according to an embodiment includes a semiconductor section, a first electrode provided on the semiconductor section, a first protective film provided on the semiconductor section so as to cover an outer edge of the first electrode, a second electrode provided on the first electrode and covering a portion of the first protective film; and a second electrode provided on the semiconductor section so as to cover the outer edge of the second electrode and the first protective film. and a second protective film.

実施形態に係る半導体装置を示す模式図である。1 is a schematic diagram showing a semiconductor device according to an embodiment; FIG. 実施形態に係る半導体装置の製造過程を示す模式断面図である。4A to 4C are schematic cross-sectional views showing the manufacturing process of the semiconductor device according to the embodiment; 図2に続く製造過程を示す模式断面図である。FIG. 3 is a schematic cross-sectional view showing the manufacturing process following FIG. 2 ; 実施形態に係る半導体装置を示す模式平面図である。1 is a schematic plan view showing a semiconductor device according to an embodiment; FIG. 実施形態に係る半導体装置の実装方法を模式的に示す斜視図である。It is a perspective view which shows typically the mounting method of the semiconductor device which concerns on embodiment. 実施形態に係る半導体装置の別の実装方法を模式的に示す模式図である。It is a schematic diagram which shows typically another mounting method of the semiconductor device which concerns on embodiment. 実施形態に係るパワーモジュールを示す模式断面図である。1 is a schematic cross-sectional view showing a power module according to an embodiment; FIG. 実施形態の変形例に係る半導体装置を示す模式断面図である。It is a schematic cross section showing a semiconductor device according to a modification of the embodiment.

以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。 Hereinafter, embodiments will be described with reference to the drawings. The same parts in the drawings are given the same numbers, and detailed descriptions thereof are omitted as appropriate, and different parts will be described. Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each portion, the size ratio between portions, and the like are not necessarily the same as the actual ones. Also, even when the same parts are shown, the dimensions and ratios may be different depending on the drawing.

さらに、各図中に示すX軸、Y軸およびZ軸を用いて各部分の配置および構成を説明する。X軸、Y軸、Z軸は、相互に直交し、それぞれX方向、Y方向、Z方向を表す。また、Z方向を上方、その反対方向を下方として説明する場合がある。 Furthermore, the arrangement and configuration of each part will be explained using the X-axis, Y-axis and Z-axis shown in each drawing. The X-axis, Y-axis, and Z-axis are orthogonal to each other and represent the X-direction, Y-direction, and Z-direction, respectively. Also, the Z direction may be described as upward and the opposite direction as downward.

図1(a)および(b)は、実施形態に係る半導体装置1を示す模式図である。図1(a)は、図1(b)中に示すA-A線に沿った断面図である。図1(b)は、半導体装置1の上面を示す平面図である。半導体装置1は、例えば、MOSFET、IGBT(Insulated Gate Bipolar Transistor)、ショットキダイオードなどのスイッチング素子である。 FIGS. 1A and 1B are schematic diagrams showing a semiconductor device 1 according to an embodiment. FIG. 1(a) is a cross-sectional view taken along line AA shown in FIG. 1(b). FIG. 1B is a plan view showing the upper surface of the semiconductor device 1. FIG. The semiconductor device 1 is, for example, a switching element such as a MOSFET, an IGBT (Insulated Gate Bipolar Transistor), or a Schottky diode.

図1(a)に示すように、半導体装置1は、半導体部10と、第1電極20と、第2電極30と、第1保護膜40と、第2保護膜50と、を備える。半導体部10は、例えば、シリコン、炭化シリコン、窒化ガリウムなどを含む。 As shown in FIG. 1A, the semiconductor device 1 includes a semiconductor portion 10, a first electrode 20, a second electrode 30, a first protective film 40, and a second protective film 50. As shown in FIG. The semiconductor section 10 contains, for example, silicon, silicon carbide, gallium nitride, or the like.

第1電極20は、半導体部10の表面上に設けられ、半導体部10の活性領域(図示しない)に電気的に接続される。第1電極20は、例えば、アルミニウムを含む。第1電極20は、例えば、MOSFETのソース電極である。また、第1電極20は、IGBTのエミッタ電極もしくはショットキダイオードのアノード電極である。 The first electrode 20 is provided on the surface of the semiconductor section 10 and electrically connected to an active region (not shown) of the semiconductor section 10 . The first electrode 20 contains, for example, aluminum. The first electrode 20 is, for example, the source electrode of the MOSFET. Also, the first electrode 20 is an emitter electrode of an IGBT or an anode electrode of a Schottky diode.

第2電極30は、第1電極20上に設けられる。第2電極30は、第1電極20に接し、第1電極20に電気的に接続される。第2電極30は、第1電極20の材料よりも高硬度の材料を含む。第2電極30は、例えば、銅(Cu)を含む。また、半導体部10の表面に垂直な方向、例えば、Z方向において、第2電極30は、第1電極20の厚さよりも厚く設けられる。これにより、第2電極30に、例えば、銅ワイヤをボンディングした時に半導体部10に加わる衝撃を軽減し、ボンディングダメージを防ぐことができる。 A second electrode 30 is provided on the first electrode 20 . The second electrode 30 contacts the first electrode 20 and is electrically connected to the first electrode 20 . The second electrode 30 contains a material with higher hardness than the material of the first electrode 20 . The second electrode 30 contains, for example, copper (Cu). In addition, the second electrode 30 is provided thicker than the first electrode 20 in the direction perpendicular to the surface of the semiconductor section 10, for example, the Z direction. As a result, the impact applied to the semiconductor section 10 when bonding, for example, a copper wire to the second electrode 30 can be reduced, and bonding damage can be prevented.

第1保護膜40は、半導体部10上において、第1電極20の外縁20eを覆うように設けられる。第1保護膜40は、例えば、絶縁性の第1樹脂を含む。第1保護膜40は、例えば、ポリイミドを含む。第1保護膜40は、例えば、第1電極20の外周部、および、半導体部10と第1電極20との接触面の外縁を覆い、外気から保護する。 The first protective film 40 is provided on the semiconductor section 10 so as to cover the outer edge 20 e of the first electrode 20 . The first protective film 40 contains, for example, an insulating first resin. The first protective film 40 contains polyimide, for example. The first protective film 40 covers, for example, the outer periphery of the first electrode 20 and the outer periphery of the contact surface between the semiconductor section 10 and the first electrode 20 to protect them from the outside air.

第1保護膜40は、第1電極20の外縁20eを覆う第1部分40aと、半導体部10の表面に接する第2部分40bと、を含む。第1部分40aおよび第2部分40bは、一体に設けられる。また、第1部分40aは、第1電極20と第2電極30との間に延在するように設けられる。 The first protective film 40 includes a first portion 40 a covering the outer edge 20 e of the first electrode 20 and a second portion 40 b contacting the surface of the semiconductor section 10 . The first portion 40a and the second portion 40b are integrally provided. Also, the first portion 40 a is provided so as to extend between the first electrode 20 and the second electrode 30 .

第2保護膜50は、半導体部10上において、第2電極30の外縁30eおよび第1保護膜40を覆うように設けられる。第2保護膜50は、例えば、絶縁性の第2樹脂を含む。第2保護膜50の第2樹脂は、第1保護膜40の第1樹脂と同じ成分を含んでも良い。第2保護膜50は、例えば、ポリイミドを含む。また、第2樹脂は、第1樹脂とは異なる樹脂であっても良い。 The second protective film 50 is provided on the semiconductor section 10 so as to cover the outer edge 30 e of the second electrode 30 and the first protective film 40 . The second protective film 50 contains, for example, a second insulating resin. The second resin of the second protective film 50 may contain the same component as the first resin of the first protective film 40 . The second protective film 50 contains polyimide, for example. Also, the second resin may be a resin different from the first resin.

第2保護膜50は、例えば、第1部分50aと、第2部分50bと、第3部分50cと、を含む。第1部分50aは、第2電極30の表面に接し、第2電極30の外縁30eから内側に第2電極30の表面に沿って延在する。第1部分50aは、例えば、第1電極20と第2電極30との間に第1保護膜40の第1部分が延在する部分の上方を超えて内側に延び、第1電極20と第2電極30とが接する部分を覆うように設けられる。第2部分50bは、半導体部10の表面に接するように設けられる。第3部分50cは、第1部分50aと第2部分50bとの間において、第1保護膜40を覆うように設けられる。第2保護膜50の第1部分50a、第2部分50bおよび第3部分50cは、一体に設けられる。 The second protective film 50 includes, for example, a first portion 50a, a second portion 50b, and a third portion 50c. The first portion 50 a contacts the surface of the second electrode 30 and extends along the surface of the second electrode 30 inward from the outer edge 30 e of the second electrode 30 . For example, the first portion 50a extends inward beyond the portion where the first portion of the first protective film 40 extends between the first electrode 20 and the second electrode 30, and extends between the first electrode 20 and the second electrode 30. It is provided so as to cover the portion where the two electrodes 30 are in contact with each other. The second portion 50b is provided so as to be in contact with the surface of the semiconductor section 10 . The third portion 50c is provided to cover the first protective film 40 between the first portion 50a and the second portion 50b. The first portion 50a, the second portion 50b and the third portion 50c of the second protective film 50 are integrally provided.

第2保護膜50は、半導体部10と第1電極20との間の接触面を2重に保護する。さらに、第2保護膜50は、第3電極30の外縁30eを起点とした第3電極30の第1保護膜40からの剥離を防ぐ。 The second protective film 50 doubly protects the contact surface between the semiconductor section 10 and the first electrode 20 . Furthermore, the second protective film 50 prevents the third electrode 30 from peeling off from the first protective film 40 starting from the outer edge 30 e of the third electrode 30 .

例えば、第1保護膜40が樹脂を含むため、第1保護膜40と第2電極30との間の密着は、それほど強固ではない。半導体装置1の動作時には、線熱膨張係数の違いに起因して、第1保護膜40と第2電極30との間に応力が生じる。このため、第2保護膜50を設けない場合には、第1保護膜40と第2電極30との間の密着性が低下し、第2電極30が外縁から捲りあがる恐れがある。さらに、半導体装置1の動作時における温度上昇および温度低下の繰り返しにより、第1電極20と第2電極30との界面の分離に至る場合がある。このような不具合は、半導体装置1の信頼性を低下させる。 For example, since the first protective film 40 contains resin, the adhesion between the first protective film 40 and the second electrode 30 is not so strong. During operation of the semiconductor device 1 , stress is generated between the first protective film 40 and the second electrode 30 due to the difference in coefficient of linear thermal expansion. Therefore, if the second protective film 50 is not provided, the adhesion between the first protective film 40 and the second electrode 30 is lowered, and the second electrode 30 may be rolled up from the outer edge. Further, the interface between the first electrode 20 and the second electrode 30 may be separated due to repeated temperature increases and decreases during operation of the semiconductor device 1 . Such defects reduce the reliability of the semiconductor device 1 .

実施形態に係る半導体装置1では、第2保護膜50を設けることにより、第2電極30の外縁における第1保護膜40からの剥離を防ぐことが可能となる。また、第1保護膜40および第2保護膜50に防湿性の高い樹脂を用いることにより、半導体装置1の信頼性をさらに向上させることができる。第2保護膜50には、例えば、第1保護膜40よりも防湿性の高い樹脂を用いることが好ましい。 In the semiconductor device 1 according to the embodiment, the provision of the second protective film 50 makes it possible to prevent peeling of the outer edge of the second electrode 30 from the first protective film 40 . In addition, by using a highly moisture-proof resin for the first protective film 40 and the second protective film 50, the reliability of the semiconductor device 1 can be further improved. For the second protective film 50, it is preferable to use, for example, a resin having higher moisture resistance than the first protective film 40 does.

図1(b)には、第2電極30と、第1保護膜40と、を示している。また、図1(b)中には、第1電極20の外縁20eおよび第1保護膜40の内縁40e(図1(a)参照)をそれぞれ破線で示している。なお、図1(b)では、第2保護膜50を省略している。 FIG. 1B shows the second electrode 30 and the first protective film 40 . In FIG. 1B, the outer edge 20e of the first electrode 20 and the inner edge 40e of the first protective film 40 (see FIG. 1A) are indicated by broken lines. Note that the second protective film 50 is omitted in FIG. 1(b).

図1(b)に示すように、半導体部10の表面に平行な平面視において、第2電極30は、第1電極20の内側に設けられる。すなわち、第2電極30の外縁30eは、第1電極20の外縁20eの内側に位置する。例えば、第1電極20のX方向の幅は、第2電極30のX方向の幅よりも広い。また、第1電極20のY方向の幅は、第2電極30のY方向の幅よりも広い。 As shown in FIG. 1B , the second electrode 30 is provided inside the first electrode 20 in plan view parallel to the surface of the semiconductor section 10 . That is, the outer edge 30 e of the second electrode 30 is located inside the outer edge 20 e of the first electrode 20 . For example, the width of the first electrode 20 in the X direction is wider than the width of the second electrode 30 in the X direction. Also, the width of the first electrode 20 in the Y direction is wider than the width of the second electrode 30 in the Y direction.

図1(b)に示すように、第1保護膜40は、第1電極20の外縁20eに沿って、第1電極20を囲むように設けられる。また、第1保護膜40は、第2電極30の外縁に沿って、第2電極30を囲むように設けられる。 As shown in FIG. 1B, the first protective film 40 is provided along the outer edge 20e of the first electrode 20 so as to surround the first electrode 20. As shown in FIG. Also, the first protective film 40 is provided along the outer edge of the second electrode 30 so as to surround the second electrode 30 .

このように、第2電極30を第1電極20よりも内側に設けることにより、半導体部10の表面から第1保護膜40の表面を介して、第2電極30の外縁30eに至る沿面距離を長くすることができる。これにより、半導体装置1の耐圧を向上させることができる。また、第1保護膜40および第2電極30の外縁30eを覆う第2保護膜50を設けることにより、半導体装置1の耐圧をさらに向上させることができる。 In this way, by providing the second electrode 30 inside the first electrode 20, the creepage distance from the surface of the semiconductor section 10 to the outer edge 30e of the second electrode 30 via the surface of the first protective film 40 is reduced. can be longer. Thereby, the breakdown voltage of the semiconductor device 1 can be improved. Further, by providing the second protective film 50 covering the outer edge 30e of the first protective film 40 and the second electrode 30, the breakdown voltage of the semiconductor device 1 can be further improved.

次に、図2(a)~図3(c)を参照して、半導体装置1の製造方法を説明する。図2(a)~図3(c)は、実施形態に係る半導体装置1の製造過程を示す模式断面図である。 Next, a method for manufacturing the semiconductor device 1 will be described with reference to FIGS. 2(a) to 3(c). 2A to 3C are schematic cross-sectional views showing the manufacturing process of the semiconductor device 1 according to the embodiment.

図2(a)に示すように、第1電極20および第1保護膜40が表面上に設けられたウェーハ100を準備する。第1保護膜40は、ウェーハ100上において、第1電極20の外縁を覆うように設けられる。 As shown in FIG. 2A, a wafer 100 having a first electrode 20 and a first protective film 40 provided on its surface is prepared. The first protective film 40 is provided on the wafer 100 so as to cover the outer edge of the first electrode 20 .

第1電極20の直下には、半導体装置1の活性領域(図示しない)が設けられる。また、半導体装置1がMOSFETの場合、ウェーハ100の裏面側には、ドレイン電極(図示しない)が設けられる。半導体装置1がIGBTもしくはショットキダイオードの場合、ウェーハ100の裏面側には、コレクタ電極もしくはカソード電極(図示しない)が設けられる。 An active region (not shown) of the semiconductor device 1 is provided immediately below the first electrode 20 . Further, when the semiconductor device 1 is a MOSFET, a drain electrode (not shown) is provided on the back side of the wafer 100 . If the semiconductor device 1 is an IGBT or a Schottky diode, a collector electrode or a cathode electrode (not shown) is provided on the rear surface side of the wafer 100 .

例えば、図2(a)に示す状態においてウェーハ100を切断し、複数の半導体装置1を個片化することができる。その場合、半導体装置1の表面には、第1電極20、例えば、アルミニウム電極が露出される。半導体装置1の実装時には、例えば、アルミニウムワイヤが第1電極20上にボンディングされる。 For example, the wafer 100 can be cut in the state shown in FIG. 2A to separate a plurality of semiconductor devices 1 into individual pieces. In that case, the first electrode 20 , for example, an aluminum electrode is exposed on the surface of the semiconductor device 1 . When mounting the semiconductor device 1 , for example, an aluminum wire is bonded onto the first electrode 20 .

図2(b)に示すように、実施形態では、ウェーハ100の表面上に、金属層33が設けられる。金属層33は、第1電極20および第1保護膜40を覆うように設けられる。金属層33は、例えば、ニッケルを含む。 In the embodiment, a metal layer 33 is provided on the surface of the wafer 100, as shown in FIG. 2(b). The metal layer 33 is provided so as to cover the first electrode 20 and the first protective film 40 . The metal layer 33 contains nickel, for example.

図2(c)に示すように、金属層33上にレジストマスク103を形成する。レジストマスク103は、第1電極20の上方に位置する開口103pを有する。また、レジストマスク103は、第1保護膜40を部分的に覆い、隣り合う第1保護膜40の間のウェーハ100の表面を覆う。 A resist mask 103 is formed on the metal layer 33 as shown in FIG. The resist mask 103 has an opening 103p positioned above the first electrode 20 . Also, the resist mask 103 partially covers the first protective film 40 and covers the surface of the wafer 100 between the adjacent first protective films 40 .

図3(a)に示すように、レジストマスク103の開口103pの内部に、第2電極30を形成する。第2電極30は、例えば、金属層33を介した電界メッキ法を用いて形成される。第2電極30は、例えば、銅(Cu)を含む。第2電極30は、第1保護膜40上に張り出すように設けられる。 As shown in FIG. 3A, the second electrode 30 is formed inside the opening 103p of the resist mask 103. As shown in FIG. The second electrode 30 is formed, for example, by electroplating through the metal layer 33 . The second electrode 30 contains, for example, copper (Cu). The second electrode 30 is provided so as to protrude above the first protective film 40 .

図3(b)に示すように、レジストマスク103および金属層33の一部を除去し、ウェーハ100の表面および第1保護膜40の一部を露出させる。レジストマスク103および金属層33は、例えば、ウェットエッチングにより除去される。レジストマスク103の除去後、金属層33の露出された部分が除去される。 As shown in FIG. 3B, the resist mask 103 and part of the metal layer 33 are removed to expose the surface of the wafer 100 and part of the first protective film 40 . The resist mask 103 and the metal layer 33 are removed by wet etching, for example. After removing the resist mask 103, the exposed portions of the metal layer 33 are removed.

図3(c)に示すように、ウェーハ100の表面上に第2保護膜50を形成する。第2保護膜50は、第1保護膜40および第2電極30の外縁を覆うように形成される。第2保護膜50は、例えば、ウェーハ100の表面側に形成された膜状の樹脂を選択的に除去することにより形成される。続いて、ウェーハ100を、例えば、ダイサーを用いて切断し、半導体装置1を個片化する。 A second protective film 50 is formed on the surface of the wafer 100, as shown in FIG. 3(c). The second protective film 50 is formed to cover the outer edges of the first protective film 40 and the second electrode 30 . The second protective film 50 is formed, for example, by selectively removing a film-like resin formed on the front surface side of the wafer 100 . Subsequently, the wafer 100 is cut using, for example, a dicer to singulate the semiconductor devices 1 .

図4(a)および(b)は、実施形態に係る半導体装置1を示す模式平面図である。図4(a)および(b)は、半導体部10の表面側を例示する平面図である。この例では、半導体装置1は、例えば、ゲート電極を有するMOSFETもしくはIGBTである。 4A and 4B are schematic plan views showing the semiconductor device 1 according to the embodiment. 4A and 4B are plan views illustrating the surface side of the semiconductor section 10. FIG. In this example, the semiconductor device 1 is, for example, a MOSFET or IGBT having a gate electrode.

図4(a)に示すように、半導体部10の表面側は、第2保護膜50に覆われ、第2電極30(図1参照)および制御パッド60の一部が露出される。制御パッド60は、ゲート電極(図示しない)に電気的に接続される。 As shown in FIG. 4A, the surface side of the semiconductor section 10 is covered with the second protective film 50, and the second electrode 30 (see FIG. 1) and part of the control pad 60 are exposed. Control pad 60 is electrically connected to a gate electrode (not shown).

第2保護膜50は、第2電極30のの金属ワイヤをボンディングするボンディング領域30BAを露出させるように設けられる。また、第2保護膜50は、制御パッド60のボンディング領域60BAを露出させるように設けられる。このように露出されるボンディング領域30BAおよび60BAは、金属ワイヤをボンディングするための面積を有すればよく、第2保護膜50は、第2電極30および制御パッド60をできるだけ広く覆うことが好ましい。 The second protective film 50 is provided to expose the bonding area 30BA where the metal wire of the second electrode 30 is bonded. Also, the second protective film 50 is provided so as to expose the bonding area 60BA of the control pad 60 . The bonding areas 30BA and 60BA exposed in this manner need only have an area for bonding metal wires, and the second protective film 50 preferably covers the second electrodes 30 and the control pads 60 as widely as possible.

図4(b)に示す例では、第2保護膜50は、第2電極30の4つのボンディング領域30BAを露出させるように設けられる。この例では、ボンディング領域30BAの面積をより小さくすることができ、第2保護膜50は、より広い面積を覆うように設けられる。 In the example shown in FIG. 4B, the second protective film 50 is provided so as to expose four bonding areas 30BA of the second electrode 30. In the example shown in FIG. In this example, the area of the bonding area 30BA can be made smaller, and the second protective film 50 is provided so as to cover a wider area.

このように、第2保護膜50は、第2電極30の第1保護膜40からの剥離を効果的に抑制すると共に、外気からの水分等の侵入を防ぎ、また、半導体装置1の耐圧を向上させるように設けられる。 In this manner, the second protective film 50 effectively suppresses the separation of the second electrode 30 from the first protective film 40 , prevents entry of moisture and the like from the outside air, and increases the breakdown voltage of the semiconductor device 1 . provided to improve

図5(a)および(b)は、実施形態に係る半導体装置1の実装方法を模式的に示す斜視図である。図5(a)および(b)は、第2電極30および制御パッド60にボンディングされた金属ワイヤ70および金属ワイヤ80を表している。 5A and 5B are perspective views schematically showing a mounting method of the semiconductor device 1 according to the embodiment. FIGS. 5( a ) and 5 ( b ) show metal wire 70 and metal wire 80 bonded to second electrode 30 and control pad 60 .

図5(a)に示すように、複数の金属ワイヤ70が、第2電極30上にボンディングされる。金属ワイヤ70のそれぞれは、例えば、ルーピングを設けることにより、第2電極30に2か所接続されるようにボンディングされる。金属ワイヤ70は、第2電極30のボンディング領域30BA上に接続される。この例では、1つのボンディング領域30BAに、1つの金属ワイヤ70が接続され、その接続位置は2か所ある。 A plurality of metal wires 70 are bonded onto the second electrode 30, as shown in FIG. 5(a). Each of the metal wires 70 is bonded to the second electrode 30 at two points by providing looping, for example. A metal wire 70 is connected onto the bonding area 30BA of the second electrode 30 . In this example, one metal wire 70 is connected to one bonding area 30BA, and there are two connection positions.

金属ワイヤ80は、制御パッド60のボンディング領域60BA(図4参照)上にボンディングされる。金属ワイヤ80は、例えば、銅ワイヤである。また、金属ワイヤ80は、例えば、アルミニウムワイヤであっても良い。 Metal wire 80 is bonded onto bonding area 60BA of control pad 60 (see FIG. 4). Metal wire 80 is, for example, a copper wire. Also, the metal wire 80 may be, for example, an aluminum wire.

図5(b)に示す例では、1つの金属ワイヤ70は、2つのボンディング領域30BAに接続される。各ボンディング領域30BAにおけるボンディング位置は1か所である。 In the example shown in FIG. 5(b), one metal wire 70 is connected to two bonding areas 30BA. There is one bonding position in each bonding area 30BA.

図6(a)および(b)は、実施形態に係る半導体装置1の別の実装方法を示す模式図である。図6(a)は、半導体部10の表面側を例示する平面図である。図6(b)は、第2電極30上にボンディングされた金属コネクタ75を示す斜視図である。図6(c)は、ボンディング構造を示す断面図である。 FIGS. 6A and 6B are schematic diagrams showing another mounting method of the semiconductor device 1 according to the embodiment. FIG. 6A is a plan view illustrating the surface side of the semiconductor section 10. FIG. FIG. 6(b) is a perspective view showing the metal connector 75 bonded onto the second electrode 30. FIG. FIG. 6(c) is a cross-sectional view showing the bonding structure.

図6(a)に示すように、第2保護膜50は、第2電極30の1つのボンディング領域30BAと、制御パッド60のボンディング領域60BAを露出させるように設けられる。 As shown in FIG. 6A, the second protective film 50 is provided so as to expose one bonding area 30BA of the second electrode 30 and the bonding area 60BA of the control pad 60. As shown in FIG.

図6(b)に示すように、ボンディング領域30BAにおいて、例えば、板状の金属コネクタ75が第2電極30に接続される。金属コネクタ75は、例えば、銅を含む金属板である。ボンディング領域30BAは、金属コネクタ75の接続面のサイズに適合する面積を有するように設けられる。このような金属コネクタ75は、電流容量が大きく、電気抵抗値が小さい。すなわち、大電流を流す用途に適する。金属コネクタ75は、この例に限定される訳ではなく、例えば、ブロック状の金属材であってもよい。また、金属コネクタ75の長手方向に直交する断面における縦横比は、例えば、1.5~6.0であが、これに限定される訳でもない。一方、制御パッド60のボンディング領域60BAには、例えば、金属ワイヤ80(図5参照)が接続される。 As shown in FIG. 6B, for example, a plate-shaped metal connector 75 is connected to the second electrode 30 in the bonding area 30BA. The metal connector 75 is, for example, a metal plate containing copper. The bonding area 30BA is provided to have an area matching the size of the connection surface of the metal connector 75. As shown in FIG. Such a metal connector 75 has a large current capacity and a small electrical resistance value. That is, it is suitable for applications in which a large current flows. The metal connector 75 is not limited to this example, and may be, for example, a block-shaped metal material. Also, the aspect ratio of the cross section orthogonal to the longitudinal direction of the metal connector 75 is, for example, 1.5 to 6.0, but is not limited to this. On the other hand, to the bonding area 60BA of the control pad 60, for example, a metal wire 80 (see FIG. 5) is connected.

図6(c)に示すように、金属コネクタ75は、接続部材77を介して、第2電極30に接続される。接続部材77は、例えば、はんだ材である。また、接続部材77は、銀や銅などを含む焼結材であってもよい。 As shown in FIG. 6( c ), the metal connector 75 is connected to the second electrode 30 via a connecting member 77 . The connection member 77 is, for example, a solder material. Also, the connection member 77 may be a sintered material containing silver, copper, or the like.

図7は、実施形態に係るパワーモジュール2を示す模式断面図である。パワーモジュール2は、例えば、半導体装置1を内蔵した電力変換器である。 FIG. 7 is a schematic cross-sectional view showing the power module 2 according to the embodiment. The power module 2 is, for example, a power converter containing the semiconductor device 1 .

半導体装置1は、例えば、DBC(Direct Bonded Copper)基板110の表面上にマウントされ、ケース120の内部に配置される。DBC基板110は、マウントパッド113および制御配線115を含む。マウントパッド113および制御配線115は、例えば、銅箔である。 The semiconductor device 1 is mounted, for example, on the surface of a DBC (Direct Bonded Copper) substrate 110 and placed inside a case 120 . DBC substrate 110 includes mounting pads 113 and control wiring 115 . Mount pad 113 and control wiring 115 are, for example, copper foil.

半導体装置1は、裏面側をマウントパッド113に向けてマウントされる。半導体装置1の裏面側の電極は、例えば、導電性のダイマウント材13を介してマウントパッド113に電気的に接続される。 The semiconductor device 1 is mounted with the back side facing the mount pad 113 . Electrodes on the back side of the semiconductor device 1 are electrically connected to the mount pads 113 via the conductive die mount material 13, for example.

DBC基板110は、例えば、はんだ材117を介してベース板130上にマウントされる。はんだ材117は、DBC基板110の裏面とベース板130を接続する。ベース板130は、例えば、金属板である。半導体装置1の動作中に生じる熱は、DBC基板110およびベース板130を介して外部に放散される。 The DBC substrate 110 is mounted on the base plate 130 via solder material 117, for example. A solder material 117 connects the back surface of the DBC substrate 110 and the base plate 130 . The base plate 130 is, for example, a metal plate. Heat generated during operation of semiconductor device 1 is dissipated to the outside via DBC substrate 110 and base plate 130 .

ケース120は、ベース板130およびDBC基板110上にマウントされた半導体装置1を囲むように設けられる。ケース120の底部は、ベース板130に接する。 Case 120 is provided to surround semiconductor device 1 mounted on base plate 130 and DBC substrate 110 . The bottom of case 120 contacts base plate 130 .

ケース120は、接続端子123および125を有する。ケース120の内部に配置された半導体装置1は、接続端子123および125を介して、外部回路に電気的に接続される。接続端子123は、例えば、金属ワイヤ70を介して半導体装置1の第2電極30に電気的に接続される。接続端子125は、例えば、金属ワイヤ90を介して、DBC基板110のマウントパッド113に電気的に接続される。すなわち、接続端子125は、金属ワイヤ90およびマウントパッド113を介して、半導体装置1の裏面側の電極に電気的に接続される。 Case 120 has connection terminals 123 and 125 . Semiconductor device 1 arranged inside case 120 is electrically connected to an external circuit via connection terminals 123 and 125 . The connection terminal 123 is electrically connected to the second electrode 30 of the semiconductor device 1 via a metal wire 70, for example. The connection terminals 125 are electrically connected to the mount pads 113 of the DBC substrate 110 via metal wires 90, for example. That is, connection terminal 125 is electrically connected to an electrode on the back side of semiconductor device 1 via metal wire 90 and mount pad 113 .

さらに、半導体装置1の制御パッド60(図4参照)は、例えば、金属ワイヤ80を介して、DBC基板110の制御配線115に電気的に接続される。制御配線115は、ケース120に設けられた信号端子(図示しない)に電気的に接続される。 Further, the control pads 60 (see FIG. 4) of the semiconductor device 1 are electrically connected to the control wirings 115 of the DBC substrate 110 via metal wires 80, for example. The control wiring 115 is electrically connected to signal terminals (not shown) provided on the case 120 .

DBC基板110上にマウントされた半導体装置1は、ケース120およびベース板130により囲まれた空間に充填される、例えば、ゲル状の絶縁部材140に浸漬される。さらに、ケース120およびベース板130により囲まれた空間は、ケース120の上端に接続された蓋150により密閉される。 The semiconductor device 1 mounted on the DBC substrate 110 is immersed in, for example, a gel-like insulating member 140 that fills the space surrounded by the case 120 and the base plate 130 . Furthermore, the space surrounded by case 120 and base plate 130 is sealed by lid 150 connected to the upper end of case 120 .

パワーモジュール2では、接続端子123と接続端子125との間に大電流が流れる。このため、金属ワイヤ70および90として、例えば、銅ワイヤを用いることにより、半導体装置1と接続端子123との間およびマウントパッド113と接続端子125との間の電気的接続の信頼性を向上させる。また、金属ワイヤ70に代えて、板状もしくはブロック状の金属コネクタ75を用いてもよい。 A large current flows between the connection terminal 123 and the connection terminal 125 in the power module 2 . Therefore, by using, for example, copper wires as the metal wires 70 and 90, reliability of electrical connection between the semiconductor device 1 and the connection terminal 123 and between the mount pad 113 and the connection terminal 125 is improved. . A plate-shaped or block-shaped metal connector 75 may be used instead of the metal wire 70 .

図8(a)および(b)は、実施形態の変形例に係る半導体装置3を示す模式図である。図8(a)は、図8(b)中に示すB-B線に沿った断面図である。図8(b)は、半導体部10の表面側を示す平面図である。 FIGS. 8A and 8B are schematic diagrams showing a semiconductor device 3 according to a modification of the embodiment. FIG. 8(a) is a cross-sectional view taken along line BB shown in FIG. 8(b). 8B is a plan view showing the surface side of the semiconductor section 10. FIG.

図8(a)に示すように、半導体装置3は、半導体部10と、第1電極20と、第2電極30と、第1保護膜40と、第2保護膜50と、を備える。第1電極20は、半導体部10の表面上に設けられる。第2電極30は、第1電極20上に設けられる。 As shown in FIG. 8A, the semiconductor device 3 includes a semiconductor section 10, a first electrode 20, a second electrode 30, a first protective film 40, and a second protective film 50. As shown in FIG. The first electrode 20 is provided on the surface of the semiconductor section 10 . A second electrode 30 is provided on the first electrode 20 .

第1保護膜40は、半導体部10上において、第1電極20の外縁20eを覆うように設けられる。第1保護膜40は、第1電極20の外縁20eを覆う第1部分40aと、半導体部10の表面に接する第2部分40bと、を含む。第1部分40aおよび第2部分40bは一体に設けられる。 The first protective film 40 is provided on the semiconductor section 10 so as to cover the outer edge 20 e of the first electrode 20 . The first protective film 40 includes a first portion 40 a covering the outer edge 20 e of the first electrode 20 and a second portion 40 b contacting the surface of the semiconductor section 10 . The first portion 40a and the second portion 40b are integrally provided.

第2保護膜50は、半導体部10上において、第2電極30の外縁30eおよび第1保護膜40を覆うように設けられる。第2保護膜50は、例えば、第1部分50aと、第2部分50bと、第3部分50cと、を含む。第1部分50aは、第2電極30の表面に接し、第2電極30の外縁30eから内側に第2電極30の表面に沿って延在する。第2部分50bは、半導体部10の表面に接するように設けられる。第3部分50cは、第1部分50aと第2部分50bとの間において、第1保護膜40を覆う。第2保護膜50の第1部分50a、第2部分50bおよび第3部分50cは一体に設けられる。第2保護膜50は、半導体部10と第1電極20との間の接触面を2重に保護する。 The second protective film 50 is provided on the semiconductor section 10 so as to cover the outer edge 30 e of the second electrode 30 and the first protective film 40 . The second protective film 50 includes, for example, a first portion 50a, a second portion 50b, and a third portion 50c. The first portion 50 a contacts the surface of the second electrode 30 and extends along the surface of the second electrode 30 inward from the outer edge 30 e of the second electrode 30 . The second portion 50b is provided so as to be in contact with the surface of the semiconductor section 10 . The third portion 50c covers the first protective film 40 between the first portion 50a and the second portion 50b. The first portion 50a, the second portion 50b and the third portion 50c of the second protective film 50 are integrally provided. The second protective film 50 doubly protects the contact surface between the semiconductor section 10 and the first electrode 20 .

この例では、第2電極30は、第1電極20上において、その外縁30eが第1保護膜40から離間するように設けられる。第2保護膜50は、第1保護膜40と第2電極30との間に露出される第1電極20の表面を覆う。 In this example, the second electrode 30 is provided on the first electrode 20 so that the outer edge 30 e thereof is separated from the first protective film 40 . The second protective film 50 covers the surface of the first electrode 20 exposed between the first protective film 40 and the second electrode 30 .

図8(b)には、第1電極20と、第2電極30と、第1保護膜40と、を示している。また、図8(b)中には、第1電極20の外縁20eを破線で示している。さらに、図8(b)では、第2保護膜50を省略している。 FIG. 8B shows the first electrode 20, the second electrode 30, and the first protective film 40. As shown in FIG. In addition, in FIG. 8B, the outer edge 20e of the first electrode 20 is indicated by a dashed line. Furthermore, in FIG. 8B, the second protective film 50 is omitted.

図8(b)に示すように、半導体部10の表面に平行な平面視において、第2電極30は、第1電極20の内側に設けられる。すなわち、第2電極30の外縁30eは、第1電極20の外縁20eの内側に位置する。例えば、第1電極20のX方向の幅は、第2電極30のX方向の幅よりも広い。また、第1電極20のY方向の幅は、第2電極30のY方向の幅よりも広い。 As shown in FIG. 8B , the second electrode 30 is provided inside the first electrode 20 in plan view parallel to the surface of the semiconductor section 10 . That is, the outer edge 30 e of the second electrode 30 is located inside the outer edge 20 e of the first electrode 20 . For example, the width of the first electrode 20 in the X direction is wider than the width of the second electrode 30 in the X direction. Also, the width of the first electrode 20 in the Y direction is wider than the width of the second electrode 30 in the Y direction.

図8(b)に示すように、第1保護膜40は、第1電極20の外縁20eに沿って、第1電極20を囲むように設けられる。また、第1保護膜40は、第2電極30の外縁30eから離間し、第2電極30を囲むように設けられる。第2電極30と第1保護膜40との間には、第1電極20の表面が露出される。 As shown in FIG. 8B, the first protective film 40 is provided along the outer edge 20e of the first electrode 20 so as to surround the first electrode 20. As shown in FIG. Also, the first protective film 40 is provided so as to surround the second electrode 30 while being separated from the outer edge 30 e of the second electrode 30 . A surface of the first electrode 20 is exposed between the second electrode 30 and the first protective film 40 .

半導体装置3では、半導体部10の表面から第1保護膜40の表面を介して第2電極30の外縁30eに至る沿面距離がより長くなり、耐圧を向上させることができる。さらに、第2保護膜50により第1保護膜40、第1電極20の露出された表面、および、第2電極30の外縁30eを覆うことにより、さらに耐圧を向上させることができる。 In the semiconductor device 3, the creepage distance from the surface of the semiconductor section 10 to the outer edge 30e of the second electrode 30 through the surface of the first protective film 40 is longer, and the breakdown voltage can be improved. Furthermore, by covering the first protective film 40, the exposed surface of the first electrode 20, and the outer edge 30e of the second electrode 30 with the second protective film 50, the breakdown voltage can be further improved.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the scope of the invention described in the claims and equivalents thereof.

1…半導体装置、 2…パワーモジュール、 10…半導体部、 13…ダイマウント材、 20…第1電極、 20e、30e…外縁、 30…第2電極、 30BA、60BA…ボンディング領域、 33…金属層、 40…第1保護膜、 50…第2保護膜、 40a、50a…第1部分、 40b、50b…第2部分、 50c…第3部分、 60…制御パッド、 70、80、90…金属ワイヤ、75…金属コネクタ、 100…ウェーハ、 103…レジストマスク、 103p…開口、 110…DBC基板、 113…マウントパッド、 115…制御配線、 117…はんだ材、 120…ケース、 123、125…接続端子、 130…ベース板、 140…絶縁部材、 150…蓋 DESCRIPTION OF SYMBOLS 1... Semiconductor device 2... Power module 10... Semiconductor part 13... Die mount material 20... First electrode 20e, 30e... Outer edge 30... Second electrode 30BA, 60BA... Bonding area 33... Metal layer , 40... First protective film 50... Second protective film 40a, 50a... First part 40b, 50b... Second part 50c... Third part 60... Control pad 70, 80, 90... Metal wire , 75... Metal connector 100... Wafer 103... Resist mask 103p... Opening 110... DBC substrate 113... Mount pad 115... Control wiring 117... Solder material 120... Case 123, 125... Connection terminal, DESCRIPTION OF SYMBOLS 130... Base plate, 140... Insulating member, 150... Lid

Claims (8)

半導体部と、
前記半導体部上に設けられた第1電極と、
前記半導体部上において、前記第1電極の外縁を覆うように設けられた第1保護膜と、
前記第1電極上に設けられ、前記第1保護膜の一部を覆う第2電極と、
前記半導体部上において、前記第2電極の外縁と前記第1保護膜とを覆うように設けられた第2保護膜と、
を備えた半導体装置。
a semiconductor part;
a first electrode provided on the semiconductor part;
a first protective film provided on the semiconductor part so as to cover an outer edge of the first electrode;
a second electrode provided on the first electrode and covering a portion of the first protective film;
a second protective film provided on the semiconductor section so as to cover the outer edge of the second electrode and the first protective film;
A semiconductor device with
前記第2電極の硬度は、前記第1電極の硬度よりも高い請求項1記載の半導体装置。 2. The semiconductor device according to claim 1, wherein hardness of said second electrode is higher than hardness of said first electrode. 前記第1電極は、アルミニウムを含み、
前記第2電極は、銅を含む請求項2記載の半導体装置。
the first electrode comprises aluminum;
3. The semiconductor device according to claim 2, wherein said second electrode contains copper.
前記第2保護膜は、前記第2電極の表面に沿って、前記第2電極の外縁から内側に延在し、前記第2電極が前記第1電極に接する部分を覆う請求項1~3のいずれか1つに記載の半導体装置。 The second protective film extends inwardly from the outer edge of the second electrode along the surface of the second electrode, and covers a portion where the second electrode contacts the first electrode. The semiconductor device according to any one of the above. 前記第1保護膜は、第1樹脂を含み、
前記第2保護膜は、第2樹脂を含む請求項1~4のいずれか1つに記載の半導体装置。
The first protective film contains a first resin,
5. The semiconductor device according to claim 1, wherein said second protective film contains a second resin.
前記第2樹脂は、前記第1樹脂と同じ成分を含む請求項5記載の半導体装置。 6. The semiconductor device according to claim 5, wherein said second resin contains the same components as said first resin. 前記第2電極に電気的に接続される端子をさらに含み、
前記第2電極と前記端子は、複数の金属ワイヤにより接続される請求項1乃至6のいずれか1つに記載の半導体装置。
further comprising a terminal electrically connected to the second electrode;
7. The semiconductor device according to claim 1, wherein said second electrode and said terminal are connected by a plurality of metal wires.
前記第2電極に電気的に接続される端子をさらに含み、
前記第2電極と前記端子は、板状の金属コネクタにより接続される請求項1乃至6のいずれか1つに記載の半導体装置。
further comprising a terminal electrically connected to the second electrode;
7. The semiconductor device according to claim 1, wherein said second electrode and said terminal are connected by a plate-like metal connector.
JP2022130035A 2021-09-14 2022-08-17 Semiconductor device Pending JP2023042566A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211106053.2A CN115810602A (en) 2021-09-14 2022-09-09 Semiconductor device with a plurality of semiconductor chips
US17/931,306 US20230078259A1 (en) 2021-09-14 2022-09-12 Semiconductor device
EP22195330.0A EP4148777A1 (en) 2021-09-14 2022-09-13 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021149048 2021-09-14
JP2021149048 2021-09-14

Publications (1)

Publication Number Publication Date
JP2023042566A true JP2023042566A (en) 2023-03-27

Family

ID=85717196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022130035A Pending JP2023042566A (en) 2021-09-14 2022-08-17 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2023042566A (en)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023053387A (en) * 2022-02-04 2023-04-12 株式会社三洋物産 game machine
JP2023053388A (en) * 2018-03-08 2023-04-12 株式会社三洋物産 game machine
JP2023054227A (en) * 2018-02-15 2023-04-13 株式会社三洋物産 game machine
JP2023054225A (en) * 2019-04-11 2023-04-13 株式会社三洋物産 game machine
JP2023054222A (en) * 2019-03-28 2023-04-13 株式会社三洋物産 game machine
JP2023054224A (en) * 2019-04-11 2023-04-13 株式会社三洋物産 game machine
JP2023054226A (en) * 2017-12-29 2023-04-13 株式会社三洋物産 game machine
JP2023054223A (en) * 2019-03-28 2023-04-13 株式会社三洋物産 game machine
JP2023060269A (en) * 2022-04-01 2023-04-27 株式会社三洋物産 game machine
JP2023060270A (en) * 2022-04-01 2023-04-27 株式会社三洋物産 game machine
JP2023063369A (en) * 2022-01-07 2023-05-09 株式会社三洋物産 game machine
JP2023071934A (en) * 2019-02-15 2023-05-23 株式会社三洋物産 game machine

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023054226A (en) * 2017-12-29 2023-04-13 株式会社三洋物産 game machine
JP2023054227A (en) * 2018-02-15 2023-04-13 株式会社三洋物産 game machine
JP2023053388A (en) * 2018-03-08 2023-04-12 株式会社三洋物産 game machine
JP2023071934A (en) * 2019-02-15 2023-05-23 株式会社三洋物産 game machine
JP2023054222A (en) * 2019-03-28 2023-04-13 株式会社三洋物産 game machine
JP2023054223A (en) * 2019-03-28 2023-04-13 株式会社三洋物産 game machine
JP2023054225A (en) * 2019-04-11 2023-04-13 株式会社三洋物産 game machine
JP2023054224A (en) * 2019-04-11 2023-04-13 株式会社三洋物産 game machine
JP2023063369A (en) * 2022-01-07 2023-05-09 株式会社三洋物産 game machine
JP2023053387A (en) * 2022-02-04 2023-04-12 株式会社三洋物産 game machine
JP2023060269A (en) * 2022-04-01 2023-04-27 株式会社三洋物産 game machine
JP2023060270A (en) * 2022-04-01 2023-04-27 株式会社三洋物産 game machine

Similar Documents

Publication Publication Date Title
JP2023042566A (en) Semiconductor device
US7619302B2 (en) Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
JP5492367B2 (en) Package for gallium nitride semiconductor devices
JP4991042B2 (en) IC chip package with direct lead wire
US20100176498A1 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7772693B2 (en) Panel, semiconductor device and method for the production thereof
US7842545B2 (en) Semiconductor package having insulated metal substrate and method of fabricating the same
US10727209B2 (en) Semiconductor device and semiconductor element with improved yield
EP2889902B1 (en) Electric power semiconductor device
EP3971957A1 (en) Semiconductor package, semiconductor module and methods for manufacturing a semiconductor module
KR101626534B1 (en) Semiconductor package and a method of manufacturing the same
TW202226485A (en) semiconductor device
EP4148777A1 (en) Semiconductor device
EP2309538A2 (en) Package for semiconductor devices
KR20120073302A (en) Circuit arrangement and manufacturing method thereof
CN114203659A (en) Multilayer interconnection tape
CN111244061A (en) Packaging structure of gallium nitride equipment
US11251105B2 (en) Semiconductor device
KR20190085587A (en) High thermal conductivity semiconductor package
EP4113605A1 (en) Power semiconductor module arrangement
CN218274570U (en) Semiconductor insulating package
KR102378171B1 (en) Coupled semiconductor package
US11521920B2 (en) Plurality of power semiconductor chips between a substrate and leadframe
US20230395451A1 (en) Semiconductor device and manufacturing method for semiconductor device
JP2023027849A (en) Semiconductor device

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230616