JP2023039697A - メモリシステム - Google Patents

Abstract

【課題】暗号鍵の探索に要する時間を削減できるメモリシステムを実現する。【解決手段】鍵探索回路は、受信した鍵探索要求が、探索結果バッファの保持内容にヒットするかどうかを判定するヒット判定回路と、探索結果バッファの保持内容を更新するかどうかを判定する更新判定回路と、を含む。ヒット判定回路が、受信した鍵探索要求が探索結果バッファの保持内容にヒットしたと判定した場合、鍵探索回路は、探索結果バッファに保持された探索結果を暗号化／復号回路に出力する。更新判定回路が探索結果バッファの保持内容を更新すると判定した場合、鍵探索回路は、受信した鍵探索要求と、レンジテーブルから取得した探索結果とで、探索結果バッファの保持内容を更新する。【選択図】図９

Description

本発明の実施形態は、記憶装置に書き込まれるべきデータを暗号化する技術に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。このようなメモリシステムの一つとして、ＮＡＮＤ型フラッシュメモリを含むソリッドステートドライブ（ＳＳＤ）が知られている。

最近では、データ暗号化機能を備えたＳＳＤも開発されている。データ暗号化機能を備えたＳＳＤは、自己暗号ドライブ（Ｓｅｌｆ－Ｅｎｃｒｙｐｔｉｎｇ Ｄｒｉｖｅ）として使用され得る。

データ暗号化機能を備えたＳＳＤのようなメモリシステムにおいては、複数のレンジに対応する複数の暗号鍵を選択的に使用して、データの暗号化および復号が行われる。

このため、メモリシステムのＩ／Ｏスループットの向上またはＩ／Ｏレイテンシの削減を実現するためには、暗号鍵の探索に要する時間を削減するための新たな技術の実現が必要とされる。

米国特許第９，９０４，８０７号明細書 米国特許第１０，１６４，７７０号明細書 米国特許出願公開第２０２０／０１２５７７０号明細書

Ｊ．Ｈｅｎｅｓｓｙ ａｎｄ Ｄ．Ｐａｔｔｅｒｓｏｎ，「Ｃｏｍｐｕｔｅｒ Ａｒｃｈｉｔｅｃｔｕｒｅ，Ｓｉｘｔｈ Ｅｄｉｔｉｏｎ： Ａ Ｑｕａｎｔｉｔａｔｉｖｅ Ａｐｐｒｏａｃｈ」 Ｍｏｒｇａｎ Ｋａｕｆｍａｎｎ Ｐｕｂｌｉｓｈｅｒｓ，２０１７． 「Ｔｒｕｓｔｅｄ Ｃｏｍｐｕｔｉｎｇ Ｇｒｏｕｐ ａｎｄ ＮＶＭｅ Ｗｏｒｋ Ｇｒｏｕｐ Ｊｏｉｎｔ Ｗｈｉｔｅ Ｐａｐｅｒ： ＴＣＧ Ｓｔｏｒａｇｅ， Ｏｐａｌ， ａｎｄ ＮＶＭｅ」，２０１５．

本発明の一実施形態が解決しようとする課題は、暗号鍵の探索に要する時間を削減できるメモリシステムを提供することである。

実施形態によれば、ホストに接続可能なメモリシステムは、記憶装置と、暗号化／復号回路と、鍵探索回路とを具備する。前記暗号化／復号回路は、前記ホストから受信された平文データを前記鍵探索回路によって取得された暗号鍵を使用して暗号化することによって前記記憶装置に書き込まれるべき暗号文データを生成し、前記記憶装置から読み出された前記暗号文データを前記鍵探索回路によって取得された前記暗号鍵を使用して復号することによって前記平文データを生成するように構成されている。前記鍵探索回路は、前記ホストから受信されたアクセス要求によって指定された論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを指定する鍵探索要求を前記暗号化／復号回路から受信したことに応じ、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と、前記暗号化／復号回路が使用すべき暗号鍵とを前記暗号化／復号回路に出力するように構成されている。前記鍵探索回路は、前記メモリシステムの論理ブロックアドレス空間に設定された複数のレンジの各々について、前記レンジに含まれる連続する論理ブロックアドレスの範囲を示す情報と、前記レンジに対するアクセスの許可または禁止を示すアクセス可否情報と、前記レンジに対応するデータに適用すべき暗号鍵と、を保持するレンジテーブルと、鍵探索要求に基づいて前記レンジテーブルを参照することによって得られる、アクセス可否情報と暗号鍵とを含む探索結果を、前記鍵探索要求と共に保持する探索結果バッファと、を管理する。前記鍵探索回路は、さらに、前記受信した鍵探索要求が、前記探索結果バッファの保持内容にヒットするかどうかを判定するヒット判定回路と、前記探索結果バッファの保持内容を更新するかどうかを判定する更新判定回路と、を含む。前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしたと判定した場合、前記鍵探索回路は、前記探索結果バッファに保持された前記探索結果を前記暗号化／復号回路に出力する。前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしなかったと判定した場合、前記鍵探索回路は、前記受信した鍵探索要求に基づいて前記レンジテーブルを参照することによって、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と前記論理ブロックアドレスに対応するデータに適用すべき暗号鍵とを含む探索結果を前記レンジテーブルから取得し、前記取得した探索結果を前記暗号化／復号回路に出力する。前記更新判定回路が前記探索結果バッファの保持内容を更新すると判定した場合、前記鍵探索回路は、前記受信した鍵探索要求と、前記レンジテーブルから取得した前記探索結果とで、前記探索結果バッファの保持内容を更新する。

実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図。 実施形態に係るメモリシステムに含まれるコントローラおよび記憶装置の構成例を示すブロック図。 実施形態に係るメモリシステムにおいて管理されるレンジテーブルを使用して実行されるデータ暗号化処理を示す図。 実施形態に係るメモリシステムにおいて実行されるデータ暗号化処理およびデータ復号処理の手順を示すシーケンス図。 比較例に係るプロセッサで使用される、仮想アドレスを物理アドレスに変換する処理を示す図。 比較例に係るプロセッサで使用されるＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ－ａｓｉｄｅ Ｂｕｆｆｅｒ）の構成例を示す図。 実施形態に係るメモリシステムにおいて実行されるレンジ設定処理の例を示す図。 実施形態に係るメモリシステムにおいて管理されるレンジテーブルの内容の例を示す図。 実施形態に係るメモリシステムのコントローラに含まれる鍵探索回路の構成例を示すブロック図。 探索結果バッファヒットが起きた場合における鍵探索回路の動作を示す図。 探索結果バッファミスが起き、且つ、探索結果バッファの保持内容を更新すると判定した場合における鍵探索回路の動作を示す図。 探索結果バッファミスが起き、且つ、探索結果バッファの保持内容を更新しないと判定した場合における鍵探索回路の動作を示す図。 実施形態に係るメモリシステムにおいて実行される探索結果バッファヒット判定処理の手順を示すフローチャート。 実施形態に係るメモリシステムにおいて実行される探索結果バッファ更新判定処理の手順を示すフローチャート。 ホストからのアクセス要求によって指定されるアクセス範囲に含まれる論理ブロックアドレス毎に実行される鍵探索動作の具体例を示す図。

以下、図面を参照して、実施形態を説明する。
まず、実施形態に係るメモリシステムの構成について説明する。図１は、実施形態に係るメモリシステムを含む情報処理システムの構成例を示すブロック図である。情報処理システム１は、ホスト（ホストデバイス）２と、メモリシステム３とを含む。

ホスト２は、情報処理装置である。ホスト２は、例えば、パーソナルコンピュータ、またはサーバコンピュータである。ホスト２は、メモリシステム３にアクセスする。具体的には、ホスト２は、データを書き込むためのコマンドであるライトコマンドをメモリシステム３に送信する。また、ホスト２は、データを読み出すためのコマンドであるリードコマンドをメモリシステム３に送信する。

メモリシステム３は、ストレージデバイスである。メモリシステム３は、バス１００を介して、ホスト２に接続可能である。

バス１００は、主として、ホスト２からメモリシステム３へのＩ／Ｏコマンドの送信、およびメモリシステム３からホスト２への応答の送信のために使用される。Ｉ／Ｏコマンドは、不揮発性メモリに対するデータの書き込みまたは読み出しを行うためのコマンドである。Ｉ／Ｏコマンドとしては、例えば、ライトコマンド、リードコマンドがある。

バス１００を介したホスト２とメモリシステム３との間の通信は、例えば、ＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ）規格に準拠して実行される。バス１００は、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ^ＴＭバス（ＰＣＩｅ^ＴＭバス）である。

バス１００がＰＣＩｅバスである場合、バス１００は複数のレーンを含む。複数のレーンの各々は、データ送信用の差動信号線ペアとデータ受信用の差動信号線ペアとを含む全２重データ伝送路である。

次に、ホスト２の内部構成を説明する。ホスト２は、プロセッサ２１と、メモリ２２と、コネクタ２３とを含む。

プロセッサ２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）である。プロセッサ２１は、バス１００を介してメモリシステム３との通信を行う。プロセッサ２１は、メモリ２２にロードされるソフトウェア（ホストソフトウェア）を実行する。ホストソフトウェアは、メモリシステム３、または、ホスト２に接続された別のストレージデバイスから、メモリ２２にロードされる。ホストソフトウェアは、オペレーティングシステム、ファイルシステム、デバイスドライバ、アプリケーションプログラムなどを含む。

メモリ２２は、揮発性のメモリである。メモリ２２は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）のようなランダムアクセスメモリである。

コネクタ２３は、周辺デバイスを接続するコネクタである。コネクタ２３は、例えば、ＰＣＩｅコネクタである。

次に、メモリシステム３の内部構成を説明する。メモリシステム３は、コントローラ４と、記憶装置５と、ＤＲＡＭ６と、コネクタ７とを含む。

コントローラ４は、記憶装置５を制御するメモリコントローラである。コントローラ４は、例えば、Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ（ＳｏＣ）である。コントローラ４は、記憶装置５と通信可能に接続されている。コントローラ４は、記憶装置５に対するデータの書き込みおよび読み出しを実行する。また、コントローラ４は、バス１００を介してホスト２との通信を実行する。

記憶装置５は、ＮＡＮＤ型フラッシュメモリのような不揮発性メモリである。本実施形態では、メモリシステム３が、記憶装置５としてＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）として実現される場合について例示するが、記憶装置５としてＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：磁気抵抗メモリ）、ＰＲＡＭ（Ｐｈａｓｅ ｃｈａｎｇｅ Ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：相変化メモリ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ：抵抗変化型メモリ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のＮＡＮＤ型フラッシュメモリ以外の不揮発性半導体メモリが設けられていてもよい。また、本実施形態に係るメモリシステム３は、不揮発性メモリを備えるＳＤカードやＵＳＢメモリとして実現されてもよいし、記憶装置５として不揮発性半導体メモリの代わりに磁気ディスク媒体を備えるハードディスクドライブ（ＨＤＤ）として実現されてもよい。

ＤＲＡＭ６は、揮発性のメモリである。ＤＲＡＭ６の記憶領域の一部は、例えば、データを一時的に格納するためのデータバッファとして使用される。また、ＤＲＡＭ６の記憶領域の他の一部は、コントローラ４によって使用される管理データを格納するために使用される。

次に、コントローラ４の内部構成について説明する。図２は、実施形態に係るメモリシステム３に含まれるコントローラ４および記憶装置５の構成例を示すブロック図である。図２では、メモリシステム３が、記憶装置５としてＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）として実現されている場合が例示されている。

メモリシステム３は、データ暗号化機能を有する自己暗号ドライブである。メモリシステム３は、例えば、ＴＣＧ Ｏｐａｌ規格に準拠したＮＶＭ Ｅｘｐｒｅｓｓ^ＴＭ（ＮＶＭｅ^ＴＭ） ＳＳＤとして実現されている。

コントローラ４は、ホストインタフェース回路（Ｉ／Ｆ）１１、ＣＰＵ１２、ＮＡＮＤインタフェース回路（Ｉ／Ｆ）１３、ＤＲＡＭインタフェース回路（Ｉ／Ｆ）１４、スタテックランダムアクセスメモリ（ＳＲＡＭ）１５、鍵探索回路１６、アクセス許可判定回路１７、および暗号化／復号回路１８を含む。ホストインタフェース回路１１、ＣＰＵ１２、ＮＡＮＤインタフェース回路１３、ＤＲＡＭインタフェース回路１４、ＳＲＡＭ１５、鍵探索回路１６、アクセス許可判定回路１７、および暗号化／復号回路１８は、内部バス１０に接続されている。

ホストインタフェース回路１１は、ハードウェアインターフェースである。ホストインタフェース回路１１は、バス１００を介してホスト２との通信を実行する。ホストインタフェース回路１１とホスト２との間の通信は、例えば、ＮＶＭｅ規格に準拠して実行される。ホストインタフェース回路１１は、ホスト２から様々なコマンドを受信する。様々なコマンドは、ライトコマンド、およびリードコマンド、等を含む。

ＣＰＵ１２は、プロセッサである。ＣＰＵ１２は、メモリシステム３への電力の供給に応じて図示しないＲＯＭまたは記憶装置５から制御プログラム（ファームウェア）をＤＲＡＭ６またはＳＲＡＭ１５にロードする。ＣＰＵ１２は、ロードした制御プログラム（ファームウェア）を実行することによって様々な処理を行う。ＣＰＵ１２は、例えば、フラッシュトランスレーション層（ＦＴＬ）として、記憶装置５として使用されるＮＡＮＤ型フラッシュメモリ１５１、１５２、…に記憶されたデータの管理、およびＮＡＮＤ型フラッシュメモリ１５１、１５２、…に含まれるブロックの管理を実行する。データの管理とは、例えば、論理アドレスそれぞれと物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理である。論理アドレスは、メモリシステム３にアクセスするためにホスト２によって使用されるアドレスである。論理アドレスは、例えば、論理ブロックアドレスＬＢＡである。物理アドレスは、ＮＡＮＤ型フラッシュメモリ１５１、１５２、…に含まれる物理的な記憶位置を示すアドレスである。ＮＡＮＤ型フラッシュメモリ１５１、１５２、…に含まれるブロックの管理とは、例えば、ＮＡＮＤ型フラッシュメモリ１５１、１５２、…に含まれる不良ブロック（バッドブロック）の管理と、ウェアレベリングと、ガベージコレクションである。

ＮＡＮＤインタフェース回路１３は、記憶装置５を制御する記憶装置インタフェース回路の一例である。ＮＡＮＤインタフェース回路１３は、ＮＡＮＤ型フラッシュメモリ１５１、１５２、…を制御する回路である。ＮＡＮＤインタフェース回路１３は、例えば、複数のチャンネルを介してＮＡＮＤ型フラッシュメモリ１５１、１５２、…にそれぞれ接続される。

ＤＲＡＭインタフェース回路１４は、ＤＲＡＭ６を制御する回路である。

ＳＲＡＭ１５は、ＤＲＡＭ６よりも高速アクセス可能な揮発性のメモリである。ＤＲＡＭ６の代わりに、ＳＲＡＭ１５の記憶領域の一部が、データバッファとして使用されてもよい、また、ＳＲＡＭ１５の記憶領域の他の一部は、コントローラ４によって使用される管理データを格納するためにも使用され得る。

鍵探索回路１６、アクセス許可判定回路１７、および暗号化／復号回路１８は、データ暗号化機能を実現するために使用されるハードウェアである。

鍵探索回路１６は、鍵探索処理を実行する回路である。鍵探索処理は、暗号化／復号回路１８から受信される鍵探索要求によって指定されたＬＢＡに対するアクセスの許可または禁止を示すアクセス可否情報と、暗号化／復号回路１８が使用すべき暗号鍵とを暗号化／復号回路１８に出力する処理である。暗号化／復号回路１８が使用すべき暗号鍵とは、鍵探索要求によって指定されたＬＢＡに対応するデータの暗号化または復号に使用すべき暗号鍵を意味する。

鍵探索回路１６は、レンジテーブルを管理する。レンジテーブルは、メモリシステム３の論理ブロックアドレス空間に設定された複数のレンジの各々に関する情報を格納するためのテーブルである。レンジテーブルは、複数のレンジ（ＬＢＡ範囲）に対応する複数のエントリを含む。レンジテーブルの複数のエントリの各々は、あるレンジに属するＬＢＡ範囲を示す情報と、このレンジに対するアクセスの許可または禁止を示すアクセス可否情報と、このレンジに対応するデータに適用すべき暗号鍵と、を保持する。

暗号化／復号回路１８から出力される鍵探索要求は、ホスト２から受信されたアクセス要求（ライトコマンドまたはリードコマンド）によって指定されたＬＢＡと、このアクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを指定する。

暗号化／復号回路１８から鍵探索要求を受信した場合、鍵探索回路１６は、基本的には、レンジテーブルを参照することによって、アクセス可否情報と暗号鍵とを含む探索結果をレンジテーブルから取得する。

レンジテーブルは、メモリシステム３の論理ブロックアドレス空間に設定された複数のレンジ（ＬＢＡレンジ）の各々に関する情報を格納するためのテーブルである。レンジテーブルは、複数のレンジに対応する複数のエントリを含む。複数のエントリの各々は、対応するレンジに含まれる連続するＬＢＡの範囲を示す情報と、このレンジに対するアクセスの許可または禁止を示すアクセス可否情報と、このレンジに対応するデータに適用すべき暗号鍵と、を保持する。

本実施形態に係るメモリシステム３においては、鍵探索回路１６は、さらに、探索結果バッファを管理する。探索結果バッファは、鍵探索要求に基づいてレンジテーブルを参照することによって得られる探索結果を、この鍵探索要求と共に保持するために使用される。探索結果は、アクセス可否情報と暗号鍵とを含む。探索結果バッファは、レンジテーブルよりも読み出し速度が速いメモリに記憶され得る。例えば、レンジテーブルがＤＲＡＭ６に格納されている場合、探索結果バッファは、ＳＲＡＭ１５に格納され得る。また、レンジテーブルがＳＲＡＭ１５に格納されている場合、探索結果バッファは、鍵探索回路１６のフリップフロップ回路（不図示）に格納され得る。なお、探索結果バッファは、レンジテーブルが格納されているメモリに格納されていてもよい。探索結果バッファに含まれるエントリの数は、レンジテーブルに含まれるエントリの数よりも少ない。したがって、探索結果バッファとレンジテーブルとが同じメモリに格納されている場合であっても、探索結果バッファから高速に探索結果を取得することができる。

鍵探索回路１６は、また、探索結果バッファヒット判定回路と、探索結果バッファ更新判定回路とをさらに含む。

探索結果バッファヒット判定回路は、受信した鍵探索要求が、探索結果バッファの保持内容にヒットするかどうかを判定するヒット判定回路である。探索結果バッファヒット判定回路は、受信した鍵探索要求と探索結果バッファに保持されている鍵探索要求とを比較することによって、受信した鍵探索要求が、探索結果バッファの保持内容にヒットするかどうかを判定することができる。

探索結果バッファヒット判定回路が、受信した鍵探索要求が探索結果バッファの保持内容にヒットしたと判定した場合、鍵探索回路１６は、探索結果バッファに保持されている探索結果を暗号化／復号回路１８に出力する。

一方、探索結果バッファヒット判定回路が、受信した鍵探索要求が探索結果バッファの保持内容にヒットしなかったと判定した場合、鍵探索回路１６は、受信した鍵探索要求に基づいてレンジテーブルを参照することによって探索結果をレンジテーブルから取得し、取得した探索結果を暗号化／復号回路１８に出力する。レンジテーブルから取得した探索結果は、受信した鍵探索要求によって指定されたＬＢＡに対するアクセスの許可または禁止を示すアクセス可否情報と、このＬＢＡに対応するデータに適用すべき暗号鍵とを含む。

探索結果バッファ更新判定回路は、探索結果バッファの保持内容を更新するかどうかを判定する判定回路である。探索結果バッファ更新判定回路が探索結果バッファの保持内容を更新すると判定した場合、鍵探索回路１６は、受信した鍵探索要求と、レンジテーブルから取得した探索結果とで、探索結果バッファの保持内容を更新する。つまり、受信した鍵探索要求と、レンジテーブルから取得した探索結果とが、探索結果バッファに格納される。

このように、本実施形態に係るメモリシステム３においては、鍵探索回路１６は、探索結果バッファと、レンジテーブルとを使用して、鍵探索処理を実行する。探索結果バッファは、ある鍵探索要求と、この鍵探索要求に基づいてレンジテーブルを参照することによって得られた探索結果との双方を保持している。したがって、暗号化／復号回路１８から受信された新たな鍵探索要求にマッチする探索結果が探索結果バッファに保持されているかるどうかを判定することができる。よって、受信した鍵探索要求が探索結果バッファの保持内容にヒットした場合には、レンジテーブルを参照することなく、所望の探索結果を即座に取得することができる。よって、たとえメモリシステム３が多数のレンジ（ＬＢＡレンジ）に対応する構成であっても、鍵探索のレイテンシを削減することが可能となる。この結果、メモリシステム３のＩＯスループットの向上またはＩＯレイテンシの削減を実現することができる。

なお、アクセス要求によって指定されるアクセス範囲に複数のＬＢＡが含まれている場合には、鍵探索回路１６は、このアクセス範囲に含まれるＬＢＡの数と同数の複数の鍵探索要求を暗号化／復号回路１８から順次受け取る。複数の鍵探索要求の各々は、アクセス範囲に含まれる一つのＬＢＡと、アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを指定する。一つの鍵探索要求を暗号化／復号回路１８から受信する毎に、鍵探索回路１６は、鍵探索処理を実行する。したがって、アクセス要求によって指定されるアクセス範囲に複数のＬＢＡが含まれている場合には、鍵探索処理は、ＬＢＡの数と同じ回数だけ実行される。そして、鍵探索回路１６は、ＬＢＡの数と等しい数の探索結果を出力する。

また、鍵探索回路１６は、アクセス許可判定処理を行うこともできる。アクセス許可判定処理は、ホスト２から受信されたアクセス要求（ライトコマンドまたはリードコマンド）によって指定されるアクセス範囲全体に対するアクセスの許可または禁止を判定する処理である。

アクセス許可判定回路１７は、アクセス許可判定処理の結果に基づいて、コマンドをエラー終了する処理、または暗号化／復号回路１８に制御を移す処理を実行する回路である。

暗号化／復号回路１８は、暗号化処理および復号処理を実行する回路である。暗号化処理および復号処理は、鍵探索回路１６によって取得された暗号鍵を使用して実行される。なお、鍵探索回路１６からアクセスの禁止を示すアクセス可否情報が出力された場合には、暗号化処理および復号処理は実行されない。暗号化／復号回路１８は、暗号化回路１８１と、復号回路１８２とを含む。

暗号化回路１８１は、暗号化処理を実行する。暗号化処理は、ホスト２から受信された平文データを鍵探索回路１６によって取得された暗号鍵を使用して暗号化することによって、記憶装置５に書き込まれるべき暗号文データを生成する処理である。生成された暗号文データ（つまり、暗号化されたデータ）は、ＮＡＮＤインタフェース回路１３によって、記憶装置５（つまり、ＮＡＮＤ型フラッシュメモリ）に書き込まれる。また、ＣＰＵ１２が、生成された暗号文データに対して誤り訂正符号化等の所定の処理を実行させた後、所定の処理が実行されたデータをＮＡＮＤインタフェース回路１３経由で記憶装置５へ書き込んでもよい。つまり、生成された暗号文データに基づくデータがＮＡＮＤインタフェース回路１３経由で記憶装置５へ書き込まれる。

復号回路１８２は、復号処理を実行する。復号処理は、記憶装置５（つまり、ＮＡＮＤ型フラッシュメモリ）から読み出された暗号文データを鍵探索回路１６によって取得された暗号鍵を使用して復号することによって、平文データを生成する処理である。生成された平文データは、ホストインタフェース回路１１によってホスト２に送信される。また、ＣＰＵ１２が、ＮＡＮＤインタフェース回路１３経由で記憶装置５から読み出されたデータに対して誤り訂正処理等の所定の処理を実行させて暗号文データを生成し、復号回路１８２が暗号文データを鍵探索回路１６によって取得された暗号鍵を使用して復号することによって、平文データを生成する復号処理を実行してもよい。つまり、復号処理は、記憶装置５から読み出されたデータに基づく暗号文データを鍵探索回路１６によって取得された暗号鍵を使用して復号することによって、平文データを生成する処理である。

次に、記憶装置５として設けられるＮＡＮＤ型フラッシュメモリの内部構成について説明する。ＮＡＮＤ型フラッシュメモリ１５１、１５２、…の各々は、ＮＡＮＤ型フラッシュメモリダイである。ＮＡＮＤ型フラッシュメモリ１５１、１５２、…の各々は、複数のブロックＢＬＫ０～ＢＬＫｘ－１を含む。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、データ消去動作の単位である。データ消去動作は、データを消去する動作である。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、物理ブロック、消去ブロック、フラッシュブロック、またはメモリブロックとも称される。ブロックＢＬＫ０～ＢＬＫｘ－１の各々は、複数のページＰ０～Ｐｙ－１を含む。ページＰ０～Ｐｙ－１の各々は、データ書き込み動作およびデータ読み出し動作の単位である。データ書き込み動作は、データを書き込むための動作である。データ読み出し動作は、データを読み出すための動作である。ページＰ０～Ｐｙ－１の各々は、同一ワード線に接続された複数のメモリセルを含む。

次に、データ暗号化処理について説明する。図３は、実施形態に係るメモリシステム３において管理されるレンジテーブル３１を使用して実行されるデータ暗号化処理を示す図である。ここでは、探索結果バッファを使用せずに、鍵探索処理を実行するケースについて説明する。

ホスト２からアクセス要求（ライトコマンド、またはリードコマンド）を受信した場合、メモリシステム３は、以下のように動作する。ここでは、メモリシステム３がライトコマンドをホスト２から受信した場合を想定する。

（１）ホスト２がメモリシステム３に対してライトコマンド（例えば、ＮＳ３、ＳＬＢＡ＝９０、ＮＬＢ＝２０）を発行する。このライトコマンドは、ネームスペースの識別子（ＮＳＩＤ）と、アクセス範囲の開始ＬＢＡ（ＳＬＢＡ）と、アクセス範囲に含まれる論理ブロックの数（ＮＬＢ）とを指定する。各論理ブロックは１つのＬＢＡによって指定されるセクタに相当する。したがって、論理ブロックの数（ＮＬＢ）は、アクセス範囲に含まれるセクタの数、つまりアクセス範囲に含まれるＬＢＡの数である。ＮＳ３は、ネームスペースＮＳ３を特定するネームスペース識別子である。このライトコマンドは、ネームスペースＮＳ３のＬＢＡ９０からＬＢＡ１０９の２０個の論理ブロック（２０個のセクタ）にデータを書き込むことを要求するコマンドである。

（２）このライトコマンドをホスト２から受信すると、ホストインタフェース回路１１は、アクセス許可判定要求を鍵探索回路１６に送信して、このライトコマンドによって指定されるアクセス範囲全体のアクセスが許可されているか否かを鍵探索回路１６に問い合わせる。アクセス許可判定要求は、アクセス範囲を指定する情報と、このアクセス範囲に対するリードまたはライトを示すアクセス種別情報とを含む。

（３）アクセス許可判定要求を受信すると、鍵探索回路１６は、レンジテーブル３１を参照して、当該アクセス範囲全体のロック／ロック解除状態を確認する。当該アクセス範囲全体がロック解除状態であれば、鍵探索回路１６は、「アクセス許可」を示す判定結果をアクセス許可判定回路１７に送信する。一方、当該アクセス範囲の少なくとも一部がロック状態であれば、鍵探索回路１６は、「アクセス禁止」を示す判定結果をアクセス許可判定回路１７に送信する。図３の例では、ネームスペースＮＳ３においては、ＬＢＡ９０からＬＢＡ９９、ＬＢＡ１００からＬＢＡ１０９までは、それぞれ相異なるレンジに設定されているが、いずれもロック解除状態（錠前が外れたイラストで図示される状態）である。このため、鍵探索回路１６は、「アクセス許可」を示す判定結果をアクセス許可判定回路１７に送信する。このように、アクセス許可判定処理は、アクセス要求（コマンド）の単位で実行される。なお、各レンジに対するアクセスの許可又は禁止は、リードまたはライトを示すアクセス種別毎に設定できる。この場合、ライトに関して当該アクセス範囲全体がロック解除状態であれば、鍵探索回路１６は、「アクセス禁止」を示す判定結果をアクセス許可判定回路１７に送信する。

（４）鍵探索回路１６が「アクセス許可」と判定した場合は、アクセス許可判定回路１７は、暗号化／復号回路１８に制御を移す。一方、鍵探索回路１６が「アクセス禁止」と判定した場合は、アクセス許可判定回路１７は、受信したライトコマンドの処理をエラーとして終了とし、受信したライトコマンドのエラーを示す応答を、ホストインタフェース回路１１を介してホスト２に送信する。

（５）鍵探索回路１６が「アクセス許可」と判定した場合は、暗号化／復号回路１８は、鍵探索回路１６に２０個のＬＢＡ（ＬＢＡ９０～ＬＢＡ１０９）に対応する２０個の鍵探索要求を順次出力する。鍵探索回路１６は、一つの鍵探索要求を受信する度、レンジテーブル３１を参照することによって探索結果をレンジテーブル３１から取得する。そして、鍵探索回路１６は、探索結果を暗号化／復号回路１８に出力する。この結果、暗号化／復号回路１８は、鍵探索回路１６から２０個のＬＢＡ（ＬＢＡ９０～ＬＢＡ１０９）に対応する２０個の探索結果を順次受け取る。２０個の探索結果の各々は、対応する鍵探索要求によって指定されたＬＢＡへのアクセスの許可または禁止を示すアクセス可否情報と、このＬＢＡに対応するデータに適用すべき暗号鍵とを含む。ここでは、既にＬＢＡ範囲（ＬＢＡ９９～ＬＢＡ１０９）全体に対するアクセスが許可されているので、個々の鍵探索要求に含まれるアクセス可否情報は、基本的には、対応するＬＢＡへのアクセスの許可を示す。また、ＬＢＡ９０～ＬＢＡ９９と、ＬＢＡ１００～ＬＢＡ１０９とは、互いに異なるレンジに属している。したがって、ＬＢＡ９０～ＬＢＡ９９に対応する１０個の探索結果の各々は、ＬＢＡ９０～ＬＢＡ９９が属しているレンジに対応する暗号鍵を含む。一方、ＬＢＡ１００～ＬＢＡ１０９に対応する１０個の探索結果の各々は、ＬＢＡ１００～ＬＢＡ１０９が属している別のレンジに対応する別の暗号鍵を含む。そして、ある鍵探索要求に対応する一つの探索結果を受信すると、暗号化／復号回路１８は、この鍵探索要求によって指定されたＬＢＡに対応する１セクタ分のライトデータをこの探索結果に含まれる暗号鍵を使用して暗号化することによって、記憶装置５に書き込まれるべき暗号文データを生成する。

このように、鍵探索処理は、一つの鍵探索要求毎に実行されるため、ＬＢＡ（セクタ）の単位で実行される。これにより、アクセス範囲が異なるレンジに跨がっている場合でも、アクセス範囲に含まれる各ＬＢＡが属しているレンジに対応する暗号鍵を正しく取得することが可能となる。

なお、図３では、ライトコマンドによって指定されるアクセス範囲全体に対するアクセス許可判定処理を実行した後に、暗号化／復号回路１８が鍵探索回路１６に鍵探索要求を送信する場合を説明した。しかし、個々の探索結果は、アクセス可否情報と、このＬＢＡに対応するデータに適用すべき暗号鍵とを含むので、アクセス許可判定処理の実行を省略することも可能である。この場合でも、ロック状態に設定されているレンジに含まれる各ＬＢＡへのアクセスを禁止することができる。

また、ライトコマンドによって指定されるアクセス範囲が１つのＬＢＡのみを含む場合もある。この場合には、暗号化／復号回路１８は、このＬＢＡと、ライトを示すアクセス種別とを指定する一つの鍵探索要求を鍵探索回路１６に出力すればよく、そして一つの探索結果だけを鍵探索回路１６から取得すればよい。

次に、データ暗号化処理およびデータ復号処理の手順について説明する。図４は、実施形態に係るメモリシステム３において実行されるデータ暗号化処理およびデータ復号処理の手順を示すシーケンス図である。

図４の上部は、ホスト２からライトコマンドを受信したことに応じてコントローラ４によって実行されるデータ暗号化処理の手順を示している。

ホストインタフェース回路１１がホスト２からライトコマンドを受信した場合、アクセス許可判定要求がホストインタフェース回路１１から鍵探索回路１６に送信される。鍵探索回路１６では、コマンドの単位でアクセス許可判定処理が実行される。そして、コマンド単位のアクセス許可判定結果が鍵探索回路１６からホストインタフェース回路１１に送られる。

コマンド単位のアクセス許可判定結果がアクセス許可を示す場合、ホストインタフェース回路１１から暗号化／復号回路１８に制御が渡される。この場合、ホストインタフェース回路１１は、暗号化すべきライトデータを図示しないデータバッファに格納する処理と、暗号化されたライトデータをデータバッファに準備するように暗号化／復号回路１８に要求する処理とを実行する（バッファライト発行）。

暗号化／復号回路１８は、ライトコマンドによって指定されるアクセス範囲に含まれるＬＢＡ毎に鍵探索要求を鍵探索回路１６に送信する。そして、鍵探索回路１６において、セクタの単位の鍵探索処理が実行される。あるＬＢＡに対応する探索結果を鍵探索回路１６から取得すると、暗号化／復号回路１８は、このＬＢＡに対応するライトデータを取得した探索結果に含まれる暗号鍵を使用して暗号化することによって暗号文データを生成する処理と、生成された暗号文データをデータバッファに書き込む処理とを実行する。ライトコマンドによって指定されるアクセス範囲に含まれる全ＬＢＡに対応する暗号文データがデータバッファに準備されると、バッファライトの完了が暗号化／復号回路１８からＮＡＮＤインタフェース回路１３に通知される。ＮＡＮＤインタフェース回路１３は、データバッファに格納されている暗号文データをＮＡＮＤ型フラッシュメモリ１５１（または１５２）に書き込む。ＮＡＮＤ型フラッシュメモリ１５１（または１５２）への書き込みが完了すると、ＮＡＮＤ型フラッシュメモリ１５１（または１５２）への書き込みが完了したことを示す応答（ＮＡＮＤライトレスポンス）がＮＡＮＤインタフェース回路１３からホストインタフェース回路１１に通知される。この通知の受信に応じて、ホストインタフェース回路１１は、ライトコマンドの完了を示すコマンド完了応答をホスト２に送信する。

図４の下部は、ホスト２からリードコマンドを受信したことに応じてコントローラ４によって実行されるデータ復号処理の手順を示している。

ホストインタフェース回路１１がホスト２からリードコマンドを受信した場合、アクセス許可判定要求がホストインタフェース回路１１から鍵探索回路１６に送信される。鍵探索回路１６では、コマンドの単位でアクセス許可判定処理が実行される。そして、コマンド単位のアクセス許可判定結果が鍵探索回路１６からホストインタフェース回路１１に送られる。

コマンド単位のアクセス許可判定結果がアクセス許可を示す場合、ホストインタフェース回路１１は、リードコマンドによって指定されたＬＢＡ範囲に対応するデータ（暗号文データ）の読み出しをＮＡＮＤインタフェース回路１３に要求する（ＮＡＮＤリード発行）。そして、ホストインタフェース回路１１は、暗号文データを復号することによって得られる平文データをデータバッファに準備するように暗号化／復号回路１８に要求する。

ホストインタフェース回路１１は、暗号文データを例えばページの単位でＮＡＮＤ型フラッシュメモリ１５１（または１５２）から読み出す。読み出された暗号文データはデータバッファに格納される。暗号化／復号回路１８は、リードコマンドによって指定されるアクセス範囲に含まれるＬＢＡ毎に、鍵探索要求を鍵探索回路１６に送信する。そして、鍵探索回路１６において、セクタの単位の鍵探索処理が実行される。あるＬＢＡに対応する探索結果を鍵探索回路１６から取得すると、暗号化／復号回路１８は、このＬＢＡに対応する暗号文データを取得した探索結果に含まれる暗号鍵を使用して復号することによって平文データを生成する処理と、生成された平文データをデータバッファに書き込む処理とを実行する。リードコマンドによって指定されるアクセス範囲に含まれる全ＬＢＡに対応する平文データがデータバッファに準備されると、ホストインタフェース回路１１は、データバッファから平文データを読み出し、読み出した平文データをホスト２に送信する。

このように、１つのアクセス要求（Ｉ／Ｏコマンド）で必要とされる暗号鍵の種類は１種類とは限らず、複数のレンジに対応する複数種の暗号鍵が用いられる場合がある。そのため、ある１つのＬＢＡに対して１つの暗号鍵を対応付ける必要が生じる。メモリシステム３に設定可能なレンジの最大数はメモリシステム３の製品仕様として定められるが、ＴＣＧ Ｏｐａｌ規格では少なくとも８個以上とされ、実際には数百個に及ぶ場合もある。

次に、暗号化処理／復号処理に求められる処理性能例について述べる。ここでは、バス１００として、ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ６×４レーンの構成を有するＰＣＩｅインタフェースが使用される場合を想定する。

ＰＣＩ Ｅｘｐｒｅｓｓ Ｇｅｎ６×４レーンの構成を有するＰＣＩｅインタフェースを飽和させるスループットは、３１．５ＧＢ／ｓである。ＬＢＡ当たり５１２バイトのデータを格納するフォーマットを使用するメモリシステム３にアクセスする場合、１ＬＢＡ（５１２Ｂｙｔｅ）当たりの平均所要時間は１６ｎｓ（５１２／（３１．５×１０^９）ｓｅｃ）となる。コントローラ４が、例えば、５００ＭＨｚの周波数を有するクロックで動作するように構成されているケースにおいては、１６ｎｓは、このクロックの８サイクル分に相当する。つまり、鍵探索回路１６は平均８サイクル以内に暗号鍵を取得する必要がある。

このように、ある情報に対して別の情報を高速に対応付ける必要が生じる場面では、キャッシュを用いた高速化が一般的な解決策となる。例えば、プロセッサに関しては、外部ＤＲＡＭ上の１か所に格納されたコードまたはデータは、しばらくの間何度も繰り返し利用される場合が多い。このため、命令キャッシュやデータキャッシュがプロセッサと同一チップに内蔵される構成が一般的に利用されている。

キャッシュによる高速化の一例としては、本実施形態に係るメモリシステム３とは目的、構成、効果は異なるものの、仮想記憶機能を有するプロセッサに含まれるＭＭＵ（Ｍｅｍｏｒｙ Ｍａｎａｇｅｍｅｎｔ Ｕｎｉｔ）のＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ－ａｓｉｄｅ Ｂｕｆｆｅｒ）が挙げられる。プロセッサの仮想記憶機能は、プログラムが指定する仮想アドレスを、実際の物理アドレスに変換する機能を有する。これにより、プログラムを変更することなく、様々な物理アドレスに配置して同時に動かすことが可能になるとともに、実際に用意する物理アドレスの割り当てを実使用時まで遅らせることで、少ない物理メモリでも多くのプログラムを動かすことが可能となる。

ここで、仮想アドレスを物理アドレスに変換する構成と作用を述べる。図５は、比較例に係るプロセッサで使用される、仮想アドレスを物理アドレスに変換する処理を示す図である。

図５の最上部に６４ビットの仮想アドレスが示されている。このうち、ビット［６３：４８］は全て０または全て１で、ビット［４７］と同じ値であるものとされ、実質的には残りの４８ビット［４７：０］が仮想アドレス空間となる。

４８ビット［４７：０］の上位９ビット［４７：３９］は、ページマップＬ４テーブルを参照するためのインデックスとして使用される。４８ビット［４７：０］の次の９ビット［３８：３０］は、ページディレクトリポインタテーブルを参照するためのインデックスとして使用される。４８ビット［４７：０］のさらに次の９ビット［２９：２１］は、ページディレクトリテーブルを参照するためのインデックスとして使用される。４８ビット［４７：０］のさらに次の９ビット［２０：１２］は、ページテーブルを参照するために使用される。

ページマップＬ４ベースアドレスレジスタ（ＣＲ３レジスタ）に格納された物理アドレスは、ページマップＬ４テーブルの先頭アドレスを示す。ＣＲ３レジスタに格納された物理アドレスに９ビット［４７：３９］をオフセットとして加えることによって得られる物理アドレスを使用して、外部ＤＲＡＭが参照される。これによって、ページマップＬ４テーブルに含まれる５１２個のエントリのうちの一つのエントリに格納されている物理アドレスが取得される。

ページマップＬ４テーブルから取得された物理アドレスは、ページディレクトリポインタテーブルの先頭アドレスを示す。ページマップＬ４テーブルから取得された物理アドレスに９ビット［３８：３０］をオフセットとして加えることによって得られる物理アドレスを使用して、外部ＤＲＡＭが再び参照される。これによって、ページディレクトリポインタテーブルに含まれる５１２個のエントリのうちの一つのエントリに格納されている物理アドレスが取得される。

ページディレクトリポインタテーブルから取得された物理アドレスは、ページディレクトリテーブルの先頭アドレスを示す。ページディレクトリポインタテーブルから取得された物理アドレスに９ビット［２９：２１］をオフセットとして加えることによって得られる物理アドレスを使用して、外部ＤＲＡＭが再び参照される。これによって、ページディレクトリテーブルに含まれる５１２個のエントリのうちの一つのエントリに格納されている物理アドレスが取得される。

ページディレクトリテーブルから取得された物理アドレスは、ページテーブルの先頭アドレスを示す。ページディレクトリテーブルから取得された物理アドレスに９ビット［２０：１２］をオフセットとして加えることによって得られる物理アドレスを使用して、外部ＤＲＡＭが再び参照される。これによって、ページテーブルに含まれる５１２個のエントリのうちの一つのエントリに格納されている２８ビットの物理アドレスが取得される。

この２８ビットの物理アドレスは、各々が４ＫＢのサイズを有する物理ページフレーム番号のうちの一つの物理ページフレーム番号を示す。

仮想アドレスの下位１２ビット［１１：０］は、ページ内オフセットアドレスとして物理ページフレーム番号に加えられる。これにより、物理ページフレーム番号とページ内オフセットアドレスとを含む４０ビットの物理アドレスが得られる。

このように、ページディレクトリテーブル／ページテーブルは外部ＤＲＡＭ上に配置されるため、仮想アドレスを物理アドレスに変換するために、４回の外部ＤＲＡＭ参照を要する。

図６は、比較例に係るプロセッサで使用されるＴＬＢ（Ｔｒａｎｓｌａｔｉｏｎ Ｌｏｏｋ－ａｓｉｄｅ Ｂｕｆｆｅｒ）の構成例を示す図である。

ここでは、４０エントリを有するフルアソシアティブなＴＬＢの構成例が示されている。ＴＬＢは、外部ＤＲＡＭではなく、プロセッサと同一チップに内蔵される記憶領域である。このため、ＴＬＢへのアクセスを高速に実行することができる。ＴＬＢは、図５で説明したページテーブルのキャッシュとして振る舞う。すなわち、ＴＬＢの各エントリには、タグ情報（３６ビット［４７：１２］）と、このタグ情報に対応する２８ビットの物理アドレス（物理ページフレーム番号）とが格納されている。

仮想アドレスを物理アドレスに変換する際には、その仮想アドレスの３６ビット［４７：１２］がＴＬＢの４０エントリそれぞれに格納されているタグ情報と比較される。これによって、仮想アドレスの３６ビット［４７：１２］に一致するタグ情報を格納しているエントリがＴＬＢに存在するか否かが判定される。

仮想アドレスの３６ビット［４７：１２］に一致するタグ情報を格納しているエントリがＴＬＢに存在する場合、このエントリに格納されている２８ビット物理アドレスが所望の物理ページフレーム番号となる。仮想アドレスの下位１２ビット［１１：０］は、ページ内オフセットアドレスとして物理ページフレーム番号に加えられる。これにより、物理ページフレーム番号とページ内オフセットアドレスとを含む４０ビットの物理アドレスが得られる。

図５のようなページテーブル構成は階層構造を持っているが、ページディレクトリテーブル／ページテーブルの参照自体は、仮想アドレスの一部をそのままインデックスとして使用すればよい。また、図６のＴＬＢ構成はフルアソシアティブであるため、仮想アドレスの一部［４７：１２］を４０エントリ全てのタグ情報と比較することが必要である。しかし、比較動作では、仮想アドレスの一部［４７：１２］がタグ情報と完全に一致するかどうかのみを判定すればよい。

次に、ＴＣＧ Ｏｐａｌ規格に準拠したレンジ設定の例について説明する。図７は、実施形態に係るメモリシステム３において実行されるレンジ設定処理の例を示す図である。

メモリシステム３の記憶装置５の記憶領域は、システム領域とユーザ領域とに大別される。システム領域は、メモリシステム３のシステム情報の格納のために割り当てられ、外部から参照することはできない。ユーザ領域は、外部から参照可能な記憶領域である。ユーザ領域においては、ＬＢＡが０から順に割り当てられる。メモリシステム３の出荷後の初期状態では、ユーザ領域全体がグローバルレンジと呼ばれる領域に割り当てられた状態となっている。グローバルレンジに、レンジ１、レンジ２といった、それぞれ連続するＬＢＡ範囲を管理者が割り当てることによって、相異なる利用者が、それぞれ異なる暗号鍵でデータを暗号化して格納することが可能となる。ここで、管理者は、それぞれのレンジの開始ＬＢＡと、終端ＬＢＡ（またはレンジのＬＢＡサイズ）を指定することで、ＬＢＡ範囲を指定する。なお、レンジ１、レンジ２といった領域はグローバルレンジ上にオーバーレイされる。これにより、レンジ１、レンジ２の各々のＬＢＡ範囲に当初割り当てられていたグローバルレンジは、レンジ１、レンジ２の各々によって隠される。また、各レンジに対応するＬＢＡ範囲は、最も細かい単位では１ＬＢＡ単位で設定可能である。

図８は、実施形態に係るメモリシステム３において管理されるレンジテーブル３１の内容の例を示す図である。

レンジテーブル３１は、開始ＬＢＡと終端ＬＢＡの組を設定単位とするデータ構造を持つ。ＴＣＧ Ｏｐａｌ規格では終端ＬＢＡの代わりにレンジのサイズを設定するとされているが、レンジのサイズはレンジの終端を特定するための情報であるので、開始、終端の情報によってレンジが定義されるという点では図８の例と同様である。図８のレンジテーブル３１の例では、具体的には以下の情報を各エントリが持っている。

ＮＳＩＤ： ＮＳＩＤはネームスペース識別子である。ＮＳＩＤはＮＶＭｅで規定されている。

ＩｓＧｌｏｂａｌフラグ： ＩｓＧｌｏｂａｌフラグは、対応するレンジ設定がグローバルレンジを対象としているかどうかを示すフラグ（“０”または“１”の値）である。“１”のＩｓＧｌｏｂａｌフラグは、対応するレンジがグローバルレンジであることを示す。“０”のＩｓＧｌｏｂａｌフラグは、対応するレンジがグローバルレンジではないことを示す。

パーミッション情報： パーミッション情報は、対応するレンジ設定に対するアクセスの許可または禁止を示すアクセス可否情報である。パーミッション情報は、リードアクセスの許可または禁止を示す情報と、ライトアクセスの許可または禁止を示す情報とを含む。“ｒ”はリードが許可されていることを示し、“ｗ”はライトが許可されていることを示し、“－”はリードまたはライトが許可されていないことを示す。例えば、“――”は、リードが許可されておらず、ライトも許可されていなことを示す。“ｒ―”は、リードが許可されており、ライトが許可されていなことを示す。“―ｗ”は、リードが許可されておらず、ライトが許可されていることを示す。“ｒｗ”は、リードが許可されており、ライトも許可されていることを示す。

開始ＬＢＡ、終端ＬＢＡ： 開始ＬＢＡおよび終端ＬＢＡは。対応するＲａｎｇｅ設定の対象となる開始ＬＢＡおよび終端ＬＢＡを示す。なお、グローバルレンジの場合には、そのグローバルレンジ全体が設定対象となるため、開始ＬＢＡおよび終端ＬＢＡは設定されない。

暗号鍵： 暗号鍵は、対応するレンジで用いられる暗号鍵を示す。

このように、ＴＣＧ Ｏｐａｌ規格に準拠したレンジテーブル３１は、プロセッサの仮想記憶におけるページテーブルとは異なり、ＬＢＡをそのままインデックスとしてレンジテーブルを参照することで所望の暗号鍵またはパーミッション情報を探索可能なデータ構造とはなっていない。仮に、プロセッサの仮想記憶におけるページテーブルと同様のデータ構造でレンジ設定を管理しようとすると、必要な追加ストレージ容量が膨大になってしまう。例えば、一般的に用いられるＸＴＳ－ＡＥＳ－２５６方式のデータ暗号鍵は６４バイトであるため、ＬＢＡから単純に所望の暗号鍵を探索可能なデータ構造とした場合には、個々のＬＢＡそれぞれに対応付けて６４バイトのデータ暗号鍵を保持することが必要となる。したがって、１ＬＢＡ当たりのデータ容量が５１２バイトである場合には、データ暗号鍵の保持のために１ＬＢＡ当たり６４バイトが追加的に必要とれる。このため、１０％以上の追加データ容量が消費されてしまう。また、レンジテーブル３１をＬＢＡから単純に所望の暗号鍵を探索可能なデータ構造とした場合には、レンジテーブル３１のサイズが巨大になるため、レンジテーブル３１をＤＲＡＭ６に格納することが必要となる。この場合、レンジテーブル３１の参照のためのレイテンシが発生するため、例えば、先に述べた設計制約である平均８サイクル以内で暗号鍵を取得するといった制約を満たすように、そのような巨大なデータ構造を探索することは現実的には不可能である。

したがって、ＴＣＧ Ｏｐａｌ規格に準拠したレンジテーブル３１を使用して各レンジに対応するＬＢＡ範囲、暗号鍵、アクセス可否情報を管理する構成においては、暗号鍵およびアクセス可否情報の探索に要する時間を削減可能な新たな技術が必要である。

次に、鍵探索回路１６の詳細について説明する。図９は、実施形態に係るメモリシステム３のコントローラ４に含まれる鍵探索回路１６の構成例を示すブロック図である。鍵探索回路１６は、鍵探索要求入力回路１６０１、レジスタ１６０２、セレクタ１６０３、レジスタ１６０４、通常判定回路１６０５、セレクタ１６０６、レジスタ１６０７、暗号鍵出力回路１６０８、ＲＬＢ Ｈｉｔ判定回路１６０９、ＲＬＢ更新判定回路１６１０、セレクタ１６１１、およびＲａｎｇｅ－ｃｈｅｃｋ Ｌｏｏｋ－ａｓｉｄｅ Ｂｕｆｆｅｒ（ＲＬＢ）１６１２を含む。

鍵探索要求入力回路１６０１は、暗号化／復号回路１８から鍵探索要求を受信する回路である。鍵探索要求入力回路１６０１は、鍵探索要求を受信すると、受信された鍵探索要求をレジスタ１６０２に入力する。

レジスタ１６０２は、記憶回路である。レジスタ１６０２は、鍵探索要求を一時的に保持する。

セレクタ１６０３は、選択回路である。セレクタ１６０３は、ＲＬＢ Ｈｉｔ判定回路１６０９から受信した制御信号に基づいて、レジスタ１６０２から取得した鍵探索要求をレジスタ１６０４に入力するか否かを選択する。

レジスタ１６０４は、記憶回路である。レジスタ１６０４は、鍵探索要求を一時的に保持する。

通常判定回路１６０５は、通常判定処理を実行する回路である。通常判定回路１６０５は、レジスタ１６０４から鍵探索要求を取得する。そして、通常判定回路１６０５は、通常判定処理として、取得した鍵探索要求に基づいてレンジテーブル３１を参照することによって、アクセス可否情報と暗号鍵とを含む探索結果をレンジテーブル３１から取得する処理を実行する。具体的には、通常判定回路１６０５は、受信した鍵探索要求が指定するＮＳＩＤおよび論理ブロックアドレ（ＬＢＡ）に対応するレンジに関する情報を含むレンジテーブル３１のエントリを特定する。そして、通常判定回路１６０５は、特定したレンジテーブル３１のエントリから探索結果として、アクセス可否情報と、暗号鍵とを取得する。通常判定回路１６０５は、取得した探索結果をセレクタ１６０６と、セレクタ１６１１とに入力する。

セレクタ１６０６は、選択回路である。セレクタ１６０６は、通常判定回路１６０５、またはＲＬＢ１６１２のいずれかから入力された探索結果を選択して、選択した探索結果をレジスタ１６０７に入力する。

レジスタ１６０７は、記憶回路である。レジスタ１６０７は、探索結果を一時的に保持する。

暗号鍵出力回路１６０８は、探索結果を出力する回路である。暗号鍵出力回路１６０８は、レジスタ１６０７に保持された探索結果を取得する。そして、暗号鍵出力回路１６０８は、暗号化／復号回路１８に、鍵探索要求に対する応答として、探索結果を出力する。暗号鍵出力回路１６０８によって出力される探索結果は、アクセス可否情報と、暗号鍵とを含む。

ＲＬＢ Ｈｉｔ判定回路１６０９は、探索結果バッファヒット判定回路である。ＲＬＢ Ｈｉｔ判定回路１６０９は、鍵探索要求入力回路１６０１によって入力された鍵探索要求をレジスタ１６０２から取得する。ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求が、ＲＬＢ１６１２が保持している探索結果にヒットするか否かを判定する。ＲＬＢ１６１２は、鍵探索要求と、この鍵探索要求に対応する探索結果とを保持する。したがって、ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求が、ＲＬＢ１６１２に保持されている鍵探索要求に一致するか否かに基づいて、取得した鍵探索要求が、ＲＬＢ１６１２が保持している探索結果にヒットするか否かを判定する。例えば、ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求によって指定されるＬＢＡとＲＬＢ１６１２が保持している鍵探索要求によって指定されるＬＢＡとが同じ一括探索単位に含まれているか否かに基づいて、受信した鍵探索要求が、ＲＬＢ１６１２の保持内容にヒットするかどうかを判定し得る。ここでは、一括探索単位は、メモリシステム３をアクセスするためのＬＢＡ空間を連続する所定個数のＬＢＡを含む単位ごとに区切ることによって得られる複数の一括探索単位のうちの一つである。一括探索単位は、例えば、連続する８個のＬＢＡを含むクラスタである。

取得した鍵探索要求が、ＲＬＢ１６１２が保持している探索結果にヒットする場合、ＲＬＢ Ｈｉｔ判定回路１６０９は、ヒット通知をセレクタ１６０３に送信する。ヒット通知は、レジスタ１６０２から取得した鍵探索要求をレジスタ１６０４に入力しないように指示する制御信号としてセレクタ１６０３に送信される。取得した鍵探索要求が、ＲＬＢ１６１２が保持している探索結果にヒットしない場合（ミス）、ＲＬＢ Ｈｉｔ判定回路１６０９は、ミス通知をセレクタ１６０３に送信する。ミス通知は、レジスタ１６０２から取得した鍵探索要求をレジスタ１６０４に入力するように指示する制御信号としてセレクタ１６０３に送信される。

ＲＬＢ更新判定回路１６１０は、探索結果バッファ更新判定回路である。ＲＬＢ更新判定回路１６１０は、レジスタ１６０４から鍵探索要求を取得する。ＲＬＢ更新判定回路１６１０は、取得した鍵探索要求に基づいて、ＲＬＢ１６１２の保持内容を更新するか否かを判定する。例えば、ＲＬＢ更新判定回路１６１０は、取得した鍵探索要求によって指定されるＬＢＡが含まれる一括探索単位の内部に、レンジテーブル３１で管理されている複数のレンジのレンジ境界が含まれているか否かに基づいて、ＲＬＢ１６１２の保持内容を更新するかどうかを判定し得る。取得した鍵探索要求によって指定されるＬＢＡが含まれる一括探索単位（例えば、クラスタ）の内部に１つもレンジ境界が含まれていない場合、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２の保持内容を更新すると判定する。一方、取得した鍵探索要求によって指定されるＬＢＡが含まれる一括探索単位の内部にレンジ境界が含まれている場合、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２の保持内容を更新しないと判定する。ＲＬＢ１６１２の保持内容を更新すると判定した場合、ＲＬＢ更新判定回路１６１０は、通常判定回路１６０５から入力された探索結果を使用して、ＲＬＢ１６１２の保持内容を更新させるように指示する制御信号をセレクタ１６１１に送信する。ＲＬＢ１６１２の保持内容を更新しないと判定した場合、ＲＬＢ更新判定回路１６１０は、通常判定回路１６０５から入力された探索結果をＲＬＢ１６１２に更新させないように指示する制御信号をセレクタ１６１１に送信する。

セレクタ１６１１は、選択回路である。セレクタ１６１１は、通常判定回路１６０５から入力された探索結果を使用して、ＲＬＢ１６１２の保持内容を更新するか否かを、ＲＬＢ更新判定回路１６１０から送信された制御信号に基づいて選択する。

ＲＬＢ１６１２は、探索結果バッファである。ＲＬＢ１６１２は、鍵探索要求と、この鍵探索要求に対応する通常判定回路１６０５によって取得された探索結果を保持するバッファである。ＲＬＢ１６１２に保持されている鍵探索要求と探索結果はＲＬＢ Ｉｎｆｏと称される。具体的には、ＲＬＢ Ｉｎｆｏは、Ｖａｌｉｄフラグ、Ｒａｎｇｅ Ｃｈｅｃｋ要求情報、およびＲａｎｇｅ Ｃｈｅｃｋ結果情報を含む。Ｖａｌｉｄは、ＲＬＢ１６１２に格納された探索結果が有効であるか否かを示すフラグである。Ｒａｎｇｅ Ｃｈｅｃｋ要求情報は、鍵探索要求を示す情報である。Ｒａｎｇｅ Ｃｈｅｃｋ要求情報は、鍵探索要求に含まれるネームスペースを識別するための情報であるＮＳＩＤと、鍵探索要求に含まれる論理ブロックアドレスを示す情報であるＬＢＡと、鍵探索要求に関連付けられたコマンドがリードコマンドであるか、あるいはライトコマンドであるかを示すフラグであるＤＩＲを含む。Ｒａｎｇｅ Ｃｈｅｃｋ結果情報は、アクセス可否情報を示すフラグであるＰＲＯＴＥＣＴＩＯＮ＿ＥＲＲと、リードコマンドの読み出しデータとしてすべてゼロを返す条件が成立しているか否かを示すフラグであるＲＥＴＵＲＮ＿ＡＬＬＺＥＲＯとを含む。ＩＶ Ｋｅｙは、ＸＴＳ－ＡＥＳモードの暗号鍵のうちの１つである。Ｄａｔａ Ｋｅｙも、ＸＴＳ－ＡＥＳモードの暗号鍵のうちの１つである。

次に、ＲＬＢ Ｈｉｔ判定回路１６０９が、鍵探索要求がＲＬＢ１６１２の保持内容にヒットすると判定をした場合における、鍵探索回路１６の動作について説明する。図１０は、探索結果バッファヒットが起きた場合における鍵探索回路の動作を示す図である。まず、鍵探索回路１６の鍵探索要求入力回路１６０１が、暗号化／復号回路１８から鍵探索要求を受信したことに応じて、鍵探索要求入力回路１６０１は、動作を開始する。

（１）鍵探索要求入力回路１６０１は、受信された鍵探索要求をレジスタ１６０２に入力する。

（２）ＲＬＢ Ｈｉｔ判定回路１６０９は、レジスタ１６０２から鍵探索要求を取得する。そして、セレクタ１６０３も同様に、レジスタ１６０２から鍵探索要求を取得する。

（３）ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットするか否かを判定する。ここでは、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットする場合について、説明する。

（４）ＲＬＢ Ｈｉｔ判定回路１６０９は、Ｈｉｔ通知をセレクタ１６０３に送信する。ヒット通知を受信したセレクタ１６０３は、入力された鍵探索要求をレジスタ１６０４に入力しないように制御される。

（５）ヒット判定をしたＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ１６１２に保持されている探索結果をセレクタ１６０６に出力させる。

（６）ＲＬＢ１６１２から探索結果が入力されたセレクタ１６０６は、この探索結果を選択して、レジスタ１６０７に出力する。

（７）暗号鍵出力回路１６０８は、レジスタ１６０７から探索結果を取得し、取得した探索結果を暗号化／復号回路１８に出力する。

これによって、鍵探索回路１６は、通常判定回路１６０５による通常判定処理を実行することなく、鍵探索要求に対応する、アクセス可否情報と、暗号鍵とを含む探索結果を出力することができる。

次に、ＲＬＢ Ｈｉｔ判定回路１６０９が、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットしない（ミス）と判定し、且つ、ＲＬＢ更新判定回路１６１０がＲＬＢ１６１２の保持内容を更新すると判定をした場合における、鍵探索回路１６の動作について説明する。図１１は、探索結果バッファミスが起き、且つ、探索結果バッファの保持内容を更新すると判定した場合における鍵探索回路の動作を示す図である。まず、図１０と同様に、鍵探索回路１６の鍵探索要求入力回路１６０１が、暗号化／復号回路１８から鍵探索要求を受信したことに応じて、鍵探索要求入力回路１６０１は、動作を開始する。

（１）鍵探索要求入力回路１６０１は、受信された鍵探索要求をレジスタ１６０２に入力する。

（２）ＲＬＢ Ｈｉｔ判定回路１６０９は、レジスタ１６０２から鍵探索要求を取得する。そして、セレクタ１６０３も同様に、レジスタ１６０２から鍵探索要求を取得する。

（３）ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットするか否かを判定する。ここでは、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットしない場合（ミス）について、説明する。

（４）ＲＬＢ Ｈｉｔ判定回路１６０９は、ミス通知をセレクタ１６０３に送信する。ミス通知を受信したセレクタ１６０３は、入力された鍵探索要求をレジスタ１６０４に入力するように制御される。

（５）セレクタ１６０３は、ＲＬＢ Ｈｉｔ判定回路１６０９から送信されたミス通知に基づいて、レジスタ１６０２から取得した鍵探索要求をレジスタ１６０４に入力する。

（６）通常判定回路１６０５と、ＲＬＢ更新判定回路１６１０とは、レジスタ１６０４から鍵探索要求を取得する。

（７）通常判定回路１６０５は、通常判定処理を実行し、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２の保持内容を更新するか否かを判定する。通常判定回路１６０５は、通常判定処理によって取得した探索結果をセレクタ１０６と、セレクタ１６１１とに入力する。そして、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２を更新するか否かを示す通知をセレクタ１６１１に送信する。ここでは、ＲＬＢ更新判定回路１６１０が更新判定を通知する場合について説明する。

（８）セレクタ１６１１は、ＲＬＢ更新判定回路１６１０から送信された更新判定に基づいて、通常判定回路１６０５から入力された探索結果を使用してＲＬＢ１６１２を更新する。これにより、ＲＬＢ１６１２の保持内容は、更新される。

（９）通常判定回路１６０５から探索結果が入力されたセレクタ１６０６は、この探索結果を選択して、レジスタ１６０７に出力する。

（１０）暗号鍵出力回路１６０８は、レジスタ１６０７から探索結果を取得し、取得した探索結果を暗号化／復号回路１８に出力する。

これによって、鍵探索回路１６は、通常判定回路１６０５による通常判定処理を実行することで取得した探索結果を新たにＲＬＢ１６１２に格納することができる。そのため、次いで同じクラスタを指定する鍵探索要求を受信した場合には、図１０で説明した、ＲＬＢ Ｈｉｔ判定回路１６０９がヒット判定をした場合の動作が実行されるため、通常判定回路１６０５による通常判定処理を実行せずに、アクセス可否情報と、暗号鍵とを含む探索結果を出力することができることになる。

次に、ＲＬＢ Ｈｉｔ判定回路１６０９が、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットしない（ミス）と判定をし、ＲＬＢ更新判定回路１６１０がＲＬＢ１６１２の保持内容を更新しないと判定した場合における、鍵探索回路１６の動作について説明する。図１２は、探索結果バッファミスが起き、且つ、探索結果バッファの保持内容を更新しないと判定した場合における鍵探索回路の動作を示す図である。まず、図１０と同様に、鍵探索回路１６の鍵探索要求入力回路１６０１が、暗号化／復号回路１８から鍵探索要求を受信したことに応じて、鍵探索要求入力回路１６０１は、動作を開始する。

（１）鍵探索要求入力回路１６０１は、受信された鍵探索要求をレジスタ１６０２に入力する。

（２）ＲＬＢ Ｈｉｔ判定回路１６０９は、レジスタ１６０２から鍵探索要求を取得する。そして、セレクタ１６０３も同様に、レジスタ１６０２から鍵探索要求を取得する。

（３）ＲＬＢ Ｈｉｔ判定回路１６０９は、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットするか否かを判定する。ここでは、取得した鍵探索要求がＲＬＢ１６１２に保持されている探索結果にヒットしない場合（ミス）について、説明する。

（４）ＲＬＢ Ｈｉｔ判定回路１６０９は、ミス通知をセレクタ１６０３に送信する。ミス通知を受信したセレクタ１６０３は、入力された鍵探索要求をレジスタ１６０４に格納するように制御される。

（５）セレクタ１６０３は、ＲＬＢ Ｈｉｔ判定回路１６０９から送信されたミス通知に基づいて、レジスタ１６０２から取得した鍵探索要求をレジスタ１６０４に格納する。

（６）通常判定回路１６０５と、ＲＬＢ更新判定回路１６１０とは、レジスタ１６０４から鍵探索要求を取得する。

（７）通常判定回路１６０５は、通常判定処理を実行し、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２の保持内容を更新するか否かを判定する。通常判定回路１６０５は、通常判定処理によって取得した探索結果をセレクタ１０６と、セレクタ１６１１とに入力する。そして、ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２を更新するか否かを示す通知をセレクタ１６１１に送信する。ここでは、ＲＬＢ更新判定回路１６１０が、ＲＬＢ１６１２の保持内容を更新しないと判定した場合について説明する。セレクタ１６１１は、ＲＬＢ更新判定回路１６１０から送信された更新しないとの判定に基づいて、通常判定回路１６０５から入力された探索結果をＲＬＢ１６１２に格納しない。これにより、ＲＬＢ１６１２の保持内容は、更新されない。

（８）通常判定回路１６０５から探索結果が入力されたセレクタ１６０６は、この探索結果を選択して、レジスタ１６０７に出力する。

（９）暗号鍵出力回路１６０８は、レジスタ１６０７から探索結果を取得し、取得した探索結果を暗号化／復号回路１８に出力する。

これによって、鍵探索回路１６は、ＲＬＢ更新判定回路において、更新しないとの判定がなされた場合には、通常判定回路１６０５による通常判定処理を実行することで取得した探索結果を新たにＲＬＢ１６１２に格納しない。 次に、ＲＬＢ Ｈｉｔ判定回路１６０９によって実行されるＲＬＢヒット判定処理について説明する。図１３は、実施形態に係るメモリシステム３において実行される探索結果バッファヒット判定処理の手順を示すフローチャートである。まず、ＲＬＢ Ｈｉｔ判定回路１６０９は、鍵探索要求を取得したことに応じて、ＲＬＢヒット判定処理を開始する。

まず、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ１６１２に保持されている情報が有効であるか否かを判定する（ステップＳ１１）。ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ Ｉｎｆｏを参照し、Ｖａｌｉｄフラグが有効を示しているか否かを判定する。

ＲＬＢ１６１２に保持されている情報が有効でない場合（ステップＳ１１でＮｏ）、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ Ｈｉｔ判定結果としてミスを出力する（ステップＳ１５）。これによって、通常判定回路１６０５に鍵探索要求が送信される。

一方、ＲＬＢ１６１２に保持されている情報が有効である場合（ステップＳ１１でＹｅｓ）、ＲＬＢ Ｈｉｔ判定回路１６０９は、以下の（１）、（２）、（３）の判定を実行する（ステップＳ１２）。

（１）鍵探索要求が指定するＮＳＩＤが、ＲＬＢ１６１２に格納されているＮＳＩＤに一致する。

（２）鍵探索要求が指定するＬＢＡとＬＢＡマスクとの論理積が、ＲＬＢ１６１２に格納されているＬＢＡとＬＢＡマスクとの論理積に一致する。

（３）鍵探索要求が指定するＤＩＲが、ＲＬＢ１６１２に格納されているＤＩＲに一致する。

ここで、ＬＢＡマスクは、ＬＢＡとＬＢＡマスクとの論理積がこのＬＢＡの下位ビットを無視した値になるように定義された値である。鍵探索要求が指定するＬＢＡとＬＢＡマスクとの論理積と、ＲＬＢ１６１２に格納されているＬＢＡとＬＢＡマスクとの論理積とを比較することによって、ＬＢＡマスクによって定められた下位の所定数のビットの値を無視して比較することができる。例えば、ＬＢＡマスクが１６進数表記で“ｆｆｆｆ＿ｆｆｆｆ＿ｆｆｆ８”の場合、４８ビットのＬＢＡの下位３ビットを無視し、鍵探索要求が指定する４８ビットのＬＢＡの上位４５ビットのみを、ＲＬＢ１６１２に格納されている４８ビットのＬＢＡの上位４５ビットのみと比較することができる。このように、ＬＢＡマスクが下位３ビットをマスクするような値に定義されていた場合、鍵探索要求によって指定されるＬＢＡが含まれるクラスタが、ＲＬＢ１６１２に格納されているＬＢＡが含まれるクラスタに一致するか否かを判定することができる。

そして、ＲＬＢ Ｈｉｔ判定回路１６０９は、ステップＳ１２の（１）、（２）、および（３）の判定が全てＹｅｓであるか否かを判定する（ステップＳ１３）。

ステップＳ１２の判定のいずれかがＮｏである場合（ステップＳ１３でＮｏ）、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ Ｈｉｔ判定結果としてミスを出力する（ステップＳ１５）。これによって、通常判定回路１６０５に鍵探索要求が送信される。

ステップＳ１３の判定が全てＹｅｓである場合（ステップＳ１３でＹｅｓ）、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ Ｈｉｔ判定結果としてヒットを出力する（ステップＳ１４）。これによって、通常判定回路１６０５に鍵探索要求が送信されず、暗号鍵出力回路１６０８に、ＲＬＢ１６１２に保持されている探索結果が送信される。

次に、ＲＬＢ更新判定回路１６１０によって実行されるＲＬＢ更新判定処理について説明する。図１４は、実施形態に係るメモリシステム３において実行される探索結果バッファ更新判定処理の手順を示すフローチャートである。まず、ＲＬＢ更新判定回路１６１０は、鍵探索要求を取得したことに応じて、ＲＬＢ更新判定処理を開始する。

なお、図１４のＲＬＢ更新判定処理で使用されるＬＢＡマスクは、図１３のＲＬＢヒット判定処理で使用されるＬＢＡマスクと同じマスクパターンであればよい。例えば、図１３のＲＬＢヒット判定処理でＬＢＡマスク（＝“ｈｆｆｆｆ＿ｆｆｆｆ＿ｆｆｆ８）が使用されるケースにおいては、図１４のＲＬＢ更新判定処理においても、ＬＢＡマスク（＝“ｈｆｆｆｆ＿ｆｆｆｆ＿ｆｆｆ８）が使用される。

ＲＬＢ更新判定処理では、鍵探索要求によって指定されたＬＢＡを含む一括探索範囲の内部に、レンジテーブル３１で設定された複数のレンジのレンジ境界が含まれているか否かが判定される。鍵探索要求によって指定されたＬＢＡを含む一括探索範囲の内部に、レンジテーブル３１で設定された複数のレンジのレンジ境界が１つも含まれていないことが確認できれば、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定結果として「更新する」、それ以外の場合には、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定結果として「更新しない」を出力する。具体的な手順は以下の通りである。

まず、ＲＬＢ更新判定回路１６１０は、レンジテーブル３１を参照するためのインデックスとして使用される変数（ｉ）の値を初期化する（ステップＳ２１）。ＲＬＢ更新判定回路１６１０は、インデックスの値に対応するレンジテーブル３１のエントリを参照する。

ＲＬＢ更新判定回路１６１０は、以下の（１）、（２）、および（３）の判定を実行する（ステップＳ２２）。

（１）ＲＬＢ更新判定回路１６１０は、レンジテーブル３１のｉ番目のエントリの情報が有効か否かを判定する。

（２）ＲＬＢ更新判定回路１６１０は、レンジテーブル３１のｉ番目のエントリのＩｓＧｌｏｂａｌフラグが０（Ｎｏｎ Ｇｌｏｂａｌ Ｒａｎｇｅエントリであることを示す）か否かを判定する。

（３）ＲＬＢ更新判定回路１６１０は、レンジテーブル３１のｉ番目のエントリのＮＳＩＤと、鍵探索要求が指定するＮＳＩＤとが一致するか否かを判定する。

ＲＬＢ更新判定回路１６１０は、ステップＳ２２で実行された判定が全てＹｅｓであるか否かを判定する（ステップＳ２３）。

ステップＳ２２の判定が全てＹｅｓである場合（ステップＳ２３でＹｅｓ）、ＲＬＢ更新判定回路１６１０は、以下の（１）、および（２）の判定を実行する（ステップＳ２４）。

（１）ＲＬＢ更新判定回路１６１０は、レンジテーブル３１のｉ番目のエントリの終端ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属し、且つエントリが示す終端ＬＢＡとクラスタの終端ＬＢＡとが一致しない、という条件が満たされているか否かを判定する。この場合、ＲＬＢ更新判定回路１６１０は、まず、レンジテーブル３１のｉ番目のエントリの終端ＬＢＡとＬＢＡマスクとの論理積と、鍵探索要求が指定するＬＢＡとＬＢＡマスクとの論理積とを、比較する。これにより、レンジテーブル３１のｉ番目のエントリの終端ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属するか否かを判定できる。レンジテーブル３１のｉ番目のエントリの終端ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属する場合、ＲＬＢ更新判定回路１６１０は、ｉ番目のエントリが示す終端ＬＢＡとクラスタの終端ＬＢＡとを比較し、ｉ番目のエントリが示す終端ＬＢＡとクラスタの終端ＬＢＡとが一致しない、という条件が満たされているか否かを判定する。

（２）ＲＬＢ更新判定回路１６１０は、レンジテーブル３１のｉ番目のエントリの開始ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属し、且つエントリが示す開始ＬＢＡとクラスタの開始ＬＢＡとが一致しない、という条件が満たされているか否かを判定する。この場合、ＲＬＢ更新判定回路１６１０は、まず、レンジテーブル３１のｉ番目のエントリの開始ＬＢＡとＬＢＡマスクとの論理積と、鍵探索要求が指定するＬＢＡとＬＢＡマスクとの論理積とを、比較する。これにより、レンジテーブル３１のｉ番目のエントリの開始ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属するか否かを判定できる。レンジテーブル３１のｉ番目のエントリの開始ＬＢＡと、鍵探索要求が指定するＬＢＡとが同一クラスタに属する場合、ＲＬＢ更新判定回路１６１０は、ｉ番目のエントリが示す開始ＬＢＡとクラスタの開始ＬＢＡとを比較し、ｉ番目のエントリが示す開始ＬＢＡとクラスタの開始ＬＢＡとが一致しない、という条件が満たされているか否かを判定する。

ＲＬＢ更新判定回路１６１０は、ステップＳ２４の判定の少なくとも一方が満たされているか否かを判定する（ステップＳ２５）。

ステップＳ２４の判定の少なくとも一方が満たされている場合（ステップＳ２５でＹｅｓ）、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定として、更新しないことを出力する（ステップＳ２６）。

そして、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定処理を終了する（終了）。

ステップＳ２２の判定のいずれかがＮｏである（ステップＳ２３でＮｏ）、あるいはステップＳ２４の判定のいずれも満たされていない（ステップＳ２５でＮｏ）場合、ＲＬＢ更新判定回路１６１０は、変数（ｉ）の値と、レンジテーブル３１のエントリの数から１を引いた数とが等しいか否かを判定する（ステップＳ２７）。つまり、変数（ｉ）によって示されるエントリが、レンジテーブル３１の最後のエントリに対応していたか否かを判定する。

変数（ｉ）の値と、レンジテーブル３１のエントリの数から１を引いた数とが等しい場合（ステップＳ２７でＹｅｓ）、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定として、更新することを出力する（ステップＳ２８）。

そして、ＲＬＢ更新判定回路１６１０は、ＲＬＢ更新判定処理を終了する（終了）。

変数（ｉ）の値と、レンジテーブル３１のエントリの数から１を引いた数とが異なる場合（ステップＳ２７でＮｏ）、ＲＬＢ更新判定回路１６１０は、インデックス（ｉ）の値を１だけインクリメントする（ステップＳ２９）。

その後、ＲＬＢ更新判定回路１６１０は、ステップＳ２２以降の処理を再度実行する。これにより、鍵探索要求によって指定されたＬＢＡを含む一括探索範囲の内部に、レンジテーブル３１で設定された複数のレンジのレンジ境界が含まれているか否かを判定することができる。

このようなＲＬＢ更新判定回路１６１０の動作により、一括探索単位（例えば８個のＬＢＡを含むクラスタ）にわたって鍵探索結果が同一となるかどうかを検出し、同一である場合にのみＲＬＢ１６１２の更新が行われるように制御される。ＲＬＢ更新判定回路１６１０も、鍵探索要求によって指定されたＬＢＡとＲＬＢ１６１２に保持されているＬＢＡとが同じ一括探索単位に含まれているか否かに基づいて、受信した鍵探索要求が、ＲＬＢ１６１２の保持内容にヒットするかどうかを判定する。

一括探索単位にわたって鍵探索結果が同一となるかどうかを検出しなかった場合には、ＲＬＢ１６１２のヒットと扱うことができるのは、受信した鍵探索要求によって指定されるＬＢＡとＲＬＢ１６１２に保持されているＬＢＡとが完全に一致している場合のみに限られるが、一括探索単位にわたって鍵探索結果が同一となるかどうかを検出することにより、ＲＬＢ１６１２のヒット率を高めることができる。

次に、メモリシステム３がライトコマンドを受信した場合における、鍵探索処理について説明する。図１５は、ホストからのアクセス要求によって指定されるアクセス範囲に含まれるＬＢＡ毎に実行される鍵探索動作の具体例を示す図である。

図１５では、ネームスペースＮＳ３にレンジ１と、レンジ２とが設定されている。レンジ１の開始ＬＢＡは、ＬＢＡ０であり、レンジ１の終端ＬＢＡは、ＬＢＡ９９である。また、レンジ２の開始ＬＢＡは、ＬＢＡ１００であり、レンジ２の終端ＬＢＡは、ＬＢＡ１９９である。

また、ネームスペースＮＳ３のＬＢＡ空間は、それぞれが連続する８個のＬＢＡを含む複数のクラスタを含む。ここでは、クラスタ１０は、ＬＢＡ８８、ＬＢＡ８９、…、ＬＢＡ９５を含み、クラスタ１１は、ＬＢＡ９６、ＬＢＡ９７、…、ＬＢＡ１０３を含み、クラスタ１２は、ＬＢＡ１０４、ＬＢＡ１０５、…、ＬＢＡ１１１を含む。

ここで、メモリシステム３がライトコマンドを受信した場合を想定する。このライトコマンドは、ＮＳＩＤとしてＮＳ３、開始ＬＢＡとしてＬＢＡ９０、ＬＢＡの数（ＮＬＢＡ）として２０を指定する。

この時、鍵探索回路１６は、ライトコマンドによって指定された各ＬＢＡに対して、鍵探索処理を実行する。ここでは、鍵探索回路１６が、開始ＬＢＡ９０から順番に鍵探索処理を実行する場合について説明する。このとき、鍵探索回路１６のＲＬＢ１６１２は、探索結果を保持していない場合を想定する。

まず、鍵探索回路１６は、ＬＢＡ９０を指定する鍵探索要求に対する鍵探索処理を実行する。ここでは、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ１６１２が探索結果を保持していないため、ミスであると判定する。そして、ＲＬＢ更新判定回路１６１０は、更新判定処理を実行する。ＬＢＡ９０が含まれるクラスタ１０はレンジ１のみに属しており、クラスタ１０はレンジ１の開始ＬＢＡ、終端ＬＢＡ、およびレンジ２の開始ＬＢＡ、終端ＬＢＡを含んでいない。ＲＬＢ更新判定回路１６１０は、ＲＬＢ１６１２を更新すると判定する。これにより、ＲＬＢ１６１２は、ＬＢＡ９０を指定する鍵探索要求と、ＬＢＡ９０に対応する探索結果を保持する。クラスタ１０はレンジ境界を含んでいないため、ＬＢＡ９０に対応する探索結果は、クラスタ１０に含まれる８個のＬＢＡ全てに共通の探索結果となる。

次に、鍵探索回路１６は、ＬＢＡ９１を指定する鍵探索要求に対する鍵探索処理を実行する。ＲＬＢ Ｈｉｔ判定回路１６０９は、ＬＢＡ９０に対応する探索結果を保持しているため、ＬＢＡ９０と同じクラスタに含まれているＬＢＡ９１を指定する鍵探索要求に対してヒットを判定する。そのため、鍵探索回路１６は、ＲＬＢ１６１２に格納されている探索結果を使用して、ＬＢＡ９１を指定する鍵探索要求に対する応答をする。

鍵探索回路１６は、ＬＢＡ９２、９３、９４、および９５を指定する鍵探索要求に関して、ＬＢＡ９１を指定する鍵探索要求と同様の処理を実行する。

次に、鍵探索回路１６は、ＬＢＡ９６を指定する鍵探索要求に対する鍵探索処理を実行する。ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ１６１２がＬＢＡ９０に対応する探索結果を保持しているため、異なるクラスタに含まれているＬＢＡ９６を指定する鍵探索要求に対してミスを判定する。そして、ＲＬＢ更新判定回路１６１０は、更新判定処理を実行する。ＬＢＡ９６を含むクラスタ１１が、レンジ１およびレンジ２の開始ＬＢＡ、終端ＬＢＡを含むため、ＲＬＢ更新判定回路１６１０は、更新をしない判定を出力する。そのため、鍵探索回路１６は、ＲＬＢ１６１２に格納されている探索結果を更新せずに、通常判定回路１６０５によって取得された探索結果を使用して、ＬＢＡ９６を指定する鍵探索要求に対する応答をする。

鍵探索回路１６は、ＬＢＡ９７、９８、…、および１０３を指定する鍵探索要求に関して、ＬＢＡ９６を指定する鍵探索要求と同様の処理を実行する。

次に、鍵探索回路１６は、ＬＢＡ１０４を指定する鍵探索要求に対する鍵探索処理を実行する。ここでは、ＲＬＢ Ｈｉｔ判定回路１６０９は、ＲＬＢ１６１２がＬＢＡ９０に対応する探索結果を保持しているため、ミスを判定する。そして、ＲＬＢ更新判定回路１６１０は、更新判定処理を実行する。ＬＢＡ１０４が含まれるクラスタ１２が、レンジ１およびレンジ２の開始ＬＢＡ、終端ＬＢＡを含んでいないため、ＲＬＢ更新判定回路１６１０は、更新をする判定を出力する。これにより、ＲＬＢ１６１２は、ＬＢＡ１０４に対応する探索結果を保持する。

次に、鍵探索回路１６は、ＬＢＡ１０５を指定する鍵探索要求に対する鍵探索処理を実行する。ＲＬＢ Ｈｉｔ判定回路１６０９は、ＬＢＡ１０４に対応する探索結果を保持しているため、同じクラスタに含まれているＬＢＡ１０５を指定する鍵探索要求に対してヒットを判定する。そのため、鍵探索回路１６は、ＲＬＢ１６１２に格納されている探索結果を使用して、ＬＢＡ１０５を指定する鍵探索要求に対する応答をする。

鍵探索回路１６は、ＬＢＡ１０６、１０７、１０８、および１０９を指定する鍵探索要求に関して、ＬＢＡ１０５を指定する鍵探索要求と同様の処理を実行する。

以上説明したように、実施形態によれば、鍵探索回路１６は、受信した鍵探索要求によって指定されたＬＢＡに基づいて、レンジテーブル３１を参照し、取得したアクセス可否情報と、暗号鍵とをＲＬＢ１６１２に格納することができる。受信した鍵探索要求が、ＲＬＢ１６１２の保持内容にヒットした場合、鍵探索回路１６は、ＲＬＢ１６１２に保持されている、アクセス可否情報と暗号鍵とを含む探索結果を出力することができる。

これにより、鍵探索回路１６は、通常判定回路１６０５による通常判定処理をスキップして、アクセス可否情報と暗号鍵とを含む探索結果を出力することができる。そのため、アクセス可否情報および暗号鍵の探索に必要とする時間を短縮することができる。

また、実施形態によれば、ＲＬＢ更新判定回路１６１０は、受信した鍵探索要求によって指定されるＬＢＡが含まれる一括探索単位の内部に、複数のレンジのレンジ境界が含まれているか否かに基づいて、ＲＬＢ１６１２の保持内容を更新するかどうかを判定する。また、ＲＬＢ Ｈｉｔ判定回路１６０９は、受信した鍵探索要求によって指定されるＬＢＡとＲＬＢ１６１２に保持されているＬＢＡとが同じ一括探索単位に含まれているか否かに基づいて、受信した鍵探索要求が、ＲＬＢ１６１２の保持内容にヒットするかどうかを判定する。これにより、受信した鍵探索要求によって指定されるＬＢＡがＲＬＢ１６１２に保持されているＬＢＡに一致する場合のみならず、例えば、受信した鍵探索要求によって指定されるＬＢＡを含むクラスタが、ＲＬＢ１６１２に保持されているＬＢＡを含むクラスタに一致する場合も、ＲＬＢ１６１２の保持内容を探索結果として利用することが可能となる。よって、ＲＬＢ１６１２のヒット率を高めることが可能となる。

なお、本実施形態では、ＲＬＢ更新判定回路１６１０は、レンジテーブル３１の全エントリを、通常判定回路１６０５による通常判定処理とは独立して、順次探索しているが、ＲＬＢ更新判定回路１６１０が動作する条件は、通常判定回路１６０５が動作する条件と同一であり、かつ、通常判定回路１６０５もレンジテーブル３１の全エントリの探索が必要であるため、両者を同一の設計モジュール内に配置する構成として、通常判定処理とＲＬＢ更新判定処理とを同時に行ってもよい。また、通常判定回路１６０５による通常判定処理において、鍵探索要求に対応するレンジ情報が見つからず、対応する暗号鍵が存在しないようなエラーを検出した場合には、ＲＬＢ１６１２を更新しないように制御してもよい。さらには、本実施形態では、ＲＬＢ１６１２に含まれるエントリの数が１である場合を例示したが、ＲＬＢ１６１２が複数のエントリを含むように構成し、ＲＬＢ１６１２をフルアソシアティブまたはセットアソシアティブの構成としてもよい。

実施形態は例示であり、発明の範囲はそれらに限定されない。

１…情報処理システム、２…ホスト、３…メモリシステム、４…コントローラ、５…記憶装置、１１…ホストインタフェース回路、１２…ＣＰＵ、１３…ＮＡＮＤインタフェース回路、１６…鍵探索回路１６、１８…暗号化／復号回路１８、１６０１…鍵探索要求入力回路１６０１、１６０２、１６０４…レジスタ、１６０３、１６０６、１６１１…セレクタ、１６０５…通常判定回路、１６０８…暗号鍵出力回路、１６０９…ＲＬＢ Ｈｉｔ判定回路、１６１０…ＲＬＢ更新判定回路。

Claims (13)

1. ホストに接続可能なメモリシステムであって、
   記憶装置と、暗号化／復号回路と、鍵探索回路とを具備し、
   前記暗号化／復号回路は、
   前記ホストから受信された平文データを前記鍵探索回路によって取得された暗号鍵を使用して暗号化することによって前記記憶装置に書き込まれるべき暗号文データを生成し、前記記憶装置から読み出された前記暗号文データを前記鍵探索回路によって取得された前記暗号鍵を使用して復号することによって前記平文データを生成するように構成され、
   前記鍵探索回路は、
   前記ホストから受信されたアクセス要求によって指定された論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを指定する鍵探索要求を前記暗号化／復号回路から受信したことに応じ、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と、前記暗号化／復号回路が使用すべき暗号鍵とを前記暗号化／復号回路に出力するように構成され、
   前記鍵探索回路は、
   前記メモリシステムの論理ブロックアドレス空間に設定された複数のレンジの各々について、前記レンジに含まれる連続する論理ブロックアドレスの範囲を示す情報と、前記レンジに対するアクセスの許可または禁止を示すアクセス可否情報と、前記レンジに対応するデータに適用すべき暗号鍵と、を保持するレンジテーブルと、
   鍵探索要求に基づいて前記レンジテーブルを参照することによって得られる、アクセス可否情報と暗号鍵とを含む探索結果を、前記鍵探索要求と共に保持する探索結果バッファと、を管理し、
   前記鍵探索回路は、さらに、
   前記受信した鍵探索要求が、前記探索結果バッファの保持内容にヒットするかどうかを判定するヒット判定回路と、
   前記探索結果バッファの保持内容を更新するかどうかを判定する更新判定回路と、を含み、
   前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしたと判定した場合、前記探索結果バッファに保持された前記探索結果を前記暗号化／復号回路に出力し、
   前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしなかったと判定した場合、前記受信した鍵探索要求に基づいて前記レンジテーブルを参照することによって、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と前記論理ブロックアドレスに対応するデータに適用すべき暗号鍵とを含む探索結果を前記レンジテーブルから取得し、前記取得した探索結果を前記暗号化／復号回路に出力し、
   前記更新判定回路が前記探索結果バッファの保持内容を更新すると判定した場合、前記受信した鍵探索要求と、前記レンジテーブルから取得した前記探索結果とで、前記探索結果バッファの保持内容を更新する
   ように構成されている
   メモリシステム。
2. 前記更新判定回路は、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスが含まれる一括探索単位の内部に、前記複数のレンジのレンジ境界が含まれているか否かに基づいて、前記探索結果バッファの保持内容を更新するかどうかを判定するように構成され、前記一括探索単位は、前記メモリシステムをアクセスするための論理ブロックアドレス空間を連続する所定個数の論理ブロックアドレスを含む単位ごとに区切ることによって得られる複数の一括探索単位のうちの一つであり、
   前記ヒット判定回路は、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスと前記探索結果バッファに保持されている鍵探索要求によって指定される論理ブロックアドレスとが同じ一括探索単位に含まれているか否かに基づいて、前記受信した鍵探索要求が、前記探索結果バッファの保持内容にヒットするかどうかを判定するように構成されている
   請求項１に記載のメモリシステム。
3. 前記ヒット判定回路は、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスと前記探索結果バッファに保持されている鍵探索要求によって指定される論理ブロックアドレスとが同じ一括探索単位に含まれている場合、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしたと判定し、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスと前記探索結果バッファに保持されている鍵探索要求によって指定される論理ブロックアドレスとが同じ一括探索単位に含まれていない場合、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしなかったと判定するように構成されている
   請求項２に記載のメモリシステム。
4. 前記複数の一括探索単位の各々は、連続する８個の論理ブロックアドレスを含むクラスタである
   請求項２に記載のメモリシステム。
5. 前記鍵探索回路は、
   前記ホストから受信された前記アクセス要求によって指定されたアクセス範囲に含まれる論理ブロックアドレスの数と同数の複数の鍵探索要求であって、前記アクセス範囲に含まれる一つの論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを各々が指定する複数の鍵探索要求を前記暗号化／復号回路から受信し、
   一つの鍵探索要求が前記暗号化／復号回路から受信される度に、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と、前記暗号化／復号回路が使用すべき暗号鍵とを前記暗号化／復号回路に出力するように構成されている
   請求項１に記載のメモリシステム。
6. 前記ホストからの前記アクセス要求は、アクセスされるべきネームスペースの識別子と、アクセス範囲に含まれる最初のセクタを示す開始論理ブロックアドレスと、前記アクセス範囲に含まれる論理ブロックアドレスの数とを指定し、
   前記複数の鍵探索要求の各々は、前記ネームスペースの識別子と、前記アクセス範囲に含まれる一つの論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを含む
   請求項５に記載のメモリシステム。
7. 前記記憶装置は不揮発性半導体メモリである
   請求項１に記載のメモリシステム。
8. 前記記憶装置は磁気ディスク媒体である
   請求項１に記載のメモリシステム。
9. ホストに接続可能なメモリシステムであって、
   記憶装置と、暗号化／復号回路と、鍵探索回路とを具備し、
   前記暗号化／復号回路は、
   前記ホストから受信された平文データを前記鍵探索回路によって取得された暗号鍵を使用して暗号化することによって前記記憶装置に書き込まれるべき暗号文データを生成し、前記記憶装置から読み出された前記暗号文データを前記鍵探索回路によって取得された前記暗号鍵を使用して復号することによって前記平文データを生成するように構成され、
   前記鍵探索回路は、
   前記ホストから受信されたアクセス要求によって指定されたアクセス範囲に含まれる論理ブロックアドレスの数と同数の複数の鍵探索要求であって、前記アクセス範囲に含まれる一つの論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを各々が指定する複数の鍵探索要求を前記暗号化／復号回路から受信し、
   前記複数の鍵探索要求の一つの鍵探索要求を受信する毎に、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と、前記論理ブロックアドレスに対応するデータに適用すべき暗号鍵とを前記暗号化／復号回路に出力するように構成され、
   前記鍵探索回路は、
   前記メモリシステムの論理ブロックアドレス空間に設定された複数のレンジの各々について、前記レンジに含まれる連続する論理ブロックアドレスの範囲を示す情報と、前記レンジに対するアクセスの許可または禁止を示すアクセス可否情報と、前記レンジに対応するデータに適用すべき暗号鍵と、を保持するレンジテーブルと、
   鍵探索要求に基づいて前記レンジテーブルを参照することによって得られる、アクセス可否情報と暗号鍵とを含む探索結果を、前記鍵探索要求と共に保持する探索結果バッファと、を管理し、
   前記鍵探索回路は、さらに、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスと前記探索結果バッファに保持されている鍵探索要求によって指定される論理ブロックアドレスとが同じ一括探索単位に含まれているか否かに基づいて、前記受信した鍵探索要求が、前記探索結果バッファの保持内容にヒットするかどうかを判定するヒット判定回路と、
   前記受信した鍵探索要求によって指定される前記論理ブロックアドレスが含まれる一括探索単位の内部に、前記複数のレンジのレンジ境界が含まれているか否かに基づいて、前記探索結果バッファの保持内容を更新するかどうかを判定する更新判定回路と、を含み、前記一括探索単位は、前記メモリシステムをアクセスするための論理ブロックアドレス空間を連続する所定個数の論理ブロックアドレスを含む単位ごとに区切ることによって得られる複数の一括探索単位のうちの一つであり、
   前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしたと判定した場合、前記探索結果バッファに保持された前記探索結果を前記暗号化／復号回路に出力し、
   前記ヒット判定回路が、前記受信した鍵探索要求が前記探索結果バッファの保持内容にヒットしなかったと判定した場合、前記受信した鍵探索要求に基づいて前記レンジテーブルを参照することによって、前記受信した鍵探索要求によって指定された前記論理ブロックアドレスに対するアクセスの許可または禁止を示すアクセス可否情報と前記論理ブロックアドレスに対応するデータに適用すべき暗号鍵とを含む探索結果を前記レンジテーブルから取得し、前記取得した探索結果を前記暗号化／復号回路に出力し、
   前記更新判定回路が前記探索結果バッファの保持内容を更新すると判定した場合、前記受信した鍵探索要求と、前記レンジテーブルから取得した前記探索結果とで、前記探索結果バッファの保持内容を更新する
   ように構成されている
   メモリシステム。
10. 前記複数の一括探索単位の各々は、連続する８個の論理ブロックアドレスを含むクラスタである
    請求項９に記載のメモリシステム。
11. 前記ホストからの前記アクセス要求は、アクセスされるべきネームスペースの識別子と、アクセス範囲に含まれる最初のセクタを示す開始論理ブロックアドレスと、前記アクセス範囲に含まれる論理ブロックアドレスの数とを指定し、
    前記複数の鍵探索要求の各々は、前記ネームスペースの識別子と、前記アクセス範囲に含まれる一つの論理ブロックアドレスと、前記アクセス要求がリードまたはライトのいずれであるかを示すアクセス種別とを含む
    請求項９に記載のメモリシステム。
12. 前記記憶装置は不揮発性半導体メモリである
    請求項９に記載のメモリシステム。
13. 前記記憶装置は磁気ディスク媒体である
    請求項９に記載のメモリシステム。

Images