JP2023030299A - プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム - Google Patents

プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム Download PDF

Info

Publication number
JP2023030299A
JP2023030299A JP2021135353A JP2021135353A JP2023030299A JP 2023030299 A JP2023030299 A JP 2023030299A JP 2021135353 A JP2021135353 A JP 2021135353A JP 2021135353 A JP2021135353 A JP 2021135353A JP 2023030299 A JP2023030299 A JP 2023030299A
Authority
JP
Japan
Prior art keywords
processor
virtual machine
operating
clock
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021135353A
Other languages
English (en)
Inventor
亨 石原
Toru Ishihara
工 小森
Takumi Komori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai National Higher Education and Research System NUC
Original Assignee
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai National Higher Education and Research System NUC filed Critical Tokai National Higher Education and Research System NUC
Priority to JP2021135353A priority Critical patent/JP2023030299A/ja
Publication of JP2023030299A publication Critical patent/JP2023030299A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)

Abstract

Figure 2023030299000001
【課題】ＲＴＯＳのリアルタイム性を確保しつつプロセッサの消費エネルギーを低減する。
【解決手段】プロセッサシステムは、プロセッサと、複数の電源供給部と、複数のクロック供給部と、電源用スイッチ部と、クロック用スイッチ部と、仮想マシン管理部とを備える。プロセッサは、ＧＰＯＳを実行する第１仮想マシンとＲＴＯＳを実行する第２仮想マシンとの間を切り替わる。複数のクロック供給部は、第１仮想マシン動作用の第１電源供給部と、第２仮想マシン動作用の第２電源供給部とを含む。複数のクロック供給部は、第１仮想マシン動作用の第１クロック供給部と、第２仮想マシン動作用の第２クロック供給部とを含む。電源用スイッチ部は、１つの電源供給部を選択し、クロック用スイッチ部は、１つのクロック供給部を選択する。仮想マシン管理部は、プロセッサの動作状態に応じて各電源供給部の電圧と各クロック供給部のクロック周波数とを個別に制御する。
【選択図】図１

Description

本明細書に開示される技術は、プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラムに関する。
例えば、自動車のブレーキシステムや心臓ペースメーカ等の組み込みシステムには、高いリアルタイム性（例えば、応答時間が数百マイクロ秒以内であること）が求められる。そのため、そのような組み込みシステム用のオペレーティングシステム（Ｏｐｅｒａｔｉｎｇ Ｓｙｓｔｅｍ、以下、「ＯＳ」という。）としては、機能を絞ることによってリアルタイム性を確保したリアルタイムＯＳ（Ｒｅａｌ Ｔｉｍｅ ＯＳ、以下、「ＲＴＯＳ」という。）が採用されてきた。
近年、ＩｏＴ需要の高まり等に伴い、組み込みシステムに求められる機能は拡大している。例えば、プリンタはインクを噴射するだけではなく、タッチパネル上のＧＵＩを制御し、ネットワークからの要求により動作しなければならない。また、例えば、センサノードは、インターネットに接続して他のノードやサーバと協調動作する必要がある。こうした複雑な機能を単純なＲＴＯＳ上に実装することは困難であり、組み込みシステムにおいてもＬｉｎｕｘ（登録商標）のような汎用ＯＳ（Ｇｅｎｅｒａｌ Ｐｕｒｐｏｓｅ ＯＳ、以下、「ＧＰＯＳ」という。）を採用することが増えている。
しかしながら、ＧＰＯＳの割り込み応答時間は一般的に大きく、かつ予測が難しいため、このような組み込みシステムでは、リアルタイム性を確保することが困難である。そのため、一般に、組み込みシステムにおいて、リアルタイム性を確保しつつ機能性を拡充するために、ハードウェアの分離が行われる。例えば、小規模かつクリティカルな処理は動作を予測しやすい組み込み用μコントローラユニット（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ、以下、「ＭＣＵ」という。）で行い、大規模かつ高機能な処理はアプリケーションプロセッサで動作させるのである。
しかしながら、このようなハードウェアの分離は、明らかにコストが大きい上に、リアルタイムシステムにおいても浮動小数点演算を多く行いたい場合等に性能が不足する場合もある。そのため、１つの物理プロセッサ上でＲＴＯＳとＧＰＯＳとを短時間で切り替えて実行することにより、あたかも２つの仮想マシンが実在するように見せかける仮想化と呼ばれる技術が提案されている（例えば、特許文献１参照）。仮想化技術を用いれば、ハードウェアの分離を行うことなく、リアルタイム性の確保と機能性の拡充とを両立することができる。
他方、組み込みシステムのプロセッサに求められる要件として、省エネルギー性がある。組み込みシステムは安定した系統ではなくバッテリにより動作することが多いため、プロセッサの消費エネルギーを低減することが特に求められる。従来、プロセッサの消費エネルギー低減を図る技術として、プロセッサの動作状態に応じてプロセッサの動作電圧および動作周波数を動的に変更する動的電圧・周波数スケーリング（Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎｇ、以下、「ＤＶＦＳ」という。）と呼ばれる技術や（例えば、特許文献２参照）、プロセッサの電源電圧を変更可能なパワースイッチにより複数の電源電圧を切り替えて使用する技術が知られている（例えば、特許文献３参照)。
特許第６７７１０２７号公報 特開２０１４－５３０１３号公報 特開２０１８－１６５９８７号公報
一般に、プロセッサ１０の動作周波数の上限は動作電圧に応じて決まる。上述したＤＶＦＳ等の消費エネルギー低減技術は、プロセッサ１０の動作周波数を高める必要がないときには、プロセッサに対して動作電源を供給する電源供給部における電圧を低い値に切り替えて、消費エネルギーを低減する技術である。しかしながら、電源供給部における電圧の切り替えには、長時間（例えば数百マイクロ秒以上の時間）を要する。そのため、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサに対し、ＤＶＦＳ等の消費エネルギー低減技術を適用して、例えばＧＰＯＳ実行時に電源供給部における電圧を低下させると、その後にＲＴＯＳ実行に切り替わったときに、電源供給部における電圧を瞬時に増大させることができないために動作周波数を瞬時に高めることができず、ＲＴＯＳのリアルタイム性が確保できない、という事態が発生し得る。このように、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいては、ＲＴＯＳのリアルタイム性を確保しつつ、消費エネルギーを低減することが困難であるという課題がある。
なお、このような課題は、組み込みシステム用のプロセッサに限らず、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサに共通の課題である。
本明細書では、上述した課題を解決することが可能な技術を開示する。
本明細書に開示される技術は、例えば、以下の形態として実現することが可能である。
（１）本明細書に開示されるプロセッサシステムは、プロセッサと、複数の電源供給部と、複数のクロック供給部と、電源用スイッチ部と、クロック用スイッチ部と、仮想マシン管理部とを備える。プロセッサは、汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンと、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンと、の間を仮想的に切り替わるように機能する。複数の電源供給部は、前記プロセッサに電圧可変の動作電源を供給する。複数の電源供給部は、前記第１仮想マシンの動作用である第１電源供給部と、前記第２仮想マシンの動作用である第２電源供給部と、を含む。複数のクロック供給部は、前記プロセッサに周波数可変の動作クロックを供給する。複数のクロック供給部は、前記第１仮想マシンの動作用である第１クロック供給部と、前記第２仮想マシンの動作用である第２クロック供給部と、を含む。電源用スイッチ部は、前記複数の電源供給部から、前記プロセッサに動作電源を供給する１つの前記電源供給部を選択する。クロック用スイッチ部は、前記複数のクロック供給部から、前記プロセッサに動作クロックを供給する１つの前記クロック供給部を選択する。仮想マシン管理部１８は、前記プロセッサ上で動作する前記第１仮想マシンと前記第２仮想マシンとを仮想的に切り替えると共に、前記プロセッサの動作状態に応じて、前記複数の電源供給部のそれぞれの電圧と、前記複数のクロック供給部のそれぞれのクロック周波数とを、個別に制御する。
このように、本プロセッサシステムは、第１仮想マシンの動作用である第１電源供給部および第１クロック供給部と、第２仮想マシンの動作用である第２電源供給部および第２クロック供給部とを備え、電源用スイッチ部が、プロセッサに動作電源を供給する１つの電源供給部を選択し、クロック用スイッチ部が、プロセッサに動作クロックを供給する１つのクロック供給部を選択する。また、仮想マシン管理部は、プロセッサの動作状態に応じて、複数の電源供給部のそれぞれの電圧と、複数のクロック供給部のそれぞれの周波数とを、個別に制御する。そのため、本プロセッサシステムでは、ＧＰＯＳを実行する第１仮想マシン動作時の電源電圧およびクロック周波数と、ＲＴＯＳを実行する第２仮想マシン動作時の電源電圧およびクロック周波数とを、一方が他方へ影響を及ぼすことなく、互いに独立して制御することができる。例えば、ＧＰＯＳを実行する第１仮想マシンの動作時に、プロセッサの消費エネルギーを低減するために第１電源供給部における電圧を低下させても、その後にＲＴＯＳを実行する第２仮想マシンの動作に切り替わったときに、電源用スイッチ部を用いてプロセッサに接続される電源供給部を第１電源供給部から第２電源供給部に瞬時に切り替えることができ、その結果、第２仮想マシンは第１電源供給部の電圧に影響を受けることなく、ＲＴＯＳのリアルタイム性を確保するために電圧が適切に設定された第２電源供給部から供給される動作電源により動作することができ、ＲＴＯＳのリアルタイム性が損なわれることを回避することができる。従って、本プロセッサシステムによれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいて、ＲＴＯＳのリアルタイム性を確保しつつ、プロセッサの消費エネルギーを低減することができる。
（２）上記プロセッサシステムにおいて、さらに、前記プロセッサにおける回路の閾値電圧を可変に設定する複数の基板バイアス供給部であって、前記第１仮想マシンの動作用である第１基板バイアス供給部と、前記第２仮想マシンの動作用である第２基板バイアス供給部と、を含む複数の基板バイアス供給部と、前記複数の基板バイアス供給部から、前記プロセッサに基板バイアスを供給する１つの前記基板バイアス供給部を選択する基板バイアス用スイッチ部と、を備え、前記仮想マシン管理部は、前記プロセッサの動作状態に応じて、前記複数の基板バイアス供給部のそれぞれの基板バイアスを個別に制御する構成としてもよい。なお、基板バイアスを変更することによりプロセッサの閾値電圧が変更される。本プロセッサシステムでは、ＧＰＯＳを実行する第１仮想マシン動作時の閾値電圧と、ＲＴＯＳを実行する第２仮想マシン動作時の閾値電圧とを、一方が他方へ影響を及ぼすことなく、互いに独立して制御することができる。従って、本プロセッサシステムによれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいて、ＲＴＯＳのリアルタイム性を確保しつつ、閾値電圧を調整することにより、プロセッサの消費エネルギーを効果的に低減することができる。
（３）上記プロセッサシステムにおいて、前記仮想マシン管理部は、各システム周期において、前記プロセッサを前記第２仮想マシンとして機能させた後に、前記プロセッサを前記第１仮想マシンとして機能させる構成としてもよい。本プロセッサシステムによれば、各システム周期においてＲＴＯＳ上のＲＴタスクを先に行うことにより、ＲＴＯＳのリアルタイム性を十分に確保しつつ、プロセッサの消費エネルギーを低減することができる。
（４）上記プロセッサシステムにおいて、前記仮想マシン管理部は、各システム周期において、前記第２仮想マシンによるＲＴＯＳ上のＲＴタスク終了後、前記ＲＴタスクのデッドラインの到来を待たずに、前記プロセッサを前記第１仮想マシンとして機能させる構成としてもよい。本プロセッサシステムによれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいて、ＧＰＯＳ上のＧＰタスクの実行時間を長くとることができ、ＧＰタスクを実行する第１仮想マシンをより低い動作電圧および動作周波数で動作させることによって第１仮想マシン動作時の消費エネルギーをより効果的に低減することができ、プロセッサの消費エネルギーをより効果的に低減することができる。
（５）上記プロセッサシステムにおいて、前記仮想マシン管理部は、各システム周期において、前記第１電源供給部の電圧を前記第２電源供給部の電圧より低く設定する構成としてもよい。本プロセッサシステムによれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいて、第１仮想マシン動作時の消費エネルギーをより効果的に低減することができ、プロセッサの消費エネルギーをより効果的に低減することができる。
（６）上記プロセッサシステムにおいて、前記仮想マシン管理部は、各システム周期において、前記第１電源供給部の電圧と前記第２電源供給部の電圧とを略同一の値に設定する構成としてもよい。本プロセッサシステムによれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサにおいて、ＲＴＯＳ上のＲＴタスクの実行時にあえて高い動作電圧および動作周波数でプロセッサを動作させ、ＲＴタスクの終了時刻を早めることにより、ＧＰＯＳタスクの実行時間としてより長い時間を確保し、ＧＰＯＳタスク実行時のプロセッサの動作電圧および動作周波数をＲＴタスク実行時と略同一とすることができる。これにより、ＲＴタスク実行時からＧＰＯＳタスク実行時にかけて、プロセッサの動作電圧および動作周波数を略一定にすることができ、プロセッサの消費エネルギーを極めて効果的に低減することができる。
なお、本明細書に開示される技術は、種々の形態で実現することが可能であり、例えば、プロセッサシステム、該プロセッサシステムを備える装置、それらの管理方法または制御方法、それらの方法を実現するコンピュータプログラム、そのコンピュータプログラムを記録した一時的でない記録媒体等の形態で実現することができる。
第１実施形態におけるプロセッサシステム１００の構成を概念的に示す説明図 比較例のプロセッサシステム１００Ｘの構成を概念的に示す説明図 本実施形態のプロセッサシステム１００のハードウェア構成を示す説明図 ソフトウェアの視点から見た本実施形態のプロセッサシステム１００の構成を示す説明図 本実施形態のプロセッサシステム１００の構成を概念的に示す説明図 本実施形態のプロセッサシステム１００において実行される消費エネルギー低減制御の一例を示す説明図 本実施形態のプロセッサシステム１００において実行される消費エネルギー低減制御の一例を示す説明図 本実施形態のプロセッサシステム１００において実行される消費エネルギー低減制御の一例を示す説明図 第２実施形態におけるプロセッサシステム１００ａの構成を概念的に示す説明図 第３実施形態におけるプロセッサシステム１００ｂの構成を概念的に示す説明図 第４実施形態におけるプロセッサシステム１００ｃの構成を概念的に示す説明図 性能評価に用いたプロセッサ１０の仕様を示すテーブル あるシステム周期におけるプロセッサ１０の動作条件の一例を示すテーブル 変更後の動作条件を示すテーブル 変更後の動作条件を示すテーブル 性能評価に用いた回路構成を示す説明図 切り替え前後の各信号波形を示す説明図
Ａ．第１実施形態：
Ａ－１．プロセッサシステム１００の構成：
図１は、第１実施形態におけるプロセッサシステム１００の構成を概念的に示す説明図であり、図２は、比較例のプロセッサシステム１００Ｘの構成を概念的に示す説明図である。本実施形態のプロセッサシステム１００は、例えば組み込みシステム用のＭＣＵである。
図１に示すように、プロセッサシステム１００は、プロセッサ１０を備える。プロセッサ１０は、例えば中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、以下、「ＣＰＵ」という。）である。本実施形態のプロセッサ１０は、仮想化技術を用いて、汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンＶＭ１と、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンＶＭ２と、の間を短時間で（例えば、数ミリ秒オーダーで）切り替わるように機能する。ＲＴＯＳを実行する第２仮想マシンＶＭ２には、高いリアルタイム性が求められる一方、ＧＰＯＳを実行する第１仮想マシンＶＭ１には、多様な機能性が求められる。プロセッサ１０における第１仮想マシンＶＭ１と第２仮想マシンＶＭ２との切り替えは、仮想マシン管理部１８により管理される。
プロセッサシステム１００は、さらに、プロセッサ１０に電圧可変の動作電源を供給する電源供給部と、プロセッサ１０に周波数可変の動作クロックを供給するクロック供給部とを備える。プロセッサ１０は、電源供給部から供給される動作電源とクロック供給部から供給される動作クロックとに従い動作する。一般に、プロセッサ１０の動作周波数の上限は動作電圧に応じて決まり、プロセッサ１０の動作周波数を高めるためには、動作電圧を高くすることが必要である。
ここで、図２に示すように、比較例のプロセッサシステム１００Ｘは、本実施形態のプロセッサシステム１００と同様に、第１仮想マシンＶＭ１および第２仮想マシンＶＭ２として機能するプロセッサ１０を備える。比較例のプロセッサシステム１００Ｘは、電源供給部として、単一の電源供給部３３を備え、クロック供給部として、単一のクロック供給部２３を備える。そして、プロセッサ１０の仮想マシン管理部１８は、電源供給部３３およびクロック供給部２３について、例えばＤＶＦＳ（Ｄｙｎａｍｉｃ Ｖｏｌｔａｇｅ ａｎｄ Ｆｒｅｑｕｅｎｃｙ Ｓｃａｌｉｎｇ）による消費エネルギー低減制御を行う。
一般に、消費エネルギー低減制御において、プロセッサ１０へ動作電源を供給する電源供給部３３における電圧の切り替えには、長時間（例えば数百マイクロ秒以上の時間）を要する。一方、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作周波数は、リアルタイム性確保の観点から、最低値（図２に示す「Ｍｉｎ． ｆｏｒ ＲＴＯＳ」）が決まっている。そのため、例えばプロセッサ１０がＧＰＯＳを実行する第１仮想マシンＶＭ１として機能しているときに、消費エネルギー低減のために電源供給部３３における電圧を低下させると、その後にプロセッサ１０がＲＴＯＳを実行する第２仮想マシンＶＭ２に切り替わったときに、電源供給部３３における電圧を瞬時に増大させることができず、その結果、第２仮想マシンＶＭ２の動作周波数を上述した最低値まで上げることができず、ＲＴＯＳのリアルタイム性を確保できないという事態が発生し得る。このような事態の発生を回避するために、比較例のプロセッサシステム１００Ｘでは、ＧＰＯＳ実行時にもクロック供給部２３の周波数を上述した最低値より低い値まで下げることができず、それに伴い、電源供給部３３の電圧を、該周波数の最低値での動作が可能な電圧範囲より低い値まで下げることができない。これにより、ＧＰＯＳ実行時にもプロセッサ１０を比較的高速で動作させざるを得ず、消費エネルギーを効果的に低減することができない。
これに対し、図１に示すように、本実施形態のプロセッサシステム１００は、ＧＰＯＳを実行する第１仮想マシンＶＭ１用の第１電源供給部３１および第１クロック供給部２１を備え、かつ、ＲＴＯＳを実行する第２仮想マシンＶＭ２用の第２電源供給部３２および第２クロック供給部２２を備える。そして、プロセッサシステム１００は、電源供給部３１，３２の中からプロセッサ１０に動作電源を供給する１つの電源供給部を選択する電源用スイッチ部３０と、クロック供給部２１，２２の中からプロセッサ１０に動作クロックを供給する１つのクロック供給部を選択するクロック用スイッチ部２０とを備える。各スイッチ部２０，３０は、例えばマルチプレクサ（ＭＵＸ）により構成され、ＧＰＯＳ実行時には、プロセッサ１０に第１仮想マシンＶＭ１用の第１電源供給部３１および第１クロック供給部２１を接続する一方、ＲＴＯＳ実行時には、プロセッサ１０に第２仮想マシンＶＭ２用の第２電源供給部３２および第２クロック供給部２２を接続する。そして、仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて、各電源供給部３１，３２の電圧と、各クロック供給部２１，２２の周波数とを、個別に制御する。すなわち、仮想マシン管理部１８による各電源供給部３１，３２の電圧制御ポリシーは互いに干渉せず、かつ、仮想マシン管理部１８による各クロック供給部２１，２２の周波数制御ポリシーは互いに干渉しない。
一般に、ＧＰＯＳ実行時には、処理の高速性が求められない場合があるため、プロセッサ１０の動作電圧および動作周波数を下げることによって、プロセッサ１０の消費エネルギーを大きく低減することができる。一方、ＲＴＯＳ実行時には、リアルタイム性確保の観点から処理の高速性が求められるため、動作電圧および動作周波数を下げることによる消費エネルギー低減余地は大きくない。本実施形態のプロセッサシステム１００では、ＧＰＯＳおよびＲＴＯＳの特性を踏まえ、仮想マシン管理部１８が各電源供給部３１，３２および各クロック供給部２１，２２について独立してＤＶＦＳ等の消費エネルギー低減制御を行うことにより、ＲＴＯＳのリアルタイム性を確保しつつ、プロセッサ１０の消費エネルギーを効果的に低減することができる。以下、本実施形態のプロセッサシステム１００について、さらに具体的に説明する。
図３は、本実施形態のプロセッサシステム１００のハードウェア構成を示す説明図である。図３に示すように、プロセッサシステム１００は、プロセッサ１０としてのＣＰＵを備える。また、プロセッサシステム１００は、第１仮想マシンＶＭ１用の第１電源供給部３１と、第２仮想マシンＶＭ２用の第２電源供給部３２と、複数の電源供給部３１，３２の中からプロセッサ１０に動作電源を供給する１つの電源供給部を選択する電源用スイッチ部３０とを備える。各電源供給部３１，３２は、例えば、ＤＣ－ＤＣコンバータを含んでおり、プロセッサ１０に電圧可変の動作電源を供給する。本願の明細書および図面では、各電源供給部３１，３２を「ＤＣ－ＤＣ」と表記することがある。各電源供給部３１，３２から供給される電源の電圧は、仮想マシン管理部１８（図１）によって個別に制御される。すなわち、仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて予め各電源供給部３１，３２の電源電圧を調整しておき、プロセッサ１０上で動作する第１仮想マシンＶＭ１と第２仮想マシンＶＭ２との間の切り替えの際に、電源用スイッチ部３０を用いてプロセッサ１０に動作電源を供給する電源供給部を瞬時に（例えば、１マイクロ秒程度以下の時間で）切り替える。これにより、プロセッサ１０に供給される動作電源の電圧を、いずれの仮想マシンＶＭ１，ＶＭ２がプロセッサ１０上で動作しているかに応じた適切な値に、遅滞なく切り替えることができる。なお、図３の例では、第１仮想マシンＶＭ１用の第１電源供給部３１の供給電圧は比較的低く、第２仮想マシンＶＭ２用の第２電源供給部３２の供給電圧は比較的高くなっている。ただし、電圧の高低関係はこれに限られない。
また、プロセッサシステム１００は、第１仮想マシンＶＭ１用の第１クロック供給部２１と、第２仮想マシンＶＭ２用の第２クロック供給部２２と、複数のクロック供給部２１，２２の中からプロセッサ１０に動作クロックを供給する１つのクロック供給部を選択するクロック用スイッチ部２０とを備える。各クロック供給部２１，２２は、位相同期ループ回路（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ 回路、以下、「ＰＬＬ回路」という。）を含んでおり、プロセッサ１０に周波数可変の動作クロックを供給する。本願の明細書および図面では、各クロック供給部２１，２２を「ＰＬＬ」と表記することがある。各クロック供給部２１，２２は、さらに、周波数分周回路を含んでいてもよい。各クロック供給部２１，２２から供給されるクロックの周波数は、仮想マシン管理部１８（図１）によって個別に制御される。すなわち、仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて予め各クロック供給部２１，２２のクロック周波数を調整しておき、プロセッサ１０上で動作する第１仮想マシンＶＭ１と第２仮想マシンＶＭ２との間の切り替えの際に、クロック用スイッチ部２０を用いてプロセッサ１０にクロックを供給するクロック供給部を瞬時に（例えば、１マイクロ秒程度以下の時間で）切り替える。これにより、プロセッサ１０に供給される動作クロックの周波数を、いずれの仮想マシンＶＭ１，ＶＭ２がプロセッサ１０上で動作しているかに応じた適切な値に、遅滞なく切り替えることができる。なお、図３の例では、第１仮想マシンＶＭ１用の第１クロック供給部２１の供給クロックの周波数は比較的低く、第２仮想マシンＶＭ２用の第２クロック供給部２２の供給クロックの周波数は比較的高くなっている。ただし、クロック周波数の高低関係はこれに限られない。また、図３の例では、プロセッサ１０とクロック供給部２１，２２とが同一のチップ９０上に実装されているが、さらに電源供給部３１，３２が該チップ９０上に実装されていてもよい。
図４は、ソフトウェアの視点から見た本実施形態のプロセッサシステム１００の構成を示す説明図である。図４に示すように、ソフトウェアの視点からは、プロセッサシステム１００に、互いに分離されたＧＰＯＳ用の第１仮想マシンＶＭ１として機能するプロセッサ１０と、ＲＴＯＳ用の第２仮想マシンＶＭ２として機能するプロセッサ１０とが、仮想的に存在しているように見える。そして、第１仮想マシンＶＭ１と第２仮想マシンＶＭ２とのそれぞれが、独立して設けられた電源供給部３１，３２およびクロック供給部２１，２２から供給される動作電源および動作クロックに従い動作する。なお、本実施形態のプロセッサシステム１００では、ＲＴＯＳ用の第２仮想マシンＶＭ２が優先的に動作し、ＲＴＯＳ用の第２仮想マシンＶＭ２がアイドル状態にあるときだけ、ＧＰＯＳ用の第１仮想マシンＶＭ１が動作することができる。
図５は、本実施形態のプロセッサシステム１００の構成を概念的に示す説明図である。図５に示すように、本実施形態のプロセッサシステム１００では、１つの物理的なプロセッサ１０が仮想マシン管理プログラム５０を実行することにより、ＧＰＯＳを実行する第１仮想マシンＶＭ１と、ＲＴＯＳを実行する第２仮想マシンＶＭ２と、の間を仮想的に切り替わるように機能する。また、プロセッサシステム１００は、第１仮想マシンＶＭ１用の第１電源供給部３１および第１クロック供給部２１と、第２仮想マシンＶＭ２用の第２電源供給部３２および第２クロック供給部２２とを備える。仮想マシン管理プログラム５０を実行するプロセッサ１０により実現される仮想マシン管理部１８（図１)は、プロセッサ１０の動作状態に応じて、各電源供給部３１，３２の電圧と各クロック供給部２１，２２の周波数とを、個別に制御する。
なお、図５の例では、プロセッサシステム１００は、さらに、第１仮想マシンＶＭ１用の第１基板バイアス供給部４１と、第２仮想マシンＶＭ２用の第２基板バイアス供給部４２とを備える。各基板バイアス供給部４１，４２は、例えば、チャージポンプを含んでおり、プロセッサ１０に可変の基板バイアスを供給する。本願の明細書および図面では、各基板バイアス供給部４１，４２を「チャージポンプ」と表記することがある。また、図５の例では、プロセッサシステム１００は、プロセッサ１０に基板バイアスを供給する１つの基板バイアス供給部を選択する基板バイアス用スイッチ部４０を備える。図５の例では、仮想マシン管理部１８（図１）は、プロセッサ１０の動作状態に応じて、各電源供給部３１，３２の電圧および各クロック供給部２１，２２の周波数に加えて、各基板バイアス供給部４１，４２の基板バイアスを個別に制御する。なお、基板バイアスを変更することによりプロセッサの閾値電圧が変更される。すなわち、図５の例では、プロセッサ１０の動作状態に応じて、プロセッサ１０の動作電圧、動作周波数および閾値電圧を動的に変更する最小エネルギー点トラッキング（Ｍｉｎｉｍｕｍ Ｅｎｅｒｇｙ Ｐｏｉｎｔ Ｔｒａｃｋｉｎｇ、以下、「ＭＥＰＴ」という。）と呼ばれる消費エネルギーの低減手法を実現することができる。
Ａ－２．プロセッサシステム１００において実行される消費エネルギー低減制御：
次に、本実施形態のプロセッサシステム１００において実行される消費エネルギー低減制御の一例について説明する。図６から図８は、本実施形態のプロセッサシステム１００において実行される消費エネルギー低減制御の一例を示す説明図である。図６から図８には、プロセッサシステム１００の１つのシステム周期におけるプロセッサ１０の動作電圧および動作クロック周波数の時間推移が概念的に示されている。上述したように、本実施形態のプロセッサシステム１００においては、ＲＴＯＳ用の第２仮想マシンＶＭ２が優先的に動作し、ＲＴＯＳ用の第２仮想マシンＶＭ２がアイドル状態にあるときだけ、ＧＰＯＳ用の第１仮想マシンＶＭ１が動作することができる。そのため、仮想マシン管理部１８（図１）は、各システム周期において、プロセッサ１０を第２仮想マシンＶＭ２として機能させた後に、プロセッサ１０を第１仮想マシンＶＭ１として機能させる。すなわち、プロセッサ１０は、各システム周期の開始時刻から、第２仮想マシンＶＭ２としてＲＴＯＳ上のタスク（以下、「ＲＴタスク」という。）の実行を開始する。各ＲＴタスクには、リアルタイム性確保の観点から、最悪実行時間（Ｗｏｒｓｔ－Ｃａｓｅ Ｅｘｅｃｕｔｉｏｎ Ｔｉｍｅ、以下、「ＷＣＥＴ」という。）が設定されており、ＲＴタスクは、処理開始時からＷＣＥＴが経過した時刻であるデッドラインＤＬまでに完了する必要がある。プロセッサ１０は、ＲＴタスクの終了後、第１仮想マシンＶＭ１としてＧＰＯＳ上のタスク（以下、「ＧＰタスク」という。）の実行を開始する。各システム周期においてＧＰタスクが終了した後、システム周期終了時刻まで、プロセッサ１０はアイドル状態となり、次のシステム周期の開始時刻から次のＲＴタスクを実行する。このように、本実施形態のプロセッサシステム１００では、例えばＡＲＩＮＣ ６５３によって規定されている時間パーティショニングにより、ＲＴＯＳ用の第２仮想マシンＶＭ２とＧＰＯＳ用の第１仮想マシンＶＭ１との切り替えが行われる。なお、各タスクは、各ＯＳ上で動作するアプリケーションの断片（処理の一部）である。
図６に示す例では、ＲＴタスクがデッドラインＤＬまでに完了するように設定された比較的高い動作電圧および動作周波数で第２仮想マシンＶＭ２としてのプロセッサ１０を動作させることによってＲＴタスクを実行し、ＲＴタスクの終了後、デッドラインＤＬの到来を待って、第１仮想マシンＶＭ１としてのプロセッサ１０を動作させることによってＧＰタスクを実行する。このとき、ＧＰタスクを実行する第１仮想マシンＶＭ１としてのプロセッサ１０を比較的低い動作電圧および動作周波数で動作させることにより、プロセッサ１０の消費エネルギーを低減することができる。
図７に示す例では、ＲＴタスクがデッドラインＤＬまでに完了するように設定された比較的高い動作電圧および動作周波数で第２仮想マシンＶＭ２としてのプロセッサ１０を動作させることによってＲＴタスクを実行し、ＲＴタスクの終了後、即座に（すなわち、ＲＴタスクのデッドラインＤＬの到来を待たずに）、第１仮想マシンＶＭ１としてのプロセッサ１０を動作させることによってＧＰタスクを実行する。すなわち、ＲＴタスクの終了時からデッドラインＤＬまでの期間であるスラックＳＬにおいても、第１仮想マシンＶＭ１としてのプロセッサ１０は、ＧＰタスクを実行する。そのため、図７に示す例では、ＧＰタスクを実行する第１仮想マシンＶＭ１としてのプロセッサ１０をより低い動作電圧および動作周波数で動作させることができ、プロセッサ１０の消費エネルギーをより効果的に低減することができる。
図８に示す例では、ＲＴタスクがデッドラインＤＬまでに完了するように設定された動作電圧および動作周波数と比較して、より高い動作電圧および動作周波数で第２仮想マシンＶＭ２としてのプロセッサ１０を動作させることによってＲＴタスクを実行する。これにより、ＲＴタスクの終了時刻を、図７に示す例より早めることができる。ＲＴタスクの終了後、即座に（すなわち、ＲＴタスクのデッドラインＤＬの到来を待たずに）、第１仮想マシンＶＭ１としてのプロセッサ１０を動作させることによってＧＰタスクを実行する。図８において破線で示すように、ＲＴタスクの実行時に、ＲＴタスクがデッドラインＤＬまでに完了する最低の動作電圧および動作周波数でプロセッサ１０を動作させた場合には、ＲＴタスクの終了後にＧＰタスクを実行する際に、プロセッサ１０の動作電圧および動作周波数を、ＲＴタスク実行時より高くする必要がある。一方、図８に実線で示す例のように、ＲＴタスクの実行時にあえて高い動作電圧および動作周波数でプロセッサ１０を動作させ、ＲＴタスクの終了時刻を早めることにより、ＧＰＯＳタスクの実行時間としてより長い時間を確保し、ＧＰＯＳタスク実行時のプロセッサ１０の動作電圧および動作周波数をＲＴタスク実行時と略同一とすることができる。これにより、ＲＴタスク実行時からＧＰＯＳタスク実行時にかけて、プロセッサ１０の動作電圧および動作周波数を略一定にすることができ、プロセッサ１０の消費エネルギーを極めて効果的に低減することができる。
Ａ－３．本実施形態の効果：
以上説明したように、本実施形態のプロセッサシステム１００は、プロセッサ１０と、複数の電源供給部３１，３２と、複数のクロック供給部２１，２２と、電源用スイッチ部３０と、クロック用スイッチ部２０と、仮想マシン管理部１８とを備える。プロセッサ１０は、汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンＶＭ１と、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンＶＭ２と、の間を仮想的に切り替わるように機能する。複数の電源供給部３１，３２は、プロセッサ１０に電圧可変の動作電源を供給する。複数の電源供給部３１，３２は、第１仮想マシンＶＭ１の動作用である第１電源供給部３１と、第２仮想マシンＶＭ２の動作用である第２電源供給部３２とを含む。複数のクロック供給部２１，２２は、プロセッサ１０に周波数可変の動作クロックを供給する。複数のクロック供給部２１，２２は、第１仮想マシンＶＭ１の動作用である第１クロック供給部２１と、第２仮想マシンＶＭ２の動作用である第２クロック供給部２２とを含む。電源用スイッチ部３０は、複数の電源供給部３１，３２から、プロセッサ１０に動作電源を供給する１つの電源供給部３１，３２を選択する。クロック用スイッチ部２０は、複数のクロック供給部２１，２２から、プロセッサ１０に動作クロックを供給する１つのクロック供給部２１，２２を選択する。仮想マシン管理部１８は、プロセッサ１０上で動作する第１仮想マシンＶＭ１と第２仮想マシンＶＭ２とを仮想的に切り替える。また、仮想マシン管理部１８、プロセッサ１０の動作状態に応じて、複数の電源供給部３１，３２のそれぞれの電圧と、複数のクロック供給部２１，２２のそれぞれの周波数とを、個別に制御する。
このように、本実施形態のプロセッサシステム１００は、第１仮想マシンＶＭ１の動作用である第１電源供給部３１および第１クロック供給部２１と、第２仮想マシンＶＭ２の動作用である第２電源供給部３２および第２クロック供給部２２とを備え、電源用スイッチ部３０が、プロセッサ１０に動作電源を供給する１つの電源供給部３１，３２を選択し、クロック用スイッチ部２０が、プロセッサ１０に動作クロックを供給する１つのクロック供給部２１，２２を選択する。また、仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて、複数の電源供給部３１，３２のそれぞれの電圧と、複数のクロック供給部２１，２２のそれぞれの周波数とを、個別に制御する。そのため、本実施形態のプロセッサシステム１００では、ＧＰＯＳを実行する第１仮想マシンＶＭ１動作時の電源電圧およびクロック周波数と、ＲＴＯＳを実行する第２仮想マシンＶＭ２動作時の電源電圧およびクロック周波数とを、一方が他方へ影響を及ぼすことなく、互いに独立して制御することができる。例えば、ＧＰＯＳを実行する第１仮想マシンＶＭ１の動作時に、プロセッサ１０の消費エネルギーを低減するために第１電源供給部３１における電圧を低下させても、その後にＲＴＯＳを実行する第２仮想マシンＶＭ２の動作に切り替わったときに、電源用スイッチ部３０を用いてプロセッサ１０に接続される電源供給部を第１電源供給部３１から第２電源供給部３２に瞬時に切り替えることができ、その結果、第２仮想マシンＶＭ２は第１電源供給部３１の電圧に影響を受けることなく、ＲＴＯＳのリアルタイム性を確保するために電圧が適切に設定された第２電源供給部３２から供給される動作電源により動作することができ、ＲＴＯＳのリアルタイム性が損なわれることを回避することができる。従って、本実施形態のプロセッサシステム１００によれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＲＴＯＳのリアルタイム性を確保しつつ、プロセッサ１０の消費エネルギーを低減することができる。
また、本実施形態のプロセッサシステム１００は、さらに、複数の基板バイアス供給部４１，４２と、基板バイアス用スイッチ部４０とを備える。複数の基板バイアス供給部４１，４２は、プロセッサ１０における回路の閾値電圧を可変に設定する。複数の基板バイアス供給部４１，４２は、第１仮想マシンＶＭ１の動作用である第１基板バイアス供給部４１と、第２仮想マシンＶＭ２の動作用である第２基板バイアス供給部４２とを含む。基板バイアス用スイッチ部４０は、複数の基板バイアス供給部４１，４２から、プロセッサ１０に基板バイアスを供給する１つの基板バイアス供給部４１，４２を選択する。仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて、複数の基板バイアス供給部４１，４２のそれぞれの基板バイアスを個別に制御する。このように、本実施形態のプロセッサシステム１００は、さらに、第１仮想マシンＶＭ１の動作用である第１基板バイアス供給部４１と、第２仮想マシンＶＭ２の動作用である第２基板バイアス供給部４２とを備え、基板バイアス用スイッチ部４０が、プロセッサ１０に基板バイアスを供給する１つの基板バイアス供給部４１，４２を選択する。また、仮想マシン管理部１８は、プロセッサ１０の動作状態に応じて、複数の基板バイアス供給部４１，４２のそれぞれの基板バイアスを個別に制御する。なお、基板バイアスを変更することによりプロセッサの閾値電圧が変更される。そのため、本実施形態のプロセッサシステム１００では、ＧＰＯＳを実行する第１仮想マシンＶＭ１動作時の閾値電圧と、ＲＴＯＳを実行する第２仮想マシンＶＭ２動作時の閾値電圧とを、一方が他方へ影響を及ぼすことなく、互いに独立して制御することができる。従って、本実施形態のプロセッサシステム１００によれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＲＴＯＳのリアルタイム性を確保しつつ、閾値電圧を調整することにより、プロセッサ１０の消費エネルギーを効果的に低減することができる。
また、本実施形態のプロセッサシステム１００では、仮想マシン管理部１８は、各システム周期において、プロセッサ１０を、ＲＴＯＳを実行する第２仮想マシンＶＭ２として機能させた後に、プロセッサ１０を、ＧＰＯＳを実行する第１仮想マシンＶＭ１として機能させる。従って、本実施形態のプロセッサシステム１００によれば、各システム周期においてＲＴＯＳ上のＲＴタスクを先に行うことにより、ＲＴＯＳのリアルタイム性を十分に確保しつつ、プロセッサ１０の消費エネルギーを低減することができる。
また、本実施形態のプロセッサシステム１００において、仮想マシン管理部１８は、各システム周期において、第２仮想マシンＶＭ２によるＲＴＯＳ上のＲＴタスク終了後、該ＲＴタスクのデッドラインＤＬの到来を待たずに、プロセッサ１０を第１仮想マシンＶＭ１として機能させてもよい。このようにすれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＧＰＯＳ上のＧＰタスクの実行時間を長くとることができ、ＧＰタスクを実行する第１仮想マシンＶＭ１をより低い動作電圧および動作周波数で動作させることによって第１仮想マシンＶＭ１動作時の消費エネルギーをより効果的に低減することができ、プロセッサ１０の消費エネルギーをより効果的に低減することができる。
また、本実施形態のプロセッサシステム１００において、仮想マシン管理部１８は、各システム周期において、ＧＰＯＳを実行する第１仮想マシンＶＭ１用の第１電源供給部３１の電圧を、ＲＴＯＳを実行する第２仮想マシンＶＭ２用の第２電源供給部３２の電圧より低く設定するとしてもよい。このようにすれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、第１仮想マシンＶＭ１動作時の消費エネルギーをより効果的に低減することができ、プロセッサ１０の消費エネルギーをより効果的に低減することができる。
また、本実施形態のプロセッサシステム１００において、仮想マシン管理部１８は、各システム周期において、第１仮想マシンＶＭ１用の第１電源供給部３１の電圧と第２仮想マシンＶＭ２用の第２電源供給部３２の電圧とを略同一の値に設定するとしてもよい。このようにすれば、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＲＴＯＳ上のＲＴタスクの実行時にあえて高い動作電圧および動作周波数でプロセッサ１０を動作させ、ＲＴタスクの終了時刻を早めることにより、ＧＰＯＳタスクの実行時間としてより長い時間を確保し、ＧＰＯＳタスク実行時のプロセッサ１０の動作電圧および動作周波数をＲＴタスク実行時と略同一とすることができる。これにより、ＲＴタスク実行時からＧＰＯＳタスク実行時にかけて、プロセッサ１０の動作電圧および動作周波数を略一定にすることができ、プロセッサ１０の消費エネルギーを極めて効果的に低減することができる。
Ｂ．第２実施形態：
図９は、第２実施形態におけるプロセッサシステム１００ａの構成を概念的に示す説明図である。以下では、第２実施形態のプロセッサシステム１００ａの構成の内、上述した第１実施形態のプロセッサシステム１００と同一の構成については、同一の符号を付すことによってその説明を適宜省略する。
第２実施形態のプロセッサシステム１００ａは、プロセッサ１０ａの構成の点が、第１実施形態のプロセッサシステム１００と異なる。具体的には、第２実施形態のプロセッサシステム１００ａにおけるプロセッサ１０ａは、複数の（３個の）コア１１，１２，１３を有する。複数のコア１１，１２，１３のうち、第１コア１１は、比較的処理能力の高いビッグコアであり、第２コア１２および第３コア１３は、比較的処理能力の低いスモールコアである。ＧＰＯＳを実行する第１仮想マシンＶＭ１およびＲＴＯＳを実行する第２仮想マシンＶＭ２のそれぞれは、プロセッサ１０ａを構成する少なくとも１つのコアにより実現される。
第２実施形態のプロセッサシステム１００ａにおいても、複数のコア１１，１２，１３を有するプロセッサ１０ａは、ＧＰＯＳを実行する第１仮想マシンＶＭ１と、ＲＴＯＳを実行する第２仮想マシンＶＭ２と、の間を仮想的に切り替わるように機能する。また、第２実施形態のプロセッサシステム１００ａは、第１実施形態のプロセッサシステム１００と同様に、複数の電源供給部３１，３２と、複数のクロック供給部２１，２２と、電源用スイッチ部３０と、クロック用スイッチ部２０と、仮想マシン管理部１８とを備える。そのため、第２実施形態のプロセッサシステム１００ａによれば、第１実施形態のプロセッサシステム１００と同様に、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０ａにおいて、ＲＴＯＳのリアルタイム性を確保しつつ、消費エネルギーを低減することができる。
Ｃ．第３実施形態：
図１０は、第３実施形態におけるプロセッサシステム１００ｂの構成を概念的に示す説明図である。以下では、第３実施形態のプロセッサシステム１００ｂの構成の内、上述した第１実施形態のプロセッサシステム１００と同一の構成については、同一の符号を付すことによってその説明を適宜省略する。
第３実施形態のプロセッサシステム１００ｂは、各電源供給部３１，３２、各クロック供給部２１，２２および各基板バイアス供給部４１，４２の利用態様の点が、第１実施形態のプロセッサシステム１００と異なる。具体的には、第３実施形態のプロセッサシステム１００ｂでは、第２電源供給部３２、第２クロック供給部２２および第２基板バイアス供給部４２は、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作専用である。一方、第１電源供給部３１、第１クロック供給部２１および第１基板バイアス供給部４１は、ＧＰＯＳを実行する第１仮想マシンＶＭ１の動作用であるが、第２仮想マシンＶＭ２の動作用としても利用される。すなわち、仮想マシン管理部１８（またはＲＴＯＳ）は、第２仮想マシンＶＭ２実行時のプロセッサ１０の動作状態に応じて、第２仮想マシンＶＭ２の動作用の電源供給部、クロック供給部および基板バイアス供給部として、第２仮想マシンＶＭ２専用である第２電源供給部３２、第２クロック供給部２２および第２基板バイアス供給部４２を利用するか、または、第１仮想マシンＶＭ１との共用である第１電源供給部３１、第１クロック供給部２１および第１基板バイアス供給部４１を利用するかを選択する。
例えば、第１電源供給部３１、第１クロック供給部２１および第１基板バイアス供給部４１の状態（電源電圧、クロック周波数、基板バイアス）が、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作要件を満たすものであれば、ＧＰＯＳを実行する第１仮想マシンＶＭ１から第２仮想マシンＶＭ２への切り替えの際に、電源供給部、クロック供給部および基板バイアス供給部の切り替えを行わず、第１電源供給部３１、第１クロック供給部２１および第１基板バイアス供給部４１をそのまま利用する。一方、第１電源供給部３１、第１クロック供給部２１および第１基板バイアス供給部４１の状態がＲＴＯＳを実行する第２仮想マシンＶＭ２の動作要件を満たさない場合には、ＧＰＯＳを実行する第１仮想マシンＶＭ１から第２仮想マシンＶＭ２への切り替えの際に、第２仮想マシンＶＭ２専用である第２電源供給部３２、第２クロック供給部２２および第２基板バイアス供給部４２に切り替える。
第３実施形態のプロセッサシステム１００ｂは、第１実施形態のプロセッサシステム１００と同様に、プロセッサ１０と、複数の電源供給部３１，３２と、複数のクロック供給部２１，２２と、電源用スイッチ部３０と、クロック用スイッチ部２０と、仮想マシン管理部１８とを備える。そのため、第３実施形態のプロセッサシステム１００ｂによれば、第１実施形態のプロセッサシステム１００と同様に、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＲＴＯＳのリアルタイム性を確保しつつ、消費エネルギーを低減することができる。
Ｄ．第４実施形態：
図１１は、第４実施形態におけるプロセッサシステム１００ｃの構成を概念的に示す説明図である。以下では、第４実施形態のプロセッサシステム１００ｃの構成の内、上述した第１実施形態のプロセッサシステム１００と同一の構成については、同一の符号を付すことによってその説明を適宜省略する。
第４実施形態のプロセッサシステム１００ｃは、プロセッサ１０ｃの構成の点が、第１実施形態のプロセッサシステム１００と異なる。具体的には、第４実施形態のプロセッサシステム１００ｃにおけるプロセッサ１０ｃは、複数の（６個の）コア１１，１２，１３，１４，１５，１６を有する。複数のコア１１，１２，１３，１４，１５，１６のうち、第１コア１１、第２コア１２、第３コア１３および第４コア１４は、比較的処理能力の低いスモールコアであり、第５コア１５および第６コア１６は、比較的処理能力の高いビッグコアである。また、複数のコア１１，１２，１３，１４，１５，１６のうち、第１コア１１および第２コア１２は、ＧＰＯＳを実行する第１仮想マシンＶＭ１の専用であり、第３コア１３、第４コア１４および第６コア１６は、ＲＴＯＳを実行する第２仮想マシンＶＭ２の専用である。一方、第５コア１５は、ＧＰＯＳを実行する第１仮想マシンＶＭ１と、ＲＴＯＳを実行する第２仮想マシンＶＭ２とで共用される。
例えば、プロセッサ１０ｃの第１コア１１、第２コア１２および第５コア１５により、ＧＰＯＳを実行する第１仮想マシンＶＭ１が実現され、プロセッサ１０ｃの第３コア１３、第４コア１４、第６コア１６および第５コア１５により、ＲＴＯＳを実行する第２仮想マシンＶＭ２が実現される。このとき、例えば、ＧＰＯＳを実行する第１仮想マシンＶＭ１動作時には、第１コア１１、第２コア１２および第５コア１５のすべてについて、ＤＶＦＳ等による積極的な消費エネルギー低減手法が採られ、ＲＴＯＳを実行する第２仮想マシンＶＭ２動作時には、第３コア１３、第４コア１４、第６コア１６および第５コア１５のうち、第５コア１５について、ＤＶＦＳ等による積極的な消費エネルギー低減手法が採られるとしてもよい。
第４実施形態のプロセッサシステム１００ｃは、第１実施形態のプロセッサシステム１００と同様に、プロセッサ１０と、複数の電源供給部３１，３２と、複数のクロック供給部２１，２２と、電源用スイッチ部３０と、クロック用スイッチ部２０と、仮想マシン管理部１８とを備える。そのため、第４実施形態のプロセッサシステム１００ｃによれば、第１実施形態のプロセッサシステム１００と同様に、仮想化技術を用いてＲＴＯＳとＧＰＯＳとを切り替えて実行するプロセッサ１０において、ＲＴＯＳのリアルタイム性を確保しつつ、消費エネルギーを低減することができる。
Ｅ．性能評価：
Ｅ－１．プロセッサ１０の消費エネルギー低減について：
プロセッサ１０の消費エネルギー低減の観点で実施した性能評価について説明する。本性能評価では、プロセッサシステム１００が備えるプロセッサ１０として、ＮＸＰ社のｉ．ＭＸ ＲＴ６８５を用いた。図１２は、プロセッサ１０の仕様を示すテーブルである。図１２には、ｉ．ＭＸ ＲＴ６８５のデータシートから引用した電源電圧ＶＤＤおよび動作周波数ｆの最大値と、ベンチマークプログラムであるＣｏｒｅＭａｒｋ実行時の実測した平均消費エネルギーＥが示されている。
また、図１３は、あるシステム周期におけるプロセッサ１０の動作条件の一例を示すテーブルである。図１３には、１つの動作条件（以下、「基本動作条件」という。）として、システム周期Ｔと、ＲＴタスクの実行時間ＴＲＴの上限（すなわち、処理開始時からデッドラインＤＬまでの時間）と、ＲＴタスクの実際の実行時間ＴＲＴと、ＧＰタスクの実際の実行時間ＴＧＰと、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作周波数ｆＲＴと、ＧＰＯＳを実行する第１仮想マシンＶＭ１の動作周波数ｆＧＰと、該システム周期におけるプロセッサ１０の総消費エネルギーとが示されている。
図１３に示す基本動作条件から、消費エネルギー低減のために、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作周波数ｆＲＴを変更することを考えたとき（以下、変更後の動作周波数ｆＲＴを動作周波数ｆＲＴ’と表す。他のパラメータについても同様。）、変更後の動作周波数ｆＲＴ’に対応するＲＴタスクの実際の実行時間ＴＲＴ’（＝ｆＲＴ・ＴＲＴ／ｆＲＴ’）がＲＴタスクの実行時間ＴＲＴの上限（＝６ミリ秒）未満となるのは、図１２に示す動作周波数ｆのうち、２１０ＭＨｚ以上の周波数である。そのため、変更後の動作条件の候補としては、図１４に示す３つの動作条件Ｃ１～Ｃ３が挙げられる。図１４には、変更後の各動作条件について、ＲＴＯＳを実行する第２仮想マシンＶＭ２の動作周波数ｆＲＴ’と、ＲＴタスクの実際の実行時間ＴＲＴ’と、ＧＰＯＳを実行する第１仮想マシンＶＭ１の動作周波数ｆＧＰの下限と、変更後の動作周波数ｆＧＰ’と、プロセッサ１０の総消費エネルギーと、図１３に示す基本動作条件時の総消費エネルギー（＝４９０μＪ）からの消費エネルギー削減率とが示されている。
図１４を参照すると、動作条件Ｃ２において、消費エネルギー削減率が最も高くなっている。すなわち、消費エネルギー低減の観点からの最適な動作周波数ｆＲＴ’および動作周波数ｆＧＰ’の組合せは、単純にどちらか一方を最も速い値にしたり最も遅い値にしたりすることでは得られないことがわかる。動作条件Ｃ２では、基本動作条件、すなわち、動作周波数ｆＲＴと動作周波数ｆＧＰとの両方を最高速（＝３００ＭＨｚ）にした場合と比較して、消費エネルギーを２７．８％削減することができた。
なお、図１４に示す各動作条件では、ＲＴタスクの実際の実行時間ＴＲＴ’が最悪実行時間ＷＣＥＴであるとしているが、仮に、平均実行時間がこの１／２であると仮定した場合の動作条件を考えると、図１５に示す通りとなる。すなわち、図１５に示す動作条件Ｃ４～Ｃ６は、それぞれ、図１４に示す動作条件Ｃ１～Ｃ３について、ＲＴタスクの実際の実行時間ＴＲＴ’を１／２にしたものである。図１５に示すように、動作条件Ｃ４およびＣ５では、動作条件Ｃ１およびＣ２に対して、ＧＰＯＳを実行する第１仮想マシンＶＭ１の動作周波数ｆＧＰ’をさらに低くすることができ、その結果、消費エネルギーをさらに効果的に削減できた。
Ｅ－２．電源電圧の切り替え時間について：
プロセッサ１０に供給される電源電圧の切り替え時間の観点から実施した性能評価について説明する。図１６は、本性能評価に用いた回路構成を示す説明図である。本性能評価では、プロセッサ（マイクロコントローラ（μＣ））としてＮＸＰ社のｉ．ＭＸ ＲＴ６８５を用い、ＤＣ－ＤＣコンバータとしてアナログ・デバイセズ社のＬＴＣ３５４２を用い、デジタル・ポテンショメータとしてアナログ・デバイセズ社のＡＤ５１６０を用い、アナログマルチプレクサとして同社のＡＤＧ８３９を用い、電源管理ＩＣとしてＮＸＰ社のＰＣＡ９４２０を用いた。
デジタル・ポテンショメータＡＤ５１６０により、ＤＣ－ＤＣコンバータＬＴＣ３５４２の出力電圧を制御し、この出力電圧をＲＴＯＳ用の電源電圧ＶＲＴとした。また、電源管理ＩＣ ＰＣＡ９４２０からの出力電圧をＧＰＯＳ用の電源電圧ＶＧＰとした。プロセッサｉ．ＭＸ ＲＴ６８５の電源電圧ＶＣＯＲＥには、アナログマルチプレクサＡＤＧ８３９を介して、ＲＴＯＳ用の電源電圧ＶＲＴとＧＰＯＳ用の電源電圧ＶＧＰとの一方が供給される。アナログマルチプレクサＡＤＧ８３９は、プロセッサｉ．ＭＸ ＲＴ６８５から出力される制御信号ＶＳＷに従い制御される。
この回路において、プロセッサｉ．ＭＸ ＲＴ６８５にＧＰＯＳ用の電源電圧ＶＧＰ＝１．０Ｖ（動作周波数２７５ＭＨｚ）が供給された状態から、アナログマルチプレクサＡＤＧ８３９により、プロセッサｉ．ＭＸ ＲＴ６８５にＲＴＯＳ用の電源電圧ＶＲＴ＝１．１３Ｖ（動作周波数２７５ＭＨｚ）が供給された状態に切り替えた。図１７は、切り替え前後の各信号波形を示す説明図である。図１７に示すように、時刻ｔ＝０において制御信号ＶＳＷによりアナログマルチプレクサＡＤＧ８３９の状態を切り替えると、１マイクロ秒程度以内でプロセッサｉ．ＭＸ ＲＴ６８５の電源電圧ＶＣＯＲＥが目標電圧である１．１３Ｖに安定的に変化している。この性能評価結果によれば、アナログマルチプレクサ等から構成される電源用スイッチ部によりプロセッサに電源を供給する電源供給部を切り替えることにより、プロセッサの電源電圧を瞬時に（１マイクロ秒程度以内に）切り替えることができることが確認された。
Ｆ．変形例：
本明細書で開示される技術は、上述の実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の形態に変形することができ、例えば次のような変形も可能である。
上記実施形態におけるプロセッサシステム１００の構成は、あくまで一例であり、種々変形可能である。例えば、上記実施形態のプロセッサシステム１００は、例えば組み込みシステム用のＭＣＵであるとしているが、本明細書に開示される技術は、組み込みシステム用のＭＣＵに限らず、他のプロセッサシステムにも同様に適用可能である。
上記実施形態では、プロセッサ１０が２つの仮想マシンとして機能するとしているが、プロセッサ１０が３以上の仮想マシンとして機能するとしてもよい。その場合において、プロセッサシステム１００が、各仮想マシンの動作用の電源供給部、クロック供給部（および基板バイアス供給部）を備えるとしてもよい。
上記実施形態において、ハードウェアによって実現されている構成の一部をソフトウェアに置き換えるようにしてもよく、反対に、ソフトウェアによって実現されている構成の一部をハードウェアに置き換えるようにしてもよい。
上記実施形態におけるプロセッサ１０の消費エネルギー低減制御の態様は、あくまで一例であり、種々変形可能である。例えば、上記実施形態では、ＤＶＦＳまたはＭＥＰＴにより消費エネルギー低減制御を実行しているが、他の消費エネルギー低減制御手法を採用してもよい。
１０：プロセッサ １８：仮想マシン管理部 ２０：クロック用スイッチ部 ２１：第１クロック供給部 ２２：第２クロック供給部 ２３：クロック供給部 ３０：電源用スイッチ部 ３１：第１電源供給部 ３２：第２電源供給部 ３３：電源供給部 ４０：基板バイアス用スイッチ部 ４１：第１基板バイアス供給部 ４２：第２基板バイアス供給部 ５０：仮想マシン管理プログラム ９０：チップ １００：プロセッサシステム ＶＭ１：第１仮想マシン ＶＭ２：第２仮想マシン

Claims (8)

  1. プロセッサシステムであって、
    汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンと、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンと、の間を仮想的に切り替わるように機能するプロセッサと、
    前記プロセッサに電圧可変の動作電源を供給する複数の電源供給部であって、前記第１仮想マシンの動作用である第１電源供給部と、前記第２仮想マシンの動作用である第２電源供給部と、を含む複数の電源供給部と、
    前記プロセッサに周波数可変の動作クロックを供給する複数のクロック供給部であって、前記第１仮想マシンの動作用である第１クロック供給部と、前記第２仮想マシンの動作用である第２クロック供給部と、を含む複数のクロック供給部と、
    前記複数の電源供給部から、前記プロセッサに動作電源を供給する１つの前記電源供給部を選択する電源用スイッチ部と、
    前記複数のクロック供給部から、前記プロセッサに動作クロックを供給する１つの前記クロック供給部を選択するクロック用スイッチ部と、
    前記プロセッサ上で動作する前記第１仮想マシンと前記第２仮想マシンとを仮想的に切り替えると共に、前記プロセッサの動作状態に応じて、前記複数の電源供給部のそれぞれの電圧と、前記複数のクロック供給部のそれぞれのクロック周波数とを、個別に制御する仮想マシン管理部と、
    を備える、
    プロセッサシステム。
  2. 請求項１に記載のプロセッサシステムであって、さらに、
    前記プロセッサにおける回路の閾値電圧を可変に設定する複数の基板バイアス供給部であって、前記第１仮想マシンの動作用である第１基板バイアス供給部と、前記第２仮想マシンの動作用である第２基板バイアス供給部と、を含む複数の基板バイアス供給部と、
    前記複数の基板バイアス供給部から、前記プロセッサに基板バイアスを供給する１つの前記基板バイアス供給部を選択する基板バイアス用スイッチ部と、
    を備え、
    前記仮想マシン管理部は、前記プロセッサの動作状態に応じて、前記複数の基板バイアス供給部のそれぞれの基板バイアスを個別に制御する、
    プロセッサシステム。
  3. 請求項１または請求項２に記載のプロセッサシステムであって、
    前記仮想マシン管理部は、各システム周期において、前記プロセッサを前記第２仮想マシンとして機能させた後に、前記プロセッサを前記第１仮想マシンとして機能させる、
    プロセッサシステム。
  4. 請求項３に記載のプロセッサシステムであって、
    前記仮想マシン管理部は、各システム周期において、前記第２仮想マシンによるＲＴＯＳ上のＲＴタスク終了後、前記ＲＴタスクのデッドラインの到来を待たずに、前記プロセッサを前記第１仮想マシンとして機能させる、
    プロセッサシステム。
  5. 請求項４に記載のプロセッサシステムであって、
    前記仮想マシン管理部は、各システム周期において、前記第１電源供給部の電圧を前記第２電源供給部の電圧より低く設定する、
    プロセッサシステム。
  6. 請求項４に記載のプロセッサシステムであって、
    前記仮想マシン管理部は、各システム周期において、前記第１電源供給部の電圧と前記第２電源供給部の電圧とを略同一の値に設定する、
    プロセッサシステム。
  7. 汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンと、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンと、の間を仮想的に切り替わるように機能するプロセッサと、
    前記プロセッサに電圧可変の動作電源を供給する複数の電源供給部であって、前記第１仮想マシンの動作用である第１電源供給部と、前記第２仮想マシンの動作用である第２電源供給部と、を含む複数の電源供給部と、
    前記プロセッサに周波数可変の動作クロックを供給する複数のクロック供給部であって、前記第１仮想マシンの動作用である第１クロック供給部と、前記第２仮想マシンの動作用である第２クロック供給部と、を含む複数のクロック供給部と、
    前記複数の電源供給部から、前記プロセッサに動作電源を供給する１つの前記電源供給部を選択する電源用スイッチ部と、
    前記複数のクロック供給部から、前記プロセッサに動作クロックを供給する１つの前記クロック供給部を選択するクロック用スイッチ部と、
    を備えるプロセッサシステムの管理方法であって、
    前記プロセッサ上で動作する前記第１仮想マシンと前記第２仮想マシンとを仮想的に切り替えると共に、前記プロセッサの動作状態に応じて、前記複数の電源供給部のそれぞれの電圧と、前記複数のクロック供給部のそれぞれのクロック周波数とを、個別に制御する工程を備える、
    プロセッサシステムの管理方法。
  8. 汎用オペレーティングシステム（ＧＰＯＳ）を実行する第１仮想マシンと、リアルタイムオペレーティングシステム（ＲＴＯＳ）を実行する第２仮想マシンと、の間を仮想的に切り替わるように機能するプロセッサと、
    前記プロセッサに電圧可変の動作電源を供給する複数の電源供給部であって、前記第１仮想マシンの動作用である第１電源供給部と、前記第２仮想マシンの動作用である第２電源供給部と、を含む複数の電源供給部と、
    前記プロセッサに周波数可変の動作クロックを供給する複数のクロック供給部であって、前記第１仮想マシンの動作用である第１クロック供給部と、前記第２仮想マシンの動作用である第２クロック供給部と、を含む複数のクロック供給部と、
    前記複数の電源供給部から、前記プロセッサに動作電源を供給する１つの前記電源供給部を選択する電源用スイッチ部と、
    前記複数のクロック供給部から、前記プロセッサに動作クロックを供給する１つの前記クロック供給部を選択するクロック用スイッチ部と、
    を備えるプロセッサシステムを管理するためのコンピュータプログラムであって、
    前記プロセッサシステムに、前記プロセッサ上で動作する前記第１仮想マシンと前記第２仮想マシンとを仮想的に切り替えると共に、前記プロセッサの動作状態に応じて、前記複数の電源供給部のそれぞれの電圧と、前記複数のクロック供給部のそれぞれのクロック周波数とを、個別に制御する処理を実行させる、
    コンピュータプログラム。
JP2021135353A 2021-08-23 2021-08-23 プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム Pending JP2023030299A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021135353A JP2023030299A (ja) 2021-08-23 2021-08-23 プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021135353A JP2023030299A (ja) 2021-08-23 2021-08-23 プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム

Publications (1)

Publication Number Publication Date
JP2023030299A true JP2023030299A (ja) 2023-03-08

Family

ID=85414256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021135353A Pending JP2023030299A (ja) 2021-08-23 2021-08-23 プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム

Country Status (1)

Country Link
JP (1) JP2023030299A (ja)

Similar Documents

Publication Publication Date Title
JP5433837B2 (ja) 仮想計算機システム、仮想計算機の制御方法及びプログラム
JP6289444B2 (ja) 利用可能な並列性の量に従って１命令当たりのエネルギーを変化させるための方法及び装置
US9367340B2 (en) Resource management method and apparatus for virtual machine system, and virtual machine system
US10031574B2 (en) Apparatus and method for controlling multi-core processor of computing system
US10579132B2 (en) System and method for performing distributed power management without power cycling hosts
US20120060168A1 (en) Virtualization system and resource allocation method thereof
JPH0720968A (ja) 電圧と周波数を動的に変更することによってコンピュータの消費電力を減少させる方法
JP2012142019A (ja) 駆動オーバーライドを備えた電圧レギュレータ
GB2376325A (en) Inregrated circuit having dynamically adjustable clock signal frequency
US20130080809A1 (en) Server system and power managing method thereof
US20110271124A1 (en) Processor performance state optimization
EP3281085A1 (en) Dynamic power routing to hardware accelerators
US20130007493A1 (en) Computer system, method for controlling power of computer system, and recording medium for power control program
JP2023030299A (ja) プロセッサシステム、プロセッサシステムの管理方法、および、コンピュータプログラム
US10157066B2 (en) Method for optimizing performance of computationally intensive applications
US20090077290A1 (en) Controller for processing apparatus
TW201610701A (zh) 伺服器控制方法及機架控制器
US10261882B2 (en) Functional unit promotion to management unit
JP5768586B2 (ja) 計算装置、計算装置の制御方法、及びプログラム
JP2019109600A (ja) 情報処理装置、計算機制御方法、および計算機制御プログラム
US9201707B2 (en) Distributed system, device, method, and program
JP2024514420A (ja) 動的システム電力負荷管理
CN1645293A (zh) 电源管理的频率电压装置及频率电压控制的方法
Tambe et al. Virtual batching approach for green computing
CN110955321A (zh) 一种IaaS宿主机节能的方法及其系统

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20210823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210823