JP2023028058A - 検出システム - Google Patents

Abstract

【課題】同一デバイス内あるいは異なるデバイス間での素子の検出値のバラツキを抑制できる検出システムを提供する。【解決手段】検出システム１は、検出領域に複数の光センサが設けられたセンサ部１０と、センサ部１０を制御する制御部２０と、複数の光センサの検出値に対する補正値を含む補正値データと複数の各センサ部の識別コードとが１対１で関連付けられて格納されたデータ格納部３００と、を備える。制御部２０は、センサ部１０の識別コードに対応する補正値データをデータ格納部３００から取得し、取得した補正値データに基づき、光センサの検出値を補正する。【選択図】図１４

Description

本発明は、検出システムに関する。

特許文献１には、フォトダイオード等の光電変換素子が半導体基板上に複数配列された光学式センサが記載されている。光学式センサは、照射される光量に応じて光電変換素子から出力される信号が変化することで、生体情報を検出できる。特許文献１の光学式センサは、細かいピッチで指の表面の凹凸を検出することができ、指紋センサとして用いられる。特許文献２には、赤外線を感知する複数のセンサを備えた表示装置が記載されている。特許文献２の表示装置は、赤外光の反射光に基づいて、指の位置や、指紋パターンや静脈パターンを検出することができる。

米国特許出願公開第２０１８／００１２０６９号明細書 特開２００９－３２００５号公報

フォトダイオード等の光電変換素子は、個々に特性が異なるため、出力にバラツキが生じる。同一デバイス上に設けられた複数の光電変換素子の特性バラツキは、検出精度の低下の要因となる。また、異なるデバイス間で光電変換素子の特性バラツキに起因して、各デバイス間で検出結果のバラツキが生じる場合がある。

本発明は、同一デバイス内あるいは異なるデバイス間での素子の検出値のバラツキを抑制できる検出システムを提供することを目的とする。

本発明の一態様に係る検出システムは、検出領域に複数の光センサが設けられたセンサ部と、前記センサ部を制御する制御部と、複数の前記光センサの検出値に対する補正値を含む補正値データと複数の各センサ部の識別コードとが１対１で関連付けられて格納されたデータ格納部と、を備え、前記制御部は、前記センサ部の識別コードに対応する補正値データを前記データ格納部から取得し、取得した補正値データに基づき、前記光センサの検出値を補正する。

図１は、実施形態に係る検出システムで適用される検出装置の基本構成の一例を示す平面図である。 図２は、検出装置の回路構成を示すブロック図である。 図３は、検出装置を示す回路図である。 図４は、複数の部分検出領域を示す回路図である。 図５Ａは、センサ部の概略断面構成を示す断面図である。 図５Ｂは、第１変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。 図６は、検出装置の動作例を表すタイミング波形図である。 図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。 図８は、図６における読み出し期間の動作例を表すタイミング波形図である。 図９は、図６における読み出し期間に含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。 図１０は、検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。 図１１は、検出部の出力値と光センサに照射された光の強度との関係を示す図である。 図１２は、検出処理における補正値適用前後の相間性を示す模式図である。 図１３は、補正値データの一例を示す図である。 図１４は、実施形態に係る検出システムの構成を示す図である。 図１５は、データ格納部に格納される複数のセンサ部に対応した補正値データを示す図である。 図１６は、補正値データ取得処理の一例を示すフローチャートである。 図１７は、実施形態１に係る識別コードの態様を示す図である。 図１８は、個体識別部の回路構成の一例を示す図である。 図１９は、コード検出領域の概略断面構造を示す図である。 図２０は、実施形態１の変形例に係る個体識別部の態様を示す図である。 図２１は、実施形態２に係る識別コードの態様を示す図である。 図２２は、実施形態２に係る個体識別部の態様の一例を示す図である。 図２３は、実施形態２に係る識別コード読み取り処理の一例を示すフローチャートである。 図２４は、実施形態３に係る識別コードの態様を示す図である。 図２５は、実施形態３に係る個別識別部を設けた構成の具体例を説明する図である。

本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。なお、以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成要素は適宜組み合わせることが可能である。また、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

図１は、実施形態に係る検出システムで適用される検出装置の基本構成の一例を示す平面図である。図１に示すように、検出装置１００は、センサ部１０と、制御部２０と、を備える。

センサ部１０は、センサ基板２１と、第１光源基材５１及び第２光源基材５２と、を有する。制御部２０は、制御基板１２１と、検出回路４８と、制御回路１２２と、電源回路１２３と、インターフェース回路１２６と、を有する。

センサ基板２１は、検出領域ＡＡと、周辺領域ＧＡとを有する。検出領域ＡＡは、複数の光センサＰＤ（図４参照）が設けられた領域である。周辺領域ＧＡは、検出領域ＡＡの外周と、センサ基板２１の端部との間の領域であり、ゲート線駆動回路１５と、信号線選択回路１６とが設けられた領域である。

図１では、第１光源基材５１に複数の第１光源６１が設けられ、第２光源基材５２に複数の第２光源６２が設けられる例を示したが、図１に示す第１光源６１及び第２光源６２の配置は、あくまで一例であり適宜変更することができる。例えば、第１光源基材５１及び第２光源基材５２のそれぞれに、複数の第１光源６１及び複数の第２光源６２が配置されていてもよい。この場合、複数の第１光源６１を含むグループと、複数の第２光源６２を含むグループとが、第２方向Ｄｙに並んで配置されていてもよいし、第１光源６１と第２光源６２とが交互に第２方向Ｄｙに配置されていてもよい。また、第１光源６１及び第２光源６２が設けられる光源基材は１つ又は３つ以上であってもよい。さらには、第１光源６１及び第２光源６２は、同種の光源であっても良い。あるいは、複数の第１光源６１及び複数の第２光源６２は、例えば、検出領域ＡＡの直下に設けられた、いわゆる直下型の光源であっても良い。

センサ基板２１には、フレキシブルプリント基板（ＦＰＣ：Flexible Printed Circuits）７１（以下、「ＦＰＣ７１」とも称する）を介して制御基板１２１が電気的に接続される。制御基板１２１には、検出回路４８、制御回路１２２、電源回路１２３、及びインターフェース回路１２６が設けられている。

制御回路１２２は、例えばロジック制御信号を出力する制御ＩＣ（Control Integrated Circuit）を含む。制御回路１２２は、例えばＦＰＧＡ（Field Programmable Gate Array）等のＰＬＤ（Programmable Logic Device）を含む態様であっても良い。

制御回路１２２は、センサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に制御信号を供給して、センサ部１０の検出動作を制御する。また、制御回路１２２は、第１光源６１及び第２光源６２に制御信号を供給して、第１光源６１及び第２光源６２の点灯又は非点灯を制御する。

電源回路１２３は、センサ電源電位ＶＤＤＳＮＳ（図４参照）等の電圧信号をセンサ部１０、ゲート線駆動回路１５及び信号線選択回路１６に供給する。また、電源回路１２３は、電源電圧を第１光源６１及び第２光源６２に供給する。

インターフェース回路１２６は、例えばＵＳＢコントローラＩＣであり、制御回路１２２と外部の上位制御装置（後述）との間の通信制御を行う。

ゲート線駆動回路１５及び信号線選択回路１６は、センサ基板２１の周辺領域ＧＡに設けられる。具体的には、ゲート線駆動回路１５は、周辺領域ＧＡのうち第２方向Ｄｙに沿って延在する領域に設けられる。信号線選択回路１６は、周辺領域ＧＡのうち第１方向Ｄｘに沿って延在する領域に設けられる。

なお、第１方向Ｄｘは、センサ基板２１と平行な面内の一方向である。第２方向Ｄｙは、センサ基板２１と平行な面内の一方向であり、第１方向Ｄｘと直交する方向である。なお、第２方向Ｄｙは、第１方向Ｄｘと直交しないで交差してもよい。また、第３方向Ｄｚは、第１方向Ｄｘ及び第２方向Ｄｙと直交する方向であり、センサ基板２１の法線方向である。

複数の第１光源６１は、第１光源基材５１に設けられ、第２方向Ｄｙに沿って配列される。複数の第２光源６２は、第２光源基材５２に設けられ、第２方向Ｄｙに沿って配列される。第１光源基材５１及び第２光源基材５２は、それぞれ、制御基板１２１に設けられた端子部１２４、１２５を介して、制御回路１２２及び電源回路１２３と電気的に接続される。

複数の第１光源６１及び複数の第２光源６２は、例えば、無機ＬＥＤ（Light Emitting Diode）や、有機ＥＬ（ＯＬＥＤ：Organic Light Emitting Diode）等が用いられる。複数の第１光源６１及び複数の第２光源６２は、それぞれ異なる波長の第１光及び第２光を出射する。あるいは、複数の第１光源６１及び複数の第２光源６２は、同一の波長の光を出射する態様であっても良い。

第１光源６１から出射された第１光は、例えば、主に指Ｆｇ等の被検出体の表面で反射され検出領域ＡＡの光センサＰＤに入射する。これにより、センサ部１０は、指Ｆｇ等の表面の凹凸の形状を検出することで指紋を検出することができる。第２光源６２から出射された第２光は、例えば、指Ｆｇや手首等の被検出体の内部で反射し又は指Ｆｇや手首等を透過して検出領域ＡＡの光センサＰＤに入射する。これにより、センサ部１０は、指Ｆｇや手首等の内部の生体に関する情報を検出できる。生体に関する情報は、例えば、指Ｆｇや手首や掌の脈波、脈拍、血管像等である。すなわち、検出装置１００は、指紋や、脈波、脈拍、静脈などの血管パターンを含む、生体に関する情報を検出する検出装置として構成される。

第１光は、５２０ｎｍ以上６００ｎｍ以下、例えば５００ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９５０ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光は、青色又は緑色の可視光（青色光又は緑色光）であり、第２光は、赤外光である。センサ部１０は、第１光源６１から出射された第１光に基づいて、指紋を検出することができる。第２光源６２から出射された第２光は、指Ｆｇ等の被検出体の内部で反射し又は指Ｆｇ等を透過・吸収されて検出領域ＡＡの光センサＰＤに入射する。これにより、センサ部１０は、指Ｆｇ等の内部の生体に関する情報として、脈波や、静脈等の血管像（血管パターン）を検出できる。

又は、第１光は、６００ｎｍ以上７００ｎｍ以下、例えば６６０ｎｍ程度の波長を有し、第２光は、７８０ｎｍ以上９５０ｎｍ以下、例えば８５０ｎｍ程度の波長を有していてもよい。この場合、第１光は、赤色の可視光（赤色光）であり、第２光は、赤外光である。センサ部１０は、第１光源６１から出射された第１光及び第２光源６２から出射された第２光に基づいて、センサ部１０は、生体に関する情報として、脈波、脈拍や血管像に加えて、血中酸素濃度を検出することができる。このように、検出装置１００は、第１光源６１及び複数の第２光源６２を有し、第１光に基づいた検出と、第２光に基づいた検出とを行うことで、種々の生体に関する情報を検出することができる。

図２は、検出装置の回路構成を示すブロック図である。図２に示すように、検出装置１００は、検出制御部１１と検出部４０と、有する。

センサ部１０は、検出領域ＡＡに複数の光センサＰＤが設けられている。光センサＰＤはフォトダイオードであり、照射される光に応じた電気信号を、検出信号Ｖｄｅｔとして信号線選択回路１６に出力する。また、センサ部１０は、ゲート線駆動回路１５から供給されるゲート駆動信号Ｖｇｃｌにしたがって検出を行う。

検出制御部１１は、ゲート線駆動回路１５、信号線選択回路１６及び検出部４０にそれぞれ制御信号を供給し、これらの動作を制御する回路である。検出制御部１１は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号をゲート線駆動回路１５に供給する。また、検出制御部１１は、選択信号ＡＳＷ等の各種制御信号を信号線選択回路１６に供給する。また、検出制御部１１は、各種制御信号を第１光源６１及び第２光源６２に供給して、それぞれの点灯及び非点灯を制御する。本開示において、検出制御部１１は、例えば制御回路１２２に含まれる。

ゲート線駆動回路１５は、各種制御信号に基づいて複数のゲート線ＧＣＬ（図３参照）を駆動する回路である。ゲート線駆動回路１５は、複数のゲート線ＧＣＬを順次又は同時に選択し、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線駆動回路１５は、ゲート線ＧＣＬに接続された複数の光センサＰＤを選択する。

信号線選択回路１６は、複数の信号線ＳＧＬ（図３参照）を順次又は同時に選択するスイッチ回路である。信号線選択回路１６は、例えばマルチプレクサである。信号線選択回路１６は、検出制御部１１から供給される選択信号ＡＳＷに基づいて、選択された信号線ＳＧＬと検出回路４８とを電気的に接続する。これにより、信号線選択回路１６は、光センサＰＤの検出信号Ｖｄｅｔを検出部４０に出力する。

検出部４０は、検出回路４８と、信号処理部４４と、記憶部４６と、検出タイミング制御部４７とを備える。検出タイミング制御部４７は、検出制御部１１から供給される制御信号に基づいて、検出回路４８と、信号処理部４４と、が同期して動作するように制御する。

検出回路４８は、例えばアナログフロントエンド回路（ＡＦＥ：Analog Front End）である。検出回路４８は、少なくとも検出信号増幅部４２及びＡ／Ｄ変換部４３の機能を有する信号処理回路である。検出信号増幅部４２は、検出信号Ｖｄｅｔを増幅する。Ａ／Ｄ変換部４３は、検出信号増幅部４２から出力されるアナログ信号をデジタル信号に変換する。

信号処理部４４は、検出回路４８の出力信号に基づいて、センサ部１０により検出された信号の処理を行う論理回路である。信号処理部４４は、例えば制御回路１２２に含まれる。

記憶部４６は、信号処理部４４で処理された信号を一時的に保存する。また、本開示において、記憶部４６は、例えば、後述するネットワークサーバに設けられたデータ格納部から取得した補正値データを保存する。記憶部４６は、例えばＲＡＭ（Random Access Memory）、レジスタ回路等であっても良い。記憶部４６は、例えば制御回路１２２に含まれる。

次に、検出装置１００の回路構成例について説明する。図３は、検出装置を示す回路図である。図３に示すように、センサ部１０は、マトリクス状に配列された複数の部分検出領域ＰＡＡを有する。複数の部分検出領域ＰＡＡには、それぞれ光センサＰＤが設けられている。

ゲート線ＧＣＬは、第１方向Ｄｘに延在し、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡと接続される。また、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）は、第２方向Ｄｙに配列され、それぞれゲート線駆動回路１５に接続される。なお、以下の説明において、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を区別して説明する必要がない場合には、単にゲート線ＧＣＬと表す。また、図３では説明を分かりやすくするために、８本のゲート線ＧＣＬを示しているが、あくまで一例であり、ゲート線ＧＣＬは、Ｍ本（Ｍは８以上、例えばＭ＝２５６）配列されていてもよい。

信号線ＳＧＬは、第２方向Ｄｙに延在し、第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡの光センサＰＤに接続される。また、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）は、第１方向Ｄｘに配列されて、それぞれ信号線選択回路１６及びリセット回路１７に接続される。なお、以下の説明において、複数の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（１２）を区別して説明する必要がない場合には、単に信号線ＳＧＬと表す。

また、説明を分かりやすくするために、１２本の信号線ＳＧＬを示しているが、あくまで一例であり、信号線ＳＧＬは、Ｎ本（Ｎは１２以上、例えばＮ＝２５２）配列されていてもよい。

ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ、リセット信号ＲＳＴ１等の各種制御信号を、制御回路１２２（図１参照）から受け取る。ゲート線駆動回路１５は、各種制御信号に基づいて、複数のゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）を時分割的に順次選択する。ゲート線駆動回路１５は、選択されたゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。これにより、ゲート線ＧＣＬに接続された複数のスイッチング素子Ｔｒにゲート駆動信号Ｖｇｃｌが供給され、第１方向Ｄｘに配列された複数の部分検出領域ＰＡＡが、検出対象として選択される。

なお、ゲート線駆動回路１５は、指紋の検出及び異なる複数の生体に関する情報（脈波、脈拍、静脈等の血管像、血中酸素濃度等、以下、単に「生体情報」とも称する）のそれぞれの検出モードごとに、異なる駆動を実行してもよい。例えば、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを束ねて駆動してもよい。

具体的には、ゲート線駆動回路１５は、制御信号に基づいて、ゲート線ＧＣＬ（１）、ＧＣＬ（２）、…、ＧＣＬ（８）のうち、所定数のゲート線ＧＣＬを同時に選択する。例えば、ゲート線駆動回路１５は、６本のゲート線ＧＣＬ（１）からゲート線ＧＣＬ（６）を同時に選択し、ゲート駆動信号Ｖｇｃｌを供給する。ゲート線駆動回路１５は、選択された６本のゲート線ＧＣＬを介して、複数のスイッチング素子Ｔｒにゲート駆動信号Ｖｇｃｌを供給する。これにより、第１方向Ｄｘ及び第２方向Ｄｙに配列された複数の部分検出領域ＰＡＡを含むブロック単位ＰＡＧ１、ＰＡＧ２が、それぞれ検出対象として選択される。ゲート線駆動回路１５は、所定数のゲート線ＧＣＬを束ねて駆動し、所定数のゲート線ＧＣＬごとに順次ゲート駆動信号Ｖｇｃｌを供給する。

信号線選択回路１６は、複数の選択信号線Ｌｓｅｌと、複数の出力信号線Ｌｏｕｔと、第３スイッチング素子ＴｒＳと、を有する。複数の第３スイッチング素子ＴｒＳは、それぞれ複数の信号線ＳＧＬに対応して設けられている。６本の信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）は、共通の出力信号線Ｌｏｕｔ１に接続される。６本の信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）は、共通の出力信号線Ｌｏｕｔ２に接続される。出力信号線Ｌｏｕｔ１、Ｌｏｕｔ２は、それぞれ検出回路４８に接続される。

ここで、信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）を第１信号線ブロックとし、信号線ＳＧＬ（７）、ＳＧＬ（８）、…、ＳＧＬ（１２）を第２信号線ブロックとする。複数の選択信号線Ｌｓｅｌは、１つの信号線ブロックに含まれる第３スイッチング素子ＴｒＳのゲートにそれぞれ接続される。また、１本の選択信号線Ｌｓｅｌは、複数の信号線ブロックの第３スイッチング素子ＴｒＳのゲートに接続される。

具体的には、選択信号線Ｌｓｅｌ１、Ｌｓｅｌ２、…、Ｌｓｅｌ６は、それぞれ信号線ＳＧＬ（１）、ＳＧＬ（２）、…、ＳＧＬ（６）に対応する第３スイッチング素子ＴｒＳと接続される。また、選択信号線Ｌｓｅｌ１は、信号線ＳＧＬ（１）に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ（７）に対応する第３スイッチング素子ＴｒＳと、に接続される。選択信号線Ｌｓｅｌ２は、信号線ＳＧＬ（２）に対応する第３スイッチング素子ＴｒＳと、信号線ＳＧＬ（８）に対応する第３スイッチング素子ＴｒＳと、に接続される。

制御回路１２２（図１参照）は、選択信号ＡＳＷを順次選択信号線Ｌｓｅｌに供給する。これにより、信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて信号線ＳＧＬを時分割的に順次選択する。また、信号線選択回路１６は、複数の信号線ブロックでそれぞれ１本ずつ信号線ＳＧＬを選択する。このような構成により、検出装置１００は、検出回路４８を含むＩＣ（Integrated Circuit）の数、又はＩＣの端子数を少なくすることができる。

なお、信号線選択回路１６は、複数の信号線ＳＧＬを束ねて検出回路４８に接続してもよい。具体的には、制御回路１２２（図１参照）は、選択信号ＡＳＷを同時に選択信号線Ｌｓｅｌに供給する。信号線選択回路１６は、第３スイッチング素子ＴｒＳの動作により、１つの信号線ブロックにおいて複数の信号線ＳＧＬ（例えば６本の信号線ＳＧＬ）を選択し、複数の信号線ＳＧＬと検出回路４８とを接続する。これにより、ブロック単位ＰＡＧ１、ＰＡＧ２で検出された信号が検出回路４８に出力される。この場合、ブロック単位ＰＡＧ１、ＰＡＧ２に含まれる複数の部分検出領域ＰＡＡ（光センサＰＤ）からの信号が統合されて検出回路４８に出力される。

ゲート線駆動回路１５及び信号線選択回路１６の動作により、ブロック単位ＰＡＧ１、ＰＡＧ２ごとに検出を行うことで、１回の検出で得られる検出信号Ｖｄｅｔの強度が向上するのでセンサ感度を向上させることができる。

図３に示すように、リセット回路１７は、基準信号線Ｌｖｒ、リセット信号線Ｌｒｓｔ及び第４スイッチング素子ＴｒＲを有する。第４スイッチング素子ＴｒＲは、複数の信号線ＳＧＬに対応して設けられている。基準信号線Ｌｖｒは、複数の第４スイッチング素子ＴｒＲのソース又はドレインの一方に接続される。リセット信号線Ｌｒｓｔは、複数の第４スイッチング素子ＴｒＲのゲートに接続される。

制御回路１２２は、リセット信号ＲＳＴ２をリセット信号線Ｌｒｓｔに供給する。これにより、複数の第４スイッチング素子ＴｒＲがオンになり、複数の信号線ＳＧＬは基準信号線Ｌｖｒと電気的に接続される。電源回路１２３は、基準信号ＣＯＭを基準信号線Ｌｖｒに供給する。これにより、複数の部分検出領域ＰＡＡに含まれる容量素子Ｃａ（図４参照）に基準信号ＣＯＭが供給される。

図４は、実施形態に係る検出装置の複数の部分検出領域を示す回路図である。なお、図４では、検出回路４８の回路構成も併せて示している。図４に示すように、部分検出領域ＰＡＡは、光センサＰＤと、容量素子Ｃａと、スイッチング素子Ｔｒとを含む。容量素子Ｃａは、光センサＰＤに形成される容量（センサ容量）であり、等価的に光センサＰＤと並列に接続される。さらに、信号線容量Ｃｃは、信号線ＳＧＬに形成される寄生容量であり、等価的に、信号線ＳＧＬと、光センサＰＤのアノード及び容量素子Ｃａの一端側との間に形成される。

図４では、複数のゲート線ＧＣＬのうち、第２方向Ｄｙに並ぶ２つのゲート線ＧＣＬ（ｍ）、ＧＣＬ（ｍ＋１）を示す。また、複数の信号線ＳＧＬのうち、第１方向Ｄｘに並ぶ２つの信号線ＳＧＬ（ｎ）、ＳＧＬ（ｎ＋１）を示す。部分検出領域ＰＡＡは、ゲート線ＧＣＬと信号線ＳＧＬとで囲まれた領域である。

スイッチング素子Ｔｒは、光センサＰＤに対応して設けられる。スイッチング素子Ｔｒは、薄膜トランジスタにより構成されるものであり、この例では、ｎチャネルのＭＯＳ（Metal Oxide Semiconductor）型のＴＦＴ（Thin Film Transistor）で構成されている。

第１方向Ｄｘに並ぶ複数の部分検出領域ＰＡＡに属するスイッチング素子Ｔｒのゲートは、ゲート線ＧＣＬに接続される。第２方向Ｄｙに並ぶ複数の部分検出領域ＰＡＡに属するスイッチング素子Ｔｒのソースは、信号線ＳＧＬに接続される。スイッチング素子Ｔｒのドレインは、光センサＰＤのカソード及び容量素子Ｃａに接続される。

光センサＰＤのアノードには、電源回路１２３からセンサ電源信号ＶＤＤＳＮＳが供給される。また、信号線ＳＧＬ及び容量素子Ｃａには、電源回路１２３から、信号線ＳＧＬ及び容量素子Ｃａの初期電位となる基準信号ＣＯＭが供給される。

後述するリセット期間Ｐｒｓｔ（図６参照）において、リセット信号線Ｌｒｓｔにリセット信号ＲＳＴ２が供給され、信号線ＳＧＬに基準信号ＣＯＭが供給される。ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを順次供給して各容量素子Ｃａをリセット電位（基準信号ＣＯＭ電位、例えば、０．７５Ｖ）にチャージする。また、制御回路１２２（図１参照）は、選択信号線Ｌｓｅｌに選択信号ＡＳＷを順次供給して各容量素子Ｃａと同様に信号線ＳＧＬをリセット電位（基準信号ＣＯＭ電位、例えば、０．７５Ｖ）にチャージする。

露光期間Ｐｅｘ（図６参照）において、部分検出領域ＰＡＡに光が照射されると、光センサＰＤには光量に応じた電流が流れ、これにより容量素子Ｃａの電荷量が減少し、容量素子Ｃａの電位がリセット電位（例えば０．７５Ｖ）から低下する。その後、読み出し期間Ｐｄｅｔ（図６参照）において、スイッチング素子Ｔｒ及び信号線選択回路１６の第３スイッチング素子ＴｒＳがオンになると、各容量素子Ｃａが検出回路４８に接続される。これにより、検出装置１００は、部分検出領域ＰＡＡごとに、又はブロック単位ＰＡＧ１、ＰＡＧ２ごとに光センサＰＤに照射される光の光量に応じた信号を検出できる。

検出回路４８は、読み出し期間Ｐｄｅｔ（図６参照）にスイッチＳＳＷがオンになり、信号線ＳＧＬと接続される。検出回路４８の検出信号増幅部４２は、容量素子Ｃａの電荷量変化を電圧の変動に変換して増幅する。検出信号増幅部４２の非反転入力部（＋）には、固定された電位を有する基準電位（Ｖｒｅｆ）が入力され、反転入力端子（－）には、信号線ＳＧＬが接続される。実施形態では、基準電位（Ｖｒｅｆ）電圧として基準信号ＣＯＭと同じ信号が入力される。また、検出信号増幅部４２は、容量素子Ｃｂ及びリセットスイッチＲＳＷを有する。リセット期間Ｐｒｓｔ（図６参照）において、リセットスイッチＲＳＷがオンになり、容量素子Ｃｂの電荷がリセットされる。

次に、光センサＰＤの構成について説明する。図５Ａは、センサ部の概略断面構成を示す断面図である。図５Ａに示すように、センサ部１０は、センサ基板２１と、ＴＦＴ層２２と、絶縁層２３と、光センサＰＤと、絶縁層２４ａ、２４ｂ、２４ｃ、２５を備える。

センサ基板２１は、絶縁性の基材であり、例えば、ガラスや樹脂材料が用いられる。センサ基板２１は、平板状に限定されず、曲面を有していてもよい。この場合、センサ基板２１は、フィルム状の樹脂であってもよい。

センサ基板２１は、第１面と、第１面の反対側の第２面とを有する。第１面に、ＴＦＴ層２２、絶縁層２３、光センサＰＤ、絶縁層２４、２５の順に積層される。

ＴＦＴ層２２は、上述したゲート線駆動回路１５や信号線選択回路１６等の回路が設けられる。また、ＴＦＴ層２２には、スイッチング素子Ｔｒ等のＴＦＴ（Thin Film Transistor）や、ゲート線ＧＣＬ、信号線ＳＧＬ等の各種配線が設けられる。センサ基板２１及びＴＦＴ層２２は、所定の検出領域ごとにセンサを駆動する駆動回路基板であり、バックプレーン又はアレイ基板とも呼ばれる。

絶縁層２３は、有機絶縁層であり、ＴＦＴ層２２の上に設けられる。絶縁層２３は、ＴＦＴ層２２に形成されるスイッチング素子Ｔｒや、各種導電層で形成される凹凸を平坦化する平坦化層である。

光センサＰＤは、絶縁層２３の上に設けられる。光センサＰＤは、下部電極３５、半導体層３１及び上部電極３４を有し、この順で積層される。

下部電極３５は、絶縁層２３の上に設けられ、コンタクトホールＨ１を介してＴＦＴ層２２のスイッチング素子Ｔｒと電気的に接続される。下部電極３５は、光センサＰＤのカソードであり、検出信号Ｖｄｅｔを読み出すための電極であり、光センサＰＤごとに複数設けられる。

半導体層３１は、アモルファスシリコン（ａ－Ｓｉ）である。半導体層３１は、ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃを含む。ｉ型半導体層３２ａ、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃは、光電変換素子の一具体例である。図５Ａでは、センサ基板２１の表面に垂直な方向において、ｎ型半導体層３２ｃ、ｉ型半導体層３２ａ及びｐ型半導体層３２ｂの順に積層されている。ただし、反対の構成、つまり、ｐ型半導体層３２ｂ、ｉ型半導体層３２ａ及びｎ型半導体層３２ｃの順に積層されていてもよい。また半導体層３１は、有機半導体からなる光電変換素子であってもよい。

ｎ型半導体層３２ｃは、ａ－Ｓｉに不純物がドープされてｎ＋領域を形成する。ｐ型半導体層３２ｂは、ａ－Ｓｉに不純物がドープされてｐ＋領域を形成する。ｉ型半導体層３２ａは、例えば、ノンドープの真性半導体であり、ｐ型半導体層３２ｂ及びｎ型半導体層３２ｃよりも低い導電性を有する。

上部電極３４は、光センサＰＤのアノードであり、電源信号ＶＤＤＳＮＳを光電変換層に供給するための電極である。上部電極３４は、複数の光センサＰＤに対して共通に設けられる。

上部電極３４は、例えば、ＩＺＯ（Indium Zinc Oxide）等の透光性を有する導電性材料が用いられる。下部電極３５は、例えば、ＩＴＯ（Indium Tin Oxide）等の透光性を有する導電性材料が用いられる。

下部電極３５及び上部電極３４は、例えば銀（Ａｇ）等の金属材料、あるいは、複数の金属材料の少なくとも１以上を含む合金材料であっても良い。この場合、電極の膜厚を制御することで、透光性を有する半透過型電極として電極を形成できる。例えば、膜厚１０ｎｍのＡｇ薄膜で形成することで、６０％程度の透光性を有する。これにより、光センサＰＤは、センサ基板２１の第１面Ｓ１側から照射される光及び第２面Ｓ２側から照射される光の双方を検出できる。

絶縁層２３の上に絶縁層２４ａ及び絶縁層２４ｂが設けられている。絶縁層２４ａは、上部電極３４の周縁部を覆い、上部電極３４と重なる位置に開口が設けられている。接続配線３６は、上部電極３４のうち、絶縁層２４ａが設けられていない部分で上部電極３４と接続される。絶縁層２４ｂは、上部電極３４及び接続配線３６を覆って絶縁層２４ａの上に設けられる。絶縁層２４ｂの上に平坦化層である絶縁層２４ｃが設けられる。絶縁層２４ｃの上に絶縁層２５が設けられる。ただし、絶縁層２５は、なくてもよい。

図５Ｂは、第１変形例に係る検出装置のセンサ部の概略断面構成を示す断面図である。図５Ｂに示すように、第１変形例の検出装置１００Ａにおいて、光センサＰＤＡは、絶縁層２３ａの上に設けられる。絶縁層２３ａは、絶縁層２３を覆って設けられた無機絶縁層であり、例えば窒化シリコン（ＳｉＮ）で形成される。光センサＰＤＡは、光電変換層３１Ａと、下部電極３５（カソード電極）と、上部電極３４（アノード電極）と、を有する。センサ基板２１の第１面Ｓ１に垂直な方向において、下部電極３５、光電変換層３１Ａ、上部電極３４の順に積層される。

光電変換層３１Ａは、照射される光に応じて特性（例えば、電圧電流特性や抵抗値）が変化する。光電変換層３１Ａの材料として、有機材料が用いられる。具体的には、光電変換層３１Ａとして、例えば、低分子有機材料であるＣ６０（フラーレン）、ＰＣＢＭ（フェニルＣ６１酪酸メチルエステル：Phenyl C61-butyric acid methyl ester）、ＣｕＰｃ（銅フタロシアニン：Copper Phthalocyanine）、Ｆ１６ＣｕＰｃ（フッ素化銅フタロシアニン）、ｒｕｂｒｅｎｅ（ルブレン：5,6,11,12-tetraphenyltetracene）、ＰＤＩ（Perylene（ペリレン）の誘導体）等を用いることができる。

光電変換層３１Ａは、これらの低分子有機材料を用いて蒸着型（Dry Process）で形成することができる。この場合、光電変換層３１Ａは、例えば、ＣｕＰｃとＦ１６ＣｕＰｃとの積層膜、又はｒｕｂｒｅｎｅとＣ６０との積層膜であってもよい。光電変換層３１Ａは、塗布型（Wet Process）で形成することもできる。この場合、光電変換層３１Ａは、上述した低分子有機材料と高分子有機材料とを組み合わせた材料が用いられる。高分子有機材料として、例えばＰ３ＨＴ（poly（3-hexylthiophene））、Ｆ８ＢＴ（F8-alt-benzothiadiazole）等を用いることができる。光電変換層３１Ａは、Ｐ３ＨＴとＰＣＢＭとが混合した状態の膜、又はＦ８ＢＴとＰＤＩとが混合した状態の膜とすることができる。

下部電極３５と、上部電極３４とは、光電変換層３１Ａを挟んで対向する。上部電極３４は、例えば、ＩＺＯ等の透光性を有する導電性材料が用いられる。下部電極３５は、例えば、ＩＴＯ等の透光性を有する導電性材料が用いられる。

下部電極３５及び上部電極３４は、例えば銀（Ａｇ）等の金属材料、あるいは、複数の金属材料の少なくとも１以上を含む合金材料であっても良い。この場合、電極の膜厚を制御することで、透光性を有する半透過型電極として電極を形成できる。例えば、膜厚１０ｎｍのＡｇ薄膜で形成することで、６０％程度の透光性を有する。これにより、光センサＰＤＡは、センサ基板２１の第１面Ｓ１側から照射される光及び第２面Ｓ２側から照射される光の双方を検出できる。

図５Ｂでは図示を省略するが、上部電極３４を覆って絶縁層２４が設けられてもよい。絶縁層は、パッシベーション膜であり、光センサＰＤＡを保護するために設けられている。

図５Ｂに示すように、ＴＦＴ層２２には、光センサＰＤＡに電気的に接続されるスイッチング素子Ｔｒが設けられる。スイッチング素子Ｔｒは、半導体層８１、ソース電極８２、ドレイン電極８３及びゲート電極８４、８５を有する。光センサＰＤＡの下部電極３５は、絶縁層２３、２３ａに設けられたコンタクトホールＨ１１を介して、スイッチング素子Ｔｒのドレイン電極８３と電気的に接続される。

スイッチング素子Ｔｒは、半導体層８１の上側及び下側の両方にゲート電極８４、８５が設けられた、いわゆるデュアルゲート構造である。ただし、これに限定されず、スイッチング素子Ｔｒはトップゲート構造でもよく、ボトムゲート構造でもよい。

なお、図５Ｂでは、周辺領域ＧＡに設けられた第２スイッチング素子ＴｒＡ及び端子部を、模式的に示している。第２スイッチング素子ＴｒＡは、例えば、ゲート線駆動回路１５（図１参照）に設けられたスイッチング素子である。第２スイッチング素子ＴｒＡは、半導体層８６、ソース電極８７、ドレイン電極８８及びゲート電極８９を有する。第２スイッチング素子ＴｒＡは、半導体層８６の上側にゲート電極８９が設けられた、いわゆるトップゲート構造である。半導体層８６の下側で、半導体層８６とセンサ基板２１との間には、遮光層９０が設けられる。ただし、これに限定されず、第２スイッチング素子ＴｒＡはボトムゲート構造でもよく、デュアルゲート構造でもよい。

スイッチング素子Ｔｒの半導体層８１と、第２スイッチング素子ＴｒＡの半導体層８６とは、異なる層に設けられる。スイッチング素子Ｔｒの半導体層８１は、例えば酸化物半導体である。第２スイッチング素子ＴｒＡの半導体層８６は、例えばポリシリコンである。

次に、検出装置１００の動作例について説明する。図６は、検出装置の動作例を表すタイミング波形図である。図７は、図６におけるリセット期間の動作例を表すタイミング波形図である。図８は、図６における読み出し期間の動作例を表すタイミング波形図である。図９は、図６における行読み出し期間ＶＲに含まれる１つのゲート線の駆動期間の動作例を表すタイミング波形図である。図１０は、検出装置のセンサ部の駆動と、光源の点灯動作との関係を説明するための説明図である。

図６に示すように、検出装置１００は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔを有する。電源回路１２３は、リセット期間Ｐｒｓｔ、露光期間Ｐｅｘ及び読み出し期間Ｐｄｅｔに亘って、センサ電源信号ＶＤＤＳＮＳを光センサＰＤのアノードに供給する。センサ電源信号ＶＤＤＳＮＳは光センサＰＤのアノード－カソード間に逆バイアスを印加する信号である。例えば、光センサＰＤのカソードには実質０．７５Ｖの基準信号ＣＯＭがされているが、アノードに実質－１．２５Ｖのセンサ電源信号ＶＤＤＳＮＳを印加することにより、アノード－カソード間は実質２．０Ｖで逆バイアスされる。制御回路１２２は、リセット信号ＲＳＴ２を”Ｈ”とした後にゲート線駆動回路１５にスタート信号ＳＴＶおよびクロック信号ＣＫを供給し、リセット期間Ｐｒｓｔが開始する。リセット期間Ｐｒｓｔにおいて、制御回路１２２は、基準信号ＣＯＭをリセット回路１７に供給し、リセット信号ＲＳＴ２によってリセット電圧を供給するための第４スイッチング素子ＴｒＲをオンさせる。これにより各信号線ＳＧＬにはリセット電圧として基準信号ＣＯＭが供給される。基準信号ＣＯＭは、例えば０．７５Ｖとされる。

リセット期間Ｐｒｓｔにおいて、ゲート線駆動回路１５は、スタート信号ＳＴＶ、クロック信号ＣＫ及びリセット信号ＲＳＴ１に基づいて、順次ゲート線ＧＣＬを選択する。ゲート線駆動回路１５は、ゲート駆動信号Ｖｇｃｌ｛Ｖｇｃｌ（１）～Ｖｇｃｌ（Ｍ）｝をゲート線ＧＣＬに順次供給する。ゲート駆動信号Ｖｇｃｌは、高レベル電圧である電源電圧ＶＤＤと低レベル電圧である電源電圧ＶＳＳとを有するパルス状の波形を有する。図６では、Ｍ本（例えばＭ＝２５６）のゲート線ＧＣＬが設けられており、各ゲート線ＧＣＬに、ゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）が順次供給され、複数のスイッチング素子Ｔｒは各行毎に順次導通され、リセット電圧が供給される。リセット電圧として例えば、基準信号ＣＯＭの電圧０．７５Ｖが供給される。

具体的には、図７に示すように、ゲート線駆動回路１５は、期間Ｖ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６のいずれか１つ（図７では選択信号ＡＳＷ１）を、信号線選択回路１６に供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが検出回路４８に接続される。この結果、第３スイッチング素子ＴｒＳと検出回路４８との間の接続配線にもリセット電圧（基準信号ＣＯＭ）が供給される。

同様に、ゲート線駆動回路１５は、期間Ｖ（２）、…、Ｖ（Ｍ－１）、Ｖ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。

これにより、リセット期間Ｐｒｓｔでは、全ての部分検出領域ＰＡＡの容量素子Ｃａは、順次信号線ＳＧＬと電気的に接続されて、基準信号ＣＯＭが供給される。この結果、容量素子Ｃａの容量がリセットされる。尚、部分的にゲート線、および信号線ＳＧＬを選択することにより部分検出領域ＰＡＡのうち一部の容量素子Ｃａの容量をリセットすることも可能である。

露光するタイミングの例として、ゲート線非選択時露光制御方法と常時露光制御方法がある。ゲート線非選択時露光制御方法においては、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、検出対象の全ての光センサＰＤにリセット電圧が供給される。その後、検出対象の光センサＰＤに接続された全てのゲート線ＧＣＬが低電圧（スイッチング素子Ｔｒがオフ）になると露光が開始され、露光期間Ｐｅｘの間に露光が行われる。露光が終了すると前述のように検出対象の光センサＰＤに接続されたゲート線ＧＣＬにゲート駆動信号｛Ｖｇｃｌ（１）～（Ｍ）｝が順次供給され、読み出し期間Ｐｄｅｔに読み出しが行われる。常時露光制御方法においては、リセット期間Ｐｒｓｔ、読み出し期間Ｐｄｅｔにおいても露光を行う制御（常時露光制御）をすることも可能である。この場合は、リセット期間Ｐｒｓｔにゲート駆動信号Ｖｇｃｌ（１）がゲート線ＧＣＬに供給された後に、露光期間Ｐｅｘ（１）が開始する。ここで、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝とは光センサＰＤから容量素子Ｃａへ充電される期間とされる。リセット期間Ｐｒｓｔに容量素子Ｃａにチャージされた電荷が光照射によって光センサＰＤに逆方向電流（カソードからアノードへ）が流れ、容量素子Ｃａの電位差は減少する。なお、各ゲート線ＧＣＬに対応する部分検出領域ＰＡＡでの、実際の露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、開始のタイミング及び終了のタイミングが異なっている。露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、リセット期間Ｐｒｓｔでゲート駆動信号Ｖｇｃｌが高レベル電圧の電源電圧ＶＤＤから低レベル電圧の電源電圧ＶＳＳに変化したタイミングで開始される。また、露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）は、それぞれ、読み出し期間Ｐｄｅｔでゲート駆動信号Ｖｇｃｌが電源電圧ＶＳＳから電源電圧ＶＤＤに変化したタイミングで終了する。各露光期間Ｐｅｘ（１）、…、Ｐｅｘ（Ｍ）の露光時間の長さは等しい。

ゲート線非選択時露光制御方法において、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及では、各部分検出領域ＰＡＡで、光センサＰＤに照射された光に応じて電流が流れる。この結果、各容量素子Ｃａの電位がリセット電位（例えば０．７５Ｖ）より低下する。

読み出し期間Ｐｄｅｔが開始する前のタイミングで、制御回路１２２は、リセット信号ＲＳＴ２を低レベル電圧にする。これにより、リセット回路１７の動作が停止する。尚、リセット信号はリセット期間Ｐｒｓｔのみ高レベル電圧としてもよい。読み出し期間Ｐｄｅｔでは、リセット期間Ｐｒｓｔと同様に、ゲート線駆動回路１５は、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌ（１）、…、Ｖｇｃｌ（Ｍ）を順次供給する。

具体的には、図８に示すように、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）において、ゲート線ＧＣＬ（１）に、高レベル電圧（電源電圧ＶＤＤ）のゲート駆動信号Ｖｇｃｌ（１）を供給する。制御回路１２２は、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６を、信号線選択回路１６に順次供給する。これにより、ゲート駆動信号Ｖｇｃｌ（１）により選択された部分検出領域ＰＡＡの信号線ＳＧＬが順次、又は同時に検出回路４８に接続される。この結果、検出信号Ｖｄｅｔが部分検出領域ＰＡＡごとに検出回路４８に供給される。

同様に、ゲート線駆動回路１５は、行読み出し期間ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）において、ゲート線ＧＣＬ（２）、…、ＧＣＬ（Ｍ－１）、ＧＣＬ（Ｍ）に、それぞれ高レベル電圧のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ－１）、Ｖｇｃｌ（Ｍ）を供給する。すなわち、ゲート線駆動回路１５は、行読み出し期間ＶＲ（１）、ＶＲ（２）、…、ＶＲ（Ｍ－１）、ＶＲ（Ｍ）ごとに、ゲート線ＧＣＬにゲート駆動信号Ｖｇｃｌを供給する。各ゲート駆動信号Ｖｇｃｌが高レベル電圧となる期間ごとに、信号線選択回路１６は選択信号ＡＳＷに基づいて、順次信号線ＳＧＬを選択する。信号線選択回路１６は、信号線ＳＧＬごとに順次、１つの検出回路４８に接続する。これにより、読み出し期間Ｐｄｅｔで、検出装置１００は、全ての部分検出領域ＰＡＡの検出信号Ｖｄｅｔを検出回路４８に出力することができる。

以下、図９を参照して、図６における１つのゲート駆動信号Ｖｇｃｌ（ｊ）の供給期間である行読み出し期間ＶＲ中の動作例について説明する。図６では、最初のゲート駆動信号Ｖｇｃｌ（１）に行読み出し期間ＶＲの符号を付しているが、他のゲート駆動信号Ｖｇｃｌ（２）、…、Ｖｇｃｌ（Ｍ）についても同様である。ｊは、１からＭのいずれかの自然数である。

図９および図４に示すように、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）は予め基準電位（Ｖｒｅｆ）電圧にリセットされている。基準電位（Ｖｒｅｆ）電圧はリセット電圧とされ、例えば０．７５Ｖとされる。次にゲート駆動信号Ｖｇｃｌ（ｊ）がハイレベルとなり当該行のスイッチング素子Ｔｒがオンし、各行の信号線ＳＧＬは当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧になる。ゲート駆動信号Ｖｇｃｌ（ｊ）の立ち上がりから期間ｔ１の経過後、選択信号ＡＳＷ（ｋ）がハイになる期間ｔ２が生じる。選択信号ＡＳＷ（ｋ）がハイになって第３スイッチング素子ＴｒＳがオンすると、当該第３スイッチング素子ＴｒＳを介して検出回路４８と接続されている部分検出領域ＰＡＡの容量（容量素子Ｃａ）に充電された電荷により、第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）（図４参照）が当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧に変化する（期間ｔ３）。図９の例では期間ｔ３のようにこの電圧はリセット電圧から下がっている。その後、スイッチＳＳＷがオン（ＳＳＷ信号のハイレベルの期間ｔ４）すると当該部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷が検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動し、検出信号増幅部４２の出力電圧は容量素子Ｃｂに蓄積された電荷に応じた電圧となる。このとき検出信号増幅部４２の反転入力部はオペアンプのイマジナリショート電位となるため、基準電位（Ｖｒｅｆ）に戻っている。検出信号増幅部４２の出力電圧はＡ／Ｄ変換部４３で読み出す。図９の例では、各列の信号線ＳＧＬに対応する選択信号ＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）、…の波形がハイになって第３スイッチング素子ＴｒＳを順次オンさせ、同様の動作を順次行うことで当該ゲート線ＧＣＬに接続された部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷を順次読み出している。なお図９におけるＡＳＷ（ｋ）、ＡＳＷ（ｋ＋１）…は、例えば、図９におけるＡＳＷ１からＡＳＷ６のいずれかである。

具体的には、スイッチＳＳＷがオンになる期間ｔ４が生じると、部分検出領域ＰＡＡの容量（容量素子Ｃａ）から検出回路４８の検出信号増幅部４２の容量（容量素子Ｃｂ）へ電荷が移動する。このとき検出信号増幅部４２の非反転入力（＋）は、基準電位（Ｖｒｅｆ）電圧（例えば、０．７５［Ｖ］）にバイアスされている。このため、検出信号増幅部４２の入力間のイマジナリショートにより第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）も基準電位（Ｖｒｅｆ）電圧になる。また、容量素子Ｃｂの電圧は、選択信号ＡＳＷ（ｋ）に応じて第３スイッチング素子ＴｒＳがオンした箇所の部分検出領域ＰＡＡの容量（容量素子Ｃａ）に蓄積された電荷に応じた電圧となる。検出信号増幅部４２の出力は、イマジナリショートによって第３スイッチング素子ＴｒＳの出力（Ｖｏｕｔ）が基準電位（Ｖｒｅｆ）電圧になった後に、容量素子Ｃｂの容量に応じた電圧になり、この出力電圧をＡ／Ｄ変換部４３で読み取る。なお、容量素子Ｃｂの電圧とは、例えば、容量素子Ｃｂを構成するコンデンサに設けられる２つの電極間の電圧である。

なお、期間ｔ１は、例えば２０［μｓ］である。期間ｔ２は、例えば６０［μｓ］である。期間ｔ３は、例えば４４．７［μｓ］である。期間ｔ４は、例えば０．９８［μｓ］である。

図１０に示すように、期間ｔ（１）、期間ｔ（２）、期間ｔ（３）、期間ｔ（４）のそれぞれにおいて、検出装置１００は、上述したリセット期間Ｐｒｓｔ、露光期間Ｐｅｘ｛（１）・・・（Ｍ）｝及び読み出し期間Ｐｄｅｔを実行する。リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔにおいて、ゲート線駆動回路１５は、ゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで順次走査する。以下の説明において、各期間ｔでの検出、すなわち、リセット期間Ｐｒｓｔ及び読み出し期間Ｐｄｅｔでゲート線ＧＣＬ（１）からゲート線ＧＣＬ（Ｍ）まで走査され、各列の信号線ＳＧＬから検出信号Ｖｄｅｔを取得する検出を、１フレームの検出と表す。

制御回路１２２は、検出対象に応じて光源の点灯、非点灯を制御することができる。図１０では、期間ｔ（１）及び期間ｔ（３）に第１光源６１が点灯され、期間ｔ（２）及び期間ｔ（４）に第２光源６２が点灯される例を示している。すなわち、図１０に示す例において、制御回路１２２は、１フレームの検出ごとに、第１光源６１と第２光源６２とを交互に点灯、非点灯を切り換える。これに限らず、例えば、制御回路１２２は、所定期間ごとに第１光源６１及び第２光源６２の点灯、非点灯を切り換えてもよいし、いずれか一方を連続して点灯してもよい。

なお、図６から図１０では、ゲート線駆動回路１５がゲート線ＧＣＬを個別に選択する例を示したが、これに限定されない。ゲート線駆動回路１５は、２以上の所定数のゲート線ＧＣＬを同時に選択し、所定数のゲート線ＧＣＬごとに順次ゲート駆動信号Ｖｇｃｌを供給してもよい。また、信号線選択回路１６も、２以上の所定数の信号線ＳＧＬを同時に１つの検出回路４８に接続してもよい。また更には、ゲート線駆動回路１５は、複数のゲート線ＧＣＬを間引いて走査してもよい。

図８に示すように、行読み出し期間ＶＲ（１）において、ゲート駆動信号Ｖｇｃｌ（１）が高レベル電圧（電源電圧ＶＤＤ）の期間に、選択信号ＡＳＷ１、…、ＡＳＷ６が、信号線選択回路１６に順次供給される。すなわち、時刻ｔ１１で選択信号ＡＳＷ１が低レベル電圧になった後も、時刻ｔ１３でゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になるまでの露光期間Ｐｅｘ－１に、継続して露光される。露光期間Ｐｅｘ－１に応じた電荷が、光センサＰＤから、選択信号ＡＳＷ１に対応する信号線ＳＧＬ（１）にチャージされる。

同様に、各選択信号ＡＳＷ１、…、ＡＳＷ６に応じた露光期間Ｐｅｘ－１、…、Ｐｅｘ－６のそれぞれで、各信号線ＳＧＬに電荷がチャージされる。例えば、露光期間Ｐｅｘ－６は時刻ｔ１２で選択信号ＡＳＷ６が低レベル電圧になった後、時刻ｔ１３でゲート駆動信号Ｖｇｃｌ（１）が低レベル電圧になるまでの期間であり、列ごとに露光期間Ｐｅｘが異なる。

そして、次の行読み出し期間ＶＲ（２）では、２行目の検出信号Ｖｄｅｔに、前の行読み出し期間ＶＲ（１）の露光期間Ｐｅｘ－１（ＳＧＬ（１））・・・・Ｐｅｘ－６（ＳＧＬ（６））の期間でチャージされた電荷分が合計された信号が、検出回路４８に供給される。

図１１は、検出部の出力値と光センサに照射された光の強度との関係を示す図である。

センサ部１０の検出領域ＡＡに設けられる光センサＰＤは、個々に特性が異なる。このため、図１１に実線で示したように、照射された光の強度に対して検出回路４８の出力値にバラツキが生じる。このため、同一のセンサ部１０のセンサ基板２１上に設けられた複数の光センサＰＤの特性バラツキに起因する検出精度の低下や、光センサＰＤの特性バラツキに起因して、異なるセンサ部１０間で検出結果のバラツキが生じ得る。

本開示に係る検出装置１００では、センサ部１０の検出領域ＡＡに設けられる光センサＰＤごとに、照射される光の強度に応じた補正値を記憶部４６に保持しておき、検出処理において、記憶部４６に保持した補正値を適用することにより、図１１に破線で示した基準値となるように、各光センサＰＤの特性バラツキに起因する出力値のバラツキを補償する。

図１２は、検出処理における補正値適用前後の相間性を示す模式図である。図１２では、検出領域ＡＡの全ての光センサＰＤに同一強度の光を照射した例を示している。

補正値適用前の検出回路４８の出力データ値は、図１２の上図に示すように、センサ部１０の検出領域ＡＡに設けられる光センサＰＤごとに異なる値となっている。本開示に係る検出装置１００では、検出回路４８の出力データ値に対して、検出領域ＡＡの全ての光センサＰＤごとの補正値を適用することにより、図１２の下図に示すように、均一なデータ値に補償することができる。

図１３は、補正値データの一例を示す図である。図１３に示すように、補正値データは、検出回路４８の出力データ値Ｌ（ｉ）（ｉは、１からＩまでの整数）に対応して、検出領域ＡＡの全ての光センサＰＤごとの補正値を含む。本開示において、信号処理部４４は、記憶部４６に保持された補正値データを適用して、光センサＰＤの特性バラツキに起因する出力値のバラツキを補償する。具体的に、信号処理部４４は、例えば、光センサＰＤ（ｎ，ｍ）（第１方向Ｄｘのｎ番目、第２方向Ｄｙのｍ番目の光センサＰＤ）に対応する検出回路４８の出力データ値がＬ（ｉ）（ｎ，ｍ）であるとき、下記（１）式を用いて、補正後データ値Ｌ（ｉ）（ｍ，ｎ）’を算出する。

Ｌ（ｉ）（ｍ，ｎ）’＝Ｌ（ｉ）（ｍ，ｎ）＋ΔＬ（ｉ）（ｍ，ｎ）・・・（１）

これにより、センサ部１０の検出領域ＡＡに設けられる光センサＰＤの特性バラツキに起因した検出精度の低下を抑制することができる。また、図１１に破線で示した基準値を用いて、図１３に示す補正値データを生成することで、光センサＰＤの特性バラツキに起因して、異なるセンサ部１０間で生じる検出結果のバラツキを抑制することができる。なお、図１３に示す補正値データの生成手法により本開示が限定されるものではない。

ところで、検出装置１００の使用状況やアプリケーション等に応じて、センサ部１０と制御部２０とを組み替える場合がある。具体的には、例えば、医療現場等において、衛生面や感染症の拡散予防の観点から、検査対象者ごと、あるいは、検査実施ごとにセンサ部１０を交換して運用することが想定される。このような運用では、センサ部１０を交換する度に記憶部４６に保持する補正値データを更新する必要がある。また、例えば、制御部２０を組み込んだ機器の出荷後に、センサ部１０を組み合わせることが考えられる。以下、センサ部１０ごとの補正値データを制御部２０の記憶部４６に反映させる構成について説明する。

図１４は、実施形態に係る検出システムの構成を示す図である。図１４に示すように、実施形態に係る検出システム１は、上述したセンサ部１０及び制御部２０を含む検出装置１００と、上位制御装置２００と、データ格納部３００と、を有する。

データ格納部３００は、例えば、クラウド上のネットワークサーバＮＳに設けられている。データ格納部３００には、センサ部１０の補正値データ（図１３参照）が格納されている。

データ格納部３００は、例えばネットワークサーバＮＳに設けられたハードディスクが例示される。データ格納部３００には、複数のセンサ部１０に対応する補正値データが格納される。これら複数の補正値データは、センサ部１０と識別コードで関連付けられている。識別コードは、センサ部１０ごとに個別に割り当てられている。

図１５は、データ格納部に格納される複数のセンサ部に対応した補正値データを示す図である。

データ格納部３００には、図１３に示す補正値データ（図１５中のデータ１，２，・・・，ｑ，・・・，Ｑ）がセンサ部１０に対応する識別コード（００・・・００１，００・・・０１０，・・・，＊＊・・・＊＊＊，・・・，１１・・・１１１）と関連付けられて格納されている。

制御部２０は、上位制御装置２００との間で通信を行う。具体的には、例えばインターフェース回路１２６（図１参照）と上位制御装置２００とがＵＳＢケーブルで有線接続されて有線通信を行う。上位制御装置２００は、ネットワークＮＷを介してネットワークサーバＮＳと無線通信を行う。

図１６は、補正値データ取得処理の一例を示すフローチャートである。

補正値データの取得時において、後述する識別コード読み取り処理（ステップＳ１）の後、制御部２０は、センサ部１０の識別コードを付加した補正値データの要求指令を上位制御装置２００に出力し（ステップＳ１０１）、上位制御装置２００は、ネットワークサーバＮＳに対して当該要求指令を送信する（ステップＳ１０２）。ネットワークサーバＮＳは、補正値データの要求指令を受信すると（ステップＳ１０３）、識別コードに対応する補正値データをデータ格納部３００から読み出し（ステップＳ１０４）、上位制御装置２００に対して当該補正値データを送信する（ステップＳ１０５）。上位制御装置２００は、補正値データを受信すると（ステップＳ１０６）、検出装置１００に対して当該補正値データを転送する（ステップＳ１０７）。制御部２０は、転送された補正値データを記憶部４６に格納し（ステップＳ１０８）、補正値データ取得処理を終了する。

検出システム１の構成は、図１４に示す態様に限定されない。例えば、制御部２０がネットワークサーバＮＳとの無線通信機能を有する態様であっても良い。この場合、制御部２０は、ネットワークＮＷを介してネットワークサーバＮＳと無線通信を行う態様であっても良い。また、データ格納部３００は、クラウド上のネットワークサーバＮＳに設けられる態様に限定されない。例えば上位制御装置２００にデータ格納部３００が設けられた態様であっても良い。この場合、データ格納部３００は、例えば上位制御装置２００に設けられたハードディスクが例示される。

センサ部１０の識別コードは、センサ部１０の固有情報であり、センサ部１０の識別コードと補正値データとは１対１で対応する。本開示では、上述した補正値データ取得処理のステップＳ１０１において、センサ部１０固有の識別コードを付加した補正値データの要求指令を出力する際、センサ部１０に設けられた光センサＰＤを用いて、制御部２０がセンサ部１０の識別コードを読み取る。以下、実施形態に係る識別コードの態様について説明する。

（実施形態１）
図１７は、実施形態１に係る識別コードの態様を示す図である。図１７に示す例では、センサ部１０の検出領域ＡＡの外側の周辺領域ＧＡに個体識別部１８が設けられている。

個体識別部１８は、複数のコード検出領域ＣＡＡが設けられている。個体識別部１８におけるコード検出領域ＣＡＡは、検出領域ＡＡに設けられる部分検出領域ＰＡＡと同様の構成であり、それぞれ光センサＰＤが設けられている。個体識別部１８は、センサ部１０の識別コードに対応して、複数のコード検出領域ＣＡＡに遮光パターン１２が設けられ遮光されている。図１７では、第１方向Ｄｘに１８個のコード検出領域ＣＡＡが並び、第２方向に２個のコード検出領域ＣＡＡが並ぶ例を示したが、個体識別部１８の態様はこれに限定されない。また、個体識別部１８が設けられる位置は、図１７に示す例に限定されない。

また、図１７に示す例では、制御部２０にコード読取部５０が設けられている。コード読取部５０は、例えば制御回路１２２に含まれる態様であっても良いし、検出回路４８に含まれる態様であっても良い。

図１８は、個体識別部の回路構成の一例を示す図である。図１６に示す補正値データ取得処理の識別コード読み取り処理（ステップＳ１）において、コード読取部５０は、個体識別部１８のスイッチ制御線１３を制御し、読み出し線１４を介して個体識別部１８で定義された識別コードを読み取り、読み取った識別コードをシリアルデータとして出力する。

図１９は、コード検出領域の概略断面構造を示す図である。図１９に示すように、遮光パターン１２は、下部電極３５側の第１面Ｓ１に設けられる態様であっても良いし、上部電極３４側の第２面Ｓ２に設けられる態様であっても良い。

補正値データの取得時において、遮光パターン１２により光が遮られたコード検出領域ＣＡＡの光センサＰＤに対応する検出値は、他のコード検出領域ＣＡＡの光センサＰＤに対応する検出値との差が大きい。各検出値は図１８中のコンパレータにより基準値Ｖｃｏｍｐと比較されてデジタル値に変換され、識別コードとして検出部４０により読み取られる。

（変形例）
図２０は、実施形態１の変形例に係る個体識別部の態様を示す図である。図２０に示す実施形態１の変形例では、第１方向Ｄｘに複数のコード検出領域ＣＡＡが並ぶ個体識別部１８がリセット回路１７と検出領域ＡＡとの間に設けられている。

コード検出領域ＣＡＡには、検出領域ＡＡの部分検出領域ＰＡＡと同様に、それぞれ光センサが設けられ、光センサに形成される容量素子、及び、光センサに対応して設けられるスイッチング素子を含む。コード検出領域ＣＡＡにおける構成は、図４に示す検出領域ＡＡにおける部分検出領域ＰＡＡと同様であるので、ここでは詳細な説明を省略する。

各コード検出領域ＣＡＡのスイッチング素子のゲートは、ゲート線ＧＣＬ（０）に接続される。スイッチング素子のソースは、各信号線ＳＧＬに接続される。スイッチング素子のドレインは、各コード検出領域ＣＡＡの光センサのカソード及び容量素子に接続される。

図２０に示す実施形態１の変形例の態様において、個体識別部１８で定義された識別コードは、信号線選択回路１６を介して検出部４０により読み取られる。すなわち、図２０に示す態様では、コード読取部を別途設けることなく、識別コードの読み出しが可能となる。

なお、図２０では、隣接する信号線ＳＧＬに対応してコード検出領域ＣＡＡを設けた例を示したが、Ｍ（Ｍは、２以上の整数）の倍数で並ぶ信号線ＳＧＬ（Ｍｎ）（ｎは１以上の整数）、例えば、ＳＧＬ（２ｎ）やＳＧＬ（３ｎ）、ＳＧＬ（４ｎ）等）や、信号線（Ｐ＋Ｍｎ）（Ｐは、１以上の整数）に対応してコード検出領域ＣＡＡを設けた態様であっても良い。あるいは、コード検出領域ＣＡＡを第２方向Ｄｙに並べて設けた態様であっても良いし、Ｑ行Ｒ列（Ｑ，Ｒは、１以上の整数）のコード検出領域ＣＡＡを設けた態様であっても良い。

（実施形態２）
図２１は、実施形態２に係る識別コードの態様を示す図である。図２１に示す例では、センサ部１０ａの検出領域ＡＡに重なるように個体識別部１８ａが設けられている。

本実施形態において、検出部４０は、実施形態１の変形例と同様に、補正値データの取得時において個体識別部１８ａで定義された識別コードを読み取る態様であるが、本実施形態では、個体識別部１８ａを検出領域ＡＡに重ねて設けている点で、実施形態１とは異なっている。

本実施形態では、生体情報を検出する際の検出面を第１面Ｓ１としている。図２１に示す例では、センサ基板２１の第１面Ｓ１に個体識別部１８ａが設けられ、第１面Ｓ１の裏面（第２面Ｓ２）は遮光されている。本実施形態において、個体識別部１８ａは、例えばバーコードが印刷された透明シート１９がセンサ部１０ａの検出領域ＡＡに貼り付けられ、図１６に示す補正値データ取得処理後に透明シート１９を剥がし、生体情報の検出を行う。なお、図２１では、バーコードを含む領域のみに透明シート１９が貼り付けられた例を示したが、透明シート１９は、検出領域ＡＡの全面を覆う保護シート状の態様であっても良い。

図２２は、実施形態２に係る個体識別部の態様の一例を示す図である。図２２に示すように、個体識別部１８ａは、例えばバーコードの周囲にバーコードの位置を示す特定の形状を有する位置検出パターン１８ｂを含む態様であっても良い。これにより、検出部４０は、補正値データの取得時において個体識別部１８ａの位置を正確にトレースすることができる。なお、位置検出パターン１８ｂの形状は図２２に示す態様に限定されない。

補正値データの取得時において、上記態様の個体識別部１８ａにより光が遮られた光センサＰＤに対応する検出値は、検出領域ＡＡ内の他の光センサＰＤに対応する検出値との差が大きい。検出部４０は、補正値データの取得時において、検出領域ＡＡの全面を走査し、各センサＰＤに対応する検出値を所定の閾値と比較することで、個体識別部１８ａで定義された識別コードを読み取ることができる。

図２３は、実施形態２に係る識別コード読み取り処理の一例を示すフローチャートである。図１６に示す補正値データ取得処理の識別コード読み取り処理（ステップＳ１）において、検出部４０は、検出領域ＡＡの全面を走査して位置検出パターン１８ｂを識別し（ステップＳ２０１）、識別した位置検出パターン１８ｂからバーコードの位置を特定し（ステップＳ２０２）、個体識別部１８ａで定義された識別コードを読み取る（ステップＳ２０３）。

（実施形態３）
図２４は、実施形態３に係る識別コードの態様を示す図である。図２４に示す例では、生体情報を検出する際の検出面の裏面（第２面Ｓ２）に個体識別部１８ａが設けられている。

本実施形態において、検出部４０は、実施形態２と同様に、補正値データの取得時において個体識別部１８ａで定義された識別コードを読み取る。

本実施形態において、個体識別部１８ａは、バーコードが第２面Ｓ２に印刷されている。上述したように、透光性を有する導電性材料、あるいは透光性を有する半透過型電極で上部電極３４を構成することにより、第２面Ｓ２側から照射される光を検出できる。

図２５は、実施形態３に係る個別識別部を設けた構成の具体例を説明する図である。実施形態３に係るセンサ部１０ｂを適用する具体例として、例えば、指Ｆｇの脈波や静脈などの血管パターンを検出する例について説明する。図２５において、第１光源６１（又は、第２光源６２）は、赤色光あるいは赤外光を出射する。

センサ部１０ｂの第１面Ｓ１側及び第２面Ｓ２側には、光学系フィルムが設けられている。フィルムＦＬ１は、孔の空いている方向に進行する光を光センサＰＤに向けて透過させ、他の方向に進行する光を減衰させる。フィルムＦＬ１は、例えば、コリメートアパーチャ、あるいは、コリメータとも呼ばれる。フィルムＦＬ２は、例えば６００ｎｍ以下の波長の光をカットする。さらに、センサ部１０ｂの第２面Ｓ２側には、遮光フィルムＦＬ３が設けられる。

実施形態３では、図１６に示す補正値データ取得処理を実行して、センサ部１０ｂの補正値データを取得した後、遮光フィルムＦＬ３を貼り付ける。すなわち、図１６に示す補正値データ取得処理の識別コード読み取り処理（ステップＳ１）において、検出部４０は、センサ部１０ｂの第２面Ｓ２側からフィルムＦＬ２を透過した可視光により個体識別部１８ａで定義された識別コードを読み取ることができる。

そして、センサ部１０ｂの補正値データを取得後、遮光フィルムＦＬ３を貼り付け、生体情報を検出する際に、第１光源６１（又は、第２光源６２）を点灯させる。これにより、検出部４０は、センサ部１０ｂの第１面Ｓ１側からフィルムＦＬ２と透過した赤色光あるいは赤外光により生体情報（例えば、指Ｆｇの脈波や静脈などの血管パターン）の検出を行うことができる。

なお、実施形態２と同様に、個体識別部１８ａは、例えばバーコードが印刷された透明シート１９が貼り付けられた態様であっても良い。また、個体識別部１８ａは、例えばバーコードの周囲にバーコードの位置を示す特定の形状を有する位置検出パターン１８ｂを設ける態様であっても良い。

以上、本発明の好適な実施の形態を説明したが、本発明はこのような実施の形態に限定されるものではない。実施の形態で開示された内容はあくまで一例にすぎず、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。本発明の趣旨を逸脱しない範囲で行われた適宜の変更についても、当然に本発明の技術的範囲に属する。上述した各実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。

１ 検出システム
１０，１０ａ，１０ｂ センサ部
１１ 検出制御部
１２ 遮光パターン
１３ａ，１３ｂ スイッチ制御線
１４ 読み出し線
１５ ゲート線駆動回路
１６ 信号線選択回路
１７ リセット回路
１８，１８ａ 個体識別部
１８ｂ 位置検出パターン
１９ 透明シート
２０ 制御部
２１ センサ基板
４０ 検出部
４８ 検出回路
５０ コード読取部
６１ 第１光源（光源）
６２ 第２光源（光源）
７１ フレキシブルプリント基板（ＦＰＣ）
１００ 検出装置
１２２ 制御回路
１２３ 電源回路
１２６ インターフェース回路
２００ 上位制御装置
３００ データ格納部
ＡＡ 検出領域
ＣＡＡ コード検出領域
ＧＡ 周辺領域
ＧＣＬ ゲート線
ＮＳ ネットワークサーバ
ＮＷ ネットワーク
ＰＤ 光センサ
Ｓ１ 第１面
Ｓ２ 第２面
ＳＧＬ 信号線
Ｔｒ スイッチング素子
Ｖｇｃｌ ゲート駆動信号

Claims (15)

1. 検出領域に複数の光センサが設けられたセンサ部と、
   前記センサ部を制御する制御部と、
   複数の前記光センサの検出値に対する補正値を含む補正値データと複数のセンサ部の識別コードとが１対１で関連付けられて格納されたデータ格納部と、
   を備え、
   前記制御部は、
   前記センサ部の識別コードに対応する補正値データを前記データ格納部から取得し、取得した補正値データに基づき、前記光センサの検出値を補正する、
   検出システム。
2. 前記センサ部は、前記識別コードが定義された個体識別部を備える、
   請求項１に記載の検出システム。
3. 前記個体識別部は、前記検出領域の外側の周辺領域に設けられている、
   請求項２に記載の検出システム。
4. 前記個体識別部は、それぞれ光センサが設けられた複数のコード検出領域が設けられ、
   前記識別コードに応じて前記コード検出領域が遮光されている、
   請求項３に記載の検出システム。
5. 前記個体識別部は、前記検出領域に重ねて設けられている、
   請求項２に記載の検出システム。
6. 前記個体識別部は、前記識別コードに対応するバーコードを含む、
   請求項５に記載の検出システム。
7. 前記個体識別部は、前記検出領域における前記バーコードの位置を示す位置検出パターンを含む、
   請求項６に記載の検出システム。
8. 前記制御部は、前記位置検出パターンを識別して、前記バーコードの位置を特定する、
   請求項７に記載の検出システム。
9. 前記センサ部は、第１面と、前記第１面の裏面の第２面と、を有する、
   請求項５から８の何れか一項に記載の検出システム。
10. 前記個体識別部は、前記第１面に設けられている、
    請求項９に記載の検出システム。
11. 前記個体識別部は、前記第２面に設けられている、
    請求項９に記載の検出システム。
12. 前記個体識別部は、前記第２面に印刷されている、
    請求項１１に記載の検出システム。
13. 前記制御部は、前記光センサの検出値に基づいて、前記個体識別部で定義された前記識別コードを読み出し、当該識別コードに対応する補正値データを前記データ格納部から取得する、
    請求項２から１２の何れか一項に記載の検出システム。
14. 前記センサ部は光源を有し、
    前記制御部は、生体情報を検出する際に前記光源を点灯させる、
    請求項１から１３の何れか一項に記載の検出システム。
15. 前記光源は、生体情報を検出する際に赤色光及び赤外光のうちの何れか一方を出射する、
    請求項１４に記載の検出システム。

Images