JP2023021015A - エンコーディング方法およびエンコーダ - Google Patents

Abstract

【課題】キーの信頼性と完全性を高めることができるエンコーディング方法およびエンコーダを提示すること。【解決手段】本発明の一実施形態によるエンコーディング方法は、エンコーダで、データビット列を受信する段階と、前記エンコーダで、キーに基づいて前記データビット列に第１遷移エンコーディングを行ってエンコーディングされたデータビット列を生成する段階と、前記エンコーダで、前記キーに保護エンコーディングを行ってキー保護データを生成する段階と、前記エンコーダで、前記キー保護データに第２遷移エンコーディングを行ってエンコーディングされたキー保護データを生成する段階と、前記エンコーディングされたデータビット列および前記エンコーディングされたキー保護データを含むエンコーディングされた伝送ビット列を受信機に伝送する段階とを含む。【選択図】図３

Description

本発明は、エンコーディング方法およびエンコーダに関し、より詳しくは、キーが保護される遷移エンコーディング方法およびエンコーダに関する。
本出願は、米国特許庁に２０２１年７月２９日付で出願した米国特許出願番号第６３／２２７，２７８号を優先権主張し、米国特許出願番号第６３／２２７，２７８号の出願の全体内容は本出願に参照として引用される。

シリアルデータ通信を用いる電子機器は、送信機が受信機に提供するエラーのない情報（ｅｒｒｏｒ－ｆｒｅｅ ｉｎｆｏｒｍａｔｉｏｎ）に依存する。また、一部のシリアルデータ通信技術は、シリアルデータをエンコーディングし、再びデコーディングするキー（ｋｅｙ）に依存する。エンコーディングおよびデコーディング過程がキーに依存するため、エンコーディングおよびデコーディング過程が不正確であったり、エラーのあるキーを受信機が受信すると、キーからのエラーがデータに伝播し、これによってシリアルデータが適切にデコーディングできない。したがって、キーの信頼性と完全性（ｉｎｔｅｇｒｉｔｙ）が必要である。

本発明が解決しようとする課題は、キーの信頼性と完全性を高めることができるエンコーディング方法およびエンコーダを提示することである。

本発明の一実施形態によるエンコーディング方法は、エンコーダで、データビット列を受信する段階と、前記エンコーダで、キーに基づいて前記データビット列に第１遷移エンコーディングを行ってエンコーディングされたデータビット列を生成する段階と、前記エンコーダで、前記キーに保護エンコーディングを行ってキー保護データを生成する段階と、前記エンコーダで、前記キー保護データに第２遷移エンコーディングを行ってエンコーディングされたキー保護データを生成する段階と、前記エンコーディングされたデータビット列および前記エンコーディングされたキー保護データを含むエンコーディングされた伝送ビット列を受信機に伝送する段階とを含む。

前記キー保護データは、パリティビットを含んでよい。

前記エンコーディングされたキー保護データを生成する段階は、前記パリティビットの逆を求める段階を含んでよい。

前記エンコーダで、ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）が定数の値になる前記キーを選択する段階と、前記キーから前記ＭＳＢを除去して修正キーを生成する段階とをさらに含み、前記エンコーディングされた伝送ビット列は、前記修正キーを含んでよい。

前記定数は、０であってもよい。

前記キー保護データは、複数のパリティビットを含んでよい。

前記複数のパリティビットは、ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）により計算されてよい。

前記エンコーディングされたキー保護データを生成する段階は、前記複数のパリティビットの少なくとも１つの逆を求める段階を含んでよい。

前記エンコーダで、ＭＳＢが定数の値になる前記キーを選択する段階と、前記キーから前記ＭＳＢを除去して修正キーを生成する段階とをさらに含み、前記エンコーディングされた伝送ビット列は、前記修正キーを含んでよい。

前記エンコーディングされたキー保護データを生成する段階は、前記パリティビットの逆の１つ以上のビットを前記修正キーの前端に挿入し、前記パリティビットの逆の１つ以上のビットを前記修正キーの後端に挿入する段階をさらに含んでよい。

本発明の一実施形態によるエンコーダは、データビット列を受信する入力と、プロセッサと、エンコーディングされた伝送ビット列を伝送する出力とを含み、前記プロセッサは、キーに基づいて前記データビット列に第１遷移エンコーディングを行ってエンコーディングされたデータビット列を生成し、前記キーに保護エンコーディングを行ってキー保護データを生成し、前記キー保護データに第２遷移エンコーディングを行ってエンコーディングされたキー保護データを生成し、前記エンコーディングされた伝送ビット列は、前記エンコーディングされたデータビット列および前記エンコーディングされたキー保護データを含む。

前記キー保護データは、パリティビットを含んでよい。

前記エンコーディングされたキー保護データを生成する動作は、前記パリティビットの逆を求める動作を含んでよい。

前記プロセッサはさらに、前記エンコーダで、ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）が定数の値になる前記キーを選択し、前記キーから前記ＭＳＢを除去して修正キーを生成し、前記エンコーディングされた伝送ビット列は、前記修正キーを含んでよい。

前記定数は、０であってもよい。

前記キー保護データは、複数のパリティビットを含んでよい。

前記複数のパリティビットは、ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）により計算されてよい。

前記エンコーディングされたキー保護データを生成する動作は、前記複数のパリティビットの少なくとも１つの逆を求める動作を含んでよい。

前記プロセッサはさらに、ＭＳＢが定数の値になる前記キーを選択し、前記キーから前記ＭＳＢを除去して修正キーを生成し、前記エンコーディングされた伝送ビット列は、前記修正キーを含んでよい。

前記エンコーディングされたキー保護データを生成する動作は、前記パリティビットの逆の１つ以上のビットを前記修正キーの前端（ｆｒｏｎｔ）に挿入し、前記パリティビットの逆の１つ以上のビットを前記修正キーの後端（ｅｎｄ）に挿入する動作をさらに含んでよい。

本発明の範囲は、ここに引用することによってこの部分に含まれる請求範囲の範囲およびその等価物で定義される。本発明の各実施形態についての以下の詳細な説明を考慮することによって、当業者は実施形態をさらに理解し、さらなる利点を得ることができるであろう。はじめに、図面を説明し、後にこれらを引用する。

本発明の一実施形態によるエンコーディング方法およびエンコーダを用いることによって、キーの信頼性と完全性を高めることができる。

本発明の一実施形態によるデータビット列の一例としてデータ内の遷移を示す。 本発明の一実施形態によるコードワードの一例を示す表である。 本発明の一実施形態によりデータビット列をエンコーディングする段階を示すフローチャートである。 本発明の一実施形態によりキー保護データをエンコーディングする段階を示すフローチャートである。 本発明の一実施形態による電子システムのブロック図である。

本発明の各実施形態と利点は後述される詳細な説明を引用することによって理解することができる。本発明の各実施形態の図面と明細書全体において、特に言及しない限り、同一の符号は同一の構成要素を示し、重複する説明は省略される場合がある。図面において、明瞭な理解のために、構成要素、層、領域の大きさは、誇張されることがある。

本発明の各実施形態に関する詳細な説明と図面を引用することによって、各実施形態の特徴とこれを実現する方法をさらに理解することができる。以下において、図面を参照して、本発明の各実施形態について詳細に説明する。しかし、説明する各実施形態は多様な他の形態でも実現可能であり、図示で示された各実施形態に限定されない。本発明をより明確にし、当業者に本発明の特徴を十分に示すために、各実施形態が例示される。したがって、当業者が本発明の特徴を明確に理解するために、省略可能な過程、元素、技術などについては説明を省略する。

デジタル通信において、エンコーダ（ｅｎｃｏｄｅｒ）は、データビット（例：データパケット）をエンコーディングし、エンコーディングされたデータビットをデコーダ（ｄｅｃｏｄｅｒ）に伝送する。デコーダは、エンコーディングされたデータビットをデコーディングする。その結果、システム、例えば、テレビ、表示装置、コンピュータなどがデータビットを使用可能となる。例えば、ある技術によれば、エンコーディングされたデータビットをシリアル化し、シリアルデジタルデータリンクを介してエンコーダからデコーダに伝送することができる。このようなシリアルデジタルデータは、別途のクロック信号とともに伝送されてよく、（別途のクロック信号なしに）シリアルデジタルデータ信号に内在されたクロック信号とともに伝送されてもよい。

遷移エンコーディング（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｉｎｇ）は、別途のクロック信号なしにシリアルデジタルデータ信号を伝送する方法である。遷移エンコーディングは、データビットが０から１に、または１から０に遷移または変化するデータビット列内のデータ遷移の存在に依存する。言い換えると、デコーダが受信データを適切に使用するためには、データビット列内に特定の回数だけ遷移が発生しなければならない。しかし、データ列内のラン長（ｒｕｎ－ｌｅｎｇｔｈ）が特定の限度を超えると、デコーダがそのデータを正確にデコーディングすることができなくなる。その結果、システムは、元々受信される予定であったデータを確保することが困難になる。ラン長は、データビット列において１または０の連続回数を示す。例えば、図１に示したデータビット列の例である１０１００１１１００１において、各遷移間のラン長を１、２または３で表した。例えば、１が連続して３回表されるシナリオは、３のラン長を有する。

一部の遷移エンコーディング技術は、データがシリアルデータリンクを介して伝送されることによって、データビットをエンコーディングする時、エンコーディング（された）データビット列の完全性を維持するために使用するキー［例：スクランブリング（ｓｃｒａｍｂｌｉｎｇ）キー］を含む。この場合には、エンコーダはキーを生成し、そのキーに基づいてデータビットに遷移エンコーディングを適用し、エンコーディングされたデータビット列にキーを加えて伝送ビット列を生成し、受信機に伝送する。デコーダは、エンコーディングされた伝送ビットを受信すると、キーを用いて受信した伝送ビットをデコーディングする。伝送途中にキーが損傷すると、デコーダは、伝送データビットをデコーディングすることが困難になり、エラー伝播が発生しうる。つまり、キーにあるエラーが全体データにあるエラーへ移って全体データ列を使用できなくする。したがって、本発明の実施形態では、キーの伝送信頼性を向上する方法を提示する。また、エンコーディングされたシーケンスの遷移特性を変化させずに（例えば、エンコーディングのラン長の制限を超えずに）キーを保護することが好ましい。

遷移エンコーディング方法の一例では、３１個の６ビットデータワード集合をエンコーディングし、キーも６ビットである。したがって、この例によれば、伝送ビット列は１９２ビットを含むが、このうち、１８６ビットはデータであり、６ビットはキーである。６ビットのキーはＤで表すことが可能であり、Ｄは、３１個のオリジナルデータワードと異なるだけでなく、３１個のオリジナルデータワードの補数（ｃｏｍｐｌｅｍｅｎｔ）とも異なるワードである。このようにＤの値を選択することができ、Ｄとそれぞれの３１ワードに排他的論理和［ｅｘｃｌｕｓｉｖｅ ＯＲ（「ＸＯＲ」）］演算を適用することができる。したがって、例えば、１８６データビットの各ワードをｘ１，ｘ２，．．．，ｘ３１で表し、ＸＯＲ演算を各ワードｘ１，ｘ２，．．．，ｘ３１とキーＤに適用した結果は、ｘ１＾Ｄ，ｘ２＾Ｄ，．．．，ｘ３１＾Ｄで表してもよい。したがって、データワード列｛ｘ１，ｘ２，．．．，ｘ３１｝に遷移エンコーディングを行うと、エンコーディング（された）データワードは｛Ｄ，ｘ１＾Ｄ，ｘ２＾Ｄ，．．．，ｘ３１＾Ｄ｝になる。ここで、１番目のデータワードはキーＤであり、その後にはキーＤとＸＯＲ演算された３１個のデータワードが続く。そのため、伝送データストリーム列は３２ワード長になり、１９２ビットがシリアル化され、シリアルデータリンクを介して伝送される。このような遷移エンコーディング方法の例によれば、ラン長は１０に限定される。なお、このような遷移エンコーディング方法のラン長の決定に関する詳細な内容の説明は、本発明の各実施形態の説明では、省略される。

デコーダは、伝送データ列を受信すると、キーＤを取り、エンコーディング（された）ワードそれぞれ（つまり、３１個のワードそれぞれ）にＸＯＲ演算を適用する。したがって、１番目のエンコーディングされたワードｘ１＾ＤにＤをＸＯＲ演算することによって、Ｄを除去し、１番目のワードであるｘ１だけを残す。同一のＸＯＲ演算を３１個のエンコーディングされたワードにすべて適用して３１個のワードをデコーディングする。この時、キーＤにエラーが流入すると、そのエラーが３１個のワードすべてに伝播するが、これは、デコーダがエラーのある（つまり、不正確な）キーＤを用いてＸＯＲ演算を行うからである。

本発明の様々な実施形態を用いて、キーＤの完全性を保護する方法について説明する。言い換えると、（例えば、伝送する間に）キーＤにエラーが発生すると、デコーダがキーＤのエラーを検知できるようにし、また、この不良キーＤをデータストリームのデコーディングに適用しないようにするエラー検知および／またはエラー訂正方法および技術が施行され、エンコーダによってキーＤに適用される。その代わりに、デコーダは、例えば、エラーを含まない他のキーＤが到着することを待つことができる。本発明の他の実施形態では、デコーダがエラーの存在を検知するだけでなく、エラーを訂正することができる。その結果、デコーダがキーＤを捨てる必要もなく、次のキーを待つ必要もなく、不良キーを訂正し、訂正されたキーを直ちに使用することができる。本明細書で説明したキーの完全性保護技術は、当業者に知られた様々なエンコーディングおよび／またはデコーディング技術に適用可能である。このようなエンコーディングおよび／またはデコーディング技術は、互いに異なる論理演算、互いに異なるワードサイズ、互いに異なるワード数などを用いることを含むことができる。

一般に、エンコーディングされたデータには、エラーの存在を検知することを補助するパリティビット（ｐａｒｉｔｙ ｂｉｔ）が含まれる。一例として、偶数パリティビットを生成し、これをエンコーディング（された）データに含ませることが挙げられる。例えば、ｎ個のビットｄ１～ｄｎがあれば、与えられたワード（例：６－ビットのキー）またはブロックにおいて、ビットｄ１～ｄｎにＸＯＲ演算を行うことによって、偶数パリティビットｐを生成または計算することができる。したがって、ｄ１～ｄｎの偶数パリティビットｐは

で表してよく、偶数パリティビットｐを含むエンコーディング（された）ブロックは｛ｄ１，ｄ２，ｄ３，．．．，ｄｎ，ｐ｝で表してもよい。したがって、データビットとパリティビットとの間の従属性（ｄｅｐｅｎｄｅｎｃｙ）は

で表現してもよい。言い換えると、偶数パリティビットの場合には、従属性表現が０であれば、データビットｄ１～ｄｎはエラーを含まないことが予想される。これとは異なり、従属性表現が１であれば、データビットｄ１～ｄｎのうちの１つがエラーを含んでいる可能性がある。

複数のパリティビットを含ませることでより複雑なブロックコードを作ることができる。例えば、（７，４）ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）のようなハミングコードを用いることができる。（７，４）ハミングコードでは、３個のパリティビットを１つのエンコーディング（された）データビットブロックで実現する。この場合、パリティビットｐ１、ｐ２、ｐ３は次のように生成される。

パリティビットとデータビットとの間の従属性は次のように表してもよい。

パリティビットの他の例は、奇数パリティビットである。奇数パリティビットｐｂに対して、データビットと奇数パリティビットにＸＯＲ演算を適用すれば１になり、これは

で表現してもよい。したがって、奇数パリティビットｐｂは

として生成される。つまり、奇数パリティビットは、すべてのデータビットにＸＯＲ演算して適用した結果の逆（ｉｎｖｅｒｓｅ）である。

遷移エンコーディングにおいて、奇数パリティビットは、いくつかの有用な特徴を含む。例えば、ブロックが奇数個のビットからなると、つまり、ｎが奇数であれば、そのデータブロックで遷移が保障される。つまり、ｄ１＝０、ｄ２＝０、ｄ３＝０、ｄ４＝０、ｄ５＝０であれば、

したがって、奇数パリティビットをコードの端に挿入すれば、ブロックコードは０００００１であり、これは遷移を含む。これと同様に、ｄ１＝１、ｄ２＝１、ｄ３＝１、ｄ４＝１、ｄ５＝１であれば、

したがって、ブロックコードは１１１１１０であり、これは遷移を含む。そのため、ビットｄ１～ｄｎ（ｎは奇数）がすべて０であるか、すべて１である最悪のシナリオの場合、ラン長はｎに限定され、奇数パリティビットを含むことによって遷移が保障される。

３１個の６ビットデータワード集合と１つの６ビットのキーを用いる遷移エンコーディング方式に戻り、奇数パリティビットを用いるという概念をキーＤに適用してエラーを検知することができ、また、一部の実施形態では、エラーを検知および訂正することができる。この例によれば、キーＤは６ビットを含み、キーＤ値のＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）（つまり、６番目のビット）は常に０である。したがって、本発明の一実施形態によれば、キーＤの６番目のビットを除去し、０を奇数パリティビットに代替してもよい。例えば、デコーダは、キーＤ値のＭＳＢが常に０であることを知っている。したがって、デコーダがエンコーディングされたキーＤを受信すると、ＭＳＢの実際値（つまり、０）が奇数パリティビットに代替されたとしても、デコーダは、デコーディング過程でＭＳＢからパリティビットを除去し、これを０に代替する。

このように、キーＤのＭＳＢからパリティビットを除去し、これを奇数パリティビットに代替することによって、エンコーディングされたキーＤは、現時点では、キーデータに対応する５ビットと奇数パリティビット用１ビット（つまり、６番目のビット）を含む。例えば、キーＤはＤ＝ｄ１、ｄ２、ｄ３、ｄ４、ｄ５、ｐｂのように表してよく、ここで、ｐｂは奇数パリティビットに対応し、

である。そのため、奇数パリティビットと５データビットとの間の関係は、

である。したがって、キーＤのデータビットのいずれか１つにエラーがあれば、奇数パリティの従属性はそれ以上維持されなくなり、データビットｄ１、ｄ２、ｄ３、ｄ４、ｄ５のうちの１つにエラーがあることが明らかになる。

また、ラン長は５に限定されるが、これは先に説明したように、すべてのデータビットｄ１～ｄ５が１である最悪のシナリオの場合に、奇数パリティビットが０になるか、それとも、すべてのデータビットｄ１～ｄ５が０であれば、奇数パリティビットが１になるからである。これによってラン長が５を超えないが、これは、本実施形態の遷移エンコーディング方法において先に指摘したように１０のラン長の限度内にある。しかし、この実施形態では、１つの奇数パリティビットの実行によってエラーが存在することを検知することができるのに対し、エラーの特定の位置は決定することができない。先に説明した実施形態は、実施形態の一例に過ぎず、その例に限定されない。したがって、同一または類似の技術をワードが異なるビット数、異なるラン長制限などを有する他の方式に適用することができる。例えば、他の実施形態によれば、ワードは８ビットであり、ラン長制限は９であってもよい。

本発明の他の実施形態によれば、複数のパリティビットがキーＤとともに含まれてキーの完全性をさらに向上することができる。例えば、キーＤが６ビットを含み、ＭＳＢが常に０である先の例と比較して、６番目のビットが脱落し、４個の奇数パリティビットが含まれる場合には、新しいキーＤは９ビットになる。ここで、５ビットはデータビットであり、４ビットはパリティビットである。一部の実施形態では、４個の奇数データビットを生成してブロックに挿入される。例えば、４個の奇数データビットは、次のように生成される。

このように４個のパリティビットを生成して含むことによって、データビットのうちの１つにエラーがあれば、パリティビットの従属性がそれ以上維持されず、これによってエラーがあることが明らかになる。また、従属性方程式がそれ以上維持されるか否かに従属する４個のパリティビットがあるため、システムは、５個のデータビットのうち、エラーがあるビットを判断し、不良ビットを訂正することができる。例えば、ｄ１にエラーがあると、ｐｂ１およびｐｂ２を含む従属性方程式が無効になる。ｄ２にエラーがあると、ｐｂ１およびｐｂ３を含む従属性方程式が無効になる。ｄ３にエラーがあると、ｐｂ１、ｐｂ２、ｐｂ３およびｐｂ４を含む従属性方程式が無効になる。ｄ４にエラーがあると、ｐｂ２およびｐｂ４を含む従属性方程式が無効になる。Ｄ５にエラーがあると、ｐｂ３およびｐｂ４を含む従属性方程式が無効になる。このように、ビットが二進ビットであり、不良ビットが０であれば１になり、１であれば再び０になるため、システムは、不良ビットを正確に探して訂正することができる。ある実施形態では、データビットに２つのエラーがある場合、システムはエラーを検知できるが、不良ビットを正確に決定し訂正することはできない。単にエラーを検知するだけである。

本発明の一実施形態によれば、９ビットのキーを配列し、最初の２ビットおよび最後の２ビットはパリティビットであり、中間の５ビットがデータビットとなるようにする。したがって、奇数パリティビットを含むキーはｐｂ１、ｐｂ２、ｄ１、ｄ２、ｄ３、ｄ４、ｄ５、ｐｂ３、ｐｂ４で表現されてよい。このような方式でデータビットとパリティビットを配列することによって、ラン長を５に限定することができ、キーＤ内の遷移を保障することができる。図２は、キーＤのデータビットのすべての組み合わせを示す表である。５個のデータビットがあるので、３２個の組み合わせが可能である。図２の陰影のあるボックスのうち、すべてのデータビットが０の時と、すべてのデータビットが１の時、ラン長制限は５である。したがって、ラン長制限は、本明細書で説明した遷移エンコーディング技術の例のラン長制限１０を満たし、これによってエラーの可能性とシリアルデータリンクにおけるエラー伝播を低減することができる。

図３は、本発明の一実施形態によりデータビット列をエンコーディングする段階を示すフローチャートである。本発明の一実施形態によれば、エンコーダは、エンコーディングされて受信機に伝送されるデータビット列を受信する（３０２）。ある実施形態では、データがデータパケットであってもよく、他の実施形態では、データが埋め込まれたクロック信号があるシリアルデータであってもよい。エンコーダが受信したデータビット列は、データビットに対する第１遷移エンコーディングを行うことによってエンコーディングされるが、第１遷移エンコーディングは、キーに基づいてエンコーディング（された）データビット列を生成する（３０４）。一実施形態によれば、キーの値をデータビットとともにＸＯＲ演算を行うのに用いて、エンコーディングされたデータビット列を生成する。そのため、データビットをデコーディングする時、デコーダは、キーに依存してデコーディング動作を行う。したがって、キーは重要であり、例えば、伝送途中にキーにエラーが導入されないようにキーの完全性を保護しなければならない。また、キーがエラーをもたらすと、エラーの存在を検知することが好ましく、時によっては、そのエラーを訂正することが好ましい。このように、エンコーダは、キーに保護エンコーディングを行ってキー保護データを生成することができる（３０６）。

本発明の一実施形態によれば、キー保護データは、パリティビットである。例えば、キーの各ビットにＸＯＲ演算を行い、その結果の逆（ｉｎｖｅｒｓｅ）をとることによって奇数パリティビットを生成することができる。したがって、キーがビットｄ１，ｄ２，．．．ｄｎを含むならば、奇数パリティビット（ｐｂ）は

で表してもよい。

奇数パリティビットを生成した後、エンコーダは、キー保護データ（例：奇数パリティビット）に第２遷移エンコーディングを行ってエンコーディング（された）キー保護データを生成することができる（３０８）。本発明の一実施形態によれば、エンコーディングされたキー保護データは、キー保護データが追加されたキービットで表してもよい。言い換えると、キー保護データが奇数パリティデータｐｂであれば、キーは奇数個のビットｄ１，ｄ２，．．．ｄｎ（ｎは奇数）を含み、エンコーディングされたキー保護データはｄ１，ｄ２，．．．ｄｎ，ｐｂで表現してもよい。ハミングコードによりパリティビットを計算する本発明の他の実施形態によれば、エンコーディングされたキー保護データは、例えば、ｄ１，ｄ２，．．．ｄｎ，ｐ１，ｐ２，ｐ３で表現してもよい。エンコーディング（された）キー保護データを生成した後、エンコーディング（された）データビット列とエンコーディング（された）キー保護データをエンコーディング（された）伝送ビット列で結合して受信機に伝送する（３１０）。送信機と受信機とはシリアルデータリンクで連結可能であり、エンコーディングされた伝送ビット列は、シリアルデータリンクを介して送信機から受信機に伝送される。本発明の一実施形態によれば、受信機は、エンコーディングされた伝送ビット列を受信し、キーを用いてデコーディングするデコーダを含むことができる。エラー伝播を低減するために、内在されたキー保護データ（例：奇数パリティビット）を用いてキーの値を奇数パリティビットに符合させることによってキーの完全性を確保することができる。

図４は、本発明の一実施形態によりキー保護データをエンコーディングする段階を示すフローチャートである。本発明の一実施形態によれば、キー保護データがキー内にエンコーディングされるようにキーを選択することができる。例えば、キー値のＭＳＢが定数（例：常に１または常に０）となるようにエンコーダがキーを選択することができる（４０２）。したがって、ＭＳＢが常に同じ値のキーを選択することによって、受信機がキーの値のＭＳＢが常に同じ値であることを知ることができるため、ＭＳＢを受信機に伝送する必要がなくなる。例えば、選択されたキーが６ビットであり、６ビットのＭＳＢ（つまり、６番目のビット）が常に０であれば、６番目のビットを除去することができる。ＭＳＢをキー保護データ（例：奇数パリティビット）に代替してよく、これによって、ビットの占める帯域幅（ｂａｎｄｗｉｄｔｈ）をより良く使用することができる。続いて、変更されたキーを生成して伝送ビットに含ませる（４０４）。

本発明の一実施形態によれば、キー保護データは、複数のパリティビットを含むことができる。その結果、複数のエラーを検知できるだけでなく、エラーを訂正することもできるため、キーの完全性が向上する。例えば、本実施形態では、キー保護データがハミングコードを含むことができる。これによって、ラン長の制限に合わせながら、シリアルデータ伝送を適正化することによって、受信機における破局的なエラー伝播を低減することができる。

図５は、電子システム５００のブロック図である。一例として、システム５００は、テレビまたは表示装置であってよく、例えば、高速デジタルシリアルリンク５０６を介して互いに交信する送信機５０２および受信機５０４を含むことができる。本実施形態では、送信機５０２は、エンコーダ５０８を含むことができ、エンコーダ５０８は、システム５００内で生成されるか、他のソース（例：外部ソース）から受信可能なデータ（例：デジタルデータ）を取得し、そのデータをエンコーディングした後、エンコーディングされたデータを受信機５０４に伝送する。受信機５０４は、例えば、受信したデータに応じて発光する表示装置の画素を制御する表示駆動部（ｄｒｉｖｅｒ）と交信することができる。受信機５０４は、デコーダ５１０を含むことができ、デコーダ５１０は、エンコーディング（された）データをリンク５０６を介して送信機５０２から受信し、エンコーディングされたデータをデコーディングしてそのデータをシステム５００が使用できるようにする。本実施形態では、エンコーダ５０８が本発明の様々な実施形態を用いて説明された技術等の遷移エンコーディングを行う遷移エンコーダ（ｔｒａｎｓｉｔｉｏｎ ｅｎｃｏｄｅｒ）であってよい。他の実施形態では、エンコーダ５０８は、当業者に知られた他のデジタルエンコーディング方式を行うことができる。図示された電子システム５００は、伝送されたデータの正確度に依存する高速シリアルデータ伝送を用いる電子システムの一例に過ぎず、他のシステムであってもよいことは、当業者が認識可能であるという点に留意しなければならない。

特別な説明がない限り、図面と明細書全体を通して同一の符号は同一の構成要素を示し、重複する説明は省略される場合がある。また、発明の詳細な説明をより明確にするため、各実施形態に関して、省略可能な説明は省略される場合がある。

図面において、部分、層、領域の大きさは明瞭な理解のために誇張されることがある。また、図面において、クロスハッチングおよび／または陰影を用いて隣接した要素間の境界を明確にすることができる。このように、クロスハッチングや陰影の存在の有無は、特別な説明がない限り、特定の物質、物性、次元、部分、図示した部分の間の共通性および／または要素のある他の特性、属性、性質などを、選好するものではなく、また、要求するものでもない。

発明の詳細な説明において、説明を目的として、様々な特定の実施形態を示して、多様な実施形態を理解するようにした。しかし、多様な実施形態は、ここで示された具体的な形態なしに、または、１つ以上の同等な形態を用いて実現可能である。また、発明の詳細な説明において、公知の構造および装置をブロック図の形態で示して、多様な実施形態が不必要にあいまいになることを回避する。

部分、層、領域、成分などが他の部分、層、領域、成分の「上に」配置される（形成される）、または、「連結されて」いる、と記載する場合、「直に」上にあるか、または「直接」連結されている場合のみならず、他の部分、層、領域、成分と離れて、上に配置される（形成される）場合、及び、間接的に連結された他の部分、層、領域、成分などが間に挟まれている場合も含む。また、これは、直接または間接連結および統合または非統合結合を集合的に含む。例えば、層、領域または成分が他の部分、層、領域、成分と「電気的に連結」されたもの、または「電気的に結合」されたもの、と説明されると、他の部分、層、領域、成分と直接電気的に連結または結合されてよく、間にさらに他の部分、層、領域、成分などが挟まれていてもよい。「真上に」存在するもの、または、「直接連結」されているもの、と記載されると、間に他の部分がないことを意味する。一方、成分間の関係を示す他の表現、例えば、「間」、「間に直に」、「隣接」、「直に隣接」なども同様に解釈できる。また、ある部分または層が異なる２部分または層の「間」にあると表現した時、２層の間に当該層のみが配置されてよく、１つ以上の他の層がさらに配置されてもよい。

本明細書において、「少なくとも１つの（ａｔ ｌｅａｓｔ ｏｎｅ ｏｆ）」などの表現が構成要素等に記載される場合には、構成要素等の全体を示すものであり、構成要素等を個別に示すものではない。例えば、「Ｘ、ＹおよびＺの少なくとも１つ」、「Ｘ、ＹまたはＺの少なくとも１つ」、そして「Ｘ、ＹおよびＺからなるグループから選択された少なくとも１つ」は、Ｘ単独、Ｙ単独、Ｚ単独、Ｘ、Ｙ、Ｚのうちの２以上の任意の組み合わせ（例えば、ＸＹＺ、ＸＹＹ、ＹＺ、ＺＺなど）、またはその変形と解釈することができる。これと同様に、「ＡとＢの少なくとも１つ」などの表現は、Ａ、Ｂ、またはＡとＢを含むことができる。ここで、「および／または」という用語は、並ぶ関連項目のうちの１つ以上のいずれ（ａｎｙ）またはすべて（ａｌｌ）の組み合わせを含む。例えば、「Ａおよび／またはＢ」などの表現は、Ａ、Ｂ、またはＡとＢを含むことができる。

本明細書では、「第１」、「第２」、「第３」などの用語を様々な元素、成分、領域、層、部分などに使用される場合があるが、様々な元素、成分、領域、層、部分は「第１」、「第２」、「第３」などの用語よって限定されない。このような用語は、ある元素、成分、領域、層、部分を他の元素、成分、領域、層、部分と区別するために使用するものである。したがって、第１元素、成分、領域、層、部分は、本発明の趣旨と範囲を逸脱することなく、第２元素、成分、領域、層、部分ということもできる。ある元素を「第１」元素と記載しても、第２元素または他の元素が存在する必要もなく、存在することを意味するのでもない。「第１」、「第２」、「第３」などの用語は、互いに異なる範疇または元素集合を区別するために使用してもよい。簡潔な表現のために、「第１」、「第２」などは、それぞれ「第１範疇（または第１集合）」、「第２範疇（または第２集合）」などを示すこともできる。

本明細書で使用された用語は、特定の実施形態を説明する目的で使用されるものであり、本発明を制限しようとするものではない。ここで、数値において、特別な言及がない限り、数値は単数または複数の場合をすべて含む。ある特徴、段階、動作、部分、成分などを「含む」という表現は、当該部分以外に他の特徴、段階、動作、部分、成分なども包含できることを意味する。「および／または」という表現は、並べられたもののうちの１つまたはそれ以上のすべての組み合わせを含む。

本発明の実施形態の説明において、「実質的に」、「約」、「概ね」およびこれに類似する表現が使用される場合には、実質的に」、「約」、「概ね」およびこれに類似する表現は近似を示す表現に過ぎず、「程度」を示すのではなく、当業者が知ることが可能な測定値または計算値の固有の誤差を含むものとする。また、本発明の実施形態の説明において、「約」および「概ね」という表現が使用される場合には、言及した数値とその数値の許容可能な誤差範囲内の平均を含み、当該測定値と特定量の測定に関連する誤差（例：測定システムの限界）を考慮して当業者が決定可能である。例えば、「約」は、１つ以上の標準偏差または当該値の±３０％、２０％、１０％、５％前後を意味することができる。本発明の実施形態の説明において、「できる」という表現が使用される場合には、「本発明の１つ以上の実施形態」に適用可能であることを意味し、「使用」、「利用」などは、これと類似の他の表現とともに類似する意味で使用できる。

本発明の実施形態の説明において、特定の１つ以上の実施形態を異なって実現する場合、特定のプロセス順序が説明した順序と異なっていてもよい。例えば、連続して実行すると説明した２つのプロセスを同時にまたは説明した順序と反対に実行してもよい。

本発明の実施形態の説明において、実施形態の模式的な構造および／または中間構造を示す断面図を参照して、様々な実施形態について説明される場合がある。図示された形状は、例えば、製造技術および／または許容誤差によって多様に変更または変化可能である。また、ここに記載された特定の構造または機能に関する説明は、本発明の概念による実施形態について説明するための一例に過ぎない。したがって、ここに記載した実施形態は、例示した領域の特定の形状に限定されるものではなく、例えば、製造方法による形状の変化も含むと解釈しなければならない。例えば、注入領域を長方形で例示する説明がある場合には、注入領域は丸であってよく、曲がっていてもよく、注入濃度は注入領域と非注入領域との境界で二進的に急激に変化するのではなく、濃度傾斜をなして徐々に変化してよい。同様に、注入で埋没領域を形成する説明がある場合には、注入が起こる表面と埋没領域との間の領域にも粒子またはイオンが注入される。そのため、図面に示した領域の形状は概略的なものであって、装置において領域の実際の形状を示すものではなく、その形状に限定するものでもない。

本発明の実施形態により説明した電子、電気装置および／または他の関連装置または部分は、データまたはデジタル信号を処理するための適切なハードウェア、ファームウェア（例：応用注文型集積回路）、ソフトウェア、またはこれらの組み合わせを用いて実現することができる。例えば、これら装置の多様な構成要素を１つの集積回路チップに形成してよく、互いに異なる集積回路チップに実現してもよい。また、これら装置の多様な構成要素は、可撓性印刷回路フィルム、テープキャリアパッケージ（ＴＣＰ：ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）、印刷回路基板などに実現されてよく、１つの基板上に形成されてもよい。回路ハードウェアは、非一時的（ｎｏｎ－ｔｒａｎｓｉｔｏｒｙ）記憶媒体、デジタル信号処理器（ＤＳＰ）、グラフィック処理装置（ＧＰＵ）およびＦＰＧＡなどのプログラム可能論理装置に記憶された命令を実行する特定用途向け集積回路（ＡＳＩＣ）、汎用または専用中央処理装置（ＣＰＵ）などを含むことができる。

また、これら装置の多様な構成要素は、ここで説明した多様な機能を行うためにコンピュータプログラム命令を実行し、他のシステム要素と相互作用する１つ以上のコンピュータ装置内にある１つ以上のプロセッサで実行可能なプロセスまたはスレッド（ｔｈｒｅａｄ）であってもよい。コンピュータプログラム命令は、ＲＡＭ（ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）などの標準メモリ装置を用いるコンピュータ装置に実現されたメモリに記憶される。当業者は本発明の実施形態の概念と範囲を逸脱することなく多様なコンピュータ装置の機能を１つのコンピュータ装置に結合または統合するか、特定のコンピュータ装置の機能を１つ以上の他のコンピュータ装置に分散することもできる。

特別な言及がない限り、ここで使用する（技術的、科学的用語を含む）すべての用語はこの発明の属する技術分野における当業者が一般に知っている用語と同じ意味を含む用語である。一般に使用される辞書に定義された用語などの用語は、関連技術分野および／または本明細書における意味と一致する意味を有すると解釈し、特別な明示がない限り、理想的または過度に厳格な意味で解釈してはならない。

以上ように説明された実施形態は一例であり、これに限定されない。本明細書では、いくつかの実施形態について説明したが、当業者であれば、各実施形態で提示した新たな内容と効果で逸脱せず実施形態を変化させることができる。したがって、このようなすべての変形または変化は、特許請求の範囲で定義される実施形態の範囲に含まれる。特許請求の範囲の機能的な表現はここで言及した機能を行う構造とその構造的等価物および等価構造物を含むための表現である。そのため、以上の説明は実施形態に関するものであり、特定の実施形態にのみ限定されるものではなく、各実施形態の変形および他の実施形態も特許請求の範囲の権利範囲に属する。本発明は以下の特許請求の範囲及びその等価物によって定義される。

５００：電子システム
５０２：送信機
５０４：受信機
５０８：エンコーダ
５１０：デコーダ

Claims (20)

1. エンコーダで、データビット列を受信する段階と、
   前記エンコーダで、キーに基づいて前記データビット列に第１遷移エンコーディングを行ってエンコーディングされたデータビット列を生成する段階と、
   前記エンコーダで、前記キーに保護エンコーディングを行ってキー保護データを生成する段階と、
   前記エンコーダで、前記キー保護データに第２遷移エンコーディングを行ってエンコーディングされたキー保護データを生成する段階と、
   前記エンコーディングされたデータビット列および前記エンコーディングされたキー保護データを含むエンコーディングされた伝送ビット列を受信機に伝送する段階と
   を含むエンコーディング方法。
2. 前記キー保護データは、パリティビットを含む、請求項１に記載のエンコーディング方法。
3. 前記エンコーディングされたキー保護データを生成する段階は、前記パリティビットの逆を求める段階を含む、請求項２に記載のエンコーディング方法。
4. 前記エンコーダで、ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）が定数の値になる前記キーを選択する段階と、
   前記キーから前記ＭＳＢを除去して修正キーを生成する段階と
   をさらに含み、
   前記エンコーディングされた伝送ビット列は、前記修正キーを含む、
   請求項３に記載のエンコーディング方法。
5. 前記定数は、０である、請求項４に記載のエンコーディング方法。
6. 前記キー保護データは、複数のパリティビットを含む、請求項１に記載のエンコーディング方法。
7. 前記複数のパリティビットは、ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）により計算される、請求項６に記載のエンコーディング方法。
8. 前記エンコーディングされたキー保護データを生成する段階は、前記複数のパリティビットの少なくとも１つの逆を求める段階を含む、請求項６に記載のエンコーディング方法。
9. 前記エンコーダで、ＭＳＢが定数の値になる前記キーを選択する段階と、
   前記キーから前記ＭＳＢを除去して修正キーを生成する段階と
   をさらに含み、
   前記エンコーディングされた伝送ビット列は、前記修正キーを含む、
   請求項８に記載のエンコーディング方法。
10. 前記エンコーディングされたキー保護データを生成する段階は、前記パリティビットの逆の１つ以上のビットを前記修正キーの前端に挿入し、前記パリティビットの逆の１つ以上のビットを前記修正キーの後端に挿入する段階をさらに含む、請求項９に記載のエンコーディング方法。
11. データビット列を受信する入力と、
    プロセッサと、
    エンコーディングされた伝送ビット列を伝送する出力と
    を含み、
    前記プロセッサは、
    キーに基づいて前記データビット列に第１遷移エンコーディングを行ってエンコーディングされたデータビット列を生成し、
    前記キーに保護エンコーディングを行ってキー保護データを生成し、
    前記キー保護データに第２遷移エンコーディングを行ってエンコーディングされたキー保護データを生成し、
    前記エンコーディングされた伝送ビット列は、前記エンコーディングされたデータビット列および前記エンコーディングされたキー保護データを含む
    エンコーダ。
12. 前記キー保護データは、パリティビットを含む、請求項１１に記載のエンコーダ。
13. 前記エンコーディングされたキー保護データを生成する動作は、前記パリティビットの逆を求める動作を含む、請求項１２に記載のエンコーダ。
14. 前記プロセッサはさらに、
    前記エンコーダで、ＭＳＢ（ｍｏｓｔ ｓｉｇｎｉｆｉｃａｎｔ ｂｉｔ）が定数の値になる前記キーを選択し、
    前記キーから前記ＭＳＢを除去して修正キーを生成し、
    前記エンコーディングされた伝送ビット列は、前記修正キーを含む、
    請求項１３に記載のエンコーダ。
15. 前記定数は、０である、請求項１４に記載のエンコーダ。
16. 前記キー保護データは、複数のパリティビットを含む、請求項１１に記載のエンコーダ。
17. 前記複数のパリティビットは、ハミングコード（Ｈａｍｍｉｎｇ ｃｏｄｅ）により計算される、請求項１６に記載のエンコーダ。
18. 前記エンコーディングされたキー保護データを生成する動作は、前記複数のパリティビットの少なくとも１つの逆を求める動作を含む、請求項１６に記載のエンコーダ。
19. 前記プロセッサはさらに、
    ＭＳＢが定数の値になる前記キーを選択し、
    前記キーから前記ＭＳＢを除去して修正キーを生成し、
    前記エンコーディングされた伝送ビット列は、前記修正キーを含む、
    請求項１８に記載のエンコーダ。
20. 前記エンコーディングされたキー保護データを生成する動作は、前記パリティビットの逆の１つ以上のビットを前記修正キーの前端（ｆｒｏｎｔ）に挿入し、前記パリティビットの逆の１つ以上のビットを前記修正キーの後端（ｅｎｄ）に挿入する動作をさらに含む、請求項１９に記載のエンコーダ。
    

Images