JP2023013702A - 昇降圧コンバータ、そのコントローラ回路、それを用いた電子機器 - Google Patents

Abstract

【課題】ＲＨＰＺを持たない昇降圧コンバータを提供する。【解決手段】昇降圧コンバータ１００は、（i）第１トランジスタＭ１がオン、第２トランジスタＭ２がオフ、第３トランジスタＭ３がオン、第４トランジスタＭ４がオフである第１状態φ１、（ii）第１トランジスタＭ１がオン、第２トランジスタＭ２がオフ、第３トランジスタＭ３がオフ、第４トランジスタＭ４がオンである第２状態、（iii）第１トランジスタＭ１がオフ、第２トランジスタＭ２がオン、第３トランジスタＭ３がオン、第４トランジスタＭ４がオフである第３状態φ３、を繰り返す。【選択図】図１

Description

本開示は、昇降圧コンバータに関する。

電源電圧より高い電圧を生成するために、昇降圧（Ｂｕｃｋ－Ｂｏｏｓｔ）コンバータが使用される。昇降圧コンバータは、スイッチングのデューティサイクルに応じて、入力電圧Ｖ_ＩＮを任意の電圧レベルに降圧あるいは昇圧することができる。

特開２０１６－２２６２５７号公報

昇降圧コンバータは、伝達関数が右半平面ゼロ（ＲＨＰＺ：Right Half Plane Zero）を有する。ＲＨＰＺは、インダクタの値が大きく、出力電流が大きなアプリケーションにおいて、さまざまな制約を生む。

本開示は係る状況においてなされたものであり、その例示的な目的のひとつは、ＲＨＰＺを持たない昇降圧コンバータの提供にある。

本開示のある態様は、昇降圧コンバータのコントローラ回路に関する。制御対象の昇降圧コンバータは、入力ラインと、出力ラインと、接地ラインと、インダクタと、入力ラインとインダクタの第１端の間に接続された第１トランジスタと、インダクタの第１端と接地ラインの間に接続された第２トランジスタと、インダクタの第２端と接地ラインの間に接続された第３トランジスタと、インダクタの第２端と出力ラインの間に接続された第４トランジスタと、を備える。コントローラ回路は、昇圧モードにおいて、（i）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオン、第４トランジスタがオフである第１状態、（ii）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオフ、第４トランジスタがオンである第２状態、（iii）第１トランジスタがオフ、第２トランジスタがオン、第３トランジスタがオン、第４トランジスタがオフである第３状態、を繰り返す状態制御部と、状態制御部の出力に応じて、第１トランジスタから第４トランジスタを駆動する駆動回路と、を備える。

なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本開示のある態様によれば、ＲＨＰＺを持たない昇降圧コンバータを提供できる。

図１は、実施形態に係る昇降圧コンバータの回路図である。 図２は、図１の昇降圧コンバータの昇圧モードの第１状態の等価回路図である。 図３は、図１の昇降圧コンバータの昇圧モードの第２状態の等価回路図である。 図４は、図１の昇降圧コンバータの昇圧モードの第３状態の等価回路図である。 図５は、図１の昇降圧コンバータの昇圧モードの動作波形図である。 図６は、図１の昇降圧コンバータの降圧モードの第４状態の等価回路図である。 図７は、図１の昇降圧コンバータの降圧モードの第５状態の等価回路図である。 図８は、図１の昇降圧コンバータの降圧モードの第６状態の等価回路図である。 図９は、図１の昇降圧コンバータの降圧モードの動作波形図である。 図１０は、昇降圧コンバータを備える電子機器の一例を示す図である。

（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。

本開示のある態様は、昇降圧コンバータのコントローラ回路に関する。昇降圧コンバータは、入力ラインと、出力ラインと、接地ラインと、インダクタと、入力ラインとインダクタの第１端の間に接続された第１トランジスタと、インダクタの第１端と接地ラインの間に接続された第２トランジスタと、インダクタの第２端と接地ラインの間に接続された第３トランジスタと、インダクタの第２端と出力ラインの間に接続された第４トランジスタと、を備える。コントローラ回路は、昇圧モードにおいて、（i）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオン、第４トランジスタがオフである第１状態、（ii）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオフ、第４トランジスタがオンである第２状態、（iii）第１トランジスタがオフ、第２トランジスタがオン、第３トランジスタがオン、第４トランジスタがオフである第３状態、を繰り返す状態制御部と、状態制御部の出力に応じて、第１トランジスタから第４トランジスタを駆動する駆動回路と、を備える。

この構成によると、第３状態において、インダクタの第１端および第２端が接地ラインと接続され、インダクタの両端間電圧がゼロとなる。これにより、インダクタに流れるコイル電流Ｉ_Ｌが変化しない区間が挿入される。これにより、昇降圧コンバータの入出力間の伝達関数から、ＲＨＰＺの項を消すことができる。

一実施形態において、状態制御部は、降圧モードにおいて、
（iv）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオフ、第４トランジスタがオンである第４状態、（v）第１トランジスタがオフ、第２トランジスタがオン、第３トランジスタがオフ、第４トランジスタがオンである第５状態、（vi）第１トランジスタがオフ、第２トランジスタがオン、第３トランジスタがオン、第４トランジスタがオフである第６状態、を繰り返してもよい。降圧モードにおいて、昇圧モードと同様に３ステートで状態遷移させることで、状態制御部の設計を共通化できる。

一実施形態において、状態制御部は、降圧モードにおいて、（iv）第１トランジスタがオン、第２トランジスタがオフ、第３トランジスタがオフ、第４トランジスタがオンである第４状態、（v）第１トランジスタがオフ、第２トランジスタがオン、第３トランジスタがオフ、第４トランジスタがオンである第５状態、を繰り返してもよい。

一実施形態において、コントローラ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。

（実施形態）
以下、本発明を好適な実施形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

また、「信号Ａ（電圧、電流）が信号Ｂ（電圧、電流）に応じている」とは、信号Ａが信号Ｂと相関を有することを意味し、具体的には、（i）信号Ａが信号Ｂである場合、（ii）信号Ａが信号Ｂに比例する場合、（iii）信号Ａが信号Ｂをレベルシフトして得られる場合、（iv）信号Ａが信号Ｂを増幅して得られる場合、（v）信号Ａが信号Ｂを反転して得られる場合、（vi）あるいはそれらの任意の組み合わせ、等を意味する。「応じて」の範囲は、信号Ａ、Ｂの種類、用途に応じて定まることが当業者には理解される。

本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。

図１は、実施形態に係る昇降圧コンバータ１００の回路図である。昇降圧コンバータ１００は、入力ライン１０２の入力電圧Ｖ_ＩＮを昇圧または降圧し、出力ライン１０４に昇圧後または降圧後の出力電圧Ｖ_ＯＵＴを発生する。昇降圧コンバータ１００は、第１トランジスタＭ１～第４トランジスタＭ４を含むＨブリッジ回路１１０と、Ｈブリッジ回路１１０と接続されるインダクタＬ１と、出力ライン１０４と接続される出力キャパシタＣ１、抵抗Ｒ１，Ｒ２およびコントローラＩＣ（Integrated Circuit）２００を備える。

第１トランジスタＭ１は、入力ライン１０２とインダクタＬ１の第１端の間に接続される。第２トランジスタＭ２は、インダクタＬ１の第１端と接地ライン１０６の間に接続される。第３トランジスタＭ３は、インダクタＬ１の第２端と接地ライン１０６の間に接続される。第４トランジスタＭ４は、インダクタＬ１の第２端と出力ライン１０４の間に接続される。

図１では、第１トランジスタＭ１～第４トランジスタＭ４はＮチャンネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるが、第１トランジスタＭ１および第４トランジスタＭ４はＰチャンネルＭＯＳＦＥＴで構成してもよい。また第１トランジスタＭ１～第４トランジスタＭ４は、ＭＯＳＦＥＴではなく、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やバイポーラトランジスタであってもよい。また第１トランジスタＭ１～第４トランジスタＭ４は、コントローラＩＣ２００に集積化されてもよい。

コントローラＩＣ２００は、負荷の状態に応じて第１トランジスタＭ１～第４トランジスタＭ４を制御し、出力ライン１０４に、出力電圧Ｖ_ＯＵＴを発生させる。本実施形態において、コントローラＩＣ２００は、昇降圧コンバータ１００を定電圧出力として動作させ、出力電圧Ｖ_ＯＵＴは所定の目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化される。

コントローラＩＣ２００は、駆動回路２１０、状態制御部２２０、フィードバック回路２３０を備え、ひとつの半導体基板に集積化された機能ＩＣである。コントローラＩＣ２００のゲートピンＧ１～Ｇ４は、第１トランジスタＭ１～第４トランジスタＭ４のゲートと接続される。

またコントローラＩＣ２００のフィードバックピンＦＢには、昇降圧コンバータ１００の出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢがフィードバックされる。抵抗Ｒ１，Ｒ２は、出力電圧Ｖ_ＯＵＴを分圧し、フィードバック信号Ｖ_ＦＢを生成する。抵抗Ｒ１，Ｒ２は、コントローラＩＣ２００に集積化されてもよい。

状態制御部２２０はコントロールロジックであり、第１トランジスタＭ１～第４トランジスタＭ４のオン、オフを規定する制御信号Ｓ_１～Ｓ_４を生成し、昇降圧コンバータ１００の状態を制御する。

状態制御部２２０は、Ｖ_ＩＮ＞Ｖ_{ＯＵＴ（ＲＥＦ）}のときに降圧モード、Ｖ_ＩＮ＜Ｖ_{ＯＵＴ（ＲＥＦ）}のときに昇圧モードで動作する。

駆動回路２１０は、状態制御部２２０の出力Ｓ_１～Ｓ_４に応じて、第１トランジスタＭ１から第４トランジスタＭ４を駆動する。駆動回路２１０は、４個のドライバＤｒ１～Ｄｒ４を含む。

状態制御部２２０は、昇圧モードにおいて、三状態φ１～φ３を繰り返す。
（i）第１状態φ１ （昇圧オン状態）
第１トランジスタＭ１：ＯＮ
第２トランジスタＭ２：ＯＦＦ
第３トランジスタＭ３：ＯＮ
第４トランジスタＭ４：ＯＦＦ

（ii）第２状態φ２ （昇圧オフ状態）
第１トランジスタＭ１：ＯＮ
第２トランジスタＭ２：ＯＦＦ
第３トランジスタＭ３：ＯＦＦ
第４トランジスタＭ４：ＯＮ

（iii）第３状態φ３ （昇圧クランプ状態）
第１トランジスタＭ１：ＯＦＦ
第２トランジスタＭ２：ＯＮ
第３トランジスタＭ３：ＯＮ
第４トランジスタＭ４：ＯＦＦ

状態制御部２２０は、降圧モードにおいて、以下の三状態φ４～φ６を繰り返す。

（iv）第４状態φ４ （降圧オン状態）
第１トランジスタＭ１：ＯＮ
第２トランジスタＭ２：ＯＦＦ
第３トランジスタＭ３：ＯＦＦ
第４トランジスタＭ４：ＯＮ

（v）第５状態φ５ （降圧オフ状態）
第１トランジスタＭ１：ＯＦＦ
第２トランジスタＭ２：ＯＮ
第３トランジスタＭ３：ＯＦＦ
第４トランジスタＭ４：ＯＮ

（iii）第６状態φ６ （降圧クランプ状態）
第１トランジスタＭ１：ＯＦＦ
第２トランジスタＭ２：ＯＮ
第３トランジスタＭ３：ＯＮ
第４トランジスタＭ４：ＯＦＦ

つまり降圧モードの第４状態φ４は、昇圧モードの第２状態φ２と同じ状態であり、降圧モードの第６状態φ６は、昇圧モードの第３状態φ３と同じ状態である。

フィードバック回路２３０は、フィードバック信号Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦの誤差がゼロに近づくように、状態制御部２２０の動作モードと、第１状態φ１～第３状態φ３それぞれの時間、あるいは第４状態φ４～第６状態φ６それぞれの時間を制御する。フィードバックループが安定化しているとき、出力電圧Ｖ_ＯＵＴは、基準電圧Ｖ_ＲＥＦに応じた目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化される。
Ｖ_{ＯＵＴ（ＲＥＦ）}＝Ｖ_ＲＥＦ×（Ｒ１＋Ｒ２）／Ｒ２

フィードバック回路２３０については、一般的なＤＣ／ＤＣコンバータと同様に構成することができ、たとえばパルス幅変調器やパルス周波数変調器を含むことができる。また制御方式は特に限定されず、電圧モードのコントローラであってもよいし、ピーク電流モードや平均電流モードのコントローラであってもよいし、あるいは、リップル制御、具体的にはヒステリシス制御（Bang-Bang制御）やボトム検出オン時間固定、ピーク検出オフ時間固定のコントローラであってもよい。

以上が昇降圧コンバータ１００の構成である。続いてその動作を説明する。

はじめに昇圧モードの動作を説明する。

図２は、図１の昇降圧コンバータ１００の昇圧モードの第１状態φ１の等価回路図である。第１状態φ１では、第１トランジスタＭ１および第３トランジスタＭ３がオンであり、第２トランジスタＭ２および第４トランジスタＭ４がオフである。インダクタＬ１の第１端を第１スイッチングノードＳＷ１、インダクタＬ１の第２端を第２スイッチングノードＳＷ２と称し、それぞれの電圧を第１スイッチング電圧Ｖ_ＳＷ１、第２スイッチング電圧Ｖ_ＳＷ２と表記する。

第１状態φ１では、Ｖ_ＳＷ１＝Ｖ_ＩＮ、Ｖ_ＳＷ２＝０Ｖであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ１は、ΔＶ_Ｌ１＝Ｖ_ＩＮとなる。したがってインダクタＬ１の電流Ｉ_Ｌは時間とともに、傾きＶ_ＩＮ／Ｌで増加する。

図３は、図１の昇降圧コンバータ１００の昇圧モードの第２状態φ２の等価回路図である。第２状態φ２では、第１トランジスタＭ１および第４トランジスタＭ４がオンであり、第２トランジスタＭ２および第３トランジスタＭ３がオフである。このとき、Ｖ_ＳＷ１＝Ｖ_ＩＮ、Ｖ_ＳＷ２＝Ｖ_ＯＵＴであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ２は、ΔＶ_Ｌ２＝Ｖ_ＩＮ－Ｖ_ＯＵＴとなる。昇圧モードでは、Ｖ_ＩＮ＜Ｖ_ＯＵＴであるから、Ｖ_ＩＮ－Ｖ_ＯＵＴは負電圧であり、インダクタＬ１の電流Ｉ_Ｌは時間とともに、傾き（Ｖ_ＩＮ－Ｖ_ＯＵＴ）／Ｌで減少する。

図４は、図１の昇降圧コンバータ１００の昇圧モードの第３状態φ３の等価回路図である。第３状態φ３では、第２トランジスタＭ２および第３トランジスタＭ３がオンであり、第１トランジスタＭ１および第４トランジスタＭ４がオフである。このとき、Ｖ_ＳＷ１＝Ｖ_ＳＷ２＝０Ｖであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ３は０Ｖとなる。したがってインダクタＬ１の電流Ｉ_Ｌは一定となる。

図５は、図１の昇降圧コンバータ１００の昇圧モードの動作波形図である。図５にはインダクタＬ１に流れるコイル電流Ｉ_Ｌが示される。第１状態φ１～第３状態φ３の時間をそれぞれ、ｔ_ＯＮ，ｔ_ＯＦＦ，ｔ_{ＣＬＡＭＰ}とする。スイッチング周期をＴとし、ｔ_ＯＮ＝Ｄ_ＯＮ×Ｔ、ｔ_ＯＦＦ＝Ｄ_ＯＦＦ×Ｔ、ｔ_{ＣＬＡＭＰ}＝Ｄ_{ＣＬＡＭＰ}×Ｔとする。ただし、Ｄ_ＯＮ＋Ｄ_ＯＦＦ＋Ｄ_{ＣＬＡＭＰ}＝１である。

昇圧モードにおいて、第１状態φ１～第３状態φ３を繰り返すことにより、コイル電流Ｉ_Ｌは、一般的な降圧コンバータ（Ｂｕｃｋコンバータ）の不連続導通モード（ＤＣＭ：Discontinuous Conduction Mode）と同様の波形を有する。ＤＣＭとの違いは、ＤＣＭでは、Ｉ_Ｌ＝０Ａの区間が存在するのに対して、第３状態φ３では、コイル電流Ｉ_Ｌが、Ｉ_Ｌ＞０Ａの状態で一定に保たれる点である。

第１状態φ１～第３状態φ３それぞれにおいて、式（１）～（３）が成り立つ。

定常状態において、コイル電流Ｉ_Ｌおよび出力電圧Ｖ_ＯＵＴの平均値は時間的に一定となる。つまりコイル電流Ｉ_Ｌに関して、式（４）が成り立つ。
ΔＩ_Ｌ１＋ΔＩ_Ｌ２＋ΔＩ_Ｌ３＝０ …（４）

また出力電圧Ｖ_ＯＵＴに関して、式（５）が成り立つ。
ΔＶ_ＯＵＴ１＋ΔＶ_ＯＵＴ２＋ΔＶ_ＯＵＴ３＝０ …（５）
ΔＶ_ＯＵＴ１＝ｔ_ＯＮ×ｄＶ_ＯＵＴ／ｄｔ
ΔＶ_ＯＵＴ２＝ｔ_ＯＦＦ×ｄＶ_ＯＵＴ／ｄｔ
ΔＶ_ＯＵＴ３＝ｔ_{ＣＬＡＭＰ}×ｄＶ_ＯＵＴ／ｄｔ

Ｄ_ＯＦＦを定数として、Ｄ_ＩＮを入力、Ｖ_ＯＵＴを出力とする伝達関数を求めると、式（６）を得る。

式（６）は、（１－ｊω／ω_ＲＨ）の項、つまりＲＨＰＺを含まない。

このように、本実施形態によれば、ＲＨＰＺを含まない昇降圧コンバータを提供できる。また、Ｄ_ＯＮ，Ｄ_ＯＦＦ，Ｄ_{ＣＬＡＭＰ}の少なくとも一つを制御対象とするフィードバックループを構成することにより、フィードバック信号Ｖ_ＦＢと基準電圧Ｖ_ＲＥＦの誤差をゼロに近づけることができ、出力電圧Ｖ_ＯＵＴを目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化できる。

続いて昇降圧コンバータ１００の降圧モードの動作を説明する。

図６は、図１の昇降圧コンバータ１００の降圧モードの第４状態φ４の等価回路図である。第４状態φ４では、第１トランジスタＭ１および第４トランジスタＭ４がオンであり、第２トランジスタＭ２および第３トランジスタＭ３がオフである。このときＶ_ＳＷ１＝Ｖ_ＩＮ、Ｖ_ＳＷ２＝Ｖ_ＯＵＴであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ４は、ΔＶ_Ｌ４＝Ｖ_ＩＮ－Ｖ_ＯＵＴとなる。降圧モードでは、Ｖ_ＩＮ＞Ｖ_ＯＵＴであるから、したがってインダクタＬ１の電流Ｉ_Ｌは時間とともに、傾き（Ｖ_ＩＮ－Ｖ_ＯＵＴ）／Ｌで増加する。

図７は、図１の昇降圧コンバータ１００の降圧モードの第５状態φ５の等価回路図である。第５状態φ５では、第２トランジスタＭ２および第４トランジスタＭ４がオンであり、第１トランジスタＭ１および第３トランジスタＭ３がオフである。このとき、Ｖ_ＳＷ１＝０Ｖ、Ｖ_ＳＷ２＝Ｖ_ＯＵＴであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ５は、ΔＶ_Ｌ５＝－Ｖ_ＯＵＴとなる。インダクタＬ１の電流Ｉ_Ｌは時間とともに、傾き－Ｖ_ＯＵＴ／Ｌで減少する。

図８は、図１の昇降圧コンバータ１００の降圧モードの第６状態φ６の等価回路図である。第６状態φ６では、第２トランジスタＭ２および第３トランジスタＭ３がオンであり、第１トランジスタＭ１および第４トランジスタＭ４がオフである。このとき、Ｖ_ＳＷ１＝Ｖ_ＳＷ２＝０Ｖであるから、インダクタＬ１の両端間電圧ΔＶ_Ｌ３は０Ｖとなる。したがってインダクタＬ１の電流Ｉ_Ｌは一定となる。

図９は、図１の昇降圧コンバータ１００の降圧モードの動作波形図である。図９にはインダクタＬ１に流れるコイル電流Ｉ_Ｌが示される。第４状態φ４～第６状態φ６の時間をそれぞれ、ｔ_ＯＮ，ｔ_ＯＦＦ，ｔ_{ＣＬＡＭＰ}とする。

降圧モードにおいて、第４状態φ４～第６状態φ６を繰り返すことにより、コイル電流Ｉ_Ｌは、不連続導通モード（ＤＣＭ）のように変化する。第４状態φ４～第６状態φ６の長さを制御することにより、出力電圧Ｖ_ＯＵＴを目標レベルＶ_{ＯＵＴ（ＲＥＦ）}に安定化できる。

一般的な降圧コンバータは、第４状態φ４と第５状態φ５の二状態で制御される。これに対して、本実施形態のように、昇圧モードと降圧モードで、三状態で制御することにより、状態制御部２２０やフィードバック回路２３０の構成や制御を、昇圧モードと降圧モードとで共通化できる。

（変形例）
上述した実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なことが当業者に理解される。以下、こうした変形例について説明する。

実施形態において、コントローラＩＣ２００は、降圧モードにおいて、第４状態φ４～第６状態φ６の三状態を切り換えたがその限りでない。降圧モードではもともと、ＲＨＰＺは存在しないから、第６状態φ６は省略することができ、したがって第４状態φ４と第５状態φ５の二状態で切り換えてもよい。

（用途）
図１０は、昇降圧コンバータ１００を備える電子機器７００の一例を示す図である。電子機器７００は、内部回路７１０および電源回路７２０を備える。内部回路７１０は、ＣＰＵ（Central Processing Unit）やメモリ、ＬＡＮ（Local Area Network）のインタフェース回路などを含みうる。電源回路７２０は、入力電圧Ｖ_ＩＮを昇圧し（もしくは降圧し）、内部回路７１０に供給する。上述の昇降圧コンバータ１００は、電源回路７２０として用いることができる。

電子機器７００はサーバーに限定されず、車載機器であってもよい。その他、電子機器７００は、産業機器、ＯＡ（Office Automation）機器であってもよいし、オーディオ機器などの民生機器であってもよい。

実施形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにさまざまな変形例が存在すること、またそうした変形例も本開示に含まれ、また本発明の範囲を構成しうることは当業者に理解されるところである。

１００ 昇降圧コンバータ
１０２ 入力ライン
１０４ 出力ライン
１０６ 接地ライン
１１０ Ｈブリッジ回路
２００ コントローラＩＣ
２１０ 駆動回路
２２０ 状態制御部
２３０ フィードバック回路
Ｍ１ 第１トランジスタ
Ｍ２ 第２トランジスタ
Ｍ３ 第３トランジスタ
Ｍ４ 第４トランジスタ
Ｃ１ 出力キャパシタ
Ｌ１ インダクタ

Claims (6)

1. 昇降圧コンバータのコントローラ回路であって、
   前記昇降圧コンバータは、
   入力ラインと、
   出力ラインと、
   接地ラインと、
   インダクタと、
   前記入力ラインと前記インダクタの第１端の間に接続された第１トランジスタと、
   前記インダクタの前記第１端と前記接地ラインの間に接続された第２トランジスタと、
   前記インダクタの第２端と前記接地ラインの間に接続された第３トランジスタと、
   前記インダクタの前記第２端と前記出力ラインの間に接続された第４トランジスタと、
   を備え、
   前記コントローラ回路は、
   昇圧モードにおいて、（i）前記第１トランジスタがオン、前記第２トランジスタがオフ、前記第３トランジスタがオン、前記第４トランジスタがオフである第１状態、（ii）前記第１トランジスタがオン、前記第２トランジスタがオフ、前記第３トランジスタがオフ、前記第４トランジスタがオンである第２状態、（iii）前記第１トランジスタがオフ、前記第２トランジスタがオン、前記第３トランジスタがオン、前記第４トランジスタがオフである第３状態、を繰り返す状態制御部と、
   前記状態制御部の出力に応じて、前記第１トランジスタから前記第４トランジスタを駆動する駆動回路と、
   を備える、コントローラ回路。
2. 前記状態制御部は、降圧モードにおいて、（iv）前記第１トランジスタがオン、前記第２トランジスタがオフ、前記第３トランジスタがオフ、前記第４トランジスタがオンである第４状態、（v）前記第１トランジスタがオフ、前記第２トランジスタがオン、前記第３トランジスタがオフ、前記第４トランジスタがオンである第５状態、（vi）前記第１トランジスタがオフ、前記第２トランジスタがオン、前記第３トランジスタがオン、前記第４トランジスタがオフである第６状態、を繰り返す、請求項１に記載のコントローラ回路。
3. 前記状態制御部は、降圧モードにおいて、（iv）前記第１トランジスタがオン、前記第２トランジスタがオフ、前記第３トランジスタがオフ、前記第４トランジスタがオンである第４状態、（v）前記第１トランジスタがオフ、前記第２トランジスタがオン、前記第３トランジスタがオフ、前記第４トランジスタがオンである第５状態、を繰り返す、請求項１に記載のコントローラ回路。
4. ひとつの半導体基板に一体集積化される、請求項１から３のいずれかに記載のコントローラ回路。
5. 請求項１から４のいずれかに記載のコントローラ回路を備える、昇降圧コンバータ。
6. 請求項５に記載の昇降圧コンバータを備える、電子機器。

Images