JP2023010134A - 電力変換装置 - Google Patents

Abstract

【課題】中性点の電位変動を抑制可能な電力変換装置の提供。
【解決手段】一対の直流端子の間に直列に接続された第１コンデンサ及び第２コンデンサと、前記第１コンデンサと前記第２コンデンサの間の中性点と前記一対の直流端子とに接続された複数の３レベルインバータを有し、前記複数の３レベルインバータの出力が直列に多重接続された多重インバータ回路と、前記第１コンデンサ及び前記第２コンデンサのうち、一方のコンデンサの電圧を、前記複数の３レベルインバータのうちの第１グループの３レベルインバータから出力させ、前記一方のコンデンサの電圧に重ねる他方のコンデンサの電圧を、前記一方のコンデンサの電圧と同じ極性で前記複数の３レベルインバータのうちの第２グループの３レベルインバータから出力させる制御装置と、を備える、電力変換装置。
【選択図】図２

Description

本開示は、電力変換装置に関する。

近年、再生可能エネルギーの普及が進んでおり、多くの風力発電機を備えた大規模なウィンドファームも建設されている。風力発電機は、発電した電力を一旦直流に変換するコンバータと、その直流を交流に変換するインバータとを備え、さらにインバータによって発生する高調波電流を除去する高調波フィルタを備えている。しかしながら、高調波フィルタを備えた風力発電機が電力系統に連系されると、高調波フィルタのキャパシタンスと電力系統や変圧器のインダクタンスとによる共振が発生し、出力電圧が不安定になる場合がある。

図１は、特許文献１に開示された共振抑制装置の構成図である。特許文献１には、高調波制御機能の一つとして共振抑制機能を備えた共振抑制装置（ＳＴＡＴＣＯＭ：Static Synchronous Compensator）が提案されている。この共振抑制装置は、系統電圧ｖ及び／又は風力発電機の出力電流ｉ１の高調波成分にゲインを乗算して電流指令値ｉ^＊を演算し、電流指令値ｉ^＊とインバータ出力電流ｉとの偏差を検出して電流制御部へ入力する。電流制御部は、その偏差に対応した電圧指令値ｖ^＊を出力し、電力系統に並列に接続されたインバータは、電圧指令値ｖ^＊に応じた補償電流ｉを電力系統に供給することで、電力系統の高調波を抑制する。

一方、ＳＴＡＴＣＯＭのような電力系統に接続される高電圧大容量の電力変換装置では、複数のインバータを直列または並列に接続して多重化する構成を採用することが多い。この構成によって、出力の高電圧化と大電流化を図ると共に、出力高調波の低減という利点がある。このうち、インバータを直列に多重接続する方式は、出力電圧波形のレベルの自由度が高いため、高調波電流を出力する用途に適している。また、直列数に応じて搬送波の周波数を下げることが可能で、半導体スイッチで発生するスイッチング損失を低減できる。

直列に多重接続するインバータに、中性点クランプ式の３レベルインバータを採用する構成が知られている（例えば、特許文献２参照）。

特許第６１６４２９１号公報 特許第６１７８４３３号公報

嶋村他、"ＮＰＣインバータの直流入力コンデンサ電圧の平衡化制御"、電気学会半導体電力変換研究会資料ＳＰＣ－９１－３７

しかしながら、３レベルインバータは、直流電源回路の中性点に電流が流れる動作モードによっては、中性点電位が変動する。中性点電位が変動すると、半導体スイッチへの過大な電圧印加を招くおそれがある。

本開示は、中性点の電位変動を抑制可能な電力変換装置を提供する。

本開示の一態様では、
一対の直流端子の間に直列に接続された第１コンデンサ及び第２コンデンサと、
前記第１コンデンサと前記第２コンデンサの間の中性点と前記一対の直流端子とに接続された複数の３レベルインバータを有し、前記複数の３レベルインバータの出力が直列に多重接続された多重インバータ回路と、
前記第１コンデンサ及び前記第２コンデンサのうち、一方のコンデンサの電圧を、前記複数の３レベルインバータのうちの第１グループの３レベルインバータから出力させ、前記一方のコンデンサの電圧に重ねる他方のコンデンサの電圧を、前記一方のコンデンサの電圧と同じ極性で前記複数の３レベルインバータのうちの第２グループの３レベルインバータから出力させる制御装置と、を備える、電力変換装置が提供される。

本開示の一態様によれば、中性点の電位変動を抑制できる。

特許文献１に開示された共振抑制装置の構成図である。 本実施形態に係る電力変換装置の構成例を示す図である。 中性点電流が流れるスイッチングパターンを生成するゲート指令を例示するタイミングチャートである。 中性点電流が流れるスイッチングパターンを生成するゲート指令を生成する制御ブロックの構成例を示す図である。 ３レベルインバータの出力電力と搬送波と中性点の電位変動との関係を例示する図である。 ±Ｖｐ電圧と±Ｖｎ電圧の切替制御ブロックの構成例を示す図である。 パルス切替信号がオフまたはオンのときの動作波形を例示する図である。 ２多重時の多重間パルス切替がないときの動作波形を例示する図である。 ２多重時の多重間パルス切替があるときの動作波形を例示する図である。 ３多重時の多重間パルス切替がないときの動作波形を例示する図である。 ３多重時の多重間パルス切替があるときの動作波形を例示する図である。

以下、本開示に係る実施形態について図面を参照して説明する。

図２は、本実施形態に係る電力変換装置の構成例を示す図であり、ＮＰＣ（Neutral Point Clamped）方式の単相３レベルインバータを直列多重接続した電力変換装置を示す。図１に示す電力変換装置は、特許文献１に開示されるような共振抑制装置（ＳＴＡＴＣＯＭ）に適用可能であるが、これ以外の用途に適用されてもよい。

図２に示す電力変換装置１０は、入力された直流電力を三相の交流電力に変換して三相の電力系統１４に出力する。電力変換装置１０は、複数のコンデンサ（第１コンデンサＣ１及び第２コンデンサＣ２）、複数の単相多重インバータ回路１１（１１Ｕ，１１Ｖ，１１Ｗ）、複数の変圧器４１（４１Ｕ，４１Ｖ，４１Ｗ）及び制御装置３０を備える。

複数のコンデンサＣ１，Ｃ２は、一対の直流端子（第１直流端子Ｐと第２直流端子Ｎ）との間に直列に接続されている。第１コンデンサＣ１の低電位側と第２コンデンサＣ２の高電位側とは、中性点Ｍで接続されている。第１コンデンサＣ１は、第１直流端子Ｐと中性点Ｍとの間に接続され、第２コンデンサＣ２は、中性点Ｍと第２直流端子Ｎとの間に接続されている。

複数の単相多重インバータ回路１１は、相互に結線され、図２に示す例では、スター結線されている。複数の単相多重インバータ回路１１は、それぞれ、一対の交流端子ｃ，ｄおよび複数の単相３レベルインバータ２０を有する。図２に示す例では、複数の単相多重インバータ回路１１は、それぞれ、同一構成の３段の単相３レベルインバータ２０を有し、複数の変圧器４１を介して電力系統１４に連系している。

Ｕ相の単相多重インバータ回路１１Ｕの交流端子ｃは、電力系統１４のＵ相電力線に接続される。Ｖ相の単相多重インバータ回路１１Ｖの交流端子ｃは、電力系統１４のＶ相電力線に接続される。Ｗ相の単相多重インバータ回路１１Ｗの交流端子ｃは、電力系統１４のＷ相電力線に接続される。各相の単相多重インバータ回路１１の交流端子ｄは、中性点ｊで相互に接続される。

各相の複数の単相３レベルインバータ２０は、共通の直流経路から入力される直流電力を交流電力に変換して出力する。各相の複数の単相３レベルインバータ２０は、それぞれ、一対の直流セル端子ｅ，ｆ、中性端子ｍ、一対の交流セル端子ｇ，ｈ、半導体スイッチＱ１～Ｑ８、ダイオードＤ１～Ｄ４を有する。

各相の複数の単相３レベルインバータ２０のそれぞれの第１直流セル端子ｅは、第１直流端子Ｐに共通に接続されている。各相の複数の単相３レベルインバータ２０のそれぞれの第２直流セル端子ｆは、第２直流端子Ｎに共通に接続されている。各相の複数の単相３レベルインバータ２０のそれぞれの中性端子ｍは、中性点Ｍに共通に接続されている。

複数の単相３レベルインバータ２０は、それぞれ、一対の交流セル端子ｇ，ｈを介して直列に多重接続されている。より詳しくは、各相の複数の単相３レベルインバータ２０のそれぞれの一対の交流セル端子ｇ，ｈは、自身が属する単相多重インバータ回路１１の一対の交流端子ｃ，ｄの間で変圧器を介して直列に多重接続されている。

単相３レベルインバータ２０は、一対の直流端子Ｐ，Ｎの間に接続されるｕ相アームと、一対の直流端子Ｐ，Ｎの間に接続されるｖ相アームとを有する。

ｕ相アームは、スイッチ素子Ｑ１，Ｑ２，Ｑ３，Ｑ４及びクランプダイオードＤ１，Ｄ２を有する。スイッチ素子Ｑ１～Ｑ４のそれぞれには、逆並列ダイオードが接続されている。クランプダイオードＤ１は、アノードが中性端子ｍに接続され、カソードがスイッチ素子Ｑ１，Ｑ２との間の接続点に接続されている。クランプダイオードＤ２は、カソードが中性端子ｍに接続され、アノードがスイッチ素子Ｑ３，Ｑ４との間の接続点に接続されている。スイッチ素子Ｑ２とスイッチ素子Ｑ３との間の接続点は、交流セル端子ｇに接続されている。

ｖ相アームは、スイッチ素子Ｑ５，Ｑ６，Ｑ７，Ｑ８及びクランプダイオードＤ３，Ｄ４を有する。スイッチ素子Ｑ５～Ｑ８のそれぞれには、逆並列ダイオードが接続されている。クランプダイオードＤ３は、アノードが中性端子ｍに接続され、カソードがスイッチ素子Ｑ５，Ｑ６との間の接続点に接続されている。クランプダイオードＤ４は、カソードが中性端子ｍに接続され、アノードがスイッチ素子Ｑ７，Ｑ８との間の接続点に接続されている。スイッチ素子Ｑ６とスイッチ素子Ｑ７との間の接続点は、交流セル端子ｈに接続されている。

スイッチ素子Ｑ１～Ｑ８は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。しかし、スイッチ素子Ｑ１～Ｑ８は、ＧＣＴ（Gate Commutated Turn-off）サイリスタやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などの他の半導体スイッチでもよい。

制御装置３０は、複数の単相多重インバータ回路１１を制御する装置であり、例えば、メモリとプロセッサを有する。制御装置３０の機能は、メモリに記憶されたプログラムによって、ＣＰＵ（Central Processing Unit）等のプロセッサが動作することにより実現される。制御装置３０の機能は、ＦＰＧＡ（Field Programmable Gate Array）又はＡＳＩＣ（Application Specific Integrated Circuit）によって実現されてもよい。

電力変換装置１０は、制御装置３０が複数の単相３レベルインバータ２０のそれぞれに互いに異なる位相で電圧波形を出力させることで、スイッチ素子の耐圧以上の電圧を有し、且つ、高調波が低減されたマルチレベル電圧波形を出力できる。直列に多重接続された複数の単相３レベルインバータ２０の両端電圧は、それらの複数の単相３レベルインバータ２０の各々の一対の交流セル端子ｇ，ｈに発生する矩形波状の電圧を加算（重ねた）値になる。そのため、それらの各段の単相３レベルインバータ２０が互いに異なる位相で電圧波形を出力することで、高調波の少ないマルチレベル波形を合成することができる。

単相３レベルインバータ２０は、上述のような構成にすることで、出力電圧を正弦波化するためのＬＣフィルタを小型化できる。また、３レベルインバータを適用したことで、１回のスイッチ動作当たりの電圧変動幅が２レベルインバータの半分となるため、半導体スイッチで発生するスイッチング損失を概ね半減できるなどの利点がある。

ところで、単相３レベルインバータ２０では、中性点Ｍに流れる電流（中性点電流）によって、中性点Ｍの電位が変動する場合がある。図３は、中性点電流が流れるスイッチングパターンを生成するゲート指令を例示するタイミングチャートである。図４は、中性点電流が流れるスイッチングパターンを生成するゲート指令を生成する制御ブロックの構成例を示す図である。

図３及び図４において、３レベルインバータは、搬送波を変調波Ｖｕ＋^＊，Ｖｕ－^＊，Ｖｖ＋^＊，Ｖｖ－^＊と比較することにより導出された半導体スイッチＱ１～Ｑ８用ゲート指令にしたがって、動作する。Ｖｕ＋^＊は、スイッチ素子Ｑ１，Ｑ３のゲート指令生成用の指令である。Ｖｕ－^＊は、スイッチ素子Ｑ２,Ｑ４のゲート指令生成用の指令である。Ｖｖ＋^＊は、スイッチ素子Ｑ５，Ｑ７のゲート指令生成用の指令である。Ｖｖ－^＊は、スイッチ素子Ｑ６，Ｑ８のゲート指令生成用の指令である。

図３に示す通り、３レベルインバータの出力電圧は、±（Ｖｐ＋Ｖｎ）電圧、±Ｖｐ電圧、±Ｖｎ電圧、零電圧の組合せで構成される。Ｖｐ電圧は、第１コンデンサＣ１の電圧（第１直流端子Ｐと中性点Ｍとの間の電圧）を表し、Ｖｎ電圧は、第２コンデンサＣ２の電圧（第２直流端子Ｎと中性点Ｍとの間の電圧）を表す。

±（Ｖｐ＋Ｖｎ）電圧を出力しているときは、電流極性に応じてコンデンサＣ１とコンデンサＣ２が充放電される。同様に、±Ｖｐ電圧を出力しているときは、コンデンサＣ１が充放電され、±Ｖｎ電圧を出力しているときは、コンデンサＣ２が充放電され、零電圧を出力しているときは、コンデンサＣ１とコンデンサＣ２は充放電されない。

なお、搬送波の極性が正（０％～１００％）のときは、±（Ｖｐ＋Ｖｎ）電圧と±Ｖｎ電圧が出力され、搬送波の極性が負（０％～－１００％）のときは、±（Ｖｐ＋Ｖｎ）電圧と±Ｖｐ電圧が出力される。

３レベルインバータは、Ｖｐ電圧とＶｎ電圧が一致するように動作させる必要があるが、±Ｖｐ電圧又は±Ｖｎ電圧を出力する（中性点Ｍに電流が流れる）動作モードによって、中性点Ｍの電位が変動する。また、インバータの出力電力の周波数と搬送波の周波数が一致した場合にも中性点Ｍの電位が変動する。

図５は、３レベルインバータＩＮＶの出力電力と搬送波と中性点の電位変動との関係を例示する図である。図５（ａ）に示す通り、搬送波の振幅が０～－１００％のときは、Ｖｐ電圧が上昇する。一方、搬送波の振幅が０～１００％のときは、Ｖｎ電圧が低下する。この状態が常に継続するため、中性点Ｍの電位が変動する。ただし、図５（ｂ）のように、搬送波の位相に対して出力電力の位相が９０度遅れている場合は、Ｖｐ電圧とＶｎ電圧の増減量（コンデンサＣ１，Ｃ２の充放電量）が等しくなるため、中性点Ｍの電位はほとんど変動しない。このような中性点電位の変動は、半導体スイッチへの過大な電圧印加を招くおそれがある。

なお、３レベルインバータが、Ｎ次の搬送波を用いて、（Ｎ＋１）次の正相高調波電流または（Ｎ－１）次の逆相高調波電流を出力する場合、出力電力の周波数と搬送波の周波数とが一致する。

３レベルインバータがＭ次の正相高調波電流を出力するときの高調波電力Ｑは、下記の式１で表される。

３レベルインバータがＭ次の正相高調波電流を出力するときの高調波電力Ｑの周波数は、式１の通り、（Ｍ－１）次となる。

一方、３レベルインバータがＭ次の逆相高調波電流を出力するときの高調波電力Ｑは、下記の式２で表される。

３レベルインバータがＭ次の逆相高調波電流を出力するときの高調波電力Ｑの周波数は、式２の通り、（Ｍ＋１）次となる。

上記の通り、３レベルインバータでは、中性点の電位が変動する場合がある。中性点の電位の変動を抑制する方法として、電圧指令に直流成分を重畳することで、中性点の電位変動を制御する技術が知られている（例えば、非特許文献１参照）。

一般に、インバータでは、出力電圧の周波数に対して搬送波の周波数を十分高く設定するため、搬送波の周波数帯におけるインバータ出力電力（高調波電力）は、微小であり、これによる中性点電位の変動は小さい。そのため、非特許文献１のような従来の制御技術によって、中性点電位の変動を抑制できる場合がある。

しかしながら、共振抑制装置のように、搬送波の周波数が比較的低く、更に積極的に高調波を出力する装置の場合、高調波電力による中性点電位変動が大きい。そのため、従来の制御技術で中性点変動を抑制するためには、インバータの電気仕様に十分な余裕を設ける必要があり、装置の大型化を招くおそれがある。また、中性点の電位変動によって、一方のコンデンサ電圧が高くなり、素子耐圧の超過による素子破損を招くおそれがある。

そこで、本実施形態に係る制御装置３０（図２参照）は、第１コンデンサＣ１及び第２コンデンサＣ２のうち、一方のコンデンサの電圧を、直列に多重接続された複数の３レベルインバータ２０のうちの第１グループ（例えば、奇数段目）の３レベルインバータから出力させる。一方、本実施形態に係る制御装置３０は、当該一方のコンデンサの電圧に重ねる他方のコンデンサの電圧を、当該一方のコンデンサの電圧と同じ極性で当該複数の３レベルインバータ２０のうちの第２グループ（例えば、偶数段目）の３レベルインバータから出力させる。制御装置３０は、複数の単相多重インバータ回路１１（１１Ｕ，１１Ｖ，１１Ｗ）のそれぞれを、この出力形式で制御する。

例えば、制御装置３０は、第１コンデンサＣ１の正電圧（＋Ｖｐ電圧）を第１グループの３レベルインバータから出力させ、第１コンデンサＣ１の正電圧に重ねる第２コンデンサＣ２の正電圧（＋Ｖｎ電圧）を第２グループの３レベルインバータから出力させる。制御装置３０は、第２コンデンサＣ２の正電圧（＋Ｖｎ電圧）を第１グループの３レベルインバータから出力させ、第２コンデンサＣ２の正電圧に重ねる第１コンデンサの正電圧（＋Ｖｐ電圧）を第２グループの３レベルインバータから出力させる。制御装置３０は、第１コンデンサＣ１の負電圧（－Ｖｐ電圧）を第１グループの３レベルインバータから出力させ、第１コンデンサＣ１の負電圧に重ねる第２コンデンサＣ２の負電圧（－Ｖｎ電圧）を第２グループの３レベルインバータから出力させる。制御装置３０は、第２コンデンサＣ２の負電圧（－Ｖｎ電圧）を第１グループの３レベルインバータから出力させ、第２コンデンサＣ２の負電圧に重ねる第１コンデンサＣ１の負電圧（－Ｖｐ電圧）を第２グループの３レベルインバータから出力させる。

本実施形態によれば、制御装置３０は、各々の一対の交流セル端子ｇ，ｈからプラス電圧を出力する第１半周期において、１多重目（１段目）のインバータが＋Ｖｐ電圧（または＋Ｖｎ電圧）を出力する場合、２多重目（２段目）のインバータが＋Ｖｎ電圧（または＋Ｖｐ電圧）を出力するように制御する。一方、制御装置３０は、各々の一対の交流セル端子ｇ，ｈからマイナス電圧を出力する第２半周期において、1多重目（１段目）のインバータが－Ｖｐ電圧（または－Ｖｎ電圧）を出力する場合、２多重目（２段目）のインバータが－Ｖｎ電圧（または－Ｖｐ電圧）を出力するように制御する。このように、直列に多重接続されたインバータ間で出力電圧を入れ替えることで、中性点Ｍの電位変動を生じる±Ｖｐ電圧と±Ｖｎ電圧を、直列に多重接続されたインバータ間で相殺できる。その結果、電力変換装置１０の大型化や素子破損を未然に防ぐことができる。

次に、本実施形態の電力変換装置１０について、より詳細に説明する。

図６は、±Ｖｐ電圧と±Ｖｎ電圧の切替制御ブロックの構成例を示す図である。図７は、パルス切替信号がオフまたはオンのときの動作波形を示す図である。図６に示す切替制御は、制御装置３０により実現される。

図６及び図７に示すように、制御装置３０は、搬送波を変調波Ｖｕ＋^＊，Ｖｕ－^＊，Ｖｖ＋^＊，Ｖｖ－^＊と比較することにより、半導体スイッチＱ１～Ｑ８用ゲート指令を導出する。そして、制御装置３０は、搬送波を変調波Ｖｕ＋^＊，Ｖｕ－^＊，Ｖｖ＋^＊，Ｖｖ－^＊と比較した後に導出された各スイッチ素子用のゲート指令を、パルス切替信号にしたがって、Ｑ１とＱ８、Ｑ２とＱ７、Ｑ３とＱ６、Ｑ４とＱ５で入れ替える。これにより、±Ｖｐ電圧と±Ｖｎ電圧の出力を切り替えることができる（図７のＡ参照）。

制御装置３０は、多重数（直列に多重接続された３レベルインバータの段数）によって切り替える。例えば、制御装置３０は、偶数段目の３レベルインバータのパルス切替信号をＯＦＦとし、奇数段目の３レベルインバータのパルス切替信号をＯＮとする。この場合、偶数段目の３レベルインバータ内のスイッチ素子Ｑ１～Ｑ８は、図７（ａ）に示されるゲート指令に従ってスイッチングし、奇数段目の３レベルインバータ内のスイッチ素子Ｑ１～Ｑ８は、図７（ｂ）に示されるゲート指令に従ってスイッチングする。このようなスイッチングにより、偶数段目の３レベルインバータの一対の交流セル端子ｇ，ｈから図７（ａ）のように出力される電圧Ｖｕｖと奇数段目の３レベルインバータの一対の交流セル端子ｇ，ｈから図７（ｂ）のように出力される電圧Ｖｕｖとが重なる（加算される）。

これにより、奇数段目の３レベルインバータから出力される第１コンデンサＣ１の正電圧（＋Ｖｐ電圧）は、偶数段目の３レベルインバータから出力される第２コンデンサＣ２の正電圧（＋Ｖｎ電圧）に重なる。奇数段目の３レベルインバータから出力される第２コンデンサＣ２の正電圧（＋Ｖｎ電圧）は、偶数段目の３レベルインバータから出力される第１コンデンサＣ１の正電圧（＋Ｖｐ電圧）に重なる。奇数段目の３レベルインバータから出力される第１コンデンサＣ１の負電圧（－Ｖｐ電圧）は、偶数段目の３レベルインバータから出力される第２コンデンサＣ２の負電圧（－Ｖｎ電圧）に重なる。奇数段目の３レベルインバータから出力される第２コンデンサＣ２の負電圧（－Ｖｎ電圧）は、偶数段目の３レベルインバータから出力される第１コンデンサＣ１の負電圧（－Ｖｐ電圧）に重なる。

図８は、２多重時の多重間パルス切替がないときの動作波形を例示するタイミングチャートである。図９は、２多重時の多重間パルス切替があるのときの動作波形を例示するタイミングチャートである。図８及び図９は、多重数が２（偶数）の場合を例示する。

図８のように、１多重目（１段目）と２多重目（２段目）の３レベルインバータのパルス切替信号がオフのとき、１多重目の±Ｖｐ電圧（または±Ｖｎ電圧）と２多重目の±Ｖｐ電圧（または±Ｖｎ電圧）が重なる。したがって、中性点Ｍの電位変動を生じさせる±Ｖｐ電圧と±Ｖｎ電圧は、多重数分だけ増加するため、中性点Ｍの電位変動もその分増加する（図８のＢ参照）。

一方、図９のように、１多重目のパルス切替信号をオフ、２多重目のパルス切替信号をオンに設定することで、１多重目が±Ｖｐ電圧（または±Ｖｎ電圧）を出力したときに、２多重目は±Ｖｎ電圧（または±Ｖｐ電圧）を出力する。したがって、中性点Ｍの電位変動を生じさせる±Ｖｐ電圧と±Ｖｎ電圧とは、多重間で相殺される（図９のＣ参照）。よって、中性点Ｍの電位変動を抑制できる。なお、図９は、パルス切替信号がオフの３レベルインバータは、第１グループに属し、且つ、パルス切替信号がオンの３レベルインバータは、第２グループに属する形態を示し、両グループに属する３レベルインバータの数は互いに等しい場合を例示する。

図１０は、３多重時の多重間パルス切替がないときの動作波形を例示するタイミングチャートである。図１１は、３多重時の多重間パルス切替があるときの動作波形を例示するタイミングチャートである。図１０及び図１１は、多重数が３（奇数）の場合を例示する。

図１０のように、１多重目（１段目）と２多重目（２段目）と３多重目（３段目）の３レベルインバータのパルス切替信号がオフのとき、１多重目の±Ｖｐ電圧（または±Ｖｎ電圧）と２多重目の±Ｖｐ電圧（または±Ｖｎ電圧）と３多重目の±Ｖｐ電圧（または±Ｖｎ電圧）が重なる。したがって、中性点Ｍの電位変動を生じさせる±Ｖｐ電圧と±Ｖｎ電圧は、多重数分だけ増加するため、中性点Ｍの電位変動もその分増加する（図１０のＤ参照）。

一方、図１１のように、１多重目のパルス切替信号をオフ、２多重目のパルス切替信号をオン、３多重目のパルス切替信号をオフに設定することで、１多重目が±Ｖｐ電圧（又は±Ｖｎ電圧）を出力したときに、２多重目は±Ｖｎ電圧（または±Ｖｐ電圧）を出力、３多重目は±Ｖｐ電圧（または±Ｖｎ電圧）を出力する。したがって、中性点Ｍの電位変動を生じさせる±Ｖｐ電圧と±Ｖｎ電圧は、１多重目と２多重目で相殺され、３多重目の±Ｖｐ電圧と±Ｖｎ電圧のみが残る。よって、中性点Ｍの電位変動を１多重分のみに軽減することができる（図１１のＥ参照）。なお、図１１は、パルス切替信号がオフの３レベルインバータは、第１グループに属し、且つ、パルス切替信号がオンの３レベルインバータは、第２グループに属する形態を示し、両グループに属する３レベルインバータの個数差は１である場合を例示する。

また、制御装置３０は、直列に多重接続された複数の３レベルインバータ２０の各々を、第１グループの３レベルインバータとするのか第２グループの３レベルインバータとするのかを切り替えてもよい。これにより、例えば、直列に多重接続された複数の３レベルインバータ２０のうち少なくとも一つの３レベルインバータ２０が故障等によりバイパスされた場合、残りの３レベルインバータ２０の各々をどちらのグループに属させるのかを組み替えできる。これにより、残りの３レベルインバータ２０の各々を、図７（ａ）と図７（ｂ）のどちらの指令パターンでスイッチングさせるのかを再選択できるので、中性点の電位変動の抑制を継続できる。

以上、実施形態を説明したが、本開示の技術は上記の実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。

１０ 電力変換装置
１１，１１Ｕ，１１Ｖ，１１Ｗ 単相多重インバータ回路
１４ 電力系統
２０ ３レベルインバータ
３０ 制御装置
４１，４１Ｕ，４１Ｖ，４１Ｗ 変圧器

Claims (6)

1. 一対の直流端子の間に直列に接続された第１コンデンサ及び第２コンデンサと、
   前記第１コンデンサと前記第２コンデンサの間の中性点と前記一対の直流端子とに接続された複数の３レベルインバータを有し、前記複数の３レベルインバータの出力が直列に多重接続された多重インバータ回路と、
   前記第１コンデンサ及び前記第２コンデンサのうち、一方のコンデンサの電圧を、前記複数の３レベルインバータのうちの第１グループの３レベルインバータから出力させ、前記一方のコンデンサの電圧に重ねる他方のコンデンサの電圧を、前記一方のコンデンサの電圧と同じ極性で前記複数の３レベルインバータのうちの第２グループの３レベルインバータから出力させる制御装置と、を備える、電力変換装置。
2. 前記制御装置は、
   前記第１コンデンサの正電圧を前記第１グループの３レベルインバータから出力させ、前記第１コンデンサの正電圧に重ねる前記第２コンデンサの正電圧を前記第２グループの３レベルインバータから出力させ、
   前記第２コンデンサの正電圧を前記第１グループの３レベルインバータから出力させ、前記第２コンデンサの正電圧に重ねる前記第１コンデンサの正電圧を前記第２グループの３レベルインバータから出力させ、
   前記第１コンデンサの負電圧を前記第１グループの３レベルインバータから出力させ、前記第１コンデンサの負電圧に重ねる前記第２コンデンサの負電圧を前記第２グループの３レベルインバータから出力させ、
   前記第２コンデンサの負電圧を前記第１グループの３レベルインバータから出力させ、前記第２コンデンサの負電圧に重ねる前記第１コンデンサの負電圧を前記第２グループの３レベルインバータから出力させる、
   請求項１に記載の電力変換装置。
3. 前記第１グループの３レベルインバータは、前記複数の３レベルインバータのうちの奇数段目の３レベルインバータであり、
   前記第２グループの３レベルインバータは、前記複数の３レベルインバータのうちの偶数段目の３レベルインバータである、
   請求項１又は２に記載の電力変換装置。
4. 多重数が偶数の場合、前記第１グループの３レベルインバータの数は、前記第２グループの３レベルインバータの数と等しい、請求項１から３のいずれか一項に記載の電力変換装置。
5. 多重数が奇数の場合、前記第１グループの３レベルインバータと前記第２グループの３レベルインバータとの個数差は、１である、請求項１から３のいずれか一項に記載の電力変換装置。
6. 前記制御装置は、前記複数の３レベルインバータの各々を、前記第１グループの３レベルインバータとするのか前記第２グループの３レベルインバータとするのかを切り替える、請求項１から５のいずれか一項に記載の電力変換装置。

Images