JP2023001988A - 電力変換装置 - Google Patents

電力変換装置 Download PDF

Info

Publication number
JP2023001988A
JP2023001988A JP2021102938A JP2021102938A JP2023001988A JP 2023001988 A JP2023001988 A JP 2023001988A JP 2021102938 A JP2021102938 A JP 2021102938A JP 2021102938 A JP2021102938 A JP 2021102938A JP 2023001988 A JP2023001988 A JP 2023001988A
Authority
JP
Japan
Prior art keywords
current
current command
converter
converter cells
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021102938A
Other languages
English (en)
Inventor
稔久 田重田
Toshihisa Tashigeta
宏二 丸山
Koji Maruyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021102938A priority Critical patent/JP2023001988A/ja
Publication of JP2023001988A publication Critical patent/JP2023001988A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

【課題】コンバータセルに流れる高調波電流を軽減可能な電力変換装置の提供。【解決手段】一又は直列接続された複数のコンバータセルがデルタ接続されたデルタ結線部と、前記デルタ結線部に流れる循環電流を前記複数のコンバータセルによって制御する制御装置と、を備え、前記コンバータセルは、直列接続された複数の半導体スイッチをそれぞれ含む複数の半導体スイッチ群と、前記複数の半導体スイッチ群に並列に接続されたコンデンサとを有し、前記制御装置は、正相と逆相の各直交2軸電流指令と前記循環電流の指令である循環電流指令とを用いて、前記複数のコンバータセルの電流指令を制限する、電力変換装置。【選択図】図3

Description

本開示は、電力変換装置に関する。
大容量・高圧用途に適した次世代トランスレス電力変換器として、モジュラーマルチレベルコンバータ(MMC)がある。MMCは、例えば、無効電力補償装置(STATCOM)や直流送電システム(HVDC)に適用可能である。特に、デルタ結線MMCは、デルタ結線部に循環電流を流して逆相無効電流を出力できることから注目されている。デルタ結線MMCは、内部にデルタ結線部を備え、デルタ結線部の各相上には、一又は直列接続された複数のコンバータセルが設けられている(例えば、特許文献1参照)。
一方、電力系統の電圧変動を抑制する無効電力補償装置において、その出力電流の瞬時値を所定値に制限するための電流制限回路が知られている(例えば、特許文献2参照)。無効電力補償装置は、逆相電流分を出力して三相不平衡運転すると、三相の各相電流のピーク値は、不揃いになる。また、三相平衡運転が行われると、相殺されていた3次高調波が出力され、電流実際値のピーク値は、電流指令値のピーク値に一致しなくなる。そのため、装置保護の観点から、無効電力補償装置の出力電流実際値を監視し、各相電流の何れか一つが制限設定値を越えたときには速やかに電流指令値を絞り込む必要がある。
特許文献2に開示された電流制限回路は、この電流制限を行うため、無効電力補償装置の出力電流の三相全波整流信号から、無効電力補償装置の電流指令値に乗じる制限信号を生成する回路である。電流制限回路は、出力電流の三相全波整流信号が電流制限設定値を超えた場合、無効電力補償装置の電流指令値に乗じる制限信号を小さくすることにより、電流指令値を制限する。
国際公開第2012/099176号 特許第3334005号公報
ところが、MMCでは、デルタ結線部に循環電流が流れるため、特許文献2のように電力系統への交流出力電流を制限しても、循環電流を含むコンバータセル電流(コンバータセルに流れる電流)に高調波が生じる場合がある。
本開示は、コンバータセルに流れる高調波電流を軽減可能な電力変換装置を提供する。
本開示の一態様では、
一又は直列接続された複数のコンバータセルがデルタ接続されたデルタ結線部と、
前記デルタ結線部に流れる循環電流を前記複数のコンバータセルによって制御する制御装置と、を備え、
前記コンバータセルは、直列接続された複数の半導体スイッチをそれぞれ含む複数の半導体スイッチ群と、前記複数の半導体スイッチ群に並列に接続されたコンデンサとを有し、
前記制御装置は、正相と逆相の各直交2軸電流指令と前記循環電流の指令である循環電流指令とを用いて、前記複数のコンバータセルの電流指令を制限する、電力変換装置が提供される。
本開示の一態様によれば、コンバータセルに流れる高調波電流を軽減できる。
一実施形態における電力変換装置の構成例を示す図である。 制御装置の構成例を示す図である。 電流指令部の構成例を示す図である。 電流指令部の動作波形例を示す図である。 従来の電流制限回路を示す図である。 デルタ結線MMCに適用した従来の電流制限回路の動作波形例を示す図である。
以下、本開示に係る実施形態について図面を参照して説明する。
図1は、一実施形態における電力変換装置の構成例を示す図であり、デルタ結線MMCの回路構成の一例を示す。MMCは、例えば、無効電力補償装置(STATCOM)や直流送電システム(HVDC)に適用可能である。図1に示す電力変換装置400は、デルタ結線部402及び制御装置401を備える。
デルタ結線部402は、一又は直列接続された複数のコンバータセルがデルタ接続された回路である。デルタ結線部402は、複数のクラスタ50(50UV,50VW,50WU)及び複数のリアクトル51(51UV,51VW,51WU)を備える。
UV相のクラスタ50UVは、一対の交流出力端子a,bを介して直列に接続される複数のコンバータセル52UV,52UV,・・・52UVを有する。図1には、3つのコンバータセル52UV,52UV,52UVが例示されている。VW相のクラスタ50VWは、一対の交流出力端子a,bを介して直列に接続される複数のコンバータセル52VW,52VW,・・・52VWを有する。図1には、3つのコンバータセル52VW,52VW,52VWが例示されている。WU相のクラスタ50WUは、一対の交流出力端子a,bを介して直列に接続される複数のコンバータセル52WU,52WU,・・・52WUを有する。図1には、3つのコンバータセル52WU,52WU,52WUが例示されている。xは、各クラスタにおいてコンバータセルが直列に接続される個数を表し、1以上の整数である。つまり、一のクラスタ内のコンバータセルの数は、一つでもよい。
複数のコンバータセル52(52UV~52UV,52VW~52VW,52WU~52WU)は、それぞれ、一対の交流出力端子a,bをそれぞれ有し、一対の交流出力端子a,bを介して直列に接続される。複数のコンバータセル52は、それぞれ、自身の第1の交流出力端子aが、自身に隣接する一方のコンバータセルの第2の交流出力端子bに接続され、自身の第2の交流出力端子bが、自身に隣接する他方のコンバータセルの第1の交流出力端子aに接続される。
クラスタ50UV、クラスタ50VW、クラスタ50WUは、リアクトル51UV,51VW,51WUを介してデルタ結線されており、系統300に連系している。系統300への連系は、図示しない変圧器を介してもよい。デルタ結線は、デルタ結線内に循環電流が流れる。制御装置401は、デルタ結線部402に流れる循環電流を複数のコンバータセル52のスイッチングによって制御することにより、逆相無効電流を調整できる。
複数のコンバータセル52は、それぞれ、複数のスイッチング素子を有する電力変換回路と、その電力変換回路を動作させる駆動回路部とを有する。複数のコンバータセル52は、互いに同一の構成を有する。スイッチング素子は、例えば、トランジスタと、そのトランジスタに逆並列に接続されるダイオードとを有する半導体スイッチである。トランジスタの具体例として、IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などが挙げられる。
各コンバータセル52は、コンデンサ54における直流電力を交流電力に変換して一対の交流出力端子a,bに出力する機能と、一対の交流出力端子a,bから入力される交流電力を直流電力に変換してコンデンサ54に供給する機能とを有する。
各コンバータセル52は、一対の交流出力端子a,b、コンデンサ54、電力変換回路53及び不図示の駆動回路部(例えば、GDU(Gate Drive Unit)及び給電回路など)を備える。
コンデンサ54は、一対の交流出力端子a,bに電力変換回路53を介して接続される容量素子である。
電力変換回路53は、コンデンサ54と一対の交流出力端子a,bとの間に接続され、直流と交流との間で双方向に電力を変換するインバータ回路である。電力変換回路53は、コンデンサ54に並列に接続されている。図1には、複数のスイッチング素子56を有するフルブリッジ回路が例示されている。
電力変換回路53は、直列接続された複数の半導体スイッチをそれぞれ含む複数の半導体スイッチ群55を有する。複数の半導体スイッチ群55は、コンデンサ54に並列に接続されている。図1に示す電力変換回路53は、直列に接続された複数のスイッチング素子56を含む第1半導体スイッチ群と、直列に接続された複数のスイッチング素子56を含む第2半導体スイッチ群とが並列に接続されたフルブリッジ構成を有する。第1上アームのスイッチング素子56と第1下アームのスイッチング素子56との間の接続点に、第1の交流出力端子aが接続されている。第2上アームのスイッチング素子56と第2下アームのスイッチング素子56との間の接続点に、第2の交流出力端子bが接続されている。
図1に例示する複数のスイッチング素子56は、ダイオードが逆並列に接続されたIGBTであるが、MOSFETやサイリスタ等のスイッチング機能を有するスイッチング素子でもよい。
スイッチング素子と逆並列ダイオードとのうち少なくとも一方は、SiC(炭化ケイ素)やGaN(窒化ガリウム)やGa(酸化ガリウム)やダイヤモンドなどのワイドバンドギャップ半導体を含む素子であることが好ましい。ワイドバンドギャップ半導体をスイッチング素子に適用することにより、スイッチング素子の損失低減の効果が高まる。なお、スイッチング素子は、Si(シリコン)などの半導体を含む素子でもよい。同様に、ワイドバンドギャップ半導体を含む素子をダイオードに適用することにより、ダイオードの損失低減の効果が高まる。なお、ダイオードは、Si(シリコン)などの半導体を含む素子でもよい。
各コンバータセル52は、GDU及び給電回路などの不図示の駆動回路部を備える。
GDUは、電力変換回路53を駆動する駆動回路であり、具体的には、電力変換回路53に構成される複数のスイッチング素子56のゲートを駆動するゲート駆動回路である。GDUは、コンデンサ54から給電回路を介して供給される電力に基づいて、電力変換回路53に構成される複数のスイッチング素子56を駆動する。
GDUは、制御装置401からの制御信号に従って、複数のスイッチング素子56のうち対応するスイッチング素子のゲート-エミッタ間に電圧を印加することで、当該対応するスイッチング素子をオン又はオフにする。このような動作によって、コンバータセル52の一対の交流出力端子a,b間に矩形波状の電圧が発生する。
制御装置401は、複数のコンバータセル52に共通のキャリア周期Tc(キャリア周波数の逆数)に従って、複数のスイッチング素子56をオン又はオフにする制御信号(例えば、PWM信号(パルス幅変調された信号))を生成するコントローラである。制御装置401は、メモリとプロセッサ(例えば、CPU(Central Processing Unit))を有する。制御装置401の各機能は、メモリに記憶されたプログラムによって、プロセッサが動作することにより実現される。制御装置401の機能は、FPGA(Field Programmable Gate Array)又はASIC(Application Specific Integrated Circuit)によって実現されてもよい。
電力変換装置400は、制御装置401が複数のコンバータセル52のそれぞれに互いに異なる位相で電圧波形を出力させることで、スイッチング素子の耐圧以上の電圧を有し、且つ、高調波が低減されたマルチレベル電圧波形を出力できる。そのため、電力変換装置400は、例えば、特別高圧系統に直接連系する無効電力補償装置や直流送電システムなどに適用可能である。
また、MMCでは、逆相電流の補償時に、定常的に零でない有効電力が各相に流入し、コンデンサ54の電圧の変動を引き起こすことがある。その対策として、電力変換装置400の制御装置401は、デルタ結線部402に流す循環電流(零相電流)を制御することで、各相の交流電圧と交流電流の直交関係を保ち、コンデンサ54の電圧のバランスを維持する。
図2は、制御装置の構成例を示す図である。図2に示す制御装置401は、電流指令部420及びコンバータ制御部410を有する。
電流指令部420は、正相と逆相の各直交2軸電流指令(I,I,Ind,Inq)から、コンバータセル電流指令(iuv,ivw,iwu)を生成する。コンバータセル電流指令は、各相の一又は複数のコンバータセル52に流れる電流(コンバータセル電流)の指令値である。
コンバータ制御部410は、各相のコンバータセル電流指令と各相のコンバータセル電流の検出値との各偏差を演算し、各偏差が零になるような各相の電圧指令値を生成する。コンバータ制御部410は、各相の電圧指令値に従って、各コンバータセル52内の複数のスイッチング素子56をオンまたはオフにする制御信号(例えば、PWM信号)を各コンバータセル52に供給する。
図3は、電流指令部の構成例を示す図である。図3に示す電流指令部420は、dq逆変換部37,38、循環電流指令演算部39、2軸瞬時値演算部40、加算器47,48、乗算器41、最大値検知部45、非対称フィルタ46、除算器43及び上下限リミッタ42を有する。
電流指令部420は、外部の電流指令設定部により設定された正相と逆相の各直交2軸電流指令(I,I,Ind,Inq)を取得する。電流指令部420は、正相電流指令(I,I)をdq逆変換部37によりdq逆変換して正相交流電流指令と、逆相電流指令(Ind,Inq)をdq逆変換部38によりdq逆変換して得られた逆相交流電流指令と、循環電流指令演算部39により演算された循環電流指令(i)とを加算器47,48により加算する。電流指令部420は、これらを加算することで、制限前のコンバータセル電流指令(iuv,ivw,iwu)を導出する。電流指令部420は、制限前のコンバータセル電流指令(iuv,ivw,iwu)に制限信号Kを乗算器41により乗算することで、制限後のコンバータセル電流指令(iuv,ivw,iwu)を導出する。次に、各信号の導出方法について説明する。
デルタ結線部402の線間電圧vuv,vvw,vwuを、
Figure 2023001988000002

とする。Vは線間電圧の振幅、ωは角周波数、tは時間を表す。
デルタ結線部402の各相に流入する電流iuv,ivw,iwuを、
Figure 2023001988000003

とする。Iは線間電流の振幅、φは位相を表す。
デルタ結線部402に流すべき循環電流の指令である循環電流指令iを、
Figure 2023001988000004

とする。Iz0は循環電流の振幅、φz0は位相を表す。
このとき、デルタ結線部402に循環電流を流すことにより、各相の有効電力は零になることから、この場合のIz0及びφz0は、
Figure 2023001988000005

となる。
よって、循環電流指令iは、
Figure 2023001988000006

と表される。
次に、式(2)で表される電流iuv,ivw,iwuをdq逆変換(3相/2相変換を含む)すると、
Figure 2023001988000007

が得られる。
そして、
Figure 2023001988000008

とすると、式(8)から、
Figure 2023001988000009

が得られる。
式(10)は、式(6)と等しいことから、
Figure 2023001988000010

が得られる。
よって、循環電流指令iは、
Figure 2023001988000011

と導出される。循環電流指令演算部39は、各直交2軸電流指令(I,I,Ind,Inq)のうち逆相電流指令(Ind,Inq)に基づき、式(12)に従って、循環電流指令iを導出する。
したがって、制限前のコンバータセル電流指令(iuv,ivw,iwu)は、
Figure 2023001988000012

と導出される。
2軸瞬時値演算部40は、以上の式(13)の結果より、下記の式(14)に従って、
Figure 2023001988000013

指令制限前の交流電流指令の波高値Iuv,Ivw,Iwuを導出する。このように、2軸瞬時値演算部40は、各直交2軸電流指令(I,I,Ind,Inq)と循環電流指令iとを用いて、交流電流指令の波高値Iuv,Ivw,Iwuを導出する。波高値Iuv,Ivw,Iwuは、各直交2軸電流指令の波高値(瞬時値)に相当する。
最大値検知部45は、交流電流指令波高値Iuv,Ivw,Iwuの最大値Iaを検知し、検知された最大値Iaは、非対称フィルタ46に入力され、非対称フィルタ46を通して除算器43に入力される。
非対称フィルタ46は、最大値Iaが増加傾向にあるときには小さな時定数で出力信号Iafを増加させ、最大値Iaが減少傾向にあるときには大きな時定数で出力信号Iafを減少させる。非対称フィルタ46の出力信号Iafは、所定の電流指令制限値44(例えば、100%)と比較される。
除算器43は、所定の電流指令制限値44を出力信号Iafで除算して得られた値(除算値s)を出力する。除算値sは、上下限リミッタ42により100〔%〕~0〔%〕に制限され、その出力である制限信号Kは、乗算器41に入力される。上下限リミッタ42は、入力信号(この場合、除算値s)をその上限100〔%〕~下限0〔%〕の範囲に制限するものである。
乗算器41には、制限前のコンバータセル電流指令(iuv,ivw,iwu)が入力される。乗算器41は、コンバータセル電流指令(iuv,ivw,iwu)に制限信号Kを乗算することで(K倍することで)、制限後のコンバータセル電流指令(iuv,ivw,iwu)を出力する。
出力信号Iafが電流指令制限値44よりも小さい場合、除算器43の出力は1以上となるが、上下限リミッタ42によって100〔%〕に制限される。そのため、乗算器41への制限信号Kは100〔%〕となり、乗算器41の出力は、制限前のコンバータセル電流指令(iuv,ivw,iwu)と等しくなる。つまり、電流指令の制限は、行われない。
一方、出力信号Iafが電流指令制限値44よりも大きくなった場合、除算器43の出力は、出力信号Iafの大きさに応じて1よりも小さな値となり、上下限リミッタ42では制限されずに、1よりも小さい制限信号Kとしてそのまま乗算器41に入力される。乗算器41は、制限前のコンバータセル電流指令(iuv,ivw,iwu)を制限信号K倍して出力する。よって、制限後のコンバータセル電流指令(iuv,ivw,iwu)は、制限前のコンバータセル電流指令(iuv,ivw,iwu)よりも小さな値に制限される。
制限後のコンバータセル電流指令(iuv,ivw,iwu)によりコンバータセル電流が制御されるので、コンバータセルに流れる高調波電流を軽減できる。
図4は、電流指令部420の動作波形例を示す図である。これに対し、図6は、図5に示す従来の電流制限回路10の動作波形例を示す図であり、特許文献2に開示された電流制限回路10をデルタ結線MMCに適用した場合の電流指令制限結果を示す(Iqが100%から150%に変化)。
図6に示す通り、電流指令が急峻に変化して定格電流100%を超過したとき、制限後の電流指令に歪み(高調波)が生じる。なお、定格電流超過時は、装置保護のため,瞬時に電流指令を制限する必要がある。そのため、図6では、整流信号Xnが増加したときの非対称フィルタ106の時定数は、0ms(フィルタなし)に設定され、減少したときの非対称フィルタ106の時定数は、10msに設定されている。
一方、図4は、正相と逆相の各直交2軸電流指令と循環電流指令とによる電流指令制限波形を示す(Iqが100%から150%に変化)。非対称フィルタ46の時定数は、図6と同様である。図4より、コンバータセル電流指令が急峻に変化して定格電流100%を超過したとき、制限後のコンバータセル電流指令に生ずる歪み(高調波)が軽減されている。
なお、本実施形態の方式は、波高値の瞬時値から電流指令を制限するため、非対称フィルタ46を無くして制御を簡素化することも可能である。
以上、実施形態を説明したが、本開示の技術は上記の実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。
50,50UV,50VW,50WU クラスタ
51,51UV,51VW,51WU リアクトル
52UV,52UV,52UV コンバータセル
52VW,52VW,52VW コンバータセル
52WU,52WU,52WU コンバータセル
53 電力変換回路
54 コンデンサ
55 半導体スイッチ群
56 スイッチング素子
300 系統
400 電力変換装置
401 制御装置
402 デルタ結線部
410 コンバータ制御部
420 電流指令部
a,b 交流出力端子

Claims (4)

  1. 一又は直列接続された複数のコンバータセルがデルタ接続されたデルタ結線部と、
    前記デルタ結線部に流れる循環電流を前記複数のコンバータセルによって制御する制御装置と、を備え、
    前記コンバータセルは、直列接続された複数の半導体スイッチをそれぞれ含む複数の半導体スイッチ群と、前記複数の半導体スイッチ群に並列に接続されたコンデンサとを有し、
    前記制御装置は、正相と逆相の各直交2軸電流指令と前記循環電流の指令である循環電流指令とを用いて、前記複数のコンバータセルの電流指令を制限する、電力変換装置。
  2. 前記制御装置は、前記各直交2軸電流指令と前記循環電流指令に基づいて前記各直交2軸電流指令の波高値を導出し、前記波高値を用いて、前記複数のコンバータセルの電流指令を制限する、請求項1に記載の電力変換装置。
  3. 前記制御装置は、前記各直交2軸電流指令と前記循環電流指令を用いて、前記複数のコンバータセルの電流指令を制限するための制限信号を生成する、請求項1又は2に記載の電力変換装置。
  4. 前記制御装置は、前記各直交2軸電流指令のうち逆相電流指令に基づいて、前記循環電流指令を導出する、請求項1から3のいずれか一項に記載の電力変換装置。
JP2021102938A 2021-06-22 2021-06-22 電力変換装置 Pending JP2023001988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021102938A JP2023001988A (ja) 2021-06-22 2021-06-22 電力変換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021102938A JP2023001988A (ja) 2021-06-22 2021-06-22 電力変換装置

Publications (1)

Publication Number Publication Date
JP2023001988A true JP2023001988A (ja) 2023-01-10

Family

ID=84797804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021102938A Pending JP2023001988A (ja) 2021-06-22 2021-06-22 電力変換装置

Country Status (1)

Country Link
JP (1) JP2023001988A (ja)

Similar Documents

Publication Publication Date Title
US8223517B2 (en) Power converting apparatus with main converter and sub-converter
KR102009509B1 (ko) 3상 인버터의 옵셋 전압 생성 장치 및 방법
KR102009512B1 (ko) 3상 인버터의 옵셋 전압 생성 장치 및 방법
US9611836B2 (en) Wind turbine power conversion system
US9252681B2 (en) Power converter with a first string having controllable semiconductor switches and a second string having switching modules
US11223297B2 (en) Modular multipoint power converter and method of operating it
AU2009348270A1 (en) An arrangement for exchanging power
US20190190403A1 (en) System-connected inverter device and method for operating same
JP2018129963A (ja) 電力変換器の制御装置
Rekola et al. Comparison of line and load converter topologies in a bipolar LVDC distribution
Kumar et al. Harmonic suppression scheme for multipulse converter fed multilevel inverter-based IM drive
Wang Multilevel pwm vsis
Deepthi et al. Study of variation of THD in a Diode clamped multilevel inverter with respect to modulation index and control strategy
KR102220587B1 (ko) Hvdc 시스템의 고조파 제거 장치 및 그 방법
JP2017103973A (ja) 電圧補償装置
JP2023001988A (ja) 電力変換装置
Lin et al. Half-bridge neutral point diode clamped rectifier for power factor correction
RU2340071C1 (ru) Способ стабилизации напряжения питания многоуровневого автономного инвертора напряжения
KR101312959B1 (ko) 전력 변환 장치
Singh et al. Performance comparison of SPWM and SVPWM technique in NPC bidirectional converter
JP2023075773A (ja) 電力変換装置及びその制御方法
Rasheed et al. Performance studies of three-phase cascaded H-Bridge and Diode-Clamped multilevel inverters
WO2015124461A1 (en) Apparatus and method for reducing harmonics
JP2023157541A (ja) 電力変換装置及びその制御方法
Kumar et al. Simulation-Based performance analysis of three-level 48-pulse STATCOM with constant DC link voltage for reactive power compensation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240514