JP2022542620A - 紋様画像取得回路、表示パネル及び紋様画像取得方法 - Google Patents

紋様画像取得回路、表示パネル及び紋様画像取得方法 Download PDF

Info

Publication number
JP2022542620A
JP2022542620A JP2021504756A JP2021504756A JP2022542620A JP 2022542620 A JP2022542620 A JP 2022542620A JP 2021504756 A JP2021504756 A JP 2021504756A JP 2021504756 A JP2021504756 A JP 2021504756A JP 2022542620 A JP2022542620 A JP 2022542620A
Authority
JP
Japan
Prior art keywords
circuit
electrode
image acquisition
pattern image
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021504756A
Other languages
English (en)
Inventor
佳斌 王
小梁 丁
学友 曹
文娟 王
静 ▲劉▼
宜▲馳▼ ▲張▼
▲海▼生 王
雷 王
英明 ▲劉▼
迎姿 王
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2022542620A publication Critical patent/JP2022542620A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G06F3/0421—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means by interrupting or reflecting a light beam, e.g. optical touch-screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04109—FTIR in optical digitiser, i.e. touch detection by frustrating the total internal reflection within an optical waveguide due to changes of optical properties or deformation at the touch location
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/1365—Matching; Classification

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

紋様画像取得回路、表示パネル及び紋様画像取得方法である。当該紋様画像取得回路は、電荷中和回路及び第１採取回路を含み、前記電荷中和回路が前記第１採取回路に電気的に接続され、前記電荷中和回路は、前記第１採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、前記第１採取回路を流れる電流を第２電流にするように、第２制御信号を受信するように構成され、前記第２電流の方向と前記第１電流の方向とが互いに反対であり、前記第１採取回路は、紋様からの光を受け、第１採取値を取得するように、前記紋様からの光の変換後に得られた第１信号量を蓄積するように構成される。当該紋様画像取得回路は、残留電荷による残像現象を改善又は回避することができ、それによって紋様認識の有効性及び精度を改善することができる。

Description

本開示の実施例は、紋様画像取得回路、表示パネル及び紋様画像取得方法に関する。
モバイル端末の人気が高まるにつれ、身元確認、電子支払などの操作にモバイル端末を使用するユーザーが増えている。指紋パターンや掌紋パターンなどの皮膚の紋様の独自性により、光学イメージングと組み合わせた指紋認識技術は、身元確認、電子支払などのために、モバイル電子デバイスに徐々に採用されている。紋様認識の精度を向上させる方法は、この分野で注目されている。
本開示の少なくとも１つの実施例は、紋様画像取得回路を提供し、電荷中和回路及び第１採取回路を含み、前記電荷中和回路は、前記第１採取回路に電気的に接続され、前記電荷中和回路は、前記第１採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、前記第１採取回路を流れる電流を第２電流にするように、第２制御信号を受信するように構成され、前記第２電流の方向と前記第１電流の方向とが互いに反対であり、前記第１採取回路は、紋様からの光を受け、第１採取値を取得するように、前記紋様からの光の変換後に得られた第１信号量を蓄積するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第１採取回路は、第１感光性素子、第１スイッチ回路及び第１積分演算回路を含み、前記第１感光性素子の第２電極は、前記第１スイッチ回路に接続され、前記第１スイッチ回路がさらに前記第１積分演算回路に接続され、前記第１感光性素子は、前記紋様からの光を受け、前記紋様からの光の変換後に得られた前記第１信号量を蓄積するように構成され、前記第１積分演算回路は、前記第１採取値を取得するように、前記第１信号量を受け取って、前記第１信号量に対して積分演算を行うように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第１感光性素子の第１電極は、前記電荷中和回路に接続されるように構成され、前記電荷中和回路は、前記第１制御信号を受信する場合、第１電圧を前記第１感光性素子の第１電極に提供するように構成され、かつ、前記第２制御信号を受信する場合、第２電圧を前記第１感光性素子の第１電極に提供するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第１電圧は、前記第２電圧よりも大きい。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記電荷中和回路は、第１制御トランジスタ及び第２制御トランジスタを含み、前記第１制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第１電圧を受信するように構成され、第２電極が前記第１感光性素子の第１電極に接続され、前記第２制御トランジスタは、ゲートが前記第２制御信号を受信するように構成され、第１電極が前記第１感光性素子の第１電極に接続され、第２電極が前記第２電圧を受信するように構成され、前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、前記第１オペアンプは、非反転入力端子が、基準電圧を受信するように構成され、出力端が、前記第１採取値を出力するように構成され、前記第１コンデンサは、第１電極が、前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第１感光性素子は、第１電極が第２電圧を受信するように構成され、第２電極が前記電荷中和回路にさらに電気的に接続され、前記電荷中和回路は、前記第１制御信号を受信する場合、第３電圧を前記第１感光性素子の第２電極に提供するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第３電圧は、前記第２電圧よりも小さい。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記電荷中和回路は、第３制御トランジスタを含み、前記第３制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第３電圧を受信するように構成され第２電極が前記第１感光性素子の第２電極に接続され、前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、前記第１オペアンプは、非反転入力端子が基準電圧を受信するように構成され、出力端が前記第１採取値を出力するように構成され、前記第１コンデンサは、第１電極が前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第１感光性素子の第１電極が第２電圧を受信するように構成され、前記第１積分演算回路は、前記電荷中和回路にさらに接続され、前記電荷中和回路は、前記第１制御信号を受信する場合、第３電圧を前記第１積分演算回路に提供するように構成され、かつ、前記第２制御信号を受信する場合、基準電圧を前記第１積分演算回路に提供するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記第３電圧は、前記第２電圧よりも小さく、前記基準電圧は、前記第２電圧よりも大きい。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記電荷中和回路は、第４制御トランジスタ及び第５制御トランジスタを含み、前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、前記第４制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第３電圧を受信するように構成され、第２電極が前記第１オペアンプの非反転入力端子に接続され、前記第５制御トランジスタは、ゲートが前記第２制御信号を受信するように構成され、第１電極が前記基準電圧を受信するように構成され、第２電極が前記第１オペアンプの非反転入力端子に接続され、前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、前記第１オペアンプの出力端が前記第１採取値を出力するように構成され、前記第１コンデンサは、第１電極が前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される。
例えば、本開示の一実施例によって提供される紋様画像取得回路は、基準採取回路をさらに含み、前記基準採取回路は、前記電荷中和回路に電気的に接続され、前記紋様からの光を受けなく、前記第１電流に基づいて第１基準値を取得するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記基準採取回路は、基準感光性素子、基準スイッチ回路及び基準積分演算回路を含み、前記基準感光性素子の第２電極は、前記基準スイッチ回路に接続され、前記基準スイッチ回路は、さらに前記基準積分演算回路に接続され、前記基準感光性素子が前記紋様からの光を受けなく、前記第１電流に基づいて、基準信号量を取得するように構成され、前記基準積分演算回路は、前記基準信号量を受け取って、前記基準信号量に対して積分演算を行うことにより、前記第１基準値を取得するように構成される。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記基準感光性素子と前記第１感光性素子は、同じタイプの感光性素子を使用する。
例えば、本開示の一実施例によって提供される紋様画像取得回路において、前記基準スイッチ回路は、基準スイッチトランジスタを含み、前記基準積分演算回路は、基準オペアンプ及び基準コンデンサを含み、前記基準スイッチトランジスタは、ゲートが基準走査信号を受信するように構成され、第１電極が前記基準感光性素子の第２電極に接続され、第２電極が前記基準オペアンプの反転入力端子に接続され、前記基準オペアンプの出力端は、前記第１基準値を出力するように構成され、前記基準コンデンサは、第１電極が前記基準オペアンプの前記反転入力端子に接続され、第２電極が前記基準オペアンプの前記出力端に接続される。
例えば、本開示の一実施例によって提供される紋様画像取得回路は、第２採取回路をさらに含み、前記電荷中和回路が前記第２採取回路に電気的に接続され、前記電荷中和回路は、前記第２採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、前記第２採取回路を流れる電流を第３電流にするように、第２制御信号を受信するように構成され、前記第３電流の方向と前記第１電流の方向とが互いに反対であり、前記第２採取回路は、紋様からの光を受け、前記紋様からの光の変換後に得られた第２信号量を蓄積することにより、第２採取値を取得するように構成される。
本開示の少なくとも１つの実施例は、表示領域を含む表示パネルをさらに提供し、前記表示領域は、紋様認識領域を含み、前記表示領域にはアレイに配列される複数の画素ユニットが配置されており、前記紋様認識領域に位置する画素ユニットが本開示の実施例によって提供される任意の紋様画像取得回路を含む。
例えば、本開示の一実施例によって提供される表示パネルは、処理回路をさらに含み、前記処理回路が前記第１採取回路に電気的に接続され、前記紋様の画像を取得するように、前記第１採取値を処理するように構成される。
例えば、本開示の一実施例によって提供される表示パネルにおいて、前記紋様画像取得回路は、基準採取回路をさらに含み、前記基準採取回路は、前記電荷中和回路に接続され、前記紋様からの光を受けなく、前記第１電流に基づいて、第１基準値を取得するように構成され、前記処理回路は、さらに前記基準採取回路に電気的に接続され、前記紋様の画像を取得するように、前記第１採取値及び前記第１基準値に基づいて、処理するように構成される。
本開示の少なくとも１つの実施例は、紋様画像取得回路に用いられる紋様画像取得方法をさらに提供し、電荷中和期間に、前記第１採取回路を流れる電流を第１電流にするように、前記電荷中和回路に第１制御信号を受信させるステップと、採取期間に、前記第１採取回路を流れる電流を、第１電流の方向とは反対である第２電流にするように、前記電荷中和回路に第２制御信号を受信させ、前記第１採取回路によって、紋様からの光を受け、第１採取値を取得するように、前記紋様からの光の変換後に得られた第１信号量を蓄積するステップと、を含む。
例えば、本開示の一実施例によって提供される紋様画像取得方法において、前記紋様画像取得回路は、基準採取回路をさらに含み、前記基準採取回路は、前記電荷中和回路に接続され、前記紋様からの光を受けなく、前記第１電流に基づいて、第１基準値を取得するように構成され、前記紋様画像取得方法は、前記電荷中和期間に、前記基準採取回路を流れる電流を第１電流にするように、前記電荷中和回路に前記第１制御信号を受信させるステップと、前記採取期間に、前記紋様の画像を取得するように、前記第１採取値及び前記第１基準値を処理するステップとをさらに含む。
本開示の実施例による技術案をより明確に説明するために、実施例の図面を以下に簡単に紹介する。明らかなように、以下に説明される図面は、本開示を限定するのではなく、本開示のいくつかの実施例にのみ関する。
紋様画像の取得原理図である。 点光源のイメージング範囲の概略図である。 紋様画像における残像の概略図の１つである。 紋様画像における残像の２番目の概略図である。 本開示の少なくとも１つの実施例によって提供される紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供される別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供される紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供される別の紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供される、図８に示す紋様画像取得回路に用いられる信号シーケンス図である。 本開示の少なくとも１つの実施例によって提供される、図９に示す紋様画像取得回路に用いられる信号シーケンス図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供される、図１４に示す紋様画像取得回路に用いられる信号シーケンス図である。 本開示の少なくとも１つの実施例によって提供される、図１５に示す紋様画像取得回路に用いられる信号シーケンス図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるもう１つの紋様画像取得回路の概略図である。 本開示の少なくとも１つの実施例によって提供されるさらに別の紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供されるもう１つの紋様画像取得回路の回路図である。 本開示の少なくとも１つの実施例によって提供される表示パネルの概略図である。 本開示の少なくとも１つの実施例によって提供される紋様画像取得方法の概略図である。
本開示の実施例の目的、技術案及び利点をさらに明瞭にするために、以下、本開示の実施例による添付の図面を参照して、本開示の実施例による技術案について明確かつ完全に説明する。明らかなように、説明される実施例は、本開示の一部の実施例にすぎず、すべての実施例ではない。説明された本開示の実施例に基づいて、創造的な労働なしに当業者によって得られた他のすべての実施例は、本開示の保護範囲内にある。
特に定義されない限り、本開示で使用される技術用語又は科学用語は、当業者が理解する通常の意味である。本開示で使用される「第１」、「第２」及び類似する語は、何らかの順序、数量又は重要性を示すものではなく、異なる構成部分を区別するためのものにすぎない。同様に、「１個」、「１つ」又は「当該」などの類似する語は、数量制限を意味するのではなく、少なくとも１つあることを意味する。「含む」や「含まれる」などの類似する語は、この語の前に出現した素子や物がこの語の後に挙げられる素子や物、及びそれらの均等物を含むことを意味するが、その他の素子や物を排除するものではない。「接続」や「互いに接続」などの類似する語は、物理的又は機械的な接続に限定されず、直接的か間接的かを問わず、電気的な接続を含んでもよい。「上」、「下」、「左」、「右」などは、相対位置関係を示すためのものにすぎず、説明対象の絶対位置が変わると、当該相対位置関係もそれに応じて変わる可能性がある。
現在において、特に携帯電話などのポータブル表示装置では、狭いベゼルが表示装置の設計と製造の主流になりつつある。ベゼル幅を狭くするように実現する手段の１つは、紋様画像取得機能を備えた感光性素子（感光性回路）を表示パネルに集積化することであり、これにより、画面下の紋様認識を実現し、表示パネルの表示領域の面積を増やし、画面と本体の比率を増やす。
例えば、感光素子の感光光源として、点光源、線光源、又は特定のパターンの光源を使用して、紋様画像を取得し、さらに紋様を認識することができる。
以下では、紋様画像を取得する原理を紹介するために、感光性素子の感光性光源の一例として点光源を取り上げるが、これは本開示の実施例を限定するものではない。
反射式光学紋様グラフィック取得装置において、紋様画像の取得プロセスでは、図１Ａに示すように、点光源Ｌ１が発光すると、紋様押圧インターフェース（例えば、ガラススクリーンの外面）に異なる角度で光が照射し、紋様押圧インターフェースの全反射により、これらの光のうち、入射角が全反射の臨界角θ以上になる一部で全反射が発生し、光のこの部分が紋様押圧インターフェースから射出されなくなり、したがって、全反射領域が生じる。それに対応して、入射角が全反射の臨界角θよりも小さい光の一部は、紋様押圧インターフェースから射出される。したがって、全反射領域から反射した光によって紋様画像を採取することができ、例えば、紋様イメージングインターフェースのＢ１に鮮明な紋様画像が形成され、当該紋様画像は、Ｆ１にある紋様の部分に対応し、Ｆ１が全反射領域であり、Ｂ１がイメージング領域である。
具体的には、例えば、ユーザーが指の指紋を全反射領域Ｆ１に押し付けると、指紋の隆起が全反射領域Ｆ１の表面に接触するため、指紋の隆起に対応する位置の全反射条件が破壊され、したがって、光が当該対応する位置から射出され、これにより、元の反射経路が変更され、指紋の谷が全反射領域Ｆ１の表面に接触しなくなり、したがって、指紋の谷に対応する位置の全反射条件が破壊されず、当該対応する位置にある光がまだ完全に反射されているので、元の反射経路が変更されない。このように、全反射領域の光は、全反射条件に対する指紋の谷と隆起の異なる影響により、紋様イメージングインターフェースに入射する光によって、異なる位置で明るい紋様画像と暗い紋様画像を形成する。
また、紋様押圧インターフェースから射出されかつ指紋により反射した光の干渉により、又は光源からの光が紋様押圧インターフェースに到達しないうちに、他の機能層によって紋様イメージングインターフェースまで反射されるため、紋様イメージングインターフェースのＡ１が検出無効な領域になり、当該領域には有効な紋様画像を形成できない。無効領域Ａ１では、光源Ｌ１からの光のうち、紋様押圧インターフェースに到達しないうちに、他の機能層によって紋様イメージングインターフェースまで反射される部分、及び紋様押圧インターフェースによってほぼ垂直に反射される部分の輝度がより高く、基本的に無効領域Ａ１の中央位置にあるため、ハイライト領域を形成し、当該ハイライト領域が、光の輝度がより高いため、感光性素子アレイの対応する部分でより大きな光電信号を生成し、残像領域とも呼ばれる残像を形成しやすい。
例えば、図１Ｂは、点光源のイメージング範囲の概略図を示す。図１Ｂに示すように、点光源の感光範囲において、有効なイメージング範囲はリング状であり、即ち、図１Ｂでは、内側円６１と外側円６２との間のリング状領域が有効なイメージング範囲であり、全反射領域Ｆ１に対応する図１Ａのイメージング領域Ｂ１に対応し、当該リング状の内側円６１内の領域（以下、リングの中心６０と呼ばれる）は、図１Ａの無効な領域Ａ１に対応する無効なイメージング領域であり、リングの中心６０内の部分領域（影付き領域）６３は、ハイライト領域（残像領域）であり、当該ハイライト領域により、イメージングプロセスでは感光性素子アレイに残像を生じやすい。
紋様認識の過程では、１つの光源で形成される有効なイメージング範囲が制限されるため、複数の並列光源（例えば、アレイに配列される複数の光源）を同時に提供し、各光源の有効なイメージング範囲を組み合わせてより大きなものを形成できる。ただし、前述のように、各光源にはまだ無効な領域があるため、場合によっては、１つの光源アレイだけが紋様認識の要件を満たすことができないおそれがある。この点で、例えば、複数の光源又は複数の光源アレイを時間別に点灯して、複数の有効なイメージング範囲を形成することができ、１つの光源アレイの有効なイメージング範囲は、他の光源アレイの無効な領域をカバーし、それによってこれらの異なる光源アレイの有効なイメージング範囲を重ね合わせて接合し、より大きな紋様画像を取得することができる。ただし、複数の光源（又は光源アレイ）を時間別に点灯してより広い範囲の紋様画像を形成する場合、２つの隣接する光源の点灯間隔が短いため、１つの光源によって形成されるハイライト領域が感光性素子アレイの対応する部分に与える影響はすぐには消えないが、感光性素子アレイの当該対応する部分に部分的に残る。感光性素子アレイの当該対応する部分が、後で点灯する他の光源の有効なイメージング領域にある場合、上記の残った影響により、接合された紋様画像に残像が発生し、したがって、接合された紋様画像が不完全になり、その結果、紋様画像を認識できないか、紋様画像の認識が不正確になる。一方、隣接する２つの光源の点灯間隔を長くすると、紋様画像の採取時間が長くなり、ユーザーエクスペリエンスに影響を与える。
なお、本開示の実施例では、隣接して点灯する光源アレイ間の時間間隔を１フレームと呼び、光源アレイを１回点灯させて得られる紋様画像を１つの画像フレームと呼ぶ。例えば、上記の紋様画像の接合方法では、隣接する２つのフレームに対応する光源アレイが、隣接している（例えば、それぞれ２つのアレイを構成する光源は、所定の方向（例えば、水平又は垂直）に所定の間隔で互いにずらされている）２つの異なる光源アレイである。当然ながら、紋様画像を取得する過程では、各フレームですべての光源アレイを同時に点灯させてもよく、取得した複数のグラフィックフレームを処理して最終的な紋様画像を取得することができる。
上記の残像現象を別の観点から説明する。例えば、感光性素子は、通常、感光性材料を使用して、受け取った光を光電変換してキャリア電荷を生成し、電荷に対してアナログ－デジタル変換（アナログ－デジタル変換）を行い、紋様に対応する信号量を取得する。しかし、本発明者らは、感光性材料（例えば、アモルファスシリコン、ガリウム砒素などの半導体材料）の材料特性のため、光電変換後に生成された電荷が、感光性要素から短時間で完全に放出されないおそれがあることを発見し、紋様画像を取得する過程で、感光性素子の直前のフレームの残留電荷が現のフレームの電荷と重なって残像現象（ｌａｇ）が発生し、その結果、取得された紋様画像が不鮮明になり、最終的に紋様認識の有効性と正確性に影響を与える。
図２Ａ及び図２Ｂはそれぞれ２つの残像現象の概略図を示す。例えば、図２Ａは、直前のフレームの輝点によって生じた残像を示し、図２Ｂは、輝点が連続的に現れたときに生じた残像を示している。図２Ａと図２Ｂの２つの状況で得られた紋様画像では、残像に対応する信号量が、紋様画像に対応する信号量よりも大きい場合があり、取得した紋様画像が不鮮明になるおそれがあり、ひどい場合には、紋様画像の特徴点抽出などの後続の画像処理操作に影響を与えることになる。
本開示の少なくとも１つの実施例は、電荷中和回路及び第１採取回路を含む紋様画像取得回路を提供する。電荷中和回路が第１採取回路に電気的に接続され、電荷中和回路は、第１採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、第１採取回路を流れる電流を第２電流にするように、第２制御信号を受信するように構成され、第２電流の方向と第１電流の方向とが互いに反対であり、第１採取回路は、第１採取値を取得するように、紋様からの光を受け、紋様からの光の変換後に得られた第１信号量を蓄積するように構成される。本開示の実施例は、上記紋様画像取得回路に対応する表示パネル及び紋様画像取得方法をさらに提供する。
本開示の実施例によって提供される紋様画像取得回路、表示パネル及び紋様画像取得方法は、逆電流（例えば、第１電流など）を使用して、直前のフレームの残留電荷を部分的又は完全に中和し、残留電荷による残像現象を改善又は回避して、紋様画像取得の有効性と精度を向上させることができる。
以下、添付の図面を参照して、本開示の実施例及びその例について詳細に説明する。
本開示の少なくとも１つの実施例は、紋様画像取得回路１０を提供し、図３に示すように、当該紋様画像取得回路１０は、電荷中和回路６００及び第１採取回路１００を含む。
例えば、図３に示すように、電荷中和回路６００は、第１採取回路１００に電気的に接続される。電荷中和回路６００は、第１採取回路１００を流れる電流を第１電流にするように、第１制御信号ＣＳ１を受信するように構成され、かつ、第１採取回路１００を流れる電流を第２電流にするように、第２制御信号ＣＳ２を受信するように構成され、第２電流の方向と第１電流の方向とが互いに反対である。
例えば、第１採取回路１００は、第１採取値ＤＴ１を取得するように、紋様からの光（例えば、紋様によって反射された光）を受け取り、紋様からの光の変換後に得られた第１信号量を蓄積するように構成される。
例えば、第１採取回路１００が直前のフレームの紋様画像の採取を完了した後、第１採取回路１００の内部に残留電荷がある可能性があり、次のフレームの採取前に、第１採取回路１００を流れる電流を第１電流にするように、電荷中和回路６００に第１制御信号ＣＳ１を受信させ、例えば、当該第１電流の方向が、電荷中和回路６００から第１採取回路１００までであってもよい。電荷中和回路６００を介して第１電流を第１採取回路１００に印加した後、第１採取回路１００の内部の残留電荷が少なくとも部分的又は完全に中和することができ、その結果、次のフレームの採取前に、第１採取回路１００に残された電荷を部分的又は完全に除去される。
次に、次のフレームの採取を開始し、このとき、第１採取回路１００を流れる電流を第２電流にするように、電荷中和回路６００に第２制御信号ＣＳ２を受信させ、例えば、当該第２電流の方向が、第１採取回路１００から電荷中和回路６００までであってもよい。例えば、第１採取回路１００は、第２電流が印加されたときに、通常の採取動作を実行することができ、例えば、紋様からの光を受け、受け取った光に対して光電変換を実行して電荷を生成することができ、そして、例えば、電荷をアナログからデジタルに変換（アナログ－デジタル変換）し、紋様に対応する信号量を取得することができる。
例えば、本開示の実施例において、第１採取回路１００によって紋様からの光を変換して得られた信号量は、第１信号量と呼ばれる。例えば、第１採取回路１００は、第１採取値ＤＴ１を取得するように、当該第１信号量を蓄積することもできる。例えば、当該第１採取値ＤＴ１は、更なるデータ処理のために処理回路に提供可能で、最終的に紋様に関する画像を取得する。
本開示の少なくとも１つの実施例によって提供される紋様画像取得回路１０は、例えば、紋様画像の２つフレームの採取間隔において、第１取得回路１００の残留電荷を部分的又は完全に中和することができ、それにより、残留電荷による残像現象を改善又は回避し、その結果、紋様画像取得の有効性及び精度を向上させ、最終的には当該紋様画像取得回路１０を使用した表示パネル又は表示装置の紋様認識精度を向上させることができる。
例えば、本開示のいくつかの実施例によって提供される紋様画像取得回路１０において、図４に示すように、第１採取回路１００は、第１感光性素子１１０、第１スイッチ回路１２０及び第１積分演算回路１３０を含む。
図４に示すように、第１感光性素子１１０の第２電極（例えば、カソード）は、第１スイッチ回路１２０に接続され、第１スイッチ回路１２０は、さらに第１積分演算回路１３０に接続される。
例えば、第１感光性素子１１０は、紋様からの光（例えば、紋様により反射された光）を受け取り、紋様からの光の変換後に得られた第１信号量を蓄積するように構成される。第１積分演算回路１３０は、第１採取値ＤＴ１を取得するように、第１信号量を受け取って第１信号量に対して、積分演算を行うように構成される。
例えば、本開示のいくつかの実施例によって提供される紋様画像取得回路１０において、図５に示すように、第１感光性素子１１０の第１電極（例えば、アノード）は、和電荷中和回路６００に接続するように構成される。
電荷中和回路６００は、第１制御信号ＣＳ１を受信する場合、第１電圧Ｖ１を第１感光性素子１１０の第１電極に提供するように構成され、かつ、第２制御信号ＣＳ２を受信する場合、第２電圧Ｖ２を第１感光性素子１１０の第１電極に提供するように構成される。例えば、第１電圧Ｖ１は、第２電圧Ｖ２よりも大きい。例えば、第１電圧Ｖ１又は第２電圧Ｖ２の作用下で、第１採取回路１００の回路の少なくとも一部は、異なるバイアス状態にあり、これらのバイアス状態は、順方向バイアス及び逆方向バイアスを含む。
例えば、電荷中和回路６００は、第１電圧Ｖ１及び第２電圧Ｖ２を受信するように構成され、第１スイッチ回路１２０は、第１走査信号ＧＳ１を受信するように構成され、第１積分演算回路１３０は、基準電圧Ｖｒｅｆを受信するように構成される。
例えば、紋様画像の２つフレームの採取間隔（例えば、以下に説明する電荷中和期間Ｐ１）において、電荷中和回路６００は、第１制御信号ＣＳ１の制御下で、第１電圧Ｖ１を第１感光性素子１１０の第１電極に伝送する。同時に、第１走査信号ＧＳ１の制御下で第１スイッチ回路１２０がターンオンされ、このとき、第１感光性素子１１０の２つの電極に印加される電圧が、第１電圧Ｖ１及び基準電圧Ｖｒｅｆであり、例えば、基準電圧Ｖｒｅｆを、第１電圧Ｖ１よりも小さくすることができ、第１感光性素子１１０を流れる電流を第１電流にし、当該第１電流の方向が、第１感光性素子１１０の第１電極から第１感光性素子１１０の第２電極までである。第１感光性素子１１０に残っている電荷は、第１電流の作用下で部分的又は完全に中和される。
次に、次のフレームの採取前に、電荷中和回路６００は、第２制御信号ＣＳ２の制御により、第２電圧Ｖ２を第１感光性素子１１０の第１電極に伝送する。例えば、第２電圧Ｖ２は、基準電圧Ｖｒｅｆよりも小さい。同時に、第１スイッチ回路１２０は、第１走査信号ＧＳ１の制御により、ターンオン状態にあり、このとき、第１感光性素子１１０の２つの電極に印加される電圧を第２電圧Ｖ２及び基準電圧Ｖｒｅｆにし、第２電圧Ｖ２及び基準電圧Ｖｒｅｆの作用下で、第１感光性素子１１０を流れる電流を第２電流にし、第２電流の方向と第１電流の方向が互いに反対である。例えば、第１感光性素子１１０は、第１電流が印加されると、順方向バイアスの状態にあり、第１感光性素子１１０は、第２電流が印加されると逆方向バイアスの状態にある。例えば、第１感光性素子１１０が逆方向バイアスの状態にあるとき、通常の採取操作を実行することができ、例えば、紋様から光を受け、受け取った光に対して光電変換を実行して電荷を生成することができ、次に、例えば、電荷をアナログからデジタルに変換（アナログ－デジタル変換）することができ、紋様に対応する信号量を取得する。
その後、次のフレームの採取期間（例えば、以下に説明する採取期間Ｐ２）に入り、このとき、第１スイッチ回路１２０は、第１走査信号ＧＳ１の制御下でターンオフになり、第１感光性素子１１０が、紋様からの光を受け、紋様からの光の変換後に得られた第１信号量を蓄積する。そして、第１走査信号ＧＳ１の制御下で第１スイッチ回路１２０がターンオンされ、第１積分演算回路１３０が、第１採取値ＤＴ１を取得するように、第１信号量を受け取り、第１信号量に対して積分演算を行う。
本開示の発明者は、研究を通じて、上記紋様画像取得回路１０が動作しているとき、例えば、電荷中和回路６００が第１電流を介して第１感光性素子１１０に残っている電荷を中和するとき、第１感光性素子１１０に当該第１電流の電荷が残される可能性があり、これは、当該紋様画像取得回路１０にノイズを導入するおそれがあることを発見した。
したがって、上記の第１電流によって引き起こされる可能性のあるノイズを低減するために、図６に示すように、本開示のいくつかの実施例によって提供される紋様画像取得回路１０は、基準採取回路４００をさらに含む。
図６に示すように、基準採取回路４００は、電荷中和回路６００に電気的に接続され、紋様からの光を受けなく、第１電流に基づいて第１基準値ＤＴＲを取得するように構成される。
例えば、図６に示すように、いくつかの実施例において、基準採取回路４００は、基準感光性素子４１０、基準スイッチ回路４２０及び基準積分演算回路４３０を含む。
基準感光性素子４１０の第２電極（例えば、カソード）は、基準スイッチ回路４２０に接続され、基準スイッチ回路４２０は、さらに基準積分演算回路４３０に接続される。
例えば、基準感光性素子４１０は、紋様からの光を受けなく、第１電流に基づいて、基準信号量を取得するように構成され、基準積分演算回路４３０は、第１基準値ＤＴＲを取得するように、基準信号量を受け取って基準信号量に対して、積分演算を行うように構成される。
例えば、当該基準感光性素子４１０が表示パネルのアレイ基板上に製造される場合、当該アレイ基板に遮光構造を設けて、当該基準感光性素子４１０を遮光処理することができる。例えば、当該遮光構造は、光透過性の低い材料で形成することができる。当該基準感光性素子４１０が光を受け取らない限り、本開示の実施例は、当該遮光構造の具体的な形態及び材料を限定しない。
例えば、いくつかの実施例において、基準感光性素子４１０及び第１感光性素子１１０は、同じタイプの感光性素子を使用する。例えば、当該基準感光性素子４１０及び第１感光性素子１１０は、同じ技術的パラメータを有する感光性素子を採用することができ、その結果、上記ノイズをよりよく低減又は回避することができる。
例えば、電荷中和回路６００が第１電流を第１感光性素子１１０に印加するとき、同時に第１電流を基準感光性素子４１０にも印加し、基準感光性素子４１０が光を受けることができないので、受け取った光を変換して得られる信号量がなく、当該基準感光性素子４１０が第１電流のみに基づいて基準信号量を取得し、基準積分演算回路４３０が第１基準値ＤＴＲを取得するように、当該基準信号量を受け取って当該基準信号量に対して積分演算を行うことができ、基準採取回路４００によって得られる第１基準値ＤＴＲは、第１電流にのみ関係している。
上記第１採取回路１００及び基準採取回路４００は、それぞれ第１採取値ＤＴ１及び第１基準値ＤＴＲを取得した後、例えば、第１採取値ＤＴ１と第１基準値ＤＴＲの演算（例えば、減算）を行い、第１電流によるノイズの上記の影響を軽減又は排除することができる。
上記の実施例と同じ技術的アイデアに基づいて、図７に示すように、本開示のいくつかの実施例によって提供される紋様画像取得回路１０は、第２採取回路２００をさらに含んでもよい。
例えば、第２採取回路２００は、電荷中和回路６００に電気的に接続され、電荷中和回路６００は、前記第２採取回路２００を流れる電流を第１電流にするように、第１制御信号ＣＳ１を受信するように構成され、かつ、前記第２採取回路２００を流れる電流を第３電流にするように、第２制御信号ＣＳ２を受信するように構成され、前記第３電流の方向と前記第１電流の方向とが互いに反対である。
例えば、第２採取回路２００は、紋様からの光を受け、第２採取値ＤＴ２を取得するように、紋様からの光の変換後に得られた第２信号量を蓄積するように構成されている。
例えば、第１採取回路１００と同様に、第２採取回路２００は、第２感光性素子２１０、第２スイッチ回路２２０及び第２積分演算回路２３０を含む。第２スイッチ回路２２０は、第２走査信号ＧＳ２を受信するように構成され、第２積分演算回路２３０は、基準電圧Ｖｒｅｆを受信するように構成される。
図７に示すように、本開示のいくつかの実施例によって提供される紋様画像取得回路１０は、第Ｎ採取回路３００をさらに含んでもよく、図７のＤＴＮは、第Ｎ採取回路３００によって得られた第Ｎ採取値を表す。第Ｎ採取回路３００は、第１採取回路１００と同様の構造を採用することができ、ここでは説明を繰り返されない。なお、図７に示される採取回路の数は、単なる例示であり、本開示の実施例はこれを限定しない。
さらに、図７において、第１採取回路１００は、第１積分演算回路１３０を含み、第２採取回路２００は、第２積分演算回路２３０を含み、基準採取回路４００は、基準積分演算回路４３０を含み、即ち、各採取回路が別個の積分演算回路を含み、本開示の実施例がこれを含むが、これに限定されないことに留意されたい。各採取回路の積分演算回路によって実現される機能が類似しているため、適切な駆動タイミングを採用すれば、複数の採取回路で同じ積分演算回路を共有することも可能であり、それによって、回路構造設計を簡素化でき、当該部分の内容は以下で詳細に説明され、ここでは繰り返されない。
本開示の少なくとも１つの実施例によって提供される紋様画像取得回路１０は、複数の採取回路を配置することにより、より広い範囲の紋様画像を同時に取得することができ、それにより、紋様画像取得の効率を改善し、最終的に、当該紋様画像取得回路１０を使用した表示パネル又は表示装置の紋様認識の時間を短縮させ、ユーザーエクスペリエンスを向上させることができる。
以下、図８を参照して、図７に示す紋様画像取得回路１０の実現方式について説明する。
図８に示すように、いくつかの実施例において、電荷中和回路６００は、第１制御トランジスタＣＴ１及び第２制御トランジスタＣＴ２を含むように実現されてもよい。
第１制御トランジスタＣＴ１は、ゲートが第１制御信号ＣＳ１を受信するように構成され、第１電極が第１電圧Ｖ１を受信するように構成され、第２電極が第１感光性素子ＰＩＮ１の第１電極に接続される。
第２制御トランジスタＣＴ２は、ゲートが第２制御信号ＣＳ２を受信するように構成され、第１電極が第１感光性素子ＰＩＮ１の第１電極に接続され、第２電極が第２電圧Ｖ２を受信するように構成される。
例えば、いくつかの実施例において、第１スイッチ回路１２０は、第１スイッチトランジスタＳＴ１として実現されてもよく、第１積分演算回路１３０は、第１オペアンプＯＡ１及び第１コンデンサＣ１を含むように実現されてもよい。
第１スイッチトランジスタＳＴ１は、ゲートが第１走査信号ＧＳ１を受信するように構成され、第１電極が第１感光性素子ＰＩＮ１の第２電極に接続され、第２電極が第１オペアンプＯＡ１の反転入力端子に接続される。
第１オペアンプＯＡ１は、非反転入力端子が基準電圧Ｖｒｅｆを受信するように構成され出力端が第１採取値ＤＴ１を出力するように構成される。第１コンデンサＣ１は、第１電極が第１オペアンプＯＡ１の反転入力端子に接続され、第２電極が第１オペアンプＯＡ１の出力端に接続される。
例えば、いくつかの実施例において、基準スイッチ回路４２０は、基準スイッチトランジスタＳＴＲとして実現されてもよく、基準積分演算回路４３０は、基準オペアンプＯＡＲ及び基準コンデンサＣＲを含むように実現されてもよい。
基準スイッチトランジスタＳＴＲは、ゲートが基準走査信号ＧＳＲを受信するように構成され、第１電極が基準感光性素子ＰＩＮＲの第２電極に接続され、第２電極が基準オペアンプＯＡＲの反転入力端子に接続される。基準オペアンプＯＡＲの出力端は、第１基準値ＤＴＲを出力するように構成される。基準コンデンサＣＲは、第１電極が基準オペアンプＯＡＲの反転入力端子に接続され、第２電極が基準オペアンプＯＡＲの出力端に接続される。
なお、第２採取回路２００及び第Ｎ基準回路３００の実現方式が第１採取回路１００と同様であり、例えば、第２採取回路２００は、第２感光性素子ＰＩＮ２、第２スイッチトランジスタＳＴ２、第２オペアンプＯＡ２及び第２コンデンサＣ２を含むように実現されてもよく、第２スイッチトランジスタＳＴ２が第２走査信号ＧＳ２を受信するように構成され、第２オペアンプＯＡ２の出力端が第２採取値ＤＴ２を出力するように構成され、第Ｎ採取回路３００は、第Ｎ感光性素子ＰＩＮＮ、第ＮスイッチトランジスタＳＴＮ、第ＮオペアンプＯＡＮ及び第ＮコンデンサＣＮを含むように実現されてもよく、第ＮスイッチトランジスタＳＴＮが第Ｎ走査信号ＧＳＮを受信するように構成され、第ＮオペアンプＯＡＮの出力端が第Ｎ採取値ＤＴＮを出力するように構成される。第２採取回路２００と第Ｎ採取回路３００との間の接続関係については、第１採取回路１００の対応する説明を参照することができ、ここでは繰り返さない。
本開示のいくつかの実施例は、紋様画像取得回路１０をさらに提供し、図９に示すように、当該紋様画像取得回路１０と図８に示す紋様画像取得回路１０との違いは、図９に示す紋様画像取得回路１０における各採取回路が同じ積分演算回路を共有し、即ち、第１オペアンプＯＡ１及び第１コンデンサＣ１を共有することであり、この場合、第１スイッチトランジスタＳＴ１、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮ及び基準スイッチトランジスタＳＴＲが異なる期間でそれぞれターンオンにする必要があり、これにより、第１オペアンプＯＡ１が、当該異なる期間に、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮ及び第１基準値ＤＴＲをそれぞれ出力することができる。
例えば、本開示の実施例によって提供される紋様画像取得回路１０における感光性素子（例えば、第１感光性素子１１０、第２感光性素子２１０など）は、ＰＩＮ型ダイオードを使用してもよく、本開示の実施例は、これを含むが、これに限定されず、例えば、他のタイプの感光性ダイオード（例えば、ＰＮ型ダイオード又はＯＰＤ型ダイオード）などの様々な適切なタイプの感光性素子を使用してもよい。必要に応じて、当該感光性素子は、例えば、特定の波長の光（例えば、赤色光又は緑色光）のみを感知することができ、又はすべての可視光を感知することができる。
例えば、本開示のいくつかの実施例において、基準電圧Ｖｒｅｆは１Ｖであり、第１電圧Ｖ１は、１．５Ｖ又は１．８Ｖであり、第２電圧Ｖ２は－２Ｖであり、また、例えば、基準電圧Ｖｒｅｆは１．２５Ｖで、第１電圧Ｖ１は２Ｖで、第２電圧Ｖ２は－４Ｖである。本開示の実施例は、基準電圧Ｖｒｅｆ、第１電圧Ｖ１、及び第２電圧Ｖ２の具体的な値を限定しない。
なお、本開示の実施例に使用されるトランジスタは、薄膜トランジスタや電界効果トランジスタや同じ特性のその他のスイッチデバイスであってもよい。ここで使用されるトランジスタは、ソース、ドレインが構造的に対称でもよいため、そのソース、ドレインが構造では区別されなくてもよい。本開示の実施例において、ゲート以外のトランジスタの２つの電極を区別するために、一つの電極を第１電極とし、もう一つの電極を第２電極として直接記載している。よって、本開示の実施例において、全部又は一部のトランジスタの第１電極と第２電極とは、必要に応じて交換してもよい。例えば、本開示の実施例に記載されるトランジスタは、その第１の電極が、ソースで、第２電極が、ドレインであってもよいか、又は、トランジスタの第１電極が、ドレインで、第２電極が、ソースであってもよい。
また、トランジスタの特性によって、トランジスタは、Ｎ型トランジスタとＰ型トランジスタとに分けられる。トランジスタがＰ型トランジスタの場合、ターンオン電圧は、低レベル電圧（例：０Ｖ、－５Ｖ、－１０Ｖ又はその他の適切な電圧）であり、ターンオフ電圧は、高レベル電圧（例：５Ｖ、１０Ｖ又はその他の適切な電圧）であり、トランジスタがＮ型トランジスタの場合、ターンオン電圧は、高レベル電圧（例えば、５Ｖ、１０Ｖ又はその他の適切な電圧）であり、ターンオフ電圧は、低レベル電圧（例えば、０Ｖ、－５Ｖ、－１０Ｖ又はその他の適切な電圧）である。本開示の実施例におけるトランジスタは、例としてＮ型トランジスタを取り上げることによって説明される。本開示における当該実施形態についての説明及び教示に基づいて、当業者は、創造的な労働なしに、本開示の実施例がＰ型トランジスタも使用できることを容易に想像することができる。
以下、図１１に示す信号シーケンス図を参照して、図９に示す紋様画像取得回路１０の動作原理について説明する。
図９及び図１１に示すように、電荷中和期間Ｐ１において、各スイッチトランジスタ（第１スイッチトランジスタＳＴ１、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮ、基準スイッチトランジスタＳＴＲ）を制御する走査信号（第１走査信号ＧＳ１、第２走査信号ＧＳ２、．．、第Ｎ走査信号ＧＳＮ、基準走査信号ＧＳＲ）が高レベルになる前に、第２制御トランジスタＣＴ２を制御する第２制御信号ＣＳ２を低レベルにし、その結果、第２制御トランジスタＣＴ２がターンオフにされる。次に、各スイッチトランジスタを制御する走査信号を高レベルにし、これにより、当該各スイッチトランジスタがターンオンされ、同時に第１制御トランジスタＣＴ１を制御する第１制御信号ＣＳ１が高レベルになり、そして第１制御トランジスタＣＴ１がターンオンされ、第１電圧Ｖ１が、ターンオンされた第１制御トランジスタＣＴ１を介して各感光性素子（第１感光性素子ＰＩＮ１、第２感光性素子ＰＩＮ２、…、第Ｎ感光性素子ＰＩＮＮ、基準感光性素子ＰＩＮＲ）の第１電極（例えば、アノード）に提供され、このとき、各感光性素子が順方向バイアスの状態にあり、それによって各感光性素子を流れる第１電流を形成する。第１電流の作用下で、各感光性素子（ここでは、基準感光性素子を含まない）に残っている電荷は、部分的又は完全に中和される。このとき、基準感光性素子ＰＩＮＲは、第１電流を蓄積して基準信号量を得ることができる。
その後、第１制御信号ＣＳ１が低レベルになり、第１制御トランジスタＣＴ１がターンオフにされる。そして第２制御信号ＣＳ２が高レベルになり、第２制御トランジスタＣＴ２がターンオンされる。第２電圧Ｖ２が、ターンオンされた第２制御トランジスタＣＴ２を介して各感光性素子の第１電極に提供され、各感光性素子を流れる第２電流を形成し、このとき、その後の光電変換のための準備をするように、各感光性素子が順方向バイアスの状態から逆方向バイアスの状態になる。次に、各スイッチトランジスタを制御する走査信号が高レベルから低レベルになり、各スイッチトランジスタがターンオフにされた。
その後、採取期間Ｐ２に入る。
採取期間Ｐ２に入った後、まず、第１スイッチトランジスタＳＴ１をターンオンにするように、第１走査信号ＧＳ１を低レベルから高レベルにし、このとき、第１感光性素子ＰＩＮ１に残っている可能性のある電荷が、第１スイッチトランジスタＳＴ１及び第１オペアンプＯＡ１を介して放出され、それにより、第１走査信号ＧＳ１が高レベルから低レベルになる。当該操作は、第１感光性素子ＰＩＮ１をリセットすることと同じである。
そして、上記と同様に、第２感光性素子ＰＩＮ２、…、第Ｎ感光性素子ＰＩＮＮを順次にリセットする。
その後、基準スイッチトランジスタＳＴＲをターンオンさせるように、基準走査信号ＧＳＲを低レベルから高レベルにし、このとき、基準感光性素子ＰＩＮＲによって得られた基準信号量が、ターンオンされた基準スイッチトランジスタＳＴＲを介して第１オペアンプＯＡ１の反転入力端子に提供され、第１オペアンプＯＡ１及び第１コンデンサＣ１によって処理された後、第１基準値ＤＴＲを出力する。
基準感光性素子ＰＩＮＲを除く他の感光素子は、リセットされた後、紋様から受け取った光に対して光電変換を開始させ、例えば、第１感光性素子ＰＩＮ１を例として説明し、第１感光性素子ＰＩＮ１は、紋様からの光に対して光電変換を行い、紋様からの光が変換された後に得られた第１信号量を蓄積する。
そして、第１走査信号ＧＳ１が低レベルから高レベルになり、第１スイッチトランジスタＳＴ１がターンオンされ、第１感光性素子ＰＩＮ１によって蓄積された第１信号量が、ターンオンされた第１スイッチトランジスタＳＴ１を介して第１オペアンプＯＡ１の反転入力端子に提供され、第１オペアンプＯＡ１及び第１コンデンサＣ１によって処理された後、第１採取値ＤＴ２を出力する。
上記と同様に、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮが順次にターンオンされ、第１オペアンプＯＡ１が第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮを順次に出力する。
例えば、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮ及び第１基準値ＤＴＲが処理回路に提供されて、更なるデータ処理の後、紋様画像を得る。例えば、データ処理を行うとき、それぞれ第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮから第１基準値ＤＴＲを差し引くことができ、これにより、第１電流によって引き起こされる可能性のあるノイズを部分的又は完全に排除することができる。
図１０は、図８に示す紋様画像取得回路１０に用いられる信号シーケンス図を示し、図８及び図１０に示すように、上記実施例との違いは、以下のとおりであり、図８に示す紋様画像取得回路１０において、各採取回路いずれもオペアンプ及びコンデンサを含むため、採取期間Ｐ２に、各スイッチトランジスタが同時にターンオン可能であり、それにより、第１オペアンプＯＡ１、第２オペアンプＯＡ２、…、第ＮオペアンプＯＡＮがそれぞれ第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮを出力することができる。その他の操作については、上記の実施例の対応する説明を参照することができ、ここでは説明を繰り返さない。
本開示の他のいくつかの実施例によって提供される紋様画像取得回路１０において、図１２に示すように、第１感光性素子１１０の第１電極は、第２電圧Ｖ２を受信するように構成され、第１感光性素子１１０の第２電極は、さらに、電荷中和回路６００に電気的に接続される。
例えば、電荷中和回路６００は、第１制御信号ＣＳ１を受信する場合、第３電圧Ｖ３を第１感光性素子１１０の第２電極に提供するように構成される。例えば、第３電圧Ｖ３は、第２電圧Ｖ２よりも小さい。例えば、第３電圧Ｖ３は、－４．５Ｖ又は－５Ｖであってもよい。本開示の実施例は、第３電圧Ｖ３の具体的な値を限定しない。
例えば、電荷中和回路６００は、第３電圧Ｖ３を受信するように構成され、第１スイッチ回路１２０が第１走査信号ＧＳ１を受信するように構成され、第１積分演算回路１３０が基準電圧Ｖｒｅｆを受信するように構成される。
例えば、紋様画像の２つフレームの採取間隔（例えば、上記の電荷中和期間Ｐ１）において、電荷中和回路６００は、第１制御信号ＣＳ１の制御下で、第３電圧Ｖ３を第１感光性素子１１０の第２電極に伝送する。同時に、第１感光性素子１１０の第１電極が第２電圧Ｖ２をさらに受信するため、このとき、第１感光性素子１１０の２つの電極に印加される電圧が、第２電圧Ｖ２及び第３電圧Ｖ３であり、第１感光性素子１１０を流れる電流を第１電流にし、当該第１電流の方向が、第１感光性素子１１０の第１電極から第１感光性素子１１０の第２電極までである。第１感光性素子１１０に残っている電荷は、第１電流の作用下で部分的又は完全に中和される。
その後、次のフレームの採取前に、電荷中和回路６００は、第１制御信号ＣＳ２の制御によってターンオフにされた。同時に、第１スイッチ回路１２０は、第１走査信号ＧＳ１の制御により、ターンオン状態にあり、このとき、第１感光性素子１１０の２つの電極に印加される電圧を第２電圧Ｖ２及び基準電圧Ｖｒｅｆにする。例えば、第２電圧Ｖ２は、基準電圧Ｖｒｅｆよりも小さい。第２電圧Ｖ２及び基準電圧Ｖｒｅｆの作用下で、第１感光性素子１１０を流れる電流を第２電流にし、第２電流の方向と第１電流の方向は、互いに反対である。例えば、第１感光性素子１１０は、第１電流が印加されると、順方向バイアスの状態にあり、第１感光性素子１１０は、第２電流が印加されると、逆方向バイアスの状態にある。例えば、第１感光性素子１１０が逆方向バイアスの状態にあるとき、通常の採取操作を実行することができ、例えば、紋様から光を受け、受け取った光に対して光電変換を実行して電荷を生成することができ、次に、例えば、電荷をアナログからデジタルに変換（アナログ－デジタル変換）することができ、紋様に対応する信号量を取得する。
次に、次のフレームの採取期間（例えば、上記の採取期間Ｐ２）に入り、このとき、第１スイッチ回路１２０は、第１走査信号ＧＳ１の制御下でターンオフになり、第１感光性素子１１０が、紋様からの光を受け、紋様からの光の変換後に得られた第１信号量を蓄積する。そして、第１走査信号ＧＳ１の制御下で第１スイッチ回路１２０がターンオンされ、第１積分演算回路１３０が、第１採取値ＤＴ１を取得するように、第１信号量を受け取り、第１信号量に対して積分演算を行う。
例えば、図１３に示すように、図７と同様に、当該紋様画像取得回路１０は、第２採取回路２００、…、第Ｎ採取回路３００及び基準採取回路４００を含んでもよい。第２採取回路２００、第Ｎ採取回路３００及び基準採取回路４００の詳細な説明については、上記の実施例における対応する説明を参照することができるが、ここでは繰り返さない。
以下、図１４を参照して、図１３に示す紋様画像取得回路１０の実現方式について説明する。
図１４に示すように、いくつかの実施例において、電荷中和回路６００は、第３制御トランジスタＣＴ３として実現されてもよい。第３制御トランジスタＣＴ３は、ゲートが第１制御信号ＣＳ１を受信するように構成され、第１電極が第３電圧Ｖ３を受信するように構成され、例えば、電荷中和回路６００が調整抵抗器Ｒをさらに含んでもよく、それにより、第３制御トランジスタＣＴ３の第１電極が調整抵抗器Ｒを介して第３電圧Ｖ３を受信する。例えば、調整抵抗器Ｒの抵抗値を制御することにより、第３制御トランジスタＣＴ３の第１電極に印加される電圧値を調整することができる。第３制御トランジスタＣＴ３の第２電極は、第１感光性素子ＰＩＮ１の第２電極に接続される。
例えば、第１スイッチ回路１２０は、第１スイッチトランジスタＳＴ１として実現されてもよく、第１積分演算回路１３０は、第１オペアンプＯＡ１及び第１コンデンサＣ１を含むように実現されてもよい。第１スイッチトランジスタＳＴ１は、ゲートが第１走査信号ＧＳ１を受信するように構成され、第１電極が第１感光性素子ＰＩＮ１の第２電極に接続され、第２電極が第１オペアンプＯＡ１の反転入力端子に接続される。第１オペアンプＯＡ１は、非反転入力端子が基準電圧Ｖｒｅｆを受信するように構成され、出力端が第１採取値ＤＴ１を出力するように構成される。第１コンデンサＣ１は、第１電極が第１オペアンプＯＡ１の反転入力端子に接続され、第２電極が第１オペアンプＯＡ１の出力端に接続される。
図１４における他の各デバイスの接続関係については、上記の実施例における対応する説明を参照することができるが、ここでは繰り返さない。
本開示のいくつかの実施例は、紋様画像取得回路１０をさらに提供し、図１５に示すように、当該紋様画像取得回路１０と図１４に示す紋様画像取得回路１０の違いは、図１５に示す紋様画像取得回路１０における各採取回路が同じ積分演算回路を共有し、即ち、第１オペアンプＯＡ１及び第１コンデンサＣ１を共有することであり、この場合、第１スイッチトランジスタＳＴ１、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮ及び基準スイッチトランジスタＳＴＲが異なる期間でそれぞれターンオンにする必要があり、これにより、第１オペアンプＯＡ１が、当該異なる期間に、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮ及び第１基準値ＤＴＲをそれぞれ出力することができる。
以下、図１７に示す信号シーケンス図を参照して、図１５に示す紋様画像取得回路１０の動作原理について説明する。
図１５及び図１７に示すように、電荷中和期間Ｐ１に、各スイッチトランジスタを制御する走査信号を高レベルにし、それにより、当該各个スイッチトランジスタがターンオンされ、同時に、第３制御トランジスタＣＴ３を制御する第２制御信号ＣＳ１を高レベルにし、その結果、第３制御トランジスタＣＴ２がターンオンされ、第３電圧Ｖ３が調整抵抗器Ｒ及びターンオンされた第３制御トランジスタＣＴ３を通過した後、各感光性素子（第１感光性素子ＰＩＮ１、第２感光性素子ＰＩＮ２、…、第Ｎ感光性素子ＰＩＮＮ、基準感光性素子ＰＩＮＲ）の第２電極（例えば、カソード）に提供され、このとき、各感光性素子が順方向バイアスの状態にあり、それによって各感光性素子を流れる第１電流を形成する。第１電流の作用下で、各感光性素子（ここでは基準感光性素子を含まない）に残っている電荷は、部分的又は完全に中和される。このとき、基準感光性素子ＰＩＮＲは、第１電流を蓄積して基準信号量を得ることができる。
その後、第１制御信号ＣＳ１が低レベルになり、第３制御トランジスタＣＴ３がターンオフにされる。各スイッチトランジスタが、まだターンオン状態にあるので、このとき、第１感光性素子１１０の２つの電極に印加される電圧を、第２の電圧Ｖ２及び基準電圧Ｖｒｅｆにし、第２電圧Ｖ２及び基準電圧Ｖｒｅｆの作用下で、第１感光性素子１１０を流れる電流を第２電流にし、第２電流の方向と第１電流の方向は、互いに反対である。このとき、その後の光電変換のための準備をするように、各感光性素子が順方向バイアスの状態から逆方向バイアスの状態になる。そして、各スイッチトランジスタを制御する走査信号が高レベルから低レベルになるため、各スイッチトランジスタがターンオフにされた。
そして、採取期間Ｐ２に入る。採取期間Ｐ２に入った後の動作原理は、上記の実施例と同様であるため、ここでは繰り返さない。
図１６は、図１４に示す紋様画像取得回路１０に用いられる信号シーケンス図を示し、図１４及び図１６に示すように、上記実施例との違いは、以下のとおりであり、図１４に示す紋様画像取得回路１０において、各採取回路はいずれもオペアンプとコンデンサを含むため、採取期間Ｐ２において、各スイッチトランジスタが同時にターンオンにすることができ、その結果、第１オペアンプＯＡ１、第２オペアンプＯＡ２、…、第ＮオペアンプＯＡＮは、それぞれ第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮを出力することができる。他の操作については、上記の実施例における対応する説明を参照することができるが、ここでは繰り返さない。
本開示の他のいくつかの実施例によって提供される紋様画像取得回路１０において、図１８に示すように、第１感光性素子１１０の第１電極は、第２電圧Ｖ２を受信するように構成され、第１積分演算回路１３０は、さらに、電荷中和回路６００に接続され、電荷中和回路６００が、第１制御信号ＣＳ１を受信する場合、第３電圧Ｖ３を第１積分演算回路１３０に提供するように構成され、かつ、第２制御信号ＣＳ２を受信する場合、基準電圧Ｖｒｅｆを第１積分演算回路１３０に提供するように構成される。
例えば、第３電圧Ｖ３は、第２電圧Ｖ２よりも小さく、基準電圧Ｖｒｅｆは、第２電圧Ｖ２よりも大きい。
例えば、電荷中和回路６００は、第３電圧Ｖ３及び基準電圧Ｖｒｅｆを受信するように構成され、第１スイッチ回路１２０は、第１走査信号ＧＳ１を受信するように構成される。
例えば、紋様画像の２つフレームの採取間隔（例えば、上記の電荷中和期間Ｐ１）において、電荷中和回路６００は、第１制御信号ＣＳ１の制御下で、第３電圧Ｖ３を第１感光性素子１３０に伝送する。同時に、第１感光性素子１１０の第１電極が第２電圧Ｖ２をさらに受信するため、このとき、第１感光性素子１１０の２つの電極に印加される電圧が、第２電圧Ｖ２及び第３電圧Ｖ３であり、第１感光性素子１１０を流れる電流を第１電流にし、当該第１電流の方向が、第１感光性素子１１０の第１電極から第１感光性素子１１０の第２電極までである。第１感光性素子１１０に残っている電荷は、第１電流の作用下で部分的又は完全に中和される。
その後、次のフレームの採取前に、電荷中和回路６００は、第２制御信号ＣＳ２の制御により、基準電圧Ｖｒｅｆを第１積分演算回路１３０に伝送する。同時に、第１スイッチ回路１２０は、第１走査信号ＧＳ１の制御により、ターンオン状態にあり、このとき、第１感光性素子１１０の２つの電極に印加される電圧を第２電圧Ｖ２及び基準電圧Ｖｒｅｆにし、第２電圧Ｖ２及び基準電圧Ｖｒｅｆの作用下で、第１感光性素子１１０を流れる電流を第２電流にし、第２電流の方向と第１電流の方向は、互いに反対である。例えば、第１感光性素子１１０は、第１電流が印加されると、順方向バイアスの状態にあり、第１感光性素子１１０は、第２電流が印加されると、逆方向バイアスの状態にある。例えば、第１感光性素子１１０が逆方向バイアスの状態にあるとき、通常の採取操作を実行することができ、例えば、紋様から光を受け、受け取った光に対して光電変換を実行して電荷を生成することができ、そして、例えば、電荷をアナログからデジタルに変換（アナログ－デジタル変換）することができ、紋様に対応する信号量を取得する。
次に、次のフレームの採取期間（例えば、上記の採取期間Ｐ２）に入り、このとき、第１スイッチ回路１２０が、第１走査信号ＧＳ１の制御下でターンオフになり、第１感光性素子１１０が、紋様からの光を受け、紋様からの光の変換後に得られた第１信号量を蓄積する。そして、第１走査信号ＧＳ１の制御下で第１スイッチ回路１２０がターンオンされ、第１積分演算回路１３０が、第１採取値ＤＴ１を取得するように、第１信号量を受け取り、第１信号量に対して積分演算を行う。
例えば、図１９に示すように、図７と同様に、当該紋様画像取得回路１０は、第２採取回路２００、…、第Ｎ採取回路３００及び基準採取回路４００をさらに含んでもよい。第２採取回路２００、第Ｎ採取回路３００及び基準採取回路４００の詳細の説明については、上記実施例の対応する説明を参照することができるが、ここでは繰り返さない。
以下、図２０を参照して、図１９に示す紋様画像取得回路１０の実現方式について説明する。
図２０に示すように、いくつかの実施例において、電荷中和回路６００は、第４制御トランジスタＣＴ４及び第５制御トランジスタＣＴ５を含むように実現されてもよく、第１スイッチ回路１２０は、第１スイッチトランジスタＳＴ１として実現されてもよく、第１積分演算回路１３０は、第１オペアンプＯＡ１及び第１コンデンサＣ１を含むように実現されてもよい。
第４制御トランジスタＣＴ４は、ゲートが第１制御信号ＣＳ１を受信するように構成され、第１電極が第３電圧Ｖ３を受信するように構成され、第２電極が第１オペアンプＯＡ１の非反転入力端子に接続される。
第５制御トランジスタＣＴ５は、ゲートが第２制御信号ＣＳ２を受信するように構成され、第１電極が基準電圧Ｖｒｅｆを受信するように構成され、第２電極が第１オペアンプＯＡ１の非反転入力端子に接続される。
第１スイッチトランジスタＳＴ１は、ゲートが第１走査信号ＧＳ１を受信するように構成され、第１電極が第１感光性素子ＰＩＮ１の第２電極（例えば、カソード）に接続され、第２電極が第１オペアンプＯＡ１の反転入力端子に接続される。第１オペアンプＯＡ１の出力端が第１採取値ＤＴ１を出力するように構成される。第１コンデンサＣ１は、第１電極が第１オペアンプＯＡ１の反転入力端子に接続され、第２電極が第１オペアンプＯＡ１の出力端に接続される。
図２０の他の様々なデバイスの接続関係については、前述の実施例における対応する説明を参照することができ、ここでは説明を繰り返さない。
本開示のいくつかの実施例は、紋様画像取得回路１０をさらに提供し、図２１に示すように、当該紋様画像取得回路１０と図２０に示す紋様画像取得回路１０との違いは、図２１に示す紋様画像取得回路１０における各採取回路が同じ積分演算回路を共有し、即ち、第１オペアンプＯＡ１及び第１コンデンサＣ１を共有することであり、この場合、第１スイッチトランジスタＳＴ１、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮ及び基準スイッチトランジスタＳＴＲが異なる期間でそれぞれターンオンにする必要があり、これにより、第１オペアンプＯＡ１が、当該異なる期間に、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮ及び第１基準値ＤＴＲをそれぞれ出力することができる。
以下、図１１に示す信号シーケンス図を参照して、図２１に示す紋様画像取得回路１０の動作原理について説明する。
図１１及び図２１に示すように、電荷中和期間Ｐ１において、各スイッチトランジスタ（第１スイッチトランジスタＳＴ１、第２スイッチトランジスタＳＴ２、…、第ＮスイッチトランジスタＳＴＮ、基準スイッチトランジスタＳＴＲ）を制御する走査信号（第１走査信号ＧＳ１、第２走査信号ＧＳ２、．．、第Ｎ走査信号ＧＳＮ、基準走査信号ＧＳＲ）が高レベルになる前に、第２制御トランジスタＣＴ２を制御する第２制御信号ＣＳ２を低レベルにし、その結果、第5制御トランジスタＣＴ5がターンオフにされる。そして、各スイッチトランジスタを制御する走査信号を高レベルにし、これにより、当該各スイッチトランジスタがターンオンされ、同時に第４制御トランジスタＣＴ４を制御する第１制御信号ＣＳ１を高レベルにし、そして第４制御トランジスタＣＴ４がターンオンされ、第３電圧Ｖ３が、ターンオンされた第４制御トランジスタＣＴ４を介して第１オペアンプＯＡ１の非反転入力端子に提供され、このとき、各感光性素子が順方向バイアスの状態にあり、それによって各感光性素子を流れる第１電流を形成する。第１電流の作用下で、各感光性素子（ここでは基準感光性素子を含まない）に残っている電荷は、部分的又は完全に中和される。このとき、基準感光性素子ＰＩＮＲは、基準信号量を得るように、第１電流を蓄積することができる。
その後、第１制御信号ＣＳ１が低レベルになり、第４制御トランジスタＣＴ４がターンオフにされる。そして第２制御信号ＣＳ２が高レベルになり、第５制御トランジスタＣＴ５がターンオンされる。基準電圧Ｖｒｅｆが、ターンオンされた第５制御トランジスタＣＴ５を介して第１オペアンプＯＡ１の非反転入力端子に提供され、各感光性素子を流れる第２電流を形成し、このとき、その後の光電変換のための準備をするように、各感光性素子が順方向バイアスの状態から逆方向バイアスの状態になる。次に、各スイッチトランジスタを制御する走査信号が高レベルから低レベルになり、したがって、各スイッチトランジスタがターンオフにされた。
そして、採取期間Ｐ２に入る。採取期間Ｐ２に入った後の動作原理は、上記の実施例と同様であるため、ここでは説明を繰り返さない。
なお、図１０に示す信号シーケンス図は、図２０に示す紋様画像取得回路１０に用いられてもよく、図１０及び図２０に示すように、上記の実施例との違いは、以下のとおりであり、図２０に示す紋様画像取得回路１０において、各取得回路はいずれもオペアンプとコンデンサを含むため、取得期間Ｐ２に各スイッチトランジスタが同時にターンオン可能で、それにより、第１オペアンプＯＡ１、第２オペアンプＯＡ２、…、第ＮオペアンプＯＡＮが、それぞれ、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮを出力できることである。他の操作については、上記の実施例における対応する説明を参照することができるが、ここでは説明を繰り返さない。
なお、本開示の実施例において、第１採取値ＤＴ１、第２採取値ＤＴ２、…、第Ｎ採取値ＤＴＮ及び第１基準値ＤＴＲは、例えば、電圧値であってもよく、本開示の実施例は、これを含むが、これに限定されない。
本開示の少なくとも１つの実施例は、表示パネル１をさらに提供し、図２２に示すように、当該表示パネル１は表示領域８１０を含み、表示領域８１０が紋様認識領域８１１を含む。なお、本開示の実施例において、紋様認識領域８１１は、操作体が表示パネル１上で紋様認識を実行する領域である。図２２に示される紋様認識領域８１１のサイズは、表示領域８１０のサイズに一致してもよく、即ち、操作体は、表示パネル１の表示領域８１０の任意の位置でも紋様認識を実行することができる。
なお、本開示の実施例において、紋様のある操作体は、手であってもよく、この場合、紋様画像取得方法における紋様は、指紋、掌紋などの皮膚紋様であり、さらに、紋様のある操作体は、樹脂などの材料で作られた特定の紋様を有する物体などの非生物学的物体であってもよく、これは、本開示の実施例では、特に限定されない。
例えば、図２２に示すように、表示領域８１０には、アレイに配置された複数の画素ユニットアレイが設けられ、当該画素ユニットアレイは、複数の画素ユニットを含む。例えば、異なる画素ユニットを区別するために、紋様認識領域８１１にある画素ユニットをＰＵ２とマークし、紋様認識領域８１１ではなく表示領域８１０にある画素ユニットを、紋様認識領域２１１にあるＰＵ１とマークする。
例えば、紋様認識領域８１１に位置する画素ユニットＰＵ２は、本開示の実施例によって提供される任意の紋様画像取得回路１０を含む。例えば、紋様画像取得回路１０は、薄膜プロセスを使用して、表示パネル１の表示基板上に直接形成することができる。
例えば、各画素ユニット（画素ユニットＰＵ１及び画素ユニットＰＵ２を含む）は、薄膜トランジスタ及び発光デバイスを含み、発光デバイスが、例えば、アノード、カソード、及びアノードとカソードとの間の発光層を含む。例えば、表示パネル１の画素ユニットアレイは、光源アレイとして実装されるために使用され、複数の画素ユニットは、複数の光源を形成するように実装されている。つまり、表示パネル１の画素ユニットが感光性光源として多重化されているので、当該表示パネルのコンパクト特性さを向上させ、様々な機能性構造の配置難度を低下することができる。例えば、各感光性光源が１つ以上の画素ユニットを含むため、感光性光源は、１つ又は複数の画素ユニットの異なる配列によって、特定の形状を有する点光源、線形光源、Ｚ字型光源又は回字型光源などに形成できる。
例えば、表示パネル１の全表示領域８１０の画素ユニットは、感光性光源として多重化するように制御されてもよく、紋様画像取得回路１０もそれに応じて各画素ユニットに配置されてもよく、それにより全画面紋様認識を実現する。
例えば、図２２に示すように、当該表示パネル１は、表示領域８１０を取り囲む周辺領域８２０をさらに含む。当該表示パネル１は、処理回路５００をさらに含み、当該処理回路５００は、例えば、周辺領域８２０に設けられている。例えば、処理回路５００は、第１採取回路１００に電気的に接続され、紋様の画像を取得するように、第１採取値ＤＴ１を処理するように構成される。例えば、処理回路５００は、第１採取値ＤＴ１を受信するように、第１採取回路１００における第１オペアンプＯＡ１の出力端に接続されてもよい。
例えば、紋様画像取得回路１０が基準採取回路４００を含む場合、処理回路５００は、さらに基準採取回路４００に電気的に接続され、紋様の画像を取得するように、第１採取値ＤＴ１及び第１基準値ＤＴＲに基づいて処理を行うように構成される。
例えば、紋様画像取得回路１０が第２採取回路２００、…、第Ｎ採取回路３００を含む場合、処理回路５００は、複数の採取値を受信するように、さらに当該複数の採取回路に電気的に接続され、当該複数の採取値を処理して紋様の画像を取得する。
当該処理回路５００は、汎用プロセッサ又は専用プロセッサで実現されてもよく、本開示の実施例を限定しない。
上記実施例によって提供される表示パネル１において、紋様画像取得回路１０は、表示パネル１の表示基板上に直接形成され、かつ画素ユニットＰＵ２に集積化され、この場合、画素ユニットＰＵ２は、紋様画像取得回路１０の感光性光源として多重化されてもよい。本開示の実施例は、これを含むが、これに限定されず、例えば、紋様画像取得回路１０を別途設けることもでき、例えば、紋様画像取得回路１０を、表示パネル１の表示基板の裏面に取り付け、この場合、紋様画像取得回路１０の感光光源としての発光素子を別途設ける必要がある。
例えば、表示パネル１は、有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ，ＯＬＥＤ）表示パネル又は量子ドット発光ダイオード（Ｑｕａｎｔｕｍ Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ，ＱＬＥＤ）表示パネルなどであり、本開示の実施例は、これを具体的に限定しない。ＯＬＥＤ表示パネルは、例えば、可撓性ＯＬＥＤ表示パネルであってもよい。ＯＬＥＤ表示パネルは、自発光特性を備え、その画素ユニットの発光も必要に応じて制御又は変調できるため、紋様画像の取得が容易になり、集積度を向上させた。
本開示の実施例によって提供される表示パネル１は、感光性素子に残っている電荷を部分的又は完全に中和することにより、残留電荷による残像現象を改善又は回避し、それによって紋様画像取得の有効性及び精度を向上させ、最終的に当該表示パネルの紋様認識の精度を向上させることができる。
本開示の少なくとも１つの実施例は、表示装置をさらに提供し、当該表示装置が本開示の実施例によって提供される任意の表示パネル１を含み、本実施例における表示装置は、液晶パネル、液晶テレビ、ディスプレイ、ＯＬＥＤパネル、ＯＬＥＤテレビ、電子紙、携帯電話、タブレットコンピュータ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲーターなどの表示機能を有する任意の製品又は部材であってもよい。
本開示の実施例によって提供される表示装置の技術的効果については、前述の実施例における紋様画像取得方法及び表示パネル１の対応する説明を参照することができるが、ここでは説明を繰り返さない。
本開示の少なくとも１つの実施例は、紋様画像取得回路１０に用いられる紋様画像取得方法をさらに提供し、図２３に示すように、当該紋様画像取得方法は、以下の操作ステップを含む。
ステップＳ１００：電荷中和期間Ｐ１に、第１採取回路１００を流れる電流を第１電流にし、基準採取回路４００を流れる電流を第１電流にするように、電荷中和回路６００に第１制御信号ＣＳ１を受信させる。
ステップＳ２００：採取期間Ｐ２に、第１採取回路１００を流れる電流を、第１電流の方向とは互いに反対である第２電流にするように、電荷中和回路６００に第２制御信号ＣＳ２を受信させ、第１採取回路によって、紋様からの光を受け、第１採取値ＤＴ１を取得するように、紋様からの光の変換後に得られた第１信号量を蓄積し、第１採取値ＤＴ１及び第１基準値ＤＴＲを処理して紋様の画像を得る。
本開示の実施例によって提供される紋様画像取得方法の詳細な説明及び技術的効果については、上記の実施例における紋様画像取得回路１０の対応する説明を参照することができるが、ここでは説明を繰り返さない。
以上は、本開示の具体的な実施形態に過ぎず、本開示の保護範囲は、これに限定されず、特許請求の範囲の保護範囲を基準とすべきである。
100 第１採取回路
110 第１感光性素子
120 第１スイッチ回路
130 第１積分演算回路
210 第２感光性素子
220 第２スイッチ回路
230 第２積分演算回路
300 第Ｎ採取回路
410 基準感光性素子
420 基準スイッチ回路
430 基準積分演算回路
500 処理回路
600 電荷中和回路

Claims (21)

  1. 電荷中和回路及び第１採取回路を含む紋様画像取得回路であって、
    前記電荷中和回路は、前記第１採取回路に電気的に接続され、
    前記電荷中和回路は、前記第１採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、前記第１採取回路を流れる電流を第２電流にするように、第２制御信号を受信するように構成され、前記第２電流の方向と前記第１電流の方向とが互いに反対であり、
    前記第１採取回路は、紋様からの光を受け、第１採取値を取得するように、前記紋様からの光の変換後に得られた第１信号量を蓄積するように構成される、
    紋様画像取得回路。
  2. 前記第１採取回路は、第１感光性素子、第１スイッチ回路及び第１積分演算回路を含み、
    前記第１感光性素子の第２電極は、前記第１スイッチ回路に接続され、前記第１スイッチ回路は、前記第１積分演算回路にさらに接続され、
    前記第１感光性素子は、前記紋様からの光を受け、前記紋様からの光の変換後に得られた前記第１信号量を蓄積するように構成され、
    前記第１積分演算回路は、前記第１採取値を取得するように、前記第１信号量を受け取って、前記第１信号量に対して積分演算を行うように構成される、
    請求項１に記載の紋様画像取得回路。
  3. 前記第１感光性素子の第１電極は、前記電荷中和回路に接続されるように構成され、
    前記電荷中和回路は、前記第１制御信号を受信する場合、前記第１感光性素子の第１電極に第１電圧を提供するように構成され、かつ、前記第２制御信号を受信する場合、前記第１感光性素子の第１電極に第２電圧を提供するように構成される、
    請求項２に記載の紋様画像取得回路。
  4. 前記第１電圧は、前記第２電圧よりも大きい、
    請求項３に記載の紋様画像取得回路。
  5. 前記電荷中和回路は、第１制御トランジスタ及び第２制御トランジスタを含み、
    前記第１制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第１電圧を受信するように構成され、第２電極が前記第１感光性素子の第１電極に接続され、
    前記第２制御トランジスタは、ゲートが前記第２制御信号を受信するように構成され、第１電極が前記第１感光性素子の第１電極に接続され、第２電極が前記第２電圧を受信するように構成され、
    前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、
    前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、
    前記第１オペアンプは、非反転入力端子が基準電圧を受信するように構成され、出力端が前記第１採取値を出力するように構成され、
    前記第１コンデンサは、第１電極が前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される、
    請求項３又は４に記載の紋様画像取得回路。
  6. 前記第１感光性素子は、第１電極が第２電圧を受信するように構成され、第２電極が前記電荷中和回路にさらに電気的に接続され、
    前記電荷中和回路は、前記第１制御信号を受信する場合、前記第１感光性素子の第２電極に第３電圧を提供するように構成される、
    請求項２に記載の紋様画像取得回路。
  7. 前記第３電圧は、前記第２電圧よりも小さい、
    請求項６に記載の紋様画像取得回路。
  8. 前記電荷中和回路は、第３制御トランジスタを含み、
    前記第３制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第３電圧を受信するように構成され、第２電極が前記第１感光性素子の第２電極に接続され、
    前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、
    前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、
    前記第１オペアンプは、非反転入力端子が基準電圧を受信するように構成され、出力端が前記第１採取値を出力するように構成され、
    前記第１コンデンサは、第１電極が前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される、
    請求項６又は７に記載の紋様画像取得回路。
  9. 前記第１感光性素子の第１電極は、第２電圧を受信するように構成され、前記第１積分演算回路は、さらに、前記電荷中和回路に接続され、
    前記電荷中和回路は、前記第１制御信号を受信する場合、前記第１積分演算回路に第３電圧を提供するように構成され、かつ、前記第２制御信号を受信する場合、前記第１積分演算回路に基準電圧を提供するように構成される、
    請求項２に記載の紋様画像取得回路。
  10. 前記第３電圧が前記第２電圧よりも小さく、前記基準電圧が前記第２電圧よりも大きい、
    請求項９に記載の紋様画像取得回路。
  11. 前記電荷中和回路は、第４制御トランジスタ及び第５制御トランジスタを含み、前記第１スイッチ回路は、第１スイッチトランジスタを含み、前記第１積分演算回路は、第１オペアンプ及び第１コンデンサを含み、
    前記第４制御トランジスタは、ゲートが前記第１制御信号を受信するように構成され、第１電極が前記第３電圧を受信するように構成され、第２電極が前記第１オペアンプの非反転入力端子に接続され、
    前記第５制御トランジスタは、ゲートが前記第２制御信号を受信するように構成され、第１電極が前記基準電圧を受信するように構成され、第２電極が前記第１オペアンプの非反転入力端子に接続され、
    前記第１スイッチトランジスタは、ゲートが第１走査信号を受信するように構成され、第１電極が前記第１感光性素子の第２電極に接続され、第２電極が前記第１オペアンプの反転入力端子に接続され、
    前記第１オペアンプの出力端は、前記第１採取値を出力するように構成され、
    前記第１コンデンサは、第１電極が前記第１オペアンプの前記反転入力端子に接続され、第２電極が前記第１オペアンプの前記出力端に接続される、
    請求項９又は１０に記載の紋様画像取得回路。
  12. 基準採取回路をさらに含み、
    前記基準採取回路は、前記電荷中和回路に電気的に接続され、かつ、前記紋様からの光を受けなく、前記第１電流に基づいて第１基準値を取得するように構成される、
    請求項２に記載の紋様画像取得回路。
  13. 前記基準採取回路は、基準感光性素子、基準スイッチ回路及び基準積分演算回路を含み、
    前記基準感光性素子の第２電極は、前記基準スイッチ回路に接続され、前記基準スイッチ回路がさらに前記基準積分演算回路に接続され、
    前記基準感光性素子は、前記紋様からの光を受けなく、前記第１電流に基づいて、基準信号量を取得するように構成され、
    前記基準積分演算回路は、前記基準信号量を受け取って、前記基準信号量に対して積分演算を行うことにより、前記第１基準値を取得するように構成される、
    請求項１２に記載の紋様画像取得回路。
  14. 前記基準感光性素子と前記第１感光性素子は、同じタイプの感光性素子を使用している、
    請求項１３に記載の紋様画像取得回路。
  15. 前記基準スイッチ回路は、基準スイッチトランジスタを含み、前記基準積分演算回路は、基準オペアンプ及び基準コンデンサを含み、
    前記基準スイッチトランジスタは、ゲートが基準走査信号を受信するように構成され、第１電極が前記基準感光性素子の第２電極に接続され、第２電極が前記基準オペアンプの反転入力端子に接続され、
    前記基準オペアンプの出力端は、前記第１基準値を出力するように構成され、
    前記基準コンデンサは、第１電極が前記基準オペアンプの前記反転入力端子に接続され、第２電極が前記基準オペアンプの前記出力端に接続される、
    請求項１３又は１４に記載の紋様画像取得回路。
  16. 第２採取回路をさらに含み、
    前記電荷中和回路は、前記第２採取回路に電気的に接続され、
    前記電荷中和回路は、前記第２採取回路を流れる電流を第１電流にするように、第１制御信号を受信するように構成され、かつ、前記第２採取回路を流れる電流を第３電流にするように、第２制御信号を受信するように構成され、前記第３電流の方向と前記第１電流の方向とが互いに反対であり、
    前記第２採取回路は、紋様からの光を受け、前記紋様からの光の変換後に得られた第２信号量を蓄積することにより、第２採取値を取得するように構成される、
    請求項１～１５のいずれか一項に記載の紋様画像取得回路。
  17. 表示領域を含む表示パネルであって、
    前記表示領域は、紋様認識領域を含み、
    前記表示領域には、アレイに配列される複数の画素ユニットが設けられており、前記紋様認識領域に位置する画素ユニットは、請求項１～１１、１６のいずれか一項に記載の紋様画像取得回路を含む、
    表示パネル。
  18. 処理回路をさらに含み、
    前記処理回路は、前記第１採取回路に電気的に接続され、前記紋様の画像を取得するように、前記第１採取値を処理するように構成される、
    請求項１７に記載の表示パネル。
  19. 前記紋様画像取得回路は、基準採取回路をさらに含み、前記基準採取回路は、前記電荷中和回路に接続され、前記紋様からの光を受けなく、前記第１電流に基づいて、第１基準値を取得するように構成され、
    前記処理回路は、さらに前記基準採取回路に電気的に接続され、前記紋様の画像を取得するように、前記第１採取値及び前記第１基準値に基づいて処理を行うように構成される、
    請求項１８に記載の表示パネル。
  20. 請求項１～１１のいずれか一項に記載の紋様画像取得回路に用いられる紋様画像取得方法であって、
    電荷中和期間に、前記第１採取回路を流れる電流を第１電流にするように、前記電荷中和回路に第１制御信号を受信させるステップと、
    採取期間に、前記第１採取回路を流れる電流を、第１電流の方向とは互いに反対である第２電流にするように、前記電荷中和回路に第２制御信号を受信させるステップと、
    前記第１採取回路によって、紋様からの光を受け、第１採取値を取得するように、前記紋様からの光の変換後に得られた第１信号量を蓄積するステップと、を含む、
    紋様画像取得方法。
  21. 前記紋様画像取得回路は、基準採取回路をさらに含み、前記基準採取回路は、前記電荷中和回路に接続され、前記紋様からの光を受けなく、前記第１電流に基づいて、第１基準値を取得するように構成され、
    前記紋様画像取得方法は、
    前記電荷中和期間に、前記基準採取回路を流れる電流を第１電流にするように、前記電荷中和回路に前記第１制御信号を受信させるステップと、
    前記採取期間に、前記紋様の画像を取得するように、前記第１採取値及び前記第１基準値を処理するステップと、をさらに含む、
    請求項２０に記載の紋様画像取得方法。
JP2021504756A 2019-06-14 2019-06-14 紋様画像取得回路、表示パネル及び紋様画像取得方法 Pending JP2022542620A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/091318 WO2020248238A1 (zh) 2019-06-14 2019-06-14 纹路图像获取电路、显示面板及纹路图像获取方法

Publications (1)

Publication Number Publication Date
JP2022542620A true JP2022542620A (ja) 2022-10-06

Family

ID=73781319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021504756A Pending JP2022542620A (ja) 2019-06-14 2019-06-14 紋様画像取得回路、表示パネル及び紋様画像取得方法

Country Status (5)

Country Link
US (1) US11335113B2 (ja)
EP (1) EP3985549A4 (ja)
JP (1) JP2022542620A (ja)
CN (1) CN112400173B (ja)
WO (1) WO2020248238A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518661A (ja) * 2005-11-14 2009-05-07 プレイナー システムス インコーポレーテッド 集積型感光性液晶ディスプレイ
US20180164950A1 (en) * 2016-12-12 2018-06-14 Lg Display Co., Ltd. Touch display device, touch sensing system, and touch sensing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815345B2 (en) * 2001-10-16 2004-11-09 Hermes-Microvision (Taiwan) Inc. Method for in-line monitoring of via/contact holes etch process based on test structures in semiconductor wafer manufacturing
CN100432617C (zh) * 2004-07-23 2008-11-12 日本电信电话株式会社 表面形状识别传感器装置
WO2009139204A1 (ja) * 2008-05-12 2009-11-19 シャープ株式会社 薄膜トランジスタおよびそれを備えた光センサ回路並びに表示装置
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8566373B2 (en) * 2012-02-07 2013-10-22 Alcatel Lucent Probabilistic fingerprint checking for preventing data leakage
CN102954753B (zh) * 2012-10-22 2015-09-09 苏州迈瑞微电子有限公司 电容式距离传感器
CN106412464B (zh) * 2015-07-30 2019-04-16 上海奕瑞光电子科技股份有限公司 一种图像传感器的驱动方法
CN106231210B (zh) * 2016-08-23 2019-07-16 上海奕瑞光电子科技股份有限公司 一种x射线图像传感器及消除图像残影的方法
CN106308834B (zh) * 2016-08-23 2019-06-11 上海奕瑞光电子科技股份有限公司 一种x射线图像传感器及其消除图像残影的方法
CN106959757B (zh) * 2017-03-28 2021-03-23 京东方科技集团股份有限公司 一种显示面板及显示设备
CN109214252B (zh) * 2017-07-06 2021-11-09 敦泰电子有限公司 一种指纹感测电路及指纹感测装置
CN109145859B (zh) * 2018-09-04 2020-12-25 京东方科技集团股份有限公司 一种显示面板、其检测方法及显示装置
CN109583420B (zh) * 2018-12-14 2021-02-05 京东方科技集团股份有限公司 指纹识别装置的驱动方法及设备

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518661A (ja) * 2005-11-14 2009-05-07 プレイナー システムス インコーポレーテッド 集積型感光性液晶ディスプレイ
US20180164950A1 (en) * 2016-12-12 2018-06-14 Lg Display Co., Ltd. Touch display device, touch sensing system, and touch sensing method

Also Published As

Publication number Publication date
WO2020248238A1 (zh) 2020-12-17
EP3985549A1 (en) 2022-04-20
US20210406499A1 (en) 2021-12-30
CN112400173B (zh) 2024-04-26
US11335113B2 (en) 2022-05-17
EP3985549A4 (en) 2023-03-01
CN112400173A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
US10585304B2 (en) Array substrate and method for fabricating the same, display apparatus
JP6261151B2 (ja) 空間および時間内のイベントのキャプチャ
US10579852B2 (en) Fingerprint identification device and manufacturing method thereof, array substrate and display apparatus
TWI243339B (en) Image reading apparatus and drive control method
US11620848B2 (en) Detection circuit, skin print recognition device and driving method
US10622493B2 (en) Light detecting device, light detecting method and display device
EP2050269A1 (en) Combined image sensor and display device
Liu et al. 71‐2: Novel Optical Image Sensor Array Using LTPS‐TFT Backplane Technology as Fingerprint Recognition
TW202105714A (zh) 包含薄膜電晶體和有機光二極體的影像感測器矩陣陣列裝置
JP2022542620A (ja) 紋様画像取得回路、表示パネル及び紋様画像取得方法
KR20030078372A (ko) 지문인식장치의 ｔｆｔ 지문입력기 제조방법
JP2001298583A (ja) イメージセンサ
Jeon et al. Novel active-matrix micro-LED display with external compensation featuring fingerprint recognition
US11314961B2 (en) Texture image acquisition method, texture image acquisition circuit and display panel
US11842560B1 (en) Fingerprint sensing circuit
TWI774392B (zh) 薄膜電晶體感光電路、顯示面板以及使用其之行動裝置
US11232279B2 (en) Texture recognition device and operation method of texture recognition device
TWI835086B (zh) 薄膜電晶體感光電路、顯示面板、使用其之行動裝置以及其製造方法
US20170229496A1 (en) Pixels for high performance image sensor
WO2022059481A1 (ja) 固体撮像装置及び電子機器
Yin et al. A 216× 216 Global-Shutter CMOS Image Sensor With Embedded Analog Memory and Automatic Exposure Control for Under-Display Optical Fingerprint Sensing Applications
CN114743226A (zh) 图像采集结构及其驱动方法、显示装置
CN114678440A (zh) 光电薄膜晶体管、指纹识别电路及显示装置
TW202336734A (zh) 薄膜電晶體感光電路、顯示面板、使用其之行動裝置以及其製造方法
JP2004200490A (ja) 撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240513