JP2022541746A - 超伝導回路設計におけるタイミングパスの決定及びトポロジのリコンサイル - Google Patents

超伝導回路設計におけるタイミングパスの決定及びトポロジのリコンサイル Download PDF

Info

Publication number
JP2022541746A
JP2022541746A JP2022501185A JP2022501185A JP2022541746A JP 2022541746 A JP2022541746 A JP 2022541746A JP 2022501185 A JP2022501185 A JP 2022501185A JP 2022501185 A JP2022501185 A JP 2022501185A JP 2022541746 A JP2022541746 A JP 2022541746A
Authority
JP
Japan
Prior art keywords
timing
start time
endpoint
forced start
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022501185A
Other languages
English (en)
Other versions
JP7520955B2 (ja
Inventor
エル シュナイダー，ジャネット
アキュシアーノ，ポール
ジー． クプファーシュミット，マーク
レネリス，ケネス
Original Assignee
マイクロソフト テクノロジー ライセンシング，エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロソフト テクノロジー ライセンシング，エルエルシー filed Critical マイクロソフト テクノロジー ライセンシング，エルエルシー
Publication of JP2022541746A publication Critical patent/JP2022541746A/ja
Application granted granted Critical
Publication of JP7520955B2 publication Critical patent/JP7520955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/04—Constraint-based CAD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2111/00—Details relating to CAD techniques
    • G06F2111/20—Configuration CAD, e.g. designing by assembling or positioning modules selected from libraries of predesigned modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Logic Circuits (AREA)

Abstract

超伝導回路設計においてタイミングパスを決定しトポロジをリコンサイルするシステム及び方法が提供される。前記設計は、第１タイミングエンドポイントと第２タイミングエンドポイントとを含む第１タイミング制約グループに関連付けられた第１タイミングピンセットを有する第１タイミングパスを含んでよい。例示的な方法は、前記第１タイミング制約グループを処理して、第１強制開始時間を前記第１タイミングエンドポイントに及び第２強制開始時間を前記第２タイミングエンドポイントに割り当てるステップを含む。前記方法は、前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は前記第１タイミングエンドポイントより先行するか又は前記第２タイミングエンドポイントの後に続く、ステップを更に含む。前記タイミングパスへの前記第１シャドウ要素の挿入により生じる、前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決するステップを更に含む。

Description

デジタルプロセッサのような電子デバイス内で使用される半導体に基づく集積回路は、相補型金属酸化物半導体（complementary metal-oxide semiconductor (CMOS)）技術に基づくデジタル回路を含む。しかしながら、CMOS技術は、素子サイズの観点でその限界に達している。更に、CMOS技術に基づくデジタル回路による高いクロック速度における電力消費は、高性能デジタル回路及びシステムにおいて次第に制限因子になりつつある。例として、データセンタ内のサーバは、益々大量の電力を消費している。電力消費は、部分的には、CMOS回路が非アクティブのときでさえエネルギ消散による電力損失の結果である。これは、そのような回路が非アクティブであり動的な電力を消費していないときでも、それらが、CMOSトランジスタの状態を維持する必要があるために、依然として電力を消費するからである。
CMOS技術に基づく、プロセッサ及び関連コンポーネントの使用のための更なるアプローチは、超伝導論理に基づくコンポーネント及びデバイスの使用である。超伝導論理に基づく回路は、量子ビット（qubit）のような量子情報を処理するためにも使用できる。多くの超伝導論理回路は、高速クロック又はマイクロ波信号を用いて制御され得るジョセフソン（Josephson）接合を含む。そのような回路は、正しいタイミング設計の生成を複雑にする可能性のあるアクティブ伝送要素を含み得る。
一態様では、本開示は、プロセッサにより実施される、超伝導回路設計におけるクリティカルタイミングパスを決定する方法であって、前記超伝導回路設計は、少なくとも１つのジョセフソン接合を含む少なくとも１つの論理ゲートを含み、前記少なくとも１つの論理ゲートは、前記少なくとも１つの論理ゲートにクロック供給するクロック信号に関連付けられた割り当てられた第１位相を有する、方法に関する。前記方法は、前記少なくとも１つの論理ゲートの第１シンク端子に結合された前記少なくとも１つの論理ゲートの複数のソース端子に関するタイミング情報を提供するステップを含んでよい。前記方法は、前記プロセッサを用いて、前記タイミング情報の観点で、前記少なくとも１つの論理ゲートに割り当てられた第１位相に基づき、前記第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定するステップを更に含んでよい。
別の態様では、本開示は、プロセッサにより実施される、超伝導回路設計におけるクリティカルタイミングパスを決定する方法であって、前記超伝導回路設計は複数の論理ゲートを含み、前記複数の論理ゲートの各々は少なくとも１つのジョセフソン接合を含む、方法に関する。前記方法は、前記複数の論理ゲートに関連付けられた複数のソース端子に関するタイミング情報を提供するステップを含んでよい。前記方法は、複数のシンク端子の中からの、前記複数の論理ゲートの中から選択されたターゲット論理ゲートに関連付けられた第１シンク端子の選択を受信するステップを更に含んでよい。前記方法は、前記ターゲット論理ゲートへの位相の割り当てを受信するステップを更に含んでよい。前記方法は、前記複数のシンク端子の各々について、
前記プロセッサを用いて、前記複数のシンク端子の各々が、所定到達時間範囲内でそれぞれの単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップであって、前記第１シンク端子が前記所定到達時間範囲内に到達可能ではない場合、前記ターゲット論理ゲートに関連付けられたソース端子と前記所定到達時間範囲内に到達できないと決定された前記第１シンク端子との間にジョセフソン伝送線（JTL）要素を挿入し、前記JTLの挿入後に、前記第１シンク端子は前記所定到達時間範囲内に到達可能であると決定すると、前記クリティカルタイミングパスに関連付けられている前記複数のシンク端子の中から前記第１シンク端子を除去する、ステップを更に含んでよい。
更に別の態様では、本開示は、超伝導回路設計におけるクリティカルタイミングパスを決定するよう構成されるシステムであって、前記超伝導回路設計は、少なくとも１つのジョセフソン接合を含む少なくとも１つの論理ゲートを含み、前記少なくとも１つの論理ゲートは、前記少なくとも１つの論理ゲートにクロック供給するクロック信号に関連付けられた割り当てられた第１位相を有する、システムに関する。前記システムは、前記少なくとも１つの論理ゲートの第１シンク端子に結合された前記少なくとも１つの論理ゲートの複数のソース端子に関するタイミング情報を提供するよう構成される第１サブシステムを含んでよい。前記システムは、前記タイミング情報の観点で、前記少なくとも１つの論理ゲートに割り当てられた第１位相に基づき、前記第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定するよう構成されるプロセッサを含む第２サブシステムを更に含んでよい。
別の態様では、本開示は、プロセッサにより実施される、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１タイミングピンセットを含む第１タイミングパスを含み、前記第１タイミングピンセットの第１サブセットは、第１タイミングエンドポイントと第２タイミングエンドポイントとを含む第１タイミング制約グループに関連付けられる、方法に関する。前記方法は、前記プロセッサを用いて、前記第１タイミング制約グループを処理して、第１強制開始時間を前記第１タイミングエンドポイントに及び第２強制開始時間を前記第２タイミングエンドポイントに割り当てるステップを含んでよい。前記方法は、前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は前記第１タイミングエンドポイントより先行するか又は前記第２タイミングエンドポイントの後に続く、ステップを更に含んでよい。前記方法は、前記タイミングパスへの前記第１シャドウ要素の挿入により生じる、前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決するステップを更に含んでよい。
更なる態様では、本開示は、プロセッサにより実施される、超伝導回路設計においてタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々はジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられる、方法に関する。前記方法は、前記プロセッサを用いて、前記タイミングパス上の前記第１タイミングエンドポイントに対する第１強制開始時間、及び前記タイミングパス上の前記第２タイミングエンドポイントに対する第２強制開始時間を決定するステップを含んでよい。前記方法は、前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は前記タイミングパス上の前記第１回路コンポーネントより先行する、ステップを更に含んでよい。前記方法は、前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、前記第２シャドウ要素は前記タイミングパス上の前記第２回路コンポーネントの後に続く、ステップを更に含んでよい。前記方法は、前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる、前記第１強制開始時間及び前記第２強制開始時間に対する変化を解決するステップを更に含んでよい。
更に別の態様では、本開示は、超伝導回路設計においてタイミングパスを決定し及びトポロジをリコンサイルするよう構成されるシステムであって、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々はジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられる、システムに関する。前記システムは、プロセッサと、命令を含むメモリと、を含んでよい。前記命令は、
（１）前記タイミングパス上の前記第１タイミングエンドポイントに対する第１強制開始時間と、前記タイミングパス上の前記第２タイミングエンドポイントに対する第２強制開始時間とを決定し、
（２）前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入し、前記第１シャドウ要素は前記タイミングパス上で前記第１回路コンポーネントより先行し、
（３）前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入し、前記第２シャドウ要素は前記タイミングパス上で前記第２回路コンポーネントの後に続き、
（４）前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる前記第１強制開始時間及び前記第２強制開始時間の変化を解決する、
よう構成されてよい。
この概要は、簡略化した形式で概念の選択を紹介するために提供され、詳細な説明において以下に更に説明される。この概要は、請求される主題の主要な特徴又は必須の特徴を特定するものではなく、また、請求される主題の範囲を限定されるために使用されるべきではない。
本開示は、例を用いて説明され、添付の図面により限定されない。図中の同様の参照符号は同様の要素を示す。図中の要素は、簡単及び明確のために図示され、必ずしも縮尺通りに描かれない。
一例による、システム環境のブロック図である。
一例による、オブジェクトモデルのブロック図である。
一例による、タイミングコンポーネント及びそれらのオブジェクトモデルとの関係を含む図を示す。
一例による、図１のシステム環境に関連する機能を実装するために使用され得るコンピューティングプラットフォームを示す。
一例による、時間調整されている例示的な論理回路の概略図を示す。
一例による、超伝導回路設計におけるタイミングパスの有効性を決定する方法のフローチャート６００である。
別の例による、超伝導回路設計におけるクリティカルタイミングパスを決定する及びクリティカルタイミングパスを解決する方法のフローチャート７００である。
制約グループの部分であるタイミングピンを含むタイミング制約グループ（TCG）の例を表す回路の図を示す。
一例による、超伝導回路設計の部分として、図８のTCGより先行する又は後に続くタイミング制約グループ（TCG）に対応するシャドウコンポーネントを含む図を示す。
図８のTCGへのアクティブ伝送要素の追加を示す図である。
タイミング情報及び位相割り当て、並びに他のタイミング制約グループのために満たされる（必要な）追加JTLを示す図である。
一例による、図８のTCGのヘッドのタイミングの変化を示す図である。
一例による、解決ステップの結果として、図８のTCGの残りのコンポーネントのタイミングの変化を示す図である。
一例による、他のTCGのタイミングの変化を示す図である。
一例による、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルする方法のフローチャート６００である。
一例による、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンシレーションする方法のフローチャート６００である。
本開示に記載される例は、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイル（reconciling、調和、調停、又は調整）するシステム及び方法に関する。特定の他の例は、超伝導回路設計についてクリティカルタイミングパスを決定するシステム及び方法に関する。超伝導回路は、回路に関連付けられた機能を実装するためにジョセフソン接合（Josephson junction）を使用してよい。例示的なジョセフソン接合は、電流を妨げる領域を介して結合された２個の超伝導体を含んでよい。電流を妨げる領域は、超伝導体自体を物理的に狭くしたもの、金属領域、又は薄い絶縁バリアであってよい。例として、超伝導体－絶縁体－超伝導体（Superconductor-Insulator-Superconductor (SIS)）型のジョセフソン接合は、超伝導回路の部分として実装されてよい。例として、超伝導体は、電界が存在しないとき、直流（DC）を運ぶことができる物質である。超伝導体は、臨界温度（critical temperature (Tc)）を有し、その温度より下ではゼロ抵抗を有する。ニオブは、そのような超伝導体の１つであり、９．３ケルビン（K）の臨界温度（Tc）を有する。Tcより下の温度では、ニオブは超伝導であるが、Tcより上野温度では、電気抵抗を有する通常の金属として振る舞う。従って、SIS型のジョセフソン接合では、超伝導体は、ニオブ超伝導体であってよく、絶縁体はAl２O３バリアであってよい。SIS型の接合では、超伝導電子は、量子力学的な波動関数により記述される。２つの超伝導体の間の超伝導電子波動関数の位相の時間にわたり変化する位相差は、２つの超伝導体の間の電位差に対応する。
伝送線を含む種々の超伝導回路は、インダクタ又は必要に応じて他のコンポーネントにより複数のジョセフソン接合を結合することにより形成できる。マイクロ波パルスは、少なくとも１つのクロックの制御下で、これらの伝送線を介して伝わることができる。マイクロ波パルスは、正又は負、又はそれらの組合せであることができる。マイクロ波パルスは、最大で１０GHz以上の周波数を有してよい。クロックも、最大で１０GHz以上の周波数を有してよい。
一例では、回路の論理は、波形パイプライン論理と呼ばれてよく、デジタルデータは、正及び負のSFQパルスのペアを用いて符号化されてよい。例として、論理１ビットは、正弦波クロックの正及び負のパルスにおいて生成されるSFQパルスのペアとして符号化されてよい。論理０ビットは、クロック周期中に正／負パルスペアの不存在により符号化されてよい。正SFQパルスは、クロックの正部分の間に到着してよい。一方で、負パルスは、クロックの負部分の間に到着してよい。正SFQパルスは、クロックの正部分の前に到着してよいが、正クロックが到着するまで伝播しない。同様に、負SFQパルスは、クロックの負部分の前に到着してよいが、負パルスが到着するまで伝播しない。
特定の例は、位相モード論理に基づく超伝導回路のタイミング設計に更に関する。これらの超伝導回路は、位相モード論理（phase-mode logic (PML)）に基づく装置を使用してもよい。PMLに基づく装置では、論理「１」は位相ハイとして符号化されてよく、論理「０」は位相ローとして符号化されてよい。位相ハイと位相ローとの間の遷移は、単一磁束量子（single flux quantum (SFQ)）によりトリガされるイベントであってよい。位相モード論理に基づく超伝導回路では、デジタル値はジョセフソン接合（Josephson junction (JJ)）位相として符号化されてよい。ハイ位相は論理「１」を示してよく、ロー位相は論理「０」を示してよい。波形パイプライン論理符号化と異なり、JJパルスをリセットするために負パルスを必要としないので、これらの値は、クロックサイクルに跨がり持続する。例として、４つの位相を有するACクロックが、位相モード論理超伝導回路に給電するために使用された場合、位相モード論理回路の出力は、ACクロックの４個全部の位相に跨がり持続し得る。一例では、４位相クロックは、２個のACクロック源から導出されてよい。クロックの４個の位相は、単一磁束量子（single flux quantum (SFQ)）パルスに方向性を提供し得る。従って、例として、４位相クロックに関して、正パルスは、１つの位相から次の位相へとクロックの前縁に乗り、１周期の遅延の後に出力に到達することがあり、負パルスは、半周期離れて後に続くことがある。４個より多くの位相によるクロック供給を含む他の種類のクロック供給構成も使用されてよい。
超伝導回路の構成ブロックは、様々な種類の論理ゲートを含み得る。例示的な論理ゲートは、ANDゲート、ORゲート、否定論理積（logical A-and-not-B (AanB)）ゲート、及び論理積及び和（logical AND & OR (AndOr)）ゲートを含む。AanBゲートは、２個の入力と１個の出力（Q）を有してよい。入力パルスAは、入力パルスBが最初に来ない限り、出力Qに伝播し得る。AndOrゲートは、２個の入力と２個の出力（Q１及びQ２）を有してよい。最初の入力パルス、つまり入力パルスA又は入力パルスBが出力Q１へ行き、２番目の入力パルスが出力Q２へ行く。これらのゲートの論理的振る舞いは、前述の再帰的（reciprocal）データ符号化に、又は前述の位相モード論理に基づくデータ符号化に、基づいてよい。
図１は、一例による、システム環境１００のブロック図である。システム環境１００は、超伝導回路のためのタイミング決定及び位相割り当てに関する方法及びシステムを実行するための例示的なブロックを示す。システム環境１００は、ユーザインタフェース（UI）ブロック１１０、設計ブロック１２０、タイミング及び位相ブロック（TPB）１３０、オブジェクトモデル１５０、コンポーネントタイプシステム１６０、及びタイミングライブラリ１７０を含んでよい。UIブロック１１０は、設計者又は他のユーザがシステムと相互作用できるようにするユーザインタフェースを可能にするためのコードを含んでよい。例として、UIブロック１１０は、ユーザが、超伝導回路内のクリティカルパスを決定し、位相を割り当て、及び超伝導回路のタイミング関連設計を変更することができるようにするコード及びデータ構造を含んでよい。設計ブロック１２０は、タイミング関連設計に関連付けられた種々のパラメータに関する設計提議を指定し得る少なくとも１つのオブジェクトを含んでよい。例として、設計ブロック１２０は、タイミング設計に関連付けられた周波数を指定するオブジェクトであってよい。別の例として、設計ブロック１２０は、どのタイミングライブラリが、集積回路に関連する超伝導回路又は超伝導回路セットと共に使用されるべきかを指定してよい。
続けて図１を参照すると、TPB１３０は、タイミングエンジン１３２、タイミング結果１３４、回路分析器１３６、及び遅延決定１３８を含んでよい。タイミングエンジン１３２は、タイミングデータに基づき、パルス伝播及びタイミング制約を計算してよい。本例では、タイミングエンジン１３２の出力は、各方向のタイミングピン（タイミング端子とも呼ばれる）の間のアーク（arc）毎の、最小ホールド時間及び最大セットアップ時間のセットであってよい。この情報は、タイミング結果１３４の部分として格納されてよい。回路分析器１３６は、時間の調整されている回路のトポロジを決定し、それを遅延決定１３８による処理のために格納してよい。遅延決定１３８は、タイミングパス内にゲートを含むトポロジを処理して、タイミングピンの間の遅延を決定してよい。そのように決定された遅延は、ルックアップテーブル又は別のデータ構造に格納されてよい。タイミングエンジン１３２は、ルックアップテーブル又は別のデータ構造からピンの間の個別遅延を検索し、結果を加算してよい。更に、後述するように、タイミングエンジン１３２は、クリティカルタイミングパスに関連するデータ、トポロジ、スラック（slack）を有するパス、及び追加されたジョセフソン伝送線（Josephson transmission line (JTL)）の数を含む、追加情報も提供してよい。本例では、タイミングエンジン１３２は、回路設計で使用するためのタイミング関連計算及び出力生成を可能にする呼び出し可能なメソッドのセットとして実装されてよい。タイミングエンジン１３２の上位レベルの態様は、以下の表１に示される特徴を含んでよい。
表１
Figure 2022541746000002
更に図１を参照すると、オブジェクトモデル１５０は、タイミング設計を必要とするエンティティ（例えば、論理ゲート又は回路）を抽象化するタイミング関連定義を支援するためのデータ構造及びコードを含んでよい。以下の表２は、データ構造の例、及びそれらの例示的な説明を列挙する。
表２
Figure 2022541746000003
更に続けて図１を参照すると、コンポーネントタイプシステム(ComponentTypeSystem(CTS))１６０は、関連タイミングライブラリ（例えば、タイミングライブラリ１７０）に関連するデータを格納するために使用されてよい。本例では、タイミングライブラリに関連付けられたデータの追加又は変更はCTS１６０の再初期化を必要とする。タイミングライブラリ１７０は、周波数に関する情報、AC振幅、及び設計に関連付けられた論理ゲートの種類に関する他のパラメータを含んでよい。例として、論理ゲートは、波形パイプライン論理ゲート、又は位相モード論理ゲートに対応してよい。本例では、タイミングライブラリは、論理ゲートのJson及びVerilog定義を含んでよい。これらの定義は、クロックに一致する立ち上がり／立ち下がりテーブル、及び信号タイプ（ゼロに戻る／ゼロに戻らない、等）を含んでよい。一例では、これらの定義は、ゲートのVerilog内のプロパティであってよい。図１は、システム環境１００の部分として含まれる特定のブロックを示すが、追加又はより少ないブロックが存在してよい。例として、システム環境１００は、タイミング設計に関するレポートを生成するために使用されてよいレポートブロックを含んでよい。別の例として、システム環境１００は、異なる温度で動作するための超伝導回路構築、又は異なる製造プロセスを用いる超伝導回路構築をサポートするために使用され得る同様の情報を含んでよい追加タイミングライブラリを含んでよい。他のタイミングライブラリは、試験目的でのみ使用されてよい。
図２は、一例による、オブジェクトモデル２００のブロック図である。オブジェクトモデル２００は、図１のオブジェクトモデル１５０の例である。オブジェクトモデル２００は、タイミンググラフ２２０を含んでよい。オブジェクトモデルのこの例では、タイミンググラフ（例えば、タイミンググラフ２２０）が示されるが、タイミングコンポーネントは示されない。タイミングコンポーネント及びそれらのオブジェクトモデルに対する関係は、図３に関連して説明される。一例では、タイミンググラフ２２０は、表３に示されるデータ構造として実装されてよい。
表３
Figure 2022541746000004
図２を続けて参照すると、タイミング制約グループ（TimingConstraintGroup）２１０は、接続されたタイミング制約のセット（例えば、タイミング制約（TimingConstraint）２１２、タイミング制約（TimingConstraint）２１４、及びタイミング制約（TimingConstraint）２１６）を含んでよい。タイミング制約（TimingConstraint）に対応するデータ構造に含まれる例示的な情報は、開始タイミングピン（BeginTimingPin）、終了タイミングピン（EndTimingPin）、ホールド（Hold）、及びセットアップ（Setup）、を含んでよい。従って、本例では、データ構造は、タイミング制約が開始するタイミングピン（例えば、論理ゲートに関連付けられた端子）及びタイミング制約が終了するタイミングピンに関する情報を含んでよい。データ構造は、ホールド及びセットアップ時間に関する情報を更に含んでよい。表４は、タイミング制約グループ（TimingConstraintGroup）２１０を実装するためのデータ構造に含まれるデータの一例を示す。
表４
Figure 2022541746000005
更に図２を参照すると、表４に示されるように、タイミング制約グループ２１０は、タイミング制約２１２、タイミング制約２１４、及びタイミング制約２１６を含む、タイミング制約関連情報の集合を含んでよい。これらの各々は、データ構造を用いて実装されてよく、それぞれが、タイミング制約がその特定のタイミングピン又はそのタイミングピンセットに関連することを示すために、タイミングピン関連データ構造をポイントしてよい。以下の表５は、データ構造TimingConstraintに含まれる情報の例示的なセットを示す。
表５
Figure 2022541746000006
各タイミングピン（又はタイミング端子）も、ExtraJTLsのようなアイテムに関する情報及びピン（又は端子）のタイプに関する情報を含んでよい対応するデータ構造を有してよい。例として、各ピンは、ゲートのソースピン又はシンクピンであってよい。図２に示されるオブジェクトモデル２００は、タイミングピン：タイミングピン（TimingPin）２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８、２２９を含み、各タイミングピンは、タイミングピンベース（TimingPinBase）データ構造から導出される対応するデータ構造を有してよい。一例では、タイミングピンベースデータ構造は、以下の表６に示される情報を含んでよい。
表６
Figure 2022541746000007
図２を引き続き参照して、表７は、ソースピンに対応するデータ構造に含まれる情報を示す。この例示的な表では、アーク（arc）は、ゲートの入力時間と出力時間との間のタイミング関係を表す。
表７
Figure 2022541746000008
表８は、以上に示したように、シンクピンに対応するデータ構造に含まれる情報の例である。
表８
Figure 2022541746000009
図３は、別の例による、別のタイミングオブジェクトモデル３００のブロック図である。オブジェクトモデル３００は、図１のオブジェクトモデル１５０の例である。本例では、タイミンググラフ及びタイミングコンポーネントの両方が示される。本例では、図２に関して前述したのと同様のデータ構造は、JTLのようなアクティブ伝送要素を含む回路の設計に対応するオブジェクトモデルに関連付けられたピン及びタイミング制約をモデル化するために使用される。従って、タイミンググラフ（TimingGraph）３１０は、表３に関して前述したのと同様の方法で及び同様の情報により実装されてよい。同様に、タイミング制約グループ（TimingConstraintGroup）３２０は、表４に関して前述したのと同様の情報により実装されてよい。本例では、タイミング制約グループ３２０は、タイミング制約ペア（TimingConstraintPair）３３０をポイントしてよい。一例では、タイミング制約ペア３３０に対応するデータ構造に含まれる情報は、以下の表９に示される。
表９
Figure 2022541746000010
引き続き図３を参照すると、オブジェクトモデル３００は、タイミングコンポーネント３４０、３５０、３６０、及び３７０を含むタイミングコンポーネントを含んでよく、時間調整されるべきコンポーネントを表し、異なるタイミンググラフ内の物理的に接続されたコンポーネントに対するリコンサイル（reconcile）ステップで、関連するタイミング制約グループを見付けるために使用されてよい。グラフは、タイミングパス上の物理的に接続された全部のコンポーネントについてタイミングコンポーネントにより構築される。各グラフのマップは、該グラフにより所有される全部のタイミングコンポーネントを含んでよい。ヘッド（HEADS）を除くタイミングパス上の全部のコンポーネントは、そのタイミンググラフにより所有される。HEADSは、その先行するもののタイミンググラフにより所有される。図３に示されるオブジェクトモデル３００は、タイミングピン：タイミングピン（TimingPin）、３４２、３４４、３４６、３４８、３６２、３６６、３６８を含み、各タイミングピンは、表６に関して前述したタイミングピンベース（TimingPinBase）から導出される対応するデータ構造を有してよい。
図４は、一例による、図１のシステム環境１００に関連する機能を実装するために使用され得るコンピューティングプラットフォーム４００を示す。コンピューティングプラットフォーム４００は、プロセッサ４０２、I/Oコンポーネント４０４、メモリ４０６、提示コンポーネント４０８、センサ４１０、データベース４１２、ネットワークインタフェース４１４、I/Oポート４１６、を含んでよく、これらはバス４２０を介して相互接続されてよい。プロセッサ４０２は、メモリ４０６に格納された命令又はコードを実行してよい。命令は、本開示に記載された種々のアルゴリズムに対応してよい。従って、アルゴリズムは、プログラミング言語を用いて実装され、実行ファイルへとコンパイルされてよく、次に実行されてよい。I/Oポート４０４は、キーボード、マウス、音声認識プロセッサ、又はタッチスクリーンのようなコンポーネントを含んでよい。メモリ４０６は、不揮発性記憶又は揮発性記憶（例えば、フラッシュメモリ、DRAM、SRAM、又は他の種類のメモリ）の任意の組合せであってよい。提示コンポーネント４０８は、LCD、LEDのような任意のタイプのディスプレイ、又は他のタイプのディスプレイ、又はオーディオ若しくは触覚出力コンポーネントを含む他のタイプの出力コンポーネントであってよい。センサ４１０は、オーディオセンサ、光センサ、又は他の種類のセンサを含んでよい。
続いて図４を参照すると、データベース４１２は、タイミングライブラリ及び他のタイミング関連情報を格納するために使用されてよい。更に、データベース４１２は、タイミングライブラリに関連するレポートを生成するために使用されるデータも格納してよい。ネットワークインタフェース４１４は、Ethernet、セルラ無線、Bluetooth無線、UWB無線、又は他の種類の無線若しくは有線通信インタフェースのような通信インタフェースを含んでよい。I/Oポート４１６は、コンピューティングプラットフォーム４００が、バス４２０又は他のI/Oコンポーネント４０４と通信できるようにしてよい。図４は、コンピューティングプラットフォーム４００を、特定の方法で配置され結合された特定数のコンポーネントを示すが、異なる方法で配置され結合されたより少数の又は追加のコンポーネントを含んでよい。更に、コンピューティングプラットフォーム４００に関連付けられた機能は、必要に応じて分散され又は結合されてよい。更に、コンピューティングプラットフォーム４００の態様の必ずしも全部が、本願明細書に記載される種々の方法を実施する必要はない。
図５は、一例による、時間調整されている例示的な論理回路５００の概略図を示す。例示的な論理回路５００は、ANDゲート５１０及び幾つかのJTLを含んでよい。ANDゲート５１０は、２個の入力端子：ai及びbiと、出力端子：aoと、を含んでよい。図５に示すように、JTL５１２及び５１４は、入力端子aiに結合されてよい。図５に示すように、JTL５１６及び５１８は、入力端子biに結合されてよい。JTL５２０は、JTL５１６に結合されてよい。図示しないが、JTL５２０は、論理回路５００を他の論理回路に結合するために使用されてよい。図５に示すように、JTL５２４は、出力端子aoに結合されてよい。必要に応じて追加のJTLが結合されてよい。例えば、JTL５２６及びJTL５２８は、JTL５２４に結合されてよい。JTL５２６及びJTL５２８は、論理回路５００を他の論理回路に結合するために使用されてよい。図５に示すように、論理回路５００に含まれる各JTL及び論理ゲートは、初期位相割り当てを有してよい。この例示的な回路は、４つの位相クロックにより動作するとする。その結果、位相割り当ては０度、９０度、１８０度、及び２７０度を含む。より少ない又は多くの位相を含むクロックにより駆動される論理回路も設計され得る。単一磁束量子パルスは、それぞれの入力端子に結合されたJTLを介してANDゲート５１０の入力端子に到達してよい。ANDゲート５１０による処理の後に、論理AND値を表すSFQパルスは、出力端子を介して出力されてよい。論理回路５００の適正な動作を保証するために、メモリ４０６に格納されたアルゴリズムに対応する命令は、プロセッサ４０２により実行されると、設計者が、論理回路５００のタイミング特長及び位相割り当てを設計するのを助け得る。例示的なアルゴリズムは、表１０に示される。
表１０
Figure 2022541746000011
表１０に示すステップは、設計に含まれる論理ゲート（例えば、論理回路５００の論理ゲート５１０）毎に、実行されてよい。表１０に示すステップは、C個のシンクピンを含む任意のゲートGに関連する。第１ステップは、C個のシンクピンのセットの中から、任意の到着SFQパルスについて最大立ち上がり時間（maximum rise time (MRT)）を有するシンクピンを見付けることを含んでよい。一例では、MRTは、テーブルに格納されたMRT値により該テーブルを検索するステップを実行するプロセッサにより決定されてよい。表１０のステップ２で、ゲートに関連付けられた位相が、必要に応じてP+に変更されてよい。例として、位相０の割り当てがゲートの１つのシンクピンについて動作し得るが、他のシンクピンについては動作しないかもしれない。その場合、ゲートに割り当てられた位相は９０度だけ増大されてよい（設計中の論理回路は、４位相ACクロックによりクロック供給されていて、次の位相割り当てが９０度であると仮定する）。ゲートに割り当てられた位相が変更された場合（例えば、９０度だけ増大した）、下流のゲート及びJTLに割り当てられた位相は無効になる。
引き続き表１０を参照すると、ステップ３で、選択された位相割り当てについて、Tのターゲット時間は、論理ゲートに割り当てられてよい。ステップ４で、シンクピン毎に、アルゴリズムは、JTLがパスに挿入されていないことから開始して、シンクピンが時間Tにより到達可能であるかどうかを決定してよい。シンクピンが到達可能ではない場合、追加のJTLが挿入されてよい。従って、論理ゲート５１０が最初に９０度の位相を割り当てられた場合、及び論理ゲート５１０の入力端子ai（ゲートのシンクピンのうちの１つ）が時間T内に到達可能ではない場合（つまり、MRTがTより大きい）、追加のJTLが挿入されてよい。一例として、追加バッファ（例えば、JTL５１４）が、シンクピンのうちの１つに至るパスに挿入されてよい。JTLの追加によるバッファシーケンスに関連付けられる遅延は、ルックアップテーブル内で検索されてよい。MRTがTより依然として大きい場合、シンクピンは、依然として、時間Tにより到達可能ではない。位相は、論理ゲートについて、ソースピンの位相から開始して、各バッファ（例えば、各JTL）に割り当てられてよい。例として、論理ゲートの０度の位相割り当てが動作しなかった場合、９０度の位相を割り当てられてよい。
表１０のアルゴリズムの説明を続けると、コンポーネントグラフ生成（CreateComponentGraph）メソッドを用いて、設計中の論理回路についてコンポーネントグラフが生成されてよい。例として、コンポーネントグラフは、論理回路５００について生成されてよい。次に、アルゴリズムは、タイミングのために追加されたJTLに基づき異なるレポートを生成し得るラン長チェッカ（RunLengthChecker）メソッドを呼び出すことを含んでよい。次に、アルゴリズムは、シンクピンがターゲット時間により到達可能かどうかを決定する到達範囲内（WithinReach）メソッドを呼び出すことを含んでよい。シンクピンは、到達可能である場合、C個のゲートから除去されてよい。Cが空であり、論理ゲートGに関連付けられたシンクピンの全部が処理された場合、ステップ６で、Cから除去されるべき最後のシンクピンとして、クリティカルパスが識別される。Cが空でない場合、（本例では）ステップ６の部分として、アルゴリズムの処理はステップ２に戻る。クリティカルパスが決定された後に、論理ゲート及びJTLは位相割り当てが必要である。位相割り当ての例示的なアルゴリズムは表１１に関して説明される。
表１１
Figure 2022541746000012
表１１に示すように、第１ステップは、処理中のゲートに関してクリティカルパスが既に決定されていない限り、該クリティカルパスを決定することを必要とする。次に、ステップ２で、位相は、クリティカルパスに基づき、種々のJTL及びゲートに割り当てられてよい。例として、表１０に関して前述したように、位相割り当ては、クリティカルパスの決定中に変更されてよい。これらの位相割り当てを用いて、ステップ３で、ArePinRelativePhasesValidと呼ばれるメソッドが呼び出され、位相割り当てが有効かどうかを決定する。このメソッドは、超伝導回路のロジックを考慮してよく、ロジックが波形パイプライン論理か位相モード論理かを考慮することを含んでよい。
更に表１１を参照すると、次のステップは、クリティカルピンに対する制約に近くなるように、割り当てられた位相を有する追加JTLを追加することを含む。これは、位相の変化が必要である又は望ましい場合に、ゲートの最初の位相割り当てを変更し得る。ここでの失敗は、ルーティングの失敗、又は時間に適合するために別の必要なJTLを追加することに失敗することを含む。別の失敗は、（距離をカバーするためにJTLを追加した結果として）時間が強制到達時間の範囲を超えることに関連してよい。次のステップは、非クリティカルピンに近くなるように、割り当てられた位相を有する追加JTLを追加することを含む。例として、論理回路５００に関して、入力aiに対応するシンクピンがクリティカルパスであると決定された場合、このステップは、タイミングがANDゲート５１０の入力biに対応するシンクピンに関して正しいことを保証するために、必要に応じて追加JTLを追加することを含む。
図６は、一例による、超伝導回路設計におけるタイミングパスの有効性を決定する方法のフローチャート６００である。本例では、フローチャート６００の部分として記載される種々のステップは、図１のタイミングエンジン１３２により実行されてよい。ステップ６１０は、少なくとも１つの論理ゲートの第１シンク端子に結合された前記少なくとも１つの論理ゲートの複数のソース端子に関するタイミング情報を提供するステップを含んでよい。一例では、この情報は、図１のタイミングライブラリを介して提供されてよい。
ステップ６２０は、タイミング情報の観点で、少なくとも１つの論理ゲートに割り当てられた第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定するステップを更に含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。タイミングエンジン１３２は、メモリ（例えば、図４のメモリ４０６）にロードされると、タイミングライブラリ１７０にアクセスしてよい。例として、タイミングエンジン１３２は、表１０に示されるステップのステップ４を実行して、タイミング情報の観点で、少なくとも１つの論理ゲートに割り当てられた第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定してよい。図６は、特定の順序で実行される特定の数のステップを示すが、方法６００は、異なる順序で実行されるより多くの又は少ないステップを含んでよい。
図７は、別の例による、超伝導回路設計におけるクリティカルタイミングパスを決定する及びクリティカルタイミングパスを解決する方法のフローチャート７００である。本例では、フローチャート７００の部分として記載される種々のステップは、図１のタイミングエンジン１３２により実行されてよい。ステップ７１０は、複数の論理ゲートに関連付けられた複数のソース端子に関するタイミング情報を提供するステップを含んでよい。一例では、この情報は、図１のシステム１００に関連付けられたタイミングライブラリ１７０を介してタイミングエンジン１３２に提供されてよい。
ステップ７２０は、複数のシンク端子の中からの、複数の論理ゲートの中から選択されたターゲット論理ゲートに関連付けられた第１シンク端子の選択を受信するステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１０に示されるステップ１を実行してよい。従って、例として、タイミングエンジン１３２は、C個のシンクピンのセットの中で、最小の最大立ち上がり時間（MRT）を有するシンクピンを発見してよい。一例では、タイミングエンジン１３２は、（図４のメモリ４０６に格納されてよい）ルックアップテーブルを検索することにより、シンクピンを発見してよい。
ステップ７３０は、ターゲット論理ゲートへの位相の割り当てを受信するステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１０に示されるステップ１を実行してよい。従って、例として、タイミングエンジン１３２は、初期位相をターゲット論理ゲートに割り当ててよい。例として、論理回路５００に関して、論理ゲート５１０は、最初に１８０度の位相を割り当てられる。この位相割り当ては、論理回路５００の設計に対するトポロジ変更に基づき変更されてよい。
ステップ７４０は、複数のシンク端子の各々について、（１）複数のシンク端子の各々が、所定到達時間範囲内でそれぞれの単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップと、（２）第１シンク端子が所定到達時間範囲内に到達可能ではない場合、ターゲット論理ゲートに関連付けられたソース端子と所定到達時間範囲内に到達できないと決定された第１シンク端子との間にジョセフソン伝送線（JTL）要素を挿入し、JTLの挿入後に、第１シンク端子は所定到達時間範囲内に到達可能であると決定すると、クリティカルタイミングパスに関連付けられている複数のシンク端子の中から第１シンク端子を除去する、ステップと、を含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１０に示されるステップ４を実行してよい。図７は、特定の順序で実行される特定の数のステップを示すが、方法は、異なる順序で実行されるより多くの又は少ないステップを含んでよい。
タイミングピン（TimingPins）を、非同期的に処理できるランのセットに分解するために、接続されたタイミング制約（TimingConstraints）のセットから、タイミング制約グループ（TimingConstraintGroups）が形成されてよい。設計には複数のタイミング制約グループが存在できる。設計毎に１つの大きなタイミング制約グループ、及び幾つかの小さなタイミング制約グループが存在してよい。図２及び表４、表５に関して前述したように、タイミング制約グループ２１０は、タイミング制約２１２、タイミング制約２１４、及びタイミング制約２１６を含む、タイミング制約関連情報の集合を含んでよい。これらの各々は、データ構造を用いて実装されてよく、それぞれが、タイミング制約がその特定のタイミングピン又はそのタイミングピンセットに関連することを示すために、タイミングピン関連データ構造をポイントしてよい。タイミンググラフは、タイミング制約グループ内のタイミングピンのグラフをポイントしてよい。
タイミンググラフは、タイミングパス上の物理的に接続された全部のコンポーネントについてタイミングコンポーネントにより構築されてよい。グラフにより所有される全部のタイミングコンポーネントを含む各グラフのマップがある。ヘッドを除くタイミングパス上の全部のコンポーネントは、そのタイミンググラフにより所有される。ヘッドは、その先行するもののタイミンググラフにより所有される。表１２は、制約グループを解決し及びリコンサイル（reconciling）するアルゴリズムの例を提供する。
表１２
Figure 2022541746000013
ステップ１は、分析中の全部の制約グループ（例えば、タイミングパスの部分であってよいタイミング制約グループ）に関連付けられたタイミングエンドポイントのセットについて、クリティカルパスを決定し位相を割り当てるステップを含む。本例では、タイミングエンドポイントは、それらのタイミング及び位相制約に従い独立に時間調整され評価され得る別個のタイミング「ラン（runs）」を定義するピンである。それらは、回路の設計者により定義され、回路設計における明示的なコンポーネントである。異なる種類のタイミングエンドポイントは、回路に関連付けられた論理が、位相モード論理又は波形パイプライン論理を用いて実装されるかに依存して指定されてよい。波形パイプライン論理回路又は位相モード論理回路では、ライブラリデータ中のアーク（arc）の存在又は不存在は、タイミングピンが開始タイミングエンドポイントか又は終了タイミングエンドポイントかを示す。本例では、タイミングエンドポイントのセットは、同じタイミング制約グループの部分であるタイミングピンに関連付けられたタイミングエンドポイントを含む。例として、論理回路５００に関連付けられたタイミングピンは、同じタイミング制約グループの部分であってよい。タイミングエンドポイントのセットは、特定のホップ数の範囲内にあるタイミング制約グループに関連付けられたタイミングエンドポイントを更に含んでよい。一例では、これらのグループは、２ホップ後方及び１ホップ前方、又は２ホップ前方又は１ホップ後方にあるグループを含んでよい。これらのタイミングピンを分析するために、タイミングパス上で物理的に接続された要素を表す「シャドウ」要素が生成されてよい。
更に表１２を参照すると、ステップ２は、全部のタイミングコンポーネントをリコンサイルするステップ（reconciling）を含んでよい。リコンサイルするステップの勝者は、タイミングのためにピンを「所有する（owns）」タイミング制約グループ内の値である。パス内の全部のタイミングコンポーネント及びテール（tails）について、それは、それらのタイミング制約グループである。ヘッダについて、それは、テールの場合のタイミングコンポーネントのタイミング制約グループである。従って、要するに、このステップは、ゲートに物理的に接続されている他のタイミングパスの値を設定するために、該ゲートのタイミングパスを用いて、到達時間及び信号伝播要素の差分をリコンサイルするステップ（例えば、JTLの挿入）を含んでよい。
引き続き表１２を参照すると、ステップ３は、タイミング及び位相割り当てに関して変更が存在するかどうかを決定するステップを含む。変更があった場合、アルゴリズムの処理はステップ３に戻る。変更がなかった場合、処理は、タイミング制約グループ内の追加コンポーネント（例えば、追加JTL）のタイミング情報及び位相割り当てが正確であることを保証するために、タイミング制約グループを解決するステップを含む。従って、表１２に記載したアルゴリズムを用いて、反復によりタイミング及び位相割り当てが固定され、もはや変更が必要なくなる、収束解に向けて反復できる。表１２に関して説明したアルゴリズムの適用は、図８～１３の部分として例示的な回路に関して提供される。
図８は、表１２に関して説明した解決及びリコンサイルアルゴリズムを用いて処理され得る、制約グループの部分であるタイミングピンを含む例示的なタイミング制約グループ（timing constraint group (TCG)）８００を表す回路の図を示す。TCG８００は、図８に示すようにゲート８１０の入力端子及び出力端子に結合されてよいバッファ８１２、８１４、及び８１６を含んでよい。タイミング分析の観点から、TCG８００は、３個のタイミングエンドポイントを含む。最初の２個のタイミングエンドポイントは、バッファ８１２及び８１４への入力に対応し、第３エンドポイントはバッファ８１６の出力に対応する。タイミング制約グループデータ構造は、TCG８００のタイミング分析のための関連する詳細を表すために使用されてよい。解決及びリコンサイルアルゴリズムは、設計における他の回路により課されるタイミング制約の観点で、タイミング設計を処理してよい。一例では、この分析の部分として、３個のタイミングエンドポイントの深さの範囲内にあるコンポーネント（シャドウコンポーネントと呼ばれる）が含まれてよい。更に、この分析の部分として、３個のタイミングエンドポイントの深さの範囲内にある現実のコンポーネントも含まれてよい。これは、シャドウコンポーネントに対する変更の結果としてだけでなく、現実のコンポーネントに対する変更の結果としても、タイミングが変化しないことがあるからである。
図９は、超伝導回路設計の部分として、タイミング制約グループ（TCG）より先行する又は後に続くTCG８００に対応するシャドウコンポーネントを含む図９００を示す。これらのシャドウコンポーネントは、他のタイミング制約グループの部分であり、時間調整されていないが、それらはTCG８００を解決し及びリコンサイルするために検討される必要がある。本例では、後方に向かう２個のタイミングエンドポイント、及び前方に向かう１個のタイミングエンドポイントが分析の部分として含まれる。本例では、TCG９１０は、図９に示されるように結合され配置されるバッファ９１８、９２０、及び９２２を含んでよい。TCG９１０は、図９に示されるように結合され配置された論理ゲート９１２、９１４、及び９１６を更に含んでよい。TCG９３０は、図９に示されるように結合され配置されたバッファ９３４及び９３６、及びゲート９３２を含んでよい。図９は、２個のタイミングエンドポイントに関連付けられたバッファ８１２及び８１４への初期位相割り当てを更に示す。本例では、バッファ８１２及び８１４の両方の位相割り当ては０である。これらの２個のタイミングエンドポイントの０度位相割り当ての第１強制開始時間（legal start time）は、図９にラベル付けされたように、１３ピコ秒（ps）になるよう決定される。本例では、強制開始時間は、実装されたバッファ及びゲートのハードウェア分析に基づき識別されるタイミング制約に基づき決定される。
図１０は、TCG８００へのアクティブ伝送要素の追加を示す図１０００である。図１０に示すように、TCG８００は、クリティカルパス及び位相割り当てを用いて初期解決ステップを実行される（このステップは、表１２のアルゴリズムのステップ１に対応する）。本例では、このステップは、TCG８００のゲート８１０に関連付けられたタイミングピンに関して、表１１に示されたステップ１～４を実行することを含む。これらのステップを実行した結果は、バッファ８１２とゲート８１０の入力のうちの１つとの間の、アクティブ伝送要素（例えば、JTL１０１２、１０１４、及び１０１６）の追加である。更に、JTL１０１８及び１０２０が、バッファ８１４とゲート８１０の他の入力との間に追加される。ゲート８１０の位相割り当ても、０度から９０度へと変更される。同様に、バッファ８１６の位相割り当ては、０度から９０度へと変更される。更に、バッファ８１６の９０度位相の第１強制開始時間は、５７ピコ秒（ps）として計算される。本例では、TCG８００のタイミング／位相情報の変更、及び追加JTLの挿入は、該変更により影響を受ける他のタイミング制約グループのタイミング情報を変更する必要がある。
図１１は、タイミング情報及び位相割り当て、並びに他のタイミング制約グループのために満たされる（必要な）追加JTLを示す図１１００である。従って、本例では、TCG９１０は、ゲート９１２とバッファ９１８との間に追加される追加JTL１１１０、１１１２、及び１１１４を含むように示される。更に、ゲート９１２は、６０psの強制開始時間及び１８０度の位相を割り当てられている。バッファ９１８は、９７psの強制開始時間及び２７０度の位相を割り当てられている。ゲート９１６は、１０８psの強制開始時間及び０度の位相を割り当てられている。更に、TCG９１０は、ゲート９１４とTCG８００のバッファ８１４の入力との間に追加された追加JTL１１１６、１１１８、及び１１２０を含む。ゲート９１４は、９０psの強制開始時間を割り当てられている。追加JTL１１２２、１１２４、１１２６、及び１１２８は、バッファ９２２の出力とゲート９１４のシンクピンのうちの１つとの間に追加されている。バッファ９２０は、強制開始時間８８ps及び２７０度の位相を割り当てられており、バッファ９２２は、強制開始時間５１ps及び９０度の位相を割り当てられている。
引き続き図１１を参照すると、TCG９３０は、追加JTL１１３２及び１１３４と共に示される。ゲート９３２は、８９psの強制開始時間及び２７０度の位相を割り当てられている。バッファ９３４は、６０psの強制開始時間及び９０度の位相を割り当てられている。バッファ９３６は、７５psの強制開始時間及び１８０度の位相を割り当てられている。TCG９３０について、タイミング及び位相割り当ては、TCG８００と同様の方法で決定されてよい。
図１２は、一例による、TCG８００のヘッドのタイミングの変化を示す図である。従って、本例では、バッファ８１２の強制開始時間は１３psから１８psに変更されており、バッファ８１４の強制開始時間は１３psから１６psに変更されている。これらのタイミング変更は、リコンサイルステップ（例えば、表１２のアルゴリズムのステップ３）の部分として決定されてよい。次に、残りのコンポーネント：TCG８００内のゲート８１０及びバッファ８１６に関連付けられたタイミング及び位相情報はクリアされる。次に、TCG８００は、解決ステップを再び実行される。
図１３は、一例による、解決ステップの結果として、TCG８００の残りのコンポーネントのタイミングの変化を示す図１３００である。本例では、ゲート８１０の強制開始時間は５４psから５６psに変わり、バッファ８１６の強制開始時間は５７psから５８psに変わる。解決ステップはゲート８１０及びバッファ８１６の位相割り当てには変更を生じないが、それらは必要に応じて変更されてよい。次に、他のTCG内のシャドウコンポーネントに関連付けられたタイミング及び位相割り当てが更新される。
図１４は、一例による、他のTCG（例えば、TCG９１０及びTCG９３０）のタイミングの変化を示す図１４００である。本例では、このステップは、表１２に関して説明したアルゴリズムの適用の部分として実行され、シャドウコンポーネントのタイミング及び位相割り当てを更新する。本例では、ゲート９１２の強制開始時間は６０psから６１psに変更され、ゲート９１４の強制開始時間は９０psから９１psに変更され、ゲート９１６の強制開始時間は１０８psから１０９psに変更される。ここで、ゲート９１８の強制開始時間は不変のままであり（９７ps）、バッファ９２０の強制開始時間は８８psから８９psに変更され、バッファ９２２の強制開始時間は５１psから５２psに変更される。TCG９３０に関して、ゲート９３２の強制開始時間は、８９psから９０psに変更される。バッファ９３４の強制開始時間は６０psから６１psに変更され、バッファ９３６の強制開始時間は７５psから７６psに変更される。リコンサイルステップを含むステップは、タイミング及び位相割り当てに関連する衝突が存在しなくなるまで、繰り返されてよい。例として、後続のリコンサイルステップは、バッファ９１８に関連付けられた強制開始時間が９７psから９８psに変更されることを除いて、全部のタイミングを同じに保ってよい。従って、本例では、図８～１４は、アルゴリズムの反復がタイミング及び位相割り当てが固定されること及びもはや変更を要求しないことをもたらす、収束解を見付けるための、表１２に示されたアルゴリズムの適用を示す。
図１５は、一例による、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンシレーションする方法のフローチャート１５００である。この例では、超伝導回路設計は、第１タイミングピンセットを含む第１タイミングパスを含んでよく、第１タイミングピンセットの第１サブセットは、第１タイミングエンドポイントと第２タイミングエンドポイントとを含む第１タイミング制約グループに関連付けられてよい。ステップ１５１０は、第１タイミング制約グループを処理して、第１強制開始時間を第１タイミングエンドポイントに及び第２強制開始時間を第２タイミングエンドポイントに割り当てるステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１２関して説明したアルゴリズムのステップ１を実行してよい。例として、このステップは、前述のクリティカルタイミングパスアルゴリズムを使用するステップを含んでよく、各タイミングエンドポイントの強制開始時間が決定されてよい。
ステップ１５２０は、タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、第１シャドウ要素は第１タイミングエンドポイントより先行するか又は第２タイミングエンドポイントの後に続く、ステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、図９関して説明したアルゴリズムと同様の方法でこのステップを実行してよい。従って、タイミングエンジン１３２は、設計における他の回路により課されるタイミング制約の観点で、タイミング設計を処理してよい。一例では、この分析の部分として、３個のタイミングエンドポイントの深さの範囲内にあるコンポーネント（シャドウ要素又はシャドウコンポーネントと呼ばれる）が含まれてよい。シャドウ要素の部分として含まれるこれらのエンドポイントの強制開始時間、及びゲート又はバッファの位相割り当ては、前述と同様の方法で取得されてよい。
ステップ１５３０は、タイミングパスへの第１シャドウ要素の挿入により生じる、第１強制開始時間又は第２強制開始時間に対する変化を解決するステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１２に示されるステップ２及び３を実行してよい。例として、これらのステップは、図１０～１４に関して図８の例示的なタイミング制約グループ８００の助けを借りて説明される。図１５は、特定の順序で実行される特定の数のステップを示すが、方法は、異なる順序で実行されるより多くの又は少ないステップを含んでよい。
図１６は、一例による、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンシレーションする方法のフローチャート１６００である。本例では、超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含んでよい。ここで、第１回路コンポーネント及び第２回路コンポーネントの各々は、ジョセフソン接合を含む。第１回路コンポーネントは第１位相に関連付けられ、第２回路コンポーネントは第２位相に関連付けられる。ステップ１６１０は、プロセッサを用いて、タイミングパス上の第１タイミングエンドポイントに対する第１強制開始時間、及びタイミングパス上の第２タイミングエンドポイントに対する第２強制開始時間を決定するステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１２関して説明したアルゴリズムのステップ１を実行してよい。例として、このステップは、前述のクリティカルタイミングパスアルゴリズムを使用するステップを含んでよく、各タイミングエンドポイントの強制開始時間が決定されてよい。
ステップ１６２０は、タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、第１シャドウ要素はタイミングパス上の第１回路コンポーネントより先行する、ステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、図９関して説明したアルゴリズムと同様の方法でこのステップを実行してよい。従って、タイミングエンジン１３２は、設計における他の回路により課されるタイミング制約の観点で、タイミング設計を処理してよい。一例では、この分析の部分として、３個のタイミングエンドポイントの深さの範囲内にあるコンポーネント（シャドウ要素又はシャドウコンポーネントと呼ばれる）が含まれてよい。ステップ１６２０の部分として、第１シャドウ要素は、タイミングパス上で第１回路コンポーネントより先行するタイミング制約グループの部分であってよい。従って、本例では、第１シャドウ要素は、図９のゲート９１４であってよい。シャドウ要素の部分として含まれるこれらのエンドポイントの強制開始時間、及びゲート又はバッファの位相割り当ては、前述と同様の方法で取得されてよい。
ステップ１６３０は、タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、第２シャドウ要素はタイミングパス上の第２回路コンポーネントの後に続く、ステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、図９関して説明したアルゴリズムと同様の方法でこのステップを実行してよい。従って、タイミングエンジン１３２は、設計における他の回路により課されるタイミング制約の観点で、タイミング設計を処理してよい。一例では、この分析の部分として、３個のタイミングエンドポイントの深さの範囲内にあるコンポーネント（シャドウ要素又はシャドウコンポーネントと呼ばれる）が含まれてよい。ステップ１６３０の部分として、第２シャドウ要素は、タイミングパス上で第２回路コンポーネントの後に続くするタイミング制約グループの部分であってよい。従って、本例では、第２シャドウ要素は、図９のゲート９３４であってよい。シャドウ要素の部分として含まれるこれらのエンドポイントの強制開始時間、及びゲート又はバッファの位相割り当ては、前述と同様の方法で取得されてよい。
ステップ１６４０は、タイミングパスへの第１シャドウ要素及び第２シャドウ要素の挿入により生じる、第１強制開始時間及び第２強制開始時間に対する変化を解決するステップを含んでよい。本例では、このステップは、タイミングエンジン１３２に関連するコード／アルゴリズム（例えば、図４のメモリ４０６に格納されたコード又はアルゴリズム）がプロセッサ（例えば、図４のプロセッサ４０２）により実行されるとき、タイミングエンジン１３２により実行されてよい。本例では、タイミングエンジン１３２は、表１２に示されるステップ２及び３を実行してよい。例として、これらのステップは、図１０～１４に関して図８の例示的なタイミング制約グループ８００の助けを借りて説明される。図１６は、特定の順序で実行される特定の数のステップを示すが、方法は、異なる順序で実行されるより多くの又は少ないステップを含んでよい。
纏めると、本開示は、プロセッサにより実施される、超伝導回路設計におけるクリティカルタイミングパスを決定する方法であって、前記超伝導回路設計は、少なくとも１つのジョセフソン接合を含む少なくとも１つの論理ゲートを含み、前記少なくとも１つの論理ゲートは、前記少なくとも１つの論理ゲートにクロック供給するクロック信号に関連付けられた割り当てられた第１位相を有する、方法に関する。前記方法は、前記少なくとも１つの論理ゲートの第１シンク端子に結合された前記少なくとも１つの論理ゲートの複数のソース端子に関するタイミング情報を提供するステップを含んでよい。前記方法は、前記プロセッサを用いて、前記タイミング情報の観点で、前記少なくとも１つの論理ゲートに割り当てられた第１位相に基づき、前記第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定するステップを更に含んでよい。
前記方法は、前記第１シンク端子が所定到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記複数のソース端子のうちの少なくとも１つと前記第１シンク端子との間にジョセフソン伝送線（JTL）要素を挿入するステップを更に含んでよい。前記方法は、前記JTL要素の挿入後に前記第１シンク端子が前記所定到達時間範囲内に前記SFQパルスにより到達可能かどうかを決定するステップを更に含んでよい。前記方法は、前記JTL要素の挿入後に前記第１シンク端子が前記所定到達時間範囲内に前記SFQパルスにより到達可能であると決定すると、少なくとも１つの論理ゲートに関連付けられた複数のシンク端子の中から、前記クリティカルタイミングパスに関連付けられているとして、前記第１シンク端子を除去するステップを更に含んでよい。
前記方法は、前記少なくとも１つの論理ゲートに関連付けられた複数のシンク端子の中から所定の振る舞いに基づき、前記第１シンク端子を選択するステップを更に含んでよい。前記所定の振る舞いに基づき前記第１シンク端子を選択するステップは、前記複数のシンク端子に関連付けられたそれぞれのSFQパルスの最大立ち上がり時間値のうちの最小値を有する前記第１シンク端子として、シンク端子を選択するステップを含んでよい。
前記方法は、前記決定するステップの前に、前記第１位相に位相オフセットを追加することにより、前記少なくとも１つの論理ゲートに第２位相を割り当てるステップを含んでよい。前記タイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供されてよく、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
別の態様では、本開示は、プロセッサにより実施される、超伝導回路設計におけるクリティカルタイミングパスを決定する方法であって、前記超伝導回路設計は複数の論理ゲートを含み、前記複数の論理ゲートの各々は少なくとも１つのジョセフソン接合を含む、方法に関する。前記方法は、前記複数の論理ゲートに関連付けられた複数のソース端子に関するタイミング情報を提供するステップを含んでよい。前記方法は、複数のシンク端子の中からの、前記複数の論理ゲートの中から選択されたターゲット論理ゲートに関連付けられた第１シンク端子の選択を受信するステップを更に含んでよい。前記方法は、前記ターゲット論理ゲートへの位相の割り当てを受信するステップを更に含んでよい。前記方法は、前記複数のシンク端子の各々について、
前記プロセッサを用いて、前記複数のシンク端子の各々が、所定到達時間範囲内でそれぞれの単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップであって、前記第１シンク端子が前記所定到達時間範囲内に到達可能ではない場合、前記ターゲット論理ゲートに関連付けられたソース端子と前記所定到達時間範囲内に到達できないと決定された前記第１シンク端子との間にジョセフソン伝送線（JTL）要素を挿入し、前記JTLの挿入後に、前記第１シンク端子は前記所定到達時間範囲内に到達可能であると決定すると、前記クリティカルタイミングパスに関連付けられている前記複数のシンク端子の中から前記第１シンク端子を除去する、ステップを更に含んでよい。
前記方法は、前記ターゲット論理ゲートに関連付けられた前記複数のシンク端子の中から所定の振る舞いに基づき、前記第１シンク端子を選択するステップを更に含んでよい。前記所定の振る舞いに基づき前記第１シンク端子を選択するステップは、前記複数のシンク端子に関連付けられたそれぞれのSFQパルスの最大立ち上がり時間値のうちの最小値を有する前記第１シンク端子として、シンク端子を選択するステップを含んでよい。
前記方法は、前記決定するステップの前に、前記第１位相に位相オフセットを追加することにより、前記ターゲット論理ゲートに第２位相を割り当てるステップを更に含んでよい。前記タイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供されてよく、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
更に別の態様では、本開示は、超伝導回路設計におけるクリティカルタイミングパスを決定するよう構成されるシステムであって、前記超伝導回路設計は、少なくとも１つのジョセフソン接合を含む少なくとも１つの論理ゲートを含み、前記少なくとも１つの論理ゲートは、前記少なくとも１つの論理ゲートにクロック供給するクロック信号に関連付けられた割り当てられた第１位相を有する、システムに関する。前記システムは、前記少なくとも１つの論理ゲートの第１シンク端子に結合された前記少なくとも１つの論理ゲートの複数のソース端子に関するタイミング情報を提供するよう構成される第１サブシステムを含んでよい。前記システムは、前記タイミング情報の観点で、前記少なくとも１つの論理ゲートに割り当てられた第１位相に基づき、前記第１シンク端子が所定到達時間範囲内で単一磁束量子（SFQ）により到達可能かどうかを決定するよう構成されるプロセッサを含む第２サブシステムを更に含んでよい。
前記システムは、前記第１シンク端子が所定到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記複数のソース端子のうちの少なくとも１つと前記第１シンク端子との間にジョセフソン伝送線（JTL）要素を挿入することを可能にするよう更に構成されてよい。前記システムは、前記JTL要素の挿入後に前記第１シンク端子が前記所定到達時間範囲内に前記SFQパルスにより到達可能かどうかを決定するよう更に構成されて「よい。前記システムは、前記JTL要素の挿入後に前記第１シンク端子が前記所定到達時間範囲内に前記SFQパルスにより到達可能であると決定すると、少なくとも１つの論理ゲートに関連付けられた複数のシンク端子の中から、前記クリティカルタイミングパスに関連付けられているとして、前記第１シンク端子を除去するよう更に構成されてよい。前記システムは、前記複数のシンク端子に関連付けられたそれぞれのSFQパルスの最大立ち上がり時間値のうちの最小値を有する前記第１シンク端子として、シンク端子を選択するよう更に構成されてよい。
前記システムは、前記第１位相に位相オフセットを追加することにより、前記少なくとも１つの論理ゲートに第２位相を割り当てるよう更に構成されてよい。前記システムは、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリを更に含んでよく、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
別の態様では、本開示は、プロセッサにより実施される、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１タイミングピンセットを含む第１タイミングパスを含み、前記第１タイミングピンセットの第１サブセットは、第１タイミングエンドポイントと第２タイミングエンドポイントとを含む第１タイミング制約グループに関連付けられる、方法に関する。前記方法は、前記プロセッサを用いて、前記第１タイミング制約グループを処理して、第１強制開始時間を前記第１タイミングエンドポイントに及び第２強制開始時間を前記第２タイミングエンドポイントに割り当てるステップを含んでよい。前記方法は、前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は前記第１タイミングエンドポイントより先行するか又は前記第２タイミングエンドポイントの後に続く、ステップを更に含んでよい。前記方法は、前記タイミングパスへの前記第１シャドウ要素の挿入により生じる、前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決するステップを更に含んでよい。
前記方法では、前記第１タイミング制約グループを処理して、前記第１強制開始時間を前記第１タイミングエンドポイントに割り当てる前記ステップは、前記第１タイミングエンドポイントが、第１到達時間範囲内で単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップを含み、前記第１タイミング制約グループを処理して、前記第２強制開始時間を前記第２タイミングエンドポイントに割り当てる前記ステップは、前記第２タイミングエンドポイントが、第２到達時間範囲内で前記SFQパルスにより到達可能かどうかを決定するステップを含んでよい。前記方法は、前記第２タイミングエンドポイントが前記第２到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記第１タイミングエンドポイントと前記第２タイミングエンドポイントとの間にジョセフソン伝送線（JTL）要素を挿入するステップを更に含んでよい。
前記タイミングパスは、第２タイミング制約グループ及び第３タイミング制約グループを含んでよく、前記第２タイミング制約グループは第３タイミングエンドポイント及び第４タイミングエンドポイントを含み、前記第３タイミング制約グループは第５タイミングエンドポイント及び第６タイミングエンドポイントを含み、前記方法は、
前記第２タイミング制約グループを処理して、第３強制開始時間を前記第３タイミングエンドポイントに及び第４強制開始時間を前記第４タイミングエンドポイントに割り当て、前記第３タイミング制約グループを処理して、第５強制開始時間を前記第５タイミングエンドポイントに及び第６強制開始時間を前記第６タイミングエンドポイントに割り当てるステップを更に含む。
前記方法は、前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、前記第２シャドウ要素は前記第１タイミングエンドポイントより先行するか又は前記第２タイミングエンドポイントの後に続く、ステップを更に含んでよい。前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決する前記ステップは、前記第１強制開始時間を変更して、第１変更強制開始時間を生成するか、又は前記第２強制開始時間を変更して、第２変更強制開始時間を生成するステップを含んでよい。
前記方法は、前記タイミングパスへの前記第２シャドウ要素の挿入により生じる、前記第１変更強制開始時間又は前記第２変更強制開始時間に対する変化を解決するステップを更に含んでよい。前記タイミングパスに関する前記タイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供されてよく、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
更なる態様では、本開示は、プロセッサにより実施される、超伝導回路設計においてタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々はジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられる、方法に関する。前記方法は、前記プロセッサを用いて、前記タイミングパス上の前記第１タイミングエンドポイントに対する第１強制開始時間、及び前記タイミングパス上の前記第２タイミングエンドポイントに対する第２強制開始時間を決定するステップを含んでよい。前記方法は、前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は前記タイミングパス上の前記第１回路コンポーネントより先行する、ステップを更に含んでよい。前記方法は、前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、前記第２シャドウ要素は前記タイミングパス上の前記第２回路コンポーネントの後に続く、ステップを更に含んでよい。前記方法は、前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる、前記第１強制開始時間及び前記第２強制開始時間に対する変化を解決するステップを更に含んでよい。
前記第１タイミングエンドポイントのための前記第１強制開始時間を決定する前記ステップは、前記第１タイミングエンドポイントが、第１到達時間範囲内で単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップを含み、前記第２タイミングエンドポイントのための前記第２強制開始時間を決定する前記ステップは、前記第２タイミングエンドポイントが、第２到達時間範囲内で前記SFQパルスにより到達可能かどうかを決定するステップを含んでよい。前記第２タイミングエンドポイントが前記第２到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記第１回路コンポーネントと前記第２回路コンポーネントとの間にジョセフソン伝送線（JTL）要素を挿入し、前記JTLに位相を割り当てるステップを更に含んでよい。前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決する前記ステップは、前記第１強制開始時間を変更して、第１変更強制開始時間を生成するか、又は前記第２強制開始時間を変更して、第２変更強制開始時間を生成するステップを含んでよい。
前記方法は、前記タイミングパスへの前記第２シャドウ要素の挿入により生じる、前記第１変更強制開始時間又は前記第２変更強制開始時間に対する変化を解決するステップを更に含んでよい。前記タイミングパスに関する前記タイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供されてよく、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
更に別の態様では、本開示は、超伝導回路設計においてタイミングパスを決定し及びトポロジをリコンサイルするよう構成されるシステムであって、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々はジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられる、システムに関する。前記システムは、プロセッサと、命令を含むメモリと、を含んでよい。前記命令は、
（１）前記タイミングパス上の前記第１タイミングエンドポイントに対する第１強制開始時間と、前記タイミングパス上の前記第２タイミングエンドポイントに対する第２強制開始時間とを決定し、
（２）前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入し、前記第１シャドウ要素は前記タイミングパス上で前記第１回路コンポーネントより先行し、
（３）前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入し、前記第２シャドウ要素は前記タイミングパス上で前記第２回路コンポーネントの後に続き、
（４）前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる前記第１強制開始時間及び前記第２強制開始時間の変化を解決する、
よう構成されてよい。
前記第１シャドウ要素は、第１アクティブ伝送要素を介して前記第１回路コンポーネントに結合されてよく、前記第２回路コンポーネントは第２アクティブ伝送要素を介して前記第２シャドウ要素に結合されてよい。前記第１アクティブ伝送要素は、第１ジョセフソン伝送線（Josephson transmission line (JTL)）を含んでよく、前記第２アクティブ伝送要素は第２JTLを含んでよい。
前記第１アクティブ伝送要素は、第３位相を割り当てられてよく、前記第２アクティブ伝送要素は第４位相を割り当てられてよい。前記第１位相、前記第２位相、前記第３位相、及び前記第４位相の各々は、０度位相、９０度位相、１８０度位相、及び２７０度位相を含むグループから選択されてよい。前記システムは、前記タイミングパスに関するタイミング情報を含むタイミングライブラリを更に含んでよく、前記タイミング情報は、少なくともタイミング制約及び許容信号タイプを含み、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される。
理解されるべきことに、本願明細書に示された方法、モジュール、及びコンポーネントは、単なる例である。代替として、又は追加で、本願明細書に記載された機能は、少なくとも部分的に、１つ以上のハードウェア論理コンポーネントにより実行できる。例えば、限定ではなく、使用可能なハードウェア論理コンポーネントの説明のための種類は、FPGA（Field-Programmable Gate Array）、ASIC（Application-Specific Integrated Circuit）、ASSP（Application-Specific Standard Product）、SOC（System-on-a-Chip system）、CPLD（Complex Programmable Logic Device）等を含む。抽象的にではあるが、なお明確な意味で、同じ機能を達成するためのコンポーネントの任意の構成は、所望の機能が達成されるように実施的に「関連」される。従って、特定の機能を達成するために結合される本願明細書における任意の２つのコンポーネントは、アーキテクチャ又は中間コンポーネントに拘わらず、所望の機能が達成されるように、互いに「関連付けられている」と見なすことができる。同様に、そのように関連付けられた任意の２つのコンポーネントは、所望の機能を達成するために互いに「動作可能に接続されている」又は「結合されている」と見なすこともできる。
本開示に記載した例に関連付けられる機能は、非一時的媒体に格納された命令も含むことができる。本願明細書で使用されるような用語「非一時的媒体」は、機械を特定の方法で動作させるデータ及び／又は命令を格納している任意の媒体を表す。例示的な非一時的媒体は、不揮発性媒体及び／又は揮発性媒体を含む。不揮発性媒体は、例えば、ハードディスク、固体ドライブ、磁気ディスク又はテープ、光ディスク又はテープ、フラッシュメモリ、EPROM、NVRAM、PRAM、又は他のそのような媒体、又はそのような媒体のネットワーク接続されたバージョンを含む。揮発性媒体は、例えば、DRAM、SRAM、キャッシュ、又は他のそのような媒体のような動的メモリを含む。非一時的媒体は、伝送媒体と区別されるが、それと関連して使用可能である。伝送媒体は、プロセッサ４０２のような機械へ又はそれから、データ及び／又は命令を転送するために使用される。例示的な伝送媒体は、同軸ケーブル、光ファイバケーブル、及び無線波のような無線媒体を含む。
更に、当業者は、上述の動作の機能の間の境界が単なる説明のためであることを理解するだろう。複数の動作の機能は、単一の動作に結合されてよく、及び／又は単一の動作の機能は追加の動作に分散されてよい。更に、代替の実施形態は、特定の動作の複数のインスタンスを含んでよく、動作の順序は種々の他の実施形態において変更されてよい。
本開示は、特定の例を提供するが、種々の変更及び変化が、以下の請求の範囲に記載された本開示の範囲から逸脱することなく行われ得る。従って、明細書及び図面は、限定的意味ではなく説明であると考えられるべきである。全部のそのような変更は、本発明の範囲に含まれることが意図される。特定の例に関して本願明細書に記載された任意の利益、利点、又は問題に対するソリューションは、任意の又は全部の請求項の重要な、必要な、又は必須の特徴又は要素であると考えられるべきではない。
更に、用語「a」又は「an」は、本願明細書で使用されるとき、１つ又は１つより多くとして定められる。また、請求項の中の「少なくとも１つ」及び「１つ以上の」のような前置語句の使用は、不定冠詞「a」又は「an」による別の請求項の要素の導入が、同一の請求項が前置語句「少なくとも１つ」又は「１つ以上の」及び「a」又は「an」のような不定冠詞を含むときでも、そのような導入された請求項の要素を含む任意の特定の請求項をそのような要素を１つだけ含む発明に限定することを意味すると解釈されるべきではない。定冠詞の使用についても同様である。
特に断りのない限り、「第１」及び「第２」のような用語は、そのような用語が説明する要素の間を任意に区別するために使用される。従って、これらの用語は、必ずしも、そのような要素の時間的又は他の優先度を示すことを意図しない。

Claims (15)

  1. プロセッサにより実施される、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１タイミングピンセットを含む第１タイミングパスを含み、前記第１タイミングピンセットの第１サブセットは、第１タイミングエンドポイント及び第２タイミングエンドポイントを含む第１タイミング制約グループに関連付けられ、前記方法は、
    前記プロセッサを用いて、前記第１タイミング制約グループを処理して、第１強制開始時間を前記第１タイミングエンドポイントに及び第２強制開始時間を前記第２タイミングエンドポイントに割り当てるステップと、
    前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は、前記第１タイミングエンドポイントより先行するか、又は前記第２タイミングエンドポイントの後に続く、ステップと、
    前記タイミングパスへの前記第１シャドウ要素の挿入により生じる、前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決するステップと、
    を含む方法。
  2. 前記第１タイミング制約グループを処理して、前記第１強制開始時間を前記第１タイミングエンドポイントに割り当てる前記ステップは、前記第１タイミングエンドポイントが、第１到達時間範囲内で単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップを含み、前記第１タイミング制約グループを処理して、前記第２強制開始時間を前記第２タイミングエンドポイントに割り当てる前記ステップは、前記第２タイミングエンドポイントが、第２到達時間範囲内で前記SFQパルスにより到達可能かどうかを決定するステップを含む、請求項１に記載の方法。
  3. 前記第２タイミングエンドポイントが前記第２到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記第１タイミングエンドポイントと前記第２タイミングエンドポイントとの間にジョセフソン伝送線（JTL）要素を挿入するステップを更に含む請求項２に記載の方法。
  4. タイミングパスは、第２タイミング制約グループ及び第３タイミング制約グループを含み、前記第２タイミング制約グループは第３タイミングエンドポイント及び第４タイミングエンドポイントを含み、前記第３タイミング制約グループは第５タイミングエンドポイント及び第６タイミングエンドポイントを含み、前記方法は、
    前記第２タイミング制約グループを処理して、第３強制開始時間を前記第３タイミングエンドポイントに及び第４強制開始時間を前記第４タイミングエンドポイントに割り当て、前記第３タイミング制約グループを処理して、第５強制開始時間を前記第５タイミングエンドポイントに及び第６強制開始時間を前記第６タイミングエンドポイントに割り当てるステップを更に含む請求項１に記載の方法。
  5. 前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、前記第２シャドウ要素は前記第１タイミングエンドポイントより先行するか又は前記第２タイミングエンドポイントの後に続く、ステップを更に含む請求項４に記載の方法。
  6. 前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決する前記ステップは、前記第１強制開始時間を変更して、第１変更強制開始時間を生成するか、又は前記第２強制開始時間を変更して、第２変更強制開始時間を生成するステップを含む、請求項４に記載の方法。
  7. 前記タイミングパスへの前記第２シャドウ要素の挿入により生じる、前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決するステップを更に含む請求項６に記載の方法。
  8. 前記タイミングパスに関連するタイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供され、前記許容信号タイプは波形パイプライン論理タイプの信号又は位相モード論理タイプの信号を含むグループから選択される、請求項１に記載の方法。
  9. プロセッサにより実施される、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルする方法であって、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々は、ジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられ、前記方法は、
    前記プロセッサを用いて、前記タイミングパス上の前記第１タイミングエンドポイントの第１強制開始時間を決定し、前記タイミングパス上の前記第２タイミングエンドポイントの第２強制開始時間を決定するステップと、
    前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入するステップであって、前記第１シャドウ要素は、前記タイミングパス上の前記第１回路コンポーネントより先行する、ステップと、
    前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入するステップであって、前記第２シャドウ要素は、前記タイミングパス上の前記第２回路コンポーネントの後に続く、ステップと、
    前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる、前記第１強制開始時間及び前記第２強制開始時間に対する変化を解決するステップと、
    を含む方法。
  10. 前記第１タイミングエンドポイントのための前記第１強制開始時間を決定する前記ステップは、前記第１タイミングエンドポイントが、第１到達時間範囲内で単一磁束量子（SFQ）パルスにより到達可能かどうかを決定するステップを含み、前記第２タイミングエンドポイントのための前記第２強制開始時間を決定する前記ステップは、前記第２タイミングエンドポイントが、第２到達時間範囲内で前記SFQパルスにより到達可能かどうかを決定するステップを含む、請求項９に記載の方法。
  11. 前記第２タイミングエンドポイントが前記第２到達時間範囲内に前記SFQパルスにより到達可能ではない場合、前記第１回路コンポーネントと前記第２回路コンポーネントとの間にジョセフソン伝送線（JTL）要素を挿入し、前記JTLに位相を割り当てるステップを更に含む請求項１０に記載の方法。
  12. 前記第１強制開始時間又は前記第２強制開始時間に対する変化を解決する前記ステップは、前記第１強制開始時間を変更して、第１変更強制開始時間を生成するか、又は前記第２強制開始時間を変更して、第２変更強制開始時間を生成するステップを含む、請求項９に記載の方法。
  13. 前記タイミングパスへの前記第２シャドウ要素の挿入により生じる、前記第１変更強制開始時間又は前記第２変更強制開始時間に対する変化を解決するステップを更に含む請求項１２に記載の方法。
  14. 前記タイミングパスに関連するタイミング情報は、少なくともタイミング制約及び許容信号タイプを含むタイミングライブラリにより提供され、前記許容信号タイプはウェーブパイプラインロジックタイプの信号又は位相モードロジックタイプの信号を含むグループから選択される、請求項９に記載の方法。
  15. システムであって、超伝導回路設計におけるタイミングパスを決定し及びトポロジをリコンサイルするよう構成され、前記超伝導回路設計は、第１回路コンポーネントに関連付けられた第１タイミングエンドポイントと第２回路コンポーネントに関連付けられた第２タイミングエンドポイントとを含む第１タイミングパスを含み、前記第１回路コンポーネント及び前記第２回路コンポーネントの各々は、ジョセフソン接合を含み、前記第１回路コンポーネントは第１位相を割り当てられ、前記第２回路コンポーネントは第２位相を割り当てられ、前記システムは、
    プロセッサと、
    命令を含むメモリと、を含み、
    前記命令は、
    前記タイミングパス上の前記第１タイミングエンドポイントの第１強制開始時間を決定し、前記タイミングパス上の前記第２タイミングエンドポイントの第２強制開始時間を決定し、
    前記タイミングパスに第１の物理的に接続されたコンポーネントを表す第１シャドウ要素を挿入し、前記第１シャドウ要素は、前記タイミングパス上の前記第１回路コンポーネントより先行し、
    前記タイミングパスに第２の物理的に接続されたコンポーネントを表す第２シャドウ要素を挿入し、前記第２シャドウ要素は、前記タイミングパス上の前記第２回路コンポーネントの後に続き、
    前記タイミングパスへの前記第１シャドウ要素及び前記第２シャドウ要素の挿入により生じる、前記第１強制開始時間及び前記第２強制開始時間に対する変化を解決する、
    よう構成される、システム。
JP2022501185A 2019-07-22 2020-06-03 超伝導回路設計におけるタイミングパスの決定及びトポロジのリコンサイル Active JP7520955B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/518,595 2019-07-22
US16/518,595 US10769344B1 (en) 2019-07-22 2019-07-22 Determining timing paths and reconciling topology in a superconducting circuit design
PCT/US2020/035791 WO2021015856A1 (en) 2019-07-22 2020-06-03 Determining timing paths and reconciling topology in a superconducting circuit design

Publications (2)

Publication Number Publication Date
JP2022541746A true JP2022541746A (ja) 2022-09-27
JP7520955B2 JP7520955B2 (ja) 2024-07-23

Family

ID=71842783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022501185A Active JP7520955B2 (ja) 2019-07-22 2020-06-03 超伝導回路設計におけるタイミングパスの決定及びトポロジのリコンサイル

Country Status (7)

Country Link
US (1) US10769344B1 (ja)
EP (1) EP3987428A1 (ja)
JP (1) JP7520955B2 (ja)
KR (1) KR20220034781A (ja)
CN (1) CN114287004A (ja)
AU (1) AU2020316886A1 (ja)
WO (1) WO2021015856A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11380835B2 (en) * 2019-07-22 2022-07-05 Microsoft Technology Licensing, Llc Determining critical timing paths in a superconducting circuit design
US11030369B2 (en) * 2019-09-04 2021-06-08 Microsoft Technology Licensing, Llc Superconducting circuit with virtual timing elements and related methods
CN111415011B (zh) * 2020-02-10 2022-04-26 北京百度网讯科技有限公司 量子脉冲的确定方法、装置、设备及可读存储介质
US11303281B2 (en) * 2020-04-03 2022-04-12 University Of Southern California Efficient pipelined architecture for superconducting single flux quantum logic circuits utilizing dual clocks
CN112349330B (zh) * 2020-11-03 2023-11-21 中国科学院计算技术研究所 一种sfq电路与cmos电路间交互方法及系统
US12048256B2 (en) * 2021-04-27 2024-07-23 Microsoft Technology Licensing, Llc Interfacing with superconducting circuitry
US11973497B1 (en) * 2021-10-28 2024-04-30 Synopsys, Inc. Parameterized superconducting multi-row circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4039856A (en) * 1975-12-02 1977-08-02 International Business Machines Corporation Distributed josephson junction logic circuit
US4749888A (en) * 1984-01-25 1988-06-07 Agency Of Industrial Science & Technology Josephson transmission line device
US5825658A (en) * 1995-09-14 1998-10-20 Vlsi Technology, Inc. Method and a system for specifying and automatically analyzing multiple clock timing constraints in a VLSI circuit
US6734699B1 (en) * 1999-07-14 2004-05-11 Northrop Grumman Corporation Self-clocked complementary logic
US8296704B1 (en) * 2010-07-09 2012-10-23 Altera Corporation Method and apparatus for simultaneous switching noise optimization
CA2952922C (en) * 2014-07-08 2019-05-21 Northrop Grumman Systems Corporation Superconductive gate system
AU2014402329B2 (en) * 2014-08-01 2017-11-23 Northrop Grumman Systems Corporation Superconducting circuit physical layout system and method
US9881256B2 (en) 2014-08-22 2018-01-30 D-Wave Systems Inc. Systems and methods for problem solving, useful for example in quantum computing
US9767238B2 (en) * 2015-07-14 2017-09-19 Northrop Grumman Systems Corporation Reciprocal quantum logic (RQL) circuit simulation system
US9543959B1 (en) * 2015-10-21 2017-01-10 Microsoft Technology Licensing, Llc Phase-mode based superconducting logic
US10552756B2 (en) * 2015-11-12 2020-02-04 University Of Rochester Superconducting system architecture for high-performance energy-efficient cryogenic computing
US10158363B1 (en) * 2017-11-13 2018-12-18 Northrop Grumman Systems Corporation Josephson and/or gate
US10651808B2 (en) * 2018-05-25 2020-05-12 Microsoft Technology Licensing, Llc Compound superconducting quantum interference device output amplifier and methods
CN110032792B (zh) * 2019-04-09 2022-11-11 中国科学院上海微系统与信息技术研究所 一种超导数字电路设计方法

Also Published As

Publication number Publication date
WO2021015856A1 (en) 2021-01-28
JP7520955B2 (ja) 2024-07-23
US10769344B1 (en) 2020-09-08
EP3987428A1 (en) 2022-04-27
KR20220034781A (ko) 2022-03-18
CN114287004A (zh) 2022-04-05
AU2020316886A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
JP7520955B2 (ja) 超伝導回路設計におけるタイミングパスの決定及びトポロジのリコンサイル
US11877522B2 (en) Determining critical timing paths in a superconducting circuit design
Jain et al. Design and simulation of ring network-on-chip for different configured nodes
JP2003069418A (ja) 非同期単一磁束量子ゲートを用いた組み合わせ論理回路
JP2021531676A (ja) 超伝導非破壊読み出し回路
CN108092660B (zh) 一种亚阈值电路的优化方法及系统
CN116822422A (zh) 数字逻辑电路的分析优化方法及相关设备
CN110442884A (zh) 一种亚阈值数字时序电路的优化方法及装置
Sushma et al. QCA Based Universal Shift Register using 2 to 1 Mux and D flip-flop
US6496041B2 (en) Logic cell and logic circuit using the same
US8522187B2 (en) Method and data processing system to optimize performance of an electric circuit design, data processing program and computer program product
US10635774B2 (en) Integrated circuit design
US11030369B2 (en) Superconducting circuit with virtual timing elements and related methods
De Micheli The emerging majority: Technology and design for superconducting electronics
Kawaguchi Design and Verification of Single-Flux-Quantum Digital Circuits Using Clocked and Clockless Gates
WO2023166877A1 (ja) 処理方法、非同期式回路、および論理回路
Opara et al. Comparison of synthesis strategies in terms of switching activity
Huti et al. Importance of stochastic components for ising hamiltonian-based invertible logic
Jung et al. Automatic synthesis of gate-level speed-independent control circuits from signal transition graphs
Shieh et al. Low-power state assignment for asynchronous finite state machines
Gerber et al. Optimised asynchronous self-timing for superconducting RSFQ logic circuits
Hook et al. The M-hypercube
Yorozu et al. 60 Gbps throughput demonstration of an asynchronous SFQ-pulse arbitration circuit
Xiaoxiao et al. A Clone Selection Algorithm for Synthesis of Reversible Toffoli Circuits

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240710

R150 Certificate of patent or registration of utility model

Ref document number: 7520955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150