JP2022538371A - スレッド粒度を提供するマルチスレッドプロセッサ - Google Patents
スレッド粒度を提供するマルチスレッドプロセッサ Download PDFInfo
- Publication number
- JP2022538371A JP2022538371A JP2022516175A JP2022516175A JP2022538371A JP 2022538371 A JP2022538371 A JP 2022538371A JP 2022516175 A JP2022516175 A JP 2022516175A JP 2022516175 A JP2022516175 A JP 2022516175A JP 2022538371 A JP2022538371 A JP 2022538371A
- Authority
- JP
- Japan
- Prior art keywords
- thread
- stage
- multithreaded processor
- decode
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 description 51
- 230000008569 process Effects 0.000 description 50
- 230000006854 communication Effects 0.000 description 27
- 238000004891 communication Methods 0.000 description 26
- 230000006870 function Effects 0.000 description 10
- 239000000872 buffer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000008520 organization Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Mobile Radio Communication Systems (AREA)
- Multi Processors (AREA)
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (18)
- 複数のスレッド上で動作するマルチスレッドプロセッサであって、各スレッドはスレッド_IDによって識別され、前記マルチスレッドプロセッサは、
プログラム可能なエントリのシーケンスを有するスレッドマップレジスタであって、各エントリはスレッド_IDを示し、前記スレッドマップレジスタへの各要求に応答して後続のエントリのスレッド_IDを提供する前記スレッドマップレジスタと、
各処理ステージが演算入力を受け取り、演算結果及びコンテキストを生成して、前記演算結果及びコンテキストを後続ステージに転送する複数の順次処理ステージと、を備え、
前記順次処理ステージの少なくとも1つは、命令メモリから命令を受け取るプリフェッチステージであり、前記プリフェッチステージは前記スレッドマップレジスタへ要求し現在のスレッド_IDを受け取り、前記プリフェッチステージは前記現在のスレッド_IDに関連付けられたプログラムカウンタを選択し、前記プリフェッチステージは前記選択されたプログラムカウンタに関連付けられた命令を取得し、
前記順次処理ステージの少なくとも1つはレジスタファイルを修正するように動作するデコード/実行ステージであり、前記デコード/実行ステージは複数の前記レジスタファイルに結合され、各レジスタファイルは特定のスレッド_IDに関連付けられる、マルチスレッドプロセッサ。 - 前記複数の順次処理ステージは、前記プリフェッチステージ、フェッチステージ、デコードステージ、前記デコード-実行ステージ、命令実行ステージ、ロードストアステージ、及び、前記デコード-実行ステージに結合されたライトバックステージの順に備える、請求項1に記載のマルチスレッドプロセッサ。
- 前記ロードストアステージ及び前記命令実行ステージは、前記デコード-実行ステージに結果を送る、請求項2に記載のマルチスレッドプロセッサ。
- 前記スレッドマップレジスタの複数のエントリは一意なスレッド_ID値の数よりも多い、請求項1に記載のマルチスレッドプロセッサ。
- 前記順次処理ステージのうちの少なくとも1つは、外部メモリに結合されたロードストアである、請求項1に記載のマルチスレッドプロセッサ。
- 前記外部メモリはストール状態になることがあり、前記外部メモリへの操作に関連するスレッド_ID値は前記スレッドマップレジスタ中で非連続的位置に配置される、請求項1に記載のマルチスレッドプロセッサ。
- 少なくとも2つのスレッド_ID値が、各スレッド_ID値に対して固有の割り込み入力と関連付けられ、前記割り込み入力の各々は、前記関連付けられたスレッド_ID値のみの実行を変化させ、その他のスレッド_ID値の実行は変化させない、請求項1に記載のマルチスレッドプロセッサ。
- スレッド_ID値のシーケンスとしてアサートされる値の正規線形配列を有するスレッドマップレジスタと、
前記スレッドマップレジスタに結合され、前記アサートされたスレッド_ID値に基づいて特定のプログラムカウンタを選択するように動作するプログラムカウンタアレイと、を備えるマルチスレッドプロセッサであって、
前記選択されたプログラムカウンタの命令は、スレッド_IDに関連付けられたプログラムカウンタに従って命令メモリから命令を取得するように動作するプリフェッチステージ、命令フェッチステージ、命令デコードステージ、命令デコード-実行ステージ、命令実行ステージ、ロードストアステージ、及び、ライトバックステージを連続的に有するパイプラインステージに送られ、
前記ライトバックステージ、前記ロードストアステージ、及び前記実行ステージはそれぞれ結果をデコード-実行ステージに送り返し、
前記デコード-実行ステージは複数のレジスタファイルに結合され、各レジスタファイルは前記命令デコードステージによって提供される入力値に関連付けられた特定のスレッド_IDに関連付けられる、マルチスレッドプロセッサ。 - 外部インタフェースが前記ロードストアステージに結合され、前記外部インタフェースは、ストール間隔を有する少なくとも1つのスレッドに関連付けられ、前記スレッドに関連付けられた前記スレッドマップレジスタ内のスレッド_ID値のシーケンスは、前記スレッドストール間隔よりも大きいサイクル数だけ互いに分離したスレッドストール間隔を有する、請求項8に記載のマルチスレッドプロセッサ。
- 前記スレッドマップレジスタ中の前記スレッド_ID値のシーケンスの少なくとも1つの前記スレッド_ID値が、前記スレッド_ID値のシーケンスにおいて互いに隣接して配置されていない、請求項8に記載のマルチスレッドプロセッサ。
- スレッドマップレジスタの値の前記線形配列の前記正規サイクルの間に、より多くの又はより少ない数の特定のスレッド_ID値を割り当てるように前記スレッドマップレジスタが動的に変更される、請求項8に記載のマルチスレッドプロセッサ。
- 各スレッド_IDは特定の割り込み入力に関連付けられ、前記特定の割り込み入力がアサートされると、前記特定の割り込み入力はスレッド割り込みルーチンに関連する命令を前記割り込みルーチンが完了するまで実行させる、請求項8に記載のマルチスレッドプロセッサ。
- アサートされた前記特定の割り込み入力に関連する前記スレッドがスレッド割り込みルーチンを実行する間、割り込み入力がアサートされていないスレッドに関連する命令は実行を継続する、請求項12に記載のマルチスレッドプロセッサ。
- 前記ロードストアステージは外部インタフェースに結合される、請求項8に記載のマルチスレッドプロセッサ。
- 前記外部インタフェースは、SPIインタフェース、PCIインタフェース、若しくは、読み込む又は書き込むアドレス及び日付の配信を含むインタフェースのうちの少なくとも1つである、請求項12に記載のマルチスレッドプロセッサ。
- スレッド割り当てに粒度を提供するマルチスレッドプロセッサであって、前記マルチスレッドプロセッサは複数の独立したスレッドの命令を実行するように動作し、前記マルチスレッドプロセッサは、
プログラム可能なスレッド_ID値のシーケンスを有するスレッドマップレジスタであって、複数の独立したスレッドの各々が特定のスレッド_IDに関連付けられ、前記スレッドマップレジスタはプログラム可能な順序でスレッド_ID値を出力するようにプログラム可能であり、各特定のスレッド_IDは前記スレッド_ID値のシーケンス内の一つ以上の位置に関連付けられる前記スレッドマップレジスタと、
各プログラムカウンタが前記独立したスレッドのうちの特定の1つ及び関連するスレッド_IDに関連付けられる、複数のプログラムカウンタと、
前記スレッドマップレジスタの前記スレッド_ID値のシーケンスから現在のスレッド_ID値を受け取るように動作するプリフェッチステージであって、前記現在のスレッド_ID値に関連付けられた前記プログラムカウンタを使用して命令メモリからの命令を要求する前記プリフェッチステージと、
前記プリフェッチステージによって要求された前記命令に対して演算を行う一連のパイプラインステージと、を備えるマルチスレッドプロセッサ。 - 前記一連のパイプラインステージは、前記命令を受け取るフェッチステージを備え、前記フェッチステージは、デコードステージ、デコード-実行ステージ、ロードストアステージ、及び、前記デコード-実行ステージに結合されたライトバックステージに順に結合し、前記パイプラインステージの各々が結果及びスレッド_IDを後続ステージに送る、請求項16に記載のマルチスレッドプロセッサ。
- 前記デコード-実行ステージは複数のレジスタファイルを含み、各レジスタファイルは前記デコード-実行ステージが受け取ったスレッド_IDに従って選択される、請求項16に記載のマルチスレッドプロセッサ。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962899079P | 2019-09-11 | 2019-09-11 | |
US62/899,079 | 2019-09-11 | ||
US16/945,936 US11288072B2 (en) | 2019-09-11 | 2020-08-03 | Multi-threaded processor with thread granularity |
US16/945,936 | 2020-08-03 | ||
PCT/US2020/050587 WO2021051022A1 (en) | 2019-09-11 | 2020-09-11 | Multi-threaded processor with thread granularity |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022538371A true JP2022538371A (ja) | 2022-09-01 |
JP7194315B2 JP7194315B2 (ja) | 2022-12-21 |
Family
ID=74849774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022516175A Active JP7194315B2 (ja) | 2019-09-11 | 2020-09-11 | スレッド粒度を提供するマルチスレッドプロセッサ |
Country Status (6)
Country | Link |
---|---|
US (2) | US11288072B2 (ja) |
JP (1) | JP7194315B2 (ja) |
KR (1) | KR102478409B1 (ja) |
CN (1) | CN114730261B (ja) |
DE (1) | DE112020004311B4 (ja) |
WO (1) | WO2021051022A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12020066B2 (en) | 2021-06-11 | 2024-06-25 | International Busin ess Machines Corporation | Asynchronous completion notification in a multi-core data processing system |
US11645215B2 (en) | 2021-06-11 | 2023-05-09 | International Business Machines Corporation | Efficient selection of a particular processor thread for handling an interrupt |
US11755362B2 (en) | 2021-06-11 | 2023-09-12 | International Business Machines Corporation | Techniques for handling escalation of interrupts in a data processing system |
CN115033472B (zh) * | 2022-04-18 | 2024-03-22 | 大连理工大学 | 基于线程循环调度顺序化的中断驱动程序模型检测方法 |
US11983537B1 (en) * | 2022-12-21 | 2024-05-14 | Ceremorphic, Inc. | Multi-threaded processor with power granularity and thread granularity |
CN115934102B (zh) * | 2022-12-29 | 2023-12-12 | 格兰菲智能科技有限公司 | 通用寄存器动态分配方法、装置、计算机设备和存储介质 |
CN116400982B (zh) * | 2023-05-26 | 2023-08-08 | 摩尔线程智能科技(北京)有限责任公司 | 配置中继寄存器模块的方法和装置、计算设备和可读介质 |
CN117519792A (zh) * | 2023-11-06 | 2024-02-06 | 海光云芯集成电路设计(上海)有限公司 | 寄存器释放方法、处理器、芯片及电子设备 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523561A (ja) * | 1999-12-22 | 2003-08-05 | ウビコム インコーポレイテッド | 組込み型プロセッサにおいてゼロタイムコンテクストスイッチを用いて命令レベルをマルチスレッド化するシステムおよび方法 |
JP2006040141A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | マルチスレッドプロセッサ |
US20060066623A1 (en) * | 2004-09-29 | 2006-03-30 | Bowen Andrew D | Method and system for non stalling pipeline instruction fetching from memory |
JP2007058331A (ja) * | 2005-08-22 | 2007-03-08 | Canon Inc | プロセッサシステム及びマルチスレッドプロセッサ |
JP2008015562A (ja) * | 2006-06-30 | 2008-01-24 | Kenichiro Ishikawa | キャッシュミス/ヒット予想 |
JP2010086131A (ja) * | 2008-09-30 | 2010-04-15 | Nec Electronics Corp | マルチスレッドプロセッサ及びその割り込み処理方法 |
US20100293347A1 (en) * | 2009-05-15 | 2010-11-18 | Luttrell Mark A | Load/store ordering in a threaded out-of-order processor |
Family Cites Families (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6574725B1 (en) * | 1999-11-01 | 2003-06-03 | Advanced Micro Devices, Inc. | Method and mechanism for speculatively executing threads of instructions |
KR100784412B1 (ko) * | 2000-01-27 | 2007-12-11 | 엠 디솔루션 코포레이션 | 개선된 멀티-스레드 신호처리 방법 및 장치 |
US7327700B2 (en) | 2003-05-30 | 2008-02-05 | Redpine Signals, Inc. | Flexible multi-channel multi-thread media access controller and physical layer interface for wireless networks |
US7761688B1 (en) | 2003-12-03 | 2010-07-20 | Redpine Signals, Inc. | Multiple thread in-order issue in-order completion DSP and micro-controller |
US7263599B2 (en) * | 2004-02-06 | 2007-08-28 | Infineon Technologies | Thread ID in a multithreaded processor |
US7353364B1 (en) * | 2004-06-30 | 2008-04-01 | Sun Microsystems, Inc. | Apparatus and method for sharing a functional unit execution resource among a plurality of functional units |
US7555593B1 (en) * | 2006-01-31 | 2009-06-30 | Netlogic Microsystems, Inc. | Simultaneous multi-threading in a content addressable memory |
US8185722B2 (en) * | 2007-03-14 | 2012-05-22 | XMOS Ltd. | Processor instruction set for controlling threads to respond to events |
US9367321B2 (en) * | 2007-03-14 | 2016-06-14 | Xmos Limited | Processor instruction set for controlling an event source to generate events used to schedule threads |
US8219789B2 (en) * | 2007-03-14 | 2012-07-10 | XMOS Ltd. | Interface processor |
US7617386B2 (en) * | 2007-04-17 | 2009-11-10 | Xmos Limited | Scheduling thread upon ready signal set when port transfers data on trigger time activation |
US7613909B2 (en) * | 2007-04-17 | 2009-11-03 | Xmos Limited | Resuming thread to service ready port transferring data externally at different clock rate than internal circuitry of a processor |
US7676653B2 (en) * | 2007-05-09 | 2010-03-09 | Xmos Limited | Compact instruction set encoding |
US7958333B2 (en) * | 2007-05-30 | 2011-06-07 | XMOS Ltd. | Processor with memory access stage adapted to fetch an instruction of a thread when no memory access operation is detected |
US8966488B2 (en) * | 2007-07-06 | 2015-02-24 | XMOS Ltd. | Synchronising groups of threads with dedicated hardware logic |
US8224884B2 (en) * | 2007-07-06 | 2012-07-17 | XMOS Ltd. | Processor communication tokens |
US8347312B2 (en) * | 2007-07-06 | 2013-01-01 | Xmos Limited | Thread communications |
US8139601B2 (en) * | 2007-07-06 | 2012-03-20 | Xmos Limited | Token protocol |
US20090013331A1 (en) * | 2007-07-06 | 2009-01-08 | Xmos Limited | Token protocol |
US20090013397A1 (en) * | 2007-07-06 | 2009-01-08 | Xmos Limited | Processor communication tokens |
US7657683B2 (en) | 2008-02-01 | 2010-02-02 | Redpine Signals, Inc. | Cross-thread interrupt controller for a multi-thread processor |
US8572356B2 (en) * | 2010-01-05 | 2013-10-29 | Oracle America, Inc. | Space-efficient mechanism to support additional scouting in a processor using checkpoints |
US8627329B2 (en) * | 2010-06-24 | 2014-01-07 | International Business Machines Corporation | Multithreaded physics engine with predictive load balancing |
US9396030B2 (en) * | 2013-03-13 | 2016-07-19 | Samsung Electronics Co., Ltd. | Quota-based adaptive resource balancing in a scalable heap allocator for multithreaded applications |
EP2972794A4 (en) * | 2013-03-15 | 2017-05-03 | Soft Machines, Inc. | A method for executing blocks of instructions using a microprocessor architecture having a register view, source view, instruction view, and a plurality of register templates |
EP2972836B1 (en) * | 2013-03-15 | 2022-11-09 | Intel Corporation | A method for emulating a guest centralized flag architecture by using a native distributed flag architecture |
KR101708591B1 (ko) * | 2013-03-15 | 2017-02-20 | 소프트 머신즈, 인크. | 블록들로 그룹화된 멀티스레드 명령어들을 실행하기 위한 방법 |
US9858101B2 (en) * | 2014-11-13 | 2018-01-02 | Red Hat Israel, Ltd. | Virtual machine input/output thread management |
US11593154B2 (en) * | 2018-12-20 | 2023-02-28 | Intel Corporation | Operating system assisted prioritized thread execution |
CN112486572A (zh) * | 2019-09-11 | 2021-03-12 | 硅实验室公司 | 具有细化线程进程的多线程无线通信处理器 |
CN112181748A (zh) * | 2020-10-14 | 2021-01-05 | 深圳壹账通智能科技有限公司 | 基于环形队列的并发测试方法、装置、设备及存储介质 |
-
2020
- 2020-08-03 US US16/945,936 patent/US11288072B2/en active Active
- 2020-09-11 CN CN202080079663.0A patent/CN114730261B/zh active Active
- 2020-09-11 DE DE112020004311.8T patent/DE112020004311B4/de active Active
- 2020-09-11 WO PCT/US2020/050587 patent/WO2021051022A1/en active Application Filing
- 2020-09-11 JP JP2022516175A patent/JP7194315B2/ja active Active
- 2020-09-11 KR KR1020227012019A patent/KR102478409B1/ko active IP Right Grant
-
2022
- 2022-02-22 US US17/677,198 patent/US11775306B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003523561A (ja) * | 1999-12-22 | 2003-08-05 | ウビコム インコーポレイテッド | 組込み型プロセッサにおいてゼロタイムコンテクストスイッチを用いて命令レベルをマルチスレッド化するシステムおよび方法 |
JP2006040141A (ja) * | 2004-07-29 | 2006-02-09 | Fujitsu Ltd | マルチスレッドプロセッサ |
US20060066623A1 (en) * | 2004-09-29 | 2006-03-30 | Bowen Andrew D | Method and system for non stalling pipeline instruction fetching from memory |
JP2007058331A (ja) * | 2005-08-22 | 2007-03-08 | Canon Inc | プロセッサシステム及びマルチスレッドプロセッサ |
JP2008015562A (ja) * | 2006-06-30 | 2008-01-24 | Kenichiro Ishikawa | キャッシュミス/ヒット予想 |
JP2010086131A (ja) * | 2008-09-30 | 2010-04-15 | Nec Electronics Corp | マルチスレッドプロセッサ及びその割り込み処理方法 |
US20100293347A1 (en) * | 2009-05-15 | 2010-11-18 | Luttrell Mark A | Load/store ordering in a threaded out-of-order processor |
Also Published As
Publication number | Publication date |
---|---|
US11288072B2 (en) | 2022-03-29 |
US20210072995A1 (en) | 2021-03-11 |
KR20220054687A (ko) | 2022-05-03 |
WO2021051022A1 (en) | 2021-03-18 |
CN114730261A (zh) | 2022-07-08 |
DE112020004311T5 (de) | 2022-06-23 |
JP7194315B2 (ja) | 2022-12-21 |
DE112020004311B4 (de) | 2024-02-22 |
US20220171629A1 (en) | 2022-06-02 |
KR102478409B1 (ko) | 2022-12-15 |
US11775306B2 (en) | 2023-10-03 |
CN114730261B (zh) | 2023-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7194315B2 (ja) | スレッド粒度を提供するマルチスレッドプロセッサ | |
EP0852357B1 (en) | Method for handling interrupts in a high speed I/O controller | |
US8549204B2 (en) | Method and apparatus for scheduling transactions in a multi-speed bus environment | |
US9535760B2 (en) | Method and system for dedicating processors for desired tasks | |
US9703595B2 (en) | Multi-core system with central transaction control | |
CN111095230B (zh) | 共享无线电仲裁 | |
JP2007079789A (ja) | 計算機システム及びイベント処理方法 | |
US11696364B2 (en) | Selective multiple-media access control | |
US9474084B2 (en) | MAC protocol in wireless body area network capable of processing emergency data and wireless network communication method using same | |
US10531382B2 (en) | Offloading MAC/link layer functions | |
CN103944596B (zh) | 基于软件定义的支持多协议传输的通信设备 | |
US20240147459A1 (en) | Concurrent use of multiple protocols on a single radio | |
US20010055281A1 (en) | Software modem architecture | |
CN112486572A (zh) | 具有细化线程进程的多线程无线通信处理器 | |
US12045645B2 (en) | Multi-thread wireless communications processor with granular thread processes | |
US12101658B2 (en) | Communication processor handling communications protocols on separate threads | |
US20210076248A1 (en) | Communication Processor Handling Communications Protocols on Separate Threads | |
CN102117261A (zh) | 一种芯片内部处理器之间的通信方法 | |
DE102020123498A1 (de) | Drahtloser Multi-Thread-Kommunikations-Prozessor mit granularen Thread-Prozessen | |
US20060048156A1 (en) | Unified control store | |
US20060233189A1 (en) | Communication resource scheduling among multiple links | |
GB2484907A (en) | Data processing system with a plurality of data processing units and a task-based scheduling scheme | |
GB2484899A (en) | Data processing system with a plurality of data processing units and a task-based scheduling scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220510 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220510 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7194315 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |