JP2022531022A - 超音波信号受信を増加させる方法 - Google Patents

超音波信号受信を増加させる方法 Download PDF

Info

Publication number
JP2022531022A
JP2022531022A JP2021572007A JP2021572007A JP2022531022A JP 2022531022 A JP2022531022 A JP 2022531022A JP 2021572007 A JP2021572007 A JP 2021572007A JP 2021572007 A JP2021572007 A JP 2021572007A JP 2022531022 A JP2022531022 A JP 2022531022A
Authority
JP
Japan
Prior art keywords
layer
piezoelectric transducers
substrate
transducer
piezoelectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021572007A
Other languages
English (en)
Other versions
JPWO2020243700A5 (ja
Inventor
ラル、アミット
クオ、ジャスティン
Original Assignee
ジーガー エルエルシー
ラル、アミット
クオ、ジャスティン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーガー エルエルシー, ラル、アミット, クオ、ジャスティン filed Critical ジーガー エルエルシー
Publication of JP2022531022A publication Critical patent/JP2022531022A/ja
Publication of JPWO2020243700A5 publication Critical patent/JPWO2020243700A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207Driving circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0611Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements in a pile
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0607Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements
    • B06B1/0622Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction using multiple elements on one surface
    • B06B1/0625Annular array
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01HMEASUREMENT OF MECHANICAL VIBRATIONS OR ULTRASONIC, SONIC OR INFRASONIC WAVES
    • G01H11/00Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties
    • G01H11/06Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties by electric means
    • G01H11/08Measuring mechanical vibrations or ultrasonic, sonic or infrasonic waves by detecting changes in electric or magnetic properties by electric means using piezoelectric devices
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00Piezoelectric transducers; Electrostrictive transducers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/40Piezoelectric or electrostrictive devices with electrical input and electrical output, e.g. functioning as transformers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N39/00Integrated devices, or assemblies of multiple devices, comprising at least one piezoelectric, electrostrictive or magnetostrictive element covered by groups H10N30/00 – H10N35/00
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B06GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06BMETHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B2201/00Indexing scheme associated with B06B1/0207 for details covered by B06B1/0207 but not provided for in any of its subgroups
    • B06B2201/50Application to a particular transducer type
    • B06B2201/55Piezoelectric transducer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R17/00Piezoelectric transducers; Electrostrictive transducers
    • H04R17/005Piezoelectric transducers; Electrostrictive transducers using a piezoelectric polymer
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04RLOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00Signal processing covered by H04R, not provided for in its groups
    • H04R2430/20Processing of the output signals of the acoustic transducers of an array for obtaining a desired directivity characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Transducers For Ultrasonic Waves (AREA)
  • Micromachines (AREA)

Abstract

電圧を最大にするためのトランシーバ装置。基板、好ましくはRF信号の能動的処理が高度に集積化され安価なICをもたらすことができるCMOS基板に、圧電薄膜を用いて、電圧ブースタ又は変圧器が実装される。電圧利得は、同じ圧電薄膜に形成された複数のトランスデューサをカスケード接続する、又は互いの上に直列にカスケード接続された膜によって達成される。トランスデューサのアレイは、並列又は直列に接続され、入力又は出力ポート電極に接続される。他のアプローチは、送信トランスデューサからの回折場が受信トランスデューサに入射し、受信トランスデューサにおいてより高い超音波場を生成する位置に受信変圧器を配置することと、電圧を増加させることは、パルスが送信されるときに、駆動モードにおいて、同じ層に形成されたトランスデューサのアレイ、又は圧電層の異なる層を並列に接続することである。

Description

関連出願の相互参照
本出願は、2019年5月30日出願の米国仮出願番号62/854,933の優先権を主張し、参照番号によりその全体が本明細書に組み込まれる。
政府基金
本発明は、National Science Foundation(NSF)によって与えられたAward No.1746710の下で政府の支援を受けてなされた。米国政府は、本発明に一定の権利を有する。
本発明は概して、圧電トランシーバ装置、電圧最大化方法、及びその応用に関し、より詳細には、受信電圧を増加させるためのトランスデューサと一体化されたCMOS回路に関する。
電気工学の分野では、電圧の非能動増幅を受動変圧器と呼ぶ。受動変圧器の一例は、入力コイル巻数が出力コイル巻数よりも少なく、その結果、巻数の比に比例する電圧利得が得られる磁気変圧器である。
磁気変圧器に関連する分野は、超音波圧電変圧器である。これらの超音波圧電トランスでは、圧電デバイスのセグメントが、小さな寸法で低電圧で駆動される。共振器は、共振器の第2の部分が、電極間より大きな距離にある電極を構成するように、構造を横切って運動を駆動する。より長い長さにわたって積分された電場は、より高い電圧をもたらすので、より低い出力容量のコストで、電圧増幅が達成される。これらの変圧器の幾つかでは、一組の電極に注入されたエネルギーが超音波エネルギー、即ち、超音波歪みが再び電圧に変換されるときに、超音波エネルギーを拡大するために中央電極領域に集中される。
他にも、低入力インピーダンスでそれ自体を駆動する一組の電極で駆動される共振変圧器があり、出力はより高いインピーダンスで取り出される。変圧器の多くにおいて、主要な欠点は、共振器を高電圧にするためのクオリティファクタを増やす機械的境界が必要性なことである。クオリティファクタが高いほど、出力ポートの電圧を上げるための超音波振幅が多く生成される。しかしながら、変圧器は、変圧器変形電圧源が電力を供給する負荷が1つ追加された場合にのみ有用である。任意の負荷は、エネルギーを消費し、クオリティファクタを低下させ、変圧器の電圧ブーストを減少させる。負荷があっても高いQを維持するためには、変圧器の体積を増加させることによって、共振器に蓄積される機械的エネルギーを増加させなければならないが。さらに、境界条件を形成するための要件は、典型的にはエッチング及び共振システムの解放を必要とする。この加工は、製造にコストがかかり、また、デバイス全体にわたる内部の熱的、及び界面薄膜応力の変動、及びウエハ全体にわたるデバイスによる共振周波数の広範な変動などの影響により、製造されるデバイスの歩留まりを低下させる。したがって、基板上に堅固に取り付けられた電圧変圧器が、任意の追加的な処理の必要性を低減するために望まれる。このような電圧変圧器の一例は、基板の反対側に配置された2つの薄膜圧電トランスデューサを有する。入力トランスデューサは、基板の体積内に固定波を形成する。超音波場の位相調整が正しければ、出力トランスデューサに電圧が発生する。この構造は入力ポートと出力ポートとを分離し、変圧器を形成する。出力ポートでの負荷は入力ポートでの音響インピーダンスに影響を与える可能性があり、また、受信する電圧が最大になる周波数を変更することもできる。
最近の研究(米国特許第10,217,045 B2号、及び米国特許第9,761,324 B2号)では、ギガヘルツ範囲の搬送周波数で超音波パルスを送信するアプローチが記載されている。数十個のRFキャリア周波数を運ぶRFパルスは、薄い圧電薄膜を用いて発生し、バルク構造中を移動する。トランスデューサは、一方の側がパルスを送信することができ、一方の側がパルスを受信することができるように、基板の両側に設けられる。また、受信側は、パルスの反対側から反射されるパルスを受信する。これらのアプリケーションでは、バッテリ駆動アプリケーションを可能にするために、できるだけ高い信号対雑音比となるように、またできるだけ低い電力でパルスを検出し、できるだけ少ない熱を発生させることが重要である。
従って、圧電トランスデューサ及びトランジスタエレクトロニクスを使用して、電気サブシステムの信号対雑音比を増加させるために信号レベルを昇圧するシステム及び方法が必要とされている。
本明細書に記載される発明では、基板、好ましくはRF信号の能動処理が高集積で安価なICをもたらすことができるCMOS基板において、圧電薄膜を用いて、電圧ブースタ又は変圧器が実装される。電圧利得は、同じ圧電薄膜に形成された複数のトランスデューサ、又は互いの上に直列にカスケード接続された膜をカスケード接続することによって達成される。トランスデューサのアレイは、並列又は直列に接続され、入力又は出力ポート電極に接続される。記載された第2のアプローチは、送信トランスデューサからの回折場が受信トランスデューサに入射し、受信トランスデューサにおいてより高い超音波場を発生する位置に、受信変圧器を配置することである。第3のアプローチは、電圧を増加させることであり、パルスが伝送されるときに駆動モードにおいて、同じ層に形成されたトランスデューサのアレイ、又は並列に異なる層の圧電層を接続することである。次いで、トランスデューサは、基板の裏側から反射した後、トランスデューサで超音波パルスが受信されて戻るときに、より高い電圧を得るために、直列に接続するように動的に構成される。より高いトランスデューサインピーダンスは、より低い静電容量のために全体の反応性インピーダンスがより高くなるように直列に配置された一連の圧電トランスデューサにより生じる。
本発明の実施形態は、電圧を最大化するためのトランシーバ装置を対象とする。一態様によれば、トランシーバは、第1の表面及び対向する第2の表面を有する基板を含む。トランシーバはまた、基板の第1の表面に取り付けられた1つ又は複数のCMOS回路と、CMOS装置の外側表面に取り付けられた1つ又は複数の圧電トランスデューサとを有するCMOS装置を含む。1つ又は複数の圧電トランスデューサの各々は、基板の第2の表面に向かって超音波を放射するように構成される。
別の態様によれば、超音波は、集束によって高振幅の超音波を生成するように位相調整される
別の態様によれば、基板は、可撓性の伸縮性材料から構成される。
別の態様によれば、基板は、シリコンウエハ、SiCウエハ、及びシリカウエハのうちの少なくとも1つから構成される。
別の態様によれば、1つ又は複数の圧電トランスデューサは、圧電材料AlN又はAlScNから構成される。
別の態様によれば、1つ又は複数の圧電トランスデューサのうちの少なくとも1つは、基板の第2の表面に向けて固定超音波を放出するように構成される。
別の態様によれば、トランシーバは、第1の表面と対向する第2の表面とを有する基板を含む。トランシーバはまた、基板の第1の表面に取り付けられた1つ又は複数の圧電トランスデューサの第1の層と、1つ又は複数の圧電トランスデューサの第1の層に取り付けられたバッファ層と、バッファ層に取り付けられた1つ又は複数の圧電トランスデューサの第2の層とを含む。バッファ層は、1つ又は複数の圧電トランスデューサの第1の層と第2の層との間にある。1つ又は複数の圧電トランスデューサの第1の層及び1つ又は複数の圧電トランスデューサの第2の層は、電気コネクタを介してカスケード構成で接続される。
追加の態様によれば、トランシーバはまた、1つ又は複数の圧電層の第2の層の外面に取り付けられた上部絶縁層を含む。
さらなる態様によれば、トランシーバは、1つ又は複数のCMOS回路を含むCMOSデバイスも含む。CMOSデバイスは、1つ又は複数の圧電トランスデューサの第1の層と基板との間に接続される。
さらなる態様によれば、CMOSデバイスは、BEOL層及びFEOL層を含み、ここに、BEOL層はメタライゼーション層であり、FEOL層は、BEOL層と基板との間に接続されるトランジスタ層である。
追加の態様によれば、トランシーバは、1つ又は複数の圧電トランスデューサの第1の層とCMOSデバイスとの間に接続された絶縁層も含む。
さらなる態様によれば、トランシーバは、電気コネクタをCMOSデバイスに接続する金属ビアも含む。
追加の態様によれば、トランシーバはまた、電気コネクタに接続され、1つ又は複数の圧電トランスデューサの第1又は第2の層の少なくとも外面まで延在する電気パッドを含む。
追加の態様によれば、基板は、パターンを有する裏面を有する。
追加の態様によれば、1つ又は複数の圧電トランスデューサの第2の層は、1つ又は複数の圧電トランスデューサのうちの2つの間に少なくとも1つの空間を備える。
追加の態様によれば、1つ又は複数の圧電トランスデューサの第1の層及び1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つは、1つの大型トランスデューサである。
追加の態様によれば、1つ又は複数の圧電トランスデューサの第1の層及び1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つにおいて、圧電トランスデューサは直列に接続される。
追加の態様によれば、1つ又は複数の圧電トランスデューサの第1の層及び1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つにおいて、圧電トランスデューサは並列に接続される。
追加の態様によれば、第1の層又は第2の層の1つ又は複数の圧電トランスデューサの少なくとも1つは、基板に向かって超音波を放出し、1つ又は複数の圧電トランスデューサの少なくとも1つは、異方性基板における超音波異方性波伝播による波の集中によって決定される波の焦点に基づいて位置決めされる。
さらに別の態様によれば、トランシーバは、第1の表面及び対向する第2の表面を有する基板を含む。トランシーバはまた、基板の第1の表面に取り付けられた1つ又は複数の圧電トランスデューサの第1の層と、1つ又は複数の圧電トランスデューサの第1の層に取り付けられたバッファ層と、バッファ層に取り付けられた1つ又は複数の圧電トランスデューサの第2の層とを含む。バッファ層は、1つ又は複数の圧電トランスデューサの第1の層と第2の層との間にある。1つ又は複数の圧電トランスデューサの第1の層及び1つ又は複数の圧電トランスデューサの第2の層は、1つ又は複数のトランジスタスイッチを有する回路内で接続される。第1の構成と第2の構成との間の再構成可能性を達成するために、トランジスタスイッチをオン又はオフにすることができる。
別の態様によれば、第1の構成では第1及び第2の層の少なくとも1つの1つ又は複数の圧電トランスデューサが並列に送信し、第2の構成では第1及び第2の層のうちの少なくとも1つの1つ又は複数の圧電トランスデューサが直列に送信する。
本発明のこれら及び他の態様は、以下に記載される実施形態から明らかになり、それを参照して説明される。
本発明は、添付の図面と併せて以下の詳細な説明を読むことによって、より完全に理解され、理解されるのであろう。添付の図面は開示された主題の典型的な実施形態のみを示し、したがって、開示された主題は、他の等しく効果的な実施形態を認めることができるので、その範囲を限定すると見なされるべきではない。ここで、添付の図面を簡単に参照する。
一実施形態による、固体に取り付けられた圧電トランスデューサの断面図略図である。 短いパルスを発射した後にトランスデューサ上で受信された典型的なパルス振幅曲線のグラフである。 一実施形態による、圧電積層体の断面図略図である。 代替実施形態による、圧電積層体の断面図略図である。 別の変形実施形態による、圧電積層体の断面図概略図である。 更に別の実施形態による、圧電積層体の断面図概略図である。 [100]配向結晶シリコンにおける結晶面に沿った超音波の集束パターンのグラフ図である。 図3Aの異方性集束パターン上の受信変圧器・アレイ・トランスデューサのグラフ図である。 互いにかみ合うトランスデューサを使用して生成及び受信される体積横断波のグラフ図及び概略図である。 圧電フィルムに応力を発生させる指の間の電界の概略的な側断面図である。 一実施形態による、中心に形成されたHBAR共振器を有するトランスデューサの概略図である。 代替実施形態による、中心に形成されたHBAR共振器を有するトランスデューサの概略図である。 全てが並列及び直列に接続された送信機トランスデューサアレイ内のトランスデューサの概略図である。 図6の送信トランスデューサアレイの回路の概略図である。 並列の送信トランスデューサアレイにおけるトランスデューサ及びトランジスタスイッチの概略図である。 直列の送信トランスデューサアレイにおけるトランスデューサ及びトランジスタスイッチの概略図である。 各トランスデューサが直列に接続され、トランジスタ負荷に接続された受信トランスデューサ変圧器アレイの概略図である。 図8Aの受信トランスデューサアレイの容量を有する容量性分圧器の概略図である。 増幅器入力上の受信電圧を決定するための式である。 ダイオード整流器負荷に直列に接続された音響変圧器受信トランスデューサの概略図である。 ダイオード整流器からの受信電圧を増加させることによって接続された音響変圧器受信トランスデューサの概略図である。 集積回路容量及びダイオードから形成される多段整流器回路の概略図である。 駆動トランスデューサの概略図である。 漏れ及び電流を示す整流ダイオードの代表的な電流対電圧曲線である。 変圧器モデルで使用される積層トランスデューサの略図である。
本発明の態様、ならびにその特定の特徴、利点、及び詳細は、添付の図面に示される非限定的な例を参照して、以下でより完全に説明される。周知の構造の説明は、本発明を不必要に詳細に不明瞭にしないように省略する。しかし、本発明の詳細な説明及び特定の非限定的な実施例は本発明の態様を示しているが、例示のためだけに与えられており、限定のためではないことを理解されたい。基礎となる発明概念の精神及び/又は範囲内の様々な置換、修正、追加、及び/又は配置は、本開示から当業者には明らかであろう。
ここに記載される装置及び方法は、圧電トランスデューサで受信される超音波信号の電圧レベルを増加させる方法を詳細に説明する。記載される方法は、超音波パルスに含まれる信号及びエネルギーを処理するために、CMOS集積回路内のトランジスタを有するトランスデューサの集積化に関連している。本発明の目的は、入力電圧をより高い電圧に変換することである。ほとんどの応用例では、電圧の増加が望まれているが、いくつかの応用例では電圧の減少が望まれ、これは送信ポートと受信ポートを反転させることによって説明されるデバイスで達成することができる。このような用途の一例は、壁面AC電圧である120VACから5ボルトDCへの電圧変換である。
次に、図1Aを参照すると、一実施形態による、固体に取り付けられた圧電トランスデューサ1の断面図概略図が示されている。図1Aでは、圧電トランスデューサ1が基板2に取り付けられている。図示の基板2は、CMOS基板(CMOS層2A)であるが、非CMOS基板であってもよい。例えば、基板2は、シリコンウエハ、SiCウエハ、又は融着シリカウエハであり得る。一実施形態によると、基板2の厚さは、100μm~750μmの範囲内であり、これにより、基板2の上面に配置されたトランスデューサ1によって異なる時間にパルスを送受信することができる。トランスデューサ1は、基板2の上部及び/又は底部に配置することができる。図1Aに示す実施形態では、圧電トランスデューサ1が基板2の上部に配置される。
圧電トランスデューサ1は、電圧のパルスで駆動されると、超音波パルス3を発する。パルス4は、基板2の底部まで移動し、反射することができる。例えば、パルス4は、電気信号に逆変換するために上部トランスデューサ1で受信される。パルス5は、反射の途中にあるパルスを表す。パルス6は、RADAR及びSONARシステムで行われているように、トランスデューサ1のアレイを異なる位相及び時間遅延sで発射することによって配列することができる法線に対して角度をなして進行している。パルス7は、ある角度で反射される。図1Aは、また、駆動信号が連続的に、又はパルス3の通過時間と比較して長時間印加されたときのバルク基板2内の固定波8を示す。一実施形態によると、1-GHzの周波数では、超音波の波長は~9ミクロンであり、1-GHzの10-20サイクルの波列を生成し、90μm~180μmの深さの空間を占有する。
図1Bは、短パルス10を発射した後に、トランスデューサ1上で受け取った典型的なパルス振幅曲線を示す。パルス10は、駆動トランスデューサから受信トランスデューサへのRF結合による受信信号である(注、トランスデューサ1は、図1Aに全体的に示されている)。図1Bは、また、受信された第1反射信号9を示す。時間差はC/2Lに対応する。ここで、Cは音速であり、Lは基板2の厚さである。図1Bに描かれているように、受信された第1反射及び結果としての反射の振幅は、10ミリボルトの範囲で小さくすることができる。この信号を、ミキサを用いて信号振幅抽出又は復調のために処理するためには、この信号をできるだけ高い電圧に増幅することが望ましい。これには、電力を消費し、SNRを低減する高利得増幅器が必要である。したがって、振幅を増加させるための受動的アプローチが望まれる。
次に、図2Aを参照すると、一実施形態による、圧電積層体100の断面図概略図が示されている。圧電積層体100は、エネルギーをトランスデューサの底部に向けて送るトランスデューサを有することができ、このトランスデューサでは、エネルギーが基板と底部本体との間の界面の反射係数によって影響を受けることによって反射することができる。反射されるエネルギーを最大にするために、界面は基板とは非常に異なる音響インピーダンスを持つ材料から成ることができる。材料は、シリコン基板よりもはるかに低いインピーダンスを有するポリマーなどの軟質材料とすることができる。ポリマーの例としては、シリコン、PDMS、SU8、エポキシ、接着剤が挙げられる。別の材料は、超音波の反射を減少させる超音波エネルギーを吸収するためにより高い超音波インピーダンスを有する金属のナノ粒子を有する軟質ポリマーである。端部でチップをパッケージ層に支持することによって、材料をエアギャップとすることもできる。エアギャップは、非常に高い反射係数を与える。基板内の超音波分布を制御するために、吸収と反射の異なる境界条件で裏面をパターン化できる。戻ってくるパルスによって、エネルギーは、直列に並んだ多数のより小さなトランスデューサによって受け取られる。
圧電積層体100は、その厚さ及び音響インピーダンスによる圧電積層体100の音響応答を調整するために使用できる上部絶縁層101を含む。また、圧電積層体100は、基板109内で励起された機械波による電荷を励起及び感知するために、圧電層PI 103及びP2 105を横切って延びる電極102を含む。電極102(すなわち、電極層)の厚さ及び材料は、音響インピーダンスに影響を与え得ることから、最適な送信-受信特性を達成するように最適化され得る。圧電層103、105は、AlN(窒化アルミニウム)又はAlScN(又はAlScN)及びZnOなどの他の薄いファイルの圧電材料から作製できる。2つの圧電層103、105は、共振器への送信器及び受信器のエネルギー結合を最大にするために、厚さ及び超音波インピーダンスを有する超音波バッファ層104(すなわち、絶縁誘電体層)によって絶縁(すなわち、分離)できる。
さらに図2Aを参照すると、PI層103は、上部及び下部電極102が連続している1つの大きなトランスデューサであることが示されている。P2層105は、より小さなトランスデューサに分割されるが、直列に接続される。したがって、P1層103は、1つの大きなトランスデューサであり、P2層105は、直列にカスケード接続された複数のトランスデューサである。発信波束は、シリコン基板109を通って送られ、直列の多数のトランスデューサ(P2層105内)で受信され、一方、共振モードは、シリコン結晶基板109の厚さ内に設定され得る。分離用SiO層104の厚さは、半波長間隔で配置することによって、受信トランスデューサ上の信号を最大化するように最適化することができる。ただ1つの層の代わりに、他の絶縁層、又は絶縁層の組み合わせを使用することができる。バッファ層104自体は、最適な結合を達成するために副層から作ることができ、電気絶縁体である。
別の実施形態では、圧電層103、105の上部に追加の絶縁体層(図示せず)を使用して、パッシベーション層としての役割を果たすと共に、第1及び第2の圧電層103、105の周波数応答を制御するために、上部及び下部の圧電トランスデューサの積層体に音響的負荷を加える。金属電極102、及び圧電層103、105の材料の選択に応じて、圧電材料の結晶性を配向させるために、基板109上の最下部電極102の下にシード層が必要とされてもよい。材料の典型的な選択は、電極層102のためのモリブデン、圧電層103、105のためのAIN又はAlScN、絶縁体層104のためのSiO2及び最上部のパッシベーション層のためのAINシード層、及び最下部の電極102のためのAINシード層からなるのであろう。
図2Aにおいて、トランスデューサは、CMOS基板107、108上に作製されることが示されている。ここで、FEOLは、トランジスタのフロントエンドオブラインCMOS層108を示し、BEOLはバックエンドオブラインCMOS金属化層107を示す。絶縁体層(二酸化シリコンなど)106が、CMOS上部金属107から下部電極102を絶縁するために必要とされる。絶縁層106は、CMOS(例えば、CMOS BEOL層107)内の最上位接続を、ビア110のより多くの層を介してトランスデューサに接続する金属ビア111を有する。これらのビア111は受信トランスデューサ電極102を直列にカスケード接続できるように、様々な金属層を電気的に接続する。ビア111はCMOS回路に接続するために、トランスデューサ電極102をCMOSメタライゼーション107、108に接続するためにも使用される。CMOSトランジスタ層108(CMOS FEOL層108)は、デバイス上の圧電トランスデューサを検知し、駆動することができる。回路は、圧電トランスデューサの1つに接続することができ、シリコン109の体積内の超音波及びパルスを駆動するために使用することができる。受信トランスデューサは、エネルギー処理のためにトランジスタに接続することができる。
次に、図2Bを参照すると、別の実施例による、圧電積層体100の断面図概略図が示されている。この積層体100は、図2Aに示す積層体100と同様であるが、上部バッファ層101が省略されている。さらに、図2Bの積層体100のP2圧電層103は、空気によって異なるトランスデューサをより良好に絶縁するためにエッチング除去される。
図2Cを参照すると、別の代替実施形態による、圧電積層体100の断面図略図が示されている。図2Bの積層体100は、連続トランスデューサ層P1 105及び分割トランスデューサ層P2 103が切り替わった状態で、図2Aに示されたものと同様である。この構成は、各ビアがトランスデューサに寄生容量を追加することから、異なる数のビア110を受信機に接続するよりも、送信機に接続することにより、より良い電気的性能をもたらすことができる。
図2Dを参照すると、さらに別の実施形態による、圧電積層体100の断面図略図が示されている。図2Dにおける積層体100は、ここではCMOS基板107、108及び能動電子機器がないことを除いて、図2Aにおけるものと同様である。ここで、トランスデューサは、上部に露出された接続電気パッド112に接続される。このようなトランスデューサは、ワイヤボンディング、ボールグリッドアレイ、及びフリップチップボンディングのような一般的に使用される方法を介して、既製の電子機器のCMOSに接続することができる。基板109は、シリコン、ゲルマニウム、溶融石英、又は他の材料で作られた任意の基板とすることができる。
図2で説明した構造は、1つの変圧器ユニットに係るものである。これらのユニット自体を直列及び並列に配置して、電圧変換を提供しながら所望の入出力インピーダンスを達成することができる。
同一平面内にある複数のトランスデューサの構成では、トランスデューサの各々がほぼ同一の超音波速度及び歪場を受け取るか、又は曝露され、各々はそれを横切る電圧を発生する。歪の均一性は、音響場反射がトランスデューサにおける歪場が同位相であるようにどれだけ良好に設計されるかの関数となるのであろう。トランスデューサ内の超音波歪みにより、パルストランスデューサの各々は、その領域に比例する電荷を生成し、各トランスデューサの電圧は圧電効果により、より高い電圧を達成するために、直列に追加される。この電圧が増幅器の一部であるトランジスタゲートの入力ノードに印加されると、この電圧は、典型的な共通ソース又は共通ドレイン増幅器構成において、トランジスタを介して電流を伝導する。トランジスタ電流は、負荷インピーダンスを通って出力電圧を生成することができる。典型的には、増幅器が増幅状態においてトランジスタを機能化するためにDCバイアス電流を必要とする。一般に、増幅器は、バイアスされたトランジスタの数段から成ることができる。増幅器への入力電圧をより高くすることにより、変圧器構造を用いて電力を消費することなく、電子増幅器から必要とされる利得をより低くすることができる。これは増幅器副成分のバイアス電流を下げ、増幅器及び全体のセンサ及び撮像装置デバイスの電力消費を減少させる。
トランジスタ増幅器の雑音電圧は、典型的には電力及びトランジスタのサイズに比例するので、より大きな電圧信号はより高い信号を提供し、したがって、より高い信号対雑音比(SNR)を提供する。必要な電子利得を減らすことにより、入力信号をトランジスタ回路の等価電気雑音より大きくすることができるので、より高いSNRを得ることができる。環境発電のようないくつかの用途では、RF信号から来るエネルギーがDC電圧に変換され、回路に電力を供給する際の使用のために蓄積される。直列接続によって生成されたより高い電圧信号が入力信号を整流するために、エネルギー検出器又はエネルギー回収要素としてダイオード整流回路内に配置される場合、エネルギー伝達の有効性は、より高い入力電圧のためにより高い。ダイオードは、電流を負荷に駆動できるようにするために、あるターンオン電圧以上の電圧を必要とし、電流は、しきい値電圧以上の電圧の関数である。電圧が高いほど、電流が整流器を流れる量が多くなり、ダイオードの実効抵抗が減少し、それによってダイオード全体で電力を伝達する際に消費される電力が減少する。
図11は、振動電圧をコンデンサに蓄積されたDC電圧に変換するために使用されるダイオードの電流対電圧曲線を示す図である。図のように、電流は、入力電圧が減少することにつれて、各ダイオードの実効抵抗が指数関数的に増加する。さらに、増幅器で到達できる最大電圧を制限する漏れ電流を示した。
後述する、バッファによって分離された2つのトランスデューサ層を利用する電圧増幅器又はトランスの詳細な解析は、以下の式を使用して説明される。
Figure 2022531022000002
Figure 2022531022000003
これらの方程式は一般に、圧電層に係る電気的及び機械的変数を接続する構成方程式と呼ばれる。この積層トランスデューサの1次元モデルに対して4層を仮定することができる。図12は、前述のモデルで使用される積層トランスデューサの概略図を示す。第1の層は、x=0からx=xに至る送信機として使用される上部圧電層である。このトランスデューサは、積層全体を駆動する駆動トランスデューサ又は入力トランスデューサとすることができる。次の層は、x=xからx=xまでのSiO2層とすることができる。第3のレイヤは、x=xからx=xまでの受信レイヤである。第4の層は、バルクシリコンx=x~x=xとすることができる。ここで、x変数の値は、AINの厚さ及びバッファ層の厚さ、及びシリコンウエハの厚さに対応するように選択される。式1及び式2を用いて、圧電層全体に積分する。
Figure 2022531022000004
電場の方程式は、電位φ(x)の関数としての電場の定義である。
受信トランスデューサについての上記の積分は、x=xからx=xになり、x=xにおいてVが正であり、x=xにおいては接地であると定義される場合、積分に対する答えとしてVを得られる。
Figure 2022531022000005
ここで、u[x]は、受信トランスデューサ内の積層内の超音波変位である。もし受信トランスデューサがN個のトランスデューサに分解されれば、各トランスデューサは、電流の1/Nを生成する。
Figure 2022531022000006
受信トランスデューサは、負荷インピーダンスZに接続されていると仮定する。負荷インピーダンスは、RF環境発電のための整流器の増幅器入力インピーダンス又は負荷とすることができる。このトランスデューサからの電流は、電圧を生成するために負荷を駆動する。
Figure 2022531022000007
電流Iがトランスデューサに入る電流として定義された場合、電流はトランスデューサに入るので、Iマイナスの符号を有する。この仮定により、Iは、以下のように書くことができる。
Figure 2022531022000008
ここで、Vout=N*Vは、トランスデューサの各々がV電圧を生成するものである。したがって、
Figure 2022531022000009
すべてをNと1/jωCoxで乗算すると。
Figure 2022531022000010
この電圧Vは、セグメント化されたトランスデューサの各々の出力における電圧である。受信トランスデューサの歪は、駆動/送信トランスデューサによるものである。受信S(x)の歪みは、電圧Vinによって駆動されるドライバトランスデューサ歪みに関して書くことができる。
Figure 2022531022000011
ここで、送信機がクオリティファクタQを持つ共振システムをセットアップすると仮定し、e/y Vin/talnは、一般的に使用される圧電構成方程式に関連する効果的なd33E歪みとした場合、ファクターd(x)は、歪が受信トランスデューサが受信機をわたって、どれだけ良く分配されるかに依存するファクターとなる。
Figure 2022531022000012
積分はxに対する積分であり、したがって、ファクターΓ×tainとして書くことができる。
Figure 2022531022000013
これは、以下のように簡略化される。
Figure 2022531022000014
ここで、K=e/εY’は、しばしば電気機械結合定数と呼ばれる事実を使用する。電圧Vは、1つのトランスデューサの電圧であるため、直列に配置されたトランスデューサにわたる電圧は次のようになる。
Figure 2022531022000015
この式は、Nが増加する場合、電圧を増加させるが、N因子は電圧を減少させることを示す。Zが増加することにつれて、電圧は増加し、CAlNが増加すると、電圧も増加する。クオリティファクタが増加する場合、共振器内に蓄積される超音波振幅のより結果は、出力電圧の増加をもたらす。ここで図9Aを参照すると、例えばRFIDトランスポンダのように、音響トランス受信トランスデューサの直列接続がダイオード整流器負荷に直列に接続されている応用例が示されている。トランスデューサの直列接続は、(上述のように)より高い入力電圧をダイオード整流器に供給する結果となる。このより高い入力電圧はダイオード整流器をより高い効率レジームで動作させることを可能にし、その結果、入力RF電力に対するより高い変換効率をもたらす。
本明細書に記載の他の方法のいずれかに組み込むことができる。電圧を増幅するための別のアプローチでは、結晶異方性材料の自然能力を使用して、超音波及び対応する機械的エネルギーを特定の位置に集束させ、そこにはエネルギーを抽出するために、受信トランスデューサが特別に配置される。異方性結晶は、異なる結晶軸に沿った群速度差のために、エネルギー流を焦点に向けて転換する能力を有する。ある状況下では、波は、トランスデューサの幾何学的形状及び基板109の反射境界条件(図2A~2D)によって決定される中心位置に向かって屈曲する。送信電極及び受信電極102(図2A~2D)は、生成された音響波が結晶の異方性のために集束されるように配置される。
変圧器トランスデューサアレイがシリコンのような異方性基板上に製造される場合には、トランスデューサアレイを特定の位置に配置して、最大信号を達成することができる。異方性基板では、超音波がある結晶面上をより優先的に伝搬するとき、集束効果が超音波に対して観測できることが知られている。図3Aの暗領域によって表される[100]配向結晶シリコンにおける結晶面に沿った超音波の集束パターンが超音波が集束される場所であることを示す図である。図3Aにおいて、ST及びFTは、それぞれ、低速横波及び高速横波を指す。従って、最大受信信号を達成するために、受信変圧器トランスデューサアレイ200は、図3Bに示すように、それらの領域に配置されるべきである。したがって、図3Bは、異方性波伝搬による集束のためにエネルギーが集中する領域にトランスデューサを配置することによって受信信号を最大化するためのトランスデューサの最適配置を示す。
図中の各長方形は、1つのトランスデューサユニット、又は直列又は並列にカスケード接続されたトランスデューサユニットの組み合わせで構成されるトランスデューサ200に対応する。次いで、これらのトランスデューサ200は、直列に接続されて、トランスデューサ出力電圧を増加させる。これらのユニットトランスデューサ200を直列に接続する異なる方法が、図3Bに示されている。例えば、これらの受信トランスデューサ200は、変圧器の送信部分と基板の同じ側に配置することも、基板の反対側に配置することもできる。また、図3Bの実施形態では、トランスデューサ200が受信モードの横モードBAWトランスデューサである。体積横断波は、図3Cに示されるように、交差指形トランスデューサを用いて発生され、受信され得る。図3Dでは、指の間の電界が圧電フィルムに応力を発生させる。すべてが送信モードで一緒に接続されている一組の電極を送信側に配置することによって、しかし、次に、最も高い強度を有する電極が非集束領域と電気的に切り離されるように、電極をセグメント化することによって、受信波はより高い強度のために、高い電圧を発生するのであろう。
図4及び図5では、受信超音波トランスデューサ上で受信される電圧レベルを増加させる代替方法が示されている。トランスデューサは、外側トランスデューサ301を有する送信機300を備え、受信トランスデューサ302は(外側トランスデューサ301の形状によって生成される)円の中心にある。内側、受信トランスデューサ302は、直列に接続される。外部トランスデューサ301からの送信パルスは回折を受け、エネルギーのかなりのフラクションが内部、受信機トランスデューサ302によって受信される。外部の回折波は失われることがあり、又は二次トランスデューサを使用して回折エネルギーをピックアップすることができる。エネルギーの大部分が集められる内部、受信トランスデューサ302は、その面積が1つの大きなトランスデューサによってのみ占有されていた場合よりも高い電圧を増加させるために、直列に接続することができる。
図4及び図5において、エネルギーは、回折及びHBAR動作を通して集束される。図4は、中央に形成されたHBAR共振器を示す。回折波は、受信電極301、302で受信される。クオリティファクタは、電圧をブーストし、直列接続も電圧を増加させる。図5では、HBAR共振器も中央に形成されている。回折波は受信電極301、302で受信され、共振器のクオリティファクタ及び受信トランスデューサの直列接続は受信電圧をブーストする役割をはたす。
信号を増幅し続けるために、図6に示す圧電トランスデューサから発生される電圧を増加させる別のアプローチでは、送信トランスデューサアレイ400内のトランスデューサT1、T2、T3は全て、超音波均一パルスパケット又は連続波信号を基板内に発生する送信モードで並列に接続される。しかしながら、パルス通過時間の間、駆動後のしばらくの時間、連続波動作によって基板内のエネルギーが蓄積されるとき、又はパルスが戻るとき、トランスデューサT1、T2、T3は、電圧が直列に配置されるように直列に接続される。このアプローチは、CMOSトランジスタによって実現されるような一組のトランジスタスイッチ401が2つの異なるタイプの接続(並列及び直列)間をトグルすることを必要とする。トランジスタが、トランスデューサT1、T2、T3、配線の寄生容量に近接して密接に集積されている場合、チップへの電気パッドを低減することができる。図。7A~7CはトランスデューサT1、T2、T3が並列であり、トランスデューサT1、T2、T3が直列である場合の回路を示す。
ここで、図8Aを参照すると、受信変圧器トランスデューサアレイが示されており、各トランスデューサは、図6~7Cのように直列に接続され、トランジスタ増幅回路の入力段を表すトランジスタ負荷に接続されている。このトランジスタ負荷は、負荷容量Celecとしてモデル化できる。このトランジスタ負荷は、受信トランスデューサアレイの容量と共に容量性分圧器を形成し、これは、図8Bに示されるように、並列に駆動された場合、トランスデューサの全容量をCとしたとき、C/nとして近似され得る直列容量に対して直列に加算されるのであろう。したがって、増幅器入力上の受信電圧は、図8Cに示される式によって決定される。ここで、放射抵抗の影響は、トランスデューサのインピーダンスを支配するクランプされた容量のために無視される。
CMOSトランジスタの典型的なゲート容量値は、65nm、130nm、又は180nmのゲート長技術のような一般的に利用可能な技術において、単一フェムトファラドから数十フェムトファラドまでの範囲であり得る。以下の例は、増幅器ゲート入力に存在する電圧が同じ領域の単一トランスデューサとは対照的に、直列接続された音響トランスアレイの使用により大きいことを示している。
厚さ2mmの圧電体からなる200mm×200mmの正方形トランスデューサAlN膜の容量は、約1.6pFである。音響変圧器の場合、このより大きなトランスデューサを7個のトランスデューサのアレイに分割すれば、組み合わせた直列静電容量は、約0.0325pFになるのであろう。ゲートとソース-ドレイン、及び接合容量の合計を10fFと仮定すると、トランジスタゲートでの電圧は、直列接続されたトランスデューサ・アレイ・トランスを使用する方が単一のトランスデューサを使用するよりも約5.39倍高くなる。この単純な分析は、本明細書に記載されるデバイスの機能性を例示することを意味する。トランスデューサの電流出力を制限し、より高い寄生容量をトランジスタに並列に存在させるのであろう、スイッチング・トランジスタの直列抵抗のような付加的な変数が存在し得る。CMOSにおけるスイッチの伝送ゲート構成は、有効オン状態抵抗を有し、Wはトランジスタの幅であり、Lはトランジスタの長さである場合、トランジスタのサイズW/Lに反比例する。したがって、最適化された装置は、オン状態抵抗及び寄生容量を低減するために、スイッチ・トランジスタのサイズとトレードオフとなるであろう。
ダイオード整流器からの受信電圧を増加させるために音響変圧器トランスデューサアレイを接続する別の方法が、図9Bに示されている。トランスデューサは9Aと同様に直列に接続されているが、(カスケード接続されたダイオードを有する)カスケード接続された構成である。図9Bでは、各トランスデューサの正端子もダイオード整流器に接続されている。この概念は、図9Cに示される多段整流回路を形成するための集積回路キャパシタ及びダイオードの使用に類似しているが、RF入力結合キャパシタを直列接続されたトランスデューサに置き換えられている。
次に、図10を参照すると、駆動トランスデューサが示されている。等価容量Cと共鳴器Rradで等価放射抵抗をもつ、より大きいトランスデューサを示した。共振から外れて駆動される場合、等価機械的インダクタンスと容量の2つの付加的成分が、放射抵抗と直列になる。大きい方のトランスデューサは、シリコン体積を通って進み、受信トランスデューサに戻る機械的パルス波列を生成する。パルスは、直列受信トランスデューサに戻ると、理想的にはn個の小さなトランスデューサにわたって等しく分配される。しかし、回折や材料の損失のために、理想的なエネルギーよりも少ないエネルギーを受け取ることになる。理想的な場合、等価容量C/n及び運動抵抗nRradを有する各トランスデューサとなる。C/nは、n個の小さな容量を示す。直列の場合、実行容量はC/n。典型的なトランジスタ増幅器の入力インピーダンスがゲート容量とソースドレインの寄生容量から成る。この容量は、1~数十フェムトファラッドの範囲となる。
本発明の実施形態は特定の例示的な実施形態を参照して特に示され、説明されてきたが、当業者であれば、記載された説明及び図面によって支持され得る特許請求の範囲によって定義されるような本発明の精神及び範囲から逸脱することなく、詳細に様々な変更を実施することができることを理解されよう。さらに、例示的な実施形態がある数の要素を参照して説明される場合、例示的な実施形態は、ある数の要素より少ないか又は多い要素のいずれかを利用して実施され得ることが理解されるのであろう。

Claims (21)

  1. 第1の表面、及び対向する第2の表面を有する基板と、
    前記基板の前記第1の表面に取り付けられた、1つ又は複数のCMOS回路を備えるCMOSデバイスと、
    前記CMOSデバイスの外面に取り付けられた、1つ又は複数の圧電トランスデューサと、
    を含む、トランシーバ装置であって、
    前記1つ又は複数の圧電トランスデューサの各々は、前記基板の前記第2の表面に向かって超音波を放出するように構成されている、
    電圧を最大化するためのトランシーバ装置。
  2. 前記超音波は、位相調整される、請求項1に記載の装置。
  3. 前記基板が、可撓性の伸縮性材料から構成される、請求項1に記載の装置。
  4. 前記基板は、シリコンウエハ、SiCウエハ、及びシリカウエハの少なくとも1つから構成される、請求項1に記載の装置。
  5. 前記1つ又は複数の圧電トランスデューサは、AlN又はAlScNから構成される、請求項1に記載の装置。
  6. 前記1つ又は複数の圧電トランスデューサの少なくとも1つは、前記基板の前記第2の表面に向けて固定超音波を放射するように構成される、請求項1に記載の装置。
  7. 第1の表面、及び対向する第2の表面を有する基板と
    前記基板の前記第1の表面に取り付けられた、1つ又は複数の圧電トランスデューサの第1の層と、
    前記1つ又は複数の圧電トランスデューサの第1の層に取り付けられた、バッファ層と、
    前記バッファ層が前記1つ又は複数の圧電トランスデューサの第1の層、及び第2の層の間となるよう、前記バッファ層に取り付けられた、1つ又は複数の圧電トランスデューサの第2の層と、
    を含む、電圧を最大化するためのトランシーバ装置であって、
    前記1つ又は複数の圧電トランスデューサの第1の層、及び前記1つ又は複数の圧電トランスデューサの第2の層は、電気コネクタを介してカスケード構成で接続される、
    トランシーバ装置。
  8. 前記1つ又は複数の圧電層の第2の層の外面に取り付けられた、上部絶縁層と、を更に備える、請求項6に記載の装置。
  9. 1つ又は複数のCMOS回路を含むCMOSデバイスと、を更に含み、
    前記CMOSデバイスは、前記1つ又は複数の圧電トランスデューサの第1の層と前記基板との間に接続される、
    請求項6に記載の装置。
  10. 前記CMOSデバイスは、BEOL層及びFEOL層を含み、
    前記BEOL層は、メタライゼーション層であり、前記FEOL層は、前記BEOL層と前記基板との間に接続されたトランジスタ層である、
    請求項8に記載の装置。
  11. 前記1つ又は複数の圧電トランスデューサの第1の層と前記CMOSデバイスとの間に接続された絶縁層と、を更に備える、請求項8に記載の装置。
  12. 前記電気コネクタと前記CMOSデバイスとを接続する金属ビアと、を更に備える、請求項8に記載の装置。
  13. 前記電気コネクタに接続され、前記1つ又は複数の圧電トランスデューサの第1の層、又は前記1つ又は複数の圧電トランスデューサの第2の層の少なくとも外面まで延在する電気パッドと、を更に備える、請求項6に記載の装置。
  14. 前記基板は、パターンを有する裏面を有する、請求項6に記載の装置。
  15. 前記1つ又は複数の圧電トランスデューサの第2の層は、前記1つ又は複数の圧電トランスデューサのうちの2つの間に、少なくとも1つの空間を備える、請求項6に記載の装置。
  16. 前記1つ又は複数の圧電トランスデューサの第1の層、及び前記1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つは、1つの大型トランスデューサである、請求項6に記載の装置。
  17. 前記1つ又は複数の圧電トランスデューサの第1の層、及び前記1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つにおいて、前記圧電トランスデューサは、直列に接続される、請求項6に記載の装置。
  18. 前記1つ又は複数の圧電トランスデューサの第1の層、及び前記1つ又は複数の圧電トランスデューサの第2の層の少なくとも1つにおいて、前記圧電トランスデューサは、並列に接続される、請求項6に記載の装置。
  19. 前記1つ又は複数の圧電トランスデューサの第1の層、又は前記1つ又は複数の圧電トランスデューサの第2の層うちの少なくとも1つは、前記基板に向かって超音波を放射し、
    前記1つ又は複数の圧電トランスデューサの少なくとも1つは、異方性波集中によって決定される波の焦点に基づいて位置決めされる、
    請求項6に記載の装置。
  20. 第1の表面、及び対向する第2の表面を有する基板と、
    前記基板の前記第1の表面に取り付けられた、1つ又は複数の圧電トランスデューサの第1の層と、
    前記1つ又は複数の圧電トランスデューサの第1の層に取り付けられた、バッファ層と、
    前記バッファ層が前記1つ又は複数の圧電トランスデューサの第1の層、及び第2の層の間となるよう、前記バッファ層に取り付けられた、1つ又は複数の圧電トランスデューサの第2の層と、
    を含む、電圧を最大化するためのトランシーバ装置であって
    前記1つ又は複数の圧電トランスデューサの第1の層、及び前記1つ又は複数の圧電トランスデューサの第2の層は、第1の構成と第2の構成との間を再構成可能性に達成できるようオン又はオフ可能な1つ又は複数のトランジスタスイッチを有する回路内で接続されている、
    トランシーバ装置。
  21. 前記第1の構成において、前記第1の層、及び前記第2の層の少なくとも1つの前記1つ又は複数の圧電トランスデューサは、並列に送信し、
    前記第2の構成において、前記第1の層、及び前記第2の層の少なくとも1つの前記1つ又は複数の圧電トランスデューサは、直列に送信する、
    請求項19に記載の装置。
JP2021572007A 2019-05-30 2020-06-01 超音波信号受信を増加させる方法 Pending JP2022531022A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962854933P 2019-05-30 2019-05-30
US62/854,933 2019-05-30
PCT/US2020/035537 WO2020243700A1 (en) 2019-05-30 2020-06-01 Methods of increasing ultrasonic signal reception

Publications (2)

Publication Number Publication Date
JP2022531022A true JP2022531022A (ja) 2022-07-05
JPWO2020243700A5 JPWO2020243700A5 (ja) 2023-04-25

Family

ID=73553310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021572007A Pending JP2022531022A (ja) 2019-05-30 2020-06-01 超音波信号受信を増加させる方法

Country Status (5)

Country Link
US (1) US20220219197A1 (ja)
EP (1) EP3977756A4 (ja)
JP (1) JP2022531022A (ja)
KR (1) KR20220019722A (ja)
WO (1) WO2020243700A1 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6443900B2 (en) * 2000-03-15 2002-09-03 Olympus Optical Co., Ltd. Ultrasonic wave transducer system and ultrasonic wave transducer
WO2014014968A1 (en) * 2012-07-16 2014-01-23 Cornell University Integrated circuits having integrated acoustic communication links
US10217045B2 (en) 2012-07-16 2019-02-26 Cornell University Computation devices and artificial neurons based on nanoelectromechanical systems
US9475093B2 (en) * 2013-10-03 2016-10-25 Fujifilm Dimatix, Inc. Piezoelectric ultrasonic transducer array with switched operational modes
US9761324B2 (en) 2014-02-03 2017-09-12 Cornell University Piezoelectric and logic integrated delay line memory
US10497748B2 (en) 2015-10-14 2019-12-03 Qualcomm Incorporated Integrated piezoelectric micromechanical ultrasonic transducer pixel and array
US10721568B2 (en) * 2016-07-01 2020-07-21 Intel Corporation Piezoelectric package-integrated acoustic transducer devices

Also Published As

Publication number Publication date
US20220219197A1 (en) 2022-07-14
KR20220019722A (ko) 2022-02-17
WO2020243700A1 (en) 2020-12-03
EP3977756A4 (en) 2023-06-28
EP3977756A1 (en) 2022-04-06

Similar Documents

Publication Publication Date Title
US20210236090A1 (en) Imaging devices having piezoelectric transducers
US10322929B2 (en) Monolithic integration of PMUT on CMOS
US20210305487A1 (en) Piezoelectric sensor and manufacturing method thereof, method for recognizing fingerprint, and electronic device
US6645150B2 (en) Wide or multiple frequency band ultrasound transducer and transducer arrays
CN103097041B (zh) 薄膜超声换能器
US7741896B2 (en) High voltage drive circuit employing capacitive signal coupling and associated devices and methods
CN100555695C (zh) 通道数减少的可重构线性传感器阵列
CN101919079B (zh) 用于存在性检测的薄膜检测器
US20100309061A1 (en) A micro antenna device
US9509236B2 (en) Integrated circuit apparatus, ultrasound measuring apparatus, ultrasound probe and ultrasound diagnosis apparatus
US6323580B1 (en) Ferroic transducer
CN112118791A (zh) 集成超声换能器
EP3238629A1 (en) Integrated acoustic transducer with reduced propagation of undesired acoustic waves
Kuo et al. Towards ultrasonic through-silicon vias (UTSV)
JP2022531022A (ja) 超音波信号受信を増加させる方法
US20220094337A1 (en) Integration Method and Integration Structure for Control Circuit and Acoustic Wave Filter
GB2455749A (en) Antenna using piezoelectric material
CN116764922A (zh) 一种平面式双压电材料驱动的微机械超声换能器
US8791624B2 (en) Acoustic galvanic isolation device
Zamora et al. Fully integrated CMOS-PMUT transceiver
JP2022547370A (ja) 超音波マトリクス画像化デバイス
JP4605320B1 (ja) 超音波振動子およびそれを用いた超音波診断装置
US20230271222A1 (en) Low-frequency complementary metal oxide semiconductor (cmos) ultrasonic transducer
CN117943268A (zh) 超声换能器和用于生产超声换能器的方法
CN113884116A (zh) 超声波驱动电路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230417

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240516