JP2022505365A - 試験点用の終端点を有する双方向結合器 - Google Patents

Abstract

１つの実施形態では、装置は、上流信号および下流信号を終端負荷に結合するための双方向結合器を含む。試験点検出機構は、試験点デバイスが試験点コネクタ内に挿入されたときを検出するように構成されている。試験点デバイスは、上流信号または下流信号の試験を実施するように構成されている。スイッチは、試験点デバイスが試験点コネクタ内に挿入されているとして検出されるときに、終端負荷に結合されている状態から、試験点デバイスに結合されている状態に切り替わるように構成されている。スイッチは、試験点デバイスが試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、試験点デバイスに結合されている状態から、終端負荷に結合されている状態に切り替わるように構成されている。

Description

本願は、試験点用の終端点を有する双方向結合器に関する。

試験点は、ネットワーク内の上流または下流の接続の性能を測定するために使用され得る。１つの実装では、２つの別個の方向性結合器を使用して、２つの試験点（ＴＰ）を接続して、上流および下流の信号を測定する。第１の試験点用の１つの方向性結合器が、下流方向用に使用され、第２の試験点用の第２の方向性結合器が、上流接続用に使用される。これは、試験点にも７５オームの負荷を有する場合、７５オームの終端負荷などの終端負荷によって終端される分離ポートを残す。結合器の方向性は、分離ポートがどの程度良好に終端されるかによって制限され、これは、分離ポートの負荷が試験点の負荷と同じであるため、最大方向性性能を達成する。

全二重ノード設計では、２つの別個の結合器の使用は、結合器に接続された電力増幅器の出力における過剰な損失を加え得る。２つの別個の結合器を使用することで、挿入損失は、２倍になり、単一の結合器の場合の１ｄＢから、２つの結合器の場合の２ｄＢになる。出力ＲＦ増幅器は、そのクリッピング点の非常に近くで既に動作している場合がある。単一の結合器の使用では、ＲＦ増幅器は、２つの結合器の場合と比較してそれほどの増幅を提供する必要はなく、システムレベルの変調エラー率またはビットエラーレート（ＭＥＲ／ＢＥＲ）の性能を改善することになる。したがって、単一の双方向結合器は、上流方向および下流方向の両方に対して使用されなければならない場合がある。双方向結合器を使用する１つの利点は、１つのみの結合器が上流および下流方向の両方で使用されるため、接続におけるより低い挿入損失が存在することである。しかしながら、上流接続と下流接続との間の分離は、問題であり得る。結合器の方向性は、同じ量の電力が下流方向または上流方向のいずれかに注入されるときの任意の所与の結合ポートにおける電力差として定義される。結合器は、約２５～３０デシベル（ｄＢ）の方向性を有し得、これは、任意の所与の結合ポートで上流方向と下流方向との間に２５～３０ｄＢの分離が存在し得ることを意味する。しかしながら、これは、分離ポートにおける理想的な７５オームの終端に基づく。双方向結合器では、分離ポートにおける終端は、典型的には、完璧な７５オーム終端ではなく、したがって、下流と上流との間の分離を分離ポートの戻り損失に制限することになる。例えば、理想的な分離は、上流試験点および下流試験点の一方または両方が双方向結合器に接続されない場合があるため、達成されない場合がある。例えば、ユーザは、一方向にネットワークトラフィックを試験するために、試験点のうちの１つのみを使用し得る。これは、開放試験点ポートを残す。全二重ノード設計では、２０ｄＢの試験点が必要であり、１０ｄＢの結合器が使用される。開放試験点ポートからの最良の戻り損失は、２０ｄＢであり、これは、全てのポートが適切に終端されるときに、結合器が設計によって３０ｄＢの方向性を有する場合でも、結合器の方向性を２０ｄＢに制限する。最悪の場合、２つの反射が２つの開放試験点ポートから同相で追加されるとき、下流接続と上流接続との間の総分離は、わずか１６ｄＢ程度であり得る。

ネットワーク実装では、物理（ＰＨＹ）デバイスは、ヘッドエンド内に位置し、イーサネット（登録商標）インターフェースなどのデジタルインターフェース上のパケットを、ハイブリッドファイバ同軸（ＨＦＣ）ネットワーク上の無線周波数（ＲＦ）信号などのアナログ信号に変換し得る。物理デバイスは、加入者の構内に位置するモデムにＲＦ信号を送信する。しかしながら、分散型アクセスアーキテクチャ（ＤＡＡ）などの他の実装は、加入者が位置する近所に位置するノード内などの、加入者の構内により近い場所に物理デバイスを移動させた。再配置された物理デバイスは、遠隔物理デバイス（ＲＰＤ）と呼ばれる。

より長期的には、ＤＡＡは、アナログファイバをインターネットプロトコル（ＩＰ）デジタル接続で置き換え得る。しかしながら、より短期的には、かつＤＡＡ展開の早期では、多くのケーブルオペレータは、既に展開されたアナログ放送チャネル資産（例えば、アナログネットワーク展開）を活用し続けるために、デジタル接続（例えば、デジタル光リンク）の最上位にアナログ無線周波数（ＲＦ）オーバーレイを想定する。デジタル光リンクは、典型的には、マルチソースアグリーメント（ＭＳＡ）準拠のデジタルスモールフォームプラガブル（ＳＦＰ）光トランシーバモジュールを介して実装される。ＤＡＡ展開のためのアナログオーバーレイソリューションはまた、ＭＳＡ準拠のデジタルＳＦＰ光トランシーバモジュールで使用される標準パッケージ設計を活用し得る。例えば、アナログＳＦＰトランシーバモジュールは、ユーザが見るとき、デジタルＳＦＰトランシーバモジュールと類似に見え得る。さらに、デジタルＳＦＰモジュールとアナログＳＦＰモジュールとの間の類似の物理的ピンアウトなどの、デジタルおよびアナログの両方のＳＦＰモジュール活用ＭＳＡ仕様は、類似または全く同じであり得る。また、デジタルＳＦＰモジュールおよびアナログＳＦＰモジュールの両方は、同じピンを使用して、ピン＃１６などの電源電圧を受信し得る。しかしながら、デジタルＳＦＰモジュールおよびアナログＳＦＰモジュールは、異なる電源電圧を使用し得、例えば、アナログＳＦＰモジュールは、＋５ボルト（Ｖ）電源電圧を使用し得、デジタルＳＦＰモジュールは、＋３．３Ｖ電源電圧を使用し得る。アナログＳＦＰモジュールおよびデジタルＳＦＰモジュールが、電源用に同じピンを使用し得るため、デジタルＳＦＰモジュールがアナログＳＦＰモジュールスロットに意図せず挿入されるとき、デジタルＳＦＰモジュールは、＋３．３Ｖ電源の代わりにデジタルＳＦＰモジュールに提供される＋５Ｖ電源に起因して、即座に損傷されることになる。

いくつかの実施形態による、双方向結合器のポートを終端する簡略化されたシステムを図示する。 いくつかの実施形態による、双方向結合器のより詳細な例を図示する。 いくつかの実施形態による、上流試験点が双方向結合器に接続されていない状態の下流接続を示す。 いくつかの実施形態による、下流試験点が双方向結合器に接続されていない状態の上流接続を示す。 いくつかの実施形態による、下流試験点および上流試験点の両方が双方向結合器に接続された状態の接続を示す。 いくつかの実施形態による、試験点が試験点コネクタ内に挿入されるときを検出するために使用されているセンサを示す。 いくつかの実施形態による、試験点が試験点コネクタ内に挿入されるときを検出するために使用されているセンサを示す。 いくつかの実施形態による、プッシュボタンスイッチの例を図示する。 いくつかの実施形態による、プッシュボタンスイッチの例を図示する。 いくつかの実施形態による、ヒンジローラレバースイッチの例を図示する。 いくつかの実施形態による、ヒンジローラレバースイッチの例を図示する。 いくつかの実施形態による、スイッチを制御するための信号を図示する。 いくつかの実施形態による、スイッチを制御するための方法の簡略化されたフローチャートを図示する。 いくつかの実施形態による、電源電圧が制御されるネットワーク用の簡略化されたシステムを図示する。 いくつかの実施形態による、ノードのより詳細な例を図示する。 いくつかの実施形態による、ノードの別のより詳細な例を図示する。 いくつかの実施形態による、スロットに挿入されたモジュールが、アナログＳＦＰモジュールであるか、またはデジタルＳＦＰモジュールであるかを決定するための方法の簡略化されたフローチャートを図示する。 いくつかの実施形態による、スロット用の電源電圧を管理するための方法の簡略化されたフローチャートを図示する。 一実施形態による、プロセッサを用いて構成された専用コンピュータシステムの例を例示する。

本明細書では、双方向結合器システムのための技術が説明される。以下の説明では、説明を目的として、いくつかの実施形態の完全な理解を提供するために、多数の例および具体的な詳細が記載されている。特許請求の範囲によって定義されるいくつかの実施形態は、これらの例の一部または全部を単独で、または以下に説明される他の特徴との組み合わせで含み得、本明細書に説明される特徴および概念の修正および均等物をさらに含み得る。

いくつかの実施形態は、第１の試験点が第１のポートに接続されていないときに、双方向結合器の第１のポートを終端するよう制御される第１のスイッチを含む。また、いくつかの実施形態は、第２の試験点が第２のポートに接続されていないときに、双方向結合器の第２のポートを終端するように制御される第２のスイッチを含む。双方向結合器は、上流方向の上流信号と下流方向の下流信号とを結合し得る。第１のスイッチは、上流ポートで使用され、第２のスイッチは、下流ポートで使用される。スイッチは、終端負荷と試験点との間でトグルし得る。試験点が試験点コネクタ内に挿入されるとき、第１のスイッチは、試験点を双方向結合器に接続する。しかしながら、上流試験点が上流試験点コネクタ内に挿入されていないとき、第１のスイッチは、第１の終端負荷を上流ポートに接続するように切り替わる。また、下流試験点が下流試験点コネクタ内に挿入されていないとき、第２のスイッチは、第２の終端負荷を下流ポートに接続するように切り替わる。

上流試験点または下流試験点のうちの１つが試験点コネクタ内に挿入されていないときに、上流ポートまたは下流ポートのうちの１つに開放試験点接続が存在しないため、スイッチおよび終端負荷の使用は、結合器の方向性を改善する。例えば、双方向結合器の全てのポートは、常に適切に終端され、双方向結合器は、双方向結合器の設計によって与えられる最大の方向性を有し得る。

システム概要
図１は、いくつかの実施形態による、双方向結合器のポートを終端する簡略化されたシステム１００を図示する。システム１００は、ノード１０２、ヘッドエンド１０４、および顧客構内設備（ＣＰＥ）１０６を含む。いくつかの実施形態では、ノード１０２は、ヘッドエンド１０４から分離される。しかしながら、ノード１０２の構成要素はまた、ヘッドエンド１０４に含まれてもよい。いくつかの場合、オペレータは、オペレータがライブネットワークの動作を中断せずに、システムレベル性能をチェックすることができるように、両方向に挿入された試験点を有することを希望する。次のネットワークが説明されるが、いくつかの実施形態は、ＷｉＦｉまたはワイヤレスネットワークなどの他のネットワーク構成で使用されてもよい。

全二重設計では、下流接続および上流接続は、同じスペクトルを使用し得る。単一の双方向結合器１０８が、処理のために下流信号を下流構成要素に結合し、また処理のために上流信号を上流構成要素に結合するために使用され得る。双方向結合器１０８の使用は、背景技術に説明されるような、上流方向用の別個の結合器、および下流方向用の別個の結合器を使用することとは異なる。

下流方向では、ヘッドエンド１０４は、デジタル媒体を介してデジタル信号などの信号をノード１０２に送信し得る。いくつかの実施形態では、信号は、ケーブルテレビシステム用にプログラミングされ得るが、他のコンテンツが送信されてもよい。他の例では、ヘッドエンド１０４は、アナログ媒体を通じてアナログ信号をノード１０２に送信し得る。

スモールフォームプラガブルトランシーバ（ＳＦＰ）１２４は、下流信号を受信し得る。いくつかの実施形態では、トランシーバは、通常のＳＦＰデジタルトランシーバ、または通常のＳＦＰトランシーバよりも多くの帯域幅能力を有し得る拡張ＳＦＰトランシーバ（ＳＦＰ＋）とすることができる。また、アナログ信号は、アナログ受信機によって受信および処理され得る。

フィールドプログラマブル論理ゲートアレイ（ＦＰＧＡ）１１２は、信号を受信し、デジタル信号からアナログ信号へのデジタルアナログ変換器（ＤＡＣ）を使用して下流信号を変換し得る。ＲＦ増幅器などの増幅器１２０－１は、アナログ信号を増幅し、アナログ信号を双方向結合器１０８に送信する。次いで、双方向結合器１０８は、ケーブルモデムまたは他の加入者デバイスであり得るＣＰＥ１０６に下流信号を結合し得る。ＣＰＥ１０６は、信号を受信し、加入者デバイスなどに信号を出力し得る。

上流方向では、ＣＰＥ１０６は、上流信号をノード１０２に送信し得る。上流信号は、アナログ信号であり得る。双方向結合器１０８は、スプリッタ１２６を通して上流信号を結合し得る。スプリッタ１２６は、信号を分割し、ＲＦ増幅器１２０－２などの増幅器に信号を送信する。アナログ信号を増幅した後、ＦＰＧＡ１２２は、アナログ信号をデジタル信号に変換するために、アナログデジタル変換器（ＡＤＣ）を使用し得る。デジタル信号は、ＳＦＰ１２４を通じてヘッドエンド１０４に送信される。他の例では、ノード１０２は、アナログ信号を送信し得る。

いくつかの実施形態では、試験点は、ノード１０２内の上流接続または下流接続に挿入され得る。例えば、ノード１０２は、試験点が挿入され得る試験点コネクタ（例えば、スロットまたは他の接続デバイス）を有し得る。挿入されるという用語が使用されるとき、挿入は、試験点１１４を用いて作製され得る任意のタイプの接続とすることができる。例えば、試験点１１４は、スロット内に挿入される、接続パッドに接続される、などとすることができる。挿入されたときに、試験点１１４は、集積回路基板などの基板に接続され得、ここで、試験点１１４が、動作可能になり、電源がオンにされる。

挿入されたときに、試験点は、接続を試験するために使用され得る。上流試験点（ＵＳ ＴＰ）１１４－２は、ＣＰＥ１０６からノード１０２を通ってヘッドエンド１０４までの上流方向の接続（例えば、帯域幅または他の性能尺度）を試験するために使用され得る。下流試験点（ＤＳ ＴＰ）１１４－１は、ヘッドエンド１０４からノード１０２を通ってＣＰＥ１０６までの下流接続の接続を試験するために使用され得る。下流試験点１１４－１および上流試験点１１４－２は、試験点コネクタ内に挿入されてもよく、または挿入されなくてもよい。すなわち、下流試験点１１４－１および上流試験点１１４－２の両方が接続されてもよく、下流試験点１１４－１および上流試験点１１４－２の両方が接続されなくてもよく、下流試験点１１４－１が接続されてもよいが、上流試験点１１４－２が接続されなくてもよく、そして上流試験点１１４－１が接続されてもよいが、下流試験点１１４－１が接続されなくてもよい。

下流試験点１１４－１が、双方向結合器１０８の下流試験点コネクタ内に挿入されるとき、双方向結合器１０８は、下流試験点ポートで、下流信号に、下流試験点１１４－１まで結合し得る。例えば、双方向結合器１０８は、減衰器１１０－１、スイッチ１１２－１（例えば、ＲＦスイッチ）を通じて、下流試験点１１４－１に下流信号を結合し得る。信号の減衰が実施され得るが、減衰が必要とされない場合がある。

下流試験点１１４－１が試験点コネクタ内に挿入されていないとき、終端負荷１１６－１は、下流試験点ポートで双方向結合器１０８に接続される。例えば、下流試験点ポートは、減衰器１１０－１、スイッチ１１２－１を通じて、７５オームの負荷であり得る終端負荷１１６－１に接続される。７５オームの負荷は、上流試験点１１４－２または終端負荷１１６－２の負荷に一致し得る。負荷の一致は、双方向結合器１０８に対して最大の方向性を提供する。

上流試験点１１４－２が、双方向結合器１０８の上流試験点コネクタ内に挿入されるとき、上流信号は、スプリッタ１２６を通じて、双方向結合器１０８の上流試験点ポートから送信される。スプリッタ１２６は、信号を分割し、上流試験点１１４－２への減衰器１１０－２およびスイッチ１１２－２に信号を送信し得る。

上流試験点１１４－２が試験点コネクタに接続されていないとき、スイッチ１１２－２は、終端負荷１１６－２を上流試験点ポートに接続するように切り替わる。例えば、上流試験点ポートは、減衰器１１０－２、スイッチ１１２－２を通じて、７５オームの負荷であり得る終端負荷１１６－２に接続される。７５オームの負荷は、下流試験点１１４－１または終端負荷１１６－１の負荷に一致し得る。負荷の一致はまた、双方向結合器１０８に対して最大の方向性を提供する。

マイクロプロセッサ１１８は、上流試験点ポートを上流試験点１１４－２または終端負荷１１６－２に結合するように、スイッチ１１２－２を制御し得る。また、マイクロプロセッサ１１８は、下流試験点１１４－１および終端負荷１１６－１を下流試験点ポートに結合するように、スイッチ１１２－１を制御し得る。マイクロプロセッサ１１８は、下流試験点１１４－１または上流試験点１１４－２がそれぞれの試験点コネクタ内に挿入されているか否かを分析して、スイッチ１１２－１および１１２－２の位置をそれぞれ決定し得る。

双方向結合器
図２は、いくつかの実施形態による、双方向結合器１０８のより詳細な例を図示する。双方向結合器１０８は、第１のポート２０２、第２のポート２０４、下流試験点（ＴＰ）ポート２０６、および上流試験点（ＴＰ）ポート２０８を含む。第１のポート２０２および第２のポート２０４は、両方、上流信号および下流信号のために使用され得る。例えば、双方向結合器１０８が下流信号の下流を結合するとき、第１のポート２０２は、下流信号を受信する入力下流ポートであり、第２のポート２０４は、下流信号を出力する出力下流ポートである。双方向結合器１０８が上流信号の上流を結合するとき、第２のポート２０４は、上流信号を受信する入力上流ポートであり、第１のポート２０２は、上流信号を出力する出力上流ポートである。

スイッチ１１２－２は、終端負荷１１６－２と上流試験点１１４－２との間で切り替わり得る。示されるように、上流試験点１１４－２および終端負荷１１６－２の両方は、７５オームの負荷を有し得る。７５オームの負荷が使用されるが、負荷は、異なる値であってもよい。例えば、負荷インピーダンスは、７５オームのシステム（例えば、ケーブルテレビネットワーク）では７５オームであり、５０オームのシステム（例えば、ＷｉＦｉまたは無線システム）では５０オームである。しかしながら、終端負荷１１６－２は、上流試験点１１４－２が上流試験点ポート２０８に接続されていないときに、最大の分離および最大の方向性を提供するために、下流試験点１１４－１と同じ負荷（または閾値内で非常に類似の）を有し得る。

スイッチ１１２－１はまた、終端負荷１１６－１と下流試験点１１４－１との間で切り替わり得る。同様に、終端負荷１１６－１および下流試験点１１４－１は、７５オームの同じ負荷を有する。終端負荷１１６－１は、試験点１１４－１が下流試験点ポート２０６に接続されていないときに、最大の分離および方向性を提供するために、上流試験点１１４－２と同じ負荷（または閾値内で非常に類似の）を有し得る。

上述のように、試験点接続内に挿入される試験点の異なる組み合わせが理解され得る。図３Ａ、３Ｂ、および３Ｃは、いくつかの実施形態による、双方向結合器１０８に対する異なる接続を示す。図３Ａは、いくつかの実施形態による、上流試験点１１４－２が双方向結合器１０８に接続されていない状態の下流接続を示す。下流試験点１１４－１は、試験点コネクタ内に挿入されており、双方向結合器１０８に接続される。

入力下流ポート２０２は、下流信号を受信し、下流信号は、出力下流ポート２０４に結合される。また、下流信号は、スイッチ１１２－１が下流試験点１１４－１に切り替えられるため、下流試験点ポート２０６に結合される。したがって、終端負荷１１６－１は、双方向結合器１０８に接続されない。

上流試験点ポート２０８はまた、出力下流ポート２０４に連結される。このポートは、下流方向に最大の分離を提供するために適切に終端される必要がある。この例では、上流試験点１１４－２は、試験点コネクタ内に挿入されない。したがって、スイッチ１１２－２は、終端負荷１１６－２を上流試験点ポート２０８に結合するように切り替えられ、それによって、上流試験点ポート２０８を終端し、開放ポートを残さない。終端負荷１１６－２は、最大の方向性を提供するために、下流試験点１１４－１と同じ負荷である。

図３Ｂは、いくつかの実施形態による、下流試験点１１４－１が双方向結合器１０８に接続されていない状態の上流接続を示す。入力上流ポート２０４は、上流信号を受信し、上流信号を出力上流ポート２０２に結合する。また、入力上流ポート２０４は、上流信号を上流試験点ポート２０８に結合する。上流試験点１１４－２は、試験点コネクタ内に挿入されており、スイッチ１１２－２を介して双方向結合器１０８に接続される。したがって、終端負荷１１６－２は、双方向結合器１０８に接続されない。

また、出力上流ポート２０２は、下流試験点ポート２０６に結合される。このポートは、上流方向に最大の分離を提供するために適切に終端される必要がある。この例では、下流試験点１１４－１は、試験点コネクタ内に挿入されない。したがって、スイッチ１１２－１は、終端負荷１１６－１を下流試験点ポート２０６に結合するように切り替えられ、それによって、下流試験点ポート２０６を終端する。終端負荷１１６－１は、最大の方向性を提供するために、上流試験点１１４－２と同じ負荷である。

図３Ｃは、いくつかの実施形態による、下流試験点１１４－１および上流試験点１１４－２の両方が双方向結合器１０８に接続された状態の接続を示す。下流試験点１１４－１および上流試験点１１４－２の両方がそれぞれの試験点コネクタ内に挿入されるため、終端負荷は、不要である。スイッチ１１２－１は、下流試験点１１４－１を下流試験点ポート２０６に接続し、スイッチ１１２－２は、上流試験点１１４－２を上流試験点ポート２０８に接続する。試験点１１４－１および１１４－２は両方が同じ負荷であり、双方向結合器１０８に対して最大の方向性を提供する。

いくつかの実施形態では、下流試験点１１４－１および上流試験点１１４－２は、試験点コネクタ内に挿入されなくてもよい。この例では、スイッチ１１２－１は、終端負荷１１６－１に接続され、スイッチ１１２－２は、終端負荷１１６－２に接続される。

検出機構の異なる例
次に、検出機構のいくつかの例を説明する。検出機構のこれらの例が説明されているが、検出機構の他の例が使用されてもよい。図４Ａおよび４Ｂは、いくつかの実施形態による、試験点が試験点コネクタ４０８内に挿入されるときを検出するために使用されているセンサ４０２を示す。図４Ａでは、光センサなどのセンサ４０２は、光などの信号を検出し得る。センサ４０２は、試験点１１４が挿入され得る試験点コネクタ４０８内に位置し得る。例えば、センサ４０２は、試験点１１４が試験点コネクタ４０８に接続するために挿入され得る回路基板上にあってもよい。

ノード１０２は、光などの信号を放射する、光エミッタ４０４などのエミッタを含み、これは、センサ４０２によって検出され得る。例えば、光は、ノード１０２の表面４０６でセンサ４０２まで反射し得る。しかしながら、他の例では、光は、表面で反射されなくてもよい。むしろ、光は、センサ４０２に直接放射されてもよい。

図４Ｂは、いくつかの実施形態による、試験点１１４が試験点コネクタ４０８内に挿入されるときの例を示す。試験点１１４が試験点コネクタ４０８内に挿入されるとき、試験点１１４は、試験点１１４がノード１０２のネットワーク特性を試験し得るように、動作可能になる。しかしながら、試験点１１４は、双方向結合器１０８のポートに結合される必要がある。エミッタ４０４によって放射された光が、光センサ４０２に達することを妨害されるとき、光センサ４０２は、試験点１１４が試験点コネクタ４０８内に挿入されたことを示す信号を出力し得る。いくつかの実施形態では、光は、試験点１１４を妨害され得、それによって、光が光エミッタ４０４に到達することを妨害する。マイクロプロセッサ１１８は、光センサ４０２からの信号を使用して、スイッチ１１２－１および／または１１２－２の位置を変化させて、上述のように、試験点１１４を上流試験点ポート２０８および／または下流試験点ポート２０６に結合する。

図５Ａおよび５Ｂは、いくつかの実施形態による、プッシュボタンスイッチの例を図示する。図５Ａでは、プッシュボタンスイッチ５０２は、接触によって作動され得る構造であり得る。例えば、プッシュボタンスイッチは、試験点１１４の挿入方向に対して下向きまたは平行などの方向に押され得る。プッシュボタンスイッチ５０２は、試験点コネクタ４０８の底部に位置し得る。しかしながら、プッシュボタンスイッチ５０２はまた、試験点コネクタ４０８の側面などの、他の場所に位置し得る。また、プッシュボタンスイッチ５０２は、回路基板に平行、または試験点１１４に対して垂直などの、任意の方向に作動され得る。

図５Ｂでは、試験点１１４が試験点コネクタ４０８に挿入されるとき、プッシュボタンスイッチ５０２が下向き方向に作動される。閾値を超えるなど、プッシュボタンスイッチ５０２が作動されるとき、プッシュボタンスイッチ５０２は、次いで、試験点１１４が試験点コネクタ４０８内に挿入されたことを示す信号を出力する。プッシュボタンスイッチ５０２からの信号は、上述のように、試験点１１４を上流試験点ポート２０８および／または下流試験点ポート２０６に結合するために、スイッチ１１２－１および／または１１２－２を変化させるために使用され得る。

図６Ａおよび６Ｂは、いくつかの実施形態による、ヒンジローラレバースイッチの例を図示する。図６Ａでは、ヒンジフォルダレバースイッチ６０２は、一方向に作動され得るレバーを含み得る。ヒンジフォルダレバースイッチ６０２は、試験点コネクタ１２０８の側面に位置し得る。ローラを有するレバーは、試験点１１４が、試験点コネクタ１２０８内に挿入されたときにローラに接触することになるように、試験点コネクタ１２０８に近接して配置される。

図６Ｂでは、試験点１１４は、試験点コネクタ１２０８内に挿入されている。６０４では、ヒンジフォルダレバースイッチのレバーが、ボタンを押す方向に移動した。挿入されたとき、試験点１１４は、ローラレバーを、ヒンジローラレバースイッチ６０２上のボタンを押すなどの、ボタンを作動させるために一方向に移動させる。ボタンが押されるとき、ヒンジローラレバースイッチ６０２は、試験点１１４が試験点コネクタ１２０８内に挿入されたことを示す信号を出力する。ヒンジフォルダレバースイッチ６０２からの信号は、上述のように、試験点１１４を上流試験点ポート１００８および／または下流試験点ポート１００６に結合するために、スイッチ１１２－１および／または１１２－２を変化させるために使用され得る。

スイッチ制御
上述のように、各実装は、スイッチに、試験点１１４を双方向結合器１０８に結合させる信号を送った。図７は、いくつかの実施形態による、スイッチ１１２を制御するための信号を図示する。ノード１０２は、下流試験点１１４－１が試験点コネクタ４０８内に挿入されたか否かを検出する検出機構７０２－１と、上流試験点１１４－２が試験点コネクタ４０８内に挿入されたか否かを検出する検出機構７０２－２と、を含む。検出機構７０２－１または７０２－２は、上述の検出機構のうちの１つであってもよく、または異なる検出機構であってもよい。検出機構７０２－１または７０２－２のいずれかが、それぞれ、試験点１１４－１または１１４－２の挿入を検出するとき、検出機構７０２－１または７０２－２は、マイクロプロセッサ１１８に信号を送信する。

マイクロプロセッサ１１８は、信号を処理し、試験点がそれぞれの試験点コネクタ４０８に挿入されたと決定する。試験点が試験点コネクタ４０８内に挿入されると、マイクロプロセッサ１１８は、スイッチ１１２－１またはスイッチ１１２－２と通信する。例えば、下流試験点１１４－１が試験点コネクタ４０８－１内に挿入されるとき、マイクロプロセッサ１１８は、下流試験点ポート２０６を下流試験点１１４－１に結合するために、スイッチ１１２－１に信号を送信する。同様に、試験点１１４－２が試験点コネクタ４０８－２内に挿入されたとマイクロプロセッサ１１８が検出するとき、マイクロプロセッサ１１８は、スイッチ１１２－２に信号を送信して、試験点コネクタ１１４－２を上流試験点ポート２０８に結合する。

図８は、いくつかの実施形態による、スイッチを制御するための方法の簡略化されたフローチャート８００を図示する。８０２では、マイクロプロセッサ１１８は、試験点コネクタ４０８内の試験点１１４の挿入を検出する。８０４では、マイクロプロセッサ１１８は、どの試験点１１４が挿入されたかを決定する。例えば、マイクロプロセッサ１１８は、上流試験点１１４－２または下流試験点１１４－１が挿入されたか否かを決定し得る。８０６では、下流試験点１１４－１が挿入されたとき、マイクロプロセッサ１１８は、スイッチ１１２－１を終端負荷１１６－１から下流試験点１１４－１に変化させる。

８０８では、上流試験点１１４－２が挿入されたとき、マイクロプロセッサ１１８は、スイッチ１１２－２を終端負荷１１６－２から下流試験点１１４－２に変化させる。したがって、試験点が試験点コネクタ内に挿入されていないときに開放ポートを有する代わりに、いくつかの実施形態は、双方向結合器１０８に対してより良好な分離を提供するために、終端負荷を結合する。

本明細書では、電源制御システム用の技術が説明される。以下の説明では、説明を目的として、いくつかの実施形態の完全な理解を提供するために、多数の例および具体的な詳細が記載されている。特許請求の範囲によって定義されるいくつかの実施形態は、これらの例の一部または全部を単独で、または以下に説明される他の特徴との組み合わせで含み得、本明細書に説明される特徴および概念の修正および均等物をさらに含み得る。

いくつかの実施形態は、スロット内に挿入されたモジュールのタイプに基づいて、ノード内のスロットに印加される電源電圧を制御する。例えば、スロットは、アナログスモールフォームプラガブル（ＳＦＰ）モジュールなどの、第１のタイプのモジュールを受信するように構成され得る。アナログＳＦＰモジュールは、＋５Ｖ電源などの第１の電源電圧で動作するように構成され得る。いくつかの実施形態では、ノード用のプロセッサは、デフォルトの電源電圧を、第１の電源電圧とは異なる第２の電源電圧に設定し得る。例えば、＋３．３Ｖの電源電圧などの、より低い電源電圧は、スロットに印加されるデフォルトの電源電圧として設定され得る。＋３．３Ｖの電源電圧は、デジタルＳＦＰモジュールなどの第２のタイプのＳＦＰモジュールが使用するように構成されている電圧であり得るか、またはデジタルＳＦＰモジュールを損傷しない電圧であり得る。したがって、デジタルＳＦＰモジュールが意図せずスロット内に差し込まれた場合、デジタルＳＦＰモジュールは、３．３Ｖの電源電圧によって損傷されることはない。しかしながら、＋５Ｖの電源電圧がデジタルＳＦＰモジュールの電源ピンに印加されている場合、電圧は、デジタルＳＦＰモジュールが＋５Ｖの電圧で動作するように構成されていないため、デジタルＳＦＰモジュールを損傷することになる。より高い電圧は、デジタルＳＦＰモジュールのいくつかの構成要素を損傷し得る。

電源電圧を制御するために、モジュールがノードのスロット内に挿入されるとき、プロセッサは、モジュールの挿入を検出する。次いで、プロセッサは、モジュールと通信して、どのタイプのモジュールがスロット内に挿入されているかを決定する。例えば、プロセッサは、モジュールから情報を受信し、情報を使用して、モジュールが、デジタルＳＦＰモジュールであるか、またはアナログＳＦＰモジュールであるかを決定し得る。次いで、プロセッサは、モジュールに対して適切な電源電圧を決定し得る。例えば、プロセッサは、デジタルＳＦＰモジュールに＋３．３Ｖの電源電圧を使用し、アナログＳＦＰモジュールに＋５Ｖの電源電圧を使用し得る。

プロセッサは、アナログＳＦＰが検出されるときに、スロットの電源ピンに供給される電源電圧を＋５Ｖに調整する。しかしながら、デジタルＳＦＰモジュールがスロット内に挿入されている場合、プロセッサは、電源電圧を変化させない。

図９は、いくつかの実施形態による、電源電圧が制御されるネットワークのための簡略化されたシステム１００を図示する。システム９００は、ヘッドエンド９０６、ノード９０２、および顧客構内設備（ＣＰＥ）９０４を含む。ヘッドエンド９０６およびノード９０２は、デジタルネットワーク（例えば、イーサネットもしくは光ネットワーク）および／またはアナログネットワーク（例えば、無線周波数（ＲＦ）ネットワーク）などのネットワークによって分離され得る。ノード９０２は、ヘッドエンド９０６と比較して、加入者の構内の近くに位置し得る。加入者の構内は、ＣＰＥ９０４（例えば、ケーブルモデム、加入者デバイス、セットトップボックス、ゲートウェイなど）などのネットワークデバイスを含む。このアーキテクチャが説明されているが、他の分散アーキテクチャが使用され得る。さらに、ノード９０２の構成要素は、ヘッドエンド９０６に位置し得る。

下流方向では、ヘッドエンド９０６は、イーサネットまたはパッシブ光ネットワーク（ＰＯＮ）などのデジタル媒体を介して、デジタル信号をノード９０２に送信する。デジタル信号は、ノード９０２内の遠隔物理デバイスで電気信号として受信される。遠隔物理デバイスは、ノード９０２、またはノード９０２の一部とみなされ、示される構成要素を含み得る。しかしながら、議論の目的で、ノード９０２という用語が使用されることになる。ノード９０２は、デジタル信号を、無線周波数（ＲＦ）信号などのアナログ信号に変換する。

ノード９０２はまた、アナログ媒体を介してヘッドエンド１０６からアナログ信号を受信し得る。ノード９０２は、次いで、デジタル媒体からのデジタル信号から変換されたアナログ信号と、アナログ媒体からのアナログ信号と、を合成し得る。ノード９０２は、合成されたアナログ信号（例えば、ＲＦ信号）を、同軸ネットワークなどのアナログ媒体を介してＣＰＥ９０４に送信する。

上流方向では、ＣＰＥ１０４はまた、アナログ信号をアナログ媒体を介してノード９０２に送信し得る。アナログ信号は、デジタル媒体およびアナログ媒体の両方を通じてヘッドエンド１０６への送信のための部分を含み得る。次いで、ノード９０２は、アナログ信号の少なくとも一部分をデジタル信号に変換し、デジタル媒体を通じてヘッドエンド９０６に送信する。加えて、ノード９０２は、アナログ媒体を通じてアナログ信号の少なくとも一部分をヘッドエンド９０６に送信する。

ノード９０２内のアナログ信号およびデジタル信号の処理は、ここで、より詳細に議論されることになる。異なるＳＦＰモジュールは、デジタルおよびアナログ信号を受信および送信するために使用され得る。ＳＦＰモジュールは、ノード９０２内のスロット内に挿入され得るモジュールである。スモールフォームプラガブルモジュールが説明されているが、ノード９０２のエリア内に挿入され得る他のタイプのモジュールが使用され得る。第１のＳＦＰモジュールは、デジタル信号を受信および送信するよう構成され、第２のＳＦＰモジュールは、アナログ信号を受信、処理、および送信するように構成される。いくつかの例では、アナログＳＦＰモジュールは、デジタル信号を受信、処理、および送信することができず、デジタルＳＦＰモジュールは、アナログ信号を受信および送信することができない。

下流方向では、ノード９０２は、ＳＦＰ－ＲＦレシーバ（Ｒｘ）９０８などのアナログＳＦＰ受信機でアナログ信号を受信し得る。ノード９０２はまた、ＳＦＰトランシーバ１１０などのデジタルＳＦＰトランシーバでデジタル信号を受信し得る。デジタルＳＦＰは、通常ＳＦＰまたは拡張ＳＦＰ＋であり得、上流および下流の両方にデジタル信号を送信し得る。通常デジタルＳＦＰは、第１の量のギガビット（Ｇｂｉｔ）／秒の通信をサポートし得る。拡張ＳＦＰ（ＳＦＰ＋）は、ＳＦＰの拡張バージョンであり得、１６Ｇｂｉｔ／ｓなどの通常ＳＦＰよりも高いデータレートをサポートし得る。拡張バージョンが、議論の目的で使用されることになるが、他のＳＦＰタイプもまた、認められ得る。

デジタル信号は、デジタル信号をアナログ信号に変換するデジタルアナログ変換器（ＤＡＣ）９１６にデジタル信号を送信する、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）９１４によって処理される。ＳＦＰ－ＲＦ Ｒｘ ９０８からのアナログ信号およびＤＡＣ９１６からのデジタル信号は、コンバイナ９２０で合成され得る。アナログ信号は、コンバイナ９２０によって合成されたアナログ信号出力内のデジタル信号とオーバーレイされる。次いで、合成された信号は、増幅器９２４によって増幅され、次いで、アナログ信号をＣＰＥ９０４に出力し得るデバイス９２８を通じて、転送され得る。転送デバイス９２８が、上流信号を下流信号と合成し得る。例えば、デバイス９２８は、上流帯域幅が５～４２または８５ＭＨｚであり、下流が５４または１０８ＭＨｚ～．１２ＧＨｚであるなどの、２つのポートから単一のポートに信号を多重化し得る、ダイプレクサフィルタであり得る。また、デバイス９２８は、いずれかの方向に上流信号または下流信号のいずれかを結合し得る結合器であり得る。

上流方向では、ＣＰＥ９０４は、アナログ信号をノード９０２に送信し得る。転送デバイス９２８は、増幅用の増幅器９２６にアナログ信号を送信する。アナログ信号は、スプリッタ９２２に入力される。アナログ信号は、スプリッタ９２２で分割され得るデジタル部分およびアナログ部分を含む。アナログ部分は、ＳＦＰ－ＲＦ送信機（Ｔｘ）９１２などのアナログＳＦＰ送信機に送信される。次いで、ＳＦＰ－ＲＦ Ｔｘ ９１２は、アナログ信号をヘッドエンド９０６に送信する。

上流信号のデジタル部分について、アナログデジタル変換器（ＡＤＣ）９１８は、上流信号のデジタル部分を受信し、アナログ信号をデジタルに変換する。ＦＰＧＡ９１４は、デジタル信号を受信し、デジタル信号をデジタルＳＦＰ９１０に提供する。ＳＦＰ９１０は、次いで、デジタル信号をヘッドエンド９０６に送信し得る。

上記のネットワーク構成が説明されているが、他のネットワーク構成が使用され得ることが理解されることになる。また、ノード９０２に示されていない他の構成要素もまた、アナログおよびデジタル信号を処理するために使用され得る。

図１０は、いくつかの実施形態による、ノード９０２のより詳細な例を図示する。ノード９０２は、複数のスロット２０２－１～２０２－３を含む。３つのスロットが示されているが、ノード９０２は、２つのスロット、４つのスロット、５つのスロットなどの、異なる数のスロットを有し得る。スロット１００２－１～１００２－３は、特定のタイプのＳＦＰモジュールで動作するように具体的に構成され得る。いくつかの例では、スロット１００２－１は、ＳＦＰ－ＲＦ Ｒｘ ９０８で動作するように構成され、スロット１００２－２は、デジタルＳＦＰ＋ ９１０で動作するように構成され、スロット１００２－３は、ＳＦＰ－ＲＦ Ｔｘ ９１２で動作するように構成されている。動作することによって、正しいＳＦＰモジュールを受信するときの各スロットは、上流および／または下流方向に適切にデータを通信し得る。不適切なＳＦＰモジュールがスロット１００２内に挿入されるとき、そのモジュールは、ノード９０２内の信号を適切に処理および送信しないことになる。例えば、アナログＳＦＰモジュールスロット内に挿入されているデジタルＳＦＰモジュールは、そのスロットで受信されるアナログ信号を適切に処理および送信しないことになる。この構成が説明されているが、スロットの他の構成が認められ得る。

各スロット１００２は、ＳＦＰモジュールからのピンが、挿入されるなどの、結合され得る、ピンコネクタ１００４を含む。ピンコネクタは、ＳＦＰモジュールのピンを受信および接続し得る個々の接続点であり得る。いくつかの例では、各スロット１００２－１～１００２－３のピンレイアウト寸法は、類似または同じである。同じものは、ピンレイアウトを設計するときに同一寸法を使用し得る。ピンレイアウトは、ピンコネクタが、同じ間隔配置などの、レイアウト内で同じ位置にあるなどの、寸法的に同じであり得る。コネクタは、アナログＳＦＰモジュールおよびデジタルＳＦＰモジュールの両方に適合するという点で同じである。つまり、ピンの数、ピンのレイアウト、およびピンの間隔は、アナログＳＦＰモジュールまたはデジタルＳＦＰモジュールのピンのいずれかを受容し得る。さらに、コネクタは、同じタイプのピンを受容するように構成され得る。つまり、ピンの少なくとも一部分は、アナログＳＦＰモジュールおよびデジタルＳＦＰモジュールの両方が同じ位置に電源ピンを有するなどの、類似の機能を実施するように構成され得る。アナログＳＦＰモジュールまたはデジタルＳＦＰモジュールのパッケージもまた、類似に見え得る。つまり、両方のパッケージの設計は、類似のまたは同じ仕様を使用し得る。

図１１は、いくつかの実施形態による、ノード１０２のより詳細な例を図示する。プロセッサ１１０２は、異なる要件に基づいて、ＦＰＧＡ ９１４、ＤＡＣ ９１６、ＡＤＣ ９１８、転送デバイス９２８、およびノード９０２の他の構成要素を構成し得る。いくつかの実施形態は、プロセッサ１１０２を活用して、何のタイプのＳＦＰモジュールがスロット内に挿入されたかに基づいて、電源電圧を調整する。例えば、プロセッサ１１０２は、スロット１００２内に挿入されたＳＦＰモジュール１１１２と通信するように構成されている。プロセッサ１１０２は、どのタイプのＳＦＰモジュールがスロット１００２内に挿入されているかに基づいて、５．０Ｖまたは３．３Ｖの電源電圧などの、第１の電源電圧または第２の電源電圧を出力し得る電源３１０を制御する。説明されたプロセスは、アナログＳＦＰモジュールを受信するように構成されている各スロットに対して実施され得る。

ＳＦＰモジュール１１１２がスロット２０２に挿入されるとき、プロセッサ１１０２は、ステータスラインを介して挿入を感知する。例えば、ステータスラインは、ＳＦＰモジュール１１１２がスロット１００２内に挿入されるときを感知するＭＯＤ＿ＡＢＳラインであり得る。いくつかの例では、ステータスラインは、ピンコネクタ＃６に結合され、ＳＦＰモジュール１１１２は、ステータスラインを通じてモジュールセンサ１１０８に信号を送信する。信号は、ＳＦＰモジュールがスロット１００２内に挿入されたことをモジュールセンサ９０８に示す。

モジュールセンサ１１０８は、挿入を検出し、電源コントローラ１１０６に、どの電源電圧をＳＦＰモジュール１１１２に供給するかを決定させる。いくつかの例では、電源コントローラ１１０６は、スロット１００２のコネクタおよびＳＦＰモジュール１１１２のピンに接続されている、Ｉ２Ｃバスなどのバスを通じて通信する。いくつかの例では、バスは、ＳＦＰモジュール１１１２のピン＃３に接続される。通信を通じて、電源コントローラ１１０６は、ＳＦＰモジュール１１１２のタイプに関する情報を、他の情報と共に受信し得る。例えば、ＳＦＰモジュール１１１２は、バスのアドレス空間に情報を送信し得、これは、上側および下側の１２８バイトに分割され得る。ＳＦＰモジュール１１１２は、アドレス空間の下側１２８バイトなどの、アドレス空間の一部に情報を送信し得る。情報は、ＳＦＰタイプ（例えば、ＳＦＰモジュール３１２がデジタルＳＦＰ／ＳＦＰ＋モジュールまたはアナログＳＦＰモジュールであるか）を含み得る。他の情報は、ＳＦＰ製造者の名称、およびＳＦＰモジュール１１１２が５Ｖまたは３．３Ｖの電源電圧を必要とするかなどのバイアス電圧を含み得る。

図１２は、いくつかの実施形態による、スロット１００２内に挿入されたモジュールがアナログＳＦＰモジュールであるか、またはデジタルＳＦＰモジュールであるかを決定するための方法の簡略化されたフローチャート１２００を図示する。１２０２では、プロセッサ１１０２は、モジュールがスロット１００２内に挿入される信号を受信する。１２０４では、プロセッサ１１０２は、ＳＦＰモジュール用のステータス信号を受信する。１２０６では、プロセッサ１１０２は、ステータス信号内のアドレス空間の一部分を精査し得る。例えば、ＳＦＰモジュールがアナログＳＦＰモジュールであるか、またはデジタルＳＦＰモジュールであるかを決定するために必要な情報は、バスアドレス空間の２５６バイトの一部分に含まれ得る。プロセッサ３０２は、１２８ビットのアドレス空間内のバイトを検出し、ＳＦＰモジュールがデジタルＳＦＰモジュールであるか、またはアナログＳＦＰモジュールであるかを決定し得る。また、プロセッサ１１０２は、ＳＦＰモジュール用に指定されたバイアス電圧を決定し得る。バイアス電圧を決定することは、プロセッサ１１０２が、ＳＦＰモジュール１１１２用に指定された電源電圧を使用することを可能にし得る。例えば、プロセッサ１１０２は、異なるＳＦＰモジュール用の電源電圧を複数の値（例えば、３つ以上の値）に動的に構成し得る。これは、アナログＳＦＰおよびデジタルＳＦＰモジュール用に２つの電源電圧を有するのではなく、より柔軟に電源電圧を構成することを可能にし得る。

図１１を再び参照すると、電源コントローラ１１０６は、ＳＦＰモジュール１１１２がアナログＳＦＰモジュールであることを電源コントローラ１１０６が検出するときに、電源１１１０に電源制御メッセージを送信し得る。これは、デフォルトで、電源１１１０が、３．３Ｖの電源電圧（または５Ｖもしくは３．３Ｖ未満のいくつかの他の電圧）をＳＦＰモジュール１１１２に出力し得るためである。いくつかの実施形態では、電源電圧は、アナログＳＦＰモジュールおよびデジタルＳＦＰモジュールの両方用の電源ピンであり得る、ＳＦＰモジュール１１１２のピン１６に出力され得る。電源コントローラ１１０６は、信号を電源１１１０に送信して、出力される電源電圧を３．３Ｖから５．０Ｖまで増加させ得る。次いで、電源１１１０は、入力５．３Ｖの信号を受信し、次いで、３．３Ｖの信号の代わりに５．０Ｖの信号を出力し得る。次いで、アナログＳＦＰモジュールは、その仕様に適切な電源電圧を受信する。

ＳＦＰモジュール１１１２がデジタルＳＦＰモジュールであった場合、電源コントローラ１１０６は、電源１１１０による電圧出力を変化させなくてもよい。３．３Ｖの電圧がデフォルト電圧として使用され得るが、電源１１１０は、他の電圧をデフォルト電圧として出力してもよい。例えば、他の例では、デフォルト電圧は、３．３Ｖ未満であり得、電源コントローラ１１０６は、デジタルＳＦＰモジュールがスロット１００２内に挿入されたと決定した際に、電圧を３．３Ｖに増加させ得る。全ての場合、アナログＳＦＰモジュールがスロット１００２内に挿入されるとき、電源コントローラ１１０６は、デフォルト電圧を５．０Ｖ（またはアナログＳＦＰモジュールに対して指定された幾らかの電圧）に増加させ得る。

したがって、デジタルＳＦＰモジュール１１１２が、アナログＳＦＰモジュール用に構成されているスロット内に挿入されるとき、デジタルＳＦＰモジュールは、デジタルＳＦＰモジュールが受信するように構成されるよりも高い電源電圧によって損傷されないことになる。しかしながら、アナログＳＦＰモジュールがアナログＳＦＰ用のスロット内に正しく挿入されるとき、プロセッサ１１０２は、電源電圧をアナログＳＦＰ用に構成された量まで増加させ得る。アナログＳＦＰと同じパッケージを有し、アナログＳＦＰスロット内に誤って挿入され得るデジタルＳＦＰは、したがって、損傷されない。いくつかの例では、アナログＳＦＰは、デジタルＳＦＰスロット内に挿入された場合、損傷されないことになる。したがって、プロセッサ１１０２は、デジタルＳＦＰを受信するように構成されたスロット用の任意の電源電圧を検出し、変化させるプロセスを有しなくてもよい。

図１３は、いくつかの実施形態による、スロット１００２用の電源電圧を管理するための方法の簡略化されたフローチャート１３００を図示する。上述したように、デジタルスロットは、デジタルスロット内に挿入されるアナログＳＦＰモジュールが、そのスロット２０２に提供される電源電圧によって損傷されない場合があるため、管理される必要がない場合がある。１３０２では、プロセッサ１１０２は、電源１１１０によって出力される電源電圧を、３．３Ｖなどのデフォルト電圧に設定する。次いで、１３０４では、プロセッサ１１０２は、スロット１００２内のＳＦＰモジュール１１１２の挿入を検出する。検出は、ＳＦＰモジュール１１１２のピンに接続されているステータスラインを通じ得る。

１３０６では、プロセッサ１１０２は、スロット１００２内に挿入されたＳＦＰモジュールがアナログＳＦＰであるか否かを決定する。アナログＳＦＰではない場合、次いで、１３０８では、プロセッサ１１０２は、３．３Ｖに電源電圧を維持する。例えば、プロセッサ１１０２は、電源電圧を変化させるためにいかなる行為も実施しない場合がある。

プロセッサ１１０２がスロット１００２内にアナログＳＦＰが挿入されたことを検出した場合、１３１０では、プロセッサ１１０２は、電圧を５．０Ｖに増加させるために電源１１１０に信号を送信する。次いで、電源１１１０は、電圧を３．３Ｖから５．０Ｖまで増加させ、この電圧は、アナログＳＦＰモジュール用に構成された電圧である。アナログＳＦＰモジュールは、次いで、構成されたとおりにアナログ信号を送信または受信し得る。

１３１２では、プロセッサ１１０２は、ＳＦＰモジュール１１１２の取り外しを監視する。１３１４では、プロセッサ１１０２は、ＳＦＰモジュール３１２が取り外されたかどうかを決定する。ＳＦＰモジュール１１１２が取り外されたとき、１３１６では、プロセッサ１１０２は、電源電圧を変化させて３．３Ｖに戻す。スロット１００２内に挿入される別のＳＦＰモジュール１１１２が、より高い電源電圧によって損傷され得るデジタルＳＦＰモジュールではない可能性があることを確保するために、３．３Ｖに電源電圧を戻す変化が、即座に実施され得る。

したがって、いくつかの実施形態は、スロットに対して構成されない可能性があるＳＦＰモジュールを受信し得るスロット１００２に対する保護を提供する。類似のパッケージおよび類似のピンレイアウトを有して製造されたデジタルＳＦＰモジュールおよびアナログＳＦＰモジュールを有することに起因して、スロット１００２が、そのスロット内に挿入されるように構成されていないスロット１００２内に挿入されたＳＦＰモジュールを有することが可能である。両方のモジュール用の電源ピンが同じコネクタに接続されているため、アナログＳＦＰモジュール用のより高い電圧は、デジタルＳＦＰモジュールを損傷させ得る。誤って挿入されたデジタルＳＦＰモジュールを損傷させないことは、大きな交換コストを節約することになる。プロセッサ１１０２を活用して、ノード９０２内の電源１１１０を制御することは、プロセッサ１１０２がノード１０２の他の構成要素を構成するために使用されているため、最小限のコストを必要とするが、電源１１１０の制御は、不適切なＳＦＰモジュールをスロット１００２内に挿入することによって間違いが行われるときに、大きなコストを節約する。

システム
図１４は、一実施形態による、ノード１０２を用いて構成された専用コンピュータシステム９００の例を例示する。コンピュータシステム１４００は、バス１４０２、ネットワークインターフェース１４０４、コンピュータプロセッサ１４０６、メモリ１４０８、記憶デバイス１４１０、およびディスプレイ１４１２を含む。

バス１４０２は、情報を通信するための通信機構であり得る。コンピュータプロセッサ９０６は、メモリ１４０８または記憶デバイス１４０８に記憶されたコンピュータプログラムを実行し得る。Ｃ、Ｃ＋＋、ＪＡＶＡ（登録商標）、アセンブリ言語などを含むいくつかの実施形態のルーチンを実装するために、任意の好適なプログラミング言語が使用され得る。手続き型またはオブジェクト指向型などの、異なるプログラミング技術が採用され得る。ルーチンは、単一のコンピュータシステム１４００または複数のコンピュータシステム１４００上で実行し得る。さらに、複数のコンピュータプロセッサ１４０６が使用され得る。

メモリ１４０８は、上述した技術を実施するために、ソースコードまたはバイナリコードなどの命令を記憶し得る。メモリ１４０８はまた、プロセッサ１４０６によって実行される命令の実行中に、変数または他の中間情報を記憶するために使用され得る。メモリ１４０８の例は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、またはその両方、を含む。

記憶デバイス１４１０はまた、上述した技術を実施するための、ソースコードまたはバイナリコードなどの命令を記憶し得る。ストレージデバイス１４１０は、追加的に、コンピュータプロセッサ１４０６によって使用および操作されるデータを記憶し得る。例えば、記憶デバイス１４１０は、コンピュータシステム９００によってアクセスされるデータベースとすることができる。記憶デバイス１４１０の他の例は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、ハードドライブ、磁気ディスク、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ、フラッシュメモリ、ＵＳＢメモリカード、またはコンピュータが読み出し得る任意の他の媒体を含む。

メモリ１４０８または記憶デバイス１４１０は、コンピュータシステム１４００によって使用するための、またはそれに関連して使用するための、非一時的コンピュータ可読記憶媒体の一例であり得る。非一時的コンピュータ可読記憶媒体は、いくつかの実施形態によって説明される機能を実施し得るように構成されるようにコンピュータシステム１４００を制御するための命令を含む。命令は、１つ以上のコンピュータプロセッサ１４０６によって実行されるとき、いくつかの実施形態で説明されることを実施するように構成され得る。

コンピュータシステム１４００は、コンピュータユーザに情報を表示するためのディスプレイ１４１２を含む。ディスプレイ１４１２は、コンピュータシステム１４００と対話するためにユーザによって使用されるユーザインターフェースを表示し得る。

コンピュータシステム１４００はまた、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）などのネットワークを介したデータ通信接続を提供するために、ネットワークインターフェース１４０４も含む。無線ネットワークもまた、使用され得る。任意のそのような実装では、ネットワークインターフェース１４０４は、様々なタイプの情報を表すデジタルデータストリームを運ぶ電気信号、電磁信号、または光信号を送信および受信する。

コンピュータシステム１４００は、イントラネットまたはインターネットであり得るネットワーク１４１４を介してネットワークインターフェース１４０４を通じて情報を送信および受信し得る。コンピュータシステム１４００は、ネットワーク１４１４を通じて他のコンピュータシステム１４００と対話し得る。いくつかの例では、クライアント－サーバ通信は、ネットワーク１４１４を通じて起こる。また、いくつかの実施形態の実装は、ネットワーク１４１４を通じてコンピュータシステム１４００全体に分散され得る。

いくつかの実施形態は、命令実行システム、装置、システム、または機械によって使用するための、またはそれらに関連して使用するための、非一時的コンピュータ可読記憶媒体内に実装され得る。コンピュータ可読ストレージ媒体は、いくつかの実施形態によって説明される方法を実施するようにコンピュータシステムを制御するための命令を含む。コンピュータシステムは、１つ以上のコンピューティングデバイスを含み得る。命令は、１つ以上のコンピュータプロセッサによって実行されたときに、いくつかの実施形態で説明されることを実施するように構成され得る。

明細書における説明においてならびにそれに続く特許請求の範囲にわたって使用された場合には、「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明確に他のことを指示していない限りにおいて、複数の参照を含む。また、明細書における説明においてならびにそれに続く特許請求の範囲にわたって使用された場合には、「ｉｎ」の意味は、文脈が明確に他のことを指示していない限りにおいて、「ｉｎ」および「ｏｎ」を含む。

上記の説明は、いくつかの実施形態の態様がどのように実装され得るかの例と共に、様々な実施形態を例示する。上記の例および実施形態は、唯一の実施形態であるとみなされるべきではなく、以下の特許請求の範囲によって定義されるいくつかの実施形態の柔軟性および利点を例示するために提示される。上記の開示および以下の特許請求の範囲に基づいて、特許請求の範囲によって定義される本明細書の範囲から逸脱することなく、他の配置、実施形態、実装、および均等物が採用され得る。

実施形態
いくつかの実施形態は、第１のスロットおよび第２のスロットを含むコンピューティングデバイスによって、コンピューティングデバイスの第１のスロット内に挿入されるモジュールを検出することであって、第１のスロットが、第１のタイプのモジュールと動作するように構成されており、第２のスロットが、第２のタイプのモジュールと動作するように構成されており、第１のスロットおよび第２のスロットが、第１のタイプのモジュールおよび第２のタイプのモジュールから電源ピンを受容するための同じピン位置を含む、検出することと、コンピューティングデバイスによって、モジュールが第１のタイプのモジュールであるか、または第２のタイプのモジュールであるかを決定するためにモジュールと通信することであって、第１のタイプのモジュールが、コンピューティングデバイスで第２のタイプのモジュールからの第２のタイプの信号と合成される第１のタイプの信号を受信するように構成されている、通信することと、コンピューティングデバイスによって、第１のタイプのモジュールが検出されるときに、第１のスロットの電源ピンへの電源電圧を第１の値から第２の値まで調整することと、を含み得る。

本明細書に開示されるいくつかの実施形態はまた、または代わりに、モジュールが第１のスロットに挿入されていることを検出する前に、電源電圧を第１の値に設定することを含み得る。いくつかの実施形態では、第１の値は、モジュールが第１のスロットに挿入されていないときのデフォルト値である。いくつかの実施形態はまた、または代わりに、モジュールがコンピューティングデバイスの第１のスロットから取り外されるときを検出することと、電源電圧を第２の値から第１の値に変化させることと、を含み得る。いくつかの実施形態では、第１のタイプのモジュールおよび第２のタイプのモジュールは、同じピンタイプの配置を有する。いくつかの実施形態では、第１のタイプのモジュールおよび第２のタイプのモジュールは、同じピンレイアウト寸法を有する。いくつかの実施形態では、第１のスロットおよび第２のスロットは、同じピンタイプの配置を有する。いくつかの実施形態では、第１のタイプのモジュールおよび第２のタイプのモジュールは、同じパッケージ設計を有する。

いくつかの実施形態では、第１のタイプのモジュールは、第２のタイプのモジュールよりも高い電源電圧を使用する。いくつかの実施形態では、第１のタイプのモジュールは、５ボルトの電源電圧を使用し、第２のタイプのモジュールは、３．３ボルトの電源電圧を使用する。いくつかの実施形態では、第１のタイプのモジュールは、アナログ信号を受信するように構成され、第２のタイプのモジュールは、デジタル信号を受信するように構成されている。いくつかの実施形態は、コンピューティングデバイスが、デジタル信号から変換されるアナログ信号上にアナログ信号をオーバーレイし、合成された信号を出力する、実施形態を含み得る。いくつかの実施形態は、電源電圧を調整することが、電源に信号を出力して、電源電圧を第２の値に調整することを含む、実施形態を含み得る。

いくつかの実施形態は、モジュールが挿入されることを検出することが、第１のスロット内に挿入されていることを示す信号を、モジュールに接続されたピンから受信することを含む、実施形態を含み得る。いくつかの実施形態は、モジュールと通信することが、デバイスタイプを示すモジュールから信号を受信することと、信号を分析して、デバイスタイプが第１のタイプのモジュールであると決定することと、を含む、実施形態を含み得る。いくつかの実施形態は、第１のスロットが、第２のタイプのモジュールと動作し、第２のタイプの信号を処理するように構成されていない、実施形態を含み得る。

いくつかの実施形態は、命令を含む非一時的コンピュータ可読記憶媒体であって、命令は、実行されたとき、第１のスロットおよび第２のスロットを含むコンピュータシステムにおいて、コンピュータシステムの第１のスロット内に挿入されるモジュールを検出することであって、第１のスロットが、第１のタイプのモジュールと動作するように構成されており、第２のスロットが、第２のタイプのモジュールと動作するように構成されており、第１のスロットおよび第２のスロットが、第１のタイプのモジュールおよび第２のタイプのモジュールから電源ピンを受容するための同じピン位置を含む、検出することと、モジュールが第１のタイプのモジュールであるか、または第２のタイプのモジュールであるかを決定するためにモジュールと通信することであって、第１のタイプのモジュールが、コンピュータシステムで第２のタイプのモジュールからの第２のタイプの信号と合成される第１のタイプの信号を受信するように構成されている、通信することと、第１のタイプのモジュールが検出されるときに、第１のスロットの電源ピンへの電源電圧を第１の値から第２の値まで調整することと、のために構成されるようにコンピュータシステムを制御する、非一時的コンピュータ可読記憶媒体を含み得る。いくつかの実施形態は、モジュールが第１のスロット内に挿入されていることを検出する前に、電源電圧を第１の値に設定するように構成された非一時的コンピュータ可読記憶媒体を含み得る。いくつかの実施形態は、モジュールがコンピューティングデバイスの第１のスロットから取り外されるときを検出することと、電源電圧を第２の値から第１の値に変化させることと、のためにさらに構成された非一時的コンピュータ可読記憶媒体を含み得る。

いくつかの実施形態は、装置であって、１つ以上のコンピュータプロセッサと、命令を含む非一時的コンピュータ可読記憶媒体であって、命令は、実行されたとき、第１のスロットおよび第２のスロットを含む装置において、装置の第１のスロット内に挿入されるモジュールを検出することであって、第１のスロットが、第１のタイプのモジュールと動作するように構成されており、第２のスロットが、第２のタイプのモジュールと動作するように構成されており、第１のスロットおよび第２のスロットが、第１のタイプのモジュールおよび第２のタイプのモジュールから電源ピンを受容するための同じピン位置を含む、検出することと、モジュールが第１のタイプのモジュールであるか、または第２のタイプのモジュールであるかを決定するためにモジュールと通信することであって、第１のタイプのモジュールが、装置で第２のタイプのモジュールからの第２のタイプの信号と合成される第１のタイプの信号を受信するように構成されている、通信することと、第１のタイプのモジュールが検出されるときに、第１のスロットの電源ピンへの電源電圧を第１の値から第２の値まで調整することと、のために構成されるように１つ以上のコンピュータプロセッサを制御する、非一時的コンピュータ可読記憶媒体と、を備える、装置を含み得る。いくつかの実施形態は、開示された特徴を単独またはいくつかの組み合わせで含む、本明細書に開示される方法を実施することができる装置を含み得る。

Claims (20)

1. 装置であって、
   上流信号と下流信号とを結合するための双方向結合器と、
   終端負荷と、
   試験点デバイスが試験点コネクタ内に挿入されるときを検出するように構成された試験点検出機構であって、前記試験点デバイスが、前記上流信号または前記下流信号の試験を実施するように構成されている、試験点検出機構と、
   前記試験点デバイスが前記試験点コネクタ内に挿入されているとして検出されるときに、前記終端負荷に結合されている状態から、前記試験点デバイスに結合されている状態に切り替わるように構成されたスイッチであって、前記スイッチは、前記試験点デバイスが前記試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、前記試験点デバイスに結合されている状態から、前記終端負荷に結合されている状態に切り替わるように構成されている、スイッチと、を備える、装置。
2. 前記試験点デバイスが、第１の試験点デバイスを備え、前記試験点検出機構が、第１の試験点検出機構を備え、前記終端負荷が、第１の終端負荷を備え、前記試験点コネクタが、第１の試験点コネクタを備え、前記スイッチが、第２のスイッチを備え、前記装置は、
   第２の終端負荷と、
   第２の試験点デバイスが第２の試験点コネクタ内に挿入されるときを検出するように構成された第２の試験点検出機構であって、前記第２の試験点デバイスが、前記上流信号または前記下流信号の第２の試験を実施するように構成されている、第２の試験点検出機構と、
   前記第２の試験点デバイスが前記第２の試験点コネクタ内に挿入されているとして検出されるときに、前記第２の終端負荷に結合されている状態から、前記第２の試験点デバイスに結合されている状態に切り替わるように構成された第２のスイッチであって、前記第２のスイッチは、前記第２の試験点デバイスが前記第２の試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、前記第２の試験点デバイスに結合されている状態から、前記第２の終端負荷に結合されている状態に切り替わるように構成されている、第２のスイッチと、を備える、請求項１に記載の装置。
3. 前記双方向結合器が、
   前記上流信号または前記下流信号を受信するように構成された第１のポートと、
   前記上流信号または前記下流信号をネットワークデバイスに送信するように構成された第２のポートと、
   前記第１のスイッチおよび前記第１のポートに結合された第３のポートと、
   前記第２のスイッチおよび前記第２のポートに結合された第４のポートと、を備える、請求項２に記載の装置。
4. 前記試験点検出機構が、
   プッシュボタンであって、前記プッシュボタンの作動を使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出するように構成された、プッシュボタンを備える、請求項１に記載の装置。
5. 前記プッシュボタンは、前記試験点デバイスが前記プッシュボタンを第１の方向において作動させるときに、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出する、請求項４に記載の装置。
6. 前記プッシュボタンは、前記プッシュボタンが第２の方向において作動されるときに、前記試験点コネクタからの前記試験点デバイスの取り外しを検出する、請求項５に記載の装置。
7. 前記試験点検出機構が、
   光を使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出するように構成された光センサを備える、請求項１に記載の装置。
8. 前記光センサが、感知されている前記光の変化を検出して、前記試験点デバイスの前記挿入を検出する、請求項７に記載の装置。
9. 前記試験点コネクタ内の前記試験点デバイスの前記挿入が、前記光センサによって前記光が感知されることを妨害する、請求項８に記載の装置。
10. 前記光センサは、前記光が、検出されていない状態から検出されるときに、前記試験点コネクタからの前記試験点デバイスの取り外しを検出する、請求項７に記載の装置。
11. 前記光センサによって検出された前記光を生成するように構成されたエミッタをさらに備える、請求項７に記載の装置。
12. 前記試験点検出機構が、
    レバーの作動を使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出するように構成されたレバーデバイスを備える、請求項１に記載の装置。
13. 前記レバーデバイスは、前記レバーが第１の方向において作動されるときに、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出する、請求項１２に記載の装置。
14. 前記レバーデバイスは、前記レバーが第２の方向において作動されるときに、前記試験点コネクタからの前記試験点デバイスの取り外しを検出する、請求項１３に記載の装置。
15. 方法であって、
    終端負荷を双方向結合器に結合するようにスイッチを構成することであって、前記双方向結合器が、上流信号と下流信号とを結合するよう構成されている、構成することと、
    試験点コネクタ内に挿入されている試験点デバイスを検出することと、
    前記試験点デバイスが前記試験点コネクタ内に挿入されているとして検出されるときに、前記終端負荷に結合されている状態から、前記試験点デバイスに結合されている状態に切り替わるように前記スイッチを構成することであって、前記スイッチは、前記試験点デバイスが前記試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、前記試験点デバイスに結合されている状態から、前記終端負荷に結合されている状態に切り替わるように構成されている、構成することと、を含む、方法。
16. 前記試験点デバイスが、第１の試験点デバイスを備え、前記試験点検出機構が、第１の試験点検出機構を備え、前記終端負荷が、第１の終端負荷を備え、前記試験点コネクタが、第１の試験点コネクタを備え、前記スイッチが、第２のスイッチを備え、前記方法は、
    第２の終端負荷を前記双方向結合器に結合するように、第２のスイッチを構成することと、
    第２の試験点コネクタ内に挿入されている第２の試験点デバイスを検出することと、
    前記第２の試験点デバイスが前記第２の試験点コネクタ内に挿入されているとして検出されるときに、前記第２の終端負荷に結合されている状態から、前記第２の試験点デバイスに結合されている状態に切り替わるように、前記第２のスイッチを構成することであって、前記第２のスイッチは、前記第２の試験点デバイスが前記第２の試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、前記第２の試験点デバイスに結合されている状態から、前記第２の終端負荷に結合されている状態に切り替わるように構成されている、構成することと、をさらに含む、請求項１５に記載の方法。
17. 前記試験点デバイスを検出することが、
    第１の方向のプッシュボタンの作動を使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出することを含む、請求項１６に記載の方法。
18. 前記試験点デバイスを検出することが、
    光が検出されていないことを感知する光センサを使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出することを含む、請求項１５に記載の方法。
19. 前記試験点デバイスを検出することが、
    レバーの作動を使用して、前記試験点コネクタ内の前記試験点デバイスの前記挿入を検出することを含む、請求項１５に記載の方法。
20. 命令を含む非一時的コンピュータ可読記憶媒体であって、前記命令は、実行されたときに、
    終端負荷を双方向結合器に結合するようにスイッチを構成することであって、前記双方向結合器が、上流信号と下流信号とを結合するよう構成されている、構成することと、
    試験点コネクタ内に挿入されている試験点デバイスを検出することと、
    前記試験点デバイスが前記試験点コネクタ内に挿入されているとして検出されるときに、前記終端負荷に結合されている状態から、前記試験点デバイスに結合されている状態に切り替えるように、前記スイッチを構成することであって、前記スイッチは、前記試験点デバイスが前記試験点コネクタ内に挿入されている状態から取り外されているとして検出されるときに、前記試験点デバイスに結合されている状態から、前記終端負荷に結合されている状態に切り替わるように構成されている、構成することと、のために構成されるように、コンピュータシステムを制御する、非一時的コンピュータ可読記憶媒体。

Images