JP2022175396A - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP2022175396A JP2022175396A JP2021081753A JP2021081753A JP2022175396A JP 2022175396 A JP2022175396 A JP 2022175396A JP 2021081753 A JP2021081753 A JP 2021081753A JP 2021081753 A JP2021081753 A JP 2021081753A JP 2022175396 A JP2022175396 A JP 2022175396A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pad
- forming
- opening
- exposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本明細書によって開示される技術は、プリント配線板の製造方法に関する。 The technology disclosed by this specification relates to a method for manufacturing a printed wiring board.
特許文献1は、基板の両面に導体層を有する基板構造の製造方法を開示する。最下の導体層上に酸化防止のための表面処理層が形成され得る。最下の導体層上に表面処理層が形成される間、最上の導体層は接着材料付きの樹脂保護膜によって被覆される。 US Pat. No. 6,300,001 discloses a method of manufacturing a substrate structure having conductor layers on both sides of the substrate. A surface treatment layer for preventing oxidation may be formed on the lowermost conductor layer. While the surface treatment layer is formed on the bottom conductor layer, the top conductor layer is covered with a resin protective film with an adhesive material.
[特許文献1の課題]
特許文献1の技術では、最下の導体層上に表面処理層が形成された後で、最上の導体層を被覆していた樹脂保護膜が除去される。その際、最上の導体層上に接着材料が残存することが考えられる。最上の導体層上に接着材料が残存すると、その後最上の導体層上に別の表面処理層を形成する際に表面処理層の密着性に問題が生じると考えられる。
[Problem of Patent Document 1]
In the technique of Patent Document 1, after the surface treatment layer is formed on the lowermost conductor layer, the resin protective film covering the uppermost conductor layer is removed. At that time, it is conceivable that the adhesive material remains on the uppermost conductor layer. If the adhesive material remains on the uppermost conductor layer, it is thought that there will be a problem with the adhesion of the surface treatment layer when another surface treatment layer is subsequently formed on the uppermost conductor layer.
本発明のプリント配線板の製造方法は、最上の樹脂絶縁層を形成することと、前記最上の樹脂絶縁層上に電子部品を搭載するための第1パッドを形成することと、前記第1パッドの表面に第1凹凸を形成することと、前記最上の樹脂絶縁層と前記第1パッド上に前記第1パッドを露出するための第1開口を有する第1ソルダーレジスト層を形成することと、前記第1開口から露出する前記第1凹凸の大きさを小さくすることで前記第1開口から露出する前記第1パッドの上面の算術平均粗さ(Ra)を0.5μm以下にすることと、前記第1凹凸の大きさを小さくすることの後に前記第1ソルダーレジスト層と前記第1開口上に第1保護膜を形成することと、最下の樹脂絶縁層を形成することと、前記最下の樹脂絶縁層上にマザーボードと接続するための第2パッドを形成することと、前記第2パッドの表面に第2凹凸を形成することと、前記最下の樹脂絶縁層と前記第2パッド上に前記第2パッドを露出するための第2開口を有する第2ソルダーレジスト層を形成することと、前記第1保護膜を形成することの後に前記第2開口から露出する前記第2パッド上に第2金属膜を形成することと、前記第2金属膜を形成することの後に前記第1保護膜を除去すること、とを含む。 A method for manufacturing a printed wiring board according to the present invention includes forming an uppermost resin insulation layer, forming a first pad for mounting an electronic component on the uppermost resin insulation layer, and forming a first pad for mounting an electronic component on the uppermost resin insulation layer. forming a first unevenness on the surface of the uppermost resin insulation layer and forming a first solder resist layer having a first opening for exposing the first pad on the uppermost resin insulation layer and the first pad; making the arithmetic mean roughness (Ra) of the upper surface of the first pad exposed from the first opening smaller than 0.5 μm by reducing the size of the first unevenness exposed from the first opening; forming a first protective film on the first solder resist layer and the first opening after reducing the size of the first unevenness; forming a lowermost resin insulation layer; forming a second pad for connection with a motherboard on a lower resin insulation layer; forming a second unevenness on a surface of the second pad; and forming the lowermost resin insulation layer and the second pad. forming a second solder resist layer having a second opening for exposing the second pad thereon, and on the second pad exposed from the second opening after forming the first protective film; and removing the first protective film after forming the second metal film.
本発明の実施形態のプリント配線板の製造方法によると、第1凹凸の大きさを小さくすることの後に第1保護膜が形成され、その後第2パッド上に第2金属膜が形成される。第1保護膜の形成前に第1凹凸の大きさが小さくされているため、第2金属膜の形成後に第1保護膜が除去される際に、第1パッドの表面に接着材料が残存することが抑制される。その後に第1パッド上に他の金属膜(例えば第2金属膜と異なる第1金属膜)が形成される場合に第1パッドと他の金属膜との高い密着性が実現される。すなわち、実施形態の製造方法によると、接続信頼性の高いプリント配線板が提供され得る。 According to the printed wiring board manufacturing method of the embodiment of the present invention, the first protective film is formed after reducing the size of the first unevenness, and then the second metal film is formed on the second pad. Since the size of the first unevenness is reduced before the formation of the first protective film, the adhesive material remains on the surface of the first pad when the first protective film is removed after the formation of the second metal film. is suppressed. When another metal film (for example, a first metal film different from the second metal film) is subsequently formed on the first pad, high adhesion between the first pad and the other metal film is achieved. That is, according to the manufacturing method of the embodiment, a printed wiring board with high connection reliability can be provided.
[実施形態]
図1は、実施形態のプリント配線板の一部を示す断面図である。図1に示されるように、プリント配線板1は、コア基板2と、最上の樹脂絶縁層4と、第1パッド10と、第1ソルダーレジスト層30と、第1金属膜50と、最下の樹脂絶縁層6と、第2パッド20と、第2ソルダーレジスト層40と、第2金属膜60とを有している。
[Embodiment]
FIG. 1 is a cross-sectional view showing part of a printed wiring board according to an embodiment. As shown in FIG. 1, printed wiring board 1 includes
コア基板2は絶縁基板を備える。絶縁基板の上下面には、導体層と樹脂絶縁層とが交互に積層されて形成されるビルドアップ層が備えられている。絶縁基板を介して対向する導体層同士はスルーホールを介して接続されていてもよい。図1では絶縁基板とビルドアップ層の詳細な図示は省略されている。コア基板2は上面2aと下面2bを有している。
The
最上の樹脂絶縁層4はコア基板2の上面2a上に設けられている。最上の樹脂絶縁層4は熱硬化性樹脂を用いて形成される。最上の樹脂絶縁層4はシリカ等の無機粒子を含んでもよい。最上の樹脂絶縁層4はガラスクロス等の補強材を含んでもよい。
Uppermost
第1パッド10は最上の樹脂絶縁層4上に設けられている。図1では3個の第1パッド10が設けられている。他の例では図示した3個の第1パッド10以外の第1パッドが設けられていてもよい。第1パッド10は電子部品を搭載するためのパッドである。図1では詳細な図示は省略されるが、第1パッド10はコア基板2の導体層と電気的に接続されている。第1パッド10は、導電性金属、例えば銅を主成分とする金属で形成される。
第1ソルダーレジスト層30は、UV光(紫外線)によって硬化するタイプのソルダーレジスト(いわゆるUV硬化型ソルダーレジスト)によって形成される。第1ソルダーレジスト層30は、各第1パッド10を露出させるための第1開口32を有している。
The first solder-
上述の第1パッド10の表面は粗化されている。第1パッド10の表面には第1凹凸12が形成されている。第1開口32から露出する部分の第1凹凸12の大きさは、他の部分の第1凹凸12と比べて小さい。第1開口32から露出する第1パッド10の上面の算術平均粗さ(Ra)は0.5μm以下である。第1開口32から露出しない範囲の第1パッド10の表面の算術平均粗さ(Ra)は0.5μmより大きい。
The surface of the
第1金属膜50は、第1開口32から露出する第1パッド10上に形成される。第1金属膜50は、第1パッド10の表面の酸化を防止する酸化防止膜である。第1金属膜50は、ニッケル膜とニッケル膜上の金膜で形成されている。他の例では、第1金属膜50は、ニッケル膜とニッケル膜上のスズ膜、または、ニッケル膜とニッケル膜上のパラジウム膜とパラジウム膜上の金膜で形成されていてもよい。
A
コア基板2の下面2bも上面2a側とほぼ同様の構成を有する。最下の樹脂絶縁層6はコア基板2の下面2b上に設けられている。最下の樹脂絶縁層6は熱硬化性樹脂を用いて形成される。最下の樹脂絶縁層6はシリカ等の無機粒子を含んでもよい。最下の樹脂絶縁層6はガラスクロス等の補強材を含んでもよい。
The
第2パッド20は最下の樹脂絶縁層6上に設けられている。図1では3個の第2パッド20が設けられている。他の例では図示した3個の第2パッド20以外の第2パッドが設けられていてもよい。第2パッド20はマザーボードと接続するためのパッドである。図1では詳細な図示は省略されるが、第2パッド20はコア基板2に含まれる導体層と電気的に接続されている。第2パッド20は、導電性金属、例えば銅を主成分とする金属で形成される。
第2ソルダーレジスト層40はUV硬化型ソルダーレジストによって形成される。第2ソルダーレジスト層40は、各第2パッド20を露出させるための第2開口42を有している。
The second solder-
上述の第2パッド20の表面は粗化されている。第2パッド20の表面には第2凹凸22が形成されている。第2開口42から露出する部分の第2凹凸22の大きさは、他の部分の第2凹凸22と比べて小さい。第2開口42から露出する第2パッド20の上面の算術平均粗さ(Ra)は0.5μm以下である。第2開口42から露出しない範囲の第2パッド20の表面の算術平均粗さ(Ra)は0.5μmより大きい。
The surface of the
第2金属膜60は、第2開口42から露出する第2パッド20上に形成される。第2金属膜60は、第2パッド20の表面の酸化を防止する酸化防止膜である。第2金属膜60は、ニッケル膜とニッケル膜上のスズ膜で形成されている。第2金属膜60を形成する金属(第2金属)は、第1金属膜50を形成する金属(第1金属)とは異なる。他の例では、第2金属膜60は、第1金属膜50と異なる金属で形成されていれば、ニッケル膜とニッケル膜上の金膜、または、ニッケル膜とニッケル膜上のパラジウム膜とパラジウム膜上の金膜で形成されていてもよい。
A
[実施形態のプリント配線板1の製造方法]
図2A~図2Hは実施形態のプリント配線板1の製造方法を示す。図2A~図2Hは断面図である。図2Aは、コア基板2と、コア基板2の上面2a上の最上の樹脂絶縁層4と、コア基板2の下面2b上の最下の樹脂絶縁層6を示している。
[Manufacturing Method of Printed Wiring Board 1 of Embodiment]
2A to 2H show a method for manufacturing the printed wiring board 1 of the embodiment. 2A-2H are cross-sectional views. FIG. 2A shows
図2Bに示されるように、最上の樹脂絶縁層4上に複数個の第1パッド10が形成される。最下の樹脂絶縁層6上に複数個の第2パッド20が形成される。第1パッド10と第2パッド20はSAP(Semi Additive Process)法によって形成される。第1パッド10と第2パッド20はサブトラクティブ法によって形成されてもよい。
As shown in FIG. 2B, a plurality of
第1パッド10と第2パッド20の表面がウェットエッチングによって粗化される。第1パッド10の表面に第1凹凸12が形成される。第2パッド20の表面に第2凹凸22が形成される。第1パッド10の表面の算術平均粗さ(Ra)は0.5μmより大きい。第2パッド20の表面の算術平均粗さ(Ra)も0.5μmより大きい。
The surfaces of the
図2Cに示されるように、最上の樹脂絶縁層4と複数個の第1パッド10上に、複数個の第1開口32を有する第1ソルダーレジスト層30が形成される。第1開口32から第1パッド10の上面が露出する。第1ソルダーレジスト層30は、UV硬化型ソルダーレジストフィルムの貼付、第1開口32が形成される範囲へのマスク配置、露光処理、現像処理が順に行われることによって形成される。同様に最下の樹脂絶縁層6上と複数個の第2パッド20上に、複数個の第2開口42を有する第2ソルダーレジスト層40が形成される。第2開口42から第2パッド20の上面が露出する。第2ソルダーレジスト層40の形成方法は第1ソルダーレジスト層30の形成方法と同様である。
As shown in FIG. 2C, a first solder resist
この時点では、図3Aに示されるように、第1開口32から露出する第1パッド10の表面の第1凹凸12の大きさは大きい。第1開口32から露出する第1パッド10の表面の算術平均粗さ(Ra)は0.5μmより大きい。同様に、図3Bに示されるように、第2開口42から露出する第2パッド20の表面の第2凹凸22の大きさは大きい。第2開口42から露出する第2パッド20の表面の算術平均粗さ(Ra)は0.5μmより大きい。
At this point, as shown in FIG. 3A, the size of the
第1ソルダーレジスト層30と第2ソルダーレジスト層40が形成された後(図2C)に、第1開口32から露出する第1パッド10の表面と第2開口42から露出する第2パッド20の表面がさらにエッチングされる。第1開口32から露出する第1パッド10の表面と第2開口42から露出する第2パッド20の表面のエッチングは同時に行われる。
After the first solder-resist
ここで行われるエッチングはいわゆるソフトエッチングである。ソフトエッチングは、粗度の低下のために行われる。そのため、ソフトエッチングは第1凹凸12及び第2凹凸22を形成するためのエッチング(粗化のためのエッチング。図2B)とは異なる条件で行われる。例えば、エッチング液、エッチング量等が異なる。これにより、図4Aに示されるように、第1開口32から露出する第1パッド10の第1凹凸12の大きさが小さくされる。図4Bに示されるように、第2開口42から露出する第2パッド20の第2凹凸22の大きさが小さくされる。この結果、第1開口32から露出する第1パッド10の表面の算術平均粗さ(Ra)は0.5μm以下になる。第2開口42から露出する第2パッド20の表面の算術平均粗さ(Ra)は0.5μm以下になる。
The etching performed here is so-called soft etching. Soft etching is performed for roughness reduction. Therefore, the soft etching is performed under different conditions from the etching for forming the
図2Dに示されるように、第1ソルダーレジスト層30と第1開口32上に第1保護膜70が形成される。第1保護膜70は樹脂製の保護膜である。第1保護膜70は、例えばポリエチレンテレフタレート(PET)製のフィルムである。第1保護膜70は、接着材料を介して第1ソルダーレジスト層30と第1開口32上に密に貼付される。第1保護膜70は、接着材料を介して、第1ソルダーレジスト層30の上面と第1開口32から露出する第1パッド10の上面に密着する。
As shown in FIG. 2D, a first
図2Eに示されるように、第2開口42から露出する第2パッド20上に第2金属膜60が形成される。第2金属膜60は電解めっきによって形成される。まずニッケル膜が形成され、その後ニッケル膜上にスズ膜が形成されることにより、第2金属膜60が形成される。一方、第1保護膜70で覆われている第1パッド10上には電解めっき膜が形成されない。他の例では、第2金属膜60は、第1金属膜50(図1)と異なる金属で形成されれば、ニッケル膜とニッケル膜上の金膜、または、ニッケル膜とニッケル膜上のパラジウム膜とパラジウム膜上の金膜で形成されてもよい。
As shown in FIG. 2E, a
図2Fに示されるように、第1保護膜70が除去される。上記の通り、第1開口32から露出する第1凹凸12の大きさが小さい(図4A)。第1開口32から露出する第1パッド10の表面の算術平均粗さ(Ra)は0.5μm以下である。そのため、第1保護膜70が除去される際に、第1パッド10の表面に接着材料が残存することが抑制される。第1開口32から露出する第1パッド10の表面には接着材料が付着していない。
As shown in FIG. 2F, the first
図2Gに示されるように、第2ソルダーレジスト層40と第2開口42上に第2保護膜80が形成される。第2保護膜80は樹脂製の保護膜である。第2保護膜80は、例えばポリエチレンテレフタレート(PET)製のフィルムである。第2保護膜80は、接着材料を介して第2ソルダーレジスト層40と第2開口42上に密に貼付される。第2保護膜80は、接着材料を介して、第2ソルダーレジスト層40の上面と第2開口42から露出する第2金属膜60の上面に密着する。
As shown in FIG. 2G, a second
図2Hに示されるように、第1開口32から露出する第1パッド10上に第1金属膜50が形成される。第1金属膜50は電解めっきによって形成される。まずニッケル膜が形成され、その後ニッケル膜上に金膜が形成されることにより、第1金属膜50が形成される。一方、第1保護膜70で覆われている第2金属膜60上には電解めっき膜が形成されない。他の例では、第1金属膜50は、第2金属膜60と異なる金属で形成されれば、ニッケル膜とニッケル膜上のスズ膜、または、ニッケル膜とニッケル膜上のパラジウム膜とパラジウム膜上の金膜で形成されてもよい。上記の通り、第1開口32から露出する第1パッド10の表面には接着材料が付着していない。そのため、第1金属膜50が形成される際、第1パッド10の上面と第1金属膜50との高い密着性が実現される。
As shown in FIG. 2H, a
その後、第2保護膜80が除去される。実施形態のプリント配線板1(図1)が得られる。
After that, the second
実施形態の製造方法では、第1開口32から露出する第1凹凸12の大きさが小さくされた後に第1ソルダーレジスト層30と第1開口32上に第1保護膜70が形成される。そのため、その後第1保護膜70が除去されても、第1パッド10の表面に接着材料が残存することが抑制される。そのため、第1開口32から露出する第1金属膜50が形成される際、第1パッド10の上面と第1金属膜50との高い密着性が実現される。実施形態の製造方法によると、接続信頼性の高いプリント配線板1が提供される。
In the manufacturing method of the embodiment, the first
[実施形態の第1改変例]
実施形態と実施形態の第1改変例が比較されると、プリント配線板1の製造工程において第1保護膜70と第2保護膜80が形成される順序が異なる。第1改変例では、第1開口32から露出する第1パッド10の表面と第2開口42から露出する第2パッド20の表面が同時にソフトエッチングされた後、先に第2ソルダーレジスト層40と第2開口42上に第2保護膜80が形成される。第2保護膜80は、接着材料を介して、第2ソルダーレジスト層40の上面と第2開口42から露出する第2パッド20の上面に密着する。
[First modification of the embodiment]
When the embodiment and the first modification of the embodiment are compared, the order in which first
次いで、第1開口32から露出する第1パッド10上に第1金属膜50が形成される。第2保護膜80が除去される。第1ソルダーレジスト層30と第1開口32上に第1保護膜70が形成される。第1保護膜70は、接着材料を介して、第1ソルダーレジスト層30の上面と第1開口32から露出する第1金属膜50の上面に密着する。第2開口42から露出する第2パッド20上に第2金属膜60が形成される。第1保護膜70が除去される。実施形態のプリント配線板1(図1)が得られる。
A
第1改変例の製造方法では、第2開口42から露出する第2凹凸22の大きさが小さくされた後に第2ソルダーレジスト層40と第2開口42上に第2保護膜80が形成される。そのため、その後第2保護膜80が除去されても、第2パッド20の表面に接着材料が残存することが抑制される。そのため、第2開口42から露出する第2金属膜60が形成される際、第2パッド20の上面と第2金属膜60との高い密着性が実現される。接続信頼性の高いプリント配線板1が提供される。
In the manufacturing method of the first modified example, the second
[実施形態の第2改変例]
実施形態と実施形態の第2改変例が比較されると、第1開口32から露出する第1パッド10の表面に対するエッチングと第2開口42から露出する第2パッド20の表面に対するエッチングのタイミングが異なる。第2改変例では、第1ソルダーレジスト層30と第2ソルダーレジスト層40が形成された後(図2C)に、第1開口32から露出する第1パッド10の表面のみがさらにエッチング(ソフトエッチング)される。この際、第2開口42から露出する第2パッド20の表面は、第1開口32から露出する第1パッド10の表面と同時にエッチングされない。第2開口42から露出する第2パッド20の表面は任意の保護膜によって保護されてもよい。第1開口32から露出する第1凹凸12の大きさが小さくなるが(図4A)、第2開口42から露出する第2凹凸22の大きさは大きいままである(図3B)。
[Second modification of the embodiment]
When the embodiment and the second modified example of the embodiment are compared, the timing of etching the surface of the
この後、第1ソルダーレジスト層30と第1開口32上に第1保護膜70が形成される(図2D)。第1保護膜70が形成された後で、第2開口42から露出する第2パッド20の表面がさらにエッチング(ソフトエッチング)される。第1開口32から露出する第1パッド10は第1保護膜70で覆われているため、第2開口42から露出する第2パッド20の表面のみがエッチング(ソフトエッチング)される。第2開口42から露出する第2凹凸22の大きさが小さくなる(図4B)。
After that, a first
以後の工程は実施形態と共通する。第2開口42から露出する第2パッド20上に第2金属膜60が形成される(図2E)。第1保護膜70が除去される(図2F)。第2保護膜80が形成される(図2G)。第1金属膜50が形成される(図2H)。第2保護膜80が除去される。プリント配線板1(図1)が得られる。
Subsequent steps are common to the embodiment. A
[第2改変例の別例]
第2改変例と第2改変例の別例が比較されると、第1開口32から露出する第1パッド10へのエッチングと第2開口42から露出する第2パッド20へのエッチングの順序が異なる。第2改変例の別例では、第1ソルダーレジスト層30と第2ソルダーレジスト層40が形成された後(図2C)に、第2開口42から露出する第2パッド20の表面のみがさらにエッチング(ソフトエッチング)される。この際、第1開口32から露出する第1パッド10の表面は、第2開口42から露出する第2パッド20の表面と同時にエッチングされない。第1開口32から露出する第1パッド10の表面は任意の保護膜によって保護されてもよい。第2開口42から露出する第2凹凸22の大きさが小さくなるが(図4B)、第1開口32から露出する第1凹凸12の大きさは大きいままである(図3A)。
[Another example of the second modified example]
Comparing the second modified example and another example of the second modified example, the order of etching the
この後、第2ソルダーレジスト層40と第2開口42上に第2保護膜80が形成される。第2保護膜80が形成された後で、第1開口32から露出する第1パッド10の表面がさらにエッチング(ソフトエッチング)される。第2開口42から露出する第2パッド20は第2保護膜80で覆われているため、第1開口32から露出する第1パッド10の表面のみがエッチング(ソフトエッチング)される。第1開口32から露出する第1凹凸12の大きさが小さくなる(図4A)。
After that, a second
以後の工程は上述の第1改変例と共通する。第1開口32から露出する第1パッド10上に第1金属膜50が形成される。第2保護膜80が除去される。第1保護膜70が形成される。第2金属膜60が形成される。第1保護膜70が除去される。プリント配線板1(図1)が得られる。
Subsequent steps are in common with the first modified example described above. A
[実施形態の第3改変例]
実施形態の第3改変例とそれ以外の実施形態(実施形態、第1改変例、第2改変例、第2改変例の別例)はほぼ同様である。異なる点が以下に示される。第3改変例では、第1金属膜50と第2金属膜60が同じ金属によって形成される。
[Third modified example of the embodiment]
The third modified example of the embodiment and other embodiments (embodiment, first modified example, second modified example, another example of the second modified example) are substantially the same. The points of difference are shown below. In a third modification, the
1 :プリント配線板
2 :コア基板
2a :上面
2b :下面
4 :樹脂絶縁層
6 :樹脂絶縁層
10 :第1パッド
12 :第1凹凸
20 :第2パッド
22 :第2凹凸
30 :第1ソルダーレジスト層
32 :第1開口
40 :第2ソルダーレジスト層
42 :第2開口
50 :第1金属膜
60 :第2金属膜
70 :第1保護膜
80 :第2保護膜
1: Printed wiring board 2:
Claims (9)
前記最上の樹脂絶縁層上に電子部品を搭載するための第1パッドを形成することと、
前記第1パッドの表面に第1凹凸を形成することと、
前記最上の樹脂絶縁層と前記第1パッド上に前記第1パッドを露出するための第1開口を有する第1ソルダーレジスト層を形成することと、
前記第1開口から露出する前記第1凹凸の大きさを小さくすることで前記第1開口から露出する前記第1パッドの上面の算術平均粗さ(Ra)を0.5μm以下にすることと、
前記第1凹凸の大きさを小さくすることの後に前記第1ソルダーレジスト層と前記第1開口上に第1保護膜を形成することと、
最下の樹脂絶縁層を形成することと、
前記最下の樹脂絶縁層上にマザーボードと接続するための第2パッドを形成することと、
前記第2パッドの表面に第2凹凸を形成することと、
前記最下の樹脂絶縁層と前記第2パッド上に前記第2パッドを露出するための第2開口を有する第2ソルダーレジスト層を形成することと、
前記第1保護膜を形成することの後に前記第2開口から露出する前記第2パッド上に第2金属膜を形成することと、
前記第2金属膜を形成することの後に前記第1保護膜を除去すること、とを含むプリント配線板の製造方法。 forming an uppermost resin insulation layer;
forming a first pad for mounting an electronic component on the uppermost resin insulation layer;
forming a first unevenness on the surface of the first pad;
forming a first solder resist layer having a first opening for exposing the first pad on the uppermost resin insulation layer and the first pad;
making the arithmetic mean roughness (Ra) of the upper surface of the first pad exposed from the first opening smaller than 0.5 μm by reducing the size of the first unevenness exposed from the first opening;
forming a first protective film on the first solder resist layer and the first opening after reducing the size of the first unevenness;
forming a lowermost resin insulation layer;
forming a second pad for connection with a motherboard on the lowermost resin insulation layer;
forming second unevenness on the surface of the second pad;
forming a second solder resist layer having a second opening for exposing the second pad on the lowermost resin insulation layer and the second pad;
forming a second metal film on the second pad exposed from the second opening after forming the first protective film;
and removing the first protective film after forming the second metal film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021081753A JP2022175396A (en) | 2021-05-13 | 2021-05-13 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021081753A JP2022175396A (en) | 2021-05-13 | 2021-05-13 | Method for manufacturing printed wiring board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022175396A true JP2022175396A (en) | 2022-11-25 |
Family
ID=84145464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021081753A Pending JP2022175396A (en) | 2021-05-13 | 2021-05-13 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022175396A (en) |
-
2021
- 2021-05-13 JP JP2021081753A patent/JP2022175396A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8893380B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
JP4555852B2 (en) | Circuit board manufacturing method | |
TWI413461B (en) | Method of manufacturing wiring board | |
US8124880B2 (en) | Circuit board and method for manufacturing thereof | |
KR101015704B1 (en) | Chip embedded printed circuit board and manufacturing method thereof | |
JP4651597B2 (en) | Semiconductor package substrate | |
US20100252304A1 (en) | Wiring board and method of manufacturing the same | |
US20070272654A1 (en) | Method for Manufacturing Circuit Board | |
KR100731604B1 (en) | Method for manufacturing printed circuit board with high stiffness | |
US20120043114A1 (en) | Device-embedded flexible printed circuit board and manufacturing method thereof | |
US9398704B2 (en) | Manufacturing method of metal structure of flexible multi-layer substrate | |
JP2022175396A (en) | Method for manufacturing printed wiring board | |
KR20110010427A (en) | Printed circuit board and manufacturing method thereof | |
JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
KR101085576B1 (en) | Method for fabricating printed-circuit-board using metal and printed-circuit-board fabricated using thereof | |
KR20150107141A (en) | The printed circuit board and the method for manufacturing the same | |
US8720053B2 (en) | Process of fabricating a circuit board | |
US20220369457A1 (en) | Printed wiring board | |
KR20130046716A (en) | The printed circuit board and the method for manufacturing the same | |
JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package | |
KR101154720B1 (en) | The printed circuit board and the method for manufacturing the same | |
KR101154700B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP5413748B2 (en) | Printed wiring board and manufacturing method thereof | |
KR101262584B1 (en) | The printed circuit board and the method for manufacturing the same | |
JP4930689B2 (en) | Manufacturing method of multilayer semiconductor package |