JP2022164950A - Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system - Google Patents

Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system Download PDF

Info

Publication number
JP2022164950A
JP2022164950A JP2021070068A JP2021070068A JP2022164950A JP 2022164950 A JP2022164950 A JP 2022164950A JP 2021070068 A JP2021070068 A JP 2021070068A JP 2021070068 A JP2021070068 A JP 2021070068A JP 2022164950 A JP2022164950 A JP 2022164950A
Authority
JP
Japan
Prior art keywords
terminals
information
electronic component
virtual part
model
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021070068A
Other languages
Japanese (ja)
Inventor
元博 佐々木
Motohiro Sasaki
佳洋 柴田
Yoshihiro Shibata
正範 鹿島
Masanori Kashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Engineering Co Ltd
Original Assignee
Mitsubishi Electric Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Engineering Co Ltd filed Critical Mitsubishi Electric Engineering Co Ltd
Priority to JP2021070068A priority Critical patent/JP2022164950A/en
Publication of JP2022164950A publication Critical patent/JP2022164950A/en
Pending legal-status Critical Current

Links

Images

Abstract

To solve a problem in which a large number of pieces of dummy registration information need to be registered in registration database means in advance, it takes time to register the large number of pieces of dummy registration information, and a work of selecting one piece of dummy registration information from the large number of pieces of dummy registration information is complicated and takes time.SOLUTION: A substrate design data generation support apparatus (30) includes a rule storage unit (31) that stores a setting rule including at least a setting region for an electronic component according to a terminal number of the electronic component and a distance between the terminals, a model generation unit (32a) that reads the setting rule of the electronic component according to the terminal number of a mounting electronic component mounted on a substrate from the rule storage unit (31) and generates virtual component model information indicating the setting region and arrangement positions of the terminals based on the setting rule of the read electronic component, and a change model generation unit (32b) that generates change virtual component model information in which the setting region and the arrangement positions of the terminals of the virtual component model information generated by the model generation unit (32a) are changed based on change information indicating the change of the setting region of the virtual component model information.SELECTED DRAWING: Figure 1

Description

本開示は、電子機器に用いられる回路基板に回路設計を行うために用いられる、基板設計データ作成支援装置、基板設計データ作成支援方法、基板設計データ作成支援プログラム、記録媒体、及び基板設計システムに関する。 The present disclosure relates to a board design data creation support device, a board design data creation support method, a board design data creation support program, a recording medium, and a board design system, which are used to perform circuit design on a circuit board used in electronic equipment. .

電子機器に用いられる回路基板に回路設計を行う回路設計装置が特許文献1により知られている。
特許文献1には次の点が示されている。
第1に、回路図上に配置する各種部品のシンボルについて、部品を特定する部品番号と基板レイアウトに用いるフットプリントが対応づけられた正規登録情報と、各種部品のダミーシンボルについてダミー部品番号とダミーフットプリントが対応づけられたダミー登録情報とを有する登録データベース手段を備えている。
2. Description of the Related Art Japanese Laid-Open Patent Application Publication No. 2002-300000 discloses a circuit design device that designs a circuit board for use in an electronic device.
Patent Literature 1 discloses the following points.
First, regarding the symbols of various components to be placed on the circuit diagram, the official registration information in which the component numbers identifying the components and the footprints used in the board layout are associated with each other, and the dummy component numbers and the dummy symbols of the various components. registration database means having dummy registration information with associated footprints;

第2に、登録データベース手段に登録されたシンボル及びダミーシンボルを用いて回路図設計を行なって仮完成回路図データを生成する。
第3に、ダミーシンボルを用いた部分に対して、シンボルと部品番号とフットプリントを対応づけた正規登録情報を生成し、登録データベース手段に登録する。
第4に、仮完成回路図データにおいてダミーシンボルを用いた部分を、その後、登録データベース手段に登録された正規登録情報としてのシンボルに置き換えて完成回路図データを生成し、基板レイアウト用データとする。
Secondly, the circuit diagram is designed using the symbols registered in the registration database means and the dummy symbols to generate provisionally completed circuit diagram data.
Thirdly, for the portion using the dummy symbol, regular registration information is generated in which the symbol, the part number and the footprint are associated with each other, and is registered in the registration database means.
Fourthly, the part using the dummy symbol in the provisional completed circuit diagram data is replaced with the symbol as regular registration information registered in the registration database means to generate the completed circuit diagram data, which is used as board layout data. .

特開2002-7501号公報JP-A-2002-7501

特許文献1に示されたものにあっては、正規登録情報が登録されていない部品に対してダミーシンボルを用いて仮完成回路図データを生成し、仮完成回路図データの生成と並行してダミーシンボルに対する正規登録情報の登録作業を進め、当該登録作業に要する時間を有効活用している。 In the technique disclosed in Patent Document 1, dummy symbols are used to generate provisionally completed circuit diagram data for components for which formal registration information is not registered, and in parallel with the generation of provisionally completed circuit diagram data, The work of registering regular registration information for dummy symbols is advanced, and the time required for the registration work is effectively used.

しかし、登録データベース手段に、事前に多数のダミー登録情報を登録する必要があり、多数のダミー登録情報の登録に時間を要し、かつ、多数のダミー登録情報の中から1つのダミー登録情報を選ぶ作業が煩雑であり、時間を要するという課題があった。 However, it is necessary to register a large number of dummy registration information in advance in the registration database means, it takes time to register a large number of dummy registration information, and one dummy registration information is selected from a large number of dummy registration information. There is a problem that the selection work is complicated and takes time.

本開示は、上記した点に鑑みてなされたものであり、基板に実装される実装用電子部品に対する電子部品の登録情報がライブラリ設計装置に未登録であった場合に、未登録の実装用電子部品に対する仮想部品モデル情報又は変更仮想部品モデル情報を容易に生成できる基板設計データ作成支援装置を得ることを目的とする。 The present disclosure has been made in view of the above points. It is an object of the present invention to provide a board design data creation support device capable of easily generating virtual part model information or changed virtual part model information for a part.

本開示に係る基板設計データ作成支援装置は、電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールを記憶するルール記憶部と、基板に実装される実装用電子部品の端子数に応じた電子部品の設定ルールをルール記憶部から読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成部と、仮想部品モデル情報の設定領域の変更を示す変更情報に基づいて、モデル生成部により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成部を備える。 A board design data creation support device according to the present disclosure includes: a rule storage unit that stores setting rules including at least a setting area for an electronic component according to the number of terminals of the electronic component and a distance between the terminals; read from the rule storage section the setting rule of the electronic component according to the number of terminals of the electronic component for use, and generate the virtual component model information indicating the setting area and the arrangement position of the terminal based on the read setting rule of the electronic component Based on the model generation unit and the change information indicating the change of the setting region of the virtual component model information, change virtual component model information in which the setting region of the virtual component model information generated by the model generation unit and the layout positions of the terminals are changed. A modified model generator is provided.

本開示によれば、電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールに基づき仮想部品モデル情報を生成するため、基板設計装置に対して未登録の実装用電子部品に対する仮想部品モデル情報を容易に生成できる。 According to the present disclosure, in order to generate the virtual component model information based on the setting rule including at least the setting area for the electronic component according to the number of terminals of the electronic component and the distance between the terminals, an unregistered It is possible to easily generate virtual component model information for mounting electronic components.

実施の形態1に係る基板設計システムを示すブロック図である。1 is a block diagram showing a board design system according to Embodiment 1; FIG. 実施の形態1に係る基板設計システムのハード構成を示す構成図である。1 is a configuration diagram showing a hardware configuration of a board design system according to Embodiment 1; FIG. 実施の形態1に係る基板設計システムにおける回路接続情報を示す図である。4 is a diagram showing circuit connection information in the board design system according to Embodiment 1; FIG. 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における演算部を示すブロック図である。3 is a block diagram showing a calculation unit in the board design data creation support device of the board design system according to Embodiment 1; FIG. 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子が1列の仮想部品モデルの例を示す図である。FIG. 3 is a diagram showing an example of a virtual part model with one row of terminals in the board design data creation support device of the board design system according to the first embodiment; 図5に示した仮想部品モデルの設計値を示す図である。6 is a diagram showing design values of the virtual part model shown in FIG. 5; FIG. 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子が2列の仮想部品モデルの例を示す図である。FIG. 4 is a diagram showing an example of a virtual part model with two rows of terminals in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子が4辺に配列された仮想部品モデルの例を示す図である。FIG. 4 is a diagram showing an example of a virtual part model in which terminals are arranged on four sides in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子が2列のロケーションの場合の仮想部品モデルの例を示す図である。FIG. 5 is a diagram showing an example of a virtual component model in the case where terminals are located in two rows in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子が格子状に配列されたロケーションの場合の仮想部品モデルの例を示す図である。FIG. 5 is a diagram showing an example of a virtual part model in the case of a location where terminals are arranged in a grid pattern in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子数が奇数である端子が2列の仮想部品モデルの例を示す図である。FIG. 10 is a diagram showing an example of a virtual part model with two rows of terminals having an odd number of terminals in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子数が奇数である端子が2列の仮想部品モデルの例を示す図である。FIG. 10 is a diagram showing an example of a virtual part model with two rows of terminals having an odd number of terminals in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計データ作成支援装置における端子数が奇数である端子が4辺に配列された仮想部品モデルの例を示す図である。FIG. 4 is a diagram showing an example of a virtual part model in which terminals having an odd number of terminals are arranged on four sides in the board design data creation support device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計装置により生成された基板設計データに基づき表示される基板設計用外観図である。FIG. 4 is a board design external view displayed based on board design data generated by the board design device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計装置により生成された仮基板設計データに基づき表示される仮基板設計用外観図である。FIG. 4 is a temporary board design external view displayed based on temporary board design data generated by the board design device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムの基板設計装置により変更された仮基板設計データに基づき表示される仮基板設計用外観図である。FIG. 10 is a temporary board design external view displayed based on temporary board design data changed by the board design device of the board design system according to the first embodiment; 実施の形態1に係る基板設計システムにおける基板設計データを作成するフローチャートである。4 is a flow chart for creating board design data in the board design system according to the first embodiment; 実施の形態1に係る基板設計システムにおける基板設計データ作成支援装置による仮想部品モデル情報を生成するフローチャートである。4 is a flow chart for generating virtual part model information by the board design data creation support device in the board design system according to the first embodiment; 実施の形態1に係る基板設計システムにおける基板設計データ作成支援装置による変更仮想部品モデル情報を生成するフローチャートである。4 is a flow chart for generating changed virtual part model information by the board design data creation support device in the board design system according to the first embodiment; 実施の形態1に係る基板設計システムにおけるライブラリ設計装置による登録情報を生成するフローチャートである。4 is a flow chart for generating registration information by the library design device in the board design system according to Embodiment 1;

実施の形態1.
実施の形態1に係る基板設計システムを図1から図20に基づいて説明する。
実施の形態1に係る基板設計システムは、DIP(Dual Inline Package)、SOP(Small Outline Package)、SIP(Single Inline Package)、QFP(Quad Flat Package)、SOJ(Small Outline J-leaded)、PLCC(Plastic leaded chip carrier)、BGA(ball grid array)タイプの半導体素子などの表面実装型の半導体素子、抵抗、コネクタ、スペーサー、及び放熱フィンなどの電子部品をプリント基板に実装するための設計をCAD(computer-aided design)を用いて行うシステムである。
Embodiment 1.
A board design system according to Embodiment 1 will be described with reference to FIGS. 1 to 20. FIG.
The board design system according to the first embodiment includes DIP (Dual Inline Package), SOP (Small Outline Package), SIP (Single Inline Package), QFP (Quad Flat Package), SOJ (Small Outline J-leaded), PLCC ( Plastic lead chip carrier), BGA (ball grid array) type semiconductor elements and other surface mount type semiconductor elements, resistors, connectors, spacers, heat dissipation fins and other electronic components to be mounted on the printed circuit board by CAD ( It is a system that uses computer-aided design.

基板設計システムは、図1に示すように、ライブラリ設計装置10と基板設計装置20を備える。
ライブラリ設計装置10は、電子部品を特定する部品型名である特定番号と特定番号に紐づけされた部品外形形状及び電極端子(以下、端子と略称する。)の端子位置を含む登録情報を生成し、生成した登録情報を格納するCADを用いて行う装置である。
なお、特定番号を以下、部品型名と称す。
The board design system includes a library design device 10 and a board design device 20, as shown in FIG.
The library design device 10 generates registration information including a specific number, which is a part type name that identifies an electronic component, and the component external shape and the terminal position of the electrode terminal (hereinafter abbreviated as terminal) linked to the specific number. and stores the generated registration information using CAD.
The specific number is hereinafter referred to as a part type name.

ライブラリ設計装置10は、一般に知られている装置であり、ここでは簡単に概要を説明する。
ライブラリ設計装置10は、記憶装置11と、ライブラリ作成作業領域12と、比較判定部13とを備える。
The library designing device 10 is a generally known device and will be briefly outlined here.
The library design device 10 includes a storage device 11 , a library creation work area 12 and a comparison/determination section 13 .

ライブラリ設計装置10は、図2に示すように、CADとして用いられるコンピュータのCPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)、入力インタフェース部、及び出力インタフェース部により構成される。
ROMは一種の記録媒体であり、記録媒体としてはDVD(Digital Versatile Disc)、CD(Compact Disc)、HDD(ハードディスクドライブ、Hard Disk Drive )、USBメモリでも良く、本開示においてはこれら記録媒体をROMとして説明する。
As shown in FIG. 2, the library design device 10 is composed of a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), an input interface section, and an output interface section of a computer used as CAD. be done.
A ROM is a type of recording medium, and may be a DVD (Digital Versatile Disc), a CD (Compact Disc), a HDD (Hard Disk Drive), or a USB memory. described as.

記憶装置11は電子部品の登録情報を格納する。記憶装置11は図2に示すROMの一部である。
電子部品の登録情報は、電子部品を特定する部品型名と部品型名に紐づけされた部品外形形状及び端子の端子位置を含む。
The storage device 11 stores registration information of electronic components. The storage device 11 is part of the ROM shown in FIG.
The electronic component registration information includes the component type name that identifies the electronic component, the component external shape and the terminal position of the terminal that are linked to the component type name.

ライブラリ作成作業領域12は、図2に示すCPU、ROM、及びRAMにより構成されたライブラリ作成作業部である。
ライブラリ作成作業領域12は、電子部品のデータシート4に示される電子部品の部品外形形状及び端子の端子位置を含むデータと、電子部品のライブラリ作成基準5が入力部1Aによって入力されると、電子部品の登録情報を生成し、生成した電子部品の登録情報を記憶装置11に格納する。
The library creation work area 12 is a library creation work unit composed of the CPU, ROM, and RAM shown in FIG.
In the library creation work area 12, when the data including the external shape of the electronic component and the terminal position of the terminal shown in the data sheet 4 of the electronic component and the library creation criteria 5 of the electronic component are input by the input unit 1A, the electronic The registration information of the component is generated, and the generated registration information of the electronic component is stored in the storage device 11 .

入力部1Aは、グラフィカル・ユーザ・インタフェース(Graphical User Interface、以下、UIと称す)である。 The input unit 1A is a graphical user interface (hereinafter referred to as UI).

比較判定部13は、基板設計装置20から出力された回路接続情報(NET)2における実装用電子部品の部品型名と記憶装置11に格納されている登録情報における部品型名とを比較する。
比較判定部13は、基板設計装置20から出力された実装用電子部品に対して登録情報が記憶装置11に格納されていると判定すると、登録された電子部品として記憶装置11に格納されていた登録情報を基板設計装置20へ出力する。
比較判定部13は、図2に示すCPU、ROM、及びRAMにより構成される。
The comparison/determining unit 13 compares the component type name of the mounting electronic component in the circuit connection information (NET) 2 output from the board designing apparatus 20 with the component type name in the registration information stored in the storage device 11 .
When the comparison/determination unit 13 determines that the registration information for the mounting electronic component output from the board design apparatus 20 is stored in the storage device 11, it is stored in the storage device 11 as a registered electronic component. The registered information is output to the circuit board design device 20 .
The comparison/determination unit 13 is configured by the CPU, ROM, and RAM shown in FIG.

一方、比較判定部13は、基板設計装置20から出力された実装用電子部品に対して記憶装置11に登録情報が格納されていないと判定すると、未登録の電子部品として、実装用電子部品の部品型名と未登録であるとの情報とを紐づけして基板設計装置20に出力する。
併せて、比較判定部13は、登録された実装用電子部品の数と未登録の実装用電子部品の数を出力する。
On the other hand, when the comparison/determination unit 13 determines that the registration information is not stored in the storage device 11 for the electronic component for mounting output from the board designing apparatus 20, the electronic component for mounting is identified as an unregistered electronic component. The part model name and the information that it is unregistered are linked and output to the board design device 20 .
In addition, the comparison/determination unit 13 outputs the number of registered mounting electronic components and the number of unregistered mounting electronic components.

また、基板設計装置20からの未登録の電子部品リスト3に未登録の実装用電子部品の部品型名が掲載されていると、ライブラリ設計装置10は、未登録の電子部品リスト3に掲載された未登録の実装用電子部品を特定する部品型名に対応する電子部品のデータシート4に示される電子部品の部品外形形状及び端子の端子位置を含むデータと、電子部品のライブラリ作成基準5が入力部1Aによって入力され、ライブラリ作成作業領域12が未登録の実装用電子部品に対する電子部品の登録情報を生成し、生成した電子部品の登録情報を記憶装置11に格納する。 Further, if the unregistered electronic component list 3 from the circuit board designing device 20 includes the component type name of the unregistered mounting electronic component, the library designing device 10 does not include it in the unregistered electronic component list 3. Data including the component external shape and terminal position of the electronic component shown in the electronic component data sheet 4 corresponding to the component type name that identifies the unregistered mounting electronic component, and the electronic component library creation criteria 5 Input by the input unit 1</b>A, the electronic component registration information is generated for the mounting electronic component that is not registered in the library creation work area 12 , and the generated electronic component registration information is stored in the storage device 11 .

基板設計装置20は、基板に実装される複数の実装用電子部品それぞれに対する部品型名及び端子の端子数を含む回路接続情報2における実装用電子部品の部品型名に基づき、ライブラリ設計装置10に格納された登録情報を取り込み、回路接続情報2に示される全ての実装用電子部品に対して登録情報を取り込むと、取り込んだ登録情報に基づいて基板設計データを生成し、登録情報がライブラリ設計装置10に格納されていない実装用電子部品が回路接続情報2に存在すると、ライブラリ設計装置10に格納されていない実装用電子部品、つまり、未登録の実装用電子部品に対して仮想部品モデル情報又は変更仮想部品モデル情報を生成し、取り込んだ登録情報と生成した仮想部品モデル情報又は変更仮想部品モデル情報に基づいて仮基板設計データを生成するCADを用いて行う装置である。 The board designing apparatus 20 provides the library designing apparatus 10 with component type names of the mounting electronic components in the circuit connection information 2 including the component type names and the number of terminals for each of the plurality of mounting electronic components to be mounted on the board. When the stored registration information is fetched and the registration information is fetched for all mounting electronic components indicated in the circuit connection information 2, board design data is generated based on the fetched registration information, and the registration information is stored in the library design device. 10 exists in the circuit connection information 2, the virtual component model information or This apparatus uses CAD to generate changed virtual part model information and to generate temporary board design data based on the received registration information and the generated virtual part model information or changed virtual part model information.

基板設計装置20は、図2に示すように、CADとして用いられるコンピュータのCPU、ROM、RAM、入力インタフェース部、及び出力インタフェース部により構成される。
基板設計装置20は、図2に示すように、ライブラリ設計装置10とバスによって接続される。
As shown in FIG. 2, the circuit board designing apparatus 20 is composed of a CPU, a ROM, a RAM, an input interface section, and an output interface section of a computer used as CAD.
The board design device 20 is connected to the library design device 10 by a bus, as shown in FIG.

基板は、基板設計装置20によって生成された基板設計データに基づいて、表面に配線層、電源層、接地層が形成されるプリント基板である。プリント基板の裏面に配線層、電源層、接地層が形成されてもよい。
プリント基板の表面には、基板設計装置20によって生成された基板設計データに基づいて、複数の実装用電子部品が実装され、実装された複数の実装用電子部品は基板の表面に形成された配線層により、電気的に接続される。
The board is a printed board on which a wiring layer, a power supply layer, and a ground layer are formed based on board design data generated by the board design device 20 . A wiring layer, a power supply layer, and a ground layer may be formed on the back surface of the printed circuit board.
A plurality of mounting electronic components are mounted on the surface of the printed board based on the board design data generated by the board designing apparatus 20, and the mounted plurality of mounting electronic components are connected to the wiring formed on the surface of the board. The layers are electrically connected.

回路接続情報2は、回路図データ6から一般に知られている技術により生成される。
回路接続情報2は、図3に示すように、接続情報と実装用電子部品情報を有する。
接続情報は、信号名と、実装用電子部品の諸元番号及び端子の端子番号と、接続先の実装用電子部品の諸元番号及び端子の端子番号を含む。
The circuit connection information 2 is generated from the circuit diagram data 6 by a generally known technique.
As shown in FIG. 3, the circuit connection information 2 has connection information and mounting electronic component information.
The connection information includes the signal name, the specification number of the mounting electronic component, the terminal number of the terminal, and the specification number of the mounting electronic component and the terminal number of the terminal to be connected.

接続先の実装用電子部品は1つに限られるものではなく、複数存在するものもある。図3では例示として接続先が2つあるものを示している。
実装用電子部品の諸元番号及び端子の端子番号は、IC1-1のように表される。図3では分かり易くするため、諸元番号と端子番号とを分けて表示している。
The number of mounting electronic components to be connected is not limited to one, and there may be a plurality of components. In FIG. 3, two connection destinations are shown as an example.
The specification number of the mounting electronic component and the terminal number of the terminal are expressed as IC1-1. In FIG. 3, the specification number and the terminal number are shown separately for easy understanding.

実装用電子部品情報は、部品型名である特定番号と諸元番号を含む。
接続情報と実装用電子部品情報は諸元番号によって紐づけされる。
実装用電子部品情報と登録情報は特定番号によって紐づけされる。
したがって、実装用電子部品は、回路接続情報2における接続情報と実装用電子部品情報と、記憶装置11から読みだされ、取り込まれた登録情報とが紐づけされる。
Mounting electronic component information includes a specific number, which is a component type name, and a specification number.
The connection information and mounting electronic component information are linked by specification numbers.
Mounting electronic component information and registration information are linked by a specific number.
Therefore, the mounting electronic component is associated with the connection information in the circuit connection information 2, the mounting electronic component information, and the registered information read from the storage device 11 and taken in. FIG.

回路接続情報2は、図3に図示していないが、実装用電子部品の端子の端子数を含む。
なお、端子数は、実装用電子部品の最後の端子番号を端子の数として代用してもよい。
また、端子の端子番号がロケーション、つまり、アルファベットと数字の複合番号で表されている場合は、端子数はロケーションとされる。
Although not shown in FIG. 3, the circuit connection information 2 includes the number of terminals of the mounting electronic component.
As for the number of terminals, the terminal number at the end of the mounting electronic component may be substituted for the number of terminals.
Also, when the terminal number of a terminal is represented by a location, that is, by a composite number of alphabets and numbers, the number of terminals is defined as a location.

基板設計装置20は、入力インタフェース部21と、実装用電子部品の部品型名の検出部22と、判定部23と、基板設計作業領域24と、基板設計データ作成支援装置30とを備える。
入力インタフェース部21は回路接続情報2を取り込むインタフェースであり、UIである入力部1Bを介して回路接続情報2が入力される。入力インタフェース部21は図2に示した入力インタフェース部である。
The board design apparatus 20 includes an input interface section 21 , a component type name detection section 22 for mounting electronic components, a determination section 23 , a board design work area 24 , and a board design data creation support device 30 .
The input interface unit 21 is an interface that takes in the circuit connection information 2, and the circuit connection information 2 is input via the input unit 1B that is the UI. The input interface section 21 is the input interface section shown in FIG.

検出部22は、入力インタフェース部21により取り込まれた回路接続情報2から部品型名を検出して抽出し、抽出した部品型名をライブラリ設計装置10の比較判定部13に出力する。
検出部22における部品型名を検出・抽出する機能は比較判定部13に持たせ、基板設計装置としては検出部22を有さないものでもよい。
The detection unit 22 detects and extracts the component model name from the circuit connection information 2 fetched by the input interface unit 21 , and outputs the extracted component model name to the comparison determination unit 13 of the library design device 10 .
The function of detecting/extracting the component type name in the detection section 22 may be provided to the comparison/determination section 13, and the circuit board design apparatus may not have the detection section 22. FIG.

判定部23は、入力インタフェース部21により取り込まれた回路接続情報2と、比較判定部13から、登録の実装用電子部品の数と未登録の実装用電子部品の数、登録情報、及び未登録の実装用電子部品の部品型名とを受ける。
判定部23は、未登録の実装用電子部品の数が0であると、回路接続情報2に示された全ての実装用電子部品に対して登録情報を受けているので、回路接続情報2と全ての実装用電子部品に対する登録情報を基板設計作業領域24に与える。
The determination unit 23 receives the circuit connection information 2 fetched by the input interface unit 21, the number of registered mounting electronic components and the number of unregistered mounting electronic components from the comparison determination unit 13, the registered information, and the unregistered Receive the part type name of the electronic part for mounting.
If the number of unregistered electronic components for mounting is 0, the determining unit 23 receives the registration information for all the electronic components for mounting indicated in the circuit connection information 2. Registered information for all mounted electronic components is given to the board design work area 24 .

一方、判定部23は、未登録の実装用電子部品の数が1以上であると、未登録の実装用電子部品の部品型名を未登録の電子部品リスト3に掲載し、未登録の実装用電子部品の端子数を基板設計データ作成支援装置30に与える。
判定部23は、全ての未登録の実装用電子部品に対する基板設計データ作成支援装置30からの仮想部品モデル情報を受けると、回路接続情報2と登録情報と仮想部品モデル情報を基板設計作業領域24に与える。
On the other hand, if the number of unregistered electronic components for mounting is one or more, the determining unit 23 lists the component model names of the unregistered electronic components for mounting in the unregistered electronic component list 3, and The number of terminals of the electronic component for use is provided to the board design data creation support device 30 .
Upon receiving the virtual component model information from the board design data creation support device 30 for all unregistered mounting electronic components, the determination unit 23 stores the circuit connection information 2, the registration information, and the virtual component model information in the board design work area 24. give to

判定部23は、基板設計データ作成支援装置30からの変更仮想部品モデル情報を受けると、基板設計作業領域24により生成された、回路接続情報2と登録情報と仮想部品モデル情報による仮基板設計データにおける仮想部品モデル情報を、変更仮想部品モデル情報に変更するために、変更仮想部品モデル情報を基板設計作業領域24に与える。 Upon receiving the changed virtual part model information from the board design data creation support device 30, the determination unit 23 generates temporary board design data based on the circuit connection information 2, the registration information, and the virtual part model information generated by the board design work area 24. In order to change the virtual part model information in , to the changed virtual part model information, the changed virtual part model information is given to the board design work area 24 .

基板設計データ作成支援装置30は、判定部23から未登録の実装用電子部品の端子数を受けると、電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールに基づき、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成し、また、仮想部品モデルの設定領域の変更を示す変更情報に基づいて、仮想部品モデルの設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する。
設定領域は電子部品の外形形状を示す領域である。
When board design data creation support device 30 receives the number of terminals of an unregistered mounting electronic component from determination unit 23, setting including at least a setting area for the electronic component and a distance between terminals according to the number of terminals of the electronic component is performed. Based on the rules, virtual part model information indicating the setting area and the arrangement position of the terminals is generated, and based on the change information indicating the change of the setting area of the virtual part model, the setting area of the virtual part model and the arrangement position of the terminal Generates modified virtual part model information that has been modified.
The setting area is an area indicating the outer shape of the electronic component.

基板設計装置20の一部を構成する基板設計データ作成支援装置30も、図2に示す、CADとして用いられるコンピュータのCPU、ROM、及びRAMにより構成される。
基板設計データ作成支援装置30は、ルール記憶部31と演算部32を有する。
ルール記憶部31は電子部品の端子の数に応じた当該電子部品に対する設定領域及び隣接する端子間の距離を少なくとも含む設定ルールを記憶する。
The board design data creation support device 30, which constitutes a part of the board design device 20, is also composed of the CPU, ROM, and RAM of a computer used as CAD shown in FIG.
The board design data creation support device 30 has a rule storage unit 31 and a calculation unit 32 .
The rule storage unit 31 stores a setting rule including at least a setting area for the electronic component corresponding to the number of terminals of the electronic component and a distance between adjacent terminals.

演算部32は、図4に示すように、モデル生成部32aと変更モデル生成部32bとを有する。
モデル生成部32aは、判定部23からの未登録の実装用電子部品の端子数を取り込み、取り込んだ未登録の実装用電子部品の端子数に応じた電子部品の設定ルールをルール記憶部31から読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成する。
The computing unit 32, as shown in FIG. 4, has a model generating unit 32a and a modified model generating unit 32b.
The model generation unit 32a acquires the number of terminals of the unregistered electronic component for mounting from the determination unit 23, and sets a setting rule for the electronic component according to the number of terminals of the acquired unregistered electronic component for mounting from the rule storage unit 31. It reads out and generates virtual part model information indicating the setting area and the arrangement position of the terminal based on the read out setting rule of the electronic part.

変更モデル生成部32bは、UIである入力部1Cを介して仮想部品モデルの設定領域の変更を示す変更情報が入力されると、入力された設定領域の変更を示す変更情報に基づいて、モデル生成部32aにより生成された仮想部品モデルの設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する。
モデル生成部32aにより生成された仮想部品モデル情報及び変更モデル生成部32bにより生成された変更仮想部品モデル情報は、判定部23に取り込まれる。
When change information indicating a change in the setting region of the virtual part model is input via the input unit 1C, which is a UI, the changed model generation unit 32b generates a model based on the input change information indicating a change in the setting region. Modified virtual part model information is generated in which the setting area and the arrangement positions of the terminals of the virtual part model generated by the generation unit 32a are changed.
The virtual part model information generated by the model generation unit 32 a and the modified virtual part model information generated by the modified model generation unit 32 b are taken into the determination unit 23 .

次に、ルール記憶部31に記憶される設定ルールと、演算部32により生成される仮想部品モデル情報及び変更仮想部品モデル情報について、表面実装型の半導体素子であるICを例にとり説明する。
IC以外のコネクタ、スペーサー、及び放熱フィンなどの電子部品についても、ICと同様にして設定ルールが決定され、設定ルールに基づいた2次元の仮想部品モデル及び変更仮想部品モデルの外形が決定される。
Next, setting rules stored in the rule storage section 31 and virtual part model information and modified virtual part model information generated by the calculation section 32 will be described by taking an IC, which is a surface-mounted semiconductor element, as an example.
For electronic components other than ICs, such as connectors, spacers, and radiating fins, setting rules are determined in the same manner as for ICs, and the outlines of two-dimensional virtual component models and changed virtual component models are determined based on the setting rules. .

図5から図13は、ルール記憶部31に記憶された設定ルールに基づいて演算部32によって生成された仮想部品モデル情報に基づく仮想部品モデルを示す外形図である。
設定ルールは、電子部品の端子の端子数に応じた電子部品に対する設定領域及び隣接する端子間の距離を少なくとも含み、他に、設定領域と端子との位置関係と、端子径と、端子の配列を含む。
端子の配列はICの端子数などによって、ルール化されている。
なお、図5から図13において、端子数及び端子番号は、説明を簡略するために一例として示したものである。
5 to 13 are external views showing virtual part models based on virtual part model information generated by the computing unit 32 based on the setting rules stored in the rule storage unit 31. FIG.
The setting rule includes at least a setting area for an electronic component according to the number of terminals of the electronic component and a distance between adjacent terminals, and also includes a positional relationship between the setting area and the terminals, a terminal diameter, and an arrangement of the terminals. including.
The arrangement of terminals is ruled according to the number of IC terminals and the like.
In addition, in FIGS. 5 to 13, the number of terminals and terminal numbers are shown as an example in order to simplify the explanation.

図5に示した仮想部品モデルは、端子数が16であり、端子がパッケージに1列に配列される場合を示している。
図5に示すように、端子番号は左から順に右に番号が付される。
図5において、設定領域Rは仮想部品モデルの外形を長方形などの矩形で表し、端子位置を丸で表し、丸の中心が長手方向の端子の位置を表し、丸の中の数字が端子番号を表す。
The virtual component model shown in FIG. 5 has 16 terminals, and the terminals are arranged in one line in the package.
As shown in FIG. 5, terminal numbers are numbered from left to right.
In FIG. 5, in the setting area R, the outer shape of the virtual part model is represented by a rectangle such as a rectangle, the terminal position is represented by a circle, the center of the circle represents the position of the terminal in the longitudinal direction, and the number inside the circle represents the terminal number. show.

設定ルールは、図5に示した例では、パッケージ、つまり設定領域Rに1列に配置される一般的なIC、例としてSIPの登録情報に基づいて決定される。
設定領域に対する設定ルールは、端子数の数及び端子の配列に基づいて縦と横の長さが決定された長方形などの矩形の領域を示すデータである。
In the example shown in FIG. 5, the setting rule is determined based on the registration information of the package, that is, general ICs arranged in a row in the setting area R, for example SIP registration information.
The setting rule for the setting area is data indicating a rectangular area such as a rectangle whose length and width are determined based on the number of terminals and the arrangement of the terminals.

設定領域と端子との位置関係に対する設定ルールは、図6に示すように、設定領域Rの長辺と端子の中心との距離b、設定領域Rの短辺と最外端に位置する端子の中心との距離cを示すデータである。
隣接する端子間の距離及び端子の径に対する設定ルールは、図6に示す距離d及び径Φaを示すデータである。
As shown in FIG. 6, the setting rule for the positional relationship between the setting area and the terminal is the distance b between the long side of the setting area R and the center of the terminal, the distance b between the short side of the setting area R and the terminal located at the outermost end. This is data indicating the distance c from the center.
The setting rule for the distance between adjacent terminals and the diameter of the terminals is data indicating the distance d and the diameter Φa shown in FIG.

図5は、ルール記憶部31に記憶された設定ルールに基づいて演算部32によって生成された、電子部品の端子の端子数が16の場合におけるデフォルトとしての仮想部品モデルを示している。
電子部品の端子の端子数が自然数であるn1以下であると、図5に示した仮想部品モデルと同様に端子の配置を1列に設定された仮想部品モデルがデフォルトとして演算部32のモデル生成部32aによって仮想部品モデル情報が生成され、判定部23に取り込まれる。
FIG. 5 shows a default virtual component model generated by the computing unit 32 based on the setting rules stored in the rule storage unit 31 when the number of terminals of the electronic component is 16. As shown in FIG.
When the number of terminals of the electronic component is equal to or less than n1, which is a natural number, the virtual component model in which the terminals are arranged in one row as in the virtual component model shown in FIG. Virtual part model information is generated by the unit 32 a and is taken into the determination unit 23 .

n1は、この実施の形態1においては16である。
電子部品の端子の端子数が自然数であるn1以下である場合、設定ルールは、設定領域Rを示すデータは端子数によって長さが変更されるが、b、c、d、Φaのデータは端子の数によっても同じである。
n1 is 16 in this first embodiment.
When the number of terminals of the electronic component is less than or equal to n1, which is a natural number, the setting rule is that the length of the data indicating the setting region R is changed according to the number of terminals, but the data of b, c, d, and Φa are The same is true for the number of

図7に示した仮想部品モデルは、端子数が48であり、端子がパッケージ、つまり設定領域Rに2列に配列される場合を示している。
図7に示すように、下側が左から順に右に番号が付され、折り返して上側に右から順に左に番号が付される。端子数が偶数である場合は、各列同じ数の端子が配列される。
The virtual component model shown in FIG. 7 shows a case where the number of terminals is 48 and the terminals are arranged in two rows in the package, that is, in the set area R. FIG.
As shown in FIG. 7, the lower side is numbered from left to right, and the upper side is numbered from right to left. When the number of terminals is even, the same number of terminals are arranged in each column.

図7は仮想部品モデルを概略的に示した外形図であり、図7には煩雑さを避けるため、明確には示していないが、図5に示した外形図と同様に、仮想部品モデルは、設定領域Rを長方形などの矩形で表し、端子位置を丸で表し、丸の中心が長手方向の端子の位置を表し、丸の中の数字が端子番号を表す外形図とされる。 FIG. 7 is an outline drawing schematically showing the virtual part model. Although not clearly shown in FIG. 7 to avoid complication, the virtual part model has , the set area R is represented by a rectangle such as a rectangle, the terminal position is represented by a circle, the center of the circle represents the position of the terminal in the longitudinal direction, and the number inside the circle represents the terminal number.

設定ルールは、図7に示した例では、パッケージの2列に配置される一般的なIC、例としてDIP、SOPの登録情報に基づいて決定される。
設定領域と端子との位置関係に対する設定ルールは、図6に示した外形図と同様に、設定領域Rの長辺と端子の中心との距離b、設定領域Rの短辺と最外端に位置する端子の中心との距離cを示すデータである。
In the example shown in FIG. 7, the setting rule is determined based on the registration information of general ICs arranged in two rows of the package, such as DIPs and SOPs.
The setting rule for the positional relationship between the setting area and the terminal is the distance b between the long side of the setting area R and the center of the terminal, and This data indicates the distance c from the center of the located terminal.

隣接する端子間の距離及び端子の径に対する設定ルールは、図6に示した外形図と同様に、距離d及び径Φaを示すデータである。
さらに、1列目と2列目との端子の間の距離eを示すデータが設定レールとされる。
The setting rule for the distance between adjacent terminals and the diameter of the terminals is data indicating the distance d and the diameter Φa, as in the outline drawing shown in FIG.
Furthermore, data indicating the distance e between the terminals in the first and second rows is set rails.

図7は、ルール記憶部31に記憶された設定ルールに基づいて演算部32によって生成された、電子部品の端子の端子数が48の場合におけるデフォルトとしての仮想部品モデルを示している。
電子部品の端子の端子数がn1を超え、n1より大きい自然数であるn2以下であると、図7に示した仮想部品モデルと同様に端子の配置を2列に設定された、端子数に応じた仮想部品モデルがデフォルトとして演算部32のモデル生成部32aによって仮想部品モデル情報が生成され、判定部23に取り込まれる。
FIG. 7 shows a default virtual component model generated by the computing unit 32 based on the setting rules stored in the rule storage unit 31 when the number of terminals of the electronic component is 48. As shown in FIG.
When the number of terminals of the electronic component exceeds n1 and is equal to or less than n2, which is a natural number greater than n1, the terminals are arranged in two rows in the same manner as in the virtual component model shown in FIG. Virtual part model information is generated by the model generation unit 32 a of the calculation unit 32 with the virtual part model as a default, and is taken into the determination unit 23 .

n2は、この実施の形態1においては48である。
電子部品の端子の端子数がn1を超え、n2以下である場合、設定ルールは、設定領域Rを示すデータは端子数によって長さが変更されるが、b、c、d、e、Φaのデータは端子数によっても同じである。
n2 is 48 in this first embodiment.
When the number of terminals of the electronic component exceeds n1 and is equal to or less than n2, the setting rule is that the length of the data indicating the setting area R is changed according to the number of terminals, but b, c, d, e, and Φa The data are the same depending on the number of terminals.

図8に示した仮想部品モデルは、端子数が64であり、端子がパッケージ、つまり設定領域Rの4辺に配列される場合を示している。
図8に示すように、左下から右下、右上、左上、左下に反時計回りに順に番号が付される。端子の数が4の倍数である場合は、各辺同じ数の端子が配列される。
The virtual component model shown in FIG. 8 has 64 terminals, and the terminals are arranged on the four sides of the package, that is, the setting area R. In FIG.
As shown in FIG. 8, numbers are assigned in order from the lower left to the lower right, upper right, upper left, and lower left counterclockwise. When the number of terminals is a multiple of 4, the same number of terminals are arranged on each side.

図8は仮想部品モデルを概略的に示した外形図であり、図8には煩雑さを避けるため、明確には示していないが、図5に示した外形図と同様に、仮想部品モデルは、設定領域Rを正方形などの矩形で表し、端子位置を丸で表し、丸の中心が長手方向の端子の位置を表し、丸の中の数字が端子番号を表す外形図とされる。 FIG. 8 is an outline drawing schematically showing the virtual part model. Although not clearly shown in FIG. 8 to avoid complication, the virtual part model has the , the set area R is represented by a rectangle such as a square, the terminal position is represented by a circle, the center of the circle represents the position of the terminal in the longitudinal direction, and the number inside the circle represents the terminal number.

設定ルールは、図8に示した例では、パッケージの4辺、つまり、設定領域Rの4辺に沿う配置に配置される一般的なIC、例としてQFP、SOJ、PLCCの登録情報に基づいて決定される。
設定領域と端子との位置関係に対する設定ルールは、図6に示した外形図と同様に、設定領域Rの各辺と端子の中心との距離bを示すデータである。
In the example shown in FIG. 8, the setting rule is based on registration information of general ICs, such as QFP, SOJ, and PLCC, arranged along the four sides of the package, that is, along the four sides of the setting area R. It is determined.
The setting rule for the positional relationship between the setting area and the terminal is data indicating the distance b between each side of the setting area R and the center of the terminal, as in the outline drawing shown in FIG.

隣接する端子間の距離及び端子の径に対する設定ルールは、図6に示した外形図と同様に、距離d及び径Φaを示すデータである。
さらに、各隅における隣接する端子間の距離fが設定ルールとされる。
図8は端子の数が64の場合を示している。
The setting rule for the distance between adjacent terminals and the diameter of the terminals is data indicating the distance d and the diameter Φa, as in the outline drawing shown in FIG.
Furthermore, the distance f between adjacent terminals at each corner is a setting rule.
FIG. 8 shows the case of 64 terminals.

図8は、ルール記憶部31に記憶された設定ルールに基づいて演算部32によって生成された、電子部品の端子の端子数が64の場合におけるデフォルトとしての仮想部品モデルを示している。
電子部品の端子の端子数がn2を超えると、図8に示した仮想部品モデルと同様に端子の配置を設定領域の4辺に沿う配置に配置された、端子数に応じた仮想部品モデルがデフォルトとして演算部32のモデル生成部32aによって仮想部品モデル情報が生成され、判定部23に取り込まれる。
電子部品の端子の端子数がn2を超える場合、設定ルールは、設定領域Rを示すデータは端子数によって縦横の長さが変更されるが、b、d、f、Φaのデータは端子数によっても同じである。
FIG. 8 shows a default virtual component model generated by the computing unit 32 based on the setting rules stored in the rule storage unit 31 when the number of terminals of the electronic component is 64. As shown in FIG.
When the number of terminals of the electronic component exceeds n2, a virtual component model corresponding to the number of terminals, in which the terminals are arranged along the four sides of the set area in the same manner as the virtual component model shown in FIG. Virtual part model information is generated by the model generation unit 32 a of the calculation unit 32 as a default, and is taken into the determination unit 23 .
When the number of terminals of the electronic component exceeds n2, the setting rule is that the length and width of the data indicating the setting area R are changed according to the number of terminals, but the data of b, d, f, and Φa are changed according to the number of terminals. is the same.

端子が格子状に配列される場合は、図9及び図10に示すように、各列ともに左から順に右に番号が付される。一般的に、各列同じ数の端子が配列される。
図9及び図10は、概略的に示した外形図であり、図5に示した外形図と同様に、設定領域Rを正方形の矩形で表し、端子位置を丸で表し、丸の中心が長手方向の端子の位置を表し、丸の中の数字が端子番号を表す。
When the terminals are arranged in a lattice, as shown in FIGS. 9 and 10, each column is numbered from left to right. Generally, the same number of terminals are arranged in each column.
9 and 10 are outline diagrams schematically showing outlines, and similarly to the outline diagram shown in FIG. The position of the terminal in the direction is indicated, and the number in the circle indicates the terminal number.

図9及び図10に示した仮想部品モデルは、電子部品の端子の端子番号がアルファベットと数字の複合番号で表されている場合に端子数がロケーションとされた場合を示している。
図9に示した仮想部品モデルは、図7に示した仮想部品モデルと同様に端子数がn2以下であり、端子がパッケージ、つまり設定領域Rに2列に配列された場合を示している。
図9に示すように、下側がA列、上側がB列とされ、左から順に右に番号が付される。
The virtual component models shown in FIGS. 9 and 10 show the case where the number of terminals is used as the location when the terminal numbers of the terminals of the electronic component are represented by composite numbers of alphabets and numbers.
The virtual part model shown in FIG. 9 has n2 or less terminals, like the virtual part model shown in FIG.
As shown in FIG. 9, the lower side is the A row, the upper side is the B row, and numbers are assigned from the left to the right.

図10に示した仮想部品モデルは、端子数がn2を超え、端子がパッケージの底面、つまり設定領域Rに縦横マトリクスの格子状に配列された場合を示している。
図10に示すように、下側がA列、順に上側へ、最上列がZ列とされ、左から順に右に番号が付される。
The virtual component model shown in FIG. 10 shows a case where the number of terminals exceeds n2 and the terminals are arranged in a vertical and horizontal matrix on the bottom surface of the package, that is, in the setting area R.
As shown in FIG. 10, the lower side is the A row, the upper side is the Z row, and the top row is the Z row.

設定ルールは、図10に示した例では、格子状に配置される一般的なIC、例としてBGAの登録情報に基づいて決定される。
設定領域と端子との位置関係に対する設定ルールは、図6に示した外形図と同様に、設定領域Rの各辺と最外周に位置する端子の中心との距離bを示すデータである。
In the example shown in FIG. 10, the setting rule is determined based on registration information of general ICs arranged in a grid pattern, such as BGAs.
The setting rule for the positional relationship between the setting area and the terminal is data indicating the distance b between each side of the setting area R and the center of the terminal located on the outermost periphery, as in the outline drawing shown in FIG.

列方向及び行方向に隣接する端子間の距離及び端子の径に対する設定ルールは、図6に示した外形図と同様に、距離d及び径Φaを示すデータである。
端子数がロケーションとされると、端子数に応じて端子の配置を2列又は縦横マトリクスの格子状に配置された仮想部品モデルがデフォルトとして演算部32のモデル生成部32aによって仮想部品モデル情報が生成され、判定部23に取り込まれる。
設定ルールは、端子の数によって決められており、設定領域を示すデータは端子の数によって変更されるが、b、d、Φaのデータは端子の数によっても同じである。
The setting rule for the distance between adjacent terminals in the column direction and the row direction and the diameter of the terminals is data indicating the distance d and the diameter Φa, as in the outline drawing shown in FIG.
When the number of terminals is set as a location, the virtual part model information is generated by the model generation unit 32a of the calculation unit 32 as a default virtual part model in which the terminals are arranged in two rows or in a lattice of vertical and horizontal matrices according to the number of terminals. It is generated and taken into the determination unit 23 .
The setting rule is determined by the number of terminals, and the data indicating the setting area changes depending on the number of terminals, but the data of b, d, and Φa are the same regardless of the number of terminals.

図11に示した仮想部品モデルは、電子部品の端子の端子数がn1を超え、n2以下の奇数であり、設定領域Rに2列に配列された場合を示している。図11に示した仮想部品モデルは、図7に示した仮想部品モデルと同様に端子数に応じた仮想部品モデルがデフォルトとしてルール記憶部31に記憶された設定ルールに基づいて演算部32によって仮想部品モデルが生成される。
この時、他方の列に配置される端子数が一方の列に配置される端子数より1つ少なく配置される。
The virtual component model shown in FIG. 11 shows the case where the number of terminals of the electronic component is an odd number exceeding n1 and equal to or smaller than n2, and arranged in two rows in the setting area R. FIG. 11, similar to the virtual part model shown in FIG. 7, a virtual part model corresponding to the number of terminals is virtualized by the calculation unit 32 based on the setting rule stored in the rule storage unit 31 as a default. A part model is generated.
At this time, the number of terminals arranged in the other row is one less than the number of terminals arranged in the one row.

図12に示した仮想部品モデルは、電子部品の端子の端子数がn2を超え、端子数が4の倍数に1を足した数であり、設定領域Rの4辺に配列され、最終番号の端子が設定領域のRの中央に配列された場合を示している。図12に示した仮想部品モデルは、図8に示した仮想部品モデルと同様に端子数に応じた仮想部品モデルがデフォルトとしてルール記憶部31に記憶された設定ルールに基づいて演算部32によって仮想部品モデル情報が生成される。 In the virtual component model shown in FIG. 12, the number of terminals of the electronic component exceeds n2, the number of terminals is a multiple of 4 plus 1, and is arranged on the four sides of the setting area R. This shows the case where the terminals are arranged in the center of R of the setting area. 12, similar to the virtual part model shown in FIG. 8, a virtual part model corresponding to the number of terminals is virtualized by the calculation unit 32 based on the setting rule stored in the rule storage unit 31 as a default. Part model information is generated.

図13に示した仮想部品モデルは、電子部品の端子の端子数がロケーションとされ、最終列の端子の数が他の列の端子の数より少なく、設定領域Rに縦横マトリクスの格子状に配列された場合を示している。図13に示した仮想部品モデルは、図10に示した仮想部品モデルと同様に端子数に応じた仮想部品モデルがデフォルトとしてルール記憶部31に記憶された設定ルールに基づいて演算部32によって仮想部品モデル情報が生成される。 In the virtual part model shown in FIG. 13, the numbers of terminals of the electronic parts are used as locations, the number of terminals in the final row is smaller than the number of terminals in the other rows, and the virtual parts model is arranged in a grid pattern of vertical and horizontal matrices in the setting region R. indicates the case. The virtual part model shown in FIG. 13 is virtualized by the computing unit 32 based on the setting rule stored in the rule storage unit 31 as a default, similar to the virtual part model shown in FIG. Part model information is generated.

一方、基板設計作業領域24によって、回路接続情報2とライブラリ設計装置10からの電子部品の登録情報と基板設計データ作成支援装置30からの仮想部品モデル情報7により生成された仮基板設計データにおいて、仮基板設計データにおける仮想部品モデル情報に基づく仮想部品モデルに対する設定領域の変更を示す変更情報8を、UIである入力部1Cを介して基板設計装置20に入力されると、基板設計データ作成支援装置30は、次のように動作する。 On the other hand, in the temporary board design data generated by the board design work area 24 from the circuit connection information 2, the electronic component registration information from the library design device 10, and the virtual component model information 7 from the board design data creation support device 30, When the change information 8 indicating the change of the setting area for the virtual part model based on the virtual part model information in the temporary board design data is input to the board design device 20 via the input unit 1C which is the UI, board design data creation support is provided. Device 30 operates as follows.

すなわち、基板設計データ作成支援装置30における演算部32の変更モデル生成部32bは、変更情報8に対応する仮基板設計データにおける仮想部品モデル情報に基づいて生成される仮想部品モデルの設定領域及び端子の配置位置を変更した変更仮想部品モデルを生成する変更仮想部品モデル情報を生成する。 That is, the modified model generation unit 32b of the calculation unit 32 in the board design data creation support device 30 generates the set regions and terminals of the virtual part model generated based on the virtual part model information in the temporary board design data corresponding to the change information 8. Generates modified virtual part model information for generating a modified virtual part model in which the arrangement position of is changed.

変更モデル生成部32bは、仮想部品モデル情報により表される仮想部品モデルが図5に示した端子が設定領域Rに1列に配列された仮想部品モデルである場合、変更情報8に基づき、ルール記憶部31に記憶された設定ルールに従い、図7に示した端子が設定領域Rに2列に配列された仮想部品モデル、図8に示された設定領域Rの4辺に配列された仮想部品モデル、又は図10に示された設定領域Rに格子状に配列された仮想部品モデルに対応する変更仮想部品モデルを表す変更仮想部品モデル情報を生成する。
変更モデル生成部32bにより生成された変更仮想部品モデル情報は判定部23に取り込まれる。
If the virtual part model represented by the virtual part model information is a virtual part model in which the terminals are arranged in a row in the setting region R shown in FIG. According to the setting rule stored in the storage unit 31, a virtual part model in which the terminals shown in FIG. Changed virtual part model information representing a model or a changed virtual part model corresponding to the virtual part models arranged in a grid pattern in the setting area R shown in FIG. 10 is generated.
The modified virtual part model information generated by the modified model generation unit 32 b is taken into the determination unit 23 .

仮想部品モデル情報により表される仮想部品モデルが、図8、図9、図11、及び図12に示した仮想部品モデルである場合も、仮想部品モデル情報を変更情報8に基づき、ルール記憶部31に記憶された設定ルールに従い、図5に示した仮想部品モデルを表す仮想部品モデル情報を変更仮想部品モデル情報に変更したと同様に、変更モデル生成部32bは、変更仮想部品モデル情報に変更する。 8, 9, 11, and 12, the virtual part model information is stored in the rule storage section based on the change information 8. In the same way that the virtual part model information representing the virtual part model shown in FIG. do.

基板設計作業領域24は、基板設計装置20の一部を構成し、CADとして用いられるコンピュータのCPU、ROM、及びRAMにより構成される基板設計作業部である。
基板設計作業領域24は、ライブラリ設計装置10に格納された電子部品の登録情報における電子部品の部品外形形状及び回路接続情報2を用いて、基板領域上に電子部品の部品外形形状を配置し、電子部品の部品外形形状間を接続する配線層を基板上に作図する、CADシステムを用いた基板設計データを作成する作業に用いられるCADとして用いられるコンピュータの一部である。
The board design work area 24 constitutes a part of the board design apparatus 20 and is a board design work unit composed of a CPU, a ROM, and a RAM of a computer used as CAD.
The board design work area 24 arranges the component outline shape of the electronic component on the board area using the component outline shape of the electronic component and the circuit connection information 2 in the electronic component registration information stored in the library design device 10, It is a part of a computer used as a CAD used for the work of creating board design data using a CAD system, drawing wiring layers on a board that connect the external shapes of electronic parts.

CADシステムを用いた基板設計データを作成する作業における基板設計作業領域24における技術は一般に知られている技術であり、ここでは、簡単に特徴となる点の概要を説明する。 The technology in the board design work area 24 in the work of creating board design data using a CAD system is a generally known technology, and here, a brief overview of the features will be given.

基板設計作業領域24は、判定部23が未登録の実装用電子部品の数が0であると判定すると、ライブラリ設計装置10に格納されている、回路接続情報2に示された全ての実装用電子部品に対する登録情報と、回路接続情報2を取り込み、UIである入出力部1Dの画面上に、全ての実装用電子部品に対する登録情報における部品外形形状を表示する。 When the determination unit 23 determines that the number of unregistered mounting electronic components is 0, the board design work area 24 displays all the mounting electronic components indicated in the circuit connection information 2 stored in the library design device 10 . Registered information for electronic components and circuit connection information 2 are taken in, and component outline shapes in the registered information for all mounted electronic components are displayed on the screen of the input/output unit 1D, which is a UI.

ユーザが入出力部1Dの画面上にて、画面上に表示された実装用電子部品に対する登録情報における部品外形形状の配置位置を、画面上に表示された基板領域に指定すると、基板設計作業領域24は、指定された基板領域に部品外形形状を移動させるとともに、回路接続情報2に基づき、実装用電子部品の部品外形形状の間の配線層を基板上に表示する。 When the user designates the placement position of the part outline shape in the registration information for the electronic component for mounting displayed on the screen on the screen of the input/output unit 1D in the board area displayed on the screen, the board design work area is displayed. 24 moves the external shape of the component to the specified board area, and displays the wiring layer between the external shapes of the electronic component for mounting on the board based on the circuit connection information 2 .

基板設計作業領域24による、画面上での部品外形形状の移動、及び部品外形形状間での配線層の表示は、一般に知られている技術が用いられ、詳細な説明は省略する。
全ての実装用電子部品の部品外形形状の基板領域への配置、及び部品外形形状間での配線層が全て終了することにより、基板設計作業領域24は基板設計データを生成する。
Generally known techniques are used to move the component contours on the screen and to display the wiring layers between the component contours in the board design work area 24, and detailed description thereof will be omitted.
The board design work area 24 generates board design data by completing the placement of the component outline shapes of all electronic components to be mounted on the board area and the wiring layers between the component outline shapes.

基板設計作業領域24により生成された基板設計データにより、入出力部1Dの画面上には、図14に示す外観図が表示される。
図14は、基板設計データにより表示される基板設計用外観図であるが、煩雑さを避けるため、イメージを示したものである。
図14において、半導体素子IC1~IC4、抵抗R1~R4、キャパシタC1~C5、コントローラCON1を示し、配線層としてL1の1本だけを示している。
The external view shown in FIG. 14 is displayed on the screen of the input/output unit 1D according to the board design data generated by the board design work area 24. FIG.
FIG. 14 is an external view for board design displayed by board design data, but it shows an image in order to avoid complication.
FIG. 14 shows semiconductor elements IC1 to IC4, resistors R1 to R4, capacitors C1 to C5, controller CON1, and only one wiring layer L1.

一方、判定部23が未登録の実装用電子部品の数が1以上であると判定すると、基板設計作業領域24は、未登録の実装用電子部品に対する仮想部品モデル情報を基板設計データ作成支援装置30が生成するまで待つ。
基板設計データ作成支援装置30により生成される仮想部品モデル情報は、判定部23から未登録の実装用電子部品の端子数に基づいて、ルール記憶部31に記憶された設定ルールに従いデファクトとしての仮想部品モデルを表す情報であるため、基板設計データ作成支援装置30による仮想部品モデル情報の生成は、非常に短時間で終了する。
On the other hand, when the determining unit 23 determines that the number of unregistered mounting electronic components is one or more, the board design work area 24 stores the virtual component model information for the unregistered mounting electronic components in the board design data creation support device. Wait until 30 is generated.
The virtual component model information generated by the board design data creation support device 30 is based on the number of terminals of the unregistered electronic components for mounting from the determination unit 23, and according to the setting rules stored in the rule storage unit 31, as a de facto virtual model. Since the information represents the component model, the generation of the virtual component model information by the circuit board design data creation support device 30 is completed in a very short time.

基板設計データ作成支援装置30により生成された仮想部品モデル情報を判定部23が取り込み、判定部23が回路接続情報2に示された全ての実装用電子部品に対して登録情報又は仮想部品モデル情報のいずれかが存在すると判定すると、基板設計作業領域24は、登録情報及び仮想部品モデル情報と回路接続情報2を取り込み、UIである入出力部1Dの画面上に、ライブラリ設計装置10に格納されている実装用電子部品に対する登録情報における部品外形形状とライブラリ設計装置10に未登録の実装用電子部品に対する仮想部品モデル情報における仮想部品モデルを表示する。 The determination unit 23 takes in the virtual component model information generated by the circuit board design data creation support device 30, and the determination unit 23 obtains registration information or virtual component model information for all electronic components for mounting indicated in the circuit connection information 2. , the board design work area 24 captures the registration information, the virtual part model information, and the circuit connection information 2, and displays them on the screen of the input/output unit 1D, which is the UI, stored in the library design device 10. The virtual component model in the virtual component model information for the electronic component not registered in the library design device 10 is displayed.

ユーザが入出力部1Dの画面上にて、画面上に表示された実装用電子部品に対する登録情報における部品外形形状と未登録の実装用電子部品に対する仮想部品モデル情報における仮想部品モデルの配置位置を、画面上に表示された基板領域に指定すると、基板設計作業領域24は、指定された基板領域に部品外形形状及び仮想部品モデルを移動させるとともに、回路接続情報2に基づき、実装用電子部品の部品外形形状の間、部品外形形状と仮想部品モデルの間の配線層を基板上に表示する。 On the screen of the input/output unit 1D, the user selects the placement position of the virtual component model in the virtual component model information for the component external shape in the registration information for the mounting electronic component displayed on the screen and the unregistered mounting electronic component. , the board area displayed on the screen is specified, the board design work area 24 moves the part outline shape and the virtual part model to the specified board area, and based on the circuit connection information 2, the electronic component for mounting is selected. Wiring layers between the component outline shape and between the component outline shape and the virtual component model are displayed on the board.

回路接続情報2に示された実装用電子部品に未登録の実装用電子部品が存在する場合も、全てが登録された実装用電子部品である場合と同様に、仮想部品モデル情報を用いることにより、基板設計作業領域24による基板設計データの作成作業は同様に行える。 Even if there are unregistered mounting electronic components among the mounting electronic components indicated in the circuit connection information 2, by using the virtual component model information as in the case where all of the mounting electronic components are registered, , and board design data creation work in the board design work area 24 can be performed in the same manner.

基板設計作業領域24により生成された基板設計データは仮想部品モデル情報を含むため、仮基板設計データとされ、入出力部1Dの画面上には、図15に示す外観図が表示される。
図15は、IC1がライブラリ設計装置10に未登録の実装用電子部品とした場合の、図14に示した基板設計用外観図に対応した仮基板設計データにより表示される仮基板設計用外観図である。
Since the board design data generated by the board design work area 24 includes virtual part model information, it is treated as temporary board design data, and the external view shown in FIG. 15 is displayed on the screen of the input/output unit 1D.
FIG. 15 is an external view for temporary board design displayed by temporary board design data corresponding to the external view for board design shown in FIG. is.

仮基板設計用外観図が満足するものであれば、次に、未登録の実装用電子部品に対して、ライブラリ設計装置10のライブラリ作成作業領域12により生成され、記憶装置11に格納された登録情報を用いて、基板設計装置20により基板設計データの作成作業を行う。 If the outline drawing for provisional board design is satisfactory, next, registration generated by the library creation work area 12 of the library design device 10 and stored in the storage device 11 for the unregistered electronic components for mounting. Using the information, the board design device 20 performs board design data creation work.

基板設計装置20による基板設計データの作成作業は、仮基板設計データにより表示される仮基板設計用外観図における仮想部品モデルを、新たに登録された登録情報における部品外形形状に置き換えて基板設計データを生成するため、短時間で終了し、図14に示す外観図が表示される基板設計データが得られる。 The work of creating board design data by the board design device 20 is to replace the virtual part model in the external view for temporary board design displayed by the temporary board design data with the external shape of the part in the newly registered registration information to create the board design data. is completed in a short period of time, and board design data displaying the external view shown in FIG. 14 can be obtained.

ライブラリ設計装置10による未登録の実装用電子部品に対する登録情報の作成作業は、基板設計装置20による仮基板設計データの作成作業と並行して行えるため、回路接続情報2にライブラリ設計装置10に未登録の実装用電子部品が存在しても、登録情報の作成作業により、基板設計データの作成作業が長時間待たされることはない。 The library design apparatus 10 can create registration information for unregistered mounting electronic components in parallel with the substrate design apparatus 20 creating temporary board design data. Even if there is a registered electronic component for mounting, the work of creating the registration information does not make the work of creating the board design data have to wait for a long time.

また、図15に示すように、仮基板設計用外観図における仮想部品モデルが、実装用電子部品の端子数に応じてデファクトで作成されるため、必ずしも、基板領域上に満足する仮想部品モデルが配置されるとは限らない。
この場合、入力部1Cを介して仮想部品モデルの設定領域の変更を示す変更情報を入力する。
In addition, as shown in FIG. 15, since the virtual part model in the outline drawing for designing the temporary board is de facto created according to the number of terminals of the electronic parts for mounting, it is not always possible to create a virtual part model that satisfies the board area. Not necessarily placed.
In this case, the change information indicating the change of the setting area of the virtual part model is input via the input unit 1C.

入出力部1Dを入力部1Cに兼ねさせると、入出力部1Dの画面上に表示された仮基板設計用外観図における仮想部品モデルの設定領域Rの隅部をドラッグして、設定領域Rの隅部を移動させることにより、変更情報を入力できる。 When the input/output unit 1D is also used as the input unit 1C, the corner of the setting area R of the virtual part model in the external view for temporary board design displayed on the screen of the input/output unit 1D is dragged to move the setting area R. Change information can be entered by moving the corners.

演算部32が変更情報を取り込むと、演算部における変更モデル生成部32bが取り込んだ変更情報に応じた変更仮想部品モデル情報を生成し、変更仮想部品モデルを入出力部1Dに表示する。
併せて、変更仮想部品モデルと部品外形形状との間の配線層を基板上に表示する。
When the calculation unit 32 takes in the change information, the change model generation unit 32b in the calculation unit generates changed virtual part model information according to the change information taken in, and displays the changed virtual part model on the input/output unit 1D.
At the same time, the wiring layer between the changed virtual part model and the part outer shape is displayed on the board.

図15に示された仮想部品モデルは設定領域Rに16の端子が1列に配列された仮想部品モデルであり、入出力部1Dの画面上に表示された仮想部品モデルの設定領域Rの隅部をドラッグして、設定領域Rの隅部を移動させることにより、変更モデル生成部32bは、ルール記憶部31に記憶された設定ルールに従い、16の端子を、図7に示した端子が設定領域Rに2列に配列された仮想部品モデル、図8に示された設定領域Rの4辺に配列された仮想部品モデル、又は図10に示された設定領域Rに格子状に配列された仮想部品モデルに対応する変更仮想部品モデルを表す変更仮想部品モデル情報を生成する。 The virtual part model shown in FIG. 15 is a virtual part model in which 16 terminals are arranged in one row in the setting area R. 7 to set the 16 terminals according to the setting rule stored in the rule storage unit 31. Virtual part models arranged in two rows in the region R, virtual part models arranged on the four sides of the set region R shown in FIG. 8, or grids arranged in the set region R shown in FIG. Modified virtual part model information representing a modified virtual part model corresponding to the virtual part model is generated.

入出力部1Dの画面上には、設定領域Rに16の端子を1列に配列した仮想部品モデルが、設定領域Rの隅部の移動に伴い、端子数が16のまま、設定領域Rに2列に配列された仮想部品モデル、設定領域Rの4辺に配列された仮想部品モデル、設定領域Rに格子状に配列された仮想部品モデルが変更仮想部品モデルとして順次表示される。 On the screen of the input/output unit 1D, a virtual part model in which 16 terminals are arranged in a row in the setting area R is moved to the setting area R with the number of terminals remaining 16 as the corner of the setting area R is moved. The virtual parts models arranged in two rows, the virtual parts models arranged on the four sides of the setting area R, and the virtual parts models arranged in a grid pattern in the setting area R are sequentially displayed as modified virtual parts models.

ユーザは、入出力部1Dの画面上に現れた変更仮想部品モデルを選択することにより、変更された仮基板設計用外観図が得られ、基板設計作業領域24により変更された仮基板設計データが生成される。
変更仮想部品モデルとして設定領域Rに2列に配列された仮想部品モデルを選択した場合の変更された仮基板設計用外観図を図16に示す。
The user selects a modified virtual component model appearing on the screen of the input/output unit 1D to obtain a modified outline drawing for designing a temporary board, and the modified temporary board design data is obtained in the board design work area 24. generated.
FIG. 16 shows a changed external view for designing a temporary board when virtual part models arranged in two rows in the setting region R are selected as changed virtual part models.

変更された仮基板設計データは、画面上に表示された仮想部品モデルを用いて行えることができ、簡単にかつ短時間で生成できる。
このようにして変更された仮基板設計データを作成した後、未登録の実装用電子部品に対して、ライブラリ設計装置10のライブラリ作成作業領域12により生成され、記憶装置11に格納された登録情報を用いて、基板設計装置20により基板設計データの作成作業を行う。
The changed temporary board design data can be generated using the virtual part model displayed on the screen, and can be easily generated in a short time.
After creating the changed temporary board design data in this way, the registration information generated by the library creation work area 12 of the library design device 10 and stored in the storage device 11 for the unregistered mounting electronic component , the board design device 20 creates board design data.

変更された仮基板設計データによる、基板設計装置20による基板設計データの作成作業は、仮基板設計データによる、基板設計装置20による基板設計データの作成作業と同じであり、同様の効果を有する。 The work of creating the board design data by the board design device 20 based on the changed temporary board design data is the same as the work of creating the board design data by the board design device 20 based on the temporary board design data, and has the same effect.

なお、入力部1B、入力部1C、及び入出力部1Dは、説明の便宜上、別々の構成として説明しているが、実施の形態1においては、画面上で情報の入力が可能な同じグラフィカル・ユーザ・インタフェースが用いられる。 For convenience of explanation, the input unit 1B, the input unit 1C, and the input/output unit 1D are described as separate configurations. A user interface is used.

次に、実施の形態1に係る基板設計システムによる基板設計データの作成方法について説明する。
基板設計システムにおけるCADとして用いられるコンピュータのROMにはCPUに実行させる基板設計データプログラムと登録情報作成プログラムが格納されている。
基板設計データプログラムは、基板設計データ作成支援プログラムを含む。
Next, a method of creating board design data by the board design system according to the first embodiment will be described.
A ROM of a computer used as a CAD in a board design system stores a board design data program and a registration information creation program to be executed by a CPU.
The board design data program includes a board design data creation support program.

基板設計データ作成支援プログラムは、基板に実装される実装用電子部品の端子数に応じた電子部品の設定ルールを読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成手順と、仮想部品モデル情報に対する設定領域の変更を示す変更情報に基づいて、モデル生成手順により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成手順とを有する。 A board design data creation support program reads electronic component setting rules corresponding to the number of terminals of mounting electronic components to be mounted on a board, and arranges setting areas and terminals based on the read electronic component setting rules. Arrangement of setting areas and terminals of the virtual part model information generated by the model generating procedure based on the model generating procedure for generating the virtual part model information indicating the position and change information indicating the change of the setting area for the virtual part model information and a modified model generation procedure for generating modified virtual part model information whose position has been changed.

次に、図17から図20に示すフローチャートを用いて基板設計データの作成方法を説明する。
回路図データ6から一般に知られている技術により回路接続情報2が生成され、図17に示すステップST1において、入力インタフェース部21により取り込まれる。
Next, a method of creating board design data will be described with reference to flowcharts shown in FIGS.
Circuit connection information 2 is generated from the circuit diagram data 6 by a generally known technique, and is taken in by the input interface section 21 at step ST1 shown in FIG.

ステップST2において、検出部22が、入力インタフェース部21により取り込まれた回路接続情報2から実装用電子部品の部品型名を検出して抽出する。
ステップST3において、比較判定部13が、検出部が抽出した部品型名と記憶装置11に格納されている登録情報における部品型名とを比較する。比較判定部13は、一致した部品型名の登録情報と、記憶装置11に登録情報が格納されていない部品型名と、登録のある実装用電子部品の数と、未登録の実装用電子部品の数を判定部23に与える。
In step ST2, the detection section 22 detects and extracts the component type name of the mounting electronic component from the circuit connection information 2 fetched by the input interface section 21. FIG.
In step ST<b>3 , the comparison determination section 13 compares the part type name extracted by the detection section with the part type name in the registration information stored in the storage device 11 . The comparison/determination unit 13 compares the registration information of the matching component type name, the component type name whose registration information is not stored in the storage device 11, the number of registered mounting electronic components, and the unregistered mounting electronic component. is given to the determination unit 23 .

ステップST4において、判定部23が未登録の実装用電子部品の数が0であると、ステップST5に進む。
ステップST5において、基板設計作業領域24が、判定部23から回路接続情報2に示された全ての実装用電子部品に対する登録情報と、回路接続情報2を取り込み、入出力部1Dからの入力情報を受けて、入出力部1Dの画面上に表示された基板領域に登録情報における部品外形形状を配置し、配置された部品外形形状間を接続する配線層を基板上に表示する。
In step ST4, if the number of unregistered electronic components for mounting is determined by the determination unit 23 to be 0, the process proceeds to step ST5.
In step ST5, the board design work area 24 takes in the registration information for all electronic components for mounting indicated in the circuit connection information 2 from the determination unit 23 and the circuit connection information 2, and receives the input information from the input/output unit 1D. In response, the external shape of the component in the registration information is arranged in the substrate area displayed on the screen of the input/output unit 1D, and the wiring layer connecting the external shapes of the arranged components is displayed on the substrate.

入出力部1Dの画面上の表示は、図14に示す基板設計用外観図が表示され、この基板設計用外観図を表示するための基板設計データが基板設計作業領域24によって生成される。
基板設計データの生成により基板設計データの作成作業は終了し、基板設計データは基板の製造に用いられることになる。
14 is displayed on the screen of the input/output unit 1D, and the board design work area 24 generates board design data for displaying the board design outline view.
By generating the board design data, the board design data creation work is completed, and the board design data is used for manufacturing the board.

ステップST4において、判定部23が未登録の実装用電子部品があると判定すると、判定部23は、未登録の実装用電子部品の部品型名を未登録の電子部品リスト3に掲載し、図18に示すステップST11に進み、図2に示すROMに記憶された基板設計データ作成支援プログラムのモデル生成手順に基づいてCPUが仮想部品モデル情報を生成する。 In step ST4, when the determination unit 23 determines that there is an unregistered electronic component for mounting, the determination unit 23 lists the component type name of the unregistered electronic component for mounting in the unregistered electronic component list 3, and In step ST11 shown in 18, the CPU generates virtual part model information based on the model generation procedure of the board design data creation support program stored in the ROM shown in FIG.

ステップST11において、基板設計データ作成支援装置30における演算部32のモデル生成部32aが判定部23から未登録の実装用電子部品の端子数を取り込み、ステップST12に進む。
ステップST11が基板に実装される実装用電子部品の端子数を取り込む第1の入力ステップである。
In step ST11, the model generation unit 32a of the calculation unit 32 in the board design data creation support device 30 acquires the number of terminals of the unregistered mounting electronic component from the determination unit 23, and proceeds to step ST12.
Step ST11 is the first input step for retrieving the number of terminals of the mounting electronic component to be mounted on the substrate.

ステップST12において、モデル生成部32aが、電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールを基板設計データ作成支援装置30のルール記憶部31から読み出し、ステップST13に進む。
ステップST13において、モデル生成部32aが、読み込まれた設定ルールに従い、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成し、ステップST14に進む。
In step ST12, the model generation unit 32a reads out from the rule storage unit 31 of the board design data creation support device 30 a setting rule including at least a setting area for the electronic component corresponding to the number of terminals of the electronic component and a distance between the terminals; Go to step ST13.
In step ST13, the model generating unit 32a generates virtual part model information indicating the setting area and the arrangement position of the terminals according to the read setting rule, and proceeds to step ST14.

ステップST12及びステップST13が仮想部品モデル情報を生成するモデル生成ステップである。
仮想部品モデル情報は、設定ルールに従う、図5、図7から図13に示した仮想部品モデルのいずれか一つを入出力部1Dに表示する情報である。
Steps ST12 and ST13 are model generation steps for generating virtual part model information.
The virtual part model information is information for displaying any one of the virtual part models shown in FIGS. 5 and 7 to 13 on the input/output unit 1D according to the setting rule.

ステップST14において、モデル生成部31aにより生成された仮想部品モデル情報が判定部23に取り込まれ、ステップST5に進む。
ステップST14が仮想部品モデル情報を出力する第1の出力ステップである。
In step ST14, the virtual part model information generated by the model generating section 31a is taken into the determination section 23, and the process proceeds to step ST5.
Step ST14 is the first output step for outputting virtual part model information.

ステップST5において、基板設計作業領域24が、判定部23から登録情報及び仮想部品モデル情報と回路接続情報2を取り込み、登録情報における部品外形形状及び仮想部品モデルの、画面上に表示された基板領域における配置位置を指定する情報を、入出力部1Dから受けると、仮基板設計データを生成する。 In step ST5, the board design work area 24 takes in the registered information, the virtual part model information, and the circuit connection information 2 from the determination unit 23, and the board area displayed on the screen of the part outline shape and the virtual part model in the registered information. When information designating the layout position in the input/output unit 1D is received from the input/output unit 1D, temporary board design data is generated.

ステップST5において、仮基板設計データにより入出力部1Dの画面に表示された仮想部品モデルに変更を要する場合は、入力部1Cを兼ねた入出力部1Dから仮想部品モデルの設定領域の変更を示す変更情報を基板設計装置20に入力する。
入出力部1Dから変更情報が基板設計装置20に入力されると、図19に示すステップST21に進み、ROMに記憶された基板設計データ作成支援プログラムの変更モデル生成手順に基づいてCPUが変更された仮想部品モデル情報を生成する。
In step ST5, if the virtual part model displayed on the screen of the input/output unit 1D needs to be changed according to the temporary board design data, the input/output unit 1D, which also serves as the input unit 1C, indicates a change in the setting area of the virtual part model. The change information is input to the board design device 20 .
When the change information is input to the board design device 20 from the input/output unit 1D, the process proceeds to step ST21 shown in FIG. Generates virtual part model information.

ステップST21において、基板設計データ作成支援装置30における演算部32の変更モデル生成部32bが変更情報を取り込み、ステップST22に進む。
ステップST21が、変更情報が入力される第2の入力ステップである。
In step ST21, the modified model generation unit 32b of the calculation unit 32 in the circuit board design data creation support device 30 takes in the modification information, and proceeds to step ST22.
Step ST21 is a second input step for inputting change information.

ステップST22において、変更モデル生成部32bが、変更情報に基づいて基板設計データ作成支援装置30のルール記憶部31から設定ルールを読み出し、ステップST23に進む。
ステップST23において、変更モデル生成部32bが、読み込まれた設定ルールに従い、仮想部品モデルの設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成し、ステップST23に進む。
In step ST22, the modified model generation unit 32b reads the setting rule from the rule storage unit 31 of the circuit board design data creation support device 30 based on the modification information, and proceeds to step ST23.
In step ST23, the modified model generation unit 32b generates modified virtual part model information in which the setting area of the virtual part model and the arrangement positions of the terminals are changed according to the read setting rule, and the process proceeds to step ST23.

ステップST22及びステップST23が変更仮想部品モデル情報を生成する変更モデル生成ステップである。
変更仮想部品モデル情報は、設定ルールに従う、図7から図13に示した仮想部品モデルのいずれか一つを入出力部1Dに表示する情報である。
Steps ST22 and ST23 are modified model generation steps for generating modified virtual part model information.
The changed virtual part model information is information for displaying one of the virtual part models shown in FIGS. 7 to 13 on the input/output unit 1D according to the setting rule.

ステップST24において、変更モデル生成部32bにより生成された変更仮想部品モデル情報が判定部23に取り込まれ、ステップST5に進む。
ステップST24が変更仮想部品モデル情報を出力する第2の出力ステップである。
In step ST24, the modified virtual part model information generated by the modified model generation unit 32b is taken into the determination unit 23, and the process proceeds to step ST5.
Step ST24 is the second output step of outputting the modified virtual part model information.

ステップST5において、基板設計作業領域24が、判定部23から変更仮想部品モデル情報を取り込み、仮想部品モデル情報により表示される仮想部品モデルを変更仮想部品モデルに変更した仮基板設計データを生成する。 At step ST5, the board design work area 24 takes in the changed virtual part model information from the determination unit 23, and generates temporary board design data in which the virtual part model displayed by the virtual part model information is changed to the changed virtual part model.

一方、未登録の電子部品リスト3に未登録の実装用電子部品の部品型名が掲載されていると、ライブラリ設計装置10による未登録の実装用電子部品に対する登録情報の作成作業を行う。
登録情報の作成作業は、未登録の実装用電子部品を特定する部品型名に対応する電子部品のデータシート4に示される電子部品の部品外形形状及び端子の端子位置を含むデータと、電子部品のライブラリ作成基準5が入力部1Aによってライブラリ設計装置10に入力されることにより行われる。
On the other hand, if the unregistered electronic component list 3 includes the part type name of the unregistered electronic component for mounting, the library designing apparatus 10 creates registration information for the unregistered electronic component for mounting.
The work of creating the registration information includes data including the external shape of the electronic component and the terminal position of the terminal shown in the data sheet 4 of the electronic component corresponding to the component model name that identifies the unregistered electronic component for mounting, and the electronic component is input to the library designing device 10 by the input section 1A.

電子部品のデータとライブラリ作成基準5がライブラリ設計装置10に入力されると、図20に示すステップST31に進む。
ステップST31において、ライブラリ設計装置10のライブラリ作成作業領域12が電子部品のデータとライブラリ作成基準5を取り込むとステップST32に進む。
When the electronic component data and the library creation criteria 5 are input to the library designing apparatus 10, the process proceeds to step ST31 shown in FIG.
In step ST31, when the library creation work area 12 of the library design device 10 takes in the electronic component data and the library creation standard 5, the process proceeds to step ST32.

ステップST32において、ライブラリ作成作業領域12が未登録の実装用電子部品に対する電子部品の登録情報を生成し、生成した電子部品の登録情報をライブラリ設計装置10の記憶装置11に格納する。 In step ST 32 , the library creating work area 12 generates electronic component registration information for the unregistered mounting electronic component, and stores the generated electronic component registration information in the storage device 11 of the library designing apparatus 10 .

未登録の実装用電子部品に対する電子部品の登録情報が記憶装置11に格納されると、基板設計装置20は、図17に示すステップST5において、基板設計作業領域24が、判定部23から未登録であった実装用電子部品に対する電子部品の登録情報をライブラリ設計装置10の比較判定部13を介して記憶装置11から取り込む。 When the electronic component registration information for the unregistered mounting electronic component is stored in the storage device 11, the board design apparatus 20 determines that the board design work area 24 is unregistered from the determination unit 23 in step ST5 shown in FIG. The registration information of the electronic parts corresponding to the electronic parts for mounting is taken in from the storage device 11 via the comparison/determining section 13 of the library designing device 10 .

ステップST5において、基板設計作業領域24が、判定部23から登録情報を取り込み、仮想部品モデル情報により表示される仮想部品モデル、又は変更仮想部品モデル情報により表示される変更仮想部品モデルを登録情報における部品外形形状に変更した基板設計データを生成する。 In step ST5, the board design work area 24 takes in the registration information from the determination unit 23, and converts the virtual part model displayed by the virtual part model information or the changed virtual part model displayed by the changed virtual part model information into the registered information. Generate board design data that has been changed to the external shape of the part.

基板設計データにより入出力部1Dの画面上には、図14に示す基板設計用外観図が表示される。
基板設計データの生成により基板設計データの作成作業は終了し、基板設計データは基板の製造に用いられることになる。
Based on the board design data, the external view for board design shown in FIG. 14 is displayed on the screen of the input/output unit 1D.
By generating the board design data, the board design data creation work is completed, and the board design data is used for manufacturing the board.

以上のように、実施の形態1に係る基板設計システムにおける基板設計装置20において、基板に実装される実装用電子部品に対する電子部品の登録情報がライブラリ設計装置10に未登録であった場合に、未登録の電子部品の登録情報における部品外形形状を代替えする仮想部品モデル及び変更仮想部品モデルを作成する基板設計データ作成支援装置を、電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールに基づき仮想部品モデル情報を生成するものとしたので、仮想部品モデル情報を容易に生成できる。 As described above, in the board design apparatus 20 in the board design system according to the first embodiment, when the electronic component registration information for the mounting electronic component to be mounted on the board is not registered in the library design apparatus 10, A circuit board design data creation support device that creates a virtual component model that replaces the component outline shape in the registration information of an unregistered electronic component and a changed virtual component model is provided with a set area and terminals for the electronic component according to the number of terminals of the electronic component. Since the virtual part model information is generated based on the setting rule including at least the distance between them, the virtual part model information can be easily generated.

また、仮想部品モデル情報は、端子数に基づいて設定ルールに従いデファクトとしての仮想部品モデルを表す情報であるため、仮想部品モデル情報の生成は短時間で終了できる。
さらに、変更仮想部品モデル情報は、仮想部品モデル情報による仮想部品モデルを仮想部品モデルの設定領域の変更を示す変更情報により作成する変更仮想部品モデルを表す情報であるため、変更仮想部品モデル情報の生成も短時間で終了できる。
Further, since the virtual part model information is information representing a de facto virtual part model according to the setting rule based on the number of terminals, the generation of the virtual part model information can be completed in a short time.
Furthermore, the changed virtual part model information is information representing a changed virtual part model created by change information indicating a change in the setting area of the virtual part model based on the virtual part model information. Generation can be completed in a short time.

さらにまた、仮想部品モデル又は変更仮想部品モデルを、未登録の電子部品に対する新たに登録された登録情報における部品外形形状に置き換えて基板設計データを生成するため、ライブラリ設計装置10に未登録の電子部品があった場合でも基板設計データの生成を短時間で終了できる。 Furthermore, in order to generate board design data by replacing a virtual part model or a changed virtual part model with a part outline shape in newly registered registration information for an unregistered electronic part, an electronic part not registered in the library design apparatus 10 Even if there are parts, generation of board design data can be completed in a short time.

なお、ライブラリ設計装置10による未登録の実装用電子部品に対する登録情報の作成作業は、基板設計装置20による仮基板設計データの作成作業と並行して行えるため、回路接続情報2にライブラリ設計装置10に未登録の実装用電子部品が存在しても、登録情報の作成作業により、基板設計データの作成作業が長時間待たされることはない。 Note that the library design apparatus 10 can create registration information for unregistered electronic components for mounting in parallel with the creation of temporary board design data by the board design apparatus 20 . Even if there is an unregistered electronic component for mounting on the board, the creation work of the registration information does not make the creation work of the board design data have to wait for a long time.

また、ライブラリ設計装置10における記憶装置11に多数の仮想部品モデルを記憶させ、未登録の実装用電子部品に対して多数の仮想部品モデルの中から1つの仮想部品モデルを選択するものではないため、多数の仮想部品モデルの登録に要する時間を削減でき、1つの仮想部品モデルの選択作業の煩雑を避けられ、選択作業に要する時間を削減でき、かつ、基板設計データに仮想部品モデルが含まれたままであることを避けられる。 Further, it is not the case that a number of virtual part models are stored in the storage device 11 of the library designing device 10 and one virtual part model is not selected from among a number of virtual part models for an unregistered electronic component for mounting. , the time required to register a large number of virtual part models can be reduced, the complexity of selecting one virtual part model can be avoided, the time required for selection work can be reduced, and the board design data includes the virtual part model. Avoid being stuck.

なお、実施の形態に含まれる構成要件において、任意の構成要素の変形、または任意の構成要素の省略が可能である。 It should be noted that in the constituent elements included in the embodiments, arbitrary constituent elements can be modified or arbitrary constituent elements can be omitted.

実施の形態1に係る基板設計システムにおける基板設計装置に用いられる基板設計データ作成支援装置は、電子機器に用いられる回路基板に回路設計を行うために用いられる、基板設計データ作成支援装置に好適である。 The board design data creation support device used in the board design device in the board design system according to the first embodiment is suitable for a board design data creation support device used to design a circuit board for use in electronic equipment. be.

10 ライブラリ設計装置、11 記憶装置、12 ライブラリ作成作業領域、13 比較判定部、20 基板設計装置、21 入力インタフェース部、22 検出部、23 判定部、24 基板設計作業領域、30 基板設計データ作成支援装置、31 ルール記憶部、32 演算部、32a モデル生成部、32b 変更モデル生成部。 10 library design device, 11 storage device, 12 library creation work area, 13 comparison determination unit, 20 board design device, 21 input interface unit, 22 detection unit, 23 determination unit, 24 board design work area, 30 board design data creation support Apparatus 31 rule storage unit 32 calculation unit 32a model generation unit 32b modified model generation unit.

Claims (7)

電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールを記憶するルール記憶部と、
基板に実装される実装用電子部品の端子数に応じた電子部品の設定ルールを前記ルール記憶部から読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成部と、
前記仮想部品モデル情報の設定領域の変更を示す変更情報に基づいて、前記モデル生成部により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成部と、
を備えた基板設計データ作成支援装置。
a rule storage unit that stores a setting rule including at least a setting area for the electronic component according to the number of terminals of the electronic component and a distance between the terminals;
Setting rules for electronic components according to the number of terminals of electronic components to be mounted on a substrate are read from the rule storage unit, and setting areas and arrangement positions of terminals are indicated based on the read setting rules for electronic components. a model generator that generates virtual part model information;
Modification for generating changed virtual part model information in which the setting area and the arrangement position of the terminals of the virtual part model information generated by the model generation unit are changed based on the change information indicating the change of the setting area of the virtual part model information. a model generator;
board design data creation support device.
前記モデル生成部は、前記実装用電子部品の端子数がn1以下であると、前記仮想部品モデル情報の端子の配置を1列に設定し、前記実装用電子部品の端子数がn1を超え、n1より大きいn2以下であると、前記仮想部品モデル情報の端子の配置を2列に設定し、前記実装用電子部品の端子数がn2を超えると、前記仮想部品モデル情報の端子の配置を設定領域の4辺に沿う配置にて設定し、前記実装用電子部品の端子の端子番号がアルファベットと数字の複合番号で表されている場合は端子数がロケーションとされ、前記仮想部品モデル情報の端子の配置を2列又は縦横マトリクス状の配置に設定する請求項1に記載の基板設計データ作成支援装置。
n1及びn2は自然数である。
When the number of terminals of the electronic component for mounting is n1 or less, the model generation unit sets the arrangement of the terminals in the virtual component model information to one row, and the number of terminals of the electronic component for mounting exceeds n1, When the number of terminals of the virtual part model information is greater than n1 and is equal to or less than n2, the terminal arrangement of the virtual part model information is set to two columns, and when the number of terminals of the electronic component for mounting exceeds n2, the terminal arrangement of the virtual part model information is set. When the arrangement is set along the four sides of the area, and the terminal number of the terminal of the electronic component for mounting is represented by a composite number of alphabets and numbers, the number of terminals is used as the location, and the terminal of the virtual component model information. 2. The circuit board design data creation support device according to claim 1, wherein the arrangement of is set in two rows or in a vertical and horizontal matrix.
n1 and n2 are natural numbers.
前記n1は16、n2は48である請求項2記載の基板設計データ作成支援装置。 3. The substrate design data creation support device according to claim 2, wherein said n1 is 16 and said n2 is 48. モデル生成部が基板に実装される実装用電子部品の端子数を取り込む第1の入力ステップと、
前記モデル生成部が前記第1の入力ステップにより取り込まれた前記実装用電子部品の端子数に応じた電子部品の設定ルールをルール記憶部から読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成ステップと、
前記モデル生成部が前記モデル生成ステップにより生成された仮想部品モデル情報を出力する第1の出力ステップと、
変更モデル生成部が前記仮想部品モデル情報に対する設定領域の変更を示す変更情報を取り込む第2の入力ステップと、
前記変更モデル生成部が、前記第2の入力ステップにより入力された変更情報に基づいて、前記モデル生成ステップにより生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成ステップと、
前記変更モデル生成部が、前記変更モデル生成ステップにより生成された変更仮想部品モデル情報を出力する第2の出力ステップと、
を備えた基板設計データ作成支援方法。
a first input step in which the model generating unit takes in the number of terminals of the mounting electronic component to be mounted on the substrate;
The model generation unit reads from the rule storage unit the setting rule of the electronic component according to the number of terminals of the electronic component for mounting that is taken in by the first input step, and based on the read setting rule of the electronic component , a model generation step of generating virtual part model information indicating the setting area and the arrangement position of the terminal;
a first output step in which the model generation unit outputs the virtual part model information generated in the model generation step;
a second input step in which a modified model generation unit captures modified information indicating a modification of the set area for the virtual part model information;
The modified virtual part model in which the modified model generating unit modifies the setting area and the arrangement position of the terminals of the virtual part model information generated by the model generating step based on the modification information input by the second input step. a change model generation step that generates information;
a second output step in which the modified model generating unit outputs modified virtual part model information generated by the modified model generating step;
A substrate design data creation support method comprising:
基板に実装される実装用電子部品の端子数に応じた電子部品の設定ルールを読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成手順と、
前記仮想部品モデル情報に対する設定領域の変更を示す変更情報に基づいて、前記モデル生成手順により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成手順とを、
コンピュータに実行させる基板設計データ作成支援プログラム。
Reading the setting rule of the electronic component according to the number of terminals of the mounting electronic component to be mounted on the substrate, and generating the virtual component model information indicating the setting area and the arrangement position of the terminal based on the setting rule of the read electronic component. a model generation procedure to generate;
Modification for generating modified virtual part model information in which the setting area and terminal arrangement position of the virtual part model information generated by the model generating procedure are modified based on the modification information indicating the modification of the setting area for the virtual part model information. a model generation procedure;
A board design data creation support program executed by a computer.
基板に実装される実装用電子部品の端子数に応じた電子部品の設定ルールを読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成手順と、
前記仮想部品モデル情報に対する設定領域の変更を示す変更情報に基づいて、前記モデル生成手順により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成手順とを、
コンピュータに実行させるプログラムを記憶してある記録媒体。
Reading the setting rule of the electronic component according to the number of terminals of the mounting electronic component to be mounted on the substrate, and generating the virtual component model information indicating the setting area and the arrangement position of the terminal based on the setting rule of the read electronic component. a model generation procedure to generate;
Modification for generating modified virtual part model information in which the setting area and terminal arrangement position of the virtual part model information generated by the model generating procedure are modified based on the modification information indicating the modification of the setting area for the virtual part model information. a model generation procedure;
A recording medium that stores a program to be executed by a computer.
電子部品を特定する特定番号と当該特定番号に紐づけされた部品外形形状及び端子位置を含む登録情報を生成し、生成した登録情報を格納するライブラリ設計装置と、
基板に実装される複数の実装用電子部品それぞれに対する特定番号及び端子数を含む回路接続情報における実装用電子部品の特定番号に基づき、前記ライブラリ設計装置に格納された登録情報を取り込み、前記回路接続情報に示される全ての実装用電子部品に対して登録情報を取り込むと、取り込んだ登録情報に基づいて基板設計データを生成し、登録情報が前記ライブラリ設計装置に格納されていない実装用電子部品が前記回路接続情報に存在すると、前記ライブラリ設計装置に格納されていない実装用電子部品に対して仮想部品モデル情報又は変更仮想部品モデル情報を生成し、取り込んだ登録情報と生成した仮想部品モデル情報又は変更仮想部品モデル情報に基づいて仮基板設計データを生成する基板設計装置とを備え、
前記基板設計装置は基板設計データ作成支援装置を具備し、
前記基板設計データ作成支援装置は、
電子部品の端子数に応じた当該電子部品に対する設定領域及び端子間の距離を少なくとも含む設定ルールを記憶するルール記憶部と、
前記実装用電子部品の端子数に応じた電子部品の設定ルールを前記ルール記憶部から読み出し、当該読みだした電子部品の設定ルールに基づいた、設定領域及び端子の配置位置を示す仮想部品モデル情報を生成するモデル生成部と、
前記仮想部品モデル情報の設定領域の変更を示す変更情報に基づいて、前記モデル生成部により生成された仮想部品モデル情報の設定領域及び端子の配置位置を変更した変更仮想部品モデル情報を生成する変更モデル生成部とを有する基板設計システム。
a library design device that generates registration information including a specific number that identifies an electronic component and the external shape and terminal position of the component linked to the specific number, and that stores the generated registration information;
The registration information stored in the library design device is taken in based on the identification numbers of the electronic components for mounting in the circuit connection information including the identification number and the number of terminals for each of the plurality of electronic components for mounting to be mounted on the board, and the circuit connection is performed. When the registration information is captured for all electronic components for mounting shown in the information, board design data is generated based on the captured registration information, and electronic components for mounting whose registration information is not stored in the library design device are identified. If it exists in the circuit connection information, virtual part model information or modified virtual part model information is generated for the mounting electronic part that is not stored in the library design device, and the incorporated registration information and the generated virtual part model information or a board design device that generates temporary board design data based on the changed virtual part model information;
The board design device comprises a board design data creation support device,
The substrate design data creation support device includes:
a rule storage unit that stores a setting rule including at least a setting area for the electronic component according to the number of terminals of the electronic component and a distance between the terminals;
Reads setting rules for electronic components according to the number of terminals of the mounting electronic component from the rule storage unit, and virtual component model information indicating setting areas and arrangement positions of terminals based on the read setting rules for the electronic components. a model generator that generates
Modification for generating modified virtual part model information in which the setting area and the arrangement position of the terminals of the virtual part model information generated by the model generation unit are modified based on the modification information indicating the modification of the setting area of the virtual part model information. A board design system having a model generator.
JP2021070068A 2021-04-19 2021-04-19 Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system Pending JP2022164950A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021070068A JP2022164950A (en) 2021-04-19 2021-04-19 Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021070068A JP2022164950A (en) 2021-04-19 2021-04-19 Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system

Publications (1)

Publication Number Publication Date
JP2022164950A true JP2022164950A (en) 2022-10-31

Family

ID=83845869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021070068A Pending JP2022164950A (en) 2021-04-19 2021-04-19 Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system

Country Status (1)

Country Link
JP (1) JP2022164950A (en)

Similar Documents

Publication Publication Date Title
KR100739407B1 (en) Structural analysis method employing finite element method
US20110167399A1 (en) Design tool for the type and form of a circuit production
US10777505B2 (en) Method of fabricating integrated circuit having staggered conductive features
US8225268B2 (en) Wiring design method for wiring board
US8863062B2 (en) Methods and apparatus for floorplanning and routing co-design
JP4275032B2 (en) Circuit board design method
CN114357942B (en) Method for extracting parasitic capacitance of interconnection line of integrated circuit based on discontinuous finite element method
JP2022164950A (en) Substrate design data generation support apparatus, substrate design data generation support method, substrate design data generation support program, recording medium, and substrate design system
US8260571B2 (en) Analysis apparatus
CN1339825A (en) Semiconductor and its design method and design device
CN104768328B (en) Method for judging current carried by circuit board, and method and system for screening process manufacturers
JP5136333B2 (en) Power noise analysis model creation method, power noise analysis model creation device, and power noise analysis model creation program
JP4678027B2 (en) Evaluation apparatus, evaluation method and evaluation program for integrated circuit device
JP7072136B1 (en) Design support equipment, design support programs and design support methods
JP2010062475A (en) Layout pattern generating method, method of manufacturing semiconductor device, program, and layout pattern generating device
JPWO2007043470A1 (en) Transfer product, transfer product manufacturing method, and transfer product arrangement position specifying method
JP2010092370A (en) Method, device and program for analysis of electromagnetic field in semiconductor package
JP2024007100A (en) Analysis device and analysis method of circuit board
CN114254583B (en) Method, device, equipment and storage medium for checking pin connection of device
US10783308B1 (en) Method of assigning contact elements associated with an integrated circuit device
JP5910132B2 (en) Electronic circuit layout creation apparatus and method
US20150106042A1 (en) Computer-readable medium storing analysis-support program, analysis support method, and analysis supporting device
JP2009283779A (en) Design method for semiconductor package and semiconductor package layout design device
JP2002222229A (en) Automatic layout and wiring device and automatic layout and wiring method
JP5625921B2 (en) Circuit design support program, circuit design support method, and circuit design support apparatus