JP2022164414A - ストレージ装置及びアドレス設定方法 - Google Patents

ストレージ装置及びアドレス設定方法 Download PDF

Info

Publication number
JP2022164414A
JP2022164414A JP2021069891A JP2021069891A JP2022164414A JP 2022164414 A JP2022164414 A JP 2022164414A JP 2021069891 A JP2021069891 A JP 2021069891A JP 2021069891 A JP2021069891 A JP 2021069891A JP 2022164414 A JP2022164414 A JP 2022164414A
Authority
JP
Japan
Prior art keywords
switch
port
interface
address
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021069891A
Other languages
English (en)
Inventor
勝也 田中
Katsuya Tanaka
尚也 岡田
Hisaya Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021069891A priority Critical patent/JP2022164414A/ja
Priority to US17/462,425 priority patent/US20220337532A1/en
Publication of JP2022164414A publication Critical patent/JP2022164414A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/25—Routing or path finding in a switch fabric
    • H04L49/253—Routing or path finding in a switch fabric using establishment or release of connections between ports
    • H04L49/254—Centralised controller, i.e. arbitration or scheduling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/70—Virtual switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Figure 2022164414000001
【課題】イーサネットワークで接続されるストレージコントローラのインターフェースのＩＰアドレスを設定する。
【解決手段】ストレージ装置は、ストレージコントローラ及びスイッチを備え、ストレージコントローラは、スイッチと接続するための複数のインターフェースポートを含む、一つ以上のコントローラインターフェースを有し、スイッチは、複数のスイッチポートを有し、また、複数の仮想ネットワークが設定され、ストレージコントローラは、インターフェースポートから複数の仮想ネットワーク宛てに、接続するスイッチポートを特定するためのパケットを送信し、スイッチ番号及びスイッチポート番号を特定するための情報を含むパケットを受信した場合、スイッチ番号及びスイッチポート番号に基づいて、ストレージコントローラ間のデータ転送に使用するインターフェースポートのアドレスを決定する。
【選択図】図８

Description

本発明は、スイッチを介して接続される複数のストレージコントローラを有するストレージ装置に関する。
複数のストレージノードを集めたクラスタ構成のストレージ装置は、並列アクセスを可能とし、また、データを冗長化するために、各ストレージノードを並列に稼働させることによって、高いデータアクセス性能、及び高い可用性を実現できる。例えば、特許文献１では、複数のストレージノードをネットワークで相互接続することによって大規模なストレージ装置を構成することが開示されている。
以下の説明及び図面において、複数のストレージノードを接続したストレージ装置の内部ネットワークをストレージ内部ネットワークと呼ぶ。また、ストレージノードを単にノードと呼ぶことがある。
ストレージノードは、一般的に、ストレージコントローラと、ランダムアクセス可能な不揮発性記録媒体とを有する。記録媒体は、例えば、不揮発性半導体メモリドライブ又はハードディスクドライブを多数備えたドライブボックスである。ストレージコントローラは、上位装置（ホストシステム等）を接続するためのフロントエンドインターフェースと、ドライブボックスを接続するためのバックエンドインターフェースと、上位装置がドライブボックスに対して読み書きするユーザデータを一時的に保存するキャッシュメモリとを有する。さらに、ストレージコントローラは、ストレージコントローラ内で扱う制御データを格納する制御メモリと、ユーザデータ及び制御データのデータ転送を制御するプロセッサとを有する。複数のストレージノードを接続したストレージ装置では、複数のストレージノードがストレージ内部ネットワークを介して、ユーザデータ及び制御データを互いに送受信する。
また、ストレージノードをはじめとする、計算機ノード間の接続に好適なネットワークの標準規格としてはイーサネット（イーサネット、Ｅｔｈｅｒｎｅｔは登録商標。以下同じ。）が知られている。ストレージ内部ネットワークにイーサネットを適用したストレージ装置は、複数のストレージノードをイーサネットスイッチで接続する。
複数のストレージノードを有するストレージ装置では、複数のストレージコントローラを統合して一つのストレージ装置として制御し、ストレージコントローラ間で通信を行うためには、各ストレージコントローラ間インターフェースにアドレスを割り当てる必要がある。アドレスの割当方法として、例えば、特許文献１には、ストレージコントローラ間インターフェースの接続先スイッチポート番号に基づいて、アドレスを割り当てるために必要なストレージコントローラ識別子を決定することが記載されている。
また、イーサネットでは、ＩＥＥＥ８０２．１ＡＢで標準化されたプロトコルＬＬＤＰ（Ｌｉｎｋ Ｌａｙｅｒ Ｄｉｓｃｏｖｅｒｙ Ｐｒｏｔｏｃｏｌ）を用いて、隣接するデバイス同士でデバイスに関する情報を交換できる。イーサネットスイッチから隣接デバイスに送信されるＬＬＤＰパケットには、スイッチ及び接続先スイッチポートの識別情報が含まれる。
特開２０２０－０７７１３７号公報
ストレージコントローラ間をイーサネットで接続したストレージ装置において特許文献１と同様の方法でストレージコントローラ識別子を決定するためには、ストレージコントローラが接続先のスイッチ及びスイッチポートに基づいてストレージコントローラ間インターフェースにＩＰ（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ）アドレスを設定し、ストレージコントローラとスイッチとを通信可能にする必要がある。
ＬＬＤＰパケット内に含まれるスイッチ識別情報は、例えば、スイッチ管理ポートのＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスである。そのため、ストレージコントローラは、ＬＬＤＰを用いて接続先のイーサネットスイッチを識別するためには、接続されるスイッチ及び接続される可能性があるスイッチのＭＡＣアドレスを、予め知っている必要がある。
本発明の一実態様の目的は、ストレージコントローラが、接続先スイッチ及びスイッチポートを識別し、ストレージコントローラ間インターフェースのＩＰアドレスを設定する方法及びそれを用いたストレージ装置を提供することである。
本願において開示される発明の代表的な一例を示せば以下の通りである。すなわち、ストレージ装置であって、複数のストレージコントローラと、複数のスイッチと、を備え、前記複数のストレージコントローラは、前記複数のスイッチを介して互いに通信可能に接続され、前記ストレージコントローラは、前記複数のスイッチと接続するための複数のインターフェースポートを含む、一つ以上のコントローラインターフェースを有し、前記スイッチは、複数のスイッチポートを有し、前記スイッチには、一つの前記スイッチポートから構成される複数の仮想ネットワークが設定され、前記ストレージコントローラは、前記インターフェースポートから前記複数の仮想ネットワーク宛てに、当該インターフェースポートが接続する前記スイッチポートを特定するための第１パケットを送信し、前記スイッチのスイッチ番号及び前記インターフェースポートが接続する前記スイッチポートのスイッチポート番号を特定するための情報を含む第２パケットを前記スイッチから受信した場合、前記情報に基づいて前記スイッチのスイッチ番号及び前記スイッチポートのスイッチポート番号を特定し、特定された前記スイッチのスイッチ番号及び特定された前記スイッチポートのスイッチポート番号に基づいて、前記ストレージコントローラ間のデータ転送に使用する前記インターフェースポートのアドレスを決定する。
ストレージコントローラが、接続先のスイッチ及びスイッチポートを識別し、インターフェースポートのＩＰアドレスを設定できる。上記した以外の課題、構成及び効果は、以下の実施例の説明により明らかにされる。
実施例１のストレージ装置のハードウェア構成の一例を示す図である。 実施例１のストレージノードのハードウェア構成の一例を示す図である。 実施例１のストレージ装置がホストシステムからＲｅａｄ要求を受信した場合の動作を説明する図である。 実施例１のストレージ装置がホストシステムからＷｒｉｔｅ要求を受信した場合の動作を説明する図である。 実施例１のスイッチのハードウェア構成の一例を示す図である。 実施例１のスイッチにおけるＶＬＡＮの設定例を示す図である。 実施例１のスイッチにおけるＶＬＡＮの設定例を示す図である。 実施例１のストレージ装置が実行するエッジインターフェースポートのＩＰアドレス設定処理の流れを説明するシーケンス図である。 実施例１のＶＬＡＮインターフェースＩＰアドレス管理テーブルの一例を示す図である。 実施例１のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例１のスイッチ管理テーブルの一例を示す図である。 実施例１のスイッチプログラムが実行する処理を説明するフローチャートである。 実施例１のエッジインターフェースポートＩＰアドレス管理テーブルの一例を示す図である。 実施例１のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例１のストレージコントローラが実行する接続確認処理を説明するフローチャートである。 実施例２のＶＬＡＮインターフェースＩＰアドレス管理テーブルの一例を示す図である。 実施例２のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例２のスイッチ管理テーブル一例を示す図である。 実施例２のスイッチプログラムが実行する処理を説明するフローチャートである。 実施例２のエッジインターフェースポートＩＰアドレス管理テーブルの一例を示す図である。 実施例２のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例２のストレージコントローラが実行する接続確認処理を説明するフローチャートである。 実施例３のエッジインターフェースのハードウェア構成を示す図である。 実施例４のストレージ装置が実行するエッジインターフェースポートのＩＰアドレス設定処理の流れを説明するシーケンス図である。 実施例４のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例４のスイッチプログラムが実行する処理を説明するフローチャートである。 実施例４のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例５のストレージ装置が実行するエッジインターフェースポートのＩＰアドレス設定処理の流れを説明するシーケンス図である。 実施例５のＥＩＦプログラムが実行する処理を説明するフローチャートである。 実施例５のスイッチプログラムが実行する処理を説明するフローチャートである。 実施例５のＥＩＦプログラムが実行する処理を説明するフローチャートである。
以下、図面を参照しながら、本発明の幾つかの実施例を説明する。ただし、本発明は以下に示す実施例の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。
以下に説明する発明の構成において、同一又は類似する構成又は機能には同一の符号を付し、重複する説明は省略する。
本明細書等における「第１」、「第２」、「第３」等の表記は、構成要素を識別するために付するものであり、必ずしも、数又は順序を限定するものではない。
図面等において示す各構成の位置、大きさ、形状、及び範囲等は、発明の理解を容易にするため、実際の位置、大きさ、形状、及び範囲等を表していない場合がある。したがって、本発明では、図面等に開示された位置、大きさ、形状、及び範囲等に限定されない。
また、「プログラム」を主語として処理を説明する場合がある。そのプログラムは、プロセッサ、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）によって実行されるもので、定められた処理をするものである。なお、プロセッサが実行する処理は、適宜に記憶資源（例えばメモリ）及び通信インターフェース装置（例えば、通信ポート）を用いながら行うため、処理の主語がプロセッサとされてもよい。プロセッサは、ＣＰＵの他に専用ハードウェアを有していてもよい。
図１から図１５を参照して、実施例１のストレージ装置を説明する。
図１は、実施例１のストレージ装置のハードウェア構成の一例を示す図である。
実施例１のストレージ装置１００は、内部ネットワークを介して相互接続された複数のストレージノード１１０を有する。図１では、Ｎ個のストレージノード１１０を有するストレージ装置１００を示している。ここで、Ｎは２以上の整数である。なお、本発明はストレージ装置１００に含まれるストレージノード１１０の数に限定されない。ストレージノード１１０を接続する内部ネットワークを、本明細書ではストレージ内部ネットワークと呼ぶ。
実施例１のストレージ装置１００では、ストレージ内部ネットワークとして、イーサネット規格のスイッチ１２０及びリンクを用いて構築されたネットワークが用いられる。各ストレージノード１１０は、スイッチ１２０－０、１２０－１、１２０－２、１２０－３を介して相互に接続される。スイッチ１２０には、一意な識別情報（スイッチ番号）が設定される。なお、スイッチ１２０の数は任意である。また、イーサネットとは異なるプロトコルのスイッチ及びリンクを用いてストレージ内部ネットワークを構築してもよい。
ストレージノード１１０は、二つのストレージコントローラ１３０を有する。ストレージコントローラ１３０は、スイッチ１２０と接続するためのエッジインターフェース（ＥＩＦ）１４０を有する。図１に示すストレージコントローラ１３０は、二つのエッジインターフェース１４０を有し、一つのエッジインターフェース１４０を用いてスイッチ１２０－０、１２０－１と接続し、もう一つのエッジインターフェース１４０を用いてスイッチ１２０－２、１２０－３と接続する。
なお、ストレージノード１１０が有するストレージコントローラ１３０の数は任意である。ストレージノード１１０には、構成が異なるストレージコントローラ１３０が混在してもよい。
次に、実施例１のストレージ装置１００におけるストレージコントローラ１３０の識別情報（ストレージコントローラ番号）の識別方法について説明する。
ストレージコントローラ１３０は、四つのエッジインターフェースポート２０５（図２参照）を有する。例えば、ストレージコントローラ１３０－０のエッジインターフェース１４０－０は、ポート番号が０番及び１番の二つのエッジインターフェースポート２０５を有し、エッジインターフェース１４０－１はポート番号が２番及び３番の二つのエッジインターフェースポート２０５を有する。
各スイッチ１２０は、２Ｎ個のスイッチポート１５０を有する。各スイッチポート１５０には０番から２Ｎ－１番のスイッチポート番号が付される。
ストレージコントローラ１３０の各エッジインターフェースポート２０５は、ポート番号と同一のスイッチ番号のスイッチ１２０のスイッチポート１５０と接続する。このとき、エッジインターフェースポート２０５は、ストレージコントローラ番号と同一のスイッチポート番号のスイッチポート１５０と接続する。ストレージコントローラ１３０は、接続先のスイッチ１２０のスイッチポート番号に基づいて自身のストレージコントローラ番号を識別する。
図２は、実施例１のストレージノード１１０のハードウェア構成の一例を示す図である。
ストレージノード１１０は、二つのストレージコントローラ１３０、及び複数の記憶媒体を収容するドライブボックス２１０を有する。ここで、記憶媒体は、例えば、ハードディスクドライブ（ＨＤＤ）又はソリッドステートドライブ（ＳＳＤ）等である。
ストレージコントローラ１３０は、プロセッサ（ＭＰ）２００、メモリ２０１、フロントエンドインターフェース（ＦＥ）２０２、バックエンドインターフェース（ＢＥ）２０３、エッジインターフェース１４０、及びＮＴＢ（Ｎｏｎ－Ｔｒａｎｓｐａｒｅｎｔ Ｂｒｉｄｇｅ）２０４を有する。
フロントエンドインターフェース２０２は、ストレージ装置１００にアクセスするホストシステム３００（図３参照）及びストレージ装置１００を接続する。フロントエンドインターフェース２０２は、ホストシステム３００及びストレージノード１１０間のデータ転送プロトコルと、ストレージコントローラ１３０内のデータ転送プロトコルとの変換を行う。
ホストシステム３００及びフロントエンドインターフェース２０２との間は、ファイバチャネルケーブル及びイーサネットケーブル等の伝送線で接続される。また、ホストシステム３００及びフロントエンドインターフェース２０２が、複数の伝送線及び複数のスイッチから構成されるストレージエリアネットワークを介して接続されてもよい。
バックエンドインターフェース２０３は、ストレージコントローラ１３０及びドライブボックス２１０を接続する。バックエンドインターフェース２０３は、ストレージコントローラ１３０内のデータ転送プロトコルと、ストレージコントローラ１３０及びドライブボックス２１０の間のデータ転送プロトコルとの変換を行う。
なお、ドライブボックス２１０内の記憶媒体がＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）（ＰＣＩｅ、ＰＣＩ Ｅｘｐｒｅｓｓは登録商標。以下同じ。）接続のＮＶＭｅＳＳＤである場合、バックエンドインターフェース２０３は、プロトコル変換を行わないＰＣＩｅスイッチである。
プロセッサ２００は、フロントエンドインターフェース２０２を介して接続されるホストシステム３００と、バックエンドインターフェース２０３を介して接続されるドライブボックス２１０との間のデータ転送を制御する。さらに、プロセッサ２００は、ストレージノード１１０間のデータ転送を制御する。
メモリ２０１は、プロセッサ２００の主記憶装置であり、プロセッサ２００が実行するプログラム（例えば、ストレージ制御プログラム等）、プロセッサ２００が参照する管理テーブル等の情報を格納する。また、メモリ２０１は、ストレージコントローラ１３０のキャッシュメモリとしても使用される。
ＮＴＢ２０４は、ＰＣＩｅによりプロセッサ２００と接続する。各ストレージコントローラ１３０のＮＴＢ２０４は、Ｎｏｎ－Ｔｒａｎｓｐａｒｅｎｔリンク２０６を介して相互に通信できる。各ストレージコントローラ１３０のプロセッサ２００は、Ｎｏｎ－Ｔｒａｎｓｐａｒｅｎｔリンク２０６を介して相互に通信可能である。
以上で説明したように、ストレージノード１１０は、二つのストレージコントローラ１３０によりデュアルコントローラを構成する。
エッジインターフェース１４０は、イーサネットのリンクを接続するためのエッジインターフェースポート２０５を一つ以上有する。図２に示す例では、エッジインターフェース１４０－０は少なくともエッジインターフェースポート２０５－０を有し、エッジインターフェース１４０－１は少なくともエッジインターフェースポート２０５－１を有し、エッジインターフェース１４０－２は少なくともエッジインターフェースポート２０５－２を有し、エッジインターフェース１４０－３は少なくともエッジインターフェースポート２０５－３を有する。プロセッサ２００はエッジインターフェースポート２０５を介してスイッチ１２０と接続する。その結果、異なるストレージノード１１０に含まれるストレージコントローラ１３０は相互に通信可能になっている。
実施例１のストレージ装置１００では、ストレージコントローラ１３０間のデータ転送にＲｏＣＥ（ＲＤＭＡ ｏｖｅｒ Ｃｏｎｖｅｒｇｅｄ Ｅｔｈｅｒｎｅｔ）を用いる。ＲｏＣＥは、イーサネット上でＲＤＭＡ（Ｒｅｍｏｔｅ Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によるデータ転送を可能にするプロトコルである。ストレージコントローラ１３０間を接続するエッジインターフェース１４０等は、ＲｏＣＥによるＲＤＭＡデータ転送が可能である。また、ＲｏＣＥでは、各ストレージコントローラ１３０内のプロセッサ２００上で動作するプログラムが通信を行う際、論理的な通信ポート（論理ポート）であるＱｕｅｕｅ Ｐａｉｒ（ＱＰ）を用いる。
図３は、実施例１のストレージ装置１００がホストシステムからＲｅａｄ要求を受信した場合の動作を説明する図である。
ここで、ホストシステム３００は、ストレージノード１１０－０のストレージコントローラ１３０－０のフロントエンドインターフェース２０２－０に接続しているものとする。また、ストレージノード１１０－０のフロントエンドインターフェース２０２－０がホストシステム３００からのＲｅａｄ要求を受信するものとする。また、ホストシステム３００が要求したデータは、ストレージノード１１０－２のストレージコントローラ１３０－２のキャッシュメモリ（ＣＭ）３２０－１に格納されているものとする。
ストレージコントローラ１３０－０のプロセッサ２００－０は、エッジインターフェース１４０－０からエッジインターフェース１４０－４に対して、キャッシュメモリ３２０－１に格納されるデータの読出要求を送信する。具体的には、プロセッサ２００がデータ転送制御プログラムを実行することによって、ストレージコントローラ１３０－０に用意されている複数のＱＰのうち、ストレージコントローラ１３０－２との通信用のＱＰに対してデータ読出用のリクエスト（例えば、ＲＤＭＡ Ｒｅａｄリクエスト）をポストする。ここで、「ポスト」は、メモリ２０１－０内のＱＰのＳｅｎｄキューにリクエストを格納する動作を意味する。これによって、ＲＤＭＡ Ｒｅａｄリクエストがエッジインターフェース１４０－０からエッジインターフェース１４０－４へ送信される。
エッジインターフェース１４０－４は、読出要求を受信した場合、キャッシュメモリ３２０－１に格納されているデータを、プロセッサ２００－２、エッジインターフェース１４０－４、スイッチ１２０－０、エッジインターフェース１４０－０、及びプロセッサ２００－０を通過する経路３３０で、メモリ２０１－０のバッファ領域３１０に転送する。この転送において、読み出されたデータはプロセッサ２００－２、２００－０の内部を通過しているが、プロセッサ２００－０、２００－２のＣＰＵコアはデータ転送に関与しない。これは、ＲＤＭＡによる他の転送例に対して同様である。フロントエンドインターフェース２０２－０は、バッファ領域３１０に格納されたデータを、ホストシステム３００に転送する（経路３３１）。
なお、キャッシュメモリ３２０－１に格納されているデータを、ストレージコントローラ１３０－２からストレージコントローラ１３０－０へ、ＲＤＭＡ Ｗｒｉｔｅリクエストを用いて送信するように制御してもよい。その場合、まず、プロセッサ２００－０が、ストレージコントローラ１３０－２との通信用のＱＰに対して、データ送信をプロセッサ２００－２に依頼するメッセージを転送するリクエスト（例えば、ＲＤＭＡ Ｗｒｉｔｅリクエスト）をポストする。メッセージを受信したプロセッサ２００－２は、ストレージコントローラ１３０－０との通信用のＱＰに対して、読み出されたデータを転送するＲＤＭＡ Ｗｒｉｔｅリクエストをポストする。
図４は、実施例１のストレージ装置１００がホストシステムからＷｒｉｔｅ要求を受信した場合の動作を説明する図である。
ストレージコントローラ１３０－０は、ホストシステム３００から受信した書き込みデータを、メモリ２０１－０のバッファ領域３１０に格納する（経路４０１）。ここでは、ストレージ制御プログラム（図示省略）が、ホストシステム３００から受信したデータの書き込み先として、ストレージコントローラ１３０－２のキャッシュメモリ３２０－１を指示するものとする。
プロセッサ２００－０は、バッファ領域３１０に格納されたデータを、エッジインターフェース１４０－０、１４０－４のＲＤＭＡデータ転送機能を用いて、スイッチ１２０－０、プロセッサ２００－２を介して、ストレージコントローラ１３０－２のキャッシュメモリ３２０－１へ転送する（経路４０２）。ここで、プロセッサ２００－２のＣＰＵコアはデータ転送に関与しない。
プロセッサ２００－２は、データを冗長化するため、キャッシュメモリ３２０－１に書き込まれたデータを、ＮＴＢ２０４－２、２０４－３、プロセッサ２００－３を介して、ストレージコントローラ１３０－３のキャッシュメモリ３２０－２へ転送する（経路４０３）。
ストレージノード１１０－２の二つのキャッシュメモリ３２０－１、３２０－２へのデータの書き込みが完了した後、フロントエンドインターフェース２０２－０は、ホストシステム３００に対して書き込みの完了を通知する。
なお、プロセッサ２００－０は、ストレージコントローラ１３０－０内に用意されている複数のＱＰのうち、ストレージコントローラ１３０－２との通信用のＱＰに対してデータ書き込み用のリクエスト（例えば、ＲＤＭＡ Ｗｒｉｔｅリクエスト）をポストしてもよい。これによって、エッジインターフェース１４０－０とエッジインターフェース１４０－４との間でＲＤＭＡデータ転送を行うことができる。
図５は、実施例１のスイッチのハードウェア構成の一例を示す図である。
スイッチ１２０は、スイッチポート１５０、スイッチＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）５０１、スイッチＣＰＵ５２０、スイッチメモリ５３０、管理インターフェース５２５、及びスイッチ番号指定インターフェース５２７を有する。スイッチＡＳＩＣ５０１及びスイッチＣＰＵ５２０は、それぞれ、スイッチ集積回路及びスイッチプロセッサの例である。
各スイッチポート１５０は、ストレージコントローラ１３０のエッジインターフェース１４０のエッジインターフェースポート２０５と１対１で接続する。スイッチＡＳＩＣ５０１は、複数のスイッチポート１５０間のデータ転送を実現する。スイッチＣＰＵ５２０は、スイッチＡＳＩＣ５０１の設定及び制御を行う。スイッチメモリ５３０は、スイッチＣＰＵ５２０が実行するプログラム５３１及びプログラム５３１が参照する情報５３２を格納する。プログラム５３１には、スイッチＡＳＩＣ５０１の制御プログラムが含まれ、情報５３２はスイッチ１２０の設定パラメータが含まれる。
管理インターフェース５２５は、例えばイーサネットインターフェースカードとして提供される。さらに管理インターフェース５２５は、イーサネットポートである管理ポート５２６を有する。スイッチ番号指定インターフェース５２７は、ＤＩＰ（Ｄｕａｌ Ｉｎ－Ｌｉｎｅ Ｐａｃｋａｇｅ）スイッチ５２８を有する。ストレージ装置１００の管理者は、ＤＩＰスイッチ５２８を操作してスイッチ１２０のスイッチ番号を設定することができる。
スイッチＣＰＵ５２０は、スイッチ番号指定インターフェース５２７を介してＤＩＰスイッチ５２８に設定されたスイッチ番号を読み出し、その値をスイッチメモリ５３０に格納する。
スイッチＣＰＵ５２０及びスイッチＡＳＩＣ５０１は、プロセッサバス５２２で接続される。スイッチＣＰＵ５２０及び管理インターフェース５２５は、プロセッサバス５２３で接続される。スイッチＣＰＵ５２０及びスイッチメモリ５３０は、メモリバス５２１で接続される。スイッチＣＰＵ５２０及びスイッチ番号指定インターフェース５２７は、プロセッサバス５２４で接続される。
図６は、実施例１のスイッチ１２０におけるＶＬＡＮの設定例を示す図である。
スイッチ１２０は、Ｌ２（Ｌａｙｅｒ２）イーサネットスイッチとして動作する。本実施例のスイッチ１２０にはＶＬＡＮが設定される。説明を簡単にするため、図６では、スイッチポート１５０と接続する各エッジインターフェース１４０は一つのエッジインターフェースポート２０５のみを図示し、ストレージコントローラ１３０は省略している。
図６は、ストレージコントローラ間データ転送用のＶＬＡＮ６０１の設定例を示す。ＶＬＡＮ６０１は、０番から２Ｎ－１番までのすべてのスイッチポート１５０が参加したＶＬＡＮである。
コントローラ番号がｉ（ｉは０以上かつ２Ｎ－１以下の整数）のストレージコントローラ１３０－ｉのエッジインターフェースポート２０５は、スイッチ１２０のポート番号ｉのスイッチポート１５０と接続する。図３及び図４で説明したストレージ装置１００のストレージコントローラ１３０間のデータ転送ではＶＬＡＮ６０１が使用される。
図７は、実施例１のスイッチ１２０におけるＶＬＡＮの設定例を示す図である。
図７に示すＶＬＡＮ７０１は、ストレージコントローラ１３０がエッジインターフェース１４０の接続先のスイッチポート１５０を識別するために設定されるＶＬＡＮである。
スイッチ１２０の各スイッチポート１５０に対してＶＬＡＮ７０１が設定される。スイッチ１２０に２Ｎ個のスイッチポート１５０が存在する場合、２Ｎ個のＶＬＡＮ７０１が設定されることになる。
ＶＬＡＮ７０１に属するスイッチポート１５０は一つである。ＶＬＡＮ７０１には、ＩＰアドレスと共に、スイッチＣＰＵ５２０と通信するためのＶＬＡＮインターフェース７０２が設定される。ストレージコントローラ１３０は、ＶＬＡＮインターフェース７０２を介してスイッチＣＰＵ５２０にアクセスできる。つまり、ＶＬＡＮ７０１は、スイッチポート１５０及びＶＬＡＮインターフェース７０２を含む。ここで、スイッチポート１５０は、コントローラ番号がｉのストレージコントローラ１３０－ｉのエッジインターフェースポート２０５と接続する。
ＶＬＡＮ６０１及びＶＬＡＮ７０１は、タグ付きＶＬＡＮであるものとする。ＶＬＡＮタグは、後述するＰＦＣ（Ｐｒｉｏｒｉｔｙ Ｆｌｏｗ Ｃｏｎｔｒｏｌ）の優先度を設定するために必要である。
なお、スイッチ１２０にＶＬＡＮ６０１及びＶＬＡＮ７０１は同時に設定可能である。
図８は、実施例１のストレージ装置１００が実行するエッジインターフェースポート２０５のＩＰアドレス設定処理の流れを説明するシーケンス図である。
図８では、ＶＬＡＮ７０１を用いてエッジインターフェースポート２０５のＩＰアドレスを設定するために、ストレージコントローラ１３０が有するエッジインターフェース１４０とスイッチＣＰＵ５２０との間で送受信されるパケットを示す。送受信するパケットは、例えば、ＵＤＰ（Ｕｓｅｒ Ｄａｔａｇｒａｍ Ｐｒｏｔｏｃｏｌ）パケットである。
ストレージコントローラ１３０のプロセッサ２００が実行するＥＩＦプログラム８０１、８０３、及びスイッチＣＰＵ５２０が実行するスイッチプログラム８０２が協働して以下で説明する処理を実行する。図８では、エッジインターフェースポート２０５のＩＰアドレス設定方法の概要を説明する。各プログラムの詳細は後述する。
プロセッサ２００が実行するＥＩＦプログラム８０１は、スイッチ１２０のすべてのＶＬＡＮ７０１のＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃０からＶＬＡＮ＿ＩＦ＃２Ｎ－１）に対してパケットを送信する。
ここでは、エッジインターフェースポート２０５がスイッチ１２０のｋ番目のスイッチポート１５０に接続されている場合を想定する。この場合、ＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃ｋ）以外のパケットはドロップされる。スイッチＣＰＵ５２０はＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２宛てのパケットをｋ番目のスイッチポート１５０を介して受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ｋ番目のスイッチポート１５０を介して、エッジインターフェース１４０から送信された、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２宛のパケットを受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、スイッチ１２０のスイッチ番号と、エッジインターフェースポート２０５と接続するスイッチポート１５０のスイッチポート番号とをペイロードに格納したパケットを、エッジインターフェース１４０へ送信する。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０がＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２を介して送信したパケットを受信する。プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したパケットに含まれるスイッチ番号及びスイッチポート番号に基づいてエッジインターフェースポートＩＰアドレス管理テーブル１３００（図１３を参照）を参照し、ＶＬＡＮ６０１で使用するＩＰアドレスをエッジインターフェースポート２０５に設定する。
つまり、ストレージコントローラ１３０は、スイッチ１２０の各スイッチポート１５０に設定されたＶＬＡＮ７０１をスキャンすることによって、エッジインターフェース１４０が接続されているスイッチ１２０のスイッチ番号及びスイッチポート番号を識別する。
なお、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１が終わってからＥＩＦプログラム８０３を実行するわけではない。スイッチＣＰＵ５２０からの返信がいつ来るか分からないのため、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１及びＥＩＦプログラム８０３を並行実行する。
次に、各プログラムの詳細を説明する。まず、図９及び図１０を参照してＥＩＦプログラム８０１の動作を説明する。
図９は、実施例１のＶＬＡＮインターフェースＩＰアドレス管理テーブル９００の一例を示す図である。
ＶＬＡＮインターフェースＩＰアドレス管理テーブル９００は、ストレージコントローラ１３０のメモリ２０１に格納され、プロセッサ２００が実行するＥＩＦプログラム８０１によって参照される。
ＶＬＡＮインターフェースＩＰアドレス管理テーブル９００は、ＶＬＡＮ ＩＤ９０１、ＶＬＡＮインターフェースＩＰアドレス９０２、及び送信元ＩＰアドレス９０３を含むエントリを格納する。一つのＶＬＡＮ７０１に対して一つのエントリが存在する。
ＶＬＡＮ ＩＤ９０１は、ＶＬＡＮ７０１のＶＬＡＮ ＩＤを格納するフィールドである。ＶＬＡＮ ＩＤは、エッジインターフェース１４０からＶＬＡＮインターフェース７０２に送信するパケットのヘッダに含まれるＶＬＡＮタグに設定される値である。ＶＬＡＮ ＩＤ９０１には説明のためにＶＬＡＮ７０１の識別情報を追加しているが、実際のフィールドには含まれない。
ＶＬＡＮインターフェースＩＰアドレス９０２は、ＶＬＡＮインターフェース７０２のＩＰアドレスを格納するフィールドである。
送信元ＩＰアドレス９０３は、エッジインターフェース１４０からＶＬＡＮインターフェース７０２に送信するパケットのヘッダに設定される送信元ＩＰアドレスを格納するフィールドである。
なお、ＶＬＡＮインターフェースＩＰアドレス９０２及び送信元ＩＰアドレス９０３の文字「Ｘ」は０以上の整数である。
実施例１のストレージ装置１００において、各スイッチ１２０のＶＬＡＮ７０１の設定及びＶＬＡＮインターフェース７０２のＩＰアドレスの設定は同じである。
図１０は、実施例１のＥＩＦプログラム８０１が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉを１に初期化する（ステップＳ１００１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、ＶＬＡＮ ＩＤが「ｉ」であるＶＬＡＮ７０１のＶＬＡＮインターフェース７０２宛てのパケットを送信する（ステップＳ１００２）。
具体的には、プロセッサ２００が実行するＥＩＦプログラム８０１は、ＶＬＡＮインターフェースＩＰアドレス管理テーブル９００のＶＬＡＮ ＩＤ９０１が「ｉ」であるエントリを検索する。プロセッサ２００が実行するＥＩＦプログラム８０１は、検索されたエントリの送信元ＩＰアドレス９０３の値が送信元ＩＰアドレスとして設定され、かつ、検索されたエントリのＶＬＡＮインターフェースＩＰアドレス９０２の値が送信先ＩＰアドレスとして設定されたパケットを送信する。
なお、パケットの送信先ＭＡＣアドレスは、ＡＲＰ（Ａｄｄｒｅｓｓ Ｒｅｓｏｌｕｔｉｏｎ Ｐｒｏｔｏｃｏｌ）を用いて取得したＶＬＡＮインターフェース７０２のＭＡＣアドレス、又はブロードキャストアドレス（ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ）を設定する。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数（スイッチポート１５０の数）より小さい否かを判定する（ステップＳ１００３）。スイッチポート１５０の数が２Ｎの場合、変数ｉの値が２Ｎより小さいか否かが判定される。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値を１だけインクリメントし（ステップＳ１００４）、その後、ステップＳ１００２に戻る。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は処理を終了する。
次に、図１１及び図１２を参照してスイッチプログラム８０２の動作を説明する。
図１１は、実施例１のスイッチ管理テーブル１１００の一例を示す図である。
スイッチ管理テーブル１１００は、スイッチメモリ５３０に格納され、スイッチＣＰＵ５２０が実行するスイッチプログラム８０２によって参照される。ストレージ装置１００の管理者は、管理ポート５２６を介してスイッチＣＰＵ５２０にアクセスすることによって、スイッチ管理テーブル１１００の設定及び変更を行うことができる。
スイッチ管理テーブル１１００は、ＶＬＡＮ ＩＤ１１０１、ＶＬＡＮインターフェースＩＰアドレス１１０２、スイッチＩＤ１１０３、及びスイッチポートＩＤ１１０４を含むエントリを格納する。一つのＶＬＡＮ７０１に対して一つのエントリが存在する。
ＶＬＡＮ ＩＤ１１０１は、ＶＬＡＮ７０１のＶＬＡＮ ＩＤを格納するフィールドである。ＶＬＡＮ ＩＤ１１０１には説明のためにＶＬＡＮ７０１の識別情報を追加しているが、実際のフィールドには含まれない。
ＶＬＡＮインターフェースＩＰアドレス１１０２は、ＶＬＡＮインターフェース７０２のＩＰアドレスを格納するフィールドである。Ｘは０以上の整数である。
スイッチＩＤ１１０３は、スイッチ１２０の識別情報であるスイッチ番号を格納するフィールドである。スイッチポートＩＤ１１０４は、スイッチポート１５０の識別情報であるスイッチポート番号を格納するフィールドである。
図１２は、実施例１のスイッチプログラム８０２が実行する処理を説明するフローチャートである。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、すべてのＶＬＡＮインターフェース７０２において、ストレージコントローラ１３０が送信するＶＬＡＮインターフェース７０２宛てのパケットを待ち受ける（ステップＳ１２０１）。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、パケットを受信した場合、パケットを受信したＶＬＡＮインターフェース７０２から、スイッチ番号及びスイッチポート番号をペイロードに格納したパケットをストレージコントローラ１３０のエッジインターフェース１４０に送信する（ステップＳ１２０２）。その後、ステップＳ１２０１に戻る。
具体的には、スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、スイッチ管理テーブル１１００を参照して、パケットに含まれるＶＬＡＮインターフェース７０２のＩＰアドレスに対応するエントリを検索する。スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、検索されたエントリのスイッチＩＤ１１０３及びスイッチポートＩＤ１１０４の値をペイロードに格納したパケットを、受信したパケットの送信元ＩＰアドレス、すなわち、エッジインターフェース１４０に送信する。
次に、図１３及び図１４を参照して、ＥＩＦプログラム８０３の動作を説明する。
図１３は、実施例１のエッジインターフェースポートＩＰアドレス管理テーブル１３００の一例を示す図である。
エッジインターフェースポートＩＰアドレス管理テーブル１３００は、ストレージコントローラ１３０のメモリ２０１に格納され、プロセッサ２００が実行するＥＩＦプログラム８０３によって参照される。
エッジインターフェースポートＩＰアドレス管理テーブル１３００は、スイッチＩＤ１３０１、スイッチポートＩＤ１３０２、及びＥＩＦポートＩＰアドレス１３０３を含むエントリを格納する。スイッチ１２０及びスイッチポート１５０の組み合わせの数だけエントリが存在する。
スイッチＩＤ１３０１は、スイッチ１２０のスイッチ番号を格納するフィールドである。スイッチポートＩＤ１３０２は、スイッチポート番号を格納するフィールドである。ＥＩＦポートＩＰアドレス１３０３は、ＶＬＡＮ６０１を介したストレージコントローラ１３０間のデータ転送で用いるＩＰアドレスを格納するフィールドである。Ｙ及びＺは０以上の整数である。
図１４は、実施例１のＥＩＦプログラム８０３が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０から送信されたパケットを受信する（ステップＳ１４０１）。ここでは、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２からエッジインターフェース１４０のＩＰアドレス（送信元ＩＰアドレス９０３）宛てのパケットを受信したものとする。
プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したパケットのペイロードに含まれるスイッチ番号及びスイッチポート番号に基づいて、エッジインターフェースポート２０５に、ＶＬＡＮ６０１を介したストレージコントローラ１３０間のデータ転送に使用するＩＰアドレスを設定する（ステップＳ１４０２）。その後、プロセッサ２００が実行するＥＩＦプログラム８０３は処理を終了する。
具体的には、プロセッサ２００が実行するＥＩＦプログラム８０３は、エッジインターフェースポートＩＰアドレス管理テーブル１３００を参照し、スイッチＩＤ１３０１及びスイッチポートＩＤ１３０２の値の組み合わせが、受信したパケットに含まれるスイッチ番号及びスイッチポート番号の組み合わせに一致するエントリを検索する。プロセッサ２００が実行するＥＩＦプログラム８０３は、検索されたエントリのＥＩＦポートＩＰアドレス１３０３のＩＰアドレスをエッジインターフェースポート２０５に設定する。
図１５は、実施例１のストレージコントローラ１３０が実行する接続確認処理を説明するフローチャートである。
ストレージ装置１００は、以下で説明する処理フローに従って、ストレージコントローラ１３０のエッジインターフェースポート２０５とスイッチ１２０との間の接続を確認する。確認の結果、接続が正しい場合、ストレージ装置１００はストレージコントローラ番号を確定する。
まず、ストレージコントローラ１３０が実行する接続確認プログラムは、各エッジインターフェースポート２０５のポート番号と、スイッチＣＰＵ５２０から受信したスイッチ番号とを比較する（ステップＳ１５０１）。
ストレージコントローラ１３０が実行する接続確認プログラムは、比較の結果に基づいて、すべてのエッジインターフェースポート２０５のポート番号がスイッチ番号と一致するか否かを判定する（ステップＳ１５０２）。
図１で示す接続の場合、各ストレージコントローラ１３０のエッジインターフェースポート２０５は、ポート番号と同一のスイッチ番号のスイッチ１２０と接続されているため、ステップＳ１５０２の判定結果はＹＥＳとなる。スイッチ番号と一致しないポート番号のエッジインターフェースポート２０５が少なくとも一つ存在する場合、ステップＳ１５０２の判定結果はＮＯとなる。
スイッチ番号と一致しないポート番号のエッジインターフェースポート２０５が少なくとも一つ存在する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、ストレージ装置１００の管理者に、エッジインターフェース１４０の接続スイッチ１２０に誤りがある旨を通知し（ステップＳ１５０６）、処理を終了する。
すべてのエッジインターフェースポート２０５のポート番号がスイッチ番号と一致する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、各エッジインターフェースポート２０５においてスイッチＣＰＵ５２０から受信したスイッチポート番号を比較する（ステップＳ１５０３）。
ストレージコントローラ１３０が実行する接続確認プログラムは、比較の結果に基づいて、すべてのエッジインターフェースポート２０５が受信したスイッチポート番号が一致するか否かを判定する（ステップＳ１５０４）。
受信したスイッチポート番号が一致しないエッジインターフェースポート２０５が少なくとも一つ存在する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、ストレージ装置１００の管理者に、エッジインターフェース１４０の接続先スイッチポート１５０に誤りがある旨を通知し（ステップＳ１５０７）、処理を終了する。
すべてのエッジインターフェースポート２０５が受信したスイッチポート番号が一致する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、スイッチポート番号をストレージコントローラ番号として設定し（ステップＳ１５０５）、処理を終了する。
なお、以上で説明したエッジインターフェースポート２０５のＩＰアドレス設定方法は、例えば、ストレージコントローラ１３０の増設時にストレージコントローラ１３０間でデータ転送が行われている場合でも、その影響を受けずに実施できる必要がある。ストレージコントローラ１３０間のデータ転送には、ユーザデータ転送と制御データ転送とが含まれる。エッジインターフェース１４０とスイッチＣＰＵ５２０との間データ転送の優先度は、特にデータ転送量の多いストレージコントローラ１３０間のユーザデータ転送の優先度より高く設定する必要がある。優先度が高いほど優先的にデータ転送が行われる。さらに、ストレージコントローラ１３０間のユーザデータ転送と、エッジインターフェース１４０とスイッチＣＰＵ５２０との間データ転送に異なるトラフィッククラス（データ転送の資源）を割り当てることによって、イーサネットリンク上でストレージコントローラ１３０間のユーザデータ転送による混雑が生じた場合でも、エッジインターフェース１４０とスイッチＣＰＵ５２０との間のデータ転送は優先的に行える。
もし、イーサネットリンクに割り当て可能なトラフィッククラス数が少ない場合、例えば、ストレージコントローラ１３０間の制御データ転送と、エッジインターフェース１４０とスイッチＣＰＵ５２０との間のデータ転送とに一つのトラフィッククラスを共有させて、少なくともストレージコントローラ１３０間のユーザデータ転送に対して、エッジインターフェース１４０とスイッチＣＰＵ５２０との間のデータ転送の優先度を高く設定する。また、少なくともストレージコントローラ１３０間のユーザデータ転送と、エッジインターフェース１４０とスイッチＣＰＵ５２０との間のデータ転送には、異なるトラフィッククラスを割り当てる。これによって、エッジインターフェース１４０とスイッチＣＰＵ５２０との間のデータ転送の遅延を抑制できる。
以上で説明したように、実施例１のストレージ装置１００は、スイッチ１２０のスイッチポート番号に基づいて、エッジインターフェースポート２０５のＩＰアドレスを設定できる。
図１６から図２２を参照して、実施例２のストレージ装置を説明する。
実施例２のストレージ装置１００の構成は実施例１のストレージ装置１００の構成と同一であるため説明を省略する。実施例２のストレージノード１１０及びスイッチ１２０のハードウェア構成は実施例１のストレージノード１１０及びスイッチ１２０のハードウェア構成と同一である。実施例２のエッジインターフェースポート２０５のＩＰアドレス設定処理の流れは実施例１と同一である。実施例２では、エッジインターフェースポート２０５のＩＰアドレス設定方法の手順が一部異なる。
図１６と図１７を参照して、実施例２のＥＩＦプログラム８０１の動作を説明する。
図１６は、実施例２のＶＬＡＮインターフェースＩＰアドレス管理テーブル１６００の一例を示す図である。
ＶＬＡＮインターフェースＩＰアドレス管理テーブル１６００は、ストレージコントローラ１３０のメモリ２０１に格納され、プロセッサ２００が実行するＥＩＦプログラム８０１によって参照される。
ＶＬＡＮインターフェースＩＰアドレス管理テーブル１６００は、ＶＬＡＮ ＩＤ１６０１、スイッチＩＤ１６０２、ＶＬＡＮインターフェースＩＰアドレス１６０３、及び送信元ＩＰアドレス１６０４を含むエントリを格納する。一つのＶＬＡＮ７０１に対して一つのエントリが存在する。
ＶＬＡＮ ＩＤ１６０１、ＶＬＡＮインターフェースＩＰアドレス１６０３、及び送信元ＩＰアドレス１６０４は、ＶＬＡＮ ＩＤ９０１、ＶＬＡＮインターフェースＩＰアドレス９０２、及び送信元ＩＰアドレス９０３と同一のフィールドである。スイッチＩＤ１６０２は、ＶＬＡＮ７０１が設定されるスイッチ１２０のスイッチ番号を格納するフィールドである。
図１６に示すように、実施例２のＶＬＡＮインターフェース７０２のＩＰアドレスは、スイッチ１２０のスイッチ番号に依存するように設定される。
図１７は、実施例２のＥＩＦプログラム８０１が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊを０に初期化する（ステップＳ１７０１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉを１に初期化する（ステップＳ１７０２）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、ＶＬＡＮ ＩＤが「ｉ」であるＶＬＡＮ７０１のＶＬＡＮインターフェース７０２宛てのパケットを送信する（ステップＳ１７０３）。
具体的には、プロセッサ２００が実行するＥＩＦプログラム８０１は、ＶＬＡＮインターフェースＩＰアドレス管理テーブル１６００のＶＬＡＮ ＩＤ１６０１が「ｉ」かつスイッチＩＤ１６０２が「ｊ」に対応するエントリを検索する。プロセッサ２００が実行するＥＩＦプログラム８０１は、検索されたエントリの送信元ＩＰアドレス１６０４の値が送信元ＩＰアドレスとして設定され、かつ、検索されたエントリのＶＬＡＮインターフェースＩＰアドレス１６０３の値が送信先ＩＰアドレスとして設定されたパケットを送信する。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数（スイッチポート１５０の数）より小さい否かを判定する（ステップＳ１７０４）。スイッチポート１５０の数が２Ｎの場合、変数ｉの値が２Ｎより小さいか否かが判定される。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値を１だけインクリメントし（ステップＳ１７０５）、その後、ステップＳ１７０３に戻る。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊの値がスイッチ１２０の数より小さいか否かを判定する（ステップＳ１７０６）。スイッチ１２０の数がＭの場合、変数ｊの値がＭ－１より小さいか否かが判定される。
変数ｊの値がスイッチ１２０の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊの値を１だけインクリメントし（ステップＳ１７０７）、その後、ステップＳ１７０２に戻る。
変数ｊの値がスイッチ１２０の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は処理を終了する。
次に、図１８及び図１９を参照して、実施例２のスイッチプログラム８０２の動作を説明する。
図１８は、実施例２のスイッチ管理テーブル１８００一例を示す図である。
スイッチ管理テーブル１８００は、スイッチメモリ５３０に格納され、スイッチＣＰＵ５２０が実行するスイッチプログラム８０２によって参照される。ストレージ装置１００の管理者は、管理ポート５２６を介してスイッチＣＰＵ５２０にアクセスすることによって、スイッチ管理テーブル１８００の設定及び変更を行うことができる。
スイッチ管理テーブル１８００は、ＶＬＡＮ ＩＤ１８０１、ＶＬＡＮインターフェースＩＰアドレス１８０２、スイッチＩＤ１８０３、及びスイッチポートＩＤ１８０４を含むエントリを格納する。一つのＶＬＡＮ７０１に対して一つのエントリが存在する。
ＶＬＡＮ ＩＤ１８０１、ＶＬＡＮインターフェースＩＰアドレス１８０２、スイッチＩＤ１８０３、及びスイッチポートＩＤ１８０４は、ＶＬＡＮ ＩＤ１１０１、ＶＬＡＮインターフェースＩＰアドレス１１０２、スイッチＩＤ１１０３、及びスイッチポートＩＤ１１０４と同一のフィールドである。
図１８に示すように、実施例２のＶＬＡＮインターフェース７０２のＩＰアドレスは、ＤＩＰスイッチ５２８によりストレージ装置１００の管理者が入力したスイッチ１２０のスイッチ番号を反映するように設定される。
図１９は、実施例２のスイッチプログラム８０２が実行する処理を説明するフローチャートである。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、すべてのＶＬＡＮインターフェース７０２において、ストレージコントローラ１３０が送信するＶＬＡＮインターフェース７０２宛てのパケットを待ち受ける（ステップＳ１９０１）。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、パケットを受信した場合、パケットを受信したＶＬＡＮインターフェース７０２からストレージコントローラ１３０のエッジインターフェース１４０にパケットを送信する（ステップＳ１９０２）。その後、ステップＳ１９０１に戻る。
パケットのペイロードには任意の内容を含めることができる。例えば、スイッチ管理テーブル１８００を参照して、スイッチ番号及びスイッチポート番号を含めてもよい。なお、実施例２のパケットには、スイッチ番号及びスイッチポート番号が含まれていなくてもよい。
次に、図２０及び図２１を参照して、実施例２のＥＩＦプログラム８０３の動作を説明する。
図２０は、実施例２のエッジインターフェースポートＩＰアドレス管理テーブル２０００の一例を示す図である。
エッジインターフェースポートＩＰアドレス管理テーブル２０００は、ストレージコントローラ１３０のメモリ２０１に格納され、プロセッサ２００が実行するＥＩＦプログラム８０３によって参照される。
エッジインターフェースポートＩＰアドレス管理テーブル２０００は、ＶＬＡＮインターフェースＩＰアドレス２００１、スイッチＩＤ２００２、スイッチポートＩＤ２００３、及びＥＩＦポートＩＰアドレス２００４を含むエントリを格納する。一つのＶＬＡＮインターフェース７０２のＩＰアドレスに対して一つのエントリが存在する。
スイッチＩＤ２００２、スイッチポートＩＤ２００３、及びＥＩＦポートＩＰアドレス２００４は、スイッチＩＤ１３０１、スイッチポートＩＤ１３０２、及びＥＩＦポートＩＰアドレス１３０３と同一のフィールドである。
図２１は、実施例２のＥＩＦプログラム８０３が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０から送信されたパケットを受信する（ステップＳ２１０１）。ここでは、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２からエッジインターフェース１４０のＩＰアドレス（送信元ＩＰアドレス１６０４）宛てのパケットが受信されたものとする。
プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したパケットの送信元ＩＰアドレス（ＶＬＡＮインターフェース７０２のＩＰアドレス）に基づいて、エッジインターフェースポート２０５に、ＶＬＡＮ６０１を介したストレージコントローラ１３０間のデータ転送に使用するＩＰアドレスを設定する（ステップＳ２１０２）。その後、プロセッサ２００が実行するＥＩＦプログラム８０３は処理を終了する。
具体的には、プロセッサ２００が実行するＥＩＦプログラム８０３は、エッジインターフェースポートＩＰアドレス管理テーブル２０００を参照し、ＶＬＡＮインターフェースＩＰアドレス２００１が受信したパケットの送信元ＩＰアドレスに一致するエントリを検索する。プロセッサ２００が実行するＥＩＦプログラム８０３は、検索されたエントリのＥＩＦポートＩＰアドレス２００４のＩＰアドレスをエッジインターフェースポート２０５に設定する。
図２２は、実施例２のストレージコントローラ１３０が実行する接続確認処理を説明するフローチャートである。
ストレージ装置１００は、以下で説明する処理フローに従って、ストレージコントローラ１３０のエッジインターフェースポート２０５とスイッチ１２０との間の接続を確認する。確認の結果、接続が正しい場合、ストレージ装置１００はストレージコントローラ番号を確定する。
まず、ストレージコントローラ１３０が実行する接続確認プログラムは、各エッジインターフェースポート２０５のポート番号と、スイッチＣＰＵ５２０から受信したパケットに含まれる送信元ＩＰアドレス（ＶＬＡＮインターフェース７０２のＩＰアドレス）から特定されるスイッチ番号とを比較する（ステップＳ２２０１）。
ストレージコントローラ１３０が実行する接続確認プログラムは、送信元ＩＰアドレスに基づいてエッジインターフェースポートＩＰアドレス管理テーブル２０００を参照することによってスイッチ番号を容易に特定できる。
ストレージコントローラ１３０は、比較の結果に基づいて、すべてのエッジインターフェースポート２０５のポート番号がスイッチ番号と一致するか否かを判定する（ステップＳ２２０２）。
図１で示す接続の場合、各ストレージコントローラ１３０のエッジインターフェースポート２０５は、ポート番号と同一のスイッチ番号のスイッチ１２０と接続されているため、ステップＳ２２０２の判定結果はＹＥＳとなる。スイッチ番号と一致しないポート番号のエッジインターフェースポート２０５が少なくとも一つ存在する場合、ステップＳ２２０２の判定結果はＮＯとなる。
スイッチ番号と一致しないポート番号のエッジインターフェースポート２０５が少なくとも一つ存在する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、ストレージ装置１００の管理者に、エッジインターフェース１４０の接続スイッチ１２０に誤りがある旨を通知し（ステップＳ２２０６）、処理を終了する。
すべてのエッジインターフェースポート２０５のポート番号がスイッチ番号と一致する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、各エッジインターフェースポート２０５においてスイッチＣＰＵ５２０から受信したパケットに含まれる送信元ＩＰアドレスから特定されるスイッチポート番号を比較する（ステップＳ２２０３）。
ストレージコントローラ１３０が実行する接続確認プログラムは、送信元ＩＰアドレスに基づいてエッジインターフェースポートＩＰアドレス管理テーブル２０００を参照することによってスイッチポート番号を容易に特定できる。
受信したパケットの送信元ＩＰアドレスに基づくスイッチポート番号が一致しないエッジインターフェースポート２０５が少なくとも一つ存在する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、ストレージ装置１００の管理者に、エッジインターフェース１４０の接続先スイッチポート１５０に誤りがある旨を通知し（ステップＳ２２０７）、処理を終了する。
すべてのエッジインターフェースポート２０５が受信したパケットの送信元ＩＰアドレスに基づくスイッチポート番号が一致する場合、ストレージコントローラ１３０が実行する接続確認プログラムは、スイッチポート番号をストレージコントローラ番号として設定し（ステップＳ２２０５）、処理を終了する。
以上で説明したように、実施例２のストレージ装置１００は、実施例１のストレージ装置１００と同様に、スイッチ１２０のスイッチポート番号に基づいて、エッジインターフェースポート２０５のＩＰアドレスを設定できる。
図２３を参照して、実施例３のストレージ装置１００を説明する。
実施例３のストレージ装置１００の構成は実施例１のストレージ装置１００の構成と同一であるため説明を省略する。実施例３のストレージノード１１０及びスイッチ１２０のハードウェア構成は実施例１のストレージノード１１０及びスイッチ１２０のハードウェア構成と同一である。実施例３のエッジインターフェースポート２０５のＩＰアドレス設定処理の流れは実施例１と同一である。
実施例３では、エッジインターフェース１４０のハードウェア構成が異なる。図２３は、実施例３のエッジインターフェース１４０のハードウェア構成を示す図である。
エッジインターフェース１４０は、組込プロセッサ２３０２、プロトコル処理部２３０３、エッジインターフェースポート２０５、メモリ２３０６、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）２３０７、インターフェース部２３０８、及び内部バス２３０９を有する。
組込プロセッサ２３０２は、プロトコル処理部２３０３を制御し、また、ＥＩＦプログラム８０１、８０３を実行する。
プロトコル処理部２３０３は、ストレージコントローラ１３０内部のデータ転送プロトコルとストレージコントローラ１３０間のデータ転送プロトコルとを変換する。
エッジインターフェースポート２０５は、スイッチ１２０のスイッチポート１５０と接続する。
メモリ２３０６は、組込プロセッサ２３０２が実行するプログラム及びプログラムが参照する情報を格納する。メモリ２３０６には、ＶＬＡＮインターフェースＩＰアドレス管理テーブル９００及びスイッチ管理テーブル１１００が格納される。
ＲＯＭ２３０７は、プロトコル処理部２３０３のファームウェア及び組込プロセッサ２３０２が実行するプログラムを格納する。ストレージ装置１００の起動時に、ファームウェア又はプログラムは、必要に応じてメモリ２３０６にロードされる。
インターフェース部２３０８は、エッジインターフェース１４０をストレージコントローラ１３０のプロセッサバスに接続する。
内部バス２３０９は、組込プロセッサ２３０２、プロトコル処理部２３０３、メモリ２３０６、ＲＯＭ２３０７、及びインターフェース部２３０８を相互に接続する。
エッジインターフェース１４０は、例えば、ＲＤＭＡデータ転送機能を備えるＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）カードとして提供される。
エッジインターフェース１４０は、組込プロセッサ２３０２がメモリ２３０６に格納されるＥＩＦプログラム８０１、８０３を実行することによって、実施例１及び実施例２と同様のエッジインターフェースポート２０５のＩＰアドレス設定処理を行う。
以上で説明したように、実施例３のストレージ装置１００は、ストレージコントローラ１３０の代わりに、エッジインターフェース１４０がエッジインターフェースポート２０５のＩＰアドレス設定処理を実行する。これによって、ストレージコントローラ１３０の処理負荷が軽減するため、ストレージ装置１００の性能を向上させることができる。
図２４から図２７を参照して、実施例４のストレージ装置について説明する。
実施例４のストレージ装置１００の構成は、実施例１のストレージ装置１００と同一であるため説明を省略する。実施例４のストレージノード１１０及びスイッチ１２０のハードウェア構成は実施例１のストレージノード１１０及びスイッチ１２０のハードウェア構成と同一である。
実施例４のエッジインターフェースポート２０５のＩＰアドレス設定処理は実施例１のエッジインターフェースポート２０５のＩＰアドレス設定処理を一部変更したものである。実施例４のストレージ装置１００は、エッジインターフェースポート２０５のＩＰアドレス設定処理において、ＡＲＰ（Ａｄｄｒｅｓｓ Ｒｅｓｏｌｕｔｉｏｎ Ｐｒｏｔｏｃｏｌ）リクエストパケットを用いてスイッチ１２０のＶＬＡＮ７０１をスキャンする点が特徴である。
図２４は、実施例４のストレージ装置１００が実行するエッジインターフェースポート２０５のＩＰアドレス設定処理の流れを説明するシーケンス図である。
図２４では、ＶＬＡＮ７０１を用いてエッジインターフェースポート２０５のＩＰアドレスを設定するために、ストレージコントローラ１３０が有するエッジインターフェース１４０とスイッチＣＰＵ５２０との間で送受信されるパケットを示す。
ストレージコントローラ１３０のプロセッサ２００が実行するＥＩＦプログラム８０１、８０３、及びスイッチＣＰＵ５２０が実行するスイッチプログラム８０２が協働して以下で説明する処理を実行する。図２４では、エッジインターフェースポート２０５のＩＰアドレス設定方法の概要を説明する。各プログラムの詳細は後述する。
プロセッサ２００が実行するＥＩＦプログラム８０１は、スイッチ１２０のすべてのＶＬＡＮ７０１のＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃０からＶＬＡＮ＿ＩＦ＃２Ｎ－１）のＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスを取得するためのＡＲＰリクエストパケットを送信する。
ここでは、エッジインターフェースポート２０５がスイッチ１２０のｋ番目のスイッチポート１５０に接続されている場合を想定する。この場合、ＭＡＣアドレス取得対象のＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃ｋ）以外のパケットはドロップされる。スイッチＣＰＵ５２０はＭＡＣアドレスの取得対象であるＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃ｋ）のＡＲＰリクエストパケットをｋ番目のスイッチポート１５０を介して受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ｋ番目のスイッチポート１５０を介して、エッジインターフェース１４０から送信された、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２のＭＡＣアドレスを取得するためのＡＲＰリクエストパケットを受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２のＭＡＣアドレス及びＩＰアドレスを含むＡＲＰリプライパケットを、エッジインターフェース１４０に送信する。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０がＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２を介して送信したＡＲＰリプライパケットを受信する。プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したＡＲＰリプライパケットの送信元のＶＬＡＮインターフェース７０２に対して、スイッチ番号及びポート番号を取得するためのＵＤＰパケットを送信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２を介して、ストレージコントローラが送信したＵＤＰパケットを受信する。スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、スイッチ１２０のスイッチ番号と、エッジインターフェースポート２０５と接続するスイッチポート１５０のスイッチポート番号とをペイロードに格納したパケットを、エッジインターフェース１４０へ送信する。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０がＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２を介して送信したＵＤＰパケットを受信する。プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したＵＤＰパケットに含まれるスイッチ番号及びスイッチポート番号に基づいてエッジインターフェースポートＩＰアドレス管理テーブル１３００を参照して、ＶＬＡＮ６０１で使用するＩＰアドレスをエッジインターフェースポート２０５に設定する。
なお、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１が終わってからＥＩＦプログラム８０３を実行するわけではない。スイッチＣＰＵ５２０からの返信がいつ来るか分からないのため、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１及びＥＩＦプログラム８０３を並行実行させる。
次に、各プログラムの詳細を説明する。
図２５は、実施例４のＥＩＦプログラム８０１が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉを１に初期化する（ステップＳ２５０１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、ＶＬＡＮ ＩＤが「ｉ」であるＶＬＡＮ７０１のＭＡＣアドレスを問い合わせるＡＲＰリクエストパケットを、ブロードキャストアドレス（ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ）宛に送信する（ステップＳ２５０２）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数（スイッチポート１５０の数）より小さい否かを判定する（ステップＳ２５０３）。スイッチポート１５０の数が２Ｎの場合、変数ｉの値が２Ｎより小さいか否かが判定される。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値を１だけインクリメントし（ステップＳ２５０４）、その後、ステップＳ２５０２に戻る。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は処理を終了する。
図２６は、実施例４のスイッチプログラム８０２が実行する処理を説明するフローチャートである。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、すべてのＶＬＡＮインターフェース７０２において、ストレージコントローラ１３０が送信したＡＲＰリクエストパケットの受信を待つ（ステップＳ２６０１）。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＡＲＰリクエストパケットを受信した場合、ＡＲＰリクエストパケットを受信したＶＬＡＮインターフェース７０２から、当該ＡＲＰリクエストパケットの送信元のエッジインターフェースポート２０５に、ＡＲＰリプライパケットを送信する（ステップＳ２６０２）。ＡＲＰリプライパケットには、ＡＲＰリクエストパケットを受信したＶＬＡＮインターフェース７０２のＭＡＣアドレス及びＩＰアドレスが含まれる。
次に、スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、すべてのＶＬＡＮインターフェース７０２において、ストレージコントローラ１３０から送信されるＶＬＡＮインターフェース７０２宛てのＵＤＰパケットを待ち受けている（ステップＳ２６０３）。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＵＤＰパケットを受信した場合、スイッチ番号及びスイッチポート番号をペイロードに格納したＵＤＰパケットをストレージコントローラ１３０のエッジインターフェース１４０に送信する（ステップＳ２６０４）。ステップＳ２６０４の処理はステップＳ１２０２の処理と同様である。
図２７は、実施例４のＥＩＦプログラム８０３が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０３は、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２からＡＲＰリプライパケットを受信する（ステップＳ２７０１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したＡＲＰリプライパケットに含まれるＶＬＡＮインターフェース７０２のＩＰアドレスを送信先ＩＰアドレス、ストレージコントローラ１３０のＩＰアドレスを送信元ＩＰアドレスとして含むＵＤＰパケットを送信する（ステップＳ２７０２）。ストレージコントローラ１３０のＩＰアドレスは、ＶＬＡＮインターフェース７０２のＩＰアドレスに基づいてＶＬＡＮインターフェースＩＰアドレス管理テーブル９００を参照することによって特定できる。
次に、プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０から送信されたＵＤＰパケットを受信する（ステップＳ２７０３）。ここでは、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２からエッジインターフェース１４０のＩＰアドレス（送信元ＩＰアドレス９０３）宛てのパケットを受信する。
プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したパケットのペイロードに含まれるスイッチ番号及びスイッチポート番号に基づいて、エッジインターフェースポート２０５に、ＶＬＡＮ６０１を介してストレージコントローラ１３０間のデータ転送に使用するＩＰアドレスを設定する（ステップＳ２７０４）。その後、プロセッサ２００が実行するＥＩＦプログラム８０３は処理を終了する。ステップＳ２７０４の処理はステップＳ１４０２の処理と同様である。
以上で説明したように、実施例４のストレージ装置１００のストレージコントローラ１３０は、ＡＲＰリクエストパケットを用いてスイッチ１２０のスイッチポート１５０に設定されたＶＬＡＮ７０１をスキャンすることによって、エッジインターフェース１４０が接続するスイッチ１２０のスイッチ番号及びスイッチポート番号を識別できる。
なお、実施例４のストレージ装置１００では、実施例３と同様に、エッジインターフェース１４０がＥＩＦプログラム８０１、８０３を実行してもよい。
図２８から図３１を参照して、実施例５に係るストレージ装置１００について説明する。
実施例５のストレージ装置１００の構成は実施例２のストレージ装置１００と同一であるため説明を省略する。実施例５のストレージノード１１０及びスイッチ１２０のハードウェア構成は実施例２のストレージノード１１０及びスイッチ１２０のハードウェア構成と同一である。
実施例５のエッジインターフェースポート２０５のＩＰアドレス設定処理は実施例２のエッジインターフェースポート２０５のＩＰアドレス設定処理を一部変更したものである。実施例５のストレージ装置１００は、エッジインターフェースポート２０５のＩＰアドレス設定処理において、ＡＲＰリクエストパケットを用いて、スイッチ１２０のＶＬＡＮ７０１をスキャンする点が特徴である。
図２８は、実施例５のストレージ装置１００が実行するエッジインターフェースポート２０５のＩＰアドレス設定処理の流れを説明するシーケンス図である。
図２８では、ＶＬＡＮ７０１を用いてエッジインターフェースポート２０５のＩＰアドレスを設定するために、ストレージコントローラ１３０が有するエッジインターフェース１４０とスイッチＣＰＵ５２０との間で送受信されるパケットを示す。
ストレージコントローラ１３０のプロセッサ２００が実行するＥＩＦプログラム８０１、８０３、及びスイッチＣＰＵ５２０が実行するスイッチプログラム８０２が協働して以下で説明する処理を実行する。図２８では、エッジインターフェースポート２０５のＩＰアドレス設定方法の概要を説明する。各プログラムの詳細は後述する。
プロセッサ２００が実行するＥＩＦプログラム８０１は、スイッチ１２０のすべてのＶＬＡＮ７０１のＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃０からＶＬＡＮ＿ＩＦ＃２Ｎ－１）のＭＡＣアドレスを取得するためのＡＲＰリクエストパケットを送信する。
ここでは、エッジインターフェースポート２０５がスイッチ１２０のｋ番目のスイッチポート１５０に接続されている場合を想定する。この場合、ＭＡＣアドレスの取得対象のＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃ｋ）以外のパケットはドロップされる。スイッチＣＰＵ５２０はＭＡＣアドレスの取得対象であるＶＬＡＮインターフェース７０２（ＶＬＡＮ＿ＩＦ＃ｋ）のＡＲＰリクエストパケットをｋ番目のスイッチポート１５０を介して受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ｋ番目のスイッチポート１５０を介して、エッジインターフェース１４０から送信された、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２のＭＡＣアドレスを取得するためのＡＲＰリクエストパケットを受信する。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２のＭＡＣアドレス及びＩＰアドレスを含むＡＲＰリプライパケットを、エッジインターフェース１４０に送信する。
プロセッサ２００が実行するＥＩＦプログラム８０３は、スイッチＣＰＵ５２０がＶＬＡＮ ＩＤが「ｋ」ののＶＬＡＮインターフェース７０２を介して送信されたＡＲＰリプライパケットを受信する。プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したＡＲＰリプライパケットに含まれるＶＬＡＮインターフェース７０２のＩＰアドレスに基づいてエッジインターフェースポートＩＰアドレス管理テーブル２０００を参照して、ＶＬＡＮ６０１で使用するＩＰアドレスをエッジインターフェースポート２０５に設定する。
なお、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１が終わってからＥＩＦプログラム８０３を実行するわけではない。スイッチＣＰＵ５２０からの返信がいつ来るか分からないのため、ストレージコントローラ１３０のプロセッサ２００は、ＥＩＦプログラム８０１及びＥＩＦプログラム８０３を並行実行させる。
次に、各プログラムの詳細を説明する。
図２９は、実施例５のＥＩＦプログラム８０１が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊを０に初期化する（ステップＳ２９０１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉを１に初期化する（ステップＳ２９０２）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、エッジインターフェースポート２０５から、ＶＬＡＮ ＩＤが「ｉ」であるＶＬＡＮ７０１のＭＡＣアドレスを問い合わせるＡＲＰリクエストパケットを、ブロードキャストアドレス（ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ－ＦＦ）宛に送信する（ステップＳ２９０３）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数（スイッチポート１５０の数）より小さい否かを判定する（ステップＳ２９０４）。スイッチポート１５０の数が２Ｎの場合、変数ｉの値が２Ｎより小さいか否かが判定される。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｉの値を１だけインクリメントし（ステップＳ２９０５）、その後、ステップＳ２９０３に戻る。
変数ｉの値がスイッチ１２０に設定されたＶＬＡＮ７０１の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊの値がスイッチ１２０の数より小さいか否かを判定する（ステップＳ２９０６）。スイッチ１２０の数がＭの場合、変数ｊの値がＭ－１より小さいか否かが判定される。
変数ｊの値がスイッチ１２０の数より小さい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は、変数ｊの値を１だけインクリメントし（ステップＳ２９０７）、その後、ステップＳ２９０２に戻る。
変数ｊの値がスイッチ１２０の数と等しい場合、プロセッサ２００が実行するＥＩＦプログラム８０１は処理を終了する。
図３０は、実施例５のスイッチプログラム８０２が実行する処理を説明するフローチャートである。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、すべてのＶＬＡＮインターフェース７０２において、ストレージコントローラ１３０が送信するＡＲＰリクエストパケットを待ち受ける（ステップＳ３００１）。
スイッチＣＰＵ５２０が実行するスイッチプログラム８０２は、ＡＲＰリクエストパケットを受信した場合、ＡＲＰリクエストパケットを受信したＶＬＡＮインターフェース７０２から、当該ＡＲＰリクエストパケットの送信元のエッジインターフェースポート２０５に、ＡＲＰリプライパケットを送信する（ステップＳ３００２）。その後、ステップＳ３００１に戻る。
図３１は、実施例５のＥＩＦプログラム８０３が実行する処理を説明するフローチャートである。
プロセッサ２００が実行するＥＩＦプログラム８０３は、ＶＬＡＮ ＩＤが「ｋ」のＶＬＡＮインターフェース７０２からＡＲＰリプライパケットを受信する（ステップＳ３１０１）。
次に、プロセッサ２００が実行するＥＩＦプログラム８０３は、受信したＡＲＰパケットに含まれる送信元ＩＰアドレス（ＶＬＡＮインターフェース７０２のＩＰアドレス）に基づいて、エッジインターフェースポート２０５に、ＶＬＡＮ６０１を介したストレージコントローラ１３０間のデータ転送に使用するＩＰアドレスを設定する（ステップＳ３１０２）。その後、プロセッサ２００が実行するＥＩＦプログラム８０３は処理を終了する。ステップＳ３１０２の処理はステップＳ２１０２の処理と同様である。
以上で説明したように、実施例５のストレージ装置１００のストレージコントローラ１３０は、ＡＲＰリクエストパケットを用いてスイッチ１２０のスイッチポート１５０に設定されたＶＬＡＮ７０１をスキャンすることによって、エッジインターフェース１４０が接続するスイッチ１２０のスイッチ番号及びスイッチポート番号を識別できる。
なお、実施例５のストレージ装置１００では、実施例３と同様に、エッジインターフェース１４０がＥＩＦプログラム８０１、８０３を実行してもよい。
なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。また、例えば、上記した実施例は本発明を分かりやすく説明するために構成を詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、各実施例の構成の一部について、他の構成に追加、削除、置換することが可能である。
また、上記の各構成、機能、処理部、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、本発明は、実施例の機能を実現するソフトウェアのプログラムコードによっても実現できる。この場合、プログラムコードを記録した記憶媒体をコンピュータに提供し、そのコンピュータが備えるプロセッサが記憶媒体に格納されたプログラムコードを読み出す。この場合、記憶媒体から読み出されたプログラムコード自体が前述した実施例の機能を実現することになり、そのプログラムコード自体、及びそれを記憶した記憶媒体は本発明を構成することになる。このようなプログラムコードを供給するための記憶媒体としては、例えば、フレキシブルディスク、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ハードディスク、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、光ディスク、光磁気ディスク、ＣＤ－Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどが用いられる。
また、本実施例に記載の機能を実現するプログラムコードは、例えば、アセンブラ、Ｃ／Ｃ＋＋、ｐｅｒｌ、Ｓｈｅｌｌ、ＰＨＰ、Ｐｙｔｈｏｎ、Ｊａｖａ（登録商標）等の広範囲のプログラム又はスクリプト言語で実装できる。
さらに、実施例の機能を実現するソフトウェアのプログラムコードを、ネットワークを介して配信することによって、それをコンピュータのハードディスクやメモリ等の記憶手段又はＣＤ－ＲＷ、ＣＤ－Ｒ等の記憶媒体に格納し、コンピュータが備えるプロセッサが当該記憶手段や当該記憶媒体に格納されたプログラムコードを読み出して実行するようにしてもよい。
上述の実施例において、制御線や情報線は、説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていてもよい。
１００ ストレージ装置
１１０ ストレージノード
１２０ スイッチ
１３０ ストレージコントローラ
１４０ エッジインターフェース
１５０ スイッチポート
２００ プロセッサ
２０１ メモリ
２０２ フロントエンドインターフェース
２０３ バックエンドインターフェース
２０４ ＮＴＢ
２０５ エッジインターフェースポート
２１０ ドライブボックス
３００ ホストシステム
３１０ バッファ領域
３２０ キャッシュメモリ
５０１ スイッチＡＳＩＣ
５２０ スイッチＣＰＵ
５２１ メモリバス
５２２、５２３、５２４ プロセッサバス
５２５ 管理インターフェース
５２６ 管理ポート
５２７ スイッチ番号指定インターフェース
５２８ ＤＩＰスイッチ
５３０ スイッチメモリ
５３１ プログラム
５３２ 情報
６０１、７０１ ＶＬＡＮ
７０２ ＶＬＡＮインターフェース
８０１、８０３ ＥＩＦプログラム
８０２ スイッチプログラム
９００ ＶＬＡＮインターフェースＩＰアドレス管理テーブル
１１００ スイッチ管理テーブル
１３００ エッジインターフェースポートＩＰアドレス管理テーブル
１６００ ＶＬＡＮインターフェースＩＰアドレス管理テーブル
１８００ スイッチ管理テーブル
２０００ エッジインターフェースポートＩＰアドレス管理テーブル
２３０２ 組込プロセッサ
２３０３ プロトコル処理部
２３０６ メモリ
２３０７ ＲＯＭ
２３０８ インターフェース部
２３０９ 内部バス

Claims (15)

  1. ストレージ装置であって、
    複数のストレージコントローラと、
    複数のスイッチと、を備え、
    前記複数のストレージコントローラは、前記複数のスイッチを介して互いに通信可能に接続され、
    前記ストレージコントローラは、前記複数のスイッチと接続するための複数のインターフェースポートを含む、一つ以上のコントローラインターフェースを有し、
    前記スイッチは、複数のスイッチポートを有し、
    前記スイッチには、一つの前記スイッチポートから構成される複数の仮想ネットワークが設定され、
    前記ストレージコントローラは、
    前記インターフェースポートから前記複数の仮想ネットワーク宛てに、当該インターフェースポートが接続する前記スイッチポートを特定するための第１パケットを送信し、
    前記スイッチのスイッチ番号及び前記インターフェースポートが接続する前記スイッチポートのスイッチポート番号を特定するための情報を含む第２パケットを前記スイッチから受信した場合、前記情報に基づいて前記スイッチのスイッチ番号及び前記スイッチポートのスイッチポート番号を特定し、
    特定された前記スイッチのスイッチ番号及び特定された前記スイッチポートのスイッチポート番号に基づいて、前記ストレージコントローラ間のデータ転送に使用する前記インターフェースポートのアドレスを決定することを特徴とするストレージ装置。
  2. 請求項１に記載のストレージ装置であって、
    前記第２パケットは、前記スイッチのスイッチ番号及び前記ストレージコントローラが接続される前記スイッチポートのスイッチポート番号がペイロードに格納されたパケットであることを特徴とするストレージ装置。
  3. 請求項１に記載のストレージ装置であって、
    前記第２パケットは、送信元アドレスとして、前記スイッチのスイッチ番号及び前記仮想ネットワークを構成する前記スイッチポートのスイッチポート番号に基づいて生成された、前記仮想ネットワークのアドレスを含むことを特徴とするストレージ装置。
  4. 請求項１に記載のストレージ装置であって、
    前記ストレージコントローラは、
    前記インターフェースポートのポート番号と、当該インターフェースポートを介して接続される前記スイッチである接続先スイッチのスイッチ番号とが一致する否かを判定し、
    前記複数のインターフェースポートにおいて、当該インターフェースポートが接続する前記スイッチポートである接続先スイッチポートのスイッチポート番号が一致するか否かを判定し、
    前記インターフェースポートのポート番号と前記接続先スイッチのスイッチ番号とが一致し、かつ、前記複数のインターフェースポートにおける前記接続先スイッチポートのスイッチポート番号が一致する場合、前記インターフェースポートに前記決定されたアドレスを設定することを特徴とするストレージ装置。
  5. 請求項１に記載のストレージ装置であって、
    前記スイッチは、前記スイッチのスイッチ番号を入力するための手段を有することを特徴とするストレージ装置。
  6. ストレージ装置が実行するアドレス設定方法であって、
    前記ストレージ装置は、複数のストレージコントローラと、複数のスイッチと、を含み、
    前記複数のストレージコントローラは、前記複数のスイッチを介して互いに通信可能に接続され、
    前記ストレージコントローラは、前記複数のスイッチと接続するための複数のインターフェースポートを含む、一つ以上のコントローラインターフェースを有し、
    前記スイッチは、複数のスイッチポートを有し、
    前記スイッチには、一つの前記スイッチポートから構成される複数の仮想ネットワークが設定され、
    前記アドレスの設定方法は、
    前記ストレージコントローラが、前記インターフェースポートから前記複数の仮想ネットワーク宛てに、当該インターフェースポートが接続する前記スイッチポートを特定するための第１パケットを送信するステップと、
    前記ストレージコントローラが、前記スイッチのスイッチ番号及び前記インターフェースポートが接続する前記スイッチポートのスイッチポート番号を特定するための情報を含む第２パケットを前記スイッチから受信した場合、前記情報に基づいて前記スイッチのスイッチ番号及び前記スイッチポートのスイッチポート番号を特定するステップと、
    前記ストレージコントローラが、特定された前記スイッチのスイッチ番号及び特定された前記スイッチポートのスイッチポート番号に基づいて、前記ストレージコントローラ間のデータ転送に使用する前記インターフェースポートのアドレスを決定するステップと、を含むことを特徴とするアドレス設定方法。
  7. 請求項６に記載のアドレス設定方法であって、
    前記第２パケットは、前記スイッチのスイッチ番号及び前記ストレージコントローラが接続される前記スイッチポートのスイッチポート番号がペイロードに格納されたパケットであることを特徴とするアドレス設定方法。
  8. 請求項６に記載のアドレス設定方法であって、
    前記第２パケットは、送信元アドレスとして、前記スイッチのスイッチ番号及び前記仮想ネットワークを構成する前記スイッチポートのスイッチポート番号に基づいて生成された、前記仮想ネットワークのアドレスを含むことを特徴とするアドレス設定方法。
  9. 請求項６に記載のアドレス設定方法であって、
    前記ストレージコントローラが、前記インターフェースポートのポート番号と、当該インターフェースポートを介して接続される前記スイッチである接続先スイッチのスイッチ番号とが一致する否かを判定するステップと、
    前記ストレージコントローラが、前記複数のインターフェースポートにおいて、当該インターフェースポートが接続する前記スイッチポートである接続先スイッチポートのスイッチポート番号が一致するか否かを判定するステップと、
    前記インターフェースポートのポート番号と前記接続先スイッチのスイッチ番号とが一致し、かつ、前記複数のインターフェースポートにおける前記接続先スイッチポートのスイッチポート番号が一致する場合、前記ストレージコントローラが、前記インターフェースポートに前記決定されたアドレスを設定するステップと、を含むことを特徴とするアドレス設定方法。
  10. 請求項６に記載のアドレス設定方法であって、
    前記スイッチは、前記スイッチのスイッチ番号を入力するための手段を有することを特徴とするアドレス設定方法。
  11. ストレージ装置であって、
    複数のストレージコントローラと、
    複数のスイッチと、を備え、
    前記複数のストレージコントローラは、前記複数のスイッチを介して互いに通信可能に接続され、
    前記ストレージコントローラは、前記複数のスイッチと接続するための複数のインターフェースポートを含む、一つ以上のコントローラインターフェースを有し、
    前記スイッチは、複数のスイッチポートを有し、
    前記スイッチには、一つの前記スイッチポートから構成される複数の仮想ネットワークが設定され、
    前記コントローラインターフェースは、
    前記インターフェースポートから前記複数の仮想ネットワーク宛てに、当該インターフェースポートが接続する前記スイッチポートを特定するための第１パケットを送信し、
    前記スイッチのスイッチ番号及び前記インターフェースポートが接続する前記スイッチポートのスイッチポート番号を特定するための情報を含む第２パケットを前記スイッチから受信した場合、前記情報に基づいて前記スイッチのスイッチ番号及び前記スイッチポートのスイッチポート番号を特定し、
    特定された前記スイッチのスイッチ番号及び特定された前記スイッチポートのスイッチポート番号に基づいて、前記ストレージコントローラ間のデータ転送に使用する前記インターフェースポートのアドレスを決定することを特徴とするストレージ装置。
  12. 請求項１１に記載のストレージ装置であって、
    前記第２パケットは、前記スイッチのスイッチ番号及び前記ストレージコントローラが接続される前記スイッチポートのスイッチポート番号がペイロードに格納されたパケットであることを特徴とするストレージ装置。
  13. 請求項１１に記載のストレージ装置であって、
    前記第２パケットは、送信元アドレスとして、前記スイッチのスイッチ番号及び前記仮想ネットワークを構成する前記スイッチポートのスイッチポート番号に基づいて生成された、前記仮想ネットワークのアドレスを含むことを特徴とするストレージ装置。
  14. 請求項１１に記載のストレージ装置であって、
    前記ストレージコントローラは、
    前記インターフェースポートのポート番号と、当該インターフェースポートを介して接続される前記スイッチである接続先スイッチのスイッチ番号とが一致する否かを判定し、
    前記複数のインターフェースポートにおいて、当該インターフェースポートが接続する前記スイッチポートである接続先スイッチポートのスイッチポート番号が一致するか否かを判定し、
    前記インターフェースポートのポート番号と前記接続先スイッチのスイッチ番号とが一致し、かつ、前記複数のインターフェースポートにおける前記接続先スイッチポートのスイッチポート番号が一致する場合、前記インターフェースポートに前記決定されたアドレスを設定することを特徴とするストレージ装置。
  15. 請求項１１に記載のストレージ装置であって、
    前記スイッチは、前記スイッチのスイッチ番号を入力するための手段を有することを特徴とするストレージ装置。
JP2021069891A 2021-04-16 2021-04-16 ストレージ装置及びアドレス設定方法 Pending JP2022164414A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021069891A JP2022164414A (ja) 2021-04-16 2021-04-16 ストレージ装置及びアドレス設定方法
US17/462,425 US20220337532A1 (en) 2021-04-16 2021-08-31 Storage apparatus and address setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021069891A JP2022164414A (ja) 2021-04-16 2021-04-16 ストレージ装置及びアドレス設定方法

Publications (1)

Publication Number Publication Date
JP2022164414A true JP2022164414A (ja) 2022-10-27

Family

ID=83602951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021069891A Pending JP2022164414A (ja) 2021-04-16 2021-04-16 ストレージ装置及びアドレス設定方法

Country Status (2)

Country Link
US (1) US20220337532A1 (ja)
JP (1) JP2022164414A (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5232602B2 (ja) * 2008-10-30 2013-07-10 株式会社日立製作所 ストレージ装置、及びストレージコントローラ内部ネットワークのデータ経路フェイルオーバー方法
JP6007976B2 (ja) * 2011-12-27 2016-10-19 日本電気株式会社 通信システム、コントローラ、通信方法およびプログラム
CN104253770B (zh) * 2013-06-27 2017-07-14 新华三技术有限公司 实现分布式虚拟交换机系统的方法及设备
JP6248763B2 (ja) * 2014-03-31 2017-12-20 富士通株式会社 キャプチャポイント決定方法、キャプチャポイント決定システムおよびキャプチャポイント決定プログラム
US10542077B1 (en) * 2016-05-19 2020-01-21 Equinix, Inc. Event-driven notification and network service bus for a cloud exchange
US20190089592A1 (en) * 2017-09-20 2019-03-21 Quanta Computer Inc. Role-based automatic configuration system and method for ethernet switches

Also Published As

Publication number Publication date
US20220337532A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US7594060B2 (en) Data buffer allocation in a non-blocking data services platform using input/output switching fabric
US9672167B2 (en) Resource management for peripheral component interconnect-express domains
US7023811B2 (en) Switched fabric network and method of mapping nodes using batch requests
TWI222288B (en) End node partitioning using virtualization
US8135858B2 (en) Isolation switch for fibre channel fabrics in storage area networks
US6977927B1 (en) Method and system of allocating storage resources in a storage area network
US20180239726A1 (en) Data transmission method, device, and system
US7617333B2 (en) Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US7437462B2 (en) Method for zoning data storage network using SAS addressing
US7493416B2 (en) Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US9407577B2 (en) Communication control system, switch node and communication control method
US8032730B2 (en) Method and apparatus for I/O priority control in storage systems
CN103765833A (zh) 无限带宽织状结构中的启用gid的交换
US10466935B2 (en) Methods for sharing NVM SSD across a cluster group and devices thereof
US8625623B2 (en) Method and system to allocate exchange identifications for fibre channel N—PORT aggregation
US10599600B2 (en) Peripheral Component Interconnect Express (PCIe) switching for multi-host computing system deployments
US20050157725A1 (en) Fibre channel controller shareable by a plurality of operating system domains within a load-store architecture
US6785715B2 (en) Storage subsystem
US20110106518A1 (en) System and method of network emlation for test of on-line server processing heavy traffic
JP2005505814A (ja) 記憶ネットワーク中の負荷平衡
US7136907B1 (en) Method and system for informing an operating system in a system area network when a new device is connected
JP2005505035A (ja) 記憶ネットワーク中の記憶資源のプーリング及び供給
CN101150527A (zh) 一种pcie数据传输的方法、系统及设备
WO2014183531A1 (zh) 一种分配远程内存的方法及装置
US7346064B2 (en) Routing packets in packet-based input/output communications