JP2022163572A - Uninterruptible power supply - Google Patents

Uninterruptible power supply Download PDF

Info

Publication number
JP2022163572A
JP2022163572A JP2021068582A JP2021068582A JP2022163572A JP 2022163572 A JP2022163572 A JP 2022163572A JP 2021068582 A JP2021068582 A JP 2021068582A JP 2021068582 A JP2021068582 A JP 2021068582A JP 2022163572 A JP2022163572 A JP 2022163572A
Authority
JP
Japan
Prior art keywords
cooling air
semiconductor modules
power supply
heat sink
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021068582A
Other languages
Japanese (ja)
Inventor
祐生 田中
Yuki Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2021068582A priority Critical patent/JP2022163572A/en
Publication of JP2022163572A publication Critical patent/JP2022163572A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

To provide an uninterruptible power supply that can be reduced in size.SOLUTION: An uninterruptible power supply comprises: a plurality of first and second semiconductor modules including semiconductor devices for performing power conversion; and a heat sink for cooling the plurality of first and second semiconductor modules. The heat sink includes a base part for mounting the plurality of first and second semiconductor modules, and a fin part connected with the base part. The plurality of first and second semiconductor modules are provided respectively on an inflow port surface and an outflow port surface of cooling air from the fin part. A longitudinal direction of the plurality of first semiconductor modules is provided to be perpendicular to an inflow direction of the cooling air from the fin part from the inflow port surface to the outflow port surface. A longitudinal direction of the plurality of second semiconductor modules is provided to be parallel to the inflow direction of the cooling air from the fin part.SELECTED DRAWING: Figure 4

Description

本開示は、無停電電源装置に関する。 The present disclosure relates to uninterruptible power supplies.

従来より、無停電電源装置は、交流電圧を直流電圧に変換するコンバータと、コンバータからの直流電圧を再度、交流電圧に変換して負荷へ出力するインバータとを備えている。 Conventionally, an uninterruptible power supply includes a converter that converts an AC voltage into a DC voltage, and an inverter that converts the DC voltage from the converter back into an AC voltage and outputs the AC voltage to a load.

コンバータ、インバータ等には、IGBT(Insulated Gate Bipolar Transistor)やダイオード等で構成される電力用半導体モジュールが用いられている。 Power semiconductor modules composed of IGBTs (Insulated Gate Bipolar Transistors), diodes, and the like are used in converters, inverters, and the like.

これらの電力用半導体モジュールは、無停電電源装置の動作に伴い、電流が流れることに起因する導通損と、スイッチングに起因するスイッチング損とにより発熱し、素子温度が上昇する。この電力用半導体モジュールの温度が定格温度を超えると、内部回路の劣化や破壊が発生する。 During the operation of the uninterruptible power supply, these power semiconductor modules generate heat due to conduction loss caused by current flow and switching loss caused by switching, and the element temperature rises. If the temperature of the power semiconductor module exceeds the rated temperature, the internal circuits will be degraded or destroyed.

そのため、電力用半導体モジュールをヒートシンクの一方の面に配設して、ヒートシンクの他方の面に冷却フィンを設け、この冷却フィンに冷却ファンからの送風をあて、電力用半導体素子の熱を放熱することが行われており、ヒートシンク上に配置する種々の方式が提案されている(特許文献1-3参照)。 Therefore, the power semiconductor module is arranged on one side of the heat sink, the other side of the heat sink is provided with cooling fins, and the cooling fins are blown by the cooling fan to dissipate the heat of the power semiconductor elements. Various methods have been proposed for arranging them on a heat sink (see Patent Documents 1 to 3).

特許第5558401号Patent No. 5558401 特開2003-259658号公報JP-A-2003-259658 特許第5715352号Patent No. 5715352

この点で、ヒートシンク上における、コンバータおよびインバータ用の電力用半導体モジュールの配置の点でさらなる改善が必要である。 In this respect, further improvements are needed in terms of the arrangement of power semiconductor modules for converters and inverters on heat sinks.

本開示は、上記の課題を解決するためになされたものであって、小型化が可能な無停電電源装置を提供する。 The present disclosure has been made to solve the above problems, and provides an uninterruptible power supply that can be downsized.

ある局面に従う無停電電源装置は、半導体素子を含み、電力変換するための複数の第1および第2の半導体モジュールと、複数の第1および第2の半導体モジュールを冷却するためのヒートシンクとを備える。ヒートシンクは、複数の第1および第2の半導体モジュールを載置するためのベース部と、ベース部に連結されたフィン部とを含む。複数の第1および第2の半導体モジュールは、フィン部の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の第1の半導体モジュールの長手方向は、フィン部の冷却風の流入口面側から流出口面側への流入方向に対して垂直となるように設けられる。複数の第2の半導体モジュールの長手方向は、フィン部の冷却風の流入方向に沿って平行となるように設けられる。 An uninterruptible power supply according to a certain aspect includes semiconductor elements, a plurality of first and second semiconductor modules for power conversion, and a heat sink for cooling the plurality of first and second semiconductor modules. . The heat sink includes a base portion for mounting the plurality of first and second semiconductor modules, and a fin portion connected to the base portion. The plurality of first and second semiconductor modules are provided on the cooling air inlet surface side and the cooling air outlet surface side of the fin portion, respectively. The longitudinal direction of the plurality of first semiconductor modules is provided so as to be perpendicular to the inflow direction of the cooling air of the fin portion from the inlet surface side to the outlet surface side. The longitudinal direction of the plurality of second semiconductor modules is provided so as to be parallel to the inflow direction of the cooling air of the fin portion.

複数の第1の半導体モジュールは、交流電圧を直流電圧に変換するコンバータであり、複数の第2の半導体モジュールは、直流電圧を交流電圧に変換するインバータである。 The plurality of first semiconductor modules are converters that convert AC voltage into DC voltage, and the plurality of second semiconductor modules are inverters that convert DC voltage into AC voltage.

複数の第1および第2の半導体モジュールのそれぞれは、1つずつIGBT素子を含む。 Each of the plurality of first and second semiconductor modules includes one IGBT element.

複数の第1の半導体モジュールは、フィン部の冷却風の流入口面側に設けられる。複数の第2の半導体モジュールは、フィン部の冷却風の流出口面側に設けられる。 The plurality of first semiconductor modules are provided on the cooling air inlet surface side of the fin portion. The plurality of second semiconductor modules are provided on the cooling air outlet surface side of the fin portion.

一実施例によれば、無停電電源装置は、小型化が可能である。 According to one embodiment, the uninterruptible power supply can be miniaturized.

実施形態に基づく無停電電源装置1の回路構成を説明する図である。It is a figure explaining circuit composition of uninterruptible power supply 1 based on an embodiment. 実施形態に従うコンバータCNVと、インバータINVと、電解コンデンサ11とを含む電力変換ユニットの構成を説明する図である。3 is a diagram illustrating the configuration of a power conversion unit including a converter CNV, an inverter INV, and an electrolytic capacitor 11 according to the embodiment; FIG. 比較例に基づくコンバータCNVおよびインバータINVのヒートシンク50の構成について説明する図である。FIG. 10 is a diagram illustrating the configuration of a heat sink 50 of a converter CNV and an inverter INV based on a comparative example; 実施形態に基づくコンバータCNVおよびインバータINVのヒートシンク60の構成について説明する図である。4 is a diagram illustrating the configuration of a heat sink 60 of a converter CNV and an inverter INV based on the embodiment; FIG. 比較例に基づくヒートシンク50の冷却風の流れについて説明する図である。FIG. 10 is a diagram for explaining the flow of cooling air in a heat sink 50 based on a comparative example; 実施形態に基づくヒートシンク60の冷却風の流れについて説明する図である。FIG. 4 is a diagram illustrating the flow of cooling air in the heat sink 60 based on the embodiment; 実施形態および比較例に基づく冷却風によるヒートシンク50,60の温度変化について説明する図である。FIG. 5 is a diagram illustrating temperature changes of heat sinks 50 and 60 due to cooling air based on the embodiment and a comparative example; 比較例に基づくヒートシンク50のベース部100の温度分布について説明する図である。FIG. 5 is a diagram for explaining temperature distribution of a base portion 100 of a heat sink 50 based on a comparative example; 実施形態に基づくヒートシンク60のベース部100の温度分布について説明する図である。4 is a diagram illustrating temperature distribution of a base portion 100 of a heat sink 60 based on an embodiment; FIG. 別の実施形態に基づくコンバータCNVおよびインバータINVのヒートシンク70の構成について説明する図である。FIG. 10 is a diagram illustrating the configuration of a heat sink 70 of a converter CNV and an inverter INV based on another embodiment; 別の実施形態に基づくヒートシンク50のベース部100の温度分布について説明する図である。FIG. 10 is a diagram illustrating temperature distribution of a base portion 100 of a heat sink 50 based on another embodiment;

本実施形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰り返さない。 This embodiment will be described in detail with reference to the drawings. The same or corresponding parts in the drawings are given the same reference numerals, and the description thereof will not be repeated.

図1は、実施形態に基づく無停電電源装置1の回路構成を説明する図である。
図1に示されるように、無停電電源装置1は、交流入力電源2、バイパス入力電源3および負荷4に接続される。また、無停電電源装置1は、スイッチ14を介して蓄電池31とも接続される。
Drawing 1 is a figure explaining circuit composition of uninterruptible power supply 1 based on an embodiment.
As shown in FIG. 1 , uninterruptible power supply 1 is connected to AC input power 2 , bypass input power 3 and load 4 . The uninterruptible power supply 1 is also connected to the storage battery 31 via the switch 14 .

交流入力電源2およびバイパス入力電源3は、無停電電源装置1に交流電力を供給する交流電源である。これらの入力電源の各々は、たとえば商用交流電源もしくは自家用発電機等によって構成される。 The AC input power supply 2 and the bypass input power supply 3 are AC power supplies that supply AC power to the uninterruptible power supply 1 . Each of these input power supplies is composed of, for example, a commercial AC power supply or a private power generator.

入力交流電源の一例として単相単線(1φ1W)式を示す。ただし、入力交流電源の種類は単相単線式に限定されず、たとえば3相3線式の電源でもよいし、単相三線式の電源でもよい。 A single-phase single-wire (1φ1W) system is shown as an example of an input AC power supply. However, the type of input AC power supply is not limited to the single-phase single-wire system, and may be, for example, a three-phase three-wire power supply or a single-phase three-wire power supply.

無停電電源装置1は、バイパス入力端子T1と、交流入力端子T2と、蓄電池端子T3と、出力端子T4とを含む。 The uninterruptible power supply 1 includes a bypass input terminal T1, an AC input terminal T2, a storage battery terminal T3, and an output terminal T4.

バイパス入力端子T1は、バイパス入力電源3からの交流電力を受ける。交流入力端子T2は、交流入力電源2からの交流電力を受ける。蓄電池端子T3は、スイッチ14を介して蓄電池31の正極に接続されている。出力端子T4には、負荷4が接続される。 A bypass input terminal T1 receives AC power from the bypass input power supply 3 . AC input terminal T2 receives AC power from AC input power supply 2 . The storage battery terminal T3 is connected to the positive electrode of the storage battery 31 via the switch 14 . A load 4 is connected to the output terminal T4.

無停電電源装置1は、電磁接触器(コンタクタ)5,15,17と、リアクトル7,9と、コンバータCNVと、電解コンデンサ11と、インバータINVと、コンデンサ8,10と、サイリスタスイッチ18と、制御装置30とを備える。 The uninterruptible power supply 1 includes electromagnetic contactors (contactors) 5, 15, 17, reactors 7, 9, a converter CNV, an electrolytic capacitor 11, an inverter INV, capacitors 8, 10, a thyristor switch 18, and a control device 30 .

このうち、コンタクタ5、リアクトル7,9、インバータINV、コンバータCNV、コンタクタ15は、交流入力端子T2と出力端子T4との間に直列に接続される。 Among these, the contactor 5, reactors 7 and 9, inverter INV, converter CNV, and contactor 15 are connected in series between AC input terminal T2 and output terminal T4.

コンタクタ5およびリアクトル7は、交流入力端子T2とコンバータCNVとの間の通電経路に介挿接続される。コンデンサ8は、リアクトル7と並列にコンタクタ5と接続される。コンタクタ5は、制御装置30からの指令に応答して開放(オン)および閉成(オフ)する。コンデンサ8およびリアクトル7は、コンバータCNVに入出力される交流電力の高調波・高周波を除去するためのフィルタである。 Contactor 5 and reactor 7 are inserted and connected to an energization path between AC input terminal T2 and converter CNV. A capacitor 8 is connected to the contactor 5 in parallel with the reactor 7 . The contactor 5 opens (turns on) and closes (turns off) in response to commands from the controller 30 . Capacitor 8 and reactor 7 are filters for removing harmonics and high frequencies of AC power input to and output from converter CNV.

コンバータCNVは、交流入力電源2から供給される交流電力を直流電力に変換する。電解コンデンサ11は、コンバータCNVの出力電圧を平滑化する。インバータINVは、電解コンデンサ11によって平滑化された直流電力を所定電圧および所定周波数の交流電力に変換する。なお、コンバータCNVおよびインバータINVの各々は、制御装置30によって制御される。 Converter CNV converts AC power supplied from AC input power supply 2 into DC power. Electrolytic capacitor 11 smoothes the output voltage of converter CNV. Inverter INV converts the DC power smoothed by electrolytic capacitor 11 into AC power having a predetermined voltage and a predetermined frequency. Each of converter CNV and inverter INV is controlled by control device 30 .

コンタクタ15およびリアクトル9は、出力端子T4とインバータINVとの間の通電経路に介挿接続される。コンデンサ10は、リアクトル9と並列にコンタクタ15と接続される。コンタクタ15は、制御装置30からの指令に応答して開放(オン)および閉成(オフ)する。コンタクタ15およびリアクトル9は、インバータINVに入出力される交流電力の高調波・高周波を除去するためのフィルタである。 The contactor 15 and the reactor 9 are inserted and connected to an energization path between the output terminal T4 and the inverter INV. Capacitor 10 is connected to contactor 15 in parallel with reactor 9 . The contactor 15 opens (turns on) and closes (turns off) in response to commands from the controller 30 . The contactor 15 and the reactor 9 are filters for removing harmonics and high frequencies from AC power input to and output from the inverter INV.

コンタクタ15は、出力端子T4から負荷4に出力される交流出力を、インバータINVの出力と、サイリスタスイッチ18およびコンタクタ17からなるバイパス回路の出力との間で切換えるためのものである。 The contactor 15 switches the AC output from the output terminal T4 to the load 4 between the output of the inverter INV and the output of the bypass circuit composed of the thyristor switch 18 and the contactor 17. FIG.

サイリスタスイッチ18およびコンタクタ17は、バイパス入力端子T1と出力端子T4との間に並列に接続される。サイリスタスイッチ18は、出力端子T4から負荷4に出力される交流出力を、インバータINVの出力からバイパス入力電源3からの交流電力に高速に切換えるためのスイッチである。コンタクタ17は、バイパス入力端子T1から出力端子T4までの通電経路に介挿接続される。コンタクタ17は、バイパス入力電源3からの交流電力を無停電電源装置から出力される交流出力として維持するためのものである。コンタクタ15、サイリスタスイッチ18およびコンタクタ17は、制御装置30の指令に応答して閉成(オン)および開放(オフ)する。 Thyristor switch 18 and contactor 17 are connected in parallel between bypass input terminal T1 and output terminal T4. The thyristor switch 18 is a switch for rapidly switching the AC power output from the output terminal T4 to the load 4 from the output of the inverter INV to the AC power from the bypass input power supply 3 . The contactor 17 is inserted and connected to the current path from the bypass input terminal T1 to the output terminal T4. The contactor 17 is for maintaining the AC power from the bypass input power supply 3 as an AC output from the uninterruptible power supply. Contactor 15 , thyristor switch 18 and contactor 17 are closed (on) and open (off) in response to commands from controller 30 .

蓄電池31は、交流入力電源2が交流電力を供給できないとき(たとえば停電時)において、インバータINVに直流電力を供給するための蓄電装置である。リアクトル12およびスイッチ14は、蓄電池31と直列に接続される。リアクトル12は、蓄電池31への突入電流防止のために設けられている。 Storage battery 31 is a power storage device for supplying DC power to inverter INV when AC input power supply 2 cannot supply AC power (for example, during a power failure). Reactor 12 and switch 14 are connected in series with storage battery 31 . Reactor 12 is provided to prevent rush current to storage battery 31 .

交流入力電源2から交流電力を供給されている通常時には、コンバータCNVによって生成された直流電力が蓄電池31に蓄えられるとともに、インバータINVによって交流電力に変換されて負荷4に供給される。一方、交流入力電源2からの交流電力の供給が停止した停電時には、コンバータCNVの運転が停止され、蓄電池31に蓄えられた直流電力がインバータINVによって交流電力に変換されて負荷4に供給される。したがって、無停電電源装置によれば、停電時でも蓄電池31に蓄えられた電力を用いて負荷4の運転を継続することができる。 When AC power is normally supplied from AC input power supply 2 , DC power generated by converter CNV is stored in storage battery 31 and converted to AC power by inverter INV and supplied to load 4 . On the other hand, during a power outage when the supply of AC power from the AC input power supply 2 is stopped, the operation of the converter CNV is stopped, and the DC power stored in the storage battery 31 is converted into AC power by the inverter INV and supplied to the load 4. . Therefore, according to the uninterruptible power supply, the operation of the load 4 can be continued using the electric power stored in the storage battery 31 even during a power failure.

制御装置30は、通常時および停電時において、負荷4に供給する交流電力を発生させるために、コンバータCNVおよびインバータINVを制御するための制御装置であり、一例として、CPU(Central Processing Unit)と、ROM(Read Only Memory)やRAM(Random Access Memory)などの記憶部とを含むマイクロコンピュータを主体として構成される。そして、制御装置30は、予めROMなどに格納されたプログラムをCPUがRAMに読出して実行することによって、コンバータCNV、インバータINV等を制御する。 Control device 30 is a control device for controlling converter CNV and inverter INV in order to generate AC power to be supplied to load 4 during normal operation and power failure. , ROM (Read Only Memory) and RAM (Random Access Memory). Control device 30 controls converter CNV, inverter INV and the like by causing CPU to read a program stored in ROM or the like in advance into RAM and execute the program.

さらに、制御装置30は、このコンバータCNVおよびインバータINVの制御に加えて、コンタクタ5,15,17およびバイパス回路を制御する。なお、制御装置30の少なくとも一部は、電子回路等のハードウェアにより所定の数値・論理演算処理を実行するように構成されてもよい。 Further, control device 30 controls contactors 5, 15, 17 and a bypass circuit in addition to controlling converter CNV and inverter INV. At least part of the control device 30 may be configured to execute predetermined numerical value/logic operation processing by hardware such as an electronic circuit.

図2は、実施形態に従うコンバータCNVと、インバータINVと、電解コンデンサ11とを含む電力変換ユニットの構成を説明する図である。 FIG. 2 is a diagram illustrating a configuration of a power conversion unit including converter CNV, inverter INV, and electrolytic capacitor 11 according to the embodiment.

図2を参照して、電力変換ユニットは、複数の半導体素子(IGBT)QA1~QA4,QA1#~QA4#と、コンデンサユニットCD1,CD2と、抵抗ユニットRCD1,RCD2と、母線L1,L2とを含む。各半導体素子(IGBT)の構成は同様である。 Referring to FIG. 2, the power conversion unit includes a plurality of semiconductor elements (IGBT) QA1-QA4, QA1#-QA4#, capacitor units CD1, CD2, resistor units RCD1, RCD2, and bus lines L1, L2. include. The configuration of each semiconductor element (IGBT) is the same.

コンバータCNVを構成する半導体素子(IGBT)QA1~QA4は、入力端子と共通に接続され、母線L1と母線L2との間にそれぞれ接続される。 Semiconductor elements (IGBTs) QA1-QA4 forming converter CNV are connected in common to the input terminal and respectively connected between bus line L1 and bus line L2.

インバータINVを構成する複数の半導体素子(IGBT)QA#1~QA#4は、母線L1と母線L2の間に互いに並列に接続され、その出力と出力端子とが共通に接続される。 A plurality of semiconductor elements (IGBTs) QA#1 to QA#4 forming the inverter INV are connected in parallel between the bus line L1 and the bus line L2, and their outputs and output terminals are commonly connected.

コンデンサユニットCD1,CD2は、母線L1と母線L2との間に並列に接続される。 Capacitor units CD1 and CD2 are connected in parallel between bus L1 and bus L2.

抵抗ユニットRCD1,RCD2は、母線L1と母線L2との間に並列に接続される。
図3は、比較例に基づくコンバータCNVおよびインバータINVのヒートシンク50の構成について説明する図である。
Resistance units RCD1 and RCD2 are connected in parallel between bus L1 and bus L2.
FIG. 3 is a diagram illustrating the configuration of heat sink 50 of converter CNV and inverter INV based on a comparative example.

図3(A)に示されるように、ヒートシンク50のベース部100の複数の半導体素子(IGBT)QAのレイアウト構成が示されている。 As shown in FIG. 3A, the layout configuration of a plurality of semiconductor elements (IGBTs) QA of the base portion 100 of the heat sink 50 is shown.

複数の半導体素子QAは、フィン部200の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の半導体素子QAは、手前側と奥側に配置された2段構成である。 A plurality of semiconductor elements QA are provided on the cooling air inlet surface side and the cooling air outlet surface side of the fin portion 200, respectively. The plurality of semiconductor elements QA has a two-stage structure arranged on the front side and the back side.

図3(B)に示されるヒートシンク50は、一例の構成であり、上部にベース部が設けられ、下部は櫛形のフィン部で構成されている。なお、これに限られず、格子形状のフィンや波形状のフィン等を用いるようにしてもよい。 The heat sink 50 shown in FIG. 3(B) is an example of the structure, and includes a base portion provided on the upper portion and a comb-shaped fin portion on the lower portion. Note that the fins are not limited to this, and lattice-shaped fins, wave-shaped fins, or the like may be used.

一例として冷却風を一方側の側面(流入口)から受けて反対側の側面(流出口)に排出することが可能なように複数の金属片が所定間隔毎に設けられている。当該フィン部を冷却風が通過することにより当該フィン部と連結されたベース部の温度を冷却することが可能である。 As an example, a plurality of metal pieces are provided at predetermined intervals so that the cooling air can be received from one side surface (inflow port) and discharged to the opposite side surface (outflow port). It is possible to cool the temperature of the base portion connected to the fin portion by passing the cooling air through the fin portion.

複数の半導体素子QAの向きは全て同一方向を向いており、長手方向が冷却風の流入方向に沿って配置される。 All of the plurality of semiconductor elements QA are oriented in the same direction, and the longitudinal direction is arranged along the inflow direction of the cooling air.

図4は、実施形態に基づくコンバータCNVおよびインバータINVのヒートシンク60の構成について説明する図である。 FIG. 4 is a diagram illustrating the configuration of the heat sink 60 of the converter CNV and the inverter INV based on the embodiment.

図4(A)に示されるように、ヒートシンク60のベース部100の複数の半導体素子(IGBT)QAのレイアウト構成が示されている。 As shown in FIG. 4A, the layout configuration of a plurality of semiconductor elements (IGBTs) QA of the base portion 100 of the heat sink 60 is shown.

図4(B)に示されるように、ヒートシンク50は、上部にベース部が設けられ、下部は櫛形のフィン部で構成されている。 As shown in FIG. 4B, the heat sink 50 is provided with a base portion on the upper portion and a comb-shaped fin portion on the lower portion.

図3で説明したヒートシンク50と比較して、半導体素子QAのレイアウト構成が異なる。具体的には、複数の半導体素子QAは、フィン部200の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の半導体素子QAは、手前側と奥側に配置された2段構成である。複数の半導体素子QAの向きは全て同一方向ではなく、流入口面側(手前側)に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に対して垂直に配置される。流出口面側(奥側)に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に沿って平行に配置される。 The layout configuration of the semiconductor element QA is different from that of the heat sink 50 described with reference to FIG. Specifically, the plurality of semiconductor elements QA are provided on the cooling air inlet surface side and the cooling air outlet surface side of the fin portion 200, respectively. The plurality of semiconductor elements QA has a two-stage structure arranged on the front side and the back side. The plurality of semiconductor elements QA are not all oriented in the same direction, and the longitudinal direction of the plurality of semiconductor elements QA arranged on the inlet surface side (the front side) is arranged perpendicular to the inflow direction of the cooling air. The longitudinal direction of the plurality of semiconductor elements QA arranged on the outlet surface side (rear side) is arranged in parallel along the inflow direction of the cooling air.

一例として、流入口面側(手前側)には、コンバータCNVを構成する半導体素子QA1~QA4を配置する。一方、流出口面側(奥側)には、インバータINVを構成する半導体素子QA#1~QA#4を配置する。なお、本例においては、コンバータCNVを構成する半導体素子QA1~QA4を流入口面側(手前側)に配置し、インバータINVを構成する半導体素子QA#1~QA#4を流出口面側(奥側)に配置する場合について説明するが、入れ替えて配置するようにしてもよい。この点で、半導体素子の発熱量を比較して、発熱量の高い半導体素子を流入口面側(手前側)に配置して、発熱量の低い半導体素子を流出口面側(奥側)に配置することが望ましい。 As an example, semiconductor elements QA1 to QA4 forming converter CNV are arranged on the inlet face side (front side). On the other hand, the semiconductor elements QA#1 to QA#4 forming the inverter INV are arranged on the outflow surface side (back side). In this example, the semiconductor elements QA1 to QA4 forming the converter CNV are arranged on the inlet surface side (front side), and the semiconductor elements QA#1 to QA#4 forming the inverter INV are arranged on the outlet surface side ( Although the case of arranging them on the back side) will be described, they may be arranged in an interchangeable manner. In this respect, comparing the heat generation of the semiconductor elements, the semiconductor element with the higher heat generation is arranged on the inlet surface side (front side), and the semiconductor element with the lower heat generation amount is arranged on the outlet surface side (rear side). Placement is desirable.

図5は、比較例に基づくヒートシンク50の冷却風の流れについて説明する図である。
図5を参照して、複数の半導体素子QAは、フィン部200の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の半導体素子QAは、手前側と奥側に配置された2段構成である。ここで、奥側に配置された複数の半導体素子QAの断面線DAと、手前側に配置された複数の半導体素子QAの断面線DBとが示されている。
FIG. 5 is a diagram illustrating the flow of cooling air in the heat sink 50 based on the comparative example.
Referring to FIG. 5, a plurality of semiconductor elements QA are provided on the cooling air inlet surface side and the cooling air outlet surface side of fin portion 200, respectively. The plurality of semiconductor elements QA has a two-stage structure arranged on the front side and the back side. Here, a cross-sectional line DA of a plurality of semiconductor elements QA arranged on the back side and a cross-sectional line DB of a plurality of semiconductor elements QA arranged on the front side are shown.

冷却風は、ヒートシンク50の流入口面側から流入し、流出口面側から排出される。ベース部100の手前側に配置された半導体素子QAの熱は、冷却風によりフィン部200で冷却される。一方で、その熱を含む冷却風がベース部100の奥側に配置された半導体素子QAに対応するフィン部200を通過する。したがって、ベース部100の奥側に配置された半導体素子QAの熱は、温まった冷却風によりフィン部200で冷却される。 The cooling air flows in from the inlet surface side of the heat sink 50 and is discharged from the outlet surface side. The heat of the semiconductor element QA arranged on the front side of the base portion 100 is cooled by the fin portion 200 by the cooling air. On the other hand, the cooling air containing the heat passes through the fin portion 200 corresponding to the semiconductor element QA arranged on the back side of the base portion 100 . Therefore, the heat of the semiconductor element QA arranged on the back side of the base portion 100 is cooled by the fin portion 200 with the warmed cooling air.

図6は、実施形態に基づくヒートシンク60の冷却風の流れについて説明する図である。 FIG. 6 is a diagram illustrating the flow of cooling air in the heat sink 60 based on the embodiment.

図6を参照して、複数の半導体素子QAは、フィン部200の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の半導体素子QAは、手前側と奥側に配置された2段構成である。ここで、奥側に配置された複数の半導体素子QAの断面線DCと、手前側に配置された複数の半導体素子QAの断面線DDとが示されている。 Referring to FIG. 6, a plurality of semiconductor elements QA are provided on the cooling air inlet surface side and the cooling air outlet surface side of fin portion 200, respectively. The plurality of semiconductor elements QA has a two-stage structure arranged on the front side and the back side. Here, a cross-sectional line DC of a plurality of semiconductor elements QA arranged on the back side and a cross-sectional line DD of a plurality of semiconductor elements QA arranged on the front side are shown.

冷却風は、ヒートシンク50の流入口面側から流入し、流出口面側から排出される。ベース部100の手前側に配置された半導体素子QAの熱は、冷却風によりフィン部200で冷却される。一方で、その熱を含む冷却風がベース部100の奥側に配置された半導体素子QAに対応するフィン部200を通過する。したがって、ベース部100の奥側に配置された半導体素子QAの熱は、温まった冷却風によりフィン部200で冷却される。 The cooling air flows in from the inlet surface side of the heat sink 50 and is discharged from the outlet surface side. The heat of the semiconductor element QA arranged on the front side of the base portion 100 is cooled by the fin portion 200 by the cooling air. On the other hand, the cooling air containing the heat passes through the fin portion 200 corresponding to the semiconductor element QA arranged on the back side of the base portion 100 . Therefore, the heat of the semiconductor element QA arranged on the back side of the base portion 100 is cooled by the fin portion 200 with the warmed cooling air.

ここで、ヒートシンク60の構成は、手前側に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に対して垂直に配置される。一方で、流出口面側(奥側)に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に沿って平行に配置される。 Here, the configuration of the heat sink 60 is such that the longitudinal direction of the plurality of semiconductor elements QA arranged on the front side is arranged perpendicular to the inflow direction of the cooling air. On the other hand, the longitudinal direction of the plurality of semiconductor elements QA arranged on the outlet surface side (back side) is arranged in parallel along the inflow direction of the cooling air.

それゆえ、ベース部100の手前側に配置された半導体素子QAに対するフィン部200を通過した冷却風は、全てベース部100の奥側に配置された半導体素子QAに対応するフィン部200を通過するのではなく、冷却風の流入方向に対して配置が重なる領域について温まった冷却風によりフィン部200で冷却される。 Therefore, the cooling air that has passed through the fin portions 200 for the semiconductor elements QA arranged on the front side of the base portion 100 all passes through the fin portions 200 corresponding to the semiconductor elements QA arranged on the back side of the base portion 100. Instead, the fin portion 200 cools the region in which the arrangement overlaps with the inflow direction of the cooling air by the heated cooling air.

図7は、実施形態および比較例に基づく冷却風によるヒートシンク50,60の温度変化について説明する図である。 FIG. 7 is a diagram illustrating temperature changes of the heat sinks 50 and 60 caused by cooling air based on the embodiment and the comparative example.

図7を参照して、縦軸は温度Tを示す。横軸は、ヒートシンクの位置を示す。本例においては、ヒートシンク左端部から右端部が示されている。 Referring to FIG. 7, the vertical axis indicates temperature T. As shown in FIG. The horizontal axis indicates the position of the heat sink. In this example, the heatsink is shown from the left end to the right end.

当該図にしめされているように、比較例と実施形態とを比較すると、断面線DAと断面線DCとが同じ位置である。断面線DBと断面線DDとが同じ位置である。 As shown in the figure, when comparing the comparative example and the embodiment, the cross-sectional line DA and the cross-sectional line DC are at the same position. Section line DB and section line DD are at the same position.

本例においては、断面線DA~DDの温度変化波形M1~M4がそれぞれ示されている。 In this example, temperature change waveforms M1 to M4 are shown on cross-sectional lines DA to DD, respectively.

当該温度変化波形に示されるように、比較例よりも実施形態の方が局所的な最大の温度が低下している。すなわち、温度が局所的に集中することなく分散された状態となる。したがって、明らかに比較例よりも実施形態の方が冷却効果が高いことが分かる。 As shown in the temperature change waveform, the local maximum temperature is lower in the embodiment than in the comparative example. That is, the temperature is distributed without being locally concentrated. Therefore, it can be seen that the cooling effect is clearly higher in the embodiment than in the comparative example.

図8は、比較例に基づくヒートシンク50のベース部100の温度分布について説明する図である。 FIG. 8 is a diagram illustrating the temperature distribution of the base portion 100 of the heat sink 50 based on the comparative example.

図9は、実施形態に基づくヒートシンク60のベース部100の温度分布について説明する図である。 FIG. 9 is a diagram illustrating the temperature distribution of the base portion 100 of the heat sink 60 based on the embodiment.

図8および図9を参照して、グレースケールで温度の高さが示されている。黒い方が温度が高い場合であり、白い方が温度が低い場合が示されている。 With reference to FIGS. 8 and 9, the temperature elevation is shown in grayscale. The black part indicates the case where the temperature is high, and the white part indicates the case where the temperature is low.

比較例よりも実施形態の方が白い温度の領域が広く、明らかに冷却効果が高いことが分かる。 It can be seen that the embodiment has a wider white temperature region than the comparative example, and clearly has a higher cooling effect.

したがって、ヒートシンクの放熱能力を十分に活用することが可能であり、ヒートシンク自体の大きさを縮小することが可能である。 Therefore, the heat dissipation capability of the heat sink can be fully utilized, and the size of the heat sink itself can be reduced.

図10は、別の実施形態に基づくコンバータCNVおよびインバータINVのヒートシンク70の構成について説明する図である。 FIG. 10 is a diagram illustrating the configuration of heat sinks 70 of converter CNV and inverter INV according to another embodiment.

図10(A)に示されるように、ヒートシンク70のベース部100の複数の半導体素子(IGBT)QAのレイアウト構成が示されている。 As shown in FIG. 10A, the layout configuration of a plurality of semiconductor elements (IGBTs) QA of the base portion 100 of the heat sink 70 is shown.

図10(B)に示されるように、ヒートシンク70は、上部にベース部が設けられ、下部は櫛形のフィン部で構成されている。 As shown in FIG. 10B, the heat sink 70 is provided with a base portion on the upper portion and a comb-shaped fin portion on the lower portion.

図3で説明したヒートシンク50と比較して、半導体素子QAのレイアウト構成が異なる。具体的には、複数の半導体素子QAは、フィン部200の冷却風の流入口面側および流出口面側にそれぞれ設けられる。複数の半導体素子QAは、手前側と奥側に配置された2段構成である。複数の半導体素子QAの向きは全て同一方向ではなく、流出口面側(奥側)に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に対して垂直に配置される。流入口面側(手前側)に配置された複数の半導体素子QAの長手方向は冷却風の流入方向に沿って平行に配置される。 The layout configuration of the semiconductor element QA is different from that of the heat sink 50 described with reference to FIG. Specifically, the plurality of semiconductor elements QA are provided on the cooling air inlet surface side and the cooling air outlet surface side of the fin portion 200, respectively. The plurality of semiconductor elements QA has a two-stage structure arranged on the front side and the back side. The plurality of semiconductor elements QA are not all oriented in the same direction, and the longitudinal direction of the plurality of semiconductor elements QA arranged on the outlet surface side (back side) is arranged perpendicular to the inflow direction of the cooling air. The longitudinal direction of the plurality of semiconductor elements QA arranged on the inlet surface side (the front side) is arranged in parallel along the inflow direction of the cooling air.

図11は、別の実施形態に基づくヒートシンク50のベース部100の温度分布について説明する図である。 FIG. 11 is a diagram illustrating the temperature distribution of the base portion 100 of the heat sink 50 according to another embodiment.

図11を参照して、グレースケールで温度の高さが示されている。黒い方が温度が高い場合であり、白い方が温度が低い場合が示されている。 Referring to FIG. 11, the temperature elevation is shown in gray scale. The black part indicates the case where the temperature is high, and the white part indicates the case where the temperature is low.

図8の比較例の温度分布よりも別の実施形態の方が白い温度の領域が広く、明らかに冷却効果が高いことが分かる。 It can be seen that the white temperature region is wider in another embodiment than in the temperature distribution of the comparative example in FIG. 8, and the cooling effect is clearly higher.

したがって、当該ヒートシンク70の構成とすることにより比較例よりも効率良く冷却することが可能である。それゆえ、ヒートシンクの放熱能力を十分に活用することが可能であり、ヒートシンク自体の大きさを縮小することが可能である。 Therefore, by configuring the heat sink 70, it is possible to perform cooling more efficiently than in the comparative example. Therefore, the heat dissipation capability of the heat sink can be fully utilized, and the size of the heat sink itself can be reduced.

なお、図4のヒートシンク60と図10のヒートシンク70とを比較すると、ヒートシンク60の方が冷却効果は高い。 When the heat sink 60 in FIG. 4 and the heat sink 70 in FIG. 10 are compared, the heat sink 60 has a higher cooling effect.

なお、上記においては、一例として、流入口面側(手前側)には、コンバータCNVを構成する半導体素子QA1~QA4を配置し、流出口面側(奥側)には、インバータINVを構成する半導体素子QA#1~QA#4を配置する構成について説明したがこれに限られず、流入口面側(手前側)には、インバータINVを構成する半導体素子QA#1~QA#4を配置し、流出口面側(奥側)には、コンバータCNVを構成する半導体素子QA1~QA4を配置する構成としてもよい。 In the above description, as an example, the semiconductor elements QA1 to QA4 constituting the converter CNV are arranged on the inlet face side (front side), and the inverter INV is arranged on the outlet face side (back side). Although the configuration in which the semiconductor elements QA#1 to QA#4 are arranged has been described, the present invention is not limited to this. , semiconductor elements QA1 to QA4 forming the converter CNV may be arranged on the outflow surface side (rear side).

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the scope of the claims rather than the above description, and is intended to include all modifications within the scope and meaning equivalent to the scope of the claims.

1 無停電電源装置、2 交流入力電源、3 バイパス入力電源、4 負荷、5,15,17 コンタクタ、7,9,12 リアクトル、8,10 コンデンサ、11 電解コンデンサ、14 スイッチ、18 サイリスタスイッチ、30 制御装置、31 蓄電池、50~70 ヒートシンク、100 ベース部、200 フィン部。 1 uninterruptible power supply, 2 AC input power supply, 3 bypass input power supply, 4 load, 5, 15, 17 contactor, 7, 9, 12 reactor, 8, 10 capacitor, 11 electrolytic capacitor, 14 switch, 18 thyristor switch, 30 Control device, 31 storage battery, 50-70 heat sink, 100 base part, 200 fin part.

Claims (4)

半導体素子を含み、電力変換するための複数の第1および第2の半導体モジュールと、
前記複数の第1および第2の半導体モジュールを冷却するためのヒートシンクとを備え、
前記ヒートシンクは、
前記複数の第1および第2の半導体モジュールを載置するためのベース部と、
前記ベース部に連結されたフィン部とを含み、
前記複数の第1および第2の半導体モジュールは、前記フィン部の冷却風の流入口面側および流出口面側にそれぞれ設けられ、
前記複数の第1の半導体モジュールの長手方向は、前記フィン部の冷却風の前記流入口面側から前記流出口面側への流入方向に対して垂直となるように設けられ、
前記複数の第2の半導体モジュールの長手方向は、前記フィン部の冷却風の前記流入方向に沿って平行となるように設けられる、無停電電源装置。
a plurality of first and second semiconductor modules including semiconductor devices for power conversion;
a heat sink for cooling the plurality of first and second semiconductor modules;
The heat sink
a base for mounting the plurality of first and second semiconductor modules;
a fin portion coupled to the base portion;
The plurality of first and second semiconductor modules are provided on the cooling air inlet surface side and the cooling air outlet surface side of the fin portion, respectively;
The longitudinal direction of the plurality of first semiconductor modules is provided so as to be perpendicular to the inflow direction of the cooling air from the inlet surface side of the fin portion to the outlet surface side,
The uninterruptible power supply is provided such that the longitudinal direction of the plurality of second semiconductor modules is parallel to the inflow direction of the cooling air of the fin portion.
前記複数の第1の半導体モジュールは、交流電圧を直流電圧に変換するコンバータであり、
前記複数の第2の半導体モジュールは、前記直流電圧を交流電圧に変換するインバータである、請求項1記載の無停電電源装置。
the plurality of first semiconductor modules are converters that convert AC voltage to DC voltage;
2. The uninterruptible power supply according to claim 1, wherein said plurality of second semiconductor modules are inverters for converting said DC voltage into AC voltage.
前記複数の第1および第2の半導体モジュールのそれぞれは、1つずつIGBT素子を含む、請求項1記載の無停電電源装置。 2. The uninterruptible power supply according to claim 1, wherein each of said plurality of first and second semiconductor modules includes one IGBT element. 前記複数の第1の半導体モジュールは、前記フィン部の冷却風の流入口面側に設けられ、
前記複数の第2の半導体モジュールは、前記フィン部の冷却風の流出口面側に設けられる、請求項1記載の無停電電源装置。
The plurality of first semiconductor modules are provided on a cooling air inlet surface side of the fin portion,
2. The uninterruptible power supply according to claim 1, wherein said plurality of second semiconductor modules are provided on a cooling air outlet surface side of said fin portion.
JP2021068582A 2021-04-14 2021-04-14 Uninterruptible power supply Pending JP2022163572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021068582A JP2022163572A (en) 2021-04-14 2021-04-14 Uninterruptible power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021068582A JP2022163572A (en) 2021-04-14 2021-04-14 Uninterruptible power supply

Publications (1)

Publication Number Publication Date
JP2022163572A true JP2022163572A (en) 2022-10-26

Family

ID=83742426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021068582A Pending JP2022163572A (en) 2021-04-14 2021-04-14 Uninterruptible power supply

Country Status (1)

Country Link
JP (1) JP2022163572A (en)

Similar Documents

Publication Publication Date Title
JP3314256B2 (en) Electric vehicle power converter
Judge et al. Power loss and thermal characterization of IGBT modules in the Alternate Arm converter
TW200838113A (en) Apparatus and method for controlling the motor power
US20170117820A1 (en) Semiconductor device
JP6576846B2 (en) Power converter
JPH1023768A (en) Heat sink assembly for cooling power inverter
JP2006042406A (en) Stack structure of power converter
JP7115500B2 (en) Uninterruptible power supply and controller for uninterruptible power supply
JP2022163572A (en) Uninterruptible power supply
JP2003259657A (en) Power converter
EP3694096A1 (en) Three-level pulse width modulation technique for reducing semiconductor short circuit conduction loss
Zhao et al. Transient behaviors of multiscale megawatt power electronics systems—Part II: Design techniques and practical applications
KR20070120237A (en) The igbt stack device of the equipartition parallel construct for the bulk electric power inverter
Hao et al. Design of NPC1 power stack beyond megawatt for 1500V solar inverter application
Furusho et al. 1-MW solar power conditioning system with boost converter using all-SiC power module
KR101942609B1 (en) Electric power converter system with parallel units and fault tolerance
Shakweh New breed of medium voltage converters
JP2021125916A (en) Uninterruptible power supply
JP6970045B2 (en) Power converter
JP7477940B1 (en) Uninterruptible power system
US7072182B2 (en) Switching assembly
Anand et al. Enhancing the Reliability of CHB multilevel inverters using electrothermal simulation
KR200425026Y1 (en) The IGBT stack device of the equipartition parallel construct for the bulk electric power inverter
EP4075932A1 (en) Power conversion device
Golland et al. Managing power semiconductor obsolescence by press-pack IGBT substitution

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507