JP2022158850A - touch sensor - Google Patents

touch sensor Download PDF

Info

Publication number
JP2022158850A
JP2022158850A JP2021173007A JP2021173007A JP2022158850A JP 2022158850 A JP2022158850 A JP 2022158850A JP 2021173007 A JP2021173007 A JP 2021173007A JP 2021173007 A JP2021173007 A JP 2021173007A JP 2022158850 A JP2022158850 A JP 2022158850A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
peripheral
touch
touch sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021173007A
Other languages
Japanese (ja)
Inventor
シャオジエ リウ
Shao Jie Liu
チィンシュエ ファン
qin xue Fang
シュエロン ジャン
Xue Long Zhang
メイファン ラン
Mei Fang Lan
ウェイチア ファン
Chia Fang Wei
エンチア チャン
En-Chia Chang
シャオピン グオ
Xiao Ping Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPK Advanced Solutions Inc
Original Assignee
TPK Advanced Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPK Advanced Solutions Inc filed Critical TPK Advanced Solutions Inc
Publication of JP2022158850A publication Critical patent/JP2022158850A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/047Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using sets of wires, e.g. crossed wires

Abstract

To provide a touch panel which satisfies not only requirements for narrow width bezel design and but also electric requirements of a touch panel.SOLUTION: The present invention is directed to a touch sensor having a visible area VA and a peripheral area PA provided on at least one side of the visible area. The touch sensor has a substrate 110 and a touch electrode layer 120, and a peripheral trace 132. The touch electrode layer is disposed on a surface of the substrate and has a touch electrode 122 corresponding to the visible area. The peripheral trace is disposed on the surface of the substrate and corresponds to the peripheral area. The peripheral trace is electrically connected to the respective touch electrodes. Each of the peripheral trace has a matrix and a metal nanowire distributed in the matrix. A line width W of each of the peripheral trace is 6 μm or larger and 12 μm or smaller, and a line interval D of the peripheral traces optionally adjacent to each other is 6 μm or larger and 12 μm or smaller.SELECTED DRAWING: Figure 1B

Description

本開示は、タッチセンサに関する。 The present disclosure relates to touch sensors.

関連技術の説明
近年、タッチセンサは、ユーザと電子機器との間の情報通信チャネルとして、携帯電話、ノートパソコン(notebook computer)、衛星ナビゲーションシステム、デジタルAVプレーヤなどの携帯型電子製品に広く用いられている。
Description of Related Art In recent years, touch sensors have been widely used in portable electronic products such as mobile phones, notebook computers, satellite navigation systems, and digital AV players as information communication channels between users and electronic devices. ing.

狭幅ベゼル電子製品(narrow bezel electronic product)に対する需要が徐々に増加するにつれて、業界は、ユーザのニーズを満たすために、タッチパネルのベゼルのサイズを縮小することにコミットしている。一般的に、タッチパネルは、タッチ電極と周辺回路とを含み、タッチ電極と周辺回路とは、タッチ電極が周辺回路を介して外部コントローラに信号を伝達することができるように、通常、周辺領域において互いに重なり合って、導電経路またはループを形成する。タッチパネルのベゼルサイズは、周辺回路のライン幅(線幅)(line width)やライン間隔(線間隔)(line spacing)、タッチ電極と周辺回路との接触面積などの要因に依存することが多く、それらは、信号伝送の安定性にさらに影響を与える。従って、狭幅ベゼル設計の要件を満たすだけでなく、タッチパネルの電気的仕様の要件も満たすことができるタッチパネルを提供する方法は、現在研究する価値がある。 As the demand for narrow bezel electronic products gradually increases, the industry is committed to reducing the size of touch panel bezels to meet the needs of users. In general, a touch panel includes a touch electrode and a peripheral circuit, and the touch electrode and the peripheral circuit are usually in the peripheral area so that the touch electrode can transmit a signal to an external controller through the peripheral circuit. Overlapping each other to form a conductive path or loop. The bezel size of a touch panel often depends on factors such as the line width and line spacing of the peripheral circuit, and the contact area between the touch electrode and the peripheral circuit. They further affect the stability of signal transmission. Therefore, how to provide a touch panel that can not only meet the requirements of narrow bezel design, but also the electrical specifications of the touch panel is worthy of current research.

本開示のいくつか(一部)(some)の実施態様によれば、可視領域と、可視領域の少なくとも片側(one side)に周辺領域とを有するタッチセンサは、基板と、タッチ電極層と、複数の周辺トレース(trace)とを含む。タッチ電極層は、基板の表面上に配置され、可視領域に対応する複数のタッチ電極を含む。周辺トレースは、基板の表面上に配置され、周辺領域に対応する。周辺トレースは、それぞれタッチ電極に電気的に接続され、周辺トレースの各々は、マトリクスと、マトリクス内に分布(分散)する複数の金属ナノワイヤとを含み、周辺トレースの各々のライン幅は、6μm以上、12μm以下であり、周辺トレースの任意の隣接する周辺トレースのライン間隔は、6μm以上、12μm以下である。 According to some embodiments of the present disclosure, a touch sensor having a visible area and a peripheral area on at least one side of the visible area comprises: a substrate; a touch electrode layer; and a plurality of peripheral traces. The touch electrode layer is disposed on the surface of the substrate and includes a plurality of touch electrodes corresponding to the visible area. Peripheral traces are disposed on the surface of the substrate and correspond to the peripheral area. The peripheral traces are each electrically connected to the touch electrode, each of the peripheral traces includes a matrix and a plurality of metal nanowires distributed (dispersed) in the matrix, and each of the peripheral traces has a line width of 6 μm or more. , is less than or equal to 12 μm, and the line spacing between any adjacent ones of the peripheral traces is greater than or equal to 6 μm and less than or equal to 12 μm.

本開示のいくつかの実施態様において、周辺トレースの各々のライン幅は、10μm以下、好ましくは8μm以下であり、周辺トレースの任意の隣接する周辺トレースのライン間隔は、10μm以下、好ましくは8μm以下である。 In some embodiments of the present disclosure, the line width of each of the peripheral traces is 10 μm or less, preferably 8 μm or less, and the line spacing of any adjacent peripheral traces is 10 μm or less, preferably 8 μm or less. is.

本開示のいくつかの実施態様において、可視領域の幅に対する、可視領域の片側の周辺領域の幅の比は、0.003~0.010の間である。 In some implementations of the present disclosure, the ratio of the width of the peripheral area on one side of the viewing area to the width of the viewing area is between 0.003 and 0.010.

本開示のいくつかの実施態様において、タッチ電極層は、マトリクスと、マトリクス内に分布される金属ナノワイヤとを含む金属ナノワイヤ層である。 In some embodiments of the present disclosure, the touch electrode layer is a metal nanowire layer that includes a matrix and metal nanowires distributed within the matrix.

本開示のいくつかの実施態様において、周辺トレースのそれぞれは、スタック内に配置された第1の導電層および第2の導電層を含み、第1の導電層は、マトリクスおよびマトリクス内に分布された金属ナノワイヤを含む金属ナノワイヤ層である。 In some implementations of the present disclosure, each of the peripheral traces includes a first conductive layer and a second conductive layer arranged in a stack, the first conductive layer distributed in a matrix and in the matrix. It is a metal nanowire layer containing metal nanowires.

本開示のいくつかの実施態様において、第1の導電層は、第2の導電層と基板との間にあり、第1の導電層は、第2の導電層の下面(lower surface)に接触する。 In some implementations of the present disclosure, the first conductive layer is between the second conductive layer and the substrate, and the first conductive layer contacts the lower surface of the second conductive layer. do.

本開示のいくつかの実施態様において、第1の導電層およびタッチ電極層は、同一の水平面(horizontal plane)上にある。 In some implementations of the present disclosure, the first conductive layer and the touch electrode layer are on the same horizontal plane.

本開示のいくつかの実施態様において、第2の導電層は、第1の導電層と基板との間にあり、第2の導電層は、第1の導電層の下面に接触する。 In some implementations of the present disclosure, the second conductive layer is between the first conductive layer and the substrate, and the second conductive layer contacts the bottom surface of the first conductive layer.

本開示のいくつかの実施態様において、第1の導電層およびタッチ電極層は、異なる水平面上にあり、第1の導電層は、クライミング部(クライミングセクション、climbing section)によって第1の導電層に対応するタッチ電極の1つに接続される。 In some implementations of the present disclosure, the first conductive layer and the touch electrode layer are on different horizontal planes, and the first conductive layer is brought into contact with the first conductive layer by a climbing section. It is connected to one of the corresponding touch electrodes.

本開示のいくつかの実施態様において、第1の導電層の側壁は、第2の導電層の側壁と実質的に整列(align)している。 In some embodiments of the present disclosure, sidewalls of the first conductive layer are substantially aligned with sidewalls of the second conductive layer.

本開示のいくつかの実施態様において、第1の導電層と、第1の導電層に接続されかつ対応するタッチ電極のうちの1つとは、それらの間にいかなる界面(interface)を持たない一体(one piece)として、一体的に形成される。 In some embodiments of the present disclosure, the first conductive layer and one of the corresponding touch electrodes connected to the first conductive layer are integrated without any interface therebetween. (one piece) and integrally formed.

本開示のいくつかの実施態様において、タッチセンサは、さらに、周辺トレースを覆うフィルム層を含む。 In some implementations of the present disclosure, the touch sensor further includes a film layer covering the peripheral traces.

本開示のいくつかの実施態様において、フィルム層は、周辺トレースの隣接する周辺トレースの間に充填される。 In some embodiments of the present disclosure, the film layer is filled between adjacent ones of the peripheral traces.

本開示のいくつかの実施態様において、周辺トレースのそれぞれの、第1の導電層および第2の導電層は、フィルム層と接触している。 In some embodiments of the present disclosure, the first conductive layer and the second conductive layer of each of the peripheral traces are in contact with the film layer.

本開示のいくつかの実施態様において、第2の導電層は、単一の金属材料または合金材料から作製される単層構造(構造体)(structure)、2つ以上の金属材料または合金材料から作製される二層または多層構造、あるいは金属材料および金属酸化物材料から作製される二層構造または多層構造である。 In some embodiments of the present disclosure, the second conductive layer is a single layer structure (structure) made from a single metallic or alloy material, two or more metallic or alloy materials. Bilayer or multilayer structures made or bilayer or multilayer structures made from metal and metal oxide materials.

本開示のいくつかの実施態様において、被覆構造は、マトリクスと、各周辺トレースの金属ナノワイヤのそれぞれとの間の界面上にある。 In some embodiments of the present disclosure, the covering structure is on the interface between the matrix and each of the metal nanowires of each peripheral trace.

本開示のいくつかの実施態様において、マトリクスは、金属ナノワイヤの隣接する金属ナノワイヤの間に充填され、被覆構造は、マトリクス内に単独で存在しない。 In some embodiments of the present disclosure, the matrix is filled between adjacent metal nanowires of metal nanowires, and the coating structure is not alone within the matrix.

本開示のいくつかの実施態様において、被覆構造は、マトリクスと各金属ナノワイヤとの間の界面上に均一に形成される被覆層を画定(規定)(define)するように、マトリクスと各金属ナノワイヤとの間の界面全体を覆う。 In some embodiments of the present disclosure, the coating structure comprises the matrix and each metal nanowire so as to define a coating layer that is uniformly formed on the interface between the matrix and each metal nanowire. covers the entire interface between

本開示のいくつかの実施態様において、被覆構造は、単一の金属材料または合金材料から作製される単層構造、あるいは2つ以上の金属材料または合金材料から作製される二層構造または多層構造である。 In some embodiments of the present disclosure, the covering structure is a single layer structure made from a single metallic or alloy material, or a double or multi-layer structure made from two or more metallic or alloy materials. is.

本開示の前述の実施態様によれば、本開示のタッチセンサの周辺トレースは、金属ナノワイヤを含み、周辺トレースのライン幅およびライン間隔は、それぞれ、特定の数値範囲内になるように設計される。さらに、実施可能な特定の数値範囲内のライン幅およびライン間隔を有する周辺トレースの様々な構造が提供される。このように、タッチセンサは、タッチセンサの電気的仕様および狭幅ベゼル設計の要件を満たす様々な用途を提供することができ、それによって、市場の要求を満たすことができる。さらに、タッチセンサの周辺トレースが異なる材料で構成される場合、異なる材料および対応するパターニングプロセス条件に起因する異なる制限がある。言い換えると、金属ナノワイヤとは異なる材料で作製される周辺トレースの仕様と、金属ナノワイヤで作製される周辺トレースの仕様とは、比較にならない。 According to the foregoing embodiments of the present disclosure, the peripheral traces of the touch sensor of the present disclosure comprise metal nanowires, and the line width and line spacing of the peripheral traces are each designed to be within specific numerical ranges. . Additionally, various configurations of peripheral traces are provided having line widths and line spacings within specific numerical ranges that are practicable. In this way, the touch sensor can provide a variety of applications that meet the requirements of touch sensor electrical specifications and narrow bezel design, thereby meeting market demand. Moreover, if the peripheral traces of the touch sensor are composed of different materials, there are different limitations due to the different materials and corresponding patterning process conditions. In other words, the specifications of peripheral traces made of a different material than metal nanowires are not comparable to those of peripheral traces made of metal nanowires.

本開示は、以下の添付図面を参照して、実施態様の以下の詳細な説明を読むことにより、より完全に理解することができる。 The present disclosure can be more fully understood by reading the following detailed description of embodiments with reference to the accompanying drawings.

図1Aは、本開示のいくつかの実施態様によるタッチセンサを示す概略上面図である。FIG. 1A is a schematic top view illustrating a touch sensor according to some implementations of the present disclosure; FIG.

図1Bは、本開示のいくつかの実施態様による、図1Aにおけるタッチセンサの領域R1を示す概略部分拡大図である。FIG. 1B is a schematic enlarged partial view showing region R1 of the touch sensor in FIG. 1A, according to some implementations of the present disclosure.

図2A~2Cは、本開示の異なる実施態様による、線A-A’に沿った図1Aのタッチセンサを示す概略断面図である。2A-2C are schematic cross-sectional views showing the touch sensor of FIG. 1A along line A-A', according to different implementations of the present disclosure. 図2A~2Cは、本開示の異なる実施態様による、線A-A’に沿った図1Aのタッチセンサを示す概略断面図である。2A-2C are schematic cross-sectional views showing the touch sensor of FIG. 1A along line A-A', according to different implementations of the present disclosure. 図2A~2Cは、本開示の異なる実施態様による、線A-A’に沿った図1Aのタッチセンサを示す概略断面図である。2A-2C are schematic cross-sectional views showing the touch sensor of FIG. 1A along line A-A', according to different implementations of the present disclosure.

図3Aおよび3Bは、本開示のいくつかの実施態様による、周辺トレースの光学顕微鏡画像である。3A and 3B are optical microscope images of peripheral traces, according to some embodiments of the present disclosure. 図3Aおよび3Bは、本開示のいくつかの実施態様による、周辺トレースの光学顕微鏡画像である。3A and 3B are optical microscope images of peripheral traces, according to some embodiments of the present disclosure.

図3Cおよび3Dは、いくつかの比較例による、周辺トレースの光学顕微鏡画像である。Figures 3C and 3D are optical microscope images of peripheral traces according to some comparative examples. 図3Cおよび3Dは、いくつかの比較例による、周辺トレースの光学顕微鏡画像である。Figures 3C and 3D are optical microscope images of peripheral traces according to some comparative examples.

詳細な説明
以下、本開示の本実施態様を詳細に参照し、その例を添付図面に示す。図面および説明においては、可能な限り、同一の参照番号を使用して、同一または類似の部分を参照する。
DETAILED DESCRIPTION Reference will now be made in detail to the present embodiments of the disclosure, examples of which are illustrated in the accompanying drawings. Wherever possible, the same reference numbers are used in the drawings and the description to refer to the same or like parts.

本明細書では、図に示すように、1つの要素と別の要素との間の関係を記述するために、「下(lower)」または「下部(bottom)」および「上(upper)」または「上部(top)」などの相対的な用語を使用することができることを理解されたい。相対的な用語は、図に示されているもの以外の装置(デバイス)の異なる向きを含むことが意図されていることを理解されたい。例えば、ある図の装置をひっくり返した場合、他の要素の「下(lower)」側にあると記述されている要素は、他の要素の「上(upper)」側に方向付けられる。したがって、例示的な用語「下(lower)」は、図面の特定の向きに応じて、「下(lower)」および「上(upper)」の向きを含み得る。同様に、ある図の装置をひっくり返した場合、他の要素の「下方(below)」として記述される要素は、他の要素の「上方(above)」に方向付けられる。したがって、例示的な用語「下方(below)」は、「上方(above)」および「下方(below)」の向きを含むことができる。 We use the terms “lower” or “bottom” and “upper” or “upper” to describe the relationship between one element and another as shown in the figures. It should be appreciated that relative terms such as "top" can be used. It should be understood that relative terms are intended to include different orientations of devices other than that shown in the figures. For example, if the device in one figure were turned over, elements described as being on the "lower" side of other elements would be oriented on the "upper" side of the other elements. Thus, the exemplary term "lower" may include orientations of "lower" and "upper," depending on the particular orientation of the drawing. Similarly, when the device in one figure is turned over, elements described as "below" other elements are oriented "above" the other elements. Thus, the exemplary term "below" can include orientations "above" and "below."

さらに、本開示において使用される「約(about)」、「おおよそ(approximately)」、または「実質的に(substantially)」などの用語は、通常、「所定の値または範囲の20%以内、好ましくは10%以内、または、より好ましくは5%以内」を指す。明示的に記載されていない場合、本開示に記載されている値または範囲は、おおよその値または範囲とみなされる。すなわち、用語「約(about)」、「おおよそ(approximately)」、または「実質的に(substantially)」は、本開示に明示的に記載されていない場合に推論することができる。 Furthermore, terms such as "about," "approximately," or "substantially," as used in this disclosure, generally refer to "within 20% of a given value or range, preferably is within 10%, or more preferably within 5%". Unless explicitly stated, values or ranges set forth in this disclosure are to be considered approximate values or ranges. That is, the terms "about," "approximately," or "substantially" can be inferred when not explicitly stated in this disclosure.

本開示は、タッチセンサの周辺トレースが、金属ナノワイヤを含み、周辺トレースのライン幅およびライン間隔が、それぞれ、特定の数値範囲内になるように設計されている、タッチセンサを提供する。したがって、本開示のタッチセンサは、狭幅ベゼル設計の要件を満たすだけでなく、タッチセンサの電気的仕様の要件も満たすことができ、それによって、市場の要求を満たすことができる。 The present disclosure provides a touch sensor in which the peripheral traces of the touch sensor include metal nanowires, and the line width and line spacing of the peripheral traces are each designed to be within specific numerical ranges. Therefore, the touch sensor of the present disclosure can not only meet the requirements of narrow bezel design, but also meet the requirements of electrical specifications for touch sensors, thereby meeting market demands.

図1Aは、本開示のいくつかの実施態様による、タッチセンサ100を示す概略上面図である。本開示のタッチセンサ100は、基板110と、タッチ電極層120と、周辺回路層130とを含む。いくつかの実施態様では、タッチセンサ100は、可視領域VAおよび周辺領域PAを有し、周辺領域PAは、可視領域VAの側面(側方)(side)に配置される。例えば、周辺領域PAは、可視領域VAの周囲(すなわち、その右側、左側、上側、および下側を含む)に配置された枠状の領域であってもよい。他の例として、周辺領域PAは、可視領域VAの左側及び下側に配置されたL字型領域であってもよい。図1Aの実施態様では、周辺領域PAは、可視領域VAの2つの反対側(両側)(two opposite sides)(例えば、左側および右側)に配置される。 FIG. 1A is a schematic top view of touch sensor 100, according to some implementations of the present disclosure. The touch sensor 100 of the present disclosure includes a substrate 110, a touch electrode layer 120, and a peripheral circuitry layer . In some implementations, the touch sensor 100 has a visible area VA and a peripheral area PA, with the peripheral area PA located on the side of the visible area VA. For example, the peripheral area PA may be a frame-shaped area arranged around the visible area VA (that is, including its right side, left side, upper side, and lower side). As another example, the peripheral area PA may be an L-shaped area located on the left side and below the visible area VA. In the embodiment of FIG. 1A, the peripheral areas PA are arranged on two opposite sides (eg left and right) of the visibility area VA.

基板110は、タッチ電極層120および周辺回路層130を担持(carry)するように構成され、例えば、硬質(rigid)透明基板または可撓性透明基板であってもよい。いくつかの実施態様において、基板110の材料は、ガラス、アクリル、ポリ塩化ビニル、シクロオレフィンポリマー、シクロオレフィンコポリマー、ポリプロピレン、ポリスチレン、ポリカーボネート、ポリエチレンテレフタレート、ポリエチレンナフタレート、無色ポリイミドまたはこれらの組合せなどの透明材料を含むが、これらに限定されない。 The substrate 110 is configured to carry the touch electrode layer 120 and the peripheral circuit layer 130, and may be, for example, a rigid transparent substrate or a flexible transparent substrate. In some embodiments, the substrate 110 material is glass, acrylic, polyvinyl chloride, cycloolefin polymer, cycloolefin copolymer, polypropylene, polystyrene, polycarbonate, polyethylene terephthalate, polyethylene naphthalate, colorless polyimide, or combinations thereof. Including but not limited to transparent materials.

タッチ電極層120は、基板110の表面に配置され、可視領域VAに対応する複数のタッチ電極122を含むようにパターニング(pattern)されてもよい。図1Aの実施態様では、タッチ電極層120は、基板110の単一表面上に配置された単層電極構造の一例である。他のいくつかの実施態様において、タッチ電極層120は、例えば、両面(double-sided)単層、片面(single-sided)二層、またはブリッジ型単層電極構造としてもよい。いくつかの実施態様において、タッチ電極122は、ノンインターレース(non-interlaced)方式で配置されてもよい。例えば、タッチ電極122は、第1の方向D1に沿って延在し、第2の方向D2に沿って間隔をおいて配置され、第1の方向D1が第2の方向D2と直交する帯状(strip-shaped)の電極であってもよい。タッチ電極122の構成は、本開示の焦点ではなく、本開示を制限することを意図しないことを理解されたい。 The touch electrode layer 120 may be disposed on the surface of the substrate 110 and patterned to include a plurality of touch electrodes 122 corresponding to the visible area VA. In the embodiment of FIG. 1A, touch electrode layer 120 is an example of a single layer electrode structure disposed on a single surface of substrate 110 . In some other embodiments, the touch electrode layer 120 may be, for example, a double-sided monolayer, a single-sided bilayer, or a bridge-type single-layer electrode structure. In some implementations, the touch electrodes 122 may be arranged in a non-interlaced manner. For example, the touch electrodes 122 extend along the first direction D1, are arranged at intervals along the second direction D2, and are strip-shaped ( strip-shaped) electrodes. It should be understood that the configuration of the touch electrodes 122 is not the focus of this disclosure and is not intended to limit this disclosure.

いくつかの実施態様において、タッチ電極層120は、マトリクスと、マトリクス内に分布された複数の金属ナノワイヤ(金属ナノ構造体とも呼ばれる)とを含み得る。マトリクスは、金属ナノワイヤに特定の化学的、機械的、および光学的特性を付与するために、ポリマーまたはその混合物を含み得る。例えば、マトリクスは、金属ナノワイヤと基板110との間の良好な接着を提供することができる。別の例として、マトリクスは、金属ナノワイヤに良好な機械的強度を提供することもできる。いくつかの実施態様において、マトリクスは、金属ナノワイヤが、さらなるスクラッチ/耐摩耗性表面保護を有し、それによって、タッチ電極層120の表面強度を改善するように、特定のポリマーを含み得る。前記特定のポリマーは、例えば、ポリアクリレート、エポキシ樹脂、ポリウレタン、ポリシロキサン、ポリシラン、ポリ(シリコン-アクリル酸)、またはこれらの組み合わせであってもよい。いくつかの実施態様において、マトリクスは、タッチ電極層120の紫外線抵抗を改善し、タッチ電極層120またはタッチセンサ100の耐用年数を延ばすために、さらに、界面活性剤、架橋剤、安定剤(例えば、酸化防止剤もしくは紫外線安定剤を含むが、これらに限定されない)、重合防止剤、または前述の成分のいずれかの組み合わせを含んでもよい。 In some implementations, the touch electrode layer 120 can include a matrix and a plurality of metal nanowires (also called metal nanostructures) distributed within the matrix. The matrix can include polymers or mixtures thereof to impart specific chemical, mechanical, and optical properties to the metal nanowires. For example, the matrix can provide good adhesion between metal nanowires and substrate 110 . As another example, the matrix can also provide good mechanical strength to the metal nanowires. In some embodiments, the matrix can include certain polymers such that the metal nanowires have additional scratch/wear resistant surface protection, thereby improving the surface strength of the touch electrode layer 120 . The particular polymer can be, for example, polyacrylate, epoxy resin, polyurethane, polysiloxane, polysilane, poly(silicon-acrylic acid), or combinations thereof. In some embodiments, the matrix further contains surfactants, crosslinkers, stabilizers (e.g., , antioxidants or UV stabilizers), polymerization inhibitors, or combinations of any of the foregoing ingredients.

本明細書で使用される用語「金属ナノワイヤ」は、複数の金属元素、金属合金、または金属化合物(金属酸化物を含む)を含む金属ワイヤの集合を指す集合名詞であり、その中に含まれる金属ナノワイヤの数は、本開示の範囲に影響しないことを理解されたい。いくつかの実施態様において、単一の金属ナノワイヤの断面サイズ(例えば、断面の直径)は、500nm未満、好ましくは100nm未満、より好ましくは50nm未満であることができる。いくつかの実施態様において、金属ナノワイヤは、大きなアスペクト比(すなわち、長さ:断面の直径)を有する。具体的には、金属ナノワイヤのアスペクト比は、10~100,000の間であり得る。より詳細には、金属ナノワイヤのアスペクト比は、10より大きく、好ましくは50より大きく、より好ましくは100より大きくてもよい。さらに、絹、繊維、またはチューブなどの他の用語もまた、上述の断面寸法およびアスペクト比を有し、これらも本開示の範囲内にある。 As used herein, the term "metal nanowires" is a collective noun that refers to and includes a collection of metal wires comprising multiple metal elements, metal alloys, or metal compounds (including metal oxides). It should be understood that the number of metal nanowires does not affect the scope of this disclosure. In some embodiments, the cross-sectional size (eg, cross-sectional diameter) of a single metal nanowire can be less than 500 nm, preferably less than 100 nm, more preferably less than 50 nm. In some embodiments, the metal nanowires have a large aspect ratio (ie, length:cross-sectional diameter). Specifically, the aspect ratio of the metal nanowires can be between 10 and 100,000. More particularly, the aspect ratio of the metal nanowires may be greater than 10, preferably greater than 50, more preferably greater than 100. Additionally, other terms such as silk, fiber, or tube also have the cross-sectional dimensions and aspect ratios described above and are within the scope of this disclosure.

周辺回路層130は、基板110の表面上に配置され、周辺領域PAに対応し、周辺回路層130は、複数の周辺トレース132を含むようにパターニングされてもよく、ここで、周辺トレース132のそれぞれは、マトリクスと、マトリクス内に分布された複数の金属ナノワイヤとを含む。いくつかの実施態様において、周辺トレース132の各々およびタッチ電極122の各々は、可視領域VAと周辺領域PAとの境界で互いに接触し、互いに電気的に接続されて、可視領域VAと周辺領域PAとを横切る電子伝達経路を形成する。いくつかの実施態様において、周辺トレース132は、さらに、タッチまたは他の信号伝送のための外部コントローラに接続されてもよい。周辺領域PAに対応する基板110は、主に周辺トレース132を収容するように構成されており、各周辺トレース132のライン幅および2つの隣接する周辺トレース132のライン間隔は、タッチセンサ100の周辺領域PAのサイズ(例えば、周辺領域PAの幅W1)に大きく影響し、周辺領域PAのサイズは、さらに、端末製品のベゼルサイズにも影響し得ることに留意されたい。したがって、本開示では、周辺領域PAにおける周辺トレース132のライン幅およびライン間隔は、それぞれ、タッチセンサ100が、狭幅ベゼル設計およびタッチセンサ100の電気的仕様の要件を満たすように、実際に実施可能ないくつかの構造および製造プロセスに従って、特定の数値範囲内に収まるように設計される。 A peripheral circuit layer 130 is disposed on the surface of the substrate 110 and corresponds to the peripheral area PA, the peripheral circuit layer 130 may be patterned to include a plurality of peripheral traces 132, where the peripheral traces 132 are: Each includes a matrix and a plurality of metal nanowires distributed within the matrix. In some implementations, each of the peripheral traces 132 and each of the touch electrodes 122 are in contact with each other at the boundary between the visible area VA and the peripheral area PA and are electrically connected to each other to form the visible area VA and the peripheral area PA. form an electron transfer pathway across the In some implementations, peripheral trace 132 may also be connected to an external controller for touch or other signaling. The substrate 110 corresponding to the peripheral area PA is mainly configured to accommodate the peripheral traces 132, and the line width of each peripheral trace 132 and the line spacing of two adjacent peripheral traces 132 are the same as the peripheral area of the touch sensor 100. Note that the size of the area PA (e.g., the width W1 of the peripheral area PA) has a large impact, and the size of the peripheral area PA may also affect the bezel size of the terminal product. Therefore, in this disclosure, the line width and line spacing of the peripheral traces 132 in the peripheral area PA are actually implemented such that the touch sensor 100 meets the requirements of the narrow bezel design and the electrical specifications of the touch sensor 100, respectively. It is designed to fall within specific numerical ranges according to several possible constructions and manufacturing processes.

図1Bは、本開示のいくつかの実施態様による、図1Aにおけるタッチセンサ100の領域R1を示す概略部分拡大図である。図1Aおよび図1Bを参照する。上述したように、本開示の周辺トレース132のライン幅Wおよびライン間隔Dは、それぞれ、特定の数値範囲内にあり、その結果、タッチセンサ100は、狭いベゼル設計の要件を満たすだけでなく、タッチセンサ100の電気的仕様の要件も満たし、それによって市場の要求を満たす。具体的には、各周辺トレース132のライン幅Wは、6μm以上、12μm以下であり、任意の2つの隣接する周辺トレース132のライン間隔Dは、6μm以上、12μm以下である。すなわち、ライン幅Wおよびライン間隔Dは、6μm~12μmの間であることができる。ライン幅Wおよびライン間隔Dの数値範囲は非常に重要である。詳細には、ライン幅Wおよびライン間隔Dが6μm未満の周辺トレース132を製造しようとする場合、ライン幅Wが小さすぎるために、周辺トレース132の開回路が発生する可能性があり、ライン間隔Dが小さすぎるために、周辺トレース132の短絡も発生する可能性があり、タッチセンサ100の故障を引き起こして、タッチセンサ100の電気的仕様の要件を満たさなくなることがある。ライン幅Wおよびライン間隔Dが12μmを超える周辺トレース132を製造する場合、タッチセンサ100は、周辺トレース132のライン幅Wおよびライン間隔Dが過度に大きいため、狭いベゼルサイズの用途および設計を満たすことができない。言い換えると、各周辺トレース132のライン幅Wおよび任意の2つの隣接する周辺トレース132のライン間隔Dを6μm~12μmの間に設計することにより、タッチセンサ100は、タッチセンサ100の電気的仕様の要件を満たしつつ、狭幅ベゼル製品に対する市場の要求を満たすことができる。さらに、狭幅ベゼル製品の要求下で、周辺トレース132のより柔軟なルーティングレイアウト(routing layout)を実現するために、各周辺トレース132のライン幅Wおよび任意の2つの隣接する周辺トレース132のライン間隔Dは、10μm未満、好ましくは8μm未満であることができる。 FIG. 1B is a schematic partial enlarged view showing region R1 of touch sensor 100 in FIG. 1A, according to some implementations of the present disclosure. Please refer to FIGS. 1A and 1B. As described above, the line width W and line spacing D of the peripheral traces 132 of the present disclosure are each within specific numerical ranges so that the touch sensor 100 not only meets the requirements of narrow bezel designs, but also It also satisfies the electrical specification requirements of the touch sensor 100, thereby meeting market demands. Specifically, the line width W of each peripheral trace 132 is 6 μm or more and 12 μm or less, and the line spacing D between any two adjacent peripheral traces 132 is 6 μm or more and 12 μm or less. That is, the line width W and line spacing D can be between 6 μm and 12 μm. The numerical ranges of line width W and line spacing D are very important. Specifically, when trying to fabricate a peripheral trace 132 with a line width W and a line spacing D of less than 6 μm, the line width W is too small, which may result in an open circuit of the peripheral trace 132 and the line spacing Because D is too small, peripheral traces 132 may also be shorted, causing touch sensor 100 to fail and fail to meet touch sensor 100 electrical specification requirements. When manufacturing peripheral traces 132 with line widths W and line spacings D greater than 12 μm, the touch sensor 100 satisfies narrow bezel size applications and designs because the line widths W and line spacings D of the peripheral traces 132 are excessively large. I can't. In other words, by designing the line width W of each peripheral trace 132 and the line spacing D of any two adjacent peripheral traces 132 between 6 μm and 12 μm, the touch sensor 100 can meet the electrical specifications of the touch sensor 100. Meet market demand for narrow bezel products while meeting requirements. Furthermore, in order to achieve a more flexible routing layout of the peripheral traces 132 under the demands of narrow bezel products, the line width W of each peripheral trace 132 and the line width of any two adjacent peripheral traces 132 The spacing D can be less than 10 μm, preferably less than 8 μm.

いくつかの実施態様において、可視領域VAの片側(one side)の周辺領域PAを例にとると、周辺トレース132のライン幅Wおよびライン間隔Dが上記特定の数値範囲内にあることに基づいて、タッチセンサ100の可視領域VAの幅W2に対する、周辺領域PAの幅W1の比は、0.003~0.010の間であることができ、その結果、タッチセンサ100から作製される端末製品は、高い画面対本体比(screen-to-body ratio)を有し、端末製品は、狭幅ベゼル設計の要件を満たすことができる。本明細書における、「幅W1および幅W2」とは、それぞれ、第1の方向D1に沿って延びる、周辺領域PAの幅および可視領域VAの幅を指し、それぞれ、同じ水平面(例えば、図面の平面に平行な水平面)上における、周辺領域PAの幅および可視領域VAの幅を指すことに留意されたい。 In some embodiments, taking the peripheral area PA on one side of the visible area VA as an example, the line width W and the line spacing D of the peripheral trace 132 are within the above specified numerical ranges. , the ratio of the width W1 of the peripheral area PA to the width W2 of the visible area VA of the touch sensor 100 can be between 0.003 and 0.010, so that the terminal product made from the touch sensor 100 has a high screen-to-body ratio, and terminal products can meet the requirements of narrow bezel design. In this specification, the “width W1 and width W2” refer to the width of the peripheral area PA and the width of the visible area VA, respectively, extending along the first direction D1, and are on the same horizontal plane (e.g., Note that it refers to the width of the peripheral area PA and the width of the visible area VA on a horizontal plane parallel to the plane).

本開示のタッチセンサ100において、ライン幅Wおよびライン間隔Dが特定の数値範囲内にある上述した周辺トレース132を様々な構造に実装することができる。具体的には、図2A~2Cを参照し、これらは、本開示の異なる実施態様による、線A-A’に沿った図1Aのタッチセンサ100を示す概略断面図である。以下の説明では、周辺トレース132の様々な構造および製造プロセスについて詳細に説明する。 In the touch sensor 100 of the present disclosure, the peripheral traces 132 described above with line widths W and line spacings D within certain numerical ranges can be implemented in a variety of configurations. Specifically, refer to FIGS. 2A-2C, which are schematic cross-sectional views illustrating the touch sensor 100 of FIG. 1A along line A-A', according to different implementations of the present disclosure. In the following discussion, various structures and manufacturing processes for peripheral traces 132 are described in detail.

図1Aおよび図2Aを参照する。図2Aの実施態様において、周辺トレース132の各々は、スタック内に配置された第1の導電層1320および第2の導電層1325を含み、ここで、第1の導電層1320は、第2の導電層1325と基板110との間にあり、第1の導電層1320は、第2の導電層1325と接触している。いくつかの実施態様において、第1の導電層1320は、マトリクスMと、マトリクスM内に分布された複数の金属ナノワイヤSとを含む。すなわち、第1の導電層1320は、マトリクスMと、マトリクスM内に分布する金属ナノワイヤSとを含む金属ナノワイヤ層である。また、第1の導電層1320内のマトリクスMおよび金属ナノワイヤSは、タッチ電極層120内のマトリクスおよび金属ナノワイヤと実質的に同一である。言い換えると、マトリクスMおよび金属ナノワイヤSを含む金属ナノワイヤ層の一部は、周辺領域PAにおいて第1の導電層1320を形成し、マトリクスMおよび金属ナノワイヤSを含む金属ナノワイヤ層の一部は、可視領域VAにおいてタッチ電極層120を形成し、ここで、第1の導電層1320と、第1の導電層1320に接続されかつ対応するタッチ電極層120とが、それらの間に界面を有することなく一体として、一体的に形成される。 Please refer to FIGS. 1A and 2A. In the embodiment of FIG. 2A, each of the peripheral traces 132 includes a first conductive layer 1320 and a second conductive layer 1325 arranged in a stack, where the first conductive layer 1320 is the second conductive layer. Between the conductive layer 1325 and the substrate 110 , the first conductive layer 1320 is in contact with the second conductive layer 1325 . In some implementations, the first conductive layer 1320 includes a matrix M and a plurality of metal nanowires S distributed within the matrix M. FIG. That is, the first conductive layer 1320 is a metal nanowire layer including a matrix M and metal nanowires S distributed within the matrix M. FIG. Also, the matrix M and metal nanowires S in the first conductive layer 1320 are substantially the same as the matrix and metal nanowires in the touch electrode layer 120 . In other words, a portion of the metal nanowire layer including the matrix M and the metal nanowires S forms the first conductive layer 1320 in the peripheral area PA, and a portion of the metal nanowire layer including the matrix M and the metal nanowires S is visible. Form the touch electrode layer 120 in the area VA, where the first conductive layer 1320 and the corresponding touch electrode layer 120 connected to and corresponding to the first conductive layer 1320 have no interface therebetween. Integrally, integrally formed.

上記を踏まえて、周辺トレース132の第1の導電層1320とタッチ電極122とを一体的に形成することにより、タッチ電極層120と周辺回路層130とを互いに、直接的かつ電気的に接続することができる。言い換えると、タッチ電極122と第1の導電層1320とは、単一の金属ナノワイヤ層の異なる部分に属する。したがって、周辺トレース132とタッチ電極122との間の電気的な接触を実現するための追加の接触構造(contact structure)は必要なく、その結果、周辺領域PAにおける接触構造によって占められる領域(面積)(area)を節約することができる。いくつかの実施態様において、第1の導電層1320およびタッチ電極層120は、同じ水平面(例えば、第1の方向D1と第2の方向D2とで形成される水平面)上に配置され得る。 In view of the above, integrally forming the first conductive layer 1320 of the peripheral trace 132 and the touch electrode 122 directly and electrically connects the touch electrode layer 120 and the peripheral circuit layer 130 to each other. be able to. In other words, the touch electrode 122 and the first conductive layer 1320 belong to different parts of a single metal nanowire layer. Therefore, no additional contact structures are required to achieve electrical contact between the peripheral traces 132 and the touch electrodes 122, so that the area occupied by the contact structures in the peripheral area PA (area) can be saved. In some implementations, the first conductive layer 1320 and the touch electrode layer 120 can be disposed on the same horizontal plane (eg, the horizontal plane formed by the first direction D1 and the second direction D2).

いくつかの実施態様において、第1の導電層1320の側壁1321は、第2の導電層1325の側壁1326と実質的に整列しており、第1の導電層1320の上面(upper surface)1322は、第2の導電層1325の下面1327と接触している。いくつかの実施態様において、第1の導電層1320の上面1322の輪郭(外形、contour)および第2の導電層1325の下面1327の輪郭は、共形であってもよい。すなわち、第2の導電層1325の下面1327は、第1の導電層1320の上面1322の輪郭に沿って延在してもよく、第2の導電層1325の下面1327は、第1の導電層1320の上面1322と密着(closely)して積層されている。いくつかの実施態様において、第1の導電層1320のパターンおよびサイズ(例えば、長さ、幅および高さ)は、第2の導電層1325のパターンおよびサイズと同一または類似であり得る。例えば、第1の導電層1320および第2の導電層1325は、両方とも帯状パターンを有していてもよく、第1の導電層1320の幅(例えば、ライン幅)は、第2の導電層1325の幅と同一又は類似している。言い換えると、基板110上の第1の導電層1320の垂直投影は、基板110上の第2の導電層1325の垂直投影と完全に重なることができる。説明を明確にし、便宜上、図2Aの第1の導電層1320および第2の導電層1325は、長方形の断面形状を有するものとして図示されていることに留意されたい。しかしながら、第1の導電層1320および第2の導電層1325の形状は、実際の用途に応じて変更することができ、本開示を制限することを意図するものではない。 In some implementations, sidewalls 1321 of first conductive layer 1320 are substantially aligned with sidewalls 1326 of second conductive layer 1325 and upper surface 1322 of first conductive layer 1320 is , is in contact with the bottom surface 1327 of the second conductive layer 1325 . In some implementations, the contour of the top surface 1322 of the first conductive layer 1320 and the contour of the bottom surface 1327 of the second conductive layer 1325 may be conformal. That is, the bottom surface 1327 of the second conductive layer 1325 may extend along the contour of the top surface 1322 of the first conductive layer 1320, and the bottom surface 1327 of the second conductive layer 1325 may extend along the top surface 1322 of the first conductive layer. It is laminated closely to the top surface 1322 of 1320 . In some implementations, the pattern and size (eg, length, width and height) of first conductive layer 1320 can be the same or similar to the pattern and size of second conductive layer 1325 . For example, first conductive layer 1320 and second conductive layer 1325 may both have strip-like patterns, where the width (eg, line width) of first conductive layer 1320 is the width of the second conductive layer. It is the same or similar to the width of 1325. In other words, the vertical projection of first conductive layer 1320 on substrate 110 can completely overlap the vertical projection of second conductive layer 1325 on substrate 110 . Note that for clarity and convenience, first conductive layer 1320 and second conductive layer 1325 in FIG. 2A are illustrated as having rectangular cross-sectional shapes. However, the shapes of the first conductive layer 1320 and the second conductive layer 1325 can be changed according to the actual application and are not intended to limit the present disclosure.

さらに、第1の導電層1320およびタッチ電極層120は、パターニングプロセスを介して、基板110の表面全体(全面)(entire surface)を金属ナノワイヤ層で被覆することによって、周辺領域PAおよび可視領域VAにおいて形成されるため、第1の導電層1320が良好な導電性を提供し、タッチ電極層120が良好な光透過率を提供することを確実にするために、いくつかの実施態様において、可視光(例えば、波長が400nm~700nmの間の光)に対する、金属ナノワイヤ層の光透過率は、約80%を超えてもよく、金属ナノワイヤ層の表面抵抗率は、10オーム/スクエア(Ω/sq)~1000オーム/スクエアの間であってもよい。好ましい実施態様では、可視光に対する金属ナノワイヤ層の光透過率は、約85%を超えてもよく、金属ナノワイヤ層の表面抵抗率は、50オーム/スクエア~500オーム/スクエアの間であってもよい。 Furthermore, the first conductive layer 1320 and the touch electrode layer 120 are formed in the peripheral area PA and the visible area VA by covering the entire surface of the substrate 110 with a metal nanowire layer through a patterning process. In some embodiments, the visible The optical transmittance of the metal nanowire layer to light (eg, light with a wavelength between 400 nm and 700 nm) may be greater than about 80%, and the surface resistivity of the metal nanowire layer is 10 ohms/square (Ω/ sq) to 1000 ohms/square. In preferred embodiments, the optical transmittance of the metal nanowire layer to visible light may be greater than about 85%, and the surface resistivity of the metal nanowire layer may be between 50 ohms/square and 500 ohms/square. good.

いくつかの実施態様において、第2の導電層1325は、良好な導電性を有する金属材料で構成されていてもよい。いくつかの実施態様において、第2の導電層1325は、銅層もしくは銀層などの単一の金属材料または合金材料から構成される単層導電構造であってもよい。あるいは、第2の導電層1325は、銅/ニッケル層、モリブデン/アルミニウム層、チタン/アルミニウム/チタン層、もしくはモリブデン/アルミニウム/モリブデン層などの2以上の金属材料または合金材料から構成される二層または多層構造であってもよい。あるいは、第2の導電層1325は、金属材料と、インジウム亜鉛酸化物/銀/インジウム亜鉛酸化物層などの金属酸化物材料とから構成される二層または多層構造であってもよい。上記導電構造は、好ましくは不透明である。いくつかの実施態様において、第2の導電層1325の表面抵抗率は、0.05オーム/スクエア~0.5オーム/スクエアの間であってもよい。 In some implementations, the second conductive layer 1325 may be composed of a metallic material with good electrical conductivity. In some implementations, the second conductive layer 1325 may be a single layer conductive structure composed of a single metallic or alloy material, such as a copper layer or a silver layer. Alternatively, the second conductive layer 1325 is a bilayer composed of two or more metallic or alloy materials such as a copper/nickel layer, a molybdenum/aluminum layer, a titanium/aluminum/titanium layer, or a molybdenum/aluminum/molybdenum layer. Alternatively, it may have a multilayer structure. Alternatively, the second conductive layer 1325 may be a bilayer or multi-layer structure composed of a metal material and a metal oxide material such as an indium zinc oxide/silver/indium zinc oxide layer. The conductive structure is preferably opaque. In some implementations, the surface resistivity of second conductive layer 1325 may be between 0.05 ohms/square and 0.5 ohms/square.

いくつかの実施態様において、タッチセンサ100は、さらに、フィルム層140を含んでもよく、フィルム層140は、周辺回路層130の全体を覆う。より詳細には、フィルム層140は、周辺トレース132のそれぞれを覆い、さらに、隣接する周辺トレース132の間に充填されて、隣接する周辺トレース132を電気的に絶縁して、短絡を回避する。いくつかの実施態様において、フィルム層140は、絶縁材料を含んでもよい。例えば、絶縁材料は、非導電性樹脂または他の有機材料、例えば、ポリアクリレート、エポキシ樹脂、ポリウレタン、ポリシラン、ポリシロキサン、ポリエチレン、ポリプロピレン、ポリカーボネート、ポリビニルブチラール、ポリ(シリコン-アクリル)、ポリ(スチレンスルホン酸)、アクリロニトリル-ブタジエン-スチレンコポリマー、ポリ(3,4-エチレンジオキシチオフェン)、セラミック材料、またはこれらの組み合わせを含み得るが、これらに限定されない。いくつかの実施態様において、良好な絶縁効果を達成するために、前述の金属ナノワイヤSは、フィルム層140内に存在しない(すなわち、フィルム層140内の金属ナノワイヤSの濃度は0である)。いくつかの実施態様において、単一の周辺トレース132に対して、フィルム層140は、第1の導電層1320の側壁1321と、第2の導電層1325の側壁1326および上面1328とを囲み、これらに接触していてもよい。いくつかの実施態様において、フィルム層140は、可視領域VAまで延在して、タッチ電極層120の各タッチ電極122の表面全体を覆っていてもよく、さらに、隣接するタッチ電極122の間に充填されて、隣接するタッチ電極122を電気的に絶縁して、短絡を回避してもよい。 In some implementations, the touch sensor 100 may further include a film layer 140 , which covers the entire peripheral circuit layer 130 . More specifically, the film layer 140 covers each of the peripheral traces 132 and is also filled between adjacent peripheral traces 132 to electrically isolate adjacent peripheral traces 132 to avoid short circuits. In some implementations, film layer 140 may comprise an insulating material. For example, the insulating material may be a non-conductive resin or other organic material such as polyacrylate, epoxy resin, polyurethane, polysilane, polysiloxane, polyethylene, polypropylene, polycarbonate, polyvinyl butyral, poly(silicon-acrylic), poly(styrene). sulfonic acid), acrylonitrile-butadiene-styrene copolymer, poly(3,4-ethylenedioxythiophene), ceramic materials, or combinations thereof. In some embodiments, the aforementioned metal nanowires S are not present in the film layer 140 (ie, the concentration of metal nanowires S in the film layer 140 is 0) to achieve a good insulation effect. In some embodiments, for a single peripheral trace 132, film layer 140 surrounds sidewalls 1321 of first conductive layer 1320 and sidewalls 1326 and top surface 1328 of second conductive layer 1325 to may be in contact with In some implementations, the film layer 140 may extend to the visible area VA to cover the entire surface of each touch electrode 122 of the touch electrode layer 120, and may also extend between adjacent touch electrodes 122. It may be filled to electrically isolate adjacent touch electrodes 122 to avoid short circuits.

いくつかの実施態様において、フィルム層140を形成するために使用される絶縁材料が、基板110上に被覆されて、周辺トレース132を覆う場合、絶縁材料の一部は、隣接する周辺トレース132の間の空間に侵入(浸透、infiltrate)していてもよく、さらに、金属ナノワイヤ層から部分的に突出している金属ナノワイヤSの一部の突出部分を覆っていてもよく、その結果、金属ナノワイヤSの一部は、硬化後にフィルム層140内に部分的に埋め込まれる。 In some embodiments, when the insulating material used to form film layer 140 is coated onto substrate 110 to cover peripheral traces 132 , some of the insulating material may be used on adjacent peripheral traces 132 . It may infiltrate (infiltrate) the space between them, and may cover some protrusions of the metal nanowires S partially protruding from the metal nanowire layer, so that the metal nanowires S is partially embedded within the film layer 140 after curing.

上述の構成要素の接続関係、材料、および利点は、以下では繰り返されないことを理解されたい。以下、図2Aのタッチセンサ100の製造方法について簡単に説明する。図2Aのタッチセンサ100の製造方法は、ステップS10~ステップS16を含み、ステップS10~ステップS16を順次実行することができる。 It should be understood that the connection relationships, materials, and advantages of the components described above are not repeated below. A method for manufacturing the touch sensor 100 of FIG. 2A will be briefly described below. The manufacturing method of the touch sensor 100 of FIG. 2A includes steps S10 to S16, and steps S10 to S16 can be sequentially performed.

最初に、基板110を用意し、ステップS10において、基板110の表面全体(可視領域VAおよび周辺領域PAに対応する面を含む)に、金属ナノワイヤSを含む金属ナノワイヤ層をコーティングし、形成する。いくつかの実施態様において、金属ナノワイヤ層は、さらに、マトリクスMを含んでいてもよい。いくつかの実施態様において、金属ナノワイヤSを含む分散液(dispersion)またはスラリーは、スクリーン印刷、ノズルコーティング、またはローラコーティングなどのプロセスによって、基板110の表面上に形成されてもよく、次いで、分散液またはスラリーは、硬化または乾燥されて、基板110上に配置された金属ナノワイヤ層を形成する。いくつかの実施態様において、分散液またはスラリーが連続的に供給される基板110の表面上にコーティングされるように、ロールツーロールプロセスを実行してもよい。硬化または乾燥ステップの後、分散液またはスラリー中の溶剤および他の物質は揮発し、金属ナノワイヤSは、基板110の表面上にランダムに分布することができ、あるいは、好ましくは、金属ナノワイヤSは、基板110の表面上に落下(fall off)することなく固定されて、金属ナノワイヤ層を形成することができる。金属ナノワイヤ層内の金属ナノワイヤSは、互いに接触して、連続した電流経路を提供し、導電性ネットワークを形成することができる。すなわち、金属ナノワイヤSは、それらの交差位置で互いに接触して、電子を伝達する経路を形成する。いくつかの実施態様において、前処理は、基板110の表面上で実行されてもよい。例えば、基板110と金属ナノワイヤ層との間の接着性を高めるために、表面改質処理を行うか、あるいは、基板110の表面上に接着剤層または樹脂層をさらにコーティングする。 First, substrate 110 is prepared, and in step S10, the entire surface of substrate 110 (including surfaces corresponding to visible area VA and peripheral area PA) is coated with a metal nanowire layer including metal nanowires S to form. In some embodiments, the metal nanowire layer may further include a matrix M. In some embodiments, a dispersion or slurry containing metal nanowires S may be formed on the surface of substrate 110 by processes such as screen printing, nozzle coating, or roller coating, and then dispersed. The liquid or slurry is cured or dried to form a metal nanowire layer disposed on substrate 110 . In some embodiments, a roll-to-roll process may be performed such that the dispersion or slurry is coated onto the surface of the continuously fed substrate 110 . After the curing or drying step, the solvent and other substances in the dispersion or slurry volatilize and the metal nanowires S can be randomly distributed on the surface of the substrate 110 or, preferably, the metal nanowires S , can be fixed on the surface of the substrate 110 without falling off to form a metal nanowire layer. The metal nanowires S in the metal nanowire layer can contact each other to provide continuous current paths and form a conductive network. That is, the metal nanowires S contact each other at their crossing positions to form a path for electron transfer. In some embodiments, pretreatments may be performed on the surface of substrate 110 . For example, in order to enhance the adhesion between the substrate 110 and the metal nanowire layer, a surface modification treatment is performed, or an adhesive layer or resin layer is further coated on the surface of the substrate 110 .

いくつかの実施態様において、分散液またはスラリーは、金属ナノワイヤSが溶剤中に均一に分散されるように、溶剤を含む。具体的には、前記溶剤は、例えば、水、アルコール、ケトン、エーテル、炭化水素、芳香族溶剤(ベンゼン、トルエン、キシレンなど)、またはこれらの組み合わせである。いくつかの実施態様において、分散液は、金属ナノワイヤSと溶剤との間の適合性および溶剤中の金属ナノワイヤSの安定性を改善するために、さらに、添加剤、界面活性剤、および/または結合剤を含んでいてもよい。具体的には、添加剤、界面活性剤および/または結合剤は、例えば、カルボキシメチルセルロース、ヒドロキシエチルセルロース、ヒプロメロース、フッ素系界面活性剤(fluorosurfactant)、スルホコハク酸スルホン酸塩(sulfosuccinate sulfonate)、硫酸塩、リン酸塩、ジスルホン酸塩、またはこれらの組み合わせであってよい。 In some embodiments, the dispersion or slurry contains a solvent such that the metal nanowires S are uniformly dispersed in the solvent. Specifically, the solvent is, for example, water, alcohols, ketones, ethers, hydrocarbons, aromatic solvents (benzene, toluene, xylene, etc.), or combinations thereof. In some embodiments, the dispersion further contains additives, surfactants, and/or It may contain a binder. Specifically, additives, surfactants and/or binders include, for example, carboxymethylcellulose, hydroxyethylcellulose, hypromellose, fluorosurfactants, sulfosuccinate sulfonates, sulfates, It may be a phosphate, a disulfonate, or a combination thereof.

いくつかの実施態様において、金属ナノワイヤSの導電性を高めるために、金属ナノワイヤSに対してさらに後処理を行って、金属ナノワイヤSの交差位置における金属ナノワイヤSの接触特性を改善する(例えば、接触面積を増加させる)ことができる。後処理は、加熱、プラズマ供給、コロナ放電、紫外線供給、オゾン供給、または加圧などのステップを含んでいてもよいが、これらに限定されない。具体的には、金属ナノワイヤ層が硬化または乾燥によって形成された後、1つまたは複数のローラを使用して、金属ナノワイヤ層に圧力を加えてもよい。いくつかの実施態様において、金属ナノワイヤSの導電性を高めるために、後処理の加熱および加圧ステップを金属ナノワイヤSに対して同時に実行することができる。いくつかの実施態様において、金属ナノワイヤSは、後処理のために還元剤に曝露されてもよい。例えば、銀ナノワイヤを含む金属ナノワイヤSは、好ましくは、後処理のために銀還元剤に暴露され得る。いくつかの実施態様において、銀還元剤は、水素化ホウ素ナトリウムなどの水素化ホウ素、ジメチルアミンボランなどのホウ素窒素化合物、または水素などのガス還元剤を含んでもよい。後処理を行った後、金属ナノワイヤSの交差位置における接触強度や接触面積を強化することができる。 In some embodiments, in order to increase the electrical conductivity of the metal nanowires S, the metal nanowires S are further subjected to post-treatments to improve the contact properties of the metal nanowires S at the intersections of the metal nanowires S (e.g., increase the contact area). Post-treatments may include, but are not limited to, steps such as heating, plasma application, corona discharge, ultraviolet application, ozone application, or pressurization. Specifically, after the metal nanowire layer is formed by curing or drying, one or more rollers may be used to apply pressure to the metal nanowire layer. In some embodiments, a post-treatment heating and pressure step can be performed on the metal nanowires S simultaneously to increase the electrical conductivity of the metal nanowires S. In some embodiments, the metal nanowires S may be exposed to a reducing agent for post-treatment. For example, metal nanowires S comprising silver nanowires can preferably be exposed to a silver reducing agent for post-treatment. In some embodiments, the silver reducing agent may include a borohydride such as sodium borohydride, a boron nitrogen compound such as dimethylamine borane, or a gaseous reducing agent such as hydrogen. After the post-treatment, the contact strength and contact area at the crossing positions of the metal nanowires S can be enhanced.

次に、ステップS12において、周辺領域PAの基板110の全面に、導電性の良い金属を含む金属材料層を形成し、周辺領域PAの金属ナノワイヤ層を覆う。このステップを行った後、基板110の可視領域VAおよび周辺領域PAに対応する全面に、金属ナノワイヤ層を配置し、周辺領域PAに対応する金属ナノワイヤ層の全面に、金属材料層を配置する。 Next, in step S12, a metal material layer containing a highly conductive metal is formed on the entire surface of the substrate 110 in the peripheral area PA to cover the metal nanowire layer in the peripheral area PA. After performing this step, a metal nanowire layer is disposed on the entire surface of the substrate 110 corresponding to the visible area VA and the peripheral area PA, and a metal material layer is disposed on the entire surface of the metal nanowire layer corresponding to the peripheral area PA.

続いて、ステップS14において、金属材料層および金属ナノワイヤ層に対してパターニングステップを行い、その結果、可視領域VAにおける金属ナノワイヤ層、並びに周辺領域PAにおける金属材料層および金属ナノワイヤ層をそれぞれ、それらのパターンで画定される。それによって、可視領域VAにおけるタッチ電極層120および周辺領域PAにおける周辺回路層130を形成する。詳細には、可視領域VA内の金属ナノワイヤ層の部分は、複数のタッチ電極122を形成するようにパターニングされてもよく、周辺領域PA内の金属ナノワイヤ層の部分は、複数の第1の導電層1320を形成するようにパターニングされてもよく、周辺領域PA内の金属材料層は、複数の第2の導電層1325を形成するようにパターニングされてもよい。したがって、第1の導電層1320と、第1の導電層1320に対応しかつ第1の導電層1320の上方にある第2の導電層1325とは、共に、1つの周辺トレース132の全体を形成する。 Subsequently, in step S14, a patterning step is performed on the metal material layer and the metal nanowire layer, so that the metal nanowire layer in the visible area VA and the metal material layer and the metal nanowire layer in the peripheral area PA, respectively. Defined by a pattern. Thereby, the touch electrode layer 120 in the visible area VA and the peripheral circuit layer 130 in the peripheral area PA are formed. Specifically, portions of the metal nanowire layer within the visible area VA may be patterned to form a plurality of touch electrodes 122, and portions of the metal nanowire layer within the peripheral area PA may be patterned to form a plurality of first conductive electrodes 122. It may be patterned to form layer 1320 and the metal material layer in peripheral area PA may be patterned to form a plurality of second conductive layers 1325 . Thus, the first conductive layer 1320 and the second conductive layer 1325 corresponding to the first conductive layer 1320 and above the first conductive layer 1320 together form an entire peripheral trace 132 . do.

いくつかの実施態様において、タッチ電極層120および周辺回路層130は、エッチングによってパターニングされてもよく、タッチ電極層120および周辺回路層130は、同じエッチングステップまたは異なるエッチングステップで形成されてもよい。周辺回路層130のパターニングのために、エッチングにより形成された各周辺トレース132において、第1の導電層1320の側壁1321と、第2の導電層1325の側壁1326とが、同一平面上のエッチング面(co-planar etching surface)であってもよい。すなわち、第1の導電層1320の側壁1321と、第2の導電層1325の側壁1326とは、同一のエッチングステップで形成される。あるいは、第2の導電層1325の側壁1326と、第1の導電層1320の側壁1321とを別々に、異なるエッチングステップで順次形成してもよい。 In some implementations, the touch electrode layer 120 and the peripheral circuitry layer 130 may be patterned by etching, and the touch electrode layer 120 and the peripheral circuitry layer 130 may be formed in the same etching step or different etching steps. . For patterning of the peripheral circuitry layer 130, in each etched peripheral trace 132, sidewalls 1321 of the first conductive layer 1320 and sidewalls 1326 of the second conductive layer 1325 are coplanar etched planes. (co-planar etching surface). That is, sidewall 1321 of first conductive layer 1320 and sidewall 1326 of second conductive layer 1325 are formed in the same etching step. Alternatively, the sidewalls 1326 of the second conductive layer 1325 and the sidewalls 1321 of the first conductive layer 1320 may be formed separately and sequentially in different etching steps.

次に、ステップS16において、絶縁材料を基板110上にコーティングして、周辺回路層130の全体およびタッチ電極層120の全体を覆い、前記絶縁材料を、硬化/乾燥させて、基板110の表面上にフィルム層140を形成する。いくつかの実施態様において、前記絶縁材料は、さらに、隣接する周辺トレース132の間の空間および隣接するタッチ電極122の間の空間に浸透して、その結果、隣接する周辺トレース132および隣接するタッチ電極122が、硬化/乾燥後に形成されたフィルム層140によって電気的に絶縁される。いくつかの実施態様において、隣接する周辺トレース132の間の空間および隣接するタッチ電極122の間の空間に浸透する絶縁材料は、さらに、金属ナノワイヤ層から部分的に突出する金属ナノワイヤSの一部の突出部分を被覆して、金属ナノワイヤSの一部がフィルム層140に部分的に埋め込まれるようにしてもよい。 Then, in step S16, an insulating material is coated on the substrate 110 to cover the entire peripheral circuit layer 130 and the entire touch electrode layer 120, and the insulating material is cured/dried to form a solid layer on the surface of the substrate 110. A film layer 140 is formed on the . In some implementations, the insulating material further permeates spaces between adjacent peripheral traces 132 and spaces between adjacent touch electrodes 122 , resulting in adjacent peripheral traces 132 and adjacent touch electrodes 122 . The electrodes 122 are electrically insulated by the film layer 140 formed after curing/drying. In some implementations, the insulating material that permeates the spaces between adjacent peripheral traces 132 and the spaces between adjacent touch electrodes 122 is also part of the metal nanowires S that partially protrude from the metal nanowire layer. may be partially embedded in the film layer 140 by covering the protruding portion of the metal nanowires S.

上記ステップS10~S16を行った後、図2Aに示すタッチセンサ100を得ることができる。周辺トレース132の第1の導電層1320と、タッチ電極122とを一体的に形成して、直接的に、電気的接続設計を形成することにより、周辺トレース132とタッチ電極122との間の電気的接触を実現するための追加の接触構造を必要とせず、その結果、周辺領域PAにおける接触構造の占める領域を節約することができる。したがって、各周辺トレース132のライン幅Wを6μm~12μmの間に、任意の2つの隣接する周辺トレース132のライン間隔Dを6μm~12μmの間に設計することを組み合わせて、周辺領域PAの全幅W1を小さくすることができ、その結果、タッチセンサ100は、狭幅ベゼル設計の要件を満たすことができる。 After performing the above steps S10 to S16, the touch sensor 100 shown in FIG. 2A can be obtained. By integrally forming the first conductive layer 1320 of the peripheral traces 132 and the touch electrodes 122 to directly form an electrical connection design, electrical connection between the peripheral traces 132 and the touch electrodes 122 can be achieved. No additional contact structure is required to achieve the physical contact, so that the area occupied by the contact structure in the peripheral area PA can be saved. Therefore, by designing the line width W of each peripheral trace 132 between 6 μm and 12 μm and the line spacing D between any two adjacent peripheral traces 132 between 6 μm and 12 μm, the total width of the peripheral area PA is W1 can be made small so that the touch sensor 100 can meet the requirements of narrow bezel designs.

図1Aおよび図2Bを参照する。図2Bの実施態様において、周辺トレース132の各々は、スタック内に配置された第1の導電層1320および第2の導電層1325を含む。図2Bのタッチセンサ100および図2Aのタッチセンサ100は、実質的に同じ構成要素の構成および接続関係、材料、並びに利点を有することに留意されたい。以下の説明では、図2Bのタッチセンサ100と図2Aのタッチセンサ100との間の相違のみを説明し、前述の図2Aのタッチセンサ100の関連する説明を参照して、さらなる詳細を得ることができる。 Please refer to FIGS. 1A and 2B. In the embodiment of Figure 2B, each of the peripheral traces 132 includes a first conductive layer 1320 and a second conductive layer 1325 arranged in a stack. Note that the touch sensor 100 of FIG. 2B and the touch sensor 100 of FIG. 2A have substantially the same component configurations and connections, materials, and advantages. In the following description, only the differences between the touch sensor 100 of FIG. 2B and the touch sensor 100 of FIG. 2A are described, and reference is made to the related description of the touch sensor 100 of FIG. 2A above for further details. can be done.

図2Bの実施態様と図2Aの実施態様との間の少なくとも1つの違いは、図2Bの周辺トレース132において、第2の導電層1325が、第1の導電層1320と基板110との間にあり、第1の導電層1320の下面1323が、第2の導電層1325の上面1328と接触し、第2の導電層1325とタッチ電極層120が、同じ水平面(例えば、第1の方向D1と第2の方向D2とで形成される水平面)上に位置することである。言い換えると、この実施態様では、第1の導電層1320とタッチ電極層120とは、異なる水平面上にあり(例えば、第1の導電層1320が位置する水平面は、タッチ電極層120が位置する水平面よりも高い)、第1の導電層1320は、クライミング部Gによって、第1の導電層1320に対応するタッチ電極122と接続されている。いくつかの実施態様において、互いに接続された、第1の導電層1320、クライミング部G、およびタッチ電極122は、一体的に形成され、第1の導電層1320、クライミング部G、およびタッチ電極122の間には、実質的に界面がない。いくつかの実施態様において、第1の導電層1320、クライミング部G、およびタッチ電極122は、例えば、基板110上に共形方式(コンフォーマルマナー)(conformal manner)で形成することができる。いくつかの実施態様において、第2の導電層1325の上面1328の輪郭および第1の導電層1320の下面1323の輪郭は、共形であってもよい。すなわち、第1の導電層1320の下面1323は、第2の導電層1325の上面1328の輪郭に沿って延在していてもよく、第1の導電層1320の下面1323は、第2の導電層1325の上面1328と密着して積層されている。 At least one difference between the embodiment of FIG. 2B and the embodiment of FIG. 2A is that in peripheral trace 132 of FIG. Yes, the bottom surface 1323 of the first conductive layer 1320 is in contact with the top surface 1328 of the second conductive layer 1325, and the second conductive layer 1325 and the touch electrode layer 120 are in the same horizontal plane (eg, the first direction D1). the horizontal plane formed by the second direction D2). In other words, in this implementation, the first conductive layer 1320 and the touch electrode layer 120 are on different horizontal planes (eg, the horizontal plane on which the first conductive layer 1320 is located is the horizontal plane on which the touch electrode layer 120 is located). ), the first conductive layer 1320 is connected by the climbing portion G with the touch electrode 122 corresponding to the first conductive layer 1320 . In some implementations, the first conductive layer 1320, the climbing portion G, and the touch electrode 122, which are connected to each other, are integrally formed to form the first conductive layer 1320, the climbing portion G, and the touch electrode 122. There is substantially no interface between In some implementations, the first conductive layer 1320, the climbing portion G, and the touch electrode 122 can be formed on the substrate 110 in a conformal manner, for example. In some implementations, the contour of the top surface 1328 of the second conductive layer 1325 and the contour of the bottom surface 1323 of the first conductive layer 1320 may be conformal. That is, the bottom surface 1323 of the first conductive layer 1320 may extend along the contour of the top surface 1328 of the second conductive layer 1325, and the bottom surface 1323 of the first conductive layer 1320 is the second conductive layer 1325. It is laminated in intimate contact with top surface 1328 of layer 1325 .

さらに、単一の周辺トレース132については、フィルム層140は、第1の導電層1320の側壁1321および上面1322、並びに第2の導電層1325の側壁1326を囲み、かつこれらに接触していてもよい。また、フィルム層140を形成するために使用される絶縁材料が、基板110上に被覆されて、周辺トレース132を覆った後、絶縁材料の一部は、金属ナノワイヤ層の第1の導電層1320の側壁1321および上面1322から部分的に突出する金属ナノワイヤSの一部の突出部分を覆ってもよく、その結果、金属ナノワイヤSの一部は、硬化後にフィルム層140に部分的に埋め込まれる。 Further, for a single peripheral trace 132, film layer 140 may surround and contact sidewalls 1321 and top surface 1322 of first conductive layer 1320 and sidewalls 1326 of second conductive layer 1325. good. Also, after the insulating material used to form the film layer 140 is coated onto the substrate 110 to cover the peripheral traces 132, some of the insulating material is transferred to the first conductive layer 1320 of the metal nanowire layer. may cover the protruding portions of some of the metal nanowires S that partially protrude from the side walls 1321 and the top surface 1322 of the film layer 132, so that some of the metal nanowires S are partially embedded in the film layer 140 after curing.

以下、図2Bのタッチセンサ100の製造方法について簡単に説明する。図2Bのタッチセンサ100の製造方法と図2Aのタッチセンサ100の製造方法は、実質的に同一であることに留意されたい。以下の説明では、図2Bのタッチセンサ100の製造方法と図2Aのタッチセンサ100の製造方法との違いのみを説明し、前述の図2Aのタッチセンサ100の製造方法の関連する説明を参照してさらなる詳細を得ることができる。 A method for manufacturing the touch sensor 100 of FIG. 2B will be briefly described below. Note that the method of manufacturing the touch sensor 100 of FIG. 2B and the method of manufacturing the touch sensor 100 of FIG. 2A are substantially the same. In the following description, only the differences between the method of manufacturing the touch sensor 100 of FIG. 2B and the method of manufacturing the touch sensor 100 of FIG. 2A are described, and reference is made to the related description of the method of manufacturing the touch sensor 100 of FIG. 2A above. You can get more details with

具体的には、図2Bのタッチセンサ100の製造方法において、図2Aのタッチセンサ100の製造方法におけるステップS10とステップS12の順序を逆にする。詳細には、基板110を用意した後、周辺領域PAの基板110上に金属材料層を形成することができ、次いで、金属ナノワイヤ層が周辺領域PAの金属材料層を覆うように、可視領域VAの基板110上および周辺領域PAの金属材料層上に、金属ナノワイヤ層を形成することができる。可視領域VAには金属材料層が形成されていないため、金属材料層は可視領域VAと周辺領域PAとの間の境界に段差領域(step region)を形成し、金属ナノワイヤ層は段差領域を被覆してクライミング部Gを形成することができる。続いて、金属材料層および金属ナノワイヤ層をパターニングして、可視領域VA内のタッチ電極層120および周辺領域PA内の周辺回路層130を形成することもでき、ここで、可視領域VA内の金属ナノワイヤ層をパターニングして、複数のタッチ電極122を形成することができ、周辺領域PA内の金属ナノワイヤ層をパターニングして、複数の第1の導電層1320を形成することができ、周辺領域PA内の金属材料層をパターニングして、複数の第2の導電層1325を形成することができる。したがって、第1の導電層1320と、第1の導電層1320に対応しかつ第1の導電層1320の上方にある第2の導電層1325とは、共に、1つの周辺トレース132の全体を形成する。次いで、基板110上に絶縁材料を塗布して、基板110、タッチ電極層120、および周辺回路層130の表面に設けられたフィルム層140を形成することができる。 Specifically, in the method for manufacturing the touch sensor 100 in FIG. 2B, the order of steps S10 and S12 in the method for manufacturing the touch sensor 100 in FIG. 2A is reversed. In detail, after preparing the substrate 110, a metal material layer can be formed on the substrate 110 in the peripheral area PA, and then the visible area VA so that the metal nanowire layer covers the metal material layer in the peripheral area PA. A metal nanowire layer can be formed on the substrate 110 of the and on the metal material layer in the peripheral area PA. Since no metal material layer is formed in the visible area VA, the metal material layer forms a step region at the boundary between the visible area VA and the peripheral area PA, and the metal nanowire layer covers the step region. Then, the climbing section G can be formed. Subsequently, the metal material layer and the metal nanowire layer can also be patterned to form the touch electrode layer 120 in the visible area VA and the peripheral circuit layer 130 in the peripheral area PA, where the metal The nanowire layer can be patterned to form a plurality of touch electrodes 122, the metal nanowire layer in the peripheral area PA can be patterned to form a plurality of first conductive layers 1320, and the peripheral area PA The inner layer of metal material can be patterned to form a plurality of second conductive layers 1325 . Thus, the first conductive layer 1320 and the second conductive layer 1325 corresponding to the first conductive layer 1320 and above the first conductive layer 1320 together form an entire peripheral trace 132 . do. An insulating material can then be applied on the substrate 110 to form a film layer 140 provided on the surfaces of the substrate 110 , the touch electrode layer 120 and the peripheral circuit layer 130 .

図2Bのタッチセンサ100の製造方法では、周辺トレース132の第1の導電層1320とタッチ電極122とを一体的に形成して、電気的接続設計を直接形成することにより、周辺トレース132とタッチ電極122との間の電気的接触を実現するための付加的な接触構造を必要とせず、その結果、周辺領域PAにおける接触構造の占める領域を節約することができる。したがって、各周辺トレース132のライン幅Wを6μm~12μmの間に、任意の2つの隣接する周辺トレース132のライン間隔Dを6μm~12μmの間に、組み合わせて設計することにより、周辺領域PAの全幅W1を小さくすることができ、その結果、タッチセンサ100は、狭幅ベゼル設計の要件を満たすことができる。 The method of fabricating the touch sensor 100 of FIG. 2B integrates the first conductive layer 1320 of the peripheral traces 132 and the touch electrodes 122 to directly form the electrical connection design to achieve the peripheral traces 132 and the touch electrodes 122 . No additional contact structure is required to achieve electrical contact with the electrode 122, so that the area occupied by the contact structure in the peripheral area PA can be saved. Therefore, by combining the line width W of each peripheral trace 132 between 6 μm and 12 μm and the line spacing D between any two adjacent peripheral traces 132 between 6 μm and 12 μm, the peripheral area PA can be The overall width W1 can be reduced so that the touch sensor 100 can meet the requirements of narrow bezel designs.

図1Aおよび2Cを参照する。図2Cの実施態様において、周辺トレース132の各々は、マトリクスMと、マトリクスM内に分布された複数の金属ナノワイヤSとを含み、被覆構造150は、マトリクスMと、各金属ナノワイヤSとの間の界面上にある。言い換えると、周辺回路層130の周辺トレース132の各々は、少なくとも、改質(modify)金属ナノワイヤ(本明細書で言及される「改質金属ナノワイヤ」は、金属ナノワイヤSと、金属ナノワイヤSの表面を覆う被覆構造150とを含む)を含む。いくつかの実施態様において、被覆構造150は、無電解めっき/電解によって形成され得るめっき層であってもよい。無電解めっき/電解に用いられる金属は、通常、金属ナノワイヤSの形状に沿って成長/析出するため、被覆構造150は、金属ナノワイヤSのプロファイルに沿って、金属ナノワイヤSを均一に被覆する。一方、金属ナノワイヤSがない位置では、マトリクスM内に金属析出物が存在しないため、マトリクスM内に被覆構造150が単独で存在することはない。全体として、被覆構造150は、隣接する金属ナノワイヤSの間に充填され、被覆構造150は、金属ナノワイヤSとマトリクスMとの間にあり、被覆構造150および被覆構造150によって覆われた金属ナノワイヤSは、全体と見なすことができ、全体の間のギャップはマトリクスMによって占有される。被覆構造150によって被覆された金属ナノワイヤS(すなわち、改質金属ナノワイヤ)の導電率は、未改質の金属ナノワイヤSの導電率よりも高い。上記に基づいて、電子は、好ましくは、互いに隣接して接触している改質金属ナノワイヤを介して周辺トレース132内に移動されることができる。これにより、タッチセンサ100の表面抵抗を低減することができ、タッチセンサ100の導電率を向上させることができる。 See FIGS. 1A and 2C. 2C, each of the peripheral traces 132 includes a matrix M and a plurality of metal nanowires S distributed within the matrix M, and the covering structure 150 is between the matrix M and each metal nanowire S. is on the interface of In other words, each of the peripheral traces 132 of the peripheral circuit layer 130 includes at least a modified metal nanowire ("modified metal nanowires" as referred to herein are the metal nanowires S and the surface of the metal nanowires S). and a covering structure 150 covering the . In some embodiments, coating structure 150 may be a plated layer that may be formed by electroless/electrolytic plating. Since the metal used for electroless plating/electrolysis usually grows/deposits along the shape of the metal nanowires S, the coating structure 150 uniformly coats the metal nanowires S along the profile of the metal nanowires S. On the other hand, since there is no metal precipitate in the matrix M at positions where there is no metal nanowire S, the covering structure 150 alone does not exist in the matrix M. FIG. Overall, the coating structure 150 is filled between adjacent metal nanowires S, the coating structure 150 is between the metal nanowires S and the matrix M, the coating structure 150 and the metal nanowires S covered by the coating structure 150 can be viewed as wholes, the gaps between the wholes being occupied by the matrix M. The electrical conductivity of the metal nanowires S covered by the coating structure 150 (ie, the modified metal nanowires) is higher than the electrical conductivity of the unmodified metal nanowires S. Based on the above, electrons can preferably be transferred into peripheral traces 132 through modified metal nanowires that are adjacent and in contact with each other. Thereby, the surface resistance of the touch sensor 100 can be reduced, and the conductivity of the touch sensor 100 can be improved.

いくつかの実施態様において、被覆構造150は、金属ナノワイヤSとマトリクスMとの間の界面の全体を被覆して、金属ナノワイヤSとマトリクスMとの間の界面上に被覆層を均一に形成することができる。いくつかの実施態様において、被覆構造150の被覆率は、金属ナノワイヤSの総表面積の約80%を超えてもよく、約90%~約95%、約90%~約99%、または約90%~100%であってもよい。被覆構造150の被覆率を100%とすると、初期金属ナノワイヤSの表面が全く露出していないことを意味することを理解されたい。いくつかの実施態様において、被覆構造150は、導電性材料を含む、層状構造、島状の突出構造、点(ドット)状の突出構造、またはこれらの組み合わせであってもよい。いくつかの実施態様において、導電性材料は、例えば、銀、金、白金、ニッケル、銅、イリジウム、ロジウム、パラジウム、オスミウム、前記の材料を含む合金、または前記の材料を含まない合金を含んでいてもよい。いくつかの実施態様において、被覆構造150は、無電解銅めっき層、電気めっき銅層、または無電解銅-ニッケル合金めっき層などの単一の導電性材料で構成される単層構造であってもよい。あるいは、被覆構造150は、例えば、無電解銅めっき層を最初に形成し、その後、無電解銀めっき層を形成するなど、2つ以上の導電性材料から構成される二層構造や多層構造であってもよい。 In some embodiments, the coating structure 150 covers the entire interface between the metal nanowires S and the matrix M to form a uniform coating layer on the interface between the metal nanowires S and the matrix M. be able to. In some implementations, the coverage of the covering structure 150 may be greater than about 80% of the total surface area of the metal nanowires S, about 90% to about 95%, about 90% to about 99%, or about 90%. % to 100%. It should be understood that if the coverage of the covering structure 150 is 100%, it means that the surface of the initial metal nanowires S is not exposed at all. In some embodiments, the covering structure 150 may be a layered structure, an island-like protruding structure, a dot-like protruding structure, or a combination thereof, including a conductive material. In some embodiments, the conductive material includes, for example, silver, gold, platinum, nickel, copper, iridium, rhodium, palladium, osmium, alloys containing the aforementioned materials, or alloys not containing the aforementioned materials. You can In some embodiments, the covering structure 150 is a single layer structure composed of a single conductive material, such as an electroless copper plated layer, an electroplated copper layer, or an electroless copper-nickel alloy plated layer. good too. Alternatively, the coating structure 150 may be a bi-layer or multi-layer structure composed of two or more conductive materials, such as first forming an electroless copper plated layer followed by an electroless silver plated layer. There may be.

いくつかの実施態様において、周辺回路層130およびタッチ電極層120は、同じ水平面(例えば、第1の方向D1と第2の方向D2とで形成される水平面)上にあってもよい。いくつかの実施態様において、可視領域VA内のタッチ電極層120は、未改質金属ナノワイヤSを含んでいてもよい。すなわち、タッチ電極層120は、マトリクスM内に分布する金属ナノワイヤSを含んでもよく、マトリクスMと各金属ナノワイヤSとの間の界面には、被覆構造150は存在しない。他のいくつかの実施態様において、タッチ電極層120は、インターレース(interlace)された細い線(ライン)を有するグリッドパターンなどの特別なパターン設計を備えていてもよい。そのような実施態様では、可視領域VA内のタッチ電極層120は、可視でないという前提の下で、改質金属ナノワイヤを含むように設計されることができる。いくつかの実施態様において、タッチセンサ100は、さらに、フィルム層140を含んでもよく、フィルム層140は、周辺回路層130およびタッチ電極層120の全面を覆い、さらに、隣接する周辺トレース132の間および隣接するタッチ電極122の間に充填され、その結果、隣接する周辺トレース132および隣接するタッチ電極122は、短絡を避けるために電気的に絶縁される。 In some implementations, the peripheral circuit layer 130 and the touch electrode layer 120 may be on the same horizontal plane (eg, the horizontal plane formed by the first direction D1 and the second direction D2). In some implementations, the touch electrode layer 120 within the visible area VA may include unmodified metal nanowires S. That is, the touch electrode layer 120 may include metal nanowires S distributed within a matrix M, and the interface between the matrix M and each metal nanowire S is free of the covering structure 150 . In some other implementations, the touch electrode layer 120 may have a special pattern design, such as a grid pattern with interlaced fine lines. In such embodiments, the touch electrode layer 120 within the visible area VA can be designed to include modified metal nanowires under the assumption that they are not visible. In some implementations, the touch sensor 100 may further include a film layer 140 that covers the entire surface of the peripheral circuitry layer 130 and the touch electrode layer 120 and also between adjacent peripheral traces 132 . and adjacent touch electrodes 122, so that adjacent peripheral traces 132 and adjacent touch electrodes 122 are electrically isolated to avoid short circuits.

上述の構成要素の接続関係、材料、および利点は、以下では繰り返されないことを理解されたい。以下、図2Cのタッチセンサ100の製造方法について簡単に説明する。図2Cのタッチセンサ100の製造方法は、ステップS20~ステップS28を含み、ステップS20~ステップS28を順次実行することができる。 It should be understood that the connection relationships, materials, and advantages of the components described above are not repeated below. A method for manufacturing the touch sensor 100 of FIG. 2C will be briefly described below. The manufacturing method of the touch sensor 100 of FIG. 2C includes steps S20 to S28, and steps S20 to S28 can be sequentially performed.

まず、基板110を用意し、ステップS20において、基板110の表面の全体(可視領域VAおよび周辺領域PAを含む)に、金属ナノワイヤSおよびマトリクスMを含む金属ナノワイヤ層をコーティングし、形成する。さらなる詳細については、前述のステップS10を参照することができるが、これについては以下に繰り返さない。 First, the substrate 110 is prepared, and the entire surface of the substrate 110 (including the visible area VA and the peripheral area PA) is coated with a metal nanowire layer including the metal nanowires S and the matrix M in step S20. For further details, reference may be made to step S10 above, which will not be repeated below.

次に、ステップS22において、金属ナノワイヤ層におけるマトリクスMの硬化度が制御され、その結果、金属ナノワイヤSが、マトリクスM内に、予備硬化状態または不完全硬化状態で埋め込まれる。いくつかの実施態様において、マトリクスMを予備硬化状態または不完全硬化状態に到達させるように、マトリクスMのコーティングまたは硬化条件(例えば、温度および/または光硬化パラメータ)を制御することができる。いくつかの実施態様において、マトリクスMの厚さは、約20nm~約10μm、約50nm~約200nm、または約30nm~約100nmの間であり得る。例えば、マトリックスMの厚さは、約90nmまたは100nmとしてもよい。本開示を簡潔かつ明確に説明するために、金属ナノワイヤSおよびマトリクスMは、図2Cにおいて、全体の構造層として示されるが、本開示は、この点に関して限定されないことを理解されたい。金属ナノワイヤSおよびマトリクスMは、他の種類の構造層(例えば、積層構造)に組み合わ(combine)されてもよい。 Next, in step S22, the hardening degree of the matrix M in the metal nanowire layer is controlled, so that the metal nanowires S are embedded in the matrix M in a pre-hardened state or an incompletely hardened state. In some embodiments, the coating or curing conditions (eg, temperature and/or photocuring parameters) of matrix M can be controlled to cause matrix M to reach a pre-cured state or a partially cured state. In some embodiments, the thickness of matrix M can be between about 20 nm and about 10 μm, between about 50 nm and about 200 nm, or between about 30 nm and about 100 nm. For example, the thickness of matrix M may be approximately 90 nm or 100 nm. To briefly and clearly describe the present disclosure, the metal nanowires S and the matrix M are shown in FIG. 2C as overall structural layers, but it should be understood that the present disclosure is not limited in this respect. Metal nanowires S and matrix M may be combined in other types of structural layers (eg, laminated structures).

続いて、ステップS24において、金属ナノワイヤ層に対して、可視領域VAにおける金属ナノワイヤ層の一部と周辺領域PAにおける金属ナノワイヤ層の一部とをそれぞれそれらのパターンで画定するように、パターニングステップを行い、可視領域VAと周辺領域PAとに複数の導電構造を形成する。いくつかの実施態様において、可視領域VA内の導電構造は、タッチ電極122を有するタッチ電極層120を形成するようにパターニングされてもよく、周辺領域PA内の導電構造は、後続の改質ステップにおいて、周辺トレース132を有する周辺回路層130を形成するようにパターニングされてもよい。いくつかの実施態様において、導電構造は、エッチングによってパターニングしてもよい。いくつかの実施態様において、可視領域VAおよび周辺領域PA内の導電構造を同時にエッチングしてもよく、エッチングマスク(例えばフォトレジスト)を使用して、周辺領域PAおよび可視領域VA内のパターニングされた導電構造を同じプロセスで一度に製造してもよい。いくつかの実施態様において、金属ナノワイヤ層内の金属ナノワイヤSが銀ナノワイヤである場合、エッチング液は、銀をエッチングするために使用することができる組成物であってもよい。例えば、エッチング液の主成分は、同じプロセスで銀材料を除去するために、HPO(エッチング液における体積比が約55%~約70%のHPO)およびHNO(エッチング液における体積比が約5%~約15%のHNO)であることができる。他のいくつかの実施態様において、エッチング液の主成分は、塩化第二鉄/硝酸またはリン酸/過酸化水素であってもよい。 Subsequently, in step S24, a patterning step is performed on the metal nanowire layer so as to define a part of the metal nanowire layer in the visible area VA and a part of the metal nanowire layer in the peripheral area PA, respectively. to form a plurality of conductive structures in the visible area VA and the peripheral area PA. In some implementations, the conductive structures in the visible area VA may be patterned to form a touch electrode layer 120 with touch electrodes 122, and the conductive structures in the peripheral area PA may be subjected to a subsequent modification step. , may be patterned to form peripheral circuitry layer 130 with peripheral traces 132 . In some implementations, the conductive structure may be patterned by etching. In some implementations, the conductive structures in the visible area VA and the peripheral area PA may be etched simultaneously, and an etch mask (eg, photoresist) is used to pattern the conductive structures in the peripheral area PA and the visible area VA. The conductive structures may be manufactured at once in the same process. In some embodiments, if the metal nanowires S in the metal nanowire layer are silver nanowires, the etchant may be a composition that can be used to etch silver. For example, the main components of the etchant are H 3 PO 4 (about 55% to about 70% by volume of H 3 PO 4 in the etchant) and HNO 3 (etchant) to remove the silver material in the same process. about 5% to about 15% HNO 3 ). In some other embodiments, the main components of the etchant may be ferric chloride/nitric acid or phosphoric acid/hydrogen peroxide.

次に、ステップS26において、周辺領域PA内に少なくとも複数の改質金属ナノワイヤを含む周辺回路層130を形成するための改質ステップを行う。なお、改質ステップの間、フォトレジスト、剥離可能な接着剤、または同様の材料層を用いて、可視領域VAのタッチ電極層120を覆い、周辺領域PAの導電構造のみに改質ステップを施すようにしてもよい。いくつかの実施態様において、無電解銅めっき液(銅イオン溶液、キレート剤、アルカリ剤、還元剤、緩衝剤、安定剤などを含む)を調製することができ、周辺領域PAの導電構造を無電解銅めっき液に浸漬することができる。無電解銅めっき液は、予備硬化または不完全に硬化されたマトリクスMに浸透し、毛細管現象により金属ナノワイヤSの表面に接触することができる。同時に、金属ナノワイヤSは、無電解銅めっき層が金属ナノワイヤS上に堆積されて、被覆構造150を形成するように、銅の析出を促進する触媒点または核形成点として機能することができる。 Next, in step S26, a modification step is performed to form the peripheral circuit layer 130 including at least a plurality of modified metal nanowires in the peripheral area PA. Note that during the modification step, a layer of photoresist, peelable adhesive, or similar material is used to cover the touch electrode layer 120 in the visible area VA, and only the conductive structure in the peripheral area PA undergoes the modification step. You may do so. In some embodiments, an electroless copper plating solution (including a copper ion solution, a chelating agent, an alkaline agent, a reducing agent, a buffering agent, a stabilizer, etc.) can be prepared to render the conductive structure of the peripheral area PA non-conductive. It can be immersed in an electrolytic copper plating solution. The electroless copper plating solution can penetrate the pre-cured or incompletely cured matrix M and contact the surface of the metal nanowires S by capillary action. At the same time, the metal nanowires S can act as catalytic or nucleation points that promote copper deposition such that an electroless copper plating layer is deposited on the metal nanowires S to form the coating structure 150 .

改質ステップの間、被覆構造150は、金属ナノワイヤSの初期形状に従って実質的に成長し、改質時間が増加するにつれて、金属ナノワイヤSを被覆する構造を形成する。銅材料は、各金属ナノワイヤSの表面(すなわち、金属ナノワイヤSとマトリクスMとの間の界面)に沿って成長するので、観察された銅の形状は、めっき後の各金属ナノワイヤSの初期形状(例えば、線形構造)に極めて類似しており、銅は、均一に成長して、同様のサイズ(例えば、厚さ)を有する外層構造(outer-layered structure)を形成する。これに対して、金属ナノワイヤSが存在しないマトリクスMには、銅の析出がない。すなわち、改質ステップを良好に制御することにより、マトリクスMと各金属ナノワイヤSとの間の界面に被覆構造150が形成され、金属ナノワイヤSの表面に接触することなくマトリクスM内に単独で存在する被覆構造150は存在しない。いくつかの実施態様において、マトリクスMおよび無電解めっき液/電解質液は、互いに適合する材料を含み得る。例えば、非アルカリ耐性ポリマーを用いてマトリクスMを作製する場合、無電解めっき液はアルカリ溶液であることができる。したがって、このステップでは、マトリクスMの前述の予備硬化または不完全硬化状態を利用することに加えて、無電解めっき液をさらに利用して、予備硬化または不完全硬化マトリクスMを攻撃(エッチングと同様)して、前述の改質ステップを促進することができる。 During the modification step, the covering structure 150 grows substantially according to the initial shape of the metal nanowires S, forming a structure covering the metal nanowires S as the modification time increases. Since the copper material grows along the surface of each metal nanowire S (i.e., the interface between the metal nanowire S and the matrix M), the observed shape of the copper is the initial shape of each metal nanowire S after plating. (eg, a linear structure), where the copper grows uniformly to form an outer-layered structure with similar size (eg, thickness). On the other hand, in the matrix M in which the metal nanowires S are not present, there is no deposition of copper. That is, by well controlling the modification step, the coating structure 150 is formed at the interface between the matrix M and each metal nanowire S and exists alone in the matrix M without contacting the surface of the metal nanowire S. There is no covering structure 150 for In some embodiments, matrix M and electroless plating solution/electrolyte solution may comprise materials that are compatible with each other. For example, if a non-alkali resistant polymer is used to make the matrix M, the electroless plating solution can be an alkaline solution. Therefore, in this step, in addition to utilizing the aforementioned pre-cured or incompletely cured state of the matrix M, the electroless plating solution is further utilized to attack the pre-cured or incompletely cured matrix M (similar to etching). ) to facilitate the aforementioned modification steps.

いくつかの実施態様において、被覆構造150の成長条件(例えば、無電解めっき時間および/または無電解めっき液の成分濃度)は、被覆構造150が過剰成長せずに、金属ナノワイヤSの表面のみを覆うように、制御することができる。さらに、予備硬化または不完全硬化されたマトリクスMは、成長を制限または制御する役割を果たすこともできる。したがって、被覆構造150の成長反応は、金属ナノワイヤSとマトリクスMとの間の界面に限定され、その結果、被覆構造150は、制御された均一な方法で成長することができる。このように、改質ステップにより形成された被覆構造150は、金属ナノワイヤSに接触することなくマトリックスM内に単独で析出/成長するのではなく、マトリックスMと各金属ナノワイヤSの表面との間に形成される。いくつかの実施態様において、硬化ステップは、さらに、改質ステップの後に実行されてもよく、その結果、予備硬化または不完全に硬化されたマトリクスMは、完全に硬化された状態に到達することができる。 In some embodiments, the growth conditions of the coating structure 150 (eg, the electroless plating time and/or the component concentrations of the electroless plating solution) are such that the coating structure 150 does not overgrow and only the surface of the metal nanowires S is grown. It can be controlled to cover. Additionally, the pre-cured or partially cured matrix M can also serve to limit or control growth. Therefore, the growth reaction of the coating structure 150 is confined to the interface between the metal nanowires S and the matrix M, so that the coating structure 150 can grow in a controlled and uniform manner. In this way, the coating structure 150 formed by the modification step does not deposit/grow solely within the matrix M without contacting the metal nanowires S, but between the matrix M and the surface of each metal nanowire S. formed in In some embodiments, the curing step may also be performed after the modification step, so that the pre-cured or incompletely cured matrix M reaches a fully cured state. can be done.

続いて、ステップS28において、基板110上に、周辺回路層130の全体およびタッチ電極層120の全体を覆うように、絶縁材料をコーティングし、絶縁材料を硬化/乾燥させて、基板110の表面上にフィルム層140を形成する。いくつかの実施態様において、絶縁材料は、さらに、隣接する周辺トレース132の間の空間および隣接するタッチ電極122の間の空間に浸透してもよく、その結果、隣接する周辺トレース132および隣接するタッチ電極122が、硬化後に形成されたフィルム層140によって電気的に絶縁される。 Subsequently, in step S28, an insulating material is coated on the substrate 110 so as to cover the entire peripheral circuit layer 130 and the entire touch electrode layer 120, the insulating material is cured/dried, and the surface of the substrate 110 is coated with an insulating material. A film layer 140 is formed on the . In some implementations, the insulating material may also permeate spaces between adjacent peripheral traces 132 and spaces between adjacent touch electrodes 122 , resulting in adjacent peripheral traces 132 and adjacent touch electrodes 122 . The touch electrodes 122 are electrically insulated by the film layer 140 formed after curing.

以上のステップS20~S28を行った後、図2Cに示すタッチセンサ100を得ることができる。全体として、周辺領域PA内の周辺トレース132の各々は、改質金属ナノワイヤを含んでもよく、可視領域VA内のタッチ電極122の各々は、改質金属ナノワイヤまたは未改質金属ナノワイヤSを含んでもよい。周辺領域PAの周辺回路層130では、改質前の周辺トレース132が、可視領域VAのタッチ電極122と一体的に形成され、電気的接続を直接形成する。言い換えると、周辺トレース132とタッチ電極122との間の電気的接触を実現するための追加的な接触構造を必要とせず、その結果、周辺領域PAにおける接触構造の占める領域を節約することができる。このように、各周辺トレース132のライン幅Wを6μm~12μmの間に、任意の2つの隣接する周辺トレース132のライン間隔Dを6μm~12μmの間に組み合わせて設計することにより、周辺領域PAの全幅W1を小さくすることができ、その結果、タッチセンサ100を狭幅ベゼル設計の要件に対応させることができる。 After performing the above steps S20 to S28, the touch sensor 100 shown in FIG. 2C can be obtained. Overall, each of the peripheral traces 132 in the peripheral area PA may comprise a modified metal nanowire, and each of the touch electrodes 122 in the visible area VA may comprise a modified metal nanowire or an unmodified metal nanowire S. good. In the peripheral circuit layer 130 in the peripheral area PA, the peripheral traces 132 before modification are integrally formed with the touch electrodes 122 in the visible area VA to form direct electrical connections. In other words, no additional contact structures are required to realize electrical contact between the peripheral traces 132 and the touch electrodes 122, so that the area occupied by the contact structures in the peripheral area PA can be saved. . In this way, by combining the line width W of each peripheral trace 132 between 6 μm and 12 μm and the line spacing D between any two adjacent peripheral traces 132 between 6 μm and 12 μm, the peripheral area PA can be reduced, thereby allowing the touch sensor 100 to accommodate the requirements of narrow bezel designs.

図2A~2Cに開示された前述の実施態様によれば、周辺トレース132を様々な構造に実装することができる。以下の説明では、光学顕微鏡画像を用いて、さらに、周辺トレース132のライン幅Wおよびライン間隔Dの上述の設計の実現可能性を検証する。以下の実施態様および比較例の光学顕微鏡画像において、周辺トレース132は、図2Aに示される構造内に実装され、周辺トレース132の第2の導電層1325の金属材料は銅である。また、ライン幅Wは、単一の周辺トレース132の異なる3つの位置におけるライン幅の平均値であり、ライン間隔Dは、2つの隣接する周辺トレース132の異なる3つの位置におけるライン間隔の平均値である。 Peripheral traces 132 can be implemented in a variety of structures, according to the aforementioned implementations disclosed in FIGS. 2A-2C. The following discussion uses optical microscope images to further verify the feasibility of the above design of the line width W and line spacing D of the peripheral trace 132 . In the optical microscope images of the embodiments and comparative examples below, the peripheral trace 132 is implemented in the structure shown in FIG. 2A, and the metallic material of the second conductive layer 1325 of the peripheral trace 132 is copper. Also, the line width W is the average line width at three different locations on a single peripheral trace 132, and the line spacing D is the average line spacing at three different locations on two adjacent peripheral traces 132. is.

図3Aおよび3Bは、本開示のいくつかの実施態様による、周辺トレース132の光学顕微鏡画像である。図3Aを参照する。いずれの周辺トレース132のライン幅Wも約8μmであり、2つの隣接する周辺トレース132の間のライン間隔Dも約8μmである。図3Aに示される光学顕微鏡画像から、周辺トレース132のライン幅Wおよびライン間隔Dが約8μmとなるように製造された場合、周辺トレース132は、短絡または開回路することなく、良好かつ均一に形成できることが分かる。また、ライン幅Wおよびライン間隔Dを約8μmに設計する場合、製造されたタッチセンサ100は、狭幅ベゼル製品のサイズ要件を容易に満たすことができ、設計の自由度がより高くなる。図3Bを参照する。いずれの周辺トレース132のライン幅Wも約6μmであり、2つの隣接する周辺トレース132の間のライン間隔Dも約6μmである。図3Bに示す光学顕微鏡画像から、周辺トレース132のライン幅Wおよびライン間隔Dをさらに約6μmに低減した場合、周辺トレース132は、短絡または開回路なしで、良好かつ均一に形成できることが分かる。 3A and 3B are optical microscope images of peripheral trace 132, according to some embodiments of the present disclosure. See FIG. 3A. The line width W of any peripheral trace 132 is approximately 8 μm, and the line spacing D between two adjacent peripheral traces 132 is also approximately 8 μm. From the optical microscope image shown in FIG. 3A, when fabricated such that the line width W and line spacing D of the peripheral traces 132 are about 8 μm, the peripheral traces 132 perform well and uniformly without shorts or open circuits. I know it can be formed. In addition, if the line width W and line spacing D are designed to be about 8 μm, the manufactured touch sensor 100 can easily meet the size requirements of narrow-bezel products, providing greater design freedom. See FIG. 3B. The line width W of any peripheral trace 132 is approximately 6 μm, and the line spacing D between two adjacent peripheral traces 132 is also approximately 6 μm. From the optical microscope image shown in FIG. 3B, it can be seen that when the line width W and line spacing D of the peripheral traces 132 are further reduced to about 6 μm, the peripheral traces 132 can be formed well and uniformly without shorts or open circuits.

図3Cおよび3Dは、いくつかの比較例による周辺トレース132の光学顕微鏡画像である。図3Cおよび3Dを参照する。図3Cおよび3Dの比較例は、ライン幅Wが約5μmでライン間隔Dが約5μmの周辺トレース132を製造しようとする例である。図3Cから分かるように、周辺トレース132は、オーバーエッチングのために、良好で均一に形成されず、開回路がある。図3Dから分かるように、周辺トレース132はまた、オーバーエッチングのために良好かつ均一に形成されず、不十分なエッチングのために、2つの隣接する周辺トレース132の間に短絡がある。以上のことから、タッチセンサ100をタッチセンサ100の電気的仕様に適合させるためには、周辺トレース132のライン幅Wおよびライン間隔Dの下限は、約6μmである。 3C and 3D are optical microscope images of peripheral traces 132 according to some comparative examples. See FIGS. 3C and 3D. The comparative example of FIGS. 3C and 3D is an attempt to fabricate peripheral traces 132 with a line width W of about 5 μm and a line spacing D of about 5 μm. As can be seen from FIG. 3C, the peripheral traces 132 are not well formed and have open circuits due to overetching. As can be seen from FIG. 3D, the peripheral traces 132 are also not well and uniformly formed due to over-etching, and there is a short between two adjacent peripheral traces 132 due to insufficient etching. From the above, in order for the touch sensor 100 to meet the electrical specifications of the touch sensor 100, the lower limit of the line width W and the line spacing D of the peripheral traces 132 is about 6 μm.

本開示の前述の実施態様によれば、本開示のタッチセンサの周辺トレースは、金属ナノワイヤを含み、周辺トレースのライン幅およびライン間隔は、それぞれ、特定の数値範囲内になるように設計される。さらに、実施可能な特定の数値範囲内のライン幅およびライン間隔を有する周辺トレースの様々な構造が提供される。このように、タッチセンサは、タッチセンサの電気的仕様および狭幅ベゼル設計の要件を満たす様々な用途を提供することができ、それによって、市場の要求を満たすことができる。さらに、タッチセンサの周辺トレースが異なる材料で構成される場合、異なる材料および対応するパターニングプロセス条件に起因する異なる制限がある。言い換えると、金属ナノワイヤとは異なる材料で構成される周辺トレースの仕様と、金属ナノワイヤで構成される周辺トレースの仕様とは、比較にならない。 According to the foregoing embodiments of the present disclosure, the peripheral traces of the touch sensor of the present disclosure comprise metal nanowires, and the line width and line spacing of the peripheral traces are each designed to be within specific numerical ranges. . Additionally, various configurations of peripheral traces are provided having line widths and line spacings within specific numerical ranges that are practicable. In this way, the touch sensor can provide a variety of applications that meet the requirements of touch sensor electrical specifications and narrow bezel design, thereby meeting market demand. Moreover, if the peripheral traces of the touch sensor are composed of different materials, there are different limitations due to the different materials and corresponding patterning process conditions. In other words, the specifications of peripheral traces composed of a material different from metal nanowires are not comparable to those of peripheral traces composed of metal nanowires.

本開示は、その特定の実施態様を参照してかなり詳細に説明したが、他の実施態様も可能である。したがって、添付の特許請求の範囲の精神および範囲は、本明細書に含まれる実施態様の説明に限定されるべきではない。 Although the present disclosure has been described in considerable detail with reference to specific implementations thereof, other implementations are possible. Therefore, the spirit and scope of the appended claims should not be limited to the description of the embodiments contained herein.

本開示の範囲または精神から逸脱することなく、本開示の構造に対して様々な修正および変形を行うことができることは、当業者には明らかであろう。上記に鑑みて、本開示は、以下の特許請求の範囲の範囲内にある限り、本開示の修正および変形を含むことが意図される。 It will be apparent to those skilled in the art that various modifications and variations can be made to the structures of the disclosure without departing from the scope or spirit of the disclosure. In view of the above, it is intended that the present disclosure include modifications and variations of the present disclosure as long as they come within the scope of the following claims.

Claims (15)

可視領域と、前記可視領域の少なくとも片側に周辺領域とを有するタッチセンサであって、
基板;
前記基板の表面上に配置され、前記可視領域に対応する複数のタッチ電極を含む、タッチ電極層;および
前記周辺領域に対応しかつ前記基板の表面上に配置され、前記タッチ電極にそれぞれ電気的に接続される、複数の周辺トレース、
を含み、
前記周辺トレースの各々は、マトリクスと、前記マトリクス内に分布された複数の金属ナノワイヤとを含み、前記周辺トレースの各々のライン幅は、6μm以上、12μm以下であり、前記周辺トレースの任意の隣接する周辺トレースのライン間隔は、6μm以上、12μm以下であることを特徴とするタッチセンサ。
A touch sensor having a visible area and a peripheral area on at least one side of the visible area,
substrate;
a touch electrode layer disposed on the surface of the substrate and including a plurality of touch electrodes corresponding to the visible region; and a touch electrode layer disposed on the surface of the substrate corresponding to the peripheral region and electrically connected to each of the touch electrodes. multiple peripheral traces connected to
including
Each of the peripheral traces includes a matrix and a plurality of metal nanowires distributed within the matrix, each of the peripheral traces has a line width of 6 μm or more and 12 μm or less; A touch sensor, wherein the line spacing of the peripheral traces is 6 μm or more and 12 μm or less.
前記周辺トレースの各々のライン幅が8μm以下であり、前記周辺トレースの任意の隣接する周辺トレースのライン間隔が8μm以下である、請求項1に記載のタッチセンサ。 2. The touch sensor of claim 1, wherein each of said peripheral traces has a line width of 8[mu]m or less and a line spacing between any adjacent ones of said peripheral traces is 8[mu]m or less. 前記可視領域の幅に対する、前記可視領域の片側の前記周辺領域の幅の比が、0.003~0.010の間である、請求項1または2に記載のタッチセンサ。 The touch sensor according to claim 1 or 2, wherein the ratio of the width of said peripheral area on one side of said visible area to the width of said visible area is between 0.003 and 0.010. 前記タッチ電極層が、前記マトリクスと、前記マトリクス内に分布された前記金属ナノワイヤとを含む金属ナノワイヤ層である、請求項1~3のいずれか一項に記載のタッチセンサ。 The touch sensor according to any one of claims 1 to 3, wherein said touch electrode layer is a metal nanowire layer comprising said matrix and said metal nanowires distributed within said matrix. 前記周辺トレースの各々が、スタック内に配置された、第1の導電層および第2の導電層を含み、前記第1の導電層が、前記マトリクスと、前記マトリクス内に分布された前記金属ナノワイヤとを含む金属ナノワイヤ層である、請求項1~4のいずれか一項に記載のタッチセンサ。 each of said peripheral traces comprising a first conductive layer and a second conductive layer arranged in a stack, said first conductive layer comprising said matrix and said metal nanowires distributed within said matrix; The touch sensor according to any one of claims 1 to 4, which is a metal nanowire layer containing. 前記第1の導電層が、前記第2の導電層と前記基板との間にあり、前記第1の導電層が、前記第2の導電層の下面に接触する、請求項5に記載のタッチセンサ。 6. The touch of claim 5, wherein the first conductive layer is between the second conductive layer and the substrate, and wherein the first conductive layer contacts a bottom surface of the second conductive layer. sensor. 前記第1の導電層および前記タッチ電極層が、同じ水平面上にある、請求項6に記載のタッチセンサ。 7. The touch sensor of claim 6, wherein the first conductive layer and the touch electrode layer are on the same horizontal plane. 前記第2の導電層が、前記第1の導電層と前記基板との間にあり、前記第2の導電層が、前記第1の導電層の下面に接触する、請求項5に記載のタッチセンサ。 6. The touch of claim 5, wherein the second conductive layer is between the first conductive layer and the substrate, the second conductive layer contacting a bottom surface of the first conductive layer. sensor. 前記第1の導電層と前記タッチ電極層とが異なる水平面上にあり、前記第1の導電層が、前記第1の導電層に対応する前記タッチ電極の1つにクライミング部によって接続されている、請求項8に記載のタッチセンサ。 The first conductive layer and the touch electrode layer are on different horizontal planes, and the first conductive layer is connected by a climbing portion to one of the touch electrodes corresponding to the first conductive layer. 9. The touch sensor of claim 8. 前記第1の導電層の側壁が、前記第2の導電層の側壁と実質的に整列している、請求項5~9のいずれか一項に記載のタッチセンサ。 The touch sensor of any one of claims 5-9, wherein sidewalls of the first conductive layer are substantially aligned with sidewalls of the second conductive layer. 前記第1の導電層と、前記第1の導電層に接続されかつ対応する前記タッチ電極のうちの1つとが、それらの間に界面を有さずワンピースとして一体的に形成される、請求項5に記載のタッチセンサ。 3. The first conductive layer and one of the corresponding touch electrodes connected to and corresponding to the first conductive layer are integrally formed as one piece with no interfaces therebetween. 5. The touch sensor according to 5. 前記周辺トレースを覆うフィルム層をさらに備える、請求項5~11のいずれか一項に記載のタッチセンサ。 The touch sensor of any one of claims 5-11, further comprising a film layer covering said peripheral traces. 前記第2の導電層が、単一の金属材料または合金材料から構成される単層構造、2つ以上の金属材料または合金材料から構成される二層構造または多層構造、あるいは金属材料および金属酸化物材料から構成される二層構造または多層構造である、請求項5~12のいずれか一項に記載のタッチセンサ。 The second conductive layer is a single-layer structure composed of a single metal material or alloy material, a double-layer structure or multilayer structure composed of two or more metal materials or alloy materials, or a metal material and a metal oxide. The touch sensor according to any one of claims 5 to 12, which is a two-layer or multi-layer structure composed of physical materials. 前記マトリクスと、前記周辺トレースの各々の各金属ナノワイヤとの間の界面上に、被覆構造があり、前記被覆構造が、単一の金属材料または合金材料で構成される単層構造、あるいは2つ以上の金属材料または合金材料で構成される二層構造または多層構造である、請求項1~4のいずれか一項に記載のタッチセンサ。 A coating structure is on the interface between the matrix and each metal nanowire of each of the peripheral traces, the coating structure being a single layer structure composed of a single metallic material or an alloy material, or two The touch sensor according to any one of claims 1 to 4, which has a two-layer structure or a multi-layer structure composed of the above metal materials or alloy materials. 前記被覆構造が、前記マトリクスと前記各金属ナノワイヤとの間の界面上に均一に形成された被覆層を画定するように、前記マトリクスと前記各金属ナノワイヤとの間の界面全体を覆う、請求項14に記載のタッチセンサ。 3. The coating structure covers the entire interface between the matrix and each metal nanowire to define a uniformly formed coating layer on the interface between the matrix and each metal nanowire. 15. The touch sensor according to 14.
JP2021173007A 2021-03-31 2021-10-22 touch sensor Pending JP2022158850A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202110346902.0A CN115145417A (en) 2021-03-31 2021-03-31 Touch control inductor
CN202110346902.0 2021-03-31

Publications (1)

Publication Number Publication Date
JP2022158850A true JP2022158850A (en) 2022-10-17

Family

ID=83403617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021173007A Pending JP2022158850A (en) 2021-03-31 2021-10-22 touch sensor

Country Status (2)

Country Link
JP (1) JP2022158850A (en)
CN (1) CN115145417A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015158840A (en) * 2014-02-25 2015-09-03 富士フイルム株式会社 Touch panel and conductive film sheet
WO2016009829A1 (en) * 2014-07-16 2016-01-21 富士フイルム株式会社 Conductive film for touch panel sensor, touch panel sensor, and touch panel
WO2016038940A1 (en) * 2014-09-08 2016-03-17 富士フイルム株式会社 Conductive film for touch panel and touch panel
JP2017156828A (en) * 2016-02-29 2017-09-07 三菱製紙株式会社 Light-transmissive conductive material
JP2019008361A (en) * 2017-06-20 2019-01-17 コニカミノルタ株式会社 Sensor film and image display device with sensor film
WO2019031400A1 (en) * 2017-08-10 2019-02-14 シャープ株式会社 Method for producing wiring board

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015158840A (en) * 2014-02-25 2015-09-03 富士フイルム株式会社 Touch panel and conductive film sheet
WO2016009829A1 (en) * 2014-07-16 2016-01-21 富士フイルム株式会社 Conductive film for touch panel sensor, touch panel sensor, and touch panel
WO2016038940A1 (en) * 2014-09-08 2016-03-17 富士フイルム株式会社 Conductive film for touch panel and touch panel
JP2017156828A (en) * 2016-02-29 2017-09-07 三菱製紙株式会社 Light-transmissive conductive material
JP2019008361A (en) * 2017-06-20 2019-01-17 コニカミノルタ株式会社 Sensor film and image display device with sensor film
WO2019031400A1 (en) * 2017-08-10 2019-02-14 シャープ株式会社 Method for producing wiring board

Also Published As

Publication number Publication date
CN115145417A (en) 2022-10-04

Similar Documents

Publication Publication Date Title
JP6856793B2 (en) Touch panel and touch panel manufacturing method
US11204672B2 (en) Touch panel and manufacturing method thereof
TWM607109U (en) Touch panel
TWM607393U (en) Electrode and device thereof
TWM606081U (en) Touch panel and device thereof
CN112346602A (en) Touch panel and manufacturing method thereof
US11054952B2 (en) Touch panel and manufacturing method thereof
TWM604962U (en) Touch panel and device thereof
JP2022158850A (en) touch sensor
US11347359B2 (en) Touch panel, manufacturing method of touch panel, and device thereof
US11494039B1 (en) Touch sensor
KR102275806B1 (en) Touch panel and method of forming thereof
CN211319188U (en) Touch panel
TWI816101B (en) Touch sensor
KR102423164B1 (en) Touch panel, manufacturing method of touch panel, and device thereof
JP7263406B2 (en) TOUCH PANEL, TOUCH PANEL MANUFACTURING METHOD AND DEVICE THEREOF
TWI746132B (en) Touch panel, manufacturing method of touch panel, and touch display device
US20220100315A1 (en) Touch panel, manufacturing method of touch panel, and device thereof
CN213092285U (en) Touch panel and touch device
CN213122931U (en) Touch panel and touch device
US11474649B2 (en) Touch sensor and manufacturing method thereof
CN211403408U (en) Touch panel
TWI760092B (en) Touch sensor and manufacturing method thereof
TWI760825B (en) Touch panel, manufacturing method of touch panel, and device thereof
CN210955009U (en) Touch panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230822

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230830

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20231013