JP2022144094A - Information processing apparatus and power supply control method - Google Patents
Information processing apparatus and power supply control method Download PDFInfo
- Publication number
- JP2022144094A JP2022144094A JP2021044947A JP2021044947A JP2022144094A JP 2022144094 A JP2022144094 A JP 2022144094A JP 2021044947 A JP2021044947 A JP 2021044947A JP 2021044947 A JP2021044947 A JP 2021044947A JP 2022144094 A JP2022144094 A JP 2022144094A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- power supply
- mode
- dimm
- supply current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
- Memory System (AREA)
Abstract
Description
本発明は、情報処理装置、及び給電制御方法に関する。 The present invention relates to an information processing device and a power supply control method.
メモリーを増設可能な複合機のような情報処理装置が知られている(例えば、特許文献1参照)。この種の情報処理装置では、ユーザーによって任意の前記メモリーが増設される。 2. Description of the Related Art There is known an information processing apparatus such as a multi-function machine capable of adding memory (see, for example, Japanese Unexamined Patent Application Publication No. 2002-100001). In this type of information processing apparatus, the memory is optionally added by the user.
ところで、前記情報処理装置では、省電力モード時における消費電力を一定の水準以下に抑制することが要求されることがある。ここで、前記メモリーを増設可能な前記情報処理装置では、ユーザーによって増設される前記メモリーの種類次第で、上記要求を満たすことができない場合がある。これに対し、前記情報処理装置の動作モードが前記省電力モードに移行する場合に、増設された前記メモリーのデータを退避して当該メモリーへの給電を停止することで、上記要求を満たすことが可能である。しかしながら、この場合には、前記省電力モードから通常モードへの復帰時間が長期化する。 By the way, the information processing apparatus is sometimes required to suppress the power consumption in the power saving mode to a certain level or less. Here, in the information processing apparatus in which the memory can be expanded, there are cases where the above request cannot be satisfied depending on the type of the memory that is expanded by the user. On the other hand, when the operation mode of the information processing device shifts to the power saving mode, the above request can be satisfied by saving the data in the added memory and stopping the power supply to the memory. It is possible. However, in this case, it takes a long time to return from the power saving mode to the normal mode.
本発明の目的は、メモリーを増設可能な構成において、省電力モード時の消費電力を一定水準以下に抑制するとともに、省電力モードからの復帰時間の長期化を抑制可能な情報処理装置、及び給電制御方法を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an information processing apparatus capable of suppressing the power consumption in the power saving mode to a certain level or less and suppressing the lengthening of the recovery time from the power saving mode in a configuration in which memory can be expanded, and a power supply. It is to provide a control method.
本発明の一の局面に係る情報処理装置は、装着部と、第2メモリーと、検出処理部と、給電制御部とを備える。前記装着部には、揮発性の第1メモリーが装着される。前記第2メモリーは、不揮発性である。前記検出処理部は、前記装着部に装着された前記第1メモリーに供給される供給電流を検出する。前記給電制御部は、自装置の動作モードが通常モードから前記通常モードよりも消費電力が小さい省電力モードに切り替わる場合において、前記検出処理部によって検出される前記供給電流が予め定められた基準値を超える場合は前記第1メモリーに格納されたデータを前記第2メモリーに退避して前記第1メモリーへの給電を停止し、当該供給電流が前記基準値を超えない場合は前記第1メモリーへの給電を停止しない。 An information processing device according to one aspect of the present invention includes a mounting section, a second memory, a detection processing section, and a power supply control section. A volatile first memory is mounted in the mounting portion. The second memory is non-volatile. The detection processing section detects a supply current supplied to the first memory attached to the attachment section. When the operation mode of the device is switched from a normal mode to a power saving mode that consumes less power than the normal mode, the power supply control unit sets the supply current detected by the detection processing unit to a predetermined reference value. When exceeding the reference value, the data stored in the first memory is saved in the second memory, the power supply to the first memory is stopped, and when the supply current does not exceed the reference value, the first memory power supply to the
本発明の他の局面に係る給電制御方法は、揮発性の第1メモリーが装着される装着部と、不揮発性の第2メモリーと、を備える情報処理装置で実行され、以下の検出ステップと、給電制御ステップとを含む。前記検出ステップでは、前記装着部に装着された前記第1メモリーに供給される供給電流が検出される。前記給電制御ステップでは、前記情報処理装置の動作モードが通常モードから前記通常モードよりも消費電力が小さい省電力モードに切り替わる場合において、前記検出ステップによって検出される前記供給電流が予め定められた基準値を超える場合は前記第1メモリーに格納されたデータが前記第2メモリーに退避されて前記第1メモリーへの給電が停止され、当該供給電流が前記基準値を超えない場合は前記第1メモリーへの給電が停止されない。 A power supply control method according to another aspect of the present invention is executed by an information processing device comprising a mounting section to which a volatile first memory is mounted and a nonvolatile second memory, and comprises the following detection steps; and a power supply control step. In the detection step, a supply current supplied to the first memory attached to the attachment portion is detected. In the power supply control step, when the operation mode of the information processing device is switched from a normal mode to a power saving mode that consumes less power than the normal mode, the supply current detected by the detection step is a predetermined reference. When the value exceeds the reference value, the data stored in the first memory is saved in the second memory and the power supply to the first memory is stopped, and when the supply current does not exceed the reference value, the first memory power supply to the
本発明によれば、メモリーを増設可能な構成において、省電力モード時の消費電力を一定水準以下に抑制するとともに、省電力モードからの復帰時間の長期化を抑制することが可能である。 According to the present invention, in a configuration in which a memory can be added, it is possible to suppress the power consumption in the power saving mode to a certain level or less, and to suppress the lengthening of the recovery time from the power saving mode.
以下、添付図面を参照しながら、本発明の実施形態について説明する。なお、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the following embodiment is an example that embodies the present invention, and does not limit the technical scope of the present invention.
[画像形成装置100の構成]
まず、図1及び図2を参照しつつ、本発明の実施形態に係る画像形成装置100の構成について説明する。ここで、図1は画像形成装置100の構成を示す断面図である。
[Configuration of Image Forming Apparatus 100]
First, the configuration of an
画像形成装置100は、原稿の画像を読み取るスキャン機能、及び画像データに基づいてシートに画像を形成するプリント機能とともに、ファクシミリ機能、及びコピー機能などの複数の機能を有する複合機である。画像形成装置100は、本発明の情報処理装置の一例である。なお、本発明は、スキャナー、プリンター、ファクシミリ装置、コピー機、パーソナルコンピューター、ノートパソコン、タブレット端末、及びスマートフォンなどの情報処理装置に適用されてもよい。
The
図1及び図2に示されるように、画像形成装置100は、ADF(Auto Document Feeder)1、画像読取部2、画像形成部3、シート搬送部4、操作表示部5、給電部6、及び制御部7を備える。
As shown in FIGS. 1 and 2, the
ADF1は、前記スキャン機能による読取対象の原稿を搬送する。ADF1は、原稿セット部、複数の搬送ローラー、原稿押さえ、及び排紙部を備える。
The
画像読取部2は、前記スキャン機能を実現する。画像読取部2は、原稿台、光源、複数のミラー、光学レンズ、及びCCD(Charge Coupled Device)を備える。
The
画像形成部3は、前記プリント機能を実現する。具体的に、画像形成部3は、電子写真方式で画像を形成する。画像形成部3は、感光体ドラム、帯電装置、光走査装置(LSU)、現像装置、転写装置、クリーニング装置、及び定着装置を備える。
The
シート搬送部4は、画像形成部3によって画像が形成されるシートを搬送する。シート搬送部4は、給紙カセット、及び複数の搬送ローラーを備える。
The
操作表示部5は、画像形成装置100のユーザーインターフェイスである。操作表示部5は、制御部7からの制御指示に応じて各種の情報を表示する液晶ディスプレーなどの表示部、及びユーザーの操作に応じて制御部7に各種の情報を入力する操作キー又はタッチパネルなどの操作部を有する。
The
給電部6は、外部の商用電源から供給される電力を画像形成装置100の各部に供給する。具体的に、給電部6は、前記商用電源から供給される100Vの交流電圧を所定の電圧値の直流電圧に変換するAC-DCコンバーターである。
制御部7は、画像形成装置100を統括的に制御する。
The
[制御部7の構成]
次に、図2及び図3を参照しつつ、制御部7の構成について説明する。ここで、図3は制御基板20の構成を示す平面図である。なお、図3では、CPU11において送受信される制御信号が矢印付きの破線によって示されている。
[Configuration of control unit 7]
Next, the configuration of the
図3に示されるように、制御部7は、CPU11、DRAM(Dynamic Random Access Memory)12、DIMM(Dual Inline Memory Module)ソケット13、DIMM14、フラッシュメモリー15、電源16、給電経路切替部17、抵抗18、電流検出回路19、及びこれらの構成要素が実装される制御基板20を備える。
As shown in FIG. 3, the
CPU11は、各種の演算処理を実行するプロセッサーである。CPU11は、制御部7に設けられる不図示のROMに予め格納された制御プログラムを実行することにより、各種の演算処理を実行する。
The
例えば、CPU11は、前記制御プログラムを実行することにより、図2に示される切替処理部31として機能する。
For example, the
切替処理部31は、画像形成装置100の動作モードを通常モードと前記通常モードよりも消費電力が小さい省電力モードとの間で切り替える。前記省電力モードでは、画像形成装置100の構成要素の一部に対する給電が停止される。
The switching
具体的に、切替処理部31は、前記動作モードが前記通常モードである場合において、予め定められた移行条件を充足する場合に、前記動作モードを前記通常モードから前記省電力モードに切り替える。
Specifically, when the operation mode is the normal mode, the switching
例えば、前記移行条件には、第1移行条件、及び第2移行条件が含まれる。切替処理部31は、前記第1移行条件、及び前記第2移行条件のいずれかを充足する場合に、前記動作モードを前記省電力モードに切り替える。前記第1移行条件は、画像形成装置100への操作入力が行われていない無操作状態が予め定められた時間を超えて継続すること、である。前記第2移行条件は、操作表示部5において前記省電力モードへの移行指示の入力操作が行われること、である。なお、前記移行条件には、以上に述べた条件とは異なる条件が含まれていてもよい。
For example, the transition conditions include a first transition condition and a second transition condition. The switching
また、切替処理部31は、前記動作モードが前記省電力モードである場合において、予め定められた復帰条件を充足する場合に、前記動作モードを前記省電力モードから前記通常モードに切り替える。
Further, when the operation mode is the power saving mode, the switching
例えば、前記復帰条件には、第1復帰条件、及び第2復帰条件が含まれる。切替処理部31は、前記第1復帰条件、及び前記第2復帰条件のいずれかを充足する場合に、前記動作モードを前記通常モードに切り替える。前記第1復帰条件は、外部の情報処理装置から送信される画像形成ジョブを受信すること、である。前記第2復帰条件は、操作表示部5が操作されること、である。なお、前記復帰条件には、以上に述べた条件とは異なる条件が含まれていてもよい。
For example, the return conditions include a first return condition and a second return condition. The switching
切替処理部31は、前記動作モードを前記通常モードから前記省電力モードに切り替える場合に、その旨の制御信号(不図示)を給電部6に入力して、画像形成装置100の構成要素の一部に対する給電を停止させる。また、切替処理部31は、前記動作モードを前記省電力モードから前記通常モードに切り替える場合に、その旨の制御信号(不図示)を給電部6に入力して、画像形成装置100の構成要素の一部に対する給電を再開させる。
When switching the operation mode from the normal mode to the power saving mode, the switching
DRAM12は、揮発性のメモリーである。DRAM12は、CPU11が実行する各種の処理の一時記憶メモリー(作業領域)として使用される。DRAM12は、本発明の別の第1メモリーの一例である。
DRAM12は、動作モードを第1モードと前記第1モードよりも消費電力が小さい第2モードとの間で切り替え可能である。前記第1モードは、データの読み書きが可能な動作モードである。前記第2モードは、データの読み書きが不能であって、格納されているデータを保持するために定期的にリフレッシュ動作を行う動作モードである。前記第2モードは、セルフリフレッシュモードと称される。DRAM12は、CPU11からの動作モードの切り替えを指示する旨の制御信号の入力に応じて、動作モードを前記第1モードと前記第2モードとの間で切り替える。
The
DIMMソケット13には、DIMM14が装着される。DIMMソケット13は、本発明の装着部の一例である。
A
DIMM14は、DRAM12と同様に、揮発性のメモリーである。DIMM14は、DIMMソケット13に装着される。DIMM14は、所謂拡張メモリーであって、画像形成装置100の出荷後に、画像形成装置100のユーザーによって増設されるメモリーである。DIMM14は、本発明の第1メモリーの一例である。また、DIMM14は、本発明の特定メモリーの一例である。
DIMM14は、DRAM12と同様に、動作モードを前記第1モードと前記第2モードとの間で切り替え可能である。DIMM14は、CPU11からの動作モードの切り替えを指示する旨の制御信号の入力に応じて、動作モードを前記第1モードと前記第2モードとの間で切り替える。
The
DIMM14は、DIMM14の仕様に関する仕様データが格納されたSPD(Serial Presence Detect)を備える。前記仕様データには、DIMM14のメーカー名、規格、容量、搭載されているDRAMの情報、動作クロック周波数、及び動作電圧などの情報が含まれる。DIMM14は、CPU11からの前記仕様データの読み出しを指示する旨の制御信号の入力に応じて、前記SPDから前記仕様データを読み出し、読み出された前記仕様データをCPU11に送信する。
The
フラッシュメモリー15は、不揮発性のメモリーである。フラッシュメモリー15には、画像形成装置100のユーザーによって設定された設定情報などが格納される。フラッシュメモリー15は、本発明の第2メモリーの一例である。
電源16は、DIMMソケット13に装着されたDIMM14に電力を供給する。例えば、電源16は、給電部6から供給される所定の電圧値の直流電圧をDIMM14の駆動電圧に変換するDC-DCコンバーターである。なお、電源16は、DRAM12に電力を供給してもよい。
A
給電経路切替部17は、電源16からDIMMソケット13に至る給電経路を第1給電経路と第2給電経路との間で切り替える。前記第1給電経路は、抵抗18を経由しない給電経路である。また、前記第2給電経路は、抵抗18を経由する給電経路である。
The power supply
図3に示されるように、給電経路切替部17は、スイッチ17A、及びスイッチ17Bを含む。
As shown in FIG. 3, the power supply
スイッチ17Aは、前記第1給電経路の導通及び遮断を切り替え可能である。例えば、スイッチ17Aは、トランジスタなどの半導体スイッチである。スイッチ17Aは、前記第1給電経路に設けられる。スイッチ17Aは、CPU11からの前記第1給電経路の導通及び遮断を切り替える旨の制御信号の入力に応じて、前記第1給電経路の導通及び遮断を切り替える。
The switch 17A can switch between conduction and interruption of the first power feeding path. For example, switch 17A is a semiconductor switch such as a transistor. A switch 17A is provided on the first power supply path. The switch 17A switches between conduction and interruption of the first power supply path in response to an input of a control signal for switching between conduction and interruption of the first power supply path from the
スイッチ17Bは、前記第2給電経路の導通及び遮断を切り替え可能である。例えば、スイッチ17Bは、トランジスタなどの半導体スイッチである。スイッチ17Bは、前記第2給電経路に設けられる。スイッチ17Bは、CPU11からの前記第2給電経路の導通及び遮断を切り替える旨の制御信号の入力に応じて、前記第2給電経路の導通及び遮断を切り替える。
The
抵抗18は、前記第2給電経路を流れる電流の検出に用いられる抵抗器である。
A
電流検出回路19は、抵抗18の両端にかかる電圧が予め定められた基準電圧よりも高いか否かを判定して、判定結果を示す制御信号をCPU11に出力する電子回路である。電流検出回路19は、不図示の電源から供給される電力により駆動される。なお、電流検出回路19は、電源16からスイッチ17Bを介して供給される電力により駆動されてもよい。
The
ところで、画像形成装置100のような情報処理装置では、前記省電力モード時における消費電力を一定の水準以下に抑制することが要求されることがある。ここで、画像形成装置100のようにメモリーを増設可能な情報処理装置では、ユーザーによって増設されるメモリーの種類次第で、上記要求を満たすことができない場合がある。これに対し、情報処理装置の動作モードが前記省電力モードに移行する場合に、増設されたメモリーのデータを退避して当該メモリーへの給電を停止することで、上記要求を満たすことが可能である。しかしながら、この場合には、前記省電力モードから前記通常モードへの復帰時間が長期化する。
By the way, an information processing apparatus such as the
これに対し、本発明の実施形態に係る画像形成装置100では、以下に説明するように、メモリーを増設可能な構成において、前記省電力モード時の消費電力を一定水準以下に抑制するとともに、前記省電力モードからの復帰時間の長期化を抑制することが可能である。
On the other hand, in the
具体的に、制御部7の前記ROMには、CPU11に後述の識別情報取得処理(図4のフローチャート参照)、及び給電制御処理(図5のフローチャート参照)を実行させるための給電制御プログラムが予め格納されている。なお、前記給電制御プログラムは、CD、DVD、フラッシュメモリーなどのコンピューター読み取り可能な記録媒体に記録されており、前記記録媒体から読み取られてフラッシュメモリー15などの記憶部にインストールされてもよい。
Specifically, in the ROM of the
そして、制御部7は、図2に示されるように、取得処理部32、検出処理部33、及び給電制御部34を含む。具体的に、CPU11は、前記ROMに格納されている前記給電制御プログラムを実行することにより、取得処理部32、検出処理部33、及び給電制御部34として機能する。
The
取得処理部32は、予め定められた取得タイミングが到来するごとに、DIMMソケット13に装着されたDIMM14から前記仕様データを取得する。画像形成装置100では、前記仕様データに基づいて、DIMMソケット13に装着されたDIMM14が識別される。前記仕様データは、本発明の識別情報の一例である。
The
具体的に、前記取得タイミングは、画像形成装置100の電源が投入されたタイミングである。なお、前記取得タイミングは、画像形成装置100の動作中に定期的に到来するタイミングであってもよい。
Specifically, the acquisition timing is the timing when the
例えば、取得処理部32は、取得した前記仕様データをフラッシュメモリー15における予め定められた第1記憶領域に格納する。
For example, the
検出処理部33は、DIMMソケット13に装着されたDIMM14に供給される供給電流を検出する。
The
ここで、前記供給電流は、前記第2モードで動作するDIMM14に供給される電流である。
Here, the supply current is the current supplied to the
具体的に、検出処理部33は、取得処理部32によって最初に前記仕様データが取得された場合に、前記供給電流を検出する。つまり、検出処理部33は、DIMMソケット13にDIMM14が初めて装着された場合に、前記供給電流を検出する。
Specifically, the
また、検出処理部33は、取得処理部32によって取得される前記仕様データが前に取得された前記仕様データと一致しない場合に、前記供給電流を検出する。つまり、検出処理部33は、DIMM14が交換された場合に、前記供給電流を検出する。
Further, the
一方、検出処理部33は、取得処理部32によって取得される前記仕様データに対応するDIMM14について前記供給電流が検出された後は、当該仕様データとは異なる前記仕様データが取得されるまで前記供給電流を検出しない。これにより、CPU11の処理負荷又は電流検出回路19における消費電力が無駄に増大することを回避可能である。
On the other hand, after the supply current is detected for the
例えば、検出処理部33は、DIMM14の動作モードが前記第2モードである場合に、給電経路切替部17を用いて、電源16からDIMMソケット13に至る給電経路を前記第1給電経路から前記第2給電経路に切り替える。これにより、前記第2給電経路に設けられた抵抗18に前記供給電流が流れる。また、検出処理部33は、前記第2給電経路に前記供給電流が流れる場合に、電流検出回路19を駆動させる。これにより、抵抗18の両端にかかる前記供給電流に応じた電圧が前記基準電圧よりも高いか否かが判定されて、判定結果を示す制御信号が電流検出回路19からCPU11に出力される。
For example, when the operation mode of the
なお、制御部7は、電流検出回路19を備えていなくてもよい。この場合、CPU11は、前記制御プログラムを実行することにより、電流検出回路19と同じ機能を実現してもよい。また、制御部7は、抵抗18の両端にかかる前記供給電流に応じた電圧に基づいて、前記供給電流の電流値を検出してもよい。
Note that the
また、検出処理部33は、取得処理部32によって取得される前記仕様データに対応するDIMM14について前記供給電流が検出された後において、当該仕様データとは異なる前記仕様データが取得される前に前記供給電流を検出してもよい。また、検出処理部33は、DIMMソケット13へのDIMM14の装着が最初に検出された場合にのみ、前記供給電流を検出してもよい。この場合、制御部7は、取得処理部32を含んでいなくてもよい。
Further, the
給電制御部34は、画像形成装置100の動作モードが前記通常モードから前記通常モードよりも消費電力が小さい前記省電力モードに切り替わる場合において、検出処理部33によって検出される前記供給電流が予め定められた基準値を超える場合は、DIMM14に格納されたデータをフラッシュメモリー15に退避して、DIMM14への給電を停止する。
The power
例えば、給電制御部34は、電流検出回路19から出力される制御信号が、抵抗18の両端にかかる前記供給電流に応じた電圧が前記基準電圧よりも高い旨を示す信号である場合に、検出処理部33によって検出される前記供給電流が前記基準値を超えると判定する。この場合、前記基準電圧は、前記基準値に基づいて設定される。
For example, the power
一方、給電制御部34は、画像形成装置100の動作モードが前記通常モードから前記省電力モードに切り替わる場合において、検出処理部33によって検出される前記供給電流が前記基準値を超えない場合は、DIMM14への給電を停止しない。
On the other hand, when the operation mode of the
具体的に、給電制御部34は、画像形成装置100の動作モードが前記通常モードから前記省電力モードに切り替わる場合において、検出処理部33によって検出された前記供給電流が前記基準値を超えない場合は、DIMM14の動作モードを前記第1モードから前記第2モードに切り替える。
Specifically, when the operation mode of the
[識別情報取得処理]
以下、図4を参照しつつ、画像形成装置100においてCPU11により実行される識別情報取得処理の手順の一例について説明する。ここで、ステップS11、S12・・・は、CPU11により実行される処理手順(ステップ)の番号を表している。
[Identification information acquisition process]
An example of the procedure of identification information acquisition processing executed by the
<ステップS11>
まず、ステップS11において、CPU11は、前記取得タイミングが到来したか否かを判定する。
<Step S11>
First, in step S11, the
具体的に、CPU11は、画像形成装置100の電源が投入された場合に、前記取得タイミングが到来したと判定する。
Specifically, the
ここで、CPU11は、前記取得タイミングが到来したと判定すると(S11のYes側)、処理をステップS12に移行させる。また、前記取得タイミングが到来していなければ(S11のNo側)、CPU11は、ステップS11で前記取得タイミングの到来を待ち受ける。
Here, when the
<ステップS12>
ステップS12において、CPU11は、前記仕様データを取得する。ここで、ステップS12の処理は、取得処理部32により実行される。
<Step S12>
In step S12, the
具体的に、CPU11は、前記仕様データの読み出しを指示する旨の制御信号をDIMMソケット13に入力する。ここで、DIMMソケット13にDIMM14が装着されている場合は、入力された制御信号に応じてDIMM14からCPU11に前記仕様データが送信される。一方、DIMMソケット13にDIMM14が装着されていない場合は、CPU11に前記仕様データは送信されない。
Specifically, the
<ステップS13>
ステップS13において、CPU11は、前記仕様データの取得に成功したか否かを判定する。
<Step S13>
In step S13, the
具体的に、CPU11は、ステップS12の処理の実行時から予め定められた時間が経過する前に前記仕様データが送信された場合は、前記仕様データの取得に成功したと判定する。一方、CPU11は、ステップS12の処理の実行時から予め定められた時間が経過する前に前記仕様データが送信されない場合は、前記仕様データの取得に失敗したと判定する。
Specifically, the
ここで、CPU11は、前記仕様データの取得に成功したと判定すると(S13のYes側)、処理をステップS14に移行させる。また、前記仕様データの取得に成功していなければ(S13のNo側)、CPU11は、処理をステップS18に移行させる。
Here, when the
<ステップS14>
ステップS14において、CPU11は、DIMMソケット13におけるDIMM14の装着の有無を示す装着フラグをオン、つまり「1」に設定する。
<Step S14>
In step S14, the
具体的に、画像形成装置100では、前記装着フラグの格納に用いられる第2記憶領域がフラッシュメモリー15に設けられている。CPU11は、前記第2記憶領域にアクセスして、前記装着フラグをオンに設定する。なお、画像形成装置100では、DIMMソケット13にDIMM14が装着されている場合に前記装着フラグがオンに設定され、装着されていない場合に前記装着フラグがオフに設定される。
Specifically, in the
<ステップS15>
ステップS15において、CPU11は、ステップS12で取得された前記仕様データがフラッシュメモリー15の前記第1記憶領域に格納されている前記仕様データと一致するか否かを判定する。
<Step S15>
In step S<b>15 , the
ここで、CPU11は、ステップS12で取得された前記仕様データが前記第1記憶領域に格納されている前記仕様データと一致すると判定すると(S15のYes側)、処理をステップS11に移行させる。また、ステップS12で取得された前記仕様データが前記第1記憶領域に格納されている前記仕様データと一致しない場合は(S15のNo側)、CPU11は、処理をステップS16に移行させる。
Here, when the
なお、CPU11は、前記第1記憶領域に前記仕様データが格納されていない場合は、ステップS12で取得された前記仕様データが前記第1記憶領域に格納されている前記仕様データと一致しないと判定してよい。
If the specification data is not stored in the first storage area, the
<ステップS16>
ステップS16において、CPU11は、DIMMソケット13に装着されているDIMM14に対応する前記供給電流の検出の有無を示す未検出フラグをオン、つまり「1」に設定する。
<Step S16>
In step S16, the
具体的に、画像形成装置100では、前記未検出フラグの格納に用いられる第3記憶領域がフラッシュメモリー15に設けられている。CPU11は、前記第3記憶領域にアクセスして、前記未検出フラグをオンに設定する。なお、画像形成装置100では、DIMMソケット13に装着されているDIMM14に対応する前記供給電流が検出済である場合に前記未検出フラグがオフに設定され、未検出である場合に前記未検出フラグがオンに設定される。
Specifically, in the
<ステップS17>
ステップS17において、CPU11は、ステップS12で取得された前記仕様データをフラッシュメモリー15の前記第1記憶領域に格納する。
<Step S17>
In step S<b>17 , the
<ステップS18>
ステップS18において、CPU11は、前記装着フラグをオフ、つまり「0」に設定する。
<Step S18>
In step S18, the
[給電制御処理]
以下、図5を参照しつつ、画像形成装置100においてCPU11により実行される給電制御処理の手順の一例とともに、本発明の給電制御方法について説明する。なお、前記給電制御処理は、画像形成装置100の動作モードが前記通常モードから前記省電力モードに切り替わる場合に実行される。
[Power supply control process]
Hereinafter, the power supply control method of the present invention will be described together with an example of the power supply control process executed by the
<ステップS21>
まず、ステップS21において、CPU11は、DIMMソケット13にDIMM14が装着されているか否かを判定する。
<Step S21>
First, in step S<b>21 , the
具体的に、CPU11は、前記装着フラグがオンに設定されている場合に、DIMMソケット13にDIMM14が装着されていると判定する。
Specifically, the
ここで、CPU11は、DIMMソケット13にDIMM14が装着されていると判定すると(S21のYes側)、処理をステップS22に移行させる。また、DIMM14が装着されていなければ(S21のNo側)、CPU11は、前記給電制御処理を終了させる。
Here, when the
<ステップS22>
ステップS22において、CPU11は、DIMMソケット13に装着されているDIMM14に対応する前記供給電流が検出済であるか否かを判定する。
<Step S22>
In step S22, the
具体的に、CPU11は、前記未検出フラグがオフに設定されている場合に、DIMMソケット13に装着されているDIMM14に対応する前記供給電流が検出済であると判定する。
Specifically, when the undetected flag is set to OFF, the
ここで、CPU11は、DIMMソケット13に装着されているDIMM14に対応する前記供給電流が検出済であると判定すると(S22のYes側)、処理をステップS24に移行させる。また、当該供給電流が検出済でなければ(S22のNo側)、CPU11は、処理をステップS23に移行させる。
Here, when the
<ステップS23>
ステップS23において、CPU11は、以下で説明する電流検出処理を実行する。
<Step S23>
In step S23, the
[電流検出処理]
ここで、図6を参照しつつ、前記給電制御処理のステップS23で実行される電流検出処理について説明する。
[Current detection processing]
Here, the current detection process executed in step S23 of the power supply control process will be described with reference to FIG.
<ステップS41>
まず、ステップS41において、CPU11は、DIMM14の動作モードを前記第1モードから前記第2モードに切り替える。
<Step S41>
First, in step S41, the
具体的に、CPU11は、動作モードの切り替えを指示する旨の制御信号をDIMM14に入力する。
Specifically, the
なお、CPU11は、DIMM14とともに、DRAM12の動作モードも前記第1モードから前記第2モードに切り替える。
The
<ステップS42>
ステップS42において、CPU11は、前記供給電流を検出する。ここで、ステップS42の処理は、本発明の検出ステップの一例であって、検出処理部33により実行される。
<Step S42>
At step S42, the
具体的に、CPU11は、給電経路切替部17を用いて、電源16からDIMMソケット13に至る給電経路を前記第1給電経路から前記第2給電経路に切り替える。また、CPU11は、電流検出回路19を駆動させる。これにより、抵抗18の両端にかかる前記供給電流に応じた電圧が前記基準電圧よりも高いか否かが判定されて、判定結果を示す制御信号が電流検出回路19からCPU11に出力される。
Specifically, the
なお、CPU11は、前記供給電流の検出後は、給電経路切替部17を用いて、電源16からDIMMソケット13に至る給電経路を前記第2給電経路から前記第1給電経路に切り替える。前記第1給電経路に替えて前記第2給電経路が導通されるのは、前記供給電流が検出される場合のみである。
After detecting the supply current, the
<ステップS43>
ステップS43において、CPU11は、ステップS42によって検出された前記供給電流が前記基準値以下であるか否かを判定する。
<Step S43>
In step S43, the
具体的に、CPU11は、電流検出回路19から出力される制御信号が、抵抗18の両端にかかる前記供給電流に応じた電圧が前記基準電圧以下である旨を示す信号である場合に、ステップS42によって検出された前記供給電流が前記基準値以下であると判定する。
Specifically, when the control signal output from the
ここで、CPU11は、ステップS42によって検出された前記供給電流が前記基準値以下であると判定すると(S43のYes側)、処理をステップS44に移行させる。また、当該供給電流が前記基準値以下でなければ(S43のNo側)、CPU11は、処理をステップS45に移行させる。
Here, when the
<ステップS44>
ステップS44において、CPU11は、前記省電力モードにおけるDIMM14への給電の許否を示す給電許可フラグをオン、つまり「1」に設定する。
<Step S44>
In step S44, the
具体的に、画像形成装置100では、前記給電許可フラグの格納に用いられる第4記憶領域がフラッシュメモリー15に設けられている。CPU11は、前記第4記憶領域にアクセスして、前記給電許可フラグをオンに設定する。なお、画像形成装置100では、前記省電力モードにおけるDIMM14への給電が許可される場合に前記給電許可フラグがオンに設定され、許可されない場合に前記給電許可フラグがオフに設定される。
Specifically, in the
<ステップS45>
ステップS45において、CPU11は、前記給電許可フラグをオフ、つまり「0」に設定する。
<Step S45>
In step S45, the
<ステップS46>
ステップS46において、CPU11は、前記未検出フラグをオフ、つまり「0」に設定する。
<Step S46>
In step S46, the
<ステップS47>
ステップS47において、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したか否かを判定する。
<Step S47>
In step S47, the
ここで、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したと判定すると(S47のYes側)、処理をステップS48に移行させる。また、画像形成装置100の動作モードが前記省電力モードから復帰していなければ(S47のNo側)、CPU11は、ステップS47で画像形成装置100の動作モードが前記省電力モードから復帰するのを待ち受ける。
Here, when the
<ステップS48>
ステップS48において、CPU11は、DIMM14の動作モードを前記第2モードから前記第1モードに切り替える。
<Step S48>
In step S48, the
なお、CPU11は、DIMM14とともに、DRAM12の動作モードも前記第2モードから前記第1モードに切り替える。
The
以上で、前記電流検出処理の説明を終了して、前記給電制御処理のステップS24以降の処理の説明を再開する。 With this, the explanation of the current detection process is finished, and the explanation of the processes after step S24 of the power supply control process is restarted.
<ステップS24>
ステップS24において、CPU11は、前記電流検出処理によって検出された前記供給電流が前記基準値以下であるか否かを判定する。
<Step S24>
In step S24, the
具体的に、CPU11は、前記給電許可フラグがオンに設定されている場合に、前記電流検出処理によって検出された前記供給電流が前記基準値以下であると判定する。
Specifically, when the power supply permission flag is set to ON, the
ここで、CPU11は、前記電流検出処理によって検出された前記供給電流が前記基準値以下であると判定すると(S24のYes側)、処理をステップS25に移行させる。また、当該供給電流が前記基準値以下でなければ(S24のNo側)、CPU11は、処理をステップS28に移行させる。
Here, when the
<ステップS25>
ステップS25において、CPU11は、DIMM14の動作モードを前記第1モードから前記第2モードに切り替える。ここで、ステップS25の処理は、本発明の給電制御ステップの一例であって、給電制御部34により実行される。
<Step S25>
In step S25, the
なお、CPU11は、DIMM14とともに、DRAM12の動作モードも前記第1モードから前記第2モードに切り替える。
The
<ステップS26>
ステップS26において、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したか否かを判定する。
<Step S26>
In step S26, the
ここで、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したと判定すると(S26のYes側)、処理をステップS27に移行させる。また、画像形成装置100の動作モードが前記省電力モードから復帰していなければ(S26のNo側)、CPU11は、ステップS26で画像形成装置100の動作モードが前記省電力モードから復帰するのを待ち受ける。
Here, when the
<ステップS27>
ステップS27において、CPU11は、DIMM14の動作モードを前記第2モードから前記第1モードに切り替える。
<Step S27>
In step S27, the
なお、CPU11は、DIMM14とともに、DRAM12の動作モードも前記第2モードから前記第1モードに切り替える。
The
<ステップS28>
ステップS28において、CPU11は、DIMM14に格納されたデータをフラッシュメモリー15に退避して、DIMM14への給電を停止する。ここで、ステップS28の処理は、本発明の給電制御ステップの一例であって、給電制御部34により実行される。
<Step S28>
In step S28, the
具体的に、CPU11は、DIMM14への給電を停止する場合に、給電経路切替部17を用いて、前記第1給電経路及び前記第2給電経路の両方を遮断する。
Specifically, when stopping the power supply to the
なお、CPU11は、DIMM14への給電を停止する一方で、DRAM12の動作モードを前記第1モードから前記第2モードに切り替える。
The
<ステップS29>
ステップS29において、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したか否かを判定する。
<Step S29>
In step S29, the
ここで、CPU11は、画像形成装置100の動作モードが前記省電力モードから前記通常モードに復帰したと判定すると(S29のYes側)、処理をステップS30に移行させる。また、画像形成装置100の動作モードが前記省電力モードから復帰していなければ(S29のNo側)、CPU11は、ステップS29で画像形成装置100の動作モードが前記省電力モードから復帰するのを待ち受ける。
Here, when the
<ステップS30>
ステップS30において、CPU11は、DIMM14への給電を再開して、フラッシュメモリー15に退避されたデータをDIMM14に格納する。
<Step S30>
In step S<b>30 , the
具体的に、CPU11は、DIMM14への給電を再開する場合に、給電経路切替部17を用いて、前記第1給電経路を導通させる。
Specifically, when restarting the power supply to the
なお、CPU11は、DIMM14への給電を再開する一方で、DRAM12の動作モードを前記第2モードから前記第1モードに切り替える。
The
このように、画像形成装置100では、動作モードが前記通常モードから前記省電力モードに切り替わる場合において、予め検出された前記供給電流が前記基準値を超える場合はDIMM14に格納されたデータをフラッシュメモリー15に退避してDIMM14への給電が停止され、当該供給電流が前記基準値を超えない場合はDIMM14への給電が停止されない。これにより、DIMMソケット13に装着されたDIMM14の消費電力に応じて、前記省電力モード時にDIMM14に給電を行うか否かを切り替えることが可能である。従って、前記省電力モード時の消費電力を一定水準以下に抑制するとともに、前記省電力モードからの復帰時間の長期化を抑制することが可能である。
As described above, in the
なお、DIMM14は、動作モードを前記第2モードに切り替え可能でなくてもよい。この場合、前記供給電流は、前記第1モードで動作するDIMM14に供給される電流である。
Note that the
また、制御部7は、DRAM12を備えていなくてもよい。この場合、DIMMソケット13には、画像形成装置100の製造時にDIMM14が装着されればよい。
Also, the
また、給電制御部34は、画像形成装置100の動作モードが前記通常モードから前記省電力モードに切り替わる場合において、検出処理部33によって検出される前記供給電流が前記基準値を超える場合はDRAM12に格納されたデータをフラッシュメモリー15に退避してDRAM12への給電を停止し、当該供給電流が前記基準値を超えない場合はDRAM12への給電を停止しないものであってもよい。この場合は、DRAM12が、本発明の特定メモリーである。
In addition, when the operation mode of the
また、給電制御部34は、画像形成装置100の動作モードが前記通常モードから前記省電力モードに切り替わる場合において、検出処理部33によって検出される前記供給電流が前記基準値を超える場合はDRAM12及びDIMM14の両方に格納されたデータをフラッシュメモリー15に退避してDRAM12及びDIMM14の両方への給電を停止し、当該供給電流が前記基準値を超えない場合はDRAM12及びDIMM14の両方への給電を停止しないものであってもよい。この場合は、DRAM12及びDIMM14の両方が、本発明の特定メモリーである。
Further, when the operation mode of the
また、給電制御部34は、検出処理部33によって検出される前記供給電流が前記基準値を超える場合に、当該供給電流と電源16からDRAM12に供給される電流との比較結果に基づいて、給電停止対象を切り替えてもよい。例えば、給電制御部34は、検出処理部33によって検出される前記供給電流が電源16からDRAM12に供給される電流未満である場合には、前記給電停止対象をDRAM12に設定し、前記供給電流が電源16からDRAM12に供給される電流以上である場合には、前記給電停止対象をDIMM14に設定してもよい。また、給電制御部34は、検出処理部33によって検出される前記供給電流が前記基準値を超える場合に、DIMM14のデータ転送速度に基づいて、前記給電停止対象を切り替えてもよい。また、給電制御部34は、検出処理部33によって検出される前記供給電流が前記基準値を超える場合に、前記仕様データに含まれる情報に基づいて、前記給電停止対象を切り替えてもよい。
Further, when the supply current detected by the
1 ADF
2 画像読取部
3 画像形成部
4 シート搬送部
5 操作表示部
6 給電部
7 制御部
11 CPU
12 DRAM
13 DIMMソケット
14 DIMM
15 フラッシュメモリー
16 電源
17 給電経路切替部
18 抵抗
19 電流検出回路
20 制御基板
31 切替処理部
32 取得処理部
33 検出処理部
34 給電制御部
100 画像形成装置
1 ADF
2
12 DRAM
13
15
Claims (7)
不揮発性の第2メモリーと、
前記装着部に装着された前記第1メモリーに供給される供給電流を検出する検出処理部と、
自装置の動作モードが通常モードから前記通常モードよりも消費電力が小さい省電力モードに切り替わる場合において、前記検出処理部によって検出される前記供給電流が予め定められた基準値を超える場合は前記第1メモリーに格納されたデータを前記第2メモリーに退避して前記第1メモリーへの給電を停止し、当該供給電流が前記基準値を超えない場合は前記第1メモリーへの給電を停止しない給電制御部と、
を備える情報処理装置。 a mounting part to which a volatile first memory is mounted;
a non-volatile second memory;
a detection processing unit that detects a supply current supplied to the first memory attached to the attachment unit;
When the operation mode of the device is switched from the normal mode to the power saving mode in which power consumption is lower than that of the normal mode, if the supply current detected by the detection processing unit exceeds a predetermined reference value, the first saving data stored in one memory to the second memory, stopping power supply to the first memory, and not stopping power supply to the first memory when the supply current does not exceed the reference value. a control unit;
Information processing device.
前記供給電流は、前記第2モードで動作する前記第1メモリーに供給される電流であって、
前記給電制御部は、前記検出処理部によって検出された前記供給電流が前記基準値を超えない場合は前記第1メモリーの動作モードを前記第1モードから前記第2モードに切り替える、
請求項1に記載の情報処理装置。 The first memory is capable of switching an operation mode between a first mode and a second mode that consumes less power than the first mode,
the supply current is a current supplied to the first memory operating in the second mode,
The power supply control unit switches the operation mode of the first memory from the first mode to the second mode when the supply current detected by the detection processing unit does not exceed the reference value.
The information processing device according to claim 1 .
前記検出処理部は、前記取得処理部によって取得される前記識別情報が前に取得された前記識別情報と一致しない場合に、前記供給電流を検出する、
請求項1又は2に記載の情報処理装置。 an acquisition processing unit that acquires the identification information of the first memory from the first memory attached to the attachment unit each time a predetermined acquisition timing arrives;
The detection processing unit detects the supply current when the identification information acquired by the acquisition processing unit does not match the previously acquired identification information.
The information processing apparatus according to claim 1 or 2.
請求項3に記載の情報処理装置。 After the supply current is detected for the first memory corresponding to the identification information acquired by the acquisition processing unit, the detection processing unit performs the detection until the identification information different from the identification information is acquired. not detect the supply current,
The information processing apparatus according to claim 3.
前記給電制御部は、前記検出処理部によって検出される前記供給電流が前記基準値を超える場合は複数の前記第1メモリーのうちの特定メモリーに格納されたデータを前記第2メモリーに退避して前記特定メモリーへの給電を停止し、当該供給電流が前記基準値を超えない場合は前記特定メモリーへの給電を停止しない、
請求項1~4のいずれかに記載の情報処理装置。 comprising the first memory separate from the first memory attached to the attachment part;
The power supply control unit saves data stored in a specific memory among the plurality of first memories to the second memory when the supply current detected by the detection processing unit exceeds the reference value. stopping power supply to the specific memory, and not stopping power supply to the specific memory when the supplied current does not exceed the reference value;
The information processing apparatus according to any one of claims 1 to 4.
請求項1~5のいずれかに記載の情報処理装置。 One or both of an image reading unit that reads an image of a document and an image forming unit that forms an image based on image data,
The information processing apparatus according to any one of claims 1 to 5.
前記装着部に装着された前記第1メモリーに供給される供給電流を検出する検出ステップと、
前記情報処理装置の動作モードが通常モードから前記通常モードよりも消費電力が小さい省電力モードに切り替わる場合において、前記検出ステップによって検出される前記供給電流が予め定められた基準値を超える場合は前記第1メモリーに格納されたデータを前記第2メモリーに退避して前記第1メモリーへの給電を停止し、当該供給電流が前記基準値を超えない場合は前記第1メモリーへの給電を停止しない給電制御ステップと、
を含む給電制御方法。 A power supply control method executed by an information processing device including a mounting unit to which a volatile first memory is mounted and a nonvolatile second memory,
a detection step of detecting a supply current supplied to the first memory attached to the attachment portion;
When the operation mode of the information processing device is switched from the normal mode to the power saving mode that consumes less power than the normal mode, if the supply current detected by the detection step exceeds a predetermined reference value, the Saving data stored in the first memory to the second memory, stopping power supply to the first memory, and not stopping power supply to the first memory when the supply current does not exceed the reference value a power supply control step;
A power supply control method including.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021044947A JP2022144094A (en) | 2021-03-18 | 2021-03-18 | Information processing apparatus and power supply control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021044947A JP2022144094A (en) | 2021-03-18 | 2021-03-18 | Information processing apparatus and power supply control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022144094A true JP2022144094A (en) | 2022-10-03 |
Family
ID=83454481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021044947A Pending JP2022144094A (en) | 2021-03-18 | 2021-03-18 | Information processing apparatus and power supply control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022144094A (en) |
-
2021
- 2021-03-18 JP JP2021044947A patent/JP2022144094A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8339626B2 (en) | Image forming apparatus and controlling method thereof | |
JP4533789B2 (en) | Image forming apparatus | |
JP6226243B2 (en) | Image forming apparatus, operation control method, and operation control program | |
JP4193152B2 (en) | Data saving apparatus and data saving method | |
JP2022144094A (en) | Information processing apparatus and power supply control method | |
US9348295B2 (en) | Printing apparatus, method for controlling printing apparatus, and storage medium | |
JP5251407B2 (en) | Information processing device | |
JP6106623B2 (en) | Image forming apparatus | |
EP2602665A2 (en) | Control device and electronic apparatus | |
JP2017027458A (en) | Memory control device and image forming apparatus having the same | |
US10871737B2 (en) | Power supply device and image forming apparatus including the power supply device | |
JP2019204209A (en) | Information processing apparatus and power supply control method | |
JP6459543B2 (en) | Image forming apparatus, job processing control method, and job processing control program | |
JP7067281B2 (en) | Image forming device and image forming method | |
US20090158009A1 (en) | Electronic equipment and control method | |
JP2022143497A (en) | Information processing apparatus and power supply control method | |
JP2022113960A (en) | Electronic apparatus | |
US8902689B2 (en) | Controlling electric power supply to a memory in an image processing apparatus | |
JP7119629B2 (en) | POWER SUPPLY DEVICE, CONTROL METHOD OF POWER SUPPLY DEVICE, IMAGE FORMING APPARATUS | |
US11194279B2 (en) | Power supply and image forming apparatus incorporating same | |
JP7200700B2 (en) | Charging device, image forming device, and charging method | |
JP7331633B2 (en) | Charge control device, image forming apparatus, and charge control method | |
JP2022046171A (en) | Image formation apparatus | |
JP2024016332A (en) | Information processing apparatus, and notification method | |
JP2013137365A (en) | Image forming apparatus |