JP2022143624A - Package, electronic component, and manufacturing method - Google Patents

Package, electronic component, and manufacturing method Download PDF

Info

Publication number
JP2022143624A
JP2022143624A JP2021044242A JP2021044242A JP2022143624A JP 2022143624 A JP2022143624 A JP 2022143624A JP 2021044242 A JP2021044242 A JP 2021044242A JP 2021044242 A JP2021044242 A JP 2021044242A JP 2022143624 A JP2022143624 A JP 2022143624A
Authority
JP
Japan
Prior art keywords
cap
housing
package
processing
mounting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021044242A
Other languages
Japanese (ja)
Inventor
寿俊 高橋
Hisatoshi Takahashi
知樹 森田
Tomoki Morita
純一 中村
Junichi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Space Technologies Ltd
Original Assignee
NEC Space Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Space Technologies Ltd filed Critical NEC Space Technologies Ltd
Priority to JP2021044242A priority Critical patent/JP2022143624A/en
Publication of JP2022143624A publication Critical patent/JP2022143624A/en
Pending legal-status Critical Current

Links

Images

Abstract

To provide a package in which an inspector can easily see a bonding point, an electronic component, and a manufacturing method.SOLUTION: The package includes a housing portion having a peripheral wall with a mounting surface surrounding an opening of a housing space capable of housing an electronic element, a cap having a slit surrounding the opening and placed on the mounting surface, and a sealing portion that is bonded to the mounting surface to fill a slit and hermetically sealing the cap in the housing portion.SELECTED DRAWING: Figure 11

Description

本開示は、パッケージ、電子部品、及び製造方法に関する。 The present disclosure relates to packages, electronic components, and manufacturing methods.

電子部品等の部品には、パッケージで素子を気密に収容しているものが知られている。
例えば、特許文献1には、半導体チップを気密に収容する気密封止筐体が開示されている。
2. Description of the Related Art Among components such as electronic components, there are known components in which an element is airtightly housed in a package.
For example, Patent Literature 1 discloses an airtightly sealed housing that airtightly accommodates a semiconductor chip.

特開2013-258435号公報JP 2013-258435 A

特許文献1に開示された気密封止筐体では、気密封止用の金属蓋が、筐体本体の開口縁の上面に接合されている。
しかし、特許文献1に開示された気密封止では、接合箇所が気密封止用の金属蓋で隠れるため、検査者は、封止後、接合箇所を視認しにくい。
In the airtightly sealed housing disclosed in Patent Document 1, a metal lid for airtight sealing is joined to the upper surface of the opening edge of the housing body.
However, in the hermetic sealing disclosed in Patent Literature 1, since the joints are hidden by the metal lid for hermetic sealing, it is difficult for the inspector to visually recognize the joints after sealing.

本開示の目的は、上述のいずれの課題を鑑みて、検査者が接合箇所を視認しやすいパッケージ、電子部品、及び製造方法を提供することにある。 In view of any of the above problems, an object of the present disclosure is to provide a package, an electronic component, and a manufacturing method that allow an inspector to easily visually recognize joints.

本開示の一態様に係るパッケージは、電子素子を収容可能な収容空間の開口を囲む接合面を有する周壁を備える収容部と、前記開口を囲むスリットを有し、前記載置面に載置されているキャップと、前記スリットを埋めるように前記載置面に接合され、前記収容部に前記キャップを気密封止している封止部と、を備える。 A package according to an aspect of the present disclosure includes a housing portion including a peripheral wall having a joint surface surrounding an opening of a housing space capable of housing an electronic element, and a slit surrounding the opening, and is mounted on the mounting surface. and a sealing portion that is joined to the mounting surface so as to fill the slit and hermetically seals the cap to the accommodating portion.

本開示の一態様に係る製造方法は、電子素子を収容可能な収容空間の開口を囲む載置面を有する周壁を備える収容部に、前記電子素子を収め、複数の加工前スリットを有する加工前キャップを、前記複数の加工前スリットが前記開口を囲むように、前記載置面に載置し、前記収容部に前記加工前キャップを気密封止し、前記気密封止において、前記複数の加工前スリットに沿ってスリットを形成しながら、前記スリットを埋めるように封止部を前記載置面に接合する。 A manufacturing method according to an aspect of the present disclosure stores the electronic device in a housing portion including a peripheral wall having a mounting surface surrounding an opening of a housing space capable of housing the electronic device, and includes a plurality of pre-processing slits. The cap is placed on the mounting surface so that the plurality of pre-processing slits surround the opening, the pre-processing cap is airtightly sealed in the storage section, and the plurality of processing is performed in the airtight sealing. While forming a slit along the front slit, the sealing portion is joined to the mounting surface so as to fill the slit.

上記一態様によれば、検査者は接合箇所を視認しやすい。 According to the above aspect, the inspector can easily visually recognize the joint.

第一実施形態に係るパッケージの平面図である。1 is a plan view of a package according to a first embodiment; FIG. 図1のII-II線における断面図である。FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1; 第一実施形態に係る製造方法のフローチャートである。It is a flow chart of a manufacturing method concerning a first embodiment. 第一実施形態の電子素子を収めるステップにおける電子素子が収められた収容部の平面図である。FIG. 10 is a plan view of a housing section housing an electronic element in a step of housing the electronic element according to the first embodiment; 図4のV-V線における断面図である。FIG. 5 is a cross-sectional view taken along line VV of FIG. 4; 第一実施形態の加工前キャップを載置するステップにおける加工前キャップが載置された収容部の平面図である。FIG. 10 is a plan view of the accommodating portion on which the unprocessed cap is placed in the step of placing the unprocessed cap of the first embodiment; 図6のVII-VII線における断面図である。FIG. 7 is a cross-sectional view taken along line VII-VII of FIG. 6; 第一実施形態の気密封止するステップにおける加工前キャップが封止された収容部の平面図である。FIG. 10 is a plan view of the accommodating portion in which the pre-processing cap is sealed in the airtight sealing step of the first embodiment; 比較例に係るパッケージの平面図である。FIG. 4 is a plan view of a package according to a comparative example; 図9のX-X線における断面図である。FIG. 10 is a cross-sectional view taken along line XX of FIG. 9; 第二実施形態に係るパッケージの平面図である。It is a top view of the package concerning a second embodiment. 第三実施形態に係る製造方法のフローチャートである。It is a flow chart of the manufacturing method concerning a third embodiment.

以下、本開示に係る各種実施形態について、図面を用いて説明する。 Various embodiments according to the present disclosure will be described below with reference to the drawings.

<第一実施形態>
以下、本開示に係る第一実施形態について、図1~図8を用いて説明する。
<First embodiment>
A first embodiment according to the present disclosure will be described below with reference to FIGS. 1 to 8. FIG.

(電子部品及びパッケージの構成)
図1、図2に示すように、電子部品9は、パッケージ8を備える。
パッケージ8は、収容部1と、キャップ2と、封止部3と、を備える。
例えば、電子部品9は、パッケージ8内に電子素子4をさらに備えてもよい。
例えば、電子部品9は、電子素子4として、マイクロ波通信機器用ハイブリッドICを備えてもよい。
(Construction of electronic components and packages)
As shown in FIGS. 1 and 2, the electronic component 9 has a package 8 .
The package 8 includes a housing portion 1 , a cap 2 and a sealing portion 3 .
For example, electronic component 9 may further comprise electronic element 4 within package 8 .
For example, the electronic component 9 may include a hybrid IC for microwave communication equipment as the electronic element 4 .

(収容部)
収容部1は、載置面SAを有する周壁11を備える。
載置面SAは、電子素子4を収容可能な収容空間VVの開口OPを囲む。
(Accommodation part)
The housing portion 1 includes a peripheral wall 11 having a mounting surface SA.
The placement surface SA surrounds the opening OP of the accommodation space VV that can accommodate the electronic element 4 .

例えば、収容部1は、金属であってもよい。
例えば、収容部1は、+Z方向側に開口OPを有してもよい。
例えば、載置面SAは、周壁11の+Z方向側の面であってもよい。
例えば、収容部1は、+Z方向側に載置面SAを有し、-Z方向側に底面S2を有してもよい。
なお、+Z方向が上方向、-Z方向が下方向であってもよい。
For example, the container 1 may be made of metal.
For example, the housing portion 1 may have an opening OP on the +Z direction side.
For example, the mounting surface SA may be the surface of the peripheral wall 11 on the +Z direction side.
For example, the housing portion 1 may have the placement surface SA on the +Z direction side and the bottom surface S2 on the -Z direction side.
Note that the +Z direction may be the upward direction and the −Z direction may be the downward direction.

例えば、収容空間VVは、底面S2と周壁11の内周面S1とで画成される空間であってもよい。
例えば、底面S2は、内周面S1とつながってもよい。
例えば、収容空間VVは、直方体形状を有してもよい。
For example, the accommodation space VV may be a space defined by the bottom surface S<b>2 and the inner peripheral surface S<b>1 of the peripheral wall 11 .
For example, the bottom surface S2 may be connected to the inner peripheral surface S1.
For example, the accommodation space VV may have a rectangular parallelepiped shape.

例えば、キャップ2側からみて、載置面SAは開口OPを囲んでもよい。
例えば、開口OPは、長方形形状を有してもよい。
For example, the placement surface SA may surround the opening OP when viewed from the cap 2 side.
For example, the opening OP may have a rectangular shape.

例えば、載置面SAは、キャップ2を向く面であってもよい。
例えば、載置面SAは、+Z方向を向く面であってもよい。
For example, the placement surface SA may be a surface facing the cap 2 .
For example, the placement surface SA may be a surface facing the +Z direction.

(キャップ)
キャップ2は、開口OPを囲むスリットSLMを有する。
キャップ2は、載置面SAに載置されている。
(cap)
The cap 2 has a slit SLM surrounding the opening OP.
The cap 2 is mounted on the mounting surface SA.

例えば、キャップ2は、金属であってもよい。
例えば、キャップ2は、±Z方向に板厚を有し、長方形形状の板面を有する板形状を有してもよい。
For example, the cap 2 may be metal.
For example, the cap 2 may have a plate shape with plate thicknesses in the ±Z directions and a rectangular plate surface.

例えば、スリットSLMは、キャップ2を加工する前の母材である加工前キャップが有する複数の加工前スリットSLが加工されることにより形成されてもよい。
例えば、スリットSLMは、加工前キャップの加工前スリットSLにレーザーを照射し、加工前キャップを溶かすことにより形成される加工前スリットSLの痕跡であってもよい。
例えば、スリットSLMは、加工前キャップにおける複数の加工前スリットSLがつながるように延びていてもよい。
例えば、スリットSLMは、キャップ2を+Z方向側からみて、開口OPを囲む環形状を有してもよい。
例えば、スリットSLMは、周壁11の内周面S1より少し外側に位置してもよい。
For example, the slits SLM may be formed by processing a plurality of pre-machining slits SL of a pre-machining cap, which is a base material before processing the cap 2 .
For example, the slit SLM may be a trace of the pre-processing slit SL formed by irradiating the pre-processing slit SL of the pre-processing cap with a laser to melt the pre-processing cap.
For example, the slit SLM may extend so as to connect a plurality of pre-machining slits SL in the pre-machining cap.
For example, the slit SLM may have a ring shape surrounding the opening OP when the cap 2 is viewed from the +Z direction side.
For example, the slit SLM may be positioned slightly outside the inner peripheral surface S1 of the peripheral wall 11 .

(封止部)
封止部3は、スリットSLMを埋めるように載置面SAに接合されている。
封止部3は、収容部1にキャップ2を気密封止している。
(sealing part)
The sealing portion 3 is joined to the mounting surface SA so as to fill the slit SLM.
The sealing portion 3 hermetically seals the cap 2 to the housing portion 1 .

例えば、封止部3の内周面S3が、周壁11の内周面S1と略面一であってもよい。
例えば、封止部3が、キャップ2と収容部1との合金を含んでもよい。
例えば、加工前キャップの複数の加工前スリットSLにレーザーを照射し、加工前キャップを溶かして加工前スリットSLを埋めることにより、封止部3が形成されてもよい。
例えば、封止部3は、+Z方向側から視認できるように、パッケージ8の+Z方向側表面に晒されていてもよい。
For example, the inner peripheral surface S<b>3 of the sealing portion 3 may be substantially flush with the inner peripheral surface S<b>1 of the peripheral wall 11 .
For example, the sealing portion 3 may contain an alloy of the cap 2 and the housing portion 1 .
For example, the sealing portion 3 may be formed by irradiating a plurality of pre-processing slits SL of the pre-processing cap with a laser to melt the pre-processing cap and fill the pre-processing slits SL.
For example, the sealing portion 3 may be exposed to the +Z direction side surface of the package 8 so as to be visible from the +Z direction side.

(製造方法)
本実施形態における電子部品9の製造方法について説明する。
本実施形態における電子部品9の製造方法は、図3に示すフローに従って実施される。
(Production method)
A method for manufacturing the electronic component 9 in this embodiment will be described.
The method for manufacturing the electronic component 9 in this embodiment is carried out according to the flow shown in FIG.

まず、作業者は、図4、図5に示すように、電子素子4を収容可能な収容空間VVの開口OPを囲む載置面SAを有する周壁11を備える収容部1に、電子素子4を収める(ST01:電子素子を収めるステップ)。 First, as shown in FIGS. 4 and 5, an operator places the electronic element 4 in the housing portion 1 having the peripheral wall 11 having the mounting surface SA surrounding the opening OP of the housing space VV capable of housing the electronic element 4. Store (ST01: step of storing electronic elements).

次に、作業者は、図6、図7に示すように、複数の加工前スリットSLを有する加工前キャップ2aを、複数の加工前スリットSLが開口OPを囲むように、載置面SAに載置する(ST02:加工前キャップを載置するステップ)。 Next, as shown in FIGS. 6 and 7, the operator places the pre-processing cap 2a having the plurality of pre-processing slits SL on the mounting surface SA so that the plurality of pre-processing slits SL surrounds the opening OP. Place (ST02: step of placing the pre-processing cap).

例えば、加工前キャップ2aを+Z方向側からみて、複数の加工前スリットSLが、開口OPを囲むように配置されていてもよい。
例えば、複数の加工前スリットSLは、周壁11の内周面S1より少し外側へ位置するところに配置されてもよい。
For example, when viewing the pre-processing cap 2a from the +Z direction side, a plurality of pre-processing slits SL may be arranged so as to surround the opening OP.
For example, the plurality of pre-machining slits SL may be arranged slightly outside the inner peripheral surface S<b>1 of the peripheral wall 11 .

例えば、加工前キャップ2aは、複数の加工前スリットSL間に、板厚が薄い肉薄部21を備えてもよい。
例えば、加工前キャップ2aにおいて、肉薄部21の板厚は、複数の加工前スリットSLが並ぶ領域の外側及び内側の領域の板厚に比べて薄くなっていてもよい。
For example, the pre-machining cap 2a may include a thin portion 21 having a small plate thickness between the plurality of pre-machining slits SL.
For example, in the unprocessed cap 2a, the plate thickness of the thin portion 21 may be thinner than the plate thickness of the regions outside and inside the region where the plurality of pre-process slits SL are arranged.

例えば、各加工前スリットSLは、隣接する他の加工前スリットSLに向かって延びる形状を有してもよい。
例えば、加工前スリットSLは、長方形形状の各辺に、肉薄部21を挟んで複数並んでいてもよい。
For example, each pre-processing slit SL may have a shape extending toward another adjacent pre-processing slit SL.
For example, a plurality of pre-processing slits SL may be arranged on each side of the rectangular shape with the thin portion 21 interposed therebetween.

次に、作業者は、図8に示すように、収容部1に、加工前キャップ2aを気密封止する(ST03:気密封止するステップ)。
ST03において、作業者は、複数の加工前スリットSLに沿ってスリットSLMを形成しながら、スリットSLMを埋めるように封止部3を載置面SAに接合する(ST03A:封止部を載置面に接合するステップ)。
ここで、加工前キャップ2aが気密封止されることによりキャップ2が形成される。
Next, as shown in FIG. 8, the operator hermetically seals the pre-processing cap 2a to the housing portion 1 (ST03: step of hermetically sealing).
In ST03, the operator joins the sealing portion 3 to the mounting surface SA so as to fill the slits SLM while forming the slits SLM along the plurality of pre-processing slits SL (ST03A: Place the sealing portion surface).
Here, the cap 2 is formed by hermetically sealing the pre-processing cap 2a.

例えば、ST03において、作業者は、複数の加工前スリットSLに亘りレーザーを照射し、加工前キャップ2aを溶かしてスリットSLMを形成しながら、形成されたスリットSLMを埋めるように封止部3を載置面SAに接合してもよい。
例えば、ST03において、スリットSLMは、肉薄部21がレーザーで溶けて、隣り合う加工前スリットSLと加工前スリットSLとがつながることにより形成されてもよい。
その際、レーザーの照射エネルギーに応じて、加工前キャップ2aにおける加工前スリットSLのスリット幅および加工前スリットSLの数量、肉薄部21等は、予め適正化されてもよい。
For example, in ST03, the operator irradiates a laser across a plurality of pre-processing slits SL to melt the pre-processing cap 2a to form the slits SLM, while filling the formed slits SLM with the sealing portion 3. It may be bonded to the mounting surface SA.
For example, in ST03, the slit SLM may be formed by melting the thin portion 21 with a laser and connecting the adjacent pre-processing slit SL to another pre-processing slit SL.
At that time, the slit width of the pre-processing slit SL in the pre-processing cap 2a, the number of the pre-processing slit SL, the thin portion 21, and the like may be optimized in advance according to the irradiation energy of the laser.

例えば、ST03が実施された結果、パッケージ8を備える電子部品9が製造されてもよい。 For example, an electronic component 9 comprising a package 8 may be manufactured as a result of ST03 being performed.

(作用及び効果)
本実施形態のパッケージ8によれば、検査者は、パッケージ8のキャップ2側から、スリットSLMを埋めている封止部3の状態を視認できる。
したがって、検査者は、接合箇所を視認しやすい。
(Action and effect)
According to the package 8 of this embodiment, the inspector can visually recognize the state of the sealing portion 3 filling the slit SLM from the cap 2 side of the package 8 .
Therefore, the inspector can easily visually recognize the joint.

比較例として、収容部と加工前キャップの境界を、斜め45度の角度からレーザーLBを当てることで加工前キャップを溶かし、収容部と合金を作ることで、図9に示すような気密封止が行われたとする。
この場合、気密封止後、境界面の外観確認において、検査者は斜めから視認する必要があり、視認が難しい。
このため、封止が不十分のまま後工程へ流れ、その後の気密性試験で不良が発見されることがある。
As a comparative example, the boundary between the housing portion and the pre-processing cap is irradiated with a laser LB from an oblique angle of 45 degrees to melt the pre-processing cap and create an alloy with the housing portion, resulting in airtight sealing as shown in FIG. is performed.
In this case, after airtight sealing, an inspector needs to visually confirm the appearance of the interface from an oblique direction, which is difficult.
For this reason, it may flow to the post-process while the sealing is insufficient, and a defect may be found in the subsequent airtightness test.

この比較例に対し、本実施形態によれば、上述のとおり、検査者は接合箇所を視認しやすい。
さらに、本実施形態によれば、視認性を高めることで、歩留まりが向上する。
本実施形態のように、例えば、スリットSLM内の埋まり具合を真上から視認できれば、検査者は、気密がなされていない個所を特定しやすく、気密がなされていないところは再封止を施すことができるため、歩留まりが向上する。
In contrast to this comparative example, according to the present embodiment, as described above, the inspector can easily visually recognize the joint.
Furthermore, according to this embodiment, the yield is improved by improving the visibility.
As in this embodiment, for example, if the degree of filling in the slit SLM can be visually recognized from directly above, the inspector can easily identify the location where the airtightness is not achieved, and the location where the airtightness is not achieved can be resealed. yield is improved.

また、本実施形態の一例によれば、封止部3の内周面S3が、周壁11の内周面S1と略面一である。
このため、パッケージ8のカットオフ周波数を、収容空間VVの開口OPのサイズに関連させることができる。
Further, according to one example of the present embodiment, the inner peripheral surface S3 of the sealing portion 3 is substantially flush with the inner peripheral surface S1 of the peripheral wall 11 .
Therefore, the cutoff frequency of the package 8 can be related to the size of the opening OP of the accommodation space VV.

上述の比較例の場合、図10に示すように、レーザーLBの当たる収容部とキャップとの境目は接合されるが、そのすぐ内側はレーザーLBによる熱応力および収容部やキャップの平坦度等により、収容部とキャップとに隙間が発生しやすい。
本来、カットオフ周波数はW1の幅で決まるが、比較例のように収容部とキャップとに隙間が発生すれば、収容部とキャップとの隙間の影響により、カットオフ周波数はW2の幅で決定され、カットオフ周波数が下がる原因となる。
このようなカットオフ周波数の低下により、比較例では空間を伝播する周波数も下がる。
一般的に、低周波数ほど増幅器の利得は高くなるため、比較例のように空間を伝播する周波数が下がると、例えば、パッケージ内に増幅器が配置されている場合、低周波数の空間伝播による発振や共振が発生する原因となる。
In the case of the comparative example described above, as shown in FIG. 10, the boundary between the housing portion and the cap where the laser LB hits is joined, but the area immediately inside the boundary is affected by the thermal stress caused by the laser LB and the flatness of the housing portion and the cap. , a gap is likely to occur between the accommodating portion and the cap.
Originally, the cutoff frequency is determined by the width of W1, but if a gap occurs between the receiving portion and the cap as in the comparative example, the cutoff frequency is determined by the width of W2 due to the effect of the gap between the receiving portion and the cap. and causes the cutoff frequency to drop.
Due to such a decrease in the cutoff frequency, the frequency propagating through space also decreases in the comparative example.
In general, the lower the frequency, the higher the gain of the amplifier. Therefore, if the frequency propagating in space decreases as in the comparative example, for example, if the amplifier is placed in a package, oscillation or It causes resonance.

この比較例に対し、本実施形態の一例によれば、上述のとおり、パッケージ8におけるカットオフ周波数を、収容空間VVの開口OPのサイズに略関連させることができる。
このため、パッケージ8は、気密封止時のカットオフ周波数の低下を抑制できる。
In contrast to this comparative example, according to one example of the present embodiment, as described above, the cutoff frequency in the package 8 can be substantially related to the size of the opening OP of the accommodation space VV.
Therefore, the package 8 can suppress a decrease in cutoff frequency during hermetic sealing.

また、本実施形態の一例によれば、封止部3が、収容部1とキャップ2との合金を含むため、封止部3を介して、収容部1とキャップ2とが一体化できる。
このため、パッケージ8は、収容部1とキャップ2との隙間を気密封止できる。
Further, according to the example of the present embodiment, since the sealing portion 3 contains an alloy of the housing portion 1 and the cap 2 , the housing portion 1 and the cap 2 can be integrated through the sealing portion 3 .
Therefore, the package 8 can hermetically seal the gap between the housing portion 1 and the cap 2 .

また、本実施形態の一例によれば、加工前キャップ2aは、複数の加工前スリットSL間に、板厚が薄い肉薄部21を備えるため、製造されたパッケージ8において、スリットSLMの全周に亘り封止部3を設けやすい。 Further, according to one example of the present embodiment, the pre-machining cap 2a includes the thin portion 21 having a small plate thickness between the plurality of pre-machining slits SL. It is easy to provide the crossover sealing portion 3 .

また、本実施形態の一例によれば、肉薄部21がレーザーで溶けるため、パッケージ8は、周壁11の内周面S1とほぼ同一面において、気密封止を行うことができる。
したがって、製造されたパッケージ8において、収容部1とキャップ2との間に隙間ができにくく、パッケージ8の内壁が広がりにくいため、カットオフ周波数の低下を抑制できる。
Further, according to the example of the present embodiment, since the thin portion 21 is melted by the laser, the package 8 can be hermetically sealed on substantially the same surface as the inner peripheral surface S1 of the peripheral wall 11 .
Therefore, in the manufactured package 8, it is difficult to form a gap between the accommodating portion 1 and the cap 2, and the inner wall of the package 8 is difficult to widen, so that the cutoff frequency can be suppressed from being lowered.

また、本実施形態の一例によれば、電子部品9は、カットオフ周波数の低下を抑制可能なパッケージ8の内部に、電子素子4として、マイクロ波通信機器用ハイブリッドICを備えるため、マイクロ波通信機器用ハイブリッドICにおける発振や共振を抑制することができる。 Further, according to one example of the present embodiment, the electronic component 9 includes a hybrid IC for microwave communication equipment as the electronic element 4 inside the package 8 capable of suppressing a decrease in cutoff frequency. Oscillation and resonance in the hybrid IC for equipment can be suppressed.

<変形例>
上述の実施形態の一例では、電子部品9は、電子素子4として、マイクロ波通信機器用ハイブリッドICを備えているが、電子素子であればどのような電子素子を備えてもよく、他の用途で使用されるパッケージ品全般へ応用されてもよい。
<Modification>
In the example of the above-described embodiment, the electronic component 9 includes a hybrid IC for microwave communication equipment as the electronic element 4, but may include any electronic element as long as it is an electronic element. It may be applied to general package products used in

上述の実施形態の一例では、収容空間VVは、直方体形状を有しているが、電子素子4を収容できるなら、どのような空間であってもよい。
変形例として、収容空間VVは、立方体形状を有してもよい。
In the example of the embodiment described above, the accommodation space VV has a rectangular parallelepiped shape, but may be any space as long as it can accommodate the electronic element 4 .
As a variant, the accommodation space VV may have a cubic shape.

上述の実施形態の一例では、キャップ2は長方形形状の板面を有しているが、どのような形状を有してもよい。
変形例として、キャップ2は正方形形状の板面を有してもよい。
In the example of the embodiment described above, the cap 2 has a rectangular plate surface, but may have any shape.
As a modification, the cap 2 may have a square plate surface.

上述の実施形態の一例では、スリットSLMは封止部3で埋められているが、封止部3で埋められたスリットSLMにおいて、パッケージ8は、どのような外観を有してもよい。
変形例として、封止部3で埋められたスリットSLMにおいて、パッケージ8は、溝又は段差を有してもよい。
他の変形例として、封止部3で埋められたスリットSLMにおいて、パッケージ8は、色、材料、表面粗さが不連続な領域を有してもよい。
In the example embodiment described above, the slit SLM is filled with the encapsulation 3, but in the slit SLM filled with the encapsulation 3, the package 8 may have any appearance.
Alternatively, in a slit SLM filled with encapsulation 3, the package 8 may have grooves or steps.
As another variant, in a slit SLM filled with encapsulant 3, the package 8 may have regions of discontinuity in color, material and surface roughness.

<第二実施形態>
以下、第二実施形態として、本開示に係るパッケージの最小構成の実施形態について、図11を用いて説明する。
<Second embodiment>
Hereinafter, as a second embodiment, an embodiment of the minimum configuration of the package according to the present disclosure will be described with reference to FIG. 11 .

パッケージ108は、収容部101と、キャップ102と、封止部103と、を備える。
収容部101は、電子素子を収容可能な収容空間VVの開口OPを囲む載置面SAを有する周壁111を備える。
キャップ102は、開口OP1を囲むスリットSLM1を有し、載置面SA1に載置されている。
封止部103は、スリットSLM1を埋めるように載置面SA1に接合され、収容部101にキャップ102を気密封止している。
The package 108 includes a housing portion 101 , a cap 102 and a sealing portion 103 .
The housing portion 101 includes a peripheral wall 111 having a mounting surface SA surrounding an opening OP of a housing space VV capable of housing an electronic element.
The cap 102 has a slit SLM1 surrounding the opening OP1 and is mounted on the mounting surface SA1.
The sealing portion 103 is joined to the mounting surface SA1 so as to fill the slit SLM1, and hermetically seals the cap 102 to the accommodating portion 101. As shown in FIG.

本実施形態のパッケージ108によれば、キャップ102側から、スリットSLM1を埋めている封止部103の状態を視認できる。
したがって、検査者は接合箇所を視認しやすい。
According to the package 108 of this embodiment, the state of the sealing portion 103 filling the slit SLM1 can be visually recognized from the cap 102 side.
Therefore, the inspector can easily visually recognize the joint.

<第三実施形態>
以下、第三実施形態として、本開示に係る製造方法の最小構成の実施形態について説明する。
本実施形態における製造方法は、図12に示すフローに従って実施される。
<Third Embodiment>
Hereinafter, an embodiment of the minimum configuration of the manufacturing method according to the present disclosure will be described as a third embodiment.
The manufacturing method in this embodiment is carried out according to the flow shown in FIG.

まず、作業者は、電子素子を収容可能な収容空間の開口を囲む載置面を有する周壁を備える収容部に、電子素子を収める(ST101)。
次に、作業者は、複数の加工前スリットを有する加工前キャップを、複数の加工前スリットが開口を囲むように、載置面に載置する(ST102)。
次に、作業者は、収容部に加工前キャップを気密封止する(ST103)。
気密封止において、作業者は、複数の加工前スリットに沿ってスリットを形成しながら、スリットを埋めるように封止部を載置面に接合する(ST103A)。
First, an operator puts an electronic element into a housing portion having a peripheral wall having a mounting surface surrounding an opening of a housing space capable of housing the electronic element (ST101).
Next, the operator places the pre-machining cap having a plurality of pre-machining slits on the mounting surface so that the plurality of pre-machining slits surrounds the opening (ST102).
Next, the operator hermetically seals the pre-processing cap in the housing (ST103).
In the airtight sealing, the operator forms slits along the plurality of pre-processing slits and joins the sealing portion to the mounting surface so as to fill the slits (ST103A).

本実施形態の製造方法によれば、製造品について、キャップ側から、スリットを埋めている封止部の状態を視認できる。
したがって、検査者は接合箇所を視認しやすい。
According to the manufacturing method of the present embodiment, the state of the sealing portion that fills the slit can be visually recognized from the cap side of the manufactured product.
Therefore, the inspector can easily visually recognize the joint.

以上、本開示の実施形態を説明したが、この実施形態は、例として示したものであり、本開示の範囲を限定することは意図していない。この実施形態は、その他の様々な形態で実施されることが可能であり、本開示の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行うことができる。 Although the embodiment of the present disclosure has been described above, the embodiment is shown as an example and is not intended to limit the scope of the present disclosure. This embodiment can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the gist of the present disclosure.

1 収容部
2 キャップ
2a 加工前キャップ
3 封止部
4 電子素子
8 パッケージ
9 電子部品
11 周壁
21 肉薄部
101 収容部
102 キャップ
103 封止部
108 パッケージ
111 周壁
LB レーザー
OP 開口
OP1 開口
S1 内周面
S2 底面
S3 内周面
SA 載置面
SA1 載置面
SL 加工前スリット
SLM スリット
SLM1 スリット
VV 収容空間
VV1 収容空間
1 Accommodating portion 2 Cap 2a Pre-processing cap 3 Sealing portion 4 Electronic element 8 Package 9 Electronic component 11 Peripheral wall 21 Thin portion 101 Accommodating portion 102 Cap 103 Sealing portion 108 Package 111 Peripheral wall LB Laser OP Opening OP1 Opening S1 Inner peripheral surface S2 Bottom surface S3 Inner circumferential surface SA Mounting surface SA1 Mounting surface SL Pre-processing slit SLM Slit SLM1 Slit VV Accommodating space VV1 Accommodating space

Claims (8)

電子素子を収容可能な収容空間の開口を囲む載置面を有する周壁を備える収容部と、
前記開口を囲むスリットを有し、前記載置面に載置されているキャップと、
前記スリットを埋めるように前記載置面に接合され、前記収容部に前記キャップを気密封止している封止部と、を備える
パッケージ。
a housing portion including a peripheral wall having a mounting surface surrounding an opening of a housing space capable of housing an electronic element;
a cap having a slit surrounding the opening and mounted on the mounting surface;
A package, comprising: a sealing portion that is joined to the mounting surface so as to fill the slit and hermetically seals the cap to the accommodating portion.
前記封止部の内周が、前記周壁の内周と略面一である請求項1に記載のパッケージ。 2. The package according to claim 1, wherein the inner circumference of said sealing portion is substantially flush with the inner circumference of said peripheral wall. 前記封止部が、前記収容部と前記キャップとの合金を含む請求項1又は2に記載のパッケージ。 3. A package according to claim 1 or 2, wherein the sealing portion comprises an alloy of the containing portion and the cap. 前記封止部が、前記開口の全周を囲む請求項1から3のいずれか一項に記載のパッケージ。 4. A package according to any one of claims 1 to 3, wherein the seal encloses the opening all around. 前記電子素子が、マイクロ波通信機器用ハイブリッドICである請求項1から4のいずれか一項に記載のパッケージ。 5. The package according to any one of claims 1 to 4, wherein the electronic element is a hybrid IC for microwave communication equipment. 請求項1から5のいずれか一項に記載のパッケージと、
前記パッケージ内に前記電子素子と、を備える
電子部品。
a package according to any one of claims 1 to 5;
and the electronic element in the package.
電子素子を収容可能な収容空間の開口を囲む載置面を有する周壁を備える収容部に、前記電子素子を収め、
複数の加工前スリットを有する加工前キャップを、前記複数の加工前スリットが前記開口を囲むように、前記載置面に載置し、
前記収容部に前記加工前キャップを気密封止し、
前記気密封止において、前記複数の加工前スリットに沿ってスリットを形成しながら、前記スリットを埋めるように封止部を前記載置面に接合する
製造方法。
The electronic device is housed in a housing portion having a peripheral wall having a mounting surface surrounding an opening of a housing space capable of housing the electronic device,
placing a pre-processing cap having a plurality of pre-processing slits on the mounting surface such that the plurality of pre-processing slits surrounds the opening;
airtightly sealing the pre-processing cap in the housing part;
In the airtight sealing, while forming slits along the plurality of pre-processing slits, the sealing portion is joined to the mounting surface so as to fill the slits.
前記加工前キャップが、前記複数の加工前スリットの間に肉薄部を備える請求項7に記載の製造方法。 8. The manufacturing method according to claim 7, wherein the pre-machining cap has thin portions between the plurality of pre-machining slits.
JP2021044242A 2021-03-18 2021-03-18 Package, electronic component, and manufacturing method Pending JP2022143624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021044242A JP2022143624A (en) 2021-03-18 2021-03-18 Package, electronic component, and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021044242A JP2022143624A (en) 2021-03-18 2021-03-18 Package, electronic component, and manufacturing method

Publications (1)

Publication Number Publication Date
JP2022143624A true JP2022143624A (en) 2022-10-03

Family

ID=83454971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021044242A Pending JP2022143624A (en) 2021-03-18 2021-03-18 Package, electronic component, and manufacturing method

Country Status (1)

Country Link
JP (1) JP2022143624A (en)

Similar Documents

Publication Publication Date Title
US6416831B1 (en) Evacuated package and a method of producing the same
JP4707725B2 (en) Package type piezoelectric vibrator and manufacturing method of package type piezoelectric vibrator
JP2009117611A (en) Semiconductor package
JP2009004461A (en) Electronic component package and manufacturing method thereof
JP2005019966A (en) Semiconductor device and method of manufacturing the same
JP2022143624A (en) Package, electronic component, and manufacturing method
CN110868679B (en) Microphone packaging structure
US4015071A (en) Microelectronic circuit case
JPH10303690A (en) Surface acoustic wave device and its manufacture
KR20150031849A (en) Substrate for mounting a chip and chip package
JP2012049252A (en) Electronic component package
JP3991274B2 (en) Piezoelectric device
US20150188025A1 (en) Container for electronic component and electronic component
JP2008182468A (en) Manufacturing method of piezoelectric vibration device
JP2010093206A (en) High-frequency circuit package
JP7243015B2 (en) Electronic components and bonding structures for electronic components
US20060157835A1 (en) Semiconductor device and method of fabricating same
JP2014135414A (en) Package for semiconductor element storage
JP2019050478A (en) MEMS oscillator
JP6863215B2 (en) MEMS oscillator
JP2006080380A (en) Method for sealing package for electronic component
JP7095866B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP6449620B2 (en) Quartz crystal resonator and manufacturing method thereof
US20200385263A1 (en) Package structure of micro-electro-mechanical-system (mems) microphone package and packaging method thereof
JP2005159948A (en) Method of manufacturing piezoelectric oscillator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240206

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20240408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20240408