JP2022138849A - Power supply control device and electronic device - Google Patents

Power supply control device and electronic device Download PDF

Info

Publication number
JP2022138849A
JP2022138849A JP2021038958A JP2021038958A JP2022138849A JP 2022138849 A JP2022138849 A JP 2022138849A JP 2021038958 A JP2021038958 A JP 2021038958A JP 2021038958 A JP2021038958 A JP 2021038958A JP 2022138849 A JP2022138849 A JP 2022138849A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
control device
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021038958A
Other languages
Japanese (ja)
Inventor
洋祐 小田
Yosuke Oda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MinebeaMitsumi Inc
Original Assignee
MinebeaMitsumi Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MinebeaMitsumi Inc filed Critical MinebeaMitsumi Inc
Priority to JP2021038958A priority Critical patent/JP2022138849A/en
Publication of JP2022138849A publication Critical patent/JP2022138849A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To provide a power supply control device capable of quickly reducing a voltage supplied to a load when an output voltage output from a conversion circuit is reduced due to a reduction in input voltage, etc.SOLUTION: A power supply control device includes a conversion circuit that converts an input voltage into a DC output voltage and outputs it to an output path, a load switch that is inserted in series into the output path, a capacitor connected to the output path in parallel between the conversion circuit and the load switch, and a power good circuit that outputs a power good signal that becomes active when the output voltage exceeds a set voltage and becomes inactive when the output voltage drops below the set voltage. The load switch shuts off the output path when the power good signal becomes inactive and connects the output path when the power good signal becomes active.SELECTED DRAWING: Figure 2

Description

本開示は、電源制御装置及び電子装置に関する。 The present disclosure relates to power control devices and electronic devices.

制御回路に対して入力する電源電圧が動作保証電圧であることを示すパワーグッド信号を生成する回路を備えた電源回路が知られている(例えば、特許文献1参照)。特許文献1では、制御回路は、パワーグッド信号を受けると、全体をリセットし、イニシャライズ処理を行って動作を開始する。 2. Description of the Related Art A power supply circuit is known that includes a circuit that generates a power good signal indicating that a power supply voltage to be input to a control circuit is an operation-guaranteed voltage (see, for example, Patent Document 1). In Japanese Unexamined Patent Application Publication No. 2002-100002, when the control circuit receives a power good signal, it resets the entire device, performs initialization processing, and starts operation.

特開2007-68351号公報JP-A-2007-68351

図1は、一比較形態に係る電源回路の構成例を示す図である。図1に示す電源回路101は、入力電圧Vinに基づいて、負荷回路104に供給する電圧(この例では、出力電圧Vout)を生成する。電源回路101は、入力電圧Vinを出力電圧Voutに変換して出力経路106に出力する変換回路102と、変換回路102と負荷回路104との間で出力経路106に並列に接続されたコンデンサ107とを備える。 FIG. 1 is a diagram showing a configuration example of a power supply circuit according to one comparative form. The power supply circuit 101 shown in FIG. 1 generates a voltage (output voltage Vout in this example) to be supplied to the load circuit 104 based on the input voltage Vin. The power supply circuit 101 includes a conversion circuit 102 that converts an input voltage Vin into an output voltage Vout and outputs the output voltage to an output path 106, and a capacitor 107 that is connected in parallel to the output path 106 between the conversion circuit 102 and the load circuit 104. Prepare.

このような電源回路101では、入力電圧Vinの低下等によって変換回路102から出力される出力電圧Voutが低下する場合、負荷回路104に供給する電圧は、コンデンサ107の存在により比較的ゆっくりと低下する。そのため、入力電圧Vinの瞬断等によって変換回路102から出力される出力電圧Voutが一時的に低下する場合、負荷回路104に供給する電圧は、零ボルト付近まで十分に低下しないうちに中途半端な電圧で上昇に転じることがある。負荷回路104に供給する電圧がそのような中途半端な電圧で低下から上昇に転じると、負荷回路104のパワーオンリセットが正常動作しないなど、負荷回路104に動作不良が生ずるおそれがある。 In such a power supply circuit 101, when the output voltage Vout output from the conversion circuit 102 drops due to a drop in the input voltage Vin or the like, the voltage supplied to the load circuit 104 drops relatively slowly due to the existence of the capacitor 107. . Therefore, when the output voltage Vout output from the conversion circuit 102 temporarily drops due to a momentary interruption of the input voltage Vin or the like, the voltage supplied to the load circuit 104 will drop halfway before sufficiently dropping to near zero volts. The voltage may turn upward. If the voltage supplied to the load circuit 104 turns from a decrease to an increase at such an incomplete voltage, there is a possibility that the load circuit 104 may malfunction, such as the power-on reset of the load circuit 104 not operating normally.

本開示は、入力電圧の低下等によって変換回路から出力される出力電圧が低下する場合、負荷に供給する電圧を速やかに低下させることが可能な電源制御装置、及び当該電源制御装置を備える電子装置を提供する。 The present disclosure provides a power control device capable of rapidly reducing the voltage supplied to a load when the output voltage output from a conversion circuit drops due to a drop in the input voltage or the like, and an electronic device comprising the power control device. I will provide a.

本開示の一態様によれば、
入力電圧を直流の出力電圧に変換して出力経路に出力する変換回路と、
前記出力経路に直列に挿入されたロードスイッチと、
前記変換回路と前記ロードスイッチとの間で前記出力経路に並列に接続されたコンデンサと、
前記出力電圧が設定電圧を超えるとアクティブになり前記設定電圧よりも低下すると非アクティブになるパワーグッド信号を出力するパワーグッド回路と、を備え、
前記ロードスイッチは、前記パワーグッド信号が非アクティブになると前記出力経路を遮断し、前記パワーグッド信号がアクティブになると前記出力経路を接続する、電源制御装置が提供される。
According to one aspect of the present disclosure,
a conversion circuit that converts an input voltage into a DC output voltage and outputs the voltage to an output path;
a load switch inserted in series in the output path;
a capacitor connected in parallel to the output path between the conversion circuit and the load switch;
a power good circuit that outputs a power good signal that becomes active when the output voltage exceeds a set voltage and becomes inactive when the output voltage falls below the set voltage,
A power control device is provided, wherein the load switch disconnects the output path when the power good signal becomes inactive and connects the output path when the power good signal becomes active.

本開示の技術によれば、入力電圧の低下等によって変換回路から出力される出力電圧が低下する場合、負荷に供給される電圧を速やかに低下させることができる。 According to the technology of the present disclosure, when the output voltage output from the conversion circuit drops due to a drop in the input voltage or the like, the voltage supplied to the load can be quickly dropped.

一比較形態に係る電源回路の構成例を示す図である。It is a figure which shows the structural example of the power supply circuit which concerns on one comparative form. 一実施形態に係る電源制御装置を備える電子装置の構成例を示す図である。1 is a diagram illustrating a configuration example of an electronic device including a power control device according to an embodiment; FIG. 一実施形態に係る電源制御装置の動作例を示すタイミングチャートである。4 is a timing chart showing an operation example of the power supply control device according to one embodiment; 一実施形態に係る電源制御装置を備える電子装置の具体的な構成例を示す図である。1 is a diagram illustrating a specific configuration example of an electronic device including a power control device according to an embodiment; FIG.

以下、本開示の実施形態について図面を参照して説明する。 Hereinafter, embodiments of the present disclosure will be described with reference to the drawings.

図2は、一実施形態に係る電源制御装置を備える電子装置の構成例を示す図である。図2に示す電子装置200は、電子装置200の外部から供給される入力電圧Vinで動作する装置であり、電源制御装置1及び負荷回路4を備える。 FIG. 2 is a diagram illustrating a configuration example of an electronic device including a power control device according to one embodiment. The electronic device 200 shown in FIG. 2 is a device that operates with an input voltage Vin supplied from the outside of the electronic device 200, and includes a power supply control device 1 and a load circuit 4. FIG.

電源制御装置1は、入力電圧Vinに基づいて、負荷回路4に供給する電圧(この例では、電圧Vout2)を生成する回路であり、生成した電圧Vout2を負荷回路4に供給する。負荷回路4は、電源制御装置1から供給される電圧Vout2で動作する負荷の一例である。電圧Vout2は、負荷回路4が動作するための電源電圧である。電源制御装置1は、例えば、変換回路2、ロードスイッチ3、コンデンサ7及びパワーグッド回路5を備える。 The power supply control device 1 is a circuit that generates a voltage (voltage Vout2 in this example) to be supplied to the load circuit 4 based on the input voltage Vin, and supplies the generated voltage Vout2 to the load circuit 4 . The load circuit 4 is an example of a load that operates with the voltage Vout2 supplied from the power supply control device 1 . A voltage Vout2 is a power supply voltage for the load circuit 4 to operate. The power supply control device 1 includes, for example, a conversion circuit 2, a load switch 3, a capacitor 7, and a power good circuit 5.

変換回路2は、入力電圧Vinを直流の出力電圧Vout1に変換して出力経路6に出力する。例えば、変換回路2は、直流の入力電圧Vinを直流の出力電圧Vout1に変換し、直流の出力電圧Vout1を出力経路6に出力するDC/DCコンバータである(DC:Direct Current)。変換回路2は、入力電圧Vinよりも低い出力電圧Voutを生成する降圧回路でも、入力電圧Vinよりも高い出力電圧Voutを生成する昇圧回路でも、降圧と昇圧の両方の機能を有する昇降圧回路でもよい。変換回路2は、入力電圧Vinから、目標の電圧値に追従する出力電圧Voutを生成するレギュレータでもよい。入力電圧Vinが交流電圧の場合、変換回路2は、交流の入力電圧Vinを直流の出力電圧Vout1に変換し、直流の出力電圧Vout1を出力経路6に出力するAC/DCコンバータであってもよい(AC:Alternative Current)。 The conversion circuit 2 converts the input voltage Vin into a DC output voltage Vout1 and outputs it to the output path 6 . For example, the conversion circuit 2 is a DC/DC converter that converts a DC input voltage Vin into a DC output voltage Vout1 and outputs the DC output voltage Vout1 to an output path 6 (DC: Direct Current). The conversion circuit 2 may be a step-down circuit that generates an output voltage Vout that is lower than the input voltage Vin, a step-up circuit that generates an output voltage Vout that is higher than the input voltage Vin, or a step-up/step-down circuit that has both step-down and step-up functions. good. The conversion circuit 2 may be a regulator that generates an output voltage Vout that follows a target voltage value from the input voltage Vin. When the input voltage Vin is an AC voltage, the conversion circuit 2 may be an AC/DC converter that converts the AC input voltage Vin into a DC output voltage Vout1 and outputs the DC output voltage Vout1 to the output path 6. (AC: Alternative Current).

ロードスイッチ3は、出力経路6に直列に挿入された状態で配置されている。ロードスイッチ3は、変換回路2と負荷回路4とを結ぶ電力供給ラインである出力経路6の接続と遮断を切り替える。 The load switch 3 is arranged in a state of being inserted in series with the output path 6 . The load switch 3 switches connection and disconnection of the output path 6 which is a power supply line connecting the conversion circuit 2 and the load circuit 4 .

コンデンサ7は、変換回路2とロードスイッチ3との間で出力経路6に並列に接続された容量素子である。この例では、コンデンサ7は、出力経路6に電気的に接続された一端と、グランド(GND)に電気的に接続された他端とを有する。コンデンサ7は、出力電圧Voutを平滑化し、その具体例として、電解コンデンサなどが挙げられる。 A capacitor 7 is a capacitive element connected in parallel to the output path 6 between the conversion circuit 2 and the load switch 3 . In this example, capacitor 7 has one end electrically connected to output path 6 and the other end electrically connected to ground (GND). A capacitor 7 smoothes the output voltage Vout, and a specific example thereof is an electrolytic capacitor.

パワーグッド回路5は、出力電圧Vout1が設定電圧(以下、"設定電圧Vs"ともいう)を超えるとアクティブになり設定電圧Vsよりも低下すると非アクティブになるパワーグッド信号PGを出力する。設定電圧Vsは、ヒステリシスを有してもよいし、ヒステリシスのない電圧でもよい。パワーグッド回路5は、変換回路2とは別体の回路でも、変換回路2に設けられた回路でもよい。 The power good circuit 5 outputs a power good signal PG that becomes active when the output voltage Vout1 exceeds a set voltage (hereinafter also referred to as "set voltage Vs") and becomes inactive when it falls below the set voltage Vs. The set voltage Vs may have hysteresis or may be a voltage without hysteresis. The power good circuit 5 may be a circuit separate from the conversion circuit 2 or a circuit provided in the conversion circuit 2 .

ロードスイッチ3は、パワーグッド信号PGの論理に基づいて、コンデンサ7と負荷回路4との間において出力経路6の遮断と接続を切り替える。ロードスイッチ3は、パワーグッド信号PGが非アクティブになると出力経路6を遮断し、パワーグッド信号PGがアクティブになると出力経路6を接続する(出力経路6の遮断を解除する)。 The load switch 3 switches between disconnection and connection of the output path 6 between the capacitor 7 and the load circuit 4 based on the logic of the power good signal PG. The load switch 3 cuts off the output path 6 when the power good signal PG becomes inactive, and connects the output path 6 (releases cutoff of the output path 6) when the power good signal PG becomes active.

図3は、一実施形態に係る電源制御装置の動作例を示すタイミングチャートである。図3は、図2に示す電源制御装置1において、入力電圧Vinが直流の電源電圧Vdcの場合を例示する。また、図3は、パワーグッド信号PGがハイアクティブの信号(ローレベルが非アクティブ、ハイレベルがアクティブを表す信号)である場合を例示する。次に、図2及び図3を参照して、電源制御装置1の動作例について説明する。 FIG. 3 is a timing chart showing an operation example of the power control device according to one embodiment. FIG. 3 illustrates a case where the input voltage Vin is the DC power supply voltage Vdc in the power supply control device 1 shown in FIG. Also, FIG. 3 illustrates a case where the power good signal PG is a high active signal (low level indicates non-active, high level indicates active). Next, an operation example of the power control device 1 will be described with reference to FIGS. 2 and 3. FIG.

パワーグッド回路5は、出力電圧Vout1が設定電圧Vsを超えると、パワーグッド信号PGをアクティブ(ハイレベル)とし、出力電圧Vout1が設定電圧Vsよりも低下すると、パワーグッド信号PGを非アクティブ(ローレベル)とする。 The power good circuit 5 makes the power good signal PG active (high level) when the output voltage Vout1 exceeds the set voltage Vs, and makes the power good signal PG inactive (low level) when the output voltage Vout1 drops below the set voltage Vs. level).

出力電圧Vout1がタイミングt1で設定電圧Vsよりも低下すると、パワーグッド信号PGは非アクティブになるので、出力経路6は、コンデンサ7と負荷回路4との間でロードスイッチ3のオフにより遮断される。これにより、コンデンサ7及び変換回路2から負荷回路4へのエネルギーの供給は、遮断されるので、負荷回路4に供給する電圧Vout2は、低下時間tdで速やかに低下する。つまり、低下時間tdを短縮できる。その後、出力電圧Vout1が低下から上昇に転じて設定電圧Vsよりも上昇すると、パワーグッド信号PGはアクティブになるので、出力経路6は、コンデンサ7と負荷回路4との間でロードスイッチ3のオンにより接続される。これにより、負荷回路4に供給する電圧Vout2は、出力電圧Vout1に略等しくなるように上昇し始める。 When the output voltage Vout1 drops below the set voltage Vs at timing t1, the power good signal PG becomes inactive, so the output path 6 is cut off between the capacitor 7 and the load circuit 4 by turning off the load switch 3. . As a result, the supply of energy from the capacitor 7 and the conversion circuit 2 to the load circuit 4 is cut off, so that the voltage Vout2 supplied to the load circuit 4 rapidly drops during the drop time td. That is, the decrease time td can be shortened. After that, when the output voltage Vout1 turns from a drop to a rise and rises above the set voltage Vs, the power good signal PG becomes active. connected by As a result, the voltage Vout2 supplied to the load circuit 4 begins to rise to become approximately equal to the output voltage Vout1.

したがって、電源制御装置1によれば、電源電圧Vdcの瞬断などによって、出力電圧Vout1が零ボルト付近まで十分に低下しないうちに中途半端な電圧Vhで上昇に転じても、電圧Vout2を零ボルト付近まで十分に低下させることができる。その結果、例えば、ロードスイッチ3を介して負荷回路4に供給する電圧Vout2を、負荷回路4の最低動作電圧VPDRよりも低いリセット電圧Vm以下に低下させることができる(VPDR>Vh>Vm>0)。これにより、負荷回路4の次回起動時のパワーオンリセットが正常に働き、負荷回路4の動作を正常に再開できる。 Therefore, according to the power supply control device 1, even if the output voltage Vout1 starts to rise to a halfway voltage Vh before the output voltage Vout1 is sufficiently reduced to near zero volts due to an instantaneous interruption of the power supply voltage Vdc, the voltage Vout2 is maintained at zero volts. It can be lowered sufficiently to the vicinity. As a result, for example, the voltage Vout2 supplied to the load circuit 4 via the load switch 3 can be lowered to the reset voltage Vm or less which is lower than the minimum operating voltage VPDR of the load circuit 4 (VPDR>Vh>Vm>0 ). As a result, the power-on reset of the load circuit 4 at the next activation works normally, and the operation of the load circuit 4 can be resumed normally.

なお、最低動作電圧VPDRとは、負荷回路4に供給する電圧Vout2の低下により負荷回路4の動作が停止する電圧をいう。リセット電圧Vmとは、負荷回路4に供給する電圧Vout2の低下により動作が停止した負荷回路4が、Vout2の上昇により負荷回路4の動作が正常に再開するために必要な電圧(例えば、負荷回路4のリセットがかかる電圧)をいう。 Note that the minimum operating voltage VPDR is a voltage at which the operation of the load circuit 4 stops due to a drop in the voltage Vout2 supplied to the load circuit 4. FIG. The reset voltage Vm is a voltage (for example, load circuit 4 reset voltage).

パワーグッド回路5は、出力電圧Vout1が設定電圧Vsを超えてからパワーグッド信号PGをアクティブにするタイミングを遅延時間trだけ遅らせてもよい。これにより、低下時間tdが長くなっても、電圧Vout2がリセット電圧Vm以下まで低下する時間を確保できるので、負荷回路4の動作を正常に再開できる。例えば、パワーグッド回路5は、出力電圧Vout1が設定電圧Vsを超えてから所定の電圧範囲(以下、"電圧範囲A"ともいう)内の状態が遅延時間tr以上継続すると、パワーグッド信号PGをアクティブにする。例えば、設定電圧Vsを第1設定電圧Vs1、第1設定電圧Vs1よりも高い設定電圧を第2設定電圧Vs2とするとき、電圧範囲Aは、第1設定電圧Vs1から第2設定電圧Vs2までの範囲である。なお、電圧範囲Aは、上限値である第2設定電圧Vs2の無い範囲でもよい。 The power good circuit 5 may delay the timing of activating the power good signal PG by the delay time tr after the output voltage Vout1 exceeds the set voltage Vs. As a result, even if the decrease time td becomes longer, the time for the voltage Vout2 to decrease to the reset voltage Vm or less can be ensured, so that the operation of the load circuit 4 can be resumed normally. For example, the power good circuit 5 outputs the power good signal PG when the state within a predetermined voltage range (hereinafter also referred to as "voltage range A") after the output voltage Vout1 exceeds the set voltage Vs continues for a delay time tr or longer. Activate. For example, when the set voltage Vs is the first set voltage Vs1 and the set voltage higher than the first set voltage Vs1 is the second set voltage Vs2, the voltage range A is from the first set voltage Vs1 to the second set voltage Vs2. Range. The voltage range A may be a range without the second set voltage Vs2, which is the upper limit.

図4は、一実施形態に係る電源制御装置を備える電子装置の具体的な構成例を示す図である。図4は、図2に示す電子装置200の構成例をより詳細に示す。電子装置200は、入力電圧Vinの一例である直流電圧Vdcで動作する装置であり、電源制御装置1及び負荷回路4を備える。電源制御装置1は、例えば、変換回路2、ロードスイッチ3、コンデンサC2及びパワーグッド回路5を備える。コンデンサC2は、上述のコンデンサ7に対応する。図4は、変換回路2及びロードスイッチ3が集積回路の場合を例示する。変換回路2は、パワーグッド回路5を備える集積回路である。 FIG. 4 is a diagram illustrating a specific configuration example of an electronic device including a power control device according to one embodiment. FIG. 4 shows in more detail a configuration example of the electronic device 200 shown in FIG. The electronic device 200 is a device that operates with a DC voltage Vdc, which is an example of an input voltage Vin, and includes a power control device 1 and a load circuit 4 . The power control device 1 includes, for example, a conversion circuit 2, a load switch 3, a capacitor C2, and a power good circuit 5. Capacitor C2 corresponds to capacitor 7 described above. FIG. 4 illustrates the case where the conversion circuit 2 and the load switch 3 are integrated circuits. The conversion circuit 2 is an integrated circuit with a power good circuit 5 .

変換回路2は、入力される直流電圧Vdcを直流の出力電圧Vout1に変換し、直流の出力電圧Vout1を出力経路6に出力するDC/DCコンバータである。電源電圧Vdcは、コンデンサC1によって平滑化されて変換回路2に入力される。 The conversion circuit 2 is a DC/DC converter that converts an input DC voltage Vdc into a DC output voltage Vout1 and outputs the DC output voltage Vout1 to an output path 6 . The power supply voltage Vdc is smoothed by the capacitor C1 and input to the conversion circuit 2 .

変換回路2は、入力電圧Vinを降圧するため、スイッチQ1、スイッチQ2、インダクタL1及び変換制御回路10を備える。インダクタL1は、ハイサイドのスイッチQ1とローサイドのスイッチQ2との中間接続点と、コンデンサC2の一端と出力経路6との接続点との間に直列に接続されている。 The conversion circuit 2 includes a switch Q1, a switch Q2, an inductor L1, and a conversion control circuit 10 to step down the input voltage Vin. The inductor L1 is connected in series between an intermediate connection point between the high-side switch Q1 and the low-side switch Q2 and a connection point between one end of the capacitor C2 and the output path 6 .

変換制御回路10は、出力電圧Vout1を基準電圧Vref1に追従するように、スイッチQ1及びスイッチQ2のスイッチングを制御する。変換制御回路10は、コンパレータ11、コントロールロジック12及びゲートドライブ13を有する。コンパレータ11は、出力電圧Vout1の検出値が入力される非反転入力部と、基準電圧Vref1が入力される反転入力部とを有する。コントロールロジック12は、出力電圧Vout1と基準電圧Vref1との大小比較の結果をコンパレータ11から取得することで、出力電圧Vout1を基準電圧Vref1に追従させるためのパルス幅変調信号を生成する。ゲートドライブ13は、コントロールロジック12により生成されたパルス幅変調信号に従って、出力電圧Vout1を基準電圧Vref1に追従するように、スイッチQ1及びスイッチQ2の各ゲートを駆動する。 The conversion control circuit 10 controls switching of the switches Q1 and Q2 so that the output voltage Vout1 follows the reference voltage Vref1. The conversion control circuit 10 has a comparator 11 , control logic 12 and gate drive 13 . The comparator 11 has a non-inverting input to which the detected value of the output voltage Vout1 is input and an inverting input to which the reference voltage Vref1 is input. The control logic 12 obtains from the comparator 11 the result of the magnitude comparison between the output voltage Vout1 and the reference voltage Vref1, thereby generating a pulse width modulated signal for causing the output voltage Vout1 to follow the reference voltage Vref1. The gate drive 13 drives the gates of the switches Q1 and Q2 according to the pulse width modulated signal generated by the control logic 12 such that the output voltage Vout1 follows the reference voltage Vref1.

変換制御回路10は、パワーグッド信号PGを生成するパワーグッド回路5を備える。パワーグッド信号PGは、図4に示す例では、出力電圧Vout1がレギュレーション電圧範囲内にあるか否かを表す論理信号である。レギュレーション電圧範囲は、上述の電圧範囲Aの一例である。パワーグッド回路5は、出力電圧Vout1がレギュレーション電圧範囲内にある場合、アクティブレベル(この例では、ハイレベル)のパワーグッド信号PGを出力する。一方、パワーグッド回路5は、出力電圧Vout1がレギュレーション電圧外にある場合、非アクティブレベル(この例では、ローレベル)のパワーグッド信号PGを出力する。 The conversion control circuit 10 includes a power good circuit 5 that generates a power good signal PG. The power good signal PG, in the example shown in FIG. 4, is a logic signal that indicates whether the output voltage Vout1 is within the regulation voltage range. The regulation voltage range is an example of voltage range A described above. The power good circuit 5 outputs an active level (high level in this example) power good signal PG when the output voltage Vout1 is within the regulation voltage range. On the other hand, the power good circuit 5 outputs a power good signal PG at an inactive level (low level in this example) when the output voltage Vout1 is outside the regulation voltage.

出力電圧Vout1は、レギュレーション電圧範囲内の基準電圧Vref1に追従するように変換制御回路10のコントロールロジック12によりフィードバック制御される。そのため、基準電圧Vref1は、基準電圧Vref3よりも高く設定され、且つ、基準電圧Vref2よりも低く設定される。つまり、レギュレーション電圧範囲が上述の電圧範囲Aに対応する場合、基準電圧Vref3は、上述の第1設定電圧Vs1に対応し、基準電圧Vref2は、上述の第2設定電圧Vs2に対応する。 The output voltage Vout1 is feedback-controlled by the control logic 12 of the conversion control circuit 10 so as to follow the reference voltage Vref1 within the regulation voltage range. Therefore, the reference voltage Vref1 is set higher than the reference voltage Vref3 and lower than the reference voltage Vref2. That is, when the regulation voltage range corresponds to the voltage range A described above, the reference voltage Vref3 corresponds to the first set voltage Vs1 described above, and the reference voltage Vref2 corresponds to the second set voltage Vs2 described above.

パワーグッド回路5は、例えば、コンパレータ14、コンパレータ15、論理和回路16及びスイッチQ4を有する。コンパレータ14は、出力電圧Vout1の検出値が入力される非反転入力部と、基準電圧Vref2が入力される反転入力部とを有し、その比較結果を論理和回路16に出力する。コンパレータ15は、出力電圧Vout1の検出値が入力される反転入力部と、基準電圧Vref3が入力される非反転入力部とを有し、その比較結果を論理和回路16に出力する。論理和回路16の出力は、スイッチQ4に入力される。スイッチQ4は、抵抗19を介して出力経路6にプルアップされている。抵抗19は、変換回路2に外付けされた素子である。 The power good circuit 5 has, for example, a comparator 14, a comparator 15, an OR circuit 16 and a switch Q4. The comparator 14 has a non-inverting input to which the detected value of the output voltage Vout1 is input and an inverting input to which the reference voltage Vref2 is input, and outputs the comparison result to the OR circuit 16 . The comparator 15 has an inverting input to which the detected value of the output voltage Vout1 is input and a non-inverting input to which the reference voltage Vref3 is input, and outputs the comparison result to the OR circuit 16 . The output of OR circuit 16 is input to switch Q4. Switch Q4 is pulled up to output path 6 via resistor 19 . A resistor 19 is an element externally attached to the conversion circuit 2 .

パワーグッド回路5がこのような構成を有することで、論理和回路16は、出力電圧Vout1がレギュレーション電圧範囲(基準電圧Vref3よりも高く基準電圧Vref2よりも低い範囲)内にある場合、ローレベルの信号を出力する。これにより、スイッチQ4はオフとなるので、パワーグッド信号PGはハイレベルとなる。一方、論理和回路16は、出力電圧Vout1がレギュレーション電圧範囲外にある場合(レギュレーション電圧範囲よりも低い又は高い場合)、ハイレベルの信号を出力する。これにより、スイッチQ4はオンとなるので、パワーグッド信号PGはローレベルとなる。 With the power-good circuit 5 having such a configuration, the OR circuit 16 maintains a low level when the output voltage Vout1 is within the regulation voltage range (higher than the reference voltage Vref3 and lower than the reference voltage Vref2). Output a signal. As a result, the switch Q4 is turned off, and the power good signal PG becomes high level. On the other hand, the OR circuit 16 outputs a high-level signal when the output voltage Vout1 is outside the regulation voltage range (lower or higher than the regulation voltage range). As a result, the switch Q4 is turned on, and the power good signal PG becomes low level.

パワーグッド回路5は、図4に示す例では、出力経路6に抵抗19を介してプルアップされたスイッチQ4を有し、パワーグッド信号PGをスイッチQ4から出力する。スイッチQ4は、オープンドレイン出力部の一例であり、より具体的には、Nチャネル型のMOSFET(Metal Oxide Semiconductor Field Effect Transistor)である。スイッチQ4が抵抗19を介して出力経路6にプルアップされているので、スイッチQ4が抵抗19を介して例えば直流電圧Vdcにプルアップされる不図示の形態に比べて、パワーグッド信号PGの誤出力を防止できる。直流電圧Vdcが変動しても、変換回路2により安定した出力電圧Vout1が出力経路6に印加されるからである。 In the example shown in FIG. 4, the power good circuit 5 has a switch Q4 pulled up through a resistor 19 in the output path 6, and outputs a power good signal PG from the switch Q4. The switch Q4 is an example of an open-drain output section, more specifically, an N-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Since the switch Q4 is pulled up to the output path 6 via the resistor 19, the error of the power good signal PG is reduced compared to the configuration not shown in which the switch Q4 is pulled up to, for example, the DC voltage Vdc via the resistor 19. output can be prevented. This is because the stable output voltage Vout1 is applied to the output path 6 by the conversion circuit 2 even if the DC voltage Vdc fluctuates.

パワーグッド回路5は、遅延時間tr(図3参照)を生成するグリッチフィルタ等のフィルタ17を備えてもよい。フィルタ17は、例えば、論理和回路16とスイッチQ4との間に配置されている。 The power good circuit 5 may comprise a filter 17 such as a glitch filter that produces a delay time tr (see FIG. 3). Filter 17 is arranged, for example, between OR circuit 16 and switch Q4.

図4において、ロードスイッチ3は、スイッチ制御回路20及びスイッチQ3を備える。スイッチ制御回路20は、パワーグッド信号PGの論理に応じて、スイッチQ3をオン又はオフに制御する。スイッチ制御回路20は、例えば、コントロールロジック21とゲートドライブ22を有する。コントロールロジック21は、パワーグッド信号PGの論理に応じたスイッチ制御信号をゲートドライブ22に出力し、ゲートドライブ22は、当該スイッチ制御信号に従ってスイッチQ3のゲートをオン又はオフに駆動する。 In FIG. 4, the load switch 3 comprises a switch control circuit 20 and a switch Q3. The switch control circuit 20 turns on or off the switch Q3 according to the logic of the power good signal PG. The switch control circuit 20 has, for example, control logic 21 and gate drive 22 . The control logic 21 outputs a switch control signal according to the logic of the power good signal PG to the gate drive 22, and the gate drive 22 turns on or off the gate of the switch Q3 according to the switch control signal.

スイッチQ3は、例えば、Nチャネル型のMOSFETである。スイッチ制御回路20は、スイッチQ3をオンにすることで、出力経路6を接続し、スイッチQ3をオフにすることで、出力経路6を遮断する。ダイオードD1は、スイッチQ3の寄生ダイオード、又は、スイッチQ3に並列に外付けされたダイオードである。 The switch Q3 is, for example, an N-channel MOSFET. The switch control circuit 20 connects the output path 6 by turning on the switch Q3, and cuts off the output path 6 by turning off the switch Q3. Diode D1 is a parasitic diode of switch Q3 or a diode externally connected in parallel with switch Q3.

電子装置200は、ロードスイッチ3のスイッチQ3に対してコンデンサC2とは反対側で出力経路6に並列に接続された容量成分C3を有してもよい。容量成分C3は、ロードスイッチ3と負荷回路4との間に接続されたコンデンサ素子でもよいし、負荷回路4の負荷容量でもよいし、その両方でもよい。 The electronic device 200 may have a capacitive component C3 connected in parallel to the output path 6 on the side opposite to the capacitor C2 with respect to the switch Q3 of the load switch 3 . The capacitive component C3 may be a capacitor element connected between the load switch 3 and the load circuit 4, the load capacitance of the load circuit 4, or both.

出力電圧Vout2の低下時間td(図3参照)は、容量成分C3の容量が大きいほど長くなる。したがって、低下時間tdを短縮する上で、容量成分C3は、できるだけ小さいことが好ましく、例えば、コンデンサC2よりも小さな容量を有することが好ましい。負荷回路4は、スイッチQ3のオン状態ではコンデンサC2と接続されるので、容量成分C3の容量が比較的小さくても、負荷回路4に供給する電圧Vout2は、コンデンサC2によって平滑化可能である。 The drop time td (see FIG. 3) of the output voltage Vout2 increases as the capacity of the capacitive component C3 increases. Therefore, in order to shorten the decrease time td, the capacitive component C3 is preferably as small as possible, for example, preferably has a smaller capacitance than the capacitor C2. Since the load circuit 4 is connected to the capacitor C2 when the switch Q3 is on, the voltage Vout2 supplied to the load circuit 4 can be smoothed by the capacitor C2 even if the capacity of the capacitive component C3 is relatively small.

ロードスイッチ3は、出力経路6の接続時に出力経路6に流れる電流を制限するソフトスタート回路を備えてもよい。ソフトスタート回路を備えることで、出力経路6の接続時に瞬間的に容量成分C3に流れる突入電流を抑制できる。図4に示す例では、スイッチQ3がNチャネル型のMOSFETであるので、ソフトスタート回路は、スイッチQ3のゲートとグランドとの間に接続されるコンデンサC4を有する。 The load switch 3 may include a soft start circuit that limits the current flowing through the output path 6 when the output path 6 is connected. By providing the soft start circuit, it is possible to suppress the rush current that instantaneously flows into the capacitance component C3 when the output path 6 is connected. In the example shown in FIG. 4, switch Q3 is an N-channel MOSFET, so the soft start circuit has a capacitor C4 connected between the gate of switch Q3 and ground.

なお、図4には示されていないが、スイッチQ3がPチャネル型のMOSFETの場合、ソフトスタート回路は、スイッチQ3のゲートとソースの間に接続されるコンデンサを有することで、突入電流を抑制できる。 Although not shown in FIG. 4, if the switch Q3 is a P-channel MOSFET, the soft start circuit has a capacitor connected between the gate and source of the switch Q3 to suppress the inrush current. can.

電源制御装置1は、パワーグッド信号PGが非アクティブになると、容量成分C3を放電させる放電回路24を備えてもよい。これにより、容量成分C3を自然放電させる場合に比べて、低下時間td(図3参照)を更に短縮できる。図4に示す例では、放電回路24は、スイッチQ3と負荷回路4との間に配置された回路であり、抵抗R1とスイッチQ5との直列回路を出力経路6とグランドとの間に有する。スイッチQ5は、例えば、Nチャネル型のMOSFETである。 The power supply control device 1 may include a discharge circuit 24 that discharges the capacitive component C3 when the power good signal PG becomes inactive. As a result, the decrease time td (see FIG. 3) can be further shortened compared to the case where the capacitive component C3 is naturally discharged. In the example shown in FIG. 4, the discharge circuit 24 is a circuit arranged between the switch Q3 and the load circuit 4, and has a series circuit of a resistor R1 and a switch Q5 between the output path 6 and the ground. The switch Q5 is, for example, an N-channel MOSFET.

コントロールロジック21は、パワーグッド信号PGがアクティブの期間では、バッファ23を介してスイッチQ5をオフさせる。これにより、容量成分C3は放電回路24により放電されないので、負荷回路4に十分な電圧Vout2を供給できる。一方、コントロールロジック21は、パワーグッド信号PGが非アクティブの期間では、バッファ23を介してスイッチQ5をオンさせる。これにより、容量成分C3は放電回路24により放電されるので、電圧Vout2を速やかに零ボルト付近まで低下させることができる。 The control logic 21 turns off the switch Q5 via the buffer 23 while the power good signal PG is active. As a result, the capacitance component C3 is not discharged by the discharge circuit 24, so that the load circuit 4 can be supplied with a sufficient voltage Vout2. On the other hand, the control logic 21 turns on the switch Q5 via the buffer 23 while the power good signal PG is inactive. As a result, the capacitive component C3 is discharged by the discharge circuit 24, so that the voltage Vout2 can be quickly lowered to near zero volts.

なお、放電回路24は、ロードスイッチ3に設けられた回路でもよいし、ロードスイッチ3の外部回路でもよい。抵抗R1は、ロードスイッチ3の内部抵抗でも外部抵抗でもよい。 Note that the discharge circuit 24 may be a circuit provided in the load switch 3 or an external circuit of the load switch 3 . The resistor R1 may be an internal resistor of the load switch 3 or an external resistor.

負荷回路4は、例えば、マイコン8と、通信回路9を有するモジュールである。マイコン8は、通信回路9の動作を制御する。通信回路9は、電子装置200の不図示の外部装置との間で所定のデータを所定の通信方式で通信する。通信方式は、特に限定されないが、例えば、BLE(Bluetooth Low Energy(商標又は登録商標))などがある。 The load circuit 4 is a module having a microcomputer 8 and a communication circuit 9, for example. A microcomputer 8 controls the operation of the communication circuit 9 . The communication circuit 9 communicates predetermined data with an external device (not shown) of the electronic device 200 using a predetermined communication method. The communication method is not particularly limited, but includes, for example, BLE (Bluetooth Low Energy (trademark or registered trademark)).

通信回路9は、例えば、直流電圧Vdcの供給源を有する不図示の外部機器から検出されたデータ(例えば、外部機器の動作状態を示すデータ)を電子装置200の不図示の外部装置に送信する。外部装置の具体例として、ゲートウェイ、サーバなどがある。本実施形態に係る電子装置200は、パワーグッド回路5及びロードスイッチ3を備えることで、不図示の外部機器から供給される直流電圧Vdcに瞬断等が生じても、マイコン8及び通信回路9の動作を正常に再開できる。よって、例えば、通信回路9は、直流電圧Vdcに瞬断等が生じても、当該データを不図示の外部装置に誤送信することを防止できる。 The communication circuit 9 transmits, for example, data detected from an external device (not shown) having a DC voltage Vdc supply source (for example, data indicating the operating state of the external device) to an external device (not shown) of the electronic device 200. . Specific examples of external devices include gateways and servers. Since the electronic device 200 according to the present embodiment includes the power good circuit 5 and the load switch 3, the microcomputer 8 and the communication circuit 9 are can resume normal operation. Therefore, for example, the communication circuit 9 can prevent erroneous transmission of the data to an external device (not shown) even if an instantaneous interruption or the like occurs in the DC voltage Vdc.

外部機器の具体例として、金属等の材料に切断等の加工を施すための工作機械がある。工作機械から供給される直流電圧Vdcは、瞬断等の変動が生じやすい。そのため、電子装置200が工作機械から直流電圧Vdcを受ける形態において、パワーグッド回路5及びロードスイッチ3を備えることは、マイコン8及び通信回路9の動作不良を防止する点で特に有利である。 A specific example of the external device is a machine tool for performing processing such as cutting on a material such as metal. A DC voltage Vdc supplied from a machine tool is likely to undergo fluctuations such as momentary interruption. Therefore, providing the power good circuit 5 and the load switch 3 is particularly advantageous in preventing malfunction of the microcomputer 8 and the communication circuit 9 when the electronic device 200 receives the DC voltage Vdc from the machine tool.

以上、実施形態を説明したが、本発明は上記実施形態に限定されない。他の実施形態の一部又は全部との組み合わせや置換などの種々の変形及び改良が可能である。 Although the embodiments have been described above, the present invention is not limited to the above embodiments. Various modifications and improvements such as combination or replacement with part or all of other embodiments are possible.

1 電源制御装置
2 変換回路
3 ロードスイッチ
4 負荷回路
5 パワーグッド回路
6 出力経路
7 コンデンサ
8 マイコン
9 通信回路
10 変換制御回路
17 フィルタ
19 抵抗
20 スイッチ制御回路
24 放電回路
101 電源回路
200 電子装置
C2 コンデンサ
C3 容量成分
PG パワーグッド信号
1 power control device 2 conversion circuit 3 load switch 4 load circuit 5 power good circuit 6 output path 7 capacitor 8 microcomputer 9 communication circuit 10 conversion control circuit 17 filter 19 resistor 20 switch control circuit 24 discharge circuit 101 power supply circuit 200 electronic device C2 capacitor C3 Capacitance component PG Power good signal

Claims (14)

入力電圧を直流の出力電圧に変換して出力経路に出力する変換回路と、
前記出力経路に直列に挿入されたロードスイッチと、
前記変換回路と前記ロードスイッチとの間で前記出力経路に並列に接続されたコンデンサと、
前記出力電圧が設定電圧を超えるとアクティブになり前記設定電圧よりも低下すると非アクティブになるパワーグッド信号を出力するパワーグッド回路と、を備え、
前記ロードスイッチは、前記パワーグッド信号が非アクティブになると前記出力経路を遮断し、前記パワーグッド信号がアクティブになると前記出力経路を接続する、電源制御装置。
a conversion circuit that converts an input voltage into a DC output voltage and outputs the voltage to an output path;
a load switch inserted in series in the output path;
a capacitor connected in parallel to the output path between the conversion circuit and the load switch;
a power good circuit that outputs a power good signal that becomes active when the output voltage exceeds a set voltage and becomes inactive when the output voltage falls below the set voltage,
The power control device, wherein the load switch cuts off the output path when the power good signal becomes inactive, and connects the output path when the power good signal becomes active.
前記パワーグッド回路は、前記出力電圧が前記設定電圧を超えてから前記パワーグッド信号をアクティブにするタイミングを遅らせる、請求項1に記載の電源制御装置。 2. The power control device according to claim 1, wherein said power good circuit delays the timing of activating said power good signal after said output voltage exceeds said set voltage. 前記パワーグッド回路は、前記出力電圧が前記設定電圧を超えてから所定の電圧範囲内の状態が継続すると、前記パワーグッド信号をアクティブにする、請求項2に記載の電源制御装置。 3. The power control device according to claim 2, wherein said power good circuit activates said power good signal when said output voltage exceeds said set voltage and remains within a predetermined voltage range. 前記設定電圧を第1設定電圧とし、前記第1設定電圧よりも高い設定電圧を第2設定電圧とするとき、
前記所定の電圧範囲は、前記第1設定電圧から前記第2設定電圧までの範囲である、請求項3に記載の電源制御装置。
When the set voltage is set as a first set voltage and a set voltage higher than the first set voltage is set as a second set voltage,
4. The power control device according to claim 3, wherein said predetermined voltage range is a range from said first set voltage to said second set voltage.
前記出力電圧は、前記第1設定電圧よりも高く且つ前記第2設定電圧よりも低い基準電圧に追従するようにフィードバック制御される、請求項4に記載の電源制御装置。 5. The power control device according to claim 4, wherein said output voltage is feedback-controlled so as to follow a reference voltage higher than said first set voltage and lower than said second set voltage. 前記パワーグッド信号が非アクティブになると、前記ロードスイッチに対して前記コンデンサとは反対側で前記出力経路に接続された容量成分を放電させる放電回路を備える、請求項1から5のいずれか一項に記載の電源制御装置。 6. A discharge circuit for discharging a capacitive component connected to the output path on the opposite side of the load switch from the capacitor when the power good signal becomes inactive, according to any one of claims 1 to 5. The power control device according to . 前記ロードスイッチに対して前記コンデンサとは反対側で前記出力経路に接続された容量成分は、前記コンデンサよりも小さな容量を有する、請求項1から6のいずれか一項に記載の電源制御装置。 7. The power supply control device according to claim 1, wherein a capacitive component connected to said output path on the side opposite to said capacitor with respect to said load switch has a smaller capacity than said capacitor. 前記パワーグッド回路は、前記出力経路に抵抗を介してプルアップされたオープンドレイン出力部を有し、前記パワーグッド信号を前記オープンドレイン出力部から出力する、請求項1から7のいずれか一項に記載の電源制御装置。 8. The power good circuit according to any one of claims 1 to 7, wherein said power good circuit has an open drain output section pulled up via a resistor in said output path, and outputs said power good signal from said open drain output section. The power control device according to . 前記変換回路は、前記パワーグッド回路を備える集積回路であり、
前記抵抗は、前記集積回路に外付けされた素子である、請求項8に記載の電源制御装置。
The conversion circuit is an integrated circuit comprising the power good circuit,
9. The power control device according to claim 8, wherein said resistor is an element externally attached to said integrated circuit.
前記ロードスイッチは、前記出力経路の接続時に前記出力経路に流れる電流を制限するソフトスタート回路を有する、請求項1から9のいずれか一項に記載の電源制御装置。 10. The power control device according to any one of claims 1 to 9, wherein said load switch has a soft start circuit that limits current flowing through said output path when said output path is connected. 請求項1から10のいずれか一項に記載の電源制御装置と、前記ロードスイッチを介して供給される電圧で動作する負荷とを備える、電子装置。 An electronic device, comprising: the power control device according to claim 1 ; and a load that operates with a voltage supplied via the load switch. 前記ロードスイッチは、前記出力経路を遮断することで、前記ロードスイッチを介して供給される電圧を前記負荷のリセット電圧よりも低下させる、請求項11に記載の電子装置。 12. The electronic device according to claim 11, wherein the load switch cuts off the output path to lower the voltage supplied through the load switch below a reset voltage of the load. 前記負荷は、前記入力電圧の供給源を有する機器から検出されたデータを電子装置外部に送信する通信回路を備える、請求項11又は12に記載の電子装置。 13. The electronic device according to claim 11, wherein said load comprises a communication circuit for transmitting data detected from a device having said input voltage supply source to the outside of said electronic device. 前記機器は、工作機械である、請求項13に記載の電子装置。 14. The electronic device of claim 13, wherein the equipment is a machine tool.
JP2021038958A 2021-03-11 2021-03-11 Power supply control device and electronic device Pending JP2022138849A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021038958A JP2022138849A (en) 2021-03-11 2021-03-11 Power supply control device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021038958A JP2022138849A (en) 2021-03-11 2021-03-11 Power supply control device and electronic device

Publications (1)

Publication Number Publication Date
JP2022138849A true JP2022138849A (en) 2022-09-26

Family

ID=83398977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021038958A Pending JP2022138849A (en) 2021-03-11 2021-03-11 Power supply control device and electronic device

Country Status (1)

Country Link
JP (1) JP2022138849A (en)

Similar Documents

Publication Publication Date Title
JP5511225B2 (en) Boost switching power supply
JP5125066B2 (en) Control circuit for synchronous rectification type DC-DC converter, synchronous rectification type DC-DC converter and control method therefor
JP5443749B2 (en) Boost switching regulator and control circuit thereof
KR101285573B1 (en) Switching power supply controller and method therefor
US8040116B2 (en) Automatically configurable dual regulator type circuits and methods
WO2008065941A1 (en) Electronic circuit
JP2007049845A (en) Switching regulator
JP2004056982A (en) Power circuit
EP3157153B1 (en) Dc-dc converters having a half-bridge node, controllers therefor and methods of controlling the same
CN108306495B (en) Dual stage Vcc charging for switched mode power supplies
JP6943650B2 (en) High-side transistor drive circuit, DC / DC converter control circuit using it, DC / DC converter
US20120299571A1 (en) System and method for providing stable control for power systems
US20050122089A1 (en) Power supply apparatus and power supply control device
US8830706B2 (en) Soft-start circuit
US9484801B2 (en) Start-up regulator for high-input-voltage power converters
JP2009153278A (en) Switching power circuit
JP2006352976A (en) Semiconductor device for switching power supply
JP5870876B2 (en) Driving device for switching element
JP6543133B2 (en) POWER SUPPLY DEVICE AND ITS CONTROL METHOD
US8466669B2 (en) Buck circuit having fast transient response mechanism and operation of the same
US20040070998A1 (en) Power supply control circuits
JP2007151322A (en) Power circuit and dc-dc converter
TWI547074B (en) Power converter, voltage adjusting unit, and voltage adjusting method
JP2008086134A (en) Boost converter
JP2022138849A (en) Power supply control device and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507