JP2022133720A - Failure detector, failure detection method and semiconductor switch device - Google Patents
Failure detector, failure detection method and semiconductor switch device Download PDFInfo
- Publication number
- JP2022133720A JP2022133720A JP2021032576A JP2021032576A JP2022133720A JP 2022133720 A JP2022133720 A JP 2022133720A JP 2021032576 A JP2021032576 A JP 2021032576A JP 2021032576 A JP2021032576 A JP 2021032576A JP 2022133720 A JP2022133720 A JP 2022133720A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- failure
- element chips
- switch device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 216
- 238000001514 detection method Methods 0.000 title claims abstract description 104
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 description 35
- 230000006866 deterioration Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 14
- 230000002250 progressing effect Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Electronic Switches (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明の実施形態は、故障検出装置、故障検出方法及び半導体スイッチ装置に関する。 TECHNICAL FIELD Embodiments of the present invention relate to failure detection devices, failure detection methods, and semiconductor switch devices.
半導体スイッチ装置には、1つのパッケージの中に複数の半導体素子チップを備え、これらの半導体素子チップが互いに並列接続されているものがある。しかしながら、半導体スイッチ装置を長期間使用していると、半導体素子チップが故障することがあり、さらに故障が進行すると半導体スイッチ装置が機能しなくなることがあった。半導体スイッチ装置が機能停止に至らないように、故障検出装置によって半導体素子チップの状態を検出することが望まれているが、複数の半導体素子チップで故障が生じているか否かの検出は容易ではないことがあった。
例えば、半導体素子チップ間の電流アンバランスを検出して故障を診断する方法(特許文献1など参照。)が提案されているが、半導体素子チップの故障状況が均等であるとその故障を検出できない場合があった。
Some semiconductor switch devices are provided with a plurality of semiconductor element chips in one package, and these semiconductor element chips are connected in parallel with each other. However, if the semiconductor switch device is used for a long period of time, the semiconductor element chip may fail, and if the failure progresses further, the semiconductor switch device may not function. It is desired to detect the state of semiconductor element chips by a failure detection device so that the semiconductor switch device does not stop functioning. There was nothing.
For example, a method of detecting a current imbalance between semiconductor element chips and diagnosing a failure has been proposed (see
本発明が解決しようとする課題は、互いに並列接続されている複数の半導体素子チップの状態を検出することが可能な故障検出装置、故障検出方法及び半導体スイッチ装置を提供することである。 A problem to be solved by the present invention is to provide a failure detection device, a failure detection method, and a semiconductor switch device capable of detecting states of a plurality of semiconductor element chips connected in parallel.
実施形態の故障検出装置は、電力変換用の複数の半導体素子チップを備える半導体スイッチ装置の故障検出装置である。故障検出装置は、判定部を備える。判定部は、半導体スイッチ装置内に配置された各半導体素子チップに流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果と、前記故障が発生したことを識別可能にする判定基準のデータとを用いて、前記複数の半導体素子チップのうちの1又は複数の半導体素子チップに故障が発生したことを検出する。前記複数の半導体素子チップが互いに並列に接続されている。 A failure detection device according to an embodiment is a failure detection device for a semiconductor switch device including a plurality of semiconductor element chips for power conversion. The failure detection device includes a determination section. The judging section makes it possible to identify the detection result of the current flowing through each semiconductor element chip arranged in the semiconductor switch device, the detection result of the voltage applied to the plurality of semiconductor element chips, and the occurrence of the failure. Using the judgment reference data, it is detected that one or a plurality of semiconductor element chips out of the plurality of semiconductor element chips has failed. The plurality of semiconductor element chips are connected in parallel with each other.
以下、実施形態の故障検出装置、故障検出方法及び半導体スイッチ装置について説明する。なお、以下の説明では、電気的に接続されることを、単に「接続される」ということがある。なお、本明細書で言う「XXに基づく」とは、「少なくともXXに基づく」ことを意味し、XXに加えて別の要素に基づく場合も含む。さらに、「XXに基づく」とは、XXを直接に用いる場合に限定されず、XXに対して演算や加工が行われたものに基づく場合も含む。「XX」は、任意の要素(例えば、任意の情報)である。 A failure detection device, a failure detection method, and a semiconductor switch device according to embodiments will be described below. In the following description, being electrically connected may be simply referred to as "connected". In this specification, "based on XX" means "based on at least XX", and includes cases based on other elements in addition to XX. Furthermore, "based on XX" is not limited to the case of using XX directly, but also includes the case of being based on what has been calculated or processed with respect to XX. "XX" is an arbitrary element (for example, arbitrary information).
なお、本明細書で言う「半導体スイッチ装置」とは、1つのユニット(モジュール)又は同種の複数のユニット(モジュール)を含み、それらのユニットを1つのスイッチとして機能させるように形成されている装置のことである。このユニットは、互いに並列に接続されている複数の半導体素子チップを含む。本明細書で言う「半導体素子チップ」とは、制御によりスイッチとして機能する1つの「スイッチング素子」又は同種の複数の「スイッチング素子」を含むものを言う。本明細書で言う「スイッチング素子」とは、制御によりスイッチとして機能する少なくとも1つの半導体スイッチング素子を含む。 The term "semiconductor switch device" as used in this specification includes one unit (module) or a plurality of units (modules) of the same type, and is formed so that these units function as one switch. It's about. The unit includes a plurality of semiconductor device chips connected in parallel with each other. As used herein, a "semiconductor element chip" refers to one containing a single "switching element" or a plurality of similar "switching elements" that function as a switch under control. As used herein, the term "switching element" includes at least one semiconductor switching element that functions as a switch under control.
「互いに並列に接続されている」こととは、同種の半導体スイッチの主回路側の少なくとも2つの端子同士を互いに接続されていることを含む。この場合、半導体スイッチがMOSFET(metal-oxide-semiconductor field-effect transistor)であれば、ソース同士、ドレイン同士を夫々接続することを言う。IGBT(Insulated Gate Bipolar Transistor)であれば、エミッタ同士、コレクタ同士を夫々接続することを言う。 "Connected in parallel with each other" includes connecting at least two terminals on the main circuit side of the same type of semiconductor switches to each other. In this case, if the semiconductor switch is a MOSFET (metal-oxide-semiconductor field-effect transistor), it means connecting the sources and the drains, respectively. In the case of an IGBT (Insulated Gate Bipolar Transistor), this refers to connecting emitters and collectors, respectively.
なお、「互いに並列に接続されている」こととして、上記に加えて、同種の半導体スイッチの制御端子同士を互いに接続されていることを含めてもよい。 In addition to the above, "connected in parallel with each other" may include connecting the control terminals of the same type of semiconductor switches to each other.
(第1の実施形態)
図1Aは、実施形態の半導体スイッチ装置1を適用した電力変換装置2の構成図である。
電力変換装置2は、例えば、コンバータ3と、インバータ4と、駆動電流センサ5と、制御部6とを備える。交流電動機Mは、例えば、誘導電動機である。コンバータ3と、インバータ4は、夫々複数の半導体スイッチ装置1を備える。
(First embodiment)
FIG. 1A is a configuration diagram of a
The
コンバータ3は、半導体スイッチ装置1のスイッチングによって交流電力(AC)を直流電力(DC)に変換する。コンバータ3は、制御部6からの制御によって、直流電力への変換量が夫々調整される。インバータ4は、コンバータ3から与えられる直流電力を、半導体スイッチ装置1のスイッチングによって交流電力に変換する。インバータ4は、制御部6からの制御によって、有効電力又は無効電力の変換量が調整される。駆動電流センサ5は、インバータ4から交流電動機Mの巻線に夫々流れる電流を検出する。
The
以下、インバータ4における電流制御の一例について説明する。
例えば、制御部6は、インバータ4の制御用の電流調整器(ACR)61を備える。電流調整器61は、電流基準Irefと、駆動電流センサ5によって検出された電流に基づいた電流帰還IFBKとの差が0になるようにインバータ4を制御する。このような構成の電力変換装置2では、インバータ4内の半導体スイッチ装置1に流れる電流の大きさが上記の電流基準Irefによって決定される。
An example of current control in the
For example, the
図1Bは、実施形態の半導体スイッチ装置1の構成図である。
半導体スイッチ装置1は、半導体素子チップ10、20、30と、判定部40と、電流センサ50と、電圧センサ60とを備える。
FIG. 1B is a configuration diagram of the
The
半導体素子チップ10は、スイッチング素子11から14を備える。スイッチング素子11から14は、互いに並列に接続されている。半導体素子チップ20は、スイッチング素子21から24を備える。スイッチング素子21から24は、互いに並列に接続されている。半導体素子チップ30は、スイッチング素子31から34を備える。スイッチング素子31から34は、互いに並列に接続されている。半導体素子チップ10、20、30は、互いに並列に接続されている。
The
上記の半導体素子チップ10、20、30は、同様に構成されている。この場合、スイッチング素子11から14と、スイッチング素子21から24と、スイッチング素子31から34も互いに同種のスイッチング素子である。
The
例えば、半導体素子チップ10は、コレクタ端子10Cと、エミッタ端子10Eと、ゲート端子10Gと、基準電位端子10VRとを備える。コレクタ端子10Cには、スイッチング素子11から14のコレクタが夫々接続されている。エミッタ端子10Eと基準電位端子10VRには、スイッチング素子11から14のエミッタが夫々接続されている。ゲート端子10Gには、スイッチング素子11から14のゲートが夫々接続されている。
For example, the
半導体素子チップ20は、コレクタ端子20Cと、エミッタ端子20Eと、ゲート端子20Gと、基準電位端子20VRとを備える。半導体素子チップ30は、コレクタ端子30Cと、エミッタ端子30Eと、ゲート端子30Gと、基準電位端子30VRとを備える。半導体素子チップ20、30の内部の構成は、上記の半導体素子チップ10の構成と同様であってよい。
The
半導体スイッチ装置1は、電源用の端子である正極用の端子TBPと、負極用の端子TBNと、警報信号を出力するための出力端子TBSOとを備える。
The
端子TBPには、コレクタ端子10C、20C、30Cの夫々が接続されている。端子TBNには、エミッタ端子10E、20E、30Eの夫々が接続されている。
Each of the
電流センサ50は、エミッタ端子10E、20E、30Eに夫々接続される集約点と端子TBNとの間に設けられ、エミッタ端子10E、20E、30Eと端子TBNとの間に流れる電流を纏めて検出する。電流センサ50は、半導体素子チップ10、20、30に夫々含まれた電力変換用の複数のスイッチング素子に流れる電流を纏めて検出する電流検出部の一例である。
The
電圧センサ60は、端子TBPと端子TBNとの間の電圧を検出する。例えば、電圧センサ60が検出する電圧には、スイッチング素子の端子間に発生する電圧(飽和電圧)が含まれる。
判定部40は、電流センサ50による電流の検出結果と電圧センサ60による電圧の検出結果とに基づいて、半導体スイッチ装置1が機能停止に至る可能性について判定して、半導体スイッチ装置1が機能停止に至る可能性が高いと判定された場合に、この警報を出力端子TBSOに出力する。判定部40は、上記の判定に健常時の特性を基準にして予め定められた特性データを記録したデータテーブルを用いるとよい。これの詳細は、後述する。
The
(想定する故障について)
ここで図2を参照して、比較例の半導体スイッチ装置1Zについて説明する。
図2は、比較例の半導体スイッチ装置1Zについて説明するための図である。この半導体スイッチ装置1Zは、本実施形態の判定部を備えるものでない。
(Regarding assumed failures)
Here, a
FIG. 2 is a diagram for explaining a
半導体素子チップ内の12個のスイッチング素子は、その導通時に半導体スイッチ装置1に対する要求される電流量の一部を夫々流す。
The 12 switching elements in the semiconductor element chip each pass a part of the amount of current required for the
図2(a)に示す健常時の理想的な状態は、要求される電流量が12等分されて、各スイッチング素子に流れる状態である。 The ideal normal state shown in FIG. 2A is a state in which the required current is divided into 12 equal parts and flows through each switching element.
経年劣化によって、図2(b)に示すように半導体素子チップ内の複数のスイッチング素子の一部にOFF故障が生じることがある。このとき、半導体スイッチ装置1に対する要求される電流量が健常時と同じであれば、OFF故障が生じたスイッチング素子に電流が流れない分、健常な状態のスイッチング素子にその電流が流れることになる。例えば、12個のうち3個のスイッチング素子にOFF故障が生じていれば、健常な状態のスイッチング素子に流れる電流は、9等分に近い大きさになる。上記のように、一部のスイッチング素子にOFF故障が発生すると健常な状態のスイッチング素子に対する負荷が増加する。そのためにスイッチング素子の劣化が徐々に進行して、図2(c)に示すように、OFF故障に至るスイッチング素子が徐々に増加する。これを放置すると、半導体スイッチ装置が破損することがある。なお、スイッチング素子の劣化が均等に進行した場合には、半導体素子チップ10、20、30に流れる電流にばらつきが生じない。なお、OFF故障に至ったスイッチング素子の個数が増えることで、健常なスイッチング素子に配分さる電流量が増加するが、スイッチング素子が増加した電流によって破損しないように、電流値に制限を設けて、これを超えないように制御するとよい。
Degradation over time may cause an OFF failure in some of the plurality of switching elements in the semiconductor element chip as shown in FIG. 2(b). At this time, if the amount of current required for the
次に、本実施形態による半導体スイッチ装置の劣化状態の推定方法について説明する。
本実施形態において提案する半導体スイッチ装置の劣化状態の推定方法は、次の方法を含む。
・各半導体素子チップに流れる電流の合計値に係る検出結果と、複数の半導体素子チップに掛る電圧の検出結果と、予め定められた特性データとを用いる推定方法
以下、これについて説明する。
Next, a method for estimating the state of deterioration of the semiconductor switch device according to this embodiment will be described.
The method for estimating the state of deterioration of the semiconductor switch device proposed in this embodiment includes the following method.
Estimation method using detection results relating to the total value of current flowing through each semiconductor element chip, detection results of voltages applied to a plurality of semiconductor element chips, and predetermined characteristic data This will be described below.
図3Aを参照して、電流の検出結果を用いて半導体スイッチ装置の劣化状態の推定方法について説明する。図3Aは、実施形態の半導体スイッチ装置の劣化状態の推定方法を説明するための図である。 A method for estimating the deterioration state of the semiconductor switch device using the current detection result will be described with reference to FIG. 3A. FIG. 3A is a diagram for explaining a method for estimating the state of deterioration of the semiconductor switch device according to the embodiment;
この図3Aに示す状態は、前述の図2の(b)に相当し、半導体素子チップ10、20、30の夫々に故障が生じた状態である。例えば、スイッチング素子12、21、32にOFF故障が生じている。
The state shown in FIG. 3A corresponds to (b) of FIG. 2 described above, and is a state in which each of the semiconductor element chips 10, 20, and 30 has failed. For example, the switching
この場合、健常な状態のスイッチング素子の個数が9個になる。各スイッチング素子に半導体スイッチ装置1の電流が等分されているとすれば、半導体素子チップ10、20、30のそれぞれに流れる電流の大きさが等しくなる。
In this case, the number of switching elements in a normal state is nine. If the current of the
電流センサ50は、各半導体素子チップの電流を纏めて検出する。本実施形態では各半導体素子チップの電流のばらつきを検出しない。
The
判定部40は、電流センサ50の検出結果が示す電流の大きさを、電圧センサ60の検出結果が示す電圧の大きさに対応する特性テーブルのデータが示す電流の大きさと比較するとよい。例えば、この特性テーブルのデータは、電圧センサ60の検出結果の電圧の大きさに対応付けて夫々規定されている。
The
より具体的は、判定部40は、電圧センサ60の検出結果が示す特定の電圧において、電流センサ50の検出結果の値に、その特定の電圧に対応する特性テーブルのデータが示す電流の大きさに対して所定値以上の差が生じたら、半導体スイッチ装置1の劣化が進行していると判定してよい。
More specifically, at a specific voltage indicated by the detection result of the
判定部40は、上記の判定方法によって半導体スイッチ装置1の劣化が進行している状態を検出して、これを示す検出信号SD1を出力する。
例えば、判定部40は、記憶部401と、論理演算部402とを備える。
For example, the
記憶部401は、各半導体素子チップ(10、20、30)に流れる電流(以下、総電流という。)と、各半導体素子チップ(10、20、30)に夫々掛る電圧との関係から、故障が発生したことを識別可能にする判定基準のデータを保持する。この判定基準は、各半導体素子チップ(10、20、30)の安全動作領域(ASO(Area of Safe Operating)から所定のディレーティングを考慮に入れて予め定められた電圧-電流特性の許容範囲を決定するとよい。ここで規定される電流値は、上記の総電流に対応するものである。記憶部401は、これを判定基準のデータとして保持するとよい。
The
論理演算部402は、各半導体素子チップ(10、20、30)に流れる総電流の検出結果と、複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とに基づいて、判定基準のデータ(特性テーブルのデータ)を用いて前記故障が発生したことを検出する。
Based on the detection result of the total current flowing through each semiconductor element chip (10, 20, 30) and the detection result of the voltage applied to the plurality of semiconductor element chips (10, 20, 30), the
より具体的には、上記の通り各半導体素子チップ(10、20、30)は、互いに並列に接続されている電力変換用の複数のスイッチング素子を含んでいる。
論理演算部402は、各半導体素子チップ(10、20、30)に流れる総電流の検出結果と、前記複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とに基づいて、判定基準のデータを用いてスイッチング素子の故障によって、機能停止に至る可能性が高まっていることを検出する。
More specifically, as described above, each semiconductor element chip (10, 20, 30) includes a plurality of switching elements for power conversion connected in parallel.
Based on the detection result of the total current flowing through each semiconductor element chip (10, 20, 30) and the detection result of the voltage applied to the plurality of semiconductor element chips (10, 20, 30), the
判定部40は、上記の判定方法によって半導体スイッチ装置1の劣化が進行している状態を検出して、これを示す検出信号SD2を出力する。
上記の実施形態によれば、故障検出装置(1)は、電力変換用の複数の半導体素子チップ(10、20、30)を備える半導体スイッチ装置1の故障を検出する。故障検出装置の判定部40は、半導体スイッチ装置1内に配置された各半導体素子チップ(10、20、30)に流れる電流の検出結果と、複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果と、故障が発生したことを識別可能にする判定基準のデータとを用いて、複数の半導体素子チップ(10、20、30)のうちの1又は複数の半導体素子チップ(10、20、30)に故障が発生したことを検出する。複数の半導体素子チップ(10、20、30)は、互いに並列に接続されている。これにより、故障検出装置は、互いに並列接続されている複数の半導体素子チップ(10、20、30)の状態を検出できる。なお、半導体スイッチ装置1は、故障検出装置の一例であり、半導体スイッチ装置1の一部に故障検出装置が含まれてもよい。
According to the above embodiment, the failure detection device (1) detects a failure of the
(第1の実施形態の変形例)
実施形態の変形例について説明する。前述の実施形態では、判定部40と、電流センサ50と、電圧センサ60とを備える半導体スイッチ装置1の事例について説明した。
(Modification of the first embodiment)
A modification of the embodiment will be described. In the above-described embodiment, an example of the
本変形例の半導体スイッチ装置1は、これに変えて、判定部40と、電流センサ50と、電圧センサ60との一部又は全部を、半導体スイッチ装置1の外部で形成してもよい。
この場合、故障検出装置は、判定部40を含み、電流センサ50と、電圧センサ60とからの検出結果のデータを用いて、半導体スイッチ装置1の状態を推定してもよい。この場合、故障検出装置は、半導体スイッチ装置1とは別体で形成されることになるが、実施形態と同様の効果を奏する。
In the
In this case, the failure detection device may include
(第2の実施形態)
図3Bと図4と図5とを参照して、第2の実施形態について説明する。
なお、以下に示す本実施形態の事例に対して、例えば、特開2020-102973号公報に記載の方法と組み合わせることを制限しない。上記の組み合わせによって、特開2020-102973号公報に記載の方法では検出できることが同様に検出でき、さらには、同公報に記載の方法では検出できなかった故障を検出可能にする。この場合、半導体スイッチ装置1Aは、本実施形態の方法で検出した故障と、特開2020-102973号公報に記載の方法で検出した故障の双方の検出結果に基づいて、半導体スイッチ装置1Aの状態を判定するとよい。以下の説明では、半導体素子チップの故障状況が均等である場合にその故障を検出するための手法を中心に説明する。
(Second embodiment)
A second embodiment will be described with reference to FIGS. 3B, 4 and 5. FIG.
It should be noted that the example of the present embodiment described below is not limited to being combined with, for example, the method described in Japanese Patent Application Laid-Open No. 2020-102973. By the above combination, it is possible to similarly detect what can be detected by the method described in JP-A-2020-102973, and furthermore, to detect failures that could not be detected by the method described in the same publication. In this case, the
図4は、第2の実施形態の半導体スイッチ装置1Aの構成図である。
半導体スイッチ装置1Aは、半導体スイッチ装置1の判定部40と、電流センサ50とに代えて、判定部40Aと、電流センサ51、52、53とを備える。
FIG. 4 is a configuration diagram of a
The
電流センサ51は、エミッタ端子10Eと端子TBNとの間に設けられ、エミッタ端子10Eと端子TBNとの間に流れる電流を検出する。電流センサ52は、エミッタ端子20Eと端子TBNとの間に設けられ、エミッタ端子20Eと端子TBNとの間に流れる電流を検出する。電流センサ53は、エミッタ端子30Eと端子TBNとの間に設けられ、エミッタ端子30Eと端子TBNとの間に流れる電流を検出する。電流センサ51から53の夫々は、半導体素子チップ10、20、30に夫々含まれた電力変換用の複数のスイッチング素子に流れる電流を纏めて検出する電流検出部の一例である。
判定部40Aは、第1判定部41(電流比較部)と、第2判定部42(電流比較部)と、出力部43とを備える。第1判定部41は、後述する第1の推定方法に係る判定を実施する。第2判定部42は、後述する第2の推定方法に係る判定を実施する。出力部43は、第1判定部41による判定の結果と、第2判定部42による判定の結果とに基づいた論理演算(例えば、論理和演算。)を行って、何れかの判定結果に、半導体スイッチ装置1が機能停止に至る可能性が高いと判定された場合に、この警報を出力端子TBSOに出力する。これの詳細は、後述する。
The
(想定する故障に係る半導体スイッチ装置の劣化状態の推定方法ついて)
次に、本実施形態による半導体スイッチ装置の劣化状態の推定方法について説明する。
提案する予測方法は、次の2通りに大別できる。
・各半導体素子チップに流れる電流の検出結果を用いる推定方法(第1の推定方法)
・各半導体素子チップに流れる電流の検出結果と、複数の半導体素子チップに掛る電圧との検出結果とを用いる推定方法(第2の推定方法)
以下、これらについて順に説明する。
(Method for estimating deterioration state of semiconductor switch device related to assumed failure)
Next, a method for estimating the state of deterioration of the semiconductor switch device according to this embodiment will be described.
The proposed prediction method can be broadly classified into the following two types.
・Estimation method (first estimation method) using detection results of current flowing in each semiconductor element chip
An estimation method (second estimation method) using detection results of current flowing through each semiconductor element chip and detection results of voltages applied to a plurality of semiconductor element chips
These will be described in order below.
図3Bを参照して、電流の検出結果を用いて半導体スイッチ装置の劣化状態を推定する第1の推定方法について説明する。図3Bは、第2の実施形態の半導体スイッチ装置の劣化状態の推定方法を説明するための図である。 With reference to FIG. 3B, a first estimation method for estimating the deterioration state of the semiconductor switch device using the current detection result will be described. FIG. 3B is a diagram for explaining a method of estimating the deterioration state of the semiconductor switch device according to the second embodiment;
この図3Bに示す状態は、半導体素子チップ10、30が健常な状態であり、半導体素子チップ20内のスイッチング素子21から23にOFF故障が生じた状態である。なお、スイッチング素子24にはOFF故障が生じていない。
The state shown in FIG. 3B is a state in which the semiconductor element chips 10 and 30 are in a healthy state, and the
この場合、健常な状態のスイッチング素子の個数が9個になる。各スイッチング素子に半導体スイッチ装置1の電流が等分されているとすれば、半導体素子チップ20に流れる電流の大きさを1とすれば、半導体素子チップ10、30のそれぞれに流れる電流の大きさは4になる。
In this case, the number of switching elements in a normal state is nine. If the current of the
電流センサ51から53は、各半導体素子チップの電流をそれぞれ検出するので、その電流のばらつきを検出できる。
Since the
判定部40Aの第1判定部41は、電流センサ51から53の検出結果に基づいて、検出結果が示す電流の大きさを比較してこれを検出するとよい。
Based on the detection results of the
より具体的は、第1判定部41は、電流センサ51から53の検出結果の値に所定値以上の差が生じたら、半導体スイッチ装置1の劣化が進行していると判定してよい。
More specifically, the
或いは、第1判定部41は、電流センサ51から53の検出結果の最大値と最小値に所定値以上の差が生じたら、半導体スイッチ装置1の劣化が進行していると判定してよい。
Alternatively, the
また、或いは、第1判定部41は、電流センサ51から53の検出結果の平均値(または中心値)に対する各検出結果の値に所定値以上の差が生じたら、半導体スイッチ装置1の劣化が進行していると判定してよい。
Alternatively, the
第1判定部41は、上記の何れの判定方法によって半導体スイッチ装置1の劣化が進行している状態を検出して、これを示す検出信号SD1を出力する。
The
図5を参照して、電流の検出結果を用いて半導体スイッチ装置1Aの劣化状態を推定する第2の推定方法について説明する。図5は、実施形態の半導体スイッチ装置1Aの劣化状態の第2の推定方法を説明するための図である。
A second estimation method for estimating the deterioration state of the
この図5に示す状態は、半導体素子チップ10、20、30内のスイッチング素子に夫々OFF故障が生じた状態である。例えば、スイッチング素子11、22、34に、OFF故障が発生したものとする。これによれば、OFF故障が生じたスイッチング素子の半導体素子チップ毎の個数は、夫々1個である。
The state shown in FIG. 5 is a state in which the switching elements in the semiconductor element chips 10, 20 and 30 have an OFF failure. For example, assume that the switching
なお、上記の場合には、半導体素子チップ10、20、30の電流にばらつきが生じないため、前述した電流比較を用いる第1の推定方法では、検出が困難な状態である。 In the above case, since the currents of the semiconductor element chips 10, 20, and 30 do not fluctuate, detection is difficult with the above-described first estimation method using current comparison.
そこで、第2の推定方法では、電圧も利用して判定することで、これを推定可能にする。 Therefore, in the second estimation method, this can be estimated by making a determination using the voltage as well.
健常な状態のスイッチング素子の導通時のON抵抗が夫々同じであると仮定する。
全てのスイッチング素子が健常な状態にあれば、12個が並列接続されているので、スイッチング素子毎の電流は、全体の12分の1になる。
It is assumed that the ON resistances of the switching elements in the healthy state are the same when conducting.
If all the switching elements are in a healthy state, the current per switching element is 1/12th of the total because 12 are connected in parallel.
ただし、OFF故障のスイッチング素子の個数が増えるほど、各スイッチング素子に流れる電流が増加するため、これに伴い各スイッチング素子の端子間に発生する電圧(飽和電圧)が増加する。そのため、各スイッチング素子における損失が増加することになる。 However, as the number of OFF-failure switching elements increases, the current flowing through each switching element increases, and accordingly the voltage (saturation voltage) generated between the terminals of each switching element increases. Therefore, loss in each switching element increases.
判定部40Aの第2判定部42は、電流センサ51から53の検出結果と、電圧センサ60の検出結果とに基づいて、検出結果が示す電流の大きさを比較してこれを検出するとよい。換言すれば、第2判定部42は、半導体スイッチ装置1内に配置された各半導体素子チップ(10、20、30)に流れる電流の検出結果と、複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とを用いて、複数の半導体素子チップ(10、20、30)のうちの1又は複数の半導体素子チップ(10、20、30)に故障が発生したことを検出する。
The
例えば、第2判定部42は、記憶部421と、論理演算部422とを備える。
For example, the
記憶部421は、各半導体素子チップ(10、20、30)に流れる電流と、各半導体素子チップ(10、20、30)に夫々掛る電圧との関係から、故障が発生したことを識別可能にする判定基準のデータを保持する。この判定基準は、各半導体素子チップ(10、20、30)の安全動作領域(ASOから所定のディレーティングを考慮に入れて予め定められた電圧-電流特性の許容範囲を決定するとよい。記憶部421は、これを判定基準のデータとして保持するとよい。なお、記憶部421の判定基準のデータは、半導体素子チップ(10、20、30)毎のデータであるのに対して、前述の記憶部401の判定基準のデータは、半導体スイッチ装置1としてのデータである点が異なる。
The
論理演算部422は、各半導体素子チップ(10、20、30)に流れる電流の検出結果と、複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とに基づいて、判定基準のデータを用いて前記故障が発生したことを検出する。
The
より具体的には、上記の通り各半導体素子チップ(10、20、30)は、互いに並列に接続されている電力変換用の複数のスイッチング素子を含んでいる。
論理演算部422は、各半導体素子チップ(10、20、30)に流れる電流の検出結果と、前記複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とに基づいて、判定基準のデータを用いてスイッチング素子の故障により、機能停止に至る可能性が高まっていることを検出する。
More specifically, as described above, each semiconductor element chip (10, 20, 30) includes a plurality of switching elements for power conversion connected in parallel.
Based on the detection result of the current flowing through each semiconductor element chip (10, 20, 30) and the detection result of the voltage applied to the plurality of semiconductor element chips (10, 20, 30), the
第2判定部42は、上記の判定方法によって半導体スイッチ装置1の劣化が進行している状態を検出して、これを示す検出信号SD2を出力する。
The
上記の実施形態によれば、故障検出装置(1A)は、電力変換用の複数の半導体素子チップ(10、20、30)を備える半導体スイッチ装置1の故障を検出する。故障検出装置の判定部40Aは、半導体スイッチ装置1内に配置された各半導体素子チップ(10、20、30)に流れる電流の検出結果と、複数の半導体素子チップ(10、20、30)に掛る電圧との検出結果とを用いて、複数の半導体素子チップ(10、20、30)のうちの1又は複数の半導体素子チップ(10、20、30)に故障が発生したことを検出する。複数の半導体素子チップ(10、20、30)は、互いに並列に接続されている。これにより、故障検出装置は、互いに並列接続されている複数の半導体素子チップ(10、20、30)の状態を検出できる。なお、半導体スイッチ装置1Aは、故障検出装置の一例であり、半導体スイッチ装置1Aの一部に故障検出装置が含まれてもよい。
According to the above embodiment, the failure detection device (1A) detects a failure of the
以上説明した少なくとも一つの実施形態によれば、故障検出装置は、電力変換用の複数の半導体素子チップを備える半導体スイッチ装置の故障を検出する。故障検出装置は、判定部を備える。判定部は、半導体スイッチ装置内に配置された各半導体素子チップに流れる電流の検出結果と、複数の半導体素子チップに掛る電圧との検出結果と、故障が発生したことを識別可能にする判定基準のデータとを用いて、複数の半導体素子チップのうちの1又は複数の半導体素子チップに故障が発生したことを検出する。複数の半導体素子チップは、互いに並列に接続されている。これにより、故障検出装置は、互いに並列接続されている複数の半導体素子チップの状態を検出できる。なお、半導体スイッチ装置は、故障検出装置の一例であり、半導体スイッチ装置の一部に故障検出装置が含まれてもよい。 According to at least one embodiment described above, the failure detection device detects a failure of a semiconductor switch device including a plurality of semiconductor element chips for power conversion. The failure detection device includes a determination section. The judging unit has a detection result of a current flowing through each semiconductor element chip arranged in the semiconductor switch device, a detection result of a voltage applied to a plurality of semiconductor element chips, and a judgment standard for distinguishing occurrence of a failure. , the occurrence of a failure in one or a plurality of semiconductor element chips out of the plurality of semiconductor element chips is detected. A plurality of semiconductor element chips are connected in parallel with each other. Thereby, the failure detection device can detect the states of a plurality of semiconductor element chips connected in parallel. The semiconductor switch device is an example of the failure detection device, and the failure detection device may be included in a part of the semiconductor switch device.
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 While several embodiments of the invention have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and modifications can be made without departing from the scope of the invention. These embodiments and their modifications are included in the scope and spirit of the invention, as well as the scope of the invention described in the claims and equivalents thereof.
例えば、判定部40は、第1判定部41と、第2判定部42とのうち、少なくとも第2判定部42を備えていてもよい。
For example, the
1、1A 半導体スイッチ装置(故障検出装置)
2 電力変換装置
3 コンバータ
4 インバータ
5 駆動電流センサ
6 制御部
M 交流電動機
10、20、30 半導体素子チップ
11から14、22から24、31から34 スイッチング素子
40、40A 判定部
41 第1判定部
42 第2判定部
43 出力部
50から53 電流センサ(電流検出部)
60 電圧センサ(電圧検出部)
1, 1A semiconductor switch device (failure detection device)
2
60 voltage sensor (voltage detector)
Claims (9)
半導体スイッチ装置内に配置された各半導体素子チップに流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果と、前記故障が発生したことを識別可能にする判定基準のデータとを用いて、前記複数の半導体素子チップのうちの1又は複数の半導体素子チップに故障が発生したことを検出する判定部
を備え、
前記複数の半導体素子チップが互いに並列に接続されている、
故障検出装置。 A failure detection device for a semiconductor switch device comprising a plurality of semiconductor element chips for power conversion,
Detection results of the current flowing through each semiconductor element chip arranged in the semiconductor switch device, detection results of the voltage applied to the plurality of semiconductor element chips, and judgment reference data that enables identification of the occurrence of the failure. and a determination unit that detects that one or more of the plurality of semiconductor element chips has failed,
wherein the plurality of semiconductor element chips are connected in parallel with each other;
Fault detection device.
を備え、
前記判定部は、
前記各半導体素子チップに流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果とに基づいて、前記判定基準のデータを用いて前記故障が発生したことを検出する、
請求項1に記載の故障検出装置。 a storage unit that holds determination criterion data that enables identification of the occurrence of the failure based on the relationship between the current flowing through each of the semiconductor element chips and the voltage applied to the plurality of semiconductor element chips;
The determination unit
detecting the occurrence of the failure using the determination criteria data based on the detection result of the current flowing through each of the semiconductor element chips and the detection result of the voltage applied to the plurality of semiconductor element chips;
The failure detection device according to claim 1.
前記判定部は、
前記各半導体素子チップに流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果とに基づいて、前記判定基準のデータを用いて前記スイッチング素子の故障により、機能停止に至る可能性が高まっていることを検出する、
請求項2に記載の故障検出装置。 Each semiconductor element chip includes a plurality of switching elements for power conversion connected in parallel with each other,
The determination unit
Based on the result of detection of the current flowing through each of the semiconductor element chips and the result of detection of the voltage applied to the plurality of semiconductor element chips, the failure of the switching element results in a functional stop using the determination reference data. detect an increased likelihood of
The failure detection device according to claim 2.
前記半導体素子チップに含まれた前記電力変換用の複数のスイッチング素子に流れる電流を纏めて検出する電流検出部を備える
請求項3に記載の故障検出装置。 The semiconductor switch device is
4. The failure detection device according to claim 3, further comprising a current detection unit that collectively detects currents flowing through the plurality of switching elements for power conversion included in the semiconductor element chip.
前記半導体素子チップに含まれた前記電力変換用の複数のスイッチング素子に流れる電流を半導体素子チップ毎に検出する電流検出部を備える
請求項3に記載の故障検出装置。 The semiconductor switch device is
4. The failure detection device according to claim 3, further comprising a current detection unit that detects currents flowing through the plurality of switching elements for power conversion included in the semiconductor element chip for each semiconductor element chip.
前記電圧の検出結果の電圧の大きさに対応付けて夫々規定されている特性テーブルのデータが含まれる、
請求項1から請求項5の何れか1項に記載の故障検出装置。 The data of the criterion that makes it possible to identify that the failure has occurred includes:
Data of a characteristic table defined in correspondence with the magnitude of the voltage of the voltage detection result is included,
The failure detection device according to any one of claims 1 to 5.
請求項1から請求項6の何れか1項に記載の故障検出装置。 The semiconductor switch device has the plurality of semiconductor element chips connected in parallel inside thereof.
The failure detection device according to any one of claims 1 to 6.
半導体スイッチ装置内に配置された各半導体素子チップに流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果と、前記故障が発生したことを識別可能にする判定基準のデータとに基づいて、前記複数の半導体素子チップのうちの何れかに故障が発生したことを検出する過程
を含み、
前記複数の半導体素子チップが互いに並列に接続されている、
故障検出方法。 A failure detection method for a semiconductor switch device including a plurality of semiconductor element chips for power conversion, comprising:
Detection results of the current flowing through each semiconductor element chip arranged in the semiconductor switch device, detection results of the voltage applied to the plurality of semiconductor element chips, and judgment reference data that enables identification of the occurrence of the failure. detecting that a failure has occurred in any of the plurality of semiconductor element chips based on
wherein the plurality of semiconductor element chips are connected in parallel with each other;
Fault detection method.
各半導体素子チップに夫々流れる電流の検出結果と、前記複数の半導体素子チップに掛る電圧との検出結果と、前記故障が発生したことを識別可能にする判定基準のデータとを用いて、前記複数の半導体素子チップのうちの1又は複数の半導体素子チップに故障が発生したことを検出する判定部と
を備える半導体スイッチ装置。 a plurality of semiconductor element chips connected in parallel with each other;
Using the detection result of the current flowing through each of the semiconductor element chips, the detection result of the voltage applied to the plurality of semiconductor element chips, and the data of the criterion for identifying the occurrence of the failure, the plurality of A semiconductor switch device comprising: a determination unit for detecting that one or a plurality of semiconductor element chips among the semiconductor element chips of .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021032576A JP7438157B2 (en) | 2021-03-02 | 2021-03-02 | Failure detection device, failure detection method, and semiconductor switch device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021032576A JP7438157B2 (en) | 2021-03-02 | 2021-03-02 | Failure detection device, failure detection method, and semiconductor switch device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2022133720A true JP2022133720A (en) | 2022-09-14 |
JP7438157B2 JP7438157B2 (en) | 2024-02-26 |
Family
ID=83229978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021032576A Active JP7438157B2 (en) | 2021-03-02 | 2021-03-02 | Failure detection device, failure detection method, and semiconductor switch device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7438157B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4599926B2 (en) | 2004-07-30 | 2010-12-15 | 東京電力株式会社 | Power switching circuit, power conversion device, open fault detection method, and module type semiconductor switching element driving method |
KR100670699B1 (en) | 2004-11-01 | 2007-01-17 | 주식회사 하이닉스반도체 | Semiconductor memory device with on die termination device |
JP7132099B2 (en) | 2018-11-20 | 2022-09-06 | 株式会社日立インダストリアルプロダクツ | power converter |
-
2021
- 2021-03-02 JP JP2021032576A patent/JP7438157B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP7438157B2 (en) | 2024-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10541539B1 (en) | Converter, inverter, AC motor driving apparatus, and air conditioner using the same | |
US7675763B2 (en) | Semiconductor power converter apparatus | |
CN107820664B (en) | Drive device | |
EP2164161B1 (en) | AC/DC converter for a compressor driver and air conditioner with a troubleshooting mechanism for faulty bidirectional switches | |
US20160197499A1 (en) | Battery monitoring device | |
US11245337B2 (en) | Power supply device | |
US9608534B2 (en) | Power conversion system, and voltage detection device thereof | |
US9571026B2 (en) | Inverter apparatus | |
US10468972B2 (en) | Power converter including a plurality of converter cells connected in multiple series | |
US10727729B2 (en) | Power converter | |
JP5095530B2 (en) | Abnormality determination method and abnormality determination device for charge / discharge system | |
JP2017163714A (en) | Power conversion device, short-circuit failure diagnosis method for switching element, and open failure diagnosis method for switching element | |
JP5911014B2 (en) | Inverter device and abnormality detection method for inverter device | |
JP2006136161A (en) | Contactor fault detecting apparatus of electric motor-driven vehicle, method of detecting contactor fault, program and computer-readable recording medium | |
US11025165B2 (en) | DC/DC converter control device | |
US10554120B2 (en) | Power conversion device | |
JP7438157B2 (en) | Failure detection device, failure detection method, and semiconductor switch device | |
TWI676037B (en) | Dynamic characteristics test device and dynamic characteristics test method | |
JP6955951B2 (en) | Discharge device | |
WO2015092522A1 (en) | Drive control apparatus for semiconductor device | |
JP2020035661A (en) | Fuel cell system | |
JP7239520B2 (en) | power equipment | |
JP7252004B2 (en) | power converter | |
US11652402B2 (en) | Switching apparatus and electric-power conversion apparatus | |
JP2002107232A (en) | Temperature detector for semiconductor element module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7438157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |