JP2022133191A - Quantum information processing device - Google Patents

Quantum information processing device Download PDF

Info

Publication number
JP2022133191A
JP2022133191A JP2021032155A JP2021032155A JP2022133191A JP 2022133191 A JP2022133191 A JP 2022133191A JP 2021032155 A JP2021032155 A JP 2021032155A JP 2021032155 A JP2021032155 A JP 2021032155A JP 2022133191 A JP2022133191 A JP 2022133191A
Authority
JP
Japan
Prior art keywords
cooling plate
information processing
processing device
quantum
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021032155A
Other languages
Japanese (ja)
Inventor
憲之 李
Noriyuki LEE
龍太 土屋
Ryuta Tsuchiya
雄介 菅野
Yusuke Sugano
剛 新海
Go Shinkai
慎一 斎藤
Shinichi Saito
徳男 中條
Tokuo Nakajo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2021032155A priority Critical patent/JP2022133191A/en
Publication of JP2022133191A publication Critical patent/JP2022133191A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

To efficiently cool quantum bits of a quantum information processing device including a plurality of quantum bits.SOLUTION: A quantum information processing device comprises: a quantum bit array part in which a plurality of quantum bits are disposed; a cooling plate layer; a control circuit which controls the quantum bit array part; and a heat conductive material layer which is disposed between a first layer including the quantum bit array part and the cooling plate layer and electrically independent of the quantum bit array part and the control circuit.SELECTED DRAWING: Figure 3

Description

本発明は、半導体装置、特に量子情報処理において使用される装置の構造に関するものである。 The present invention relates to the structure of semiconductor devices, particularly devices used in quantum information processing.

現在、量子コンピュータの実現を目的とした研究が世界中の多くのグループで進められている。量子コンピュータとは、重ね合わせや量子もつれと言った量子力学的な現象を用いて従来のコンピュータでは現実的な時間や規模で解けなかった問題を解くことが期待されるコンピュータである。様々な物理系で実験が行われているが、どの物理系を用いるにせよ、量子コンピュータを実現するためにまず必要なのは、外界と物質もエネルギーも交換しない孤立系によって量子ビットを作り、量子系のコヒーレンスを長時間維持できるようにすることである。 Currently, many groups around the world are conducting research aimed at realizing quantum computers. Quantum computers are expected to use quantum mechanical phenomena such as superposition and quantum entanglement to solve problems that conventional computers could not solve in a realistic time and scale. Experiments are being conducted in various physical systems, but regardless of which physical system is used, what is first required to realize a quantum computer is to create quantum bits in an isolated system that does not exchange matter or energy with the outside world, is to be able to maintain the coherence of

しかし、現実の物理系では、外界との相互作用によるデコヒーレンスを完全に避けることは出来ない。どの物理系を用いた実験においても、量子ビットのデコヒーレンスを抑え、コヒーレンス時間を長くするための努力が続けられている。さらに、量子コンピュータとして動作させるためには、単一の量子ビットを作製するだけでは不十分であり、複数の量子ビットを以下の3つの要件を満たすデバイスとして構成しなければならない。 However, in a real physical system, decoherence due to interactions with the outside world cannot be completely avoided. Efforts to reduce the decoherence of qubits and increase the coherence time are ongoing in experiments using any physical system. Furthermore, in order to operate as a quantum computer, it is not enough to fabricate a single qubit, and multiple qubits must be configured as a device that satisfies the following three requirements.

1つめの要件は、拡張が可能であることである。量子コンピュータによって高速な演算が可能である理由の一つは、量子重ね合わせを活用することで、量子ビットの数に対してヒルベルト空間の次元が指数的に増えるためである。しかし、同時に量子ビットを制御するために必要なコスト(時間、空間、エネルギーなど)が指数的に増大するようでは意味がない。量子ビットを制御するためにはRFパルス(Radio Frequency Pulse)を加えるための電気回路や、量子ビットを極低温に冷却するための希釈冷凍機などが必要であるが、これらの実験装置に必要なコストを増大させずに、量子ビットの数を拡張できるような仕組みが必要である。 The first requirement is to be extensible. One of the reasons why quantum computers can perform high-speed operations is that the dimension of the Hilbert space increases exponentially with respect to the number of qubits by utilizing quantum superposition. However, it would be meaningless if the costs (time, space, energy, etc.) required to control the qubits would increase exponentially at the same time. In order to control the qubits, an electric circuit for applying RF pulses (Radio Frequency Pulse) and a dilution refrigerator for cooling the qubits to extremely low temperatures are required. A mechanism is needed that allows the number of qubits to be expanded without increasing the cost.

2つめの要件は、任意の量子演算が可能であることである。量子コンピュータは古典コンピュータと同様に基本的な論理ゲートから構成され、特に量子コンピュータの場合は量子ゲートと呼ばれる。量子ゲートとして、1量子ビットゲートである回転ゲートや2量子ビットゲートである制御NOTゲートなどが挙げられる。「任意の量子演算が可能である」というのは、有限の回数の量子ゲート操作で任意の量子状態に到達できるということを意味する。ゲート型量子コンピュータにおいては、回転ゲートと制御NOTゲートを組み合わせることで任意の量子演算が可能であることが理論的に示されている。つまり、任意の量子ビットにおいてこれらの量子ゲート操作を行うことができれば、任意の量子演算が可能になる。 The second requirement is that arbitrary quantum operations are possible. Quantum computers, like classical computers, consist of basic logic gates, specifically called quantum gates in the case of quantum computers. Quantum gates include rotation gates, which are one-qubit gates, and controlled-NOT gates, which are two-qubit gates. "Any quantum operation is possible" means that an arbitrary quantum state can be reached with a finite number of quantum gate operations. In gate-type quantum computers, it is theoretically shown that arbitrary quantum operations are possible by combining rotation gates and controlled-NOT gates. In other words, if these quantum gate operations can be performed in arbitrary quantum bits, arbitrary quantum operations become possible.

3つめの要件は、誤り訂正が可能であることである。デコヒーレンスのある現実の量子ビットを用いて量子コンピュータを実現するには、デコヒーレンスによって誤りが生じた際にそれを訂正する機能(量子誤り訂正)が必要である。 量子誤り訂正を行うためのアルゴリズムは数多く提案されているが、どのアルゴリズムにおいても、デコヒーレンスによって生じたエントロピーを消し去るために「初期化」と「読み出し」を行う。「初期化」とは、デコヒーレンスによって量子ビットの重ね合わせ状態が混合状態になってしまった場合に、これを再び初期化された純粋状態にする操作である。「読み出し」とは、量子力学的に許容される精度で量子ビットの状態を測定する操作である。誤り訂正を行うための方法としては、現在はSurface Codeと呼ばれるアルゴリズムが最も有力であると見込まれている。Surface Codeは、2次元正方格子状に並べられた物理量子ビット列において動作する。 A third requirement is that error correction is possible. In order to realize a quantum computer using real quantum bits with decoherence, it is necessary to have a function (quantum error correction) to correct errors caused by decoherence. Many algorithms have been proposed for quantum error correction, but in any algorithm, "initialization" and "reading" are performed to eliminate the entropy caused by decoherence. “Initialization” is an operation to reinitialize a pure state when the superposition state of qubits has become a mixed state due to decoherence. "Reading" is the operation of measuring the state of a qubit with quantum-mechanically acceptable accuracy. At present, an algorithm called Surface Code is expected to be the most promising method for error correction. Surface Code operates on physical qubit strings arranged in a two-dimensional square lattice.

つまり、コヒーレンス時間の長い量子ビットを、制御するための装置は共通のまま量子ビットの数を2次元に拡張することが可能で、かつ任意の量子ビットにおいて「初期化」「回転ゲート操作」「制御NOTゲート動作」「読み出しs」が可能な量子ビット列として構成できれば、量子コンピュータとして動作させることができるものと見込まれる。 In other words, it is possible to extend the number of qubits two-dimensionally while maintaining a common device for controlling qubits with long coherence times, and in any qubit, ``initialization'', ``rotation gate operation'', and `` If it can be configured as a quantum bit string capable of "control NOT gate operation" and "readout s", it is expected that it can be operated as a quantum computer.

特表2018-532255号公報Special Table 2018-532255 US2013/0258595 A1US2013/0258595 A1

量子ビットを量子コンピュータとして動作させるためには、単一量子ビットの性能の追求だけでなく、多量子ビットを含むデバイスを構成することが不可欠である。量子コンピュータとして動作させるためには2次元的な拡張が必要であるということは広く認識されているため、そのような量子ビット列の構造の提案が行われている(特許文献1)。 In order to operate qubits as a quantum computer, it is essential not only to pursue the performance of a single qubit, but also to construct a device that includes multiple qubits. Since it is widely recognized that a two-dimensional extension is necessary for operation as a quantum computer, such a structure of a quantum bit string has been proposed (Patent Document 1).

これは2次元に拡張した量子ビットアレイを、上層に形成した配線およびトランジスタによるスイッチングによって個別に制御しようとするものである。しかし、下層に複雑な構造をもつ量子ビットを形成すると、基板の結晶性を上層まで維持することが出来ないため、上層にトランジスタを形成することは現在の半導体作製技術では困難である。一方、我々は2次元に拡張可能で、かつ現在の半導体製造方法を用いて作製することが可能な量子ビット列の構造およびその作製方法を考案している。 This is intended to individually control a two-dimensionally extended quantum bit array by switching with wires and transistors formed in the upper layer. However, if a quantum bit with a complicated structure is formed in the lower layer, the crystallinity of the substrate cannot be maintained up to the upper layer, so it is difficult to form a transistor in the upper layer with current semiconductor fabrication technology. On the other hand, we have devised a structure of a qubit array that can be extended to two dimensions and that can be fabricated using current semiconductor manufacturing methods, and a fabrication method thereof.

また、量子コンピュータについては、考慮すべき課題として熱制御の問題が知られている(特許文献2)。 Also, regarding quantum computers, the problem of heat control is known as a problem to be considered (Patent Document 2).

半導体量子ビットまたは超伝導量子ビットを動作させる際には、熱雑音の影響を低減するために、希釈冷凍機を用いて極低温に冷却することが広く行われている。希釈冷凍機の内部と外部を電気的に接続する配線の数は限られている。このため、多数の入力信号および出力信号が必要になる多量子ビットを含む量子ビットアレイを動作させるためには、量子ビットアレイの他に、入力信号および出力信号を希釈冷凍機の内部で制御するための制御回路が必要になる。 When operating semiconductor or superconducting qubits, cooling to cryogenic temperatures using a dilution refrigerator is widely used to reduce the effects of thermal noise. The number of wires electrically connecting the inside and outside of the dilution refrigerator is limited. Therefore, in order to operate a qubit array including multiple qubits that requires a large number of input signals and output signals, the input signal and the output signal are controlled inside the dilution refrigerator in addition to the qubit array. A control circuit for this is required.

量子ビット列と制御回路の間には多数の電気配線が必要なため、制御回路の一部は量子ビット列の近傍に配置しなければならない。量子ビットアレイおよび制御回路が動作する際にはジュール熱が発生するが、熱によって量子ビットアレイの温度が上昇すると量子ビット列のコヒーレンス時間が短くなり、ひいては量子コンピュータの性能低下を招いてしまう。 Since many electrical wires are required between the qubit string and the control circuit, part of the control circuit must be placed in the vicinity of the qubit string. Joule heat is generated when the qubit array and control circuit operate, but if the temperature of the qubit array rises due to heat, the coherence time of the qubit string will shorten, which will eventually lead to the performance degradation of the quantum computer.

本発明の目的は、複数の量子ビットを含む量子情報処理装置の量子ビットを効率よく冷却することにある。 An object of the present invention is to efficiently cool the qubits of a quantum information processing device including a plurality of qubits.

本発明の好ましい一側面は、複数の量子ビットが配置された量子ビットアレイ部と、冷却プレート層と、前記量子ビットアレイ部を制御する制御回路と、前記量子ビットアレイ部を備える第一の層と前記冷却プレート層との間に配置され、かつ、前記量子ビットアレイ部および前記制御回路と電気的に独立した熱伝導材料層を有することを特徴とする、量子情報処理装置である。 A preferred aspect of the present invention is a first layer comprising a qubit array unit in which a plurality of qubits are arranged, a cooling plate layer, a control circuit for controlling the qubit array unit, and the qubit array unit and the cooling plate layer and electrically independent of the quantum bit array section and the control circuit.

本発明の好ましい他の一側面は、基板と、前記基板に配置され、複数の量子ビットが配置された量子ビットアレイ部と、前記量子ビットアレイ部を制御する制御回路と、前記基板の第一の面側に配置された第一の冷却プレート層と、前記基板の第二の面側に配置された第二の冷却プレート層と、前記量子ビットアレイ部と前記第一の冷却プレート層の間、および、前記量子ビットアレイ部と前記第二の冷却プレート層の間、の少なくとも一つに設けられ、前記量子ビットアレイ部および前記制御回路と電気的に独立したシリコンより熱抵抗が低い熱伝導材料部材を有することを特徴とする、量子情報処理装置である。 Another preferable aspect of the present invention includes a substrate, a qubit array unit arranged on the substrate and having a plurality of qubits arranged thereon, a control circuit for controlling the qubit array unit, and a first a first cooling plate layer arranged on the surface side of the substrate, a second cooling plate layer arranged on the second surface side of the substrate, and between the qubit array unit and the first cooling plate layer , and between the qubit array section and the second cooling plate layer, and is electrically independent of the qubit array section and the control circuit. A quantum information processing device characterized by having a material member.

本発明の好ましい他の一側面は、基板と、前記基板に配置され、複数の量子ビットが配置された量子ビットアレイ部と、前記基板に配置され、前記量子ビットアレイ部を制御する制御回路と、前記基板の第一の面側に配置された第一の冷却プレート層と、前記量子ビットアレイ部と前記制御回路との間に配置された真空領域および断熱材料領域の少なくとも一つを有することを特徴とする、量子情報処理装置である。 Another preferable aspect of the present invention includes a substrate, a qubit array unit arranged on the substrate and having a plurality of qubits arranged thereon, and a control circuit arranged on the substrate and controlling the qubit array unit. , a first cooling plate layer disposed on the first surface side of the substrate, and at least one of a vacuum region and a heat insulating material region disposed between the qubit array section and the control circuit. A quantum information processing device characterized by

本発明によれば、複数の量子ビットを含む量子情報処理装置の量子ビットを効率よく冷却することができる。 ADVANTAGE OF THE INVENTION According to this invention, the quantum bit of the quantum information processing apparatus containing several quantum bits can be cooled efficiently.

本発明の量子情報処理装置の上面図である。1 is a top view of a quantum information processing device of the present invention; FIG. 本発明の量子情報処理装置の断面図である。1 is a cross-sectional view of a quantum information processing device of the present invention; FIG. 本発明の量子情報処理装置冷却構造の実施例1の断面図である。1 is a sectional view of Embodiment 1 of a quantum information processing device cooling structure of the present invention; FIG. 本発明の量子情報処理装置冷却構造の実施例2の断面図である。FIG. 4 is a cross-sectional view of Embodiment 2 of the quantum information processing device cooling structure of the present invention; 本発明の量子情報処理装置冷却構造の実施例3の断面図である。FIG. 5 is a cross-sectional view of Embodiment 3 of the quantum information processing device cooling structure of the present invention; 本発明の量子情報処理装置冷却構造の実施例4の断面図である。FIG. 10 is a cross-sectional view of Embodiment 4 of the quantum information processing device cooling structure of the present invention;

実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。 Embodiments will be described in detail with reference to the drawings. However, the present invention should not be construed as being limited to the description of the embodiments shown below. Those skilled in the art will easily understand that the specific configuration can be changed without departing from the idea or gist of the present invention.

以下に説明する実施例の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、重複する説明は省略することがある。 In the configurations of the embodiments described below, the same reference numerals may be used in common for the same parts or parts having similar functions in different drawings, and redundant description may be omitted.

同一あるいは同様な機能を有する要素が複数ある場合には、同一の符号に異なる添字を付して説明する場合がある。ただし、複数の要素を区別する必要がない場合には、添字を省略して説明する場合がある。 When there are a plurality of elements having the same or similar functions, they may be described with the same reference numerals and different suffixes. However, if there is no need to distinguish between multiple elements, the subscripts may be omitted.

本明細書等における「第1」、「第2」、「第3」などの表記は、構成要素を識別するために付するものであり、必ずしも、数、順序、もしくはその内容を限定するものではない。また、構成要素の識別のための番号は文脈毎に用いられ、一つの文脈で用いた番号が、他の文脈で必ずしも同一の構成を示すとは限らない。また、ある番号で識別された構成要素が、他の番号で識別された構成要素の機能を兼ねることを妨げるものではない。 Notations such as “first”, “second”, “third” in this specification etc. are attached to identify the constituent elements, and do not necessarily limit the number, order, or content thereof is not. Also, numbers for identifying components are used for each context, and numbers used in one context do not necessarily indicate the same configuration in other contexts. Also, it does not preclude a component identified by a certain number from having the function of a component identified by another number.

図面等において示す各構成の位置、大きさ、形状、範囲などは、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲などを表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲などに限定されない。 The position, size, shape, range, etc. of each configuration shown in the drawings, etc. may not represent the actual position, size, shape, range, etc., in order to facilitate understanding of the invention. Therefore, the present invention is not necessarily limited to the positions, sizes, shapes, ranges, etc. disclosed in the drawings and the like.

本明細書で引用した刊行物、特許および特許出願は、そのまま本明細書の説明の一部を構成する。 All publications, patents and patent applications cited herein are hereby incorporated by reference into this description.

本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。 Elements presented herein in the singular shall include the plural unless the context clearly dictates otherwise.

本実施例の第1の態様は、複数の量子ビットが配置された量子ビットアレイ部と、希釈冷凍機の冷却プレート層と、前記量子ビットアレイ部を制御する制御回路と、前記量子ビットアレイ部を備える第一の層と前期冷却プレート層との間に配置され、かつ、前記量子ビットアレイ部および前記制御回路と電気的に独立した熱電導材料層を有することを特徴とする量子情報処理装置冷却機構の構造である。 A first aspect of the present embodiment includes a qubit array section in which a plurality of qubits are arranged, a cooling plate layer of a dilution refrigerator, a control circuit for controlling the qubit array section, and the qubit array section. A quantum information processing device characterized by having a thermally conductive material layer disposed between the first layer and the cooling plate layer and electrically independent of the quantum bit array section and the control circuit This is the structure of the cooling mechanism.

本実施例の第2の態様は、第1の態様に記載の量子情報処理装置冷却機構の作製方法である。 A second aspect of the present embodiment is a method for manufacturing the quantum information processing device cooling mechanism according to the first aspect.

まず、量子ビットアレイと制御回路を含む量子情報処理装置の、標準的な冷却方法を説明する。 First, a standard cooling method for a quantum information processing device including a qubit array and a control circuit will be described.

図1に量子情報処理装置の上面図を示す。量子情報処理装置101の中には、量子ビットアレイ102と制御回路103が含まれる。量子情報処理装置101は、例えば半導体製造技術を応用して作成された、1cm四方の構成であり、量子ビットアレイ102を中央に配置し、制御回路103は量子ビットアレイ102を取り囲む。 FIG. 1 shows a top view of a quantum information processing device. The quantum information processing device 101 includes a quantum bit array 102 and a control circuit 103 . Quantum information processing device 101 has a configuration of 1 cm square, which is created by applying semiconductor manufacturing technology, for example, and has quantum bit array 102 arranged in the center, and control circuit 103 surrounds quantum bit array 102 .

量子ビットアレイ102と制御回路103の間には複数の配線104があり、量子ビットアレイ102と制御回路103は電気的に接続されている。その他に複数のパッド105があり、制御回路103とは電気的に接続されている。量子情報処理装置101は図示しない希釈冷凍機の内部に設置するが、量子情報処理装置101と希釈冷凍機の外部とは、パッド105を通じて電気的に接続する。希釈冷凍機は、例えば3m立方の筐体であって、希釈冷凍機の中に複数の量子情報処理装置101を配置可能である。 A plurality of wirings 104 are provided between the qubit array 102 and the control circuit 103, and the qubit array 102 and the control circuit 103 are electrically connected. In addition, there are a plurality of pads 105 which are electrically connected to the control circuit 103 . The quantum information processing device 101 is installed inside a dilution refrigerator (not shown), and the quantum information processing device 101 and the outside of the dilution refrigerator are electrically connected through pads 105 . The dilution refrigerator is, for example, a 3-m-cubic housing, and a plurality of quantum information processing devices 101 can be arranged in the dilution refrigerator.

図2に図1の量子情報処理装置の断面図を示す。量子ビットアレイ102と制御回路103は、シリコン製の基板201(厚さ数100μm)の上に形成される。量子ビットアレイ102と制御回路103は、それぞれシリコン製のチャネル202とポリシリコン製のゲート203によって構成され、チャネル202とゲート203がトランジスタ構造を形成する。 FIG. 2 shows a cross-sectional view of the quantum information processing device of FIG. The qubit array 102 and the control circuit 103 are formed on a silicon substrate 201 (thickness of several hundred μm). The qubit array 102 and the control circuit 103 are respectively composed of a channel 202 made of silicon and a gate 203 made of polysilicon, the channel 202 and the gate 203 forming a transistor structure.

量子ビットアレイ102においては、トランジスタ構造において単電子がトラップされて量子ビットとして動作する。制御回路103においては、トランジスタ構造は通常のトランジスタとして動作する。チャネルやゲート同士は、シリコン酸化物製の層間絶縁膜204やシリコン窒化物製のスペーサ205によって互いに電気的に隔てられたり、配線104によって互いに電気的に接続されたりする。 In the qubit array 102, single electrons are trapped in the transistor structure and act as qubits. In control circuit 103, the transistor structure operates as a normal transistor. Channels and gates are electrically separated from each other by an interlayer insulating film 204 made of silicon oxide and spacers 205 made of silicon nitride, and are electrically connected to each other by wirings 104 .

希釈冷凍機の外部とは図2上側のパッド105を通じて電気的に接続するため、希釈冷凍機の冷却プレート206とは図2下側のシリコン製の基板201を通して固定する。冷却プレート206は極低温(温度数10mK)に冷却されており、量子ビットアレイ102と制御回路103で発生した熱は、量子情報処理装置101と冷却プレート206との間の熱抵抗207を通じて冷却プレート206へと伝導する。同時に、制御回路103で発生した熱は、制御回路103と量子ビットアレイ102との間の熱抵抗208を通じて量子ビットアレイ102へと伝導する。 Since it is electrically connected to the outside of the dilution refrigerator through the pad 105 on the upper side of FIG. 2, it is fixed to the cooling plate 206 of the dilution refrigerator through the silicon substrate 201 on the lower side of FIG. The cooling plate 206 is cooled to an extremely low temperature (temperature of several 10 mK), and the heat generated by the qubit array 102 and the control circuit 103 is transferred to the cooling plate through the thermal resistance 207 between the quantum information processing device 101 and the cooling plate 206. 206. At the same time, heat generated in control circuit 103 is conducted to qubit array 102 through thermal resistance 208 between control circuit 103 and qubit array 102 .

以下、本発明に係る実施例を、図面を用いて説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。 Hereinafter, embodiments according to the present invention will be described with reference to the drawings. However, the present invention should not be construed as being limited to the description of the embodiments shown below. Those skilled in the art will easily understand that the specific configuration can be changed without departing from the idea or gist of the present invention.

実施例1では、図2の構成との差分について説明する。
図3に示すように、図2におけるシリコン製の基板201を熱伝導材料製の基板301に置き換えた構造を作製する。最初に、図2に示すようにシリコン製の基板201を基礎にして量子ビットアレイ102と制御回路103を作製する。作製した後にシリコン製の基板201をエッチングによって除去する。残った部分を、シリコンより熱抵抗が低い熱伝導材料製の基板301に張り合わせる。熱伝導材料の例としては、アルミニウムや銅などの金属材料が挙げられる。熱伝導材料の例は、他の実施例でも同様である。
In the first embodiment, differences from the configuration of FIG. 2 will be described.
As shown in FIG. 3, a structure is fabricated in which the substrate 201 made of silicon in FIG. 2 is replaced with a substrate 301 made of a thermally conductive material. First, as shown in FIG. 2, a quantum bit array 102 and a control circuit 103 are fabricated based on a substrate 201 made of silicon. After fabrication, the substrate 201 made of silicon is removed by etching. The remaining portion is attached to a substrate 301 made of a thermally conductive material having a lower thermal resistance than silicon. Examples of thermally conductive materials include metallic materials such as aluminum and copper. Examples of thermally conductive materials are the same for other embodiments.

この構成により、量子情報処理装置101と冷却プレート206との間の熱抵抗207が小さくなる。これにより、量子ビットアレイ102と制御回路103で発生した熱は速やかに冷却プレート206に移り、量子ビットアレイ102の温度が上昇することを防ぐことができる。熱伝導材料製の基板301は、層間絶縁膜204等により量子ビットアレイ102および制御回路103とは電気的に独立しており、温度の低下以外には、電気回路としての特性に影響を及ぼすことはない。 This configuration reduces the thermal resistance 207 between the quantum information processing device 101 and the cooling plate 206 . As a result, the heat generated by the qubit array 102 and the control circuit 103 is quickly transferred to the cooling plate 206, preventing the temperature of the qubit array 102 from rising. The substrate 301 made of a heat-conducting material is electrically independent from the quantum bit array 102 and the control circuit 103 by the interlayer insulating film 204 and the like. no.

実施例2では、図2の構成との差分について説明する。
図4に示すように、量子ビットアレイ102の近傍上側(基板201と反対側)に熱伝導材料製の部品401を形成する。同時に、インターポーザー402および2つめの冷却プレート403を用いて、量子情報処理装置101を上側から抑えて固定する。
In a second embodiment, differences from the configuration of FIG. 2 will be described.
As shown in FIG. 4, a part 401 made of a thermally conductive material is formed on the upper side of the quantum bit array 102 (on the side opposite to the substrate 201). At the same time, the interposer 402 and the second cooling plate 403 are used to hold down and fix the quantum information processing device 101 from above.

例えばシリコン酸化物などの絶縁体によるインターポーザー402が量子ビットアレイ102に接する部分には、熱伝導材料領域404を形成する。熱伝導材料領域404は、熱伝導材料製のバルクでも良いが、インターポーザーの基板に形成したビア構造を金属のような伝導材料でめっきした構造にしても良い。熱伝導材料としては、アルミニウムや銅などの金属材料が挙げられる。 A thermally conductive material region 404 is formed where the interposer 402 made of an insulator such as silicon oxide contacts the quantum bit array 102 . The thermally conductive material region 404 may be a bulk of thermally conductive material, or may be a via structure formed in the substrate of the interposer plated with a conductive material such as metal. Examples of thermally conductive materials include metallic materials such as aluminum and copper.

この構成により、量子ビットアレイ102と冷却プレート403と間の熱抵抗406が小さくなる。これにより、量子ビットアレイ102で発生した熱は速やかに2つめの冷却プレート403に移り、量子ビットアレイ102の温度が上昇することを防ぐことができる。 This configuration reduces thermal resistance 406 between qubit array 102 and cooling plate 403 . As a result, the heat generated in the quantum bit array 102 is quickly transferred to the second cooling plate 403, and the temperature of the quantum bit array 102 can be prevented from rising.

このようにインターポーザー402を用いて量子情報処理装置101を固定する場合、量子情報処理装置101と冷却プレート403との間を接着する必要はなく、圧力によって密着させるだけでも良い。これにより、量子情報処理装置101と冷却プレート403との間の熱膨張係数の違いにより、温度が変化した際にいずれかが破損することを防ぐ効果が得られる。 When the interposer 402 is used to fix the quantum information processing device 101 in this way, it is not necessary to bond the quantum information processing device 101 and the cooling plate 403 together, and it is sufficient to just press them together. This provides an effect of preventing either of the quantum information processing device 101 and the cooling plate 403 from being damaged due to a difference in thermal expansion coefficient between them when the temperature changes.

一方、インターポーザー402がパッド105に接する部分には、配線405を形成する。これにより、量子ビットアレイ102の冷却と、量子情報処理装置101と希釈冷凍機の外部の制御装置や電源装置との電気的接続とを同時に得ることができる。なお、図2のシリコン製の基板201を図3の熱伝導材料製の基板301に置き換えて、さらに冷却効率を高めてもよい。 On the other hand, a wiring 405 is formed in a portion where the interposer 402 is in contact with the pad 105 . Thereby, cooling of the quantum bit array 102 and electrical connection between the quantum information processing device 101 and an external control device or power supply device of the dilution refrigerator can be simultaneously obtained. The substrate 201 made of silicon in FIG. 2 may be replaced with the substrate 301 made of a thermally conductive material in FIG. 3 to further improve the cooling efficiency.

実施例3では、実施例2(図4)の構成との差分について説明する。
図5に示すように、量子ビットアレイ102と制御回路103との間に真空領域または断熱材料領域501を形成する。図2のように量子ビットアレイ102と制御回路103を作製した後に、基板201の下側から層間絶縁膜204のエッチングを行い溝を形成することで真空領域となり、その溝に断熱材料を堆積すれば断熱材料領域となる。
In Example 3, differences from the configuration of Example 2 (FIG. 4) will be described.
As shown in FIG. 5, a vacuum region or insulating material region 501 is formed between the qubit array 102 and the control circuit 103 . After fabricating the qubit array 102 and the control circuit 103 as shown in FIG. 2, the interlayer insulating film 204 is etched from the lower side of the substrate 201 to form grooves to form vacuum regions, and a heat insulating material is deposited in the grooves. Insulating material area.

断熱材料の例としては、シリコン酸化物やシリコン窒化物が挙げられる。すると、量子ビットアレイ102と制御回路103との間の熱抵抗が大きくなる。真空領域の方が断熱材料領域よりも効果が大きいが、インターポーザー402を用いて量子情報処理装置101を固定する場合、真空領域だと応力が加わって量子情報処理装置101が破損する恐れがあるので、その場合は断熱材料領域を用いる。これにより、制御回路103で発生した熱が量子ビットアレイ102に伝わり、量子ビットアレイ102の温度が上昇することを防ぐことができる。 Examples of insulating materials include silicon oxide and silicon nitride. Then, the thermal resistance between the qubit array 102 and the control circuit 103 increases. Although the effect is greater in the vacuum region than in the heat insulating material region, when the quantum information processing device 101 is fixed using the interposer 402, stress is applied in the vacuum region and the quantum information processing device 101 may be damaged. Therefore, in that case, a heat insulating material area is used. Thereby, it is possible to prevent the heat generated in the control circuit 103 from being transferred to the quantum bit array 102 and the temperature of the quantum bit array 102 from rising.

実施例2や実施例3のように、量子ビットアレイ102や制御回路103が配置された層の第一の面側に配置された第一の冷却プレート層と、第一の層の第二の面側に配置された第二の冷却プレート層の二つを設け、量子ビットアレイと第一の冷却プレート層の間、および、量子ビットアレイと第二の冷却プレート層の間、の少なくとも一つに、量子ビットアレイ部および制御回路と電気的に独立した熱伝導材料部材を設けることで、効率的に冷却が可能になる。 As in Embodiments 2 and 3, the first cooling plate layer arranged on the first surface side of the layer in which the qubit array 102 and the control circuit 103 are arranged, and the second cooling plate layer of the first layer two second cooling plate layers disposed on the face side, at least one between the qubit array and the first cooling plate layer and between the qubit array and the second cooling plate layer; Furthermore, by providing a thermally conductive material member electrically independent of the quantum bit array section and the control circuit, efficient cooling becomes possible.

実施例4では、実施例3(図5)の構成との差分について説明する。
図6に示すにように、量子ビットアレイ102と制御回路103との間に電気伝導材料領域601を形成する。電気伝導材料領域601は、真空領域または断熱材料領域501の一部に電気伝導材料を堆積することで形成できる。
In the fourth embodiment, differences from the configuration of the third embodiment (FIG. 5) will be described.
As shown in FIG. 6, an electrically conductive material region 601 is formed between the qubit array 102 and the control circuit 103 . The electrically conductive material region 601 can be formed by depositing an electrically conductive material over a portion of the vacuum region or the insulating material region 501 .

この構成により、制御回路103をトランジスタ動作させる際に発生する電磁場が遮蔽され、量子ビットアレイ102に伝わることを防ぐことができる。これにより、実施例3に示す機構と併せて、熱および電磁場による量子ビットアレイ102の量子ビットのコヒーレンス時間の低下を同時に防ぐことができる。 With this configuration, an electromagnetic field generated when the control circuit 103 operates as a transistor is shielded, and can be prevented from being transmitted to the quantum bit array 102 . Accordingly, together with the mechanism shown in the third embodiment, it is possible to simultaneously prevent deterioration of the coherence time of the qubits of the qubit array 102 due to heat and electromagnetic fields.

本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることが可能である。また、各実施例の構成の一部について、他の実施例の構成の追加・削除・置換をすることが可能である。例えば、量子ビットアレイ102は量子情報処理装置101の中央部に配置する必要はなく、任意の場所に複数個配置しても良い。制御回路103は量子情報処理装置101の周辺部に配置する必要はなく、任意の場所に複数個配置しても良い。実施例1、実施例2、実施例3、実施例4はそれぞれ独立に実施することが可能だが、複数を組み合わせて同時に実施しても良い。 The present invention is not limited to the above-described embodiments, and includes various modifications. For example, it is possible to replace part of the configuration of one embodiment with the configuration of another embodiment, or to add the configuration of another embodiment to the configuration of one embodiment. Moreover, it is possible to add, delete, or replace a part of the configuration of each embodiment with the configuration of another embodiment. For example, the quantum bit array 102 does not have to be placed in the central part of the quantum information processing device 101, and a plurality of quantum bit arrays 102 may be placed in arbitrary places. The control circuit 103 does not have to be arranged in the peripheral part of the quantum information processing device 101, and a plurality of control circuits may be arranged at arbitrary places. Although Example 1, Example 2, Example 3, and Example 4 can be implemented independently, a plurality of them may be combined and implemented at the same time.

本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。 The terms “electrode” and “wiring” in this specification and the like do not functionally limit these components. For example, an "electrode" may be used as part of a "wiring" and vice versa. Furthermore, the terms "electrode" and "wiring" include the case where a plurality of "electrodes" and "wiring" are integrally formed.

101…量子情報処理装置、102…量子ビットアレイ、103…制御回路、104…配線、105…パッド、201…シリコン製の基板、202…チャネル、203…ゲート、204…層間絶縁膜、205…スペーサ、206…冷却プレート、207…量子情報処理装置と冷却プレートとの間の熱抵抗、208…量子ビットアレイと制御回路との間の熱抵抗、301…熱伝導材料製の基板、401…熱伝導材料製の部品、402…インターポーザー、403…2つめの冷却プレート、404…インターポーザー中の熱伝導材料領域、405…インターポーザー中の配線、501…真空領域または断熱材料領域、601…電気伝導材料領域。 DESCRIPTION OF SYMBOLS 101... Quantum information processing apparatus, 102... Quantum bit array, 103... Control circuit, 104... Wiring, 105... Pad, 201... Silicon substrate, 202... Channel, 203... Gate, 204... Interlayer insulating film, 205... Spacer , 206... Cooling plate, 207... Thermal resistance between quantum information processing device and cooling plate, 208... Thermal resistance between quantum bit array and control circuit, 301... Substrate made of thermally conductive material, 401... Thermal conduction Parts made of material 402 Interposer 403 Second cooling plate 404 Thermal conductive material area in interposer 405 Wiring in interposer 501 Vacuum area or insulating material area 601 Electric conduction material area.

Claims (15)

複数の量子ビットが配置された量子ビットアレイ部と、
冷却プレート層と、
前記量子ビットアレイ部を制御する制御回路と、
前記量子ビットアレイ部を備える第一の層と前記冷却プレート層との間に配置され、かつ、前記量子ビットアレイ部および前記制御回路と電気的に独立した熱伝導材料層を有することを特徴とする、
量子情報処理装置。
a qubit array unit in which a plurality of qubits are arranged;
a cooling plate layer;
a control circuit that controls the quantum bit array unit;
characterized by having a thermally conductive material layer disposed between the first layer including the qubit array section and the cooling plate layer and electrically independent of the qubit array section and the control circuit. do,
Quantum information processing device.
前記熱伝導材料層は、金属材料を含みシリコンより熱抵抗が低い層である、
請求項1記載の量子情報処理装置。
The thermally conductive material layer is a layer containing a metal material and having a lower thermal resistance than silicon,
The quantum information processing device according to claim 1 .
前記第一の層の前記冷却プレート層の配置された側と反対側に第二の冷却プレート層を配置し、
前記第二の冷却プレート層と前記量子ビットアレイ部の間に、第二の熱伝導材料層を有することを特徴とする、
請求項1記載の量子情報処理装置。
disposing a second cooling plate layer on the side of the first layer opposite to the side on which the cooling plate layer is disposed;
characterized by having a second thermally conductive material layer between the second cooling plate layer and the qubit array section,
The quantum information processing device according to claim 1 .
前記第二の冷却プレート層と前記第一の層の間にインターポーザーを配置し、
前記インターポーザーは、前記第二の熱伝導材料層と前記第二の冷却プレート層を熱的に接続する熱伝導材料領域を有する、
請求項3記載の量子情報処理装置。
placing an interposer between the second cooling plate layer and the first layer;
the interposer has a thermally conductive material region thermally connecting the second thermally conductive material layer and the second cooling plate layer;
4. The quantum information processing device according to claim 3.
前記量子ビットアレイ部と前記制御回路との間に真空領域および断熱材料領域の少なくとも一つを有することを特徴とする、
請求項1記載の量子情報処理装置。
characterized by having at least one of a vacuum region and a heat insulating material region between the qubit array unit and the control circuit,
The quantum information processing device according to claim 1 .
前記量子ビットアレイ部と前記制御回路との間に電気伝導材料領域を有することを特徴とする、
請求項1記載の量子情報処理装置。
characterized by having an electrically conductive material region between the qubit array unit and the control circuit,
The quantum information processing device according to claim 1 .
基板と、
前記基板に配置され、複数の量子ビットが配置された量子ビットアレイ部と、
前記量子ビットアレイ部を制御する制御回路と、
前記基板の第一の面側に配置された第一の冷却プレート層と、
前記基板の第二の面側に配置された第二の冷却プレート層と、
前記量子ビットアレイ部と前記第一の冷却プレート層の間、および、前記量子ビットアレイ部と前記第二の冷却プレート層の間、の少なくとも一つに設けられ、前記量子ビットアレイ部および前記制御回路と電気的に独立したシリコンより熱抵抗が低い熱伝導材料部材を有することを特徴とする、
量子情報処理装置。
a substrate;
a qubit array unit arranged on the substrate and having a plurality of qubits;
a control circuit that controls the quantum bit array unit;
a first cooling plate layer disposed on the first surface side of the substrate;
a second cooling plate layer disposed on the second side of the substrate;
provided between the qubit array unit and the first cooling plate layer and between the qubit array unit and the second cooling plate layer, the qubit array unit and the control characterized by having a thermally conductive material member having a lower thermal resistance than silicon, which is electrically independent of the circuit,
Quantum information processing device.
前記熱伝導材料部材は金属材料を含む、
請求項7記載の量子情報処理装置。
the thermally conductive material member comprises a metallic material,
8. The quantum information processing device according to claim 7.
前記量子ビットアレイ部と前記第一の冷却プレート層の間に設けられた前記熱伝導材料部材は、第一の金属材料層であり、
前記量子ビットアレイ部と前記第二の冷却プレート層の間に設けられた前記熱伝導材料部材は、前記基板に設けられた第二の金属材料層および前記基板と前記第二の冷却プレート層の間に設けられたインターポーザーに形成したビア構造に配置された金属である、
請求項7記載の量子情報処理装置。
the thermally conductive material member provided between the qubit array unit and the first cooling plate layer is a first metal material layer,
The thermally conductive material member provided between the qubit array section and the second cooling plate layer includes a second metal material layer provided on the substrate and between the substrate and the second cooling plate layer. metal disposed in a via structure formed in an interposer interposed between
8. The quantum information processing device according to claim 7.
前記量子ビットアレイ部と前記制御回路との間に真空領域および断熱材料領域の少なくとも一つを有することを特徴とする、
請求項7記載の量子情報処理装置。
characterized by having at least one of a vacuum region and a heat insulating material region between the qubit array unit and the control circuit,
8. The quantum information processing device according to claim 7.
前記量子ビットアレイ部と前記制御回路との間に電気伝導材料領域を有することを特徴とする、
請求項7記載の量子情報処理装置。
characterized by having an electrically conductive material region between the qubit array unit and the control circuit,
8. The quantum information processing device according to claim 7.
基板と、
前記基板に配置され、複数の量子ビットが配置された量子ビットアレイ部と、
前記基板に配置され、前記量子ビットアレイ部を制御する制御回路と、
前記基板の第一の面側に配置された第一の冷却プレート層と、
前記量子ビットアレイ部と前記制御回路との間に配置された真空領域および断熱材料領域の少なくとも一つを有することを特徴とする、
量子情報処理装置。
a substrate;
a qubit array unit arranged on the substrate and having a plurality of qubits;
a control circuit arranged on the substrate and controlling the quantum bit array unit;
a first cooling plate layer disposed on the first surface side of the substrate;
Having at least one of a vacuum region and a heat insulating material region disposed between the qubit array unit and the control circuit,
Quantum information processing device.
前記量子ビットアレイ部と前記第一の冷却プレート層の間に設けられ、前記量子ビットアレイ部および前記制御回路と電気的に独立したシリコンより熱抵抗が低い熱伝導材料部材を有することを特徴とする、
請求項12記載の量子情報処理装置。
characterized by comprising a thermally conductive material member having a thermal resistance lower than that of silicon provided between the quantum bit array section and the first cooling plate layer and electrically independent of the quantum bit array section and the control circuit. do,
13. The quantum information processing device according to claim 12.
前記基板の前記第一の冷却プレート層の配置された側と反対側に第二の冷却プレート層を配置し、
前記第二の冷却プレート層と前記量子ビットアレイ部の間に、第二の熱伝導材料層を有することを特徴とする、
請求項12記載の量子情報処理装置。
disposing a second cooling plate layer on a side of the substrate opposite to the side on which the first cooling plate layer is disposed;
characterized by having a second thermally conductive material layer between the second cooling plate layer and the qubit array section,
13. The quantum information processing device according to claim 12.
前記量子ビットアレイ部と前記制御回路との間に電気伝導材料領域を有することを特徴とする、
請求項12記載の量子情報処理装置。
characterized by having an electrically conductive material region between the qubit array unit and the control circuit,
13. The quantum information processing device according to claim 12.
JP2021032155A 2021-03-01 2021-03-01 Quantum information processing device Pending JP2022133191A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021032155A JP2022133191A (en) 2021-03-01 2021-03-01 Quantum information processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021032155A JP2022133191A (en) 2021-03-01 2021-03-01 Quantum information processing device

Publications (1)

Publication Number Publication Date
JP2022133191A true JP2022133191A (en) 2022-09-13

Family

ID=83229528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021032155A Pending JP2022133191A (en) 2021-03-01 2021-03-01 Quantum information processing device

Country Status (1)

Country Link
JP (1) JP2022133191A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802874A (en) * 2022-11-25 2023-03-14 合肥本源量子计算科技有限责任公司 Heat conduction structure, cold plate and dilution refrigerator

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802874A (en) * 2022-11-25 2023-03-14 合肥本源量子计算科技有限责任公司 Heat conduction structure, cold plate and dilution refrigerator

Similar Documents

Publication Publication Date Title
US10490727B2 (en) Gate arrangements in quantum dot devices
US10910488B2 (en) Quantum dot devices with fins and partially wrapped gates
US11183564B2 (en) Quantum dot devices with strain control
US6282907B1 (en) Thermoelectric cooling apparatus and method for maximizing energy transport
US20190044050A1 (en) Fin strain in quantum dot devices
US10714604B2 (en) Quantum dot devices with multiple dielectrics around fins
CN107636822B (en) Resistive random access memory device and method of forming the same
US11424324B2 (en) Multi-spacers for quantum dot device gates
US7556869B2 (en) Electronic device and wiring with a current induced cooling effect, and an electronic device capable of converting a temperature difference into voltage
US10825752B2 (en) Integrated thermoelectric cooling
US11749721B2 (en) Gate walls for quantum dot devices
CN109285740B (en) On-chip miniature electron source and manufacturing method thereof
US20150179543A1 (en) Three-dimensional integrated circuit structures providing thermoelectric cooling and methods for cooling such integrated circuit structures
US20240015936A1 (en) Thermalization arrangement at cryogenic temperatures
JP2016187008A (en) Thermoelectric conversion device
JP2022133191A (en) Quantum information processing device
US11211542B2 (en) Cryogenic refrigeration for low temperature devices
JPWO2009119175A1 (en) Semiconductor device
KR102568580B1 (en) Superconducting device with multiple heat sinks
US11658212B2 (en) Quantum dot devices with conductive liners
US20060068611A1 (en) Heat transfer device and system and method incorporating same
US20040022026A1 (en) Stacked electronic device modules with heat pipes
US7696626B2 (en) Semiconductor device and method of arranging pad thereof
US11302857B2 (en) Cryogenic refrigeration for low temperature devices
US20230394348A1 (en) Quantum calculator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241001